JP2023139460A - 磁気ディスク装置 - Google Patents

磁気ディスク装置 Download PDF

Info

Publication number
JP2023139460A
JP2023139460A JP2022045009A JP2022045009A JP2023139460A JP 2023139460 A JP2023139460 A JP 2023139460A JP 2022045009 A JP2022045009 A JP 2022045009A JP 2022045009 A JP2022045009 A JP 2022045009A JP 2023139460 A JP2023139460 A JP 2023139460A
Authority
JP
Japan
Prior art keywords
data
magnetic disk
flash memory
sector
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022045009A
Other languages
English (en)
Inventor
敬悟 曽我部
Keigo Sogabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2022045009A priority Critical patent/JP2023139460A/ja
Priority to CN202210624474.8A priority patent/CN116820325A/zh
Priority to US17/903,905 priority patent/US20230305758A1/en
Publication of JP2023139460A publication Critical patent/JP2023139460A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0674—Disk device
    • G06F3/0676—Magnetic disk device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/225—Hybrid cache memory, e.g. having both volatile and non-volatile portions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/283—Plural cache memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/285—Redundant cache memory
    • G06F2212/286—Mirrored cache memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31—Providing disk cache in a specific location of a storage system
    • G06F2212/313—In storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5647—Multilevel memory with bit inversion arrangement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby

Abstract

Figure 2023139460000001
【課題】信頼性が高い磁気ディスク装置を提供すること。
【解決手段】磁気ディスク装置は、磁気ディスクと、フラッシュメモリと、揮発性メモリと、コントローラと、を備える。フラッシュメモリは、複数のメモリセルトランジスタを備える。複数のメモリセルトランジスタのしきい値電圧は第１値に対応する第１区分または第２値に対応する前記第１区分よりも低電圧側の第２区分に設定される。揮発性メモリに保持されている第１データである第２データが第１値の数が第２値の数より多い第３データに該当する場合、電源断が発生したとき、コントローラは、第２データをビット反転してフラッシュメモリにライトする。第２データが第１値の数が第２値の数より少ない第４データに該当する場合、電源断が発生したとき、コントローラは、第２データをビット反転せずに前記フラッシュメモリにライトする。
【選択図】図８

Description

本実施形態は、磁気ディスク装置に関する。
従来、磁気ディスク装置においては、ホストから受信したユーザデータは、いったん揮発性メモリに格納され、その後、揮発性メモリに格納されたユーザデータが磁気ディスクにライトされる。
また、従来の磁気ディスク装置は、パワーロスプロテクションの機能を有する場合がある。パワーロスプロテクションによれば、電源断（power loss）が起きたときに、揮発性メモリ内のまだ磁気ディスクにライトされていないユーザデータがバックアップ電力によってフラッシュメモリに退避（save）される。これによって、揮発性メモリ内のまだ磁気ディスクにライトされていないユーザデータが磁気ディスク装置から失われることが防止される。
米国特許出願公開第２０１０／０１３８５９４号明細書
しかしながら、従来の磁気ディスク装置に関しては、信頼性の点でさらなる工夫の余地がある。
一つの実施形態は、信頼性が高い磁気ディスク装置を提供することを目的とする。
一つの実施形態によれば、磁気ディスク装置はホスト装置に接続可能である。磁気ディスク装置は、磁気ディスクと、フラッシュメモリと、揮発性メモリと、コントローラと、を備える。フラッシュメモリは、複数のメモリセルトランジスタを備える。複数のメモリセルトランジスタのしきい値電圧は第１値に対応する第１区分または第２値に対応する前記第１区分よりも低電圧側の第２区分に設定される。揮発性メモリは、ホスト装置から受信したデータである第１データを磁気ディスクにライトされるまで保持する。揮発性メモリに保持されている第１データである第２データが第１値の数が第２値の数より多い第３データに該当する場合、電源断が発生したとき、コントローラは、第２データをビット反転してフラッシュメモリにライトする。第２データが第１値の数が第２値の数より少ない第４データに該当する場合、電源断が発生したとき、コントローラは、第２データをビット反転せずに前記フラッシュメモリにライトする。
図１は、実施形態にかかるディスク装置の構成の一例を示すブロック図である。 図２は、実施形態にかかるＤＲＡＭに格納される各種情報の例を説明するための模式的な図である。 図３は、実施形態にかかるビット情報テーブルのデータ構造の一例を示す模式的な図である。 図４は、実施形態にかかるＳｏＣによって実行されるビット反転の処理について説明するための模式的な図である。 図５は、ホスト装置からユーザデータを受信した際の実施形態にかかる磁気ディスク装置の動作の一例を示すフローチャートである。 図６は、バッファエリアに格納されたセクタデータを磁気ディスクにライトする実施形態にかかる磁気ディスク装置の動作の一例を示すフローチャートである。 図７は、電源断が起きた時の実施形態にかかる電源制御回路の動作を説明するための図である。 図８は、実施形態にかかる磁気ディスク装置におけるバックアップの動作の一例を示すフローチャートである。 図９は、電源断の後に電力供給が再開されたときの実施形態にかかる磁気ディスク装置の動作の一例を示すフローチャートである。
パワーロスプロテクションにおけるユーザデータの退避先とされるフラッシュメモリとしては、例えば、ＮＯＲ型のフラッシュメモリまたはＮＡＮＤ型のフラッシュメモリなどが使用される。
これらのフラッシュメモリは複数のメモリセルトランジスタを備える。そして、メモリセルトランジスタのしきい値電圧が複数の区分のうちのデータに対応する区分に設定されることで、データがメモリセルトランジスタに記憶される。
例えばＳＬＣ（Single Level Cell）と称されるタイプのフラッシュメモリでは、１つのメモリセルトランジスタは２値のデータを格納可能である。２値のデータのうちの一方の値（第１値と表記する）は、高電圧側の区分に対応し、２値のデータのうちの他方の値（第２値と表記する）は、低電圧側の区分に対応する。フラッシュメモリに対するデータのイレースの際には、メモリセルトランジスタのしきい値電圧は停電側の区分に設定される。フラッシュメモリに対するデータのライトの際には、ライト対象のデータが第１値の場合には、メモリセルトランジスタの電荷蓄積層に電荷がチャージされることによって、メモリセルトランジスタのしきい値電圧は高電圧側の区分まで昇圧される。ライト対象のデータが第２値の場合には、メモリセルトランジスタのしきい値電圧は低電圧側の区分に維持される。フラッシュメモリに対するデータのリードの際には、メモリセルトランジスタのしきい値電圧が高電圧側の区分および低電圧側の区分のうちの区分のいずれに属するかが判定されることによって、メモリセルトランジスタに格納されているデータが第１値であるか第２値であるかが特定される。
上記のように構成されたＳＬＣのタイプのフラッシュメモリにおいて、ユーザデータのライトの際には、当該ユーザデータに含まれる第１値（即ち高電圧側の区分に対応する値）の数が多いほど、ライトに要する時間が多く必要になる。
パワーロスプロテクションの機能を備えた磁気ディスク装置においては、電源断後には、スピンドルモータにおいて生成される逆起電力または予めキャパシタなどに蓄えられた電力のようなバックアップ電力が、ユーザデータの退避に使用される。このような電源断後に使用できる電力の量は決して多くはなく、ユーザデータの退避を行うことが可能な時間は限られる。その一方で、前述されたＳＬＣのタイプのフラッシュメモリの特性によれば、退避対象のユーザデータに含まれる第１値の数が多い場合、当該退避対象のユーザデータのフラッシュメモリへの格納に要する時間が多くなる。
実施形態では、電源断が起きた時、揮発性メモリ内のユーザデータに含まれる第１値の数が当該ユーザデータに含まれる第２値の数より多い場合、コントローラは、当該ユーザデータをビット反転してフラッシュメモリに格納する。電力供給が再開されたとき、コントローラは、フラッシュメモリ内の当該ユーザデータに対してさらにビット反転することによって、当該ユーザデータを退避の前の状態に復元し、復元された当該ユーザデータを磁気ディスクにライトする。
また、電源断が起きた時、揮発性メモリ内のユーザデータに含まれる第１値の数が当該ユーザデータに含まれる第２値の数より少ない場合には、コントローラは、当該ユーザデータをビット反転せずにフラッシュメモリに格納する。電力供給が再開されたとき、コントローラは、フラッシュメモリ内の当該ユーザデータをビット反転せずに磁気ディスクにライトする。
上記構成によって、フラッシュメモリに格納されるトータルの第１値の数を抑制し、その結果としてユーザデータの退避に要する時間が短縮される。限られた時間内に確実にユーザデータをフラッシュメモリに退避させることが可能であるので、当該ユーザデータが磁気ディスク装置から失われることを防止でき、磁気ディスク装置の信頼性が向上する。
さらに、フラッシュメモリにおいては、第１値をライトする頻度が高いほど、メモリセルトランジスタの電荷蓄積層への電荷のチャージの頻度が高くなる。メモリセルトランジスタの電荷蓄積層への電荷のチャージの頻度が高いほど、メモリセルトランジスタが疲弊する速度が早く、メモリセルトランジスタがデータを保持する能力が早く低下する。メモリセルトランジスタがデータを保持する能力が低下するほど、そのメモリセルトランジスタに格納されたデータが磁気ディスク装置から失われるリスクが高くなる。
上記構成の実施形態の磁気ディスク装置によれば、フラッシュメモリに第１値がライトする頻度が抑制されるので、メモリセルトランジスタがデータを保持する能力の低下が抑制される。よって、フラッシュメモリに退避されたユーザデータが失われるリスクが抑制され、磁気ディスク装置の信頼性が向上する。
以下に添付図面を参照して、実施形態にかかる磁気ディスク装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
図１は、実施形態にかかるディスク装置の構成の一例を示すブロック図である。磁気ディスク装置１は、ホスト装置ＨＳに接続可能であり、ホスト装置ＨＳの外部記憶装置として機能する。磁気ディスク装置１は、例えば、ハードディスクドライブである。
磁気ディスク装置１は、磁気ディスク２、スピンドルモータ（ＳＰＭ）３、磁気ヘッドＭＨ、アクチュエータアームＡ、ボイスコイルモータ（ＶＣＭ）４、ＳｏＣ（System-on-a-Chip）５、ヘッドＩＣ（Integrated Circuit）６、モータドライバＩＣ７、ＤＲＡＭ（Dynamic Random Access Memory）８、フラッシュメモリ９を有する。ＳｏＣ５は、ＨＤＣ（Hard Disc Controller）５ａ、ＣＰＵ（Central Processing Unit）５ｂ、およびＲＷＣ（Read Write Channel）５ｃを備える。
磁気ディスク２は、各種情報を記録可能な円盤状の記録媒体（例えば、磁気ディスク）である。磁気ディスク２は、ＳＰＭ３により回転駆動される。
図１には１つの磁気ディスク２を具備する磁気ディスク装置１を示されているが、磁気ディスク装置１に具備される磁気ディスク２の数は１に限定されない。複数の磁気ディスク２が１つの磁気ディスク装置１に具備されてもよい。複数の磁気ディスク２が１つの磁気ディスク装置１に具備される場合には、当該複数の磁気ディスク２は一体として回転駆動される。
磁気ヘッドＭＨは、アクチュエータアームＡの一方の端に設けられ、磁気ディスク２に対するデータのライトおよびリードを実行する。磁気ヘッドＭＨは、磁気ディスク２に対してデータをライトするライトヘッドＷＨ、および磁気ディスク２からデータをリードするリードヘッドＲＨを有する。磁気ヘッドＭＨは、スライダＳＬ上に支持される。磁気ヘッドＭＨは、磁気ディスク２の回転によって生じる揚力によって、磁気ディスク２の表面からわずかに浮いた状態を維持しながら、磁気ディスク２の表面に対してダウントラック方向に相対移動する。
ＶＣＭ４は、アクチュエータアームＡにおいて、磁気ヘッドＭＨが設けられた端とは反対側の端に設けられている。ＶＣＭ４は、軸４ａを中心として、アクチュエータアームＡを回転駆動させる。これによりＶＣＭ４は、磁気ディスク２に対して磁気ヘッドＭＨをクロストラック方向に相対移動させる。
ＤＲＡＭ８は、高速な動作が可能な揮発性メモリである。ＤＲＡＭ８には、ホスト装置ＨＳと磁気ディスク２との間のデータ転送のバッファメモリとして使用されるバッファエリア８ａがアロケートされている。特に、バッファエリア８ａは、ホスト装置ＨＳから受信したユーザデータのうちのまだ磁気ディスク２にライトされていないユーザデータを保持する。
一般に、ホスト装置と磁気ディスク装置との間のデータ転送の速度は、磁気ディスクに対するデータのライトおよびリードの速度よりも早い。高速に動作する揮発性メモリが、ホスト装置と磁気ディスク装置との間のデータ転送のバッファエリアとして使用されることで、ホスト装置と磁気ディスク装置との間のデータ転送の速度と、磁気ディスクに対するデータのライトおよびリードの速度と、の差によるデータの待ちが解消される。
なお、バッファエリアとして使用される不揮発性メモリの種類は、ＤＲＡＭに限定されない。ＳＲＡＭがバッファエリアとして使用される不揮発性メモリとして適用されてもよい。
フラッシュメモリ９は、ＣＰＵ５ｂが実行するファームウェアプログラムおよび各種パラメータが不揮発に格納されるメモリである。さらに、フラッシュメモリ９は、電源断の際のユーザデータの退避先として使用される。実施形態では、フラッシュメモリ９のタイプはＳＬＣである。フラッシュメモリ９は、高電圧側の区分には“０”が対応し、低電圧側の区分には“１”が対応するデータコーディングに従って動作する。つまり、“０”は第１値の一例であり、“１”は第２値の一例である。なお、データコーディングはこの例に限定されない。高電圧側の区分には“１”が対応し、低電圧側の区分には“０”が対応するデータコーディングに従って動作するフラッシュメモリであっても適用可能である。
ヘッドＩＣ６は、ＲＷＣ５ｃから入力されるデータに応じたライト信号（電流）をライトヘッドＷＨに流すことによって、磁気ディスク２に対してデータのライトを実行する。また、ヘッドＩＣ６は、リードヘッドＲＨから出力されたリード信号（リードヘッドＲＨにより磁気ディスク２からリードされたデータ）を増幅して、ＲＷＣ５ｃに供給する。
ＳｏＣ５に具備されるＲＷＣ５ｃは、バッファエリア８ａに格納されたユーザデータをコード変調して、コード変調されたデータをヘッドＩＣ６に出力する。また、ＲＷＣ５ｃは、ヘッドＩＣ６から伝送されてきたデータをコード復調して、コード復調されたユーザデータをバッファエリア８ａに出力する。
ＳｏＣ５に具備されるＨＤＣ５ａは、ホスト装置ＨＳから受信したユーザデータをバッファエリア８ａに格納したり、磁気ディスク２からリードされてバッファエリア８ａに格納されたユーザデータをホスト装置ＨＳに送信したりする。
ＳｏＣ５に具備されるＣＰＵ５ｂは、ファームウェアプログラムに基づき、磁気ディスク装置１全体の動作を統括的に制御する。
なお、ＳｏＣ５は、実施形態のコントローラの一例である。なお、実施形態のコントローラは、必ずしもＳｏＣとして構成されていなくてもよい。実施形態のコントローラは、２以上のチップによって構成されてもよい。また、実施形態のコントローラは、ＨＤＣ５ａ、ＣＰＵ５ｂ、ＲＷＣ５ｃの他の構成要素（例えばＤＲＡＭ８、フラッシュメモリ９、またはそれ以外の回路）を含み得る。
モータドライバＩＣ７は、磁気ディスク装置１が備える各部への電力供給を制御する。また、モータドライバＩＣ７は、ＶＣＭ４の駆動を制御する。モータドライバＩＣ７は、電源制御回路７ａおよびスピンドルモータ制御回路７ｂを有する。スピンドルモータ制御回路７ｂは、ＳＰＭ３の回転を制御する。
電源制御回路７ａは、ホスト装置ＨＳ（外部電源の一例）から供給される電力を受けて、当該電力に基づいて、磁気ディスク装置１の各部を駆動する電力を生成する。電力を生成するとは、例えば、整流、昇圧、または降圧、などの処理を含む。電源制御回路７ａは、生成した電力を磁気ディスク装置１の各部に供給する。電源制御回路７ａは、供給された電力をそのまま各部に供給してもよい。
また、ホスト装置ＨＳからの電力供給が突然途絶えた場合（即ち電源断が起きた場合）、電源制御回路７ａは、電源断を検出する。電源制御回路７ａは、電源断を検出した場合、ＳＰＭ３において発生する逆起電力を、スピンドルモータ制御回路７ｂを介して受ける。そして、電源制御回路７ａは、ＳＰＭ３から受けた逆起電力に基づいて各部を駆動する電力を生成し、生成した電力を磁気ディスク装置１の各部へ供給する。
このように、電源制御回路７ａは、ＳＰＭ３の停止時に発生する逆起電力に基づいて各部に供給する電力を生成する。よって、磁気ディスク装置１は、電源断の後のしばらくの期間、逆起電力を利用して動作することができる。この期間に、磁気ディスク装置１では、パワーロスプロテクションが実行される。
パワーロスプロテクションでは、バッファエリア８ａ内のユーザデータがフラッシュメモリ９に退避される。退避は、転送、コピー、または格納と換言され得る。退避は、圧縮、符号化、フォーマット変換、など、データを加工するプロセスを含んでいてもよい。以降、バッファエリア８ａ内のユーザデータをフラッシュメモリ９に退避する処理を、バックアップと表記することがある。
電源制御回路７ａは、電源断を検出した場合、バックアップイネーブル（Backup Enable）信号をアサートする。バックアップイネーブル信号は、バックアップが実行可能である旨を示す信号である。バックアップイネーブル信号は、電源制御回路７ａからＳｏＣ５に供給される。電源制御回路７ａは、バックアップイネーブル信号をアサートした後、各部への供給電圧が所定のしきい値を下回ると、バックアップイネーブル信号をネゲートする。
上記のしきい値は、ＳｏＣ５がバックアップを実行するために要する電圧値よりも大きい限り、任意に設定され得る。例えば、ＳｏＣ５がバックアップを実行するために要する電圧値が、上記しきい値として設定されてもよい。ＳｏＣ５がバックアップを実行するために要する電圧値に所定のマージンを加算した値が上記しきい値として設定されてもよい。
ＣＰＵ５ｂは、バックアップイネーブル信号のアサートに応じてバックアップの制御を開始する。ホスト装置ＨＳから電力の供給を受けている間には、バックアップイネーブル信号はネゲートされた状態に維持されている。その場合、ＣＰＵ５ｂは、ＳｏＣ５を制御することによって通常動作の制御を実行する。通常動作の制御は、ホスト装置ＨＳとの間のコマンドおよびデータの送受信、および、磁気ディスク２に対するアクセス（ライトおよびリード）を含む。バックアップイネーブル信号がアサートされると、ＣＰＵ５ｂは、通常動作の制御を停止して、バックアップの開始を各部に指示する。
図２は、実施形態にかかるＤＲＡＭ８に格納される各種情報の例を説明するための模式的な図である。
前述されたように、ＤＲＡＭ８には、ユーザデータが格納されるバッファエリア８ａがアロケートされている。また、ＤＲＡＭ８には、ホスト装置ＨＳから受信しバッファエリア８ａに格納されたユーザデータについて、バックアップに使用される情報が記録されるビット情報テーブル８１が格納される。
図３は、実施形態にかかるビット情報テーブル８１のデータ構造の一例を示す模式的な図である。
ビット情報テーブル８１の各エントリには、セクタアドレスが記録されるフィールドと、反転フラグが記録されるフィールドと、ライト不要フラグが記録されるフィールドと、を含む。
磁気ディスク装置１は、ホスト装置ＨＳに対し、位置指定に使用できる論理アドレス空間を提供する。磁気ディスク２には、それぞれ所定サイズのデータを格納可能な多数のセクタが設けられており、磁気ディスク２が備える多数のセクタは、論理アドレス空間にマッピングされている。セクタに格納可能なユーザデータのサイズは、典型的には５１２バイト（即ち４０９６ビット）である。なお、セクタに格納可能なユーザデータのサイズは５１２バイトに限定されない。また、磁気ディスク２は、論理アドレス空間にマッピングされていないセクタを含んでいてもよい。論理アドレス空間にマッピングされていないセクタには、例えば磁気ディスク装置１のシステムデータが格納され得る。
ホスト装置ＨＳは、磁気ディスク装置１にユーザデータのライトを要求する場合、当該ユーザデータに対応するライトコマンドを磁気ディスク装置１に送信する。ライトコマンドは、論理アドレスを含む。磁気ディスク装置１においては、ＳｏＣ５は、ライトが要求されたユーザデータをセクタ単位で分割する。そして、ＳｏＣ５は、分割されたユーザデータのデータ片の群を、磁気ディスク２における受信したライトコマンドに含まれる論理アドレスが示す位置を先頭とする１以上のセクタの群にライトする。よって、ホスト装置ＨＳから受信したユーザデータを構成するセクタ単位のデータ片のそれぞれのライト先のセクタは一意に決まっている。ＳｏＣ５は、ホスト装置ＨＳから受信されてバッファエリア８ａに格納されたユーザデータの各データ片を、ライト先のセクタの論理アドレスと関連付けて管理する。ビット情報テーブル８１に記録されるセクタアドレスは、ホスト装置ＨＳから受信されてバッファエリア８ａに格納された１つのデータ片のライト先のセクタの論理アドレスである。ＳｏＣ５は、バッファエリア８ａに格納されたセクタ単位の各データ片を、セクタアドレスと対応付けて記憶している。なお、以降、ユーザデータが分割されて生成されたセクタ単位のデータ片を、セクタデータと表記する。
反転フラグは、セクタデータに含まれる“０”の数が当該セクタデータに含まれる“１”の数より多い場合に立てられるビット情報である。本明細書では、一例として、反転フラグが記録されるフィールドは、初期状態では“Ｉｎｖａｌｉｄ”を示す値が記録されている。そして、セクタデータに含まれる“０”の数と“１”の数との比較の結果、“０”の数が“１”の数よりも多いと判定された場合、反転フラグが記録されるフィールドには“Ｖａｌｉｄ”を示す値が記録される。反転フラグが立てられた場合、即ち反転フラグとして“Ｖａｌｉｄ”を示す値が記録された場合、当該反転フラグを含むエントリが示すセクタデータは、電源断の際には、ビット反転された後にフラッシュメモリ９に退避される。また、電源断の後に電力供給が再開された場合、フラッシュメモリ９に退避された当該セクタデータは、ビット反転されて元のセクタデータに復元され、その後に磁気ディスク２にライトされる。
“０”の数が“１”の数よりも多くない場合、反転フラグは立てられない。つまり、本明細書の例では、反転フラグは“Ｉｎｖａｌｉｄ”を示す値のまま維持される。
なお、“０”の数が“１”の数と等しい場合の処理は上記された例に限定されない。“０”の数が“１”の数と等しい場合も、反転フラグが立てられて、対応するセクタデータは電源断の際にビット反転されてもよい。
ライト不要フラグは、バックアップの際にフラッシュメモリ９にライトすることが不要であることを示すビット情報である。実施形態では、オール“１”のセクタデータ、およびビット反転によってオール“１”になるセクタデータ（つまりオール“０”のセクタデータ）のフラッシュメモリ９へのライトが省略される。オール“１”とは、“１”のみによって構成されるデータであり、オール“０”とは、“０”のみによって構成されるデータである。本明細書では、一例として、ライト不要フラグが記録されるフィールドは、初期状態では“Ｉｎｖａｌｉｄ”を示す値が記録されている。そして、セクタデータがオール“１”またはオール“０”である場合、ライト不要フラグが記録されるフィールドには“Ｖａｌｉｄ”を示す値が記録される。ライト不要フラグが立てられた場合、即ちライト不要フラグとして“Ｖａｌｉｄ”を示す値が記録された場合、当該ライト不要フラグを含むエントリが示すセクタデータは、電源断の際にはフラッシュメモリ９に退避されない。電源断の後に電力供給が再開された場合、オール“１”のセクタデータが生成されて、反転フラグに応じてビット反転されるかまたはビット反転されないで、磁気ディスク２にライトされる。
ＳｏＣ５は、ホスト装置ＨＳからユーザデータを受信して当該ユーザデータをバッファエリア８ａに格納する際に、当該ユーザデータを構成するセクタデータ毎にビット情報テーブル８１にエントリを追加する。電源断時には、ＳｏＣ５は、ビット情報テーブル８１に従って各セクタデータの退避を行する。
また、電源断時には、ＳｏＣ５は、ビット情報テーブル８１をＤＲＡＭ８からフラッシュメモリ９に転送する。これによって、ビット情報テーブル８１が不揮発化される。
電力供給の再開時には、ＳｏＣ５は、不揮発化されたビット情報テーブル８１に基づき、退避前の各セクタデータの復元を行う。
図３に示される例では、セクタアドレス“ａ”のセクタがライト先のセクタデータと、セクタアドレス“ｂ”のセクタがライト先のセクタデータと、セクタアドレス“ｃ”のセクタがライト先のセクタデータと、セクタアドレス“ｄ”のセクタがライト先のセクタデータと、がバッファエリア８ａに格納されている。セクタアドレス“ａ”のセクタがライト先のセクタデータおよびセクタアドレス“ｃ”のセクタがライト先のセクタデータは、“０”の数は“１”の数よりも多くなく、したがって、それぞれのセクタデータに対応するエントリには反転フラグが立てられていない。セクタアドレス“ｂ”のセクタがライト先のセクタデータおよびセクタアドレス“ｄ”のセクタがライト先のセクタデータは、“０”の数は“１”の数よりも多く、したがって、それぞれのセクタデータに対応するエントリには反転フラグが立てられている。セクタアドレス“ａ”のセクタがライト先のセクタデータおよびセクタアドレス“ｂ”のセクタがライト先のセクタデータは、オール“０”でもオール“１”でもなく、したがって、それぞれのセクタデータに対応するエントリにはライト不要フラグが立てられていない。セクタアドレス“ｃ”のセクタがライト先のセクタデータおよびセクタアドレス“ｄ”のセクタがライト先のセクタデータは、オール“０”またはオール“１”であり、したがって、それぞれのセクタデータに対応するエントリにはライト不要フラグが立てられている。
電源断が起きると、ＳｏＣ５は、対応するエントリに反転フラグが立てられているセクタアドレス“ｂ”のセクタがライト先のセクタデータおよびセクタアドレス“ｄ”のセクタがライト先のセクタデータに対し、ビット反転を実行する。ＳｏＣ５は、対応する反転フラグが立てられていないセクタアドレス“ａ”のセクタがライト先のセクタデータおよびセクタアドレス“ｃ”のセクタがライト先のセクタデータに対しては、ビット反転は実行しない。
図４は、実施形態にかかるＳｏＣ５によって実行されるビット反転の処理について説明するための模式的な図である。なお、図４に示される例は、図３に示されたビット情報テーブル８１の例と対応している。
図４に示されるように、セクタアドレス“ｂ”のセクタがライト先のセクタデータのビット列を構成する各ビットについて、“０”が“１”に、“１”が“０”に、変換されている。セクタアドレス“ｄ”のセクタがライト先のセクタデータのビット列を構成する各ビットについても、“０”が“１”に、“１”が“０”に、変更されている。このようなビット反転によって、“１”の数が“０”の数よりも多くなる。
ビット反転の後、ＳｏＣ５は、対応するエントリにライト不要フラグが立てられていないセクタアドレス“ａ”のセクタがライト先のセクタデータおよびセクタアドレス“ｂ”のセクタがライト先のセクタデータを、フラッシュメモリ９に格納する。
続いて、磁気ディスク装置１の動作について説明する。
図５は、ホスト装置ＨＳからユーザデータを受信した際の実施形態にかかる磁気ディスク装置１の動作の一例を示すフローチャートである。
ＳｏＣ５は、ホスト装置ＨＳからライトコマンドとユーザデータとを受信すると（Ｓ１０１）、ユーザデータのライト先のセクタを示すセクタアドレスを取得する（Ｓ１０２）。受信したユーザデータのサイズが複数セクタ分のサイズを有する場合には、ＳｏＣ５は、当該ユーザデータをセクタ単位で分割して、分割後のセクタデータ毎にセクタアドレスを取得する。そして、Ｓ１０３～Ｓ１０９の処理は、分割後のセクタデータ毎に実行される。ここでは説明を簡単にするために、ホスト装置ＨＳから受信したデータはセクタのサイズのデータ、つまりセクタデータであることとして説明する。
ＳｏＣ５は、取得したセクタアドレスをビット情報テーブル８１の新しいエントリに記録する（Ｓ１０３）。そして、ＳｏＣ５は、受信したセクタデータに含まれる“０”の数をカウントする（Ｓ１０４）。全てのセクタデータのサイズは固定されているので、セクタデータに含まれる“０”の数がわかれば、セクタデータに含まれる“１”の数が導出できる。つまり、Ｓ１０４の処理は、セクタデータに含まれる“０”の数と“１”の数とを特定する処理に相当する。
Ｓ１０４の後、ＳｏＣ５は、“０”の数が“１”の数より多いか否かを判定する（Ｓ１０５）。
“０”の数が“１”の数より多い場合（Ｓ１０５：Ｙｅｓ）、ＳｏＣ５は、反転フラグを立てる（Ｓ１０６）。つまり、ＳｏＣ５は、Ｓ１０３においてセクタアドレスを記録したエントリの反転フラグが記録されるフィールドに、“Ｖａｌｉｄ”を示す値を記録する。
“０”の数が“１”の数より多くない場合（Ｓ１０５：Ｎｏ）、またはＳ１０６の後、ＳｏＣ５は、セクタデータはオール“１”またはオール“０”であるか否かを判定する（Ｓ１０７）。
セクタデータはオール“１”またはオール“０”である場合（Ｓ１０７：Ｙｅｓ）、ＳｏＣ５は、ライト不要フラグを立てる（Ｓ１０８）。つまり、ＳｏＣ５は、Ｓ１０３においてセクタアドレスを記録したエントリのライト不要フラグが記録されるフィールドに、“Ｖａｌｉｄ”を示す値を記録する。
セクタデータはオール“１”およびオール“０”の何れでもない場合（Ｓ１０７：Ｎｏ）、またはＳ１０８の後、ＳｏＣ５は、セクタデータをバッファエリア８ａに格納する（Ｓ１０９）。そして、磁気ディスク装置１がホスト装置ＨＳからユーザデータを受信した際のＳｏＣ５による制御の動作が終了する。
図６は、バッファエリア８ａに格納されたセクタデータを磁気ディスク２にライトする実施形態にかかる磁気ディスク装置１の動作の一例を示すフローチャートである。図６に示される一連の処理は、まだ磁気ディスク２にライトされていないせセクタデータがバッファエリア８ａに存在する場合に実行される。この一連の処理は、ほかに優先すべき処理がない時、またはバッファエリア８ａに空きが無くなった時などに実行され得る。
ＳｏＣ５は、バッファエリア８ａに存在するセクタデータを選択する（Ｓ２０１）。ＳｏＣ５は、選択したセクタデータを磁気ディスク２にライトする（Ｓ２０２）。ＳｏＣ５は、ビット情報テーブル８１から、選択したセクタデータに対応するエントリを削除する（Ｓ２０３）。そしてバッファエリア８ａに格納されたセクタデータを磁気ディスク２にライトする動作が終了する。磁気ディスク２へのライトが完了したセクタデータは、バッファエリア８ａから削除されるか、またはバッファエリア８ａ内の当該セクタデータが保持されていた位置が開放される。
前述されたように、電源断が発生すると、電源制御回路７ａは、各部に供給される電力を、ＳＰＭ３の停止時に発生する逆起電力に基づいて生成する。
図７は、電源断が起きた時の実施形態にかかる電源制御回路７ａの動作を説明するための図である。本図には、ホスト装置ＨＳからの供給電力の時間的推移、電源制御回路７ａが各部に供給する電力の時間的推移、バックアップイネーブル信号の時間的推移、およびバックアップの実行タイミングが示されている。
時刻ｔ０において電源断が発生すると、電源制御回路７ａは、各部に供給される電力を、逆起電力に基づいて生成する。よって、電源制御回路７ａは、電源断の発生の前後で電圧の変動なく電力を供給できる。電源制御回路７ａは、電源断を検知した後、バックアップイネーブル信号をアサートする（時刻ｔ１）。電源制御回路７ａは、生成する電力の電圧値が所定値を下回ると、バックアップイネーブル信号をネゲートする（時刻ｔ４）。ＳｏＣ５は、バックアップイネーブル信号がアサートされると、バックアップを開始し（時刻ｔ２）、バックアップイネーブル信号がネゲートされる時刻ｔ４の前にバックアップを終了する（時刻ｔ３）。
図８は、実施形態にかかる磁気ディスク装置１におけるバックアップの動作の一例を示すフローチャートである。
ＳｏＣ５は、バックアップイネーブル信号がアサートされたか否かを監視している（Ｓ３０１）。バックアップイネーブル信号がアサートされていない場合（Ｓ３０１：Ｎｏ）、ＳｏＣ５は、Ｓ３０１の処理を継続する。
バックアップイネーブル信号がアサートされた場合（Ｓ３０１：Ｙｅｓ）、ＳｏＣ５は、まだ磁気ディスク２にライトされていないユーザデータがバッファエリア８ａにあるか否かを判定する（Ｓ３０２）。
まだ磁気ディスク２にライトされていないユーザデータがバッファエリア８ａにある場合（Ｓ３０２：Ｙｅｓ）、ＳｏＣ５は、まだ磁気ディスク２にライトされていないユーザデータを選択する（Ｓ３０３）。Ｓ３０３では、ＳｏＣ５は、１つのセクタデータを選択する。ＳｏＣ５は、バッファエリア８ａから当該セクタデータをリードし（Ｓ３０４）、ビット情報テーブル８１から対応するエントリをリードする（Ｓ３０５）。
そして、ＳｏＣ５は、リードされたエントリの反転フラグが記録されるフィールドを参照することによって、反転フラグが立っているか否かを判定する（Ｓ３０６）。反転フラグが立っている場合には（Ｓ３０６：Ｙｅｓ）、ＳｏＣ５は、Ｓ３０３において選択されたセクタデータに対し、ビット反転を実行する（Ｓ３０７）。
反転フラグが立っていない場合（Ｓ３０６：Ｎｏ）、またはＳ３０７の後、ＳｏＣ５は、リードされたエントリのライト不要フラグが記録されるフィールドを参照することによって、ライト不要フラグが立っているか否かを判定する（Ｓ３０８）。
ライト不要フラグが立っていない場合（Ｓ３０８：Ｎｏ）、ＳｏＣ５は、セクタデータをフラッシュメモリ９にライトする（Ｓ３０９）。ライト不要フラグが立っている場合（Ｓ３０８：Ｙｅｓ）、ＳｏＣ５は、Ｓ３０９の処理をスキップする。
ライト不要フラグが立っている場合（Ｓ３０８：Ｙｅｓ）、またはＳ３０９の後、ＳｏＣ５は、まだ選択されていないセクタデータがバッファエリア８ａにあるか否かを判定する（Ｓ３１０）。まだ選択されていないセクタデータがバッファエリア８ａにある場合、制御がＳ３０３に移行して、ＳｏＣ５は、まだ選択されていないセクタデータのうちの一つを選択する。そして、Ｓ３０４～Ｓ３１０の処理が再び実行される。
まだ選択されていないセクタデータがバッファエリア８ａにない場合（Ｓ３１０：Ｎｏ）、ＳｏＣ５は、ビット情報テーブル８１をフラッシュメモリ９にライトする（Ｓ３１１）。そしてバックアップの動作が完了する。
図９は、電源断の後に電力供給が再開されたときの実施形態にかかる磁気ディスク装置１の動作の一例を示すフローチャートである。
まず、電源断の後に電源オンされると（Ｓ４０１）、ＳｏＣ５は、フラッシュメモリ９内に１エントリ以上の情報が記録されたビット情報テーブル８１があるか否かを判定する（Ｓ４０２）。
フラッシュメモリ９内に１エントリ以上の情報が記録されたビット情報テーブル８１がない場合（Ｓ４０２：Ｎｏ）、電源断の後に電力供給が再開されたときの動作が終了する。そして、ホスト装置ＨＳからのアクセスコマンドに応じた通常の動作が開始する。
フラッシュメモリ９内に１エントリ以上の情報が記録されたビット情報テーブル８１がある場合（Ｓ４０２：Ｙｅｓ）、ＳｏＣ５は、ビット情報テーブル８１をフラッシュメモリ９からＤＲＡＭ８に転送する（Ｓ４０３）。
ＳｏＣ５は、ＤＲＡＭ８内のビット情報テーブル８１から１つのエントリをリードする（Ｓ４０４）。そして、ＳｏＣ５は、当該エントリのライト不要フラグが記録されるフィールドを参照することによって、ライト不要フラグが立っているか否かを判定する（Ｓ４０５）。
ライト不要フラグが立っていない場合（Ｓ４０５：Ｎｏ）、リードされたエントリに対応するセクタデータはフラッシュメモリ９に退避されていると推定される。よって、ＳｏＣ５は、対応するセクタデータをフラッシュメモリ９からリードする（Ｓ４０６）。
ライト不要フラグが立っている場合（Ｓ４０５：Ｙｅｓ）、リードされたエントリに対応するセクタデータはオール“０”またはオール“１”であり、フラッシュメモリ９に退避されていない。よって、ＳｏＣ５は、オール“１”のセクタデータを生成する（Ｓ４０７）。
Ｓ４０６またはＳ４０７の後、ＳｏＣ５は、エントリの反転フラグが記録されるフィールドを参照することによって、反転フラグが立っているか否かを判定する（Ｓ４０８）。
反転フラグが立っている場合（Ｓ４０８：Ｙｅｓ）、ＳｏＣ５は、Ｓ４０６またはＳ４０７の処理によって得られたセクタデータに対し、ビット反転を実行する（Ｓ４０９）。
反転フラグが立っていない場合（Ｓ４０８：Ｎｏ）、またはＳ４０９の後、ＳｏＣ５は、セクタデータを磁気ディスク２にライトする（Ｓ４１０）。そして、ＳｏＣ５は、対応するエントリをＤＲＡＭ８内のビット情報テーブル８１から削除する（Ｓ４１１）。
続いて、ＳｏＣ５は、ＤＲＡＭ８内のビット情報テーブル８１にまだエントリが残っているか否かを判定する（Ｓ４１２）。ＤＲＡＭ８内のビット情報テーブル８１にまだエントリが残っている場合（Ｓ４１２：Ｙｅｓ）、制御がＳ４０４に移行して、ＳｏＣ５は、エントリをリードする。そして、Ｓ４０５～Ｓ４１２の処理が再び実行される。
ＤＲＡＭ８内のビット情報テーブル８１にまだエントリが残っていない場合（Ｓ４１２：Ｎｏ）、電源断の後に電力供給が再開されたときの動作が終了する。そして、ホスト装置ＨＳからのアクセスコマンドに応じた通常の動作が開始する。
以上述べたように、ＳｏＣ５は、ホスト装置ＨＳから受信したユーザデータを磁気ディスク２にライトするまで揮発性メモリであるＤＲＡＭ８に保持させる。ＤＲＡＭ８に保持されているユーザデータが第１値（上記の例では“０”）の数が第２値（上記の例では“１”）よりも多いデータである場合、電源断が発生したとき、ＳｏＣ５は、当該ユーザデータをビット反転してフラッシュメモリ９にライトする。ＤＲＡＭ８に保持されているユーザデータが第１値の数が第２値よりも少ないデータである場合、電源断が発生したとき、ＳｏＣ５は、当該ユーザデータをビット反転せずにフラッシュメモリ９にライトする。
上記構成によって、フラッシュメモリ９に格納されるトータルの第１値の数を抑制し、その結果としてユーザデータの退避に要する時間が短縮される。限られた時間内に確実にユーザデータをフラッシュメモリ９に退避させることが可能であるので、当該ユーザデータが磁気ディスク装置１から失われることを防止でき、磁気ディスク装置１の信頼性が向上する。
さらに、フラッシュメモリ９に第１値がライトする頻度が抑制されるので、メモリセルトランジスタがデータを保持する能力の低下が抑制される。よって、フラッシュメモリ９に退避されたユーザデータが失われるリスクが抑制され、磁気ディスク装置１の信頼性が向上する。
つまり、実施形態によれば、信頼性が高い磁気ディスク装置１を提供することが可能になる。
また、実施形態によれば、フラッシュメモリ９にライトされたユーザデータが第１値の数が第２値の数よりも多いデータに該当する場合、電源断の後に電力供給が再開されたとき、ＳｏＣ５は、当該ユーザデータをビット反転して磁気ディスク２にライトする。フラッシュメモリ９にライトされたユーザデータが第１値の数が第２値の数よりも少ないデータに該当する場合、電源断の後に電力供給が再開されたとき、ＳｏＣ５は、当該ユーザデータをビット反転せずに磁気ディスク２にライトする。
また、実施形態によれば、ＳｏＣ５は、ユーザデータをフラッシュメモリ９にライトする際に、反転フラグが記録されたビット情報テーブル８１がフラッシュメモリ９にライトされる。反転フラグは、第１値の数と第２値の数との比較に基づいて決められた、ビット反転が実行されるか否かを示す情報である。即ち、反転フラグは、対応するユーザデータが第１値の数が第２値の数よりも多いデータに該当するか、対応するユーザデータが第１値の数が第２値の数よりも少ないデータに該当するかを示していると考えることができる。電源断の後に電力供給が再開されたとき、ＳｏＣ５は、ビット情報テーブル８１に記録された反転フラグに基づいて対応するユーザデータに対してビット反転を実行するか否かを判定する。
よって、退避の際にビット反転されたユーザデータは、電力供給の再開後、再びビット反転されることで、オリジナルのユーザデータに復元される。
また、実施形態によれば、ＳｏＣ５は、ユーザデータをＤＲＡＭ８にライトする際に、当該ユーザデータに含まれる第１値の数および第２値の数をカウントし、カウント結果に基づいて反転フラグを生成する。
このように、ＳｏＣ５は、第１値の数および第２値の数のカウントをバックアップの際ではなくＤＲＡＭ８にユーザデータをライトする際に実行する。よって、バックアップの際に実行される処理の量を減らすことができる。つまり、バックアップの際に使用可能な電力を効率的に使用することが可能となる。
また、実施形態によれば、ＳｏＣ５は、電源断が発生したとき、ユーザデータが第１値および第２値のうちの何れか一方のみによって構成されるデータに該当する場合、当該ユーザデータをフラッシュメモリ９にライトせずに、ライト不要フラグが立てられたビット情報テーブル８１をフラッシュメモリ９にライトする。ライト不要フラグは、ユーザデータが第１値および第２値のうちの何れか一方のみによって構成されるデータである場合に立てられるフラグである。電力供給が再開されたとき、ＳｏＣ５は、反転フラグが立てられ、かつライト不要フラグが立てられている場合には、第１値のみによって構成されるユーザデータを生成して磁気ディスク２にライトする。電力供給が再開されたとき、ＳｏＣ５は、反転フラグが立てられておらず、かつライト不要フラグが立てられている場合には、第２値のみによって構成されるユーザデータを生成して磁気ディスク２にライトする。
よって、フラッシュメモリ９にライトされるデータの総量が抑制されるので、バックアップに要する時間がさらに短縮される。
また、実施形態によれば、ＳｏＣ５は、ユーザデータをＤＲＡＭ８にライトする際に、当該ユーザデータに含まれる第１値の数および第２値の数をカウントし、カウント結果に基づいてライト不要フラグを生成する。
よって、バックアップの際に実行される処理の量を減らすことができる。つまり、バックアップの際に使用可能な電力を効率的に使用することが可能となる。
また、実施形態によれば、ＳｏＣ５は、セクタ単位でユーザデータのバックアップの管理を行う。
バックアップの管理の単位と、磁気ディスク２へのライト先の管理の単位と、が統一されるので、全体の管理が簡単になる。なお、バックアップの管理の単位は必ずしもセクタの単位でなくてもよい。また、以上の例では１セクタの分のデータのサイズは５１２バイトであることとして説明したが、１セクタの分のデータのサイズは５１２バイトに限定されない。
以上述べた説明において、電源断は、電源供給の意図せぬ停止だけでなく、正常な電源オフシーケンスに従った電源供給の停止をも含みうる。つまり、実施形態は、正常な電源オフシーケンスに従って磁気ディスク装置１への電源供給が停止された場合においても適用され得る。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 磁気ディスク装置、２ 磁気ディスク、３ ＳＰＭ、４ ＶＣＭ、４ａ 軸、５ ＳｏＣ、５ａ ＨＤＣ、５ｂ ＣＰＵ、５ｃ ＲＷＣ、６ ヘッドＩＣ、７ モータドライバＩＣ、７ａ 電源制御回路、７ｂ スピンドルモータ制御回路、８ ＤＲＡＭ、８ａ バッファエリア、９ フラッシュメモリ、８１ ビット情報テーブル。

Claims (7)

  1. ホスト装置に接続可能な磁気ディスク装置であって、
    磁気ディスクと、
    複数のメモリセルトランジスタを備え、前記複数のメモリセルトランジスタのしきい値電圧が第１値に対応する第１区分または第２値に対応する前記第１区分よりも低電圧側の第２区分に設定されるフラッシュメモリと、
    前記ホスト装置から受信したデータである第１データを前記磁気ディスクにライトするまで保持する揮発性メモリと、
    前記揮発性メモリに保持されている前記第１データである第２データが前記第１値の数が前記第２値の数より多い第３データに該当する場合、電源断が発生したとき、前記第２データをビット反転して前記フラッシュメモリにライトし、
    前記第２データが前記第１値の数が前記第２値の数より少ない第４データに該当する場合、電源断が発生したとき、前記第２データをビット反転せずに前記フラッシュメモリにライトする、
    コントローラと、
    を備える磁気ディスク装置。
  2. 前記コントローラは、
    前記フラッシュメモリにライトされた前記第２データである第５データが前記第３データに該当する場合、前記電源断の後に電力供給が再開されたとき、前記第５データをビット反転して前記磁気ディスクにライトし、
    前記第５データが前記第４データに該当する場合、前記電源断の後に前記電力供給が再開されたとき、前記第５データをビット反転せずに前記磁気ディスクにライトする、
    請求項１に記載の磁気ディスク装置。
  3. 前記コントローラは、
    前記第２データを前記フラッシュメモリにライトする際に、前記第２データが前記第３データに該当するか前記第４データに該当するかを示す第１情報を前記フラッシュメモリにライトし、
    前記電源断の後に前記電力供給が再開されたとき、前記フラッシュメモリにライトされた前記第１情報に基づいて前記第５データをビット反転するか否かを判定する、
    請求項２に記載の磁気ディスク装置。
  4. 前記コントローラは、前記第１データを前記揮発性メモリにライトする際に、前記第１データに含まれる前記第１値の数および前記第２値の数をカウントし、カウント結果に基づいて前記第１データが前記第３データに該当するか前記第４データに該当するかを特定し、特定結果に基づいて前記第１情報を生成する、
    請求項３に記載の磁気ディスク装置。
  5. 前記コントローラは、
    前記電源断が発生したとき、前記第２データが前記第１値および前記第２値のうちの何れか一方のみによって構成される第６データに該当する場合、前記第２データを前記フラッシュメモリにライトせずに、前記第２データが前記第６データに概要することを示す第２情報を前記フラッシュメモリにライトし、
    前記電源断の後に前記電力供給が再開されたとき、前記フラッシュメモリに前記第２データが前記第３データに該当することを示す前記第１情報と前記第２情報とがライトされている場合、前記第１値のみによって構成される第７データを生成し、前記第７データを前記磁気ディスクにライトし、
    前記電源断の後に前記電力供給が再開されたとき、前記フラッシュメモリに前記第２データが前記第４データに該当することを示す前記第１情報と前記第２情報とがライトされている場合、前記第２値のみによって構成される第８データを生成し、前記第８データを前記磁気ディスクにライトする、
    請求項３または請求項４に記載の磁気ディスク装置。
  6. 前記コントローラは、前記第１データを前記揮発性メモリにライトする際に、前記第１データに含まれる前記第１値の数および前記第２値の数をカウントし、カウント結果に基づいて前記第１データが前記第６データに該当するか否かを特定し、特定結果に基づいて前記第２情報を生成する、
    請求項５に記載の磁気ディスク装置。
  7. 前記第１データはセクタ単位のデータである、
    請求項１から請求項６の何れか一項に記載の磁気ディスク装置。
JP2022045009A 2022-03-22 2022-03-22 磁気ディスク装置 Pending JP2023139460A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022045009A JP2023139460A (ja) 2022-03-22 2022-03-22 磁気ディスク装置
CN202210624474.8A CN116820325A (zh) 2022-03-22 2022-06-02 磁盘装置
US17/903,905 US20230305758A1 (en) 2022-03-22 2022-09-06 Magnetic disk apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022045009A JP2023139460A (ja) 2022-03-22 2022-03-22 磁気ディスク装置

Publications (1)

Publication Number Publication Date
JP2023139460A true JP2023139460A (ja) 2023-10-04

Family

ID=88095798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022045009A Pending JP2023139460A (ja) 2022-03-22 2022-03-22 磁気ディスク装置

Country Status (3)

Country Link
US (1) US20230305758A1 (ja)
JP (1) JP2023139460A (ja)
CN (1) CN116820325A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6295577B1 (en) * 1998-02-24 2001-09-25 Seagate Technology Llc Disc storage system having a non-volatile cache to store write data in the event of a power failure
JP2010027163A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体メモリコントローラ、および半導体メモリシステム、および半導体メモリシステムの記録再生方法
US10254966B2 (en) * 2016-12-28 2019-04-09 Western Digital Technologies, Inc. Data management based on I/O traffic profiling

Also Published As

Publication number Publication date
CN116820325A (zh) 2023-09-29
US20230305758A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US10776153B2 (en) Information processing device and system capable of preventing loss of user data
US9727461B2 (en) Storage device, memory controller, and control method
US8014097B1 (en) Disk drive with adaptive counting of writes to the data tracks for minimizing the effect of adjacent track encroachment
US10163458B2 (en) Magnetic disk device and write method
US20090103203A1 (en) Recording apparatus and control circuit
JP2009020986A (ja) ディスク・ドライブ装置及びディスク・ドライブ装置において不揮発性半導体メモリ領域上のデータを管理するテーブルを保存する方法
JP2007200537A (ja) ハイブリッドディスクドライブおよびハイブリッドディスクドライブのデータ制御方法
US20180059970A1 (en) Storage device and method of writing data into storage device
JP4012791B2 (ja) 情報記録媒体のセクタの再配置方法および情報記憶装置
US8345370B2 (en) Magnetic disk drive and refresh method for the same
US20100232048A1 (en) Disk storage device
JP2013157068A (ja) データ記憶制御装置、データ記憶装置、及びデータ記憶方法
US9070417B1 (en) Magnetic disk device and method for executing write command
US20110022774A1 (en) Cache memory control method, and information storage device comprising cache memory
JP2012521032A (ja) Ｓｓｄコントローラおよびｓｓｄコントローラの動作方法
JP2023139460A (ja) 磁気ディスク装置
US20170090768A1 (en) Storage device that performs error-rate-based data backup
JPH11282765A (ja) フラッシュメモリを使用した外部記憶装置
US8082409B2 (en) Data storage device and data management method in data storage device
US10102869B1 (en) Magnetic disk device and read method
JP2005292925A (ja) メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法
CN104793895A (zh) 存储装置以及数据的存储方法
CN113345476B (zh) 磁盘装置以及磁盘装置的存储管理方法
US20160170891A1 (en) Disk apparatus and control method
US10705739B2 (en) Magnetic disk device and write method