JP2023133978A - Piezoelectric thin film resonator, filter, and multiplexer - Google Patents

Piezoelectric thin film resonator, filter, and multiplexer Download PDF

Info

Publication number
JP2023133978A
JP2023133978A JP2022039263A JP2022039263A JP2023133978A JP 2023133978 A JP2023133978 A JP 2023133978A JP 2022039263 A JP2022039263 A JP 2022039263A JP 2022039263 A JP2022039263 A JP 2022039263A JP 2023133978 A JP2023133978 A JP 2023133978A
Authority
JP
Japan
Prior art keywords
film
end surface
lower electrode
piezoelectric
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022039263A
Other languages
Japanese (ja)
Inventor
雄斗 横田
Yuto Yokota
龍一 岡村
Ryuichi Okamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2022039263A priority Critical patent/JP2023133978A/en
Publication of JP2023133978A publication Critical patent/JP2023133978A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

To provide a piezoelectric thin film resonator capable of suppressing an ESD destroy between a lower electrode and an upper electrode.SOLUTION: A piezoelectric thin film resonator comprises: a substrate 10; a piezoelectric film 14 that is provided on the substrate 10; an upper electrode 16 that is provided on the piezoelectric film 14; a lower electrode 12 which is provided between the substrate 10 and the piezoelectric film 14, forms a resonance region 50 that is overlapped with the upper electrode 16 across the piezoelectric film 14 on a gap 30 formed in a space between itself and the substrate 10, and in which an end surface 11 on a leading region 52 side where the upper electrode 16 is led from the resonance region 50 is positioned on the gap 30 separated from a peripheral edge 31 of the gap 30; and an insulation film 18 which is provided between the gap 30 and the piezoelectric film 14, and in which a lower end 19 of an end surface 17 on the side where the upper electrode 16 is led from the resonance region 50 in the leading region 52 is in contact with the peripheral edge 31 of the gap 30 and the piezoelectric film 14 is in contact with the end surface 17 in a manner to cover it.SELECTED DRAWING: Figure 2

Description

本発明は、圧電薄膜共振器、フィルタ、およびマルチプレクサに関する。 The present invention relates to piezoelectric thin film resonators, filters, and multiplexers.

圧電薄膜共振器を用いた弾性波デバイスは、例えば携帯電話等の無線機器のフィルタおよびデュプレクサとして用いられている。圧電薄膜共振器は、圧電膜を挟み下部電極と上部電極が対向する積層膜を有する。積層膜を圧縮応力とすることにより、基板と下部電極との間にドーム状の空隙を形成することが知られている(例えば特許文献1-3)。また、下部電極の下面と上部電極の上面を保護膜で覆うことで膜質の変化を抑制することが知られている(例えば特許文献4)。さらに、圧電膜に応力が集中して圧電膜の劣化を抑制するために、空隙の内側から外側にかけて付加膜を設けることが知られている(例えば特許文献5)。 Acoustic wave devices using piezoelectric thin film resonators are used, for example, as filters and duplexers for wireless devices such as mobile phones. A piezoelectric thin film resonator has a laminated film in which a lower electrode and an upper electrode face each other with a piezoelectric film in between. It is known to form a dome-shaped gap between the substrate and the lower electrode by applying compressive stress to the laminated film (for example, Patent Documents 1 to 3). Furthermore, it is known that changes in film quality can be suppressed by covering the lower surface of the lower electrode and the upper surface of the upper electrode with a protective film (for example, Patent Document 4). Further, in order to suppress deterioration of the piezoelectric film due to concentration of stress on the piezoelectric film, it is known to provide an additional film from the inside to the outside of the gap (for example, Patent Document 5).

特開2005-347898号公報Japanese Patent Application Publication No. 2005-347898 特開2018-182463号公報Japanese Patent Application Publication No. 2018-182463 特開2017-108288号公報JP2017-108288A 特開2010-154233号公報Japanese Patent Application Publication No. 2010-154233 特開2020-57991号公報JP2020-57991A

空隙の端に応力が集中すると、空隙の端から圧電膜の内部に向かってクラックが生じることがある。圧電膜にクラックが発生すると、クラックの発生箇所において下部電極と上部電極との間でESD(Electro-Static Discharge)破壊が起こることがある。 If stress is concentrated at the edge of the gap, cracks may occur from the edge of the gap toward the inside of the piezoelectric film. When a crack occurs in the piezoelectric film, ESD (Electro-Static Discharge) destruction may occur between the lower electrode and the upper electrode at the location where the crack occurs.

本発明は、上記課題に鑑みなされたものであり、下部電極と上部電極との間のESD破壊を抑制することを目的とする。 The present invention was made in view of the above problems, and an object of the present invention is to suppress ESD damage between the lower electrode and the upper electrode.

本発明は、基板と、前記基板上に設けられた圧電膜と、前記圧電膜上に設けられた上部電極と、前記基板と前記圧電膜との間に設けられ、前記基板との間に形成された空隙上において前記圧電膜を挟んで前記上部電極と重なる共振領域を形成し、前記上部電極が前記共振領域から引き出された引出領域側における第1端面が前記空隙の周縁から離れて前記空隙上に位置する下部電極と、前記空隙と前記圧電膜との間に設けられ、前記引出領域において前記上部電極が前記共振領域から引き出された側における第2端面の下端が前記空隙の周縁に接しまたは前記第2端面が前記下部電極の前記第1端面より前記空隙の周縁の近くで前記空隙上に位置し、前記圧電膜が前記第2端面を覆うように接する絶縁膜と、を備える圧電薄膜共振器である。 The present invention provides a substrate, a piezoelectric film provided on the substrate, an upper electrode provided on the piezoelectric film, and an upper electrode provided between the substrate and the piezoelectric film, and formed between the substrate and the piezoelectric film. A resonance region is formed overlapping the upper electrode with the piezoelectric film sandwiched therebetween, and a first end surface on the extraction region side where the upper electrode is drawn out from the resonance region is separated from the periphery of the void and forms a resonance region overlapping the upper electrode with the piezoelectric film sandwiched therebetween. a lower electrode located above, the gap and the piezoelectric film, and a lower end of a second end surface on the side where the upper electrode is drawn out from the resonance area in the lead-out area is in contact with a periphery of the gap; or a piezoelectric thin film comprising: an insulating film in which the second end face is located on the gap closer to the periphery of the gap than the first end face of the lower electrode, and the piezoelectric film is in contact with the second end face so as to cover it; It is a resonator.

上記構成において、前記下部電極の前記第1端面と前記下部電極の前記空隙側の面とがなす角度は、前記絶縁膜の前記第2端面と前記絶縁膜の前記空隙側の面とがなす角度より小さい構成とすることができる。 In the above structure, the angle between the first end surface of the lower electrode and the surface of the lower electrode on the void side is the angle between the second end surface of the insulating film and the surface of the insulating film on the void side. A smaller configuration is possible.

上記構成において、前記絶縁膜は、前記共振領域の中央領域には設けられていない構成とすることができる。 In the above structure, the insulating film may not be provided in a central region of the resonance region.

上記構成において、前記絶縁膜は、前記第2端面とは反対側の第3端面が前記下部電極の前記第1端面と前記空隙の周縁との間に位置するように、前記下部電極の前記第1端面と前記空隙の周縁との間に設けられている構成とすることができる。 In the above structure, the insulating film is arranged in the lower electrode so that the third end surface opposite to the second end surface is located between the first end surface of the lower electrode and the periphery of the gap. The structure may be such that the gap is provided between one end face and the periphery of the gap.

上記構成において、前記絶縁膜の前記第3端面は、前記下部電極の前記第1端面に接している構成とすることができる。 In the above structure, the third end surface of the insulating film may be in contact with the first end surface of the lower electrode.

上記構成において、前記空隙はドーム状の形状を有する構成とすることができる。 In the above structure, the void may have a dome shape.

上記構成において、前記絶縁膜の厚さは、前記下部電極の厚さの1/2以上である構成とすることができる。 In the above structure, the thickness of the insulating film may be 1/2 or more of the thickness of the lower electrode.

上記構成において、前記絶縁膜は、前記圧電膜よりヤング率の大きい材料で形成されている構成とすることができる。 In the above structure, the insulating film may be formed of a material having a larger Young's modulus than the piezoelectric film.

本発明は、上記に記載の圧電薄膜共振器を含むフィルタである。 The present invention is a filter including the piezoelectric thin film resonator described above.

本発明は、上記に記載のフィルタを含むマルチプレクサである。 The invention is a multiplexer including the filter described above.

本発明によれば、下部電極と上部電極との間のESD破壊を抑制できる。 According to the present invention, ESD damage between the lower electrode and the upper electrode can be suppressed.

図1(a)は、実施例1に係る圧電薄膜共振器の平面図、図1(b)は、図1(a)のA-A断面図である。FIG. 1(a) is a plan view of the piezoelectric thin film resonator according to Example 1, and FIG. 1(b) is a sectional view taken along line AA in FIG. 1(a). 図2(a)は、実施例1における共振領域と引出領域の境界近傍の断面図であり、図2(b)は、図2(a)における下部電極の端部および絶縁膜の端部近傍を拡大した断面図である。2(a) is a cross-sectional view near the boundary between the resonance region and the extraction region in Example 1, and FIG. 2(b) is a sectional view near the end of the lower electrode and the end of the insulating film in FIG. 2(a). FIG. 図3(a)から図3(c)は、実施例1に係る圧電薄膜共振器の製造方法を示す断面図(その1)である。3(a) to 3(c) are cross-sectional views (part 1) showing the method for manufacturing the piezoelectric thin film resonator according to the first embodiment. 図4(a)から図4(c)は、実施例1に係る圧電薄膜共振器の製造方法を示す断面図(その2)である。FIGS. 4A to 4C are cross-sectional views (part 2) showing the method for manufacturing the piezoelectric thin film resonator according to the first embodiment. 図5(a)および図5(b)は、比較例に係る圧電薄膜共振器で生じる課題を説明するための断面図である。FIGS. 5A and 5B are cross-sectional views for explaining problems that occur in a piezoelectric thin film resonator according to a comparative example. 図6は、実施例1に係る圧電薄膜共振器の効果を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining the effect of the piezoelectric thin film resonator according to the first embodiment. 図7は、実施例1の変形例1に係る圧電薄膜共振器の断面図である。FIG. 7 is a cross-sectional view of a piezoelectric thin film resonator according to Modification 1 of Example 1. 図8(a)は、実施例1の変形例2に係る圧電薄膜共振器の共振領域と引出領域の境界近傍の断面図、図8(b)は、図8(a)の絶縁膜の端面近傍を拡大した断面図である。FIG. 8(a) is a cross-sectional view near the boundary between the resonance region and the extraction region of the piezoelectric thin film resonator according to Modification Example 2 of Example 1, and FIG. 8(b) is an end face of the insulating film in FIG. 8(a). FIG. 3 is an enlarged cross-sectional view of the vicinity. 図9(a)は、実施例2に係る圧電薄膜共振器の平面図、図9(b)は、実施例2における共振領域と引出領域の境界近傍の断面図である。FIG. 9A is a plan view of a piezoelectric thin film resonator according to Example 2, and FIG. 9B is a cross-sectional view near the boundary between the resonance region and the extraction region in Example 2. 図10(a)は、実施例3に係る圧電薄膜共振器の平面図、図10(b)は、実施例3における共振領域と引出領域の境界近傍の断面図である。10(a) is a plan view of the piezoelectric thin film resonator according to the third embodiment, and FIG. 10(b) is a cross-sectional view near the boundary between the resonance region and the extraction region in the third embodiment. 図11は、実施例4に係るフィルタの回路図である。FIG. 11 is a circuit diagram of a filter according to the fourth embodiment. 図12は、実施例5に係るデュプレクサのブロック図である。FIG. 12 is a block diagram of a duplexer according to the fifth embodiment.

以下、図面を参照して、本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the drawings.

図1(a)は、実施例1に係る圧電薄膜共振器100の平面図、図1(b)は、図1(a)のA-A断面図である。図1(a)では、下部電極12、上部電極16、絶縁膜18、および空隙30を主に図示している。また、図1(a)では、絶縁膜18の輪郭を太線で示すとともに、絶縁膜18が設けられた領域にハッチングを付している。また、空隙30の輪郭を破線で示している。基板10の面方向をX方向およびY方向とし、積層膜20の積層方向をZ方向とする。 FIG. 1(a) is a plan view of a piezoelectric thin film resonator 100 according to Example 1, and FIG. 1(b) is a cross-sectional view taken along line AA in FIG. 1(a). In FIG. 1A, the lower electrode 12, the upper electrode 16, the insulating film 18, and the void 30 are mainly illustrated. Further, in FIG. 1A, the outline of the insulating film 18 is shown by a thick line, and the region where the insulating film 18 is provided is hatched. Moreover, the outline of the void 30 is shown by a broken line. The plane directions of the substrate 10 are the X direction and the Y direction, and the stacking direction of the laminated film 20 is the Z direction.

図1(a)および図1(b)に示すように、基板10上に絶縁膜18が設けられている。基板10の平坦主面と絶縁膜18との間にドーム状の膨らみを有する空隙30が形成されている。ドーム状の膨らみとは、空隙30の周辺では空隙30の高さが小さく、空隙30の内部ほど空隙30の高さが大きいような形状の膨らみである。基板10は例えばシリコン基板である。絶縁膜18は例えば窒化シリコン(Si)である。 As shown in FIGS. 1(a) and 1(b), an insulating film 18 is provided on the substrate 10. A gap 30 having a dome-shaped bulge is formed between the flat main surface of the substrate 10 and the insulating film 18. The dome-shaped bulge is a bulge that has a shape in which the height of the void 30 is small around the void 30 and the height of the void 30 is larger toward the inside of the void 30. The substrate 10 is, for example, a silicon substrate. The insulating film 18 is, for example, silicon nitride (Si 3 N 4 ).

絶縁膜18上に下部電極12が設けられている。下部電極12は、例えば基板10側からクロム(Cr)膜とルテニウム(Ru)膜が積層された金属膜である。下部電極12上に圧電膜14が設けられている。圧電膜14は、例えば(0001)方向を主軸とする(すなわちC軸配向性を有する)窒化アルミニウム(AlN)を主成分とする窒化アルミニウム膜である。 A lower electrode 12 is provided on the insulating film 18. The lower electrode 12 is, for example, a metal film in which a chromium (Cr) film and a ruthenium (Ru) film are laminated from the substrate 10 side. A piezoelectric film 14 is provided on the lower electrode 12. The piezoelectric film 14 is, for example, an aluminum nitride film whose main component is aluminum nitride (AlN) whose main axis is in the (0001) direction (that is, has C-axis orientation).

圧電膜14上に上部電極16が設けられている。上部電極16は、例えば圧電膜14側からルテニウム膜とクロム膜が積層された金属膜である。空隙30上において、圧電膜14の少なくとも一部を挟んで下部電極12と上部電極16とが対向する領域は共振領域50である。共振領域50は、厚み縦振動モードの弾性波が共振する領域である。共振領域50の平面形状は例えばほぼ楕円形状である。平面視において、空隙30の大きさは共振領域50より大きい。なお、共振領域50の平面形状は、四角形または五角形等の多角形等、その他の形状をしていてもよい。 An upper electrode 16 is provided on the piezoelectric film 14 . The upper electrode 16 is, for example, a metal film in which a ruthenium film and a chromium film are laminated from the piezoelectric film 14 side. A region above the gap 30 where the lower electrode 12 and the upper electrode 16 face each other with at least a portion of the piezoelectric film 14 in between is a resonance region 50 . The resonance region 50 is a region where elastic waves in the thickness longitudinal vibration mode resonate. The planar shape of the resonance region 50 is, for example, approximately elliptical. In plan view, the size of the air gap 30 is larger than the resonance region 50. Note that the planar shape of the resonance region 50 may be other shapes such as a polygon such as a quadrangle or a pentagon.

圧電膜14内に挿入膜28が設けられている。挿入膜28は、共振領域50の外周領域に設けられ、中央領域には設けられていない。外周領域は、共振領域50内の領域であって、共振領域50の外周を含み外周に沿った領域である。中央領域は、共振領域50内の領域であって、共振領域50の中央を含む領域である。中央領域は幾何学的な中心でなくてもよい。挿入膜28は、例えば外周領域に加えて共振領域50を囲む領域まで連続して設けられているが、共振領域50内にのみ設けられている場合でもよい。挿入膜28は、例えば酸化シリコン膜である。挿入膜28は、弾性波のエネルギーが共振領域50から外に漏洩することを抑制するために設けられている。 An insertion membrane 28 is provided within the piezoelectric membrane 14 . The insertion film 28 is provided in the outer peripheral region of the resonant region 50 and is not provided in the central region. The outer peripheral region is a region within the resonance region 50, including the outer periphery of the resonance region 50 and along the outer periphery. The central region is a region within the resonant region 50 and includes the center of the resonant region 50. The central region does not have to be the geometric center. For example, the insertion film 28 is provided continuously to the region surrounding the resonance region 50 in addition to the outer peripheral region, but may be provided only within the resonance region 50. The insertion film 28 is, for example, a silicon oxide film. The insertion film 28 is provided to suppress leakage of elastic wave energy from the resonance region 50 to the outside.

上部電極16上および圧電膜14上にカバー膜24が設けられている。カバー膜24は、周波数調整膜および/または保護膜として機能してもよい。カバー膜24は、例えば酸化シリコン膜等の絶縁膜である。積層膜20は、絶縁膜18、下部電極12、圧電膜14、挿入膜28、上部電極16、およびカバー膜24を含む。 A cover film 24 is provided on the upper electrode 16 and the piezoelectric film 14. Cover film 24 may function as a frequency adjustment film and/or a protective film. The cover film 24 is, for example, an insulating film such as a silicon oxide film. The laminated film 20 includes an insulating film 18 , a lower electrode 12 , a piezoelectric film 14 , an insertion film 28 , an upper electrode 16 , and a cover film 24 .

共振領域50から上部電極16が引き出された領域が引出領域52である。引出領域52は、共振領域50の-X方向に設けられている。圧電膜14の平面形状は、上部電極16よりも大きい。圧電膜14は、少なくとも共振領域50および引出領域52に設けられている。なお、図1(a)および図1(b)では、配線の図示を省略している。 A region where the upper electrode 16 is drawn out from the resonance region 50 is a lead-out region 52 . The extraction region 52 is provided in the -X direction of the resonance region 50. The planar shape of the piezoelectric film 14 is larger than that of the upper electrode 16. The piezoelectric film 14 is provided at least in the resonance region 50 and the extraction region 52. Note that in FIGS. 1(a) and 1(b), illustration of wiring is omitted.

図2(a)は、実施例1における共振領域50と引出領域52の境界近傍の断面図であり、図2(b)は、図2(a)における下部電極12の端部および絶縁膜18の端部近傍を拡大した断面図である。図2(a)および図2(b)に示すように、共振領域50と引出領域52の間における下部電極12の端面11は、空隙30の周縁31から空隙30の内側に離れて空隙30上に位置している。下部電極12の端面11はテーパ状に傾斜していて、端面11と下部電極12の空隙30側の面25とがなす角度θ1は、例えば60°以下であり、45°以下でもよいし、30°以下でもよい。 2(a) is a cross-sectional view near the boundary between the resonance region 50 and the extraction region 52 in Example 1, and FIG. 2(b) is a sectional view of the end of the lower electrode 12 and the insulating film 18 in FIG. 2(a). FIG. 2 is an enlarged cross-sectional view of the vicinity of the end. As shown in FIGS. 2(a) and 2(b), the end surface 11 of the lower electrode 12 between the resonance region 50 and the extraction region 52 is separated from the periphery 31 of the void 30 to the inside of the void 30 and is located above the void 30. It is located in The end surface 11 of the lower electrode 12 is inclined in a tapered shape, and the angle θ1 between the end surface 11 and the surface 25 of the lower electrode 12 on the gap 30 side is, for example, 60° or less, may be 45° or less, or 30° or less. It may be less than °.

絶縁膜18は、空隙30と圧電膜14との間に設けられている。絶縁膜18は、例えば空隙30全体を覆うようにして、空隙30と圧電膜14との間に設けられている。引出領域52において、上部電極16が共振領域50から引き出される側における絶縁膜18の端面17の下端19は、空隙30の周縁31に接している。下部電極12の端面11と絶縁膜18の端面17との間の距離Xは、例えば1μm以上である。距離Xは、例えば下部電極12および絶縁膜18の厚さよりも大きく、例えば下部電極12および絶縁膜18のうちの厚い方の厚さの2倍以上でもよいし、5倍以上でもよいし、10倍以上でもよい。絶縁膜18の端面17は圧電膜14で覆われて圧電膜14に接している。したがって、絶縁膜18の端部は圧電膜14にめり込んでいる。絶縁膜18の端面17と絶縁膜18の空隙30側の面27とがなす角度θ2は、角度θ1より大きく、例えば70°以上90°以下であり、75°以上90°以下の場合でもよいし、80°以上90°以下の場合でもよい。絶縁膜18の厚さは、例えば下部電極12の厚さの1/2以上である。 The insulating film 18 is provided between the void 30 and the piezoelectric film 14. The insulating film 18 is provided between the void 30 and the piezoelectric film 14, for example, so as to cover the entire void 30. In the extraction region 52 , the lower end 19 of the end surface 17 of the insulating film 18 on the side where the upper electrode 16 is extracted from the resonance region 50 is in contact with the peripheral edge 31 of the gap 30 . The distance X between the end surface 11 of the lower electrode 12 and the end surface 17 of the insulating film 18 is, for example, 1 μm or more. For example, the distance It may be more than double. An end surface 17 of the insulating film 18 is covered with the piezoelectric film 14 and is in contact with the piezoelectric film 14 . Therefore, the end portion of the insulating film 18 is recessed into the piezoelectric film 14. The angle θ2 between the end surface 17 of the insulating film 18 and the surface 27 of the insulating film 18 on the void 30 side is larger than the angle θ1, for example, 70° or more and 90° or less, and may be 75° or more and 90° or less. , 80° or more and 90° or less. The thickness of the insulating film 18 is, for example, 1/2 or more of the thickness of the lower electrode 12.

引出領域52において、上部電極16上に金属配線26が設けられている。金属配線26は、例えば金により形成されている。 In the lead-out region 52, a metal wiring 26 is provided on the upper electrode 16. The metal wiring 26 is made of gold, for example.

基板10としては、シリコン基板以外に、サファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板、ガラス基板、セラミック基板、またはGaAs基板等を用いることができる。 As the substrate 10, in addition to a silicon substrate, a sapphire substrate, an alumina substrate, a spinel substrate, a quartz substrate, a crystal substrate, a glass substrate, a ceramic substrate, a GaAs substrate, or the like can be used.

下部電極12および上部電極16としては、ルテニウムおよびクロム以外に、アルミニウム(Al)、チタン(Ti)、銅(Cu)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、白金(Pt)、ロジウム(Rh)、またはイリジウム(Ir)等の単層膜またはこれらの積層膜を用いることができる。 In addition to ruthenium and chromium, the lower electrode 12 and the upper electrode 16 include aluminum (Al), titanium (Ti), copper (Cu), molybdenum (Mo), tungsten (W), tantalum (Ta), and platinum (Pt). A single layer film of , rhodium (Rh), or iridium (Ir) or a laminated film of these can be used.

圧電膜14としては、窒化アルミニウム以外にも、酸化亜鉛(ZnO)、チタン酸ジルコン酸鉛(PZT)、またはチタン酸鉛(PbTiO)等を用いることができる。また、圧電膜14は、窒化アルミニウムを主成分とし、共振特性の向上または圧電性の向上のために他の元素を含んでもよい。添加元素として、例えばスカンジウム(Sc)、2族元素と4族元素の2つの元素、または2族元素と5族元素の2つの元素を用いることにより、圧電膜14の圧電性が向上する。これにより、圧電薄膜共振器の実効的電気機械結合係数が向上する。2族元素は、例えばカルシウム(Ca)、マグネシウム(Mg)、ストロンチウム(Sr)、または亜鉛(Zn)である。4族元素は、例えばチタン(Ti)、ジルコニウム(Zr)、またはハフニウム(Hf)である。5族元素は、例えばタンタル(Ta)、ニオブ(Nb)、またはバナジウム(V)である。さらに、圧電膜14は、窒化アルミニウムを主成分とし、フッ素(F)またはホウ素(B)を含んでもよい。 As the piezoelectric film 14, other than aluminum nitride, zinc oxide (ZnO), lead zirconate titanate (PZT), lead titanate (PbTiO 3 ), or the like can be used. Furthermore, the piezoelectric film 14 mainly contains aluminum nitride, and may contain other elements to improve resonance characteristics or piezoelectricity. The piezoelectricity of the piezoelectric film 14 is improved by using, for example, scandium (Sc), two elements, a group 2 element and a group 4 element, or two elements, a group 2 element and a group 5 element, as additive elements. This improves the effective electromechanical coupling coefficient of the piezoelectric thin film resonator. Group 2 elements are, for example, calcium (Ca), magnesium (Mg), strontium (Sr), or zinc (Zn). The Group 4 element is, for example, titanium (Ti), zirconium (Zr), or hafnium (Hf). Group 5 elements are, for example, tantalum (Ta), niobium (Nb), or vanadium (V). Furthermore, the piezoelectric film 14 mainly contains aluminum nitride and may also contain fluorine (F) or boron (B).

絶縁膜18は、圧電膜14よりヤング率の大きい材料で形成されることが好ましい。絶縁膜18としては、窒化シリコン以外にも、酸化アルミニウム(Al)または酸化ベリリウム(BeO)等を用いることができる。 The insulating film 18 is preferably formed of a material having a larger Young's modulus than the piezoelectric film 14. As the insulating film 18, other than silicon nitride, aluminum oxide (Al 2 O 3 ), beryllium oxide (BeO), or the like can be used.

挿入膜28は、圧電膜14よりヤング率および/または音響インピーダンスが小さい材料により形成されることが好ましい。これにより、Q値を向上できる。挿入膜28は、酸化シリコン以外に、アルミニウム(Al)、金(Au)、銅(Cu)、チタン(Ti)、白金(Pt)、タンタル(Ta)、またはクロム(Cr)等の単層膜またはこれらの積層膜を用いることができる。 The insertion film 28 is preferably formed of a material having a smaller Young's modulus and/or acoustic impedance than the piezoelectric film 14 . Thereby, the Q value can be improved. In addition to silicon oxide, the insertion film 28 is a single layer film of aluminum (Al), gold (Au), copper (Cu), titanium (Ti), platinum (Pt), tantalum (Ta), or chromium (Cr). Alternatively, a laminated film of these can be used.

[製造方法]
図3(a)から図4(c)は、実施例1に係る圧電薄膜共振器100の製造方法を示す断面図である。図3(a)に示すように、平坦主面を有する基板10上に空隙30を形成するための犠牲層38を形成する。犠牲層38の厚さは、例えば10nm~100nmである。犠牲層38は、酸化マグネシウム(MgO)、酸化亜鉛、ゲルマニウム(Ge)、または酸化シリコン等のエッチング液またはエッチングガスに容易に溶解する材料から選択される。犠牲層38は、例えばスパッタリング法、真空蒸着法、またはCVD(Chemical Vapor Deposition)法を用い成膜される。犠牲層38を、フォトリソグラフィ法およびエッチング法を用い所望の形状にパターニングする。犠牲層38はリフトオフ法により形成してもよい。犠牲層38の形状は、空隙30の平面形状に相当する形状である。次いで、犠牲層38および基板10上に絶縁膜18を形成する。絶縁膜18は、例えばスパッタリング法、真空蒸着法、またはCVD法を用い成膜される。絶縁膜18を、フォトリソグラフィ技術およびエッチング技術を用い所望の形状にパターニングする。このときに、引出領域52(図1(a)から図2(a)参照)に位置するようになる絶縁膜18の端面17が犠牲層38の端面に略一致するようにパターニングする。絶縁膜18はリフトオフ法により形成してもよい。
[Production method]
FIGS. 3A to 4C are cross-sectional views showing a method of manufacturing the piezoelectric thin film resonator 100 according to the first embodiment. As shown in FIG. 3A, a sacrificial layer 38 for forming a void 30 is formed on a substrate 10 having a flat principal surface. The thickness of the sacrificial layer 38 is, for example, 10 nm to 100 nm. The sacrificial layer 38 is selected from materials that are easily dissolved in the etching solution or gas, such as magnesium oxide (MgO), zinc oxide, germanium (Ge), or silicon oxide. The sacrificial layer 38 is formed using, for example, a sputtering method, a vacuum evaporation method, or a CVD (Chemical Vapor Deposition) method. The sacrificial layer 38 is patterned into a desired shape using photolithography and etching. The sacrificial layer 38 may be formed by a lift-off method. The shape of the sacrificial layer 38 corresponds to the planar shape of the void 30. Next, the insulating film 18 is formed on the sacrificial layer 38 and the substrate 10. The insulating film 18 is formed using, for example, a sputtering method, a vacuum evaporation method, or a CVD method. The insulating film 18 is patterned into a desired shape using photolithography and etching techniques. At this time, patterning is performed so that the end surface 17 of the insulating film 18 located in the lead-out region 52 (see FIGS. 1(a) to 2(a)) substantially coincides with the end surface of the sacrificial layer 38. The insulating film 18 may be formed by a lift-off method.

図3(b)に示すように、絶縁膜18上に下部電極12を形成する。下部電極12は、例えばスパッタリング法、真空蒸着法、またはCVD法を用い成膜される。下部電極12を、フォトリソグラフィ技術およびエッチング技術を用い所望の形状にパターニングする。このときに、引出領域52(図1(a)から図2(a)参照)側に位置するようになる下部電極12の端面11が犠牲層38の端面から内側に離れて位置するようにパターニングする。また、エッチング条件を調整することで、下部電極12の端面11がテーパ形状となるようにパターニングする。下部電極12はリフトオフ法により形成してもよい。 As shown in FIG. 3(b), the lower electrode 12 is formed on the insulating film 18. The lower electrode 12 is formed using, for example, a sputtering method, a vacuum evaporation method, or a CVD method. The lower electrode 12 is patterned into a desired shape using photolithography and etching techniques. At this time, patterning is performed so that the end surface 11 of the lower electrode 12, which will be located on the side of the extraction region 52 (see FIGS. 1(a) to 2(a)), is located away from the end surface of the sacrificial layer 38 inward. do. Further, by adjusting the etching conditions, the end surface 11 of the lower electrode 12 is patterned to have a tapered shape. The lower electrode 12 may be formed by a lift-off method.

図3(c)に示すように、下部電極12および基板10上に下部圧電膜14aおよび挿入膜28を、例えばスパッタリング法、真空蒸着法、またはCVD法を用い成膜する。挿入膜28を、フォトリソグラフィ技術およびエッチング技術を用い所望の形状にパターニングする。挿入膜28はリフトオフ法により形成してもよい。 As shown in FIG. 3C, the lower piezoelectric film 14a and the insertion film 28 are formed on the lower electrode 12 and the substrate 10 using, for example, a sputtering method, a vacuum evaporation method, or a CVD method. The insertion film 28 is patterned into a desired shape using photolithography and etching techniques. The insertion film 28 may be formed by a lift-off method.

図4(a)に示すように、下部圧電膜14a上に上部圧電膜14bおよび上部電極16を、例えばスパッタリング法、真空蒸着法、またはCVD法を用い成膜する。下部圧電膜14aおよび上部圧電膜14bから圧電膜14が形成される。上部電極16を、フォトリソグラフィ技術およびエッチング技術を用い所望の形状にパターニングする。上部電極16はリフトオフ法により形成してもよい。 As shown in FIG. 4A, an upper piezoelectric film 14b and an upper electrode 16 are formed on the lower piezoelectric film 14a using, for example, a sputtering method, a vacuum evaporation method, or a CVD method. The piezoelectric film 14 is formed from the lower piezoelectric film 14a and the upper piezoelectric film 14b. The upper electrode 16 is patterned into a desired shape using photolithography and etching techniques. The upper electrode 16 may be formed by a lift-off method.

図4(b)に示すように、圧電膜14を、フォトリソグラフィ技術およびエッチング技術を用い所望の形状にパターニングする。次いで、カバー膜24を、例えばスパッタリング法、真空蒸着法、CVD法を用い成膜した後、フォトリソグラフィ技術およびエッチング技術を用い所望の形状にパターニングする。絶縁膜18、下部電極12、圧電膜14、挿入膜28、上部電極16、およびカバー膜24により積層膜20が形成される。 As shown in FIG. 4(b), the piezoelectric film 14 is patterned into a desired shape using photolithography and etching techniques. Next, the cover film 24 is formed using, for example, a sputtering method, a vacuum evaporation method, or a CVD method, and then patterned into a desired shape using a photolithography technique and an etching technique. A laminated film 20 is formed by the insulating film 18, the lower electrode 12, the piezoelectric film 14, the insertion film 28, the upper electrode 16, and the cover film 24.

図4(c)に示すように、犠牲層38に繋がるように予め形成しておいた導入路(不図示)を介し、犠牲層38のエッチング液を絶縁膜18下の犠牲層38に導入する。これにより、犠牲層38が除去される。積層膜20の応力を圧縮応力になるように設定しておく。これにより、犠牲層38が除去されると、積層膜20が基板10の反対側に基板10から離れるように膨らむ。基板10と絶縁膜18との間にドーム状の膨らみを有する空隙30が形成される。下部電極12の端面11は空隙30の周縁31から空隙30の内側に離れて空隙30上に位置し、絶縁膜18の端面17の下端19は空隙30の周縁31に接するようになる。以上により、実施例1に係る圧電薄膜共振器100が形成される。 As shown in FIG. 4C, the etching solution for the sacrificial layer 38 is introduced into the sacrificial layer 38 under the insulating film 18 through an introduction path (not shown) that has been formed in advance so as to connect to the sacrificial layer 38. . As a result, the sacrificial layer 38 is removed. The stress of the laminated film 20 is set to be compressive stress. As a result, when the sacrificial layer 38 is removed, the laminated film 20 bulges away from the substrate 10 to the opposite side of the substrate 10. A gap 30 having a dome-shaped bulge is formed between the substrate 10 and the insulating film 18. The end surface 11 of the lower electrode 12 is located above the void 30, away from the peripheral edge 31 of the void 30, and the lower end 19 of the end surface 17 of the insulating film 18 comes into contact with the peripheral edge 31 of the void 30. Through the above steps, the piezoelectric thin film resonator 100 according to the first embodiment is formed.

[比較例]
図5(a)および図5(b)は、比較例に係る圧電薄膜共振器で生じる課題を説明するための断面図である。図5(a)は、比較例において図4(b)に相当する製造工程のときの状態を示す断面図であり、図5(b)は、図4(c)に相当する製造工程のときの状態を示す断面図である。図5(a)に示すように、比較例では、基板10と下部電極12の間に絶縁膜18が設けられていない。また、下部電極12の端面11の下端が犠牲層38の端に略一致するように形成されている。
[Comparative example]
FIGS. 5A and 5B are cross-sectional views for explaining problems that occur in a piezoelectric thin film resonator according to a comparative example. FIG. 5(a) is a cross-sectional view showing the state during the manufacturing process corresponding to FIG. 4(b) in the comparative example, and FIG. 5(b) is a sectional view showing the state during the manufacturing process corresponding to FIG. 4(c). FIG. As shown in FIG. 5A, in the comparative example, the insulating film 18 is not provided between the substrate 10 and the lower electrode 12. Further, the lower end of the end surface 11 of the lower electrode 12 is formed to substantially coincide with the end of the sacrificial layer 38.

図5(b)に示すように、犠牲層38を除去することで、基板10と下部電極12との間にドーム状の膨らみを有する空隙30が形成される。空隙30の周縁31と基板10とは箇所40で接触する。また、箇所40には下部電極12と圧電膜14も接触している。このため、箇所40に応力が集中しやすくなる。例えば、ドーム状の空隙30を形成するために積層膜20を圧縮応力にすると、箇所40に応力が集中する。また、温度が変化すると熱膨張係数の差に起因する応力が箇所40に集中する。圧電膜14は、スパッタリング法、真空蒸着法、またはCVD法により形成されるため脆い。例えば、基板10上にスパッタリング法を用い窒化アルミニウム膜を形成すると、窒化アルミニウム膜は基板10の表面に垂直方向に伸びる柱状の結晶構造を有する。このため、窒化アルミニウム膜は劈開しやすく割れやすい。したがって、下部電極12の端面11近傍を起点とするクラック42が圧電膜14内に発生することがある。なお、基板10は積層膜20を支持するために強固な材料で形成されるためクラックが発生しにくい。下部電極12は金属膜であるため延性および展性が大きいためクラックが発生しにくい。 As shown in FIG. 5B, by removing the sacrificial layer 38, a gap 30 having a dome-shaped bulge is formed between the substrate 10 and the lower electrode 12. The peripheral edge 31 of the gap 30 and the substrate 10 come into contact at a location 40 . Furthermore, the lower electrode 12 and the piezoelectric film 14 are also in contact with the location 40 . For this reason, stress tends to concentrate at the location 40. For example, when the laminated film 20 is subjected to compressive stress in order to form the dome-shaped void 30, the stress is concentrated at the location 40. Furthermore, when the temperature changes, stress due to the difference in thermal expansion coefficients is concentrated at the location 40. The piezoelectric film 14 is fragile because it is formed by a sputtering method, a vacuum evaporation method, or a CVD method. For example, when an aluminum nitride film is formed on the substrate 10 using a sputtering method, the aluminum nitride film has a columnar crystal structure extending perpendicularly to the surface of the substrate 10. Therefore, the aluminum nitride film is easily cleaved and cracked. Therefore, cracks 42 starting from the vicinity of the end surface 11 of the lower electrode 12 may occur in the piezoelectric film 14 . Note that since the substrate 10 is made of a strong material to support the laminated film 20, cracks are less likely to occur. Since the lower electrode 12 is a metal film, it has high ductility and malleability, so cracks are less likely to occur.

下部電極12の端面11近傍を起点として圧電膜14にクラック42が発生すると、下部電極12と上部電極16との間でESD(Electro-Static Discharge)破壊が起こり、特性不良等の原因となってしまう。 When a crack 42 occurs in the piezoelectric film 14 starting from the vicinity of the end surface 11 of the lower electrode 12, ESD (Electro-Static Discharge) destruction occurs between the lower electrode 12 and the upper electrode 16, resulting in poor characteristics. Put it away.

[実施例1の効果]
図6は、実施例1に係る圧電薄膜共振器100の効果を説明するための断面図である。図6に示すように、実施例1では、下部電極12の端面11は空隙30の周縁31から離れて空隙30上に位置している。絶縁膜18の端面17が、下部電極12の端面11よりも空隙30の周縁31の近くに位置している。これにより、クラック42は、絶縁膜18の端面17近傍を起点として圧電膜14内に発生しやすくなる。したがって、クラック42は絶縁膜18と上部電極16の間に形成される。よって、下部電極12と上部電極16との間でESD破壊が起こることが抑制される。
[Effects of Example 1]
FIG. 6 is a cross-sectional view for explaining the effect of the piezoelectric thin film resonator 100 according to the first embodiment. As shown in FIG. 6, in Example 1, the end surface 11 of the lower electrode 12 is located above the gap 30, away from the periphery 31 of the gap 30. As shown in FIG. The end surface 17 of the insulating film 18 is located closer to the periphery 31 of the gap 30 than the end surface 11 of the lower electrode 12 . As a result, cracks 42 tend to occur in the piezoelectric film 14 starting from the vicinity of the end surface 17 of the insulating film 18 . Therefore, a crack 42 is formed between the insulating film 18 and the upper electrode 16. Therefore, ESD damage between the lower electrode 12 and the upper electrode 16 is suppressed.

[変形例]
図7は、実施例1の変形例1に係る圧電薄膜共振器110の断面図である。図7に示すように、実施例1の変形例1では、基板10の上面に窪みが形成されている。絶縁膜18は、基板10上に平坦に形成されている。これにより、基板10の上面に形成された窪みにより空隙30が形成されている。その他の構成は、実施例1と同じであるため説明を省略する。
[Modified example]
FIG. 7 is a cross-sectional view of a piezoelectric thin film resonator 110 according to a first modification of the first embodiment. As shown in FIG. 7, in the first modification of the first embodiment, a depression is formed on the upper surface of the substrate 10. As shown in FIG. The insulating film 18 is formed flat on the substrate 10. As a result, a cavity 30 is formed by the depression formed on the upper surface of the substrate 10. The other configurations are the same as those in the first embodiment, so their explanation will be omitted.

図8(a)は、実施例1の変形例2に係る圧電薄膜共振器120の共振領域50と引出領域52の境界近傍の断面図、図8(b)は、図8(a)の絶縁膜18aの端面17近傍を拡大した断面図である。図8(a)および図8(b)に示すように、実施例1の変形例2では、絶縁膜18aの端面17は、空隙30の周縁31から離れ、下部電極12の端面11よりも空隙30の周縁31の近くで空隙30上に位置している。空隙30の周縁31と絶縁膜18aの端面17との間の距離X1は、例えば0.1μm以上2μm以下である。絶縁膜18aの端面17と下部電極12の端面11との間の距離X2は、例えば1μm以上5μm以下である。距離X2は、例えば下部電極12および絶縁膜18の厚さよりも大きく、例えば下部電極12および絶縁膜18のうち厚い方の厚さの2倍以上でもよいし、5倍以上でもよいし、10倍以上でもよい。距離X1は、距離X2よりも短く、例えば距離X2の1/2以下でもよいし、1/3以下でもよい。距離X1は、下部電極12および絶縁膜18のうち厚い方の厚さより小さくてもよいし、その厚さの1/2以下の場合でもよい、1/3以下の場合でもよい。その他の構成は、実施例1と同じであるため説明を省略する。 8(a) is a cross-sectional view of the piezoelectric thin film resonator 120 according to the second modification of the first embodiment near the boundary between the resonance region 50 and the extraction region 52, and FIG. 8(b) is the insulating FIG. 3 is an enlarged cross-sectional view of the vicinity of the end surface 17 of the membrane 18a. As shown in FIGS. 8(a) and 8(b), in the second modification of the first embodiment, the end surface 17 of the insulating film 18a is further away from the periphery 31 of the void 30, and the end surface 17 of the insulating film 18a is further away from the edge 31 of the void 30 than the end surface 11 of the lower electrode 12. It is located above the air gap 30 near the periphery 31 of 30 . The distance X1 between the peripheral edge 31 of the void 30 and the end surface 17 of the insulating film 18a is, for example, 0.1 μm or more and 2 μm or less. The distance X2 between the end surface 17 of the insulating film 18a and the end surface 11 of the lower electrode 12 is, for example, 1 μm or more and 5 μm or less. The distance X2 is, for example, larger than the thickness of the lower electrode 12 and the insulating film 18, and may be, for example, twice or more, five times or more, or ten times the thickness of the thicker one of the lower electrode 12 and the insulating film 18. The above is fine. The distance X1 may be shorter than the distance X2, for example, 1/2 or less of the distance X2, or 1/3 or less of the distance X2. The distance X1 may be smaller than the thickness of the thicker one of the lower electrode 12 and the insulating film 18, or may be less than or equal to 1/2 of the thickness, or may be less than or equal to 1/3 of the thickness. The other configurations are the same as those in the first embodiment, so their explanation will be omitted.

実施例1の変形例1および変形例2においても、実施例1の図6と同様に、クラック42は絶縁膜18、18aの端面17近傍を起点として圧電膜14内に発生しやすくなる。したがって、クラック42は絶縁膜18、18aと上部電極16の間に形成されるため、下部電極12と上部電極16との間でESD破壊が起こることが抑制される。 In Modification 1 and Modification 2 of Embodiment 1, cracks 42 tend to occur in the piezoelectric film 14 starting near the end surfaces 17 of the insulating films 18 and 18a, similarly to FIG. 6 of Embodiment 1. Therefore, since the crack 42 is formed between the insulating films 18, 18a and the upper electrode 16, ESD breakdown between the lower electrode 12 and the upper electrode 16 is suppressed.

実施例1およびその変形例によれば、下部電極12は、引出領域52側における端面11(第1端面)が空隙30の周縁31から離れて空隙30上に位置している。絶縁膜18、18aは、引出領域52において上部電極16が共振領域50から引き出された側における端面17(第2端面)の下端19が空隙30の周縁31に接しまたは端面17が下部電極12の端面11より空隙30の周縁31の近くで空隙30上に位置している。絶縁膜18、18aの端面17は圧電膜14に覆われて圧電膜14に接している。これにより、圧電膜14に発生するクラック42は、絶縁膜18、18aの端面17近傍を起点にして発生しやすくなる。よって、クラック42は、絶縁膜18、18aと上部電極16の間に形成されるようになり、下部電極12と上部電極16との間でESD破壊が起こることを抑制できる。 According to the first embodiment and its modifications, the end surface 11 (first end surface) of the lower electrode 12 on the extraction region 52 side is located on the void 30 away from the periphery 31 of the void 30 . The insulating films 18 and 18a are such that the lower end 19 of the end surface 17 (second end surface) on the side where the upper electrode 16 is drawn out from the resonance region 50 in the extraction region 52 is in contact with the periphery 31 of the gap 30 or the end surface 17 is in contact with the periphery 31 of the lower electrode 12. It is located above the gap 30 closer to the periphery 31 of the gap 30 than the end face 11 . End surfaces 17 of the insulating films 18 and 18a are covered with and in contact with the piezoelectric film 14. As a result, cracks 42 that occur in the piezoelectric film 14 tend to occur starting near the end surfaces 17 of the insulating films 18 and 18a. Therefore, the crack 42 is formed between the insulating films 18 and 18a and the upper electrode 16, and it is possible to suppress ESD breakdown between the lower electrode 12 and the upper electrode 16.

また、実施例1およびその変形例によれば、図2(b)のように、下部電極12の端面11と空隙30側の面25とがなす角度θ1は、絶縁膜18、18aの端面17と空隙30側の面27とがなす角度θ2より小さい。このように、下部電極12の端面11がテーパ状に傾斜していることで、圧電膜14内に下部電極12の端面11近傍を起点したクラックが発生しにくくなる。よって、下部電極12と上部電極16との間でESD破壊が起こることを抑制できる。 Further, according to the first embodiment and its modifications, as shown in FIG. 2B, the angle θ1 between the end surface 11 of the lower electrode 12 and the surface 25 on the gap 30 side is It is smaller than the angle θ2 between the surface 27 and the surface 27 on the void 30 side. Since the end surface 11 of the lower electrode 12 is tapered and inclined in this way, cracks starting from the vicinity of the end surface 11 of the lower electrode 12 are less likely to occur in the piezoelectric film 14. Therefore, ESD damage between the lower electrode 12 and the upper electrode 16 can be suppressed.

また、実施例1およびその変形例によれば、空隙30はドーム状の形状を有する。この場合、積層膜20は圧縮応力となり、図6における箇所40に応力が集中しやすくなり、箇所40近傍から圧電膜14内にクラック42が発生しやすくなる。よって、下部電極12の端面11を空隙30の周縁31から離し、絶縁膜18、18aの端面17を下部電極12の端面11より空隙30の周縁31の近くに設けることが好ましい。 Further, according to the first embodiment and its modifications, the void 30 has a dome-like shape. In this case, the laminated film 20 becomes under compressive stress, stress tends to concentrate at a location 40 in FIG. 6, and cracks 42 tend to occur in the piezoelectric film 14 from the vicinity of the location 40. Therefore, it is preferable to separate the end surface 11 of the lower electrode 12 from the periphery 31 of the gap 30 and to provide the end surfaces 17 of the insulating films 18 and 18a closer to the periphery 31 of the gap 30 than the end surface 11 of the lower electrode 12.

また、実施例1およびその変形例によれば、絶縁膜18、18aの厚さは、下部電極12の厚さの1/2以上である。これにより、圧電膜14に発生するクラック42は、絶縁膜18、18aの端面17近傍を起点に発生しやすくなり、下部電極12の端面11近傍を起点としては発生しにくくなる。よって、下部電極12と上部電極16との間でESD破壊が起こることを抑制できる。クラック42を絶縁膜18、18aの端面17近傍を起点として発生させる点から、絶縁膜18、18aの厚さは、下部電極12の厚さの2/3以上が好ましく、3/4以上がより好ましく、4/5以上が更に好ましい。絶縁膜18、18aが厚すぎると、圧電薄膜共振器100の大型化や、特性の劣化が懸念されるため、絶縁膜18、18aの厚さは、下部電極12の厚さの2倍以下が好ましく、1.5倍以下がより好ましく、1倍以下が更に好ましい。 Further, according to the first embodiment and its modifications, the thickness of the insulating films 18 and 18a is 1/2 or more of the thickness of the lower electrode 12. As a result, cracks 42 that occur in the piezoelectric film 14 tend to occur near the end surfaces 17 of the insulating films 18 and 18a, and are less likely to occur near the end surfaces 11 of the lower electrode 12. Therefore, ESD damage between the lower electrode 12 and the upper electrode 16 can be suppressed. The thickness of the insulating films 18, 18a is preferably 2/3 or more of the thickness of the lower electrode 12, and more preferably 3/4 or more of the thickness of the lower electrode 12, in order to cause the cracks 42 to occur near the end surfaces 17 of the insulating films 18, 18a. Preferably, 4/5 or more is more preferable. If the insulating films 18 and 18a are too thick, there is a concern that the piezoelectric thin film resonator 100 will become larger and its characteristics will deteriorate. It is preferably 1.5 times or less, more preferably 1 time or less, and even more preferably 1 time or less.

また、実施例1およびその変形例によれば、絶縁膜18、18aは、圧電膜14よりもヤング率の大きい材料で形成されている。これにより、圧電膜14に発生するクラック42は、絶縁膜18、18aの端面17近傍を起点に発生しやすくなる。 Further, according to the first embodiment and its modifications, the insulating films 18 and 18a are formed of a material having a larger Young's modulus than the piezoelectric film 14. As a result, cracks 42 that occur in the piezoelectric film 14 tend to occur starting from the vicinity of the end surfaces 17 of the insulating films 18 and 18a.

図9(a)は、実施例2に係る圧電薄膜共振器200の平面図、図9(b)は、実施例2における共振領域50と引出領域52の境界近傍の断面図である。図9(a)では、図1(a)と同様に、絶縁膜18bの輪郭を太線で示すとともに、絶縁膜18bが設けられた領域にハッチングを付している。また、空隙30の輪郭を破線で示している。図9(a)および図9(b)に示すように、実施例2の圧電薄膜共振器200では、絶縁膜18bは、空隙30の周縁31と下部電極12の端面11との間で空隙30上に設けられ、共振領域50には設けられていない。したがって、絶縁膜18bの下部電極12側の端面23は、下部電極12の端面11より空隙30の周縁31の近くに位置している。例えば、絶縁膜18aの端面23は、少なくとも一部が下部電極12の端面11に接していて、例えば、半分以上または全てが下部電極12の端面11に接している。なお、絶縁膜18bの端面23と下部電極12の端面11との間に圧電膜14が設けられ、絶縁膜18bの端面23と下部電極12の端面11とが接していない場合でもよい。その他の構成は、実施例1と同じであるため説明を省略する。 9(a) is a plan view of the piezoelectric thin film resonator 200 according to the second embodiment, and FIG. 9(b) is a cross-sectional view near the boundary between the resonance region 50 and the extraction region 52 in the second embodiment. In FIG. 9A, similarly to FIG. 1A, the outline of the insulating film 18b is shown by a thick line, and the region where the insulating film 18b is provided is hatched. Moreover, the outline of the void 30 is shown by a broken line. As shown in FIGS. 9(a) and 9(b), in the piezoelectric thin film resonator 200 of Example 2, the insulating film 18b extends between the periphery 31 of the void 30 and the end surface 11 of the lower electrode 12. It is not provided in the resonant region 50. Therefore, the end surface 23 of the insulating film 18b on the lower electrode 12 side is located closer to the peripheral edge 31 of the gap 30 than the end surface 11 of the lower electrode 12. For example, at least a portion of the end surface 23 of the insulating film 18 a is in contact with the end surface 11 of the lower electrode 12 , for example, more than half or all of the end surface 23 is in contact with the end surface 11 of the lower electrode 12 . Note that the piezoelectric film 14 may be provided between the end surface 23 of the insulating film 18b and the end surface 11 of the lower electrode 12, and the end surface 23 of the insulating film 18b and the end surface 11 of the lower electrode 12 may not be in contact with each other. The other configurations are the same as those in the first embodiment, so their explanation will be omitted.

実施例2においても、下部電極12の端面11は、空隙30の周縁31から離れて空隙30上に位置している。絶縁膜18bの端面17は、下部電極12の端面11より空隙30の周縁31の近くに位置し、下端19が空隙30の周縁31に接している。絶縁膜18bの端面17は圧電膜14に覆われて圧電膜14に接している。これにより、実施例1と同じく、圧電膜14に発生するクラック42は、絶縁膜18bの端面17近傍を起点にして発生しやすくなり、下部電極12と上部電極16との間でESD破壊が起こることを抑制できる。 In the second embodiment as well, the end surface 11 of the lower electrode 12 is located above the gap 30, away from the periphery 31 of the gap 30. The end surface 17 of the insulating film 18b is located closer to the periphery 31 of the gap 30 than the end surface 11 of the lower electrode 12, and the lower end 19 is in contact with the periphery 31 of the gap 30. The end surface 17 of the insulating film 18b is covered with the piezoelectric film 14 and is in contact with the piezoelectric film 14. As a result, as in Example 1, cracks 42 occurring in the piezoelectric film 14 tend to occur starting from the vicinity of the end surface 17 of the insulating film 18b, and ESD breakdown occurs between the lower electrode 12 and the upper electrode 16. can be suppressed.

また、実施例2によれば、絶縁膜18bは、端面17とは反対側の端面23(第3端面)が下部電極12の端面11と空隙30の周縁31との間に位置するように、下部電極12の端面11と空隙30の周縁31との間に設けられている。したがって、絶縁膜18bは、共振領域50に設けられていない。これにより、圧電薄膜共振器200の特性の劣化を抑制できる。 Further, according to the second embodiment, the insulating film 18b is arranged such that the end surface 23 (third end surface) opposite to the end surface 17 is located between the end surface 11 of the lower electrode 12 and the periphery 31 of the gap 30. It is provided between the end surface 11 of the lower electrode 12 and the peripheral edge 31 of the gap 30 . Therefore, the insulating film 18b is not provided in the resonance region 50. Thereby, deterioration of the characteristics of the piezoelectric thin film resonator 200 can be suppressed.

また、実施例2によれば、絶縁膜18bの端面23は、下部電極12の端面11に接している。これにより、下部電極12の端面11近傍から圧電膜14内にクラックが発生することを抑制できる。 Further, according to the second embodiment, the end surface 23 of the insulating film 18b is in contact with the end surface 11 of the lower electrode 12. Thereby, it is possible to suppress the occurrence of cracks in the piezoelectric film 14 near the end surface 11 of the lower electrode 12.

図10(a)は、実施例3に係る圧電薄膜共振器300の平面図、図10(b)は、実施例3における共振領域50と引出領域52の境界近傍の断面図である。図10(a)では、図1(a)と同様に、絶縁膜18cの輪郭を太線で示すとともに、絶縁膜18cが設けられた領域にハッチングを付している。また、空隙30の輪郭を破線で示している。図10(a)および図10(b)に示すように、実施例3の圧電薄膜共振器300では、絶縁膜18cは、空隙30の周縁31と下部電極12の端面11との間から下部電極12上に延びて設けられている。すなわち、絶縁膜18cは下部電極12の端面11を上から覆っている。絶縁膜18cは、共振領域50の外周領域54に設けられているが、中央領域56には設けられていない。外周領域54は、共振領域50内の領域であって、共振領域50の外周を含み外周に沿った領域である。中央領域56は、共振領域50内の領域であって、共振領域50の中央を含む領域である。中央領域は幾何学的な中心でなくてもよい。下部電極12の端面11と絶縁膜18cの端面23との間の距離Xは例えば1μm以上5μm以下である。距離Xは、例えば下部電極12および絶縁膜18の厚さよりも大きく、例えば下部電極12および絶縁膜18のうち厚い方の厚さの2倍以上でもよいし、3倍以上でもよいし、5倍以上でもよい。その他の構成は実施例1と同じであるため説明を省略する。 10(a) is a plan view of a piezoelectric thin film resonator 300 according to the third embodiment, and FIG. 10(b) is a cross-sectional view near the boundary between the resonance region 50 and the extraction region 52 in the third embodiment. In FIG. 10A, as in FIG. 1A, the outline of the insulating film 18c is shown by a thick line, and the region where the insulating film 18c is provided is hatched. Moreover, the outline of the void 30 is shown by a broken line. As shown in FIGS. 10(a) and 10(b), in the piezoelectric thin film resonator 300 of Example 3, the insulating film 18c extends from between the periphery 31 of the gap 30 and the end surface 11 of the lower electrode 12 to the lower electrode 12. 12. That is, the insulating film 18c covers the end surface 11 of the lower electrode 12 from above. The insulating film 18c is provided in the outer peripheral region 54 of the resonance region 50, but not in the central region 56. The outer peripheral region 54 is a region within the resonant region 50, including the outer periphery of the resonant region 50 and along the outer periphery. The central region 56 is a region within the resonant region 50 and includes the center of the resonant region 50. The central region does not have to be the geometric center. The distance X between the end surface 11 of the lower electrode 12 and the end surface 23 of the insulating film 18c is, for example, 1 μm or more and 5 μm or less. For example, the distance The above is fine. The other configurations are the same as those in the first embodiment, so the explanation will be omitted.

実施例3においても、下部電極12の端面11は、空隙30の周縁31から離れて空隙30上に設けられている。絶縁膜18cの端面17は、下部電極12の端面11より空隙30の周縁31の近くに位置し、下端19が空隙30の周縁31に接している。絶縁膜18cの端面17は圧電膜14に覆われて圧電膜14に接している。これにより、実施例1と同じく、圧電膜14に発生するクラック42は、絶縁膜18cの端面17近傍を起点にして発生しやすくなり、下部電極12と上部電極16との間でESD破壊が起こることを抑制できる。 In the third embodiment as well, the end surface 11 of the lower electrode 12 is provided on the gap 30 apart from the periphery 31 of the gap 30. The end surface 17 of the insulating film 18c is located closer to the periphery 31 of the gap 30 than the end surface 11 of the lower electrode 12, and the lower end 19 is in contact with the periphery 31 of the gap 30. The end surface 17 of the insulating film 18c is covered with the piezoelectric film 14 and is in contact with the piezoelectric film 14. As a result, as in Example 1, cracks 42 occurring in the piezoelectric film 14 tend to occur starting from the vicinity of the end surface 17 of the insulating film 18c, and ESD breakdown occurs between the lower electrode 12 and the upper electrode 16. can be suppressed.

また、実施例3によれば、絶縁膜18cは、共振領域50の中央領域56には設けられていない。これにより、圧電薄膜共振器200の特性の劣化を抑制できる。 Further, according to the third embodiment, the insulating film 18c is not provided in the central region 56 of the resonance region 50. Thereby, deterioration of the characteristics of the piezoelectric thin film resonator 200 can be suppressed.

また、実施例3によれば、絶縁膜18cは、空隙30の周縁31と下部電極12の端面11との間から下部電極12の端面11を覆うように下部電極12上にかけて設けられている。これにより、下部電極12の端面11近傍から圧電膜14内にクラックが発生することが抑制される。 Further, according to the third embodiment, the insulating film 18c is provided between the periphery 31 of the gap 30 and the end surface 11 of the lower electrode 12 and over the lower electrode 12 so as to cover the end surface 11 of the lower electrode 12. This suppresses the occurrence of cracks in the piezoelectric film 14 near the end surface 11 of the lower electrode 12.

図11は、実施例4に係るフィルタ400の回路図である。図11に示すように、フィルタ400は、入力端子Tinと出力端子Toutとの間に、1または複数の直列共振器S1からS3が直列に接続されている。入力端子Tinと出力端子Toutとの間に、1または複数の並列共振器P1、P2が並列に接続されている。並列共振器P1、P2は、入力端子Tinと出力端子Toutとの間の経路とグランド端子との間に接続されている。1または複数の直列共振器S1からS3、および、1または複数の並列共振器P1、P2の少なくとも1つの共振器に実施例1から実施例3に係る圧電薄膜共振器を用いることができる。ラダー型フィルタの共振器の個数は適宜設定できる。 FIG. 11 is a circuit diagram of a filter 400 according to the fourth embodiment. As shown in FIG. 11, the filter 400 includes one or more series resonators S1 to S3 connected in series between an input terminal Tin and an output terminal Tout. One or more parallel resonators P1 and P2 are connected in parallel between the input terminal Tin and the output terminal Tout. The parallel resonators P1 and P2 are connected between the path between the input terminal Tin and the output terminal Tout and the ground terminal. The piezoelectric thin film resonator according to Examples 1 to 3 can be used for at least one of one or more series resonators S1 to S3 and one or more parallel resonators P1 and P2. The number of resonators in the ladder filter can be set as appropriate.

図12は、実施例5に係るデュプレクサ500のブロック図である。図12に示すように、デュプレクサ500は、共通端子Antと送信端子Txとの間に送信フィルタ60が接続されている。共通端子Antと受信端子Rxとの間に受信フィルタ62が接続されている。送信フィルタ60は、送信端子Txから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Antに通過させ、他の周波数の信号を抑圧する。受信フィルタ62は、共通端子Antから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Rxに通過させ、他の周波数の信号を抑圧する。送信フィルタ60および受信フィルタ62の少なくとも一方を、実施例4のフィルタとすることができる。マルチプレクサとしてデュプレクサを例に説明したが、トリプレクサ又はクワッドプレクサでもよい。 FIG. 12 is a block diagram of a duplexer 500 according to the fifth embodiment. As shown in FIG. 12, in the duplexer 500, a transmission filter 60 is connected between the common terminal Ant and the transmission terminal Tx. A reception filter 62 is connected between the common terminal Ant and the reception terminal Rx. The transmission filter 60 passes a signal in the transmission band among the high-frequency signals inputted from the transmission terminal Tx to the common terminal Ant as a transmission signal, and suppresses signals of other frequencies. The reception filter 62 passes a signal in the reception band among the high-frequency signals inputted from the common terminal Ant to the reception terminal Rx as a reception signal, and suppresses signals at other frequencies. At least one of the transmission filter 60 and the reception filter 62 can be the filter of the fourth embodiment. Although a duplexer has been described as an example of a multiplexer, a triplexer or a quadplexer may also be used.

以上、本願発明の実施形態について詳述したが、本願発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本願発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention as described in the claims. Changes are possible.

10 基板
11 下部電極の端面
12 下部電極
14 圧電膜
16 上部電極
17 絶縁膜の端面
18、18a、18b、18c 絶縁膜
19 絶縁膜の端面の下端
20 積層膜
23 絶縁膜の端面
24 カバー膜
25 下部電極の空隙側の面
26 金属配線
27 絶縁膜の空隙側の面
28 挿入膜
30 空隙
31 空隙の周縁
38 犠牲層
40 箇所
42 クラック
50 共振領域
52 引出領域
54 外周領域
56 中央領域
60 送信フィルタ
62 受信フィルタ
100、110、120、200、300 圧電薄膜共振器
400 フィルタ
500 デュプレクサ
S1、S2、S3 直列共振器
P1、P2 並列共振器
10 Substrate 11 End face of lower electrode 12 Lower electrode 14 Piezoelectric film 16 Upper electrode 17 End face of insulating film 18, 18a, 18b, 18c Insulating film 19 Lower end of end face of insulating film 20 Laminated film 23 End face of insulating film 24 Cover film 25 Lower part Gap side surface of the electrode 26 Metal wiring 27 Gap side surface of the insulating film 28 Insert film 30 Gap 31 Periphery of the gap 38 Sacrificial layer 40 locations 42 Cracks 50 Resonance region 52 Leading region 54 Outer region 56 Central region 60 Transmission filter 62 Reception Filter 100, 110, 120, 200, 300 Piezoelectric thin film resonator 400 Filter 500 Duplexer S1, S2, S3 Series resonator P1, P2 Parallel resonator

Claims (10)

基板と、
前記基板上に設けられた圧電膜と、
前記圧電膜上に設けられた上部電極と、
前記基板と前記圧電膜との間に設けられ、前記基板との間に形成された空隙上において前記圧電膜を挟んで前記上部電極と重なる共振領域を形成し、前記上部電極が前記共振領域から引き出された引出領域側における第1端面が前記空隙の周縁から離れて前記空隙上に位置する下部電極と、
前記空隙と前記圧電膜との間に設けられ、前記引出領域において前記上部電極が前記共振領域から引き出された側における第2端面の下端が前記空隙の周縁に接しまたは前記第2端面が前記下部電極の前記第1端面より前記空隙の周縁の近くで前記空隙上に位置し、前記圧電膜が前記第2端面を覆うように接する絶縁膜と、を備える圧電薄膜共振器。
A substrate and
a piezoelectric film provided on the substrate;
an upper electrode provided on the piezoelectric film;
A resonant region is provided between the substrate and the piezoelectric film, and overlaps with the upper electrode across the piezoelectric film over a gap formed between the substrate, and the upper electrode is separated from the resonant region. a lower electrode whose first end face on the pulled-out region side is located on the void apart from the periphery of the void;
The lower end of the second end surface is provided between the gap and the piezoelectric film, and the lower end of the second end surface on the side where the upper electrode is drawn out from the resonance area in the extraction region is in contact with the periphery of the gap, or the second end surface is in contact with the periphery of the gap. A piezoelectric thin film resonator comprising: an insulating film located on the gap closer to the periphery of the gap than the first end face of the electrode, and in contact with the piezoelectric film so as to cover the second end face.
前記下部電極の前記第1端面と前記下部電極の前記空隙側の面とがなす角度は、前記絶縁膜の前記第2端面と前記絶縁膜の前記空隙側の面とがなす角度より小さい、請求項1に記載の圧電薄膜共振器。 An angle between the first end surface of the lower electrode and a surface of the lower electrode on the void side is smaller than an angle between the second end surface of the insulating film and the surface of the insulating film on the void side. The piezoelectric thin film resonator according to item 1. 前記絶縁膜は、前記共振領域の中央領域には設けられていない、請求項1または2に記載の圧電薄膜共振器。 3. The piezoelectric thin film resonator according to claim 1, wherein the insulating film is not provided in a central region of the resonant region. 前記絶縁膜は、前記第2端面とは反対側の第3端面が前記下部電極の前記第1端面と前記空隙の周縁との間に位置するように、前記下部電極の前記第1端面と前記空隙の周縁との間に設けられている、請求項1から3のいずれか一項に記載の圧電薄膜共振器。 The insulating film is arranged between the first end surface of the lower electrode and the periphery of the gap such that a third end surface opposite to the second end surface is located between the first end surface of the lower electrode and the periphery of the gap. The piezoelectric thin film resonator according to any one of claims 1 to 3, wherein the piezoelectric thin film resonator is provided between the piezoelectric thin film resonator and the peripheral edge of the gap. 前記絶縁膜の前記第3端面は、前記下部電極の前記第1端面に接している、請求項4に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to claim 4, wherein the third end surface of the insulating film is in contact with the first end surface of the lower electrode. 前記空隙はドーム状の形状を有する、請求項1から5のいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 1 to 5, wherein the void has a dome-like shape. 前記絶縁膜の厚さは、前記下部電極の厚さの1/2以上である、請求項1から6のいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 1 to 6, wherein the thickness of the insulating film is 1/2 or more of the thickness of the lower electrode. 前記絶縁膜は、前記圧電膜よりヤング率の大きい材料で形成されている、請求項1から7のいずれか一項に記載の圧電薄膜共振器。 The piezoelectric thin film resonator according to any one of claims 1 to 7, wherein the insulating film is formed of a material having a larger Young's modulus than the piezoelectric film. 請求項1から8のいずれか一項に記載の圧電薄膜共振器を含むフィルタ。 A filter comprising the piezoelectric thin film resonator according to any one of claims 1 to 8. 請求項9に記載のフィルタを含むマルチプレクサ。 A multiplexer comprising a filter according to claim 9.
JP2022039263A 2022-03-14 2022-03-14 Piezoelectric thin film resonator, filter, and multiplexer Pending JP2023133978A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022039263A JP2023133978A (en) 2022-03-14 2022-03-14 Piezoelectric thin film resonator, filter, and multiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022039263A JP2023133978A (en) 2022-03-14 2022-03-14 Piezoelectric thin film resonator, filter, and multiplexer

Publications (1)

Publication Number Publication Date
JP2023133978A true JP2023133978A (en) 2023-09-27

Family

ID=88143371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022039263A Pending JP2023133978A (en) 2022-03-14 2022-03-14 Piezoelectric thin film resonator, filter, and multiplexer

Country Status (1)

Country Link
JP (1) JP2023133978A (en)

Similar Documents

Publication Publication Date Title
US10615776B2 (en) Piezoelectric thin film resonator, filter, and multiplexer
US11228299B2 (en) Piezoelectric thin film resonator with insertion film, filter, and multiplexer
US10790799B2 (en) Piezoelectric thin film resonator, filter, and multiplexer
JP6325799B2 (en) Piezoelectric thin film resonator, filter and duplexer
JP6510987B2 (en) Piezoelectric thin film resonator, filter and duplexer
JP6556099B2 (en) Piezoelectric thin film resonator, filter and multiplexer
US10910547B2 (en) Piezoelectric thin film resonator, filter, and multiplexer
US10666226B2 (en) Ladder-type filter, piezoelectric thin film resonator, and method of fabricating the same
US10250218B2 (en) Piezoelectric thin film resonator and filter
JP2016225746A (en) Piezoelectric thin film resonator and manufacturing method thereof
US10205432B2 (en) Piezoelectric thin film resonator, filter, and duplexer
JP6556173B2 (en) Piezoelectric thin film resonator, filter and multiplexer
JP7068011B2 (en) Piezoelectric thin film resonators, filters and multiplexers
US10680576B2 (en) Piezoelectric thin film resonator, filter, and duplexer
JP2021027397A (en) Piezoelectric thin film resonator, filter, and multiplexer
JP6757594B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP7068047B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP2023133978A (en) Piezoelectric thin film resonator, filter, and multiplexer
JP7075232B2 (en) Piezoelectric thin film resonators, filters and duplexers
JP6831256B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP7190313B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP2018117194A (en) Piezoelectric thin film resonator and manufacturing method thereof, filter, and multiplexer
JP6909059B2 (en) Piezoelectric thin film resonators, filters and multiplexers
JP2022140991A (en) Acoustic wave devices, filter and multiplexer
JP2021150922A (en) Piezoelectric thin film resonator, filter and multiplexer