JP2023117041A - Method for manufacturing semiconductor element - Google Patents

Method for manufacturing semiconductor element Download PDF

Info

Publication number
JP2023117041A
JP2023117041A JP2022019512A JP2022019512A JP2023117041A JP 2023117041 A JP2023117041 A JP 2023117041A JP 2022019512 A JP2022019512 A JP 2022019512A JP 2022019512 A JP2022019512 A JP 2022019512A JP 2023117041 A JP2023117041 A JP 2023117041A
Authority
JP
Japan
Prior art keywords
photoresist
layer
nio
semiconductor layer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022019512A
Other languages
Japanese (ja)
Inventor
幹尚 加渡
Mikihisa Kawatari
克典 旦野
Katsunori Tanno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2022019512A priority Critical patent/JP2023117041A/en
Publication of JP2023117041A publication Critical patent/JP2023117041A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

To provide a method for manufacturing a semiconductor element, which can suppress electrode detachment when forming electrodes using photoresist.SOLUTION: A method for manufacturing a semiconductor element of the present disclosure includes depositing a Ni electrode layer on a p-type semiconductor layer of NiO using a photoresist, performing a heat treatment at a temperature of 150°C to 200°C after depositing the Ni electrode layer, and lifting off the photoresist after the heat treatment. The p-type semiconductor layer may be formed, for example, on an Al2O3 semiconductor layer.SELECTED DRAWING: Figure 3

Description

本開示は、半導体素子の製造方法に関する。 The present disclosure relates to methods for manufacturing semiconductor devices.

特許文献1は、n型Ga系単結晶からなるn型半導体層と、非晶質部分の体積が結晶質部分の体積よりも多いp型半導体からなるp型半導体層と、を備え、前記n型半導体層と前記p型半導体層とがpn接合を形成する、ダイオードを開示している。 Patent document 1 includes an n-type semiconductor layer made of an n-type Ga 2 O 3 -based single crystal, and a p-type semiconductor layer made of a p-type semiconductor in which the volume of the amorphous portion is larger than the volume of the crystalline portion. , a diode wherein said n-type semiconductor layer and said p-type semiconductor layer form a pn junction.

特開2019-36593号公報JP 2019-36593 A

概して、フォトレジストを用いてNiOのp型半導体層上に電極を形成する場合、半NiOのp型半導体層上から電極が剥離しやすいという問題がある。 In general, when a photoresist is used to form an electrode on a NiO p-type semiconductor layer, there is a problem that the electrode tends to peel off from the semi-NiO p-type semiconductor layer.

本開示は、フォトレジストを用いて電極を形成する際における、電極の剥離を抑制することができる、半導体素子の製造方法を提供することを目的とする。 An object of the present disclosure is to provide a method for manufacturing a semiconductor device that can suppress peeling of electrodes when electrodes are formed using a photoresist.

本開示者は、以下の手段により上記課題を達成することができることを見出した:
NiOのp型半導体層上に、フォトレジストを用いてNi電極層を成膜すること、
前記Ni電極層の成膜後に、150℃~200℃の温度で熱処理を行うこと、及び
前記熱処理後に、前記フォトレジストをリフトオフすること、
を含む、半導体素子の製造方法。
The present discloser has found that the above objects can be achieved by the following means:
forming a Ni electrode layer using a photoresist on the NiO p-type semiconductor layer;
performing a heat treatment at a temperature of 150° C. to 200° C. after forming the Ni electrode layer; and lifting off the photoresist after the heat treatment;
A method of manufacturing a semiconductor device, comprising:

本開示によれば、フォトレジストを用いて電極を形成する際における、電極の剥離を抑制することができる、半導体素子の製造方法を提供することができる。 Advantageous Effects of Invention According to the present disclosure, it is possible to provide a method for manufacturing a semiconductor device that can suppress peeling of an electrode when forming the electrode using a photoresist.

図1Aは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1A is a schematic diagram showing one step of a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図1Bは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1B is a schematic diagram showing one step of the method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図1Cは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1C is a schematic diagram showing one step of the method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図1Dは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1D is a schematic diagram showing one step of the method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図1Eは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1E is a schematic diagram showing one step of the method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図1Fは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1F is a schematic diagram showing one step of the method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図1Gは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1G is a schematic diagram showing one step of the method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図1Hは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。FIG. 1H is a schematic diagram showing one step of the method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. 図2Aは、実施例1の方法により製造された半導体素子の電極の状態を示す写真である。2A is a photograph showing the state of the electrodes of the semiconductor device manufactured by the method of Example 1. FIG. 図2Bは、比較例1の方法により製造された半導体素子の電極の状態を示す写真である。2B is a photograph showing the state of the electrodes of the semiconductor device manufactured by the method of Comparative Example 1. FIG. 図3は、各例の方法により製造された半導体素子の電極の残存率を示すグラフである。FIG. 3 is a graph showing the residual rate of electrodes in semiconductor devices manufactured by the methods of the respective examples.

以下、本開示の実施の形態について詳述する。なお、本開示は、以下の実施の形態に限定されるのではなく、開示の本旨の範囲内で種々変形して実施できる。 Hereinafter, embodiments of the present disclosure will be described in detail. It should be noted that the present disclosure is not limited to the following embodiments, and various modifications can be made within the scope of the gist of the disclosure.

本開示の製造方法は、NiOのp型半導体層上に、フォトレジストを用いてNi電極層を成膜すること、Ni電極層の成膜後に、150℃~200℃の温度で熱処理を行うこと、及び熱処理後に、フォトレジストをリフトオフすること、
を含む、半導体素子の製造方法である。
The manufacturing method of the present disclosure includes forming a Ni electrode layer using a photoresist on a NiO p-type semiconductor layer, and performing a heat treatment at a temperature of 150° C. to 200° C. after forming the Ni electrode layer. and, after thermal treatment, lifting off the photoresist;
A method of manufacturing a semiconductor device, comprising:

半導体素子、例えば酸化ガリウムや酸化アルミニウムを用いたパワーデバイス等において、p型半導体層としてNiOのp型半導体層が採用され得る。NiOのp型半導体層上に電極層、例えばオーミック電極層を形成するに当たり、NiOのp型半導体層上に、フォトレジストを用いてNi電極層を成膜することが考えられる。 In a semiconductor device such as a power device using gallium oxide or aluminum oxide, a p-type semiconductor layer of NiO can be employed as the p-type semiconductor layer. In forming an electrode layer such as an ohmic electrode layer on the NiO p-type semiconductor layer, it is conceivable to form a Ni electrode layer on the NiO p-type semiconductor layer using a photoresist.

この点に関して、Niは仕事関数が大きい金属である。このような金属は、as-depoの状態においてNiOのp型半導体層との密着性が不十分である。そのため、フォトレジストをリフトオフする際に、電極層が周辺の金属部分と一緒に剥離してしまう場合がある。 In this regard, Ni is a metal with a high work function. Such a metal has insufficient adhesion to the NiO p-type semiconductor layer in the as-depo state. Therefore, when the photoresist is lifted off, the electrode layer may be peeled off together with the surrounding metal portions.

したがって、フォトレジストを用いてNi電極層を成膜する際に、NiOのp型半導体層からNi電極層が剥離しやすいという問題があった。 Therefore, when the Ni electrode layer is formed using a photoresist, there is a problem that the Ni electrode layer is easily separated from the NiO p-type semiconductor layer.

これに対して、本開示の製造方法では、フォトレジストを用いてNi電極層を成膜した後、フォトレジストをリフトオフする前に150℃~200℃の温度で熱処理を行うことを含んでいる。 In contrast, the manufacturing method of the present disclosure includes heat treatment at a temperature of 150° C. to 200° C. after forming the Ni electrode layer using photoresist and before lifting off the photoresist.

原理は明らかではないが、150℃以上の温度で熱処理を行うことで、例えばNiOのp型半導体層中のO原子がNi電極中のNiと化学結合を生じ、それによってNiOのp型半導体層とNi電極層との間での結合力が強められると考えられる。なお、加熱温度が200℃を超えると、フォトレジストが変質し、その後の有機溶剤によるリフトオフが困難になると考えられる。 Although the principle is not clear, by performing heat treatment at a temperature of 150 ° C. or higher, for example, O atoms in the NiO p-type semiconductor layer form chemical bonds with Ni in the Ni electrode, thereby forming a NiO p-type semiconductor layer. It is considered that the bonding force between the Ni electrode layer and the Ni electrode layer is strengthened. Note that if the heating temperature exceeds 200° C., the photoresist is degraded, and the subsequent lift-off using an organic solvent is considered to be difficult.

なお、本開示の製造方法は、Ni電極層を成膜する前に、基材を提供すること、及び基材上にNiOのp型半導体層を形成することを含んでいることができる。基材は特に限定されないが、例えば酸化ガリウム基材を挙げることができる。より具体的には、基材としては、任意の手法で作製したGa単結晶基板又は市販のGa単結晶基板を用いることができる。Ga単結晶基板は、β-Ga単結晶が特に好ましい。また、基材は、アルミナ基材、すなわちAl基材であってよい。 It should be noted that the manufacturing method of the present disclosure can include providing a substrate and forming a p-type semiconductor layer of NiO on the substrate before depositing the Ni electrode layer. Although the substrate is not particularly limited, gallium oxide substrates can be mentioned, for example. More specifically, as the substrate, a Ga 2 O 3 single crystal substrate produced by any method or a commercially available Ga 2 O 3 single crystal substrate can be used. A β-Ga 2 O 3 single crystal is particularly preferable for the Ga 2 O 3 single crystal substrate. The substrate may also be an alumina substrate, ie an Al 2 O 3 substrate.

図1A~Hは、本開示の第1の実施形態に従う半導体素子の製造方法の一工程を示す模式図である。なお、図1A及びBは、本開示の製造方法において必須ではない。また、図1A~Hは、本開示の製造方法を限定するものでもない。 1A-H are schematic diagrams showing one step of a method for manufacturing a semiconductor device according to the first embodiment of the present disclosure. Note that FIGS. 1A and 1B are not essential in the manufacturing method of the present disclosure. Figures 1A-H are also not intended to limit the manufacturing methods of the present disclosure.

本開示の第1の実施形態に従う製造方法では、まず図1Aに示すように、基材としてのAl半導体層10が提供される。 In the manufacturing method according to the first embodiment of the present disclosure, first, as shown in FIG. 1A, an Al 2 O 3 semiconductor layer 10 is provided as a base material.

次いで、図1Bに示すように、Al半導体層10上にNiO半導体層20を形成する。NiO半導体層20の形成は、例えばNiOターゲットを用いたスパッタリングによって行うことができる。 Next, as shown in FIG. 1B, a NiO semiconductor layer 20 is formed on the Al 2 O 3 semiconductor layer 10 . The NiO semiconductor layer 20 can be formed, for example, by sputtering using a NiO target.

その後、図1Cに示すように、NiO半導体層20上にフォトレジスト層30を形成し、図1Dに示すように、フィルタ部材100を介して紫外線200をフォトレジスト層30上に照射し、フォトレジスト層30のうち露光された部分を現像液で溶解して、NiO半導体層20上にパターン35を形成する。 After that, as shown in FIG. 1C, a photoresist layer 30 is formed on the NiO semiconductor layer 20, and as shown in FIG. A pattern 35 is formed on the NiO semiconductor layer 20 by dissolving the exposed portion of the layer 30 with a developer.

次いで、フォトレジスト層30側からNi層40を成膜することで、パターン35の形状のNi電極層45を形成する。 Next, the Ni electrode layer 45 having the shape of the pattern 35 is formed by forming the Ni layer 40 from the photoresist layer 30 side.

その後、本開示の第1の実施形態に従う半導体素子の製造方法では、図1Gに示すように、ランプ炉300内で150℃~200℃の温度で熱処理を行う。 After that, in the method of manufacturing a semiconductor device according to the first embodiment of the present disclosure, heat treatment is performed at a temperature of 150° C. to 200° C. in a lamp furnace 300, as shown in FIG. 1G.

最後に、例えば有機溶剤への浸漬等によってフォトレジスト層30をNiO半導体層20上からリフトオフし、パターン35の形状のNi電極層45がその上に形成されているNiO半導体層20が得られる。 Finally, the photoresist layer 30 is lifted off from the NiO semiconductor layer 20 by, for example, immersion in an organic solvent to obtain the NiO semiconductor layer 20 on which the Ni electrode layer 45 having the shape of the pattern 35 is formed.

〈フォトレジストを用いたNi電極層の成膜〉
本開示の製造方法は、NiOのp型半導体層上に、フォトレジストを用いてNi電極層を成膜することを含んでいる。
<Deposition of Ni electrode layer using photoresist>
The manufacturing method of the present disclosure includes forming a Ni electrode layer on a NiO p-type semiconductor layer using a photoresist.

ここで、NiOのp型半導体層の厚さは、例えば50nm~200nmであってよい。NiOのp型半導体層の厚さは、50nm以上、60nm以上、70nm以上、又は80nm以上であってよく、200nm以下、180nm以下、150nm以下、又は120nm以下であってよい。 Here, the thickness of the NiO p-type semiconductor layer may be, for example, 50 nm to 200 nm. The thickness of the NiO p-type semiconductor layer may be 50 nm or more, 60 nm or more, 70 nm or more, or 80 nm or more, and may be 200 nm or less, 180 nm or less, 150 nm or less, or 120 nm or less.

フォトレジストを用いたNi電極層の成膜は、例えばNiOのp型半導体層上にフォトレジストの層を形成すること、フォトレジストの層の上からパターン形成用のフィルタを介して紫外線を照射すること、紫外線が照射された部分を現像液によって除去して、NiOのp型半導体層上にフォトレジスト層のパターンを形成すること、及びNiOのp型半導体層のフォトレジスト層側からNi電極層を成膜すること、を含んでいることができる。 The film formation of the Ni electrode layer using a photoresist is performed, for example, by forming a photoresist layer on a NiO p-type semiconductor layer, and irradiating ultraviolet rays from above the photoresist layer through a pattern forming filter. forming a photoresist layer pattern on the NiO p-type semiconductor layer by removing the portion irradiated with the ultraviolet rays with a developer; and forming a Ni electrode layer from the photoresist layer side of the NiO p-type semiconductor layer depositing a.

フォトレジストは、例えばレジスト液をNiOのp型半導体層上に付着させること、具体的には例えば塗布及び乾燥させることによって成膜してよい。 The photoresist may be deposited, for example, by depositing a resist solution on the NiO p-type semiconductor layer, specifically, for example, by coating and drying.

レジスト液としては、半導体素子のパターン電極を形成する際に用いるフォレジストの形成に使用される任意のレジスト液を採用し得る。レジスト液としては、例えばOFPR-800(東京応化工業株式会社製)を用いることができる。 As the resist liquid, any resist liquid used for forming a photoresist used when forming a pattern electrode of a semiconductor element can be adopted. OFPR-800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.), for example, can be used as the resist solution.

フォトレジストの厚さは、500nm~2000nmであってよい。フォトレジストの厚さは、500nm以上、800nm以上、1000nm以上、又は1200nm以上であってよく、2000nm以下、1800nm以下、1600nm以下、又は1400nm以下であってよい。 The thickness of the photoresist may be between 500 nm and 2000 nm. The thickness of the photoresist may be 500 nm or more, 800 nm or more, 1000 nm or more, or 1200 nm or more, and may be 2000 nm or less, 1800 nm or less, 1600 nm or less, or 1400 nm or less.

Ni電極層の成膜は、例えば金属Niをターゲットとして電子ビーム蒸着によって行ってよい。 The film formation of the Ni electrode layer may be performed, for example, by electron beam evaporation using metallic Ni as a target.

Ni電極層の膜厚は、10nm~100nmであってよい。Ni電極層の膜厚は、10nm以上、20nm以上、30nm以上、又は40nm以上であってよく、100nm以下、90nm以下、80nm以下、又は70nm以下であってよい。 The thickness of the Ni electrode layer may be 10 nm to 100 nm. The thickness of the Ni electrode layer may be 10 nm or more, 20 nm or more, 30 nm or more, or 40 nm or more, and may be 100 nm or less, 90 nm or less, 80 nm or less, or 70 nm or less.

〈熱処理〉
本開示の製造方法は、Ni電極層の成膜後に、150℃~200℃の温度で熱処理を行うことを含んでいる。
<Heat treatment>
The manufacturing method of the present disclosure includes heat treatment at a temperature of 150° C. to 200° C. after forming the Ni electrode layer.

熱処理温度は、150℃以上、155℃以上、160℃以上、又は165℃以上であってよく、200℃以下、190℃以下、180℃以下、又は170℃以下であってよい。 The heat treatment temperature may be 150° C. or higher, 155° C. or higher, 160° C. or higher, or 165° C. or higher, and may be 200° C. or lower, 190° C. or lower, 180° C. or lower, or 170° C. or lower.

熱処理は、例えば炉内、より具体的にはランプ炉内で行ってよい。 The heat treatment may be carried out, for example, in a furnace, more particularly in a lamp furnace.

熱処理の雰囲気は、基材、NiOのp型半導体層、Ni電極層、及びフォトレジストに対して不活性な雰囲気、例えば酸素を実質的に有しない雰囲気、より具体的には希ガス雰囲気又はN雰囲気等であることが好ましい。 The atmosphere of the heat treatment is an atmosphere inert to the substrate, the p-type semiconductor layer of NiO, the Ni electrode layer, and the photoresist, for example, an atmosphere substantially free of oxygen, more specifically a rare gas atmosphere or N 2 atmosphere or the like is preferable.

熱処理は、大気圧下で行ってよい。 The heat treatment may be performed under atmospheric pressure.

熱処理時間は、1分~60分であってよい。熱処理時間は、1分以上、3分以上、5分以上、又は10分以上であってよく、60分以下、30分以下、20分以下、又は15分以下であってよい。 The heat treatment time may range from 1 minute to 60 minutes. The heat treatment time may be 1 minute or more, 3 minutes or more, 5 minutes or more, or 10 minutes or more, and may be 60 minutes or less, 30 minutes or less, 20 minutes or less, or 15 minutes or less.

〈フォトレジストのリフトオフ〉
本開示の製造方法は、熱処理後に、フォトレジストをリフトオフすることを含んでいる。
<Photoresist lift-off>
The fabrication method of the present disclosure includes lifting off the photoresist after thermal treatment.

フォトレジストのリフトオフは、フォトレジストを溶解することができ、かつ基材、NiOのp型半導体層、及びNi電極層に対する反応性の低い任意の溶剤、例えば有機溶剤を使用することができる。リフトオフは、例えばフォトレジストの層に溶剤を付着させること、より具体的には、例えば基材、NiOのp型半導体層、Ni電極層、及びフォトレジストの積層体を溶剤に浸漬することによって行ってもよい。 The photoresist lift-off can use any solvent, such as an organic solvent, that can dissolve the photoresist and has low reactivity with the substrate, the NiO p-type semiconductor layer, and the Ni electrode layer. Lift-off is performed by, for example, attaching a solvent to a photoresist layer, more specifically, by immersing, for example, a laminate of a substrate, a NiO p-type semiconductor layer, a Ni electrode layer, and a photoresist in a solvent. may

《実施例1及び2、並びに比較例1~3》
〈実施例1〉
NiOターゲットを用いた高周波スパッタリングによって、Al基板上にNiO半導体層を成膜した。高周波スパッタリングは、出力を200W、基板温度を室温、成膜時の雰囲気をAr:O=40:60の雰囲気、チャンバ内圧力0.2Pa、及び狙い厚さ100nmの条件で実施した。
<<Examples 1 and 2, and Comparative Examples 1 to 3>>
<Example 1>
A NiO semiconductor layer was deposited on an Al 2 O 3 substrate by high-frequency sputtering using a NiO target. The high-frequency sputtering was performed under the conditions of an output of 200 W, a substrate temperature of room temperature, an atmosphere of Ar:O 2 =40:60 during film formation, an internal chamber pressure of 0.2 Pa, and a target thickness of 100 nm.

次いで、NiO半導体層上にレジスト液(OFPR-800、東京応化工業株式会社製)を塗布し、厚さ1500nmのフォトレジスト層を成膜した。その後、フォトレジスト層に対してフィルタを介して紫外線を照射して、現像液(NMD-3、東京応化工業株式会社製)によって紫外線露光部を溶解して、NiO半導体層上に直径0.3mmの円形のNi電極を25個作製できるレジストパターンを形成した。 Next, a resist solution (OFPR-800, manufactured by Tokyo Ohka Kogyo Co., Ltd.) was applied onto the NiO semiconductor layer to form a photoresist layer with a thickness of 1500 nm. After that, the photoresist layer is irradiated with ultraviolet rays through a filter, and the ultraviolet-exposed portion is dissolved by a developer (NMD-3, manufactured by Tokyo Ohka Kogyo Co., Ltd.), and a diameter of 0.3 mm is formed on the NiO semiconductor layer. A resist pattern was formed which was capable of producing 25 circular Ni electrodes.

その後、フォトレジスト層側から、Ni金属ターゲットを用いた電子ビーム蒸着によって、NiO半導体層上にNi電極層を成膜した。電子ビーム蒸着におけるNi電極層の狙い厚さは50nmであった。 After that, from the photoresist layer side, a Ni electrode layer was formed on the NiO semiconductor layer by electron beam evaporation using a Ni metal target. The target thickness of the Ni electrode layer in electron beam evaporation was 50 nm.

その後、このAl基板、NiO半導体層、及びNi電極層の積層体を、ランプ炉に入れて熱処理した。熱処理の条件は、到達温度を150℃、到達温度での熱処理時間を5分、雰囲気をN雰囲気、及び圧力を1atmとした。 After that, the laminate of the Al 2 O 3 substrate, NiO semiconductor layer, and Ni electrode layer was placed in a lamp furnace and subjected to heat treatment. The conditions of the heat treatment were as follows: the reached temperature was 150° C., the heat treatment time at the reached temperature was 5 minutes, the atmosphere was N 2 atmosphere, and the pressure was 1 atm.

最後に、積層体を有機溶剤に浸漬して、積層体上からフォトレジスト層を除去して、実施例1の半導体素子とした。 Finally, the laminate was immersed in an organic solvent, and the photoresist layer was removed from the laminate to obtain the semiconductor device of Example 1.

〈実施例2〉
熱処理温度を200℃としたことを除いて実施例1と同様にして、実施例2の半導体素子を製造した。
<Example 2>
A semiconductor device of Example 2 was manufactured in the same manner as in Example 1, except that the heat treatment temperature was set to 200.degree.

〈比較例1〉
熱処理を実施しなかったことを除いて実施例1と同様にして、比較例1の半導体素子を製造した。
<Comparative Example 1>
A semiconductor device of Comparative Example 1 was manufactured in the same manner as in Example 1, except that the heat treatment was not performed.

〈比較例2〉
熱処理温度を100℃としたことを除いて実施例1と同様にして、比較例2の半導体素子を製造した。
<Comparative Example 2>
A semiconductor device of Comparative Example 2 was manufactured in the same manner as in Example 1, except that the heat treatment temperature was 100.degree.

〈比較例3〉
熱処理温度を250℃としたことを除いて実施例1と同様にして、比較例3の半導体素子を製造した。
<Comparative Example 3>
A semiconductor device of Comparative Example 3 was manufactured in the same manner as in Example 1, except that the heat treatment temperature was 250°C.

〈Ni電極の観察〉
各例の半導体素子について、Ni電極を顕微鏡にて確認した。
<Observation of Ni electrode>
The Ni electrode was confirmed with a microscope for the semiconductor element of each example.

〈結果〉
図2A及び図2Bは、それぞれ順に、実施例1及び比較例1の半導体素子におけるNi電極の状態を示す顕微鏡画像である。
<result>
2A and 2B are microscopic images showing the states of the Ni electrodes in the semiconductor devices of Example 1 and Comparative Example 1, respectively.

図2Aに示すように、150℃での熱処理を行った実施例1の半導体素子では、全てのNi電極が残存していた。これに対して、図2Bに示すように、熱処理を行わなかった比較例1の半導体素子では、Ni電極の多くがNiO半導体層から剥離していた。 As shown in FIG. 2A, all the Ni electrodes remained in the semiconductor device of Example 1, which was heat-treated at 150.degree. On the other hand, as shown in FIG. 2B, in the semiconductor device of Comparative Example 1 in which the heat treatment was not performed, most of the Ni electrode was separated from the NiO semiconductor layer.

各例の半導体素子について、Ni電極の残存率を、図3に示した。 FIG. 3 shows the residual ratio of the Ni electrode in the semiconductor device of each example.

熱処理を行わなかった比較例1の半導体素子、及び熱処理温度が100℃であった比較例2では、いずれもNi電極の残存率がそれぞれ20%及び12%程度であった。また、熱処理温度が250℃であった比較例3の半導体素子では、フォトレジスト層が熱によって変性してしまい、リフトオフすることができなかった。 In the semiconductor element of Comparative Example 1 in which no heat treatment was performed and in Comparative Example 2 in which the heat treatment temperature was 100° C., the residual ratios of the Ni electrodes were about 20% and 12%, respectively. In addition, in the semiconductor device of Comparative Example 3 in which the heat treatment temperature was 250° C., the photoresist layer was denatured by heat, and lift-off could not be performed.

これに対して、熱処理温度がそれぞれ順に150℃及び200℃であった実施例1及び2の半導体素子では、Ni電極の残存率それぞれ100%及び約71%であった。 On the other hand, in the semiconductor devices of Examples 1 and 2 in which the heat treatment temperatures were 150° C. and 200° C., respectively, the Ni electrode survival rates were 100% and about 71%, respectively.

10 Al半導体層
20 NiO半導体層
30 フォトレジスト層
35 パターン
40 Ni層
45 Ni電極層
100 フィルタ部材
200及び210 紫外線
300 ランプ炉
REFERENCE SIGNS LIST 10 Al 2 O 3 semiconductor layer 20 NiO semiconductor layer 30 photoresist layer 35 pattern 40 Ni layer 45 Ni electrode layer 100 filter member 200 and 210 ultraviolet rays 300 lamp furnace

Claims (1)

NiOのp型半導体層上に、フォトレジストを用いてNi電極層を成膜すること、
前記Ni電極層の成膜後に、150℃~200℃の温度で熱処理を行うこと、及び
前記熱処理後に、前記フォトレジストをリフトオフすること、
を含む、半導体素子の製造方法。
forming a Ni electrode layer using a photoresist on the NiO p-type semiconductor layer;
performing a heat treatment at a temperature of 150° C. to 200° C. after forming the Ni electrode layer; and lifting off the photoresist after the heat treatment;
A method of manufacturing a semiconductor device, comprising:
JP2022019512A 2022-02-10 2022-02-10 Method for manufacturing semiconductor element Pending JP2023117041A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022019512A JP2023117041A (en) 2022-02-10 2022-02-10 Method for manufacturing semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022019512A JP2023117041A (en) 2022-02-10 2022-02-10 Method for manufacturing semiconductor element

Publications (1)

Publication Number Publication Date
JP2023117041A true JP2023117041A (en) 2023-08-23

Family

ID=87579933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022019512A Pending JP2023117041A (en) 2022-02-10 2022-02-10 Method for manufacturing semiconductor element

Country Status (1)

Country Link
JP (1) JP2023117041A (en)

Similar Documents

Publication Publication Date Title
JP5199525B2 (en) Nitride laser diode structure and manufacturing method thereof
US20090252938A1 (en) Substrate structure and method of forming the same
KR19990013897A (en) Electrode of n-type nitride semiconductor, semiconductor device having said electrode, and manufacturing method
JP3773282B2 (en) Method for forming electrode of gallium nitride compound semiconductor
TWI748147B (en) Method for making graphene adhesive film and method for transferring graphene
TW201029059A (en) Tin/silver bonding structure and its method
JP6814633B2 (en) Thin substrate, its manufacturing method, and substrate transport method
US20100120232A1 (en) Method of fabricating thin film device
TW200847422A (en) Method of cleaning a patterning device, method of depositing a layer system on a substrate, system for cleaning a patterning device, and coating system for depositing a layer system on a substrate
KR101810242B1 (en) Textured single crystal
JP2023117041A (en) Method for manufacturing semiconductor element
TWI466318B (en) The process of vertical non - cutting metal substrate light - emitting diodes
TWI257716B (en) Gallium nitride-based compound semiconductor light-emitting device and negative electrode thereof
CN107799407B (en) Preparation method of groove gate of transistor and high-power radio frequency device
JP2002075910A (en) Method of manufacturing electrode structure for nitride-based iii-v compound semiconductor device
JP2010245109A (en) Group iii nitride based semiconductor element, and method of producing electrode
JP2010287731A (en) Method of manufacturing substrate product, substrate product, and semiconductor device
US10615035B2 (en) Method of reducing lift-off related redeposit defects on semiconductor wafers
JP2005197670A (en) Gallium nitride base compound semiconductor light emitting element and its negative electrode
US11798807B2 (en) Process for producing an electrical contact on a silicon carbide substrate
TWI436505B (en) Light emitting diode having reflective and low resistant contact and the manufacturing methods thereof
JP5568758B2 (en) Stripping method and device for aluminum oxide thin film
CN117802466A (en) Sc doped AlN ferroelectric film and preparation method of capacitor thereof
TW200834974A (en) The process reducing leakage currents and improving surface properties in photodiode
TW201009950A (en) Method for producing bonded wafer