JP2023099383A - 光電変換装置および光電変換システム - Google Patents

Abstract

【課題】周辺領域に入射した光による影響を低減する光電変換装置及び光電変換システムを提供する。【解決手段】光電変換装置は、画素アレイ領域１２Ｅ及び画素アレイ領域の周辺の周辺領域１３を含む。半導体層は、画素アレイ領域の各画素１０１は、第１面Ｓ１の側に配置された第１導電型の第１半導体領域３１１及び第２面Ｓ２の側に配置された第２導電型の第２半導体領域３１５を含む。第１半導体領域と第２半導体領域との間に、アバランシェ倍増動作を引き起こす所定電圧が供給される。周辺領域は、第１面側に配置された第１導電型の第３半導体領域１３１１、第３半導体領域から離隔して配置された第２導電型の第４半導体領域１３１５及び第１導電型の第５半導体領域１３１３を含む。第５半導体領域における第１導電型の不純物濃度は、第３半導体領域における第１導電型の不純物濃度より低く、第３半導体領域と第４半導体領域との間に電圧が供給される。【選択図】図１１

Description

本発明は、光電変換装置および光電変換システムに関する。

特許文献１には、画素からのクロストークを低減し、ＤＣＲ（ダークカウントレート）を抑制することを目的とするＡＰＤ（アバランシェフォトダイオード）が記載されている。該ＡＰＤは、高電界領域と、隣接する画素と分離するための分離領域と、該分離領域の側壁に電子をトラップするホール蓄積領域とを備え、該ホール蓄積領域がアノードと電気的に接続された構成を有する。

特開２０１８－２０１００５号公報

光電変換装置の半導体基板は、画素アレイ領域と、画素アレイ領域の周辺に配置された周辺領域を有しうる。周辺領域に対して意図せず光が入射すると、光電変換によって電荷（電子および正孔）が発生し、これが画素アレイの画素に入りうる。あるいは、光電変換によって発生した電荷が再結合して光を発生すると、これが画素アレイの画素、例えば遮光画素（ＯＢ画素）によって検出されうる。

本発明は、光電変換装置の周辺領域に入射した光による影響を低減するために有利な技術を提供することを目的とする。

本発明の１つの側面は、複数の画素を有する画素アレイ領域と、前記画素アレイ領域の周辺に配置された周辺領域とを含む半導体層を有する光電変換装置に係り、前記半導体層は、第１面および第２面を有し、前記画素アレイ領域の各画素は、前記第１面の側に配置された第１導電型の第１半導体領域と、前記第２面の側に配置された第２導電型の第２半導体領域と、を含み、前記第１半導体領域と前記第２半導体領域との間に、アバランシェ倍増動作を引き起こしうる所定電圧が供給され、前記周辺領域は、前記第１面の側に配置された前記第１導電型の第３半導体領域と、前記第３半導体領域から離隔して配置された前記第２導電型の第４半導体領域と、前記第３半導体領域と前記第４半導体領域との間に、前記第３半導体領域に近接して配置された前記第１導電型の第５半導体領域と、を含み、前記第５半導体領域における前記第１導電型の不純物濃度は、前記第３半導体領域における前記第１導電型の不純物濃度より低く、前記第３半導体領域と前記第４半導体領域との間に電圧が供給される。

本発明によれば、光電変換装置の周辺領域に入射した光による影響を低減するために有利な技術が提供される。

実施形態の光電変換装置の基本的な構成を示す図。 センサ基板の構成例を示す図。 回路基板の構成例を示す図。 １つの画素及びの信号処理部の等価回路図。 画素の動作を説明する図。 画素の第１構成例を示す図。 画素の第１構成例を示す図。 画素の第１構成例を示す図。 画素の第２構成例を示す図。 画素の第２構成例を示す図。 画素の第２構成例を示す図。 第１実施形態の光電変換装置の構成を示す平面図。 第１実施形態の光電変換装置の構成を示す断面図。 第２実施形態の光電変換装置の構成を示す平面図。 第２実施形態の光電変換装置の構成を示す断面図。 第３実施形態の光電変換装置の構成を示す平面図。 第３実施形態の光電変換装置の構成を示す断面図。 第３実施形態の光電変換装置の構成を示す断面図。 第４実施形態の光電変換装置の構成を示す断面図。 第４実施形態の光電変換装置の構成を示す断面図。 第５実施形態の光電変換装置の構成を示す断面図。 光電変換システムの構成を示す図。 光電変換システムの構成を示す図。 光電変換システムの構成を示す図。 光電変換システムの構成を示す図。 光電変換システムの構成を示す図。 光電変換システムの構成を示す図。

以下、添付図面を参照して実施形態を詳しく説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」及び、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。

本明細書において、平面視とは、半導体層の光入射面に対して垂直な方向から視ることである。また、断面視とは、半導体層の光入射面と垂直な方向における面をいう。なお、微視的に見て半導体層の光入射面が粗面である場合は、巨視的に見たときの半導体層の光入射面を基準として平面視を定義する。

以下の説明において、アバランシェフォトダイオード（ＡＰＤ）のアノードを固定電位とし、カソード側から信号を取り出している。したがって、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域とはＮ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＰ型半導体領域である。なお、ＡＰＤのカソードを固定電位とし、アノード側から信号を取り出す場合でも本発明は成立する。この場合は、信号電荷と同じ極性の電荷を多数キャリアとする第１導電型の半導体領域はＰ型半導体領域であり、信号電荷と異なる極性の電荷を多数キャリアとする第２導電型の半導体領域とはＮ型半導体領域である。以下では、ＡＰＤの一方のノードを固定電位とする場合について説明するが、両方のノードの電位が変動してもよい。

本明細書において、単に「不純物濃度」という用語が使われた場合、逆導電型の不純物によって補償された分を差し引いた正味の不純物濃度を意味している。つまり、「不純物濃度」とは、ＮＥＴドーピング濃度を指す。Ｐ型の添加不純物濃度がＮ型の添加不純物濃度より高い領域はＰ型半導体領域である。反対に、Ｎ型の添加不純物濃度がＰ型の添加不純物濃度より高い領域はＮ型半導体領域である。

まず、後述する複数の実施形態の光電変換装置及びその駆動方法において共通する基本的な構成および駆動方法について、図１、図２、図３、図４、図５を参照しながら説明する。

図１は、実施形態の光電変換装置１００の基本構成を示す図である。ここでは、光電変換装置１００が積層型の光電変換装置として構成された例を説明するが、本発明は、積層型以外の光電変換装置にも適用可能である。光電変換装置１００は、例えば、センサ基板３０１と、回路基板４０１とを含む複数の基板が積層され、且つ、該複数の基板が電気的に接続されることにより構成されうる。センサ基板３０１は、後述する光電変換素子１０２を有する第１半導体層と、第１配線構造と、を有しうる。回路基板４０１は、後述する信号処理部１０３等の回路を有する第２半導体層と、第２配線構造と、を有しうる。光電変換装置１００は、例えば、第２半導体層、第２配線構造、第１配線構造、第１半導体層の順に積層して構成されうる。以下の実施形態として説明される光電変換装置は、例えば、裏面照射型の光電変換装置でありうるが、本発明に係る光電変換装置は、表面照射型の光電変換装置として構成されてもよい。

センサ基板３０１および回路基板４０１は、それぞれ、ウエハからダイシングされたチップであるうるが、これらの基板は、チップに限定されるものではない。例えば、各基板はウエハであってもよい。また、複数の基板はウエハ状態で積層された後にダイシングされていてもよいし、チップ化された後に複数のチップが積層あるいは接合されてもよい。

センサ基板３０１は、複数の画素を有する画素アレイ領域１２と、画素アレイ領域１２の周辺に配置された周辺領域１３とを含む半導体層を含みうる。画素アレイ領域１２の外縁とセンサ基板３０１の外縁との間の領域は、周辺領域１３でありうる。周辺領域１３には、能動素子等の回路素子が配置されてもよいし、能動素子等の回路素子が配置されなくてもよい。回路基板４０１は、画素アレイ領域１２の画素によって検出された信号を処理する回路領域２２を含む半導体層を含みうる。

図２は、センサ基板３０１の構成例を示す図である。画素アレイ領域１２には、複数の画素１０１が複数の行および複数の列を構成するように２次元状アレイ状に配置されうる。各画素１０１は、アバランシェフォトダイオード（以下、ＡＰＤ）を含む光電変換素子１０２を含みうる。

画素アレイ領域１２に配置された画素１０１は、画像を形成するための画素でありうる。しかし、センサ基板１１あるいは光電変換装置１００がＴＯＦ（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ）に適用される場合には、各画素１０１は、必ずしも画像を形成するための画素でなくてもよい。すなわち、画素１０１は、光が到達した時刻と光量を測定するための画素であってもよい。

図３は、回路基板４０１の構成を示す図である。回路基板４０１は、例えば、光電変換素子１０２で光電変換によって生成された電荷を処理する信号処理部１０３、読出回路１１２、制御パルス生成部１１５、水平走査回路部１１１、信号線１１３、垂直走査回路部１１０を含みうる。１つの信号処理部１０３は、１つの画素１０１に対して設けられうる。図２の光電変換素子１０２と図３の信号処理部１０３とは、画素１０１毎に設けられた接続配線を介して電気的に接続されうる。

垂直走査回路部１１０は、例えば、制御パルス生成部１１５から供給された第１制御パルスを受けて第２制御パルスを生成し、各画素１０１に第２制御パルスを供給するように構成されうる。垂直走査回路部１１０は、例えば、シフトレジスタおよびアドレスデコーダ等の論理回路を含みうる。画素１０１の光電変換素子１０２から出力された信号は、その画素１０１に対応して設けられた信号処理部１０３で処理されうる。信号処理部１０３は、カウンタおよびメモリ等を含むことができ、メモリはデジタル値を保持しうる。

水平走査回路部１１１は、デジタル信号を保持した各画素１０１のメモリから信号を読み出すために、各列を順次に選択する第３制御パルスを信号処理部１０３に供給するように構成されうる。回路基板４０１は、複数の信号線１１３を有しうる。複数の信号線１１３には、垂直走査回路部１１０により選択された行の画素１０１に割り当てられた信号処理部１０３から信号が出力される。複数の信号線１１３に出力された信号は、出力回路１１４を介して、光電変換装置１００の外部の記録部または信号処理部に出力されうる。

図２において、画素アレイ領域１２における光電変換素子１０２あるいは画素１０１の配列は１次元状であってもよい。各信号処理部１０３は、少なくとも２つの光電変換素子１０２あるいは画素１０１に対して割り当てられてもよい。

図２および図３に示すように、平面視で画素アレイ領域１２に重なる領域に、複数の信号処理部１０３が配されうる。そして、平面視で、センサ基板１１の外縁と画素アレイ領域１２の外縁との間の領域に重なるように、垂直走査回路部１１０、水平走査回路部１１１、読出回路１１２、出力回路１１４、制御パルス生成部１１５が配されうる。言い換えると、平面視において、センサ基板１１の周辺領域１３に重なる領域に、垂直走査回路部１１０、水平走査回路部１１１、読出回路１１２、出力回路１１４、制御パルス生成部１１５が配置されうる。

図４は、図２における１つの画素１０１及び図３における１つの信号処理部１０３の等価回路が例示されている。ＡＰＤ２０１は、光電変換により入射光に応じた電荷対を生成する。ＡＰＤ２０１のアノードには、電圧ＶＬ（第１電圧）が供給される。また、ＡＰＤ２０１のカソードには、アノードに供給される電圧ＶＬよりも高い電圧ＶＨ（第２電圧）が供給されうる。アノードとカソードとの間には、ＡＰＤ２０１がアバランシェ増倍動作を引き起こしうる逆バイアス電圧（所定電圧）が供給されうる。アノードとカソードとの間にそのような逆バイアス電圧が供給された状態とすることで、入射光によって生じた電荷がアバランシェ増倍動作を引き起こし、アバランシェ電流が発生しうる。

アノードとカソードとの間の電圧が降伏電圧より大きい電圧でＡＰＤを動作させるモードは、ガイガーモードと呼ばれる。アノードとカソードとの間の電圧が降伏電圧近傍またはそれ以下の電圧でＡＰＤを動作させるモードは、リニアモードと呼ばれる。ガイガーモードで動作させるＡＰＤは、ＳＰＡＤは呼ばれる。例えば、電圧ＶＬ（第１電圧）は－３０Ｖ、電圧ＶＨ（第２電圧）は１Ｖである。ＡＰＤ２０１は、リニアモードで動作させてもよいし、ガイガーモードで動作させてもよい。

クエンチ素子２０２は、電圧ＶＨを供給する電源とＡＰＤ２０１とを接続するように配置されうる。クエンチ素子２０２は、アバランシェ増倍動作による信号増倍時に負荷回路（クエンチ回路）として機能し、ＡＰＤ２０１に供給する電圧を抑制して、アバランシェ増倍を抑制する働きを持つ（クエンチ動作）。また、クエンチ素子２０２は、クエンチ動作で電圧降下した分の電流を流すことにより、ＡＰＤ２０１に供給する電圧を電圧ＶＨへと戻す働きを持つ（リチャージ動作）。

信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２を含みうる。信号処理部１０３は、波形整形部２１０、カウンタ回路２１１、選択回路２１２の少なくとも１つを含む回路であってよい。波形整形部２１０は、光子検出時に得られるＡＰＤ２０１のカソードの電位変化を整形して、パルス信号を出力しうる。波形整形部２１０としては、例えば、インバータ回路が用いられうる。図４では、波形整形部２１０が１つのインバータで構成されているが、波形整形部２１０は、複数のインバータの直列接続を含んでもよいし、波形整形効果がある他の回路を含んでもよい。

カウンタ回路２１１は、波形整形部２１０から出力されたパルス信号をカウントし、カウント値を保持しうる。また、カウンタ回路２１１は、駆動線２１３を介して制御パルスｐＲＥＳが供給されることによって、カウンタ回路２１１に保持された信号をリセットするように構成されうる。選択回路２１２には、図３の垂直走査回路部１１０から、図４の駆動線２１４（図３では不図示）を介して制御パルスｐＳＥＬが供給され、カウンタ回路２１１と信号線１１３との電気的な接続、非接続を切り替えうる。選択回路２１２は、例えば、信号を出力するためのバッファ回路などを含みうる。

クエンチ素子２０２とＡＰＤ２０１との間、および／または、光電変換素子１０２と信号処理部１０３との間にトランジスタ等のスイッチを配して、スイッチによって電気的な接続を制御してもよい。同様に、光電変換素子１０２に対する電圧ＶＨおよび／または電圧ＶＬの供給をトランジスタ等のスイッチによって制御してもよい。

光電変換装置１００は、カウンタ回路２１１の代わりに、時間・デジタル変換回路（Ｔｉｍｅ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：以下、ＴＤＣ）、およびメモリを用いて、パルス検出タイミングを取得するように構成されてもよい。波形整形部２１０から出力されたパルス信号の発生タイミングは、ＴＤＣによってデジタル信号に変換されうる。ＴＤＣには、パルス信号のタイミングの測定のために、図１の垂直走査回路部１１０から駆動線を介して、制御パルスｐＲＥＦ（参照信号）が供給されうる。ＴＤＣは、制御パルスｐＲＥＦを基準として、波形整形部２１０を介して各画素から出力された信号の入力タイミングを相対的な時間としたときの信号をデジタル信号として取得しうる。

図５は、ＡＰＤ２０１の動作と出力信号との関係を模式的に示した図である。図５（ａ）は、図４からＡＰＤ２０１、クエンチ素子２０２、波形整形部２１０を抜粋して示した図である。ここで、波形整形部２１０の入力側をｎｏｄｅ Ａ、出力側をｎｏｄｅ Ｂとする。図５（ｂ）は、図５（ａ）のｎｏｄｅ Ａの波形変化を示し、図５（ｃ）は、図５（ａ）のｎｏｄｅ Ｂの波形変化を示す。

時刻ｔ０から時刻ｔ１の間において、図５（ａ）のＡＰＤ２０１には、ＶＨ－ＶＬの電位差が印加されている。時刻ｔ１において光子がＡＰＤ２０１に入射すると、ＡＰＤ２０１でアバランシェ増倍動作が引き起こされ、クエンチ素子２０２にアバランシェ増倍電流が流れて、ｎｏｄｅ Ａの電圧は降下する。電圧降下量がさらに大きくなり、ＡＰＤ２０１に印加される電位差が小さくなると、時刻ｔ２のようにＡＰＤ２０１のアバランシェ増倍動作が停止し、ｎｏｄｅ Ａの電圧レベルはある一定値以上降下しなくなる。その後、時刻ｔ２から時刻ｔ３の間において、ｎｏｄｅ Ａには電圧ＶＬから電圧降下分を補う電流が流れ、時刻ｔ３においてｎｏｄｅ Ａは元の電位レベルに静定する。このとき、ｎｏｄｅ Ａにおいて出力波形がある閾値を越えた部分は、波形整形部２１０で波形整形され、ｎｏｄｅＢで信号として出力される。

なお、信号線１１３の配置、読出回路１１２、出力回路１１４の配置は図３に限定されない。例えば、信号線１１３が行方向に延びて配され、読出回路１１２が信号線１１３の延びる先に配されていてもよい。

ここで、図６、図７Ａ、図７Ｂを参照しながら画素１０１の第１構成例を説明する。なお、便宜的に、図７Ａ、図７Ｂには、画素アレイ領域が２行×２列の４画素で構成された例が示されている。画素アレイ領域の周辺には、開口ＯＰが設けられ、開口ＯＰにパッド電極ＰＥが配置されている。図６（ａ）には、２つの画素１０１のカソードおよびその周辺の平面視が模式的に示され、図６（ｂ）には、２つの画素１０１のアノードおよびその周辺の平面視が模式的に示されている。図７Ａには、図６（ａ）、（ｂ）の２つの画素１０１の対辺方向の断面視が模式的に示され、図７Ｂには、図６（ａ）、（ｂ）の２つの画素１０１の対角方向の断面視が模式的に示されている。対辺方向とは、例えば、画素の一辺と、その一辺と向かい合う他の辺とを結ぶ方向である。対角方向とは、例えば、画素の一つの角と、その一つの角と向かい合う他の角とを結ぶ方向である。

センサ基板３０１は、第１面Ｓ１および第２面Ｓ２を有する第１半導体層３０２と、第１配線構造３０３とを含みうる。回路基板４０１は、第２半導体層４０２と、第２配線構造４０３とを含みうる。第１配線構造３０３は、第１半導体層３０２の第１面Ｓ１と回路基板４０１との間に配置されうる。第２配線構造４０３は、センサ基板３０１と第２半導体層４０２との間に配置されうる。

各画素１０１は、ＡＰＤ２０１のカソードとしての第１導電型の第１半導体領域３１１と、ＡＰＤ２０１のアノードとしての第２導電型の第２半導体領域３１５とを含みうる。第１導電型の第１半導体領域３１１は、第１半導体層３０２の第１面Ｓ１の側に配置され、第２導電型の第２半導体領域３１５は、第１半導体層３０２の第２面Ｓ２の側に配置されうる。第１半導体領域３１１と第２半導体領域３１５との間には、アバランシェ倍増動作を引き起こしうる所定電圧が供給されうる。各画素１０１は、カソードとしての第１半導体領域３１１とアノードとしての第２半導体領域３１５との間に、第１半導体領域３１１と近接して配置された第１導電型の半導体領域３１３を含みうる。半導体領域３１３における第１導電型の不純物濃度は、カソードとしての第１導電型の第１半導体領域３１１における第１導電型の不純物濃度より低い。

各画素１０１は、カソードとしての第１導電型の第１半導体領域３１１とアノードとしての第２導電型の第２半導体領域３１５との間に第２導電型の半導体領域３１２を含みうる。例えば、半導体領域３１２はアノードとしての第２半導体領域３１５と同一のノードとなっている場合、半導体領域３１２もアノードとして機能しうる。そして、第１半導体領域３１１と半導体領域３１２との間の領域がアバランシェ増倍領域となりうる。第１面Ｓ１と第２導電型の半導体領域３１２との間には、カソードとしての第１導電型の第１半導体領域３１１を取り囲むように、第１導電型または第２導電型の半導体領域３１６が配置されうる。半導体領域３１６が第１導電型を有する場合、半導体領域３１６における第１導電型の不純物濃度は、カソードとしての半導体領域３１３の第１導電型の不純物濃度よりも低い。半導体領域３１６が第２導電型を有する場合、半導体領域３１６における第２導電型の不純物濃度は、第２導電型の半導体領域３１２の第２導電型の不純物濃度よりも低い。

第２導電型の半導体領域３１２とアノードとしての第２導電型の第２半導体領域３１５との間には、第１導電型または第２導電型の半導体領域３１６が配置されうる。半導体領域３１６が第１導電型を有する場合、半導体領域３１６における第１導電型の不純物濃度は、半導体領域３１３の第１導電型の不純物濃度よりも低くてよい。半導体領域３１６が第２導電型を有する場合、半導体領域３１６における第２導電型の不純物濃度は、第２導電型の半導体領域３１２の第２導電型の不純物濃度よりも低くてよい。

アノードとしての第２導電型の第２半導体領域３１５と第２導電型の半導体領域３１２との間には、第１導電型の半導体領域３１７が配置されてもよい。半導体領域３１６は、アノードとしての第２導電型の第２半導体領域３１５と第１導電型の半導体領域３１７との間に配置された部分、および、第１導電型の半導体領域３１７の側面を取り囲む部分を含みうる。

複数の画素１０１における互いに隣り合う画素１０１の間には、第２導電型の分離領域３１４が配置されうる。第２導電型の分離領域３１４と第１面Ｓ１との間には、第２導電型の分離領域３１４に電気的に接続されるように第２導電型のコンタクト領域３１８が配置されうる。第２導電型のコンタクト領域３１８における第２導電型の不純物濃度は、第２導電型の分離領域３１４における第２導電型の不純物濃度よりも高い。第２導電型の分離領域３１４は、アノードとしての第２導電型の第２半導体領域３１５と電気的に接続されるように配置されうる。第２導電型のコンタクト領域３１８には、第１配線構造３０３に配置された導電経路を介してアノード電圧（アノード電位）が供給され、これによりアノードとしての第２導電型の第２半導体領域３１５にアノード電圧（アノード電位）が供給されうる。図６の例では、１つの画素１０１に対して４つのコンタクト領域３１８が設けられているが、１つの画素１０１に対して任意個数のコンタクト領域３１８が設けられうる。あるいは、２以上の画素１０１をグループとして、各グループに対して１又は複数のコンタクト領域３１８が設けられてもよい。

第２導電型の分離領域３１４の中に絶縁分離部３２４が配置されてもよい。絶縁分離部３２４は、分離領域３１４に設けられた溝と、少なくとも該溝の表面（内面）を覆うように配置された絶縁体とを含みうる。該絶縁体は、膜でもよく、該膜の内側には、絶縁材料または導電材料が充填されうる。絶縁分離部３２４は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれうる。絶縁分離部３２４あるいは溝は、第１半導体層３０２を貫通するように配置されてもよいし、第１半導体層３０２を貫通しないように配置されてもよい。絶縁分離部３２４あるいは溝は、第２導電型の分離領域３１４を１つの画素１０１の側の分離領域とその隣の画素１０１の側の分離領域とに電気的に分離しうる。また、絶縁分離部３２４は、溝と、溝の内面を覆うように配置された絶縁体と、絶縁体の内部に配された金属や遮光体からなる構成でありうる。また、絶縁分離部３２４は、半導体層を貫通していなくてもよい。

アノードとしての第２導電型の第２半導体領域３１５の第２面Ｓ２の側には、ピニング層３３１（太線で図示）が配置されうる。ピニング層３３１は、固定電荷膜とも呼ばれうる。ピニング層３３１は、第２面Ｓ２に接触するように配置され、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されうる。ピニング層３３１は、例えば、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化チタン、酸化タンタル、酸化ルテニウムから選択される材料で構成されうる。ピニング層３３１は、複数の層からなっていてもよい。分離領域３１４に設けられた溝の表面（内面）を覆う前述の膜は、ピニング層３３１であってもよい。

ピニング層３３１、および、第２面Ｓ２は、絶縁膜３２１で覆われうる。絶縁膜３２１は、例えば、酸化シリコン膜、窒化シリコン膜または窒化酸化シリコン膜でありうる。絶縁膜３２１は、複数の膜によって構成されていてもよい。アノードとしての第２導電型の第２半導体領域３１５には、凹凸構造３２５が設けられてもよい。凹凸構造３２５の表面は、ピニング層３３１で覆われうる。凹凸構造３２５は、入射光を回折させ、半導体層３０２内での光路を長くするように機能する。これは、近赤外感度を向上させるために有利である。凹凸構造３２５は、半導体層３０２に設けられた溝と、その溝に配されたピニング層３３１および絶縁体によって構成されうる。ピニング層３３１は、半導体層３０２の露出面を覆うように設けられうる。つまり、ピニング層３３１は、凹凸構造の溝と第２面Ｓ２とに沿って配される。溝に配される絶縁体は、絶縁膜３２１によって構成されていてもよい。

絶縁膜３２１は、平坦化層３２２で覆われうる。平坦化層３２２の上には、マイクロレンズ３２３が配置されうる。図７Ａ、図７Ｂに示された例は、半導体層３０２の第２面Ｓに対してマイクロレンズ３２３を通して外部から光が入射する裏面照射型であるが、光電変換装置１００は、表面照射型として構成されてもよい。なお、図示されていないが、半導体層３０２の第２面Ｓ２側には、平坦化層３２２に加え、カラーフィルタや赤外光カットフィルタなどのフィルタ層を設けてもよい。

以下、図８、図９Ａ、図９Ｂを参照しながら画素１０１の第２構成例を説明する。なお、便宜的に、図９Ａ、図９Ｂには、画素アレイ領域が２行×２列の４画素で構成された例が示されている。画素アレイ領域の周辺には、開口ＯＰが設けられ、開口ＯＰにパッド電極ＰＥが配置されている。図８（ａ）には、２つの画素１０１のカソードおよびその周辺の平面視が模式的に示され、図８（ｂ）には、２つの画素１０１のアノードおよびその周辺の平面視が模式的に示されている。図９Ａには、図８（ａ）、（ｂ）の２つの画素１０１の対辺方向の断面視が模式的に示され、図９Ｂには、図８（ａ）、（ｂ）の２つの画素１０１の対角方向の断面視が模式的に示されている。

センサ基板３０１は、第１面Ｓ１および第２面Ｓ２を有する第１半導体層３０２と、第１配線構造３０３とを含みうる。回路基板４０１は、第２半導体層４０２と、第２配線構造４０３とを含みうる。第１配線構造３０３は、第１半導体層３０２の第１面Ｓ１と回路基板４０１との間に配置されうる。第２配線構造４０３は、センサ基板３０１と第２半導体層４０２との間に配置されうる。

各画素１０１は、ＡＰＤ２０１のカソードとしての第１導電型の第１半導体領域３１１と、ＡＰＤ２０１のアノードとしての第２導電型の第２半導体領域３１５とを含みうる。第１導電型の第１半導体領域３１１は、第１半導体層３０２の第１面Ｓ１の側に配置され、第２導電型の第２半導体領域３１５は、第１半導体層３０２の第２面Ｓ２の側に配置されうる。第１半導体領域３１１と第２半導体領域３１５との間には、アバランシェ倍増動作を引き起こしうる所定電圧が供給されうる。各画素１０１は、カソードとしての第１半導体領域３１１とアノードとしての第２半導体領域３１５との間に、第１半導体領域３１１における周辺部分と近接して配置されたリング状の第１導電型の半導体領域３１３を含みうる。半導体領域３１３の第１導電型の不純物濃度は、カソードとしての第１導電型の第１半導体領域３１１の第１導電型の不純物濃度より低い。

各画素１０１は、カソードとしての第１導電型の第１半導体領域３１１とアノードとしての第２導電型の第２半導体領域３１５との間に、第１半導体領域３１１における中央部分と近接して第２導電型の半導体領域３１２を含みうる。例えば、半導体領域３１２はアノードとしての第２半導体領域３１５と同一のノードとなっている場合、半導体領域３１２もアノードとして機能しうる。そして、第１半導体領域３１１と半導体領域３１２との間の領域がアバランシェ増倍領域となりうる。第２導電型の半導体領域３１２とアノードとしての第２導電型の第２半導体領域３１５との間には、第１導電型または第２導電型の半導体領域３１６が配置されうる。半導体領域３１６が第１導電型を有する場合、半導体領域３１６における第１導電型の不純物濃度は、半導体領域３１３の第１導電型の不純物濃度よりも低くてよい。半導体領域３１６が第２導電型を有する場合、半導体領域３１６における第２導電型の不純物濃度は、第２導電型の半導体領域３１２の第２導電型の不純物濃度よりも低くてよい。半導体領域３１６は、第１導電型の半導体領域３１３の周囲を取り囲むように配置されうる。また、半導体領域３１６は、第１導電型の半導体領域３１３とアノードとしての第２導電型の第２半導体領域３１５との間に配置された部分を含みうる。

複数の画素１０１における互いに隣り合う画素１０１の間には、第２導電型の分離領域３１４が配置されうる。第２導電型の分離領域３１４と第１面Ｓ１との間には、第２導電型の分離領域３１４に電気的に接続されるように第２導電型のコンタクト領域３１８が配置されうる。第２導電型のコンタクト領域３１８における第２導電型の不純物濃度は、第２導電型の分離領域３１４における第２導電型の不純物濃度よりも高い。第２導電型の分離領域３１４は、アノードとしての第２導電型の第２半導体領域３１５と電気的に接続されるように配置されうる。第２導電型のコンタクト領域３１８には、第１配線構造３０３に配置された導電経路を介してアノード電圧（アノード電位）が供給され、これによりアノードとしての第２導電型の第２半導体領域３１５にアノード電圧（アノード電位）が供給されうる。図８の例では、１つの画素１０１に対して４つのコンタクト領域３１８が設けられているが、１つの画素１０１に対して任意個数のコンタクト領域３１８が設けられうる。あるいは、２以上の画素１０１をグループとして、各グループに対して１又は複数のコンタクト領域３１８が設けられてもよい。

第２導電型の分離領域３１４の中に絶縁分離部３２４が配置されてもよい。絶縁分離部３２４は、分離領域３１４に設けられた溝と、少なくとも該溝の表面（内面）を覆うように配置された絶縁体とを含みうる。該絶縁体は、膜でもよく、該膜の内側には、絶縁材料または導電材料が充填されうる。絶縁分離部３２４は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれうる。絶縁分離部３２４あるいは溝は、第１半導体層３０２を貫通するように配置されてもよいし、第１半導体層３０２を貫通しないように配置されてもよい。絶縁分離部３２４あるいは溝は、第２導電型の分離領域３１４を１つの画素１０１の側の分離領域とその隣の画素１０１の側の分離領域とに電気的に分離しうる。

アノードとしての第２導電型の第２半導体領域３１５の第２面Ｓ２の側には、ピニング層３３１（太線で図示）が配置されうる。ピニング層３３１は、固定電荷膜とも呼ばれうる。ピニング層３３１は、第２面Ｓ２に接触するように配置され、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されうる。ピニング層３３１は、例えば、多結晶シリコン、酸化ハフニウム膜または酸化アルミニウム膜等によって形成されうる。ピニング層３３１、および、第２面Ｓ２は、絶縁膜３２１で覆われうる。絶縁膜３２１は、例えば、ＳｉＯ膜、ＳｉＮ膜またはＳｉＯＮ膜でありうる。アノードとしての第２導電型の第２半導体領域３１５には、凹凸構造３２５が設けられてもよい。凹凸構造３２５の表面は、ピニング層３３１で覆われうる。凹凸構造３２５は、入射光を回折させ、半導体層３０２内での光路を長くするように機能する。これは、近赤外感度を向上させるために有利である。

絶縁膜３２１は、平坦化層３２２で覆われうる。平坦化層３２２の上には、マイクロレンズ３２３が配置されうる。図９Ａ、図９Ｂに示された例は、半導体層３０２の第２面Ｓに対してマイクロレンズ３２３を通して外部から光が入射する裏面照射型であるが、光電変換装置１００は、表面照射型として構成されてもよい。

以下、図１０、図１１を参照しながら第１実施形態の光電変換装置１００の構成を説明する。第１実施形態の光電変換装置１００は、図６、図７Ａ、図７Ｂを参照して説明された第１構成例に係る構成を有する光電変換装置１００に電荷排出部１３５０を適用した例を提供する。既に説明した事項と重複した事項については説明を省略する。詳細には、第１実施形態の光電変換装置は、例えば、絶縁分離部や凹凸構造を備えていない点で第１構成例とは異なる。

第１実施形態の光電変換装置１００は、複数の画素１０１を有する画素アレイ領域１２と、画素アレイ領域１２の周辺に配置された周辺領域１３とを含む半導体層３０２（あるいは、他の観点では、センサ基板３０１）を有する。画素アレイ領域１２は、入射した光に応じた信号を出力する画素（有効画素）１０２が配置された有効画素領域１２Ｅと、遮光された画素（ＯＢ画素、あるいは遮光画素）１０２が配置されたＯＢ画素領域１２ＯＢとを含みうる。ＯＢ画素領域１２ＯＢは、有効画素領域１２Ｅの外周の少なくとも一部に沿って配置されうる。ＯＢ画素領域１２ＯＢは、典型的には、有効画素領域１２Ｅを取り囲むように配置されうる。周辺領域１３には、少なくとも１つ、典型的には、複数のパッド電極ＰＥが配置されうる。ＯＢ画素１０１では、アノードおよびカソードを含んで構成されるＡＰＤ２０１が遮光膜ＬＳＭによって遮光される。ＯＢ画素領域１２ＯＢの画素１０１は、ＡＰＤ２０１が遮光膜ＬＳＭによって遮光されることを除いて、有効画素領域１２Ｅの画素１０１と同様の構成を有しうる。

周辺領域１３には、１又は複数の電荷排出部１３５０が配置されうる。図１０（ａ）では、１つの電荷排出部１３５０は、黒丸で示されている。図１０（ｂ）は、１つの電荷排出部１３５０の模式的な平面視である。ここで、複数の電荷排出部１３５０が画素アレイ領域１２の４つの辺のそれぞれに沿って所定ピッチで配置されることが好ましい。該所定ピッチは、画素アレイ領域１２における複数の画素１０１の配列ピッチよりも大きいことが好ましい。複数の電荷排出部１３５０は、画素アレイ領域１２の４つの辺のそれぞれに沿って複数の列を構成するように配置されうる。複数の電荷排出部１３５０は、画素アレイ領域１２の４つの辺のそれぞれに沿って、千鳥格子状に配置されてもよい。

図１１に例示されるように、半導体層３０２は、第１面Ｓ１および第２面Ｓ２を有する。画素アレイ領域１２（有効画素領域１２Ｅ、ＯＢ画素領域１２ＯＢ）に配置された各画素１０１は、図６、図７Ａ、図７Ｂを参照して説明された第１構成例と同様の構造を有しうる。以降、図１１、図６、図７Ａ、図７Ｂを相互に参照して説明する。

各画素１０１は、ＡＰＤ２０１のカソードとしての第１導電型の第１半導体領域３１１と、ＡＰＤ２０１のアノードとしての第２導電型の第２半導体領域３１５とを含みうる。第１導電型の第１半導体領域３１１は、第１半導体層３０２の第１面Ｓ１の側に配置され、第２導電型の第２半導体領域３１５は、第１半導体層３０２の第２面Ｓ２の側に配置されうる。第１半導体領域３１１と第２半導体領域３１５との間には、アバランシェ倍増動作を引き起こしうる所定電圧が供給されうる。各画素１０１は、カソードとしての第１半導体領域３１１とアノードとしての第２半導体領域３１５との間に、第１半導体領域３１１と近接して配置された第１導電型の半導体領域３１３を含みうる。半導体領域３１３の第１導電型の不純物濃度は、カソードとしての第１導電型の第１半導体領域３１１の第１導電型の不純物濃度より低い。

各画素１０１は、カソードとしての第１導電型の第１半導体領域３１１とアノードとしての第２導電型の第２半導体領域３１５との間に第２導電型の半導体領域３１２を含みうる。第１面Ｓ１と第２導電型の半導体領域３１２との間には、カソードとしての第１導電型の第１半導体領域３１１を取り囲むように、第１導電型または第２導電型の半導体領域３１６が配置されうる。半導体領域３１６が第１導電型を有する場合、半導体領域３１６における第１導電型の不純物濃度は、カソードとしての半導体領域３１３の第１導電型の不純物濃度よりも低い。半導体領域３１６が第２導電型を有する場合、半導体領域３１６における第２導電型の不純物濃度は、第２導電型の半導体領域３１２の第２導電型の不純物濃度よりも低い。

第２導電型の半導体領域３１２とアノードとしての第２導電型の第２半導体領域３１５との間には、第１導電型または第２導電型の半導体領域３１６が配置されうる。半導体領域３１６が第１導電型を有する場合、半導体領域３１６における第１導電型の不純物濃度は、半導体領域３１３の第１導電型の不純物濃度よりも低くてよい。半導体領域３１６が第２導電型を有する場合、半導体領域３１６における第２導電型の不純物濃度は、第２導電型の半導体領域３１２の第２導電型の不純物濃度よりも低くてよい。

アノードとしての第２導電型の第２半導体領域３１５と第２導電型の半導体領域３１２との間には、第１導電型の半導体領域３１７が配置されてもよい。半導体領域３１６は、アノードとしての第２導電型の第２半導体領域３１５と第１導電型の半導体領域３１７との間に配置された部分、および、第１導電型の半導体領域３１７の側面を取り囲む部分を含みうる。

複数の画素１０１における互いに隣り合う画素１０１の間には、第２導電型の分離領域３１４が配置されうる。第２導電型の分離領域３１４と第１面Ｓ１との間には、第２導電型の分離領域３１４に電気的に接続されるように第２導電型のコンタクト領域３１８が配置されうる。第２導電型のコンタクト領域３１８における第２導電型の不純物濃度は、第２導電型の分離領域３１４における第２導電型の不純物濃度よりも高い。第２導電型の分離領域３１４は、アノードとしての第２導電型の第２半導体領域３１５と電気的に接続されるように配置されうる。第２導電型のコンタクト領域３１８には、第１配線構造３０３に配置された導電経路を介してアノード電圧（アノード電位）が供給され、これによりアノードとしての第２導電型の第２半導体領域３１５にアノード電圧（アノード電位）が供給されうる。

第２導電型の分離領域３１４の中に絶縁分離部３２４が配置されてもよい。絶縁分離部３２４は、分離領域３１４に設けられた溝と、少なくとも該溝の表面（内面）を覆うように配置された絶縁体とを含みうる。該絶縁体は、膜でもよく、該膜の内側には、絶縁材料または導電材料が充填されうる。絶縁分離部３２４は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれうる。絶縁分離部３２４あるいは溝は、第１半導体層３０２を貫通するように配置されてもよいし、第１半導体層３０２を貫通しないように配置されてもよい。絶縁分離部３２４あるいは溝は、第２導電型の分離領域３１４を１つの画素１０１の側の分離領域と隣の画素１０１の側の分離領域とに電気的に分離しうる。

アノードとしての第２導電型の第２半導体領域３１５の第２面Ｓ２の側には、ピニング層３３１（太線で図示）が配置されうる。ピニング層３３１は、固定電荷膜とも呼ばれうる。ピニング層３３１は、第２面Ｓ２に接触するように配置され、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されうる。ピニング層３３１は、例えば、多結晶シリコン、酸化ハフニウムまたは酸化アルミニウム等によって形成されうる。ピニング層３３１、および、第２面Ｓ２は、絶縁膜３２１で覆われうる。

周辺領域１３は、第１面Ｓ１の側に配置された第１導電型の第３半導体領域１３１１と、第３半導体領域１３１１から離隔して配置された第２導電型の第４半導体領域１３１５とを含みうる。第４半導体領域１３１５は、第２面Ｓ２に対して平行に延びた延設部ＥＰを含みうる。第３半導体領域１３１１と第４半導体領域１３１５との間には、所定電圧が供給されうる。第３半導体領域１３１１と第４半導体領域１３１５との間に供給される電圧は、アノードとしての第１半導体領域３１１とカソードとしての第２半導体領域３１５との間に供給される電圧と同一であってもよい。第１導電型の第３半導体領域１３１１と第２導電型の第４半導体領域１３１５との間には、ｐｎ接合が構成され、第３半導体領域１３１１と第４半導体領域１３１５との間に供給される電圧によって逆バイアスされ、フォトダイオードとして機能しうる。

周辺領域１３はまた、第１導電型の第３半導体領域１３１１と第２導電型の第４半導体領域１３１５との間に、第３半導体領域１３１１よりも第１導電型の不純物濃度が低い第１導電型の第５半導体領域１３１３を含みうる。第５半導体領域１３１３は、第３半導体領域１３１１に近接して配置されうる。第１導電型の第５半導体領域１３１３は、第３半導体領域１３１１の側面を取り囲むように配置される。第１導電型の第５半導体領域１３１３は、第３半導体領域１３１１と第４半導体領域１３１５との間に、第３半導体領域１３１１と接触するように配置された部分を含みうる。第１導電型の第３半導体領域１３１１、第２導電型の第４半導体領域１３１５、および、第１導電型の第５半導体領域１３１３は、電荷排出部１３５０を構成しうる。第１導電型の第５半導体領域１３１３は、第１導電型の第３半導体領域１３１１の近傍における電界を緩和するように機能しうる。

第１導電型の第３半導体領域１３１１は、画素アレイ領域１２の画素１０１のカソードとしての第１導電型の第１半導体領域３１１と同一深さ（例えば、第１面Ｓ１からの深さ）の領域に形成されうる。また、第１半導体領域３１１と第３半導体領域１３１１は、第１面Ｓ１と第１深さの間に配されうる。第３半導体領域１３１１における第１導電型の不純物濃度は、画素アレイ領域１２の画素１０１の第１半導体領域３１１における第１導電型の不純物濃度と同一でありうる。第１導電型の第３半導体領域１３１１は、画素アレイ領域１２の画素１０１の第１導電型の第１半導体領域３１１と同時に形成されうる。

第２導電型の第４半導体領域１３１５は、画素アレイ領域１２の画素１０１のアノードとしての第２導電型の第２半導体領域３１５と同一深さ（例えば、第１面Ｓ１からの深さ）の領域に形成されうる。また、第２半導体領域３１５と第４半導体領域１３１５は、第２面Ｓ２と第２深さの間に配されうる。第４半導体領域１３１５における第２導電型の不純物濃度は、画素アレイ領域１２の画素１０１の第２半導体領域３１５における第２導電型の不純物濃度と同一でありうる。第２導電型の第４半導体領域１３１５は、画素アレイ領域１２の画素１０１の第２導電型の第２半導体領域３１５と同時に形成されうる。周辺領域１３における第２導電型の第４半導体領域１３１５は、画素アレイ領域１２における第２導電型の第２半導体領域３１５と一体的に形成されうる。

第１導電型の第５半導体領域１３１３と第２導電型の第４半導体領域１３１５との間には、第１導電型または第２導電型の半導体領域３１６が配置されうる。半導体領域３１６が第１導電型を有する場合、半導体領域３１６における第１導電型の不純物濃度は、半導体領域１３１３の第１導電型の不純物濃度よりも低い。半導体領域３１６が第２導電型を有する場合、半導体領域３１６における第２導電型の不純物濃度は、第２導電型の半導体領域１３１５の第２導電型の不純物濃度よりも低い。周辺領域１３における半導体領域３１６は、画素アレイ領域１２における半導体領域３１６と同一の導電型および同一の不純物濃度を有しうる。半導体領域３１６は、エピタキシャル成長層でありうる。

周辺領域１３の半導体領域３１６には、例えば、パッド電極ＰＥのための開口ＯＰを通して、あるいは、遮光膜ＬＳＭがない領域を通して、光（あるいは光子）ＬＬが入射しうる。周辺領域１３の半導体領域３１６に入射した光ＬＬは、光電変換によって電子（ｅ－）および正孔（ｈ＋）を発生させうる。周辺領域１３に電荷排出部１３５０が存在しない場合、周辺領域１３に入射した光によって発生した電子および正孔が画素アレイ領域１２に移動してアバランシェ増倍動作を引き起こしうる。あるいは、周辺領域１３に入射した光によって発生した電子および正孔が再結合して光を発生し、これが画素アレイ領域１２の画素１０１によって検出される可能性がある。あるいは、周辺領域１３に入射した光によってアバランシェ増倍動作が引き起こされる可能性もある。これらは、光電変換装置１００によって検出される画像あるいは信号の品質を低下させうる。

第１実施形態では、周辺領域１３に設けられた電荷排出部１３５０は、周辺領域１３に入射した光によって発生した電子および正孔を排出するように動作しうる。ここで、第１導電型がｎ型であり、第２導電型がｐ型である場合、発生した電子は第１導電型の第３半導体領域１３１１に引き込まれ、発生した正孔は第２導電型の第４半導体領域１３１５に引き込まれる。

周辺領域１３において、第２導電型の第４半導体領域１３１５の第２面Ｓ２の側には、ピニング層３３１（太線で図示）が配置されうる。ピニング層３３１は、第２面Ｓ２に接触するように配置され、例えば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されうる。ピニング層３３１は、例えば、多結晶シリコン、酸化ハフニウムまたは酸化アルミニウム等によって形成されうる。ピニング層３３１、および、第２面Ｓ２は、ＳｉＮ膜等の絶縁膜３２１で覆われうる。周辺領域１３におけるピニング層３３１は、画素アレイ領域１２におけるピニング層３３１と同一の組成を有してよく、画素アレイ領域１２におけるピニング層３３１と同時に形成されうる。

半導体層３０２は、画素アレイ領域１２と周辺領域１３との境界領域に第２導電型の分離領域３１４を有しうる。分離領域３１４は、第２導電型の第２半導体領域３１５に電気的に接続され、第２導電型の第２半導体領域３１５と同一の電位が供給されうる。画素アレイ領域１２と周辺領域１３との境界領域に配置された第２導電型の分離領域３１４も、電荷排出部１３５０を構成しうる。

遮光膜ＬＳＭは、画素アレイ領域１２と周辺領域１３との境界領域、例えば、平面視における分離領域３１４に、遮光構造ＬＳＳを含んでもよい。一例において、遮光膜ＬＳＭは、遮光構造ＬＳＳを介して第２導電型の第２半導体領域３１５および／または第２導電型の第４半導体領域１３１５に電気的に接続されうる。遮光構造ＬＳＳは、例えば、１又は複数の壁を含みうる。該１又は複数の壁は、ピニング層３３１を貫通して第２導電型の第２半導体領域３１５および／または第２導電型の第４半導体領域１３１５に電気的に接続されうる。

以下、図１２、図１３を参照しながら第２実施形態の光電変換装置１００の構成を説明する。第２実施形態の光電変換装置１００は、図６、図７Ａ、図７Ｂを参照して説明された第１構成例に係る構成を有する光電変換装置１００に電荷排出部１３５０を適用した例を提供する。既に説明した事項と重複した事項については説明を省略する。第２実施形態の光電変換装置１００は、電荷排出部１３５０の構成、および／または、電荷排出部１３５０に供給される電圧が第１実施形態の光電変換装置１００と異なる。

第２実施形態の光電変換装置１００は、電圧生成部ＶＧを備えうる。電圧生成部ＶＧは、第１導電型の第３半導体領域１３１１に供給される電圧（電位）を生成しうる。他の観点において、電圧生成部ＶＧは、第１導電型の第３半導体領域１３１１と第２導電型の第４半導体領域１３１５との間に供給される電圧を生成しうる。電圧生成部ＶＧは、例えば、複数のパッド電極ＰＥのうちの１つのパッド電極ＰＥに供給される電圧を変圧することによって、第１導電型の第３半導体領域１３１１に供給される電圧（電位）を生成しうる。電圧生成部ＶＧは、例えば、回路基板４０１に配置されうる。このような構成に代えて、第１導電型の第３半導体領域１３１１に供給される電圧（電位）は、光電変換装置１００の外部から供給されてもよい。

電荷排出部１３５０に供給される電圧、換言すると、第１導電型の第３半導体領域１３１１と第２導電型の第４半導体領域１３１５との間に供給される電圧は、画素アレイ領域１２のアノードとカソードとの間に供給される電圧よりも小さい。一例において、電荷排出部１３５０に供給される電圧は、画素アレイ領域１２のアノードとカソードとの間に供給される電圧の１／２以下でありうる。あるいは、第１導電型の第３半導体領域１３１１に供給される電圧（電位）は、光電変換装置１００における接地電位であってもよい。これは、光電変換装置１００の構造の単純化に有利である。

第１導電型の第３半導体領域１３１１の周囲に発生する電界が十分に弱い場合、第１実施形態における電荷排出部１３５０に設けられたような第５半導体領域１３１３は取り除かれてもよい。図１２、図１３には、第５半導体領域１３１３は取り除かれた電荷排出部１３５０が例示されている。また、本電圧を図７Ａおよび図７Ｂに示すような絶縁分離部を有する構成に適用することもできる。

以下、図１４、図１５Ａ、図１５Ｂを参照しながら第３実施形態の光電変換装置１００の構成を説明する。第３実施形態の光電変換装置１００は、図６、図７Ａ、図７Ｂを参照して説明された第１構成例に係る構成を有する光電変換装置１００に電荷排出部１３５０を適用した例を提供する。既に説明した事項と重複した事項については説明を省略する。第３実施形態の光電変換装置１００は、絶縁分離部３２４を備える点で第１実施形態の光電変換装置１００と異なる。また、例えば、第３実施形態の光電変換装置１００は、凹凸構造３２５を備える点で第１実施形態の光電変換装置１００と異なる。なお、図１５Ａおよび図１５Ｂに示す凹凸構造３２５は、図７Ａおよび図７Ｂに示す凹凸構造３２５と同様である。

複数の画素１０１における互いに隣り合う画素１０１の間には、第２導電型の分離領域３１４が配置されうる。同様に、画素アレイ領域１２と周辺領域１３との間に第２導電型の分離領域３１４が配置されうる。第２導電型の分離領域３１４と第１面Ｓ１との間には、第２導電型の分離領域３１４に電気的に接続されるように第２導電型のコンタクト領域３１８が配置されうる。第２導電型のコンタクト領域３１８における第２導電型の不純物濃度は、第２導電型の分離領域３１４における第２導電型の不純物濃度よりも高い。第２導電型の分離領域３１４は、アノードとしての第２導電型の第２半導体領域３１５と電気的に接続されるように配置されうる。第２導電型のコンタクト領域３１８には、第１配線構造３０３に配置された導電経路を介してアノード電圧（アノード電位）が供給され、これによりアノードとしての第２導電型の第２半導体領域３１５にアノード電圧（アノード電位）が供給されうる。

画素アレイ領域１２において、第２導電型の分離領域３１４の中に絶縁分離部３２４が配置されてもよい。同様に、周辺領域１３において、第２導電型の分離領域３１４の中に絶縁分離部３２４が配置されてもよい。絶縁分離部３２４は、分離領域３１４に設けられた溝と、少なくとも該溝の表面（内面）を覆うように配置された絶縁体とを含みうる。該絶縁体は、膜でもよく、該膜の内側には、絶縁材料または導電材料が充填されうる。そのような膜は、ピニング層３３１であってもよい。絶縁分離部３２４は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）と呼ばれうる。絶縁分離部３２４あるいは溝は、第１半導体層３０２を貫通するように配置されてもよいし、第１半導体層３０２を貫通しないように配置されてもよい。また、図１５Ａに示すように、開口ＯＰを挟むように複数の絶縁分離部を設けてもよい。絶縁分離部の絶縁材料と第１半導体層３０２との屈折率差によって、開口ＯＰからの光の入射を低減することができる。

画素アレイ領域１２において、絶縁分離部３２４あるいは溝は、第２導電型の分離領域３１４を１つの画素１０１の側の分離領域と隣の画素１０１の側の分離領域とに電気的に分離しうる。同様に、周辺領域１３において、絶縁分離部３２４あるいは溝は、第２導電型の分離領域３１４を画素アレイ領域１２の側の第１分離領域３１４Ａと周辺領域１３の側の第２分離領域３１４Ｂとに電気的に分離するように配置されうる。第１半導体層３０２に対して積層された第１配線構造３０３は、第１分離領域に３１４Ａに対して電位を与える第１導電路、および、第２分離領域３１４Ｂに対して電位を与える第２導電路を有しうる。該第１導電路と該第２導電路とは、第１配線構造３０３の中において電気的に接続されてよい。導電路は、例えば、コンタクトプラグ、配線などを含みうる。

以下、図１６Ａ、図１６Ｂを参照しながら第４実施形態の光電変換装置１００の構成を説明する。第４実施形態の光電変換装置１００は、図６、図７Ａ、図７Ｂを参照して説明された第１構成例に係る構成を有する光電変換装置１００に電荷排出部１３５０を適用した例を提供する。既に説明した事項と重複した事項については説明を省略する。第４実施形態の光電変換装置１００は、第３実施形態の光電変換装置１００から第２導電型の半導体領域１３１５を除去した構成を有する。なお、図１６Ａおよび図１６Ｂに示す凹凸構造３２５は、図７Ａおよび図７Ｂに示す凹凸構造３２５と同様である。

第４実施形態においても、周辺領域１３に設けられた電荷排出部１３５０は、周辺領域１３に入射した光によって発生した電子および正孔を排出するように動作しうる。ここで、第１導電型がｎ型であり、第２導電型がｐ型である場合、発生した電子は第１導電型の第３半導体領域１３１１に引き込まれて排出されうる。一方、発生した正孔はピニング層３３１によって半導体領域３１６の表面近傍（第２面Ｓ２の近傍）に誘起される電荷によって該表面近傍に形成される第２導電型の半導体領域、分離領域３１４および第２導電型の第２半導体領域３１５を通して排出されうる。このようにピニング層３３１によって誘起される電荷によって半導体領域３１６の表面領域に形成される第２導電型の半導体領域は、前述の第４半導体領域１３１５（延設部ＥＰ）と同様に機能する。第２導電型がｐ型である場合、ピニング層３３１によって誘起される電荷は、正孔である。

以下、図１７を参照しながら第５実施形態の光電変換装置１００の構成を説明する。第７実施形態の光電変換装置１００は、図８、図９Ａ、図９Ｂを参照して説明された第２構成例に係る構成を有する光電変換装置１００に電荷排出部１３５０を適用した例を提供する。既に説明した事項と重複した事項については説明を省略する。第１乃至第４実施形態も、図８、図９Ａ、図９Ｂを参照して説明された第２構成例に係る構成を有する光電変換装置１００に適用することができる。なお、図１７に示す凹凸構造３２５は、図９Ａおよび図９Ｂに示す凹凸構造３２５と同様である。

以下、第１乃至第５実施形態を通して例示的に説明された光電変換装置が組み込まれた光電変換システムについて例示的に説明する。図１８には、光電変換システムの一例が示されている。第１乃至第５実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。

光電変換システムは、例えば、撮像システムＳＹＳとして構成される。撮像システムＳＹＳは、カメラや撮影機能を有する情報端末である。撮像装置ＩＳは、撮像デバイスＩＣとして構成された光電変換装置１００を収容するパッケージＰＫＧをさらに備えることもできる。パッケージＰＫＧは、撮像デバイスＩＣが固定された基体と、撮像デバイスＩＣに対向する蓋体と、基体に設けられた端子と撮像デバイスＩＣに設けられた端子とを接続する接続部材と、を含みうる。撮像装置ＩＳは共通のパッケージＰＫＧに複数の撮像デバイスＩＣを並べて搭載することもできる。また、撮像装置ＩＳは共通のパッケージＰＫＧに撮像デバイスＩＣと他の半導体デバイスＩＣとを重ねて搭載することもできる。

撮像システムＳＹＳは、撮像装置ＩＳに結像する光学系ＯＵを備え得る。また、撮像システムＳＹＳは、撮像装置ＩＳを制御する制御装置ＣＵ、撮像装置ＩＳから得られた信号を処理する処理装置ＰＵ、撮像装置ＩＳから得られた画像を表示する表示装置ＤＵの少なくともいずれかを備え得る。また、撮像システムＳＹＳは、撮像装置ＩＳから得られた画像を記憶する記憶装置ＭＵを備えてもよい。

図１９（ａ）には、車載カメラに適用された光電変換システムの構成が例示されている。光電変換システム２３００は、撮像装置２３１０として構成された光電変換装置１００を有しうる。光電変換システム２３００は、撮像装置２３１０により取得された複数の画像データに対し画像処理を行う画像処理部２３１２と、光電変換システム２３００により取得された複数の画像データから視差（視差画像の位相差）を算出する視差取得部２３１４を有する。また、光電変換システム２３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部２３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２３１８と、を有する。ここで、視差取得部２３１４や距離取得部２３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム２３００は車両情報取得装置２３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム２３００は、衝突判定部２３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御部である制御ＥＣＵ２３３０が接続されている。また、光電変換システム２３００は、衝突判定部２３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２３４０とも接続されている。例えば、衝突判定部２３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザーに警告を行う。本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム２３００で撮像する。図１９（ｂ）には、車両前方（撮像範囲２３５０）を撮像するように構成された光電変換システムが示されている。車両情報取得装置２３２０は、光電変換システム２３００ないしは撮像装置２３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

図２０には、距離画像センサとして構成された光電変換システムの構成が例示されている。距離画像センサ４０は、光学系４０７、光電変換装置４０８、画像処理回路４０４、モニタ４０５、およびメモリ４０６を備えて構成される。そして、距離画像センサ４０は、光源装置４０９から被写体に向かって投光され、被写体の表面で反射された光（変調光やパルス光）を受光することにより、被写体までの距離に応じた距離画像を取得することができる。

光学系４０７は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を光電変換装置４０８に導き、光電変換装置４０８の受光面（センサ部）に結像させる。光電変換装置４０８としては、上述した各実施形態の光電変換装置が適用され、光電変換装置４０８から出力される受光信号から求められる距離を示す距離信号が画像処理回路４０４に供給される。

画像処理回路４０４は、光電変換装置４０８から供給された距離信号に基づいて距離画像を構築する画像処理を行う。そして、その画像処理により得られた距離画像（画像データ）は、モニタ４０５に供給されて表示されたり、メモリ４０６に供給されて記憶（記録）されたりする。このように構成されている距離画像センサ４０では、上述した光電変換装置を適用することで、画素の特性向上に伴って、例えば、より正確な距離画像を取得することができる。

図２１には、内視鏡手術システムとして構成された光電変換システムの構成が例示されている。図２１には、術者（医師）１１３１が、内視鏡手術システム１１５０を用いて、患者ベッド１１３３上の患者１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１５０は、内視鏡１１００と、術具１１１０と、内視鏡下手術のための各種の装置が搭載されたカート１１３４と、から構成される。

内視鏡１１００は、先端から所定の長さの領域が患者１１３２の体腔内に挿入される鏡筒１１０１と、鏡筒１１０１の基端に接続されるカメラヘッド１１０２と、から構成される。図示する例では、硬性の鏡筒１１０１を有するいわゆる硬性鏡として構成される内視鏡１１００を図示しているが、内視鏡１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。

鏡筒１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１００には光源装置１２０３が接続されており、光源装置１２０３によって生成された光が、鏡筒１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

カメラヘッド１１０２の内部には光学系及び光電変換装置が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該光電変換装置に集光される。当該光電変換装置によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該光電変換装置としては、前述の各実施形態に記載の光電変換装置を用いることができる。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１３５に送信される。

ＣＣＵ１１３５は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１００及び表示装置１１３６の動作を統括的に制御する。さらに、ＣＣＵ１１３５は、カメラヘッド１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。

表示装置１１３６は、ＣＣＵ１１３５からの制御により、当該ＣＣＵ１１３５によって画像処理が施された画像信号に基づく画像を表示する。光源装置１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１００に供給する。入力装置１１３７は、内視鏡手術システム１１５０に対する入力インターフェースである。ユーザーは、入力装置１１３７を介して、内視鏡手術システム１１５０に対して各種の情報の入力や指示入力を行うことができる。処置具制御装置１１３８は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１２の駆動を制御する。

内視鏡１１００に術部を撮影する際の照射光を供給する光源装置１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

また、光源装置１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

また、光源装置１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用する。具体的には、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

図２２（ａ）には、眼鏡１６００（スマートグラス）として構成された構成された光電変換システムの構成が例示されている。眼鏡１６００は、光電変換装置１００が適用された光電変換装置１６０２を有する。光電変換装置１６０２は、上記の各実施形態に記載の光電変換装置である。また、レンズ１６０１の裏面側には、ＯＬＥＤやＬＥＤ等の発光装置を含む表示装置が設けられていてもよい。光電変換装置１６０２は１つでもよいし、複数でもよい。また、複数種類の光電変換装置を組み合わせて用いてもよい。光電変換装置１６０２の配置位置は、図２２（ａ）に限定されない。

眼鏡１６００は、制御装置１６０３をさらに備える。制御装置１６０３は、光電変換装置１６０２と上記の表示装置に電力を供給する電源として機能する。また、制御装置１６０３は、光電変換装置１６０２と表示装置の動作を制御する。レンズ１６０１には、光電変換装置１６０２に光を集光するための光学系が形成されている。

図２２（ｂ）には、眼鏡１６１０（スマートグラス）構成された光電変換システムの構成が例示されている。眼鏡１６１０は、制御装置１６１２を有しており、制御装置１６１２に、光電変換装置１６０２に相当する光電変換装置と、表示装置が搭載される。レンズ１６１１には、制御装置１６１２内の光電変換装置と、表示装置からの発光を投影するための光学系が形成されており、レンズ１６１１には画像が投影される。制御装置１６１２は、光電変換装置および表示装置に電力を供給する電源として機能するとともに、光電変換装置および表示装置の動作を制御する。制御装置は、装着者の視線を検知する視線検知部を有してもよい。視線の検知は赤外線を用いてよい。赤外発光部は、表示画像を注視しているユーザーの眼球に対して、赤外光を発する。発せられた赤外光の眼球からの反射光を、受光素子を有する撮像部が検出することで眼球の撮像画像が得られる。平面視における赤外発光部から表示部への光を低減する低減手段を有することで、画像品位の低下を低減する。

赤外光の撮像により得られた眼球の撮像画像から表示画像に対するユーザーの視線を検出する。眼球の撮像画像を用いた視線検出には任意の公知の手法が適用できる。一例として、角膜での照射光の反射によるプルキニエ像に基づく視線検出方法を用いることができる。より具体的には、瞳孔角膜反射法に基づく視線検出処理が行われる。瞳孔角膜反射法を用いて、眼球の撮像画像に含まれる瞳孔の像とプルキニエ像とに基づいて、眼球の向き（回転角度）を表す視線ベクトルが算出されることにより、ユーザーの視線が検出される。

本実施形態の表示装置は、受光素子を有する光電変換装置を有し、光電変換装置からのユーザーの視線情報に基づいて表示装置の表示画像を制御してよい。

具体的には、表示装置は、視線情報に基づいて、ユーザーが注視する第１の視界領域と、第１の視界領域以外の第２の視界領域とを決定される。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。表示装置の表示領域において、第１の視界領域の表示解像度を第２の視界領域の表示解像度よりも高く制御してよい。つまり、第２の視界領域の解像度を第１の視界領域よりも低くしてよい。

また、表示領域は、第１の表示領域、第１の表示領域とは異なる第２の表示領域とを有し、視線情報に基づいて、第１の表示領域および第２の表示領域から優先度が高い領域を決定されてよい。第１の視界領域、第２の視界領域は、表示装置の制御装置が決定してもよいし、外部の制御装置が決定したものを受信してもよい。優先度の高い領域の解像度を、優先度が高い領域以外の領域の解像度よりも高く制御してよい。つまり優先度が相対的に低い領域の解像度を低くしてよい。

なお、第１の視界領域や優先度が高い領域の決定には、ＡＩを用いてもよい。ＡＩは、眼球の画像と当該画像の眼球が実際に視ていた方向とを教師データとして、眼球の画像から視線の角度、視線の先の目的物までの距離を推定するよう構成されたモデルであってよい。ＡＩプログラムは、表示装置が有しても、光電変換装置が有しても、外部装置が有してもよい。外部装置が有する場合は、通信を介して、表示装置に伝えられる。

視認検知に基づいて表示制御する場合、外部を撮像する光電変換装置を更に有するスマートグラスに好ましく適用できる。スマートグラスは、撮像した外部情報をリアルタイムで表示することができる。

上記の実施形態の光電変換装置１００は、以下に例示されるようなスマートフォンやタブレットなどの電子機器に適用されてもよい。図２３には、固体撮像装置として構成された光電変換装置１００が搭載された電子機器１２０の外観の一例を示す図である。図２３のＡには、電子機器１２０の表面側が示されており、図２３のＢには、電子機器１２０の背面側が示されている。

図２３のＡに示すように、電子機器１２０の表面の中央には、画像を表示するディスプレイ１２１が配置されている。そして、電子機器１２０の表面の上辺に沿って、光電変換装置１００が用いられるフロントカメラ１２２－１および１２２－２、赤外光を発光するＩＲ光源１２３、並びに、可視光を発光する可視光源１２４が配置されている。

また、図２３のＢに示すように、電子機器１２０の背面の上辺に沿って、光電変換装置１００が用いられるリアカメラ１２５－１および１２５－２、赤外光を発光するＩＲ光源１２６、並びに、可視光を発光する可視光源１２７が配置されている。

このように構成されている電子機器１２０では、上述した光電変換装置１００を適用することで、例えば、より高感度な画像を撮像することができる。なお、光電変換装置１００は、その他、赤外線センサや、アクティブ赤外線光源を用いた測距センサ、セキュリティカメラ、個人または生体認証カメラなどの電子機器に適用することができ。これにより、それらの電子機器の感度や性能などの向上を図ることができる。また、光源電力の削減によるシステムの低消費電力化を実現することができる。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１２：画素アレイ領域、１３：周辺領域、３０１：センサ基板、３０２：第１半導体層、３０３：第１配線構造、Ｓ１：第１面、Ｓ２：第２面、３１１：第１半導体領域、３１５：第２半導体領域、１３１１：第３半導体領域、１３１５：第４半導体領域、１３１３：第５半導体領域

Claims (19)

1. 複数の画素を有する画素アレイ領域と、前記画素アレイ領域の周辺に配置された周辺領域とを含む半導体層を有する光電変換装置であって、
   前記半導体層は、第１面および第２面を有し、
   前記画素アレイ領域の各画素は、前記第１面の側に配置された第１導電型の第１半導体領域と、前記第２面の側に配置された第２導電型の第２半導体領域と、を含み、前記第１半導体領域と前記第２半導体領域との間に、アバランシェ倍増動作を引き起こしうる所定電圧が供給され、
   前記周辺領域は、前記第１面の側に配置された前記第１導電型の第３半導体領域と、前記第３半導体領域から離隔して配置された前記第２導電型の第４半導体領域と、前記第３半導体領域と前記第４半導体領域との間に、前記第３半導体領域に近接して配置された前記第１導電型の第５半導体領域と、を含み、
   前記第５半導体領域における前記第１導電型の不純物濃度は、前記第３半導体領域における前記第１導電型の不純物濃度より低く、前記第３半導体領域と前記第４半導体領域との間に電圧が供給される、
   ことを特徴とする光電変換装置。
2. 前記第３半導体領域と前記第４半導体領域との間に供給される前記電圧は、前記所定電圧である、
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記第５半導体領域は、前記第３半導体領域を取り囲むように配置されている、
   ことを特徴とする請求項１又は２に記載の光電変換装置。
4. 複数の画素を有する画素アレイ領域と、前記画素アレイ領域の周辺に配置された周辺領域とを含む半導体層を有する光電変換装置であって、
   前記半導体層は、第１面および第２面を有し、
   前記画素アレイ領域の各画素は、前記第１面の側に配置された第１導電型の第１半導体領域と、前記第２面の側に配置された第２導電型の第２半導体領域と、を含み、前記第１半導体領域と前記第２半導体領域との間に、アバランシェ倍増動作を引き起こしうる所定電圧が供給され、
   前記周辺領域は、前記第１面の側に配置された前記第１導電型の第３半導体領域と、前記第３半導体領域から離隔して配置された前記第２導電型の第４半導体領域と、を含み、
   前記第３半導体領域と前記第４半導体領域との間に前記所定電圧より低い電圧が供給される、
   ことを特徴とする光電変換装置。
5. 前記第１面からの前記第３半導体領域の深さは、前記第１面からの前記第１半導体領域の深さと等しい、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記第１面からの前記第４半導体領域の深さは、前記第１面からの前記第２半導体領域の深さと等しい、
   ことを特徴とする請求項５に記載の光電変換装置。
7. 前記第２半導体領域および前記第４半導体領域に接するように配置されたピニング層を更に含む、
   ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記画素アレイ領域と前記周辺領域との間に前記第２導電型の分離領域が配置されている、
   ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
9. 前記第４半導体領域と前記分離領域とが電気的に接続されている、
   ことを特徴とする請求項８に記載の光電変換装置。
10. 前記分離領域の中に絶縁分離部が設けられている、
    ことを特徴とする請求項８又は９に記載の光電変換装置。
11. 前記絶縁分離部は、前記半導体層を貫通するように配置されている、
    ことを特徴とする請求項１０に記載の光電変換装置。
12. 前記絶縁分離部は、前記分離領域を前記画素アレイ領域の側の第１分離領域と前記周辺領域の側の第２分離領域とに電気的に分離するように配置されている、
    ことを特徴とする請求項１１に記載の光電変換装置。
13. 前記第１分離領域に対して電位を与える第１導電路、および、前記第２分離領域に対して電位を与える第２導電路が前記半導体層に対して積層された配線構造の中に設けられている、
    ことを特徴とする請求項１２に記載の光電変換装置。
14. 前記第１導電路と前記第２導電路とは、前記配線構造の中において電気的に接続されている、
    ことを特徴とすることを特徴とする請求項１３に記載の光電変換装置。
15. 前記分離領域の中に溝が設けられ、
    前記第２半導体領域および前記第４半導体領域に接するように、かつ、前記溝の表面を覆うように配置されたピニング層を更に備える、
    ことを特徴とする請求項８乃至１４のいずれか１項に記載の光電変換装置。
16. 前記複数の画素における互いに隣り合う画素の間に前記第２導電型の分離領域が配置されている、
    ことを特徴とする請求項８乃至１５のいずれか１項に記載の光電変換装置。
17. 前記第２面の上に配置された遮光膜を更に備え、
    前記遮光膜は、前記第４半導体領域と電気的に接続されている、
    ことを特徴とする請求項１乃至１６のいずれか１項に記載の光電変換装置。
18. 前記周辺領域には、前記第３半導体領域を含む複数の第３半導体領域が所定ピッチで配置され、
    前記所定ピッチは、前記複数の画素の配列ピッチよりも大きい、
    ことを特徴とする請求項１乃至１７のいずれか１項に記載の光電変換装置。
19. 請求項１乃至１８のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とす
    光電変換システム。

Images