JP2023096408A - エピタキシャルウェーハの製造方法 - Google Patents

エピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
JP2023096408A
JP2023096408A JP2021212153A JP2021212153A JP2023096408A JP 2023096408 A JP2023096408 A JP 2023096408A JP 2021212153 A JP2021212153 A JP 2021212153A JP 2021212153 A JP2021212153 A JP 2021212153A JP 2023096408 A JP2023096408 A JP 2023096408A
Authority
JP
Japan
Prior art keywords
heater
ratio
output ratio
resistivity
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021212153A
Other languages
English (en)
Inventor
友朗 川端
Tomoaki Kawabata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2021212153A priority Critical patent/JP2023096408A/ja
Priority to CN202211661401.2A priority patent/CN116364583A/zh
Publication of JP2023096408A publication Critical patent/JP2023096408A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】スリップ欠陥の発生が抑制されるとともにウェーハ面内における抵抗率の均一性が高いエピタキシャルウェーハの製造方法を提供する。【解決手段】気相成長装置のヒータ出力比の設定方法は、上部ヒータの出力比と下部ヒータの出力比との第１の組合せを複数設定し、エピタキシャル膜を形成する。形成された複数のエピタキシャルウェーハの面内抵抗率を複数点測定し、抵抗率の面内測定値と、上部ヒータ出力比及び下部ヒータ出力比との相関から抵抗率の面内分布を予測し、抵抗率の面内分布が所定範囲になる上部ヒータ出力比と下部ヒータ出力比との第２の組合せを抽出し、第２の組合せにてエピタキシャル膜を形成する。得られたエピタキシャルウェーハのスリップ欠陥の発生状況を検査し、当該スリップ欠陥の発生状況が所定範囲になる上部ヒータ出力比と下部ヒータ出力比との第３の組合せを抽出する。【選択図】図２

Description

本発明は、エピタキシャルウェーハの製造方法に関するものである。
シリコンなどのエピタキシャルウェーハの製造方法として、昇温工程及びプリベーク工程は、均一なウェーハ面内温度分布で行い、エピタキシャル成膜工程は、ウェーハ外周部の温度が低い温度分布で実施する方法が知られている（特許文献１参照）。
この製造方法では、ウェーハ面内温度分布（％）を｛ウェーハ中心部の温度（℃）－ウェーハ外周から５ｍｍ内側の点の温度（℃）｝／ウェーハ中心部の温度（℃）×１００（％）と定義した場合、昇温工程及びプリベーク工程は、均一なウェーハ面内温度分布（－０．５～＋０．５％）で行い、エピタキシャル成膜工程は、ウェーハ外周部の温度が低い温度分布（０．５％～３％）で実施する。
特許第５７８０４９１号公報
シリコンウェーハのスリップ欠陥は、主に熱処理中のウェーハを支持する部材とウェーハとの接触点での熱応力により発生するものであり、特に昇温中に発生すると考えられている。また、不純物が添加されたシリコンウェーハに、エピタキシャル膜を成長させるべくシリコンウェーハを加熱すると、ウェーハに添加した不純物がウェーハから飛び出し、成長中のエピタキシャル膜中に取り込まれる、いわゆるオートドープ現象が発生し、ウェーハ面内における抵抗率分布が不均一になる。これを抑制するために、ウェーハの外周部の温度をウェーハの中心部の温度よりも低くなるように加熱することが行われている。
すなわち、ウェーハ面内における抵抗率の均一性を改善するためには、ウェーハの外周部の温度をウェーハの中心部の温度よりも低くしたウェーハ面内の温度分布が望ましいが、スリップ欠陥の発生を抑制するためには、ウェーハの外周部の温度とウェーハの中心部の温度とが同じ温度分布となることが望ましい。このように、ウェーハ面内における抵抗率の均一性とスリップ欠陥の発生防止という２つの品質の最適条件が相反するため、両者を両立させることが困難であった。
上記従来技術では、昇温工程及びプリベーク工程は、スリップ欠陥の発生が抑制される均一なウェーハ面内温度分布（－０．５～＋０．５％）で行い、エピタキシャル成膜工程は、抵抗率分布が良好になるウェーハ外周部の温度が低い温度分布（０．５％～３％）で行うことでこの課題を解決している。
しかしながら、上記技術概要に従って、昇温工程及びプリベーク工程は、スリップ欠陥の発生が抑制される温度分布に調整し、エピタキシャル成膜工程は、抵抗率分布が良好になる温度分布に調整しても、エピタキシャル成膜工程の温度分布が、スリップ欠陥の発生が抑制される温度分布から外れていると、スリップ欠陥が発生してしまうという問題がある。
本発明が解決しようとする課題は、スリップ欠陥の発生が抑制されるとともにウェーハ面内における抵抗率の均一性が高いエピタキシャルウェーハを製造することができる方法を提供することである。
本発明は、成膜チャンバの上部に配置された上部ヒータと、前記成膜チャンバの下部に配置された下部ヒータとを用い、前記成膜チャンバ内のウェーハに対し、上部側からは上部ヒータ出力比で加熱するとともに、下部側からは下部ヒータ出力比で加熱し、前記ウェーハにエピタキシャル膜を形成するエピタキシャルウェーハの製造方法であって、
前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第１の組合せを複数設定し、当該設定された複数の第１の組合せにて前記エピタキシャル膜を形成し、得られた複数のエピタキシャルウェーハの面内抵抗率を複数点測定し、当該複数のエピタキシャルウェーハの抵抗率の面内測定値と、上部ヒータ出力比及び下部ヒータ出力比との相関から抵抗率の面内分布を予測し、
当該予測された抵抗率の面内分布が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第２の組合せを抽出し、当該第２の組合せにて前記エピタキシャル膜を形成し、得られたエピタキシャルウェーハのスリップ欠陥の発生状況を検査し、当該スリップ欠陥の発生状況が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第３の組合せを抽出し、
前記第３の組合せを製造時の上部ヒータ出力比及び下部ヒータ出力比に設定するエピタキシャルウェーハの製造方法によって上記課題を解決する。
また本発明は、成膜チャンバの上部に配置された上部ヒータと、前記成膜チャンバの下部に配置された下部ヒータとを用い、成膜チャンバ内のウェーハに対し、上部側からは上部ヒータ出力比で加熱するとともに、下部側からは下部ヒータ出力比で加熱し、前記ウェーハにエピタキシャル膜を形成する気相成長装置のヒータ出力比の設定方法であって、
前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第１の組合せを複数設定し、当該設定された複数の第１の組合せにて前記エピタキシャル膜を形成し、得られた複数のエピタキシャルウェーハの面内抵抗率を複数点測定し、当該複数のエピタキシャルウェーハの抵抗率の面内測定値と、上部ヒータ出力比及び下部ヒータ出力比との相関から抵抗率の面内分布を予測し、
当該予測された抵抗率の面内分布が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第２の組合せを抽出し、当該第２の組合せにて前記エピタキシャル膜を形成し、得られたエピタキシャルウェーハのスリップ欠陥の発生状況を検査し、当該スリップ欠陥の発生状況が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第３の組合せを抽出し、
前記第３の組合せを製造時の上部ヒータ出力比及び下部ヒータ出力比に設定する気相成長装置のヒータ出力比の設定方法によって上記課題を解決する。
上記発明において、前記成膜チャンバの上部には、ウェーハ外周部を加熱する上部外側ヒータと、中心部を加熱する上部内側ヒータが配置され、前記成膜チャンバの下部にはウェーハを載置するサセプタの裏面の外周部を加熱する下部外側ヒータと、中心部を加熱する下部内側ヒータが配置され、
前記上部ヒータ出力比は、前記上部内側ヒータの出力及び前記上部外側ヒータの出力の総和に対する前記上部内側ヒータの出力の比率を含み、下部ヒータ出力比は、前記下部内側ヒータの出力及び前記下部外側ヒータの出力の総和に対する前記下部内側ヒータの出力の比率を含む。
上記発明において、前記第１の組合せにより得られた複数のエピタキシャルウェーハの抵抗率を、複数の基準測定点において測定し、各基準測定点における抵抗率の偏差を求め、当該偏差と、前記上部側の上部ヒータ出力比及び前記下部側の下部ヒータ出力比との相関を求め、当該相関から抵抗率の面内分布を予測する。
上記発明において、前記第１の組合せにより得られた複数のエピタキシャルウェーハの抵抗率を、複数の基準測定点において測定し、各基準測定点における抵抗率の差分と和分とを求め、当該差分及び和分と、前記上部側の上部ヒータ出力比及び前記下部側の下部ヒータ出力比との相関を求め、当該相関から抵抗率の面内分布を予測する。
本発明によれば、スリップ欠陥の発生が抑制されるとともにウェーハ面内における抵抗率の均一性が高いエピタキシャルウェーハを製造することができる方法を提供することができる。
本発明の一実施の形態に係る気相成長装置を示す断面図である。 本発明の一実施の形態に係る気相成長装置の各ヒータのヒータ出力比の設定方法を示す工程図である。 本発明の実施例１における図２のステップＳ１の結果を示す図である。 抵抗率の測定点を示すウェーハの平面図である。 本発明の実施例１における図２のステップＳ２～Ｓ３の結果を示す図である。 本発明の実施例１における図２のステップＳ５の結果を示す図である。 本発明の実施例１に対する比較例１の結果を示す図である。 本発明の実施例２における図２のステップＳ１の結果を示す図である。 本発明の実施例２における図２のステップＳ２～Ｓ３の結果を示す図である。 本発明の実施例２における図２のステップＳ５の結果を示す図である。 本発明の実施例２に対する比較例２の結果を示す図である。
図１は、本発明の一実施の形態に係る気相成長装置１を示す断面図である。本実施形態の気相成長装置１は、ドーム取付体１１に上側ドーム１２と下側ドーム１３を取り付けてなる成膜チャンバ１４を有する。成膜チャンバ１４を構成する上側ドーム１１および下側ドーム１２は、石英等の透明な材料からなる。また、成膜チャンバ１４の内部には、ウェーハＷが載置されるサセプタ１５が設けられている。サセプタ１５は、たとえば炭素基材の表面にＳｉＣ被膜をコーティングした材料等により形成され、たとえばウェーハＷの裏面の外周を支持する。そして、サセプタ１５は、エピタキシャル成長処理時に、ウェーハＷが載置された状態で、サセプタ支持体１６により一定の回転速度で回転する。
成膜チャンバ１４の上方および下方には、複数のヒータ１７Ａ～１７Ｄが設けられ、これにより成膜チャンバ１４内に投入されたウェーハＷが所定温度に加熱される。本実施形態のヒータ１７Ａ～１７Ｄは、たとえばハロゲンランプ等からなり、成膜チャンバ１４の上部外側に配置された上部外側ヒータ１７Ａと、上部内側に配置された上部内側ヒータ１７Ｂと、成膜チャンバ１４の下部外側に配置された下部外側ヒータ１７Ｃと、下部内側に配置された下部内側ヒータ１７Ｄとを含む。
これら上部外側ヒータ１７Ａ、上部内側ヒータ１７Ｂ、下部外側ヒータ１７Ｃ及び下部内側ヒータ１７Ｄは、平面視及び底面視において、サセプタ１５に載置されるウェーハＷの中心点を中心にして、複数のヒータが放射状に等間隔に配置されている。そして、上部外側ヒータ１７Ａは、主としてウェーハＷの上部の外周部に加熱エネルギを供給し、上部内側ヒータ１７Ｂは、主としてウェーハＷの上部の中心部に加熱エネルギを供給し、下部外側ヒータ１７Ｃは、主としてサセプタ１５を介してウェーハＷの下部の外周部に加熱エネルギを供給し、下部内側ヒータ１７Ｄは、主としてサセプタ１５を介してウェーハＷの下部の中心部に加熱エネルギを供給する。
これらそれぞれのヒータ１７Ａ～１７Ｄに供給される電力は、加熱制御装置１８により供給され、それぞれのヒータ１７Ａ～１７Ｄが互いに独立して制御される。そして、後述するヒータ出力比設定方法により設定された指令に応じて、加熱制御装置１８により各ヒータ１７Ａ～１７Ｄの加熱エネルギが調節される。それぞれのヒータ１７Ａ～１７Ｄに供給される電力を設定するためのヒータ出力比の設定方法は後述する。
成膜チャンバ１４の側面にはガス導入口１９が設けられ、これに対向する成膜チャンバ１４の側面にはガス排出口２０が設けられている。ガス導入口１９からは、反応ガスが成膜チャンバ１４内に導入され、導入された反応ガスはウェーハＷの表面を通過してエピタキシャル膜を成長させた後、ガス排出口２０より気相成長装置１外へ排出される。たとえば、シリコンエピタキシャル膜を形成する場合の反応ガスは、ジクロロシランＳｉＨ２Ｃｌ２やトリクロロシランＳｉＨＣｌ３等のＳｉソースを水素ガスで希釈し、それにドーパントを微量混合してなる反応ガスである。
次に、それぞれのヒータ１７Ａ～１７Ｄに供給される電力を設定するためのヒータ出力比の設定方法を説明する。既述したとおり、シリコンウェーハにシリコンエピタキシャル膜を形成する場合、ウェーハ面内におけるエピタキシャル膜の抵抗率の均一性が良好なことと、スリップ欠陥が発生しないことが必要とされる。ウェーハ面内におけるエピタキシャル膜の抵抗率の均一性を良好にするためには、ウェーハの外周部の温度をウェーハの中心部の温度よりも低くしたウェーハ面内温度分布になることが望ましい。これに対し、スリップ欠陥の発生を抑制するためには、ウェーハの外周部の温度とウェーハの中心部の温度とが同じ温度分布となることが望ましい。このように、ウェーハ面内における抵抗率の均一性とスリップ欠陥の発生防止という２つの品質の最適条件が相反するため、両者を両立させることが困難である。
ここで、エピタキシャル膜の抵抗率は、エピタキシャル膜を形成するウェーハの表面（図１において上側の面）の温度分布に影響を受けることから、ウェーハの表面を直接加熱する上部外側ヒータ１７Ａと上部内側ヒータ１７Ｂとの出力比（＝加熱エネルギの供給比）により大きな影響を受ける。これに対し、スリップ欠陥が発生する起源は、ウェーハＷとサセプタ１５との接触位置に生じるキズ・応力であるから、この接触位置の温度環境がスリップ欠陥の発生に影響する。サセプタ１５の温度は、下部外側ヒータ１７Ｃと下部内側ヒータ１７Ｄとの出力比により強い影響を受けることから、スリップ欠陥の発生は、下部外側ヒータ１７Ｃと下部内側ヒータ１７Ｄとの出力比により大きな影響を受ける。
こうした観点から、本実施形態の気相成長装置１では、４つのヒータ１７Ａ～１７Ｄをそれぞれ互いに独立制御することを前提にし、上部外側ヒータ１７Ａと上部内側ヒータ１７Ｂとの出力比（以下、上部ヒータの出力比ＰＵともいう。）及び下部外側ヒータ１７Ｃと下部内側ヒータ１７Ｄとの出力比（以下、下部ヒータの出力比ＰＬともいう。）を、図２に示す手順で設定する。図２は、本実施形態の気相成長装置１における各ヒータ１７Ａ～１７Ｄによるヒータ出力比の設定方法を示す工程図である。なお、ヒータの出力とは、当該ヒータに供給される電力量を意味し、これによりウェーハＷの加熱温度が設定される。また、上部ヒータの出力比ＰＵは、（上部内側ヒータ１７Ｂの出力）／（上部外側ヒータ１７Ａの出力＋上部内側ヒータ１７Ｂの出力）と定義し、下部ヒータの出力比ＰＬは、（下部内側ヒータ１７Ｄの出力）／（下部外側ヒータ１７Ｃの出力＋下部内側ヒータ１７Ｄの出力）と定義する。
図２に示す本実施形態のヒータ出力比の設定方法では、ステップＳ１において、上部ヒータの出力比ＰＵ及び下部ヒータの出力比ＰＬとの組合せの初期値（第１の組合せ）として、たとえばそれぞれの設定可能範囲の最大値と最小値の組合せを選択し、この条件で実際にエピタキシャルウェーハを製造し、ウェーハ面内におけるエピタキシャル膜の抵抗率を実測する。上部ヒータの出力比ＰＵ及び下部ヒータの出力比ＰＬとの組合せの初期値（第１の組合せ）として選択する最大値と最小値の組合せ（上部ヒータの出力比ＰＵ，下部ヒータの出力比ＰＬ）は、図３に示すように、（０，０），（０，１００），（１００，０），（１００，１００）の４つの水準である。なお、４つの水準に示される上部ヒータ出力比ＰＵ及び下部ヒータ出力比ＰＬの値（０～１００）は、上部ヒータ及び下部ヒータそれぞれの設定可能範囲の最大値と最小値を０～１００に規格化した値である。ただし、ステップＳ１において選択される、上部ヒータの出力比ＰＵ及び下部ヒータの出力比ＰＬとの組合せの初期値（第１の組合せ）は、図３に示す最大値と最小値との組み合わせにのみ限定されず、次のステップＳ２において任意の測定点における抵抗率の面内分布が精度よく予測できる組合せであればよい。また、ウェーハ面内におけるエピタキシャル膜の抵抗率の実測値は、たとえば図４に示すウェーハの中心Ｐ１，ウェーハの外周部Ｐ２～Ｐ５の５点において測定する。これらＰ１～Ｐ５を測定点と称する。
次のステップＳ２では、ステップＳ１で得られたウェーハ面内におけるエピタキシャル膜の抵抗率を実測値から、任意の上部ヒータ出力比と任意の下部ヒータ出力比の組み合わせにおける抵抗率の面内分布の予測値を、重回帰法などを用いた演算により求める。すなわち、上部ヒータの出力比ＰＵ及び下部ヒータの出力比ＰＬとの組合せの初期値（第１の組合せ）により得られた４水準に対する各エピタキシャルウェーハの各測定点Ｐ１～Ｐ５における抵抗率の実測定値から、平均値と、各測定点Ｐ１～Ｐ５における平均値との差分（偏差）を演算し、この結果から、各測定点Ｐ１～Ｐ５における偏差と上部ヒータの出力比ＰＵ及び下部ヒータの出力比ＰＬとの相関式を、重回帰法により演算して求める。そして、各測定点Ｐ１～Ｐ５における抵抗率の偏差の二乗和と測定点数から、図５に示すように、任意の上部ヒータ出力比と任意の下部ヒータ出力比における抵抗率の面内分布（標準偏差）を演算により予測する。図５の実線は、重回帰法により求めた偏差と上部ヒータの出力比ＰＵ及び下部ヒータの出力比ＰＬとの相関式により求まる標準偏差を等高線図で表した図であり、０．０８，０．１６，０．２４，０．３２，０．４０は、各重回帰線における標準偏差の予測値を示す。
次のステップＳ３では、ステップＳ２で演算された任意の上部ヒータ出力比と任意の下部ヒータ出力比における抵抗率の面内分布（標準偏差）の予測値の中で、目的とする抵抗率分布となる良好な範囲を特定し、その中から上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの組み合わせ（第２の組合せ）を幾つか抽出する。ここで抽出すべき第２の組合せの数値は、特に限定されない。多数の第２の組合せを抽出すれば、次のステップＳ４の実施回数が多くなって作業工数がかかるが、第２の組合せの抽出数が少なすぎると、次のステップＳ４にてスリップ欠陥が良好な範囲が見つけられない可能性がある。したがって、全ての範囲を網羅する極力少ない数の第２の組合せを抽出することが望ましい。たとえば、図５において、点線で示す範囲が最も標準偏差が小さい（０．０８）以下の範囲であるから、抵抗率の面内分布のバラツキが最も良好な範囲である。したがって、この点線で示す範囲を最小限の抽出数で網羅するために、「■」にて示す４つの組合せ（ＰＵ，ＰＬ）＝（９０，１０），（６０，３０），（３０，５０），（０，７０）を抽出する。
次のステップＳ４では、ステップＳ３で抽出した第２の組合せの条件で実際にエピタキシャルウェーハを製造し、スリップ欠陥の発生状況を検査する。そして、ステップＳ５において、ステップＳ４で実施した第２の組合せのうち、スリップ欠陥の発生状況が良好な範囲にある上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの組み合わせを特定し、これを第３の組合せとして抽出する。第３の組合せが複数存在した場合には、いずれを抽出してもよい。ステップＳ５では、ステップＳ４で抽出された第３の組合せに係る上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの組み合わせを、実際の製造時のヒータの設定値にした上で、気相成長装置１を稼働してエピタキシャルウェーハを製造する。
以上のとおり、本実施形態の気相成長装置１によれば、スリップ欠陥の発生が抑制されるとともにウェーハ面内における抵抗率の均一性が高いエピタキシャルウェーハを製造することができる。そして、これらウェーハ面内における抵抗率の均一性とスリップ欠陥の発生抑制に影響を与える上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの組み合わせを選定するにあたり、複数のエピタキシャルウェーハの抵抗率の面内実測定値と上部ヒータ出力比と下部ヒータ出力比から抵抗率の面内分布を予測し、予測された抵抗率の面内分布が良好な範囲内においてスリップ欠陥の発生状況を確認するため、最終的な組み合わせを最小限の工数で短時間に決定することができる。
以下に、上述した本実施形態の気相成長装置１の上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの組み合わせを抽出した具体例を挙げ、本発明のエピタキシャルウェーハの製造方法及び気相成長装置のヒータ出力比の設定方法をより具体的に説明する。
《実施例１》
図１に示す気相成長装置１を用い、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。実施例１では、抵抗率の面内分布の指標として、抵抗率の実測定値の標準偏差を用い、シリコンエピタキシャル膜の抵抗率の面内分布の良好範囲（標準偏差）を０．０８以下、スリップ欠陥の良好範囲をスリップ全長が３ｍｍ以下とした。
まず上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの第１の組合せとして、図３に示す４水準、（上部ヒータの出力比ＰＵ，下部ヒータの出力比ＰＬ）＝（０，０），（０，１００），（１００，０），（１００，１００）を選択し、この４つの水準にて、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。得られたシリコンエピタキシャルウェーハの抵抗率の測定点を、図４に示す５点、Ｐ１＝（０，０）、Ｐ２＝（０，１４５）、Ｐ３＝（１４５，０）、Ｐ４＝（０、－１４５）、Ｐ５＝（－１４５，０）とし（ウェーハ中心を原点として面内をｘｙ平面座標で示す（単位ｍｍ））、ＨｇＣＶ法により抵抗率を測定した。そして、４つの水準のそれぞれにおいて、全ての測定点における抵抗率の偏差（全ての測定点の平均値と各測定点における抵抗率との差分）を計算した。各水準・各測定点における抵抗率の偏差の結果を、図３に示す。
図３に示す各水準・各測定点における抵抗率の偏差から、上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの相関を重回帰法で求めると、相関式は以下のとおりになる。
・測定点Ｐ１の偏差＝
＋０．００５４６７×ＰＵ＋０．００７５２２８８×ＰＬ－０．５５０２８５
・測定点Ｐ２の偏差＝
－０．００１４７４８×ＰＵ－０．００１７５４×ＰＬ＋０．０７０３３７５
・測定点Ｐ３の偏差＝
－０．００１４５４５×ＰＵ－０．００１７０２７×ＰＬ＋０．１３５８４２５
・測定点Ｐ４の偏差＝
－０．００１３８７８×ＰＵ－０．００２１０９４×ＰＬ＋０．２２０１５２５
・測定点Ｐ５の偏差＝
－０．００１１５０１×ＰＵ－０．００１９５６９×ＰＬ＋０．１２３９５２５
上記相関式から、任意のヒータ出力比ＰＵ，ＰＬにおける抵抗率の偏差の予測値を求めた。さらに、偏差の二乗和と測定点数から、抵抗率の面内分布（標準偏差）の予測値を求めた。この結果を図５に示す。図５は、重回帰法により求めた偏差と上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの相関式により求まる標準偏差を等高線で表した図であり、０．０８，０．１６，０．２４，０．３２，０．４０の各数字は、各重回帰線における標準偏差の予測値を示す。したがって、ウェーハの任意の測定点における抵抗率の面内分布が最も小さくなる範囲は、標準偏差が小さい範囲、すなわち図５に点線で示す標準偏差＝０．０８以下の範囲である。
次に、図５の標準偏差が０．０８以下である範囲内において、上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの第２の組合せとして、（上部ヒータの出力比ＰＵ，下部ヒータの出力比ＰＬ）＝（９０，１０），（６０，３０），（３０，５０），（０，７０）の４水準を抽出し、同じ気相成長装置１を用い、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。得られたシリコンエピタキシャルウェーハのスリップ欠陥の発生状況を検査した。この結果を図６に示す。この結果、第２の組合せの４水準のうち、（上部ヒータの出力比ＰＵ，下部ヒータの出力比ＰＬ）＝（９０，１０），（６０，３０）の組合せについては、スリップ欠陥の発生状況も良好であったため、最終的な第３の組合せとして、これら２つの組合せを抽出した。
《比較例１》
上記実施例１の比較例として、上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの組み合わせが、予め下記式１（ａ，ｂは定数）のとおり定められた比較例１により、実施例１と同じ気相成長装置１を用い、実施例１と同じ条件で、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。得られたシリコンエピタキシャルウェーハの測定点Ｐ１～Ｐ５における抵抗率をＨｇＣＶ法により測定するとともに、スリップ欠陥の発生状況を検査した。この結果を図７に示す。何れの水準も、抵抗率の面内分布の判定とスリップ欠陥の判定の両方を満足しなかった。
《数１》
上部ヒータの出力比ＰＵ（％）＝ａ×下部ヒータの出力比ＰＬ（％）＋ｂ（％）…式１
《実施例２》
図１に示す気相成長装置１を用い、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。実施例２では、抵抗率の面内分布の指標として、面内最大抵抗値と面内最小抵抗値の和分に対する差分の比率（（面内最大値［Ωｃｍ］－面内最小値［Ωｃｍ］）／（面内最大値［Ωｃｍ］＋面内最小値［Ωｃｍ］）×１００）を用い、シリコンエピタキシャル膜の抵抗率の面内分布の良好範囲を１．０％以下、スリップ欠陥の良好範囲をスリップ全長が３ｍｍ以下とした。
まず上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの第１の組合せとして、図８に示す４水準、（上部ヒータの出力比ＰＵ，下部ヒータの出力比ＰＬ）＝（０，０），（０，１００），（１００，０），（１００，１００）を選択し、この４つの水準にて、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。得られたシリコンエピタキシャルウェーハの抵抗率の測定点を、図４に示す５点、Ｐ１＝（０，０）、Ｐ２＝（０，１４５）、Ｐ３＝（１４５，０）、Ｐ４＝（０、－１４５）、Ｐ５＝（－１４５，０）とし（ウェーハ中心を原点として面内をｘｙ平面座標で示す（単位ｍｍ））、ＨｇＣＶ法により抵抗率を測定した。そして、４つの水準のそれぞれにおいて、全ての測定点のうち任意の２点の抵抗率の差分と和分を計算した。各水準・各測定点における抵抗率の差分と和分の結果を、図８に示す。図８において「抵抗率差分（Ｐ１－Ｐ２）」は、測定点Ｐ１とＰ２における抵抗率の差分を示し、「抵抗率和分（Ｐ１＋Ｐ２）」は、測定点Ｐ１とＰ２における抵抗率の和分を示し、全ての測定点間における差分と和分を計算したが、一部の図示は省略した。
図８に示す各水準・各測定点における抵抗率の差分及び和分から、上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの相関を重回帰法で求めると、相関式は以下のとおりになる。なお、相関式の一部のみを示す。
・測定点Ｐ１の抵抗率－Ｐ２の抵抗率＝
－０．００６７１４９×ＰＵ－０．００９０５８×ＰＬ＋０．５７４９９５
・測定点Ｐ１の抵抗率－Ｐ３の抵抗率＝
－０．００６４３４２×ＰＵ－０．００９４７３１×ＰＬ＋０．６３１９１５
・測定点Ｐ４の抵抗率－Ｐ５の抵抗率＝
＋０．００００２８４×ＰＵ＋０．０００１４４２×ＰＬ－０．０８６３２
・測定点Ｐ１の抵抗率＋Ｐ２の抵抗率＝
＋０．００３０４９５×ＰＵ＋０．００３０８３６×ＰＬ＋１９．５９９６１５
・測定点Ｐ１の抵抗率＋Ｐ３の抵抗率＝
＋０．００２７６８８×ＰＵ＋０．００３４９８７×ＰＬ＋１９．５４２６９５
・測定点Ｐ４の抵抗率＋Ｐ５の抵抗率＝
＋０．００９８２５×ＰＵ＋０．０１４１１２２×ＰＬ＋１８．７０４３９
上記相関式から、任意のヒータ出力比ＰＵ，ＰＬにおける抵抗率の差分及び和分の予測値を求めた。さらに、任意のヒータ出力比ＰＵ，ＰＬにおける複数の差分の最大値と複数の和分の最小値から、抵抗率の面内分布（差分の最大値）／（和分の最小値））の予測値を求めた。この結果を図９に示す。図９は、重回帰法により求めた差分と和分と上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの相関式により求まる面内分布を等高線で表した図であり、１．０，２．０，３．０，４．０，５．０の各数字は、各重回帰分析における和分の最小値に対する差分の最大値の比率の予測値を示す。したがって、ウェーハの抵抗率の面内分布が最も小さくなる範囲は、和分の最小値に対する差分の最大値の比率が小さい範囲、すなわち図９に点線で示す和分の最小値に対する差分の最大値の比率＝１．０以下の範囲である。
次に、図９の和分の最小値に対する差分の最大値の比率が１．０以下である範囲内において、上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの第２の組合せとして、（上部ヒータの出力比ＰＵ，下部ヒータの出力比ＰＬ）＝（９０，１０），（６０，３０），（３０，５０），（０，７０）の４水準を抽出し、同じ気相成長装置１を用い、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。得られたシリコンエピタキシャルウェーハのスリップ欠陥の発生状況を検査した。この結果を図１０に示す。この結果、第２の組合せの４水準のうち、（上部ヒータの出力比ＰＵ，下部ヒータの出力比ＰＬ）＝（９０，１０）の組合せについては、スリップ欠陥の発生状況も良好であったため、最終的な第３の組合せとして、この組合せを抽出した。
《比較例２》
上記実施例２の比較例として、上部ヒータの出力比ＰＵと下部ヒータの出力比ＰＬとの組み合わせが、予め下記式２（ｃ，ｄは定数）のとおり定められた比較例２により、実施例２と同じ気相成長装置１を用い、実施例２と同じ条件で、直径３００ｍｍのシリコンウェーハの表面にシリコンエピタキシャル膜を、目標膜厚４μｍ，目標抵抗率１０Ωｃｍで形成した。得られたシリコンエピタキシャルウェーハの測定点Ｐ１～Ｐ５における抵抗率をＨｇＣＶ法により測定するとともに、スリップ欠陥の発生状況を検査した。この結果を図１１に示す。何れの水準も、抵抗率の面内分布の判定とスリップ欠陥の判定の両方を満足しなかった。
《数２》
上部ヒータの出力比ＰＵ（％）＝ｃ×下部ヒータの出力比ＰＬ（％）＋ｄ（％）…式２
１…気相成長装置
１１…ドーム取付体
１２…上側ドーム
１３…下側ドーム
１４…成膜チャンバ
１５…サセプタ
１６…サセプタ支持体
１７，１７Ａ～１７Ｄ…ヒータ
１８…加熱制御装置
１９…ガス導入口
２０…ガス排出口
ＰＵ…上部ヒータの出力比
ＰＬ…下部ヒータの出力比
Ｐ１～Ｐ５…測定点

Claims (8)

  1. 成膜チャンバの上部に配置された上部ヒータと、前記成膜チャンバの下部に配置された下部ヒータとを用い、前記成膜チャンバ内のウェーハに対し、上部側からは上部ヒータ出力比で加熱するとともに、下部側からは下部ヒータ出力比で加熱し、前記ウェーハにエピタキシャル膜を形成するエピタキシャルウェーハの製造方法であって、
    前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第１の組合せを複数設定し、当該設定された複数の第１の組合せにて前記エピタキシャル膜を形成し、得られた複数のエピタキシャルウェーハの面内抵抗率を複数点測定し、当該複数のエピタキシャルウェーハの抵抗率の面内測定値と、上部ヒータ出力比及び下部ヒータ出力比との相関から抵抗率の面内分布を予測し、
    当該予測された抵抗率の面内分布が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第２の組合せを抽出し、当該第２の組合せにて前記エピタキシャル膜を形成し、得られたエピタキシャルウェーハのスリップ欠陥の発生状況を検査し、当該スリップ欠陥の発生状況が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第３の組合せを抽出し、
    前記第３の組合せを製造時の上部ヒータ出力比及び下部ヒータ出力比に設定するエピタキシャルウェーハの製造方法。
  2. 前記成膜チャンバの上部には、ウェーハの外周部を加熱する上部外側ヒータと、中心部を加熱する上部内側ヒータが配置され、
    前記成膜チャンバの下部には、前記ウェーハを載置するサセプタの裏面の外周部を加熱する下部外側ヒータと、主に中心部を加熱する下部内側ヒータが配置され、
    前記上部ヒータ出力比は、前記上部内側ヒータの出力及び前記上部外側ヒータの出力の総和に対する前記上部内側ヒータの出力の比率を含み、下部ヒータ出力比は、前記下部内側ヒータの出力及び前記下部外側ヒータの出力の総和に対する前記下部内側ヒータの出力の比率を含む請求項１に記載のエピタキシャルウェーハの製造方法。
  3. 前記第１の組合せにより得られた複数のエピタキシャルウェーハの抵抗率を、複数の基準測定点において測定し、各基準測定点における抵抗率の偏差を求め、当該偏差と、前記上部側の上部ヒータ出力比及び前記下部側の下部ヒータ出力比との相関を求め、当該相関から抵抗率の面内分布を予測する請求項１又は２に記載のエピタキシャルウェーハの製造方法。
  4. 前記第１の組合せにより得られた複数のエピタキシャルウェーハの抵抗率を、複数の基準測定点において測定し、各基準測定点における抵抗率の差分と和分とを求め、当該差分及び和分と、前記上部側の上部ヒータ出力比及び前記下部側の下部ヒータ出力比との相関を求め、当該相関から抵抗率の面内分布を予測する請求項１又は２に記載のエピタキシャルウェーハの製造方法。
  5. 成膜チャンバの上部に配置された上部ヒータと、前記成膜チャンバの下部に配置された下部ヒータとを用い、成膜チャンバ内のウェーハに対し、上部側からは上部ヒータ出力比で加熱するとともに、下部側からは下部ヒータ出力比で加熱し、前記ウェーハにエピタキシャル膜を形成する気相成長装置のヒータ出力比の設定方法であって、
    前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第１の組合せを複数設定し、当該設定された複数の第１の組合せにて前記エピタキシャル膜を形成し、得られた複数のエピタキシャルウェーハの面内抵抗率を複数点測定し、当該複数のエピタキシャルウェーハの抵抗率の面内測定値と、上部ヒータ出力比及び下部ヒータ出力比との相関から抵抗率の面内分布を予測し、
    当該予測された抵抗率の面内分布が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第２の組合せを抽出し、当該第２の組合せにて前記エピタキシャル膜を形成し、得られたエピタキシャルウェーハのスリップ欠陥の発生状況を検査し、当該スリップ欠陥の発生状況が所定範囲になる前記上部側の上部ヒータ出力比と前記下部側の下部ヒータ出力比との第３の組合せを抽出し、
    前記第３の組合せを製造時の上部ヒータ出力比及び下部ヒータ出力比に設定する気相成長装置のヒータ出力比の設定方法。
  6. 前記成膜チャンバの上部には、ウェーハの外周部を加熱する上部外側ヒータと、中心部を加熱する上部内側ヒータが配置され、
    前記成膜チャンバの下部には、前記ウェーハを載置するサセプタの裏面の外周部を加熱する下部外側ヒータと、中心部を加熱する下部内側ヒータが配置され、
    前記上部ヒータ出力比は、前記上部内側ヒータの出力及び前記上部外側ヒータの出力の総和に対する前記上部内側ヒータの出力の比率を含み、下部ヒータ出力比は、前記下部内側ヒータの出力及び前記下部外側ヒータの出力の総和に対する前記下部内側ヒータの出力の比率を含む請求項５に記載の気相成長装置のヒータ出力比の設定方法。
  7. 前記第１の組合せにより得られた複数のエピタキシャルウェーハの抵抗率を、複数の基準測定点において測定し、各基準測定点における抵抗率の偏差を求め、当該偏差と、前記上部側の上部ヒータ出力比及び前記下部側の下部ヒータ出力比との相関を求め、当該相関から抵抗率の面内分布を予測する請求項５又は６に記載の気相成長装置のヒータ出力比の設定方法。
  8. 前記第１の組合せにより得られた複数のエピタキシャルウェーハの抵抗率を、複数の基準測定点において測定し、各基準測定点における抵抗率の差分と和分とを求め、当該差分及び和分と、前記上部側の上部ヒータ出力比及び前記下部側の下部ヒータ出力比との相関を求め、当該相関から抵抗率の面内分布を予測する請求項５又は６に記載の気相成長装置のヒータ出力比の設定方法。
JP2021212153A 2021-12-27 2021-12-27 エピタキシャルウェーハの製造方法 Pending JP2023096408A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021212153A JP2023096408A (ja) 2021-12-27 2021-12-27 エピタキシャルウェーハの製造方法
CN202211661401.2A CN116364583A (zh) 2021-12-27 2022-12-23 外延晶片的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021212153A JP2023096408A (ja) 2021-12-27 2021-12-27 エピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
JP2023096408A true JP2023096408A (ja) 2023-07-07

Family

ID=86910213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021212153A Pending JP2023096408A (ja) 2021-12-27 2021-12-27 エピタキシャルウェーハの製造方法

Country Status (2)

Country Link
JP (1) JP2023096408A (ja)
CN (1) CN116364583A (ja)

Also Published As

Publication number Publication date
CN116364583A (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
JP5158093B2 (ja) 気相成長用サセプタおよび気相成長装置
US20120244703A1 (en) Tray for cvd and method for forming film using same
US9273414B2 (en) Epitaxial growth apparatus and epitaxial growth method
TWI613751B (zh) 在反應器裝置中用於支撐晶圓之基座組件
JP2017109900A (ja) エピタキシャル成長装置、エピタキシャル成長方法及び半導体素子の製造方法
JP2015516685A5 (ja)
JP5920156B2 (ja) エピタキシャルウェーハの製造方法
CN110998787B (zh) 由单晶硅构成的外延涂覆的半导体晶片及其制造方法
US9234280B2 (en) Epitaxial growth apparatus and epitaxial growth method
JP2023096408A (ja) エピタキシャルウェーハの製造方法
CN115491761B (zh) 单片式外延生长装置的控制装置和控制方法以及外延晶片的制造系统
JP5754651B2 (ja) 気相成長装置の温度調整方法及びエピタキシャルウェーハの製造方法
JP7230877B2 (ja) エピタキシャルウェーハの製造システム及びエピタキシャルウェーハの製造方法
JP4978608B2 (ja) エピタキシャルウエーハの製造方法
JP7273267B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP6992736B2 (ja) エピタキシャルウェーハの製造方法および装置
KR101339580B1 (ko) 소이 웨이퍼의 에피층 제조방법
JP2011171637A (ja) エピタキシャルウェーハ製造方法及びサセプタ
JP5942939B2 (ja) エピタキシャルウェーハの製造方法
JP2020126885A (ja) 成膜装置及び成膜方法
CN111128696A (zh) 外延硅晶片的制造方法及外延硅晶片
JP7439739B2 (ja) エピタキシャル成長装置の温度管理方法及びシリコン堆積層ウェーハの製造方法
JP2014013788A (ja) シリコンエピタキシャルウェーハの製造方法
JP7247819B2 (ja) 炭化ケイ素多結晶基板の製造方法
JP2010040575A (ja) 気相成長装置の温度校正方法、半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231226