JP2023091207A - Semiconductor device and method of manufacturing semiconductor device - Google Patents

Semiconductor device and method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2023091207A
JP2023091207A JP2021205828A JP2021205828A JP2023091207A JP 2023091207 A JP2023091207 A JP 2023091207A JP 2021205828 A JP2021205828 A JP 2021205828A JP 2021205828 A JP2021205828 A JP 2021205828A JP 2023091207 A JP2023091207 A JP 2023091207A
Authority
JP
Japan
Prior art keywords
film
electrode
metal element
oxidation
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021205828A
Other languages
Japanese (ja)
Inventor
亘 中村
Wataru Nakamura
正明 中林
Masaaki Nakabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Memory Solution Ltd
Original Assignee
Fujitsu Semiconductor Memory Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Memory Solution Ltd filed Critical Fujitsu Semiconductor Memory Solution Ltd
Priority to JP2021205828A priority Critical patent/JP2023091207A/en
Publication of JP2023091207A publication Critical patent/JP2023091207A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

To suppress increase in contact resistance.SOLUTION: There is provided a semiconductor device including: a ferroelectric capacitor including a first electrode, a ferroelectric film provided on the first electrode, and a second electrode provided on the ferroelectric film; an oxidation suppression film provided in contact with a top surface of the second electrode; and a conductive plug including an adhesion film that penetrates through the oxidation suppression film and that is in contact with the oxidation suppression film and the second electrode, and a conductive film on the adhesion film. The second electrode includes a first metal element, the adhesion film includes a second metal element, and the oxidation suppression film includes an oxide film, a nitride film, or an iridium nitride film of a third metal element that has a higher ionization tendency than the first metal element and the second metal element.SELECTED DRAWING: Figure 1

Description

本発明は、半導体装置および半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

強誘電体の分極反転を利用して、データを強誘電体キャパシタに保持する強誘電体メモリ（ＦｅＲＡＭ：Ferroelectric Random Access Memory）が知られている。強誘電体キャパシタは、下部電極と、下部電極上に設けられた強誘電体膜と、強誘電体膜上に設けられた上部電極と、を備える。上部電極上には、上部電極に接続する導電プラグが形成される。 A ferroelectric memory (FeRAM: Ferroelectric Random Access Memory) that retains data in a ferroelectric capacitor using polarization reversal of a ferroelectric is known. A ferroelectric capacitor includes a lower electrode, a ferroelectric film provided on the lower electrode, and an upper electrode provided on the ferroelectric film. A conductive plug is formed on the upper electrode to connect to the upper electrode.

強誘電体膜は、ＦｅＲＡＭの製造過程で発生する水素によって還元されると特性が劣化してしまう。そこで、強誘電体膜への水素の侵入を抑制する方法が提案されている（例えば特許文献１）。また、強誘電体キャパシタはエッチング等により所望の形状にパターニングすることで形成されるが、プロセスダメージを回復させるために酸素雰囲気下での回復アニール処理（熱処理）が行われている。この回復アニール処理により上部電極の上面に酸化層が形成され、この酸化層に起因して、導電プラグと上部電極との間のコンタクト抵抗が上昇してしまうことがある。そこで、コンタクト抵抗の上昇を抑制する方法が提案されている（例えば特許文献２）。 A ferroelectric film deteriorates in characteristics when it is reduced by hydrogen generated in the manufacturing process of FeRAM. Therefore, a method has been proposed for suppressing the intrusion of hydrogen into the ferroelectric film (for example, Patent Document 1). A ferroelectric capacitor is formed by patterning it into a desired shape by etching or the like, and in order to recover process damage, a recovery annealing treatment (heat treatment) is performed in an oxygen atmosphere. This recovery annealing treatment forms an oxide layer on the upper surface of the upper electrode, and this oxide layer may increase the contact resistance between the conductive plug and the upper electrode. Therefore, a method for suppressing the increase in contact resistance has been proposed (for example, Patent Document 2).

特開２００９－１８８２４３号公報JP 2009-188243 A 特開２００１－１２７２６４号公報JP 2001-127264 A

しかしながら、特許文献２に記載された方法では、導電プラグと上部電極との間のコンタクト抵抗の上昇を抑制する点において改善の余地が残されている。 However, the method described in Patent Document 2 leaves room for improvement in terms of suppressing the increase in contact resistance between the conductive plug and the upper electrode.

１つの側面では、コンタクト抵抗の上昇を抑制することを目的とする。 An object of one aspect is to suppress an increase in contact resistance.

１つの態様では、第１電極と、前記第１電極上に設けられた強誘電体膜と、前記強誘電体膜上に設けられた第２電極と、を有する強誘電体キャパシタと、前記第２電極の上面に接して設けられた酸化抑制膜と、前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第２電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグと、を備え、前記第２電極は第１金属元素を含み、前記密着膜は第２金属元素を含み、前記酸化抑制膜は前記第１金属元素および前記第２金属元素よりイオン化傾向の大きい第３金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置である。 In one aspect, a ferroelectric capacitor having a first electrode, a ferroelectric film provided on the first electrode, and a second electrode provided on the ferroelectric film; A conductive plug including an oxidation suppressing film provided in contact with upper surfaces of two electrodes, an adhesion film penetrating through the oxidation suppressing film and in contact with the oxidation suppressing film and the second electrode, and a conductive film on the adhesion film. and wherein the second electrode contains a first metal element, the adhesion film contains a second metal element, and the oxidation suppressing film has a higher ionization tendency than the first metal element and the second metal element. A semiconductor device including an oxide film or nitride film of three metal elements, or an iridium nitride film.

１つの態様では、第１電極となる膜を成膜する工程と、前記第１電極となる膜上に強誘電体膜を成膜する工程と、前記強誘電体膜上に第２電極となる膜を成膜する工程と、前記第２電極となる膜の上面に接する酸化抑制膜を成膜する工程と、前記第１電極となる膜と前記強誘電体膜と前記第２電極となる膜と前記酸化抑制膜とをパターニングして、前記第１電極と前記強誘電体膜と前記第２電極とを有する強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタに対して酸素雰囲気下で熱処理をする工程と、前記熱処理の後、前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第２電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグを形成する工程と、を備え、前記第２電極は第１金属元素を含み、前記密着膜は第２金属元素を含み、前記酸化抑制膜は前記第１金属元素および前記第２金属元素よりイオン化傾向の大きい第３金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置の製造方法である。 In one aspect, the steps of forming a film to be a first electrode, forming a ferroelectric film on the film to be the first electrode, and forming a second electrode on the ferroelectric film a step of forming a film; a step of forming an oxidation suppressing film in contact with the top surface of the film to be the second electrode; the film to be the first electrode, the ferroelectric film, and the film to be the second electrode; and the oxidation suppressing film to form a ferroelectric capacitor having the first electrode, the ferroelectric film, and the second electrode; and after the heat treatment, forming a conductive plug including an adhesion film penetrating through the oxidation suppression film and in contact with the oxidation suppression film and the second electrode, and a conductive film on the adhesion film. wherein the second electrode contains a first metal element, the adhesion film contains a second metal element, and the oxidation suppressing film has a higher ionization tendency than the first metal element and the second metal element. A method for manufacturing a semiconductor device including an oxide film or nitride film of a third metal element, or an iridium nitride film.

１つの側面として、コンタクト抵抗の上昇を抑制することができる。 As one aspect, an increase in contact resistance can be suppressed.

図１は、実施例１に係る半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device according to Example 1. FIG. 図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。2A to 2C are cross-sectional views (part 1) showing the method of manufacturing the semiconductor device according to the first embodiment. 図３（ａ）および図３（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。3A and 3B are cross-sectional views (part 2) showing the method of manufacturing the semiconductor device according to the first embodiment. 図４（ａ）および図４（ｂ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。4A and 4B are cross-sectional views (part 3) showing the method of manufacturing the semiconductor device according to the first embodiment. 図５（ａ）および図５（ｂ）は、比較例に係る半導体装置の製造方法を示す断面図（その１）である。5A and 5B are cross-sectional views (part 1) showing the method for manufacturing a semiconductor device according to the comparative example. 図６（ａ）および図６（ｂ）は、比較例に係る半導体装置の製造方法を示す断面図（その２）である。6A and 6B are cross-sectional views (part 2) showing the method of manufacturing the semiconductor device according to the comparative example. 図７は、試料１、２に対して行った酸化の調査結果を示す図である。FIG. 7 is a diagram showing the results of an oxidation investigation conducted on samples 1 and 2. FIG.

以下、図面を参照して、本発明の実施例について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１は、実施例１に係る半導体装置１００の断面図である。図１のように、半導体装置１００は、例えばＰ型シリコン基板である半導体基板１０上に形成されている。半導体基板１０の表層部には、トランジスタＴａの形成領域を画定する酸化シリコン（ＳｉＯ２）等の絶縁体からなる素子分離領域１２が形成されている。また、半導体基板１０の表層部には、トランジスタＴａのソース領域Ｓおよびドレイン領域Ｄが形成されている。ソース領域Ｓおよびドレイン領域Ｄは例えばＮ型半導体で構成されている。 FIG. 1 is a cross-sectional view of a semiconductor device 100 according to Example 1. FIG. As shown in FIG. 1, a semiconductor device 100 is formed on a semiconductor substrate 10 such as a P-type silicon substrate. An element isolation region 12 made of an insulator such as silicon oxide (SiO 2 ) is formed in a surface layer portion of the semiconductor substrate 10 to define a formation region of the transistor Ta. A source region S and a drain region D of the transistor Ta are formed in the surface layer of the semiconductor substrate 10 . The source region S and drain region D are made of, for example, an N-type semiconductor.

半導体基板１０上に、ゲート絶縁膜１４を介してゲート電極Ｇが設けられている。ゲート絶縁膜１４は例えばＳｉＯ２で形成され、ゲート電極Ｇは例えばポリシリコンで形成されている。ゲート電極Ｇはワード線として機能する。ゲート電極Ｇの側面にはＳｉＯ２等の絶縁体からなるサイドウォール１６が設けられている。ソース領域Ｓ、ドレイン領域Ｄ、およびゲート電極Ｇの表面には、コンタクト抵抗を低下させるためのシリサイド層１８が設けられている。トランジスタＴａは電界効果トランジスタである。 A gate electrode G is provided on the semiconductor substrate 10 with a gate insulating film 14 interposed therebetween. The gate insulating film 14 is made of SiO2 , for example, and the gate electrode G is made of polysilicon, for example. The gate electrode G functions as a word line. Sidewalls 16 made of an insulator such as SiO 2 are provided on the side surfaces of the gate electrode G. As shown in FIG. A silicide layer 18 is provided on the surfaces of the source region S, the drain region D, and the gate electrode G to reduce the contact resistance. Transistor Ta is a field effect transistor.

トランジスタＴａ上には、カバー膜２０、層間絶縁膜２２、エッチストッパ膜２４、層間絶縁膜２６、酸化抑制膜２８、および緩衝膜３０がこの順に積層されている。カバー膜２０は、厚さが５０ｎｍ～１００ｎｍ程度であり、窒化シリコン（ＳｉＮ）等の絶縁体で形成されている。層間絶縁膜２２は、厚さが３００ｎｍ～４００ｎｍ程度であり、ＳｉＯ２等で形成されている。エッチストッパ膜２４は、厚さが２０ｎｍ～５０ｎｍ程度であり、ＳｉＮ等の絶縁体で形成されている。層間絶縁膜２６は、厚さが２００ｎｍ～３００ｎｍ程度であり、ＳｉＯ２等で形成されている。酸化抑制膜２８は、厚さが５０ｎｍ～１５０ｎｍ程度であり、ＳｉＮ等の絶縁体で形成されている。緩衝膜３０は、厚さが２００ｎｍ～３００ｎｍ程度であり、ＳｉＯ２等の絶縁体で形成されている。 A cover film 20, an interlayer insulating film 22, an etch stopper film 24, an interlayer insulating film 26, an oxidation suppressing film 28, and a buffer film 30 are laminated in this order on the transistor Ta. The cover film 20 has a thickness of about 50 nm to 100 nm and is made of an insulator such as silicon nitride (SiN). The interlayer insulating film 22 has a thickness of about 300 nm to 400 nm and is made of SiO 2 or the like. The etch stopper film 24 has a thickness of about 20 nm to 50 nm and is made of an insulator such as SiN. The interlayer insulating film 26 has a thickness of about 200 nm to 300 nm and is made of SiO 2 or the like. The oxidation suppressing film 28 has a thickness of about 50 nm to 150 nm and is made of an insulator such as SiN. The buffer film 30 has a thickness of about 200 nm to 300 nm and is made of an insulator such as SiO 2 .

導電プラグ３２、３４が、層間絶縁膜２２およびカバー膜２０を貫通して、それぞれ、ソース領域Ｓ及びドレイン領域Ｄに接続されている。導電プラグ３２、３４は、タングステン（Ｗ）等の導電体で形成されている。層間絶縁膜２６およびエッチストッパ膜２４を貫通してビット線として機能する配線３８が設けられている。配線３８は、導電プラグ３４を介してトランジスタＴａのドレイン領域Ｄに電気的に接続されている。配線３８は、Ｗ等の導電体で形成されている。導電プラグ３６が、緩衝膜３０、酸化抑制膜２８、層間絶縁膜２６、およびエッチストッパ膜２４を貫通して設けられ、導電プラグ３２に接続されている。導電プラグ３６は、Ｗ等の導電体で形成されている。 Conductive plugs 32, 34 penetrate the interlayer insulating film 22 and the cover film 20 and are connected to the source region S and the drain region D, respectively. The conductive plugs 32, 34 are made of a conductor such as tungsten (W). A wiring 38 functioning as a bit line is provided through the interlayer insulating film 26 and the etch stopper film 24 . The wiring 38 is electrically connected to the drain region D of the transistor Ta through the conductive plug 34 . The wiring 38 is made of a conductor such as W. As shown in FIG. A conductive plug 36 is provided through the buffer film 30 , the oxidation suppressing film 28 , the interlayer insulating film 26 and the etch stopper film 24 and connected to the conductive plug 32 . The conductive plug 36 is made of a conductor such as W.

緩衝膜３０上に、強誘電体キャパシタＣａが設けられている。強誘電体キャパシタＣａは、下部電極４０、強誘電体膜４２、および上部電極４４が積層された積層構造を有する。下部電極４０は、導電プラグ３６、３２を介してトランジスタＴａのソース領域Ｓに電気的に接続されている。 A ferroelectric capacitor Ca is provided on the buffer film 30 . The ferroelectric capacitor Ca has a laminated structure in which a lower electrode 40, a ferroelectric film 42, and an upper electrode 44 are laminated. The bottom electrode 40 is electrically connected to the source region S of the transistor Ta through the conductive plugs 36,32.

下部電極４０は、密着膜４６、酸素バリア導電膜４８、および電極膜５０がこの順に積層されている。密着膜４６は、厚さが１ｎｍ～１０ｎｍ程度であり、窒化チタン（ＴｉＮ）等の導電体で形成されている。密着膜４６は、導電プラグ３６と酸素バリア導電膜４８との間の密着性を向上させる機能を有する。酸素バリア導電膜４８は、厚さが５０ｎｍ～１００ｎｍ程度で、酸素透過性の低い膜であり、導電プラグ３６への酸素の拡散を抑制する機能を有する。酸素バリア導電膜４８は密着膜４６および電極膜５０より酸素透過性が低い。酸素バリア導電膜４８は、例えば、窒化チタンアルミニウム（ＴｉＡｌＮ）、酸窒化チタンアルミニウム（ＴｉＡｌＯＮ）、窒化チタンシリコン（ＴｉＳｉＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）、酸窒化タンタルアルミニウム（ＴａＡｌＯＮ）、または窒化タンタルシリコン（ＴａＳｉＮ）で形成されている。電極膜５０は、厚さが１０ｎｍ～１００ｎｍ程度であり、イリジウム（Ｉｒ）等の導電体で形成されている。 The lower electrode 40 is formed by stacking an adhesion film 46, an oxygen barrier conductive film 48, and an electrode film 50 in this order. The adhesion film 46 has a thickness of about 1 nm to 10 nm and is made of a conductor such as titanium nitride (TiN). The adhesion film 46 has a function of improving adhesion between the conductive plug 36 and the oxygen barrier conductive film 48 . The oxygen barrier conductive film 48 has a thickness of about 50 nm to 100 nm, is a film with low oxygen permeability, and has a function of suppressing diffusion of oxygen to the conductive plug 36 . The oxygen barrier conductive film 48 has lower oxygen permeability than the adhesion film 46 and the electrode film 50 . The oxygen barrier conductive film 48 is made of, for example, titanium aluminum nitride (TiAlN), titanium aluminum oxynitride (TiAlON), titanium silicon nitride (TiSiN), tantalum aluminum nitride (TaAlN), tantalum aluminum oxynitride (TaAlON), or tantalum silicon nitride. (TaSiN). The electrode film 50 has a thickness of about 10 nm to 100 nm and is made of a conductor such as iridium (Ir).

強誘電体膜４２は、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３）またはＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）等のペロブスカイト結晶構造を有する強誘電体酸化物を含んで形成されている。強誘電体膜４２の厚さは５０ｎｍ～１５０ｎｍ程度である。 The ferroelectric film 42 is formed containing a ferroelectric oxide having a perovskite crystal structure such as PZT (Pb(Zr, Ti)O 3 ) or SBT (SrBi 2 Ta 2 O 9 ). The thickness of the ferroelectric film 42 is approximately 50 nm to 150 nm.

上部電極４４は、第１金属元素を含んで形成されている。実施例１では、第１金属元素はイリジウム（Ｉｒ）であるとする。上部電極４４は、電極膜５２と電極膜５４がこの順に積層されている。例えば、電極膜５２は、厚さが１００ｎｍ～２００ｎｍ程度で、酸化イリジウム（ＩｒＯ２）で形成されている。電極膜５４は、コンタクト抵抗の低減のために設けられていて、厚さが５０ｎｍ～１５０ｎｍであり、イリジウム（Ｉｒ）で形成されている。 The upper electrode 44 is formed containing the first metal element. In Example 1, the first metal element is iridium (Ir). The upper electrode 44 is formed by stacking an electrode film 52 and an electrode film 54 in this order. For example, the electrode film 52 has a thickness of about 100 nm to 200 nm and is made of iridium oxide (IrO 2 ). The electrode film 54 is provided to reduce contact resistance, has a thickness of 50 nm to 150 nm, and is made of iridium (Ir).

上部電極４４の電極膜５４の上面に接して、絶縁膜である酸化抑制膜５６が設けられている。酸化抑制膜５６は、第３金属元素の酸化膜または窒化膜を含む。第３金属元素は、上部電極４４に含まれる第１金属元素および後述する導電プラグ６４の密着膜６６に含まれる第２金属元素よりイオン化傾向の大きい金属である。実施例１では、第３金属元素はアルミニウム（Ａｌ）であるとする。例えば、酸化抑制膜５６は、厚さが５０ｎｍ～１００ｎｍ程度の酸化アルミニウム（ＡｌｘＯｙ）膜または窒化アルミニウム（ＡｌｘＮｙ）膜である。 An oxidation suppressing film 56 that is an insulating film is provided in contact with the upper surface of the electrode film 54 of the upper electrode 44 . The oxidation suppressing film 56 includes an oxide film or a nitride film of the third metal element. The third metal element is a metal that has a higher ionization tendency than the first metal element contained in the upper electrode 44 and the second metal element contained in the adhesion film 66 of the conductive plug 64, which will be described later. In Example 1, the third metal element is assumed to be aluminum (Al). For example, the oxidation suppressing film 56 is an aluminum oxide (Al x O y ) film or an aluminum nitride (Al x N y ) film with a thickness of about 50 nm to 100 nm.

下部電極４０、強誘電体膜４２、上部電極４４、および酸化抑制膜５６の側面は、連続していて、非連続な張り出し部分が形成されていない。下部電極４０、強誘電体膜４２、上部電極４４、および酸化抑制膜５６は、下部電極４０から酸化抑制膜５６に向かって連続的に幅が狭まっていてもよいし、ほぼ同じ幅となっていてもよい。 The side surfaces of the lower electrode 40, the ferroelectric film 42, the upper electrode 44, and the oxidation suppressing film 56 are continuous with no discontinuous projecting portions. The width of the lower electrode 40, the ferroelectric film 42, the upper electrode 44, and the oxidation suppressing film 56 may be continuously narrowed from the lower electrode 40 toward the oxidation suppressing film 56, or they may have substantially the same width. may

強誘電体キャパシタＣａおよび酸化抑制膜５６を覆って保護膜５８が設けられている。保護膜５８は、厚さが２０ｎｍ～７０ｎｍ程度であり、酸化アルミニウム（ＡｌｘＯｙ）、酸化マグネシウム（ＭｇｘＯｙ）、窒化アルミニウム（ＡｌｘＮｙ）、または窒化マグネシウム（ＭｇｘＮｙ）で形成されている。保護膜５８は、強誘電体キャパシタＣａへの水素および水分の侵入を抑制する機能を有する。 A protective film 58 is provided to cover the ferroelectric capacitor Ca and the oxidation suppressing film 56 . The protective film 58 has a thickness of about 20 nm to 70 nm, and is made of aluminum oxide (Al x O y ), magnesium oxide (Mg x O y ), aluminum nitride (Al x N y ), or magnesium nitride (Mg x N y ) . ). The protective film 58 has a function of suppressing entry of hydrogen and moisture into the ferroelectric capacitor Ca.

酸化抑制膜５６と保護膜５８は、同じ材料（例えばＡｌｘＯｙ）で形成されていてもよいし、異なる材料（例えば酸化抑制膜５６がＡｌｘＯｙで、保護膜５８がＭｇｘＯｙ）で形成されていてもよい。同じ材料とは、構成元素が同じ場合であり、組成比は異なっていてもよい。酸化抑制膜５６と保護膜５８が同じ材料（例えばＡｌｘＯｙ）で形成されている場合、上部電極４４の上面におけるＡｌｘＯｙの厚さは強誘電体キャパシタＣａの側面におけるＡｌｘＯｙの厚さより厚くなる。例えば、上部電極４４の上面におけるＡｌｘＯｙの厚さは、強誘電体キャパシタＣａの側面におけるＡｌｘＯｙの厚さの１．５倍以上でもよいし、２．０倍以上でもよいし、２．５倍以上でもよい。 The oxidation suppressing film 56 and the protective film 58 may be made of the same material (for example, Al x O y ), or may be made of different materials (for example, the oxidation suppressing film 56 is made of Al x O y and the protective film 58 is made of Mg x O y ). y ). The same material means that the constituent elements are the same, and the composition ratio may be different. When the oxidation suppressing film 56 and the protective film 58 are made of the same material (for example, Al x O y ), the thickness of Al x O y on the upper surface of the upper electrode 44 is the same as the thickness of Al x O y on the side surface of the ferroelectric capacitor Ca. Thicker than the thickness of y . For example, the thickness of Al x O y on the upper surface of the upper electrode 44 may be 1.5 times or more the thickness of Al x O y on the side surface of the ferroelectric capacitor Ca, or may be 2.0 times or more. , 2.5 times or more.

保護膜５８上に、ＳｉＯ２等からなる層間絶縁膜６０が設けられている。層間絶縁膜６０の厚さは１０００ｎｍ～１８００ｎｍ程度である。層間絶縁膜６０、保護膜５８、および酸化抑制膜５６を貫通して導電プラグ６４が設けられている。導電プラグ６４は、強誘電体キャパシタＣａの上部電極４４に接続されている。導電プラグ６４は、層間絶縁膜６０、保護膜５８、酸化抑制膜５６、および上部電極４４の電極膜５４に接する密着膜６６と、密着膜６６上に設けられた導電膜６８と、を有する。密着膜６６は、導電膜６８と、層間絶縁膜６０、保護膜５８、酸化抑制膜５６、および上部電極４４の電極膜５４と、の間の密着性を向上させる機能を有する。密着膜６６は、第２金属元素を含んで形成されている。第２金属元素は、酸化抑制膜５６に含まれる第３金属元素（Ａｌ）よりイオン化傾向が小さい金属である。実施例１では、第２金属元素はチタン（Ｔｉ）であるとする。例えば、密着膜６６は、厚さが２ｎｍ～１０ｎｍ程度であり、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、またはＴｉとＴｉＮの積層により形成されている。導電膜６８は、例えばタングステン（Ｗ）で形成されている。 An interlayer insulating film 60 made of SiO 2 or the like is provided on the protective film 58 . The thickness of the interlayer insulating film 60 is approximately 1000 nm to 1800 nm. A conductive plug 64 is provided through the interlayer insulating film 60 , the protective film 58 and the oxidation suppressing film 56 . The conductive plug 64 is connected to the upper electrode 44 of the ferroelectric capacitor Ca. The conductive plug 64 has an interlayer insulating film 60 , a protective film 58 , an oxidation suppressing film 56 , an adhesive film 66 in contact with the electrode film 54 of the upper electrode 44 , and a conductive film 68 provided on the adhesive film 66 . The adhesion film 66 has a function of improving adhesion between the conductive film 68 and the interlayer insulating film 60 , the protective film 58 , the oxidation suppressing film 56 and the electrode film 54 of the upper electrode 44 . The adhesion film 66 is formed containing the second metal element. The second metal element is a metal that has a lower ionization tendency than the third metal element (Al) contained in the oxidation suppressing film 56 . In Example 1, the second metal element is assumed to be titanium (Ti). For example, the adhesion film 66 has a thickness of about 2 nm to 10 nm and is formed of titanium (Ti), titanium nitride (TiN), or a stack of Ti and TiN. The conductive film 68 is made of tungsten (W), for example.

層間絶縁膜６０上に、プレート線として機能する配線７０が設けられている。配線７０は、バリア膜７２、配線膜７４、およびバリア膜７６が積層した積層構造を有する。バリア膜７２、７６は、例えばＴｉまたはＴｉＮで形成されている。配線膜７４は、例えばアルミニウム銅合金等の導電体で形成されている。配線７０は導電プラグ６４を介して強誘電体キャパシタＣａの上部電極４４に電気的に接続されている。 A wiring 70 functioning as a plate line is provided on the interlayer insulating film 60 . The wiring 70 has a laminated structure in which a barrier film 72, a wiring film 74, and a barrier film 76 are laminated. The barrier films 72 and 76 are made of Ti or TiN, for example. The wiring film 74 is made of a conductor such as an aluminum-copper alloy, for example. The wiring 70 is electrically connected through the conductive plug 64 to the upper electrode 44 of the ferroelectric capacitor Ca.

［製造方法］
図２（ａ）から図４（ｂ）は、実施例１に係る半導体装置１００の製造方法を示す断面図である。図４（ｂ）は、図４（ａ）の領域Ａの拡大図である。図２（ａ）のように、例えばＰ型シリコン基板である半導体基板１０の表層部に、ＳＴＩ（shallow trench isolation）技術を用いて素子分離領域１２を形成する。次いで、熱酸化法を用いて半導体基板１０の表面にゲート絶縁膜１４を形成するためのＳｉＯ２膜を形成した後、ＣＶＤ（chemical vapor deposition）法を用いてゲート電極Ｇを形成するためのポリシリコン膜を成膜する。その後、フォトリソグラフィ法およびエッチング法を用いてＳｉＯ２膜及びポリシリコン膜をパターニングして、ゲート絶縁膜１４およびゲート電極Ｇを形成する。 [Production method]
2A to 4B are cross-sectional views showing the method of manufacturing the semiconductor device 100 according to the first embodiment. FIG. 4(b) is an enlarged view of region A in FIG. 4(a). As shown in FIG. 2A, element isolation regions 12 are formed in the surface layer of a semiconductor substrate 10, which is, for example, a P-type silicon substrate, using STI (shallow trench isolation) technology. Next, after forming a SiO 2 film for forming a gate insulating film 14 on the surface of the semiconductor substrate 10 using a thermal oxidation method, a polyimide film for forming a gate electrode G is formed using a CVD (chemical vapor deposition) method. A silicon film is formed. After that, the SiO 2 film and the polysilicon film are patterned using photolithography and etching to form the gate insulating film 14 and the gate electrode G. As shown in FIG.

次いで、ＣＶＤ法を用いてゲート電極Ｇを覆うＳｉＯ２等の絶縁膜を成膜した後、この絶縁膜をエッチバックすることで、ゲート電極Ｇの側面を覆うサイドウォール１６を形成する。次いで、ゲート電極Ｇおよびサイドウォール１６をマスクとして用い、ソース領域Ｓおよびドレイン領域Ｄを形成するためのイオン注入を行う。その後、熱処理を行うことでソース領域Ｓおよびドレイン領域Ｄを構成するＮ型の不純物拡散領域を活性化させる。次いで、サリサイドプロセスを用いて、ソース領域Ｓ、ドレイン領域Ｄ、およびゲート電極Ｇの表面にコンタクト抵抗を低下させるためのシリサイド層１８を形成する。これにより、半導体基板１０にトランジスタＴａが形成される。 Next, after forming an insulating film such as SiO 2 covering the gate electrode G using the CVD method, the insulating film is etched back to form sidewalls 16 covering the side surfaces of the gate electrode G. Next, as shown in FIG. Next, using the gate electrode G and the sidewalls 16 as a mask, ion implantation for forming the source region S and the drain region D is performed. Thereafter, heat treatment is performed to activate the N-type impurity diffusion regions forming the source region S and the drain region D. As shown in FIG. Then, using a salicide process, a silicide layer 18 is formed on the surfaces of the source region S, the drain region D, and the gate electrode G to reduce the contact resistance. Thereby, the transistor Ta is formed on the semiconductor substrate 10 .

図２（ｂ）のように、ＣＶＤ法を用いてＳｉＮ等の絶縁膜をトランジスタＴａの表面に堆積してカバー膜２０を形成する。次いで、ＣＶＤ法を用いてカバー膜２０上にＳｉＯ２等の層間絶縁膜２２を形成した後、ＣＭＰ（chemical mechanical polish）法を用いて層間絶縁膜２２の表面を平坦化する。次いで、フォトリソグラフィ法およびエッチング法を用いてソース領域Ｓおよびドレイン領域Ｄに達するコンタクトホールを層間絶縁膜２２およびカバー膜２０に形成する。次いで、コンタクトホールの側面および底面にスパッタリング法またはＣＶＤ法を用いてＴｉ等の密着膜を形成した後、ＣＶＤ法を用いてコンタクトホールをＷ等の導電膜で充填する。次いで、ＣＭＰ法を用いて層間絶縁膜２２上に堆積した余剰の密着膜および導電膜を除去することで、導電プラグ３２、３４を形成する。 As shown in FIG. 2B, a cover film 20 is formed by depositing an insulating film such as SiN on the surface of the transistor Ta using the CVD method. Next, after forming an interlayer insulating film 22 of SiO 2 or the like on the cover film 20 using the CVD method, the surface of the interlayer insulating film 22 is planarized using the CMP (chemical mechanical polish) method. Next, contact holes reaching the source region S and the drain region D are formed in the interlayer insulating film 22 and the cover film 20 by photolithography and etching. Next, after forming an adhesion film such as Ti on the side and bottom surfaces of the contact hole using the sputtering method or the CVD method, the contact hole is filled with a conductive film such as W using the CVD method. Next, the conductive plugs 32 and 34 are formed by removing the excess adhesive film and conductive film deposited on the interlayer insulating film 22 using the CMP method.

図２（ｃ）のように、ＣＶＤ法を用いて層間絶縁膜２２上にＳｉＮ等の絶縁膜を堆積してエッチストッパ膜２４を形成する。次いで、ＣＶＤ法を用いてエッチストッパ膜２４上にＳｉＯ２等の層間絶縁膜２６を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜２６およびエッチストッパ膜２４における配線３８の形成領域にライン状の溝を形成する。次いで、ライン状の溝の側面および底面にスパッタリング法またはＣＶＤ法を用いてＴｉ等の密着膜を形成した後、ＣＶＤ法を用いてライン状の溝にＷ等の導電膜を充填する。次いで、ＣＭＰ法を用いて層間絶縁膜２６上に堆積した余剰の密着膜および導電膜を除去することで配線３８を形成する。 As shown in FIG. 2C, an etch stopper film 24 is formed by depositing an insulating film such as SiN on the interlayer insulating film 22 using the CVD method. Next, an interlayer insulating film 26 such as SiO 2 is formed on the etch stopper film 24 using the CVD method. Next, using photolithography and etching, linear grooves are formed in the interlayer insulating film 26 and the etch stopper film 24 in the region where the wiring 38 is to be formed. Next, after forming an adhesive film such as Ti on the side and bottom surfaces of the linear grooves by sputtering or CVD, the linear grooves are filled with a conductive film such as W by CVD. Next, the wiring 38 is formed by removing the excess adhesive film and conductive film deposited on the interlayer insulating film 26 using the CMP method.

次いで、ＣＶＤ法を用いてＳｉＮ等の絶縁膜を層間絶縁膜２６上に堆積して酸化抑制膜２８を形成する。次いで、ＣＶＤ法を用いてＳｉＯ２等の絶縁膜を酸化抑制膜２８上に堆積して緩衝膜３０を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて緩衝膜３０、酸化抑制膜２８、層間絶縁膜２６、およびエッチストッパ膜２４を貫通して導電プラグ３２に達するコンタクトホールを形成する。次いで、コンタクトホールの側面および底面にスパッタリング法またはＣＶＤ法を用いてＴｉ等の密着膜を形成した後、ＣＶＤ法を用いてコンタクトホールにＷ等の導電膜を充填する。次いで、ＣＭＰ法を用いて緩衝膜３０上に堆積した余剰の密着膜および導電膜を除去することで、導電プラグ３６を形成する。導電プラグ３６は、導電プラグ３２に接続される。 Then, an insulating film such as SiN is deposited on the inter-layer insulating film 26 using the CVD method to form an oxidation suppressing film 28 . Next, a buffer film 30 is formed by depositing an insulating film such as SiO 2 on the oxidation suppressing film 28 using the CVD method. Next, a contact hole is formed through the buffer film 30, the oxidation suppressing film 28, the interlayer insulating film 26, and the etch stopper film 24 to reach the conductive plug 32 by photolithography and etching. Next, after forming an adhesion film such as Ti on the side and bottom surfaces of the contact hole using the sputtering method or the CVD method, the contact hole is filled with a conductive film such as W using the CVD method. Next, a conductive plug 36 is formed by removing the excess adhesion film and conductive film deposited on the buffer film 30 using the CMP method. A conductive plug 36 is connected to the conductive plug 32 .

図３（ａ）のように、緩衝膜３０上にＰＶＤ（Physical Vapor Deposition）を用いて例えばＴｉＮからなる密着膜４６を成膜する。密着膜４６上にＰＶＤ法を用いて例えばＴｉＡｌＮからなる酸素バリア導電膜４８を成膜する。酸素バリア導電膜４８上にＰＶＤ法を用いて例えばＩｒからなる電極膜５０を成膜する。電極膜５０上にＰＶＤ法またはＣＶＤ法を用いて例えばＰＺＴからなる強誘電体膜４２を成膜する。その後、強誘電体膜４２に対して酸素雰囲気下での熱処理である急速加熱処理を行う。これにより、強誘電体膜４２において、余剰元素の脱離および酸化が生じ、強誘電体膜４２の結晶化が完了する。次いで、強誘電体膜４２上にＰＶＤ法を用いて例えばＩｒＯ２からなる電極膜５２を成膜する。電極膜５２上にＰＶＤ法を用いて例えばＩｒからなる電極膜５４を成膜する。電極膜５４上にスパッタリング法を用いて例えばＡｌｘＯｙまたはＡｌｘＮｙからなる酸化抑制膜５６を成膜する。 As shown in FIG. 3A, an adhesion film 46 made of TiN, for example, is formed on the buffer film 30 by PVD (Physical Vapor Deposition). An oxygen barrier conductive film 48 made of TiAlN, for example, is formed on the adhesion film 46 by PVD. An electrode film 50 made of, for example, Ir is formed on the oxygen barrier conductive film 48 by PVD. A ferroelectric film 42 made of PZT, for example, is formed on the electrode film 50 by PVD or CVD. After that, the ferroelectric film 42 is subjected to rapid heat treatment, which is heat treatment in an oxygen atmosphere. As a result, excess elements are desorbed and oxidized in the ferroelectric film 42, and crystallization of the ferroelectric film 42 is completed. Next, an electrode film 52 made of, for example, IrO 2 is formed on the ferroelectric film 42 by PVD. An electrode film 54 made of, for example, Ir is formed on the electrode film 52 by PVD. An oxidation suppressing film 56 made of, for example, Al x O y or Al x N y is formed on the electrode film 54 by sputtering.

図３（ｂ）のように、フォトリソグラフィ法およびエッチング法を用いて、酸化抑制膜５６、電極膜５４、電極膜５２、強誘電体膜４２、電極膜５０、酸素バリア導電膜４８、および密着膜４６をパターニングする。これにより、密着膜４６と酸素バリア導電膜４８と電極膜５０を含む下部電極４０と、強誘電体膜４２と、電極膜５２と電極膜５４を含む上部電極４４と、を有する強誘電体キャパシタＣａが形成される。強誘電体キャパシタＣａを形成した後、エッチング等のプロセスダメージを取り除くために、強誘電体キャパシタＣａに対して酸素雰囲気下での熱処理である回復アニール処理を行う。 As shown in FIG. 3B, photolithography and etching are used to form an oxidation suppressing film 56, an electrode film 54, an electrode film 52, a ferroelectric film 42, an electrode film 50, an oxygen barrier conductive film 48, and an adhesive film. The film 46 is patterned. Thus, a ferroelectric capacitor having a lower electrode 40 including an adhesion film 46, an oxygen barrier conductive film 48, and an electrode film 50, a ferroelectric film 42, and an upper electrode 44 including an electrode film 52 and an electrode film 54. Ca is formed. After forming the ferroelectric capacitor Ca, in order to remove process damage such as etching, the ferroelectric capacitor Ca is subjected to recovery annealing, which is heat treatment in an oxygen atmosphere.

図４（ａ）および図４（ｂ）のように、ＣＶＤ法またはＰＶＤ法を用いて、強誘電体キャパシタＣａおよび酸化抑制膜５６を覆うように、例えばＡｌｘＯｙ、ＭｇｘＯｙ、ＡｌｘＮｙ、またはＭｇｘＮｙからなる保護膜５８を形成する。保護膜５８上にＣＶＤ法を用いてＳｉＯ２を主として含む層間絶縁膜６０を形成する。その後、ＣＭＰ法を用いて層間絶縁膜６０の表面を平坦化する。次いで、フォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜６０、保護膜５８、および酸化抑制膜５６を貫通して強誘電体キャパシタＣａの上部電極４４に達するコンタクトホールを形成する。次いで、コンタクトホールの側面および底面にスパッタリング法を用いて例えばＴｉ、ＴｉＮ、またはＴｉとＴｉＮの積層からなる密着膜６６を形成する。その後、ＣＶＤ法を用いてコンタクトホールにＷ等の導電膜６８を充填する。次いで、ＣＭＰ法を用いて層間絶縁膜６０上に堆積した余剰の密着膜６６および導電膜６８を除去することで、導電プラグ６４を形成する。 As shown in FIGS. 4(a) and 4(b), a CVD method or a PVD method is used to cover the ferroelectric capacitor Ca and the oxidation suppressing film 56 with, for example, Al x O y , Mg x O y , A protective film 58 made of Al x N y or Mg x N y is formed. An interlayer insulating film 60 mainly containing SiO 2 is formed on the protective film 58 using the CVD method. After that, the surface of the interlayer insulating film 60 is planarized using the CMP method. Next, using photolithography and etching, a contact hole is formed through the interlayer insulating film 60, the protective film 58, and the oxidation suppressing film 56 to reach the upper electrode 44 of the ferroelectric capacitor Ca. Next, an adhesion film 66 made of, for example, Ti, TiN, or a stack of Ti and TiN is formed on the side and bottom surfaces of the contact hole by sputtering. After that, the contact holes are filled with a conductive film 68 of W or the like using the CVD method. Next, a conductive plug 64 is formed by removing the excess adhesion film 66 and conductive film 68 deposited on the interlayer insulating film 60 using the CMP method.

その後、図１のように、層間絶縁膜６０の表面にバリア膜７２、配線膜７４、およびバリア膜７６を積層する。次いで、フォトリソグラフィ法およびエッチング法を用いてこの積層膜をパターニングすることで配線７０を形成する。配線７０は、導電プラグ６４を介して強誘電体キャパシタＣａの上部電極４４に電気的に接続される。以上の工程を経ることにより、実施例１の半導体装置１００が形成される。 Thereafter, as shown in FIG. 1, a barrier film 72, a wiring film 74, and a barrier film 76 are laminated on the surface of the interlayer insulating film 60. Next, as shown in FIG. Next, the wiring 70 is formed by patterning this laminated film using a photolithography method and an etching method. The wiring 70 is electrically connected through the conductive plug 64 to the upper electrode 44 of the ferroelectric capacitor Ca. Through the steps described above, the semiconductor device 100 of the first embodiment is formed.

［比較例］
比較例に係る半導体装置は、上部電極４４の上面に酸化抑制膜が設けられていない点で実施例１の半導体装置１００と異なる。その他の構成は実施例１の半導体装置１００と同じである。 [Comparative example]
The semiconductor device according to the comparative example differs from the semiconductor device 100 according to the first embodiment in that no oxidation suppressing film is provided on the upper surface of the upper electrode 44 . Other configurations are the same as those of the semiconductor device 100 of the first embodiment.

図５（ａ）から図６（ｂ）は、比較例に係る半導体装置の製造方法を示す断面図である。図６（ｂ）は、図６（ａ）の領域Ａの拡大図である。まず、実施例１の図２（ａ）から図２（ｃ）に示した製造工程と同じ製造工程を実施する。その後、図５（ａ）のように、緩衝膜３０上に、ＴｉＮからなる密着膜４６、ＴｉＡｌＮからなる酸素バリア導電膜４８、Ｉｒからなる電極膜５０、およびＰＺＴからなる強誘電体膜４２を成膜する。その後、強誘電体膜４２に対して酸素雰囲気下での熱処理である急速加熱処理を行う。次いで、強誘電体膜４２上に、ＩｒＯ２からなる電極膜５２、Ｉｒからなる電極膜５４を成膜する。 5A to 6B are cross-sectional views showing a method for manufacturing a semiconductor device according to a comparative example. FIG. 6(b) is an enlarged view of area A in FIG. 6(a). First, the same manufacturing steps as those shown in FIGS. 2(a) to 2(c) of the first embodiment are performed. Thereafter, as shown in FIG. 5A, on the buffer film 30, an adhesion film 46 made of TiN, an oxygen barrier conductive film 48 made of TiAlN, an electrode film 50 made of Ir, and a ferroelectric film 42 made of PZT are formed. form a film. After that, the ferroelectric film 42 is subjected to rapid heat treatment, which is heat treatment in an oxygen atmosphere. Next, an electrode film 52 made of IrO 2 and an electrode film 54 made of Ir are formed on the ferroelectric film 42 .

図５（ｂ）のように、フォトリソグラフィ法およびエッチング法を用いて、電極膜５４、電極膜５２、強誘電体膜４２、電極膜５０、酸素バリア導電膜４８、および密着膜４６をパターニングする。これにより、密着膜４６と酸素バリア導電膜４８と電極膜５０を含む下部電極４０と、強誘電体膜４２と、電極膜５２と電極膜５４を含む上部電極４４と、を有する強誘電体キャパシタＣａが形成される。強誘電体キャパシタＣａを形成した後、エッチング等のプロセスダメージを取り除くために、強誘電体キャパシタＣａに対して酸素雰囲気下での熱処理である回復アニール処理を行う。この回復アニール処理において、電極膜５４の上面は酸素雰囲気に曝されることになり、電極膜５４の上面に酸化層５５が形成される。酸化層５５は例えば酸化イリジウム（ＩｒＯｘ）層である。 As shown in FIG. 5B, the electrode film 54, the electrode film 52, the ferroelectric film 42, the electrode film 50, the oxygen barrier conductive film 48, and the adhesion film 46 are patterned by photolithography and etching. . Thus, a ferroelectric capacitor having a lower electrode 40 including an adhesion film 46, an oxygen barrier conductive film 48, and an electrode film 50, a ferroelectric film 42, and an upper electrode 44 including an electrode film 52 and an electrode film 54. Ca is formed. After forming the ferroelectric capacitor Ca, in order to remove process damage such as etching, the ferroelectric capacitor Ca is subjected to recovery annealing, which is heat treatment in an oxygen atmosphere. In this recovery annealing treatment, the upper surface of the electrode film 54 is exposed to an oxygen atmosphere, and an oxide layer 55 is formed on the upper surface of the electrode film 54 . The oxide layer 55 is, for example, an iridium oxide (IrO x ) layer.

図６（ａ）および図６（ｂ）のように、強誘電体キャパシタＣａを覆うように保護膜５８を形成する。保護膜５８上に層間絶縁膜６０を形成する。次いで、フォトリソグラフィ法およびエッチング法を用いて、層間絶縁膜６０および保護膜５８を貫通して強誘電体キャパシタＣａの上部電極４４に達するコンタクトホールを形成する。次いで、コンタクトホールの側面および底面にスパッタリング法を用いてＴｉ、ＴｉＮ、またはＴｉとＴｉＮの積層からなる密着膜６６を形成する。その後、ＣＶＤ法を用いてコンタクトホールにＷ等の導電膜６８を充填する。次いで、ＣＭＰ法を用いて層間絶縁膜６０上に堆積した余剰の密着膜６６および導電膜６８を除去することで、導電プラグ６４を形成する。 As shown in FIGS. 6A and 6B, a protective film 58 is formed to cover the ferroelectric capacitor Ca. An interlayer insulating film 60 is formed on the protective film 58 . Next, using photolithography and etching, a contact hole is formed through the interlayer insulating film 60 and the protective film 58 to reach the upper electrode 44 of the ferroelectric capacitor Ca. Next, an adhesion film 66 made of Ti, TiN, or a stack of Ti and TiN is formed on the side and bottom surfaces of the contact hole by sputtering. After that, the contact holes are filled with a conductive film 68 of W or the like using the CVD method. Next, a conductive plug 64 is formed by removing the excess adhesion film 66 and conductive film 68 deposited on the interlayer insulating film 60 using the CMP method.

電極膜５４の上面に電極膜５４が酸化された酸化層５５が形成されているため、導電プラグ６４の密着膜６６は酸化層５５に接して形成されることになる。密着膜６６はＴｉ、ＴｉＮ、またはＴｉとＴｉＮの積層により形成され、電極膜５４はＩｒにより形成されている。ＴｉはＩｒに比べてイオン化傾向が大きいことから、密着膜６６および導電膜６８の製造工程における温度上昇によって、酸化層５５に含まれる酸素が密着膜６６に固相拡散し易くなる。密着膜６６に酸素が拡散することで、密着膜６６に含まれるＴｉ（第２金属元素）の酸化物（ＴｉＯＸ）または酸窒化物（ＴｉＯＮ）からなる絶縁層６５が導電プラグ６４と電極膜５４との間に部分的に形成されることがある。例えば、ＣＶＤ法を用いて導電膜６８を形成する場合、温度が４００℃程度まで上昇することから、酸化層５５に含まれる酸素が密着膜６６に固相拡散し易くなる。 Since the oxide layer 55 is formed by oxidizing the electrode film 54 on the upper surface of the electrode film 54 , the adhesion film 66 of the conductive plug 64 is formed in contact with the oxide layer 55 . The adhesion film 66 is made of Ti, TiN, or a laminate of Ti and TiN, and the electrode film 54 is made of Ir. Since Ti has a higher ionization tendency than Ir, oxygen contained in the oxide layer 55 is easily diffused into the adhesion film 66 by a temperature rise in the manufacturing process of the adhesion film 66 and the conductive film 68 . By diffusing oxygen into the adhesion film 66, the insulating layer 65 made of oxide (TiO x ) or oxynitride (TiON) of Ti (second metal element) contained in the adhesion film 66 is separated from the conductive plug 64 and the electrode film. 54 may be partially formed. For example, when the conductive film 68 is formed using the CVD method, the temperature rises to about 400° C., so that oxygen contained in the oxide layer 55 easily diffuses into the adhesion film 66 in solid phase.

その後、図示は省略するが、実施例１の半導体装置１００と同様に、層間絶縁膜６０の表面にバリア膜７２、配線膜７４、およびバリア膜７６を含む配線７０を形成する。 After that, although not shown, a wiring 70 including a barrier film 72, a wiring film 74, and a barrier film 76 is formed on the surface of the interlayer insulating film 60 in the same manner as in the semiconductor device 100 of the first embodiment.

比較例では、強誘電体キャパシタＣａを形成した後の回復アニール処理によって上部電極４４の電極膜５４の上面に酸化層５５が形成される。このため、電極膜５４に接する導電プラグ６４を形成するときの温度上昇によって、酸化層５５の酸素が導電プラグ６４の密着膜６６に固相拡散する。これにより、密着膜６６に含まれるＴｉ（第２金属元素）の酸化物（ＴｉＯＸ）または酸窒化物（ＴｉＯＮ）からなる絶縁層６５が形成される。導電プラグ６４と電極膜５４との間に絶縁層６５が部分的に形成されることで、導電プラグ６４と上部電極４４との間のコンタクト抵抗が上昇してしまう。また、複数の半導体装置間において、導電プラグ６４と上部電極４４との間のコンタクト抵抗のばらつきが大きくなってしまう。 In the comparative example, an oxide layer 55 is formed on the upper surface of the electrode film 54 of the upper electrode 44 by recovery annealing after forming the ferroelectric capacitor Ca. Therefore, oxygen in the oxide layer 55 diffuses into the adhesion film 66 of the conductive plug 64 in solid phase due to the temperature rise when the conductive plug 64 in contact with the electrode film 54 is formed. As a result, an insulating layer 65 made of oxide (TiO x ) or oxynitride (TiON) of Ti (second metal element) contained in the adhesion film 66 is formed. The partial formation of the insulating layer 65 between the conductive plug 64 and the electrode film 54 increases the contact resistance between the conductive plug 64 and the upper electrode 44 . Moreover, the variation in contact resistance between the conductive plug 64 and the upper electrode 44 increases among a plurality of semiconductor devices.

なお、導電プラグ６４を形成するためのコンタクトホールを、酸化層５５を除去するまで深くエッチングして形成したとしても、密着膜６６は酸化層５５の側面に接して形成される。このため、この場合でも、酸化層５５の酸素が密着膜６６に固相拡散し、密着膜６６に含まれるＴｉ（第２金属元素）の酸化物（ＴｉＯＸ）または酸窒化物（ＴｉＯＮ）からなる絶縁層６５が形成されてしまいう。 Even if the contact hole for forming the conductive plug 64 is formed by deep etching until the oxide layer 55 is removed, the adhesion film 66 is formed in contact with the side surface of the oxide layer 55 . Therefore, even in this case, oxygen in the oxide layer 55 diffuses into the adhesion film 66 in solid phase, and from the oxide (TiO x ) or oxynitride (TiON) of Ti (second metal element) contained in the adhesion film 66 , A different insulating layer 65 is formed.

これに対し、実施例１では、図３（ａ）および図３（ｂ）のように、強誘電体キャパシタＣａに対する回復アニール処理（熱処理）を行う前に、上部電極４４の電極膜５４の上面に接する酸化抑制膜５６を形成している。このため、強誘電体キャパシタＣａに対して回復アニール処理を行っても、電極膜５４の上面が酸化されることが抑制される。酸化抑制膜５６は、電極膜５４に含まれるＩｒ（第１金属元素）よりイオン化傾向の大きいＡｌ（第３金属元素）の酸化膜または窒化膜である。イオン化傾向の大きい金属元素を含む膜は、イオン化傾向の小さい金属元素を含む膜に比べて、酸化が進行し易い。このため、酸化抑制膜５６が緻密な膜でなく、回復アニール処理において酸素が内部に侵入するような場合でも、酸素はイオン化傾向の大きいＡｌを含む酸化抑制膜５６に取り込まれ易く、電極膜５４にまで到達することが抑制される。よって、電極膜５４の上面が酸化されることが効果的に抑制される。 On the other hand, in Example 1, as shown in FIGS. 3A and 3B, the upper surface of the electrode film 54 of the upper electrode 44 was removed before the recovery annealing treatment (heat treatment) for the ferroelectric capacitor Ca. An oxidation suppressing film 56 is formed in contact with the . Therefore, even if recovery annealing is performed on the ferroelectric capacitor Ca, oxidation of the upper surface of the electrode film 54 is suppressed. The oxidation suppressing film 56 is an oxide film or nitride film of Al (third metal element) having a higher ionization tendency than Ir (first metal element) contained in the electrode film 54 . A film containing a metal element with a high ionization tendency is more easily oxidized than a film containing a metal element with a low ionization tendency. Therefore, even if the oxidation-suppressing film 56 is not a dense film and oxygen penetrates inside during the recovery annealing process, the oxygen is easily taken into the oxidation-suppressing film 56 containing Al, which has a high ionization tendency, and the electrode film 54 is suppressed from reaching Therefore, oxidation of the upper surface of the electrode film 54 is effectively suppressed.

電極膜５４の上面に酸化層が形成され難いことから、図４（ｂ）のように、導電プラグ６４と電極膜５４との間に密着膜６６に含まれるＴｉ（第２金属元素）の酸化物または酸窒化物からなる絶縁層が形成されることが抑制される。よって、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇、および、複数の半導体装置１００間におけるコンタクト抵抗のばらつき、を抑えることができる。 Since it is difficult to form an oxide layer on the upper surface of the electrode film 54, as shown in FIG. formation of an insulating layer made of a material or an oxynitride is suppressed. Therefore, an increase in contact resistance between the conductive plug 64 and the upper electrode 44 and variations in contact resistance among the plurality of semiconductor devices 100 can be suppressed.

図４（ｂ）のように、導電プラグ６４の密着膜６６は、酸化抑制膜５６の側面に接して形成される。酸化抑制膜５６は、密着膜６６に含まれるＴｉ（第２金属元素）よりイオン化傾向の大きいＡｌ（第３金属元素）の酸化膜または窒化膜である。このため、酸化抑制膜５６に含まれる酸素は、イオン化傾向の小さいＴｉを含む密着膜６６には拡散し難い。よって、密着膜６６が酸化抑制膜５６に接して形成されても、密着膜６６に含まれるＴｉ（第２金属元素）の酸化物または酸窒化物からなる絶縁膜が形成されることが抑制される。 As shown in FIG. 4B, the adhesion film 66 of the conductive plug 64 is formed in contact with the side surface of the oxidation suppressing film 56 . The oxidation suppressing film 56 is an oxide film or nitride film of Al (third metal element) having a higher ionization tendency than Ti (second metal element) contained in the adhesion film 66 . Therefore, oxygen contained in the oxidation suppressing film 56 is difficult to diffuse into the adhesion film 66 containing Ti, which has a low ionization tendency. Therefore, even if the adhesion film 66 is formed in contact with the oxidation suppression film 56, the formation of an insulating film made of an oxide or oxynitride of Ti (second metal element) contained in the adhesion film 66 is suppressed. be.

以上のように、実施例１によれば、強誘電体キャパシタＣａの上部電極４４の上面に接して酸化抑制膜５６が設けられている。酸化抑制膜５６を貫通し、酸化抑制膜５６と上部電極４４とに接する密着膜６６と密着膜６６上の導電膜６８とを含む導電プラグ６４が設けられている。酸化抑制膜５６は、上部電極４４に含まれるＩｒ（第１金属元素）および密着膜６６に含まれるＴｉ（第２金属元素）よりイオン化傾向の大きいＡｌ（第３金属元素）の酸化膜（ＡｌｘＯｙ）または窒化膜（ＡｌｘＮｙ）を含む。これにより、上述したように、導電プラグ６４と上部電極４４との間に密着膜６６に含まれるＴｉ（第２金属元素）の酸化物または酸窒化物からなる絶縁膜が形成されることが抑制される。よって、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇、および、複数の半導体装置１００間におけるコンタクト抵抗のばらつき、を抑制することができる。 As described above, according to Example 1, the oxidation suppressing film 56 is provided in contact with the upper surface of the upper electrode 44 of the ferroelectric capacitor Ca. A conductive plug 64 is provided that penetrates through the oxidation suppressing film 56 and includes an adhesion film 66 in contact with the oxidation suppression film 56 and the upper electrode 44 and a conductive film 68 on the adhesion film 66 . The oxidation suppressing film 56 is an oxide film (Al x O y ) or nitride films (Al x N y ). This suppresses the formation of an insulating film made of an oxide or oxynitride of Ti (second metal element) contained in the adhesion film 66 between the conductive plug 64 and the upper electrode 44, as described above. be done. Therefore, it is possible to suppress an increase in contact resistance between the conductive plug 64 and the upper electrode 44 and variations in contact resistance among the plurality of semiconductor devices 100 .

また、実施例１では、上部電極４４はイリジウム（Ｉｒ）を含む。Ｉｒは、酸化されても導電性を有する点で有利であり、触媒作用が比較的弱いために強誘電体膜４２の特性が劣化し難い。また、酸化イリジウムから強誘電体膜４２に酸素が供給されるため、強誘電体キャパシタＣａの特性の劣化を抑制できる。密着膜６６はチタン（Ｔｉ）を含む。これにより、導電膜６８と、上部電極４４および酸化抑制膜５６と、の間の密着性を良好にすることができる。 Also, in Example 1, the upper electrode 44 contains iridium (Ir). Ir is advantageous in that it maintains conductivity even when oxidized, and its catalytic action is relatively weak, so that the properties of the ferroelectric film 42 are less likely to deteriorate. Further, since oxygen is supplied to the ferroelectric film 42 from the iridium oxide, deterioration of the characteristics of the ferroelectric capacitor Ca can be suppressed. The adhesion film 66 contains titanium (Ti). Thereby, the adhesion between the conductive film 68 and the upper electrode 44 and the oxidation suppressing film 56 can be improved.

また、実施例１では、酸化抑制膜５６は、アルミニウム（Ａｌ）の酸化膜（ＡｌｘＯｙ）または窒化膜（ＡｌｘＮｙ）を含む。これにより、導電プラグ６４と上部電極４４との間に密着膜６６に含まれるＴｉ（第２金属元素）の酸化物または酸窒化物からなる絶縁膜の形成が抑制できることに加え、水素等が強誘電体キャパシタＣａに侵入することを抑制できる。なお、酸化抑制膜５６は、アルミニウム（Ａｌ）の酸化膜（ＡｌｘＯｙ）または窒化膜（ＡｌｘＮｙ）に代えて、マグネシウム（Ｍｇ）の酸化膜（ＭｇｘＯｙ）または窒化膜（ＭｇｘＮｙ）を含んでいてもよい。この場合でも、導電プラグ６４と上部電極４４との間に密着膜６６に含まれるＴｉ（第２金属元素）の酸化物または酸窒化物からなる絶縁膜の形成が抑制できることに加え、水素等が強誘電体キャパシタＣａに侵入することを抑制できる。なお、酸化抑制膜５６は、ＡｌｘＯｙ、ＡｌｘＮｙ、ＭｇｘＯｙ、およびＭｇｘＮｙのうちの少なくとも２つの層の積層膜であってもよい。 In Example 1, the oxidation suppressing film 56 includes an aluminum (Al) oxide film (Al x O y ) or nitride film (Al x N y ). As a result, the formation of an insulating film made of an oxide or oxynitride of Ti (second metal element) contained in the adhesion film 66 between the conductive plug 64 and the upper electrode 44 can be suppressed, and in addition, hydrogen and the like are strong. Intrusion into the dielectric capacitor Ca can be suppressed. Note that the oxidation suppressing film 56 is an oxide film (Mg x O y ) or nitride film of magnesium (Mg) instead of the oxide film (Al x O y ) or nitride film (Al x N y ) of aluminum (Al). (Mg x N y ) may be included. In this case as well, formation of an insulating film made of an oxide or oxynitride of Ti (second metal element) contained in the adhesion film 66 between the conductive plug 64 and the upper electrode 44 can be suppressed. Intrusion into the ferroelectric capacitor Ca can be suppressed. The oxidation suppressing film 56 may be a laminated film of at least two layers of AlxOy , AlxNy , MgxOy , and MgxNy .

また、実施例１において、酸化抑制膜５６と保護膜５８は、同じ材料（例えばＡｌｘＯｙ等）で形成されていてもよい。この場合、強誘電体キャパシタＣａの上面におけるＡｌｘＯｙの厚さは、強誘電体キャパシタＣａの側面におけるＡｌｘＯｙの厚さより厚くなる。このように、強誘電体キャパシタＣａの上面におけるＡｌｘＯｙの厚さが厚くなることで、強誘電体キャパシタＣａに水素等が侵入することを効果的に抑制できる。 Moreover, in Example 1, the oxidation suppressing film 56 and the protective film 58 may be made of the same material (for example, Al x O y or the like). In this case, the thickness of Al x O y on the top surface of the ferroelectric capacitor Ca is greater than the thickness of Al x O y on the side surfaces of the ferroelectric capacitor Ca. In this way, by increasing the thickness of Al x O y on the upper surface of the ferroelectric capacitor Ca, it is possible to effectively suppress entry of hydrogen or the like into the ferroelectric capacitor Ca.

また、実施例１において、酸化抑制膜５６と保護膜５８は、互いに異なる材料（例えば酸化抑制膜５６がＡｌｘＯｙで、保護膜５８がＡｌｘＮｙまたはＭｇｘＯｙ等）で形成されていてもよい。この場合、酸化抑制膜５６と保護膜５８各々の材料の選択性が広がる。 In addition, in Example 1, the oxidation suppressing film 56 and the protective film 58 are formed of different materials (for example, the oxidation suppressing film 56 is made of Al x O y and the protective film 58 is made of Al x N y or Mg x O y ). may have been In this case, the selectivity of the materials for the oxidation suppressing film 56 and the protective film 58 is increased.

なお、実施例１において、上部電極４４はＩｒを含んで形成される場合を例に示したが、この場合に限られず、例えば白金（Ｐｔ）等を含んで形成される場合でもよい。密着膜６６はＴｉを含んで形成される場合を例に示したが、密着としての機能を発揮できればその他の材料である場合でもよく、例えばクロム（Ｃｒ）等を含んで形成されてもよい。酸化抑制膜５６は、上部電極４４に含まれる第１金属元素および密着膜６６に含まれる第２金属元素よりもイオン化傾向の大きい第３金属元素の酸化膜または窒化膜を含んで形成されればよく、ＡｌまたはＭｇの酸化膜または窒化膜以外であってもよい。 In the first embodiment, the case where the upper electrode 44 is formed containing Ir is shown as an example, but it is not limited to this case, and may be formed containing platinum (Pt) or the like. Although the adhesion film 66 has been described as containing Ti, it may be formed of other materials as long as the adhesion function can be exhibited. For example, the adhesion film 66 may contain chromium (Cr). The oxidation suppressing film 56 may include an oxide film or a nitride film of a third metal element having a higher ionization tendency than the first metal element contained in the upper electrode 44 and the second metal element contained in the adhesion film 66. Alternatively, it may be a film other than an Al or Mg oxide film or nitride film.

実施例２に係る半導体装置は、酸化抑制膜５６に窒化イリジウム（ＩｒＮｘ）膜を用いた点で実施例１の半導体装置１００と異なる。その他の構成は実施例１と同じであるため図示および説明を省略する。実施例２に係る半導体装置は、酸化抑制膜５６としてＩｒＮｘ膜を成膜する以外は、図２（ａ）から図４（ｂ）に示した実施例１に係る半導体装置１００の製造方法と同じ方法により形成される。 The semiconductor device according to Example 2 differs from the semiconductor device 100 of Example 1 in that an iridium nitride (IrN x ) film is used as the oxidation suppressing film 56 . Since other configurations are the same as those of the first embodiment, illustration and description thereof are omitted. The semiconductor device according to the second embodiment is the same as the manufacturing method of the semiconductor device 100 according to the first embodiment shown in FIGS . formed by the same method.

ここで、ＩｒＮｘ膜とＩｒ膜の酸化特性を評価した実験について説明する。実験には以下の試料１、２を用いた。
試料１：酸化マグネシウム（ＭｇＯ）基板上に密着膜としてのチタン（Ｔｉ）を介して厚さ５ｎｍの窒化イリジウム（ＩｒＮｘ）膜を形成
試料２：酸化マグネシウム（ＭｇＯ）基板上に密着膜としてのチタン（Ｔｉ）膜を介して厚さ５ｎｍのイリジウム（Ｉｒ）膜を形成
上記の試料１、２を、温度が４００℃、圧力が１Ｔｏｒｒで、酸素の割合が１０％の酸素とアルゴンが混合した雰囲気中に３分間放置し、Ｉｒ膜およびＩｒＮｘ膜の酸化量を調査した。その後、温度を５００℃に上げて３分間放置した後のＩｒ膜およびＩｒＮｘ膜の酸化量を調査し、更に温度を６００℃に上げて３分間放置した後のＩｒ膜およびＩｒＮｘ膜の酸化量を調査した。酸化量の調査はＸ線光電子分光法（ＸＰＳ）を用いて行った。 Here, an experiment for evaluating the oxidation characteristics of the IrNx film and the Ir film will be described. Samples 1 and 2 below were used in the experiment.
Sample 1: Form an iridium nitride (IrN x ) film with a thickness of 5 nm on a magnesium oxide (MgO) substrate via titanium (Ti) as an adhesion film Sample 2: Form an adhesion film on a magnesium oxide (MgO) substrate An iridium (Ir) film with a thickness of 5 nm is formed through a titanium (Ti) film. Samples 1 and 2 above are mixed with 10% oxygen and argon at a temperature of 400° C. and a pressure of 1 Torr. After being left in the atmosphere for 3 minutes, the amount of oxidation of the Ir film and the IrNx film was investigated. After that, the temperature was raised to 500° C. and allowed to stand for 3 minutes, and then the amount of oxidation of the Ir film and the IrN x film was investigated. investigated the quantity. The amount of oxidation was investigated using X-ray photoelectron spectroscopy (XPS).

図７は、試料１、２に対して行った酸化の調査結果を示す図である。図７の横軸は温度であり、縦軸はＩｒＮｘ膜およびＩｒ膜に対するＩｒＯ２膜の体積割合である。図７に示すように、ＩｒＮｘ膜は、Ｉｒ膜に比べて、酸化し難いことが分かる。すなわち、ＩｒＮｘ膜は、酸素拡散の抑制効果が高いことが言える。 FIG. 7 is a diagram showing the results of an oxidation investigation conducted on samples 1 and 2. FIG. The horizontal axis of FIG. 7 is the temperature, and the vertical axis is the volume ratio of the IrO2 film to the IrNx film and the Ir film. As shown in FIG. 7, the IrNx film is more difficult to oxidize than the Ir film. That is, it can be said that the IrNx film has a high effect of suppressing oxygen diffusion.

このため、実施例２では、酸化抑制膜５６に窒化イリジウム（ＩｒＮｘ）膜を用いている。これにより、強誘電体キャパシタＣａに対して回復アニール処理を行っても、酸化抑制膜５６は酸素拡散を抑制する効果が高いことから、酸素が電極膜５４にまで到達することが抑制される。よって、電極膜５４の上面が酸化されることが抑制され、その結果、導電プラグ６４と電極膜５４との間に密着膜６６に含まれるＴｉ（第２金属元素）の酸化物または酸窒化物からなる絶縁層が形成されることが抑制される。これにより、導電プラグ６４と上部電極４４との間のコンタクト抵抗の上昇、および、複数の半導体装置間におけるコンタクト抵抗のばらつき、を抑制することができる。また、密着膜６６は酸化抑制膜５６の側面に接して形成されるが、酸化抑制膜５６は窒化イリジウム（ＩｒＮｘ）膜であることから、酸化抑制膜５６から密着膜６６への酸素の拡散が抑制される。よって、この点においても、密着膜６６に含まれるＴｉ（第２金属元素）の酸化物または酸窒化物からなる絶縁膜が形成されることが抑制される。 Therefore, in Example 2, an iridium nitride (IrN x ) film is used as the oxidation suppressing film 56 . As a result, even if recovery annealing is performed on the ferroelectric capacitor Ca, the oxidation suppressing film 56 is highly effective in suppressing diffusion of oxygen, so oxygen is suppressed from reaching the electrode film 54 . Therefore, oxidation of the upper surface of the electrode film 54 is suppressed, and as a result, an oxide or oxynitride of Ti (second metal element) contained in the adhesion film 66 between the conductive plug 64 and the electrode film 54 is suppressed from being formed. This can suppress an increase in contact resistance between the conductive plug 64 and the upper electrode 44 and variations in contact resistance among a plurality of semiconductor devices. Further, the adhesion film 66 is formed in contact with the side surface of the oxidation prevention film 56 , and since the oxidation prevention film 56 is an iridium nitride (IrN x ) film, diffusion of oxygen from the oxidation prevention film 56 to the adhesion film 66 is prevented. is suppressed. Therefore, in this point as well, formation of an insulating film made of an oxide or oxynitride of Ti (second metal element) contained in the adhesion film 66 is suppressed.

なお、実施例２においても、実施例１と同じく、上部電極４４はＩｒを含んで形成される場合に限られず、例えば白金（Ｐｔ）等を含んで形成される場合でもよい。密着膜６６はＴｉを含んで形成される場合に限られず、例えばクロム（Ｃｒ）等を含んで形成されてもよい。 Also in the second embodiment, as in the first embodiment, the upper electrode 44 is not limited to containing Ir, and may be formed containing, for example, platinum (Pt). The adhesion film 66 is not limited to being formed containing Ti, and may be formed containing, for example, chromium (Cr).

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and variations can be made within the scope of the gist of the present invention described in the scope of claims. Change is possible.

１０ 半導体基板
４０ 下部電極（第１電極）
４２ 強誘電体膜
４４ 上部電極（第２電極）
４６ 密着膜
４８ 酸素バリア導電膜
５０、５２、５４ 電極膜
５６ 酸化抑制膜
５８ 保護膜
６０ 層間絶縁膜
６４ 導電プラグ
６５ 絶縁層
６６ 密着膜
６８ 導電膜
１００ 半導体装置
Ｃａ 強誘電体キャパシタ
Ｇ ゲート電極
Ｓ ソース領域
Ｄ ドレイン領域
Ｔａ トランジスタ
10 semiconductor substrate 40 lower electrode (first electrode)
42 ferroelectric film 44 upper electrode (second electrode)
46 adhesion film 48 oxygen barrier conductive film 50, 52, 54 electrode film 56 oxidation suppressing film 58 protective film 60 interlayer insulating film 64 conductive plug 65 insulating layer 66 adhesion film 68 conductive film 100 semiconductor device Ca ferroelectric capacitor G gate electrode S Source region D Drain region Ta Transistor

Claims (8)

第１電極と、前記第１電極上に設けられた強誘電体膜と、前記強誘電体膜上に設けられた第２電極と、を有する強誘電体キャパシタと、
前記第２電極の上面に接して設けられた酸化抑制膜と、
前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第２電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグと、を備え、
前記第２電極は第１金属元素を含み、
前記密着膜は第２金属元素を含み、
前記酸化抑制膜は前記第１金属元素および前記第２金属元素よりイオン化傾向の大きい第３金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置。 a ferroelectric capacitor having a first electrode, a ferroelectric film provided on the first electrode, and a second electrode provided on the ferroelectric film;
an oxidation suppressing film provided in contact with the upper surface of the second electrode;
a conductive plug that penetrates through the oxidation-suppressing film and includes an adhesion film in contact with the oxidation-suppressing film and the second electrode, and a conductive film on the adhesion film;
The second electrode contains a first metal element,
the adhesion film contains a second metal element,
The semiconductor device according to claim 1, wherein the oxidation suppressing film includes an oxide film or a nitride film of a third metal element having a higher ionization tendency than the first metal element and the second metal element, or an iridium nitride film. 前記第１金属元素はイリジウムであり、
前記第２金属元素はチタンである、請求項１に記載の半導体装置。 the first metal element is iridium,
2. The semiconductor device according to claim 1, wherein said second metal element is titanium. 前記酸化抑制膜は前記第３金属元素の酸化膜または窒化膜を含む絶縁膜である、請求項１または２に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein said oxidation suppressing film is an insulating film containing an oxide film or a nitride film of said third metal element. 前記第３金属元素は、アルミニウムまたはマグネシウムである、請求項１から３のいずれか一項に記載の半導体装置。 4. The semiconductor device according to claim 1, wherein said third metal element is aluminum or magnesium. 前記強誘電体キャパシタおよび前記酸化抑制膜を覆う保護膜を備え、
前記酸化抑制膜と前記保護膜は、前記第３金属元素の酸化膜または前記第３金属元素の窒化膜であって同じ材料により形成され、
前記第３金属元素の酸化膜または前記第３金属元素の窒化膜は、前記強誘電体キャパシタの上面における厚さが前記強誘電体キャパシタの側面における厚さよりも厚い、請求項１から４のいずれか一項に記載の半導体装置。 a protective film covering the ferroelectric capacitor and the oxidation suppressing film;
The oxidation suppressing film and the protective film are an oxide film of the third metal element or a nitride film of the third metal element and are made of the same material,
5. The oxide film of the third metal element or the nitride film of the third metal element according to any one of claims 1 to 4, wherein the thickness on the upper surface of the ferroelectric capacitor is thicker than the thickness on the side surface of the ferroelectric capacitor. 1. The semiconductor device according to claim 1. 前記強誘電体キャパシタおよび前記酸化抑制膜を覆う保護膜を備え、
前記酸化抑制膜と前記保護膜は、前記第３金属元素の酸化膜または前記第３金属元素の窒化膜であって互いに異なる材料により形成されている、請求項１から４のいずれか一項に記載の半導体装置。 a protective film covering the ferroelectric capacitor and the oxidation suppressing film;
5. The oxidation suppressing film and the protective film according to any one of claims 1 to 4, wherein the oxide film of the third metal element or the nitride film of the third metal element is formed of different materials. The semiconductor device described. 前記酸化抑制膜は窒化イリジウム膜である、請求項１または２に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein said oxidation suppressing film is an iridium nitride film. 第１電極となる膜を成膜する工程と、
前記第１電極となる膜上に強誘電体膜を成膜する工程と、
前記強誘電体膜上に第２電極となる膜を成膜する工程と、
前記第２電極となる膜の上面に接する酸化抑制膜を成膜する工程と、
前記第１電極となる膜と前記強誘電体膜と前記第２電極となる膜と前記酸化抑制膜とをパターニングして、前記第１電極と前記強誘電体膜と前記第２電極とを有する強誘電体キャパシタを形成する工程と、
前記強誘電体キャパシタに対して酸素雰囲気下で熱処理をする工程と、
前記熱処理の後、前記酸化抑制膜を貫通し、前記酸化抑制膜と前記第２電極とに接する密着膜と前記密着膜上の導電膜とを含む導電プラグを形成する工程と、を備え、
前記第２電極は第１金属元素を含み、前記密着膜は第２金属元素を含み、前記酸化抑制膜は前記第１金属元素および前記第２金属元素よりイオン化傾向の大きい第３金属元素の酸化膜または窒化膜、若しくは、窒化イリジウム膜を含む、半導体装置の製造方法。
a step of forming a film to be a first electrode;
forming a ferroelectric film on the film to be the first electrode;
forming a film to be a second electrode on the ferroelectric film;
forming an oxidation-suppressing film in contact with the upper surface of the film to be the second electrode;
The film to be the first electrode, the ferroelectric film, the film to be the second electrode, and the oxidation suppressing film are patterned to form the first electrode, the ferroelectric film, and the second electrode. forming a ferroelectric capacitor;
heat-treating the ferroelectric capacitor in an oxygen atmosphere;
after the heat treatment, forming a conductive plug penetrating through the oxidation suppressing film and including an adhesive film in contact with the oxidation suppressing film and the second electrode and a conductive film on the adhesive film;
The second electrode contains a first metal element, the adhesion film contains a second metal element, and the oxidation suppression film oxidizes a third metal element having a higher ionization tendency than the first metal element and the second metal element. A method of manufacturing a semiconductor device including a film or nitride film or an iridium nitride film.
JP2021205828A 2021-12-20 2021-12-20 Semiconductor device and method of manufacturing semiconductor device Pending JP2023091207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021205828A JP2023091207A (en) 2021-12-20 2021-12-20 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021205828A JP2023091207A (en) 2021-12-20 2021-12-20 Semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2023091207A true JP2023091207A (en) 2023-06-30

Family

ID=86941856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021205828A Pending JP2023091207A (en) 2021-12-20 2021-12-20 Semiconductor device and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2023091207A (en)

Similar Documents

Publication Publication Date Title
JP6287278B2 (en) Semiconductor device and manufacturing method thereof
KR100423906B1 (en) Ferroelectric memory device amd method of forming the same
JPH1154718A (en) Integrated circuit device having buffer film constituted of metal oxide film which is stabilized by low temperature treatment, and its manufacture
KR20020013154A (en) Semiconductor memory device having capacitor encapsulated by multi-layer which includes double layeres being made of same material and method of manufacturing thereof
KR100273689B1 (en) memory device and method for fabricating the same
US7102189B2 (en) Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture
JP4893304B2 (en) Semiconductor device and manufacturing method thereof
JP2006261483A (en) Ferroelectric capacitor and its fabrication process
JP2003086771A (en) Capacitive element, and semiconductor device and its manufacturing method
JP2006310637A (en) Semiconductor device
JP2010225928A (en) Semiconductor memory device and manufacturing method of the same
JP2005057103A (en) Semiconductor device and its manufacturing method
JP3906215B2 (en) Semiconductor device
JP2006339498A (en) Capacitive element with stereoscopic structure
US20090256259A1 (en) Semiconductor device and method for manufacturing the same
JP2006302976A (en) Semiconductor device and manufacturing method thereof
JP4375561B2 (en) Semiconductor memory device and manufacturing method thereof
JP2023091207A (en) Semiconductor device and method of manufacturing semiconductor device
JP2023112910A (en) Semiconductor device and manufacturing method of semiconductor device
JP2005129852A (en) Semiconductor device
JP4649899B2 (en) Semiconductor memory device and manufacturing method thereof
JP2002314047A (en) Semiconductor device and manufacturing method therefor
JP2010141143A (en) Semiconductor device and method of manufacturing the same
KR100465832B1 (en) Ferroelectric Random Access Memory and fabricating method of the same
JP2017123388A (en) Semiconductor device and manufacturing method of the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20240201