JP2023090232A - 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP2023090232A
JP2023090232A JP2021205099A JP2021205099A JP2023090232A JP 2023090232 A JP2023090232 A JP 2023090232A JP 2021205099 A JP2021205099 A JP 2021205099A JP 2021205099 A JP2021205099 A JP 2021205099A JP 2023090232 A JP2023090232 A JP 2023090232A
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide layer
semiconductor device
carbon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021205099A
Other languages
English (en)
Inventor
達雄 清水
Tatsuo Shimizu
幸雄 中林
Yukio Nakabayashi
俊秀 伊藤
Toshihide Ito
千春 太田
Chiharu Ota
譲司 西尾
Joji Nishio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021205099A priority Critical patent/JP2023090232A/ja
Priority to US17/823,096 priority patent/US20230197790A1/en
Publication of JP2023090232A publication Critical patent/JP2023090232A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】キャリアの移動度の低下を抑制できる半導体装置を提供する。【解決手段】実施形態の半導体装置の製造方法は、炭化珪素層にアルミニウム（Ａｌ）を第１のプロジェクテッドレンジ及び第１のドーズ量で注入する第１のイオン注入を行い、炭化珪素層に炭素（Ｃ）を第２のプロジェクテッドレンジ及び第１のドーズ量の１０倍以上のドーズ量である第２のドーズ量で注入する第２のイオン注入を行い、１６００℃以上の第１の熱処理を行い、炭化珪素層を酸化する酸化処理を行い、水素ガスを含む雰囲気中で炭化珪素層をエッチングするエッチング処理を行い、炭化珪素層の上に酸化シリコン膜を形成し、酸化シリコン膜の上にゲート電極を形成する。【選択図】図１

Description

本発明の実施形態は、半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
例えば、炭化珪素を用いてＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）を形成する場合、キャリアの移動度の低下や、閾値電圧の変動が生じるという問題がある。
特開２０１７－１９９９２２号公報 特開２０１４－１４３２４８号公報 国際公開第２０１４／１５５６５１号
Ｋ．Ｔａｃｈｉｋｉ ｅｔ ａｌ．，"Ｆｏｒｍａｔｉｏｎ ｏｆ ｈｉｇｈ－ｑｕａｌｉｔｙ ＳｉＣ（０００１）／ＳｉＯ２ ｓｔｒｕｃｔｕｒｅｓ ｂｙ ｅｘｃｌｕｄｉｎｇ ｏｘｉｄａｔｉｏｎ ｐｒｏｃｅｓｓ ｗｉｔｈ Ｈ２ ｅｔｃｈｉｎｇ ｂｅｆｏｒｅ ＳｉＯ２ ｄｅｐｏｓｉｔｉｏｎ ａｎｄ ｈｉｇｈ－ｔｅｍｐｅｒａｔｕｒｅ Ｎ２ ａｎｎｅａｌｉｎｇ"，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ １３，１２１００２（２０２０）． Ｋ．Ｔａｃｈｉｋｉ ｅｔ ａｌ．，"Ｍｏｂｉｌｉｔｙ ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ ４Ｈ－ＳｉＣ（０００１）ＭＯＳＦＥＴｓ ｂｙ ｔｈｒｅｅ－ｓｔｅｐ ｐｒｏｃｅｓｓ ｏｆ Ｈ２ ｅｔｃｈｉｎｇ, ＳｉＯ２ ｄｅｐｏｓｉｔｉｏｎ， ａｎｄ ｉｎｔｅｒｆａｃｅ ｎｉｔｒｉｄａｔｉｏｎ"，Ａｐｐｌ．Ｐｈｙｓ．Ｅｘｐｒｅｓｓ １４，０３１００１（２０２１）．
本発明が解決しようとする課題は、キャリアの移動度の低下を抑制できる半導体装置を提供することにある。
実施形態の半導体装置の製造方法は、炭化珪素層にアルミニウム（Ａｌ）を第１のプロジェクテッドレンジ及び第１のドーズ量で注入する第１のイオン注入を行い、前記炭化珪素層に炭素（Ｃ）を第２のプロジェクテッドレンジ及び前記第１のドーズ量の１０倍以上のドーズ量である第２のドーズ量で注入する第２のイオン注入を行い、１６００℃以上の第１の熱処理を行い、前記炭化珪素層を酸化する酸化処理を行い、水素ガスを含む雰囲気中で前記炭化珪素層をエッチングするエッチング処理を行い、前記炭化珪素層の上に酸化シリコン膜を形成し、前記酸化シリコン膜の上にゲート電極を形成する。
第１の実施形態の半導体装置の模式断面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の元素濃度分布を示す図。 第１の実施形態の半導体装置の窒素原子の結合状態を示す模式図。 第１の実施形態の半導体装置の製造方法の工程フロー図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第２の実施形態の半導体装置の製造方法の工程フロー図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の駆動装置の模式図。 第６の実施形態の車両の模式図。 第７の実施形態の車両の模式図。 第８の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
トレンチの深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳのプロファイル、Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上、又は、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像上で計測することが可能である。
炭化珪素層中のシリコン原子、炭素原子、窒素原子、及び、酸素原子の結合状態は、例えば、Ｘ線光電子分光法（ＸＰＳ法）を用いることで同定できる。また、各種結合状態の濃度、及び、濃度の大小関係は、例えば、Ｘ線光電子分光法（ＸＰＳ法）を用いることで決定できる。
（第１の実施形態）
第１の実施形態の半導体装置は、炭化珪素層と、ゲート電極と、炭化珪素層とゲート電極との間の酸化シリコン層と、炭化珪素層と酸化シリコン層との間に位置し、窒素の濃度が１×１０２１ｃｍ－３以上の領域と、を備え、炭化珪素層、酸化シリコン層、及び、領域の中の窒素の濃度分布が、領域にピークを有し、酸化シリコン層と、酸化シリコン層から炭化珪素層の側に１００ｎｍ離れた第１の位置との間の部分において、フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度の、波数９７０ｃｍ－１の赤外吸収の強度に対する割合が、１．０以下であり、ピークから酸化シリコン層の側に１ｎｍ離れた第２の位置における窒素の濃度が１×１０１８ｃｍ－３以下であり、第２の位置における炭素の濃度が１×１０１８ｃｍ－３以下であり、ピークから炭化珪素層の側に１ｎｍ離れた第３の位置における窒素の濃度が１×１０１８ｃｍ－３以下である。
図１は、第１の実施形態の半導体装置の模式断面図である。半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ゲート絶縁層２８（酸化シリコン層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面終端領域４０（領域）を備える。
炭化珪素層１０は、ドレイン領域１２、ドリフト領域１４（第１の炭化珪素領域）、ｐウェル領域１６（第２の炭化珪素領域）、ソース領域１８、ｐウェルコンタクト領域２０を備える。ｐウェル領域１６はチャネル部分１６ａ（部分）を有する。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、ソース電極３４とドレイン電極３６との間に位置する。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面（Ｓｉ面）と称し｛０００１｝面と表記する。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面と等価な面を、カーボン面（Ｃ面）と称し｛０００－１｝面と表記する。カーボン面の最表面には炭素原子（Ｃ）が配列している。
一方、六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
以下、炭化珪素層１０の表面がシリコン面に対し０度以上８度以下傾斜した面、裏面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。炭化珪素層１０の表面がシリコン面に対し０度以上８度以下のオフ角を備える。
ドレイン領域１２は、ｎ＋型のＳｉＣである。ドレイン領域１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域１２のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域１４は、ドレイン領域１２の上に設けられる。ドリフト領域１４は、ｎ－型のＳｉＣである。ドリフト領域１４は、例えば、窒素をｎ型不純物として含む。
ドリフト領域１４のｎ型不純物濃度は、ドレイン領域１２のｎ型不純物濃度より低い。ドリフト領域１４のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１４は、例えば、ドレイン領域１２の上にエピタキシャル成長法により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域１６は、ドリフト領域１４の一部表面に設けられる。ｐウェル領域１６は、ドリフト領域１４とゲート絶縁層２８との間に位置する。ｐウェル領域１６は、ｐ型のＳｉＣである。
ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ゲート絶縁層２８と、ゲート絶縁層２８から炭化珪素層１０の側に１００ｎｍ離れた第１の位置（図１中のＸ１）との間にチャネル部分１６ａが位置する。チャネル部分１６ａは、ｐウェル領域１６の中に位置する。
チャネル部分１６ａにおいて、フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度の、波数９７０ｃｍ－１の赤外吸収の強度に対する割合は、１．０以下である。
チャネル部分１６ａにおいて、Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ（ＤＬＴＳ）により測定されるＺ１／２準位密度が１×１０１１ｃｍ－３以下である。チャネル部分１６ａにおける炭素空孔密度は、１×１０１１ｃｍ－３以下である。
チャネル部分１６ａの電子のホール移動度は、例えば、２００ｃｍ２／Ｖ・ｓ以上である。ホール移動度は、ホール効果測定（Ｈａｌｌ Ｅｆｆｅｃｔ Ｍｅａｓｕｒｅｍｅｎｔ）により測定される電子の移動度である。
ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ＋型のＳｉＣである。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ｐウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ｐウェルコンタクト領域２０は、ｐ＋型のＳｉＣである。
ｐウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域２０のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ｐウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ゲート絶縁層２８は、炭化珪素層１０とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト領域１４とゲート電極３０、及びｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト領域１４及びｐウェル領域１６の上に設けられる。ゲート絶縁層２８は、ドリフト領域１４及びｐウェル領域１６の表面に、連続的に形成される。
ゲート絶縁層２８は、酸化シリコンを含む。ゲート絶縁層２８は、酸化シリコン層の一例である。
ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。
界面終端領域４０は、炭化珪素層１０とゲート絶縁層２８との間に位置する。界面終端領域４０は、ドリフト領域１４とゲート絶縁層２８、及びｐウェル領域１６とゲート絶縁層２８との間に位置する。界面終端領域４０は、炭化珪素層１０のダングリングボンドを終端する終端元素として窒素（Ｎ）を含む。界面終端領域４０は、領域の一例である。
界面終端領域４０の窒素の濃度は、例えば、１×１０２１ｃｍ－３以上である。
図３は、第１の実施形態の半導体装置の元素濃度分布を示す図である。図３は、ゲート絶縁層２８、界面終端領域４０、及び、炭化珪素層１０の中の、元素濃度分布を示す図である。図３は、窒素と炭素の濃度分布を示す。
窒素の濃度分布は、界面終端領域４０にピークを有する。ピークの窒素の濃度は、例えば、１×１０２２ｃｍ－３以上である。窒素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。窒素は、炭化珪素層１０とゲート絶縁層２８との間の界面に偏析している。
窒素の濃度分布のピークの窒素の濃度は、例えば、1×１０21ｃｍ－３以上４×１０２3ｃｍ－３以下である。
窒素の濃度分布のピークからゲート絶縁層２８の側に１ｎｍ離れた第２の位置（図３中のＸ２）における窒素の濃度は１×１０１８ｃｍ－３以下である。また、窒素の濃度分布のピークから炭化珪素層１０の側に１ｎｍ離れた第３の位置（図３中のＸ３）における窒素の濃度は１×１０１８ｃｍ－３以下である。
図４は、第１の実施形態の半導体装置の窒素原子の結合状態を示す模式図である。図４（ａ）は窒素原子が３配位の場合、図４（ｂ）は窒素原子が４配位の場合である。
図４（ａ）に示す３配位の場合、窒素原子は３個のシリコン原子と結合する。図４（ｂ）に示す４配位の場合、窒素原子は４個のシリコン原子と結合する。
界面終端領域４０において、３個のシリコン原子と結合する窒素原子の量が、４個のシリコン原子と結合する窒素原子の量よりも多い。言い換えれば、界面終端領域４０において、３配位の窒素原子の量が、４配位の窒素原子の量よりも多い。
例えば、界面終端領域４０に存在する窒素原子の９０％以上が、３配位の窒素原子である。３配位の窒素原子の濃度は、例えば、１×１０２１ｃｍ－３以上である。
界面終端領域４０に存在する３配位の窒素原子は、炭化珪素層１０の表面のダングリングボンドを終端している。
界面終端領域４０の窒素原子は炭化珪素層１０の最上層の炭素原子を置換する。界面終端領域４０の窒素原子は、炭化珪素層１０と３配位で結合していることになる。窒素原子は、炭化珪素の結晶構造の炭素原子の位置にある。窒素原子に、炭化珪素層１０のシリコン原子が３配位している。
界面終端領域４０の窒素原子は炭化珪素層１０の最上層を構成するバイレイヤの炭素原子を置換する。終端元素は、最終的には、炭化珪素層１０と３配位で結合している。余剰なシリコン原子や炭素原子は、炭化珪素層１０からゲート絶縁層２８側に放出されている。窒素原子は、炭化珪素の結晶構造の炭素原子の位置にある。最表面のシリコン原子の一部がゲート絶縁層２８に入り、窒素原子は、炭化珪素層１０のシリコン原子と３配位している。
炭化珪素層１０のバルク中に存在し、炭化珪素の結晶構造の炭素サイトを置換している窒素原子は、４配位となる。４配位の窒素原子は、ｎ型のドーパントとして機能するため、ＭＯＳＦＥＴの閾値電圧を低下させる。
第３の位置Ｘ３における４個のシリコン原子と結合する窒素原子の濃度は１×１０１８ｃｍ－３以下である。言い換えれば、第３の位置Ｘ３における４配位の窒素原子の濃度は１×１０１８ｃｍ－３以下である。
炭素の濃度分布は、界面終端領域４０からゲート絶縁層２８に向かって減少する。第２の位置Ｘ２における炭素の濃度は１×１０１８ｃｍ－３以下である。
酸素原子に結合する炭素原子と、酸素原子に結合する窒素原子を含む、炭素欠陥と窒素欠陥の複合体欠陥の、第２の位置Ｘ２における濃度は、例えば、１×１０１８ｃｍ－３以下である。
炭素欠陥および窒素欠陥の複合体欠陥は、Ｃ－Ｏ－Ｎ結合状態を有する。炭素及び窒素は、ゲート絶縁層２８の酸化シリコンのシリコンサイトに入ることで形成されており、一つの酸素を間に挟んで隣接している。
この複合体欠陥は、酸化シリコンの形成過程で、炭素及び窒素が大量に存在する場合に形成される。単独で存在する炭素欠陥は、炭素が酸化シリコンの酸素位置に入ることで形成される。また、単独で存在する窒素欠陥は、窒素が酸化シリコンの酸素位置に入ることで形成される。したがって、単独で存在する炭素欠陥及び窒素欠陥は、酸化によって取り除くことができる。
しかし、複合体欠陥は、酸化によって取り除くことが困難であり、酸化シリコン中に残留してＭＯＳＦＥＴの特性劣化を引き起こす。複合体欠陥が少ない酸化シリコンを形成するには、酸化シリコン中に、余分な炭素と余分な窒素とが共存しない製造工程にすることが好ましい。
ゲート絶縁層２８から炭化珪素層１０の側に５ｎｍ離れた第４の位置（図１中のＸ４）における４個のシリコン原子と結合する窒素原子の量は、例えば、ゲート絶縁層２８から炭化珪素層１０の側に５μｍ離れた第５の位置（図１中のＸ５）における４個のシリコン原子と結合する窒素原子の量の８０％以上１２０％以下である。言い換えれば、第４の位置Ｘ４の４配位の窒素原子の量は、第５の位置Ｘ５の４配位の窒素原子の量の８０％以上１２０％以下である。
第４の位置Ｘ４における窒素の濃度は、例えば、１×１０１８ｃｍ－３以下である。第５の位置Ｘ５における窒素の濃度は、例えば、１×１０１８ｃｍ－３以下である。第４の位置Ｘ４における窒素の濃度は、例えば、第５の位置Ｘ５における窒素の濃度の８０％以上１２０％以下である。
第４の位置Ｘ４は、例えば、ｐウェル領域１６の中に位置する。第５の位置Ｘ５は、例えば、ドリフト領域１４の中に位置する。
ゲート電極３０は、ゲート絶縁層２８の上に設けられる。ゲート電極３０は、炭化珪素層１０との間にゲート絶縁層２８を挟む。ゲート電極３０は、ドリフト領域１４との間にゲート絶縁層２８を挟む。ゲート電極３０は、ｐウェル領域１６との間にゲート絶縁層２８を挟む。
ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、ゲート電極３０とソース電極３４との間に位置する。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ソース電極３４は、ソース領域１８及びｐウェルコンタクト領域２０に電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。ソース電極３４は、例えば、ソース領域１８及びｐウェルコンタクト領域２０に接する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層構造である。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
ドレイン電極３６は、炭化珪素層１０のソース電極３４と反対側、すなわち、裏面側に設けられる。ドレイン電極３６は、ドレイン領域１２に電気的に接続される。ドレイン電極３６は、例えば、ドレイン領域１２に接する。
ドレイン電極３６は、例えば、ニッケルである。ニッケルは、ドレイン領域１２と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。
なお、第１の実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体装置の製造方法は、炭化珪素層にアルミニウム（Ａｌ）を第１のプロジェクテッドレンジ及び第１のドーズ量で注入する第１のイオン注入を行い、炭化珪素層に炭素（Ｃ）を第２のプロジェクテッドレンジ及び第１のドーズ量の１０倍以上のドーズ量である第２のドーズ量で注入する第２のイオン注入を行い、１６００℃以上の第１の熱処理を行い、炭化珪素層を酸化する酸化処理を行い、水素ガスを含む雰囲気中で炭化珪素層をエッチングするエッチング処理を行い、炭化珪素層の上に酸化シリコン膜を形成し、酸化シリコン膜の上にゲート電極を形成する。また、第１の実施形態の半導体装置の製造方法は、酸化シリコン膜の形成後に、窒素を含む雰囲気中での第２の熱処理を行う。そして、上記雰囲気は、アンモニアガスを含む第１の雰囲気、窒素ガスと水素ガスとを含む第２の雰囲気、及び、窒素ガスと二酸化炭素ガスとを含む第３の雰囲気からなる群から選ばれる少なくとも一つの雰囲気である。
以下、第２の熱処理をアンモニアガス（ＮＨ３）を含む第１の雰囲気で行う場合を例に説明する。
図５は、第１の実施形態の半導体装置の製造方法の工程フロー図である。図６、図７、図８、図９、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、及び図２０は、第１の実施形態の半導体装置の製造方法の説明図である。図６、図７、図８、図１０、図１１、図１２、図１３、図１４、図１５、図１６、図１７、図１８、図１９、及び図２０は、製造途中の断面図である。図９は、イオン注入直後の元素分布を示す図である。
図５に示すように、第１の実施形態の半導体装置の製造方法は、炭化珪素層準備（ステップＳ１００）、アルミニウムイオン注入（ステップＳ１０１）、炭素イオン注入（ステップＳ１０２）、リンイオン注入（ステップＳ１０３）、アルミニウムイオン注入（ステップＳ１０４）、炭素膜形成（ステップＳ１０５）、第１の熱処理（ステップＳ１０６）、炭素膜除去（ステップＳ１０７）、フィールド酸化膜形成（ステップＳ１０８）、犠牲酸化膜形成（ステップＳ１０９）、水素エッチング処理（ステップＳ１１０）、酸化シリコン膜形成（ステップＳ１１１）、第２の熱処理（ステップＳ１１２）、第３の熱処理（ステップＳ１１３）、ゲート電極形成（ステップＳ１１４）、層間絶縁膜形成（ステップＳ１１５）、及びソース電極・ドレイン電極形成（ステップＳ１１６）を備える。
ステップＳ１００では、炭化珪素層１０を準備する（図６）。炭化珪素層１０は、ｎ＋型のドレイン領域１２とｎ－型のドリフト領域１４を備える。ドリフト領域１４は、例えば、ドレイン領域１２上にエピタキシャル成長法により形成される。
ドレイン領域１２は、ｎ型不純物として窒素を含む。ドレイン領域１２のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
ドリフト領域１４は、ｎ型不純物として窒素を含む。ドリフト領域１４のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ステップＳ１０１では、例えば、絶縁膜の形成と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより、第１のマスク材５１を形成する。そして、第１のマスク材５１をイオン注入マスクとして用いて、アルミニウムをドリフト領域１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される（図７）。
ｐウェル領域１６を形成するイオン注入が第１のイオン注入の一例である。アルミニウムのイオン注入は、第１のプロジェクテッドレンジ及び第１のドーズ量で行われる。プロジェクテッドレンジは、平均投影飛程である。
第１のプロジェクテッドレンジは、例えば、０．１μｍ以上０．６μｍ以下である。第１のドーズ量は、例えば、１×１０１２ｃｍ－２以上１×１０１４ｃｍ－２以下である。
ステップＳ１０２では、第１のマスク材５１をイオン注入マスクとして用いて、炭素をｐウェル領域１６にイオン注入する（図８）。ｐウェル領域１６に対する炭素のイオン注入が、第２のイオン注入の一例である。炭素のイオン注入は、第２のプロジェクテッドレンジ及び第２のドーズ量で行われる。その後、第１のマスク材５１を除去する。
第２のプロジェクテッドレンジは、例えば、０．１μｍ以上０．６μｍ以下である。第２のプロジェクテッドレンジは、例えば、第１のプロジェクテッドレンジの８０％以上１２０％以下である。第２のドーズ量は、第１のドーズ量の１０倍以上である。第２のドーズ量は、例えば、第１のドーズ量の１００００倍以下である。第２のドーズ量は、例えば、１×１０１５ｃｍ－２以上１×１０１８ｃｍ－２以下である。
図９は、第１のイオン注入で炭化珪素層１０に注入されたアルミニウムの濃度分布と、第２のイオン注入で炭化珪素層１０に注入された炭素の濃度分布を示す。図９は、イオン注入直後の元素分布を示す。
図９に示すように、炭素のイオン注入の第２のプロジェクテッドレンジＲｐ２は、アルミニウムのイオン注入の第１のプロジェクテッドレンジＲｐ１の近傍に位置する。そして、炭素のイオン注入の第２のドーズ量が、アルミニウムのイオン注入の第１のドーズ量の１０倍以上であることから、イオン注入後の炭素の濃度分布は、例えば、イオン注入後のアルミニウムの濃度分布を完全に覆う。
アルミニウムの分布のピークの濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。炭素の分布のピークの濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ステップＳ１０３では、例えば、絶縁膜の形成と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより、第２のマスク材５２を形成する。そして、第２のマスク材５２をイオン注入マスクとして用いて、リン（Ｐ）をドリフト領域１４にイオン注入し、ソース領域１８を形成する（図１０）。その後、第２のマスク材５２を除去する。
ステップＳ１０４では、例えば、絶縁膜の形成と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより、第３のマスク材５３を形成する。第３のマスク材５３をイオン注入マスクとして用いて、アルミニウムをドリフト領域１４にイオン注入し、ｐウェルコンタクト領域２０を形成する（図１１）。
次に、第３のマスク材５３を除去する（図１２）。
ステップＳ１０５では、炭化珪素層１０の上に炭素膜５４を形成する（図１３）。
ステップＳ１０６では、第１の熱処理を行う。第１の熱処理は、１６００℃以上で行う。第１の熱処理は、例えば、２０００℃以下で行う。第１の熱処理は、非酸化性雰囲気で行う。第１の熱処理は、例えば、不活性ガス雰囲気で行う。第１の熱処理は、例えば、アルゴンガス雰囲気で行う。
第１の熱処理により、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンが活性化される。第１の熱処理は、アルミニウム及びリンの活性化アニールである。また、第１の熱処理により、炭化珪素層１０への炭素イオン注入により形成された格子間炭素が、炭化珪素層１０の中の炭素空孔を埋める。
炭素膜５４は、第１の熱処理中に、炭化珪素層１０からシリコンや炭素が雰囲気中に脱離することを抑制する。また、炭素膜５４は、第１の熱処理中に、炭化珪素層１０の中の余剰の格子間炭素を吸収する。
第１の熱処理は、例えば、１６００℃以上の第１ステップと、第１のステップよりも低温の第２のステップで構成される。第２のステップは、例えば、１０００℃以下である。
例えば、第１のステップで、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンを活性化し、格子間炭素が炭素空孔を埋める。例えば、低温の第２のステップで、余剰の格子間炭素を炭化珪素層１０から追い出し、炭素膜５４に吸収させる。
ステップＳ１０７では、炭素膜５４を除去する（図１４）。炭素膜５４の除去は、酸素プラズマを用いたアッシング処理で行う。炭素膜５４は、酸素プラズマ中で除去される。
酸素プラズマを用いたアッシング処理の際に、炭化珪素層１０の表面が酸化される。
酸素プラズマを用いたアッシング処理は、酸化処理の一例である。
ステップＳ１０８では、炭化珪素層１０の上にフィールド酸化膜５５を形成する（図１５）。フィールド酸化膜５５は、酸素を含む。フィールド酸化膜５５は、例えば、酸化シリコン膜である。フィールド酸化膜５５は、例えば、気相成長法により堆積される。フィールド酸化膜５５は、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）、又は、Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＰＶＤ法）により形成される。
フィールド酸化膜５５を堆積する際に、炭化珪素層１０の表面が酸化される。フィールド酸化膜５５を堆積する堆積処理は、酸化処理の一例である。フィールド酸化膜５５は、例えば、図示しない周辺領域で素子分離領域として機能する。
次に、フィールド酸化膜５５を除去する。フィールド酸化膜５５は、例えば、ウェットエッチング法を用いて除去される。
ステップＳ１０９では、炭化珪素層１０の上に犠牲酸化膜５６を形成する（図１６）。犠牲酸化膜５６は、例えば、酸化シリコン膜である。犠牲酸化膜５６は、炭化珪素層１０の表面の熱酸化により形成される。
犠牲酸化膜５６を形成する際に、炭化珪素層１０の表面が酸化される。犠牲酸化膜５６を形成する熱酸化処理は、酸化処理の一例である。犠牲酸化膜５６を形成することにより、例えば、炭化珪素層１０の表面の不純物やダメージが除去される。
次に、犠牲酸化膜５６を除去する。犠牲酸化膜５６は、例えば、ウェットエッチング法を用いて除去される。
ステップＳ１１０では、水素ガスを含む雰囲気中で炭化珪素層１０の表面をエッチングする水素エッチング処理を行う（図１７）。水素エッチング処理の温度は、例えば、１３００℃以上１５００℃以下である。水素エッチング処理により、炭化珪素層１０の表面を、例えば、１０ｎｍ以上１００ｎｍ以下エッチングする。
水素エッチング処理の雰囲気の水素ガスの分圧は、例えば、９０％以上である。水素エッチング処理の雰囲気の水素ガスの分圧は、例えば、９５％以上である。水素エッチング処理の雰囲気の水素ガスの分圧は、例えば、１００％である。水素エッチング処理の雰囲気は、例えば、アルゴンガスを含んでも構わない。
ステップＳ１１１では、炭化珪素層１０の上に酸化シリコン膜５７を形成する（図１８）。酸化シリコン膜５７は、最終的に、ゲート絶縁層２８となる。
酸化シリコン膜５７は、例えば、低温、低酸素分圧の気相成長法により形成される。酸化シリコン膜５７は、例えば、低温、低酸素分圧のＣＶＤ法、又は、ＰＶＤ法により形成される。酸化シリコン膜５７は、堆積膜である。酸化シリコン膜５７の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。
酸化シリコン膜５７は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。また、酸化シリコン膜５７は、例えば、ジクロロシランガス（ＳｉＨ２Ｃｌ２）と一酸化二窒素ガス（Ｎ２Ｏ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。
ステップＳ１１２では、第２の熱処理が行われる。第２の熱処理は、アンモニアガス（ＮＨ３）を含む雰囲気で行われる。
例えば、炭化珪素層１０が入れられた反応炉に、アンモニアガス（ＮＨ３）を供給して熱処理を行う。
第２の熱処理の温度は、例えば、１２００℃以上１６００℃以下である。
第２の熱処理の雰囲気のアンモニアガスの分圧は、例えば、９０％以上である。
第２の熱処理により、炭化珪素層１０と酸化シリコン膜との界面に、界面終端領域４０が形成される（図１９）。
第２の熱処理は、酸化シリコン膜のデンシファイアニールとしても機能する。第２の熱処理により、酸化シリコン膜が高密度な膜となる。
ステップＳ１１３では、第３の熱処理が行われる。第３の熱処理は、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる。窒素酸化物ガスは、例えば、一酸化窒素ガス（ＮＯ）である。また、窒素酸化物ガスは、例えば、一酸化二窒素ガス（Ｎ２Ｏ）である。
例えば、炭化珪素層１０が入れられた反応炉に、窒素酸化物ガス（ＮＯｘ）を供給して熱処理を行う。
第３の熱処理の温度は、例えば、７５０℃以上１０５０℃以下である。第３の熱処理の温度は、例えば、第２の熱処理の温度よりも低い。
第３の熱処理の雰囲気の窒素酸化物ガスの分圧は、例えば、１０％以上である。
第３の熱処理により、酸化シリコン膜の中の窒素が除去される。第３の熱処理により、窒素欠陥の低減された酸化シリコン膜が形成される。
ステップＳ１１４では、ゲート絶縁層２８の上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ステップＳ１１５では、ゲート電極３０の上に、層間絶縁膜３２が形成される（図２０）。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ステップＳ１１６では、ソース電極３４及びドレイン電極３６が形成される。ソース電極３４は、ソース領域１８、及び、ｐウェルコンタクト領域２０の上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
ドレイン電極３６は、炭化珪素層１０の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
第１の実施形態のＭＯＳＦＥＴ１００は、炭化珪素層１０の中の炭素空孔の量が低減されていることにより、キャリアの移動度の低下を抑制できる。また、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、アルミニウムのイオン注入に加え炭素をイオン注入すること、及び、酸化処理の後に炭化珪素層１０の表面を水素エッチング処理することで、炭化珪素層１０の中の炭素空孔の量が低減される。以下、詳述する。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面準位（ｉｎｔｅｒｓｕｒｆａｃｅ ｓｔａｔｅ）であると考えられている。界面準位は、炭化珪素層の表面に存在するダングリングボンドによって生じると考えられる。
第１の実施形態のＭＯＳＦＥＴ１００は、炭化珪素層１０とゲート絶縁層２８との間に窒素が偏析した界面終端領域４０を備える。界面終端領域４０では、窒素原子がシリコン原子と３配位で結合することにより、ダングリングボンドが低減される。したがって、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。
界面終端領域４０に存在する窒素原子の９０％以上が３配位の窒素原子であることが好ましく、９９％以上が３配位の窒素原子であることがより好ましい。３配位の窒素原子の濃度は、例えば、１×１０２１ｃｍ－３以上である。４配位の窒素原子の濃度は、例えば、１×１０１９ｃｍ－３以下である。４配位の窒素原子の濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３以下であることがより好ましい。
ＭＯＳＦＥＴ１００のキャリアの移動度の低下を抑制する観点から、窒素の濃度分布の界面終端領域４０のピークの窒素の濃度は、１×１０２２ｃｍ－３以上であることが好ましく、５×１０２２ｃｍ－３以上であることがより好ましい。
余分な窒素があると、窒素の濃度分布の界面終端領域４０のピークの窒素の濃度は、電荷トラップとなるので、１×１０２３ｃｍ－３以下が好ましい。
窒素の濃度分布の界面終端領域４０のピークの窒素の濃度は、５．０×１０２２ｃｍ－３±５％であることが好ましい。ピークの窒素の濃度が５．０×１０２２ｃｍ－３±５％の範囲にある場合、ＭＯＳＦＥＴ１００が電荷トラップの少ない良好な特性を示す。
界面終端領域４０の窒素の面密度は、１×１０１４ｃｍ－２以上２．５×１０１５ｃｍ－２以下であることが好ましい。界面終端領域４０の窒素の面密度は、１．４×１０１５ｃｍ－２±５％であることが好ましい。窒素の面密度が上記範囲にある場合、ＭＯＳＦＥＴ１００が電荷トラップの少ない良好な特性を示す。
また、炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度の低下や、閾値電圧の変動が生じるという問題がある。また、ゲート絶縁層のリーク電流が増大したり、ゲート絶縁層の信頼性が低下したりするという問題がある。上記の問題が生じる一つの要因は、ゲート絶縁層の中に存在する炭素欠陥や窒素欠陥であると考えられる。
炭素欠陥や窒素欠陥は、ゲート絶縁層の中にトラップ準位を形成することで、上記の問題を生じさせる要因となると考えられる。
第１の実施形態のＭＯＳＦＥＴ１００は、窒素の濃度分布の界面終端領域４０のピークからゲート絶縁層２８の側に１ｎｍ離れた第２の位置Ｘ２における窒素の濃度が１×１０１８ｃｍ－３以下であり、第２の位置Ｘ２における炭素の濃度が１×１０１８ｃｍ－３以下である。ＭＯＳＦＥＴ１００は、ゲート絶縁層２８の中の炭素及び窒素の濃度が低い。したがって、ゲート絶縁層２８の中の炭素欠陥及び窒素欠陥の量が十分に低減されている。よって、炭素欠陥や窒素欠陥に起因する、キャリアの移動度の低下、閾値電圧の変動、ゲート絶縁層のリーク電流の増大、又は、ゲート絶縁層の信頼性の低下が抑制される。
窒素の濃度分布の界面終端領域４０のピークからゲート絶縁層２８の側に１ｎｍ離れた第２の位置Ｘ２における窒素の濃度は、１×１０１７ｃｍ－３以下であることが好ましく、１×１０１６ｃｍ－３以下であることがより好ましい。
また、炭化珪素を用いてＭＯＳＦＥＴを形成する場合の、キャリアの移動度の低下が生じるという問題の別の一つの要因は、炭化珪素層１０の中の炭素空孔の存在であると考えられる。
例えば、ＭＯＳＦＥＴのチャネル形成領域に炭素空孔が存在することで、キャリアが散乱され、キャリアの移動度が低下すると考えられる。
第１の実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁層２８と、ゲート絶縁層２８から炭化珪素層１０の側に１００ｎｍ離れた第１の位置Ｘ１との間のチャネル部分１６ａにおいて、ＤＬＴＳにより測定されるＺ１／２準位密度が１×１０１１ｃｍ－３以下である。
ＤＬＴＳにより測定されるＺ１／２準位密度は、炭素空孔の密度に対応する。Ｚ１／２準位密度が１×１０１１ｃｍ－３以下となることにより、ゲート絶縁層２８の下の炭素空孔の密度が１×１０１１ｃｍ－３以下となる。ゲート絶縁層２８のチャネル部分１６ａ下の炭素空孔の密度が十分に低減されている。したがって、炭化珪素層１０の中の炭素空孔に起因する、キャリアの移動度の低下が抑制される。
ＤＬＴＳにより測定されるＺ１／２準位密度は、５×１０１０ｃｍ－３以下であることが好ましく、１×１０１０ｃｍ－３以下であることが更に好ましい。すなわち、ゲート絶縁層２８の下の炭素空孔の密度が、５×１０１０ｃｍ－３以下であることが好ましく、１×１０１０ｃｍ－３以下が更に好ましい。炭化珪素層１０の中の炭素空孔に起因する、キャリアの移動度の低下が更に抑制される。
フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度は、炭素空孔の密度に対応する。波数８３８ｃｍ－１の赤外吸収は、炭化珪素層が酸化された際に炭化珪素層の中に生じる残留生成物に対応する。残留生成物は、Ｓｉ－Ｏボンドを有する。波数８３８ｃｍ－１の赤外吸収は、Ｓｉ－Ｏボンドの存在に基づく。
炭化珪素層が酸化される時に、炭化珪素の格子が歪み炭素空孔が形成される。したがって、炭化珪素層の中の残留生成物の密度が高い部分には、炭素空孔の密度が高い。
第１の実施形態のＭＯＳＦＥＴ１００は、ゲート絶縁層２８と、ゲート絶縁層２８から炭化珪素層１０の側に１００ｎｍ離れた第１の位置Ｘ１との間のチャネル部分１６ａにおいて、フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度の、波数９７０ｃｍ－１の赤外吸収の強度に対する割合が、１．０以下である。なお、波数９７０ｃｍ－１の赤外吸収は、炭化珪素の縦型フォノンモード（ｌｏｎｇｉｔｕｄｉｎａｌ ｏｐｔｉｃａｌ ｐｈｏｎｏｎ ｍｏｄｅ）に対応する。波数９７０ｃｍ－１の赤外吸収の強度を、波数８３８ｃｍ－１の赤外吸収の強度を規格化するために用いる。
ＭＯＳＦＥＴ１００は、ｐウェル領域１６のチャネル部分１６ａにおいて、フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度の、波数９７０ｃｍ－１の赤外吸収の強度に対する割合が、１．０以下であり、ゲート絶縁層２８の直下のｐウェル領域１６の炭素空孔の密度が低い。したがって、炭化珪素層１０の中の炭素空孔に起因する、キャリアの移動度の低下が抑制される。
キャリアの移動度の低下を抑制する観点から、ｐウェル領域１６のチャネル部分１６ａにおいて、フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度の、波数９７０ｃｍ－１の赤外吸収の強度に対する割合は、０．５以下であることが好ましく、０．１以下であることが更に好ましい。
ＭＯＳＦＥＴ１００では、ゲート絶縁層２８から炭化珪素層１０の側に５ｎｍ離れた第４の位置Ｘ４における４個のシリコン原子と結合する窒素原子の量は、ゲート絶縁層２８から炭化珪素層１０の側に５μｍ離れた第５の位置Ｘ５における４個のシリコン原子と結合する窒素原子の量の８０％以上１２０％以下である。言い換えれば、第４の位置Ｘ４の４配位の窒素原子の量は、第５の位置Ｘ５の４配位の窒素原子の量の８０％以上１２０％以下である。４配位の窒素原子はドナーとして機能する。
第４の位置Ｘ４における窒素の濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３以下であることがより好ましく、２×１０１６ｃｍ－３以下であることが更に好ましい。第５の位置Ｘ５における窒素の濃度は、１×１０１８ｃｍ－３以下であることが好ましく、１×１０１７ｃｍ－３以下であることがより好ましく、２×１０１６ｃｍ－３以下であることが更に好ましい。
ＭＯＳＦＥＴ１００では、チャネル部分１６ａの炭素空孔の密度が低いことにより、チャネル部分１６ａの炭素空孔の密度とドリフト領域１４の炭素空孔の密度が実質的に等しい。したがって、チャネル部分１６ａで炭素空孔を埋めて４配位となる窒素原子の量と、ドリフト領域１４で炭素空孔を埋めて４配位となる窒素原子の量は実質的に等しい。よって、チャネル部分１６ａの４配位の窒素原子の量は、ドリフト領域１４の４配位の窒素原子の量の８０％以上１２０％以下となる。
第１の実施形態のＭＯＳＦＥＴ１００は、チャネル部分１６ａの炭素空孔の密度が十分に低い。このため、チャネル部分１６ａの電子のホール移動度は、２００ｃｍ２／Ｖ・ｓ以上である。チャネル部分１６ａの電子のホール移動度は、３５０ｃｍ２／Ｖ・ｓ以上が好ましく、４５０ｃｍ２／Ｖ・ｓ以上が更に好ましい。
ＭＯＳＦＥＴのオン電流の指標となる電界効果移動度は、ホール移動度のうち、可動性の電荷の割合に応じて決まる。つまり、電界効果移動度は、ホール移動度よりも小さくなる。炭化珪素のＭＯＳ界面では、界面終端効率が悪いこと、基板欠陥およびゲート絶縁層の中の欠陥が大量にあることによって、可動性の電荷の割合が低い。可動性の電荷以外の電荷は、トラップ電荷である。
例えば界面終端の方法や終端元素を最適化することで、可動性の電荷の割合を高めることは可能である。しかし、ホール移動度が低くては、電界効果移動度を大幅に向上させることは困難である。電界効果移動度を大幅に向上させるために、ホール移動度を１５０ｃｍ２／Ｖ・ｓ以上に向上させることが望まれる。
第１の実施形態では、炭素空孔の密度を低減することで、ホール移動度を大幅に向上させることが可能となる。ホール移動度は、例えば、２００ｃｍ２／Ｖ・ｓ以上である。炭素空孔の密度を更に低減することで、３５０ｃｍ２／Ｖ・ｓ以上、更には４５０ｃｍ２／Ｖ・ｓ以上のホール移動度が実現する。
また、第１の実施形態のＭＯＳＦＥＴ１００は、窒素の濃度分布の界面終端領域４０のピークから炭化珪素層の側に１ｎｍ離れた第３の位置Ｘ３における窒素の濃度が１×１０１８ｃｍ－３以下である。ゲート絶縁層２８の近傍の炭化珪素層１０の窒素濃度が低いことで、ＭＯＳＦＥＴ１００の高い閾値電圧が実現できる。
窒素の濃度分布の界面終端領域４０のピークから炭化珪素層の側に１ｎｍ離れた第３の位置Ｘ３における窒素の濃度は１×１０１８ｃｍ－３以下である。第３の位置Ｘ３における窒素の濃度は、１×１０１７ｃｍ－３以下であることが好ましく、２×１０１６ｃｍ－３以下であることがより好ましい。
ＭＯＳＦＥＴを製造する際に、炭化珪素層の中に、キャリアの移動度を低下させる炭素空孔が生成される製造プロセスとして、以下の３つのプロセスが考えられる。
第１のプロセスは、炭化珪素層への不純物のイオン注入である。イオン注入される不純物のエネルギーにより、炭化珪素層１０の中に炭素空孔と格子間炭素が形成される。例えば、ｐウェル領域では、注入されたイオンの体積密度と同程度の体積密度の炭素空孔と格子間炭素が形成される。
第２のプロセスは、イオン注入により炭化珪素層に導入された不純物を活性化するための活性化アニールである。活性化アニールの際に、炭化珪素層の系の自由エネルギーを低減させるため、炭化珪素層の中に炭素空孔及び格子間炭素が生成されエントロピーが増加する。生成される炭素空孔及び格子間炭素の量は、活性化アニールの温度が高いほど多くなる。エピタキシャル成長による炭化珪素層の形成も高温処理であるため、炭化珪素層には１０１３ｃｍ－３オーダーの炭素空孔が残留している。また、高温の活性化アニールを行うと１×１０１４ｃｍ－３オーダーの炭素空孔ができる。
第３のプロセスは、炭化珪素層の表面を酸化するプロセスである。例えば、アッシング処理、酸化膜を堆積する堆積処理、又は熱酸化膜を形成する熱酸化処理である。また、例えば、界面終端領域の形成に窒素酸化物ガスを用いるプロセスである。酸化の際に、炭化珪素層の表面に生じる歪により、炭化珪素層の中に炭素空孔と格子間炭素が形成される。酸化により表面が大きくひずみ、１×１０１８ｃｍ－３オーダーの炭素空孔ができる。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、炭化珪素層１０にｐウェル領域１６を形成するアルミニウムのイオン注入を行った後、炭化珪素層１０の同一の領域に炭素のイオン注入を行う。炭素の第２のドーズ量はアルミニウムの第１のドーズ量の１０倍以上である。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法によれば、炭素のイオン注入により、ｐウェル領域１６の中に大量に余剰の格子間炭素が存在することになる。炭素のイオン注入の後に行われる熱処理により、アルミニウムのイオン注入で生じた炭素空孔が、余剰の格子間炭素によって埋められる。したがって、ｐウェル領域１６の中の炭素空孔の量が低減する。
ｐウェル領域１６のｐ型不純物濃度を適正に保つ観点から、アルミニウムの第１のドーズ量は、１×１０１４ｃｍ－２以下であることが好ましい。ｐウェル領域１６の中の炭素空孔の量を低減する観点から、炭素の第２のドーズ量は１×１０１５ｃｍ－２以上であることが好ましく、１×１０１６ｃｍ－２以上であることがより好ましい。
ｐウェル領域１６の中の炭素空孔の量を低減する観点から、炭素の第２のドーズ量は、アルミニウムの第１のドーズ量の１００倍以上であることが好ましい。
ｐウェル領域１６の中の炭素空孔の量を低減する観点から、炭素のイオン注入の第２のプロジェクテッドレンジＲｐ２は、アルミニウムのイオン注入の第１のプロジェクテッドレンジＲｐ１の８０％以上１２０％以下であることが好ましく、９０％以上１１０％以下であることがより好ましい。
第１のプロジェクテッドレンジＲｐ１と第２のプロジェクテッドレンジＲｐ２を近づけることで、イオン注入後の炭素の濃度分布が、イオン注入後のアルミニウムの濃度分布を完全に覆うことが容易となる。イオン注入後の炭素の濃度分布が、イオン注入後のアルミニウムの濃度分布を完全に覆うことで、ｐウェル領域１６の中の炭素空孔の量が低減される。
ｐウェル領域１６の深さを適切に保つ観点から、第１のプロジェクテッドレンジＲｐ１、及び第２のプロジェクテッドレンジＲｐ２は、０．６μｍ以下であることが好ましい。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、イオン注入により炭化珪素層１０に導入されたアルミニウムを活性化するための第１の熱処理の際に、炭化珪素層１０の中に大量に余剰の格子間炭素が存在することになる。大量の格子間炭素が存在することで、炭化珪素層１０の系の自由エネルギーを低減させるために必要なエントロピーの増加が得られる。したがって、第１の熱処理による炭化珪素層１０の中の炭素空孔の増加が抑制される。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、第１の熱処理の際に、炭化珪素層１０の中に大量に余剰の格子間炭素が存在することで、アルミニウム原子が炭化珪素の炭素サイトに入ることが抑制される。したがって、アルミニウム原子が炭化珪素のシリコンサイトに入ることが促進される。よって、アルミニウムの活性化率が向上する。
また、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、第１の熱処理の際に、炭化珪素層１０の中に大量に余剰の格子間炭素が存在することで、第１の熱処理を高温にしても炭化珪素層１０の中の炭素空孔の量の増加が抑制される。したがって、第１の熱処理を高温にすることが可能である。よって、アルミニウムの活性化率を向上させることが可能である。
アルミニウムの活性率を向上させる観点から、第１の熱処理の温度は、１８５０℃以上であることが好ましく、１９００℃以上であることがより好ましく、１９５０℃以上であることが更に好ましい。効率的なプロセスを実行する観点から、第１の熱処理の温度は、２０００℃以下が好ましい。活性率の観点からは、２０００℃を超えても活性率の大きな上昇は期待できない。
第１の熱処理は、１６００℃以上の第１ステップと、第１のステップよりも低温の第２のステップで構成されることが好ましい。第２のステップは１０００℃以下であることが好ましい。第２のステップの熱処理時間は、第１のステップの熱処理時間よりも長い。
第１のステップで、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンを活性化し、格子間炭素が炭素空孔を埋める。炭素空孔が埋まった段階でも、格子間炭素が余剰にある。そして、低温の第２のステップで、余剰の格子間炭素を炭化珪素層１０から追い出し、炭素膜５４に吸収させる。
第２のステップを低温で行うことで、炭素空孔が増加することが抑制される。第２のステップで炭化珪素層１０の格子間炭素を低減させることが可能となる。したがって、第１の熱処理以降の熱処理で、ゲート絶縁層２８の中の炭素欠陥が増加することを抑制できる。
図２１は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図２１は、炭化珪素層表面からの深さと炭素空孔密度の関係を示す図である。
図２１に示すように、アルミニウムのイオン注入に加えて炭素のイオン注入を行う場合、炭化珪素層の酸化処理を行わなければ、炭素空孔密度を１Ｅ１１ｃｍ－３以下と低く抑えることができる。しかし、イオン注入の後に酸化処理を行った場合は、例えば、炭化珪素層表面から２５ｎｍの領域まで、炭素空孔密度が高くなる。これは、酸化処理に伴って炭化珪素層表面に生ずる歪によって、炭素空孔が生成されるためと考えられる。
炭素空孔密度を１Ｅ１１ｃｍ－３以下とするには、第１の熱処理は、１６００℃以上の第１ステップと、第１のステップよりも低温の第２のステップで構成されることが好ましい。第２のステップは１０００℃以下であることが好ましい。例えば、第２のステップの熱処理時間は、第１のステップの熱処理時間よりも長い。第１のステップにて、格子間炭素が炭素空孔を埋める。炭素空孔が埋まった段階でも、格子間炭素が余剰にある。そして、低温の第２のステップで、余剰の格子間炭素を炭化珪素層から追い出し、アニール時に表面を覆っている炭素膜に吸収させる。
第１の熱処理を高温化、かつ、長時間化することで、炭化珪素層の炭素空孔密度を１Ｅ１０ｃｍ－３以下とすることが可能である。また、酸化処理有の場合でも、同様に、炭化珪素層表面から２５ｎｍの位置から奥では、炭素空孔密度を１Ｅ１１ｃｍ－３以下とすることが、５０ｎｍの位置から奥では、炭素空孔密度を１Ｅ１０ｃｍ－３以下とすることが可能である。
図２１に示すように、アルミニウムのイオン注入に加えて炭素のイオン注入を行わない場合は、イオン注入の後に酸化処理を行った場合、例えば、炭化珪素層表面から２００ｎｍの領域まで、炭素空孔密度が高くなる。炭素のイオン注入を行わない場合は、アルミニウムのイオン注入ダメージが残留し、酸化処理の前の炭化珪素層の炭素空孔密度が１Ｅ１４ｃｍ－３程度と高いため、炭素空孔を介した酸素の拡散が促進され、炭化珪素層の深い領域まで炭化珪素の歪が生じるためと考えられる。例えば、pウェル領域をイオン注入ではなく、エピタキシャル成長で形成した場合も、炭化珪素層の炭素空孔密度が１Ｅ１３ｃｍ－３以上であり、炭素空孔を介した酸素の拡散が促進され、炭化珪素層の深い領域まで炭化珪素の歪が生じ、炭素空孔密度が高くなると考えられる。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、炭化珪素層１０に酸化処理を行った後に、炭化珪素層１０の表面を水素エッチング処理によりエッチングする。酸化処理は、例えば、炭素膜５４除去のための酸素プラズマを用いたアッシング処理、フィールド酸化膜５５を堆積する堆積処理、及び犠牲酸化膜５６を形成する熱酸化処理である。
水素エッチング処理により炭素空孔密度が高い領域を除去することにより、炭化珪素層１０の表面の炭素空孔密度が低減する。したがって、ゲート絶縁層２８の直下のｐウェル領域１６の中の炭素空孔の量が低減する。
炭化珪素層１０の表面の炭素空孔密度を低減させる観点から、水素エッチング処理による炭化珪素層１０の表面のエッチング量は、少なくとも１０ｎｍ以上である。１５ｎｍ以上であることが好ましく、２５ｎｍ以上であることがより好ましく、５０ｎｍ以上であることが更に好ましい。１００ｎｍ以上の水素エッチングを行っても炭素空孔密度の変化はないので、１００ｎｍ以上のエッチングは必ずしも必要ではない。
炭素空孔密度が１Ｅ１７ｃｍ－３では、ホール移動度が１３０ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が１Ｅ１６ｃｍ－３では、ホール移動度が１６０ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が１Ｅ１５ｃｍ－３では、ホール移動度が１８０ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が１Ｅ１４ｃｍ－３では、ホール移動度が２００ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が１Ｅ１３ｃｍ－３では、ホール移動度が２５０ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が１Ｅ１２ｃｍ－３では、ホール移動度が３００ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が１Ｅ１１ｃｍ－３では、ホール移動度が３５０ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が５Ｅ１０ｃｍ－３では、ホール移動度が４００ｃｍ２／Ｖ・ｓ程度がみこまれ、炭素空孔密度が１Ｅ１０ｃｍ－３では、ホール移動度が４５０ｃｍ２／Ｖ・ｓ程度がみこまれる。
水素エッチング処理による炭化珪素層１０の表面のエッチング量が、１５ｎｍ以上であれば、ホール移動度が２００ｃｍ２／Ｖ・ｓ程度となる。ホール移動度が２００ｃｍ２／Ｖ・ｓという数値は、アルミニウムのイオン注入に加えて大量の炭素のイオン注入を行い、酸化処理を行った後に水素エッチング処理を行わなければ、達成困難な値であると考えられる。エッチング量が、２５ｎｍ以上であれば、ホール移動度が３５０ｃｍ２／Ｖ・ｓ程度となる。エッチング量が、５０ｎｍ以上であれば、ホール移動度が４５０ｃｍ２／Ｖ・ｓに達する。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、ゲート絶縁層２８を低温、低酸素分圧の気相成長法により形成する。したがって、炭化珪素層１０の表面の酸化が熱酸化に比べて抑制される。よって、ゲート絶縁層２８の形成の際の炭化珪素層１０の中の炭素空孔の増加が抑制される。
また、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、アンモニアガス（ＮＨ３）を含む雰囲気の第２の熱処理により界面終端領域４０を形成する。アンモニアガスを含む雰囲気で、界面酸化を伴わずに、界面終端領域４０を形成することで、炭化珪素層１０の中の炭素空孔の増加が抑制される。
さらに、第２の熱処理は、酸化を伴わないため、炭化珪素層１０から余分な炭素の放出がない。よって、余分な炭素が、ゲート絶縁層中に拡散して、ゲート絶縁層中に炭素欠陥を形成することが抑制される。
窒素が十分に入った界面終端領域４０を形成できるように第２の熱処理の条件を調整することが好ましい。第２の熱処理は、例えば、酸素分圧が１ｐｐｍ以下の低酸素状態で行う。第２の熱処理は、例えば、１２００℃以上１６００℃以下の高温処理である。界面終端領域４０の窒素の濃度を高くする観点から、第２の熱処理は、１３００℃以上が好ましく、１４００℃以上であることより好ましい。
ゲート絶縁層中に窒素が導入されても、炭素がゲート絶縁層中に共存しなければ、窒素と炭素による複合欠陥（Ｃ－Ｏ－Ｎ欠陥）が形成されない。したがって、第２の熱処理を長い時間行うことが可能である。よって、界面終端領域４０の窒素が十分な量、例えば、１×１０２２ｃｍ－３以上に達するまで長時間行うことが可能となる。第２の熱処理は、例えば１３００℃、１時間であり、例えば１４００℃、３０分である。
例えば、一酸化窒素（ＮＯ）による高温処理などによって、界面酸化を伴って、界面終端領域４０を形成することも可能である。この場合、界面酸化に際し、炭化珪素層の表面に生じる歪により、炭化珪素層の中に炭素空孔が形成される。よって、界面終端領域４０を形成する前に、炭素空孔を減らしていたとしても、炭素空孔が再度、増加してしまうことになる。つまり、界面酸化を伴った界面終端領域４０の形成を行う場合、界面終端領域４０を形成する前に炭素空孔を減らしても、最終的な炭素空孔の低減には至らない。
また、一酸化窒素（ＮＯ）による高温処理などによって、界面酸化を伴って、界面終端領域４０を形成すると、炭化珪素層１０から基板が酸化されて余った炭素が放出される。放出された炭素は、ゲート絶縁層中に拡散して、ゲート絶縁層中に炭素欠陥が大量に生成されてしまうという問題もある。
なお、第２の熱処理を、窒素ガスと水素ガスとを含む第２の雰囲気、又は窒素ガスと二酸化炭素ガスとを含む第３の雰囲気で行っても、炭化珪素層１０の中の炭素空孔の増加を抑制できる。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、界面終端領域４０を形成する第２の熱処理の後に、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で第３の熱処理を行う。
第３の熱処理により、ゲート絶縁層２８の中の窒素が除去される。第３の熱処理により、窒素欠陥の低減されたゲート絶縁層２８が形成される。
第３の熱処理による炭化珪素層１０の表面の酸化を抑制する観点から、第３の熱処理の温度は、第２の熱処理の温度よりも低いことが好ましい。
ゲート絶縁層２８の中の窒素欠陥を低減する観点から、第３の熱処理の温度は、８００℃以上であることが好ましく、８５０℃以上であることがより好ましく、９２５℃以上であることが更に好ましい。
ゲート絶縁層２８の中の窒素欠陥を低減する観点から、第３の熱処理の窒素酸化物ガスは、酸化力の高い一酸化二窒素ガス（Ｎ２Ｏ）であることが好ましい。
また、炭化珪素層１０の酸化を抑制する観点から、第３の熱処理の温度は、１０００℃以下であることが好ましく、９５０℃以下であることがより好ましい。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、第２の熱処理によって、窒素が十分に入った界面終端領域４０を形成している。第２の熱処理は、酸素分圧が１ｐｐｍ以下の低酸素状態であること、高温であること、長時間であることが好ましい。第２の熱処理により、炭化珪素層１０の耐酸化性が向上する。
このため、第３の熱処理が、例えば、１０５０℃の高温であっても、例えば、５分以下であれば、炭化珪素層１０の表面の酸化が抑制される。ゲート絶縁層２８中から窒素を確実に追い出すためには、炭化珪素層１０の表面の酸化の懸念がより小さい低温での長時間処理が好ましい。例えば、第３の熱処理は、一酸化二窒素ガス（Ｎ２Ｏ）、９５０℃、３時間の熱処理であることが好ましい。
第３の熱処理の後に、例えば、ゲートのＭＯＳキャパシタの容量変化が生じないことを測定することで、炭化珪素層１０の表面の酸化が起こっていないことが確認できる。又は、直接ＴＥＭ画像を見れば、炭化珪素層１０の表面に酸化層が成長していないことが確認できる。
第２の熱処理によって、炭化珪素層１０の耐酸化性を向上させている点が、第３の熱処理の前提と言える。第２の処理を適切に行わないと、第３の処理によって、炭化珪素層１０の表面が酸化される。酸化によって、炭化珪素層１０中に炭素空孔ができてしまうため好ましくない。
第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、ゲート絶縁層２８を形成した後の炭化珪素層の表面の酸化が抑制されることで、ゲート絶縁層２８の中の炭素の量が低下され、ゲート絶縁層２８の中の炭素欠陥の量も低減される。
また、第１の実施形態のＭＯＳＦＥＴ１００の製造方法では、炭化珪素層１０の中の炭素空孔の増加が抑制されることで、例えば、界面終端領域４０を形成する際に、窒素原子が炭素空孔に入りドナーとなることが抑制される。したがって、ＭＯＳＦＥＴ１００の閾値電圧が低下することが抑制される。
以上、第１の実施形態によれば、炭化珪素層の中の炭素空孔の量を低減することで、キャリアの移動度の低下を抑制できる半導体装置及び半導体装置の製造方法が実現される。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、酸化シリコン膜の形成前に、窒素を含む雰囲気中での第２の熱処理を行う点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する。
以下、第２の熱処理をアンモニアガスを含む第１の雰囲気で行う場合を例に説明する。
図２２は、第２の実施形態の半導体装置の製造方法の工程フロー図である。第２の実施形態の半導体装置の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
図２２に示すように、第２の実施形態の半導体装置の製造方法は、炭化珪素層準備（ステップＳ２００）、アルミニウムイオン注入（ステップＳ２０１）、炭素イオン注入（ステップＳ２０２）、リンイオン注入（ステップＳ２０３）、アルミニウムイオン注入（ステップＳ２０４）、炭素膜形成（ステップＳ２０５）、第１の熱処理（ステップＳ２０６）、炭素膜除去（ステップＳ２０７）、フィールド酸化膜形成（ステップＳ２０８）、犠牲酸化膜形成（ステップＳ２０９）、水素エッチング処理（ステップＳ２１０）、第２の熱処理（ステップＳ２１１）、酸化シリコン膜形成（ステップＳ２１２）、第３の熱処理（ステップＳ２１３）、第４の熱処理（ステップＳ２１４）、ゲート電極形成（ステップＳ２１５）、層間絶縁膜形成（ステップＳ２１６）、及びソース電極・ドレイン電極形成（ステップＳ２１７）を備える。
ステップＳ２００では、炭化珪素層１０を準備する。炭化珪素層１０は、ｎ＋型のドレイン領域１２とｎ－型のドリフト領域１４を備える。
ステップＳ２０１では、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、アルミニウムをドリフト領域１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。
ｐウェル領域１６を形成するイオン注入が第１のイオン注入の一例である。アルミニウムのイオン注入は、第１のプロジェクテッドレンジ及び第１のドーズ量で行われる。
ステップＳ２０２では、第１のマスク材をイオン注入マスクとして用いて、炭素をｐウェル領域１６にイオン注入する。ｐウェル領域１６に対する炭素のイオン注入が、第２のイオン注入の一例である。炭素のイオン注入は、第２のプロジェクテッドレンジ及び第２のドーズ量で行われる。その後、第１のマスク材を除去する。
ステップＳ２０３では、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物であるリンをドリフト領域１４にイオン注入し、ソース領域１８を形成する。その後、第２のマスク材を除去する。
ステップＳ２０４では、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト領域１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。その後、第３のマスク材を除去する。
ステップＳ２０５では、炭化珪素層１０の上に炭素膜を形成する。
ステップＳ２０６では、第１の熱処理を行う。第１の熱処理は、１６００℃以上で行う。第１の熱処理は、非酸化性雰囲気で行う。第１の熱処理は、例えば、不活性ガス雰囲気で行う。第１の熱処理は、例えば、アルゴンガス雰囲気で行う。
第１の熱処理により、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンが活性化される。第１の熱処理は、アルミニウム及びリンの活性化アニールである。
ステップＳ２０７では、炭素膜を除去する。炭素膜の除去は、酸素プラズマを用いたアッシング処理で除去する。
ステップＳ２０８では、炭化珪素層１０の上にフィールド酸化膜を形成する。フィールド酸化膜は、酸素を含む。フィールド酸化膜は、例えば、酸化シリコン膜である。フィールド酸化膜は、例えば、気相成長法により堆積される。
次に、フィールド酸化膜を除去する。
ステップＳ２０９では、炭化珪素層１０の上に犠牲酸化膜を形成する。犠牲酸化膜は、例えば、酸化シリコン膜である。犠牲酸化膜は、炭化珪素層の表面の熱酸化により形成される。
次に、犠牲酸化膜を除去する。
ステップＳ２１０では、水素ガスを含む雰囲気中で炭化珪素層１０の表面をエッチングする水素エッチング処理を行う。水素エッチング処理により、炭化珪素層１０の表面を、例えば、１０ｎｍ以上１００ｎｍ以下エッチングする。エッチング量は、１５ｎｍ以上であることが好ましく、２５ｎｍ以上であることがより好ましく、５０ｎｍ以上であることが更に好ましい。第２の実施形態の半導体装置の製造方法において、１００ｎｍを超えてエッチングしても、水素エッチング処理の効果は大きく変わらないため、１００ｎｍを超えてのエッチングは必ずしも必要ではない。
ステップＳ２１１では、第２の熱処理が行われる。第２の熱処理は、アンモニアガス（ＮＨ３）を含む雰囲気で行われる。
第２の熱処理により、界面終端領域４０が炭化珪素層１０の表面に形成される。
ステップＳ２１２では、炭化珪素層１０の上に酸化シリコン膜を形成する。酸化シリコン膜は、最終的に、ゲート絶縁層２８となる。酸化シリコン膜は、例えば、低温、低酸素分圧の気相成長法により形成される。
酸化シリコン膜は、６００℃以下の温度で形成することが好ましく、５００℃以下の温度で形成することがより好ましく、４５０℃以下の温度で形成することが更に好ましい。酸化シリコン膜を低温で形成することにより、炭化珪素層の表面の酸化が抑制される。
ステップＳ２１２で形成される酸化シリコン膜は、成長時の酸素分圧を低くすることで、膜全体がシリコンリッチな酸化シリコン膜とすることが好ましい。ＳｉＯ２－δとして、０．０１≦δ≦０．１が好ましい。つまり、酸素欠損が０．５％以上、５％以下となるように調整することが好ましい。余分な酸素が酸化シリコン膜中にあると、その後の高温処理の際に、炭化珪素層が酸化されるおそれがあるので、余分な酸素がない状態とすることが好ましいためである。第３の熱処理を行うことで、酸化シリコン膜中の酸素欠損に酸素が供給されるので、最終的には、酸素欠損のない、良好な酸化シリコン膜となる。
ステップＳ２１３では、第３の熱処理が行われる。第３の熱処理は、不活性ガスを含む雰囲気で行われる。第２の熱処理は、炭化珪素層１０の表面が酸化されない非酸化性雰囲気で行われる。
例えば、炭化珪素層１０が入れられた反応炉に、アルゴンガス（Ａｒ）又は窒素ガス（Ｎ２）を供給して熱処理を行う。
第３の熱処理の温度は、例えば、１０００℃以上１４００℃以下である。
第３の熱処理は、酸化シリコン膜のデンシファイアニールとしても機能する。第３の熱処理により、酸化シリコン膜が高密度な膜となる。
ステップＳ２１４では、第４の熱処理が行われる。第４の熱処理は、窒素酸化物ガス（ＮＯｘ）を含む雰囲気で行われる。第４の熱処理により、酸化シリコン膜の中の窒素が除去される。
ステップＳ２１５では、ゲート絶縁層２８の上に、ゲート電極３０を形成する。
ステップＳ２１６では、ゲート電極３０の上に、層間絶縁膜３２が形成される。
ステップＳ２１５で、ソース電極３４及びドレイン電極３６が形成される。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
以上、第２の実施形態によれば、第１の実施形態と同様、炭化珪素層の中の炭素空孔の量を低減することで、キャリアの移動度の低下を抑制できる半導体装置の製造方法が実現される。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、炭化珪素層にアルミニウム（Ａｌ）を注入する第１のイオン注入を行い、１６００℃以上の第１の熱処理を行い、炭化珪素層を酸化する酸化処理を行い、水素ガスを含む雰囲気中で炭化珪素層を２５ｎｍ以上エッチングするエッチング処理を行い、炭化珪素層の上に酸化シリコン膜を形成し、酸化シリコン膜の上にゲート電極を形成する。第３の実施形態の半導体装置の製造方法は、炭化珪素層に炭素（Ｃ）を注入する第２のイオン注入を備えない点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
第１の実施形態の図２１に示すように、アルミニウムのイオン注入に加えて炭素のイオン注入を行わない場合は、イオン注入の後に酸化処理を行った場合、例えば、炭化珪素層表面から２００ｎｍ以上領域まで、炭素空孔密度が高くなる。炭素のイオン注入を行わない場合は、酸化処理の前の炭化珪素層の炭素空孔密度が高いため、炭素空孔を介した酸素の拡散が促進され、炭化珪素層の深い領域まで炭化珪素の歪が生じるためと考えられる。
第３の実施形態の半導体装置の製造方法では、炭化珪素層１０に酸化処理を行った後に、炭化珪素層１０の表面を水素エッチング処理によりエッチングする。水素エッチング処理による炭化珪素層１０の表面のエッチング量は、２５ｎｍ以上である。炭化珪素層１０の表面を２５ｎｍ以上エッチングすることで、炭素空孔密度が１０１６ｃｍ－３以上の領域を除去する。炭素空孔密度が高い領域を除去することにより、炭化珪素層１０の表面の炭素空孔密度が低減する。したがって、ゲート絶縁層２８の直下のｐウェル領域１６の中の炭素空孔の量が低減する。これにより、ホール移動度は、例えば、１６０ｃｍ２／Ｖ・ｓ以上となる。
炭化珪素層１０の表面の炭素空孔密度を低減させる観点から、水素エッチング処理による炭化珪素層１０の表面のエッチング量は、５０ｎｍ以上であることが好ましく、７５ｎｍ以上であることがより好ましく、１００ｎｍ以上であることが更に好ましい。そして、２００ｎｍ以上であることが最も好ましい。エッチング量が５０ｎｍ以上にて、ホール移動度は、例えば、１６０ｃｍ２／Ｖ・ｓ以上となる。エッチング量が２００ｎｍ以上にて、ホール移動度は、例えば、２００ｃｍ２／Ｖ・ｓ以上となる。奥まで大量の炭素空孔があるため、表面から奥深くまで、エッチングにて取り除く。
以上、第３の実施形態によれば、炭化珪素層の中の炭素空孔の量を低減することで、キャリアの移動度の低下を抑制できる半導体装置及び半導体装置の製造方法が実現される。
（第４の実施形態）
第４の実施形態の半導体装置は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴである点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図２３は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態の半導体装置は、ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ゲート絶縁層２８（酸化シリコン層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面終端領域４０（領域）、及びトレンチ５０を備える。
炭化珪素層１０は、ドレイン領域１２、ドリフト領域１４、ｐウェル領域１６、ソース領域１８、ｐウェルコンタクト領域２０を備える。
トレンチ５０は、ソース領域１８、及び、ｐウェル領域１６を貫通し、ドリフト領域１４に達する。トレンチ５０の底面は、ドリフト領域１４に位置する。
トレンチ５０の中に、ゲート絶縁層２８及びゲート電極３０が設けられる。トレンチ５０の側面は、例えば、ｍ面に対し０度以上８度以下のオフ角を備える面である。
ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。第１の実施形態の製造方法と同様に、第１の実施形態の図９に示すように、アルミニウムの分布を覆うように炭素をイオン注入により導入している。
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
ゲート絶縁層２８と、ゲート絶縁層２８から炭化珪素層１０の側に１００ｎｍ離れた第１の位置（図２３中のＸ１）との間にチャネル部分１６ａが位置する。チャネル部分１６ａは、ｐウェル領域１６の中に位置する。
チャネル部分１６ａにおいて、フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度の、波数９７０ｃｍ－１の赤外吸収の強度に対する割合が、１．０以下である。
チャネル部分１６ａにおいて、ＤＬＴＳにより測定されるＺ１／２準位密度が１×１０１１ｃｍ－３以下である。５×１０１０ｃｍ－３以下が好ましく、１×１０１０ｃｍ－３以下がより好ましい。
チャネル部分１６ａの電子のホール移動度は、例えば、２００ｃｍ２／Ｖ・ｓ以上である。３５０ｃｍ２／Ｖ・ｓ以上が好ましく、４５０ｃｍ２／Ｖ・ｓ以上がより好ましい。
界面終端領域４０は、炭化珪素層１０とゲート絶縁層２８との間に位置する。界面終端領域４０は、ドリフト領域１４及びｐウェル領域１６と、ゲート絶縁層２８との間に位置する。界面終端領域４０は、炭化珪素層１０のダングリングボンドを終端する終端元素として窒素（Ｎ）を含む。界面終端領域４０は、領域の一例である。
界面終端領域４０の窒素の濃度は１×１０２１ｃｍ－３以上である。
図３に示すように、窒素の濃度分布は、界面終端領域４０にピークを有する。ピークの窒素の濃度は、例えば、１×１０２２ｃｍ－３以上である。窒素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。窒素は、炭化珪素層１０とゲート絶縁層２８との間の界面に偏析している。
窒素の濃度分布のピークの窒素の濃度は、例えば、１×１０２２ｃｍ－３以上である。
窒素の濃度分布のピークからゲート絶縁層２８の側に１ｎｍ離れた第２の位置Ｘ２における窒素の濃度は１×１０１８ｃｍ－３以下である。また、窒素の濃度分布のピークから炭化珪素層１０の側に１ｎｍ離れた第３の位置Ｘ３における窒素の濃度は１×１０１８ｃｍ－３以下である。第３の位置Ｘ３における窒素の濃度は、１×１０１７ｃｍ－３以下であることが好ましく、２×１０１６ｃｍ－３以下であることがより好ましい。
ゲート絶縁層２８から炭化珪素層１０の側に５ｎｍ離れた第４の位置（図２３中のＸ４）における４個のシリコン原子と結合する窒素原子の量は、例えば、ゲート絶縁層２８から炭化珪素層１０の側に５μｍ離れた第５の位置（図２３中のＸ５）における４個のシリコン原子と結合する窒素原子の量の８０％以上１２０％以下である。言い換えれば、第４の位置Ｘ４の４配位の窒素原子の量は、第５の位置Ｘ５の４配位の窒素原子の量の８０％以上１２０％以下である。
第４の位置Ｘ４は、ｐウェル領域１６の中に位置する。第５の位置Ｘ５は、ドリフト領域１４の中に位置する。
なお、ＭＯＳＦＥＴ２００は、例えば、第１の実施形態の製造方法の第１の熱処理の後、エッチング処理の前に、トレンチ５０を形成することで製造することが可能である。
以上、第４の実施形態によれば、第１、第２、及び第３の実施形態と同様、炭化珪素層の中の炭素空孔の量を低減することで、キャリアの移動度の低下を抑制できる半導体装置が実現される。また、トレンチゲート型であるため、チップの単位面積あたりのチャネル密度が高くなり、ＭＯＳＦＥＴのオン抵抗が低減する。
（第５の実施形態）
第５の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
図２４は、第５の実施形態の駆動装置の模式図である。駆動装置７００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置７００の特性が向上する。
（第６の実施形態）
第６の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２５は、第６の実施形態の車両の模式図である。第６の実施形態の車両８００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両８００の車輪９０が回転する。
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両８００の特性が向上する。
（第７の実施形態）
第７の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図２６は、第７の実施形態の車両の模式図である。第７の実施形態の車両９００は、自動車である。車両９００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両９００の特性が向上する。
（第８の実施形態）
第８の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図２７は、第８の実施形態の昇降機（エレベータ）の模式図である。第８の実施形態の昇降機１０００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機１０００の特性が向上する。
以上、第１ないし第４の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
また、第１ないし第４の実施形態では、炭化珪素層のシリコン面、又は、ｍ面にゲート絶縁層２８を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ａ面、（０－３３－８）面などにゲート絶縁層２８を設ける場合にも本発明を適用することは可能である。
また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
また、第５ないし第８の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
また、第５ないし第８の実施形態において、第１の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第２、第３又は第４の実施形態の半導体装置を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１４ ドリフト領域（第１の炭化珪素領域）
１６ ｐウェル領域（第２の炭化珪素領域）
１６ａ チャネル部分（部分）
２８ ゲート絶縁層（酸化シリコン層）
３０ ゲート電極
４０ 界面終端領域（領域）
５４ 炭素膜
５７ 酸化シリコン膜
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
７００ 駆動装置
８００ 車両
９００ 車両
１０００ 昇降機
Ｒｐ１ 第１のプロジェクテッドレンジ
Ｒｐ２ 第２のプロジェクテッドレンジ
Ｘ１ 第１の位置
Ｘ２ 第２の位置
Ｘ３ 第３の位置
Ｘ４ 第４の位置
Ｘ５ 第５の位置

Claims (23)

  1. 炭化珪素層にアルミニウム（Ａｌ）を第１のプロジェクテッドレンジ及び第１のドーズ量で注入する第１のイオン注入を行い、
    前記炭化珪素層に炭素（Ｃ）を第２のプロジェクテッドレンジ及び前記第１のドーズ量の１０倍以上のドーズ量である第２のドーズ量で注入する第２のイオン注入を行い、
    １６００℃以上の第１の熱処理を行い、
    前記炭化珪素層を酸化する酸化処理を行い、
    水素ガスを含む雰囲気中で前記炭化珪素層をエッチングするエッチング処理を行い、
    前記炭化珪素層の上に酸化シリコン膜を形成し、
    前記酸化シリコン膜の上にゲート電極を形成する半導体装置の製造方法。
  2. 前記エッチング処理の際に、前記炭化珪素層を１０ｎｍ以上エッチングする請求項１記載の半導体装置の製造方法。
  3. 前記エッチング処理の際に、前記炭化珪素層を１５ｎｍ以上エッチングする請求項１記載の半導体装置の製造方法。
  4. 前記エッチング処理の際に、前記炭化珪素層を２５ｎｍ以上エッチングする請求項１記載の半導体装置の製造方法。
  5. 前記第１のイオン注入の後、前記第１の熱処理の前に、前記炭化珪素層の上に炭素膜を形成し、
    前記酸化処理は、前記炭素膜を酸素プラズマ中で除去するアッシング処理である請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
  6. 前記酸化処理は、熱酸化処理である請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
  7. 前記酸化処理は、前記炭化珪素層の上に酸素を含む絶縁膜を堆積する堆積処理である請求項１ないし請求項４いずれか一項記載の半導体装置の製造方法。
  8. 前記エッチング処理の温度は１３００℃以上１５００℃以下である請求項１ないし請求項７いずれか一項記載の半導体装置の製造方法。
  9. 前記第１のドーズ量は１×１０１４ｃｍ－２以下である請求項１ないし請求項８いずれか一項記載の半導体装置の製造方法。
  10. 前記第２のドーズ量は１×１０１５ｃｍ－２以上である請求項１ないし請求項９いずれか一項記載の半導体装置の製造方法。
  11. 前記第１のプロジェクテッドレンジ及び前記第２のプロジェクテッドレンジは、０．６μｍ以下である請求項１ないし請求項１０いずれか一項記載の半導体装置の製造方法。
  12. 前記第２のプロジェクテッドレンジは、前記第１のプロジェクテッドレンジの８０％以上１２０％以下である請求項１ないし請求項１１いずれか一項記載の半導体装置の製造方法。
  13. 前記第１のイオン注入及び前記第２のイオン注入は、前記炭化珪素層の同一の領域に対して行われる請求項１ないし請求項１２いずれか一項記載の半導体装置の製造方法。
  14. 前記酸化シリコン膜を形成した後、前記ゲート電極を形成する前に、窒素（Ｎ）を含む雰囲気中で、第２の熱処理を行う請求項１ないし請求項１３いずれか一項記載の半導体装置の製造方法。
  15. 炭化珪素層にアルミニウム（Ａｌ）を注入する第１のイオン注入を行い、
    １６００℃以上の第１の熱処理を行い、
    前記炭化珪素層を酸化する酸化処理を行い、
    水素ガスを含む雰囲気中で前記炭化珪素層を２５ｎｍ以上エッチングするエッチング処理を行い、
    前記炭化珪素層の上に酸化シリコン膜を形成し、
    前記酸化シリコン膜の上にゲート電極を形成する半導体装置の製造方法。
  16. 前記エッチング処理の際に、前記炭化珪素層を５０ｎｍ以上エッチングする請求項１５記載の半導体装置の製造方法。
  17. 炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間の酸化シリコン層と、
    前記炭化珪素層と前記酸化シリコン層との間に位置し、窒素の濃度が１×１０２１ｃｍ－３以上の領域と、を備え、
    前記炭化珪素層、前記酸化シリコン層、及び、前記領域の中の窒素の濃度分布が、前記領域にピークを有し、
    前記酸化シリコン層と、前記酸化シリコン層から前記炭化珪素層の側に１００ｎｍ離れた第１の位置との間の部分において、フーリエ変換赤外分光法（ＦＴＩＲ法）の全反射測定法（ＡＴＲ法）により測定される、波数８３８ｃｍ－１の赤外吸収の強度の、波数９７０ｃｍ－１の赤外吸収の強度に対する割合が、１．０以下であり、
    前記ピークから前記酸化シリコン層の側に１ｎｍ離れた第２の位置における窒素の濃度が１×１０１８ｃｍ－３以下であり、前記第２の位置における炭素の濃度が１×１０１８ｃｍ－３以下であり、
    前記ピークから前記炭化珪素層の側に１ｎｍ離れた第３の位置における窒素の濃度が１×１０１８ｃｍ－３以下である半導体装置。
  18. 前記ピークの窒素の濃度は１×１０２２ｃｍ－３以上である請求項１７記載の半導体装置。
  19. 前記炭化珪素層は、ｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記酸化シリコン層との間に位置するｐ型の第２の炭化珪素領域と、を含み、
    前記部分は、前記第２の炭化珪素領域の中に位置する請求項１７又は請求項１８記載の半導体装置。
  20. 請求項１７ないし請求項１９いずれか一項記載の半導体装置を備えるインバータ回路。
  21. 請求項１７ないし請求項１９いずれか一項記載の半導体装置を備える駆動装置。
  22. 請求項１７ないし請求項１９いずれか一項記載の半導体装置を備える車両。
  23. 請求項１７ないし請求項１９いずれか一項記載の半導体装置を備える昇降機。
JP2021205099A 2021-12-17 2021-12-17 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機 Pending JP2023090232A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021205099A JP2023090232A (ja) 2021-12-17 2021-12-17 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US17/823,096 US20230197790A1 (en) 2021-12-17 2022-08-30 Method for manufacturing semiconductor device, semiconductor device, inverter circuit, drive device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021205099A JP2023090232A (ja) 2021-12-17 2021-12-17 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Publications (1)

Publication Number Publication Date
JP2023090232A true JP2023090232A (ja) 2023-06-29

Family

ID=86768980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021205099A Pending JP2023090232A (ja) 2021-12-17 2021-12-17 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US20230197790A1 (ja)
JP (1) JP2023090232A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022144216A (ja) * 2021-03-18 2022-10-03 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US20230197790A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
JP7326227B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230387216A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11621167B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7242488B2 (ja) 半導体装置の製造方法
JP7337976B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20240047514A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
US10217811B1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6667809B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7476130B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN108417633B (zh) 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机
JP2023090232A (ja) 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271484B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230082881A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
US20240087897A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2020047665A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230084127A1 (en) Semiconductor device manufacturing method
JP2023136280A (ja) 半導体装置の製造方法、半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240229