JP2023088798A - ディスク装置 - Google Patents

Abstract

【課題】ディスクに記録される情報の信頼性を向上できるディスク装置を提供する。【解決手段】一つの実施形態によれば、ディスクとヘッドとプリアンプとコントローラとを有するディスク装置が提供される。ヘッドは、ライト電流に応じてディスクに情報をライトする。プリアンプは、ヘッドにライト電流を流す。コントローラは、電流ゼロ制御をプリアンプに行わせることが可能である。電流ゼロ制御は、ライト電流の振幅をゼロに維持する制御である。コントローラは、ライト電流の振幅をゼロに維持する時間をライトデータのパターンに応じて変更可能である。【選択図】図８

Description

本実施形態は、ディスク装置に関する。

プリアンプ、ヘッド及びディスクを有するディスク装置では、プリアンプがヘッドにライト電流を流し、ヘッドがライト電流に応じてディスクに情報を記録する。このとき、ディスクに記録される情報の信頼性を向上することが望まれる。

米国特許第１１０３１０３９号明細書 米国特許第１０９８４８２２号明細書

一つの実施形態は、ディスクに記録される情報の信頼性を向上できるディスク装置を提供することを目的とする。

一つの実施形態によれば、ディスクとヘッドとプリアンプとコントローラとを有するディスク装置が提供される。ヘッドは、ライト電流に応じてディスクに情報をライトする。プリアンプは、ヘッドにライト電流を流す。コントローラは、電流ゼロ制御をプリアンプに行わせることが可能である。電流ゼロ制御は、ライト電流の振幅をゼロに維持する制御である。コントローラは、ライト電流の振幅をゼロに維持する時間をライトデータのパターンに応じて変更可能である。

実施形態にかかるディスク装置の構成を示す図。 実施形態におけるディスクの構成を示す図。 実施形態におけるＭＰＲＺ（Ｍａｉｎ Ｐｏｌｅ Ｒｅｌａｘａｔｉｏｎ Ｚｏｎｅ）方式の動作を示す波形図。 データパターンごとの電流ゼロ時間とビットエラーレートとの関係（外周領域）を示す図。 データパターンごとの電流ゼロ時間とビットエラーレートとの関係（中周領域）を示す図。 データパターンごとの電流ゼロ時間とビットエラーレートとの関係（内周領域）を示す図。 実施形態におけるＲＷＣ及びプリアンプの構成を示す図。 実施形態における電流ゼロ制御を示す波形図。 実施形態の変形例における電流ゼロ制御の切り替え情報を示す図。 実施形態の変形例における電流ゼロ制御の切り替えを示す波形図。

以下に添付図面を参照して、実施形態にかかるディスク装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。

（実施形態）
実施形態にかかるディスク装置は、プリアンプ、ヘッド及びディスクを有し、プリアンプがヘッドにライト電流を流し、ヘッドがライト電流に応じてディスクに情報を記録するが、ディスクに記録される情報の信頼性を向上するための工夫が施される。

例えば、ディスク装置１は、図１に示すように、ホスト１００と通信可能に接続され、ホスト１００の外部記憶媒体として機能する。図１は、ディスク装置１の構成を示す図である。ホスト１００は、例えば、コンピュータ等の情報端末である。ディスク装置１は、例えば、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、光磁気ディスクドライブなどのディスク型の記憶媒体である。

ディスク装置１は、ヘッドディスクアセンブリ（ＨＤＡ）２、ドライバ２０、プリアンプ３０、揮発性メモリ７０、不揮発性メモリ８０、バッファメモリ９０、コントローラ１３０を有する。ドライバ２０は、ＩＣ（集積回路）として構成され得る。プリアンプ３０は、ＩＣ（集積回路）として構成され得る。コントローラ１３０は、ＳｏＣ（システムオンチップ）として構成され得る。コントローラ１３０は、ドライバ２０、プリアンプ３０、揮発性メモリ７０、不揮発性メモリ８０、バッファメモリ９０に電気的に接続されている。

ＨＤＡ２は、ディスク１０、スピンドルモータ（ＳＰＭ）１２、ヘッド１５、アーム１３、ホイスコイルモータ（ＶＣＭ）１４を有する。

ディスク１０は、図２に示すように、情報が記録されるべき略円盤状の媒体である。図２は、ディスク１０の構成を示す平面図である。ディスク１０は、スピンドルを介して筐体（図示せず）に回転可能に支持される。ディスク１０は、磁気ディスクでもよいし、光磁気ディスクでもよい。以下では、ディスク１０が磁気ディスクである場合を主に例示する。ディスク１０は、各記録面において、放射状のサーボ領域に予め書き込まれたサーボ情報によって、半径方向に同心円の複数のトラックＴＲが規定される。ディスク１０の各記録面におけるサーボ領域間の領域は、データをライト可能なデータ領域である。各トラックＴＲは、円周方向にサーボ領域とデータ領域との組が１以上含まれる。

複数のトラックＴＲは、半径方向における位置（半径位置）に応じて複数の領域に区分され得る。複数の領域は、内周領域ＩＲ、中周領域ＭＲ、外周領域ＯＲを含み得る。内周領域ＩＲは、半径位置が半径方向内側であるトラックＴＲを含む。中周領域ＭＲは、半径位置が半径方向内側と外側との中間であるトラックＴＲを含む。外周領域ＯＲは、半径位置が半径方向外側であるトラックＴＲを含む。

図１に戻って、ヘッド１５は、アーム１３の一端側に搭載される。アーム１３の他端は、軸１７に回転可能に支持される。ＳＰＭ１２は、スピンドルを回転中心としてディスク１０を回転駆動できる。ＶＣＭ１４は、軸１７を回転中心としてアーム１３を回転駆動できる。アーム１３及びＶＣＭ１４は、アクチュエータ３として機能する。アクチュエータ３は、ヘッド１５をディスク１０の面に対して半径方向に沿って移動可能である。

ヘッド１５は、ライトヘッド１５Ｗ及びリードヘッド１５Ｒを有する。ライトヘッド１５Ｗは、プリアンプ３０から供給されるライト電流に応じてディスク１０に情報をライトする。リードヘッド１５Ｒは、ディスク１０にライトされた情報をリードしてプリアンプ３０へ供給する。

コントローラ１３０は、不揮発性メモリ８０又はディスク１０に予め記憶されたファームウェアに従って、このディスク装置１の全体的な制御を行う。ファームウェアは、初期ファームウェアおよび通常動作に用いる制御用ファームウェアである。起動時に最初に実行される初期ファームウェアは、例えば、不揮発性メモリ８０に記憶されており、通常動作に用いる制御用ファームウェアは、ディスク１０に記録されている。初期ファームウェアに従った制御により、ディスク１０から一旦バッファメモリ９０に読み出され、その後揮発性メモリ７０に格納される。

コントローラ１３０は、ホスト１００と通信可能に接続され、通常動作において、ホスト１００からコマンドを受信すると、コマンドに応じた制御を行うことが可能である。コントローラ１３０は、リードライトチャネル（ＲＷＣ）６０、マイクロプロセッサ（ＭＰＵ）４０、ハードディスクコントローラ（ＨＤＣ）５０を含む。ＲＷＣ６０、ＭＰＵ４０及びＨＤＣ５０は、互いに電気的に接続されている。

ドライバ２０は、ＭＰＵ４０の制御に従って、ＳＰＭ１２及びＶＣＭ１４の駆動をそれぞれ制御する。

プリアンプ３０は、リードアンプ３１及びライトドライバ３２を有する。リードアンプ３１は、ディスク１０からヘッド１５を介してリードされたリード信号を増幅してＲＷＣ６０へ供給する。ライトドライバ３２は、ＲＷＣ６０から受けるデータ信号に応じたライト電流をヘッド１５に流す。プリアンプ３０は、ヘッド１５及びＲＷＣ６０にそれぞれ配線等を介して電気的に接続されている。

ＭＰＵ４０は、ディスク装置１の各部を制御する。ＭＰＵ４０は、リードアドレスを含むリードコマンドをホスト１００からＨＤＣ５０経由で受け、リードアドレスに応じたディスク１０内の位置から情報をリードするリード処理を制御する。リード処理の制御において、ＭＰＵ４０は、リードアドレスに応じて、ＶＣＭ１４を介してヘッド１５をディスク１０の面に対して位置決め制御し、ヘッド１５が目標トラックＴＲに位置決めされた状態でプリアンプ３０及びＲＷＣ６０を介して情報がディスク１０からリードされるように制御する。

ＭＰＵ４０は、ライトアドレスを含むライトコマンドをホスト１００からＨＤＣ５０経由で受け、ライトデータに応じた情報をライトアドレスに応じたディスク１０内の位置へライトするライト処理を制御する。ライト処理の制御において、ＭＰＵ４０は、ライトアドレスに応じて、ＶＣＭ１４を介してヘッド１５をディスク１０の面に対して位置決め制御し、ヘッド１５が目標トラックＴＲに位置決めされた状態でＲＷＣ６０及びプリアンプ３０を介してライトデータに応じた情報がディスク１０にライトされるように制御する。

ＨＤＣ５０は、データの転送を制御する。例えば、ＨＤＣ５０は、ＭＰＵ４０からの指示に応じて、ホスト１００とＲＷＣ６０との間のデータの転送を制御する。ＨＤＣ５０は、ホスト１００から受信したコマンドをＭＰＵ４０へ供給したり、ＭＰＵ４０からコマンドに対するレスポンスを受けてホスト１００へ送信したりする。

ＲＷＣ６０は、プリアンプ３０からリード信号を受け、ＭＰＵ４０からの指示に応じて、リード信号からリードデータを復元し、リードデータをＨＤＣ５０経由でホスト１００へ供給する。ＲＷＣ６０は、ホスト１００からＨＤＣ５０経由でライトデータを受け、ＭＰＵ４０からの指示に応じて、ライトデータに応じたデータ信号を生成してプリアンプ３０へ供給する。

ライト処理では、ライトデータの値（例えば、０又は１）に応じてデータ信号のレベル（例えば、Ｌ又はＨ）が変わり、データ信号のレベルに応じてヘッド１５に流れるライト電流の極性が反転し、ライト電流の極性に応じてディスク１０に情報としてライトされる磁化の方向が反転する。

例えば、図３（ａ）に示すｔ０～ｔ２の期間において、ライトデータの値「１」に対応して、ライト電流の値がＩｗ＝Ｉ_Ｈ（＞０）に維持される。ｔ２～ｔ３の期間において、ライトデータの値「０」に対応して、ライト電流の値がＩｗ＝Ｉ_Ｌ（＜０）に維持される。タイミングｔ２は、ライトデータのビット反転位置に対応し、ライト電流の極性反転位置に対応する。

ここで、ヘッド１５における主極（Ｍａｉｎ Ｐｏｌｅ）でライト電流に応じて発生される磁界には、ディスク１０を磁化可能な領域（すなわち、瞬間的にライト可能な領域）について、空間的な広がりを有する。この空間的な広がりは、ＭＰＲＺ（Ｍａｉｎ Ｐｏｌｅ Ｒｅｌａｘａｔｉｏｎ Ｚｏｎｅ）とよばれ、図２に示すようなヘッド１５の円周方向の長さＬの一部を占めると予想される。

このため、ＭＰＲＺ（Ｍａｉｎ Ｐｏｌｅ Ｒｅｌａｘａｔｉｏｎ Ｚｏｎｅ）方式におけるライト電流の波形は、図３（ｂ）に示すように、ビットの反転位置に対応する電流波形の極性反転位置（タイミングｔ２）の直前にライト電流Ｉｗがゼロとなる区間（電流ゼロ時間）ΔＴ_ＭＰＲＺを含む。ライト電流Ｉｗをゼロに維持するような制御を電流ゼロ制御と呼ぶことにする。

電流ゼロ制御は、ライト電流の極性反転位置における磁化応答の遅れの回避が目的である。極性反転位置の直前のライト電流の振幅が大きい場合、ヘッド１５内部の磁化を反転させる起磁力が大きくなり、結果として極性反転位置での磁化応答が遅れる可能性がある。極性反転位置の直前のライト電流がゼロであれば、ヘッド１５内部の磁化を反転させる起磁力を小さくでき、結果として極性反転位置での磁化応答の遅れを回避できる。

電流ゼロ制御は、前提として、ライト電流Ｉｗを電流ゼロ時間でゼロにしてもディスク１０に情報を瞬間的に記録可能であるという考え方に基づいている。この考え方では、ライト電流Ｉｗを電流ゼロ時間でゼロにしても、ヘッド１５が一定の物理サイズを有していることからその長さ分（フットプリント長）は瞬間的にディスク１０に情報が記録され、その記録状態は損なわれることはないとされる。ライトデータの１ビットに対応するデータ信号の単位期間を１Ｔと呼ぶことにする。主極の長さＬが完全にフットプリント長と等しいとすると、電流ゼロ時間ΔＴ_ＭＰＲＺは２Ｔ～３Ｔ程度と予想される。ＭＰＲＺ方式では、極性反転の１Ｔ以上前にライト電流Ｉｗをゼロとするような仕組みで実装されることが多い。図３は、ＭＰＲＺ方式の動作を示す波形図である。

例えば、元のライトデータにおける同じビット値がｎＴ区間つづく（すなわち、パターン長がｎＴである）データパターンをｎＴパターンと呼ぶことにする。ＭＰＲＺ方式において、元のライトデータにおける４Ｔ以上のパターンでビット反転位置の２～３ビット前にダミービットを挿入したダミーデータ信号を生成し、ダミービットの位置を示すマスク信号を生成する。そして、ダミーデータ信号のエッジタイミング（例えば、立ち下がりエッジタイミング）で電流ゼロ制御を開始しつつマスク信号でマスクすることでダミービット位置におけるライト電流の極性反転が行われないようにする。これにより、ＭＰＲＺ方式のライト電流波形を実現できる。

このＭＰＲＺ方式の場合、ダミー反転位置をライト電流Ｉｗ＝０とするタイミングの制御に用いているため、原理的に分解能は１Ｔ単位となる。また、ダミーデータ信号とＭＰＲＺ信号とを連動して変調しなければならないため、電流ゼロ時間ΔＴ_ＭＰＲＺを自由に変更することが困難であり、電流ゼロ時間ΔＴ_ＭＰＲＺの適切化（例えば、最適化）が難しい。

一方で、フットプリント長は予想に反して１Ｔにも満たない可能性もある。これはヘッド１５のリーディングエッジ側は磁界強度が弱く、十分なオーバーライト（ＯＷ）で記録できる箇所はトレーリングエッジのギャップ付近に限られているためである。その結果、ヘッド１５の物理サイズに対して実際のフットプリント長は短くなっていると可能性がある。このことから理想的なＭＰＲＺ方式のためには１Ｔより小さい分解能で電流ゼロ時間ΔＴ_ＭＰＲＺを調整できることが望まれる。

例えば、電流ゼロ時間ΔＴ_ＭＰＲＺを可変させた場合の磁化応答の改善効果をＢＥＲ（ビットエラーレート）で評価した結果を図４～図６に示す。図４、図５、図６は、データパターンごとの電流ゼロ時間とビットエラーレートとの関係を、それぞれ、外周領域ＯＲ、中周領域ＭＲ、内周領域ＩＲ（図２参照）について示す図である。

図４に示す外周領域ＯＲの評価結果では、１Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_１である。２Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_２である。３Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_３である。４Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_４である。５Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_５である。大小関係を示すと、次の数式１のようになる。
ΔＴ_１＜ΔＴ_２＜ΔＴ_４＜ΔＴ_５＜ΔＴ_３・・・数式１

図５に示す中周領域ＭＲの評価結果では、１Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_１１である。２Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_１２である。４Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_１４である。５Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_１５である。なお、３Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺは、評価可能な範囲では検出されないため、近似的に、外周領域ＯＲと同じΔＴ_３を用いてもよい。大小関係を示すと、次の数式２のようになる。
ΔＴ_１１＜ΔＴ_１２＜ΔＴ_１５＜ΔＴ_１４＜ΔＴ_３・・・数式２

図６に示す内周領域ＩＲの評価結果では、１Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺがΔＴ_２１である。なお、２Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺは、評価可能な範囲では検出されないため、近似的に、中周領域ＭＲと同じΔＴ_１２を用いてもよい。３Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺは、評価可能な範囲では検出されないため、近似的に、外周領域ＯＲと同じΔＴ_３を用いてもよい。４Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺは、評価可能な範囲では検出されないため、近似的に、中周領域ＭＲと同じΔＴ_１４を用いてもよい。５Ｔパターンのビットエラーレートが最小になる電流ゼロ時間ΔＴ_ＭＰＲＺは、評価可能な範囲では検出されないため、近似的に、中周領域ＭＲと同じΔＴ_１５を用いてもよい。大小関係を示すと、次の数式３のようになる。
ΔＴ_２１＜ΔＴ_１２＜ΔＴ_１５＜ΔＴ_１４＜ΔＴ_３・・・数式３

図４～図６に示されるように、ビットエラーレートの改善効果が適切化される（例えば、最大となる）電流ゼロ時間ΔＴ_ＭＰＲＺは、パターン長（ｎＴ）毎に異なる傾向にある。なお、図４～図６では、１Ｔは、それぞれ一点鎖線の直線で示す電流ゼロ時間の値に相当し、ビットエラーレートの改善効果が適切化される（例えば、最大となる）電流ゼロ時間ΔＴ_ＭＰＲＺが概ね１Ｔ近傍か１Ｔより小さい傾向にある。ＭＰＲＺ方式による改善効果を適切化する（例えば、最大化する）ためには、各データパターン（例えば、１Ｔパターン～５Ｔパターン）に対する電流ゼロ時間ΔＴ_ＭＰＲＺが個別に調整できることが望まれる。

それに対して、ディスク装置１は、コントローラ１３０が、電流ゼロ制御をプリアンプ３０に行わせることが可能であり、電流ゼロ時間をライトデータのパターンに応じて変更可能である。

コントローラ１３０は、ライトデータから電流ゼロ制御用のＭＰＲＺ信号を生成し、パターンごとにＭＰＲＺ信号の極性反転位置を指定するエッジタイミングを調整する。コントローラ１３０は、ライトデータに遅延量ＤＬ１を付加してデータ信号を生成する。コントローラ１３０は、データパターン（例えば、１Ｔパターン～５Ｔパターン）に応じてライトデータに遅延量ＤＬ２を付加してＭＰＲＺ信号を生成する。すなわち、コントローラ１３０は、複数のデータパターンに対応する複数の候補遅延量のうちの次のデータパターンに対応する１つを遅延量ＤＬ２として選択する。複数の候補遅延量は、いずれも、遅延量ＤＬ１より小さい。コントローラ１３０は、その選択された遅延量ＤＬ２をライトデータに付加してＭＰＲＺ信号を生成する。プリアンプは、データ信号に応じてライト電流を生成するが、ＭＰＲＺ信号のエッジタイミングで電流ゼロ制御を開始してライト電流の振幅をゼロにし、データ信号の極性反転位置で電流ゼロ制御を解除する。

これにより、各データパターン（例えば、１Ｔパターン～５Ｔパターン）に応じて電流ゼロ時間ΔＴ_ＭＰＲＺを個別に調整でき、ＭＰＲＺ方式によるビットエラーレート改善効果を適切化（例えば、最大化）できる。また、２つの遅延量ＤＬ１，ＤＬ２の差で電流ゼロ時間を制御できるので、１Ｔより小さい分解能で電流ゼロ時間ΔＴ_ＭＰＲＺを調整できる。

例えば、ディスク装置１において、ＲＷＣ６０及びプリアンプ３０は、ライト処理に関して、図７に示すように構成され得る。図７は、ＲＷＣ６０及びプリアンプ３０の構成を示す図である。図７では、簡略化のため、リード処理に関する構成の図示が省略される。

ＲＷＣ６０は、ライトデータ生成回路６１、ＷＰＣ（Ｗｒｉｔｅ Ｐｒｅｃｏｍｐｅｎｓａｔｉｏｎ）回路６２、遅延（Ｄｅｌａｙ）回路６３、ドライバ６４、ＷＰＣ回路６５、ドライバ６６、レジスタ６７を有する。プリアンプ３０は、ライトドライバ３２、電流ゼロ制御回路３３、ドライバ３４を有する。

ライトデータ生成回路６１は、ホスト１００からＨＤＣ５０経由で受けた信号を処理してライトデータを生成し、生成後のライトデータをＷＰＣ回路６２へ供給する。

ＷＰＣ回路６２はライトデータのエッジタイミングに対して、データパターンごとに個別の遅延量を付加する。ＷＰＣ回路６２は、ライトデータをライトデータ生成回路６１から受けると、そのデータパターン（例えば、１Ｔパターン～５Ｔパターン）を分析する。コントローラ１３０は、複数の第１の設定値が格納された装置メモリにアクセスし、複数の第１の設定値のうち分析されたデータパターンに対応する第１の設置値ＷＰＣ＿ＸＸＸＸを取得してレジスタ６７に設定する。

装置メモリは、例えば、ディスク１０における管理情報を格納する領域であってもよいし、不揮発性メモリ８０であってもよい。装置メモリは、データパターンと第１の設定値とが複数のデータパターンについて対応付けられた第１の設定情報を格納する。第１の設定値ＷＰＣ＿ＸＸＸＸは、ＮＬＴＳ（Ｎｏｎ Ｌｉｎｅａｒ Ｔｒａｎｓｉｔｉｏｎ Ｓｈｉｆｔ）の補償量の値を示す。ＮＬＴＳは、ディスク１０に記録される情報ビットがその直前や数ビット前の情報ビットの磁界の影響を受け、ビット反転位置が時間に対して非線形的にシフトする現象である。そのため、ＮＬＴＳの補償量の値は、データパターンに依存して異なり得る。どのデータパターンがどのＮＬＴＳの補償量の値に対応するのかは、予め、実験的に決められて、第１の設定情報に含められる。「ＷＰＣ＿ＸＸＸＸ」における「ＸＸＸＸ」は、データパターンに付与すべき補償量の値を示す。第１の設定値ＷＰＣ＿ＸＸＸＸは、ＲＷＣ６０内部のレジスタ６７に格納可能であり、ライト動作時に装置メモリからＲＷＣ６０内のレジスタ６７に設定される。

ＷＰＣ回路６２は、ライトデータに対して、第１の設定値ＷＰＣ＿ＸＸＸＸに応じた補償量でビット反転位置を補正する。ＷＰＣ回路６２は、補正後のライトデータを遅延回路６３へ供給するとともに、補正後のライトデータを複製してＷＰＣ回路６５へ供給する。

遅延回路６３は、補正後のライトデータを遅延量ＤＬ１で遅延させてデータ信号を生成する。遅延量ＤＬ１は、通常ＮＬＴＳの補償量より大きい。遅延回路６３は、データ信号をドライバ６４へ供給する。ドライバ６４は、データ信号をプリアンプ３０へ転送する。

ＷＰＣ回路６５は、補正後のライトデータのビット反転位置をＲＷＣ６０内部のレジスタ６７に格納された第２の設定値ＷＰＣ２＿ＸＸＸＸに応じた遅延量ＤＬ２で遅延させてＭＰＲＺ信号を生成する。コントローラ１３０は、複数の第２の設定値が格納された装置メモリにアクセスし、複数の第２の設定値のうちＷＰＣ回路６２で分析されたデータパターンに対応する第２の設置値ＷＰＣ２＿ＸＸＸＸを取得してレジスタ６７に設定する。

装置メモリは、データパターンと第２の設定値とが複数のデータパターンについて対応付けられた第２の設定情報を格納する。第２の設定情報は、データパターンと第２の設定値とが複数のデータパターンと複数の領域（例えば、外周領域ＯＲ、中周領域ＭＲ、内周領域ＩＲ）との組み合わせについて対応付けられた情報であってもよい。第２の設定値ＷＰＣ２＿ＸＸＸＸは、電流ゼロ時間の開始タイミングを調整するための遅延量の値を示す。どのデータパターン（又はどのデータパターンと領域との組み合わせ）がどのＮＬＴＳの補償量の値に対応するのかは、予め、実験的に決められて、第２の設定情報に含められる（図４～図６参照）。「ＷＰＣ２＿ＸＸＸＸ」における「ＸＸＸＸ」は、データパターンに付与すべき遅延量の値を示す。第２の設定値ＷＰＣ２＿ＸＸＸＸは、ＲＷＣ６０内部のレジスタ６７に格納可能であり、ライト動作時に装置メモリからＲＷＣ６０内のレジスタ６７に設定される。

ＷＰＣ回路６５は、ＷＰＣ回路６２によるＮＬＴＳの補償量（ＷＰＣ＿ＸＸＸＸ）の付加と独立して、補正後のライトデータへの遅延量ＤＬ２（ＷＰＣ２＿ＸＸＸＸ）の付加を行うことができる。ＭＰＲＺ信号は、そのエッジタイミングで電流ゼロ時間の開始タイミングを示す。これにより、ＷＰＣ回路６５は、電流ゼロ時間をｎＴパターンごとに個別に調整可能である。

このとき、ＷＰＣ回路６５は、少なくとも１Ｔ以上の調整幅を確保しておくことが望ましい。そのため、ＮＬＴＳの補償量が付加された補正後のライトデータに対しては、ＭＰＲＺ信号との全体の位相調整のために遅延回路６３で遅延量ＤＬ１が付加される。

ＷＰＣ回路６５は、ＭＰＲＺ信号をドライバ６６へ供給する。ドライバ６６は、ＭＰＲＺ信号をプリアンプ３０へ転送する。

プリアンプ３０のドライバ３４は、ＭＰＲＺ信号をＷＰＣ回路６５から受ける。ドライバ３４は、ＭＰＲＺ信号を電流ゼロ制御回路３３へ転送する。電流ゼロ制御回路３３は、ＭＰＲＺ信号に応じてライトドライバ３２を制御する。電流ゼロ制御回路３３は、ライトドライバ３２が電流ゼロ制御を開始するタイミングを制御する。

ライトドライバ３２は、データ信号をＲＷＣ６０のドライバ６４から受け、データ信号に応じてライト電流を生成するが、電流ゼロ制御回路３３から指定されると、電流ゼロ制御を開始し、ライト電流をゼロにする。そして、ライトドライバ３２は、データ信号のエッジタイミング、すなわちライト電流の極性を反転すべきタイミングになると、自律的に、電流ゼロ制御を解除する。

電流ゼロ制御の最もシンプルな実装としては、ＭＰＲＺ信号の状態遷移、言い換えると極性反転位置（Ｌレベル→ＨレベルまたはＨレベル→Ｌレベル）でプリアンプ３０がライト電流Ｉｗをゼロとするように動作するものになる。遅延回路６３により各ｎＴパターンのＭＰＲＺ信号の極性反転位置はデータ信号の極性反転位置より時間的に前に設定されている。このＭＰＲＺ信号に対してＷＰＣ回路６５により付加される遅延量ＤＬ２を調整することで各ｎＴパターンの電流ゼロ時間の開始タイミングを個別に指定することができる。

例えば、電流ゼロ制御は、図８に示すように行われる。図８は、電流ゼロ制御を示す波形図である。図８（ａ）は、ライトデータ生成回路６１で生成されるライトデータのビット系列とそのパターン認識結果（１Ｔパターン～６Ｔパターン）と遅延回路６３から出力されるデータ信号とを示す。図８（ｂ）は、ＷＰＣ回路６５から出力されるＭＰＲＺ信号を示す。図８（ｃ）は、ライトドライバ３２で生成されるライト電流Ｉｗを示す。

図８（ａ）～図８（ｃ）の例では、外周領域ＯＲのトラックＴＲが目標トラックＴＲである場合が例示される。ＲＷＣ６０のＷＰＣ回路６５は、前歴３ビットの状態分岐で動作しており、１Ｔパターン／２Ｔパターン／３Ｔパターン／ｎＴパターン（ｎ≧４）の４つのパターンで独立な電流ゼロ時間の制御が可能となっている。なお、必要に応じてＷＰＣ回路６５の状態分岐を増減して独立に制御するｎＴパターン数を調整することも可能である。

タイミングｔ９の直前では、データ信号がハイレベルＶ_Ｈ１であることに応じて、ライト電流Ｉｗ＝Ｉ_Ｈとなっている。データ信号は、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ１が付加された信号となっている。

このとき、ＭＰＲＺ信号は、ハイレベルＶ_Ｈ２になっている。ＷＰＣ回路６２は、次のデータパターンが１Ｔパターン「１」であるとの認識結果に対応する第２の設定値ＷＰＣ２＿ｘｘ１１に応じて、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ２（＝ＤＬ１－ΔＴ_１）が付加されている。これにより、ＲＷＣ６０は、ＭＰＲＺ信号の立ち下がりエッジタイミングを１Ｔパターンに応じたタイミングｔ９に調整する。

タイミングｔ９では、ＭＰＲＺ信号がハイレベルＶ_Ｈ２からロウレベルＶ_Ｌ２に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を開始し、ライト電流Ｉｗ＝０とする。

タイミングｔ１０では、データ信号がハイレベルＶ_Ｈ１からロウレベルＶ_Ｌ１に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を解除する。これにより、電流ゼロ時間が１Ｔパターンに応じたΔＴ_１に制御される。

プリアンプ３０は、ライト電流Ｉｗを０からレベルＩ_ＵＳへ遷移させる。

このとき、ＭＰＲＺ信号は、ロウレベルＶ_Ｌ２になっている。ＷＰＣ回路６２は、次のデータパターンが１Ｔパターン「０」であるとの認識結果に対応する第２の設定値ＷＰＣ２＿ｘｘ１１に応じて、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ２（＝ＤＬ１－ΔＴ_１）が付加されている。これにより、ＲＷＣ６０は、ＭＰＲＺ信号の立ち上がりエッジタイミングを１Ｔパターンに応じたタイミングｔ１１に調整する。

タイミングｔ１１では、ＭＰＲＺ信号がロウレベルＶ_Ｌ２からハイレベルＶ_Ｈ２に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を開始し、ライト電流Ｉｗ＝０とする。

タイミングｔ１２では、データ信号がロウレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を解除する。これにより、電流ゼロ時間が１Ｔパターンに応じたΔＴ_１に制御される。

プリアンプ３０は、ライト電流Ｉｗを０からレベルＩ_ＯＳへ遷移させる。

このとき、ＭＰＲＺ信号は、ハイレベルＶ_Ｈ２になっている。ＷＰＣ回路６２は、次のデータパターンが２Ｔパターン「１１」であるとの認識結果に対応する第２の設定値ＷＰＣ２＿ｘ１０１に応じて、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ２（＝ＤＬ１－ΔＴ_２）が付加されている。これにより、ＲＷＣ６０は、ＭＰＲＺ信号の立ち下がりエッジタイミングを２Ｔパターンに応じたタイミングｔ１４に調整する。

タイミングｔ１３になると、プリアンプ３０は、レベルＩ_ＯＳに維持すべき期間が経過したとして、ライト電流ＩｗをレベルＩ_ＯＳからハイレベルＩ_Ｈへ遷移させる。

タイミングｔ１４では、ＭＰＲＺ信号がハイレベルＶ_Ｈ２からロウレベルＶ_Ｌ２に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を開始し、ライト電流Ｉｗ＝０とする。

タイミングｔ１５では、データ信号がハイレベルＶ_Ｈ１からロウレベルＶ_Ｌ１に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を解除する。これにより、電流ゼロ時間が２Ｔパターンに応じたΔＴ_２に制御される。

プリアンプ３０は、ライト電流Ｉｗを０からレベルＩ_ＵＳへ遷移させる。

このとき、ＭＰＲＺ信号は、ロウレベルＶ_Ｌ２になっている。ＷＰＣ回路６２は、次のデータパターンが３Ｔパターン「０００」であるとの認識結果に対応する第２の設定値ＷＰＣ２＿１００１に応じて、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ２（＝ＤＬ１－ΔＴ_３）が付加されている。これにより、ＲＷＣ６０は、ＭＰＲＺ信号の立ち上がりエッジタイミングを３Ｔパターンに応じたタイミングｔ１７に調整する。

タイミングｔ１６になると、プリアンプ３０は、レベルＩ_ＵＳに維持すべき期間が経過したとして、ライト電流ＩｗをレベルＩ_ＵＳからロウレベルＩ_Ｌへ遷移させる。

タイミングｔ１７では、ＭＰＲＺ信号がロウレベルＶ_Ｌ２からハイレベルＶ_Ｈ２に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を開始し、ライト電流Ｉｗ＝０とする。

タイミングｔ１８では、データ信号がロウレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を解除する。これにより、電流ゼロ時間が３Ｔパターンに応じたΔＴ_３に制御される。

プリアンプ３０は、ライト電流Ｉｗを０からレベルＩ_ＯＳへ遷移させる。

このとき、ＭＰＲＺ信号は、ハイレベルＶ_Ｈ２になっている。ＷＰＣ回路６２は、次のデータパターンが４Ｔパターン「１１１１」であるとの認識結果に対応する第２の設定値ＷＰＣ２＿０００１に応じて、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ２（＝ＤＬ１－ΔＴ_４）が付加されている。これにより、ＲＷＣ６０は、ＭＰＲＺ信号の立ち下がりエッジタイミングを４Ｔパターンに応じたタイミングｔ２０に調整する。

タイミングｔ１９になると、プリアンプ３０は、レベルＩ_ＯＳに維持すべき期間が経過したとして、ライト電流ＩｗをレベルＩ_ＯＳからハイレベルＩ_Ｈへ遷移させる。

タイミングｔ２０では、ＭＰＲＺ信号がハイレベルＶ_Ｈ２からロウレベルＶ_Ｌ２に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を開始し、ライト電流Ｉｗ＝０とする。

タイミングｔ２１では、データ信号がハイレベルＶ_Ｈ１からロウレベルＶ_Ｌ１に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を解除する。これにより、電流ゼロ時間が４Ｔパターンに応じたΔＴ_４に制御される。

プリアンプ３０は、ライト電流Ｉｗを０からレベルＩ_ＵＳへ遷移させる。

このとき、ＭＰＲＺ信号は、ロウレベルＶ_Ｌ２になっている。ＷＰＣ回路６２は、次のデータパターンが５Ｔパターン「０００００」であるとの認識結果に対応する第２の設定値ＷＰＣ２＿０００１に応じて、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ２（＝ＤＬ１－ΔＴ_４）が付加されている。これにより、ＲＷＣ６０は、ＭＰＲＺ信号の立ち上がりエッジタイミングを５Ｔパターンに応じたタイミングｔ２３に調整する。

タイミングｔ２２になると、プリアンプ３０は、レベルＩ_ＵＳに維持すべき期間が経過したとして、ライト電流ＩｗをレベルＩ_ＵＳからロウレベルＩ_Ｌへ遷移させる。

タイミングｔ２３では、ＭＰＲＺ信号がロウレベルＶ_Ｌ２からハイレベルＶ_Ｈ２に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を開始し、ライト電流Ｉｗ＝０とする。

タイミングｔ２４では、データ信号がロウレベルＶ_Ｌ１からハイレベルＶ_Ｈ１に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を解除する。これにより、電流ゼロ時間が５Ｔパターンに応じたΔＴ_４に制御される。

プリアンプ３０は、ライト電流Ｉｗを０からレベルＩ_ＯＳへ遷移させる。

このとき、ＭＰＲＺ信号は、ハイレベルＶ_Ｈ２になっている。ＷＰＣ回路６２は、次のデータパターンが６Ｔパターン「１１１１１１」であるとの認識結果に対応する第２の設定値ＷＰＣ２＿０００１に応じて、ＷＰＣ回路６２による補正後のライトデータに対して遅延量ＤＬ２（＝ＤＬ１－ΔＴ_４）が付加されている。これにより、ＲＷＣ６０は、ＭＰＲＺ信号の立ち下がりエッジタイミングを６Ｔパターンに応じたタイミングｔ２６に調整する。

タイミングｔ２５になると、プリアンプ３０は、レベルＩ_ＯＳに維持すべき期間が経過したとして、ライト電流ＩｗをレベルＩ_ＯＳからハイレベルＩ_Ｈへ遷移させる。

タイミングｔ２６では、ＭＰＲＺ信号がハイレベルＶ_Ｈ２からロウレベルＶ_Ｌ２に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を開始し、ライト電流Ｉｗ＝０とする。

タイミングｔ２７では、データ信号がハイレベルＶ_Ｈ１からロウレベルＶ_Ｌ１に遷移する。これに応じて、プリアンプ３０は、電流ゼロ制御を解除する。これにより、電流ゼロ時間が４Ｔパターンに応じたΔＴ_４に制御される。

以上のように、実施形態では、ディスク装置１において、ＲＷＣ６０が、電流ゼロ制御を行う際に、電流ゼロ時間をデータパターンに応じて変更し、プリアンプ３０が、その変更に応じて電流ゼロ時間を設定する。これにより、各データパターン（例えば、１Ｔパターン～５Ｔパターン）に応じて電流ゼロ時間ΔＴ_ＭＰＲＺを個別に調整でき、ＭＰＲＺ方式によるビットエラーレート改善効果を適切化（例えば、最大化）できる。すなわち、ディスク１０に記録される情報の信頼性を向上できる。

また、実施形態では、ディスク装置１において、ＲＷＣ６０が、ライトデータに遅延量ＤＬ１を付加してデータ信号を生成し、データパターンに応じてライトデータに遅延量ＤＬ２を付加してＭＰＲＺ信号を生成する。プリアンプ３０が、ＭＰＲＺ信号のエッジタイミングで電流ゼロ制御を開始してライト電流の振幅をゼロにし、データ信号の極性反転位置で電流ゼロ制御を解除する。これにより、２つの遅延量ＤＬ１，ＤＬ２の差で電流ゼロ時間を調整できるので、１Ｔより小さい分解能で電流ゼロ時間ΔＴ_ＭＰＲＺを調整できる。

なお、実施形態の変形例として、ディスク装置１は、電流ゼロ制御の実行の有無を切り替え可能に構成されてもよい。例えば、プリアンプ３０における電流ゼロ制御回路３３には、図９に示すような電流ゼロ制御の切り替え情報３３１が設定されてもよい。図９は、実施形態の変形例における電流ゼロ制御の切り替え情報３３１を示す図である。

プリアンプ３０における電流ゼロ制御回路３３は、図９に示すように、データ信号のレベル（Ｌレベル又はＨレベル）とＭＰＲＺ信号の状態遷移（Ｌレベル→Ｈレベルの遷移又はＨレベル→Ｌレベルの遷移）の組み合わせに応じて、電流ゼロ制御を行うか否かを決定する。

図９の場合、電流ゼロ制御回路３３は、データ信号がロウレベルＶ_Ｌ１で且つＭＰＲＺ信号の状態遷移がロウレベルＶ_Ｌ２→ハイレベルＶ_Ｈ２の場合、又は、データ信号がハイレベルＶ_Ｈ１でかつＭＰＲＺ信号の状態遷移がハイレベルＶ_Ｈ２→ロウレベルＶ_Ｌ２の場合に、選択的に、電流ゼロ制御を行う。これは、ＭＰＲＺ信号はライトデータをもとに複製されているため正常な動作においてはこの組み合わせが期待されるという考えに基づいている。

それ以外の組み合わせとなっている場合は、ジッタノイズや調整ミス等により想定外のタイミングでＭＰＲＺ信号の状態遷移が起こっているとみなすことができる。電流ゼロ制御回路３３は、データ信号がロウレベルＶ_Ｌ１で且つＭＰＲＺ信号の状態遷移がハイレベルＶ_Ｈ２→ロウレベルＶ_Ｌ２の場合、又は、データ信号がハイレベルＶ_Ｈ１でかつＭＰＲＺ信号の状態遷移がロウレベルＶ_Ｌ２→ハイレベルＶ_Ｈ２の場合に、電流ゼロ制御を行わない。

例えば、図４、図５に示すように、外周領域ＯＲ、中周領域ＭＲでは、１Ｔパターンでビットエラーレートが最小となる電流ゼロ時間ΔＴ_ＭＰＲＺが他のデータパターンでビットエラーレートが最小となる電流ゼロ時間ΔＴ_ＭＰＲＺに比べて小さい。このため、１Ｔパターンに対しては電流ゼロ時間が比較的小さい値に制御される。

電流ゼロ時間が比較的小さい値に制御されても、データ信号の位相とＭＰＲＺ信号の位相が適正であれば、図１０（ａ）～図１０（ｃ）に示すように、電流ゼロ時間が適正に設定され得る。ＭＰＲＺ信号における１Ｔパターンに対応したエッジタイミングｔ１１は、１Ｔパターンのデータ信号に対応したｔ１０～ｔ１２の期間内に位置する。なお、図１０（ａ）～図１０（ｃ）は、実施形態の変形例における電流ゼロ制御の切り替えを示す波形図であり、図８（ａ）～図８（ｃ）のタイミングｔ９～ｔ２１の部分に対応する。

ＭＰＲＺ信号における１Ｔパターンに対応したエッジタイミングｔ１１において、データ信号がロウレベルＶ_Ｌ１でありＭＲＰＺ信号の状態遷移がロウレベルＶ_Ｌ２→ハイレベルＶ_Ｈ２であるので、切り替え情報（図９参照）に従い、電流ゼロ制御が開始され、ライト電流Ｉｗ＝０となる。その後のタイミングｔ１２において、データ信号のロウレベルＶ_Ｌ１→ハイレベルＶ_Ｈ１の遷移に応じて電流ゼロ制御が解除される。これにより、１Ｔパターンに対応したライト電流の極性反転位置の直前に電流ゼロ時間が適正に設定され得る。

一方、電流ゼロ時間が比較的小さい値に制御されることで、ジッタ等の影響により、図１０（ｄ）～図１０（ｆ）に示すように、データ信号の位相とＭＰＲＺ信号の位相とが前後する可能性がある。ＭＰＲＺ信号における１Ｔパターンに対応したエッジタイミングｔ１１ａは、１Ｔパターンのデータ信号に対応したｔ１０ａ～ｔ１２ａの期間経過後、すなわち２Ｔパターンのデータ信号に対応したｔ１２ａ～ｔ１５ａの期間内に位置する。なお、図１０（ｄ）～図１０（ｆ）は、実施形態の変形例における電流ゼロ制御の切り替えを示す波形図であり、図８（ａ）～図８（ｃ）のタイミングｔ９～ｔ２１の部分に対応する。

仮に、エッジタイミングｔ１１ａで電流ゼロ制御を開始してしまうと、２Ｔパターンに対応した期間ｔ１２ａ～ｔ１５ａの大部分でライト電流Ｉｗがゼロになってしまい、本来記録されるべき２Ｔパターン「１１」がディスク１０に記録されない可能性がある。

それに対して、実施形態の変形例では、ＭＰＲＺ信号における１Ｔパターンに対応したエッジタイミングｔ１１ａにおいて、データ信号がハイレベルＶ_Ｈ１でありＭＲＰＺ信号の状態遷移がロウレベルＶ_Ｌ２→ハイレベルＶ_Ｈ２であるので、切り替え情報（図９参照）に従い、電流ゼロ制御が開始されない。ライト電流Ｉｗは、ロウレベルＩ_ＬからレベルＩ_ＯＳへ遷移する。これにより、不用意なタイミングで電流ゼロ制御が行われることを回避できる。

あるいは、ＲＷＣ６０において、遅延回路６３の遅延量ＤＬ１が１Ｔパターン用のＷＰＣ回路６５の遅延量ＤＬ２より小さく且つ他のパターン（２Ｔ以上のパターン）用のＷＰＣ回路６５の遅延量ＤＬ２より大きくなるように設定されてもよい。この場合、図９の切り替え情報３３１を併用することで、１Ｔパターンに対して選択的に電流ゼロ制御が行われず、他のパターン（２Ｔ以上のパターン）に対して電流ゼロ制御が行われるようにすることができる。これにより、ジッタ等の影響を回避しながら、ライト電流に応じてディスク１０にライトされる情報についてビットエラーレート改善効果を適切化（例えば、最大化）できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ ディスク装置、１０ ディスク、１５ ヘッド、３０ プリアンプ、１３０ コントローラ。

Claims (8)

1. ディスクと、
   ライト電流に応じて前記ディスクに情報をライトするヘッドと、
   前記ヘッドに前記ライト電流を流すプリアンプと、
   前記ライト電流の振幅をゼロに維持する電流ゼロ制御を前記プリアンプに行わせることが可能であり、前記ライト電流の振幅をゼロに維持する時間をライトデータのパターンに応じて変更可能であるコントローラと、
   を備えたディスク装置。
2. 前記コントローラは、前記ライトデータに第１の遅延量を付加して第１の信号を生成し、前記ライトデータのパターンに応じて前記ライトデータに第２の遅延量を付加して第２の信号を生成する
   請求項１に記載のディスク装置。
3. 前記第２の遅延量は、前記第１の遅延量より小さい
   請求項２に記載のディスク装置。
4. 前記コントローラは、複数のパターンに対応する複数の候補遅延量のうち前記ライトデータのパターンに対応する候補遅延量を前記第２の遅延量として選択し、前記ライトデータに前記選択された第２の遅延量を付加して前記第２の信号を生成する
   請求項２に記載のディスク装置。
5. 前記プリアンプは、前記第１の信号に応じて前記ライト電流を生成し、前記第２の信号のエッジタイミングから前記第１の信号の極性反転タイミングまで前記生成されたライト電流の振幅をゼロに維持する
   請求項２から４のいずれか１項に記載のディスク装置。
6. 前記プリアンプは、
   前記第１の信号に応じて前記ライト電流を生成する第１の回路と、
   前記電流ゼロ制御を前記第２の信号のエッジタイミングから開始するように前記第１の回路を制御する第２の回路と、
   を有し、
   前記第１の回路は、前記第１の信号の極性反転タイミングになると前記電流ゼロ制御を解除する
   請求項５に記載のディスク装置。
7. 前記プリアンプは、
   前記第１の信号に応じて前記ライト電流を生成する第１の回路と、
   前記第１の信号のレベルと前記第２の信号の状態遷移との組み合わせが第１の組み合わせである場合、前記電流ゼロ制御を前記第２の信号のエッジタイミングから開始するように前記第１の回路を制御し、前記第１の信号のレベルと前記第２の信号の状態遷移との組み合わせが第２の組み合わせである場合、前記電流ゼロ制御を行わないように前記第１の回路を制御する第２の回路と、
   を有し、
   前記第１の回路は、前記電流ゼロ制御が行われている場合、前記第１の信号の極性反転タイミングになると前記電流ゼロ制御を解除する
   請求項５に記載のディスク装置。
8. ディスクと、
   ライト電流に応じて前記ディスクにライトデータをライトするヘッドと、
   前記ヘッドに前記ライト電流を供給し、前記ライト電流の振幅を所定期間の間ゼロに維持可能なプリアンプと、
   前記ライトデータのパターンが第１パターンの場合、前記所定期間を第１期間に設定し、前記ライトデータのパターンが前記第１パターンと異なる第２パターンの場合、前記所定期間を前記第１期間と異なる第２期間に設定可能なコントローラと、
   を備えたディスク装置。

Images