JP2023086327A - 電力変換装置 - Google Patents

Abstract

【課題】変換セル一つ当たりに対して設けられる絶縁素子の個数の削減。【解決手段】絶縁型ＤＣ／ＤＣコンバータと、前記絶縁型ＤＣ／ＤＣコンバータの入力側か出力側かのどちらか一方に接続される一対の端子とをそれぞれ有し、前記一対の端子を介して直列に接続される複数の変換セルと、前記複数の変換セルのそれぞれに対して設けられ、前記複数の変換セルのうち対応する変換セルに同期信号を伝送する複数の絶縁素子と、を備え、前記複数の変換セルは、それぞれ、トランスと、前記トランスと前記一対の端子との間に接続される第１変換回路と、前記同期信号に基づいて、前記第１変換回路の動作パターンを判定する判定部と、前記判定部により判定された前記動作パターンに対応する複数の制御信号を生成する制御信号生成部と、複数の前記制御信号に従って、前記第１変換回路に含まれる複数のスイッチ素子を駆動する第１駆動回路と、を有する、電力変換装置。【選択図】図２０

Description

本開示は、電力変換装置に関する。

従来、一対の入力端子を介して直列に接続される複数の変換セルと、当該複数の変換セルのそれぞれに対して設けられ、当該複数の変換セルのうち対応する変換セルに複数の制御信号を伝送する複数の絶縁部品とを備えるマルチセルコンバータ装置が知られている。複数の変換セルは、それぞれ、一又は複数の絶縁部品を介して受け取った複数の制御信号に基づいてＤＣ／ＤＣ変換部を制御する駆動回路を有する。絶縁部品を介して変換セルに制御信号を伝送することで、変換セル毎に異なる基準電位で動作する駆動回路のそれぞれに、互いに電気的に絶縁する制御信号を伝送できる（例えば、特許文献１参照）。

特開２０１８－６４４３６号公報

一の絶縁部品が複数の制御信号を伝送する場合、一の制御信号の伝送に対してデジタルアイソレータなどの一の絶縁素子が割り当てられるので、一の絶縁部品には、複数の絶縁素子が含まれている。したがって、従来の技術では、変換セル一つ当たりに伝送する制御信号の数が増加するほど、変換セル一つ当たりに対して設けられる絶縁素子の数も増加する。そのため、複数の変換セルが一対の端子を介して直列に接続される電力変換装置では、絶縁素子の総数は、少なくとも（変換セルの直列段数×変換セル一つ当たりに伝送される制御信号の数）となり、膨大な数になる。絶縁素子の総数が膨大になると、例えば、小型化やコスト削減が難しい。

本開示は、変換セル一つ当たりに対して設けられる絶縁素子の個数を削減可能な電力変換装置を提供する。

本開示の一態様では、
絶縁型ＤＣ／ＤＣコンバータと、前記絶縁型ＤＣ／ＤＣコンバータの入力側か出力側かのどちらか一方に接続される一対の端子とをそれぞれ有し、前記一対の端子を介して直列に接続される複数の変換セルと、
前記複数の変換セルのそれぞれに対して設けられ、前記複数の変換セルのうち対応する変換セルに同期信号を伝送する複数の絶縁素子と、を備え、
前記複数の変換セルは、それぞれ、
トランスと、
前記トランスと前記一対の端子との間に接続される第１変換回路と、
前記同期信号に基づいて、前記第１変換回路の動作パターンを判定する判定部と、
前記判定部により判定された前記動作パターンに対応する複数の制御信号を生成する制御信号生成部と、
複数の前記制御信号に従って、前記第１変換回路に含まれる複数のスイッチ素子を駆動する第１駆動回路と、を有し、
前記同期信号は、前記第１変換回路に含まれる複数の前記スイッチ素子のスイッチングパターンに対応するパルス幅を持つパルスを含み、
前記判定部は、前記パルスのパルス幅の違いによって、前記第１変換回路の動作パターンを判定する、電力変換装置が提供される。

本開示の一態様によれば、変換セル一つ当たりに対して設けられる絶縁素子の個数を削減できる。

第１実施形態における電力変換装置の構成例を示す図である。 第１実施形態における電力変換装置の動作波形の一例を示すタイミングチャートである。 キャリア信号生成部が三角波状のキャリア信号を生成する場合の動作波形の一例を示すタイミングチャートである。 三角波状のキャリア信号の山（例えば、最大値）と谷（例えば、最小値）を検出して、複数の制御信号を生成する場合の動作波形の一例を示すタイミングチャートである。 同期信号の周期よりも速い鋸歯状のキャリア信号を生成する場合の動作波形の一例を示すタイミングチャートである。 第２実施形態における電力変換装置の構成例を示す図である。 第３実施形態における電力変換装置の構成例を示す図である。 第４実施形態における電力変換装置の構成例を示す図である。 第４実施形態における電力変換装置の第１動作例を示すタイミングチャートである。 第４実施形態における電力変換装置の第２動作例を示すタイミングチャートである。 第４実施形態における電力変換装置の第３動作例を示すタイミングチャートである。 起動・停止情報が付与された同期信号の一例を示す図である。 一比較形態における絶縁型ＤＣ／ＤＣコンバータの構成例を示す図である。 一比較形態における絶縁型ＤＣ／ＤＣコンバータの動作例を示すタイミングチャートである。 一比較形態における電力変換装置の構成例を示す図である。 第５実施形態における電力変換装置の構成例を示す図である。 第５実施形態における電力変換装置の動作波形の一例を示すタイミングチャートである。 第６実施形態における電力変換装置の構成例を示す図である。 第６実施形態における電力変換装置の動作例を示すタイミングチャートである。 第７実施形態における電力変換装置の構成例を示す図である。 第７実施形態における電力変換装置の動作例を示すタイミングチャートである。 第７実施形態における電力変換装置の高電圧側制御信号の生成過程の一例を示すタイミングチャートである。 第７実施形態における電力変換装置の高電圧側制御信号の出力モードの一例を示す図である。

以下、本開示に係る複数の実施形態について図面を参照して説明する。なお、"ＤＣ"，"ＡＣ"は、それぞれ、"Direct Current"，"Alternative Current"の略語である。

図１は、第１実施形態における電力変換装置の構成例を示す図である。図１は、電力変換装置１がＤＣ出力側で直列に接続された３つの変換セル２１１，２１２，２１３を備える場合において、各々の変換セル２１１，２１２，２１３に対して、一の同期信号及び複数の制御信号、並びに駆動用の電源を独立して供給する構成を例示する。なお、図１には、駆動用の電源を供給する経路については明示されていないが、駆動回路２０４ａ，２０４ｂ、制御信号生成部２０８及びキャリア信号生成部２０７などの後述の構成には、不図示の電源部から電源電圧が供給される。

図１に示す電力変換装置１は、複数（この例では、３つ）の変換セル２１１，２１２，２１３と、変換セル２１１，２１２，２１３のそれぞれの電力変換動作を制御する制御装置２０６とを備えるマルチセルコンバータである。複数の変換セル２１１，２１２，２１３は、それぞれ、共通の直流経路から入力される直流電圧を昇圧又は降圧して、所定の直流電圧を出力するセル変換器である。複数の変換セル２１１，２１２，２１３は、それぞれ、絶縁型ＤＣ／ＤＣコンバータ２００と、一対の端子ｐ，ｑとを有する。

一対の端子ｐ，ｑは、図１に示す例では、絶縁型ＤＣ／ＤＣコンバータ２００の出力側に接続される出力端子である。一対の端子ｐ，ｑのうち、第１端子ｐは、高電位側の端子であり、第２端子ｑは、低電位側の端子である。

複数の変換セル２１１，２１２，２１３は、一対の端子ｐ，ｑをそれぞれ有し、一対の端子ｐ，ｑを介して直列に接続される。複数の変換セル２１１，２１２，２１３は、それぞれ、自身の第１端子ｐが自身に隣接する一方の変換セルの第２端子ｑに接続され、自身の第２端子ｑが自身に隣接する他方の変換セルの第１端子ｐに接続される。一対の端子ｐ，ｑを介して直列に接続される複数のセル変換器のうち、最も高電位側に位置する変換セル（この例では、変換セル２１１）の第１端子ｐは、不図示の負荷の高電位側の端部に電気的に接続される。一方、一対の端子ｐ，ｑを介して直列に接続される複数のセル変換器のうち、最も低電位側の変換セル（この例では、変換セル２１３）の第２端子ｑは、不図示の負荷の低電位側の端部に電気的に接続される。

絶縁型ＤＣ／ＤＣコンバータ２００は、複数の変換セル２１１，２１２，２１３で共通の直流経路から入力される直流電圧を昇圧又は降圧して、所定の直流電圧を一対の端子ｐ，ｑから出力する。絶縁型ＤＣ／ＤＣコンバータ２００は、トランス２０２と、１次側回路２１０ａと、２次側回路２１０ｂとを備える。１次側回路２１０ａと２次側回路２１０ｂとは、トランス２０２によって磁気的に結合する。

トランス２０２は、１次側コイルと２次側コイルとを有し、１次側コイルと２次側コイルとが磁気的に結合する変圧器である。

１次側回路２１０ａは、容量素子２０３ａ、１次側フルブリッジ回路２２０ａ及び駆動回路２０４ａを有する。１次側回路２１０ａは、トランス２０２の１次側コイルに直列に接続されるリアクトル２０７ａを有してもよい。

１次側フルブリッジ回路２２０ａは、１次側第１上アーム２０１ａと１次側第１下アーム２０１ｂとが直列に接続される１次側第１ハーフブリッジ回路と、１次側第２上アーム２０１ｃと１次側第２下アーム２０１ｄとが直列に接続される１次側第２ハーフブリッジ回路とを有する。トランス２０２の１次側コイル（又は、１次側コイルとリアクトル２０７ａとの直列回路）は、１次側第１上アーム２０１ａと１次側第１下アーム２０１ｂとの中間接続点と１次側第２上アーム２０１ｃと１次側第２下アーム２０１ｄとの中間接続点との間に接続される。

２次側回路２１０ｂは、容量素子２０３ｂ、２次側フルブリッジ回路２２０ｂ及び駆動回路２０４ａを有する。２次側回路２１０ｂは、トランス２０２の２次側コイルに直列に接続されるリアクトル２０７ｂを有してもよい。

２次側フルブリッジ回路２２０ｂは、２次側第１上アーム２０１ｅと２次側第１下アーム２０１ｆとが直列に接続される２次側第１ハーフブリッジ回路と、２次側第２上アーム２０１ｇと２次側第２下アーム２０１ｈとが直列に接続される２次側第２ハーフブリッジ回路とを有する。トランス２０２の２次側コイル（又は、２次側コイルとリアクトル２０７ｂとの直列回路）は、２次側第１上アーム２０１ｅと２次側第１下アーム２０１ｆとの中間接続点と２次側第２上アーム２０１ｇと２次側第２下アーム２０１ｈとの中間接続点との間に接続される。

２次側フルブリッジ回路２２０ｂは、トランス２０２の２次側コイルと一対の端子ｐ，ｑとの間に接続される第１変換回路の一例である。一方、１次側フルブリッジ回路２２０ａは、トランス２０２を介して２次側フルブリッジ回路２２０ｂに接続される第２変換回路の一例であり、トランス２０２の１次側コイルと複数の変換セル２１１，２１２，２１３で共通の直流経路との間に接続される。

１次側第１上アーム２０１ａ、１次側第１下アーム２０１ｂ、１次側第２上アーム２０１ｃ及び１次側第２下アーム２０１ｄ等の複数の１次側スイッチ素子は、１次側の駆動回路２０４ａによって駆動される。２次側第１上アーム２０１ｅ、２次側第１下アーム２０１ｆ、２次側第２上アーム２０１ｇ及び２次側第２下アーム２０１ｈ等の複数の２次側スイッチ素子は、２次側の駆動回路２０４ｂによって駆動される。

１次側スイッチ素子及び２次側スイッチ素子の具体例として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体スイッチング素子が挙げられる。駆動回路２０４ａ，２０４ｂは、ＧＤＵ（Gate Driver Unit）とも称される。

絶縁型ＤＣ／ＤＣコンバータ２００は、トランス２０２の１次側に設けられた１次側フルブリッジ回路２２０ａとトランス２０２の２次側に設けられた２次側フルブリッジ回路２２０ｂとを有するＤＡＢ（Dual Active Bridge）コンバータと呼ばれる電力変換回路である。ＤＡＢコンバータは、トランス２０２の漏れインダクタンス又はトランス１０２に直列に接続された外付けリアクトル２０７ａ，２０７ｂに電圧が印加されることで、１次側と２次側との間で電力を伝送する。伝送される電力は、１次側のインバータ回路（１次側フルブリッジ回路２２０ａ）の２つの中間接続点から出力される出力電圧Ｖ_１と、２次側のインバータ回路（２次側フルブリッジ回路２２０ｂ）の２つの中間接続点から出力される出力電圧Ｖ_２との位相差によって制御される。２次側から１次側への伝送電力は、簡単化された下記の式１で表される。

Ｐは伝送電力、Ｖ_１は１次側出力電圧の振幅、Ｖ_２は２次側出力電圧の振幅、Ｌは漏れインダクタンスあるいは外付けリアクトルのインダクタンス、φはＶ_１とＶ_２との位相差、πは円周率、ω（＝２πｆ）は各スイッチ素子のスイッチングの角周波数を表す。ｆは、各スイッチ素子のスイッチング周波数を表す。なお、上記の式１は、各スイッチ素子のスイッチングのデューティ比が５０％のとき（Ｖ_１，Ｖ_２がデューティ比５０％の方形波（略方形波を含む）のとき）の式である。

なお、ＤＡＢコンバータの回路構成が対称構造であるので、出力電圧の位相差の基準位相は、高電圧側の２次側でもよいし、低電圧側の１次側でもよい。

複数の変換セル２１１，２１２，２１３の高電圧側の２次側回路２１０ｂは、それぞれ、キャリア信号生成部２０７、制御信号生成部２０８及び駆動回路２０４ｂを有する。また、電力変換装置１は、複数の変換セル２１１，２１２，２１３のそれぞれに対して設けられ、複数の変換セル２１１，２１２，２１３のうち対応する変換セルに同期信号を伝送する複数の絶縁素子２０５を備える。これにより、変換セル毎に異なる基準電位で動作する内部回路（キャリア信号生成部２０７、制御信号生成部２０８及び駆動回路２０４ｂ）のそれぞれに、互いに電気的に絶縁する同期信号を伝送できる。

同期信号とは、二つ以上の周期的に変動する信号（電圧）の位相差を一定値（零でも、零以外の値でもよい）に制御するための信号である。同期とは、時間的に連関させることをいい、二つ以上の周期的に変動する信号（電圧）の位相差を必ずしも零に制御することに限られない。

制御装置２０６は、複数の変換セル２１１，２１２，２１３の高電圧側の２次側回路２１０ｂのそれぞれに、出力電圧Ｖ_２の波形の繰り返し開始タイミングの同期をとるための一の同期信号を、対応する複数の絶縁素子２０５を介して供給する。一方、制御装置２０６は、複数の変換セル２１１，２１２，２１３の低電圧側の１次側回路２１０ａのそれぞれに、出力電圧Ｖ_１の波形の繰り返し開始タイミングを規定した複数の制御信号を供給する。これにより、各々の変換セル２１１，２１２，２１３は、出力電圧Ｖ_１，Ｖ_２の波形のデューティ比が５０％等の一定値である場合、出力電圧Ｖ_１，Ｖ_２の周波数（周期）及び出力電圧Ｖ_１，Ｖ_２の波形の繰り返し開始タイミングが定まるので、狙い通りの出力電圧を生成できる。

複数の変換セル２１１，２１２，２１３の高電圧側の２次側回路２１０ｂのそれぞれに供給される複数の同期信号は、位相が互いに同一でも異なってもよい。

制御装置２０６は、例えば、メモリとプロセッサ（例えば、ＣＰＵ（Central Processing Unit））を有し、制御装置２０６の機能は、メモリに記憶されたプログラムによって、プロセッサが動作することにより実現される。制御装置２０６は、ＦＰＧＡ（Field Programmable Gate Array）によって構成されてもよい。

各々の絶縁素子２０５は、一つの絶縁素子から構成されてもよいし、縦続接続された複数の絶縁素子から構成されてもよい。絶縁素子２０５の具体例として、絶縁トランス、パルストランス、デジタルアイソレータ、アイソレーションアンプなどが挙げられる。絶縁素子２０５は、フォトカプラ等の光アイソレータでもよい。

キャリア信号生成部２０７は、対応する絶縁素子２０５により伝送された同期信号に同期するキャリア信号を生成する。キャリア信号は、例えば、位相が同期信号と同期した同一周期の鋸歯状の周期信号である。

制御信号生成部２０８は、キャリア信号生成部２０７により生成されたキャリア信号から、当該キャリア信号に同期する複数の制御信号を生成する。複数の制御信号は、例えば、位相がキャリア信号と同期した矩形波状の信号である。この例では、制御信号生成部２０８は、複数の２次側のスイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈのそれぞれのスイッチングを制御する４つの制御信号を生成する。

駆動回路２０４ｂは、制御信号生成部２０８により生成された複数の制御信号に従って、複数の２次側スイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈを駆動してスイッチングさせる。一方、駆動回路２０４ａは、同期信号を生成する制御装置２０６により生成された複数の制御信号に従って、複数の１次側スイッチ素子２０１ａ，２０１ｂ，２０１ｃ，２０１ｄを駆動してスイッチングさせる。制御装置２０６は、複数の１次側のスイッチ素子２０１ａ，２０１ｂ，２０１ｃ，２０１ｄのそれぞれのスイッチングを制御する４つの制御信号を生成する。

図２は、第１実施形態における電力変換装置の動作波形の一例を示すタイミングチャートである。制御装置２０６は、変換セル２１１，２１２，２１３のそれぞれに対応する絶縁素子２０５を介して、変換セル２１１，２１２，２１３のそれぞれのキャリア信号生成部２０７に同期信号を出力する。制御装置２０６は、予め決められた第１規定値以上のパルス幅を持つ第１パルスを一定周期で含む同期信号をパルス幅変調で出力する。

高電圧側では、キャリア信号生成部２０７は、供給された同期信号から、予め決められた第１規定値以上のパルス幅を持つ第１パルスを少なくとも１回検出して、制御信号生成部２０８に供給する鋸歯状のキャリア信号を生成する。キャリア信号生成部２０７は、第１パルスの誤検出対策として、第１規定値のパルス幅よりも短い間隔で同期信号を複数回検出してもよい。キャリア信号生成部２０７は、第１パルスを検出する度にキャリア信号を初期化し、その後、キャリア信号を時間経過とともに単調増加又は単調減少させることで、鋸歯状のキャリア信号を生成する。図２は、キャリア信号を時間経過とともに単調増加させる場合を例示する。

なお、キャリア信号生成部２０７は、パルス幅が第１規定値以上と判定するためには、同期信号のパルスの始まり（図２では、パルスの立ち上がり）を検知し、カウンタなどで第１規定値に相当する時間まで同期信号のパルスがあること（例えば、ハイレベルを維持していること）を確認すればよい。そのため、キャリア信号生成部２０７は、第１規定値に相当する時間まで同期信号のパルスがあることが確認されれば、同期信号のパルスの立ち下がり時点よりも前の時点でキャリア信号を零に初期化してもよい。

制御信号生成部２０８は、キャリア信号の振幅と当該キャリア信号の振幅の中央値との大小関係の反転を検出することで、複数の２次側スイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈのスイッチング制御用の複数の制御信号を生成する。

例えば、制御信号生成部２０８は、キャリア信号とデューティ値５０％の閾値（キャリア信号の振幅の中央値）とを比較することによって、パルス幅変調信号を生成する。制御信号生成部２０８は、キャリア信号の振幅がデューティ値５０％の閾値に比べて低い場合、パルス幅変調信号のレベルをハイレベルとし、キャリア信号の振幅がデューティ値５０％の閾値に比べて高い場合、パルス幅変調信号のレベルをローレベルとする。制御信号生成部２０８は、パルス幅変調信号の非反転信号を、スイッチ素子２０１ｅのスイッチング制御用の制御信号及びスイッチ素子２０１ｈのスイッチング制御用の制御信号として生成する。一方、制御信号生成部２０８は、パルス幅変調信号の反転信号を、スイッチ素子２０１ｆのスイッチング制御用の制御信号及びスイッチ素子２０１ｇのスイッチング制御用の制御信号として生成する。

駆動回路２０４ｂは、制御信号生成部２０８により生成された複数の制御信号に従って、２次側フルブリッジ回路２２０ｂに含まれるスイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈを駆動する複数のゲート信号を生成する第１駆動回路の一例である。この例では、複数のゲート信号は、それぞれに対応する制御信号と略同一の位相である。駆動回路２０４ｂは、スイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈのそれぞれのゲートに、対応するゲート信号を供給する。これにより、デューティ比５０％の方形波の出力電圧Ｖ_２がトランス２０２の２次側に印加される。

一方、低電圧側では、制御装置２０６は、式１に基づいて、高電圧側に供給する上記の同期信号に対する位相シフト量φを決定し、その同期信号に対して位相シフト量φの時間分だけ遅れた又は進んだ複数の制御信号を出力する。つまり、制御装置２０６から低電圧側に出力される複数の制御信号は、高電圧側に出力される同期信号に同期する。また、制御装置２０６から低電圧側に供給される複数の制御信号の各々の位相は、高電圧側の制御信号生成部２０８により生成される複数の制御信号のうち対応する制御信号の位相と異なる。例えば、低電圧側のスイッチ素子２０１ａ用の制御信号（又は、ゲート信号）の位相は、スイッチ素子２０１ａに対応する高電圧側のスイッチ素子２０１ｅ用の制御信号（又は、ゲート信号）の位相と異なる。

制御装置２０６は、スイッチ素子２０１ａ，２０１ｂ，２０１ｃ，２０１ｄのそれぞれのスイッチング制御用の複数の制御信号を生成する。制御装置２０６は、複数の変換セル２１１，２１２，２１３のそれぞれの駆動回路２０４ａに供給する複数の制御信号を生成する。

駆動回路２０４ａは、制御装置２０６により生成された複数の制御信号に従って、１次側フルブリッジ回路２２０ａに含まれるスイッチ素子２０１ａ，２０１ｂ，２０１ｃ，２０１ｄを駆動する複数のゲート信号を生成する第２駆動回路の一例である。この例では、複数のゲート信号は、それぞれに対応する制御信号と略同一の位相である。駆動回路２０４ａは、スイッチ素子２０１ａ，２０１ｂ，２０１ｃ，２０１ｄのそれぞれのゲートに、対応するゲート信号を供給する。これにより、デューティ比５０％の方形波の出力電圧Ｖ_１がトランス２０２の１次側に印加される。

したがって、トランス２０２の１次側と２次側に位相差を持った方形波の出力電圧Ｖ_１，Ｖ_２が印加されるので、出力電圧Ｖ_１と出力電圧Ｖ_２との差分の積分値に比例したトランス電流が流れ、式１に則った電力Ｐが１次側と２次側との間で伝送される。

このように、第１実施形態では、ＤＡＢコンバータの高電圧側の出力電圧Ｖ_２の位相をＤＡＢコンバータの位相差の基準とし、ＤＡＢコンバータのそれぞれで同期をとるための同期信号のみが、各ＤＡＢコンバータの高電圧側に絶縁素子２０５を介して伝送される。そして、高電圧側の２次側回路２１０ｂで、出力電圧Ｖ_２を生成する２次側フルブリッジ回路２２０ｂを制御する複数の制御信号が、絶縁素子２０５を介して受け取った同期信号に基づいて、生成される。一方、低電圧側の１次側回路２１０ａ及び制御装置２０６の基準電位（グランド）は、共通である。そのため、絶縁素子２０５が無くても、出力電圧Ｖ_１を生成する１次側フルブリッジ回路２２０ａを制御する複数の制御信号が、同期信号と位相シフト量φとに基づいて、生成される。このように、変換セル一つ当たりに対して設けられる絶縁素子２０５の個数を削減できる。

なお、第１実施形態における絶縁型ＤＣ／ＤＣコンバータ２００の共通電位側（この例では、１次側）の制御信号の生成は、上記の方法に限定されない。正しく１次側および２次側の出力電圧に位相差を与えられればよい。例えば、共通電位側でのキャリア信号の生成と制御信号の生成の処理は、制御装置２０６内で行われる場合に限定されず、高電圧側と同様に設けられたキャリア信号生成部と制御信号生成部で行われてもよい。また、キャリア信号は、ハーフブリッジ回路ごとに、生成されてもよい。

また、出力電圧の位相差の基準位相は、２次側として説明したが、これに限定されない。正しく１次側および２次側の出力電圧に位相差を与えられればよいので、基準位相を１次側としても、動作上の問題はない。また、制御信号生成部２０８及び制御装置２０６は、ハーフブリッジ回路の上下アーム間の短絡を防止するデッドタイムを複数の制御信号に付与するデッドタイム生成部を有してもよい。

図３は、キャリア信号生成部２０７が三角波状のキャリア信号を生成する場合の動作波形の一例を示すタイミングチャートである。本変形例において上述の動作例と同一の動作についての説明は、上述の説明を援用することで、省略する。キャリア信号生成部２０７が三角波状のキャリア信号を生成する場合でも、図２と同様に、キャリア信号の中央値と比較して、複数の制御信号を生成する。図２と同様に、高電圧側の２つのハーフブリッジ回路は、方形波電圧を出力する。

例えば、キャリア信号生成部２０７は、第１パルスを検出すると、時間経過とともに単調増加と単調減少を繰り返すキャリア信号を生成する。図３は、キャリア信号生成部２０７が、第１パルスを検出する度にキャリア信号を単調減少から単調増加に切り替え、第１パルスの検出から規定時間経過し次の第１パルスを検出する前に、キャリア信号を単調増加から単調減少に切り替える場合を例示する。

図４は、キャリア信号生成部が生成した三角波状のキャリア信号の山（例えば、最大値）と谷（例えば、最小値）を検出して、複数の制御信号を生成する場合の動作波形の一例を示すタイミングチャートである。本変形例において上述の動作例と同一の動作についての説明は、上述の説明を援用することで、省略する。図４では、制御信号生成部２０８は、キャリア信号の山（例えば、最大値）もしくは谷（例えば、最小値）を検出し、その検出タイミングで複数の制御信号のレベルを一方のレベルから他方のレベルに切り替える。図２と同様に、高電圧側の２つのハーフブリッジ回路は、方形波電圧を出力する。

図５は、キャリア信号生成部が同期信号の周期よりも速い鋸歯状のキャリア信号を生成する場合の動作波形の一例を示すタイミングチャートである。本変形例において上述の動作例と同一の動作についての説明は、上述の説明を援用することで、省略する。図５では、制御信号生成部２０８は、キャリア信号の１周期目でキャリア信号の山（例えば，最大値）もしくは谷（例えば、最小値）を検出し、その検出タイミングで複数の制御信号のレベルを一方のレベルから他方のレベルに切り替える。そして、制御信号生成部２０８は、キャリア信号の２周期目でキャリア信号の山（例えば，最大値）もしくは谷（例えば、最小値）を検出し、その検出タイミングで複数の制御信号のレベルを他方のレベルから一方のレベルに切り替える。図２と同様に、高電圧側の２つのハーフブリッジ回路は、方形波電圧を出力する。

図６は、第２実施形態における電力変換装置の構成例を示す図である。第２実施形態において、上述の実施形態と同一の構成には同一の符号を付し、上述の実施形態と同一の構成及び動作の説明については、上述の説明を援用することで省略する。図６に示す電力変換装置２では、制御装置２０６は、複数の変換セル２１１，２１２，２１３で共通の同期信号を分配して複数の絶縁素子２０５に供給する。出力電圧の位相差の基準位相を２次側としているため、同期信号は、複数の変換セル２１１，２１２，２１３で共用される信号でよい。複数の変換セル２１１，２１２，２１３は互いに独立して制御され、位相シフト量φは共通電位側に付加されるので、複数の変換セル２１１，２１２，２１３が直列に接続される高電圧側では、同期信号を共用できる。

図７は、第３実施形態における電力変換装置の構成例を示す図である。第３実施形態において、上述の実施形態と同一の構成には同一の符号を付し、上述の実施形態と同一の構成及び動作の説明については、上述の説明を援用することで省略する。図７に示す電力変換装置３では、制御装置２０６は、複数の変換セル２１１，２１２，２１３で共通の同期信号を、縦続接続した複数の絶縁素子２０５に供給する。出力電圧の位相差の基準位相を２次側としているため、同期信号は、複数の変換セル２１１，２１２，２１３で共用される信号でよい。複数の変換セル２１１，２１２，２１３で共通の同期信号は、複数の変換セル２１１，２１２，２１３のうち電位の低い変換セル２１３から電位の高い変換セル２１１へ伝送される。

図８は、第４実施形態における電力変換装置の構成例を示す図である。図９は、第４実施形態における電力変換装置の第１動作例を示すタイミングチャートである。第４実施形態において、上述の実施形態と同一の構成には同一の符号を付し、上述の実施形態と同一の構成及び動作の説明については、上述の説明を援用することで省略する。図９に示す電力変換装置４では、複数の変換セル２１１，２１２，２１３は、それぞれ、同期信号に基づいて、２次側フルブリッジ回路２２０ｂの停止を判定する信号遮断判定部２０９を有する。この例では、複数の変換セル２１１，２１２，２１３の各々の信号遮断判定部２０９は、同期信号に含まれるパルス幅の大小に応じて、自身の変換セルの停止と起動を判定する。

図９において、同期信号は、第１規定値以上のパルス幅を持つ第１パルスと、第１規定値よりも長い第２規定値以上のパルス幅を持つ第２パルスと、を含むとする。例えば、信号遮断判定部２０９は、制御装置２０６から供給される同期信号に含まれる第２パルスを検出すると、制御信号生成部２０８が出力する複数の制御信号のレベルを非アクティブなレベル（図９ではローレベル）に設定する。信号遮断判定部２０９は、例えば、制御信号生成部２０８が出力する複数の制御信号が非アクティブなレベルになるように、制御信号生成部２０８に入力する出力許可信号を非アクティブなレベル（図９ではローレベル）にする。これにより、制御装置２０６は、２次側フルブリッジ回路２２０ｂを速やかに停止できる。

なお、信号遮断判定部２０９は、パルスの発生が検出されてから第２規定値に相当する時間の経過がカウンタ等により検出された時点で出力許可信号を非アクティブなレベルに切り替えて、全てのゲート信号をオフにしてもよい。

図９において、同期信号は、第１規定値以上のパルス幅を持つ第１パルスと、第１規定値よりも長い第２規定値以上のパルス幅を持つ第２パルスと、第１規定値よりも長く且つ第２規定値よりも短い第３規定値以上のパルス幅を持つ第３パルスと、を含むとする。例えば、信号遮断判定部２０９は、制御装置２０６から供給される同期信号に含まれる第３パルスを検出すると、制御信号生成部２０８による複数の制御信号の生成を有効にする。信号遮断判定部２０９は、例えば、制御信号生成部２０８による複数の制御信号の生成が有効になるように、制御信号生成部２０８に入力する出力許可信号をアクティブなレベル（図９ではハイレベル）にする。これにより、信号遮断判定部２０９は、２次側フルブリッジ回路２２０ｂの動作を速やかに許可し、制御装置２０６は、２次側フルブリッジ回路２２０ｂを速やかに起動できる。

なお、信号遮断判定部２０９は、第２パルス及び第３パルスの誤検出対策として、第１規定値のパルス幅よりも短い間隔で同期信号を複数回検出してもよい。また、信号遮断判定部２０９は、第１規定値以上のパルス幅を持つパルスを複数回検出して、複数回検出したパルスのパルス幅に基づき、上記と同様に、起動と停止の判定をしてもよい。

高電圧側には、容量素子２０３ｂを過電圧から保護する過電圧保護回路が設けられてもよいし、容量素子２０３ｂを過電流から保護する過電流保護回路が設けられてもよい。これらの保護回路は、例えば、容量素子２０３ｂの過電圧又は過電流を検出すると、複数の変換セルを個別に停止する。

また、信号遮断判定部２０９は、同期信号のパルスを少なくとも１回検出し、一定時間に同期信号のパルスがない場合、２次側フルブリッジ回路２２０ｂを停止させてもよい。例えば、制御装置２０６は、同期信号の供給を停止することで、全ての変換セルを停止できる。

図１，６，７の実施形態では、制御装置２０６から供給される同期信号のパルスからキャリア信号を生成している都合上、制御装置２０６が同期信号の供給を停止することによる変換セルの停止の判定には時間がかかる場合がある。キャリア信号の周波数を変える場合、同期信号のパルス間隔を変更することになるが、キャリア周波数の変更なのか変換セルの停止なのかの判断が難しい。一方、図８の実施形態では、同期信号のパルス幅の広狭に基づいて起動と停止を判定することで、即座に起動と停止を実行できる。また、図６，７のように、複数の変換セルで同期信号を共有していれば、即座に同期信号を共有している変換セルを停止させることができる。

図１０は、第４実施形態における電力変換装置の第２動作例を示すタイミングチャートである。信号遮断判定部２０９は、予め決められた一定期間中の同期信号のパルス数に基づいて、変換セルの停止と起動を判定してもよい。例えば、信号遮断判定部２０９は、制御装置２０６から供給される同期信号に含まれるパルス数が第４規定値以上の場合、制御信号生成部２０８が出力する複数の制御信号のレベルを非アクティブなレベル（図１０ではローレベル）に設定する。図１０は、第４規定値が"３"の場合を例示する。信号遮断判定部２０９は、例えば、制御信号生成部２０８が出力する複数の制御信号が非アクティブなレベルになるように、制御信号生成部２０８に入力する出力許可信号を非アクティブなレベル（図１０ではローレベル）にする。これにより、制御装置２０６は、２次側フルブリッジ回路２２０ｂを速やかに停止できる。

例えば、信号遮断判定部２０９は、制御装置２０６から供給される同期信号に含まれるパルス数が第４規定値よりも多い第５規定値以上の場合、制御信号生成部２０８による複数の制御信号の生成を有効にする。図１０は、第５規定値が"４"の場合を例示する。信号遮断判定部２０９は、例えば、制御信号生成部２０８による複数の制御信号の生成が有効になるように、制御信号生成部２０８に入力する出力許可信号をアクティブなレベル（図１０ではハイレベル）にする。これにより、信号遮断判定部２０９は、２次側フルブリッジ回路２２０ｂの動作を速やかに許可し、制御装置２０６は、２次側フルブリッジ回路２２０ｂを速やかに起動できる。

なお、パルス幅に基づいて起動か停止を判定する条件は、上記以外でもよい。

図１１は、第４実施形態における電力変換装置の第３動作例を示すタイミングチャートである。図１２は、各々の変換セルの起動・停止情報が付与された同期信号の一例を示す。図１１，１２に示すように、同期信号は、予め決められた第１規定値以上のパルス幅を持つ第１パルスが出力されてから一定の所定時間経過後に、第１規定値よりも短い第６規定値のパルス幅をそれぞれ持つパルス列を含むとする。信号遮断判定部２０９は、パルス列の羅列パターンに従って、２次側フルブリッジ回路２２０ｂの動作の許否を判定する。

例えば、信号遮断判定部２０９は、複数の変換セル２１１，２１２，２１３の各々の分離信号のタイミング（図１１では、分離信号がハイレベル時）でラッチする。これにより、信号遮断判定部２０９は、該当の変換セルの停止と起動の情報を同期信号から抽出し、起動と停止の判定を行う。上記の分離信号は、同期信号の第１規定値以上のパルス幅を持つ第１パルスの検出後に、各々の変換セル毎に予め設定された経過時間後にアクティブレベル（図１１ではハイレベル）になる。分離信号は、同期信号に含まれる各々の変換セルへの起動停止情報を持つパルス列とタイミングが対応している。これにより、図１１の動作例では、ある変換セルが１台だけ故障して、変換セルの台数を減らしながら運転させたい場合でも、個別に変換セルを即座に停止できる。

図１６は、第５実施形態における電力変換装置の構成例を示す図である。第５実施形態において、上述の実施形態と同一の構成には同一の符号を付し、上述の実施形態と同一の構成及び動作の説明については、上述の説明を援用することで省略する。図１６に示す電力変換装置５では、複数の変換セル２１１，２１２，２１３の高電圧側の２次側回路２１０ｂは、それぞれ、制御信号生成部２３８及び駆動回路２０４ｂを有するが、キャリア信号生成部２０７を有していない。電力変換装置５は、キャリア信号を生成せずに、複数の２次側のスイッチ素子を制御する複数の制御信号を生成する。キャリア信号生成部２０７が無いことで、２次側回路２１０ｂを小型化でき、ひいては、電力変換装置５を小型化できる。

制御信号生成部２３８の説明に関して、上述の実施形態の制御信号生成部２０８と同一の構成及び動作の説明については、上述の説明を援用することで省略する。制御信号生成部２３８は、対応する絶縁素子２０５により伝送された同期信号に同期する複数の制御信号を生成する。複数の制御信号は、例えば、位相が同期信号と同期した矩形波状の信号である。この例では、制御信号生成部２３８は、複数の２次側のスイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈのそれぞれのスイッチングを制御する４つの制御信号を生成する。

図１７は、第５実施形態における電力変換装置の動作波形の一例を示すタイミングチャートである。制御装置２０６は、変換セル２１１，２１２，２１３のそれぞれに対応する絶縁素子２０５を介して、変換セル２１１，２１２，２１３のそれぞれの制御信号生成部２３８に同期信号を出力する。制御装置２０６は、予め決められた第１規定値以上のパルス幅を持つ第１パルスを一定周期で含む同期信号をパルス幅変調で出力する。

高電圧側では、制御信号生成部２３８は、供給された同期信号から、予め決められた第１規定値以上のパルス幅を持つ第１パルスを検出すると、複数の制御信号の各々のレベルを反転させる。例えば、制御信号生成部２３８は、第１パルスを検出すると、あるスイッチ素子の制御信号のレベルを第１のレベル（例えば、ハイレベル）から第２のレベル（例えば、ローレベル）に切り替え、そのスイッチに対向するスイッチ素子のレベルを第２のレベルから第１のレベルに切り替える。逆に、制御信号生成部２３８は、第１パルスを検出すると、あるスイッチ素子の制御信号のレベルを第２のレベルから第１のレベルに切り替え、そのスイッチに対向するスイッチ素子のレベルを第１のレベルから第２のレベルに切り替える。これにより、同期信号に含まれる第１パルスを検出するたびに、論理レベルの反転を繰り返す制御信号を生成できる。

なお、制御信号生成部２３８は、パルス幅が第１規定値以上と判定するためには、同期信号のパルスの始まり（図１７では、パルスの立ち上がり）を検知し、カウンタなどで第１規定値に相当する時間まで同期信号のパルスがあること（例えば、ハイレベルを維持していること）を確認すればよい。そのため、制御信号生成部２３８は、第１規定値に相当する時間まで同期信号のパルスがあることが確認されれば、同期信号のパルスの立ち下がり時点よりも前の時点で制御信号のレベルを反転させてもよい。

駆動回路２０４ｂは、制御信号生成部２３８により生成された複数の制御信号に従って、２次側フルブリッジ回路２２０ｂに含まれるスイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈを駆動する複数のゲート信号を生成する第１駆動回路の一例である。この例では、複数のゲート信号は、それぞれに対応する制御信号と略同一の位相である。駆動回路２０４ｂは、スイッチ素子２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈのそれぞれのゲートに、対応するゲート信号を供給する。これにより、デューティ比５０％の方形波の出力電圧Ｖ_２がトランス２０２の２次側に印加される。

図１８は、第６実施形態における電力変換装置の構成例を示す図である。図１９は、第６実施形態における電力変換装置の動作例を示すタイミングチャートである。第６実施形態において、上述の実施形態と同一の構成には同一の符号を付し、上述の実施形態と同一の構成及び動作の説明については、上述の説明を援用することで省略する。図１９に示す電力変換装置６では、複数の変換セル２１１，２１２，２１３は、それぞれ、同期信号に基づいて、２次側フルブリッジ回路２２０ｂの停止を判定する信号遮断判定部２３９を有する。この例では、複数の変換セル２１１，２１２，２１３の各々の信号遮断判定部２３９は、同期信号に含まれるパルス幅の大小に応じて、自身の変換セルの停止と起動を判定する。

なお、信号遮断判定部２３９は、上述の実施形態の信号遮断判定部２０９の構成及び動作と同様なので、信号遮断判定部２３９の説明については、上述の説明を援用することで省略する。信号遮断判定部２３９は、図１０，１１，１２に示す動作例のように動作してもよい。

図２０は、第７実施形態における電力変換装置の構成例を示す図である。第７実施形態において、上述の実施形態と同一の構成及び動作の説明については、上述の説明を援用することで省略する。図２０に示す電力変換装置７は、絶縁型ＤＣ／ＤＣコンバータ３００を、３レベル電力変換器の構成とすることで、低耐圧の半導体スイッチを使用することができ、半導体スイッチの低耐圧化によって効率改善効果が得られる。一方で、半導体スイッチ数の増加に伴い、スイッチングパターンが複雑となる。３レベル電力変換器の複雑なスイッチングパターンを生成するための情報を一つの同期信号のみで伝送することで、変換セルに設けられる絶縁素子の個数の削減が実現される。

絶縁型ＤＣ／ＤＣコンバータ３００は、複数の変換セル３１１，３１２，３１３で共通の直流経路から入力される直流電圧を昇圧又は降圧して、所定の直流電圧を一対の端子ｐ，ｑから出力する。絶縁型ＤＣ／ＤＣコンバータ３００は、トランス３０２と、１次側回路３１０ａと、２次側回路３１０ｂとを備える。１次側回路３１０ａと２次側回路３１０ｂとは、トランス３０２によって磁気的に結合する。

１次側回路３１０ａは、第１容量素子３０３ａ、第２容量素子３０３ｂ、１次側ダイオードクランプ型フルブリッジ回路３２０ａ及び駆動回路３０４ａを有する。１次側回路３１０ａは、トランス３０２の１次側コイルに直列に接続されるリアクトル３０７ａを有してもよい。

１次側ダイオードクランプ型フルブリッジ回路３２０ａは、複数の半導体スイッチと複数のダイオードを用いた３レベル電力変換器の構成としている。１次側ダイオードクランプ型フルブリッジ回路３２０ａの直流端子間に２つの容量素子３０３ａ，３０３ｂが直列接続され、その中間点は、直流中性点とも称される。１次側ダイオードクランプ型フルブリッジ回路３２０ａは、直流中性点にアノードが接続されるダイオード３１４ａ，３１４ｃと、直流中性点にカソードが接続されるダイオード３１４ｂ，３１４ｄを有する。ダイオード３１４ａのカソードは、１次側第１アーム３０１ａと１次側第２アーム３０１ｂとの間に接続されている。ダイオード３１４ｂのアノードは、１次側第３アーム３０１ｃと１次側第４アーム３０１ｄとの間に接続されている。ダイオード３１４ｃのカソードは、１次側第５アーム３０１ｅと１次側第６アーム３０１ｆとの間に接続されている。ダイオード３１４ｄのアノードは、１次側第７アーム３０１ｇと１次側第８アーム３０１ｈとの間に接続されている。

２次側回路３１０ｂは、第１容量素子３０３ｃ、第２容量素子３０３ｄ、２次側ダイオードクランプ型フルブリッジ回路３２０ｂ及び駆動回路３０４ｂを有する。２次側回路３１０ｂは、トランス３０２の２次側コイルに直列に接続されるリアクトル３０７ｂを有してもよい。

２次側ダイオードクランプ型フルブリッジ回路３２０ｂは、複数の半導体スイッチと複数のダイオードを用いた３レベル電力変換器の構成としている。２次側ダイオードクランプ型フルブリッジ回路３２０ｂの直流端子間に２つの容量素子３０３ｃ，３０３ｄが直列接続され、その中間点は、直流中性点とも称される。２次側ダイオードクランプ型フルブリッジ回路３２０ｂは、直流中性点にアノードが接続されるダイオード３１４ｅ，３１４ｇと、直流中性点にカソードが接続されるダイオード３１４ｆ，３１４ｈを有する。ダイオード３１４ｅのカソードは、２次側第１アーム３０１ｉと２次側第２アーム３０１ｊとの間に接続されている。ダイオード３１４ｆのアノードは、２次側第３アーム３０１ｋと２次側第４アーム３０１ｌとの間に接続されている。ダイオード３１４ｇのカソードは、２次側第５アーム３０１ｍと２次側第６アーム３０１ｎとの間に接続されている。ダイオード３１４ｈのアノードは、２次側第７アーム３０１ｏと２次側第８アーム３０１ｐとの間に接続されている。

上記では、１次側フルブリッジ回路３２０ａ及び２次側フルブリッジ回路３２０ｂとして、ダイオードクランプ型の電力変換器の例を示したが、フルブリッジ回路の構成は、ダイオードクランプ型に限定するものではなく、例えば、Ｔ型、フライングキャパシタ型などでもよい。

ここでは、例として、３レベル電力変換器の例を示したが、レベル数は３に限定するものではなく、２レベル以上の電力変換器であってもよい。

１次側第１アーム３０１ａ、１次側第２アーム３０１ｂ、１次側第３アーム３０１ｃ、１次側第４アーム３０１ｄ、１次側第５アーム３０１ｅ、１次側第６アーム３０１ｆ、１次側第７アーム３０１ｇ及び１次側第８アーム３０１ｈは、１次側の駆動回路３０４ａによって駆動される。２次側第１アーム３０１ｉ、２次側第２アーム３０１ｊ、２次側第３アーム３０１ｋ、２次側第４アーム３０１ｌ、２次側第５アーム３０１ｍ、２次側第６アーム３０１ｎ、２次側第７アーム３０１ｏ及び２次側第８アーム３０１ｐは、２次側の駆動回路３０４ｂによって駆動される。

絶縁型ＤＣ／ＤＣコンバータ３００は、トランス３０２の１次側に設けられた１次側ダイオードクランプ型フルブリッジ回路３２０ａとトランス３０２の２次側に設けられた２次側ダイオードクランプ型フルブリッジ回路３２０ｂとを有するＤＡＢコンバータである。絶縁型ＤＣ／ＤＣコンバータ２００と同様に、伝送される電力は、１次側ダイオードクランプ型フルブリッジ回路３２０ａの２つの中間接続点から出力される出力電圧Ｖ_１と、２次側ダイオードクランプ型フルブリッジ回路３２０ｂの２つの中間接続点から出力される出力電圧Ｖ_２との位相差によって制御される。

複数の変換セル３１１，３１２，３１３の高電圧側の２次側回路３１０ｂは、それぞれ、出力モード判定部３４０、制御信号生成部３４１及び駆動回路３０４ｂを有する。また、電力変換装置７は、複数の変換セル３１１，３１２，３１３のそれぞれに対して設けられ、複数の変換セル３１１，３１２，３１３のうち対応する変換セルに同期信号を伝送する複数の絶縁素子３０５を備える。これにより、変換セル毎に異なる基準電位で動作する内部回路（出力モード判定部３４０、制御信号生成部３４１及び駆動回路３０４ｂ）のそれぞれに、互いに電気的に絶縁する同期信号を伝送できる。

制御装置３０６は、複数の変換セル３１１，３１２，３１３で共通の同期信号を、縦続接続した複数の絶縁素子３０５に供給する。出力電圧の位相差の基準位相を２次側としているため、同期信号は、複数の変換セル３１１，３１２，３１３で共用される信号でよい。複数の変換セル３１１，３１２，３１３で共通の同期信号は、複数の変換セル３１１，３１２，３１３のうち電位の低い変換セル３１３から電位の高い変換セル３１１へ伝送される。

制御装置３０６が生成する同期信号は、出力モード判定部３４０において、制御信号の出力モードを判定するための信号であり、ハイレベルとローレベルの２値を持つ信号である。制御装置３０６は、同期信号の一方のレベルのパルス幅（この例では、ハイレベルとなっている期間）を、任意の幅で、任意のタイミングで変更できる。

駆動回路３０４ｂは、出力モード判定部３４０での判定結果に基づき制御信号生成部３４１により生成された複数の制御信号に従って、複数の２次側スイッチ素子３０１ｉ，３０１ｊ，３０１ｋ，３０１ｌ，３０１ｍ，３０１ｎ，３０１ｏ，３０１ｐを駆動してスイッチングさせる。一方、駆動回路３０４ａは、制御装置３０６により生成された複数の制御信号に従って、複数の１次側スイッチ素子３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ，３０１ｅ，３０１ｆ，３０１ｇ，３０１ｈを駆動してスイッチングさせる。制御装置３０６は、複数の１次側のスイッチ素子３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ，３０１ｅ，３０１ｆ，３０１ｇ，３０１ｈのそれぞれのスイッチングを制御する８つの制御信号を生成する。

図２１は、第７実施形態における電力変換装置の動作波形の一例を示すタイミングチャートである。制御装置３０６は、複数の２次側スイッチ素子３０１ｉ，３０１ｊ，３０１ｋ，３０１ｌ，３０１ｍ，３０１ｎ，３０１ｏ，３０１ｐのスイッチングパターンに対応するパルス幅を持つパルスを含む同期信号を生成する。出力モード判定部３４０は、制御装置３０６により生成された同期信号に含まれるパルスのパルス幅の違いによって、２次側ダイオードクランプ型フルブリッジ回路３２０ｂの動作パターンを判定する。

図２２は、第７実施形態における電力変換装置の高電圧側制御信号の生成過程の一例を示すタイミングチャートである。高電圧側では、出力モード判定部３４０は、供給された同期信号から、パルスの始まり（図２２では、パルスの立ち上がり）を検知し、カウンタなどで、パルスの終わり（図２２では、パルスの立ち下がり）までをカウントする。出力モード判定部３４０は、検知したカウント値を、予め決められた規定値と比較することで、対応する制御信号の出力モードを決定する。この決定した出力モードは、同期信号のパルスの立ち上がりもしくは立ち下がりを検知してから、予め決められた一定時間（"パルス幅判定時間"と称する）が経過した後、出力モード判定結果として更新される。制御信号生成部３４１は、出力モード判定部３４０が更新した出力モード判定結果に応じて、予め決められた制御信号を生成（更新）する。これにより、制御装置３０６が生成する一の同期信号のみで、８個の２次側スイッチ素子３０１ｉ，３０１ｊ，３０１ｋ，３０１ｌ，３０１ｍ，３０１ｎ，３０１ｏ，３０１ｐの制御信号を生成するための情報を伝送することができる。

図２３は、高電圧側制御信号の出力モードの一例である。出力モード判定部３４０は、出力モード判定部３４０が検知したパルス幅のカウンタ値に基づいて、カウンタ判定条件により制御信号の出力モードを判定する。制御信号生成部３４１は、２次側スイッチ素子３０１ｉ，３０１ｊ，３０１ｋ，３０１ｌ，３０１ｍ，３０１ｎ，３０１ｏ，３０１ｐが図２３に例示するスイッチングパターンとなるように、各出力モードに対応した複数の制御信号を生成する。図２３に示した例では、第１０規定値が最も大きく、第１規定値が最も小さく、規定値は、規定値の番号が小さくなるにつれて小さくなる。"Ｈ"は、対応するゲート信号のレベルがハイレベル、"Ｌ"は、対応するゲート信号のレベルがローレベルを表す。制御信号生成部３４１は、検知したパルス幅が規定の範囲内（この例では、第２規定値から第１０規定値までの範囲内）の場合、複数の前記スイッチ素子が、検知した前記パルス幅に対応するスイッチングパターンとなるように、複数の制御信号を更新する。一方、制御信号生成部３４１は、検知したパルス幅が規定の範囲外（この例では、第２規定値よりも小さい（短い））の場合、複数の前記スイッチ素子が、検知したパルス幅に対応する全オフのスイッチングパターンとなるように、複数の制御信号を更新する。

出力モード判定部３４０は、検知したパルス幅のカウンタ値が、予め決められた第１規定値よりも大きく、かつ、予め決められた第２規定値以下の場合、出力モードは信号遮断モードＭ２と判定する。制御信号生成部３４１は、信号遮断モードＭ２に対応するスイッチングパターンとなるように、全ての制御信号をオフにする。

出力モード判定部３４０は、検知したパルス幅のカウンタ値が、予め決められた第１規定値以下の場合、出力モードは前回値保持モードＭ１と判定する。制御信号生成部３４１は、今回の制御信号が前回の制御信号と同じパターンとなるように、制御信号の前回値を保持する。

次に、本開示に係る複数の実施形態に比較される一比較形態について説明する。一比較形態の説明については、上述の説明を援用することで、簡略する。

図１３は、一比較形態における絶縁型ＤＣ／ＤＣコンバータの構成例を示す図である。図１４は、図１３に示す一比較形態における絶縁型ＤＣ／ＤＣコンバータの動作例を示すタイミングチャートである。図１５は、図１３に示す一比較形態における絶縁型ＤＣ／ＤＣコンバータをＤＣ出力側で直列に接続した一比較形態における電力変換装置の構成例を示す図である。

図１５は、電力変換装置がＤＣ出力側で直列に接続された３つの変換セル１１１，１１２，１１３を備える場合において、各々の変換セル１１１，１１２，１１３に対して、複数の制御信号及び駆動用の電源を独立して供給する構成を例示する。なお、図１５には、駆動用の電源を供給する経路については明示されていないが、駆動回路１０４ａ，１０４ｂには、不図示の電源部から電源電圧が供給される。

図１５に示す電力変換装置は、複数（この例では、３つ）の変換セル１１１，１１２，１１３と、変換セル１１１，１１２，１１３のそれぞれの電力変換動作を制御する制御装置１０６とを備えるマルチセルコンバータである。複数の変換セル１１１，１１２，１１３は、それぞれ、共通の直流経路から入力される直流電圧を昇圧又は降圧して、所定の直流電圧を出力するセル変換器である。複数の変換セル１１１，１１２，１１３は、それぞれ、絶縁型ＤＣ／ＤＣコンバータ１００と、一対の端子ｐ，ｑとを有する。

絶縁型ＤＣ／ＤＣコンバータ１００は、トランス１０２と、１次側回路１１０ａと、２次側回路１１０ｂとを備える。１次側回路１１０ａは、容量素子１０３ａ、１次側フルブリッジ回路１２０ａ及び駆動回路１０４ａを有する。１次側回路１１０ａは、トランス１０２の１次側コイルに直列に接続されるリアクトル１０７ａを有してもよい。１次側フルブリッジ回路１２０ａは、１次側スイッチ素子１０１ａ，１０１ｂ，１０１ｃ，１０１ｄを含む。２次側回路１１０ｂは、容量素子１０３ｂ、２次側フルブリッジ回路１２０ｂ及び駆動回路１０４ｂを有する。２次側回路１１０ｂは、トランス１０２の２次側コイルに直列に接続されるリアクトル１０７ｂを有してもよい。２次側フルブリッジ回路１２０ｂは、２次側スイッチ素子１０１ｅ，１０１ｆ，１０１ｇ，１０１ｈを含む。

図１５に示す電力変換装置は、複数の変換セル１１１，１１２，１１３のそれぞれに対して設けられ、複数の変換セル１１１，１１２，１１３のうち対応する変換セルに複数の制御信号を伝送する複数の絶縁部品１０５を備える。一の絶縁部品１０５が複数の制御信号を伝送する場合、一の制御信号の伝送に対して一の絶縁素子が割り当てられるので、一の絶縁部品１０５には、複数の絶縁素子（この例では、絶縁素子１０５ａ，１０５ｂ，１０５ｃ，１０５ｄ）が含まれている。

駆動回路１０４ｂは、制御装置２０６から複数の絶縁素子１０５ａ，１０５ｂ，１０５ｃ，１０５ｄを介して供給された複数の制御信号に従って、複数の２次側スイッチ素子１０１ｅ，１０１ｆ，１０１ｇ，１０１ｈを駆動してスイッチングさせる。一方、駆動回路１０４ａは、制御装置２０６から複数の絶縁素子を介さずに供給された複数の制御信号に従って、複数の１次側スイッチ素子１０１ａ，１０１ｂ，１０１ｃ，１０１ｄを駆動してスイッチングさせる。

図１３に示す一比較形態における絶縁型ＤＣ／ＤＣコンバータでは、高電圧側のスイッチ素子の総数と等しい４個の制御信号を用いるため、制御信号の数に応じた少なくとも４個の絶縁素子が設けられる。図１５に示すようなマルチセルコンバータのように、一比較形態における絶縁型ＤＣ／ＤＣコンバータを直列に接続する構成では、絶縁素子の総数は、少なくとも（変換セルの直列段数×変換セル一つ当たりに設けられる絶縁素子の数）となり、膨大な数になる。

これに対し、本開示に係る各実施形態では、高電圧側のスイッチ素子を駆動するために変換セル一つ当たりに供給する信号は、一つの同期信号であるので、絶縁素子の個数を削減できる。その結果、例えば、電力変換装置の小型化やコスト削減が可能となる。

以上、電力変換装置を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。

例えば、本発明は、本開示の第１実施形態のように、複数の変換セルが絶縁型ＤＣ／ＤＣコンバータの出力電圧を出力する出力側の一対の端子ｐ，ｑを介して直列に接続される構成に限られない。例えば、絶縁型ＤＣ／ＤＣコンバータの出力側と変換セルの出力側の一対の端子との間にインバータを追加し、そのインバータの２つの中間接続点を出力側のそれらの一対の端子にそれぞれ接続した構成でもよい。この場合、トランスと変換セルの出力側の一対の端子との間に接続される第１変換回路は、その追加されたインバータでもよい。

また、本発明は、複数の変換セルが絶縁型ＤＣ／ＤＣコンバータの入力側に接続される一対の端子を介して直列に接続される構成でもよい。例えば、絶縁型ＤＣ／ＤＣコンバータの入力側と変換セルの入力側の一対の端子との間にインバータを追加し、そのインバータの２つの中間接続点を入力側のそれらの一対の端子にそれぞれ接続した構成でもよい。この場合、トランスと変換セルの入力側の一対の端子との間に接続される第１変換回路は、その追加されたインバータでもよい。

例えば、本発明において、絶縁型ＤＣ／ＤＣコンバータは、トランスの１次側と２次側のそれぞれにフルブリッジ回路が設けられた構成に限られず、１次側と２次側の少なくとも一方に設けられるブリッジ回路がハーフブリッジ回路でもよい。また、絶縁型ＤＣ／ＤＣコンバータは、ＤＡＢコンバータに限られず、ＤＡＢコンバータ以外の形式（例えば、フライバック式、フィードフォワード式など）のコンバータでもよい。

１，２，３，４，５，６，７ 電力変換装置
１００ 絶縁型ＤＣ／ＤＣコンバータ
１０１ スイッチ素子
１０２ トランス
１０３ａ，１０３ｂ 容量素子
１０４ａ，１０４ｂ 駆動回路
１０５ 絶縁部品
１０６ 制御装置
１０７ リアクトル
１０９ａ 直流電源
２００ 絶縁型ＤＣ／ＤＣコンバータ
２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ スイッチ素子
２０１ｅ，２０１ｆ，２０１ｇ，２０１ｈ スイッチ素子
２０２ トランス
２０３ａ，２０３ｂ 容量素子
２０４ａ，２０４ｂ 駆動回路
２０５ 絶縁素子
２０６ 制御装置
２０７ キャリア信号生成部
２０８，２３８ 制御信号生成部
２０９，２３９ 信号遮断判定部
２１０ｂ １次側回路
２１０ａ ２次側回路
２１１，２１２，２１３ 変換セル
２２０ａ １次側変換回路
２２０ｂ ２次側変換回路
３００ 絶縁型ＤＣ／ＤＣコンバータ
３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ １次側スイッチ素子
３０１ｅ，３０１ｆ，３０１ｇ，３０１ｈ １次側スイッチ素子
３０１ｉ，３０１ｊ，３０１ｋ，３０１ｌ ２次側スイッチ素子
３０１ｍ，３０１ｎ，３０１ｏ，３０１ｐ ２次側スイッチ素子
３０２ トランス
３０３ａ，３０３ｂ，３０３ｃ，３０３ｄ 容量素子
３０５ 絶縁素子
３０６ 制御装置
３１０ａ １次側回路
３１０ｂ ２次側回路
３１１，３１２，３１３ 変換セル
３１４ａ，３１４ｂ，３１４ｃ，３１４ｄ ダイオード
３１４ｅ，３１４ｆ，３１４ｇ，３１４ｈ ダイオード
３２０ａ １次側ダイオードクランプ型フルブリッジ回路
３２０ｂ ２次側ダイオードクランプ型フルブリッジ回路
３４０ 出力モード判定部
３４１ 制御信号生成部

Claims (2)

1. 絶縁型ＤＣ／ＤＣコンバータと、前記絶縁型ＤＣ／ＤＣコンバータの入力側か出力側かのどちらか一方に接続される一対の端子とをそれぞれ有し、前記一対の端子を介して直列に接続される複数の変換セルと、
   前記複数の変換セルのそれぞれに対して設けられ、前記複数の変換セルのうち対応する変換セルに同期信号を伝送する複数の絶縁素子と、を備え、
   前記複数の変換セルは、それぞれ、
   トランスと、
   前記トランスと前記一対の端子との間に接続される第１変換回路と、
   前記同期信号に基づいて、前記第１変換回路の動作パターンを判定する判定部と、
   前記判定部により判定された前記動作パターンに対応する複数の制御信号を生成する制御信号生成部と、
   複数の前記制御信号に従って、前記第１変換回路に含まれる複数のスイッチ素子を駆動する第１駆動回路と、を有し、
   前記同期信号は、前記第１変換回路に含まれる複数の前記スイッチ素子のスイッチングパターンに対応するパルス幅を持つパルスを含み、
   前記判定部は、前記パルスのパルス幅の違いによって、前記第１変換回路の動作パターンを判定する、電力変換装置。
2. 前記制御信号生成部は、前記同期信号のパルスの立ち上がりもしくは立ち下がりを検知してから一定時間後に、前記判定部による前記動作パターンの判定結果に応じて複数の前記制御信号を更新する、請求項１に記載の電力変換装置。

Images