JP2023079300A - 電力変換装置 - Google Patents

Abstract

【課題】瞬低が生じていない通常時では、高効率で運転し、瞬低時では電圧補償範囲を拡大する電力変換装置を、大きな部品を追加することなく実現する。【解決手段】系統２から供給される電圧Ｖａｃを電圧Ｅｄ１に変換するＰＦＣ回路１１と、電圧Ｅｄ１を電圧Ｅｄ２に変換するＤＣ／ＤＣコンバーター１２と、を含み、ＤＣ／ＤＣコンバーター１２は、コンデンサー１２１、インダクター１２２および絶縁型トランス１２６と、一次側または二次側に並列に接続されたインダクタンス切替回路１２３と、を含み、インダクタンス切替回路１２３は、スイッチ部１２５と、絶縁型トランス１２６よりもサイズが小さいインダクター１２４との直列接続体であり、電圧Ｖａｃが第１しきい値よりも低くなり、かつ、電圧Ｅｄ１が第２しきい値よりも低くなった場合に、所定期間、スイッチ部１２５がオンして、電圧Ｅｄ２を維持するように制御される。【選択図】図２

Description

本発明は、例えば瞬低時に出力電圧を補償する電力変換装置に関する。

商用の交流電圧を所望の直流電圧に変換する電力変換装置には、例えば特許文献１や特許文献２に記載された技術が知られている。なお、以下において括弧書きの符号は当該特許文献において用いられている符号である。
特許文献１には、入力電圧に応じてハーフブリッジ動作とフルブリッジ動作とで切り替えることで、幅広い入力電圧に対応する、すなわちワイドレンジ化に対応する電流共振形コンバーターが記載されている。
特許文献２には、コイル（３３）に対して、スイッチ（ＳＷ５）によって調整用コイル（５１）を並列に接続することで、ワイドレンジ化に対応するとともに、定格付近での損失を抑える直流電圧変換器（１００）が記載されている。

特開２００４－１１２９２５号公報 特開２０１５－１７７５９５号公報

しかしながら、特許文献１に記載された技術では、ハーフブリッジ動作とフルブリッジ動作とで切り替え時に、出力電圧が変動しやすい、という問題がある。このため、入力電圧に瞬時電圧低下（瞬低）が生じると、出力電圧を維持できなくなる可能性がある。
また、特許文献２に記載された技術では、コイル（３３）に対して、スイッチ（ＳＷ５）によって並列接続される調整用コイル（５１）とのインダクタンスがほぼ同じ場合、調整用コイル（５１）には、コイル（３３）と同程度の電圧・電流債務が発生する。このため、調整用コイル（５１）のサイズをコイル（３３）のサイズとほぼ同じにする必要があり、装置が大型化するという問題がある。

このような事情に鑑みて、本発明の目的は、瞬低が生じていない通常時では、高効率で運転し、瞬低時では電圧補償範囲を拡大することが可能な電力変換装置を、大きな部品を追加することなく実現する技術等を提供することにある。

本発明の一態様に係る電力変換装置は、商用電源から供給される第１電圧を第２電圧に変換するＰＦＣ回路と、前記第２電圧を第３電圧に変換する電流共振形コンバーターと、を含み、前記電流共振形コンバーターは、少なくとも第１インダクター、コンデンサーおよび絶縁型トランスと、前記絶縁型トランスの一次側または二次側に並列に接続されたインダクタンス切替回路と、を含み、前記インダクタンス切替回路は、スイッチ部と、前記絶縁型トランスよりもサイズが小さい第２インダクターとの直列接続体であり、前記第１電圧が第１しきい値よりも低くなり、かつ、前記第２電圧が第２しきい値よりも低くなった場合に、所定期間、前記スイッチ部がオンして、上記第３電圧を維持するように制御されることを特徴とする。
この態様に係る電力変換装置によれば、通常時では、高効率で運転し、瞬低時では電圧補償範囲を拡大することが可能な電力変換装置を、大きな部品を追加することなく実現することができる。

実施形態に係る電力変換装置を含むシステムの概要を示す図である。 システムにおける詳細な構成を示す図である。 ＤＣ／ＤＣコンバーターにおけるスイッチ部の動作を示す図である ＤＣ／ＤＣコンバーターにおけるスイッチ部の動作を示す図である 共振回路における電圧伝達特性を示す図である。 電力変換装置における通常時と瞬低時の動作を示す図である。 スイッチ部の一例を示す図である。 スイッチ部におけるロジック回路の一例を示す図である。 ロジック回路に電源電圧を供給する構成の一例である。 ロジック回路に電源電圧を供給する構成の別例である。 インダクタンス切替回路のオフ動作の例を示す図である。 インダクタンス切替回路のオフ動作の例を示す図である。 絶縁型トランスおよびインダクタンス切替回路のサイズを示す図である。 変形例に係るＤＣ／ＤＣコンバーターの構成を示す図である。 インダクタンス切替回路を有しないＤＣ／ＤＣコンバーターの構成を示す図である。

以下、本発明の実施形態に係る電力変換装置について図面を参照して説明する。図１は、この電力変換装置１０を含むシステム１の構成を示すブロック図であり、図２は、システム１の詳細な構成を示す図である。
これらの図に示されるように、電力変換装置１０は、力率改善（Power Factor Correction：以下「ＰＦＣ」と略称する）回路１１と、ＤＣ／ＤＣコンバーター１２と、制御装置２０とを含む。

図１においてシステム１は、系統２における交流の電圧Ｖａｃ（第１電圧）をＰＦＣ回路１１によって一旦、直流の電圧Ｅｄ１（第２電圧）に変換し、当該電圧Ｅｄ１を電圧Ｅｄ２（第３電圧）に再変換して、当該電圧Ｅｄ２を負荷４に印加するものである。
なお、系統２は具体的には交流の商用電源である。また、コンデンサー５１は電圧Ｅｄ１の平滑用であり、コンデンサー５２は電圧Ｅｄ２の平滑用である。

図２において、ＰＦＣ回路１１は、系統２の交流を全波整流するブリッジ型のダイオードＤ１～Ｄ４と、電流経路に直列に挿入されたインダクター１１１と、電流経路に並列に接続された平滑用のコンデンサー１１２と、電流経路に並列に接続されたトランジスター１１３と、を含む。ＰＦＣ回路１１では、トランジスター１１３のオンおよびオフが制御装置２０によって制御されて、電流経路に流れる電流の位相が、電圧の位相と近づけられるとともに、電圧Ｅｄ１がほぼ一定に維持される。

ＰＦＣ回路１１から出力され、コンデンサー５１によって平滑化された直流の電圧、すなわち、ＤＣ／ＤＣコンバーター１２に入力される電圧がＥｄ１である。
なお、図２に示されるＰＦＣ回路１１は、あくまでも一例であり、力率を改善する機能と、電圧Ｅｄ１をほぼ一定に維持する機能とを有するのであれば、図示の構成に限られない。

ＤＣ／ＤＣコンバーター１２は、トランジスターＱ１～Ｑ４、共振回路１２０、トランジスターＱ５～Ｑ８を含む双方向型電流共振形のコンバーターである。トランジスターＱ１～Ｑ８として、本実施形態ではＭＯＳＦＥＴが用いられるが、ＦＥＴやＩＧＢＴであってもよい。
ＤＣ／ＤＣコンバーター１２は、インダクタンス切替回路１２３を除き、共振回路１２０に含まれる絶縁型トランス１２６を基準にして各種要素が対称に配置する。
双方向型のＤＣ／ＤＣコンバーター１２について、便宜的に、トランジスターＱ１～Ｑ４を入力側とし、トランジスターＱ５～Ｑ８を出力側とする場合を例にとって説明する。

トランジスターＱ１～Ｑ４のうち、トランジスターＱ１およびＱ４と、トランジスターＱ２およびＱ３と、がそれぞれペアとなり、各ペアが制御装置２０によって交互に排他的にオンする。
具体的には、トランジスターＱ２およびＱ３がオフの状態で、トランジスターＱ１およびＱ４がオンすると、ノードｐがノードｑよりも高位になり、トランジスターＱ１およびＱ４がオフの状態で、トランジスターＱ２およびＱ３がオンすると、ノードｐはノードｑよりも低位になる。
このようなトランジスターＱ１～Ｑ４のスイッチングの繰り返しによって電圧Ｅｄ１の直流が交流に変換されて、ノードｐ、ｑから出力される。このため、トランジスターＱ１～Ｑ４がスイッチング回路として機能する。

共振回路１２０は、共振用のコンデンサー１２１（第１コンデンサー）、１２８、共振用のインダクター１２２（第１インダクター）、１２７、絶縁型トランス１２６、および、インダクタンス切替回路１２３を含む。
詳細には、共振回路１２０においてコンデンサー１２１の一端はノードｐに接続され、コンデンサー１２１の他端はインダクター１２２の一端に接続される。インダクター１２２の他端は、絶縁型トランス１２６における一次側の一端に接続され、絶縁型トランス１２６における一次側の他端はノードｑに接続される。
なお、コンデンサー１２１の容量をＣｒ１とし、インダクター１２２のインダクタンスをＬｓ１とする。

インダクタンス切替回路１２３は、インダクター１２４（第２インダクター）およびスイッチ部１２５の直列接続体によって構成され、当該直列接続体が、絶縁型トランス１２６の一次側に並列接続される。
詳細には、インダクター１２４の一端は、インダクター１２２の他端および絶縁型トランス１２６における一次側の一端に接続され、インダクター１２４の他端はスイッチ部１２５の一端に接続される。スイッチ部１２５の他端は、絶縁型トランス１２６における一次側の他端およびノードｑに接続される。
なお、インダクター１２４のインダクタンスをＬｍ１とする。

スイッチ部１２５がオフ（解放）であれば、絶縁型トランス１２６の一次側に対してインダクター１２４が非接続になり、スイッチ部１２５がオン（投入）であれば、絶縁型トランス１２６の一次側に対してインダクター１２４が並列接続される。
このため、インダクタンス切替回路１２３は、スイッチ部１２５のオン／オフにより、励磁インダクタンスの切り替え機能を有することになる。
なお、スイッチ部１２５は、広義には、オン／オフを制御するためのロジック回路や逆流を防ぐためのダイオード等を含むが、狭義には、インダクター１２４の他端とインダクター１２４の一次側の他端との間でオン／オフする単なるスイッチを意味する。

絶縁型トランス１２６における二次側の一端は、インダクター１２７およびコンデンサー１２８を順に介してノードｒに接続され、絶縁型トランス１２６における二次側の他端は、ノードｓに接続される。
なお、インダクター１２７のインダクタンスをＬｓ２とし、コンデンサー１２８の容量をＣｒ２とする。また、絶縁型トランス１２６の巻数比をｎとする。

トランジスターＱ５～Ｑ８のうち、トランジスターＱ５およびＱ８と、トランジスターＱ６およびＱ７と、がそれぞれペアとなり、各ペアが制御装置２０によって交互に排他的にオンする。
具体的には、ノードｒおよびｓから出力される交流において、ノードｒがノードｓよりも高位であれば、トランジスターＱ６およびＱ７がオフの状態で、トランジスターＱ５およびＱ８がオンし、ノードｒがノードｓよりも低位であれば、トランジスターＱ５およびＱ８がオフの状態で、トランジスターＱ６およびＱ８がオンする。このようなトランジスターＱ５～Ｑ８のスイッチングの繰り返しによって、ノードｒ、ｓから出力される交流が直流の電圧Ｅｄ２に変換されて、負荷４に印加される。このため、トランジスターＱ５～Ｑ８が整流回路として機能する。

制御装置２０は、ＰＦＣ回路１１における電流の位相を調整するために、系統２の電圧Ｖａｃ等を監視して、トランジスター１１３のオンおよびオフを制御する。また、制御装置２０は、電圧Ｅｄ１およびＥｄ２を監視して、トランジスターＱ１～Ｑ８におけるオンおよびオフをそれぞれ制御する。

ＤＣ／ＤＣコンバーター１２では、インダクタンス切替回路１２３におけるスイッチ部１２５のオンまたはオフによって励磁電流が流れる経路に相違が発生する。
図３は、スイッチ部１２５がオフである場合において励磁電流が流れる経路を示す図である。この図に示されるように、スイッチ部１２５がオフであれば、励磁電流は、インダクター１２４には流れず、絶縁型トランス１２６の一次側のみに流れる。
ここで、絶縁型トランス１２６における励磁インダクタンスをＬｍとする。

図４は、スイッチ部１２５がオンである場合において励磁電流が流れる経路を示す図である。この図に示されるように、スイッチ部１２５がオンであれば、絶縁型トランス１２６の一次側にはインダクター１２４が並列接続される。このため、励磁電流は、絶縁型トランス１２６の一次側とインダクター１２４との双方に流れる。
インダクター１２４のインダクタンスＬｍ１がＬｍと等しければ、絶縁型トランス１２６の見掛け上の励磁インダクタンスは、和分の積であるＬｍ／２（＝Ｌｍ×Ｌｍ１／（Ｌｍ＋Ｌｍ１））になり、スイッチ部１２５がオフである場合の半分になる。

図５は、励磁インダクタンスがＬｍである場合と半分のＬｍ／２になった場合とにおける共振回路１２０の電圧伝達特性（ゲイン特性）を示す図である。詳細には、図５において二点鎖線で示される特性は、スイッチ部１２５のオフによって励磁インダクタンスがＬｍである場合における共振回路１２０の電圧伝達特性を示し、実線で示される特性は、スイッチ部１２５のオンによって励磁インダクタンスがＬｍ／２である場合における共振回路１２０の電圧伝達特性を示している。
なお、図５において縦軸は、共振回路１２０における昇圧比（ｎ・Ｅｄ２／Ｅｄ１）であり、横軸は、共振回路１２０の共振周波数ｆ０に対する駆動周波数ｆの比（ｆ／ｆ０）である。

一般に、電流共振形コンバーターの出力電圧は、トランジスターＱ１～Ｑ４の駆動周波数ｆで調整される。
定格時の昇圧比が「１」になるように設計すると、定格時の力率が「１」となり、高効率になる。このため、本実施形態において通常時では、制御装置２０が、駆動周波数ｆを共振周波数ｆ０とする臨界モード（ｆ／ｆ０＝１）でＤＣ／ＤＣコンバーター１２を動作させる。
なお、共振周波数ｆ０よりも低い周波数、例えば駆動周波数ｆを周波数ｆ１（ｆ１＜ｆ０）で駆動することによって昇圧が実現されるが、駆動周波数が共振周波数ｆ０から離れるにつれて効率が低下する。このため、入力の電圧Ｅｄ１の変動に対して出力の電圧Ｅｄ２をほぼ一定に維持するために、ＤＣ／ＤＣコンバーター１２の駆動周波数ｆを調整する構成は、効率の低下に繋がるので採用しにくい。

そこでまず、本実施形態では系統２が電圧変動しても、電流共振形のＤＣ／ＤＣコンバーター１２における高効率運転を維持するために、制御装置２０は、ＤＣ／ＤＣコンバーター１２の入力となる電圧Ｅｄ１が一定になるようにＰＦＣ回路１１を制御する。
ただし、瞬低によって系統２の電圧Ｖａｃが低下し、ＰＦＣ回路１１による電圧調整能力を越えてしまうと、電圧Ｅｄ１が低下して、電圧Ｅｄ１をほぼ一定に維持できなくなる。

そこで次に、本実施形態では、詳細については後述するように、電圧ＶａｃおよびＥｄ１が低下した場合には、スイッチ部１２５のオンによって共振回路１２０における励磁インダクタンスをＬｍからＬｍ／２に切り替える。
励磁インダクタンスが半分のＬｍ／２になると、図５において実線で示されるように、駆動周波数ｆがｆ１よりも低下することにより、昇圧比が「１」から増大する。
このため、電圧Ｅｄ１の低下分は、ＤＣ／ＤＣコンバーター１２による昇圧比の増大によってカバーされて、電圧Ｅｄ２をほぼ一定に保つことができる。

なお、インダクタンス切替回路１２３を有しない構成、具体的には、図１５に示されるように励磁インダクタンスがＬｍで固定である構成では、図５の二点鎖線で示されるように、駆動周波数ｆをｆ１よりも低下させることによる昇圧比の増大が、本実施形態のようにインダクタンス切替回路１２３によって励磁インダクタンスを切り替える構成と比較して、小さい。
このため、図１５に示される構成では、電圧Ｅｄ１の低下分を、ＤＣ／ＤＣコンバーター１２による昇圧比の増大によってカバーできず、電圧Ｅｄ２を低下させてしまう可能性が、本実施形態と比較して高くなる。

図６は、本実施形態において瞬低が生じたときの各部の波形を示す図である。詳細には、図６において、上欄は、瞬低が発生した場合の電圧Ｅｄ１、Ｅｄ２の波形について、励磁インダクタンスＬｍを変化させたとき（スイッチ部１２５がオンのとき）と、変化させないとき（スイッチ部１２５がオフのとき、または、図１５に示される構成のとき）とを示し、中欄は、駆動周波数比（ｆ／ｆ０）について励磁インダクタンスＬｍを変化させたときと、変化させないときを示し、下欄は、スイッチ部１２５におけるオフまたはオンの状態を示している。

なお、図６における波形は、共振回路１２０の設計定数が次で示される値である場合のシミュレートの結果例である。
Ｌｓ１＝Ｌｓ２＝８．３μＨ
Ｃｒ１＝Ｃｒ２＝０．１１μＦ
Ｌｍ ＝４４μＦ
Ｌｍ１＝４４μＦ
ｎ ＝１
ｆ０ ＝１６６．６ｋＨｚ
昇圧最大値（Ｌｍ切替なし）Ｇ１＝２
昇圧最大値（Ｌｍ切替あり）Ｇ２＝３
瞬低補償期間＝１０ｍｓ（系統電圧周期の半分程度）

通常時（定格時）では、系統電圧変動分が数パーセント以内である。このため、電圧Ｅｄ１は、図６の上欄に示されるようにＰＦＣ回路１１によって４００Ｖに維持され、ＤＣ／ＤＣコンバーター１２は、同図の中欄に示されるように臨界モード（ｆ／ｆ０＝１）の高効率の運転により、電圧Ｅｄ２が上欄に示されるように４００Ｖでほぼ一定で出力する。

瞬低が発生し、ＰＦＣ回路１１による電圧調整能力を超えると、電圧Ｅｄ１は４００Ｖから徐々に低下する。電圧Ｅｄ１がしきい値の３００Ｖまで低下すると、本実施形態では、図６の下欄に示されるように、インダクタンス切替回路１２３においてスイッチ部１２５がオンするとともに、図６の中欄に示されるように、制御装置２０が駆動周波数ｆを共振周波数ｆ０よりも低くする（ｆ／ｆ０＜１）。これによりＤＣ／ＤＣコンバーター１２は、Ｅｄ１＜Ｅｄ２とする昇圧動作を実行する。

スイッチ部１２５がオンして、駆動周波数ｆが低くなると、図５の実線で示されるように昇圧比が高まるので、電圧Ｅｄ２が回復する。なお、本実施形態では、最大の昇圧比Ｇ３が「３」であるので、電圧Ｅｄ１が１５０Ｖ程度まで低下しても電圧Ｅｄ２を４００Ｖに維持することができる。
瞬低が収まり、電圧Ｅｄ１が徐々に上昇して３００Ｖまで回復すると、スイッチ部１２５がオフして、制御装置２０は、ＤＣ／ＤＣコンバーター１２に臨界モードでの高効率運転を再開させる。これにより、電圧Ｅｄ２は上欄に示されるように４００Ｖでほぼ一定に出力される。

なお、インダクタンス切替回路１２３が存在しない構成では、瞬低が発生しても、励磁インダクタンスがＬｍから変化しない。励磁インダクタンスがＬｍから変化しない構成では、図５の二点鎖線で示されるように最大の昇圧比Ｇ２が「２」であるので、電圧Ｅｄ１が２００Ｖを下回ると、電圧Ｅｄ１を４００Ｖに維持できなくなる。

次に、インダクタンス切替回路１２３における要部、特にスイッチ部１２５の具体例について説明する。
図７は、スイッチ部１２５の構成の一例を示す図である。この図において、スイッチ部１２５は、ハイサイドトランジスターＱ１１、ローサイドトランジスターＱ１２、ダイオードＤ１１、Ｄ１２、センサーＳ１およびロジック回路１２５０を含む。なお、ハイサイドトランジスターＱ１１およびローサイドトランジスターＱ１２としては、例えばＭＯＳＦＥＴなどが用いられる。
ハイサイドトランジスターＱ１１のドレインは、インダクター１２４の他端に接続され、ハイサイドトランジスターＱ１１のソースは、ローサイドトランジスターＱ１２のソースと接続される。なお、ハイサイドトランジスターＱ１１のソースとローサイドトランジスターＱ１２のソースとの共通接続点を便宜的にノードＮとする。

ハイサイドトランジスターＱ１１のゲートには、ロジック回路１２５０から出力される制御信号Ｇｔ１が供給される。
ダイオードＤ１１（第１ダイオード）のアノードはハイサイドトランジスターＱ１１のソースに接続され、ダイオードＤ１１のカソードはハイサイドトランジスターＱ１１のドレインに接続される。このため、ダイオードＤ１１は、ハイサイドトランジスターＱ１１のソースからドレインに向かう電流を順方向電流として流す。

ローサイドトランジスターＱ１２のドレインは、図７では省略された絶縁型トランス１２６の他端とともにノードｑに接続される。ローサイドトランジスターＱ１２のゲートには、ロジック回路１２５０から出力される制御信号Ｇｔ２が供給される。
ダイオードＤ１２（第２ダイオード）のアノードはローサイドトランジスターＱ１２のソースに接続され、ダイオードＤ１２のカソードはローサイドトランジスターＱ１２のドレインに接続される。このため、ダイオードＤ１２は、ローサイドトランジスターＱ１２のソースからドレインに向かう電流を順方向電流として流す。

センサーＳ１は、インダクター１２４に流れる電流ＩＬｍ１を検出して、当該電流ＩＬｍ１の大きさ、および、向きを示す電圧の信号Ｅｉｍを出力する。
電流ＩＬｍ１が図７に示される向きに流れれば、信号Ｅｉｍの電圧は正値で出力され、電流ＩＬｍ１が図７に示される向きとは反対方向に流れれば、信号Ｅｉｍの電圧は負値で出力される。また、信号Ｅｉの電圧の絶対値は、電流ＩＬｍ１の大きさに比例する。したがって、電流ＩＬｍ１がゼロであれば、信号Ｅｉの電圧もゼロである。

ロジック回路１２５０は、電圧Ｖａｃ、電圧Ｅｄ１および信号Ｅｉｍに応じて制御信号Ｇｔ１、Ｇｔ２をそれぞれ出力する。

図８は、このようなロジック回路１２５０の一例を示す図である。この図において、ロジック回路１２５０は、比較回路Ｃｍｐ１～Ｃｍｐ４、論理積回路Ａｎｄ、フリップフロップ回路Ｄｆ１およびＤｆ２を含む。
比較回路Ｃｍｐ１～Ｃｍｐ４は、いずれも入力端（＋）に供給される信号の電圧が入力端（－）に印加される電圧よりも高い場合にＨレベルの信号を出力し、それ以外の場合にはＬレベルの信号を出力する。

比較回路Ｃｍｐ１において入力端（＋）には、しきい値電圧Ｖｔｈが印加され、入力端（－）には、ＰＦＣ回路１１から出力される電圧Ｅｄ１が印加される。電圧Ｅｄ１は、実際には高圧である。このため、比較回路Ｃｍｐ１の入力端（－）には、電圧Ｅｄ１として、当該比較回路Ｃｍｐ１の耐圧よりも低い電圧に降圧された電圧が用いられる。例えば電圧Ｅｄ１を１／１００に降圧して、比較回路Ｃｍｐ１の入力端（－）に印加される場合であって、電圧Ｅｄ１が３００Ｖよりも低くなる状態を検出するのであれば、しきい値電圧Ｖｔｈとして３．００Ｖの直流電圧が用いられる。

比較回路Ｃｍｐ２において入力端（＋）には、しきい値電圧Ｓａｃが印加され、入力端（－）には、系統２の電圧Ｖａｃが印加される。電圧Ｖａｃは、実際には交流で高圧である。このような交流で高圧の電圧を絶対値で比較するために、比較回路Ｃｍｐ２の入力端（－）には、当該比較回路Ｃｍｐ２の耐圧よりも低い電圧であって、電圧Ｖａｃを全波整流して降圧された電圧が用いられる。
しきい値電圧Ｓａｃは、電圧Ｖａｃとほぼ同一周波数、かつ、ほぼ同位相の正弦波信号であって、電圧Ｖａｃの低下を検出する際の基準となる電圧信号である。例えば、電圧Ｖａｃが瞬時値の絶対値でみて７５％よりも下回ることを検出する場合、電圧Ｖａｃが降圧倍率ｂで比較回路Ｃｍｐ２の入力端（－）に印加される場合、しきい値電圧Ｓａｃの振幅は、電圧Ｖａｃの振幅に０．７５ｂを乗算した値に設定される。
なお、電圧Ｖａｃは、理想的な正弦波ではないことがあるので、しきい値電圧Ｓａｃとして、例えば電圧Ｖａｃの１周期分遅延させた降圧電圧波形を用いてもよい。
また、しきい値電圧Ｖｔｈ、Ｓａｃは、電圧Ｖａｃ、Ｅｄ１の降圧に応じて設定されるが、以降においては便宜上、電圧Ｖａｃ、Ｅｄ１を降圧しないものとして説明する。

論理積回路Ａｎｄは、比較回路Ｃｍｐ１の出力信号と比較回路Ｃｍｐ２の出力信号との論理積を示す信号を、フリップフロップ回路Ｄｆ１の入力端Ｄおよびフリップフロップ回路Ｄｆ２の入力端Ｄにそれぞれ供給する。
なお、論理積回路Ａｎｄの出力信号がＨレベルになる場合とは、ＰＦＣ回路１１から出力される電圧Ｅｄ１がしきい値電圧Ｖｔｈよりも低い場合であって、かつ、系統２の電圧Ｖａｃが、しきい値電圧Ｓａｃよりも低い場合である。

比較回路Ｃｍｐ３において入力端（＋）には、しきい値電圧として電圧ゼロが印加され、入力端（－）には、信号Ｅｉｍが供給される。このため、比較回路Ｃｍｐ３の出力信号は、インダクター１２４に流れる電流ＩＬｍ１が負値である場合にＨレベルになり、それ以外の場合にＬレベルになる。このような比較回路Ｃｍｐ３の出力信号は、フリップフロップ回路Ｄｆ１のクロック入力端ＣＫに供給される。

比較回路Ｃｍｐ４において入力端（＋）には、信号Ｅｉｍが供給され、入力端（－）には、しきい値電圧として電圧ゼロが印加される。このため、比較回路Ｃｍｐ４の出力信号は、インダクター１２４に流れる電流ＩＬｍ１が正値である場合にＨレベルになり、それ以外の場合にＬレベルになる。このような比較回路Ｃｍｐ４の出力信号は、フリップフロップ回路Ｄｆ２のクロック入力端ＣＫに供給される。

フリップフロップ回路Ｄｆ１の出力端Ｑからは制御信号Ｇｔ１が出力され、当該制御信号Ｇｔ１はハイサイドトランジスターＱ１１のゲートに供給される。フリップフロップ回路Ｄｆ２の出力端Ｑからは制御信号Ｇｔ２が出力され、当該制御信号Ｇｔ２はローサイドトランジスターＱ１２のゲートに供給される。
なお、フリップフロップ回路Ｄｆ１の出力端Ｑおよびフリップフロップ回路Ｄｆ２の出力端Ｑは、初期状態としてＬレベルにセットされる。

ロジック回路１２５０の電源電圧は、例えば図９や図１０に示されるような構成によって生成することができる。なお、ロジック回路１２５０の電源電圧とは、比較回路Ｃｍｐ１～Ｃｍｐ４、論理積回路Ａｎｄ、フリップフロップ回路Ｄｆ１およびＤｆ２を動作させるために必要な電源の電圧をいう。

図９に示されるように、絶縁型トランス１２６に補助巻線１２６ｂを設けて、当該補助巻線１２６ｂに誘起される交流電圧を、ダイオードＤ２１によって半波整流し、コンデンサー５３によって平滑化して、当該平滑化した電圧を、ロジック回路１２５０の電源電圧として用いる構成としてもよい。
また、図１０に示されるように、補助巻線１２６ｂに誘起される交流電圧を、ダイオードＤ２１によって半波整流し、コンデンサー５３によって平滑化した電圧を、三端子レギュレーターＴ３の入力電圧とし、当該三端子レギュレーターＴ３から出力される定電圧を、ロジック回路１２５０の電源電圧として用いる構成としてもよい。

図９または図１０に示される構成では、ロジック回路１２５０における電源電圧の負側がハイサイドトランジスターＱ１１のソースおよびローサイドトランジスターＱ１２のソースの共通接続点であるノードＮに接続される。このような接続による利点について説明する。

本実施形態のような構成ではなく、次のような構成も可能である。すなわち、Ｎチャネル型のハイサイドトランジスターＱ１１のソースをインダクター１２４の他端に接続し、当該ハイサイドトランジスターＱ１１のドレインをローサイドトランジスターＱ１２のソースに接続する構成も可能である。ただし、このような構成では、ブートストラップ回路が別途必要になるか、３レベル以上の電源電圧が必要になる。
本実施形態のように、ハイサイドトランジスターＱ１１とローサイドトランジスターＱ１２とを同じＮチャネル型として、ソースを共通接続する構成では、制御信号Ｇｔ１、Ｇｔ２を生成するための回路の電源電圧が単一で済むので、構成の簡易化および低コスト化を図ることができる。

ロジック回路１２５０では、電圧Ｅｄ１がしきい値電圧Ｖｔｈよりも高い場合、または、電圧Ｖａｃがしきい値電圧Ｓａｃよりも高い場合、制御信号Ｇｔ１およびＧｔ２はいずれもＬレベルであるので、ハイサイドトランジスターＱ１１およびローサイドトランジスターＱ１２ともにオフである。このため、ハイサイドトランジスターＱ１１およびローサイドトランジスターＱ１２の直列接続である（狭義の）スイッチ部１２５はオフであるので、インダクター１２４に電流は流れず、励磁インダクタンスはＬｍである。また、この場合、ＤＣ／ＤＣコンバーター１２が臨界モードにより、高効率運転となる点は、上述した通りである。

ロジック回路１２５０では、電圧Ｅｄ１がしきい値電圧Ｖｔｈよりも低くなった場合であって、かつ、電圧Ｖａｃがしきい値電圧Ｓａｃよりも低くなった場合、制御信号Ｇｔ１およびＧｔ２はいずれもＨレベルに変化するので、スイッチ部１２５はオンになる。このため、励磁インダクタンスは、インダクタンス切替回路１２３によって半分のＬｍ／２に切り替えられる。この場合、駆動周波数ｆを共振周波数ｆ０よりも低い周波数での駆動によって、ＤＣ／ＤＣコンバーター１２が昇圧動作を実行し、電圧Ｅｄ２を瞬低前と同じように維持する点は、上述した通りである。

電圧Ｅｄ１がしきい値電圧Ｖｔｈよりも高くなった場合、または、電圧Ｖａｃがしきい値電圧Ｓａｃよりも高くなった場合、すなわち瞬低が収まった場合について説明する。この場合に、インダクター１２４に流れる電流を突然に遮断すると、インダクター１２４の両端に過電圧が発生して、他の素子にダメージを与える可能性があるので、自然転流によってオフする構成が好ましい。

具体的には、瞬低が収まった場合、論理積回路Ａｎｄの出力信号がＬレベルになる。この場合に、インダクター１２４に流れる電流ＩＬｍ１が正値であれば、比較回路Ｃｍｐ４の出力信号がＨレベルになる。このため、制御信号Ｇｔ１がＨレベルに維持された状態で制御信号Ｇｔ２がＬレベルに変化するので、図１１の（ａ）に示されるように、ハイサイドトランジスターＱ１１がオンを維持した状態で、ローサイドトランジスターＱ１２がオフに変化する。このため、正値の電流ＩＬｍ１がハイサイドトランジスターＱ１１およびダイオードＤ１２を順に介して流れる。

やがて、電流ＩＬｍ１がゼロになると、比較回路Ｃｍｐ４の出力信号がＨレベルになるので、制御信号Ｇｔ１がＬレベルに変化して、ハイサイドトランジスターＱ１１がオフする。
このように、瞬低が収まった場合において、インダクター１２４に流れる電流ＩＬｍ１が正値であれば、まず、ローサイドトランジスターＱ１２がオフし、図１２に示されるように電流ＩＬｍ１がゼロになったタイミングｔ１で、ハイサイドトランジスターＱ１１がオフする。

また、瞬低が収まって、論理積回路Ａｎｄの出力信号がＬレベルになる場合において、インダクター１２４に流れる電流ＩＬｍ１が負値であれば、比較回路Ｃｍｐ３の出力信号がＨレベルになる。このため、制御信号Ｇｔ２がＨレベルに維持された状態で制御信号Ｇｔ１がＬレベルに変化するので、図１１の（ｂ）に示されるように、ローサイドトランジスターＱ１２がオンを維持した状態で、ハイサイドトランジスターＱ１１がオフに変化する。このため、負値の電流ＩＬｍ１がローサイドトランジスターＱ１２およびダイオードＤ１１を順に介して流れる。

やがて、電流ＩＬｍ１がゼロになると、比較回路Ｃｍｐ４の出力信号がＨレベルになるので、制御信号Ｇｔ２がＬレベルに変化して、ローサイドトランジスターＱ１２がオフする。
このように、瞬低が収まった場合において、インダクター１２４に流れる電流ＩＬｍ１が負値であれば、まず、ハイサイドトランジスターＱ１１がオフし、図１２に示されるように負値の電流ＩＬｍ１がゼロになったタイミングｔ２で、ローサイドトランジスターＱ１２がオフする。

瞬低が収まった場合に、スイッチ部１２５においてハイサイドトランジスターＱ１１およびローサイドトランジスターＱ１２がともにオフすると、ＤＣ／ＤＣコンバーター１２が臨界モードでの高効率運転を再開する。

このようなロジック回路１２５０によれば、電圧Ｖａｃがしきい値電圧Ｓａｃよりも低くなった場合であって、かつ、電圧Ｅｄ１がしきい値電圧Ｖｔｈよりも低くなった場合に、インダクタンス切替回路１２３においてスイッチ部１２５がオンになる。

換言すれば、電圧Ｖａｃがしきい値電圧Ｓａｃよりも低くなった場合であっても、電圧Ｅｄ１がしきい値電圧Ｖｔｈよりも高ければ、すなわち、ＰＦＣ回路１１による電圧調整能力の範囲内であれば、スイッチ部１２５はオンにはならない。
このため、ＤＣ／ＤＣコンバーター１２では、臨界モードで運転されて、高効率で動作が継続する。

なお、瞬低補償期間が経過しても、電圧Ｖａｃがしきい値電圧Ｓａｃよりも高くならない場合、または、電圧Ｅｄ１がしきい値電圧Ｖｔｈよりも高くならない場合、制御装置２０は、ＰＦＣ回路１１およびＤＣ／ＤＣコンバーター１２の動作を停止させる。

また、本実施形態において瞬低補償期間として、系統２の電圧周期の半分程度の期間が想定されており、具体的には、系統２の周波数が５０Ｈｚであれば、１０ミリ秒程度に想定される。

本実施形態におけるロジック回路１２５０によれば、発生した瞬低が収まる場合に、自然転流によってインダクター１２４に流れる電流が遮断されるので、インダクター１２４の両端に過電圧が発生することが抑えられる。このため、過電圧による素子の破損を防止することができる。

なお、実施形態では、比較回路Ｃｍｐ３の入力端（＋）および比較回路Ｃｍｐ４の入力端（－）には、電圧ゼロが印加された構成であったが、この理由は、瞬低が収まる場合に、電流ＩＬｍ１の向きに応じてハイサイドトランジスターＱ１１またはローサイドトランジスターＱ１２の一方をオフさせた後に、電流ＩＬｍ１がゼロになった時点でハイサイドトランジスターＱ１１またはローサイドトランジスターＱ１２の他方をオフさせるためである。
ただし、電流ＩＬｍ１に微小なノイズが乗っていると、ゼロクロス付近でチャタリングを引き起こし、ハイサイドトランジスターＱ１１とローサイドトランジスターＱ１２が誤動作する恐れがある。この予防策として、瞬低が収まる場合に、電流ＩＬｍ１の向きに応じてハイサイドトランジスターＱ１１またはローサイドトランジスターＱ１２の一方をオフさせた後に、電流ＩＬｍ１が絶対値でみてしきい値（第３しきい値）よりも小さくなれば、ハイサイドトランジスターＱ１１またはローサイドトランジスターＱ１２の他方をオフさせ、この後、電流ＩＬｍ１が絶対値でしきい値よりも大きくなっても、ハイサイドトランジスターＱ１１またはローサイドトランジスターＱ１２の双方のオフを維持する構成としてもよい。

本実施形態において瞬低補償期間は、上述したように系統２の電圧周期の半分程度の期間（１０ミリ秒程度）で想定しているので、インダクター１２４の電力容量が小さくて済む。このため、電力変換装置１０の大型化を回避することができる。

一般にインダクターやトランスなどのコイルにおける巻線の断面積は、許容電流値に比例するが、通流期間がごく短時間であれば、瞬時許容電流が適用される。この瞬時許容電流は、１／√Ｔｓ（Ｔｓ：通流期間）に比例するので、通流期間が短ければ、許容電流を大きくとることができ、巻線の断面積を小さくすることができる。
同様にスイッチ部１２５においても、通流期間がごく短時間であれば、電流耐量ではなく、ピーク電流耐量が適用されるので、容量の小さな素子を選定することができる。具体的には、ハイサイドトランジスターＱ１１およびローサイドトランジスターＱ１２として電力容量が小さい素子を選定することができる。

図１３は、インダクタンス切替回路１２３と絶縁型トランス１２６とのサイズを比較するための図である。絶縁型トランス１２６は、コイル巻線１２６２と、磁性材料を成形したＩコア１２６４と、同じく磁性材料を成形したＥコア１２６６と、によって構成される。なお、図１３では、コイル巻線１２６２の巻回状態を判りやすく説明するために平面的に記載されているが、実際には、Ｅコア１２６６のセンター１２６７に、一次側コイルと二次側コイルとが絶縁を保って巻回される。

コイル巻線１２６２には、通常時に定格電流が流れるので、巻線の断面積に十分な大きさが必要になる。これに対してインダクタンス切替回路１２３におけるインダクター１２４では、瞬低補償期間として系統２の電圧周期の半分程度の期間（１０ミリ秒程度）が想定されるので、絶縁型トランス１２６のサイズと比較して数分の１程度で済む。具体的には、インダクター１２４を空芯とした場合、直径が１４ｍｍ程度であり、高さが１４ｍｍ程度であり、巻線が６８程度のコイルになる。
なお、本説明において、インダクター１２４のサイズおよび絶縁型トランス１２６のサイズとは、典型的には外形の容積であるが、コイルの巻線断面積であってもよい。

本実施形態では、ＤＣ／ＤＣコンバーター１２の前段にＰＦＣ回路１１を有するので、当該ＤＣ／ＤＣコンバーター１２は、入力瞬低時における、ごく短時間（系統２の電圧周期の半分程度の期間）で動作すればよい。このため、インダクタンス切替回路１２３の動作時（スイッチ部１２５の投入時）においてＤＣ／ＤＣコンバーター１２の効率低下は問題にならない。

上述した実施形態では、インダクタンス切替回路１２３におけるインダクター１２４とスイッチ部１２５との直列接続体が、絶縁型トランス１２６の一次側に並列接続された構成であったが、絶縁型トランス１２６の二次側に並列接続された構成であってもよい。絶縁型トランス１２６の二次側にインダクタンス切替回路１２３が並列接続される構成においても、スイッチ部１２５の投入条件および開放条件も実施形態と同様である。
また、電流共振形コンバーターであれば、実施形態のように双方向である構成に限られず、単方向の構成であってもよい。図１４は、単方向であって、インダクタンス切替回路１２３におけるインダクター１２４とスイッチ部１２５との直列接続体が、絶縁型トランス１２６の二次側に並列接続された構成の例である。なお、単方向の電流共振形コンバーターでは、双方向の場合と比較して、スイッチング回路と整流回路とを入れ替える必要がないので、絶縁型トランス１２６における二次側の整流回路が、図２におけるトランジスターＱ１５～Ｑ１８から、図１４ではダイオードＤ２５～Ｄ２８に置き換わっている。

１…システム、２…系統（商用電源）、４…負荷、１０…電力変換装置、１１…ＰＦＣ回路、１２…ＤＣ／ＤＣコンバーター（電流共振形コンバーター）、１２０…共振回路、１２１…コンデンサー、１２２…インダクター（第１インダクター）、１２３…インダクタンス切替回路、１２４…インダクター（第２インダクター）、１２５…スイッチ部、１２６…絶縁型トランス、Ｑ１～Ｑ４…トランジスター（スイッチング回路）、Ｑ５～Ｑ８…トランジスター（整流回路）、Ｑ１１…ハイサイドトランジスター、Ｑ１２…ローサイドトランジスター、Ｄ１１…ダイオード（第１ダイオード）、Ｄ１２…ダイオード（第２ダイオード）、１２５０…ロジック回路。

Claims (7)

1. 商用電源から供給される第１電圧を第２電圧に変換するＰＦＣ回路と、
   前記第２電圧を第３電圧に変換する電流共振形コンバーターと、
   を含み、
   前記電流共振形コンバーターは、少なくとも第１インダクター、コンデンサーおよび絶縁型トランスと、前記絶縁型トランスの一次側または二次側に並列に接続されたインダクタンス切替回路と、を含み、
   前記インダクタンス切替回路は、スイッチ部と、前記絶縁型トランスよりもサイズが小さい第２インダクターとの直列接続体を含み、
   前記第１電圧が第１しきい値よりも低くなり、かつ、前記第２電圧が第２しきい値よりも低くなった場合に、所定期間、前記スイッチ部がオンして、上記第３電圧を維持するように制御される
   ことを特徴とする電力変換装置。
   
2. 前記電流共振形コンバーターは、
   スイッチング回路により、直流の前記第１電圧を交流の前記第２電圧に変換し、
   前記第２電圧は、少なくとも前記第１インダクターおよび前記コンデンサーによる共振を経て、前記絶縁型トランスの一次側に供給され、
   整流回路により、前記絶縁型トランスの二次側から出力される交流を整流して、前記第３電圧として出力し、
   前記スイッチ部がオンする場合に、前記第３電圧を維持するように前記スイッチング回路の駆動周波数が制御される
   ことを特徴とする請求項１に記載の電力変換装置。
   
3. 前記スイッチ部は、
   ハイサイドトランジスターと、
   ローサイドトランジスターと、
   ロジック回路と、
   を含み、
   前記直列接続体では、
   前記第２インダクター、前記ハイサイドトランジスターおよび前記ローサイドトランジスターが直列接続され、
   前記ハイサイドトランジスターのソースおよび前記ローサイドトランジスターのソースが接続され、
   前記ロジック回路は、
   前記第１電圧が前記第１しきい値よりも低くなった場合であって、かつ、前記第２電圧が前記第２しきい値よりも低くなった場合に、前記ハイサイドトランジスターおよび前記ローサイドトランジスターをそれぞれオンさせる
   ことを特徴とする請求項１または２に記載の電力変換装置。
   
4. 前記スイッチ部は、
   前記ハイサイドトランジスターのソースからドレインに向かう電流を順方向電流として流す第１ダイオードと、
   前記ローサイドトランジスターのソースからドレインに向かう電流を順方向電流として流す第２ダイオードと、
   を含み、
   前記ロジック回路は、
   前記ハイサイドトランジスターおよび前記ローサイドトランジスターをオンさせた後、 前記第１電圧が前記第１しきい値よりも高くなったときに、または、
   前記第２電圧が前記第２しきい値よりも高くなったときに、
   前記第２インダクターに流れる電流の向きが前記ハイサイドトランジスターにおけるドレインからソースに向かう方向であれば、前記ローサイドトランジスターをオフさせ、
   前記第２インダクターに流れる電流の向きが前記ローサイドトランジスターにおけるドレインからソースに向かう方向であれば、前記ハイサイドトランジスターをオフさせる
   ことを特徴とする請求項３に記載の電力変換装置。
   
5. 前記ロジック回路は、
   前記ローサイドトランジスターをオフさせた後に、前記第２インダクターに流れる電流がゼロになれば、または、第３しきい値よりも小さくなれば、前記ハイサイドトランジスターをオフさせ、
   前記ハイサイドトランジスターをオフさせた後に、前記第２インダクターに流れる電流がゼロになれば、または、前記第３しきい値よりも小さくなれば、前記ローサイドトランジスターをオフさせる
   ことを特徴とする請求項４に記載の電力変換装置。
   
6. 前記ロジック回路では、
   前記ハイサイドトランジスターのソースと前記ローサイドトランジスターのソースとの接続点が、電源電圧の一方に接続される
   ことを特徴とする請求項３、４または５に記載の電力変換装置。
   
7. 前記所定期間は、前記商用電源における電圧周期の半分である
   ことを特徴とする請求項１乃至６のいずれかに記載の電力変換装置。

Images