JP2023070309A - データ転送装置およびデータ転送装置の転送方法 - Google Patents

Abstract

【課題】データ転送装置の消費電力を低減できるようにする。【解決手段】データ転送装置は、データ転送を行い、転送ステータス待ちであることを通知する第１の転送手段１０３と、前記第１の転送手段が転送ステータス待ちであることを通知した場合に、前記第１の転送手段を低電力状態に移行させ、前記転送ステータスの受信処理と前記転送ステータスの受信処理に基づく終了処理を代理する代理手段１１５とを有する。【選択図】図１

Description

本開示は、データ転送装置およびデータ転送装置の転送方法に関する。

半導体集積回路の集積度の向上や処理能力の向上は、消費電力の増大を招き、消費電力の削減対策が必須となっている。近年の半導体集積回路は、データ転送要求を生成するマスタモジュール、データ転送要求に応答するスレーブモジュール、および、データ転送を担うバスシステムを有する。マスタモジュールは、中央演算装置（ＣＰＵ）と動的メモリアクセスコントローラ（ＤＭＡＣ）を有する。スレーブモジュールは、メモリコントローラとスタティックランダムアクセスメモリ（ＳＲＡＭ）モジュールを有する。また、バスシステムは、インターコネクト、ファブリック、またはオンチップネットワークとも呼ばれる。

近年では、マスタモジュールは、その数が１００を超え、且つ数１００ＭＨｚ～数ＧＨｚという高周波数で動作させることが要求される。このような要求を満足させるために、バスシステムを細かいバスシステム部品に分割し、このバスシステム部品をカスケード接続する構成を採用することで、多マスタかつ高周波数動作を可能にしている。一方で、このような構成を採ることで、マスタモジュールからスレーブモジュールまでの間のアクセスレイテンシは、大きくなってしまう。

このカスケード化されたバスシステム構成において、マスタモジュールを省電力化する場合、マスタモジュールの全ての転送が完了した後、マスタモジュール内部がアイドル状態に戻った後に、ソフトウェアを介してクロック信号を遮断するのが一般的である。ただし、この場合、ソフトウェアが介在することで、さらにクロック信号を遮断までに遅延が生じてしまうという課題がある。

特許文献１では、この課題を解決するために、ハードウェアによりバスアクセスの有無を判定し、マスタモジュールであるＤＭＡコントローラ内部のクロック信号を減速または停止することで省電力化を図っている。

特許第４１３６８２２号公報

しかしながら、特許文献１では、バスアクセスが無い場合にクロック信号を遮断するとしているが、昨今のカスケード化されたバスシステムにおいてアクセスレイテンシそのものが増大しているため、クロック信号を遮断できる期間そのものが短くなっている。特に、ライトデータの転送を行うモジュールの場合、ライトデータそのものは末端のスレーブモジュールに到達しているにも関わらず、ライトの完了をマスタモジュールへ通知するライトレスポンス信号を受信するための待ち時間が発生することになる。特許文献１では、このライトレスポンス信号の受信待ちをしている間にもマスタモジュールのクロック信号を遮断することができず、電力を消費することになってしまう。

本開示の目的は、データ転送装置の消費電力を低減できるようにすることである。

データ転送装置は、データ転送を行い、転送ステータス待ちであることを通知する第１の転送手段と、前記第１の転送手段が転送ステータス待ちであることを通知した場合に、前記第１の転送手段を低電力状態に移行させ、前記転送ステータスの受信処理と前記転送ステータスの受信処理に基づく終了処理を代理する代理手段とを有する。

本開示によれば、データ転送装置の消費電力を低減することができる。

情報処理装置の構成例を示す図である。 情報処理装置の一部の構成例を示す図である。 終了処理代理部の構成例を示す図である。 各信号の動作を示すタイミングチャートである。 バスプロトコル信号の一覧を示す図である。 バスプロトコルを示すタイミングチャートである。

以下、図面を参照して、実施形態を説明する。なお、以下の実施形態において示す構成は一例にすぎず、図示された構成に限定されるものではない。

図１は、第１の実施形態による情報処理装置１０の構成例を示す図である。情報処理装置１０は、例えばデジタルカメラシステム用情報処理装置であり、バスシステム１００を有する。バスシステム１００は、複数のバスマスタモジュール（以降、マスタモジュールと称す）からバススレーブモジュール（以降、スレーブモジュールと称す）へのデータ転送を司る。情報処理装置１０は、例えば、システムオンチップと呼ばれる半導体装置である。

情報処理装置１０は、データ転送を司るバスシステム１００を有する。バスシステム１００は、インターコネクト、ファブリック、オンチップネットワークまたはネットワークオンチップと呼ばれる。さらに、情報処理装置１０は、割り込み制御部１０１と、中央処理装置（以下、ＣＰＵと称す）１０２と、ライトＤＭＡＣ１０３と、メモリコントローラ（以下、ＭＥＭＣと称す）１０４と、映像入力処理部１０５と、リードＤＭＡＣ１０６を有する。さらに、情報処理装置１０は、映像出力処理部１０７と、リードＤＭＡＣ１０８と、ライトＤＭＡＣ１０９と、動画処理部１１０と、メモリカードコントローラ１１１と、ＵＳＢコントローラ１１２と、ＲＯＭコントローラ１１３を有する。さらに、情報処理装置１０は、操作ボタン制御部１１４と、終了処理代理部１１５と、終了処理代理部１１６と、全体クロック制御部１２１を有する。

ＤＭＡＣは、ダイレクトメモリアクセスコントローラである。ライトＤＭＡＣ１０３および１０９は、ライトダイレクトメモリアクセスコントローラである。リードＤＭＡＣ１０６および１０８は、リードダイレクトメモリアクセスコントローラである。

ＣＰＵ１０２とライトＤＭＡＣ１０３，１０９とリードＤＭＡＣ１０６，１０８は、マスタモジュールである。ライトＤＭＡＣ１０３，１０９とリードＤＭＡＣ１０６，１０８は、それぞれ、ソフトウェアの介在なく、スレーブモジュールへのデータ転送を行うことができる。ＭＥＭＣ１０４は、スレーブモジュールである。ＭＥＭＣ１０４は、マスタモジュールから受信したデータをＤＲＡＭ１５１へ転送する。

バスシステム１００には、マスタモジュールの一つとして、情報処理装置１０の全体の処理を行うＣＰＵ１０２が接続されている。また、バスシステム１００には、ライトＤＭＡＣ１０３，１０９と、ＭＥＭＣ１０４と、リードＤＭＡＣ１０６，１０８が接続されている。

ＣＭＯＳセンサ１５０は、撮影したデジタルの映像データを出力する。映像入力処理部１０５は、ＣＭＯＳセンサ１５０から映像データを入力し、その映像データをライトＤＭＡＣ１０３に出力する。

ライトＤＭＡＣ１０３は、バスシステム１００およびＭＥＭＣ１０４を介して、ＤＲＡＭ１５１へ映像データを書き込む。リードＤＭＡＣ１０６は、バスシステム１００およびＭＥＭＣ１０４を介して、ＤＲＡＭ１５１に記憶されている映像データを読み出し、その読み出した映像データを映像出力処理部１０７に出力する。映像出力処理部１０７は、その映像データを表示デバイス１５２に表示する。

また、リードＤＭＡＣ１０８は、バスシステム１００およびＭＥＭＣ１０４を介して、ＤＲＡＭ１５１に記憶されている映像データ（静止画データまたは動画データ）を読み出し、読み出した映像データを動画処理部１１０に出力する。動画処理部１１０は、映像データに対して圧縮処理を行い、圧縮処理後の映像データをライトＤＭＡＣ１０９に出力する。ライトＤＭＡＣ１０９は、バスシステム１００およびＭＥＭＣ１０４を介して、圧縮処理後の映像データをＤＲＡＭ１５１に書き込む。

また、バスシステム１００には、メモリカードコントローラ１１１とＵＳＢコントローラ１１２が接続されている。メモリカードコントローラ１１１は、メモリカード１５３に映像データを書き込み、またはメモリカード１５３から映像データを読み出す。ＵＳＢコントローラ１１２は、ＵＳＢケーブルを介して、ＵＳＢデバイス１５４に対して映像データを入出力する。

また、バスシステム１００には、ＲＯＭコントローラ１１３が接続されている。ＲＯＭコントローラ１１３は、ＲＯＭ１５５に記憶されているプログラムコードを読み出す。また、バスシステム１００には、操作ボタン制御部１１４が接続されている。操作ボタン制御部１１４は、デジタルカメラ本体にあるボタン操作を検出および制御する。

終了処理代理部１１５は、ライトＤＭＡＣ１０３に接続されている。終了処理代理部１１５は、ライトＤＭＡＣ１０３によるＤＲＡＭ１５１へのダイレクトメモリアクセス転送が終了したことを示す割り込み信号１１７を割り込み制御部１０１に通知する。

終了処理代理部１１６は、ライトＤＭＡＣ１０９に接続されている。終了処理代理部１１６は、ライトＤＭＡＣ１０９によるＤＲＡＭ１５１へのダイレクトメモリアクセス転送が終了したことを示す割り込み信号１１８を割り込み制御部１０１に通知する。

操作ボタン制御部１１４は、デジタルカメラ本体にあるボタン操作の検出を示すボタン操作検出割り込み信号１１９を割り込み制御部１０１に通知する。割り込み制御部１０１は、これらの割り込み信号１１７～１１９を受けて、ＣＰＵ１０２に対して割り込み信号１２０を通知する。

全体クロック制御部１２１は、情報処理装置１０内の各モジュールに対してクロック信号を供給する。全体クロック制御部１２１は、バスシステム１００に直接接続されるモジュール（ライトＤＭＡＣ１０３および１０９を除く）に対して共通のクロック信号ＳＹＳ＿ＣＬＫを供給する。また、全体クロック制御部１２１は、映像入力処理部１０５に対してクロック信号Ｖ０＿ＣＬＫを供給し、映像出力処理部１０７に対してクロック信号Ｖ１＿ＣＬＫを供給する。クロック信号Ｖ０＿ＣＬＫおよびＶ１＿ＣＬＫは、それぞれ、外部のＣＭＯＳセンサ１５０および表示デバイス１５２と同期したクロック周波数のクロック信号である。

終了処理代理部１１５は、ライトＤＭＡＣ１０３に対してクロック信号ＤＭＡＣ０＿ＣＬＫを供給する。終了処理代理部１１６は、ライトＤＭＡＣ１０９に対してクロック信号ＤＭＡＣ１＿ＣＬＫを供給する。クロック信号ＤＭＡＣ０＿ＣＬＫおよびＤＭＡＣ１＿ＣＬＫは、それぞれ、クロック信号ＳＹＳ＿ＣＬＫに対して、同じ周波数であり、同期関係ではあるが、終了処理代理部１１５および１１６の内部状態により供給が制御される。詳細については後述する。

次に、ライトＤＭＡＣ１０３または１０９によりバスシステム１００を経由して、ＤＲＡＭ１５１へ書き込まれたデータが、リードＤＭＡＣ１０６または１０８により読み出される場合の処理フローを説明する。

一例として、映像入力処理部１０５と動画処理部１１０との間で行われるデータ処理について取りあげる。映像入力処理部１０５は、ＣＭＯＳセンサ１５０から入力されたデジタルデータをライトＤＭＡＣ１０３へ転送する。ライトＤＭＡＣ１０３は、予め決められたＤＲＡＭ１５１上のアドレス空間に対してデジタルデータを書き込むために、バスシステム１００に対してデジタルデータをライトデータとして転送する。これを受けたバスシステム１００は、ライトＤＭＡＣ１０３から送られたアドレスをデコードし、ＤＲＡＭ１５１と接続されるＭＥＭＣ１０４へライトトランザクションを発行する。これを受けたＭＥＭＣ１０４は、ＤＲＡＭ１５１に対して、ＤＲＡＭ１５１固有のプロトコルを介して、アドレスを指定し、メモリ領域へ書き込みを行う。

一方、動画処理部１１０は、ＤＲＡＭ１５１に書き込まれたデジタルデータに対して、回転等の処理を施す必要がある。そのため、リードＤＭＡＣ１０８は、バスシステム１００およびＭＥＭＣ１０４を介して、ＤＲＡＭ１５１に書き込まれたデジタルデータを読み出す。

ライトＤＭＡＣ１０３が、ＤＲＡＭ１５１に対して予め決められたデータ転送量の転送を完了すると、ライトＤＭＡＣ１０３の代理として、終了処理代理部１１５は、割り込み信号１１７をアサートする。この終了処理代理部１１５の詳細な挙動については後述する。

ＣＰＵ１０２は、この割り込み信号１１７を受けて、リードＤＭＡＣ１０６に対して起動を指示する。リードＤＭＡＣ１０８は、これを受けて、ＤＲＡＭ１５１上のアドレス空間に対して、デジタルデータを読み出すために、バスシステム１００に対して、デジタルデータをリードデータとして転送する。

上記のように、ライトＤＭＡＣ１０３とリードＤＭＡＣ１０８の間でデータの欠落なく、データ転送を実現する必要がある。そのためには、ライトＤＭＡＣ１０３によるＤＲＡＭ１５１への書き込みが完全に完了した後に、リードＤＭＡＣ１０８によるＤＲＡＭ１５１に対する読み出しを開始しなくてはならない。例えば、書き込んだ順番とは逆の順番で読み出すような場合には、特に、「読み出しによる書き込みの追い越し違反」が発生する可能性が高くなる。この違反を抑制するために、ライトＤＭＡＣ１０３は、ライトデータの転送が完全に完了した後に、割り込み信号１１７をアサートする必要がある。

バスシステム１００と各マスタモジュール、およびバスシステムと各スレーブモジュールは、共通のバスプロトコルで接続されている。図５を参照し、本実施形態で使用するバスプロトコルを説明する。アドレスとデータを分離し、独立して転送することのできるスプリットトランザクションバスを採用している。チャネルには、ライトアドレスチャネル、ライトデータチャネル、ライトレスポンスチャネル、リードアドレスチャネル、リードデータチャネルが存在し、それらの出力ソースはそれぞれ異なる。

例えば、リードアドレスチャネルでは、マスタモジュールがスレーブモジュールに対して、リード先のアドレスとそのアドレスからのバースト長をそれぞれ「リードアドレス信号」と「リードバースト長信号」として送信する。リードデータチャネルでは、スレーブモジュールがマスタモジュールに対して、先行して送信済みのリードアドレスに対するリードデータを「リードデータ信号」として送信する。

例えば、ライトアドレスチャネルでは、マスタモジュールがスレーブモジュールに対して、ライト先のアドレスとそのアドレスからのバースト長をそれぞれ「ライトアドレス信号」と「ライトバースト長信号」として送信する。ライトデータチャネルでは、マスタモジュールがスレーブモジュールに対して、先行して送信済みのアドレスに対するライトデータを「ライトデータ信号」として送信する。一方で、ライトレスポンスチャネルは、ライトデータチャネルで送信されたライトデータがスレーブモジュールへ到達したことをマスタモジュールへ通知するためのものであり、スレーブモジュールが「ライトレスポンス信号」として送信する。

各チャネルの基本動作は共通であり、それぞれのチャネル内の信号は３つの属性（データ、有効信号、許可信号）に分類される。前述した「ライトアドレス信号」と「ライトレスポンス信号」などは、“データ”という属性である。この“データ”を送信する制御信号として“有効信号”がある。必ず“データ”の属性の信号と“有効信号”の属性の信号の入出力方向（ソース）は同一である。一方で、“許可信号”は、その反対の入出力方向となる。

図６のタイミングチャートを用いて、これらの属性の挙動を説明する。有効信号と許可信号は１ビットの信号であり、データは１ビット以上のビット幅を持つ信号である。データを送信する送信側のモジュールは、有効信号に１をセットし、データに送信したい情報をセットする。このとき、受信側のモジュールは、データを受信できる場合には許可信号に１をセットし、そうでない場合には許可信号に０をセットする。受信側のモジュールは、有効信号と許可信号が共に１の時刻Ｔ５３～Ｔ５５，Ｔ５７～Ｔ６０に、データを内部に取り込む。また、有効信号と許可信号のいずれかが０になる時刻Ｔ５０～Ｔ５２，Ｔ５６，Ｔ６１～Ｔ６２では、データの授受は成立せず、送信側のモジュールは、データを保持状態とする。この有効信号と許可信号のやりとりを、以降、ハンドシェイクという表現を用いる。

スプリットトランザクションバスにおいては、各チャネルは、独立して制御されることにはなるが、個々のアドレスに着目すれば、一定の順番になるはずである。例えば、リードについては、リードアドレスチャネル、リードデータチャネルの順番で、転送が行われる。ライトについては、ライトアドレスチャネル、ライトデータチャネル、ライトレスポンスチャネルの順番で、転送が行われる。

前述した「読み出しによる書き込みの追い越し違反」を抑制するために、ライトＤＭＡＣが発行したライト転送が完全にスレーブモジュールに到達したことを知ることができるライトレスポンスチャネルが用いられる。ライトＤＭＡＣは、予め決められたデータ転送量のＤＭＡ転送（ダイレクトメモリアクセス転送）において、最後のトランザクションに対するライトレスポンスチャネルを受信完了した後に、割り込み信号をアサートすることで対処できる。ただし、このバスプロトコルは、あくまで一例であり、本実施形態の構成を制限するものではない。

図２は、図１の全体構成から１つのライトＤＭＡＣ１０３と１つのリードＤＭＡＣ１０８との間でのデータ転送を行う部分を抜粋した構成を示す図である。ここでも、バスシステム１００と各マスタモジュール、およびバスシステムと各スレーブモジュールは、図５と図６で説明した共通のバスプロトコルで接続されている。図２において、図１と同じ機能モジュールや信号に関しては、同じ符号を付し、説明を省略する。

ライトＤＭＡＣ１０３は、ライト専用のインターフェースしか持たず、ライトアドレスチャネルとライトデータチャネルとライトレスポンスチャネルのみでバスシステム１００に接続されている。また、リードＤＭＡＣ１０８は、リード専用のインターフェースしか持たず、リートアドレスチャネルとリードデータチャネルでバスシステム１００に接続されている。ＭＥＭＣ１０４は、ライトリード兼用のため、ライトアドレスチャネルとライトデータチャネルとライトレスポンスチャネルとリートアドレスチャネルとリードデータチャネルでバスシステム１００に接続されている。

ライトＤＭＡＣ１０３は、予め決められたデータ転送量のＤＭＡ転送がライトデータチャネルにおいて完了した後に、全ライトデータ転送終了信号２０４と残りライトレスポンス数信号３１５を終了処理代理部１１５へ出力する。あくまでライトデータチャネルにおいて完了しているだけなので、ライトレスポンスチャネルは、まだ完了しているとは限らない。

終了処理代理部１１５は、主に、この全ライトデータ転送終了信号２０４がアサートされた後に、残りライトレスポンス数信号３１５で示された数のライトレスポンスチャネルの転送を完了させるために動作する。終了処理代理部１１５は、ライトＤＭＡＣ１０３のライトレスポンスチャネルを乗っ取るために、バスシステム１００からライトＤＭＡＣ１０３へ出力されるライトレスポンス有効信号２００とライトレスポンス信号２０１をスヌープして入力する。また、終了処理代理部１１５は、ライトＤＭＡＣ１０３が出力するＤＭＡＣライトレスポンス許可信号２０３を受け取る。そして、終了処理代理部１１５は、ＤＭＡＣライトレスポンス許可信号２０３をそのまま出力するか、もしくは終了処理代理部１１５内の処理で置き換えるかを選択し、正式なライトレスポンス許可信号２０２としてバスシステム１００へ出力する。終了処理代理部１１５は、ライトＤＭＡＣ１０３による予め決められた転送量のＤＭＡ転送に対するライトデータチャネルが完了した時点の、残りのライトレスポンスチャネルに対するライトレスポンス許可信号２０２を乗っ取る。終了処理代理部１１５は、それ以外では、ライトＤＭＡＣ１０３からのＤＭＡＣライトレスポンス許可信号２０３をそのままライトレスポンス許可信号２０２としてバスシステム１００へ出力する。詳細な回路構造と挙動については後述する。

また、終了処理代理部１１５は、ライトＤＭＡＣ１０３に対して、クロック信号ＤＭＡＣ０＿ＣＬＫを供給する。具体的には、終了処理代理部１１５は、入力されるクロック信号ＳＹＳ＿ＣＬＫを基準として、予め決められた転送量のＤＭＡ転送における全てのライトデータチャネルが完了したら、クロック信号ＤＭＡＣ０＿ＣＬＫを供給遮断する。これにより、ライトＤＭＡＣ１０３は、クロック信号ＤＭＡＣ０＿ＣＬＫが供給されない省電力状態に入ったことになると同時に、以降の処理（ライトレスポンスチャネルのハンドシェイクや割り込み制御）については行えないことになる。そこで、終了処理代理部１１５は、以降の処理をライトＤＭＡＣ１０３に成り代わって制御する。また、終了処理代理部１１５は、ライトレスポンスチャネルの転送が全て終わった時点で、割り込み信号１１７を割り込み制御部１０１へ出力する。

図３は、終了処理代理部１１５の内部構成例を示すブロック図である。図３において、図２と同じ機能モジュールや信号に関しては同じ符号を付し、説明を省略する。終了処理代理部１１５は、割り込み生成代理部３００と、ライトレスポンス処理部３０１と、クロック制御部３０２と、許可信号選択部３０３を有する。

ライトレスポンス処理部３０１は、まず、ライトＤＭＡＣ１０３からの全ライトデータ転送終了信号２０４を受けてから、ライトＤＭＡＣ１０３の終了処理を代理するために、ライトレスポンス切り替え信号３０８に１をセットする。なお、ライトレスポンス処理部３０１が代理出力する代理ライトレスポンス許可信号３０４は、簡単のために、常に１とする。

ライトレスポンス処理部３０１は、残りライトレスポンス数信号３１５で示された処理すべきライトレスポンスチャネルの転送数を把握し、その後、バスシステム１００から出力されるライトレスポンス有効信号２００が１になるサイクル数をカウントする。また、ライトレスポンス処理部３０１は、ライトレスポンス有効信号２００が１になったときのライトレスポンス信号２０１をみて、エラーが無いかをチェックする。このカウント値が残りライトレスポンス数信号３１５で示された回数と一致すると、ライトレスポンス処理部３０１は、最終ライトレスポンス終了通知３０６をアサートし、クロックイネーブル信号３０５に０をセットする。

許可信号選択部３０３は、ライトＤＭＡＣ１０３から出力されるＤＭＡＣライトレスポンス許可信号２０３とライトレスポンス処理部３０１から出力される代理ライトレスポンス許可信号３０４をライトレスポンス切り替え信号３０８で切り替える。許可信号選択部３０３は、ライトレスポンス切り替え信号３０８が０の場合には、ＤＭＡＣライトレスポンス許可信号２０３を正式なライトレスポンス許可信号２０２としてバスシステム１００へ出力する。また、許可信号選択部３０３は、ライトレスポンス切り替え信号３０８が１の場合には、代理ライトレスポンス許可信号３０４を正式なライトレスポンス許可信号２０２としてバスシステム１００へ出力する。

クロック制御部３０２は、ライトレスポンス処理部３０１から出力されるクロックイネーブル信号３０５の値に従って、クロック信号ＳＹＳ＿ＣＬＫを基準に、クロック信号ＤＭＡＣ０＿ＣＬＫの供給または停止を制御する。具体的には、クロック制御部３０２は、クロックイネーブル信号３０５が０のときには、クロック信号ＤＭＡＣ０＿ＣＬＫを停止する。

割り込み生成代理部３００は、ライトＤＭＡＣ１０３の代わりに最終ライトレスポンス終了通知３０６を受けて、割り込み信号１１７をアサートする。また、割り込み要因として正常終了か異常終了かをライトレスポンス信号２０１をデコードすることにより決定し、要因レジスタ（不図示）として状態を保持する。この要因レジスタは、ＣＰＵ１０２からバス経由（不図示）で読み出すこともできるし、クリアすることもできる。この要因レジスタのＯＲ論理が割り込み信号となる。また、終了処理代理部１１５を使用しない場合も考慮し、割り込み生成代理部３００の内部にはセレクタがあり、セレクタは、ライトＤＭＡＣ割り込み信号２０６を選択できるようになっている。終了処理代理部１１５を使用するかどうかは、内部の設定レジスタ（不図示）の値で決定され、これもＣＰＵ１０２から設定が可能である。なお、図１で説明した終了処理代理部１１６も、終了処理代理部１１５と同様の構成である。

図４は、図２と図３の構成におけるライトＤＭＡＣ１０３および終了処理代理部１１５の動作を示すタイミングチャートである。本実施形態では、説明を簡単にするために、ライトＤＭＡＣ１０３が３２個のワードデータを８回のバーストトランザクションで分割して発行するシンプルな例となっている。ライトＤＭＡＣ１０３は、１回のトランザクションあたり４バースト固定の転送を行っている。ライトＤＭＡＣ１０３は、時刻Ｔ２～Ｔ９では、ライトアドレスチャネルを使用し、８回のアドレス発行（Ａ０～Ａ７）を行っている。図６で説明したように、ライトアドレス有効信号とライトアドレス許可信号が共に１のときに、ライトアドレス信号とライトバース長信号がスレーブモジュールに取り込まれる。

ここで、マスタモジュールであるライトＤＭＡＣ１０３は、送信されたライトアドレスに対応するライトデータを、ライトデータチャネルを用いて送信する。スレーブモジュールは、ライトアドレスを取り込んだ後、ライトデータの受信準備ができると、時刻Ｔ４～Ｔ１５で、ライトデータ許可信号をアサートする。時刻Ｔ４～Ｔ７では、最初のライトアドレスＡ０に対する４バースト転送分のデータＤ０（０）、Ｄ０（１）、Ｄ０（２）、Ｄ０（３）が送信される。ライトデータのスレーブモジュールへの到達が完了すると、次に、スレーブモジュール側からライトレスポンス信号２０１が送出される。時刻Ｔ１１では、最初のライトアドレスＡ０に対するライトレスポンス信号２０１は、ＯＫ０としてスレーブモジュールにより出力される。ここで、ＯＫ０は、最初のライトアドレスＡ０に対するライトデータ処理に問題が無く、データＤ０（０）、Ｄ０（１）、Ｄ０（２）、Ｄ０（３）がスレーブモジュールへ到達したことを示している。ただし、ライトＤＭＡＣ１０３は、バス上の転送性能を向上させるために、ライトデータのスレーブモジュールへの到達を確認することなく、次のライトアドレスを発行する。

時刻Ｔ１２～Ｔ１５では、ライトＤＭＡＣ１０３は、上記と同様の転送を続け、最後のライトアドレスＡ７に対する４バーストのライトデータＤ７（０）、Ｄ７（１）、Ｄ７（２）、Ｄ７（３）を転送する。最後のデータＤ７（３）まで転送を完了し終わると、時刻Ｔ１５では、全ライトデータ転送終了信号２０４がライトＤＭＡＣ１０３によりアサートされる。終了処理代理部１１５がこれを受けて、ライトレスポンス切り替え信号３０８が１にセットされ、ライトレスポンス信号２０１のハンドシェイク処理がライトＤＭＡＣ１０３から終了処理代理部１１５へ移譲される。ライトレスポンス許可信号２０２は、代理ライトレスポンス許可信号３０４の値が出力される。ただし、図４のタイミングチャートでは、ライトレスポンス許可信号２０２は、ＤＭＡＣライトレスポンス許可信号２０３と同じ状態であるため、信号そのものは変化していない。

また、全ライトデータ転送終了信号２０４がアサートされると、クロックイネーブル信号３０５が０へセットされる。この値が０の時刻Ｔ１６以降では、終了処理代理部１１５は、入力されるクロック信号ＳＹＳ＿ＣＬＫを遮断して、停止したクロック信号ＤＭＡＣ０＿ＣＬＫをライトＤＭＡＣ１０３へ出力する。

この状態で、ライトＤＭＡＣ１０３のライトデータ転送が全て完了し、ライトレスポンスチャネルの処理のみが残っていることとなる。この残っているライトレスポンスの処理を終了処理代理部１１５が代理することになる。

終了処理代理部１１５の中のライトレスポンス処理部３０１は、全ライトデータ転送終了信号２０４がアサートされたときに、残りライトレスポンス数信号３１５を参照し、処理すべきライトレスポンスのハンドシェイク回数を調べる。時刻Ｔ１５では、ライトアドレスＡ６とＡ７の２回分のライトレスポンスが残っている。時刻Ｔ１８，Ｔ１９では、ライトアドレスＡ６とライトアドレスＡ７に対するライトレスポンス信号ＯＫ６とＯＫ７がバスシステム１００から送信される。すると、時刻Ｔ１９では、ライトレスポンス処理部３０１は、最終ライトレスポンス終了通知３０６をアサートする。これにより、時刻Ｔ２０では、割り込み生成代理部３００は、ライトレスポンスチャネルを含む全てのトランザクション処理が完了したということで、割り込み信号１１７を割り込み制御部１０１に対してアサートする。

図４のタイミングチャートに記載はしていないが、ＣＰＵ１０２は、この割り込み信号１１７を受けて、リードＤＭＡＣ１０８を起動する。全てのライトレスポンスチャネルの転送が完了しているため、リードによる追い越しは抑制できる。

なお、終了処理代理部１１５内のクロック制御部３０２には、クロック信号ＤＭＡＣ０＿ＣＬＫの遮断を無効化するレジスタ（不図示）がある。クロック信号ＤＭＡＣ０＿ＣＬＫが遮断されているライトＤＭＡＣ１０３について再度転送を行わせる場合には、上記のレジスタにより、ライトＤＭＡＣ１０３への処理を可能な状態にする。また、ライトＤＭＡＣ１０３は、ライトレスポンス待ち状態になっているため、必ず再転送の際には、全部、もしくは一部をリセットする必要がある。

以上説明したように、終了処理代理部１１５は、ライトチャネルの転送が全て完了した後に、回路規模の大きいライトＤＭＡＣ１０３のクロック信号ＤＭＡＣ０＿ＣＬＫを止める。そして、機能を限定した回路規模の小さい終了処理代理部１１５が残りのライトレスポンスチャネルの処理と割り込み制御のみを行う。これにより、情報処理装置１０は、ＤＭＡ転送の終盤のライトレスポンスチャネルの転送中の省電力化を図ることができる。

情報処理装置１０内に大量にあるライトＤＭＡＣのそれぞれに終了処理代理部を持たせるのではなく、終了処理代理部を共有してもよい。また、本実施形態では、ライトＤＭＡＣに対するクロック信号の遮断を例に挙げたが、これに限定されない。例えば、クロック周波数を下げたり、または電源遮断してもよい。特に、情報処理装置１０は、ライトＤＭＡＣの外部で処理を代理させているため、比較的簡単にライトＤＭＡＣについての電源遮断化が可能となる。

以上のように、情報処理装置１０は、データ転送装置である。以下、情報処理装置１０のデータ転送方法を説明する。ライトＤＭＡＣ１０３は、転送部であり、時刻Ｔ２～Ｔ１５で、ＤＲＡＭ１５１に複数のライトデータの転送を行い、時刻Ｔ１５で、全ライトデータ転送終了信号２０４を終了処理代理部１１５に通知する。全ライトデータ転送終了信号２０４は、転送ステータス待ちであることを示す信号である。転送ステータスは、ライトデータの転送に対するライトレスポンス信号２０１である。

終了処理代理部１１５は、ライトＤＭＡＣ１０３が全ライトデータ転送終了信号２０４を通知した場合、ライトＤＭＡＣ１０３を低電力状態に移行させ、ライトレスポンス信号２０１の受信処理とライトレスポンス信号２０１の受信処理に基づく終了処理を代理する。

時刻Ｔ１６では、終了処理代理部１１５は、ライトＤＭＡＣ１０３に供給するクロック信号ＤＭＡＣ０＿ＣＬＫと電源電圧の少なくともいずれかを制御することにより、ライトＤＭＡＣ１０３を低電力状態に移行させる。例えば、終了処理代理部１１５は、クロック信号ＤＭＡＣ０＿ＣＬＫの停止と、クロック信号ＤＭＡＣ０＿ＣＬＫの周波数の低下と、ライトＤＭＡＣ１０３に供給する電源電圧の遮断の少なくともいずれかを行う。これにより、終了処理代理部１１５は、ライトＤＭＡＣ１０３を低電力状態に移行させる。

ライトＤＭＡＣ１０３は、データ転送によりＤＲＡＭ（記憶部）１５１にライトデータを書き込む。終了処理代理部１１５の終了処理は、例えば、時刻Ｔ１９で、割り込み信号１１７をアサートする処理である。割り込み信号１１７がアサートされた場合に、リードＤＭＡＣ１０８が起動される。リードＤＭＡＣ１０８は、転送部であり、データ転送によりＤＲＡＭ１５１からリードデータを読み出す。

本実施形態によれば、情報処理装置１０は、終了処理代理部１１５を設けることにより、ライトＤＭＡＣ１０３を低電力状態に移行させることができるので、消費電力を低減することができる。

（その他の実施形態）
本開示は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

説明した実施形態は、本開示の原理、実際の適用例を説明し、他の当業者が本開示を理解できるようにするために説明したものである。様々な変更が施された他の実施形態が、特定の用途に適していることがあり得るが、それらは本開示の範囲内に含まれるものである。

１０ 情報処理装置、１００ バスシステム、１０１ 割り込み制御部、１０２ 中央処理装置（ＣＰＵ）、１０３ ライトＤＭＡＣ、１０４ メモリコントローラ（ＭＥＭＣ）、１０５ 映像入力処理部、１０６ リードＤＭＡＣ、１０７ 映像出力処理部、１０８ リードＤＭＡＣ、１０９ ライトＤＭＡＣ、１１０ 動画処理部、１１１ メモリカードコントローラ、１１２ ＵＳＢコントローラ、１１３ ＲＯＭコントローラ、１１４ 操作ボタン制御部、１１５ 終了処理代理部、１１６ 終了処理代理部、１２１ 全体クロック制御部、１５０ ＣＭＯＳセンサ、１５１ ＤＲＡＭ、１５２ 表示デバイス、１５３ メモリカード、１５４ ＵＳＢデバイス、１５５ ＲＯＭ

Claims (10)

1. データ転送を行い、転送ステータス待ちであることを通知する第１の転送手段と、
   前記第１の転送手段が転送ステータス待ちであることを通知した場合に、前記第１の転送手段を低電力状態に移行させ、前記転送ステータスの受信処理と前記転送ステータスの受信処理に基づく終了処理を代理する代理手段と
   を有することを特徴とするデータ転送装置。
2. 前記第１の転送手段は、ライトデータの転送を行い、
   前記転送ステータスは、前記ライトデータの転送に対するライトレスポンス信号であることを特徴とする請求項１に記載のデータ転送装置。
3. 前記転送ステータス待ちであることを通知することは、ライトデータ転送終了信号を通知することであることを特徴とする請求項２に記載のデータ転送装置。
4. 前記第１の転送手段は、複数のライトデータの転送を行い、
   前記転送ステータス待ちであることを通知することは、全ライトデータ転送終了信号を通知することであることを特徴とする請求項３に記載のデータ転送装置。
5. 前記代理手段は、前記第１の転送手段に供給するクロック信号と電源電圧の少なくともいずれかを制御することにより、前記第１の転送手段を低電力状態に移行させることを特徴とする請求項１～４のいずれか１項に記載のデータ転送装置。
6. 前記代理手段は、前記第１の転送手段に供給するクロック信号の停止と、前記第１の転送手段に供給するクロック信号の周波数の低下と、前記第１の転送手段に供給する電源電圧の遮断の少なくともいずれかにより、前記第１の転送手段を低電力状態に移行させることを特徴とする請求項５に記載のデータ転送装置。
7. 前記終了処理は、割り込み信号をアサートする処理であることを特徴とする請求項１～６のいずれか１項に記載のデータ転送装置。
8. 前記終了処理は、割り込み信号をアサートする処理であり、
   前記第１の転送手段は、データ転送により記憶手段にライトデータを書き込み、
   データ転送により前記記憶手段からリードデータを読み出す第２の転送手段をさらに有し、
   前記割り込み信号がアサートされた場合に、前記第２の転送手段が起動されることを特徴とする請求項２～４のいずれか１項に記載のデータ転送装置。
9. 前記第１の転送手段と前記第２の転送手段は、それぞれ、ダイレクトメモリアクセスコントローラであることを特徴とする請求項８に記載のデータ転送装置。
10. 第１の転送手段が、データ転送を行い、転送ステータス待ちであることを通知する第１の転送ステップと、
    代理手段が、前記第１の転送手段が転送ステータス待ちであることを通知した場合に、前記第１の転送手段を低電力状態に移行させ、前記転送ステータスの受信処理と前記転送ステータスの受信処理に基づく終了処理を代理する代理ステップと
    を有することを特徴とするデータ転送装置の転送方法。

Images