JP2023064972A - インピーダンス整合装置、及び処理装置 - Google Patents

インピーダンス整合装置、及び処理装置 Download PDF

Info

Publication number
JP2023064972A
JP2023064972A JP2021175466A JP2021175466A JP2023064972A JP 2023064972 A JP2023064972 A JP 2023064972A JP 2021175466 A JP2021175466 A JP 2021175466A JP 2021175466 A JP2021175466 A JP 2021175466A JP 2023064972 A JP2023064972 A JP 2023064972A
Authority
JP
Japan
Prior art keywords
impedance matching
circuit
frequency power
signal
photocoupler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021175466A
Other languages
English (en)
Other versions
JP7353609B2 (ja
Inventor
邦夫 小島
Kunio Kojima
正興 田中
Masaoki Tanaka
敦志 今井
Atsushi Imai
定雄 森
Sadao Mori
芳彦 立和名
Yoshihiko Tatewana
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Denso Corp
Kyosan Electric Manufacturing Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Denso Corp
Kyosan Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd, Denso Corp, Kyosan Electric Manufacturing Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2021175466A priority Critical patent/JP7353609B2/ja
Publication of JP2023064972A publication Critical patent/JP2023064972A/ja
Application granted granted Critical
Publication of JP7353609B2 publication Critical patent/JP7353609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Plasma Technology (AREA)

Abstract

Figure 2023064972000001
【課題】インピーダンス整合の実施と不実施とを切り替える回路に対する信号の変動を抑制する。
【解決手段】インピーダンス整合装置は、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合回路を有するインピーダンス整合装置であって、インピーダンス整合回路を制御する制御回路と、フォトカプラを有し、外部からフォトカプラを介して伝達された信号に基づいて制御回路の動作と非動作とを切り替える切替回路と、切替回路が実装された回路基板と、インピーダンス整合回路を収容する導電性の筐体と、筐体に設けられ、回路基板を支持する非導電性のスタット、フォトカプラの出力端子とグランドとの間に配置されたコンデンサと、を備える。
【選択図】図1

Description

本発明は、インピーダンス整合装置、及び処理装置に関する。
従来、高周波電源装置と負荷との間にインピーダンス整合装置を配置し、高周波電源装置から負荷に対して高周波電力を供給する技術がある(例えば、特許文献1)。高周波電源装置は、高周波電力を連続的、又は周期的に出力する。インピーダンス整合装置は、高周波電力が出力される期間にインピーダンス整合を行う。
特開2010-41558号公報
インピーダンス整合装置は、高周波電力が周期的に出力される場合に、高周波電力が出力される期間と出力されない期間とで、インピーダンス整合の実施と不実施とを切り替えてもよい。ここで、インピーダンス整合装置では、高周波電力を連続的、又は周期的に出力する場合の双方において、インピーダンス整合の実施と不実施とを切り替える切替回路に対する信号が高周波電力の影響を受けて変動すると、インピーダンス整合が不良となる場合がある。
また、インピーダンス整合装置では、回路構成によっては、切替回路の回路基板のグランドパターンに、負荷から高周波電源装置へのリターン電流が流れ込む場合がある。かかる場合、インピーダンス整合装置では、切替回路における基準電位の変動により、切替回路に対する信号が変動して、インピーダンス整合が不良となる場合がある。
本発明は、インピーダンス整合の実施と不実施とを切り替える回路に対する信号の変動を抑制するインピーダンス整合装置、及び処理装置を提供することを目的とする。
本発明の態様に従えば、高周波電源と負荷とのインピーダンスを整合するインピーダンス整合回路を有するインピーダンス整合装置であって、インピーダンス整合回路を制御する制御回路と、フォトカプラを有し、外部からフォトカプラを介して伝達された信号に基づいて制御回路の動作と非動作とを切り替える切替回路と、切替回路が実装された回路基板と、インピーダンス整合回路を収容する導電性の筐体と、筐体に設けられ、回路基板を支持する非導電性のスタットと、フォトカプラの出力端子とグランドとの間に配置されたコンデンサと、を備える、インピーダンス整合装置が提供される。
本発明の態様に従えば、上記態様のインピーダンス整合装置と、インピーダンス整合装置を介して供給された高周波電力に基づきプラズマを発生させるプラズマ装置と、を有する、処理装置が提供される。
本発明の態様によれば、インピーダンス整合の実施と不実施とを切り替える回路に対する信号の変動を抑制できる。
実施形態に係るインピーダンス整合装置、及び処理装置を有するプラズマ処理システムの構成例を示す図である。 実施形態に係る回路基板の構成例を示す図である。 従来技術に係るリターン電流の流れの例を説明する図である。 本実施形態に係るリターン電流の流れの例を説明する図である。 フォトカプラの出力信号の波形データの例を示す図である。 フォトカプラの出力信号の波形データの例を示す図である。
以下、本発明の実施形態について図面を参照して説明する。本発明は、以下で説明する実施形態に限定されない。また、図面は、実施形態の説明のために、一部を大きく又は強調して、或いは一部を簡略化して表しており、実際の構造又は形状、縮尺等が異なる場合がある。実施形態において、「接続」は、電気的な接続を意味する。従って、「接続」は、「直接的に」等と記載しない限り、直接的に接続される状態に加えて、間接的に接続される状態を含む。間接的に接続される状態とは、例えば、配線、抵抗、ダイオード、トランジスタ、及びスイッチング素子等の素子や、ねじ、及びステー等の金属材料を介して間接的に接続される状態を指す。
図1は、実施形態に係るインピーダンス整合装置、及び処理装置を有するプラズマ処理システムの構成例を示す図である。図1に示すように、プラズマ処理システム1は、高周波電源装置2と、処理装置3とを有する。これらのうち、処理装置3は、プラズマ装置4と、インピーダンス整合装置5とを有する。なお、プラズマ装置4は、「負荷」の一例である。
高周波電源装置2は、高周波の電力(以下、「高周波電力」と呼ぶ場合がある)Wを、インピーダンス整合装置5を介してプラズマ装置4に供給する。高周波電源装置2は、同軸ケーブルC1を介してインピーダンス整合装置5と接続される。高周波電源装置2は、同軸ケーブルC1を介して高周波電力Wをインピーダンス整合装置5に出力する。具体的には、高周波電源装置2は、出力端子2aと、グランド端子2bとを備える。出力端子2aとグランド端子2bとは、同軸ケーブルC1を介してインピーダンス整合装置5と接続される。グランド端子2bは、グランド(GND)と接続される。高周波電源装置2は、出力端子2aから高周波電力Wを出力する。
高周波電源装置2における高周波電力Wの出力に関しては、例えば、連続運転モードとパルス運転モードとにより実現する。連続運転モードは、高周波電力Wを連続的に出力するモードである。パルス運転モードは、高周波電力Wを所定の周期Tで出力するモードである。すなわち、パルス運転モードは、高周波電力Wを出力する期間と、高周波電力Wを出力しない期間とを、所定の周期Tで切り替えるモードである。ここで、高周波電力Wの周波数f1は、例えば、13.56MHzである。パルス運転モードにおける高周波電力Wの周期Tの周波数f2(1/T)は、周波数f1よりも低い周波数であって、例えば数kHz~数十kHzである。高周波電源装置2の出力インピーダンスR1は、例えば、50Ωである。
プラズマ装置4は、高周波電源装置2からの高周波電力Wの供給によりプラズマを発生させる。そして、プラズマ装置4は、発生させたプラズマを用いて所定の処理を行う。所定の処理は、例えば、基板やウェハのレジスト膜をアッシング(剥離)する、いわゆるドライエッチング等が挙げられるが、プラズマを用いた処理であればどのような処理でもよい。
プラズマ装置4は、第1電極4aと、第2電極4bとを備える。第1電極4aと第2電極4bとのそれぞれは、インピーダンス整合装置5と接続される。第1電極4aと第2電極4bとには、高周波電源装置2からインピーダンス整合装置5を介して高周波が印加される。プラズマ装置4は、第1電極4aと第2電極4bとの間に高周波が印加されると、プラズマ装置4内のチャンバ内にプラズマを発生させる。プラズマ装置4で発生されるプラズマは、容量結合型プラズマ(CCC:Capacitive Coupled Plasma)であってもよいし、誘導結合型プラズマ(ICP:Inductive Coupled Plasma)であってもよい。
インピーダンス整合装置5は、高周波電源装置2の出力インピーダンスR1と、プラズマ装置4の入力インピーダンスR2とを整合する。インピーダンス整合装置5は、同軸コネクタ10と、第1接続部11と、第2接続部12と、筐体13と、インピーダンス整合回路14と、第1出力端子15と、第2出力端子16とを備える。加えて、インピーダンス整合装置5は、回路基板17と、第3接続部18と、第4接続部19と、位相検出回路20と、切替回路21と、制御回路22と、スタット23とを備える。
同軸コネクタ10は、同軸ケーブルC1の同軸コネクタ(不図示)と嵌合する構造を有する。例えば、同軸コネクタ10は、中心導体10aと、外部導体10bとを有する。中心導体10aは、軸方向に延在する導体である。また、中心導体10aは、外部導体10bに対して絶縁されている。外部導体10bは、第1外部導体10cと、第2外部導体10dとを備える。第1外部導体10cは、中心導体10aを同心円状に囲うように配置された筒状(円筒状)の導体である。また、第1外部導体10cは、第2外部導体10dと導通する。第2外部導体10dは、板状の導体である。例えば、第1外部導体10cと第2外部導体10dとは、一体で形成される。中心導体10aは、同軸コネクタ10と同軸ケーブルC1の同軸コネクタ(不図示)とが嵌合することで、出力端子2aと接続される。外部導体10bは、同軸コネクタ10と同軸ケーブルC1の同軸コネクタ(不図示)とが嵌合することで、グランド端子2bと接続される。
第1接続部11は、中心導体10aとインピーダンス整合回路14とを接続する。第1接続部11は、例えばケーブルである。但し、第1接続部11は、ケーブルに限定されず、中心導体10aとインピーダンス整合回路14とを電気的に接続する構成を有していればよい。第2接続部12は、外部導体10bと筐体13とを接続する。第2接続部12は、例えば、ケーブルであってもよいし、外部導体10bと筐体13とを接合する金属材料の金具であってもよい。かかる金具は、ねじであってもよいし、板状のプレートであってもよい。第2接続部12は、ボックス形状の部材であってもよい。第2接続部12は、筐体13と一体で形成されてもよい。第2接続部12は、外部導体10bと筐体13とを電気的に接続する構成を有していればよい。
筐体13は、インピーダンス整合回路14を収容する導電性の筐体である。筐体13は、例えば、アルミ部材から成る。筐体13は、第1接続部11に対して絶縁されている。筐体13には、筐体13の内部から外部へケーブルC2を引き出す引出口13aが設けられる。
インピーダンス整合回路14は、高周波電源装置2とプラズマ装置4との間に設けられる。インピーダンス整合回路14は、高周波電源装置2とプラズマ装置4とのインピーダンスを整合する。すなわち、インピーダンス整合回路14は、高周波電源装置2の出力インピーダンスR1と、プラズマ装置4の入力インピーダンスR2とを整合する。インピーダンス整合回路14は、少なくとも、1つの可変リアクタンス素子を有する。また、本実施形態に係るインピーダンス整合回路14は、LC回路を備える。具体的には、インピーダンス整合回路14は、第1可変コンデンサ30と、第2可変コンデンサ31と、インダクタ32と、グランドライン33とを備える。本実施形態における可変リアクタンス素子は、第1可変コンデンサ30、及び第2可変コンデンサ31である。
第1可変コンデンサ30は、第1接続部11とグランドライン33との間に配置される。すなわち、第1可変コンデンサ30は、第1端部が第1接続部11と接続され、第2端部がグランドライン33と接続される。第1可変コンデンサ30の容量は、制御回路22によって変更可能である。例えば、第1可変コンデンサ30の容量は、0.01μF以上である。第1可変コンデンサ30は、例えばバリコンである。インダクタ32は、第1端部が第1接続部11、及び第1可変コンデンサ30と接続され、第2端部が第2可変コンデンサ31と接続される。
第2可変コンデンサ31は、第1端部がインダクタ32の第2端部と接続され、第2端部が第1出力端子15と接続される。第2可変コンデンサ31の容量は、制御回路22によって変更可能である。第2可変コンデンサ31は、例えばバリコンである。グランドライン33は、インピーダンス整合回路14の基準電位である。グランドライン33は、筐体13と直接接続される。これにより、グランドライン33と筐体13とは、直接的に接続される。グランドライン33は、第2出力端子16と接続される。第1出力端子15は、ケーブルC2を介して第1電極4aと接続される。第2出力端子16は、ケーブルC2を介して第2電極4bと接続される。
回路基板17は、第1入力端子40と、第1グランド端子41と、第2入力端子42と、第2グランド端子43と、出力端子44と、第3グランド端子45と、グランドパターン46とを備える。回路基板17には、位相検出回路20と、切替回路21とが実装される。なお、回路基板17には、制御回路22が実装されてもよい。回路基板17は、スタット23により、筐体13に支持される。
第1入力端子40は、第3接続部18を介して中心導体10aと接続される。第1グランド端子41は、第4接続部19を介して外部導体10bと接続される。第2入力端子42は、外部装置と接続される。第2入力端子42は、切替制御回路200と接続される。第2入力端子42は、外部装置によって送信された信号(以下、「外部信号」と呼ぶ場合がある)を切替制御回路200に伝達する。外部信号は、原則として、パルス運転モードの周期Tに同期して、外部装置からインピーダンス整合装置5に出力される。第2グランド端子43は、外部装置の基準電位と接続される。
出力端子44は、伝送線を介して制御回路22と接続される。第3グランド端子45は、第1グランド端子41と接続される。第3グランド端子45は、伝送線を介して制御回路22と接続される。グランドパターン46は、回路基板17に実装される各回路の基準電位となる導体である。グランドパターン46は、第1グランド端子41、及び第3グランド端子45と接続される。
第3接続部18は、中心導体10aと、第1入力端子40とを接続する。第3接続部18は、例えばケーブルである。但し、第3接続部18は、ケーブルに限定されず、中心導体10aと第1入力端子40とを電気的に接続する構成を有していればよい。第4接続部19は、外部導体10bと第1グランド端子41とを接続する。第4接続部19は、例えばケーブルであってもよいし、外部導体10bと第1グランド端子41とを接合する金属材料の金具であってもよい。かかる金具は、ねじであってもよいし、板状のプレートであってもよい。第4接続部19は、外部導体10bと第1グランド端子41とを電気的に接続する構成を有していればよい。
位相検出回路20は、高周波電源装置2から供給された高周波の電圧、及び電流の位相差Δθを検出する。そして、位相検出回路20は、検出した位相差Δθを示す位相差信号Pを切替回路21に出力する。切替回路21は、外部信号に基づいて、制御回路22の動作と非動作とを切り替える。切替回路21は、信号切替回路100と、切替制御回路200とを備える。
信号切替回路100は、位相検出回路20からの位相差信号Pを制御回路22に出力する。制御回路22は、位相差信号Pを受信することで動作する。但し、信号切替回路100は、切替制御回路200から制御信号を取得した場合に、位相差信号Pを制御回路22に出力しない。制御回路22は、信号切替回路100から位相差信号Pが出力されない状況においては動作しない。すなわち、信号切替回路100は、切替制御回路200による制御のもと、制御回路22に対する位相差信号Pの出力と出力停止とを切り替え可能である。
切替制御回路200は、外部信号に基づいて、信号切替回路100が備えるスイッチング素子(後述する第1アナログスイッチ112、及び第2アナログスイッチ114)の導通と非導通とを制御する。例えば、切替制御回路200は、信号切替回路100が備えるスイッチング素子を導通状態に制御することで、制御回路22を動作させる。また、切替制御回路200は、信号切替回路100が備えるスイッチング素子を非導通状態に制御することで、制御回路22の動作を停止させた状態とする。
制御回路22は、第1可変コンデンサ30、及び第2可変コンデンサ31の少なくとも一方の容量を調整することで、高周波電源装置2の出力インピーダンスR1と、プラズマ装置4の入力インピーダンスR2とを整合させるインピーダンス整合動作を実行する。制御回路22は、位相差信号Pに基づいて、インピーダンス整合動作を実行する。従って、制御回路22は、位相検出回路20から切替回路21を介して位相差信号Pが入力されない場合に、インピーダンス整合動作を実行しない。なお、インピーダンス整合動作は、高周波電源装置2の出力インピーダンスR1と、プラズマ装置4の入力インピーダンスR2とを整合させる動作であれば、どのような動作であってもよい。
インピーダンス整合動作の一例として、制御回路22は、位相制御及び絶対値制御を行う。位相制御では、位相差信号Pが示す位相差がなくなるように、第2可変コンデンサ31の容量が制御される。絶対値制御では、プラズマ装置4の入力インピーダンスR2の絶対値が目標値(例えば、50Ω等)になるように、第1可変コンデンサ30の制御が行われる。なお、制御回路22は、プラズマ装置4の入力インピーダンスR2の絶対値を検出するインピーダンス検出回路を備えてもよい。
スタット23は、筐体13に設けられ、回路基板17を支持する。スタット23は、非導電性である。例えば、本実施形態では、4つのスタット23が回路基板17を支持する。但し、スタット23の数は4つに限定されない。スタット23は、例えば、樹脂製であるが、非導電性であれば材質については特に限定されない。例えば、スタット23の抵抗値は、69.3×1015Ω以上である。非導電性のスタット23には、電流が流れない。従って、スタット23は、筐体13からグランドパターン46へ直接的にリターン電流が流れることを抑制する。
図2は、実施形態に係る回路基板の構成例を示す図である。図2に示すように、位相検出回路20は、電圧検出回路300と、電流検出回路400と、位相比較回路500とを備える。電圧検出回路300は、第1入力端子40から入力された高周波の電圧値を示す電圧信号を検出し、検出した電圧信号を位相比較回路500に出力する。電流検出回路400は、第1入力端子40から入力された高周波の電流値を示す電流信号を検出し、検出した電流信号を位相比較回路500に出力する。位相比較回路500は、電圧信号の位相θ1と、電流信号の位相θ2とを比較する。位相比較回路500は、電圧信号の位相θ1と電流信号の位相θ2との位相差Δθを示す信号である位相差信号Pを信号切替回路100に出力する。
信号切替回路100は、反転増幅回路110と、オフセット調整回路120と、フィルタ回路130とを備える。反転増幅回路110は、抵抗器111と、第1アナログスイッチ112と、オペアンプ113と、第2アナログスイッチ114と、抵抗器115と、コンデンサ116とを備える。
抵抗器111は、第1端部が位相比較回路500の出力端と接続され、第2端部が第1アナログスイッチ112と接続される。第1アナログスイッチ112は、第1端子112aと、第2端子112bとを備える。第1アナログスイッチ112は、切替制御回路200からの制御信号に基づいて、第1端子112aと第2端子112bとの間を、導通状態から非導通状態、又は非導通状態から導通状態に切り替える。第1端子112aは、抵抗器111の第2端部と接続される。第2端子112bは、オペアンプ113の反転入力端子と接続される。オペアンプ113は、反転入力端子が第2アナログスイッチ114と接続され、非反転入力端子がグランドパターン46と接続される。
第2アナログスイッチ114は、第1端子114aと、第2端子114bとを備える。第2アナログスイッチ114は、切替制御回路200からの制御信号に基づいて、第1端子114aと第2端子114bとの間を、導通状態から非導通状態、又は非導通状態から導通状態に切り替える。第1端子114aは、オペアンプ113の非反転入力端子と接続される。第2端子114bは、抵抗器115と接続される。抵抗器115は、第1端部が第2端子114bと接続され、第2端部がオペアンプ113の出力端子と接続される。コンデンサ116は、オペアンプ113の反転入力端子、及びオペアンプ113の出力端子と接続される。
オフセット調整回路120は、複数の抵抗器(例えば、抵抗器121、抵抗器122、及び抵抗器123)を備え、複数の抵抗器で抵抗分圧した電圧を反転入力端子に対して印加する。これにより、オフセット調整回路120は、オペアンプ113の出力端子から出力される位相差信号Pの初期オフセット電圧を除去する。
フィルタ回路130は、位相差信号Pのノイズを除去する。フィルタ回路130は、抵抗器131と、コンデンサ132と、抵抗器133とを備える。抵抗器131は、第1端部がオペアンプ113の出力端子と接続され、第2端部がコンデンサ132の第1端部と接続される。コンデンサ132は、第1端部が抵抗器133と接続され、第2端部がグランドパターン46と接続される。抵抗器133は、第1端部がコンデンサ132の第1端部と接続され、第2端部が出力端子44と接続される。
切替制御回路200は、フィルタ回路210と、フォトカプラ220と、抵抗器230と、コンデンサ240と、ダイオード250と、抵抗器260と、コンデンサ270と、信号調整回路280とを備える。フィルタ回路210は、第2入力端子42に入力された外部信号のノイズを低減する。フィルタ回路210は、例えば、抵抗器211とコンデンサ212とを有するRC回路である。フォトカプラ220は、第2入力端子42に入力された外部信号を切替回路21に伝達する。フォトカプラ220は、外部装置の基準電位と、切替回路21の基準電位とが異なる場合であっても、外部信号を切替回路21へ伝達可能である。フォトカプラ220は、外部装置と切替回路21とを相互に絶縁したまま、外部装置からの外部信号を切替制御回路200の内部に伝達する。
フォトカプラ220は、発光ダイオード221と、フォトトランジスタ222とを備える。発光ダイオード221は、アノードがフィルタ回路210を介して第2入力端子42と接続され、カソードがフィルタ回路210を介して第2グランド端子43と接続される。発光ダイオード221は、外部信号が入力されると、電流が流れることで発光する。フォトトランジスタ222は、コレクタが抵抗器230を介して第1制御電源E1と接続され、エミッタがグランドパターン46と接続される。フォトトランジスタ222は、発光ダイオード221が発光すると、発光による光によってオン状態となる。オン状態とは、フォトトランジスタ222のコレクタとエミッタとの間が導通状態であることを指す。従って、フォトカプラ220は、フォトトランジスタ222がオン状態であれば、Lレベルの信号を出力する。換言すると、フォトカプラ220は、外部信号が入力される状態において、Lレベルの信号を出力する。一方、フォトカプラ220は、外部信号が入力されない状態において、Hレベルの信号を出力する。
第1制御電源E1は、第1制御電圧V1を出力する。第1制御電源E1は、回路基板17に実装される。抵抗器230は、フォトトランジスタ222のコレクタと第1制御電源E1との間に設けられる。コンデンサ240は、フォトカプラ220の出力端子とグランドとの間に配置される。具体的には、コンデンサ240は、フォトカプラ220の出力端子、及びグランドパターン46と接続される。フォトカプラ220の出力端子は、フォトトランジスタ222のコレクタである。コンデンサ240は、第1端部がフォトトランジスタ222のコレクタと接続され、第2端部がグランドパターン46と接続される。コンデンサ240は、フォトカプラ220の出力端子とグランドパターン46との間の電圧変動を抑制可能である。
ダイオード250は、アノードがコンデンサ240の第1端部と接続され、カソードが信号調整回路280と接続される。抵抗器260は、ダイオード250のカソード、及びグランドパターン46と接続される。コンデンサ270は、第1制御電源E1、及びグランドパターン46と接続される。
信号調整回路280は、フォトカプラ220から出力された信号である出力信号の電圧レベルを調整する。信号調整回路280は、調整後の出力信号を制御信号として、第1アナログスイッチ112と第2アナログスイッチ114とに出力する。本実施形態において、信号調整回路280は、出力信号がHレベルである場合に、第1制御電源E1から出力される第1制御電圧V1の制御信号を、第1アナログスイッチ112と第2アナログスイッチ114とに出力する。一方、信号調整回路280は、出力信号がLレベルである場合に、第2制御電源E2から出力される第2制御電圧V2の制御信号を、第1アナログスイッチ112と第2アナログスイッチ114とに出力する。
第1制御電圧V1は、第1アナログスイッチ112、及び第2アナログスイッチ114を導通状態に制御する電圧である。第1制御電圧V1は、例えば、+5Vである。第2制御電圧V2は、第1アナログスイッチ112、及び第2アナログスイッチ114を非導通状態に制御する電圧である。第2制御電圧V2は、例えば、-5V等の負の電圧である。
信号調整回路280は、NOT回路281と、抵抗器282と、抵抗器283と、抵抗器284と、トランジスタ285とを備える。NOT回路281は、フォトカプラ220により出力された出力信号の信号レベルを反転して出力する。抵抗器282は、NOT回路281、及びトランジスタ285と接続される。抵抗器283は、トランジスタ285のゲート、及び第2制御電圧V2を出力する第2制御電源E2と接続される。抵抗器284は、第1制御電源E1の出力端子、及びトランジスタ285のドレインと接続される。
トランジスタ285は、電界効果トランジスタである。トランジスタ285のコレクタは、第1アナログスイッチ112、及び第2アナログスイッチ114と接続される。トランジスタ285のソースは、第2制御電源E2と接続される。トランジスタ285は、NOT回路281からのLレベルの出力信号がゲートに入力される場合に、第1アナログスイッチ112と第2アナログスイッチ114とに第1制御電圧V1を出力する。この結果、第1アナログスイッチ112と第2アナログスイッチ114とは、導通状態に制御される。トランジスタ285は、NOT回路281からのHレベルの出力信号がゲートに入力される場合に、第1アナログスイッチ112と第2アナログスイッチ114とに第2制御電圧V2を出力する。この結果、第1アナログスイッチ112と第2アナログスイッチ114とは、非導通状態に制御される。
ここで、インピーダンス整合装置5の連続運転モードとパルス運転モードとの動作を説明する。連続運転モードにおいて、高周波電源装置2は、高周波電力Wを連続的に出力する。連続運転モードにおいて、外部装置は、インピーダンス整合装置5に対して外部信号を出力しない。外部装置が外部信号を出力しない場合は、第1アナログスイッチ112と第2アナログスイッチ114とが常に導通状態に制御され、位相差信号Pが常に制御回路22に出力される。この結果、制御回路22は、連続運転モードにおいて、インピーダンス整合動作を常に実行する。
一方、パルス運転モードにおいて、高周波電源装置2は、高周波電力Wを所定の周期Tで出力する。パルス運転モードにおいて、外部装置は、高周波電源装置2が高周波電力Wを出力しない期間に、インピーダンス整合装置5に対して外部信号を出力する。切替回路21は、フォトカプラ220を介して外部から伝達された外部信号に基づいて、制御回路22の動作と非動作とを切り替える。制御回路22の動作とは、インピーダンス整合動作が実行されている(実行される)状態を指す。一方、制御回路22の非動作とは、インピーダンス整合動作の実行が停止されている(停止される)状態を指す。
切替回路21は、フォトカプラ220を介して外部信号が伝達された場合に、第1アナログスイッチ112と第2アナログスイッチ114とを非導通状態に制御する。位相差信号Pは、第1アナログスイッチ112と第2アナログスイッチ114とが非導通状態である場合、制御回路22に出力されない。従って、制御回路22は、パルス運転モードにおいて、高周波電源装置2が高周波電力Wを出力している期間にだけ、インピーダンス整合動作を実行する。
次に、本実施形態に係る作用、効果を説明する。作用、効果の一つは、コンデンサ240がフォトカプラ220の出力端子とグランド(グランドパターン46)との間に設けられることの作用、効果である。
高周波電源装置2から供給される高周波電力Wは、インピーダンス整合装置5を介してプラズマ装置4に供給される。このとき、フォトカプラ220の出力である出力信号は、高周波電力Wの影響を受けて変動する場合がある。フォトカプラ220の出力が変動する場合は、連続運転モードであるにもかかわらず、制御回路22の動作と非動作とが切り替わってしまう可能性がある。すなわち、フォトカプラ220の出力が変動する場合は、連続運転モードであるにもかかわらず、第1アナログスイッチ112と第2アナログスイッチ114とが非導通状態に制御されてしまう可能性がある。これらの結果、インピーダンス整合は、高周波電力Wの影響を受けてフォトカプラ220の出力である出力信号が変動すると、不良になってしまう。なお、インピーダンス整合の不良は、パルス運転モードにおいても同様に起こり得る。
本実施形態に係るインピーダンス整合装置5は、上述したように、フォトカプラ220の出力端子とグランドとの間にコンデンサ240を備える。コンデンサ240は、出力信号に含まれる高周波成分を低減する。すなわち、インピーダンス整合装置5は、フォトカプラ220の出力の変動を抑制できる。この結果、インピーダンス整合装置5は、インピーダンス整合が不良となることを抑制できる。
また、作用、効果の一つは、非導電性のスタット23が回路基板17を支持することの作用、効果である。
図3は、従来技術に係るリターン電流の流れの例を説明する図である。図3では、筐体13に対して金属等の導電性のスタットSで回路基板17を支持する場合を例に挙げる。かかる場合、回路基板17の基準電位、すなわち回路基板17のグランドパターンは、スタットSを介して筐体13と接続される。高周波電源装置2からプラズマ装置4へ高周波電力Wを供給すると、高周波の電流(駆動電流)Isは、同軸コネクタ10の中心導体10a、第1接続部11、インピーダンス整合回路14を経由して、プラズマ装置4に供給される。
また、プラズマ装置4から高周波電源装置2へ向かうリターン電流Irは、第1リターンパスRPaと、第2リターンパスRPbとの2つのリターンパスに分かれて高周波電源装置2へ流れる。具体的には、第1リターンパスRPaは、リターン電流Irが筐体13、スタットS、グランドパターン46、第4接続部19、外部導体10bを経由して高周波電源装置2へ流れるリターンパスである。また、第2リターンパスRPbは、リターン電流Irが筐体13、第2接続部12、外部導体10bを経由して高周波電源装置2へ流れるリターンパスである。ここで、第1リターンパスRPaを流れる高周波のリターン電流Iraは、グランドパターン46に流れ込む。この結果、切替制御回路200の基準電位が変動する。そして、フォトカプラ220の出力は、切替制御回路200の基準電位の変動に伴って変動する。
図4は、本実施形態に係るリターン電流の流れの例を説明する図である。図4に示すように、本実施形態に係るインピーダンス整合装置5において、回路基板17は、導電性のスタットSではなく、非導電性のスタット23によって筐体13に支持される。この結果、リターン電流Irは、非導電性のスタット23を介することなく(図3に示した第1リターンパスRPaを流れることなく)、高周波電源装置2へ流れる。すなわち、高周波のリターン電流Irは、筐体13からグランドパターン46に流れ込まない。従って、インピーダンス整合装置5は、切替制御回路200の基準電位の変動が抑制されるので、フォトカプラ220の出力の変動を抑制できる。これらの結果、インピーダンス整合装置5は、インピーダンス整合が不良となることを抑制できる。
次に、上述した作用、効果の検証結果を説明する。図5及び図6は、フォトカプラの出力信号の波形データの例を示す図である。
図5では、コンデンサ240が設けられておらず、回路基板17が導電性のスタットSに支持されるときのフォトカプラ220の出力信号の波形データの例を示す。図5に示すように、コンデンサ240が設けられておらず、回路基板17が導電性のスタットSに支持される場合、フォトカプラ220の出力信号の変動幅は4.76Vとなった。4.76Vという変動幅は、出力信号がHレベルとLレベルとに交互に切り替わることを表す。つまり、インピーダンス整合動作は、連続的ではなく間欠的に行われてしまう。
図6Aでは、コンデンサ240が設けられており、回路基板17が導電性のスタットSに支持されるときのフォトカプラ220の出力信号の波形データの例を示す。図6Aに示すように、コンデンサ240が設けられている場合、フォトカプラ220の出力信号の変動幅は1.4Vとなった。1.4Vという変動幅は、出力信号が常にHレベルに維持されることを表す。つまり、インピーダンス整合動作は、連続的に実行される。
図6Bでは、コンデンサ240が設けられておらず、回路基板17が非導電性のスタット23に支持されるときのフォトカプラ220の出力信号の波形データの例を示す。図6Bに示すように、回路基板17がスタット23に支持される場合、フォトカプラ220の出力信号の変動幅は1.32Vとなった。1.32Vという変動幅は、出力信号が常にHレベルに維持されることを表す。つまり、インピーダンス整合動作は、連続的に実行される。
図6Cでは、コンデンサ240が設けられており、回路基板17が非導電性のスタット23に支持されるときのフォトカプラ220の出力信号の波形データの例を示す。図6Cは、本実施形態に対応するフォトカプラ220の出力信号の波形データの例である。図6Cに示すように、フォトカプラ220の出力信号の変動幅は0.88Vとなった。0.88Vという変動幅は、出力信号が常にHレベルに維持されることを表す。つまり、インピーダンス整合動作は、連続的に実行される。さらに、本実施形態に係るインピーダンス整合装置5は、上記の作用、効果を奏し、フォトカプラ220の出力信号の変動を大幅に抑制できる。換言すると、本実施形態に係るインピーダンス整合装置5は、インピーダンス整合の実施と不実施とを切り替える回路に対する信号の変動を抑制できる。
上述してきたように、本実施形態に係るインピーダンス整合装置5は、筐体13に設けられ、回路基板17を支持する非導電性のスタット23を備える。この構成により、プラズマ装置4からインピーダンス整合装置5を介して高周波電源装置2に戻るリターン電流は、回路基板17に流れ込まない。この結果、インピーダンス整合装置5は、フォトカプラ220の出力信号の変動を抑制できる。また、本実施形態に係るインピーダンス整合装置5は、フォトカプラ220の出力端子とグランドとの間に配置されたコンデンサ240を備える。この構成により、インピーダンス整合装置5は、フォトカプラ220の出力信号の変動をより抑制できる。
インピーダンス整合装置5では、連続運転モードにおいて、スイッチング素子をオン、オフすることは好ましくない(常にオンにしたい)。そして、インピーダンス整合装置5では、信号の変動によってスイッチング素子をオン、オフしてしまうと、インピーダンス整合すべきときに整合しない期間が発生してしまうために、整合不良が発生する。従って、インピーダンス整合装置5は、特に、連続運転モードにおいて上記の効果を発揮する。また、インピーダンス整合装置5では、パルス運転モードにおいて、高周波電力Wとほぼ同一の周波数のノイズによってスイッチング素子をオン、オフすることとなるが、外部信号とノイズとが必ずしも同期するわけではないため、整合不良が発生し得る。従って、インピーダンス整合装置5は、パルス運転モードにおいても上記の効果を発揮する。
以上、本発明を実施形態により説明したが、本発明の技術的範囲は、上記実施形態に記載の範囲に限定されない。本発明は、上記実施形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。また、上記実施形態に、多様な変更又は改良を加えた形態についても、本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
なお、明細書の全体において、任意の部分が任意の構成要素を「含む」、「有する」、「備える」とするとき、特記がない限り、他の構成要素を除くことを意味せず、他の構成要素をさらに含むことができることを意味する。
2 高周波電源装置
3 処理装置
4 プラズマ装置
5 インピーダンス整合装置
13 筐体
14 インピーダンス整合回路
17 回路基板
21 切替回路
22 制御回路
23 スタット
220 フォトカプラ
240 コンデンサ

Claims (4)

  1. 高周波電源と負荷とのインピーダンスを整合するインピーダンス整合回路を有するインピーダンス整合装置であって、
    前記インピーダンス整合回路を制御する制御回路と、
    フォトカプラを有し、外部から前記フォトカプラを介して伝達された信号に基づいて、前記制御回路の動作と非動作とを切り替える切替回路と、
    前記切替回路が実装された回路基板と、
    前記インピーダンス整合回路を収容する導電性の筐体と、
    前記筐体に設けられ、前記回路基板を支持する非導電性のスタットと、
    前記フォトカプラの出力端子とグランドとの間に配置されたコンデンサと、
    を備える、インピーダンス整合装置。
  2. 前記回路基板は、前記高周波電源の端子を介して前記グランドに接続される、請求項1に記載のインピーダンス整合装置。
  3. 前記スタットは樹脂製である、請求項1又は請求項2に記載のインピーダンス整合装置。
  4. 請求項1から請求項3のいずれか一項に記載のインピーダンス整合装置と、
    前記インピーダンス整合装置を介して供給された高周波電力に基づきプラズマを発生させるプラズマ装置と、を有する、処理装置。
JP2021175466A 2021-10-27 2021-10-27 インピーダンス整合装置、及び処理装置 Active JP7353609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021175466A JP7353609B2 (ja) 2021-10-27 2021-10-27 インピーダンス整合装置、及び処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021175466A JP7353609B2 (ja) 2021-10-27 2021-10-27 インピーダンス整合装置、及び処理装置

Publications (2)

Publication Number Publication Date
JP2023064972A true JP2023064972A (ja) 2023-05-12
JP7353609B2 JP7353609B2 (ja) 2023-10-02

Family

ID=86281690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021175466A Active JP7353609B2 (ja) 2021-10-27 2021-10-27 インピーダンス整合装置、及び処理装置

Country Status (1)

Country Link
JP (1) JP7353609B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150303033A1 (en) * 2014-01-10 2015-10-22 Reno Technologies, Inc. RF Impedance Matching Network
US20160134260A1 (en) * 2014-01-10 2016-05-12 Reno Technologies, Inc. Rf impedance matching network
US20170301516A1 (en) * 2014-01-10 2017-10-19 Reno Technologies, Inc. System for providing variable capacitance

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150303033A1 (en) * 2014-01-10 2015-10-22 Reno Technologies, Inc. RF Impedance Matching Network
US20160134260A1 (en) * 2014-01-10 2016-05-12 Reno Technologies, Inc. Rf impedance matching network
US20170301516A1 (en) * 2014-01-10 2017-10-19 Reno Technologies, Inc. System for providing variable capacitance

Also Published As

Publication number Publication date
JP7353609B2 (ja) 2023-10-02

Similar Documents

Publication Publication Date Title
US10026594B2 (en) RF impedance matching network
JP2018026331A5 (ja)
US10008371B2 (en) Determining a value of a variable on an RF transmission model
KR102315643B1 (ko) 플라즈마 처리 장치의 서셉터의 전위를 제어하는 방법
TWI777834B (zh) 阻抗整合裝置
US20130105082A1 (en) Substrate processing device and impedance matching method
JP2018073904A (ja) プラズマ処理装置のインピーダンス整合のための方法
US8680747B2 (en) Output adjustment circuit, ultrasonic transducer device component, and ultrasonic transducer device
KR102327136B1 (ko) 플라스마 처리 장치
CN114729966A (zh) 接触监测装置
US9425026B2 (en) Systems and methods for improved radio frequency matching networks
JP7353609B2 (ja) インピーダンス整合装置、及び処理装置
KR100292411B1 (ko) 반도체소자의 제조에 사용되는 플라즈마 장비
JP2023521233A (ja) インピーダンス整合回路およびプラズマ給電システムおよび動作させるための方法
JP2576026B2 (ja) プラズマ処理装置
US20220065663A1 (en) Electronic module, sensor apparatuses, set of sensor apparatuses and method for operating a sensor apparatus
US6236578B1 (en) Power supply which can convert an oscillating voltage into a variable steady state voltage
CN114446758B (zh) 半导体工艺腔室及半导体工艺方法
KR20130086825A (ko) 가변커패시터, 임피던스매칭장치 및 기판처리장치
JP2019129329A (ja) 電力増幅器
CN115152186B (zh) 通信装置
KR102005921B1 (ko) 전자 가변 캐패시터 및 이를 구비하는 정합장치
US11488802B2 (en) Semiconductor device for condition-controlled radio frequency system
US8030904B2 (en) Oscillator circuit
JP2018182524A (ja) 半導体装置、電池監視システム、起動信号の検出方法及び通信方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20230308

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230726

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230911

R150 Certificate of patent or registration of utility model

Ref document number: 7353609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150