JP2023060555A - Method for manufacturing passivation film, semiconductor substrate with passivation film and semiconductor element - Google Patents
Method for manufacturing passivation film, semiconductor substrate with passivation film and semiconductor element Download PDFInfo
- Publication number
- JP2023060555A JP2023060555A JP2021170213A JP2021170213A JP2023060555A JP 2023060555 A JP2023060555 A JP 2023060555A JP 2021170213 A JP2021170213 A JP 2021170213A JP 2021170213 A JP2021170213 A JP 2021170213A JP 2023060555 A JP2023060555 A JP 2023060555A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- passivation
- passivation film
- plasma treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photovoltaic Devices (AREA)
Abstract
Description
本発明は、半導体素子の表面を保護するためのパッシベーション膜の製造方法、パッシベーション膜付半導体基板、及び半導体素子に関する。 The present invention relates to a method of manufacturing a passivation film for protecting the surface of a semiconductor element, a semiconductor substrate with a passivation film, and a semiconductor element.
太陽電池、イメージセンサ、OLED(organic light emitting diode)などに用いられる半導体素子は、表面にパッシベーション膜が形成されて使用される(例えば特許文献1参照)。特許文献1には、n型単結晶シリコンウエハの両方の面にパッシベーション膜が形成された太陽電池セルが開示されている。
Semiconductor elements used in solar cells, image sensors, OLEDs (organic light emitting diodes), etc. are used with passivation films formed on their surfaces (see, for example, Patent Document 1).
結晶シリコン等からなる半導体素子は、表面の一部に欠陥が存在するため、半導体デバイスにとっては、半導体素子表面の欠陥をいかに不活性化(終端)させるかが重要となる。半導体素子表面の欠陥を不活性化させることは、パッシベーション(passivation)ともいわれる。すなわち、パッシベーション膜は、半導体素子のパッシベーション性能を高めるため、その表面に形成される保護膜のことである。 Since a semiconductor element made of crystalline silicon or the like has defects on a part of its surface, it is important for the semiconductor device to inactivate (terminate) the defects on the surface of the semiconductor element. Passivation of defects on the surface of a semiconductor element is also called passivation. That is, the passivation film is a protective film formed on the surface of a semiconductor element in order to improve the passivation performance of the semiconductor element.
しかしながら、特許文献1のような従来の手法を用いて半導体基板にパッシベーション膜を成膜させる場合、結晶シリコン表面を不活性化させるためには160度以上の成膜温度が必要となる。つまり、従来から、パッシベーション膜の性能の良し悪しは、成膜温度に依拠するとされており、最適な成膜温度の設定以外にパッシベーション性能を高める手法が存在しないのが実情である。
However, when a passivation film is formed on a semiconductor substrate using a conventional technique such as that disclosed in
本発明は、上述のような課題を解決するためになされたもので、成膜温度の調整によらず、パッシベーション性能を向上させるパッシベーション膜の製造方法、パッシベーション膜付半導体基板、及び半導体素子を提供することを目的とする。 The present invention has been made to solve the above problems, and provides a method for manufacturing a passivation film, a semiconductor substrate with a passivation film, and a semiconductor element that improve passivation performance without adjusting the film formation temperature. intended to
本発明の一態様に係るパッシベーション膜の製造方法は、半導体基板の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜を成膜する前駆体膜成長工程と、前駆体膜が成膜された半導体基板に対してアルゴンを用いたプラズマ処理を施すプラズマ処理工程と、を有している。 A method for manufacturing a passivation film according to an aspect of the present invention includes a precursor film growing step of growing hydrogenated amorphous silicon to a set film thickness on one surface of a semiconductor substrate to form a precursor film; and a plasma treatment step of applying a plasma treatment using argon to the semiconductor substrate on which the is deposited.
本発明の一態様に係るパッシベーション膜付半導体基板は、半導体基板と、上記の方法を用いて半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有するものである。
本発明の一態様に係る半導体素子は、半導体基板と、上記の方法を用いて半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有するものである。
A semiconductor substrate with a passivation film according to an aspect of the present invention has a semiconductor substrate and a passivation film formed on one surface or both surfaces of the semiconductor substrate using the above method.
A semiconductor device according to an aspect of the present invention has a semiconductor substrate and a passivation film formed on one or both surfaces of the semiconductor substrate using the above method.
本発明によれば、水素化アモルファスシリコンにより形成された前駆体膜を有する半導体基板に対してプラズマ処理を施すため、成膜温度の調整によらず、パッシベーション性能を向上させることができる。 According to the present invention, since plasma processing is performed on a semiconductor substrate having a precursor film formed of hydrogenated amorphous silicon, passivation performance can be improved without adjusting the film formation temperature.
実施の形態.
図1を参照して、本発明の実施の形態における半導体素子100、パッシベーション膜付半導体基板21、及びパッシベーション膜10の構成例について説明する。図1では、半導体素子100として、ヘテロ接合型の太陽電池素子を例示し、パッシベーション膜10として、第1パッシベーション膜10aと第2パッシベーション膜10bとを例示する。
Embodiment.
A configuration example of a
図1に示すように、半導体素子100は、パッシベーション膜付半導体基板21を有している。パッシベーション膜付半導体基板21は、半導体基板20と、半導体基板20の一方の面に形成された第1パッシベーション膜10aと、半導体基板20の他方の面に形成された第2パッシベーション膜10bと、を有している。半導体素子100は、第2パッシベーション膜10b上に形成されたp型非晶質シリコン層30を有している。半導体素子100は、第1パッシベーション膜10a上に形成されたn型非晶質シリコン層40を有している。
As shown in FIG. 1, a
半導体素子100は、n型非晶質シリコン層40上に形成された透明導電層51と、p型非晶質シリコン層30上に形成された透明導電層52と、を有している。半導体素子100は、透明導電層51上に形成された複数の集電極61aからなる電極群61と、透明導電層52上に形成された複数の集電極62からなる電極群62と、を有している。集電極61a及び集電極62aは、細線状に形成されたフィンガー電極により構成されている。ここで、太陽電池素子である半導体素子100には、主として透明導電層51側の面から光が入射するため、この面を「受光面」とし、透明導電層52側の面を「背面」とする。
The
半導体基板20は、例えばn型単結晶シリコンウエハにより構成される。半導体素子100が太陽電池素子の場合、半導体基板20は、例えば50μm~300μm程度の厚みとなるように形成される。半導体基板20は、表面及び背面のうちの少なくとも一方にテクスチャ構造(凹凸構造)を形成し、光の反射を抑制して光の吸収量を増大させるようにするとよい。
The
第1パッシベーション膜10a及び第2パッシベーション膜10bは、水素化アモルファスシリコン(a-Si:H)により構成される。パッシベーションとは、半導体素子表面の欠陥を終端し、欠陥を電気的に不活性化することである。半導体素子のパッシベーション性能を高める技術は、太陽電池、イメージセンサ、OLEDなどの各種デバイスの性能向上を図る上で必要不可欠な要素技術である。つまり、パッシベーション膜におけるパッシベーション性能の向上は、各種デバイスの性能向上に直結する。
The
第1パッシベーション膜10a及び第2パッシベーション膜10bの材料としては、i型の水素化アモルファスシリコン(i a-Si:H)を好適に用いることができる。ここで、i型(intrinsic)とは、n型又はp型のドーパントをドープしていない材料であることを意味する。なお、i型半導体とは、ドーパントを添加していない真性半導体を意味する。
As a material for the
第1パッシベーション膜10aは、半導体素子100の受光面側におけるキャリアの再結合を抑制する。第1パッシベーション膜10aの厚みは、光の透過性、パッシベーション性能、及び抵抗低減などの観点から、1nm~25nm程度にするとよく、5nm~10nm程度にするとより好ましい。第2パッシベーション膜10bは、半導体素子100の背面側におけるキャリアの再結合を抑制する。第2パッシベーション膜10bの厚みは、パッシベーション性能及び抵抗低減などの観点から、1nm~25nm程度にするとよく、5nm~10nm程度にするとより好ましい。
The
p型非晶質シリコン層30の厚みは、キャリアの分離性や抵抗低減などの観点から、1nm~25nm程度にするとよく、5nm~10nm程度にするとより好ましい。n型非晶質シリコン層40の厚みは、5nm以下にするとよく、3nm以下にするとより好ましく、1nm以下としてもよい。n型非晶質シリコン層40は、第1パッシベーション膜10aの表面における酸化を抑制するよう作用する。よって、第1パッシベーション膜10a上にn型非晶質シリコン層40を形成することにより、半導体素子100の出力特性の向上を図ることができる。
The thickness of the p-type
透明導電層51及び透明導電層52は、例えば酸化インジウム(In203)、酸化亜鉛(ZnO)等の金属酸化物に、タングステン(W)、錫(Sn)、アンチモン(Sb)等がドーピングされた透明導電性酸化物(IWO、ITO等)で構成される。透明導電層51及び透明導電層52は、例えば30nm~500nm程度の厚みにするとよく、50nm~200nm程度の厚みにすると、より好ましい特性が得られる。
The transparent
電極群61において、複数の集電極61aは、所定の間隔をあけ、互いに平行となるように設けられている。図1では、3つの集電極61aを有する電極群61を例示しているが、集電極61aの数は、この例に限定されない。電極群62においても、複数の集電極62aは、所定の間隔をあけ、互いに平行となるように設けられている。図1では、7つの集電極62aを有する電極群62を例示しているが、集電極62aの数はこの例に限定されない。
In the
次に、図2~図5を参照して、本実施の形態におけるパッシベーション膜10及びパッシベーション膜付半導体基板21の製造方法について具体的に説明する。なお、図1の半導体素子100における第1パッシベーション膜10a及び第2パッシベーション膜10bは、パッシベーション膜10と同等の構成であり、パッシベーション膜10と同様に製造される。
Next, a method for manufacturing the
〔前駆体膜成長工程〕
まず、図2に示すように、半導体基板20の一方の面に、プラズマ化学気相成長法により水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜10kを成膜する。前駆体膜10kの材料としては、i型の水素化アモルファスシリコン(i a-Si:H)を好適に用いることができる。設定膜厚は、5nm~20nmの範囲内で予め設定された厚みであり、例えば17nmに設定される。これにより、半導体基板20の一方の面に、水素化アモルファスシリコンの単層膜である前駆体膜10kが形成される。図2では、半導体基板20と前駆体膜10kとの界面の欠陥を×印で示している。界面の欠陥が多くなると、パッシベーション性能は低下する。
[Precursor film growth step]
First, as shown in FIG. 2, a
パッシベーション膜の材料として水素化アモルファスシリコンを用いる場合、従来の手法では、パッシベーション膜の成膜温度を160度以上にする必要がある。これに対し、本製造方法は、後述するプラズマ処理工程を有するため、前駆体膜10kを100度以下で成膜しても、後処理としてのプラズマ処理により、良好なパッシベーション性能をもつパッシベーション膜10を製造することができる。本実施の形態における前駆体膜成長工程では、60℃以上100℃以下、もしくは160℃以上240℃以下の成膜温度で、半導体基板20上に前駆体膜10kを形成する。前駆体膜10kの成膜温度については、70℃以上90℃以下にすると、後のプラズマ処理でより優れたパッシベーション性能を引き出すことができ、80℃程度にすると、後のプラズマ処理でさらに優れたパッシベーション性能を引き出すことができる。
When hydrogenated amorphous silicon is used as the material of the passivation film, the conventional technique requires the film formation temperature of the passivation film to be 160° C. or higher. On the other hand, since the present manufacturing method has a plasma treatment step to be described later, even if the
〔プラズマ処理工程〕
次に、図3に示すように、前駆体膜10kが成膜された半導体基板20である膜付基板21kに対し、例えばアルゴン(Ar)を用いたプラズマ処理(いわゆるアルゴンプラズマ処理)を施す。プラズマ処理は、図4に例示するようなプラズマ処理装置80によって実行する。アルゴンプラズマ処理の場合、前駆体膜10kの表面に、プラズマ処理装置80を用いてアルゴンイオンを衝突させる。
[Plasma treatment process]
Next, as shown in FIG. 3, the film-coated
図4のプラズマ処理装置80は、平行平板型のプラズマ処理装置である。図4に示すように、プラズマ処理装置80は、チャンバ81と、チャンバ81内に配置され、かつ、互いに対向する下部電極82及び上部電極83とを有している。チャンバ81は、真空気密が可能な処理室である。下部電極82は、上側にプラズマ処理の被処理物を配置することができる。図4では、被処理物として膜付基板21kを例示している。下部電極82は、内部にヒータなどの加熱手段を備えた構成であってよい。また、下部電極82と上部電極83との間には、チャンバ81の外部に設けられた高周波電源84などにより高周波電力を供給(印加)することができる。図4では、下部電極82に接地電位(グランド電位)が接続され、上部電極83に高周波電源84が接続された例を示している。高周波電源84から供給される高周波電力の周波数は、例えば、13.56MHzである。高周波電源84から供給される高周波電力の周波数は、27MHzなどであってもよい。
The
チャンバ81には、ガス供給口85及びガス排気口86が設けられている。ガス供給口85からは、チャンバ81内に所望のガス(プラズマ処理用のガス)を導入することができる。ガス排気口86からは、チャンバ81内のガス等が排気される。チャンバ81は、ガス排気口86を介して真空ポンプなどのガス排気部(図示せず)に接続されている。プラズマ処理装置80は、圧力センサ(図示せず)などが検出したチャンバ81内の圧力に応じて、ガス排気口86からの排気速度などを調節し、チャンバ81内を所望の圧力に維持する制御部(図示せず)を有していてもよい。以下、プラズマ処理装置80において被処理物に供給される高周波電力のことを供給電力ともいう。
The
続いて、図6~図8を参照して、本実施の形態に係るパッシベーション膜の性能を検証するためのパッシベーション膜付半導体基板の構成及び製造方法について説明する。まず、図6のように、半導体基板20としての厚さ725umのシリコンウエハの一方の面に、膜厚500nmの埋め込み酸化膜(BOX:buried oxide)91を作製し、次いで膜厚300nmのシリコン活性層(SOI:silicon on insulator)92を作製した。そして、水素化アモルファスシリコンをプラズマ化学気相成長法により15nmまで成長させ、前駆体膜10kを成膜した。ここで、図6のように、半導体基板20上に、埋め込み酸化膜91、シリコン活性層92、前駆体膜10kがこの順で積層された素子を、膜付半導体基板210kという。前駆体膜10k及び膜付半導体基板210kについては、プラズマ処理が終了するまで同一の名称を用い、同一の符号を付すものとする。
Next, with reference to FIGS. 6 to 8, the configuration and manufacturing method of a semiconductor substrate with a passivation film for verifying the performance of the passivation film according to this embodiment will be described. First, as shown in FIG. 6, a buried oxide (BOX) 91 with a thickness of 500 nm is formed on one surface of a silicon wafer with a thickness of 725 μm as the
図6では、シリコン活性層92と前駆体膜10kとの界面の欠陥を×印で示している。前駆体膜10kは、成膜温度を60℃~280℃の範囲で段階的に変化させて形成し、各温度に対応する膜付半導体基板210kにおける光電流を計測した。この計測結果は、図9に白丸で示している。図9では、これら白丸をプロットした折れ線を「growth」と表記している。なお、膜付半導体基板210kは、パッシベーション膜10の性能検証のための比較例として試作品である。
In FIG. 6, defects at the interface between the silicon
次に、上記のように成膜した前駆体膜10kに対し、プラズマ処理装置80を用いてアルゴンプラズマ処理を実施した。処理条件は以下の通りである。すなわち、60MHzの高周波放電を用い、供給電力(処理パワー)を5W~50Wの範囲で段階的に変化させた(図10参照)。また、処理時間は、1s~100sの範囲で段階的に変化させた(図11参照)。プラズマ処理装置80の電極間距離(下部電極82と上部電極83との距離)は、22mmに設定した。下部電極82と上部電極83としては、直径128mmの電極を用いた。処理温度は、前駆体膜10kの成膜温度に合わせ、60℃~280℃の範囲で段階的に変化させた。以下、プラズマ処理の処理温度のことを「プラズマ処理温度」ともいう。
Next, the
プラズマ処理の実施中は、図7に例示するように、シリコン活性層92と前駆体膜10kとの界面の欠陥が増加する。一方、プラズマ処理を終えると、図8に例示するように、シリコン活性層92と前駆体膜10kとの界面の欠陥が減少し、シリコン活性層92の表面のパッシベーション性能が向上する。これは、プラズマ処理で刺激を受けた前駆体膜10k中の水素化アモルファスシリコンが欠陥に作用したものと思われる。すなわち、プラズマ処理が水素化アモルファスシリコンの自己修復機能を活性化させたものと推察される。
During plasma processing, defects at the interface between silicon
プラズマ処理は、60℃~280℃の各成膜温度により形成した前駆体膜10kをもつ全ての膜付基板210kに対して行った。本実施の形態では、前駆体膜10kの成膜温度と等しい温度で、膜付基板210kに対するプラズマ処理を実行し、パッシベーション膜の性能検証のための試作品として、図8に例示するような構成のパッシベーション膜付半導体基板210を複数製造した。そして、各パッシベーション膜付半導体基板210における光電流を計測した。この計測結果は、図9に菱形(黒塗り)で示している。図9では、これら菱形をプロットした折れ線を「Ar」と表記している。
The plasma treatment was performed on all the film-coated
なお、図1のパッシベーション膜付半導体基板21及び半導体素子100の場合、前駆体膜成長工程は、半導体基板20の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜10kを成膜する第1膜成長工程と、半導体基板20の他方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜10kを成膜する第2膜成長工程と、を有することになる。そして、プラズマ処理工程では、両面に前駆体膜10kが成膜された半導体基板20に対し、各面側からプラズマ処理を施すことになる。
In the case of the
次に、図9~図11を参照して、プラズマ処理工程によるパッシベーション性能の変化について説明する。光電流値が大きいことは、シリコン活性層92表面の欠陥が少なく、表層の膜のパッシベーション性能が高いことを示す。そこで、図9~図11のように、縦軸に光電流(Ip)をとり、成膜温度、プラズマ処理における供給電力、及びプラズマ処理の処理時間のそれぞれと、光電流との関係を検証した。図9では、横軸に成膜温度をとり、縦軸に光電流をとっている。図10では、横軸にプラズマ処理における供給電力をとり、縦軸に光電流をとっている。図11では、横軸にプラズマ処理の処理時間をとり、縦軸に光電流をとっている。
Next, with reference to FIGS. 9 to 11, changes in passivation performance due to plasma processing steps will be described. A large photocurrent value indicates that there are few defects on the surface of the silicon
図9には、膜付基板210k及びパッシベーション膜付半導体基板210における光電流の、成膜温度及びプラズマ処理温度に対する依存性が現れている。まず、膜付基板210kのグラフから、アルゴンプラズマ処理を施さなければ、成膜温度が約160℃~210℃の範囲内でしか光電流が1μAを超えず、該範囲外ではシリコン活性層92のパッシベーション性能を確保できないことが確認できる。なお、アルゴンプラズマ処理前の光電流値(白丸)は、180度付近で最大となり、このことから、180度付近で前駆体膜10kのパッシベーション性能が最高になることがわかる。一方、成膜温度が100℃以下の低温の範囲(特に80℃近傍)では、前駆体膜10kのパッシベーション性能が著しく低いことを確認できる。
FIG. 9 shows the dependence of the photocurrent in the film-coated
一方、パッシベーション膜付半導体基板210のグラフからは、アルゴンプラズマ処理により、全温度範囲で光電流が増加したこと、つまり全温度範囲でパッシベーション性能が向上したことが確認できる。すなわち、アルゴンプラズマ処理の作用により、新たにパッシベーション性能が付加されたと推察される。
On the other hand, it can be confirmed from the graph of the
さらに、パッシベーション膜付半導体基板210の場合、成膜温度が約60℃~100℃の範囲では、光電流が2μAを超えている。つまり、成膜温度を約60℃~100℃としたパッシベーション膜付半導体基板210は、パッシベーション性能において、約180℃で前駆体膜10kを成膜した膜付基板210kに匹敵し、或いはこれを大きく上回る。より具体的に、パッシベーション膜付半導体基板210は、成膜温度が約70℃~90℃の範囲内であれば、パッシベーション膜10のパッシベーション性能が、膜付基板210kにおける前駆体膜10kのパッシベーション性能を大きく上回る。特に成膜温度が80℃の場合は、パッシベーション膜10のパッシベーション性能が、前駆体膜10kと比べて飛躍的に高まっていることが確認できる。
Furthermore, in the case of the
本実施の形態では、アルゴンプラズマ処理における供給電力を5W~50Wの範囲で変化させた。図10から、上記の範囲内では、処理電力の増加に伴い、光電流が増加することが確認できる。なお、図10は、アルゴンプラズマ処理を、各供給電力により1s間(1秒間)行ったときのデータである。図10の範囲では、アルゴンプラズマ処理における供給電力が50Wのときの光電流が最大となっており、つまり、このときのパッシベーション性能が最良であることが確認できる。 In this embodiment, the power supplied in the argon plasma treatment was changed in the range of 5W to 50W. From FIG. 10, it can be confirmed that the photocurrent increases as the processing power increases within the above range. FIG. 10 shows data when the argon plasma treatment was performed for 1 second (1 second) with each power supply. In the range of FIG. 10, the photocurrent is maximized when the supplied power in the argon plasma treatment is 50 W, which confirms that the passivation performance at this time is the best.
そこで、アルゴンプラズマ処理における供給電力を50Wに定め、アルゴンプラズマ処理の処理時間を1sから段階的に増やして光電流を計測した。その結果が図11に示すグラフである。図11からは、アルゴンプラズマ処理の処理時間を増やしていくと、光電流が低下していくことが確認できる。これは、アルゴンプラズマ処理の処理時間が増加すると、アルゴンイオンが前駆体膜10kに過度に注入され、前駆体膜10kの欠陥が増大し、前駆体膜10kのパッシベーション性能が低下するためと推察される。
Therefore, the power supplied in the argon plasma treatment was set to 50 W, and the photocurrent was measured while increasing the treatment time of the argon plasma treatment stepwise from 1 s. The result is the graph shown in FIG. From FIG. 11, it can be confirmed that the photocurrent decreases as the treatment time of the argon plasma treatment is increased. This is presumed to be because when the processing time of the argon plasma treatment increases, argon ions are excessively implanted into the
以上のように、本実施の形態におけるパッシベーション膜10の製造方法は、半導体基板20の一方の面に水素化アモルファスシリコンを設定膜厚まで成長させて前駆体膜10kを成膜する前駆体膜成長工程と、前駆体膜10kが成膜された半導体基板20に対してプラズマ処理を施すプラズマ処理工程と、を有している。よって、前駆体膜成長工程で成膜された前駆体膜10k中の水素化アモルファスシリコンが、プラズマ処理で用いられるガスにより刺激を受け、前駆体膜10kの自己修復機能が活性化されるため、成膜温度の如何によらず、パッシベーション性能を向上させることができる。すなわち、プラズマ処理によって、例えば結晶シリコンからなる半導体基板20の表面を不活性化することができる。
As described above, the method of manufacturing the
ところで、上記の説明ではアルゴンプラズマ処理を例示したが、これに限定されない。例えば、プラズマ処理工程では、前駆体膜10kが成膜された半導体基板20に対し、アルゴンと他の1又は複数の希ガス(18族の元素)とを混合したガスを用いたプラズマ処理を施してもよい。希ガスとしては、Ar(アルゴン/原子番号18/質量数≒39.948)の他に、He(ヘリウム/原子番号2/質量数≒4.0026)、Kr(クリプトン/原子番号36/質量数≒83.798)、Xn(キセノン/原子番号54/質量数≒131.293)などがある。また、プラズマ処理工程では、前駆体膜10kが成膜された半導体基板20に対し、アルゴン以外の1又は複数の希ガスを用いたプラズマ処理を施してもよい。
By the way, although the argon plasma treatment has been exemplified in the above description, the present invention is not limited to this. For example, in the plasma processing step, the
ただし、上記のように、半導体基板20がシリコンにより形成される場合、プラズマ処理に用いる希ガスとしては、シリコン(原子番号14/質量数≒28.085)と最も近い質量数をもち、かつシリコンと同周期(周期3)であるアルゴンがより好ましい。もっとも、プラズマ処理工程では、前駆体膜10kが成膜された半導体基板20に対し、1又は複数の希ガスにH(水素/原子番号1/質量数≒1.00798)を混合したガスを用いたプラズマ処理を施してもよい。
However, as described above, when the
本実施の形態におけるパッシベーション膜10の製造方法は、前駆体膜成長工程の後処理としてプラズマ処理を有することから、図9にも示すように、前駆体膜10kの成膜温度を60度以上100度以下としても、十分なパッシベーション性能を得ることができる。前駆体膜10kの成膜温度を70度以上90度以下とすれば、さらにパッシベーション性能を高めることができ、前駆体膜10kの成膜温度を80度程度にすれば、パッシベーション性能の飛躍的な向上を図ることができる。このように、パッシベーション膜10は、低温の成膜温度で形成することができるため、比較的薄く形成されたフレキシブル基板や樹脂など、耐熱性の低い素子にも好適に採用することができる。
Since the method of
さらに、図10及び図11から、プラズマ処理における供給電力を50Wとし、プラズマ処理の処理時間を1秒とすれば、パッシベーション性能を迅速に且つ精度よく高めることができるとわかる。もっとも、供給電力を50W未満に設定しても、処理時間を長くすれば、同様のパッシベーション性能が得られると推察される。 Further, from FIGS. 10 and 11, it can be seen that the passivation performance can be rapidly and accurately improved by setting the power supply in the plasma treatment to 50 W and the processing time of the plasma treatment to 1 second. However, even if the power supply is set to less than 50 W, it is presumed that similar passivation performance can be obtained if the processing time is lengthened.
前駆体膜10kの設定膜厚は、5nm~20nmにするとよい。設定膜厚の下限値を5nmとしたのは、5nm未満の薄膜では、膜の特性上の観点から多くの欠陥を有するため、パッシベーション性能が著しく低下するからである。設定膜厚の上限値を20nmとしたのは、20nmを超える膜厚では、前駆体膜10kに基づくパッシベーション膜10の寄生吸収が増大し、半導体基板20へ光が届かなくなるからである。すなわち、パッシベーション膜10の透過率が低下するからである。そのため、前駆体膜10kは、膜厚が5nm以上20nm以下の薄い膜にする方が望ましい。
The set film thickness of the
ここで、上述した実施の形態は、パッシベーション膜、パッシベーション膜付半導体基板、太陽電池素子、及びパッシベーション膜の成膜方法の具体例であり、本発明の技術的範囲は、これらの態様に限定されるものではない。例えば、上記実施の形態では、パッシベーション膜10(10a、10b)の材料として、i型の水素化アモルファスシリコンが好適である旨記載したが、これに限定されない。パッシベーション膜10(10a、10b)の材料としては、n型の水素化アモルファスシリコン(n a-Si:H)又はp型の水素化アモルファスシリコン(n a-Si:H)を採用することもできる。ただし、パッシベーション性能の観点からは、n型及びp型の水素化アモルファスシリコンよりも、i型の水素化アモルファスシリコンの方が好ましい。なお、図1の半導体素子100において、パッシベーション膜10a及び10bの材料として、n型の水素化アモルファスシリコンを採用した場合は、n型非晶質シリコン層40が不要となり、p型の水素化アモルファスシリコンを採用した場合は、p型非晶質シリコン層30が不要となる。
Here, the above-described embodiments are specific examples of the passivation film, the semiconductor substrate with the passivation film, the solar cell element, and the method of forming the passivation film, and the technical scope of the present invention is limited to these aspects. not something. For example, in the embodiment described above, i-type hydrogenated amorphous silicon is suitable as the material of the passivation film 10 (10a, 10b), but the material is not limited to this. As a material for the passivation film 10 (10a, 10b), n-type hydrogenated amorphous silicon (na-Si:H) or p-type hydrogenated amorphous silicon (na-Si:H) can be adopted. . However, from the viewpoint of passivation performance, i-type hydrogenated amorphous silicon is preferable to n-type and p-type hydrogenated amorphous silicon. In the
図1の半導体素子100の各層の構成・構造は、適宜変更することができる。パッシベーション膜10及びパッシベーション膜付半導体基板21は、バックコンタクト型太陽電池にも適用することができ、イメージセンサ、OLEDなどの半導体装置にも適用可能である。すなわち、パッシベーション膜10の製造方法は、バックコンタクト型の太陽電池素子など、他の型の太陽電池素子の製造工程に採用してもよく、裏面入射型のイメージセンサの製造工程、及びOLEDの光出射表面の製造工程などに採用してもよい。
The configuration and structure of each layer of the
10、10a、10b パッシベーション膜、10k 前駆体膜、20 半導体基板、21、210 パッシベーション膜付半導体基板、21k、210k 膜付基板、30 p型非晶質シリコン層、40 n型非晶質シリコン層、51、52 透明電極層、61、62 電極群、61a、62a 集電極、80 プラズマ処理装置、81 チャンバ、82 下部電極、83 上部電極、84 高周波電源、85 ガス供給口、86 ガス排気口。 10, 10a, 10b passivation film, 10k precursor film, 20 semiconductor substrate, 21, 210 semiconductor substrate with passivation film, 21k, 210k substrate with film, 30 p-type amorphous silicon layer, 40 n-type amorphous silicon layer , 51, 52 transparent electrode layer, 61, 62 electrode group, 61a, 62a collecting electrode, 80 plasma processing apparatus, 81 chamber, 82 lower electrode, 83 upper electrode, 84 high frequency power source, 85 gas supply port, 86 gas exhaust port.
Claims (8)
前記前駆体膜が成膜された半導体基板に対してアルゴンを用いたプラズマ処理を施すプラズマ処理工程と、を有する、パッシベーション膜の製造方法。 a precursor film growth step of growing amorphous silicon hydride to a set film thickness on one surface of a semiconductor substrate to form a precursor film;
and a plasma treatment step of performing plasma treatment using argon on the semiconductor substrate on which the precursor film is formed.
前記前駆体膜が成膜された半導体基板に対し、アルゴンと他の1又は複数の希ガスとを混合したガスを用いたプラズマ処理を施すプラズマ処理工程と、を有する、パッシベーション膜の製造方法。 a precursor film growth step of growing amorphous silicon hydride to a set film thickness on one surface of a semiconductor substrate to form a precursor film;
A method of manufacturing a passivation film, comprising a plasma treatment step of subjecting the semiconductor substrate on which the precursor film is formed to plasma treatment using a mixed gas of argon and one or more other rare gases.
前記前駆体膜が成膜された半導体基板に対し、1又は複数の希ガスを用いたプラズマ処理を施すプラズマ処理工程と、を有する、パッシベーション膜の製造方法。 a precursor film growth step of growing amorphous silicon hydride to a set film thickness on one surface of a semiconductor substrate to form a precursor film;
A method of manufacturing a passivation film, comprising a plasma treatment step of subjecting the semiconductor substrate on which the precursor film is formed to plasma treatment using one or more rare gases.
前記プラズマ処理における供給電力が50Wとされ、前記プラズマ処理の処理時間が1秒とされている、請求項1~4の何れか一項に記載のパッシベーション膜の製造方法。 In the plasma treatment step,
5. The method for manufacturing a passivation film according to claim 1, wherein power supplied in said plasma treatment is 50 W, and treatment time of said plasma treatment is 1 second.
請求項1~6の何れか一項に記載の方法を用いて前記半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有する、パッシベーション膜付半導体基板。 a semiconductor substrate;
A semiconductor substrate with a passivation film, comprising a passivation film formed on one or both surfaces of the semiconductor substrate by using the method according to any one of claims 1 to 6.
請求項1~6の何れか一項に記載の方法を用いて前記半導体基板の一方の面もしくは両方の面に形成されたパッシベーション膜と、を有する、半導体素子。 a semiconductor substrate;
and a passivation film formed on one or both surfaces of the semiconductor substrate using the method according to any one of claims 1 to 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021170213A JP2023060555A (en) | 2021-10-18 | 2021-10-18 | Method for manufacturing passivation film, semiconductor substrate with passivation film and semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021170213A JP2023060555A (en) | 2021-10-18 | 2021-10-18 | Method for manufacturing passivation film, semiconductor substrate with passivation film and semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023060555A true JP2023060555A (en) | 2023-04-28 |
Family
ID=86098307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021170213A Pending JP2023060555A (en) | 2021-10-18 | 2021-10-18 | Method for manufacturing passivation film, semiconductor substrate with passivation film and semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023060555A (en) |
-
2021
- 2021-10-18 JP JP2021170213A patent/JP2023060555A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107195699B (en) | Passivated contact solar cell and preparation method | |
US5700333A (en) | Thin-film photoelectric conversion device and a method of manufacturing the same | |
US6750394B2 (en) | Thin-film solar cell and its manufacturing method | |
JP4814307B2 (en) | Method for producing photovoltaic cells based on thin film silicon | |
JP5762552B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
US20020011263A1 (en) | Multi-junction solar cell | |
US20070023081A1 (en) | Compositionally-graded photovoltaic device and fabrication method, and related articles | |
US20060213550A1 (en) | Thin-film photoelectric conversion device and a method of manufacturing the same | |
US20140014175A1 (en) | Solar cell element and solar cell module | |
JP5526461B2 (en) | Photovoltaic device | |
KR20080002657A (en) | Photovoltaic device which includes all-back-contact configuration and related processes | |
JP2000252484A (en) | Manufacture of amorphous silicon thin-film photoelectric conversion device | |
JP2004014958A (en) | Thin film polycrystalline solar cell and manufacturing method therefor | |
JP3205613U (en) | Heterojunction solar cell structure | |
WO2009038323A2 (en) | Solar cell and method for manufacturing the same | |
CN113782631A (en) | Heterojunction solar cell with buffer protective film and preparation method thereof | |
TW201349526A (en) | Solar cells and methods of fabrication thereof | |
EP3419057B1 (en) | Solar cell and method for preparing same | |
KR20200125067A (en) | Manufacturing method of heterojunction solar cell | |
JP2023060555A (en) | Method for manufacturing passivation film, semiconductor substrate with passivation film and semiconductor element | |
WO2022071302A1 (en) | Perovskite thin film solar cell production method | |
JP5645734B2 (en) | Solar cell element | |
KR20110043147A (en) | Hetero juction type solar cell and method of manufacturing the same | |
KR20130061346A (en) | Solar cell and method of manufacturing the same | |
TW201201396A (en) | Method for manufacturing a solar panel |