JP2023048680A - protective relay system - Google Patents

protective relay system Download PDF

Info

Publication number
JP2023048680A
JP2023048680A JP2021158126A JP2021158126A JP2023048680A JP 2023048680 A JP2023048680 A JP 2023048680A JP 2021158126 A JP2021158126 A JP 2021158126A JP 2021158126 A JP2021158126 A JP 2021158126A JP 2023048680 A JP2023048680 A JP 2023048680A
Authority
JP
Japan
Prior art keywords
relay device
communication frame
relay
sampling timing
communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021158126A
Other languages
Japanese (ja)
Inventor
康弘 松尾
Yasuhiro Matsuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2021158126A priority Critical patent/JP2023048680A/en
Publication of JP2023048680A publication Critical patent/JP2023048680A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a protective relay system in which each relay device can faster collect data of all the relay devices.SOLUTION: A protective relay system includes a first relay device, a second relay device and a third relay device. The first relay device generates a first communication frame including first electricity quantity data and transmits the first communication frame to the second relay device. The second relay device generates a first communication frame including first and second electricity quantity data and transmits the first communication frame to the third relay device. The third relay device generates a second communication frame including third electricity quantity data and transmits the second communication frame to the second relay device. The second relay device adds the second electricity quantity data to the second communication frame, generates a second communication frame including the second and third electricity quantity data and transmits the second communication frame including the second and third electricity quantity data to the first relay device.SELECTED DRAWING: Figure 1

Description

本開示は、保護リレーシステムに関する。 The present disclosure relates to protection relay systems.

電力系統には保護リレーシステムが設けられている。保護リレーシステムは、様々な用途に適用され、例えば、送電線保護リレーシステムが知られている。送電線保護リレーシステムは、送電線および母線の事故を検出した場合に事故区間を切り離す。送電線保護リレーシステムにおいては、送電線区間の各端子にリレー装置が配置されている。各リレー装置は電気量データを計測して、電気量データを含む通信フレームを他のリレー装置との間で送受信する。 A protective relay system is provided in the power system. Protection relay systems are applied in various applications, for example, transmission line protection relay systems are known. The line protection relay system isolates fault sections upon detection of faults on transmission lines and busbars. In the transmission line protection relay system, a relay device is arranged at each terminal of the transmission line section. Each relay device measures electrical quantity data and transmits/receives a communication frame containing the electrical quantity data to/from other relay devices.

例えば、特開平11-220481号公報(特許文献1)は、PCM電流差動リレーで構成される親局および複数の子局を含むネットワークシステムを開示している。親局は、全局間でデータを交換するための情報フレームを連続的に生成する。情報フレームは、下りルートを伝搬し、折返局に到達し、上りルートを経由して再び親局に戻る。 For example, Japanese Patent Laying-Open No. 11-220481 (Patent Document 1) discloses a network system including a master station and a plurality of slave stations configured by PCM current differential relays. The parent station continuously generates information frames for exchanging data among all stations. The information frame propagates down the downstream route, reaches the return station, and returns to the master station via the upstream route.

特開平11-220481号公報JP-A-11-220481

通信フレームが、下りルートを経由して、親局から折返局に到達し、上りルートを経由して再び親局に戻るループ状の伝送方式においては、親局が全局のデータを収集するまでの時間は、親局と折返局との間の伝送遅延時間の2倍である。このように、各局が全局のデータを収集するまでに時間を要してしまうという問題があった。 In a loop-shaped transmission system in which communication frames travel from the master station to the return station via the downstream route and return to the master station again via the upstream route, it takes time for the master station to collect data from all stations. The time is twice the transmission delay time between the parent station and the return station. Thus, there is a problem that it takes time for each station to collect data of all stations.

本開示のある局面における目的は、ループ状の伝送路で接続された複数のリレー装置を含む保護リレーシステムにおいて、各リレー装置が全リレー装置のデータをより早く収集することが可能な技術を提供することである。 An object of one aspect of the present disclosure is to provide a technology that enables each relay device to quickly collect data of all relay devices in a protection relay system including a plurality of relay devices connected by a looped transmission line. It is to be.

ある実施の形態に従うと、ループ状に通信接続された複数のリレー装置を含む保護リレーシステムが提供される。複数のリレー装置は、第1リレー装置、1以上の第2リレー装置、および第3リレー装置を含む。第1リレー装置は、第1電気量データを含む第1通信フレームを生成する第1生成部と、第1通信フレームを隣接する第2リレー装置に送信する第1通信部とを含む。第2リレー装置は、第1通信フレームに第2電気量データを追加して、第1および第2電気量データを含む第1通信フレームを生成する第2生成部と、第1および第2電気量データを含む第1通信フレームを隣接する第2リレー装置または第3リレー装置に送信する第2通信部とを含む。第3リレー装置は、第3電気量データを含む第2通信フレームを生成する第3生成部と、第2通信フレームを隣接する第2リレー装置に送信する第3通信部とを含む。第2生成部は、第2通信フレームに第2電気量データを追加して、第2および第3電気量データを含む第2通信フレームをさらに生成する。第2通信部は、第2および第3電気量データを含む第2通信フレームを隣接する第2リレー装置または第1リレー装置にさらに送信する。 According to one embodiment, a protection relay system is provided that includes a plurality of relay devices communicatively connected in a loop. The multiple relay devices include a first relay device, one or more second relay devices, and a third relay device. The first relay device includes a first generation unit that generates a first communication frame including first electrical quantity data, and a first communication unit that transmits the first communication frame to an adjacent second relay device. The second relay device includes: a second generator that adds the second electrical quantity data to the first communication frame to generate a first communication frame that includes the first and second electrical quantity data; and a second communication unit for transmitting the first communication frame including the quantity data to the adjacent second or third relay device. The third relay device includes a third generator that generates a second communication frame including third electrical quantity data, and a third communication unit that transmits the second communication frame to an adjacent second relay device. The second generator adds the second electrical quantity data to the second communication frame to further generate a second communication frame including the second and third electrical quantity data. The second communication unit further transmits a second communication frame including the second and third electrical quantity data to the adjacent second relay device or first relay device.

本開示によると、ループ状の伝送路で接続された複数のリレー装置を含む保護リレーシステムにおいて、各リレー装置が全リレー装置のデータをより早く収集できる。 According to the present disclosure, in a protection relay system including a plurality of relay devices connected by looped transmission lines, each relay device can collect data of all relay devices more quickly.

保護リレーシステムの全体構成図である。1 is an overall configuration diagram of a protection relay system; FIG. 通信フレームの到達時間を説明するための図である。FIG. 4 is a diagram for explaining arrival times of communication frames; リレー装置のハードウェア構成の一例を示すブロック図である。It is a block diagram which shows an example of the hardware constitutions of a relay apparatus. スレーブの同期制御方式を説明するための図である。FIG. 4 is a diagram for explaining a slave synchronization control method; 初期期間中における同期制御方式を説明するための図である。It is a figure for demonstrating the synchronous control method during an initial period. 通常期間中における同期制御方式を説明するための構成を示すブロック図である。FIG. 4 is a block diagram showing a configuration for explaining a synchronous control method during a normal period; 通常期間中における同期制御方式を説明するための図である。FIG. 10 is a diagram for explaining a synchronization control method during a normal period; 比較例に従うトリップ指令の出力タイミングを説明するための図である。FIG. 5 is a diagram for explaining output timing of a trip command according to a comparative example; 本実施の形態に従うトリップ指令の出力タイミングを説明するための図である。4 is a diagram for explaining output timing of a trip command according to the embodiment; FIG. 保護リレーシステムの機能構成の一例を示すブロック図である。It is a block diagram showing an example of functional composition of a protection relay system.

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following description, the same parts are given the same reference numerals. Their names and functions are also the same. Therefore, detailed description thereof will not be repeated.

<全体構成>
図1は、保護リレーシステムの全体構成図である。図1を参照して、保護リレーシステム1000は、リレー装置11,12A,12B,13(以下、「リレー装置10」とも総称する。)を含む。各リレー装置10は、ディジタル型の保護リレー装置であり、例えば、電流差動演算を実行する電流差動リレー装置である。リレー装置11はマスタ、リレー装置12A,12Bはスレーブ、リレー装置13はサブマスタとして機能する。以下の説明では、リレー装置11を「マスタ11」、「リレー装置12A,12B」を「スレーブ12A,12B」、リレー装置13を「サブマスタ13」とも称する。
<Overall composition>
FIG. 1 is an overall configuration diagram of a protection relay system. Referring to FIG. 1, protection relay system 1000 includes relay devices 11, 12A, 12B, and 13 (hereinafter collectively referred to as "relay device 10"). Each relay device 10 is a digital protection relay device, for example, a current differential relay device that performs a current differential operation. The relay device 11 functions as a master, the relay devices 12A and 12B as slaves, and the relay device 13 as a submaster. In the following description, the relay device 11 is also referred to as the "master 11", the "relay devices 12A and 12B" as the "slaves 12A and 12B", and the relay device 13 as the "submaster 13".

複数のリレー装置11,12A,12B,13は、それぞれ電力系統の各所に配置されており、通信回線2でループ状に接続されている。通信回線2の伝送速度は、例えば、1.544Mbpsである。なお、通信回線2は、イーサネット(登録商標)等の高速通信網で構成されていてもよい。 A plurality of relay devices 11 , 12 A, 12 B, and 13 are arranged at various locations in the electric power system and connected in a loop with a communication line 2 . The transmission speed of the communication line 2 is, for example, 1.544 Mbps. The communication line 2 may be configured by a high-speed communication network such as Ethernet (registered trademark).

各リレー装置10は、電気量データを計測し、通信回線2に接続された他のリレー装置との間で電気量データを含む通信フレームを送受信する。これにより、各リレー装置10は、すべてのリレー装置10で計測された電気量データを共有する。各リレー装置10は、2回線の通信ポートを有しており、2系の通信経路を採用している。本実施の形態では、通信経路Raを下りルート、他方の通信経路Rbを上りルートとも称する。上りルートおよび下りルートを組み合わせることにより、複数のリレー装置10は、ループ状に通信接続される。 Each relay device 10 measures electrical quantity data and transmits/receives a communication frame containing the electrical quantity data to/from another relay device connected to the communication line 2 . Thereby, each relay device 10 shares the electric quantity data measured by all the relay devices 10 . Each relay device 10 has two communication ports and employs two communication paths. In this embodiment, the communication route Ra is also called a downstream route, and the other communication route Rb is also called an upstream route. A plurality of relay devices 10 are connected for communication in a loop by combining upstream routes and downstream routes.

マスタ11は、自端で計測した電気量データMを含む通信フレームX1を生成して、隣接するスレーブ12Aに送信する。スレーブ12Aは、自端で計測した電気量データSaを通信フレームX1に追加して、電気量データM,Saを含む通信フレームX1を隣接するスレーブ12Bに送信する。スレーブ12Bは、自端で計測した電気量データSbを通信フレームX1に追加して、電気量データM,Sa,Sbを含む通信フレームX1を隣接するサブマスタ13に送信する。 The master 11 generates a communication frame X1 including the electric quantity data M measured at its own end, and transmits it to the adjacent slave 12A. The slave 12A adds the electrical quantity data Sa measured at its own end to the communication frame X1, and transmits the communication frame X1 including the electrical quantity data M and Sa to the adjacent slave 12B. The slave 12B adds the electrical quantity data Sb measured at its own end to the communication frame X1 and transmits the communication frame X1 containing the electrical quantity data M, Sa, Sb to the adjacent submaster 13 .

一方、サブマスタ13は、自端で計測した電気量データMsを含む通信フレームX2を生成して、スレーブ12Bに送信する。スレーブ12Bは、電気量データSbを通信フレームX2に追加して、電気量データMs,Sbを含む通信フレームX2をスレーブ12Aに送信する。スレーブ12Aは、電気量データSaを通信フレームX2に追加して、電気量データMs,Sb,Saを含む通信フレームX2をマスタ11に送信する。 On the other hand, the submaster 13 generates a communication frame X2 including the electric quantity data Ms measured at its own end, and transmits it to the slave 12B. The slave 12B adds the electric quantity data Sb to the communication frame X2 and transmits the communication frame X2 including the electric quantity data Ms and Sb to the slave 12A. The slave 12A adds the electrical quantity data Sa to the communication frame X2 and transmits the communication frame X2 including the electrical quantity data Ms, Sb, and Sa to the master 11. FIG.

本実施の形態に従う保護リレーシステム1000においては、各リレー装置10が、同一時刻に計測した電気量データを用いて、事故検出判定等の演算を行なう。電気量データを計測するタイミングは、ハードウェアクロックを分周して生成するサンプリングパルス信号を基準に定められる。例えば、サンプリング周期は、系統周波数の電気角30°(例えば、50Hz系統の場合、1.67ms)に設定される。 In protection relay system 1000 according to the present embodiment, each relay device 10 performs calculations such as accident detection determination using electric quantity data measured at the same time. The timing for measuring the electric quantity data is determined based on the sampling pulse signal generated by dividing the hardware clock. For example, the sampling period is set to an electrical angle of 30° of the system frequency (for example, 1.67 ms for a 50 Hz system).

典型的には、各リレー装置10は、電気量データM,Sa,Sb,Msを用いて電流差動演算を実行する。電気量データM,Sa,Sb,Msに対応する電流データをIm,Isa,Isb,Imsとする。この場合、各リレー装置10は、電流データIm,Isa,Isb,Imsのベクトル和を算出し、算出したベクトル和の大きさを差動電流IDLとして算出する。各リレー装置10は、差動電流IDLが閾値Kよりも大きいか否か(すなわち、IDL1>Kが成立するか否か)を判定する。IDL>Kが成立する場合、各リレー装置10は、保護区間に事故が発生したと判定して、トリップ指令TSを出力する。 Typically, each relay device 10 performs a current differential operation using the electric quantity data M, Sa, Sb, Ms. Let Im, Isa, Isb, and Ims be current data corresponding to the electric quantity data M, Sa, Sb, and Ms. In this case, each relay device 10 calculates the vector sum of the current data Im, Isa, Isb, and Ims, and calculates the magnitude of the calculated vector sum as the differential current IDL. Each relay device 10 determines whether or not the differential current IDL is greater than the threshold K (that is, whether or not IDL1>K holds). When IDL>K holds, each relay device 10 determines that an accident has occurred in the protection section and outputs a trip command TS.

マスタ11とサブマスタ13との間には、予備伝送経路が準備されている。例えば、スレーブ12Aとスレーブ12Bとの間の伝送路が故障により通信不可能になった場合、スレーブ12Aとスレーブ12Bとの間の伝送路を新たな予備伝送経路とする。そして、スレーブ12Bをマスタ、サブマスタ13をスレーブ、マスタ11をスレーブ、スレーブ12Aをサブマスタとして機能させ、元の予備伝送経路等を用いて各リレー装置10をループ状に通信接続して保護機能を持続する。 A backup transmission path is prepared between the master 11 and the submaster 13 . For example, if the transmission line between the slaves 12A and 12B becomes incapable of communication due to a failure, the transmission line between the slaves 12A and 12B is used as a new backup transmission line. Then, the slave 12B functions as a master, the submaster 13 functions as a slave, the master 11 functions as a slave, and the slave 12A functions as a submaster, and each relay device 10 is connected for communication in a loop using the original backup transmission path or the like to maintain the protection function. do.

図2は、通信フレームの到達時間を説明するための図である。本実施の形態では、通信経路Raの伝送遅延時間と、通信経路Rbの伝送遅延時間とは同一であるものとする。図2を参照して、マスタ11は、時刻t0のサンプリングタイミングに同期して通信フレームX1を送信する。通信フレームX1は、スレーブ12A,12Bを経由して、時刻t3にサブマスタ13へ到達する。サブマスタ13に到達する通信フレームX1には、電気量データM,Sa,Sbが含まれる。 FIG. 2 is a diagram for explaining arrival times of communication frames. In this embodiment, it is assumed that the transmission delay time of the communication route Ra and the transmission delay time of the communication route Rb are the same. Referring to FIG. 2, master 11 transmits communication frame X1 in synchronization with sampling timing at time t0. The communication frame X1 reaches the submaster 13 at time t3 via the slaves 12A and 12B. A communication frame X1 that reaches the submaster 13 includes electric quantity data M, Sa, and Sb.

サブマスタ13は、マスタ11による通信フレームX1の送信タイミングに同期して、通信フレームX2を送信する。通信フレームX2は、スレーブ12B,12Aを経由して、時刻t3にマスタ11へ到達する。マスタ11に到達する通信フレームX2には、電気量データMs,Sb,Saが含まれる。 The submaster 13 transmits the communication frame X2 in synchronization with the transmission timing of the communication frame X1 by the master 11 . The communication frame X2 reaches the master 11 at time t3 via the slaves 12B and 12A. A communication frame X2 reaching the master 11 includes electric quantity data Ms, Sb, and Sa.

これにより、マスタ11が、自端の電気量データを収集してから、他のリレー装置10の電気量データを収集するまでの時間は“t3-t0”であり、これは、マスタ11とサブマスタ13との間の伝送遅延時間Taに相当する。同様に、サブマスタ13が、自端の電気量データを収集してから、他のリレー装置10の電気量データを収集するまでの時間もTaである。 As a result, the time from when the master 11 collects the electricity quantity data of its own end to when it collects the electricity quantity data of the other relay device 10 is "t3-t0", and this is the difference between the master 11 and the submaster. 13 corresponds to the transmission delay time Ta. Similarly, the time from when the submaster 13 collects the electricity quantity data of its own end to when it collects the electricity quantity data of the other relay device 10 is also Ta.

ここで、通信フレームが、下りルートを経由して、マスタに相当する親局から折返局に到達し、上りルートを経由して再びマスタに戻る従来のループ状の伝送方式において、マスタが全局のデータを収集するまでの時間をTgとする。この場合、本実施の形態に従うマスタ11が、すべてのリレー装置10の電気量データを収集するまでの時間(すなわち、Ta)は、時間Tgの1/2倍である。このように、本実施の形態では、従来のループ状の伝送方式における折返局に相当するサブマスタ13が、自端の電気量データを含む通信フレームX2を生成することにより、データ収集時間を短縮できる。 Here, in the conventional loop-shaped transmission system in which a communication frame reaches a return station from a parent station corresponding to a master via a downstream route and returns to the master again via an upstream route, the master transmits data to all stations. Let Tg be the time until data is collected. In this case, the time (that is, Ta) until master 11 according to the present embodiment collects the electric quantity data of all relay devices 10 is half the time Tg. As described above, in the present embodiment, the submaster 13, which corresponds to the return station in the conventional loop transmission system, generates the communication frame X2 including the electrical quantity data of its own end, thereby shortening the data collection time. .

<ハードウェア構成>
マスタ11、スレーブ12A,12B(以下、「スレーブ12」とも総称する。)およびサブマスタ13の各リレー装置10が、マイクロコンピュータに基づいて構成されている例について説明する。以下の例と異なり、各リレー装置10は、FPGA(Field Programmable Gate Array)またはASIC(Application Specific Integrated Circuit)などの電子回路に基づいて構成されていてもよい。もしくは、各リレー装置10は、FPGAまたはASICなどの電子回路とマイクロコンピュータとを組み合わせることによって構成されていてもよい。
<Hardware configuration>
An example in which each relay device 10 of the master 11, slaves 12A and 12B (hereinafter also collectively referred to as "slave 12"), and submaster 13 is configured based on a microcomputer will be described. Unlike the following examples, each relay device 10 may be configured based on an electronic circuit such as FPGA (Field Programmable Gate Array) or ASIC (Application Specific Integrated Circuit). Alternatively, each relay device 10 may be configured by combining an electronic circuit such as FPGA or ASIC with a microcomputer.

図3は、リレー装置10のハードウェア構成の一例を示すブロック図である。図3を参照して、リレー装置10は、補助変成器32と、A/D変換部35と、演算処理部40と、サンプリングパルス発生回路45と、通信回路50と、デジタル出力回路55(D/O:Digital Output)とを含む。 FIG. 3 is a block diagram showing an example of the hardware configuration of the relay device 10. As shown in FIG. 3, relay device 10 includes auxiliary transformer 32, A/D converter 35, arithmetic processor 40, sampling pulse generator circuit 45, communication circuit 50, and digital output circuit 55 (D /O: Digital Output).

補助変成器32は、電流変成器または電圧変成器からの電気量を取り込み、リレー内部回路での信号処理に適した電圧に変換して出力する。A/D変換部35は、補助変成器32から出力される電圧を取り込んでデジタルデータに変換する。具体的には、A/D変換部35は、アナログフィルタと、サンプルホールド回路と、マルチプレクサと、A/D変換器とを含む。 The auxiliary transformer 32 takes in the electrical quantity from the current transformer or the voltage transformer, converts it into a voltage suitable for signal processing in the relay internal circuit, and outputs it. The A/D converter 35 takes in the voltage output from the auxiliary transformer 32 and converts it into digital data. Specifically, the A/D converter 35 includes an analog filter, a sample hold circuit, a multiplexer, and an A/D converter.

アナログフィルタは、補助変成器32から出力される電流の波形信号から高周波のノイズ成分を除去する。サンプルホールド回路は、アナログフィルタから出力される電流の波形信号を、サンプリングパルス発生回路45により生成されたサンプリングパルスの周期(すなわち、サンプリング周期)でサンプリングする。マルチプレクサは、演算処理部40から入力されるタイミング信号に基づいて、サンプルホールド回路から入力される波形信号を時系列で順次切り替えてA/D変換器に入力する。A/D変換器は、マルチプレクサから入力される波形信号をアナログデータからデジタルデータに変換する。A/D変換器は、デジタル変換した波形信号(すなわち、デジタルデータ)を演算処理部40へ出力する。 The analog filter removes high-frequency noise components from the current waveform signal output from the auxiliary transformer 32 . The sample hold circuit samples the current waveform signal output from the analog filter at the period of the sampling pulse generated by the sampling pulse generating circuit 45 (that is, the sampling period). Based on the timing signal input from the arithmetic processing unit 40, the multiplexer sequentially switches the waveform signal input from the sample-and-hold circuit in time series and inputs it to the A/D converter. The A/D converter converts the waveform signal input from the multiplexer from analog data to digital data. The A/D converter outputs the digitally converted waveform signal (that is, digital data) to the arithmetic processing section 40 .

演算処理部40は、CPU(Central Processing Unit)41と、RAM(Random Access Memory)42と、ROM(Read Only Memory)43とを含む。これらの各要素はバス44を介して相互に接続されている。演算処理部40は、フラッシュメモリなど電気的に書換え可能な不揮発性メモリを含んでいてもよい。RAM42およびROM43は、CPU41の主記憶として用いられる。CPU41は、ROM43および不揮発性メモリに可能されたプログラムに従って、リレー装置10全体の動作を制御する。 The arithmetic processing unit 40 includes a CPU (Central Processing Unit) 41 , a RAM (Random Access Memory) 42 and a ROM (Read Only Memory) 43 . Each of these elements are interconnected via a bus 44 . The arithmetic processing unit 40 may include an electrically rewritable nonvolatile memory such as a flash memory. RAM42 and ROM43 are used as main memory of CPU41. CPU 41 controls the overall operation of relay device 10 according to programs stored in ROM 43 and nonvolatile memory.

サンプリングパルス発生回路45は、発振器と、分周回路とを含む。発信器は、サンプリングパルスを発生するための基準周波数の基準周波数信号を出力する。分周回路は、発信器から入力される基準周波数信号を分周率nで分周して、サンプリングパルスを発生する。なお、分周器の分周率nは、CPU41によって制御される。これにより、サンプリングパルスの周波数(すなわち、サンプリング周波数)が制御される。 Sampling pulse generating circuit 45 includes an oscillator and a frequency dividing circuit. The oscillator outputs a reference frequency signal at a reference frequency for generating sampling pulses. The frequency dividing circuit divides the frequency of the reference frequency signal input from the oscillator by the frequency division ratio n to generate sampling pulses. Note that the frequency division ratio n of the frequency divider is controlled by the CPU 41 . This controls the frequency of sampling pulses (that is, the sampling frequency).

通信回路50は、通信回線2を介して他のリレー装置と通信する。例えば、通信回路50は、光信号を電気信号に変換するメディアコンバータと、電気信号を通信回線2に出力する通信機器とを含む。例えば、通信回路50は、光ファイバを介して、演算処理部40からのデータを光信号で受信し、当該光信号を電気信号に変換して、当該データを通信回線2に送信する。通信機器は、通信回線2を介して他のリレー装置10との間で規定のプロトコルに従った通信を行なう。 Communication circuit 50 communicates with other relay devices via communication line 2 . For example, the communication circuit 50 includes a media converter that converts optical signals into electrical signals and communication equipment that outputs the electrical signals to the communication line 2 . For example, the communication circuit 50 receives data from the arithmetic processing unit 40 as an optical signal via an optical fiber, converts the optical signal into an electrical signal, and transmits the data to the communication line 2 . The communication device communicates with another relay device 10 via the communication line 2 according to a prescribed protocol.

デジタル出力回路55(図中の「D/O」に対応)は、外部機器に信号を出力するためのインターフェイス回路である。たとえば、デジタル出力回路55は、CPU41の指令に従って、送電線に設けられた遮断器にトリップ指令TSを出力する。 A digital output circuit 55 (corresponding to "D/O" in the drawing) is an interface circuit for outputting a signal to an external device. For example, the digital output circuit 55 outputs a trip command TS to a circuit breaker provided in the transmission line according to the command from the CPU 41 .

<スレーブの同期制御方式>
従来のループ状の伝送方式では、通信フレームを折返局で折り返すことを前提としたサンプリング同期方式であった。しかし、本実施の形態では、折返局に対応するサブマスタ13は、マスタ11と同期したタイミングで通信フレームを送信するため、従来のループ状の伝送方式でのサンプリング同期制御は採用できない。以下、本実施の形態に従うスレーブの同期制御方式について説明する。
<Slave synchronous control method>
In the conventional loop transmission system, the sampling synchronization system is based on the premise that the communication frame is returned at the return station. However, in this embodiment, the submaster 13 corresponding to the return station transmits the communication frame at the timing synchronized with the master 11, so sampling synchronization control in the conventional loop transmission method cannot be adopted. A slave synchronization control method according to the present embodiment will be described below.

図4は、スレーブの同期制御方式を説明するための図である。ここでは、スレーブ12Aのサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる方式について説明する。図4を参照して、マスタ11は、時刻t0において、マスタ11のサンプリングタイミングに同期して通信フレームX1を送信する。時刻t1において、通信フレームX1は、スレーブ12Aに到達する。 FIG. 4 is a diagram for explaining a slave synchronization control method. Here, a method for synchronizing the sampling timing of the slave 12A with the sampling timing of the master 11 will be described. Referring to FIG. 4, master 11 transmits communication frame X1 in synchronization with the sampling timing of master 11 at time t0. At time t1, the communication frame X1 reaches the slave 12A.

サブマスタ13は、マスタ11が通信フレームX1を送信する時刻と同じタイミングである時刻t0において、通信フレームX2を送信する。なお、図4の例では、マスタ11およびサブマスタ13のサンプリングタイミングは同期しており、かつ通信フレームX1およびX2の送信タイミングも同期している。時刻t2において、通信フレームX2は、スレーブ12Aに到達する。 The submaster 13 transmits the communication frame X2 at time t0, which is the same timing as the time when the master 11 transmits the communication frame X1. In the example of FIG. 4, the sampling timings of the master 11 and the submaster 13 are synchronized, and the transmission timings of the communication frames X1 and X2 are also synchronized. At time t2, communication frame X2 reaches slave 12A.

マスタ11とサブマスタ13との間の伝送遅延時間Ta(=t3-t0)は、予め計測されており、通信フレームX1および通信フレームX2の少なくとも一方に格納されている。したがって、スレーブ12Aは、通信フレームX1および通信フレームX2の少なくとも一方を受信すると、伝送遅延時間Taを知ることができる。また、スレーブ12Aは、通信フレームX1が到達した時刻t1と、通信フレームX2が到達した時刻t2との時間差Tbも計算できる。ここで、通信経路Raの伝送遅延時間と、通信経路Rbの伝送遅延時間とは同一であるものとする。伝送遅延時間Taおよび時間差Tbに関して、以下の式(1)および式(2)が成立する。 A transmission delay time Ta (=t3-t0) between the master 11 and the submaster 13 is measured in advance and stored in at least one of the communication frame X1 and the communication frame X2. Therefore, the slave 12A can know the transmission delay time Ta when receiving at least one of the communication frame X1 and the communication frame X2. The slave 12A can also calculate the time difference Tb between the time t1 when the communication frame X1 arrives and the time t2 when the communication frame X2 arrives. Here, it is assumed that the transmission delay time of the communication route Ra and the transmission delay time of the communication route Rb are the same. The following equations (1) and (2) hold for the transmission delay time Ta and the time difference Tb.

(t2-t0)+(t1-t0)=Ta …(1)
(t2-t0)-(t1-t0)=Tb …(2)
上記の式(1)および式(2)から、式(3)および式(4)が導出される。
(t2-t0)+(t1-t0)=Ta (1)
(t2-t0)-(t1-t0)=Tb (2)
Equations (3) and (4) are derived from equations (1) and (2) above.

t1-t0=Tc=(Ta-Tb)/2 …(3)
t2-t0=Td=(Ta+Tb)/2 …(4)
伝送遅延時間Taおよび時間差Tbは既知であるため、マスタ11のサンプリングタイミングの時刻t0と通信フレームX1が到達した時刻t1との時間差Tc、および時刻t0と通信フレームX2が到達した時刻t2との時間差Tdが算出される。したがって、スレーブ12Aは、時刻t1から時間差Tcだけ遡った時刻がマスタ11のサンプリングタイミングであると判断する。なお、スレーブ12Aは、時刻t2から時間差Tdだけ遡った時刻をマスタ11のサンプリングタイミングとして判断してもよい。したがって、スレーブ12Aは、自身のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させることができる。スレーブ12Bも同様の手順により自身のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる。
t1-t0=Tc=(Ta-Tb)/2 (3)
t2-t0=Td=(Ta+Tb)/2 (4)
Since the transmission delay time Ta and the time difference Tb are known, the time difference Tc between the time t0 of the sampling timing of the master 11 and the time t1 when the communication frame X1 arrives, and the time difference between the time t0 and the time t2 when the communication frame X2 arrives Td is calculated. Therefore, the slave 12A determines that the sampling timing of the master 11 is the time preceding the time t1 by the time difference Tc. It should be noted that the slave 12A may determine the sampling timing of the master 11 to be the time preceding the time t2 by the time difference Td. Therefore, the slave 12A can synchronize its own sampling timing with the sampling timing of the master 11. FIG. The slave 12B also synchronizes its own sampling timing with the sampling timing of the master 11 by the same procedure.

ここで、マスタ11からの通信フレームX1およびサブマスタ13からの通信フレームX2は周期的に送信される。そのため、スレーブ12は、通信フレームX1および通信フレームX2のどちらが時間的に先に到達したのかを判断する必要がある。 Here, the communication frame X1 from the master 11 and the communication frame X2 from the submaster 13 are periodically transmitted. Therefore, the slave 12 needs to determine which of the communication frame X1 and the communication frame X2 has arrived earlier in terms of time.

例えば、20ms周期で通信フレームX1,X2が送信されるとし、通信フレームX1,X2の到着時間の時間差Tbが5ms以内という制約があったとする。時間差Tbが5ms以内である場合、スレーブ12は、マスタ11からの通信フレームX1が先着、サブマスタ13からの通信フレームX2が後着と判断する。一方、時間差Tbが5msよりも大きい場合、スレーブ12は、通信フレームX2が先着、通信フレームX1が後着と判断する。 For example, assume that the communication frames X1 and X2 are transmitted at a cycle of 20 ms, and the time difference Tb between the arrival times of the communication frames X1 and X2 is limited to within 5 ms. If the time difference Tb is within 5 ms, the slave 12 determines that the communication frame X1 from the master 11 has arrived first and the communication frame X2 from the submaster 13 has arrived later. On the other hand, when the time difference Tb is larger than 5 ms, the slave 12 determines that the communication frame X2 is the first arrival and the communication frame X1 is the second arrival.

<サブマスタの同期制御方式>
ここでは、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる制御方式について説明する。ここでは、初期期間中における同期制御方式と、初期期間後の通常期間中における同期制御方式とに分けて説明する。なお、初期期間とは、マスタ11およびサブマスタ13を起動してから一定時間経過するまでの期間であるとする。
<Synchronous control method of submaster>
Here, a control method for synchronizing the sampling timing of the submaster 13 with the sampling timing of the master 11 will be described. Here, the synchronous control method during the initial period and the synchronous control method during the normal period after the initial period will be described separately. The initial period is assumed to be a period from when the master 11 and submaster 13 are activated until a certain period of time elapses.

(初期期間)
図5は、初期期間中における同期制御方式を説明するための図である。通信フレームX1,X2は、フレーム長が2574ビットのフレームであるとする。なお、ここでは、説明の容易化のため、スレーブ12A,12Bは図示されていない。図5の例では、マスタ11のサンプリングタイミングよりもサブマスタ13のサンプリングタイミングの方が遅れている例が示されている。
(initial period)
FIG. 5 is a diagram for explaining the synchronization control method during the initial period. It is assumed that the communication frames X1 and X2 are frames with a frame length of 2574 bits. Note that the slaves 12A and 12B are not shown here for ease of explanation. The example of FIG. 5 shows an example in which the sampling timing of the submaster 13 lags behind the sampling timing of the master 11 .

初期状態において、マスタ11のサンプリングタイミングは時刻taであり、サブマスタ13のサンプリングタイミングは時刻tcである。マスタ11は、時刻taにおいて、サンプリングタイミングに同期して通信フレームX1を送信する。サブマスタ13は、時刻tcにおいて、サンプリングタイミングに同期して通信フレームX2を送信する。 In the initial state, the sampling timing of the master 11 is time ta, and the sampling timing of the submaster 13 is time tc. At time ta, the master 11 transmits the communication frame X1 in synchronization with the sampling timing. At time tc, the submaster 13 transmits the communication frame X2 in synchronization with the sampling timing.

マスタ11は、時刻tbにおいて、通信フレームX2を受信する。時刻taと時刻tbとの時間差Tabは、マスタ11のサンプリングタイミングから、サブマスタ13のサンプリングタイミングのデータ(すなわち、通信フレームX2の1ビット目のデータ)をマスタ11が受信するまでの時間となる。 The master 11 receives the communication frame X2 at time tb. The time difference Tab between the time ta and the time tb is the time from the sampling timing of the master 11 to the time when the master 11 receives the data at the sampling timing of the submaster 13 (that is, the first bit data of the communication frame X2).

サブマスタ13は、時刻tdにおいて、通信フレームX1を受信する。時刻tcと時刻tdとの時間差Tcdは、サブマスタ13のサンプリングタイミングから、マスタ11のサンプリングタイミングのデータ(すなわち、通信フレームX1の1ビット目のデータ)をサブマスタ13が受信するまでの時間となる。 The submaster 13 receives the communication frame X1 at time td. The time difference Tcd between the time tc and the time td is the time from the sampling timing of the submaster 13 to the time when the submaster 13 receives the data at the sampling timing of the master 11 (that is, the first bit data of the communication frame X1).

マスタ11は、次のサンプリングタイミングである時刻teにおいて、時間差Tabを含む通信フレームX1を送信する。サブマスタ13は、時刻tgにおいて、時間差Tabを含む通信フレームX1を受信する。サブマスタ13は、時間差Tabおよび時間差Tcdに基づいて、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させるための補正量ΔTを算出する。ここで、通信経路Raの伝送遅延時間は“ΔT+Tcd”であり、通信経路Rbの伝送遅延時間は“Tab-ΔT”であり、これらは一致する。そのため、補正量ΔTは以下の式(5)で表される。 The master 11 transmits the communication frame X1 including the time difference Tab at time te, which is the next sampling timing. The submaster 13 receives the communication frame X1 including the time difference Tab at time tg. The submaster 13 calculates a correction amount ΔT for synchronizing the sampling timing of the submaster 13 with the sampling timing of the master 11 based on the time difference Tab and the time difference Tcd. Here, the transmission delay time of the communication route Ra is "ΔT+Tcd", and the transmission delay time of the communication route Rb is "Tab-ΔT", which match. Therefore, the correction amount ΔT is represented by the following equation (5).

ΔT=(Tab+Tcd)/2 …(5)
サブマスタ13は、サンプリング間隔(すなわち、サンプリング周期)を補正量ΔTだけ短くすることにより、マスタ11のサンプリングタイミングにサブマスタ13のサンプリングタイミングを同期させる。具体的には、サブマスタ13は、サンプリングタイミングを時刻thに設定する。なお、サンプリング間隔を短くしたことにより、時刻tfにおいてサブマスタ13から送信される通信フレームX2には1ビット目から2000ビット目までのデータしか含まれない。これにより、この通信フレームX2には574ビット分のデータが含まれておらず、マスタ11側で瞬間的にエラーが出るが、初期期間中であるため装置性能への影響はないと考えられる。以降、サブマスタ13は、元のサンプリング間隔でサンプリングを実行する。
ΔT=(Tab+Tcd)/2 (5)
The submaster 13 synchronizes the sampling timing of the submaster 13 with the sampling timing of the master 11 by shortening the sampling interval (that is, the sampling period) by the correction amount ΔT. Specifically, the submaster 13 sets the sampling timing to time th. By shortening the sampling interval, the communication frame X2 transmitted from the submaster 13 at time tf includes only data from the 1st bit to the 2000th bit. As a result, this communication frame X2 does not contain 574 bits of data, and an error occurs momentarily on the master 11 side. After that, the submaster 13 performs sampling at the original sampling interval.

なお、マスタ11のサンプリングタイミングよりもサブマスタ13のサンプリングタイミングの方が早い場合には、サブマスタ13は、サンプリング間隔を補正量ΔTだけ長くすることにより、マスタ11のサンプリングタイミングにサブマスタ13のサンプリングタイミングを同期させる。 When the sampling timing of the sub-master 13 is earlier than the sampling timing of the master 11, the sub-master 13 lengthens the sampling interval by the correction amount ΔT so that the sampling timing of the sub-master 13 coincides with the sampling timing of the master 11. Synchronize.

(通常期間)
初期期間中に、マスタ11およびサブマスタ13においてサンプリングタイミングを同期させた場合であっても、各々に設けられた発振器の精度誤差により互いのサンプリングタイミングが徐々にずれてくる場合がある。ここでは、初期期間後の通常期間において、サンプリングタイミングのずれが発生した場合に、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる方式について説明する。
(Normal period)
Even if the sampling timings of the master 11 and the submaster 13 are synchronized during the initial period, the sampling timings may gradually deviate from each other due to precision errors in the oscillators provided in each. Here, a method of synchronizing the sampling timing of the submaster 13 with the sampling timing of the master 11 in the normal period after the initial period when the sampling timing is shifted will be described.

図6は、通常期間中における同期制御方式を説明するための構成を示すブロック図である。図7は、通常期間中における同期制御方式を説明するための図である。 FIG. 6 is a block diagram showing a configuration for explaining the synchronization control method during the normal period. FIG. 7 is a diagram for explaining the synchronization control method during the normal period.

図6を参照して、マスタ11は、CPU41M、サンプリングパルス発生回路45M、および通信回路50Mを含む。通信回路50Mは、送信回路51Mおよび受信回路52Mを含む。CPU41M、サンプリングパルス発生回路45M、および通信回路50Mは、それぞれ図3のCPU41、サンプリングパルス発生回路45、および通信回路50に対応するが、便宜上“M”との符号を付記している。これは、サブマスタ13についても同様である。 Referring to FIG. 6, master 11 includes a CPU 41M, a sampling pulse generating circuit 45M and a communication circuit 50M. Communication circuit 50M includes a transmission circuit 51M and a reception circuit 52M. The CPU 41M, the sampling pulse generation circuit 45M, and the communication circuit 50M correspond to the CPU 41, the sampling pulse generation circuit 45, and the communication circuit 50 in FIG. This is the same for the submaster 13 as well.

サブマスタ13は、CPU41Ms、サンプリングパルス発生回路45Ms、通信回路50Ms、およびクロック抽出回路60Msを含む。通信回路50Msは、送信回路51Msおよび受信回路52Msを含む。クロック抽出回路60Msはハードウェアで実現されてもよいし、ソフトウェアで実現されてもよい。 The submaster 13 includes a CPU 41Ms, a sampling pulse generation circuit 45Ms, a communication circuit 50Ms, and a clock extraction circuit 60Ms. The communication circuit 50Ms includes a transmission circuit 51Ms and a reception circuit 52Ms. The clock extraction circuit 60Ms may be implemented by hardware or by software.

マスタ11のCPU41Mは、分周率nをサンプリングパルス発生回路45Mの分周回路に与える。分周回路は、発信器から入力される基準周波数信号を分周率nで分周して、サンプリングパルスを生成して通信回路50Mに供給する。送信回路51Mは、サンプリングパルスに従うサンプリングタイミングに同期して通信フレームX1を送信する。これにより、マスタ11のサンプリングタイミングと、通信フレームX1の送信タイミングとは同期する。 The CPU 41M of the master 11 gives the frequency dividing ratio n to the frequency dividing circuit of the sampling pulse generating circuit 45M. The frequency dividing circuit divides the frequency of the reference frequency signal input from the oscillator by the frequency division ratio n to generate a sampling pulse and supply it to the communication circuit 50M. The transmission circuit 51M transmits the communication frame X1 in synchronization with sampling timing according to the sampling pulse. Thereby, the sampling timing of the master 11 and the transmission timing of the communication frame X1 are synchronized.

受信回路52Msは、通信フレームX1を受信する。クロック抽出回路60Msは、通信フレームX1からクロック信号を抽出する。クロック抽出回路60Msは、抽出したクロック信号を送信回路51Msに供給する。 The receiving circuit 52Ms receives the communication frame X1. The clock extraction circuit 60Ms extracts a clock signal from the communication frame X1. The clock extraction circuit 60Ms supplies the extracted clock signal to the transmission circuit 51Ms.

送信回路51Msは、クロック信号に基づく送信タイミングで通信フレームX2を送信する。このクロック信号は、通信フレームX1から抽出されたものであるため、マスタ11のサンプリングタイミングと、通信フレームX1の送信タイミングとに同期した信号である。したがって、送信回路51Msから送信される通信フレームX2の送信タイミングは、マスタ11のサンプリングタイミングと、通信フレームX1の送信タイミングとに同期する。 The transmission circuit 51Ms transmits the communication frame X2 at transmission timing based on the clock signal. Since this clock signal is extracted from the communication frame X1, it is a signal synchronized with the sampling timing of the master 11 and the transmission timing of the communication frame X1. Therefore, the transmission timing of the communication frame X2 transmitted from the transmission circuit 51Ms is synchronized with the sampling timing of the master 11 and the transmission timing of the communication frame X1.

図7を参照すると、通信フレームX1と通信フレームX2との送信タイミングは一致していることが理解される。このように、通信フレームX1は、マスタ11のサンプリングタイミングと同期して送信されるが、通信フレームX2は、サブマスタ13のサンプリングタイミングに同期して送信されるのではなく、マスタ11のサンプリングタイミングおよび通信フレームX1の送信タイミングに同期して送信される。 Referring to FIG. 7, it can be understood that the transmission timings of the communication frame X1 and the communication frame X2 match. In this way, the communication frame X1 is transmitted in synchronization with the sampling timing of the master 11, but the communication frame X2 is not transmitted in synchronization with the sampling timing of the submaster 13. It is transmitted in synchronization with the transmission timing of the communication frame X1.

そのため、サブマスタ13のサンプリングタイミングが、マスタ11のサンプリングタイミングと同期していない場合であっても、通信フレームX2の送信タイミングを利用して、サブマスタ13のサンプリングタイミングを調整できる。具体的には、図7には、マスタ11およびサブマスタ13の各サンプリングタイミングのずれを徐々に修正する構成が示されている。 Therefore, even if the sampling timing of the submaster 13 is not synchronized with the sampling timing of the master 11, the sampling timing of the submaster 13 can be adjusted using the transmission timing of the communication frame X2. Specifically, FIG. 7 shows a configuration for gradually correcting the sampling timing deviations of the master 11 and the submaster 13 .

図6および図7を参照して、CPU41Msは、クロック信号に基づく通信フレームM2の送信タイミングと、サンプリングパルス発生回路45Msにより生成されるサンプリングパルスに基づくサンプリングタイミングとの差分を算出する。図7に示す時間Ts1,Ts2,Ts3は、通信フレームM2の送信タイミングと、サブマスタ13のサンプリングタイミングとの時間差を示している。図7の例では、通信フレームM2の送信タイミング(すなわち、マスタ11のサンプリングタイミング)よりもサブマスタ13のサンプリングタイミングの方が遅れている例が示されている。 6 and 7, CPU 41Ms calculates the difference between the transmission timing of communication frame M2 based on the clock signal and the sampling timing based on the sampling pulse generated by sampling pulse generation circuit 45Ms. Times Ts1, Ts2, and Ts3 shown in FIG. 7 indicate the time difference between the transmission timing of the communication frame M2 and the sampling timing of the submaster 13. FIG. The example of FIG. 7 shows an example in which the sampling timing of the submaster 13 lags behind the transmission timing of the communication frame M2 (that is, the sampling timing of the master 11).

CPU41Msは、計測した時間差Ts1に基づいて、サンプリング間隔を調整する。具体的には、CPU41Msは、サンプリング間隔を規定時間Txずつ短くする。すなわち、“Ts2=Ts1-Tx”であり、“Ts3=Ts2-Tx”である。これにより、通信フレームM2の送信タイミングと、サブマスタ13のサンプリングタイミングとの時間差が徐々に小さくなり、時刻txにおいて時間差がゼロになる。時間差がゼロなると、CPU41Msは、サンプリング間隔を規定時間Tx短くする処理をやめて、元のサンプリング間隔に戻す。これにより、サブマスタ13のサンプリングタイミングと通信フレームM2の送信タイミングとが同期する。すなわち、サブマスタ13のサンプリングタイミングが、マスタ11のサンプリングタイミングと同期する。 The CPU 41Ms adjusts the sampling interval based on the measured time difference Ts1. Specifically, the CPU 41Ms shortens the sampling interval by the specified time Tx. That is, "Ts2=Ts1-Tx" and "Ts3=Ts2-Tx". As a result, the time difference between the transmission timing of the communication frame M2 and the sampling timing of the submaster 13 gradually decreases, and the time difference becomes zero at time tx. When the time difference becomes zero, the CPU 41Ms stops the process of shortening the sampling interval by the specified time Tx and restores the original sampling interval. Thereby, the sampling timing of the submaster 13 and the transmission timing of the communication frame M2 are synchronized. That is, the sampling timing of submaster 13 is synchronized with the sampling timing of master 11 .

なお、通信フレームM2の送信タイミングよりもサブマスタ13のサンプリングタイミングの方が早い場合には、CPU41Msは、サンプリング間隔を規定時間Txずつ長くする。CPU41Msは、時間差がゼロになると、サンプリング間隔を規定時間Tx長くする処理を停止して、元のサンプリング間隔に戻す。 If the sampling timing of the submaster 13 is earlier than the transmission timing of the communication frame M2, the CPU 41Ms lengthens the sampling interval by the specified time Tx. When the time difference becomes zero, the CPU 41Ms stops the process of lengthening the sampling interval by the specified time Tx and restores the original sampling interval.

典型的には、CPU41Msは、通信フレームM2の送信タイミングとサブマスタ13のサンプリングタイミングとの時間差が閾値Th以上になった場合に、上記のサンプリング間隔の調整処理を実行する。閾値Thは、ユーザにより任意に定められる。 Typically, the CPU 41Ms executes the above sampling interval adjustment processing when the time difference between the transmission timing of the communication frame M2 and the sampling timing of the submaster 13 becomes equal to or greater than the threshold Th. The threshold Th is arbitrarily determined by the user.

上記方式によると、通信フレームにビット欠けを生じさせることなく、サブマスタ13においてサンプリングタイミングを補正することができる。 According to the above method, the sampling timing can be corrected in the submaster 13 without missing bits in the communication frame.

<トリップ指令の短縮>
保護リレー装置は、電気量データに基づく保護リレー演算を実行して、事故が発生したとの判定結果が複数回得られた場合にトリップ指令を出力するように構成される。ここでは、事故発生からトリップ指令が出力されるまでの時間を短縮するために、通信フレームに複数サンプリング分の電気量データを含める構成について説明する。
<Shortening the trip command>
The protection relay device is configured to execute a protection relay calculation based on the electric quantity data and output a trip command when a determination result indicating that an accident has occurred is obtained multiple times. Here, in order to shorten the time from the occurrence of an accident to the output of a trip command, a configuration will be described in which electrical quantity data for a plurality of samplings are included in a communication frame.

図8は、比較例に従うトリップ指令の出力タイミングを説明するための図である。図8を参照して、マスタ11およびサブマスタ13が、事故が発生したと判定した場合には事故判定処理結果は“事故”であり、事故が発生していないと判定した場合には事故判定処理結果は“正常”である。 FIG. 8 is a diagram for explaining output timing of a trip command according to a comparative example. Referring to FIG. 8, when master 11 and sub-master 13 determine that an accident has occurred, the result of the accident determination processing is "accident". The result is "normal".

マスタ11およびサブマスタ13から送信される通信フレームは、1サンプリング分の電気量データを含む。例えば、1.67ms毎に1サンプリング分の電気量データを含む通信フレームが送信される。 A communication frame transmitted from the master 11 and the submaster 13 includes electric quantity data for one sampling. For example, a communication frame containing electrical quantity data for one sampling is transmitted every 1.67 ms.

時刻k1において系統事故が発生する。時刻k2において、系統事故発生後の電気量データを含む通信フレームが、マスタ11およびサブマスタ13から送信される。一方、時刻k2時点においては、系統事故発生後の電気量データを含む通信フレームは、マスタ11およびサブマスタ13には到達していないため、事故判定処理結果は“正常”となる。 A system fault occurs at time k1. At time k2, master 11 and submaster 13 transmit a communication frame including electricity quantity data after the occurrence of the grid fault. On the other hand, at time k2, the communication frame containing the electrical quantity data after the occurrence of the system fault has not reached the master 11 and the submaster 13, so the fault determination processing result is "normal".

時刻k3において、系統事故発生後の電気量データを含む通信フレームが、マスタ11およびサブマスタ13に到達する。直後の時刻k4において、マスタ11およびサブマスタ13は、系統事故発生後の電気量データに基づく保護リレー演算を実行して、事故が発生したと判定する。時刻t5において、2回目の事故判定処理結果“事故”が得られ、時刻t6において、3回目の事故判定処理結果“事故”が得られる。これにより、マスタ11およびサブマスタ13は、トリップ指令TSを出力する。 At time k<b>3 , a communication frame containing electricity quantity data after the occurrence of the grid fault reaches master 11 and submaster 13 . Immediately after, at time k4, the master 11 and the submaster 13 execute protection relay calculation based on the electric quantity data after the occurrence of the system fault, and determine that the fault has occurred. At time t5, the second accident determination processing result "accident" is obtained, and at time t6, the third accident determination processing result "accident" is obtained. As a result, the master 11 and the submaster 13 output the trip command TS.

図9は、本実施の形態に従うトリップ指令の出力タイミングを説明するための図である。図9を参照して、マスタ11およびサブマスタ13から送信される通信フレームは、4サンプリング分の電気量データを含む。 FIG. 9 is a diagram for explaining output timing of a trip command according to the present embodiment. Referring to FIG. 9, a communication frame transmitted from master 11 and submaster 13 includes electric quantity data for four samplings.

時刻k1において系統事故が発生する。時刻k2において、系統事故発生前の2サンプリング分の電気量データと、系統事故発生後の2サンプリング分の電気量データとを含む通信フレームが、マスタ11およびサブマスタ13から送信される。例えば、1.67ms毎に4サンプリング分の電気量データを含む通信フレームが送信される。 A system fault occurs at time k1. At time k2, master 11 and submaster 13 transmit a communication frame including two samplings of electricity quantity data before the occurrence of the system fault and two samplings of electricity quantity data after the occurrence of the system fault. For example, a communication frame containing electric quantity data for four samples is transmitted every 1.67 ms.

時刻k3において、系統事故発生前の2サンプリング分の電気量データと、系統事故発生後の2サンプリング分の電気量データとを含む通信フレームが、マスタ11およびサブマスタ13に到達する。直後の時刻k4において、マスタ11およびサブマスタ13は、系統事故発生後の2サンプリング分の各電気量データに基づく保護リレー演算を実行して、事故が発生したと判定する。すなわち、時刻t4において、2回分の事故判定処理結果“事故”が得られる。時刻t5において、3回目の事故判定処理結果“事故”が得られる。これにより、マスタ11およびサブマスタ13は、トリップ指令TSを出力する。 At time k3, a communication frame containing two samplings of electricity quantity data before the occurrence of the grid fault and two samplings of electricity quantity data after the occurrence of the grid fault reaches the master 11 and the submaster 13 . Immediately after, at time k4, the master 11 and the submaster 13 execute protection relay calculations based on two samplings of electricity quantity data after the occurrence of the system fault, and determine that the fault has occurred. That is, at the time t4, two times of the accident determination processing result "accident" is obtained. At time t5, the result of the third accident determination processing is "accident". As a result, the master 11 and the submaster 13 output the trip command TS.

図8および図9を比較すると、図9のように、複数サンプリング分の電気量データを含む通信フレームを送信した方が早くトリップ指令を出力できることが理解される。このように、マスタ11およびサブマスタ13は、複数のサンプリングタイミングでそれぞれサンプリングされた複数の電気量データを含む通信フレームを送信することにより、系統事故発生からトリップ指令TSを出力するまでの時間を短縮できる。 Comparing FIGS. 8 and 9, it can be understood that a trip command can be output faster by transmitting a communication frame containing electric quantity data for a plurality of samplings, as shown in FIG. In this way, the master 11 and the submaster 13 transmit communication frames containing a plurality of electrical quantity data sampled at a plurality of sampling timings, thereby shortening the time from the occurrence of a grid fault to the output of the trip command TS. can.

<機能構成>
図10は、保護リレーシステム1000の機能構成の一例を示すブロック図である。図10では、説明の容易化のため、スレーブ12が1つである場合について説明する。
<Functional configuration>
FIG. 10 is a block diagram showing an example of the functional configuration of the protection relay system 1000. As shown in FIG. In FIG. 10, for ease of explanation, the case where there is one slave 12 will be explained.

図10を参照して、マスタ11は、第1生成部210と、第1通信部212とを含む。スレーブ12は、第2生成部220と、第2通信部222と、スレーブ同期制御部224とを含む。サブマスタ13は、第3生成部230と、第3通信部232と、サブマスタ同期制御部234と、クロック抽出部236とを含む。これらの各機能は、処理回路により実現される。処理回路は、専用のハードウェアであってもよいし、リレー装置10の内部メモリに格納されるプログラムを実行するCPU41であってもよい。処理回路が専用のハードウェアである場合、処理回路は、例えば、FPGA、ASIC、またはこれらを組み合わせたもの等で構成される。 Referring to FIG. 10 , master 11 includes a first generating section 210 and a first communicating section 212 . The slave 12 includes a second generation section 220 , a second communication section 222 and a slave synchronization control section 224 . The submaster 13 includes a third generation section 230 , a third communication section 232 , a submaster synchronization control section 234 and a clock extraction section 236 . Each of these functions is implemented by a processing circuit. The processing circuit may be dedicated hardware, or may be the CPU 41 that executes a program stored in the internal memory of the relay device 10 . If the processing circuitry is dedicated hardware, the processing circuitry may be, for example, an FPGA, an ASIC, or a combination thereof.

第1生成部210は、電気量データMを含む通信フレームX1を生成する。第1通信部212は、通信フレームX1を隣接するスレーブ12に送信する。具体的には、第1通信部212は、マスタ11のサンプリングタイミングに同期して通信フレームX1を送信する。第1通信部212は、電気量データMs,Sを含む通信フレームX2をスレーブ12から受信する。 The first generation unit 210 generates a communication frame X1 including the electric quantity data M. As shown in FIG. The first communication unit 212 transmits the communication frame X1 to the adjacent slaves 12 . Specifically, the first communication unit 212 transmits the communication frame X1 in synchronization with the sampling timing of the master 11 . The first communication unit 212 receives the communication frame X2 including the electric quantity data Ms and S from the slave 12 .

第2通信部222は、電気量データMを含む通信フレームX1を受信する。第2生成部220は、電気量データMを含む通信フレームX1に電気量データSを追加して、電気量データM,Sを含む通信フレームX1を生成する。第2通信部222は、電気量データM,Sを含む通信フレームX1を隣接するサブマスタ13に送信する。なお、スレーブ12が2つ以上存在する場合には、第2通信部222は、電気量データM,Sを含む通信フレームX1を隣接するスレーブ12に送信する。 The second communication unit 222 receives the communication frame X1 including the electric quantity data M. As shown in FIG. The second generating unit 220 adds the electrical quantity data S to the communication frame X1 containing the electrical quantity data M to generate the communication frame X1 containing the electrical quantity data M and S. The second communication unit 222 transmits the communication frame X1 including the electric quantity data M and S to the adjacent submasters 13 . Note that when there are two or more slaves 12, the second communication unit 222 transmits the communication frame X1 including the electric quantity data M and S to the adjacent slaves 12. FIG.

また、第2通信部222は、電気量データMsを含む通信フレームX2をサブマスタ13から受信する。第2生成部220は、電気量データMsを含む通信フレームX2に電気量データSを追加して、電気量データMs,Sを含む通信フレームX2を生成する。第2通信部222は、電気量データMs,Sを含む通信フレームX2を隣接するマスタ11に送信する。なお、スレーブ12が2つ以上存在する場合には、第2通信部222は、電気量データMs,Sを含む通信フレームX2を隣接するスレーブ12に送信する。 The second communication unit 222 also receives from the submaster 13 the communication frame X2 including the electric quantity data Ms. The second generation unit 220 adds the electrical quantity data S to the communication frame X2 containing the electrical quantity data Ms to generate the communication frame X2 containing the electrical quantity data Ms, S. The second communication unit 222 transmits the communication frame X2 including the electrical quantity data Ms and S to the adjacent master 11 . Note that when there are two or more slaves 12, the second communication unit 222 transmits the communication frame X2 including the electric quantity data Ms and S to the adjacent slaves 12. FIG.

スレーブ同期制御部224は、通信フレームX1を受信した受信タイミング(例えば、図4の時刻t1)、通信フレームX2を受信した受信タイミング(例えば、図4の時刻t2)、および、マスタ11とサブマスタ13との間の伝送遅延時間(例えば、図4の伝送遅延時間Ta)に基づいて、スレーブ12のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる。 The slave synchronization control unit 224 receives the communication frame X1 at the reception timing (for example, time t1 in FIG. 4), the reception timing at which the communication frame X2 is received (for example, time t2 in FIG. 4), and the master 11 and the submaster 13 The sampling timing of the slave 12 is synchronized with the sampling timing of the master 11 based on the transmission delay time (for example, the transmission delay time Ta in FIG. 4).

第3生成部230は、電気量データMsを含む通信フレームX2を生成する。第3通信部232は、通信フレームX2を隣接するスレーブ12に送信する。クロック抽出部236は、マスタ11のサンプリングタイミングに同期した送信タイミングで送信される通信フレームX1からクロック信号を抽出する。第3通信部232は、当該クロック信号に基づいて通信フレームX2を送信することにより、通信フレームX2の送信タイミングを通信フレームX1の送信タイミングおよびマスタ11のサンプリングタイミングに同期させる。 The third generator 230 generates a communication frame X2 including the electrical quantity data Ms. The third communication unit 232 transmits the communication frame X2 to the adjacent slave 12 . The clock extractor 236 extracts a clock signal from the communication frame X1 transmitted at transmission timing synchronized with the sampling timing of the master 11 . The third communication unit 232 synchronizes the transmission timing of the communication frame X2 with the transmission timing of the communication frame X1 and the sampling timing of the master 11 by transmitting the communication frame X2 based on the clock signal.

サブマスタ同期制御部234は、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる。ある局面では、サブマスタ同期制御部234は、マスタ11およびサブマスタ13が起動した後の初期期間において同期処理を実行する。 The submaster synchronization control section 234 synchronizes the sampling timing of the submaster 13 with the sampling timing of the master 11 . In one aspect, submaster synchronization control section 234 executes synchronization processing in an initial period after master 11 and submaster 13 are activated.

具体的には、第3通信部232は、初期期間において、マスタ11のサンプリングタイミングから、サブマスタ13のサンプリングタイミングのデータをマスタ11が受信するまでの時間(例えば、図5の時間差Tab)を含む通信フレームX1を受信する。サブマスタ同期制御部234は、サブマスタ13のサンプリングタイミングから、マスタ11のサンプリングタイミングのデータをサブマスタ13が受信するまでの時間(例えば、図5の時間差Tcd)を算出する。 Specifically, in the initial period, the third communication unit 232 includes the time from the sampling timing of the master 11 until the master 11 receives the data of the sampling timing of the submaster 13 (for example, the time difference Tab in FIG. 5). Receive communication frame X1. The sub-master synchronization control unit 234 calculates the time from the sampling timing of the sub-master 13 until the sub-master 13 receives the data of the sampling timing of the master 11 (for example, the time difference Tcd in FIG. 5).

サブマスタ同期制御部234は、時間差Tabおよび時間差Tcdに基づいて、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる。具体的には、サブマスタ同期制御部234は、時間差Tabおよび時間差Tcdとの差分に基づいて、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させるための補正量ΔTを算出する。サブマスタ同期制御部234は、サブマスタ13のサンプリング間隔を補正量ΔTだけ調整することにより、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる。 The submaster synchronization control unit 234 synchronizes the sampling timing of the submaster 13 with the sampling timing of the master 11 based on the time difference Tab and the time difference Tcd. Specifically, submaster synchronization control section 234 calculates correction amount ΔT for synchronizing the sampling timing of submaster 13 with the sampling timing of master 11 based on the difference between time difference Tab and time difference Tcd. The submaster synchronization control unit 234 synchronizes the sampling timing of the submaster 13 with the sampling timing of the master 11 by adjusting the sampling interval of the submaster 13 by the correction amount ΔT.

他の局面では、サブマスタ同期制御部234は、初期期間の後の通常期間において同期処理を実行する。具体的には、サブマスタ同期制御部234は、通常期間において、通信フレームX2の送信タイミングとサブマスタ13のサンプリングタイミングとの差分(例えば、図7の時間Ts1)を算出する。サブマスタ同期制御部234は、当該差分に基づいて、サブマスタ13のサンプリング間隔を調整することにより、サブマスタ13のサンプリングタイミングをマスタ11のサンプリングタイミングに同期させる。 In another aspect, the sub-master synchronization control section 234 performs synchronization processing during the normal period after the initial period. Specifically, the sub-master synchronization control unit 234 calculates the difference between the transmission timing of the communication frame X2 and the sampling timing of the sub-master 13 (for example, time Ts1 in FIG. 7) during the normal period. The submaster synchronization control unit 234 synchronizes the sampling timing of the submaster 13 with the sampling timing of the master 11 by adjusting the sampling interval of the submaster 13 based on the difference.

なお、第1生成部210は、複数のサンプリングタイミングでそれぞれサンプリングされた複数の電気量データMを含む通信フレームX1を生成してもよい。この場合、第1通信部212は、複数の電気量データMを含む通信フレームX1を送信する。同様に、第3生成部230は、複数のサンプリングタイミングでそれぞれサンプリングされた複数の電気量データMsを含む通信フレームX2を生成してもよい。この場合、第3通信部232は、複数の電気量データMsを含む通信フレームX2を送信する。 Note that the first generator 210 may generate the communication frame X1 including a plurality of electrical quantity data M sampled at a plurality of sampling timings. In this case, the first communication unit 212 transmits a communication frame X1 including a plurality of electrical quantity data M. Similarly, the third generator 230 may generate a communication frame X2 including a plurality of electrical quantity data Ms sampled at a plurality of sampling timings. In this case, the third communication unit 232 transmits a communication frame X2 including a plurality of electrical quantity data Ms.

<利点>
本実施の形態によると、ループ状の伝送路で接続された複数の局を含む保護リレーシステムにおいて、各リレー装置が全リレー装置のデータをより早く収集することが可能となる。ループ状の伝送路を採用しているため、通信設備コストを削減できる。対向型の伝送路を採用する場合と比較して、リレー装置の数が増えてもサンプリング同期の精度を維持することができる。
<Advantages>
According to this embodiment, in a protection relay system including a plurality of stations connected by a looped transmission line, each relay device can collect data of all relay devices more quickly. Since a looped transmission line is used, communication equipment costs can be reduced. Even if the number of relay devices increases, the accuracy of sampling synchronization can be maintained as compared with the case of adopting a facing type transmission line.

その他の実施の形態.
上述の実施の形態として例示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能である。また、上述した実施の形態において、他の実施の形態で説明した処理および構成を適宜採用して実施する場合であってもよい。
Other embodiments.
The configuration illustrated as the above-described embodiment is an example of the configuration of the present invention, and can be combined with another known technique, and part of the configuration may be omitted without departing from the gist of the present invention. , can also be modified and configured. Further, in the above-described embodiment, the processing and configuration described in other embodiments may be appropriately adopted and implemented.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the scope of the claims rather than the above description, and is intended to include all modifications within the scope and meaning equivalent to the scope of the claims.

2 通信回線、10 リレー装置、11 マスタ、12A,12B スレーブ、13 サブマスタ、32 補助変成器、35 A/D変換部、40 演算処理部、42 RAM、43 ROM、44 バス、45 サンプリングパルス発生回路、50 通信回路、51M,51Ms 送信回路、52M,52Ms 受信回路、55 デジタル出力回路、60Ms クロック抽出回路、210 第1生成部、212 第1通信部、220 第2生成部、222 第2通信部、224 スレーブ同期制御部、230 第3生成部、232 第3通信部、234 サブマスタ同期制御部、236 クロック抽出部、1000 保護リレーシステム。 2 communication line, 10 relay device, 11 master, 12A, 12B slave, 13 submaster, 32 auxiliary transformer, 35 A/D converter, 40 arithmetic processing unit, 42 RAM, 43 ROM, 44 bus, 45 sampling pulse generation circuit , 50 communication circuit, 51M, 51Ms transmission circuit, 52M, 52Ms reception circuit, 55 digital output circuit, 60Ms clock extraction circuit, 210 first generation unit, 212 first communication unit, 220 second generation unit, 222 second communication unit , 224 slave synchronization control unit, 230 third generation unit, 232 third communication unit, 234 sub-master synchronization control unit, 236 clock extraction unit, 1000 protection relay system.

Claims (8)

ループ状に通信接続された複数のリレー装置を含む保護リレーシステムであって、
前記複数のリレー装置は、第1リレー装置、1以上の第2リレー装置、および第3リレー装置を含み、
前記第1リレー装置は、
第1電気量データを含む第1通信フレームを生成する第1生成部と、
前記第1通信フレームを隣接する前記第2リレー装置に送信する第1通信部とを含み、
前記第2リレー装置は、
前記第1通信フレームに第2電気量データを追加して、前記第1および第2電気量データを含む前記第1通信フレームを生成する第2生成部と、
前記第1および第2電気量データを含む前記第1通信フレームを隣接する前記第2リレー装置または前記第3リレー装置に送信する第2通信部とを含み、
前記第3リレー装置は、
第3電気量データを含む第2通信フレームを生成する第3生成部と、
前記第2通信フレームを隣接する前記第2リレー装置に送信する第3通信部とを含み、
前記第2生成部は、前記第2通信フレームに前記第2電気量データを追加して、前記第2および第3電気量データを含む前記第2通信フレームをさらに生成し、
前記第2通信部は、前記第2および第3電気量データを含む前記第2通信フレームを隣接する前記第2リレー装置または前記第1リレー装置にさらに送信する、保護リレーシステム。
A protective relay system including a plurality of relay devices communicatively connected in a loop,
The plurality of relay devices includes a first relay device, one or more second relay devices, and a third relay device,
The first relay device is
a first generation unit that generates a first communication frame including the first electrical quantity data;
a first communication unit that transmits the first communication frame to the adjacent second relay device,
The second relay device is
a second generator that adds second electrical quantity data to the first communication frame to generate the first communication frame including the first and second electrical quantity data;
a second communication unit that transmits the first communication frame including the first and second electrical quantity data to the adjacent second relay device or the third relay device;
The third relay device is
a third generating unit that generates a second communication frame including the third electrical quantity data;
a third communication unit that transmits the second communication frame to the adjacent second relay device;
The second generation unit adds the second electrical quantity data to the second communication frame to further generate the second communication frame including the second and third electrical quantity data,
The protection relay system, wherein the second communication unit further transmits the second communication frame including the second and third electrical quantity data to the adjacent second relay device or the first relay device.
前記第3リレー装置は、前記第3リレー装置の第3サンプリングタイミングを前記第1リレー装置の第1サンプリングタイミングに同期させる第3リレー同期制御部をさらに含み、
前記第3リレー同期制御部は、
前記第1および第3リレー装置が起動した後の初期期間において、前記第1リレー装置の前記第1サンプリングタイミングから、前記第3リレー装置の前記第3サンプリングタイミングのデータを前記第1リレー装置が受信するまでの第1の時間と、前記第3サンプリングタイミングから、前記第1サンプリングタイミングのデータを前記第3リレー装置が受信するまでの第2の時間とに基づいて、前記第3サンプリングタイミングを前記第1サンプリングタイミングに同期させる、請求項1に記載の保護リレーシステム。
The third relay device further includes a third relay synchronization control unit that synchronizes the third sampling timing of the third relay device with the first sampling timing of the first relay device,
The third relay synchronization control unit is
In an initial period after the first and third relay devices are activated, the first relay device receives the data of the third sampling timing of the third relay device from the first sampling timing of the first relay device. The third sampling timing is determined based on a first time until reception and a second time from the third sampling timing until the third relay device receives the data at the first sampling timing. 2. The protection relay system of claim 1, synchronized with the first sampling timing.
前記第3リレー同期制御部は、
前記第1の時間と前記第2の時間との差分に基づいて、前記第3サンプリングタイミングを前記第1サンプリングタイミングに同期させるための補正量を算出し、
前記第3リレー装置のサンプリング間隔を前記補正量だけ調整することにより、前記第3サンプリングタイミングを前記第1サンプリングタイミングに同期させる、請求項2に記載の保護リレーシステム。
The third relay synchronization control unit is
calculating a correction amount for synchronizing the third sampling timing with the first sampling timing based on the difference between the first time and the second time;
3. The protection relay system according to claim 2, wherein the third sampling timing is synchronized with the first sampling timing by adjusting the sampling interval of the third relay device by the correction amount.
前記第1通信部が前記第1通信フレームを送信する第1送信タイミングと、前記第3通信部が前記第2通信フレームを送信する第2送信タイミングとは同期しており、
前記第1サンプリングタイミングは、前記第1送信タイミングと同期しており、
前記第2リレー装置は、前記第1通信フレームを受信した第1受信タイミング、前記第2通信フレームを受信した第2受信タイミング、および、前記第1リレー装置と前記第3リレー装置との間の伝送遅延時間に基づいて、前記第2リレー装置の第2サンプリングタイミングを前記第1サンプリングタイミングに同期させる第2リレー同期制御部をさらに含む、請求項2または請求項3に記載の保護リレーシステム。
a first transmission timing at which the first communication unit transmits the first communication frame and a second transmission timing at which the third communication unit transmits the second communication frame, and
The first sampling timing is synchronized with the first transmission timing,
The second relay device has a first reception timing at which the first communication frame is received, a second reception timing at which the second communication frame is received, and a time interval between the first relay device and the third relay device. 4. The protection relay system according to claim 2, further comprising a second relay synchronization control section for synchronizing the second sampling timing of the second relay device with the first sampling timing based on the transmission delay time.
前記第3リレー装置は、前記第1サンプリングタイミングに同期した前記第1送信タイミングで送信される前記第1通信フレームからクロック信号を抽出するクロック抽出部をさらに含み、
前記第3通信部は、前記クロック信号に基づいて前記第2通信フレームを送信することにより、前記第2送信タイミングを前記第1送信タイミングおよび前記第1サンプリングタイミングに同期させる、請求項4に記載の保護リレーシステム。
The third relay device further includes a clock extraction unit that extracts a clock signal from the first communication frame transmitted at the first transmission timing synchronized with the first sampling timing,
5. The third communication unit according to claim 4, wherein the second transmission timing is synchronized with the first transmission timing and the first sampling timing by transmitting the second communication frame based on the clock signal. protection relay system.
前記第3リレー同期制御部は、
前記初期期間の後の通常期間において、前記第2送信タイミングと前記第3サンプリングタイミングとの差分を算出し、
前記差分に基づいて、前記第3リレー装置のサンプリング間隔を調整することにより、前記第3サンプリングタイミングを前記第1サンプリングタイミングに同期させる、請求項5に記載の保護リレーシステム。
The third relay synchronization control unit is
calculating a difference between the second transmission timing and the third sampling timing in a normal period after the initial period;
6. The protection relay system according to claim 5, wherein the third sampling timing is synchronized with the first sampling timing by adjusting the sampling interval of the third relay device based on the difference.
前記第1通信部は、複数の前記第1サンプリングタイミングでそれぞれサンプリングされた複数の前記第1電気量データを含む前記第1通信フレームを送信し、
前記第3通信部は、複数の前記第3サンプリングタイミングでそれぞれサンプリングされた複数の前記第3電気量データを含む前記第2通信フレームを送信する、請求項2~請求項6のいずれか1項に記載の保護リレーシステム。
The first communication unit transmits the first communication frame including a plurality of the first electric quantity data sampled at a plurality of the first sampling timings,
The third communication unit transmits the second communication frame including a plurality of the third electrical quantity data sampled at a plurality of the third sampling timings, respectively. A protective relay system as described in .
前記第1~第3リレー装置の各々は、前記第1~第3電気量データを用いて電流差動演算を実行する電流差動リレー装置である、請求項1~請求項7のいずれか1項に記載の保護リレーシステム。
Each of the first to third relay devices is a current differential relay device that performs a current differential operation using the first to third electrical quantity data. protection relay system as described above.
JP2021158126A 2021-09-28 2021-09-28 protective relay system Pending JP2023048680A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021158126A JP2023048680A (en) 2021-09-28 2021-09-28 protective relay system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021158126A JP2023048680A (en) 2021-09-28 2021-09-28 protective relay system

Publications (1)

Publication Number Publication Date
JP2023048680A true JP2023048680A (en) 2023-04-07

Family

ID=85779722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021158126A Pending JP2023048680A (en) 2021-09-28 2021-09-28 protective relay system

Country Status (1)

Country Link
JP (1) JP2023048680A (en)

Similar Documents

Publication Publication Date Title
RU2567379C1 (en) Data transmission over packet switched network
Lipiński et al. White rabbit: A PTP application for robust sub-nanosecond synchronization
De Dominicis et al. On the use of IEEE 1588 in existing IEC 61850-based SASs: Current behavior and future challenges
EP2883316B1 (en) Latency determination in substation networks
WO2012075881A1 (en) Ieee1588-based sampled value multi-interface synchronization system for multiple slave clocks
JPS64890B2 (en)
JP6058713B2 (en) Time synchronization method and time synchronization apparatus
Pahlevan et al. Simulation framework for clock synchronization in time sensitive networking
US9680297B2 (en) Current differential relay
US7123675B2 (en) Clock, data and time recovery using bit-resolved timing registers
JP2023048680A (en) protective relay system
JP6365220B2 (en) Protection relay system and sampling synchronous monitoring method of protection relay system
JP3827888B2 (en) Transmission synchronization method of current differential relay device
JP2017153305A (en) Protection control device
JP6654498B2 (en) Digital protection relay and digital protection relay system
WO2015063815A1 (en) Signal processing device
US20230077975A1 (en) Time synchronization between ieds of different substations
JP6385849B2 (en) Time synchronization method and time synchronization apparatus
KR100895158B1 (en) Node Apparatus for Clock Synchronization in Residential Ethernet System and Method for Clock Synchronization
JPH02155421A (en) Sampling time synchronization system
JP2021027785A (en) Protection control system
JP5044361B2 (en) Protective relay system
JP2023069810A (en) protective relay system
RU2425437C1 (en) Method and protective device to compute electric network as route switches in long-distance network
JP2023112972A (en) protective relay system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230912