JP2023044846A - データ伸長装置、データ圧縮装置、及びメモリシステム - Google Patents

Abstract

【課題】データ伸長処理のスループットを向上する。【解決手段】実施形態によれば、データ伸長装置は、ヘッダ内の境界情報に基づいて、圧縮ストリーム内のヘッダとペイロードとの境界を検出する検出回路１１１と、前記ヘッダと前記ペイロードとを分離する分離回路１１２と、前記ヘッダ内の圧縮された符号化テーブルを伸長する第１伸長回路１１３と、前記第１伸長回路の出力を用いて、前記ペイロードを伸長する第２伸長回路１１５とを含む。【選択図】図３

Description

本発明の実施形態は、データ伸長装置、データ圧縮装置、及びメモリシステムに関する。

ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリを搭載したＳＳＤ（Solid State Drive）を用いたメモリシステムが知られている。

エントロピー符号化方式の圧縮データフォーマットとして、動的ハフマン（Huffman）符号が知られている。例えばデフレート規格の１つであるＲＦＣ（Request For Comments）１９５１に準じた動的ハフマン符号化による圧縮ストリームには、圧縮されたハフマン符号化テーブルを含むヘッダと、ハフマン符号化されたデータを含むペイロードとの組が複数個含まれている。

米国特許第８９３３８２４号明細書 米国特許第８０１８３５９号明細書 特開２０１６－１３９９５８号公報 特許第３６９３６３６号公報

本発明の一実施形態では、データ伸長処理のスループットを向上できるデータ伸長装置を提供する。

実施形態に係るデータ伸長装置は、ヘッダ内の境界情報に基づいて、圧縮ストリーム内のヘッダとペイロードとの境界を検出する検出回路と、ヘッダとペイロードとを分離する分離回路と、ヘッダ内の圧縮された符号化テーブルを伸長する第１伸長回路と、第１伸長回路の出力を用いて、ペイロードを伸長する第２伸長回路と、を含む。

第１実施形態に係るメモリシステムを含むデータ処理装置の全体構成の一例を示すブロック図である。 第１実施形態に係るデータ圧縮装置のブロック図である。 第１実施形態に係るデータ伸長装置のブロック図である。 第１実施形態における頻度テーブルの一例である。 第１実施形態におけるハフマン符号化テーブルの一例である。 第１実施形態における圧縮ストリームの一例を示す図である。 第１実施形態に係るデータ圧縮装置におけるデータ圧縮処理の流れを示すフローチャートである。 第１実施形態に係るデータ伸長装置におけるデータ伸長処理時のデータの流れを示す図である。 第２実施形態に係るデータ圧縮装置のブロック図である。 第３実施形態に係るデータ圧縮装置のブロック図である。 第３実施形態に係るペイロード生成回路の構成を示すブロック図である。 第３実施形態に係るペイロード復号回路の構成を示すブロック図である。 第３実施形態におけるパケット要求の生成方法を示すフローチャートである。 第３実施形態におけるペイロード生成時のデータの流れを示すフローチャートである。 第３実施形態におけるペイロード生成時のデータの流れを示すフローチャートである。 第３実施形態におけるペイロード復号時のデータの流れを示すフローチャートである。 第３実施形態におけるペイロード復号時のデータの流れを示すフローチャートである。

以下に、実施形態について図面を参照して説明する。図面は模式的なものである。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。参照符号を構成する文字の後の数字は、同様の構成を有する要素同士を区別するために用いられる。

１．第１実施形態
１．１ 構成
１．１．１ データ処理装置の構成
まず、図１を参照して、メモリシステムを有するデータ処理装置１の構成の一例を説明する。図１は、データ処理装置１の全体構成の一例を示すブロック図である。

図１に示すように、データ処理装置１は、ホストデバイス２及びメモリシステム３を含む。なお、ホストデバイス２には、複数のメモリシステム３が接続されていてもよい。

ホストデバイス２は、メモリシステム３にアクセスする情報処理装置（コンピューティングデバイス）である。ホストデバイス２は、メモリシステム３を制御する。より具体的には、例えば、ホストデバイス２は、メモリシステム３にデータの書き込み動作または読み出し動作を要求（命令）する。

メモリシステム３は、例えば、不揮発性メモリを備えたＳＳＤ（Solid State Drive）である。メモリシステム３は、例えばホストバスを介してホストデバイス２に接続される。なお、メモリシステム３は、無線通信を介してホストデバイス２に接続されてもよい。

１．１．２ メモリシステムの構成
引き続き図１を参照して、メモリシステム３の構成の一例について説明する。

図１に示すように、メモリシステム３は、メモリコントローラ１０及び不揮発性メモリ２０を含む。

メモリコントローラ１０は、ホストデバイス２からの要求（命令）に応答して、不揮発性メモリ２０に対してデータの読み出し動作、書き込み動作、及び消去動作等を命令する。また、メモリコントローラ１０は、不揮発性メモリ２０のメモリ空間を管理する。

不揮発性メモリ２０は、例えば、複数のメモリチップ２１を含む。メモリチップ２１は、例えば、ＮＡＮＤ型フラッシュメモリであってもよい。

次に、メモリコントローラ１０の内部構成について説明する。メモリコントローラ１０は、ホストインターフェイス回路１１、プロセッサ（ＣＰＵ；Central Processing Unit）１２、内蔵メモリ（ＲＡＭ；Random Access Memory）１３、バッファメモリ１４、データ圧縮装置１５、データ伸長装置１６、及びメモリインターフェイス回路１７を含む。これらの回路は、例えばメモリバスにより互いに接続されている。なお、メモリコントローラ１０の各機能は専用回路で実現されてもよいし、プロセッサがファームウェアを実行することにより実現されてもよい。

ホストインターフェイス回路１１は、ホストバスを介してホストデバイス２と接続され、ホストデバイス２との通信を司る。ホストインターフェイス回路１１は、ＣＰＵ１２及びバッファメモリ１４に、ホストデバイス２から受信した要求及びデータをそれぞれ転送する。また、ホストインターフェイス回路１１は、ＣＰＵ１２の命令に応答して、バッファメモリ１４内のデータをホストデバイス２へ転送する。

ＣＰＵ１２は、メモリコントローラ１０全体の動作を制御する。例えば、ＣＰＵ１２は、ホストデバイス２から受信した要求に基づいて、不揮発性メモリ２０に書き込み動作、読み出し動作、及び消去動作を命令する。また、例えば、ＣＰＵ１２は、データ圧縮装置１５にデータの圧縮処理を命令する。ＣＰＵ１２は、データ伸長装置１６にデータの伸長処理を命令する。

また、ＣＰＵ１２は、ウェアレベリング等、不揮発性メモリ２０を管理するための様々な処理を実行する。更に、ＣＰＵ１２は、各種の演算を実行する。例えば、ＣＰＵ１２は、データの暗号化処理やランダマイズ処理等を実行する。

内蔵メモリ１３は、例えばＤＲＡＭ等の半導体メモリであり、ＣＰＵ１２の作業領域として使用される。内蔵メモリ１３は、不揮発性メモリ２０を管理するためのファームウェアや、各種の管理テーブル等を保持する。

バッファメモリ１４は、メモリコントローラ１０が不揮発性メモリ２０から受信した読み出しデータや、ホストデバイス２から受信した入力データ等を一時的に保持する。

データ圧縮装置１５は、ＣＰＵ１２の制御に基づいて、入力データを圧縮するエンコーダである。本実施形態では、データ圧縮装置１５は、動的ハフマン符号化による圧縮ストリームを生成する。ハフマン符号化とは、出現頻度の高いシンボルほど、短い符号長（少ないビット数）の符号語を割り当てる圧縮技術である。圧縮ストリームは、圧縮されたハフマン符号化テーブルを含むヘッダと、ハフマン符号化されたデータを含むペイロードとの組（以下、「ブロック」と表記する）を複数個含む。より具体的には、データ圧縮装置１５は、例えば、入力データを予め設定されたシンボル数を含むユニット（以下、「シンボルユニット」と表記する）に分割する。なお、シンボルユニットに含まれるシンボル数は１個以上であればよい。データ圧縮装置１５は、シンボルユニット（分割された入力データ）毎に、ヘッダとペイロードとを含むブロックを生成する。圧縮ストリームが、例えば、書き込みデータとして、不揮発性メモリ２０に書き込まれる。圧縮ストリームの詳細については後述する。圧縮ストリームがデータ圧縮装置１５で生成された後、ＣＰＵ１２は、圧縮ストリームに対する誤り訂正符号化処理等の所定の処理を実行し、圧縮ストリームに対して所定の処理が実行されたデータをメモリインターフェイス回路１７経由で不揮発性メモリ２０へ書き込んでもよい。すなわち、ＣＰＵ１２は、データ圧縮装置１５で生成された圧縮ストリームに基づくデータを不揮発性メモリ２０へ書き込んでもよい。

データ伸長装置１６は、ＣＰＵ１２の制御に基づいて、圧縮ストリーム（圧縮データ）を伸長するデコーダである。データ伸長装置１６は、圧縮されたハフマン符号化テーブルを伸長（復元）する。ＣＰＵ１２は、メモリインターフェイス回路１７経由で不揮発性メモリ２０から読み出したデータに対して誤り訂正処理等の所定の処理を実行した後、読み出したデータに対して所定の処理が実行されたデータを圧縮ストリームとしてデータ伸長装置１６に伸長させてもよい。すなわち、データ伸長装置１６は、不揮発性メモリ２０から読み出されたデータに基づく圧縮ストリームを伸長してもよい。そして、データ伸長装置１６は、復元したハフマン符号化テーブルを用いて、ペイロードを復号する。

メモリインターフェイス回路１７は、バスを介して不揮発性メモリ２０と接続され、不揮発性メモリ２０との通信を司る。メモリインターフェイス回路１７は、不揮発性メモリ２０と、データ及び各種信号の送受信を行う。

１．１．３ データ圧縮装置
次に、図２を参照して、データ圧縮装置１５の構成の一例について説明する。図２は、データ圧縮装置１５のブロック図である。

図２に示すように、データ圧縮装置１５は、頻度テーブル生成回路１０１、符号化テーブル生成回路１０２、ペイロード生成回路１０３、遅延バッファ１０４、ペイロードサイズカウンタ１０５、及び境界情報追加回路１０６を含む。

頻度テーブル生成回路１０１は、頻度テーブルを生成する回路である。より具体的には、頻度テーブル生成回路１０１は、シンボルユニット（分割された入力データ）毎に、シンボルの種類毎の出現頻度を算出する。そして、頻度テーブル生成回路１０１は、算出結果に基づいて、シンボルユニット毎に異なる頻度テーブルを生成する。シンボルユニットは、圧縮ストリームにおける１つのブロックのペイロードに対応する。頻度テーブル生成回路１０１は、頻度テーブルに基づいて、シンボル出現頻度情報を生成し、符号化テーブル生成回路１０２に送信する。

符号化テーブル生成回路１０２は、入力データに基づいてハフマン符号化テーブルを生成する回路である。より具体的には、頻度テーブル生成回路１０１から受信したシンボル出現頻度情報に基づいて、シンボルユニット内の各シンボルに可変符号長のハフマン符号語を割り当てる。このとき、符号化テーブル生成回路１０２は、出現頻度の高いシンボルの符号長が短くなるように、各シンボルにハフマン符号語を割り当てる。そして、符号化テーブル生成回路１０２は、シンボルとハフマン符号語との関係を示すハフマン符号化テーブルを生成する。なお、符号化テーブル生成回路１０２は、頻度テーブル生成回路１０１と同様に、シンボルユニット毎に異なるハフマン符号化テーブルを生成する。

また、符号化テーブル生成回路１０２は、ハフマン符号化テーブルを圧縮する。そして、符号化テーブル生成回路１０２は、圧縮されていないハフマン符号化テーブルと、圧縮されたハフマン符号化テーブル（以下、「圧縮ハフマン符号化テーブル」とも表記する）をペイロード生成回路１０３に送信する。

ペイロード生成回路１０３は、シンボルユニット（入力データ）と圧縮されていないハフマン符号化テーブルとに基づいて、ペイロードを生成する。ペイロードは、可変符号長の複数のハフマン符号語を含む。このため、ペイロード毎に、ペイロードサイズは異なる。なお、ペイロードは、ペイロードの最後に、ペイロードの終端を表す終端記号を含んでいてもよい。ペイロード生成回路１０３は、圧縮ハフマン符号化テーブル及びペイロードを、遅延バッファ１０４に送信する。また、ペイロード生成回路１０３は、ペイロードを、ペイロードサイズカウンタ１０５に送信する。

遅延バッファ１０４は、圧縮ハフマン符号化テーブル及びペイロードのバッファとして機能する。遅延バッファ１０４は、ペイロード生成回路１０３から受信した圧縮ハフマン符号化テーブル及びペイロードを遅延させて境界情報追加回路１０６に送信する。

ペイロードサイズカウンタ１０５は、ペイロードのデータサイズ（ビット数）をカウントして、ペイロードサイズの情報を生成する。ペイロードサイズカウンタ１０５は、境界情報として、ペイロードサイズの情報を境界情報追加回路１０６に送信する。すなわち、ペイロードサイズカウンタ１０５は、境界情報を生成する。境界情報は、圧縮ストリームにおいて、ペイロードの終端位置を示す情報である。換言すれば、境界情報は、ペイロードと次のブロックのヘッダとの境界位置を示す情報である。なお、境界情報は、ブロック内のヘッダとペイロードの境界を示す情報を含んでいてもよい。

境界情報追加回路１０６は、境界情報を、ペイロードの前に追加する。境界情報追加回路１０６は、境界情報及び圧縮ハフマン符号化テーブルを含むヘッダを生成する。なお、境界情報は、ヘッダ内において、圧縮ハフマン符号化テーブルの前に配置されてもよいし、圧縮ハフマン符号化テーブルの後に配置されてもよい。更に、境界情報は、圧縮ハフマン符号化テーブルデータ及びペイロードデータにインタリーブさせて配置されてもよい。境界情報追加回路１０６は、圧縮ストリームの１つのブロックとして、ヘッダとペイロードとの組を出力する。

１．１．４ データ伸長装置
次に、図３を参照して、データ伸長装置１６の構成の一例について説明する。図３は、データ伸長装置１６のブロック図である。

図３に示すように、データ伸長装置１６は、境界検出回路１１１、デマルチプレクサ（ＤＥＭＵＸ：de-multiplexer）１１２、符号化テーブル復元回路１１３、遅延バッファ１１４、及びペイロード復号回路１１５を含む。

境界検出回路１１１は、圧縮ストリームにおける各ブロックの境界及びブロック内のヘッダとペイロードの境界を検出する。境界検出回路１１１は、検出した境界に基づいて、制御信号をＤＥＭＵＸ１１２に送信する。例えば、境界検出回路１１１は、圧縮ストリームがヘッダである期間、制御信号をＬｏｗ（“Ｌ”）レベルとし、圧縮ストリームがペイロードである期間、制御信号をＨｉｇｈ（“Ｈ”）レベルとする。

境界検出回路１１１は、圧縮ストリームを受信する。そして、境界検出回路１１１は、例えば、圧縮ストリーム内の境界情報からペイロードサイズを抽出する。また、境界検出回路１１１は、符号化テーブル復元回路１１３からヘッダ終了信号を受信する。ヘッダ終了信号は、符号化テーブル復元回路１１３が、ヘッダの終端を検知したことを示す信号である。例えば、ヘッダ終了信号は、符号化テーブル復元回路１１３がヘッダの終端を検知した場合に、“Ｌ”レベルから“Ｈ”レベルにされる。

境界検出回路１１１は、“Ｈ”レベルのヘッダ終了信号を受信すると、制御信号を“Ｌ”レベルから“Ｈ”レベルに切り替える。そして、境界検出回路１１１は、境界情報（ペイロードサイズの情報）に基づいて、圧縮ストリームのペイロードをカウントする。境界検出回路１１１は、カウント数がペイロードサイズに達すると、すなわち、圧縮ストリームがペイロードと次にブロックのヘッダとの境界に達すると、制御信号を“Ｈ”レベルから“Ｌ”レベルに切り替える。境界検出回路１１１は、圧縮ストリームのブロック毎に、上記動作を繰り返す。

ＤＥＭＵＸ１１２は、境界検出回路１１１から受信した制御信号に基づいて、圧縮ストリームをヘッダとペイロードに分離する分離回路である。ＤＥＭＵＸ１１２は、制御信号が“Ｌ”レベルの期間、ヘッダを符号化テーブル復元回路１１３に送信し、制御信号が“Ｈ”レベルの期間、ペイロードを遅延バッファ１１４に送信する。

符号化テーブル復元回路１１３は、ヘッダ内の圧縮ハフマン符号化テーブルを復元するデコード回路（伸長回路）である。符号化テーブル復元回路１１３は、復元したハフマン符号化テーブルをペイロード復号回路１１５に送信する。また、符号化テーブル復元回路１１３は、ヘッダの終端を検知すると、“Ｈ”レベルのヘッダ終了信号を境界検出回路１１１に送信する。

遅延バッファ１１４は、ＤＥＭＵＸ１１２から受信したペイロードのバッファとして機能する。遅延バッファ１１４は、１つまたは複数のブロックのペイロードを保持し得る。遅延バッファ１１４は、例えばペイロード復号回路１１５の要求に基づいて、要求されたブロックのペイロードを、ペイロード復号回路１１５に送信する。

ペイロード復号回路１１５は、ハフマン符号化テーブルに基づいて、ペイロードを復号するデコード回路（伸長回路）である。ペイロード復号回路１１５は、復号したシンボル（データ）を出力する。ペイロード復号回路１１５は、テーブルバッファ１１６を含む。テーブルバッファ１１６は、１つまたは複数のブロックのハフマン符号化テーブルを保持し得る。ペイロード復号回路１１５は、テーブルバッファ１１６に格納されたハフマン符号化テーブルに基づいて、対応するペイロードを復号する。

１．２ 頻度テーブル
次に、図４を参照して、頻度テーブルの一例について説明する。図４は、頻度テーブルの一例である。以下では、入力データ（入力シンボル）が、５つのシンボル“Ａ”～“Ｅ”の組み合わせである場合について説明する。

図４に示すように、例えば、頻度テーブルは、シンボル毎に、固定長符号と出現頻度とを示す。５つのシンボル“Ａ”～“Ｅ”を固定長符号で表す場合、例えば３ビットデータが割り当てられる。図４の例では、シンボル“Ａ”には、固定長符号“０００”が割り当てられる。シンボル“Ｂ”には、固定長符号“００１”が割り当てられる。シンボル“Ｃ”には、固定長符号“０１０”が割り当てられる。シンボル“Ｄ”には、固定長符号“０１１”が割り当てられる。シンボル“Ｅ”には、固定長符号“１００”が割り当てられる。すなわち、入力データは、固定長符号“０００”、“００１”、“０１０”、“０１１”、及び“１００”の組み合わせである。

頻度テーブル生成回路１０１は、予め設定されたシンボル（固定長符号）の種類毎に、固定長符号の出現頻度を算出する。すなわち、頻度テーブル生成回路１０１は、シンボルユニット内における各シンボルの出現回数をカウントする。図４の例は、シンボルユニット内のシンボル（固定長符号）数が２０である場合を示している。例えば、シンボル“Ａ”の出現頻度は、６である。シンボル“Ｂ”の出現頻度は、７である。シンボル“Ｃ”の出現頻度は、４である。シンボル“Ｄ”の出現頻度は、１である。シンボル“Ｅ”の出現頻度は、２である。

１．３ ハフマン符号化テーブル
次に、図５を参照して、ハフマン符号化テーブルの一例について説明する。図５は、ハフマン符号化テーブルの一例である。

図５に示すように、例えば、ハフマン符号化テーブルは、シンボル毎に、固定長符号とハフマン符号語の可変符号長（ビット数）とハフマン符号語とを示す。例えば、ハフマン符号化テーブルが、図４を用いて説明した頻度テーブルに基づいて生成される場合、シンボルの出現頻度は、“Ｂ”＞“Ａ”＞“Ｃ”＞“Ｅ”＞“Ｄ”の順である。この場合、シンボル“Ｂ”の符号長には１が割り当てられる。シンボル“Ａ”の符号長には２が割り当てられる。シンボル“Ｃ”の符号長には３が割り当てられる。シンボル“Ｅ”の符号長には４が割り当てられる。シンボル“Ｄ”の符号長には４が割り当てられる。次に、シンボル毎にハフマン符号語を割り当てると、例えば、シンボル“Ｂ”には、ハフマン符号語“０”が割り当てられる。シンボル“Ａ”には、ハフマン符号語“１０”が割り当てられる。シンボル“Ｃ”には、ハフマン符号語“１１０”が割り当てられる。シンボル“Ｅ”には、ハフマン符号語“１１１０”が割り当てられる。シンボル“Ｄ”には、ハフマン符号語“１１１１”が割り当てられる。

１．４ 圧縮ストリームの構成
次に、図６を参照して、圧縮ストリームの構成の一例について説明する。図６は、圧縮ストリームの一例を示す図である。

図６に示すように、圧縮ストリームは、複数のブロックの繰り返しである。例えば、圧縮ストリーム内のブロック数をＭ（Ｍは２以上の整数）とすると、Ｎ（Ｎは１以上且つＭＭ以下の整数）番目のブロックは、境界情報及び圧縮ハフマン符号化テーブルを含むヘッダと、ハフマン符号化されたシンボル（すなわち複数のハフマン符号語）を含むペイロードとにより構成される。他のブロックも同様の構成である。ハフマン符号語は、可変長符号であるため、Ｎ番目のブロックのペイロードサイズと、別のブロック（例えば、（Ｎ＋１）番目のブロック）のペイロードサイズとは、異なる。

１．５ データ圧縮処理
次に、図７を参照して、データ圧縮処理（圧縮ストリームの生成処理）の一例について説明する。図７は、データ圧縮装置１５におけるデータ圧縮処理の流れを示すフローチャートである。

図７に示すように、まず、データ圧縮装置１５は、入力データ（入力シンボル）を受信すると、ブロックの番号を表す変数Ｎを１に設定する（ステップＳ１１）。すなわち、データ圧縮装置１５は、まず１番目のブロックの生成を開始する。

頻度テーブル生成回路１０１は、シンボルユニットに対応する頻度テーブルを生成する（ステップＳ１２）。そして、頻度テーブル生成回路１０１は、頻度テーブルに基づくシンボル出現頻度情報を符号化テーブル生成回路１０２に送信する（ステップＳ１３）。

符号化テーブル生成回路１０２は、シンボル出現頻度情報に基づいて、ハフマン符号化テーブルを生成する（ステップＳ１４）。更に符号化テーブル生成回路１０２は、ハフマン符号化テーブルを圧縮して、圧縮ハフマン符号化テーブルを生成する（ステップＳ１５）。符号化テーブル生成回路１０２は、ハフマン符号化テーブル及び圧縮ハフマン符号化テーブルを、この順番に並べて、ペイロード生成回路１０３に送信する。

ペイロード生成回路１０３は、ハフマン符号化テーブルを用いて、シンボルユニットをハフマン符号化し、ペイロードを生成する（ステップＳ１６）。ペイロード生成回路１０３は、圧縮ハフマン符号化テーブル及びペイロードを、遅延バッファ１０４に送信する。また、ペイロード生成回路１０３は、ペイロードをペイロードサイズカウンタ１０５に送信する。

ペイロードサイズカウンタ１０５は、ペイロードのデータサイズをカウントする（ステップＳ１７）。ペイロードサイズカウンタ１０５は、境界情報として、ペイロードサイズの情報を、境界情報追加回路１０６に送信する。

境界情報追加回路１０６は、境界情報をヘッダに追加する（ステップＳ１８）。これにより、境界情報及び圧縮ハフマン符号化テーブルを含むヘッダが生成される。データ圧縮装置１５は、ヘッダ及びペイロードを、圧縮ストリームにおけるＮ番目のブロックとして出力する。

入力データ（次のシンボルユニット）が残っている場合（ステップＳ１９＿Ｙｅｓ）、データ圧縮装置１５は、変数Ｎをカウントアップする（ステップＳ２０）。そして、データ圧縮装置１５は、ステップＳ１２に進み、次のブロックを生成する。

入力データ（次のシンボルユニット）が残っていない場合（ステップＳ１９＿Ｎｏ）、すんわち、Ｎ＝Ｍの場合、データ圧縮装置１５は、データの圧縮処理を終了する。

１．６ データ伸長処理
次に、図８を参照して、データ伸長処理について説明する。図８は、データ伸長装置１６におけるデータ伸長処理時のデータの流れを示す図である。

図８に示すように、データ伸長処理は、圧縮ハフマン符号化テーブルの復元処理と、ペイロードの復号処理とを含む。本実施形態のデータ伸長装置１６は、圧縮ストリームを受信すると、圧縮ハフマン符号化テーブルの復元処理と、異なるブロックのペイロードの復号処理と並列に実行する。

より具体的には、例えば、データ伸長装置１６は、圧縮ストリームを受信する。符号化テーブル復元回路１１３は、例えば、Ｎ番目のブロックのヘッダ内の圧縮ハフマン符号化テーブル（単に「Ｎ番目のテーブル」とも表記する）を受信すると、Ｎ番目のテーブルの復元処理を行う。Ｎ番目のテーブルの復元処理が終わるまで、Ｎ番目のブロックのペイロード（単に、「Ｎ番目のペイロード」とも表記する）は、遅延バッファ１１４にて保持される。Ｎ番目のテーブルの復元処理が終了すると、符号化テーブル復元回路１１３は、復元したＮ番目のテーブルをペイロード復号回路１１５のテーブルバッファ１１６に送信する。ペイロード復号回路１１５は、遅延バッファ１１４からＮ番目のペイロードを受信する。そして、ペイロード復号回路１１５は、Ｎ番目のペイロードの復号処理を実行する。

ペイロード復号回路１１５がＮ番目のペイロードの復号処理を実行している間に、符号化テーブル復元回路１１３は、（Ｎ＋１）番目のテーブルの復元処理を行う。すなわち、Ｎ番目のペイロードの復号処理と、（Ｎ＋１）番目のテーブルの復元処理が並列に処理される。換言すれば、異なるブロックのペイロードの復号処理と、圧縮ハフマン符号化テーブルの復元処理とが、並列に実行される。

（Ｎ＋１）番目のテーブルの復元処理が終わるまで、（Ｎ＋１）番目のペイロードは、遅延バッファ１１４にて保持される。（Ｎ＋１）番目のテーブルの復元処理が終了すると、符号化テーブル復元回路１１３は、復元した（Ｎ＋１）番目のテーブルをペイロード復号回路１１５のテーブルバッファ１１６に送信する。ペイロード復号回路１１５は、Ｎ番目のペイロードの復号処理が終了すると、遅延バッファ１１４から（Ｎ＋１）番目のペイロードを受信する。そして、ペイロード復号回路１１５は、（Ｎ＋１）番目のペイロードの復号処理を実行する。

ペイロード復号回路１１５が（Ｎ＋１）番目のペイロードの復号処理を実行している間、符号化テーブル復元回路１１３は、（Ｎ＋２）番目のテーブルの復元処理を行う。すなわち、（Ｎ＋１）番目のペイロードの復号処理と、（Ｎ＋２）番目のテーブルの復元処理が並列に処理される。

（Ｎ＋２）番目のテーブルの復元処理が終わるまで、（Ｎ＋２）番目のペイロードは、遅延バッファ１１４にて保持される。（Ｎ＋２）番目のテーブルの復元処理が終了すると、符号化テーブル復元回路１１３は、復元した（Ｎ＋２）番目のテーブルをペイロード復号回路１１５のテーブルバッファ１１６に送信する。ペイロード復号回路１１５は、（Ｎ＋１）番目のペイロードの復号処理が終了すると、遅延バッファ１１４から（Ｎ＋２）番目のペイロードを受信する。そして、ペイロード復号回路１１５は、（Ｎ＋２）番目のペイロードの復号処理を実行する。

上述のように、ペイロード復号回路１１５がＮ番目のペイロードの復号処理を実行している間に、符号化テーブル生成回路１０２は、先のブロックの圧縮ハフマン符号化テーブルの復元処理を実行する。このため、ペイロード復号回路１１５は、圧縮ハフマン符号化テーブルの復元処理の終了を待たずに、各ブロックのペイロードの復号処理を、連続して実行できる。

なお、図８の例では、符号化テーブル復元回路１１３は、Ｎ番目のペイロードの復号処理の間に、（Ｎ＋１）番目の圧縮ハフマン符号化テーブルの復元処理を実行する場合について説明したが、これに限定されない。符号化テーブル復元回路１１３は、Ｎ番目のペイロードの復号処理の間に、（Ｎ＋２）番目以降の圧縮ハフマン符号化テーブルの復元処理を実行してもよい。すなわち、ペイロード復号回路１１５がＮ番目のペイロードの復号処理している間に、符号化テーブル復元回路１１３は、（Ｎ＋Ｋ）番目の圧縮ハフマン符号化テーブルの復元処理を並列に実行する。このとき、Ｋは１以上の整数であり、且つ（Ｎ＋Ｋ）はＭ以下の整数である。

１．７ 本実施形態に係る効果
本実施形態に係る構成であれば、メモリシステム３は、データ伸長処理のスループットを向上できる。本効果につき、詳述する。

ブロック毎に圧縮ハフマン符号化テーブル（ヘッダ）とハフマン符号化されたデータ（ペイロード）を有する圧縮ストリームを伸長する場合、圧縮ハフマン符号化テーブルを復元した後に、復元したハフマン符号化テーブルを用いてペイロードの復号処理が実行される。したがって、ブロック毎に圧縮ハフマン符号化テーブルの復元処理とペイロードの復号処理とが繰り返される。このため、各ブロックの復号されたデータ（シンボル）の出力の間に、圧縮ハフマン符号化テーブルの復元処理による出力ブランクが発生する。

これに対し、本実施形態に係る構成であれば、データ伸長装置１６は、圧縮ハフマン符号化テーブルの復元処理と、異なるブロックのペイロードの復号処理とを並列に実行できる。換言すれば、ペイロード復号回路１１５がＮ番目のブロックのペイロードの復号処理を実行している間に、符号化テーブル復元回路１１３は、（Ｎ＋Ｋ）番目のブロックの圧縮ハフマン符号化テーブルの復元処理を実行できる。これにより、データ伸長装置１６は、圧縮ハフマン符号化テーブルの復元処理による出力ブランクが発生することなく、各ブロックの復号されたデータを連続して出力できる。よって、メモリシステム３は、データ伸長処理のスループットを向上できる。

また、本実施形態に係る構成であれば、データ圧縮装置１５は、ペイロードサイズの情報を含む境界情報を生成できる。そして、データ圧縮装置１５は、境界情報と圧縮ハフマン符号化テーブルを含むヘッダを生成できる。境界情報により、データ伸長装置１６は、圧縮ハフマン符号化テーブルの復元処理及びペイロードの復号処理を実行する前に、ブロックと次のブロックの境界を検出できる。

２．第２実施形態
次に、第２実施形態について説明する。第２実施形態では、第１実施形態とは異なるデータ圧縮装置１５の構成について説明する。以下、第１実施形態と異なる点を中心に説明する。

２．１ データ圧縮装置
図９を参照して、データ圧縮装置１５の構成の一例について説明する。図９は、データ圧縮装置１５のブロック図である。

図９に示すように、データ圧縮装置１５は、頻度テーブル生成回路１０１、符号化テーブル生成回路１０２、ペイロード生成回路１０３、境界情報追加回路１０６、及びペイロードサイズ演算回路２０１を含む。頻度テーブル生成回路１０１、符号化テーブル生成回路１０２、ペイロード生成回路１０３、境界情報追加回路１０６は、第１実施形態の図２の説明と同様である。

ペイロードサイズ演算回路２０１は、頻度テーブル生成回路１０１からシンボル出現頻度情報を受信し、符号化テーブル生成回路１０２から各シンボルの符号長の情報を受信する。ペイロードサイズ演算回路２０１は、式１に基づいて、ペイロードサイズを算出する、すなわち、境界情報を生成する。

すなわち、ペイロードサイズ演算回路２０１は、シンボルユニット内の全シンボルについて、出現頻度と可変符号長との積を求め、その総和を算出する。より具体的には、例えば、シンボルユニット内のシンボルが図４及び図５で説明した関係にある場合、そのページサイズは、２×６（シンボル“Ａ”）＋１×７（シンボル“Ｂ”）＋３×４（シンボル“Ｃ”）＋４×１（シンボル“Ｄ”）＋４×２（シンボル“Ｅ”）＝４３（ｂｉｔ）となる。

ペイロードサイズ演算回路２０１は、算出したペイロードサイズを境界情報追加回路１０６に送信する。

２．２ 本実施形態に係る効果
本実施形態に係る構成であれば、第１実施形態と同様の効果が得られる。更に、本実施形態に係る構成では、ペイロード生成より前にペイロードサイズが計算できる。そのため、遅延バッファは不要となり、圧縮装置の回路実装コストと出力レイテンシを削減できる。

３．第３実施形態
次に、第３実施形態について説明する。第３実施形態では、ペイロードの生成及び復号の方法として、インタリーブを適用する場合（以下、「インタリーブ格納方式」と表記する）について説明する。以下、第１及び第２実施形態と異なる点を中心に説明する。

３．１ データ圧縮装置
まず、図１０を参照して、データ圧縮装置１５の構成の一例について説明する。図１０は、データ圧縮装置１５のブロック図である。

本実施形態のデータ圧縮装置１５は、インタリーブ格納方式によりハフマン符号化を実行する。この場合、複数のハフマン符号語を含む複数の固定長パケットが生成される。そして、複数のパケットを含むペイロードが構成される。

図１０に示すように、データ圧縮装置１５は、頻度テーブル生成回路１０１、符号化テーブル生成回路１０２、ペイロード生成回路１０３、境界情報追加回路１０６、及びペイロードサイズ予測回路３０１を含む。頻度テーブル生成回路１０１、符号化テーブル生成回路１０２、境界情報追加回路１０６は、第１実施形態の図２の説明と同様である。

本実施形態のペイロード生成回路１０３は、複数のチャネルに接続された複数のパケット生成ユニットを含む。ペイロード生成回路１０３の構成の詳細については後述する。ペイロード生成回路１０３は、複数のパケット生成ユニットにより、パケット生成の並列処理を実行する。パケットは固定長のため、パケットが、ハフマン符号語により全て埋まらない場合がある。この場合、パケットには、無効データが挿入される。以下、パケットの一部に無効データ（パディング）が挿入されている場合を「一部パディング」と表記する。パケット内が全て無効データである場合を「全部パディング」と表記する。なお、一部パディング及び全部パディングは、各チャネルにおいて、最大で１つずつ発生し得る。

ペイロードサイズ予測回路３０１は、ペイロードサイズを予測する。インタリーブ格納方式では、一部パディング及び全部パディングが発生し得る。このため、ペイロードサイズ予測回路３０１は、ペイロードサイズが取り得る最大値を予測する。

ペイロードサイズ予測回路３０１は、頻度テーブル生成回路１０１からシンボル出現頻度情報を受信し、符号化テーブル生成回路１０２からシンボルの符号長の情報を受信する。また、ペイロードサイズ予測回路３０１は、ペイロード生成回路１０３からパケットサイズ及びチャネル数（すなわち、並列処理数）の情報を受信する。ペイロードサイズ予測回路３０１は、予測ペイロードサイズとして、全シンボルの符号長の総和と、パディングの予測値（最大値）との和を算出する。

より具体的には、ペイロードサイズ予測回路３０１は、全シンボルの出現頻度と可変符号長との積を求め、その総和を、データサイズ（Ａ）として算出する。なお、データサイズ（Ａ）は、第２実施形態の式１により算出される。

ペイロードサイズ予測回路３０１は、一部パディングにおけるパディングサイズ（パディングのデータサイズ）の最大値とチャネル数との積を、データサイズ（Ｂ）として算出する。一部パディングにおけるパディングサイズの最大値は、パケット内に１ビットのデータが存在している場合である。したがって、データサイズ（Ｂ）の算出式は、（Ｂ）＝（パケットサイズ－１）×チャネル数、である。

ペイロードサイズ予測回路３０１は、全部パディングにおけるパディングサイズ（すなわちパケットサイズ）とチャネル数との積を、データサイズ（Ｃ）として算出する。したがって、データサイズ（Ｃ）の算出式は、（Ｃ）＝パケットサイズ×チャネル数、である。従って、データサイズ（Ｂ）とデータサイズ（Ｃ）との和は、チャネル数とパケットサイズの２倍から１ビット引いた値との積である。換言すれば、データサイズ（Ｂ）とデータサイズ（Ｃ）との和は、ペイロード生成回路１０３における符号化の並列処理数（またはペイロード復号回路１１５における復号化の並列処理数）とパケットサイズの２倍未満の最大値とを積算したデータサイズとも言える。

ペイロードサイズ予測回路３０１は、（Ａ）＋（Ｂ）＋（Ｃ）の演算結果を、予測ペイロードサイズとして、境界情報追加回路１０６に送信する。

３．１．１ ペイロード生成回路の構成
次に、図１１を参照して、ペイロード生成回路１０３の構成の一例について説明する。図１１は、ペイロード生成回路１０３の構成を示すブロック図である。なお、図１１の例は、ペイロード生成回路１０３が２チャネル構成である場合について説明するが、これに限定されない。ペイロード生成回路１０３は、３チャネル以上の構成であってもよい。

図１１に示すように、ペイロード生成回路１０３は、インタリーブ回路１００１、パケット生成ユニット１００２ａ及び１００２ｂ、並びに固定長パケットマルチプレクサ（ＭＵＸ：multiplexer）１００３を含む。

インタリーブ回路１００１は、シンボルユニットを複数のシンボル列に分解して、複数のチャネルに振り分ける。図１１の例では、インタリーブ回路１００１は、２つのチャネルＣＨ－Ａ及びＣＨ－Ｂを有する。

パケット生成ユニット１００２ａは、パケットを生成するユニットである。パケット生成ユニット１００２ａは、チャネルＣＨ－Ａに接続される。

パケット生成ユニット１００２ａは、符号化回路１０１１ａ、パケット生成回路１０１２ａ、及びパケット要求生成回路１０１３ａを含む。

符号化回路１０１１ａは、シンボル列をハフマン符号化する回路である。符号化回路１０１１ａは、インタリーブ回路１００１のチャネルＣＨ－Ａに接続される。符号化回路１０１１ａは、チャネルＣＨ－Ａを介して受信したシンボル列のハフマン符号語を生成する。符号化回路１０１１ａは、ハフマン符号語をパケット生成回路１０１２ａに送信する。また、符号化回路１０１１ａは、シンボル列の符号長の情報をパケット要求生成回路１０１３ａに送信する。

パケット生成回路１０１２ａは、パケットを生成する回路である。パケット生成回路１０１２ａは、ハフマン符号語を受信した順番に充填して、固定長パケットを生成する。なお。パケットの固定長は、任意に設計可能である。パケット生成回路１０１２ａは、パケットを固定長パケットＭＵＸ１００３に送信する。

パケット要求生成回路１０１３ａは、パケット要求を生成する回路である。パケット要求とは、データ伸長装置１６において後述する複数のパケット復号ユニットがパケットを要求する際に送信する信号である。ペイロードを生成する際に、パケットの並び順は、データ伸長装置１６内でパケットを要求される順序と同じになるようにする。このため、パケット要求生成回路１０１３ａは、データ伸長装置１６におけるパケット要求を模擬的に生成する。パケット要求生成回路１０１３ａは、パケット要求を固定長パケットＭＵＸ１００３に送信する。

パケット生成ユニット１００２ｂは、パケットを生成するユニットである。パケット生成ユニット１００２ｂは、チャネルＣＨ－Ｂに接続される。

パケット生成ユニット１００２ｂは、符号化回路１０１１ｂ、パケット生成回路１０１２ｂ、及びパケット要求生成回路１０１３ｂを含む。なお、パケット生成ユニット１００２ｂの内部構成とは、パケット生成ユニット１００２ａの内部構成と同じであるため、パケット生成ユニット１００２ｂの内部構成については説明を省略する。

固定長パケットＭＵＸ１００３は、パケット生成ユニット１００２ａ及び１００２ｂが生成したパケットをパケット要求に基づいて並べて、ペイロードを生成する。

３．２ データ伸長装置
次に、データ伸長装置１６の構成の一例について説明する。本実施形態のデータ伸長装置１６の構成は、第１実施形態の図３と同じであるが、ペイロード復号回路１１５は、インタリーブ格納方式に対応した構成となっている。以下、ペイロード復号回路１１５の内部構成について説明する。

３．２．１ ペイロード復号回路の構成
図１２を参照して、ペイロード復号回路１１５の構成の一例について説明する。図１２は、ペイロード復号回路１１５の構成を示すブロック図である。なお、図１２の例は、ペイロード復号回路１１５が２チャネル構成である場合について説明するが、これに限定されない。ペイロード復号回路１１５は、３チャネル以上の構成であってもよい。ペイロード復号回路１１５は、ペイロード生成回路１０３と同じチャネル数を有していればよい。

図１２に示すように、ペイロード復号回路１１５は、固定長パケットＤＥＭＵＸ１１０１、パケット復号ユニット１１０２ａ及び１１０２ｂ、並びにデインタリーブ回路１１０３を含む。

固定長パケットＤＥＭＵＸ１１０１は、ペイロードを固定長パケットに分解する。そして、固定長パケットＤＥＭＵＸ１１０１は、パケット要求に基づいて、パケットを複数のチャネルに振り分ける。図１２の例では、固定長パケットＤＥＭＵＸ１１０１は、２つのチャネルＣＨ－Ａ及びＣＨ－Ｂを有する。

パケット復号ユニット１１０２ａは、パケット（ハフマン符号語）を復号するユニットである。パケット復号ユニット１１０２ａは、チャネルＣＨ－Ａに接続される。

パケット復号ユニット１１０２ａは、パケットバッファ１１１１ａ、復号回路１１１２ａ、及びパケット要求生成回路１１１３ａを含む。

パケットバッファ１１１１ａは、パケットのバッファである。パケットバッファ１１１１ａは、チャネルＣＨ－Ａを介して受信したパケットを保持する。

復号回路１１１２ａは、ハフマン符号化テーブルに基づいて、パケットを復号するデコード回路である。復号回路１１１２ａは、受信したパケットの先頭から復号する。復号回路１１１２ａは、パケットバッファ１１１１ａ内のデータの残量が、パケットサイズよりも多い場合に、復号処理を実行する。復号回路１１１２ａは、復号したシンボル列をデインタリーブ回路１１０３に送信する。また、復号回路１１１２ａは、シンボル列の符号長の情報をパケット要求生成回路１１１３ａに送信する。

パケット要求生成回路１１１３ａは、パケット要求を生成する回路である。パケット要求生成回路１１１３ａの回路構成は、パケット生成ユニット１００２ａにおけるパケット要求生成回路１０１３ａと同様である。パケット要求生成回路１１１３ａは、受信した符号長からパケットバッファ１１１１ａ内のデータの残量を演算する。パケット要求生成回路１１１３ａは、パケットバッファ１１１１ａ内のデータの残量がパケットサイズよりも少ない場合、固定長パケットＤＥＭＵＸ１１０１にパケット要求を送信する。

パケット復号ユニット１１０２ｂは、パケットを復号するユニットである。パケット復号ユニット１１０２ｂは、チャネルＣＨ－Ｂに接続される。

パケット復号ユニット１１０２ｂは、パケットバッファ１１１１ｂ、復号回路１１１２ｂ、及びパケット要求生成回路１１１３ｂを含む。なお、パケット復号ユニット１１０２ｂの内部構成は、パケット復号ユニット１１０２ａの内部構成と、同じであるため、パケット復号ユニット１１０２ｂの内部構成については説明を省略する。

デインタリーブ回路１１０３は、受信したシンボル列を受信した順番に並べて、シンボル(データ)を出力する。

３．３ パケット要求の生成フロー
次に、図１３を参照して、パケット生成ユニット１００２ａ及び１００２ｂ、並びにパケット復号ユニット１１０２ａ及び１１０２ｂにおけるパケット要求の生成フローについて説明する。図１３は、パケット要求の生成方法を示すフローチャートである。

パケット生成ユニット１００２ａのパケット要求生成回路１０１３ａ及びパケット生成ユニット１００２ｂのパケット要求生成回路１０１３ｂは、パケット復号ユニット１１０２ａのパケット要求生成回路１１１３ａ及びパケット復号ユニット１１０２ｂのパケット要求生成回路１１１３ｂにおけるパケット要求を模擬的に生成している。このため、以下の説明では、限定しない場合、パケット復号ユニット１１０２ａのパケット要求生成回路１１１３ａに着目して説明する。

図１３に示すように、まず、パケット要求生成回路１１１３ａは、パケットバッファ１１１１ａに保持されているデータ量（以下、「バッファ量」と表記する）及びサイクル数を０に設定する。（ステップＳ１０１）。サイクル数は、シンボル列毎に繰り返す復号化（またはハフマン符号化）のサイクル数を示している。

次に、パケット要求生成回路１１１３ａは、バッファ量がハフマン符号語の最大符号長以上であるか確認する（ステップＳ１０２）。

バッファ量が最大符号長以上ではない場合（ステップＳ１０２＿Ｎｏ）、ステップＳ１０６に進む。

バッファ量が最大符号長以上である場合（ステップＳ１０２＿Ｙｅｓ）、パケット復号ユニット１１０２ａ（１１０２ｂ）の復号回路１１１２ａ（１１１２ｂ）は、シンボル列の復号化を実行する（ステップＳ１０３）。なお、パケット要求生成回路が、パケット生成ユニット１００２ａ（１００２ｂ）内のパケット要求生成回路１０１３ａ（１０１３ｂ）である場合には、符号化回路１０１１ａ（１０１１ｂ）が、シンボル列のハフマン符号化を実行する。

次に、パケット要求生成回路１１１３ａは、対象のシンボル列がブロック（シンボルユニット）の終端のデータであるか確認する（ステップＳ１０４）。

シンボル列がブロックの終端のデータである場合（ステップＳ１０４＿Ｙｅｓ）、パケット要求生成回路１１１３ａは、パケットの要求を終了する。

他方で、シンボル列がブロックの終端のデータではない場合（ステップＳ１０４＿Ｎｏ）、パケット要求生成回路１１１３ａは、バッファ量から対象のシンボル列のハフマン符号語のハフマン符号長（ビット数）を減算する（ステップＳ１０５）。

バッファ量がパケットサイズ未満である場合（ステップＳ１０６＿Ｙｅｓ）、パケット要求生成回路１１１３ａは、固定長パケットＤＥＭＵＸ１１０１にパケットを要求する。すなわち、パケット要求生成回路１１１３ａは、当該サイクルにおけるパケット要求＝１を設定する（ステップＳ１０７）。

次に、パケット要求生成回路１１１３ａは、バッファ量に、パケットサイズを加算する（ステップＳ１０８）。

他方で、バッファ量がパケットサイズ未満ではない場合（ステップＳ１０６＿Ｎｏ）、パケット要求生成回路１１１３ａは、固定長パケットＤＥＭＵＸ１１０１にパケットを要求しない。すなわち、パケット要求生成回路１１１３ａは、当該サイクルにおけるパケット要求＝０を設定する（ステップＳ１０９）。

次に、パケット要求生成回路１１１３ａは、サイクル数をカウントアップした後（ステップＳ１１０）、ステップＳ１０２に進み、次のシンボル列についての処理を実行する。

３．４ ペイロード生成の具体例
次に、図１４及び図１５を参照して、インタリーブを適用したペイロード生成の具体例について説明する。図１４及び図１５は、ペイロード生成時のデータの流れを示すフローチャートである。以下では、パケットサイズが１６ビットである場合について説明する。

図１４に示すように、インタリーブ回路１００１は、シンボルユニットを受信すると、複数のシンボル列に分割する。図１４の例では、８つのシンボル列Ｓ０～Ｓ７に分割される。そして、インタリーブ回路１００１は、例えば、チャネルＣＨ－Ａに接続されたパケット生成ユニット１００２ａに偶数シンボル列Ｓ０、Ｓ２、Ｓ４、及びＳ６を分配し、チャネルＣＨ－Ｂに接続されたパケット生成ユニット１００２ｂに奇数シンボル列Ｓ１、Ｓ３、Ｓ５、及びＳ７を分配する。

パケット生成ユニット１００２ａの符号化回路１０１１ａは、偶数シンボル列Ｓ０、Ｓ２、Ｓ４、及びＳ６をそれぞれハフマン符号化し、ハフマン符号語ＨＳ０、ＨＳ２、ＨＳ４、及びＨＳ６を生成する。例えば、ハフマン符号語ＨＳ０、ＨＳ２、ＨＳ４、及びＨＳ６の符号長を５ビット、６ビット、１３ビット、及び１ビットとする。また、パケット生成ユニット１００２ｂの符号化回路１０１１ｂは、奇数シンボル列Ｓ１、Ｓ３、Ｓ５、及びＳ７をそれぞれハフマン符号化し、ハフマン符号語ＨＳ１、ＨＳ３、ＨＳ５、及びＨＳ７を生成する。例えば、ハフマン符号語ＨＳ１、ＨＳ３、ＨＳ５、及びＨＳ７の符号長を、１５ビット、１５ビット、１５ビット、及び１５ビットとする。この場合、最大符号長は１５ビットである。

このとき、パケット要求生成回路１０１３ａ（１０１３ｂ）は、符号化回路１０１１ａ（１０１１ｂ）から受信した符号長の情報に基づいて、パケット要求を生成する。

まず、図１４の紙面左側のチャネルＣＨ－Ａに対応するテーブルを参照して、パケット生成ユニット１００２ａにおけるパケット要求の生成について説明する。

パケット要求生成回路１０１３ａは、まず、最初のサイクルＣ０では、バッファ量として０を設定する。このため、パケット要求生成回路１０１３ａは、パケット要求＝１を設定する。

次のサイクルＣ１では、バッファ量が０＋１６＝１６となる。バッファ量が最大符号長（１５ビット）以上であるため、パケット生成回路１０１２ａは、サイクルＣ１におけるシンボル列として、シンボル列Ｓ０を設定する。例えば、シンボル列Ｓ０のハフマン符号語ＨＳ０のハフマン符号長が５ビットである場合、バッファ量は１６－５＝１１ビットとなる。バッファ量がパケットサイズ（１６ビット）未満となるため、パケット要求生成回路１０１３ａは、パケット要求＝１を設定する。

次のサイクルＣ２では、バッファ量が１１＋１６＝２７ビットとなる。バッファ量が最大符号長以上であるため、パケット生成回路１０１２ａは、サイクルＣ２におけるシンボル列として、シンボル列Ｓ２を設定する。例えば、シンボル列Ｓ２のハフマン符号語ＨＳ２のハフマン符号長が６ビットである場合、バッファ量は２７－６＝２１ビットとなる。バッファ量がパケットサイズ以上となるため、パケット要求生成回路１０１３ａは、パケット要求＝０を設定する。

次のサイクルＣ３では、バッファ量が２１ビットとなる。バッファ量が最大符号長以上であるため、パケット生成回路１０１２ａは、サイクルＣ３におけるシンボル列として、シンボル列Ｓ４を設定する。例えば、シンボル列Ｓ４のハフマン符号語ＨＳ４のハフマン符号長が１３ビットである場合、バッファ量は２１－１３＝８ビットとなる。バッファ量がパケットサイズ未満となるため、パケット要求生成回路１０１３ａは、パケット要求＝１を設定する。

次のサイクルＣ４では、バッファ量が８＋１６＝２４ビットとなる。バッファ量が最大符号長以上であるため、パケット生成回路１０１２ａは、サイクルＣ４におけるシンボル列として、シンボル列Ｓ６を設定する。シンボル列Ｓ６は、チャネルＣＨ－Ａにおけるブロックの終端のデータであるため、パケット要求生成回路１０１３ａは、パケット要求の生成を終了する。

次に、図１４の紙面右側のチャネルＣＨ－Ｂに対応するテーブルを参照して、パケット生成ユニット１００２ｂにおけるパケット要求の生成について説明する。

パケット要求生成回路１０１３ｂは、まず、最初のサイクルＣ０では、バッファ量として０を設定する。このため、パケット要求生成回路１０１３ｂは、パケット要求＝１を設定する。

次のサイクルＣ１では、バッファ量が０＋１６＝１６となる。バッファ量が最大符号長以上であるため、パケット生成回路１０１２ｂは、サイクルＣ１におけるシンボル列として、シンボル列Ｓ１を設定する。例えば、シンボル列Ｓ１のハフマン符号語ＨＳ１のハフマン符号長が１５ビットである場合、バッファ量は１６－１５＝１ビットとなる。バッファ量がパケットサイズ未満となるため、パケット要求生成回路１０１３ｂは、パケット要求＝１を設定する。

次のサイクルＣ２では、バッファ量が１＋１６＝１７となる。バッファ量が最大符号長以上であるため、パケット生成回路１０１２ｂは、サイクルＣ２におけるシンボル列として、シンボル列Ｓ３を設定する。例えば、シンボル列Ｓ３のハフマン符号語ＨＳ３のハフマン符号長が１５ビットである場合、バッファ量は１７－１５＝２ビットとなる。バッファ量がパケットサイズ未満となるため、パケット要求生成回路１０１３ｂは、パケット要求＝１を設定する。

次のサイクルＣ３では、バッファ量が２＋１６＝１８となる。バッファ量が最大符号長以上であるため、パケット生成回路１０１２ｂは、サイクルＣ３におけるシンボル列として、シンボル列Ｓ５を設定する。例えば、シンボル列Ｓ５のハフマン符号語ＨＳ５のハフマン符号長が１５ビットである場合、バッファ量は１８－１５＝３ビットとなる。バッファ量がパケットサイズ未満となるため、パケット要求生成回路１０１３ｂは、パケット要求＝１を設定する。

次のサイクルＣ４では、バッファ量が３＋１６＝１９ビットとなる。バッファ量が最大符号長以上であるため、パケット生成回路１０１２ｂは、サイクルＣ４におけるシンボル列として、シンボル列Ｓ７を設定する。シンボル列Ｓ７は、チャネルＣＨ－Ｂにおけるブロックの終端のデータであるため、パケット要求生成回路１０１３ｂは、パケット要求の生成を終了する。

図１５に示すように、パケット生成回路１０１２ａ（１０１２ｂ）は、符号化回路１０１１ａ（１０１１ｂ）から受信したハフマン符号語に基づいて、パケットを生成する。

より具体的には、パケット生成回路１０１２ａは、ハフマン符号語ＨＳ０及びＨＳ２、並びにハフマン符号語ＨＳ４の一部を含むパケットＰ＿Ａ１を生成する。パケットＰ＿Ａ１は、パケット要求（１）に対応する。次に、パケット生成回路１０１２ａは、ハフマン符号語ＨＳ４の残りの部分及びハフマン符号語ＨＳ６を含むパケットＰ＿Ａ２を生成する。このとき、パケットＰ＿Ａ２の余りの部分には、一部パディングが挿入される。パケットＰ＿Ａ２は、パケット要求（３）に対応する。また、パケット生成回路１０１２ａは、全部パディングであるパケットＰ＿Ａ３を生成する。パケットＰ＿Ａ３は、パケット要求（６）に対応する。

パケット生成回路１０１２ｂは、ハフマン符号語ＨＳ１及びハフマン符号語ＨＳ３の一部を含むパケットＰ＿Ｂ１を生成する。パケットＰ＿Ｂ１は、パケット要求（２）に対応する。次に、パケット生成回路１０１２ｂは、ハフマン符号語ＨＳ３の残りの部分及びハフマン符号語ＨＳ５の一部を含むパケットＰ＿Ｂ２を生成する。パケットＰ＿Ｂ２は、パケット要求（４）に対応する。次に、パケット生成回路１０１２ｂは、ハフマン符号語ＨＳ５の残りの部分及びハフマン符号語ＨＳ７の一部を含むパケットＰ＿Ｂ３を生成する。パケットＰ＿Ｂ３は、パケット要求（５）に対応する。次に、パケット生成回路１０１２ｂは、ハフマン符号語ＨＳ７の残りの部分を含むパケットＰ＿Ｂ４を生成する。このとき、パケットＰ＿Ｂ４の余りの部分には、一部パディングが挿入される。パケットＰ＿Ｂ４は、パケット要求（７）に対応する。

固定長パケットＭＵＸ１００３は、パケット要求生成回路１０１３ａ及び１０１３ｂから受信したパケット要求（１）～（７）に基づいて、パケット生成回路１０１２ａ及び１０１２ｂから受信した複数のパケットを配置し、ペイロードを生成する。図１５の例では、パケットＰ＿Ａ１、パケットＰ＿Ｂ１、パケットＰ＿Ａ２（一部パディング含む）、パケットＰ＿Ｂ２、パケットＰ＿Ｂ３、パケットＰ＿Ａ３（全部パディング）、パケットＰ＿Ｂ４（一部パディング含む）が順に配置される。

３．５ ペイロード復号の具体例
次に、図１６及び図１７を参照して、インタリーブを適用したペイロード復号の具体例について説明する。図１６及び図１７は、ペイロード復号時のデータの流れを示すフローチャートである。

図１６に示すように、固定長パケットＤＥＭＵＸ１１０１は、ペイロードを受信すると、パケットに分割する。そして、固定長パケットＤＥＭＵＸ１１０１は、パケット要求生成回路１１１３ａ及び１１１３ｂから受信したパケット要求に基づいて、分割したパケットを、パケット復号ユニット１１０２ａ及び１１０２ｂに分配する。例えば、チャネルＣＨ－Ａに接続されたパケット復号ユニット１１０２ａにパケットＰ＿Ａ１、Ｐ＿Ａ２、及びＰ＿Ａ３が送信され、チャネルＣＨ－Ｂに接続されたパケット生成ユニット１００２ｂにパケットＰ＿Ｂ１、Ｐ＿Ｂ２、Ｐ＿Ｂ３、及びＰ＿Ｂ４が送信される。

図１７に示すように、復号回路１１１２ａは、ハフマン符号語ＨＳ０、ＨＳ２、ＨＳ４、及びＨＳ６を復号して、シンボル列Ｓ０、Ｓ２、Ｓ４、及びＳ６を生成する。復号回路１１１２ｂは、ハフマン符号語ＨＳ１、ＨＳ３、ＨＳ５、及びＨＳ７を復号して、シンボル列Ｓ１、Ｓ３、Ｓ５、及びＳ７を生成する。

デインタリーブ回路１１０３は、復号回路１１１２ａ及び１１１２ｂから受信したシンボル列Ｓ０～Ｓ７を順番に並べて、シンボル(データ)を出力する。

３．６ 本実施形態に係る効果
本実施形態に係る構成であれば、ペイロードがパディングを含む場合においても、ペイロードサイズを予測することができる。これにより、第２実施形態と同様の効果が得られる。

更に、本実施形態に係る構成であれば、インタリーブ格納方式を適用することにより、データ伸長処理のスループットを向上できる。

４．その他
上記実施形態によれば、データ伸長装置は、ヘッダ内の境界情報に基づいて、圧縮ストリーム内のヘッダとペイロードとの境界を検出する検出回路（１１１）と、ヘッダとペイロードとを分離する分離回路（１１２）と、ヘッダ内の圧縮された符号化テーブルを伸長する第１伸長回路（１１３）と、第１伸長回路の出力を用いて、ペイロードを伸長する第２伸長回路（１１５）と、を含む。

上記実施形態を適用することにより、スループットを向上できるデータ伸長装置を提供できる。

なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。

例えば、上記実施形態では、動的ハフマン符号を適用した場合について説明したが、これに限定されない。符号化テーブルとデータとを圧縮して圧縮ストリームを生成する他の方式が用いられてもよい。

更に、上記実施形態では、メモリシステム３内にデータ圧縮装置１５及びデータ伸長装置１６が設けられている場合について説明したが、これに限定されない。データ圧縮装置１５及びデータ伸長装置１６は、ホストデバイス２内に設けられてもよいし、不揮発性メモリ２０内に設けられてもよい。または、データ圧縮装置１５及びデータ伸長装置１６を含む単体のデータ圧縮伸長装置が設けられてもよい。

実施形態は例示であり、発明の範囲はそれらに限定されない。

１…データ処理装置、２…ホストデバイス、３…メモリシステム、
１０…メモリコントローラ、１１…ホストインターフェイス回路、１２…ＣＰＵ、１３…内蔵メモリ、１４…バッファメモリ、１５…データ圧縮装置、１６…データ伸長装置、１７…メモリインターフェイス回路、２０…不揮発性メモリ、２１…メモリチップ、１０１…頻度テーブル生成回路、１０２…符号化テーブル生成回路、１０３…ペイロード生成回路、１０４、１１４…遅延バッファ、１０５…ペイロードサイズカウンタ、１０６…境界情報追加回路、１１１…境界検出回路、１１２…ＤＥＭＵＸ、１１３…符号化テーブル復元回路、１１５…ペイロード復号回路、１１６…テーブルバッファ、２０１…ペイロードサイズ演算回路、３０１…ペイロードサイズ予測回路、１００１…インタリーブ回路、１００２ａ、１００２ｂ…パケット生成ユニット、１００３…固定長パケットＭＵＸ、１０１１ａ、１０１１ｂ…符号化回路、１０１２ａ、１０１２ｂ…パケット生成回路、１０１３ａ、１０１３ｂ…パケット要求生成回路、１１０１…固定長パケットＤＥＭＵＸ、１１０２ａ、１１０２ｂ…パケット復号ユニット、１１０３…デインタリーブ回路、１１１１ａ、１１１１ｂ…パケットバッファ、１１１２ａ、１１１２ｂ…復号回路、１１１３ａ、１１１３ｂ…パケット要求生成回路

Claims (10)

1. ヘッダ内の境界情報に基づいて、圧縮ストリーム内の前記ヘッダとペイロードとの境界を検出する検出回路と、
   前記ヘッダと前記ペイロードとを分離する分離回路と、
   前記ヘッダ内の圧縮された符号化テーブルを伸長する第１伸長回路と、
   前記第１伸長回路の出力を用いて、前記ペイロードを伸長する第２伸長回路と
   を備える、
   データ伸長装置。
2. 前記圧縮ストリームは、複数の前記ヘッダと前記ペイロードとの組を含み、
   前記第１伸長回路における前記複数の組の（Ｎ＋Ｋ）番目（Ｎ及びＫは１以上の整数）の前記符号化テーブルの伸長処理と、前記第２伸長回路における前記複数の組のＮ番目の圧縮された前記ペイロードの伸長処理と、が並列に実行される
   請求項１に記載のデータ伸長装置。
3. 前記符号化テーブルはハフマン符号化テーブルであり、
   前記ペイロードは、前記ハフマン符号化テーブルに基づいて符号化されたデータを含む、
   請求項１または２に記載のデータ伸長装置。
4. 入力データに基づいて符号化テーブルを生成する符号化テーブル生成回路と、
   前記符号化テーブルに基づいて前記入力データを符号化し、ペイロードを生成するペイロード生成回路と、
   境界情報を生成する境界情報生成回路と、
   前記ペイロードの前に前記境界情報を追加して、圧縮ストリームを生成する境界情報追加回路と、
   を備える、
   データ圧縮装置。
5. 前記境界情報生成回路は、ペイロードサイズをカウントして、前記境界情報を生成する、
   請求項４に記載のデータ圧縮装置。
6. 前記入力データ内のシンボル出現頻度を算出し、シンボル出現頻度情報を生成する頻度情報生成回路を更に備え、
   前記符号化テーブル生成回路は、シンボル符号長情報を生成し、
   前記境界情報生成回路は、前記シンボル出現頻度情報及び前記シンボル符号長情報を用いてペイロードサイズを算出して、前記境界情報を生成する、
   請求項４に記載のデータ圧縮装置。
7. 前記入力データ内のシンボル出現頻度を算出し、シンボル出現頻度情報を生成する頻度情報生成回路を更に備え、
   前記符号化テーブル生成回路は、シンボル符号長情報を生成し、
   前記ペイロードは、パディングを含み、
   前記境界情報生成回路は、前記シンボル出現頻度情報及び前記シンボル符号長情報を用いて算出したデータサイズと、前記パディングのデータサイズとに基づいて、前記境界情報を生成する、
   請求項４に記載のデータ圧縮装置。
8. 前記境界情報生成回路は、前記シンボル出現頻度情報及び前記シンボル符号長情報を用いて算出した前記データサイズに、前記ペイロード生成回路における符号化の並列処理数と前記パディングの前記データサイズの２倍未満の最大値との積を加算して、前記境界情報を生成する、
   請求項７に記載のデータ圧縮装置。
9. 前記符号化テーブルはハフマン符号化テーブルであり、
   前記ペイロードは、前記ハフマン符号化テーブルに基づいて符号化された前記入力データを含む、
   請求項４乃至７のいずれか一項に記載のデータ圧縮装置。
10. 請求項１に記載のデータ伸長装置と、
    請求項４に記載のデータ圧縮装置と
    を備える、
    メモリシステム。
    

Images