JP7305609B2 - 受信したデータを処理する装置 - Google Patents

Description

本発明は、レンジ符号に基づき圧縮された入力コードを復号する技術に関する。

大量のデータを蓄積・管理するための情報機器であるストレージシステムは、より多くのデータを格納すれば容量当たりのコストを低減することができる。そのため、ストレージシステムには、書き込まれたデータを圧縮してからディスクドライブに格納する機能を搭載するものがある。

例えば、近年、ストレージシステムの記憶媒体として、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）に加えて又は代えて、不揮発性半導体メモリであるＮＡＮＤ型フラッシュメモリを搭載したＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）が採用されるようになってきた。ＳＳＤはデータアクセスにおいてＨＤＤのような物理的なヘッドシーク機構を持たないため、頭出し遅延（レイテンシ）が少なく、ランダムなデータリードにおいて優れた応答性能を有する。

そのため、高速なランダムリードが求められるデータベース等のアプリケーションでは、ストレージシステムの記憶媒体としてＨＤＤからＳＳＤへの置き換えが進んでいる。ただし、ＳＳＤのビットコストは、フラッシュメモリセルの高集積化に伴って年々安くなってきてはいるが、依然ＨＤＤのビットコストに比べて３倍程度と高いままである。

そこで、ＳＳＤを記憶媒体とするストレージシステムは、可逆圧縮技術を導入し、ＳＳＤへ格納されるデータサイズを減らす機能を持つものが多い。それによって、システムの記憶容量を仮想的に大きく見せることができ、容量当たりのコストを低下させて、ＨＤＤを記憶媒体とするストレージシステムのそれに近づけることができる。

ストレージシステムにホストから圧縮データに対する読み出し要求がきた場合、圧縮データを伸張し、元の平文データに戻してからホストに返す。その際のリード応答時間が、非圧縮データに対する読み出しの場合と比べて著しく悪化しないように、圧縮データの伸張処理はできるだけ高速に行うことが好ましい。

ストレージシステムのデータ圧縮機能に採用する圧縮アルゴリズムは、高い圧縮率を持つものほど、容量当たりのコストを低減することができる。ＬＺＭＡアルゴリズムは、高い圧縮率を持つことで知られる可逆データ圧縮アルゴリズムである。このアルゴリズムは、スライド辞書型圧縮にレンジ符号と呼ばれる算術符号を組み合わせたものである。

レンジ符号処理では、１ビットを入力（符号化時）又は出力（復号時）するたびに乗算を行う必要がある。よって、レンジ符号処理のビットレートは非常に遅い。レンジ符号処理での乗算に用いる値のためにテーブルを参照するが、参照するためのインデックスは、入力（符号化時）又は出力（復号時）のビット履歴によって決まる。レンジ符号処理での乗算を複数ビット並列で行うことができれば、その性能は向上し、ＬＺＭＡアルゴリズムの処理性能は向上する。

レンジ符号の符号化処理（圧縮時）については、非特許文献１のように、ビット履歴をあらかじめ準備しておき、テーブル参照を並列化し、複数ビットについて乗算を並列に行って高速化する公知技術がある。並列度をＮとすると、符号化性能はＮ倍に向上する。これによって、ＬＺＭＡの圧縮処理は高速化が可能である。

"A Parallel Adaptive Range Coding Compressor: Algorithm, FPGA Prototype, Evaluation", Ivan Shcherbakov and Norbert Wehn, Data Compression Conference, 2012.

レンジ符号の復号（伸張時）については、直前のビットが復号されるまでビット履歴が不確定であるため、テーブル参照及びその参照値を用いた乗算を複数ビットについて並列で行うことは困難である。

そのため、例えば、ストレージシステムの圧縮伸張機能にレンジ符号を適用した場合、伸張性能が低いことから、ホストからの読み出し要求に対するリード応答時間が大きくなって、ストレージシステムの利便性が悪化し得る。

本発明の一態様は、受信したデータを処理する装置であって、レンジ符号に基づき圧縮された入力コードを受信する回路と、前記入力コードの一部又は全部を伸張して、Ｎビット列を復号する伸張回路と、を含み、前記Ｎは１より大きい整数、Ｋは１からＮの各整数を表し、前記入力コードの第Ｋビットのビット値は、前記第Ｋビットより前のビットのビット履歴に基づき復号されるものであり、前記伸張回路は、前記Ｎビット列のビットの候補ビット値について、前記第Ｋビットより前のビットの取りうる複数通りのビット履歴に基づき複数の候補ビット値をそれぞれ算出することを、複数のビットに対して並列に行い、前記第Ｋビットの正解ビット値を、前記複数の候補ビット値から、前記第Ｋビットより前の正解ビット履歴に基づき選択することを繰り返して、前記Ｎビット列を復号する。

本発明の一態様によれば、レンジ符号の復号を高速化できる。

ストレージシステムの構成例を示す。 ＬＺＭＡアルゴリズムの概要を示す。 辞書圧縮処理の具体例を示す。 レンジ符号化の機能ブロック図を示す。 レンジ復号の機能ブロック図を示す。 レンジ符号の原理を説明するための例を示す。 レンジ符号の原理を説明するための他の例を示す。 レンジ符号化処理のフローチャートを示す。 レンジ復号処理のフローチャートを示す。 レンジ符号化処理の高速化方式の機能ブロック図を示す。 レンジ符号化処理の高速化方式のフローチャートを示す。 レンジ復号処理の高速化方式の機能ブロック図を示す。 レンジ復号処理の高速化方式のフローチャートを示す。

以下においては、便宜上その必要があるときは、複数のセクションまたは実施例に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

（１）システム構成
以下において、本明細書の一実施形態として、データ圧縮機能を持つストレージシステムを説明する。ストレージシステムは、格納データ量を可逆圧縮で削減する。本明細書で説明されるレンジ符号の復号は、ストレージシステムと異なるシステム、例えば、通信システムに適用することができる。

図１は、本明細書の一実施形態に係るストレージシステムの構成例を示す。ストレージシステム１０１は、ホストＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）１０２、ストレージコントローラ１０３、複数のＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）１０５、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの揮発性メモリを利用するキャッシュメモリ１０６を含む。

ストレージコントローラ１０３は、ホストＩ／Ｆ１０２、ＳＳＤ１０５、キャッシュメモリ１０６と接続され、それらを制御するマイクロプロセッサを含む。マイクロプロセッサは、ホスト（図示せず）からのリード／ライトコマンドの内容解釈、ホストとの間のデータ送受信、ＬＺＭＡ圧縮伸張回路１０４によるデータの圧縮・伸張、ＳＳＤ１０５やキャッシュメモリ１０６との間のデータ転送を実行する。

ホストＩ／Ｆ１０２は外部のホストと接続するためのインタフェース機構であり、データをホストに送信したり、データをホストから受信したりするために、リード／ライトコマンドに応答する。ホストＩ／Ｆ１０２の機構及びコマンドやデータの送受信のプロトコルは、例えば、標準的なインタフェース規格に準拠する。

ストレージコントローラ１０３はＬＺＭＡ圧縮伸張回路１０４及び転送回路１０８を含む。転送回路１０８は、ＬＺＭＡ圧縮伸張回路１０４が圧縮又は伸張するデータを受信し、送信する。転送回路１０８は、ストレージシステム１０１の構成要素間、例えばＬＺＭＡ圧縮伸張回路１０４とキャッシュメモリ１０６との間のデータを転送する。ＬＺＭＡ圧縮伸張回路１０４は、記憶ドライブであるＳＳＤ１０５に格納するデータ量を削減するため、ライトコマンドに応じて受信したライトデータを可逆的に圧縮し、圧縮データを生成する。また、リードコマンドに応じて元の平文データをホストに送信するため、ＳＳＤ１０５から読み出した圧縮データを伸張して平文データを生成する。

ホストからのライトデータは、まずキャッシュメモリ１０６に一時的に格納される。この時点でストレージコントローラ１０３はホストに対してライト完了を返す。その後、ＬＺＭＡ圧縮伸張回路１０４を通じて圧縮データへと変換され、圧縮データもまたキャッシュメモリ１０６に一時的に格納される。そして、圧縮データはＳＳＤ１０５にライトされる。

一方、ホストへのリードデータは、ＳＳＤ１０５から圧縮された状態でリードされ、まずキャッシュメモリ１０６に一時的に格納される。その後、ＬＺＭＡ圧縮伸張回路１０４を通じて平文データへと変換され、平文データもまたキャッシュメモリ１０６に一時的に格納される。そして、平文データはホストに送信される。

このように、データライトはライト完了を返した後に圧縮処理を実行するので、ホストに見えるライト性能は圧縮する・しないにかかわらず一定だが、データリードはホストにデータを返し終わるまで完了しないため、ホストに見えるリード応答性能は、圧縮データの伸張時間に依存する。つまり、ＬＺＭＡ圧縮伸張回路１０４には高性能な伸張処理が要求される。

ＬＺＭＡ圧縮伸張回路１０４は、例えば、本明細書の一実施形態によるデータ伸張方式に基づいて設計されたハードウェア（論理回路）として実装される。ＬＺＭＡ圧縮伸張回路１０４が高速なデータ伸張性能を持つことで、ストレージシステム１０１は、ＳＳＤの特徴である高速なランダムリード性能を、非圧縮データだけでなく圧縮データに対しても活かすことができる。ＬＺＭＡ圧縮伸張回路１０４の機能は、プログラムを実行する複数の処理装置によって実装されてもよい。処理装置は、プロセッサ、プロセッサコア、中央演算装置等を含む。ＳＳＤと異なる種類の記憶ドライブ、例えば、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）が使用されてもよい。

（２）ＬＺＭＡアルゴリズム
本明細書の一実施形態のデータ伸張方式を説明するための前提知識として、ＬＺＭＡアルゴリズムについて図２Ａから図５を用いて説明する。

（２－１）ＬＺＭＡアルゴリズムの概要
図２Ａは、ＬＺＭＡアルゴリズムの概要を示す。ＬＺＭＡ圧縮処理では、圧縮前の平文データ２０１は、最初に辞書圧縮処理２０２にかけられる。その後で辞書圧縮結果はレンジ符号化処理２０３にかけられる。これによりＬＺＭＡ圧縮データ２０４が生成される。

一方、ＬＺＭＡ伸張処理では、圧縮データ２０４は、最初にレンジ復号処理２０５にかけられる。その後で復号結果は平文展開処理２０６にかけられる。これにより元の平文データ２０１が生成される。

（２－２）辞書圧縮処理
図２Ｂは、ＬＺＭＡアルゴリズムを構成する辞書圧縮処理２０２の具体例を示す。平文データ２０１の文字列ストリームにおいて、同じ文字列が再び出現するかどうかを順番に調べていく。ある文字列が、その先頭文字を起点にしてＪ文字前からＬ文字連続で一致している場合、この文字列をコピー記号［Ｌ，Ｊ］に変換する。

例えば、「ｂ，ｃ，ｄ，ｅ」の４文字の文字列２１１は、先頭の文字「ｂ」を起点にして６文字前から４文字連続で一致している。この場合、文字列２１１をコピー記号［４，６］に変換する。同様に、「ａ，ｂ，ａ，ｂ」の４文字の文字列２１２は、先頭の文字「ａ」を起点にして２文字前から（互いに重なる部分も含めて）４文字連続で一致している。この場合、文字列２１２をコピー記号［４，２］に変換する。

同様に、「ｃ，ｄ，ｅ，ｆ」の４文字の文字列２１３は、先頭の文字「ｃ」を起点にして１４文字前から４文字連続で一致している。この場合、文字列２１３をコピー記号［４，１４］に変換する。これらのコピー記号のデータ量は元の文字列の持つデータ量よりも少ないので、この変換によってデータ量を減らすことができる。

一致検索で参照する文字列ストリーム（以下、辞書と呼ぶ）の範囲は、１文字前から所定文字数前までの範囲とする。辞書範囲が検索の度に後方へスライドしていくので、この圧縮技術はスライド辞書型圧縮とも呼ばれる。なお、一致する文字列が辞書範囲内に複数存在する場合は、連続で最も長く一致する文字列をコピー記号に変換する。これは、データ量をより多く減らせる効果がある。

後段のレンジ符号化処理２０３に入力するデータを生成するには、コピー記号に変換されなかった文字（以下、リテラル文字と呼ぶ）とコピー記号とを規定のビットパタンで符号化し、それらを連結してビットストリームにする必要がある。

図２Ｂは、ＬＺＭＡ仕様の規則に従って符号化した結果の、ビットストリームを示す。このビットストリームが、レンジ符号化処理２０３に入力される。例えば、ビットパタン２２１は、１２ビット長でコピー記号［４，６］を表す。ビットパタン２２２は、１１ビット長でコピー記号［４，２］を表す。ビットパタン２２３は、１３ビット長でコピー記号［４，１４］を表す。このように、コピー記号に対応するビットパタン長は固定ではない。一方、リテラル文字は、その文字の８ビット値の先頭に０を１ビット付加した９ビット長のビットパタンによって表されている。

レンジ復号処理２０５は、ＬＺＭＡ伸張処理において、このようなビットストリームを出力する。平文展開処理２０６では、このようなビットストリームを入力すると、コピー記号やリテラル文字として解釈し、平文データ２０１の文字列ストリームを復元する。

（２－３）レンジ符号化・復号処理
図３Ａはレンジ符号化の機能ブロック図を示し、図３Ｂはレンジ復号の機能ブロック図を示す。図３Ａを参照して、レンジ符号化機能３００について説明する。エンコーダ３０１は、入力ビット列３０２から１ビット単位で入力を受けて、出力コード３０３を生成する演算ブロックである。図３Ａの例において、入力ビット列は「１，１，０，１」である。出力コード３０３の生成方法は図４Ａ及び４Ｂを用いて次節で説明する。出力コード３０３は、ＬＺＭＡアルゴリズムの圧縮データ（図２ＡのＬＺＭＡ２０４圧縮データ）に相当する。

エンコーダ３０１は、入力として、確率テーブル３０４から引用される確率値も使用する。その確率値Ｐ（ｘ）は、それまでに入力されたビット履歴３０５がｘである時に、入力ビット列３０２からの次の入力ビットが、“０”である確率を示す。

エンコーダ３０１は、確率値Ｐ（ｘ）を使用するたびに学習による適応化を行う。例えば、実際に次の入力ビットが“０”であればＰ（ｘ）を増やし、“１”であればＰ（ｘ）を減らす。なお、エンコード開始時で未使用状態での全てのＰ（ｘ）の値は０．５である（“０”と“１”の確率が均等）。

次に、図３Ｂを参照して、レンジ復号機能３１０について説明する。デコーダ３１１は、入力コード３１２を受けて出力ビット列３１３を１ビット単位で生成する演算ブロックである。その生成方法は図４Ａ及び４Ｂを用いて次節で説明する。出力ビット列３１３はＬＺＭＡアルゴリズムの平文展開処理（図２の平文展開処理２０６）への入力ビットストリーム、すなわち、図２の辞書圧縮処理２０２からの出力ビットストリームに相当する。

デコーダ３１１は、入力として確率テーブル３１４から引用される確率値も使用する。その確率値Ｐ（ｘ）は、それまでに出力されたビット履歴３１５がｘである時に、次の出力ビットが“０”である確率を示す。

エンコーダ３０１と同様に、デコーダ３１１は、確率値Ｐ（ｘ）を使用するたびに学習による適応化を行う。例えば、実際に次の出力ビットが“０”であればＰ（ｘ）を増やし、“１”であればＰ（ｘ）を減らす。なお、デコード開始時で未使用状態での全てのＰ（ｘ）の値は０．５である（“０”と“１”の確率が均等）。

レンジ符号化機能３００の出力コード３０３とレンジ復号機能３１０の入力コード３１２が同じ時、確率テーブル３０４と確率テーブル３１４の全ての確率値Ｐ（ｘ）の学習による変化は同じになる。そのため、符号化時の変化が、復号時に再現される。

（２－４）レンジ符号化・復号の原理
図４Ａ及び４Ｂは、レンジ符号化・復号の原理を説明するための例を示す。図３Ａのエンコーダ３０１が行う符号化処理は、［０、１）の数値軸を、入力されたビット列の各ビット値が“０”である確率に応じた長さで分割し、どちらか一方の区間を次ビット用の分割対象として残すことを繰り返す。符号化処理は、最終的に残った区間に含まれる座標値をコードとして出力する。なお、ビットが“０”の場合は分割した左側の区間を残し、ビットが“１”の場合は分割した右側の区間を残す。また、各ビット値が“０”である確率は、確率テーブル３０４から、それまでの入力ビット履歴をインデックスにして取得する。

ＬＺＭＡアルゴリズムの規定により、確率値を参照するためのビット履歴は、所定の条件においてクリアされる。例えば、リテラル文字を表す９ビットでは、エンコーダ３０１は、ヘッダ１ビットを除く８ビットのうち、第１ビットを空（ＮＵＬＬ）のビット履歴を用いて符号化する。エンコーダ３０１は、最後の第８ビットを、第１～７ビットをビット履歴として符号化し、その後にビット履歴をクリアする。

図３Ｂのデコーダ３１１が行う復号処理は、図４Ａや４Ｂに示すように、［０、１）の数値軸を、出力ビット列の各ビット値が“０”である確率に応じた長さで分割する。さらに、デコーダ３１１は、入力されたコード（座標値）が、どちらの区間に含まれるかを調べ、出力ビット列の各ビットを確定し、含まれていた区間を次ビット用の分割対象として残すことを繰り返す。そして、最終的に出力ビット列のすべての値を確定する。

なお、分割した際に、左側の区間にコードが含まれる場合、デコーダ３１１はビットが“０”であると確定し、右側の区間にコードが含まれる場合はビットが“１”であると確定する。また、各ビット値が“０”である確率は、確率テーブル３１４から、それまでの出力ビット履歴をインデックスにして取得する。

デコーダ３１１は、確率値を参照するためのビット履歴のクリアを、符号化と同じ条件で行う。例えば、リテラル文字を表す９ビットでは、デコーダ３１１は、ヘッダ１ビットを除く８ビットのうち、第１ビットは空（ＮＵＬＬ）のビット履歴を用いて復号しする。デコーダ３１１は、最後の第８ビットは第１～７ビットをビット履歴として復号し、その後にビット履歴をクリアする。

図４Ａ及び４Ｂは、いずれもビット列「１，１，０，１」の符号化・復号処理における数値軸分割の遷移例を示している。ただし、ビット値が“０”である確率の値は異なる。図４Ａの例において、“０”である確率値は常に０．５である。図４Ｂの例において、“０”である確率値はビット順にそれぞれ０．２５、０．２５、０．７５、０．２５である。図４Ａは、確率テーブル３０４や３１４から参照される確率値が初期状態である場合を示している。図４Ｂは、確率テーブル３０４や３１４から参照される確率値が学習によって変化している場合を示している。

レンジ符号化・復号において、ビット列「１，１，０，１」が頻繁に処理されると、確率テーブル３０４及び３１４において、最初に「１」が出やすく、履歴が「１」だと次に「１」が出やすく、履歴が「１１」だと次に「０」が出やすく、履歴が「１１０」だと次に「１」が出やすい、ということが学習される。このような確率の学習が進み、ビットの現れ方の予測が当たるようになると、レンジ符号化の出力コードは短くなる。

図４Ａにおける符号化の流れは以下の通りである。
・第１ステップ：入力「１」に従って右１／２区間［１／２～２／２）が残る。
・第２ステップ：入力「１」に従って右１／２区間［３／４～４／４）が残る。
・第３ステップ：入力「０」に従って左１／２区間［６／８～７／８）が残る。
・第４ステップ：入力「１」に従って右１／２区間［１３／１６～１４／１６）が残る。
・最後の区間に含まれる１３／１６（２進数で１１０１）を出力コード４０１とする。

一方、図４Ｂにおける符号化の流れは以下の通りである：
・第１ステップ：入力「１」に従って右３／４区間［１／４～４／４）が残る。
・第２ステップ：入力「１」に従って右３／４区間［７／１６～１６／１６）が残る。
・第３ステップ：入力「０」に従って左３／４区間［２８／６４～５５／６４）が残る。
・第４ステップ：入力「１」に従って右３／４区間［１３９／２５６～２２０／２５６）が残る。
・最後の区間に含まれる３／４（２進数で１１）を出力コード４１１とする。

ビット列が確率による予測の通りに入力されるほど、分割で残る区間のサイズは広くなる。そのため、最終的に残った区間に含まれる出力コードの座標値を表現するのに必要なビット数は少なくて済む。図４Ａの例は４ビット必要なのに対して、図４Ｂの例においては、２ビットでよい。このように、レンジ符号はビット履歴に応じたビット出現確率を学習することにより、圧縮率を向上させる。

（２－５）レンジ符号化・復号のフローチャート
図５Ａは、レンジ符号化の例のフローチャートを示す。図５Ｂは、レンジ復号の例のフローチャートを示す。まず、図５Ａを参照しながら、レンジ符号化の手順を説明する。

エンコーダ３０１は、入力ビット履歴に応じて確率テーブル３０４から次のビットが“０”である確率値を参照する（５０１）。エンコーダ３０１は、その確率値に応じて数値軸レンジ（分割対象レンジ）を２つの区間に分割する（５０２）。分割する時にレンジサイズと確率値との乗算を実行する。これは、符号化処理において最も時間を要する部分である。そして、エンコーダ３０１は、入力ビット値が“０”か“１”かに応じて、２つの区間のうち１つの区間を選択する（５０３）。

次にステップ５０４において、エンコーダ３０１は、ビットの入力が終了か判定し、ビットの入力が終了ならば（５０４：ＹＥＳ）、ステップ５０６に移り、まだ入力があるなら（５０４：ＮＯ）、ステップ５０５に移る。

ステップ５０５では、エンコーダ３０１は、確率テーブル３０４に対して使用した確率値を更新し、次ビットの符号化のためにビット履歴を更新する。確率値の更新は、入力ビット値が“０”なら増やし、“１”なら減らす。ビット履歴の更新は、例えば「１１」の次の入力ビットが“０”なら「１１０」に変更するものである。このあと、エンコーダ３０１は、ステップ５０１に戻って符号化処理を継続する。

一方、ステップ５０６では、エンコーダ３０１は、最後に残った区間を特定する座標値、例えば、当該区間に含まれる値で表現ビット数が最も少ないものをコードとして出力して、符号化処理を終える。

図５Ｂを参照しながら、レンジ復号の例の手順を説明する。デコーダ３１１は、出力ビット履歴に応じて確率テーブル３１４を参照して、次のビットが“０”である確率値を取得する（５１１）。デコーダ３１１は、その確率値に応じて数値軸レンジを２つの区間に分割する（５１２）。分割する時にレンジサイズと確率値との乗算を実行する。これは、復号処理において最も時間を要する部分である。そして、デコーダ３１１は、入力されたコードの値が、２つの区間のうち含まれる区間を選択する（５１３）。デコーダ３１１は、その選択区間が表すビット値“０”又は“１”を出力する（５１４）。

次にステップ５１５において、デコーダ３１１は、ビットの出力が終了か判定し、終了ならば（５１５：ＹＥＳ）、復号処理を終え、まだ出力があるなら（５１５：ＮＯ）、ステップ５１６に移る。

ステップ５１６では、デコーダ３１１は、確率テーブル３１４に対して使用した確率値を更新し、次ビットの復号のためにビット履歴を更新する。確率値の更新は、出力ビット値が“０”なら増やし、“１”なら減らすも。ビット履歴の更新は、例えば「１１」の次の出力ビットが“０”なら「１１０」に変更する。このあと、デコーダ３１１は、ステップ５１１に戻って復号処理を継続する。

（３）レンジ符号化処理の高速化方式
図６はレンジ符号化処理の高速化方式の例の機能ブロック図を示す。図１のＬＺＭＡ圧縮伸張回路１０４は、このブロック図が示す圧縮処理を行う。図３Ａ～図５Ｂを参照して説明した例は、１ビット入力するたびに確率を参照して乗算処理を行う。そのため、１回の演算サイクルで１ビットしか処理できず、ＬＺＭＡアルゴリズムの処理性能が遅い原因となり得る。

図６に示すレンジ符号化機能６００は、エンコーダを複数同時に動作させることでレンジ符号化処理を高速化する。すなわち、分割対象のレンジをＮ個用意し（Ｎ＞１）、入力ビット列からあらかじめＮ種類のビット履歴を準備しておく。このレンジ符号化機能６００は、確率テーブルにおいてＮ個の確率値を同時に参照し、Ｎ個の入力ビットについて乗算処理を並列に実行して、符号化性能をＮ倍に向上させる。

図６は、この高速化技術によるＮ＝４の場合の符号化例を示している。４つのエンコーダ６０１Ａ～６０１Ｄは、いずれも図３Ａのエンコーダ３０１と同様に処理を行う。各エンコーダは、確率テーブル６０４から確率値を１つずつ取得して使用する。それら４つの確率値は、ビット履歴６０５Ａ～６０５Ｄをインデックスとして参照される。

ビット履歴６０５Ａは、入力ビット列６０２の第１ビット“１”をエンコーダ６０１Ａで処理する際に用いるもので、その値は空（ＮＵＬＬ）である。ビット履歴６０５Ｂは入力ビット列６０２の第２ビット“１”をエンコーダ６０１Ｂで処理する際に用いるもので、その値は「１」である。

ビット履歴６０５Ｃは、入力ビット列６０２の第３ビット“０”をエンコーダ６０１Ｃが処理する際に用いされ、その値は「１１」である。ビット履歴６０５Ｄは、入力ビット列６０２の第４ビット“１”をエンコーダ６０１Ｄが処理する際に用いられ、その値は「１１０」である。

一般化するならば、第Ｎビットのエンコードに用いるビット履歴は、第１～第（Ｎ－１）ビットの連結で構成される。このように４種類のビット履歴を準備しておくことで、４つのエンコーダ６０１Ａ～６０１Ｄは、確率テーブル６０４から４つの確率値を同時に参照し、それらの確率値を用いて乗算を同時に行うことができる。

エンコーダ６０１Ａ～６０１Ｄから出力される４つのサブコード６０３Ａ～６０３Ｄは、最後に連結されて、出力コード６０６を構成する。出力コード６０６は、ＬＺＭＡアルゴリズムの圧縮データに相当する。この方式によれば、１回の演算サイクルで４ビットの入力を処理できるため、ＬＺＭＡアルゴリズムの圧縮処理におけるレンジ符号化の性能が従来の４倍に向上する。

図７は、図６を参照して説明したレンジ符号化の高速化方式のフローチャート例を示す。図７のフローチャートを参照しながら、レンジ符号化の高速化方式の手順を説明する。まず、ＬＺＭＡ圧縮伸張回路１０４は、入力ビット列のうちのＮビットを符号化するのに用いられる、Ｎ種類のビット履歴を作成する（７０１）。Ｎは２以上の整数である。Ｎ個のエンコーダは、それぞれのビット履歴によって、確率テーブルから次のビットが“０”である確率値を取得する（７０２）。Ｎ個のエンコーダは、それらの確率値に応じてＮ個の数値軸レンジ（分割対象レンジ）をそれぞれ２つの区間に分割する（７０３）。

Ｎ個のエンコーダによるレンジサイズと確率値との乗算は、並列で実行される。第１サイクルにおいて、数値軸レンジ（レンジサイズ）はＮ個のエンコーダに共通であり、図６に示す例において［０、１）である。第２サイクル以降においては、当該エンコードが前回サイクルで選択した区間が対象の数値軸レンジ（レンジサイズ）となる。それぞれのエンコーダは、入力ビット値が“０”か“１”かに応じて、左右２つの区間のうち１つの区間を選択する（７０４）。

次にステップ７０５において、ＬＺＭＡ圧縮伸張回路１０４は、ビットの入力が終了か判定し、ビットの入力が終了ならば（７０５：ＹＥＳ）、ステップ７０７に移り、まだ入力があるなら（７０５：ＮＯ）、ステップ７０６に移る。ステップ７０６では、ＬＺＭＡ圧縮伸張回路１０４は、確率テーブルに対して使用したＮ個の確率値を更新する。確率値の更新は、入力ビット値が“０”なら増やし、“１”なら減らす。

このあと、ＬＺＭＡ圧縮伸張回路１０４は、ステップ７０１に戻って、符号化処理を継続する。例えば、Ｎが４であり、リテラル文字の８ビットの符号化を行う場合、本フローの第１サイクルは前半４ビットを符号化し、第２サイクルは後半４ビットを符号化する。第２サイクルにおいて、第５ビットの符号化に用いられるビット履歴は、前半４ビットのビット列である。

例えば、入力ビット列が６ビットである場合、例えば、第１サイクルは前半４ビット又は３ビットを符号化し、第２サイクルは後半２ビット又は３ビットを符号化してもよい。ＬＺＭＡ圧縮伸張回路１０４への入力ビット列の最大値は４であり、それ以下のビット列を符号化できる。

ステップ７０７では、それぞれのエンコーダは、最後に残った区間を特定する座標値、例えば当該区間に含まれる値で表現ビット数が最も少ない値を生成する。ＬＺＭＡ圧縮伸張回路１０４は、それらＮ個を連結したビット列をコードとして出力し、符号化処理を終える。

図６に示したレンジ符号化の例において、整数Ｎ＞１であり、入力ビット数がＮビット、すなわち、ビット履歴の長さが最大（Ｎ－１）ビットである。このレンジ符号化は、分割対象のＮ個のレンジを用いて、符号化をＮ倍に高速化できる。図７を参照した説明においてリテラル文字の８ビットの例に言及したように、整数Ｍ＞Ｎであり、入力ビット数がＭビット、すなわち、ビット履歴の長さが最大（Ｍ－１）ビットである場合、分割対象のＮ個のレンジを用いて、入力ビットの符号化を高速化することができる。

以下、Ｍ＝８、Ｎ＝４の場合を例に、その方法を説明する。ＬＺＭＡ圧縮伸張回路１０４は、最大７ビットのビット履歴をインデックスとする２５５エントリの確率テーブルを備える。ＬＺＭＡ圧縮伸張回路１０４は、８ビットの入力ビット列の前半４ビットの符号化に用いる４種類のビット履歴（それぞれ、空、１ビット、２ビット、３ビット）を準備し、確率テーブルにおいてそれらに対応する４個の確率値を同時に参照する。ＬＺＭＡ圧縮伸張回路１０４は、それら確率値を用い、第１サイクルで前半４ビットを並列に符号化する。

次に、ＬＺＭＡ圧縮伸張回路１０４は、入力ビットの後半４ビットの符号化に用いる４種類のビット履歴（それぞれ、前半４ビットを先頭に含む、４ビット、５ビット、６ビット、７ビット）を準備し、確率テーブルから対応する４個の確率値を同時に参照する。ＬＺＭＡ圧縮伸張回路１０４は、それら確率値を用い、第２サイクルで後半４ビットを並列に符号化する。

このようにして、ＬＺＭＡ圧縮伸張回路１０４は、８ビット入力を２サイクル（つまり４倍の性能）で処理し、４つのサブコードを生成し、それを連結することによって出力コードを構成する。

一般化すると、Ｍビットを入力するレンジコードの符号化処理は、最大（Ｍ－１）ビットのビット履歴をインデックスとする（２＾Ｍ－１）エントリの確率テーブルとＮ個のエンコーダを用いて、［Ｍ／Ｎ］回の演算サイクルでＭビットを処理することで、その性能が向上する。なお、ＬＺＭＡ圧縮伸張回路１０４は、上記並列処理を行うことなく、サブコードを生成してもよい。

（４）レンジ復号処理の高速化方式
レンジ復号処理のＮ倍の高速化は、図３Ｂのデコーダ３１１を単にＮ個並列に動作させるだけでは実現できない。なぜなら、あるデコーダＸの処理で用いるビット履歴は、１つ前のビットを復号するデコーダＹが処理結果を出力するまで不確定であるからである。そのため、デコーダＸは、確率テーブルからの確率値の参照、その値を用いた乗算をデコーダＹのそれと同時に行うことはできず、並列化は実現できない。

以下において、本明細書の一実施形態に係る、レンジ復号処理を高速化する方式を説明する。図８は、レンジ復号処理の高速化方式の機能ブロック図を示す。図１のＬＺＭＡ圧縮伸張回路１０４は、このブロック図が示すレンジ復号機能８００により、伸張処理を行う。

図８は、Ｎ＝４、つまり出力ビット列のビット数が４の場合の、レンジ復号例を示している。１５個のデコーダ８Ａ（１個）、８Ｂ０及び８Ｂ１（２個）、８Ｃ００～８Ｃ１１（４個）、８Ｄ０００～８Ｄ１１１（８個）は、いずれも図３Ｂのデコーダ３１１と同様に処理を行う。図８では、一部のデコーダの図示が省略されている。これら１５個のデコーダに入力される４つのサブコード８０３Ａ～８０３Ｄは、入力コード８０２（ＬＺＭＡアルゴリズムの圧縮データに相当）から分離されたものであり、図６の４つのサブコード６０３Ａ～６０３Ｄと同じである。なお、１つのサブコードが、複数のデコーダに共有されることがある。

各デコーダは、確率テーブル８０４から確率値を１つずつ取得して使用して、候補ビット値を出力する。それら１５個の確率値は、可能性のあるビット履歴の全通りをインデックスとして参照された値である。

出力ビット列８０６の第１ビットを復号するための１個のデコーダ８Ａが用いるビット履歴の値は空（ＮＵＬＬ）である。出力ビット列８０６の第２ビットを復号するための２個のデコーダ８Ｂ０及び８Ｂ１が用いるビット履歴の値は、それぞれ「０」及び「１」である。

出力ビット列８０６の第３ビットを復号するための４個のデコーダ８Ｃ００～８Ｃ１１が用いるビット履歴の値は、それぞれ「００」、「０１」、「１０」、「１１」である。出力ビット列８０６の第４ビットを復号するための８個のデコーダ８Ｄ０００～８Ｄ１１１が用いるビット履歴の値は、それぞれ「０００」、「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」、「１１１」である。

一般化するならば、第Ｋビットのデコードに用いるビット履歴の数は、２＾（Ｋ－１）個である。各ビット履歴は、出力ビット列８０６の第１～第（Ｋ－１）ビットとして可能性のある、（Ｋ－１）ビットのビットパタン（ビット列）である。このように１５種類のビット履歴を準備しておくことで確率テーブル８０４から１５個の確率値が同時に参照され、１５個のデコーダはそれらの確率値を用いた乗算を同時に行う。

デコーダ８Ａが出力する、出力ビット列８０６の第１ビットが「１」であった場合、デコーダ８Ｂ０及び８Ｂ１のうち、第１ビットが「１」であると仮定して復号を行ったデコーダ８Ｂ１が出力する第２ビットが正しい結果であることがわかる。そこで、セレクタ８０５Ｂは、デコーダ８Ｂ０及び８Ｂ１が出力する２個の第２ビット候補のうち、デコーダ８Ｂ１が出力する「１」を選択する。すなわち、第１及び第２ビットが、「１１」と確定する。

これにより、デコーダ８Ｃ００～８Ｃ１１のうち、第１及び第２ビットが「１１」であると仮定してデコードを行ったデコーダ８Ｃ１１が出力する第３ビットが、正しい結果であることがわかる。そこで、セレクタ８０５Ｃは、デコーダ８Ｃ００～８Ｃ１１が出力する４個の第３ビット候補のうち、デコーダ８Ｃ１１が出力する「０」を選択する。すなわち、第１～第３ビットが、「１１０」と確定する。

これにより、デコーダ８Ｄ０００～８Ｄ１１１のうち、第１～第３ビットが「１１０」であると仮定してデコードを行ったデコーダ８Ｄ１１０が出力する第４ビットが、正しい結果であることがわかる。そこで、セレクタ８０５Ｄは、デコーダ８Ｄ０００～８Ｄ１１１が出力する８個の第４ビット候補のうち、デコーダ８Ｄ１１０が出力する「１」を選択する。

以上によって、出力ビット列８０６の４ビットが「１１０１」であることが確定する。一般化するならば、ＬＺＭＡ圧縮伸張回路１０４は、第Ｋビットをデコードするために２＾（Ｋ－１）個のデコーダを備え、それらが出力する２＾（Ｋ－１）個の第Ｋビット候補を保持しておく。ＬＺＭＡ圧縮伸張回路１０４は、すでに確定した第１～第（Ｋ－１）ビットの値がビット履歴であると仮定してデコードを行った１つのデコーダが出力した候補を、第Ｋビットとして選択する。

セレクタ８０５Ｂ～８０５Ｄによるビット選択処理は、デコーダの乗算処理に比べて十分短い時間で行われる。したがって、この方式によれば１回の演算サイクルで４ビットの出力を処理できる。そのため、ＬＺＭＡアルゴリズムの伸張処理におけるレンジ復号処理の性能が従来の４倍に向上する。

図９を参照しながら、図８を参照して説明したレンジ復号の高速化方式の手順を以下に示す。まず、ＬＺＭＡ圧縮伸張回路１０４は、出力ビット列のうちのＮビットを復号するために用いる可能性のある、（２＾Ｎ―１）個のビット履歴を作成する（９０１）。第Ｋビットの復号に用いられるビット履歴は２＾（Ｋ－１）個である。

（２＾Ｎ―１）個のデコーダは、それぞれが受け持つビット履歴に応じて確率テーブル８０４から次のビットが“０”である確率値を取得し（９０２）、その確率値に応じて数値軸レンジ（分割対象レンジ）を２つの区間に分割する（９０３）。第Ｋビットの復号に用いられる２＾（Ｋ－１）個のデコーダが分割する数値軸レンジは共通である。具体的には、第１サイクルにおいて全てのデコータの数値軸レンジは共通であり、図８の例において［０，１）である。第２サイクル以降において、第Ｋビットのデコーダの数値軸レンジは、前回サイクルにおける第Ｋビットの正解を出力したデコーダによる分割結果のレンジである。分割する時に、レンジサイズと確率値との乗算を実行する。

デコーダは、入力されたサブコードの値が、２つの区間のうち含まれる区間を選択し（９０４）、その選択区間が表すビット値“０”又は“１”を生成する（９０５）。なお、生成されるビット値の個数は（２＾Ｎ―１）個であり、第Ｋビットの候補数は２＾（Ｋ―１）個である。そして、セレクタは、第１ビットから順にそれぞれの候補から正解のビットを１つ選択し、Ｎビットのパタンを決定して出力する（９０６）。なお、第Ｋビットの正解値の選択には、第１～第（Ｋ－１）ビットの正解値をビット履歴として用いる。

次にステップ９０６において、ＬＺＭＡ圧縮伸張回路１０４は、ビットの出力が終了か判定し、終了ならば（９０６：ＹＥＳ）、復号処理を終え、まだ出力があるなら（９０６：ＮＯ）、ステップ９０７に移る。

ステップ９０７では、ＬＺＭＡ圧縮伸張回路１０４は、確率テーブル８０４に対して使用したＮ個の確率値を更新する。確率値の更新は、出力ビット値が“０”なら増やし、“１”なら減らすものである。さらに、ＬＺＭＡ圧縮伸張回路１０４は、正解のビット値を出力したデコーダがステップ９０４で選択した区間を、次のサイクルの数値軸レンジとして採用する。第Ｋビットのための２＾（Ｋ―１）個のデコーダのうち第Ｋビットの正解値を出力した１つのデコーダがステップ９０４で選択した区間が、次回の第Ｋビットのデコードにおいてステップ９０３で分割される数値軸レンジとして採用される。

このあと、ＬＺＭＡ圧縮伸張回路１０４は、ステップ９０１に戻って復号処理を継続する。例えば、リテラル文字の８ビットについて、前半４ビットと後半４ビットが、二つのサイクルで符号化されている場合、本フローの第２サイクルで第５ビットの復号に用いられるビット履歴は、前半４ビットのビット列である。

例えば、６ビット入力データが、前半４ビット及び残り２ビットに分けて２サイクルで符号化されている場合、ＬＺＭＡ圧縮伸張回路１０４は、第１サイクルで４ビット又は３ビットを復号した後、第２サイクルで２ビット又は３ビットを復号してよい。ＬＺＭＡ圧縮伸張回路１０４への入力ビット列の最大値は４であり、それ以下のビット列を復号できる。

図８に示したレンジコードの復号処理の高速化方式では、整数Ｎ＞１において、入力ビット数がＮビット（すなわち、ビット履歴の長さが最大（Ｎ－１）ビット）であり、分割対象のレンジをＮ個用いて、Ｎ倍に高速化する。図９を参照してリテラル文字の８ビットの例に言及したように、整数Ｍ＞Ｎであり、入力ビット数がＭビット、すなわち、ビット履歴の長さが最大（Ｍ－１）ビットである場合、分割対象のレンジをＮ個用いて、出力ビット列の復号を高速化することができる。

以下、８ビットの出力ビット列を復号する例を説明する。ＬＺＭＡ圧縮伸張回路１０４は、図８と同様に１５個のデコーダを備え、これら１５個のデコーダに入力コード（ＬＺＭＡアルゴリズムの圧縮データに相当）から分離した、４つのサブコードを図８と同様に入力する。各デコーダは、最大７ビットのビット履歴をインデックスとする２５５エントリの確率テーブルから確率値を１つずつ取得して使用する。

第１サイクルにおいて参照する１５個の確率値は、８ビットの出力ビット列の前半４ビットとして可能性のあるビット履歴の全通り（それぞれ、空、１ビット、２ビット、３ビット）をインデックスとして参照された値である。出力ビット列の第１ビットを復号する１個のデコーダが用いるビット履歴の値は、空（ＮＵＬＬ）である。

出力ビット列の第２ビットを復号する２個のデコーダが用いるビット履歴の値は、それぞれ「０」と「１」である。出力ビット列の第３ビットを復号する４個のデコーダが用いるビット履歴の値はそれぞれ「００」、「０１」、「１０」、「１１」である。出力ビット列の第４ビットを復号する８個のデコーダが用いるビット履歴の値はそれぞれ「０００」、「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」、「１１１」である。

１５個のデコーダは、それらのビット履歴で参照した確率値を用いた乗算を並列に行う。そして、図８と同様に、セレクタのビット選択処理が、第１ビットから第４ビットまでの値を順に確定させる。ここでは例えば「１１０１」とする。

次に、第２サイクルにおいて参照する１５個の確率値は、８ビットの出力ビット列の後半４ビットとして可能性のあるビット履歴の全通り（それぞれ、第１サイクルで確定した「１１０１」を頭に含む、４ビット、５ビット、６ビット、７ビット）をインデックスとして参照した値である。

出力ビット列の第５ビットを復号する１個のデコーダが用いるビット履歴の値は、「１１０１」である。出力ビット列の第６ビットを復号する２個のデコーダが用いるビット履歴の値は、それぞれ、「１１０１０」と「１１０１１」である。出力ビット列の第７ビットを復号する４個のデコーダが用いるビット履歴の値は、それぞれ、「１１０１００」、「１１０１０１」、「１１０１１０」、「１１０１１１」である。

出力ビット列の第８ビットを復号する８個のデコーダが用いるビット履歴の値は、それぞれ、「１１０１０００」、「１１０１００１」、「１１０１０１０」、「１１０１０１１」、「１１０１１００」、「１１０１１０１」、「１１０１１１０」、「１１０１１１１」である。

１５個のデコーダはそれらのビット履歴で参照した確率値を用いた乗算を並列に行う。そして、図８と同様に、セレクタのビット選択処理が、第５ビットから第８ビットまでの値を順に確定させる。

図８と同様に、セレクタのビット選択処理はデコーダの乗算処理に比べて十分短い時間で行われる。したがって、この方式によれば２回の演算サイクルで８ビットの出力を処理できる。上述のように、２５５エントリの確率テーブルにおいて、第１サイクルでは１５エントリを参照し、第２サイクルでは残りの２４０エントリから１５エントリを選択して参照する。第２サイクルでは、第１サイクルで確定した前半４ビットを含むビット履歴でインデックスすることにより、参照するエントリ数が１／１６にしぼられる。

一般化すると、Ｍビットを出力するレンジコードの復号処理は、最大（Ｍ－１）ビットのビット履歴をインデックスとする（２＾Ｍ－１）エントリの確率テーブルと（２＾Ｎ－１）個のデコーダを用いて、［Ｍ／Ｎ］回の演算サイクルでＭビットを処理することで、その性能が向上する。

上述のように、本明細書の一実施形態は、レンジ符号により圧縮されたデータを高速に伸張することができる。そのため、例えば、レンジ符号アルゴリズムによるデータ圧縮機能を有する装置ストレージシステムにおいて、圧縮されたデータのリード応答性能を向上させることができる。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明したすべての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

また、上記の各構成・機能・処理部等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等の記録装置、または、ＩＣカード、ＳＤカード等の記録媒体に置くことができる。

また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしもすべての制御線や情報線を示しているとは限らない。実際には殆どすべての構成が相互に接続されていると考えてもよい。

１０１…ストレージシステム、１０３…ストレージコントローラ、１０４…ＬＺＭＡ圧縮伸張回路、３０１、６０１Ａ～Ｄ…エンコーダ、３１１、８Ａ、８Ｂ０、８Ｂ１、８Ｃ００、８Ｃ１１、８Ｄ０００、８Ｄ１１１…デコーダ、３０４、３１４、６０４、８０４…確率テーブル、３０２、６０２…入力ビット列、３０３、６０６…出力コード、３１２、８０２…入力コード、３１３、８０６…出力ビット列

Claims (15)

1. 受信したデータを処理する装置であって、
   レンジ符号に基づき圧縮された入力コードを受信する回路と、
   前記入力コードの一部又は全部を伸張して、Ｎビット列を復号する伸張回路と、
   を含み、
   前記Ｎは１より大きい整数、Ｋは１からＮの各整数を表し、
   前記入力コードの第Ｋビットのビット値は、前記第Ｋビットより前のビットのビット履歴に基づき復号されるものであり、
   前記伸張回路は、
   前記Ｎビット列のビットの候補ビット値について、前記第Ｋビットより前のビットの取りうる複数通りのビット履歴に基づき複数の候補ビット値をそれぞれ算出することを、複数のビットに対して並列に行い、
   前記第Ｋビットの正解ビット値を、前記複数の候補ビット値から、前記第Ｋビットより前の正解ビット履歴に基づき選択することを繰り返して、前記Ｎビット列を復号する、装置。
2. 請求項１に記載の装置であって、
   前記伸張回路は、
   前記ビット履歴に応じて現れるビット値の確率値を格納し、
   格納されている前記確率値において、復号された前記Ｎビット列を構成する正解ビットが基づくビット履歴に対応する確率値を選択して更新する、装置。
3. 請求項１に記載の装置であって、
   前記Ｎビット列における第Ｋビットの候補ビット値の算出は、２＾（Ｋ－１）通りのビット履歴それぞれの確率値による分割対象レンジに対する乗算を実行して二つの区画に分割し、前記入力コードにおける前記第Ｋビットの前記二つの区画のうちサブコードにより特定される区画から２＾（Ｋ－１）通りそれぞれの候補ビット値を決定する、装置。
4. 請求項１に記載の装置であって、
   前記伸張回路は、前記入力コード全体から復号するビット数が、予め設定された最大値よりも大きい場合、前記入力コードの一部からのビット列の復号を、複数サイクル実行する、装置。
5. 請求項４に記載の装置であって、
   前記複数サイクルにおける第２サイクル以降のサイクルにおいて、前記第Ｋビットの候補ビット値それぞれを決定するための分割対象レンジは、直前のサイクルにおける前記第Ｋビットの正解ビット値に対する区画である、装置。
6. ストレージシステムであって、
   ホストからの要求を受信するインタフェースと、
   前記ホストからのコマンドに応じて記憶ドライブへのデータの書き込み及び前記記憶ドライブからのデータの読み出しを実行するコントローラと、を含み、
   前記コントローラは、請求項１に記載の伸張回路を含み、
   前記コントローラは、前記ホストからのリードコマンドに応じて前記記憶ドライブから転送された前記入力コードを前記伸張回路によって復号してリードデータを生成し、
   前記リードデータを、前記インタフェースを介して前記ホストに返す、ストレージシステム。
7. 請求項６に記載のストレージシステムであって、
   前記伸張回路は、
   前記ビット履歴に応じて現れるビット値の確率値を格納し、
   格納されている前記確率値において、復号された前記Ｎビット列を構成する正解ビット値それぞれの確率値を選択して更新する、ストレージシステム。
8. 請求項６に記載のストレージシステムであって、
   前記Ｎビット列における第Ｋビットの候補ビット値の算出は、２＾（Ｋ－１）のビット履歴それぞれの確率値による分割対象レンジに対する乗算を実行して二つの区画に分割し、前記入力コードにおける前記第Ｋビットのサブコードに対する２＾（Ｋ－１）個の区画それぞれから候補ビット値を決定する、ストレージシステム。
9. 請求項６に記載のストレージシステムであって、
   前記伸張回路は、前記入力コード全体から復号するビット数が、予め設定された最大値よりも大きい場合、前記入力コードの一部からのビット列の復号を、複数サイクル実行する、ストレージシステム。
10. 請求項９に記載のストレージシステムであって、
    前記複数サイクルにおける第２サイクル以降のサイクルにおいて、前記第Ｋビットの候補ビット値それぞれを決定するための分割対象レンジは、直前のサイクルにおける前記第Ｋビットの正解ビット値に対する区画である、ストレージシステム。
11. レンジ符号に基づき圧縮された入力コードの一部又は全部を伸張して、Ｎビット列を復号する方法であって、
    前記Ｎは１より大きい整数、Ｋは１からＮの各整数を表し、
    前記方法は、
    前記Ｎビット列のビットそれぞれの候補ビット値を並列に算出し、前記Ｎビット列における第Ｋビットの候補ビット値の算出は、ビット履歴それぞれの確率値による分割対象レンジに対する乗算を実行して二つの区画に分割し、前記入力コードにおける前記第Ｋビットのサブコードに対する区画それぞれから候補ビット値を決定し、
    前記第Ｋビットの正解ビット値を、前記候補ビット値から、前記第Ｋビットより前の正解ビット履歴に基づき選択して、前記Ｎビット列を復号する、方法。
12. 請求項１１に記載の方法であって、
    予め設定されている前記確率値において、復号された前記Ｎビット列を構成する正解ビット値それぞれの確率値を選択して更新する、方法。
13. 請求項１１に記載の方法であって、
    前記Ｎビット列における第Ｋビットの候補ビット値の算出は、２＾（Ｋ－１）のビット履歴それぞれの確率値による分割対象レンジに対する乗算を実行して二つの区画に分割し、前記入力コードにおける前記第Ｋビットのサブコードに対する２＾（Ｋ－１）個の区画それぞれから候補ビット値を決定する、方法。
14. 請求項１１に記載の方法であって、
    前記入力コード全体から復号するビット数が、予め設定された最大値よりも大きい場合、前記入力コードの一部からのビット列の復号を、複数サイクル実行する、方法。
15. 請求項１４に記載の方法であって、
    前記複数サイクルにおける第２サイクル以降のサイクルにおいて、前記第Ｋビットの候補ビット値それぞれを決定するための分割対象レンジは、直前のサイクルにおける前記第Ｋビットの正解ビット値に対する区画である、方法。

Images