JP2023043856A - surface mount piezoelectric oscillator - Google Patents
surface mount piezoelectric oscillator Download PDFInfo
- Publication number
- JP2023043856A JP2023043856A JP2022143879A JP2022143879A JP2023043856A JP 2023043856 A JP2023043856 A JP 2023043856A JP 2022143879 A JP2022143879 A JP 2022143879A JP 2022143879 A JP2022143879 A JP 2022143879A JP 2023043856 A JP2023043856 A JP 2023043856A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- output
- input
- integrated circuit
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は表面実装型圧電発振器に関する。 The present invention relates to a surface mount piezoelectric oscillator.
水晶振動板等の圧電振動素子を用いた圧電発振器は、安定して精度の高い発振周波数を得ることができるため、電子機器等の基準周波数源として多種の分野で使用されている。表面実装型圧電発振器では、絶縁性のベースとしてセラミック多層基板を用い、当該ベースの収納部に発振回路用の集積回路素子を配置するとともに、当該集積回路素子の上方に水晶振動板を支持固定し、蓋により気密封止を行ったものである。このような構成は集積回路素子のカスタム化により比較的部品点数が少なく、シンプルな構成であり、低コスト化に寄与している。 2. Description of the Related Art Piezoelectric oscillators using a piezoelectric vibrating element such as a crystal diaphragm can stably obtain an oscillation frequency with high precision, and are therefore used in various fields as a reference frequency source for electronic equipment and the like. A surface-mounted piezoelectric oscillator uses a ceramic multilayer substrate as an insulating base, and an integrated circuit element for an oscillator circuit is placed in the housing of the base, and a crystal diaphragm is supported and fixed above the integrated circuit element. , and hermetically sealed with a lid. Such a configuration has a relatively small number of parts due to the customization of the integrated circuit element, is a simple configuration, and contributes to cost reduction.
このような圧電発振器においてはパッケージを気密封止した後、圧電振動素子単独の特性については外部から測定するために、特許文献1に示すように、セラミックベースに圧電振動素子の入出電極を直接パッケージ外部に導出する構成が考えられている。つまり圧電振動素子単体の入出電極と接続されるようにセラミックベースにメタライズ配線パターンを形成し、当該メタライズ配線パターンをセラミックベースの側端部の一部に形成されたキャスタレーション部分に引き出すことで測定端子を構成している。このように構成された圧電発振器の測定端子と圧電振動素子特性測定装置のコンタクトプローブとを接触した状態で計測することで、他の回路部品が介在しない発振回路全体としての特性ではなく、圧電振動素子の特性を測定することができる。
In such a piezoelectric oscillator, after the package is hermetically sealed, the input/output electrodes of the piezoelectric vibrating element are directly packaged in the ceramic base, as shown in
ところで特許文献1にも示すように、近年の表面実装型圧電発振器では、セラミックのベースの収納部に発振用増幅器を内蔵したワンチップの集積回路素子と発振基準源としての圧電振動素子とを搭載して発振回路を構成するのが一般的なものとなっている。例えば発振用増幅器の発振回路構成としては、特許文献1に開示されているように、発振用増幅器の入力側(ゲート側)と出力側(ドレイン側)にそれぞれ容量素子(分割コンデンサC1,C2)が直列で接続されており、この発振用増幅器と前記容量素子との間に、圧電振動素子と帰還抵抗R1とが並列で接続されている。
By the way, as shown in
このような発振用増幅器を内蔵した発振回路構成では、後に表面実装型圧電発振器が搭載される外部回路などの配線パターンの設計により、表面実装型圧電発振器の配線パターンと近接した状態で対向配置されることで、意図しない新たな浮遊容量が形成されることがあった。特に、圧電振動素子と発振用増幅器とを接続する配線パターンに対して新たな浮遊容量が形成されると、発振回路特性に直接影響を与えるため、周波数決定に伴う発振回路の設計のばらつきが生じやすくなることが懸念されている。 In the oscillation circuit configuration with such a built-in oscillation amplifier, due to the design of the wiring pattern of the external circuit in which the surface-mounted piezoelectric oscillator is mounted later, the wiring pattern of the surface-mounted piezoelectric oscillator is arranged in close proximity to the wiring pattern. As a result, an unintended new stray capacitance may be formed. In particular, when new stray capacitance is formed in the wiring pattern that connects the piezoelectric vibrating element and the oscillation amplifier, it directly affects the characteristics of the oscillation circuit, causing variations in the design of the oscillation circuit due to frequency determination. There are concerns that it will become easier.
このような問題点に対して、上述のような表面実装型圧電発振器の配線パターン構造では、発振用増幅器を内蔵した発振回路構成に対する浮遊容量の悪影響をできるだけ軽減させるような考慮がなされていないのが一般的である。つまり、表面実装型圧電発振器の各端子間の接続配置等によっては、浮遊容量が大きく変化してしまうことがあった。 To address this problem, in the wiring pattern structure of the surface-mounted piezoelectric oscillator as described above, no consideration is given to reducing, as much as possible, the adverse effects of stray capacitance on the oscillation circuit configuration that incorporates the oscillation amplifier. is common. In other words, the stray capacitance may change greatly depending on the connection arrangement between the terminals of the surface-mounted piezoelectric oscillator.
そこで、上記課題を解決するために、本発明は、発振用増幅器を内蔵した発振回路構成の表面実装型圧電発振器に対して、その配線パターンによって生じる浮遊容量の悪影響を軽減し、その発振回路設計のばらつきをなくし、その電気的特性を高めることができるより信頼性の高い表面実装型圧電発振器を提供することを目的とする。 In order to solve the above-mentioned problems, the present invention reduces the adverse effects of stray capacitance caused by the wiring pattern of a surface-mounted piezoelectric oscillator having an oscillation circuit configuration that incorporates an oscillation amplifier. It is an object of the present invention to provide a highly reliable surface-mounted piezoelectric oscillator capable of eliminating variations in the electrical characteristics of the oscillator and improving its electrical characteristics.
上記目的を達成するために本発明は、
発振用増幅器を内蔵した集積回路素子と、前記集積回路素子と接続される一対の励振電極が形成された圧電振動素子と、セラミック基板が積層されて収納部と外装部とが構成され、収納部に形成された複数の配線パターンと、外装部の底面に形成され前記配線パターンの一部と接続された外部端子とを有する絶縁性のベースとがあり、前記ベースの収納部の上面を第1配線パターン面とし、当該第1配線パターン面には、前記集積回路素子の発振用増幅器の出力側端子と前記圧電振動素子の一方の励振電極を接続する出力側配線パターンと、前記集積回路素子の発振用増幅器の入力側端子と前記圧電振動素子の他方の励振電極を接続する入力側配線パターンとを少なくとも有しており、前記第1配線パターン面と外装部の底面との間には、第2配線パターン面があり、当該第2配線パターン面には、機能の異なる複数の直流配線パターンを有しており、前記直流配線パターンの一部と、前記入力側配線パターンの一部とが平面視重畳した入力側重畳部と、前記直流配線パターンの一部と、前記出力側配線パターンの一部とが平面視重畳した出力側重畳部とを有しており、前記入力側重畳部が前記出力側重畳部より平面視の面積が大きい
ことを特徴とする。
In order to achieve the above object, the present invention
An integrated circuit element having a built-in oscillation amplifier, a piezoelectric vibrating element having a pair of excitation electrodes connected to the integrated circuit element, and a ceramic substrate are laminated to form a storage section and an exterior section. and an insulative base having a plurality of wiring patterns formed on the bottom surface of the exterior and external terminals connected to a part of the wiring patterns. The first wiring pattern surface includes an output wiring pattern for connecting an output terminal of an amplifier for oscillation of the integrated circuit element and one excitation electrode of the piezoelectric vibrating element, and an output wiring pattern of the integrated circuit element. It has at least an input-side wiring pattern that connects the input-side terminal of the oscillation amplifier and the other excitation electrode of the piezoelectric vibrating element, and a second wiring pattern is provided between the first wiring pattern surface and the bottom surface of the exterior part. There are two wiring pattern surfaces, the second wiring pattern surface has a plurality of DC wiring patterns with different functions, and a part of the DC wiring patterns and a part of the input side wiring patterns are flat. and an output side overlapping portion in which a portion of the DC wiring pattern and a portion of the output side wiring pattern are superimposed in a plan view, and the input side overlapping portion is the It is characterized by having a larger area in plan view than the output-side superimposed portion.
上記構成により、集積回路素子の発振用増幅器と接続される前記入力側配線パターンと前記出力側配線パターンの一部には、前記機能の異なる複数の直流配線パターンの一部が重畳した入力側重畳部と出力側重畳部を構成することで、セラミック基板の積層面を介した所定のギャップ寸法で構成される構造的にも安定した容量形成領域を形成することができる。この容量形成領域は、後に外部回路などの配線パターンが意図しない位置に配置されることで、新たな浮遊容量が形成されて増大することがないため、事後的に浮遊容量の変化しない電気的にも安定した領域とすることができる。 With the above configuration, the input-side wiring pattern and the output-side wiring pattern connected to the oscillation amplifier of the integrated circuit element are partially overlapped with the plurality of DC wiring patterns having different functions. By constructing the output-side overlapping portion and the output-side overlapping portion, it is possible to form a structurally stable capacitance forming region configured with a predetermined gap size through the laminated surfaces of the ceramic substrates. This capacitance formation region does not cause new stray capacitance to increase when wiring patterns such as external circuits are placed in unintended positions later. can also be a stable region.
特に、発振用増幅器を内蔵した発振回路構成では、それぞれ容量素子(分割コンデンサ)に浮遊容量が存在するが、発振用増幅器の入力側に浮遊容量が形成される場合とその出力側に浮遊容量が形成される場合とで発振回路特性に与える影響度は大きく異なっている。発振用増幅器の入力側で浮遊容量が変化した場合、その変化が増幅された状態で出力側から出力され、増幅された浮遊容量の変化に対応させて周波数決定に伴う発振回路の設計を行うため、ばらつきが生じやすくなる。特に、出力周波数を外部制御電圧によって可変する調整機能が付加された電圧制御型圧電発振器では、浮遊容量の変化により周波数可変量や周波数可変感度、周波数可変バランスなどに対して悪影響を受けやすくなる。 In particular, in an oscillation circuit configuration with a built-in oscillation amplifier, stray capacitance exists in each capacitive element (divided capacitor). The degree of influence on the oscillation circuit characteristics is greatly different depending on the case where it is formed. When the stray capacitance changes on the input side of the oscillation amplifier, the change is amplified and output from the output side, and the oscillation circuit is designed according to the frequency determination according to the change in the amplified stray capacitance. , variations are more likely to occur. In particular, voltage-controlled piezoelectric oscillators with an adjustment function that varies the output frequency by an external control voltage are likely to be adversely affected by changes in the stray capacitance, such as the frequency variable amount, frequency variable sensitivity, and frequency variable balance.
そのうえで、本発明では、入力側重畳部の平面視の面積を出力側重畳部より大きく形成して、事後的に浮遊容量の変化しない電気的に安定した領域としているため、集積回路素子の発振用増幅器の入力側に接続される入力側配線パターンについては、新たな浮遊容量が形成され増大しにくくなり、浮遊容量が変化しにくくできる。 In addition, in the present invention, the area of the input-side superimposed portion in a plan view is formed larger than that of the output-side superimposed portion, so that the stray capacitance does not change afterward and is an electrically stable region. With respect to the input-side wiring pattern connected to the input side of the amplifier, new stray capacitance is formed and is less likely to increase, and the stray capacitance is less likely to change.
つまり、表面実装型圧電発振器の限られた領域内で発振回路特性に与える影響度が高い入力側に接続された入力側配線パターンを優先して浮遊容量の変化を抑制することで、複雑な配線パターンを形成することなく、より効率的に発振回路全体としての回路特性の安定化を実現することができる。そして、表面実装型圧電発振器の発振回路の周波数決定に伴う設計ばらつきが抑えられる。電圧制御型圧電発振器では周波数可変量や周波数可変感度が低下することがなくなり、周波数可変バランスも良好なものとすることができる。 In other words, by giving priority to the input side wiring pattern connected to the input side that has a high degree of influence on the oscillation circuit characteristics within the limited area of the surface-mounted piezoelectric oscillator, and suppressing changes in stray capacitance, complicated wiring can be avoided. Without forming a pattern, it is possible to more efficiently stabilize the circuit characteristics of the oscillation circuit as a whole. In addition, variations in design associated with determining the frequency of the oscillation circuit of the surface-mounted piezoelectric oscillator can be suppressed. In the voltage-controlled piezoelectric oscillator, the frequency variable amount and the frequency variable sensitivity are not lowered, and the frequency variable balance can be improved.
また、前記直流配線パターンが、電源用配線パターンと接地用配線パターンから構成してもよい。電源用配線パターンと接地用配線パターンは、圧電発振器に必要不可欠の配線パターンであり、配線のインピーダンスを下げるため絶縁ベースにおいて比較的専有面積を大きく形成することで特性の安定化を実現していることが一般的である。今回の構成では、このような配線パターンを有効活用することで、不必要に配線パターンの面積を拡大させることのない、構造的にも安定した小型化に有利な容量形成領域を形成することができる。 Further, the DC wiring pattern may be composed of a wiring pattern for power supply and a wiring pattern for grounding. The wiring pattern for power supply and the wiring pattern for grounding are indispensable wiring patterns for the piezoelectric oscillator, and in order to lower the impedance of the wiring, the characteristics are stabilized by forming a relatively large exclusive area on the insulating base. is common. In the present configuration, by effectively utilizing such a wiring pattern, it is possible to form a capacitor forming region that is structurally stable and advantageous for miniaturization without unnecessarily increasing the area of the wiring pattern. can.
上記発明によれば、発振用増幅器を内蔵した発振回路構成の表面実装型圧電発振器に対して、その配線パターンによって生じる浮遊容量の悪影響を軽減し、その発振回路設計のばらつきをなくし、その電気的特性を高めることができるより信頼性の高い表面実装型圧電発振器を提供することができる。 According to the above invention, for a surface-mounted piezoelectric oscillator having an oscillation circuit configuration incorporating an oscillation amplifier, the adverse effects of stray capacitance caused by its wiring pattern are reduced, variations in the oscillation circuit design are eliminated, and electrical It is possible to provide a more reliable surface-mounted piezoelectric oscillator with improved characteristics.
以下、本発明による好ましい実施形態につきセラミック多層基板のベースを用いた表面実装型水晶発振器(表面実装型圧電発振器)を例にとり図面とともに説明する。図1は本発明の表面実装型水晶発振器に適用される発振回路を示した図であり、図2は本発明の実施形態を示す圧電振動素子を搭載し蓋を封止する前のベースの平面図、図3は図2の集積回路素子と圧電振動素子を搭載する前のベースの平面図、図4は図2のベースの上基板を除いた圧電振動素子搭載面を有する第1中基板の平面図、図5は図2のベースの上基板と第1中基板を除いた集積回路素子搭載面を有する第2中基板の平面図、図6は図2のベースの上基板と第1中基板と第2中基板を除いた第2配線パターン面を有する下基板の平面図、図7は図2の底面図、図8は本発明の実施形態を示す圧電振動素子を搭載し蓋を封止した状態の模式的な断面図であり、図9は本発明の表面実装型水晶発振器に適用される集積回路素子を示した底面図である。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will now be described with reference to the drawings, taking as an example a surface-mounted crystal oscillator (surface-mounted piezoelectric oscillator) using a ceramic multilayer substrate base. FIG. 1 is a diagram showing an oscillation circuit applied to a surface-mounted crystal oscillator of the present invention, and FIG. 2 is a plane of a base before mounting a piezoelectric vibrating element and sealing a lid showing an embodiment of the present invention. 3 is a plan view of the base before mounting the integrated circuit element and the piezoelectric vibration element in FIG. 2, and FIG. 4 is the first intermediate substrate having the piezoelectric vibration element mounting surface excluding the upper substrate of the base in FIG. FIG. 5 is a plan view of a second middle substrate having an integrated circuit element mounting surface excluding the upper substrate and the first middle substrate of the base in FIG. 2, and FIG. 6 is the upper substrate and the first middle substrate of the base in FIG. FIG. 7 is a bottom view of FIG. 2, FIG. 8 is a plan view of the lower substrate having the second wiring pattern surface excluding the substrate and the second middle substrate, and FIG. FIG. 9 is a schematic cross-sectional view in a stopped state, and FIG. 9 is a bottom view showing an integrated circuit element applied to the surface-mounted crystal oscillator of the present invention.
本実施形態では、例えば表面実装型水晶発振器6は、平面視の外形サイズ(ベース1の平面視外形寸法)は縦横が約3.2mm(長辺)×2.5mm(短辺)のものとなっており、上部が開口した凹部を有する絶縁性のセラミック多層基板からなるベース1(以下、ベースと称する)と、当該ベースの中に収納される集積回路素子2と、同じく当該ベース中の上部に収納される圧電振動素子3と、ベースの開口部に接合される蓋4とからなる。
In this embodiment, for example, the surface-mounted
この表面実装型水晶発振器では、ベース1と蓋4とが後述する封止材5を用いて加熱溶融接合されて気密封止され、表面実装型水晶発振器6が構成されている。なお、前述の表面実装型水晶発振器の平面視外形サイズは一例であり、前記外形サイズ以外のパッケージサイズであっても本発明は適用可能である。以下、表面実装型水晶発振器6構成する各部材の概略について詳述する。
In this surface-mounted crystal oscillator, a
セラミック多層基板のベース1は全体として直方体で、最下層であるアルミナ等のセラミック材料からなる平面視矩形状の一枚板の下基板11と、この下基板11上に積層したセラミック材料からなる平面視矩形状の一枚板の第2中基板12と、この第2中基板12上に積層したセラミック材料の平面視枠形状の第1中基板13と、最上層のセラミック材料の平面視枠形状の上基板14とからなる4層で構成され、断面でみて凹形の収納部10とこれらを覆う外装部を有する箱状体に形成されている。なお、後述する集積回路素子2や圧電振動素子3の収納領域を構成する第1中基板13と上基板14については、各素子の厚みに対する余裕を持たせた状態で、200μm~300μm程度の厚さとし、より具体的には250μmの厚さで構成されている。これに対して、下基板11と第2中基板12については、層間部分に後述する第2配線パターンのみが構成される領域であるため、第1中基板13などに対して厚みを薄くしており、第1中基板13などの約半分の厚さとなる100μm~150μm程度の厚さとし、より具体的には125μmの厚さで構成されている。
The
前記収納部10の周囲には第1中基板13と上基板14が形成されており、当該上基板14の上面(端面)は平坦に形成されている。収納部10は下部収納部10aと上部収納部10bからなり、それぞれ集積回路素子2と圧電振動素子3が収納される。なお、セラミック多層基板として本形態のように4層構造のベースに限定されるものではなく、ベースの収納部の構造に応じて3層構成でもよく、4層以上で構成してもよい。
A first
前記セラミック多層基板のベース1の最上層である上基板14の上面(端面)は平坦であり、後述する蓋4との接合領域(金属膜)14aである。この接合領域14aは、タングステンあるいはモリブデン等のメタライズ材料からなるメタライズ層と、このメタライズ層に積層されたニッケル層と、このニッケル層に積層された金層とから構成される。タングステンあるいはモリブデンは厚膜印刷技術を活用してメタライズ技術によりセラミック焼成時に一体的に形成され、メタライズ層上にニッケル層、金層の順でメッキ形成される。
The top surface (end surface) of the
ベース1の外周壁の四角には上下方向に伸長する複数のキャスタレーションC1が形成され、ベース1の外周壁の辺の一部には上下方向に伸長する2つのキャスタレーションC2が形成されている。当該キャスタレーションはベースの外周壁に対して円弧状あるいは半長円状の切り欠きが上下方向に形成された構成である。なお、前記接合領域14aはベースの第1中基板13と上基板14を上下に貫通接続する導電ビアV1やキャスタレーションC1上部に形成された図示しない配線パターンのいずれか少なくとも一方により、ベース底面側に形成された後述する搭載用外部端子パッドGT2に電気的に導出されている。当該外部端子パッドGT2を接地用として接続することにより、後述する金属製の蓋が接合領域14a、導電ビアやキャスタレーション上部の配線パターンなどを介して接地され、表面実装型水晶発振器の電磁気的なシールド効果を得ることができる。
A plurality of vertically extending castellations C1 are formed on the square of the outer peripheral wall of the
ベース1内部において、下方面には前記第1中基板13により構成され、集積回路素子2を収納する下収納部10aが形成され、当該下収納部の底面から上部に突出し、後述する圧電振動素子の端部を保持する保持台10cと、前記下収納部を介して前記保持台と対向位置する枕部10dが形成されている。また前記下収納部10aの上方には前記上基板14により構成された上収納部10bが形成されている。
Inside the
以下、上基板14より下層に配置される各基板上面に形成される配線パターンついて図面とともに説明する。
Wiring patterns formed on the upper surface of each substrate arranged below the
圧電振動素子3の搭載面は、図3および図4に示すように、第1中基板13の上面部分により構成される。第1中基板13の上面(前記上収納部10bの底面)には、後述する圧電振動素子3を搭載する保持台10cが形成されており、その上面には後述する圧電振動素子3と接続される一対の内部端子パッドNTと配線パターンHが形成されている。前記保持台10cは第2中基板14の一部が収納部10の方に突出することで構成されている。図4の点線は上基板14の上部に配置される封止材5を透過させたものである。
The mounting surface of the piezoelectric vibrating
前記セラミック多層基板のベース1の中間層である第1中基板13の外周の辺の一部に形成されたキャスタレーションC2の上面には、前記第1内部端子パッドNT1と接続される第1測定用外部端子パッドGT5と、前記第2内部端子パッドNT2と接続される第2測定用外部端子パッドGT6が形成されている。なお、本形態では、キャスタレーションC2と第1測定用外部端子パッドGT5、およびキャスタレーションC2と第2測定用外部端子パッドGT6について、ベース1の長辺堤部(長辺側壁部)の中央部分でお互いに対向して形成したものを例にしているが、この場所に限定されるものでもない。
A first measuring pad connected to the first internal terminal pad NT1 is provided on the upper surface of the castellation C2 formed on a part of the outer peripheral side of the first
具体的には図4に示すように、後述する圧電振動素子3の一方の励振電極31と接続される第1内部端子パッドNT1は、入力側配線パターンH1と第1中基板13を貫通接続する導電ビアV2により下層の第2中基板12の上面の配線パターンへ電気的に導出されるとともに、前記第1測定用外部端子パッドGT5と入力側配線パターンH1により導出されている。また後述する圧電振動素子3の他方の励振電極32と接続される第2内部端子パッドNT2は、出力側配線パターンH2と第1中基板13を貫通接続する導電ビアV3により下層の第2中基板12の上面の配線パターンへ電気的に導出されるとともに、前記第2測定用外部端子パッドGT6と出力側配線パターンH2により導出されている。なお、前記一対の第1測定用外部端子パッドGT5と第2測定用外部端子パッドGT6に対して、圧電振動素子特性装置のコンタクトプローブを接触することで後述する圧電振動素子3単独の特性を測定することができる。
Specifically, as shown in FIG. 4, a first internal terminal pad NT1 connected to one
本発明では集積回路素子2と接続される搭載面を第1配線パターン面として定義しており、図4および図5に示すように、第2中基板12の上面部分により構成される。第2中基板12の上面(前記下収納部10aの底面)には、後述する集積回路素子2と接続される複数の内部端子パッドMTと配線パターンIが並んで形成されている。具体的には図5に示すように、前記ベースの内部端子パッドMTには、後述する集積回路素子2の入力側パッド21(入力側端子)と接続される入力側内部端子パッドMT1と、後述する集積回路素子2の出力側パッド22(出力側端子)と接続される出力側内部端子パッドMT2と、後述する集積回路素子2の他機能パッド23と接続される他機能用内部端子パッドMT3と、後述する集積回路素子2の接地用パッド24と接続される接地用内部端子パッドMT4と、後述する集積回路素子2の出力用パッド25と接続される出力用内部端子パッドMT5と、後述する集積回路素子2の電源用パッド26と接続する電源用内部端子パッドMT6とが形成されている。図5の点線は収納部10aとの境界をなす第1中基板13の内周枠端部を透過させたものである。
In the present invention, the mounting surface connected to the
また前記ベースの配線パターンIには、入力側内部端子パッドMT1と第1内部端子パッドNT1とを前記導電ビアV2とともに接続する入力側配線パターンI1と、出力側内部端子パッドMT2と第2内部端子パッドNT2とを前記導電ビアV3とともに接続する出力側配線パターンI2と、他機能用内部端子パッドMT3と後述する他機能用の搭載用外部端子パッドGT3とを接続する他機能用配線パターンI3と、接地用内部端子パッドMT4と後述する接地用の搭載用外部端子パッドGT2とを接続する第1接地用配線パターンI4と、出力用内部端子パッドMT5と後述する出力用の搭載用外部端子パッドGT1とを接続する出力用配線パターンI5と、電源用内部端子パッドMT6と後述する電源用の搭載用外部端子パッドGT4とを接続する第1電源用配線パターンI6とが形成されている。 The base wiring pattern I includes an input side wiring pattern I1 connecting the input side internal terminal pad MT1 and the first internal terminal pad NT1 together with the conductive via V2, and an output side internal terminal pad MT2 and the second internal terminal. an output-side wiring pattern I2 connecting the pads NT2 together with the conductive vias V3; a wiring pattern I3 for connecting the internal terminal pads MT3 for other functions and external mounting terminal pads GT3 for other functions described later; A first grounding wiring pattern I4 for connecting the grounding internal terminal pad MT4 and a grounding mounting external terminal pad GT2 described later, an output internal terminal pad MT5 and an output mounting external terminal pad GT1 described later. and a first power supply wiring pattern I6 for connecting the power supply internal terminal pad MT6 and a power supply mounting external terminal pad GT4, which will be described later.
集積回路素子2の搭載面とベース1の底面(外装部の底面)は、下基板11と第2中基板12の積層体における平面側と底面側からなり、下基板11と第2中基板12の間に層間部分を有している。本発明では、この層間部分に対応する面の一部を前記第1配線パターン面に対応する第2配線パターン面として定義しており、図6に示すように、下基板11の上面部分により構成される。下基板11の上面には、後述する集積回路素子2と直流成分で接続される接地用と電源用の2つの配線パターンJが下基板11の上面の面積の大部分を占有するように形成されている。このような直流成分からなる配線パターンJでは、入力側内部端子パッドと入力側配線パターンを合わせた領域(以下、入力側配線部と称する)、および出力側内部端子パッドと出力側配線パターンを合わせた領域(以下、出力側配線部と称する)に対向させることで、これらに不要なノイズを与えることなく、かつ安定した容量形成領域として構成することができる。
The mounting surface of the
具体的には図6に示すように、第1接地用配線パターンI4と後述する接地用の搭載用外部端子パッドGT2とに接続されている第2接地用配線パターンJ1と、第1電源用配線パターンI6と後述する電源用の搭載用外部端子パッドGT4とに接続されている第2電源用配線パターンJ2とが形成されている。本形態のように、入力側配線部および出力側配線部と対向させるための直流成分からなる配線パターンJについて、第2接地用配線パターンJ1と第2電源用配線パターンJ2との二つに分担して構成しているため、複雑な配線パターンを形成することなく、容易かつ構造的にも安定した容量形成領域を形成することができる。特に、第2接地用配線パターンJ1あるいは第2電源用配線パターンJ2のみを形成する場合に比べて、第2配線パターン面を利用した2つの直流配線パターンの引き回しや配線パターン形状などの設計自由度が飛躍的に向上することで、上層の配線パターンや下層の搭載用外部端子パッドへの接続も容易に設計しやすくなり、かつより短距離での接続が行えるようになる。電源と接地に関連する配線のインピーダンスを下げることもできる。 Specifically, as shown in FIG. 6, a second grounding wiring pattern J1 connected to a first grounding wiring pattern I4 and a mounting external terminal pad GT2 for grounding described later, and a first power supply wiring are connected to each other. A pattern I6 and a second power supply wiring pattern J2 connected to a mounting external terminal pad GT4 for power supply, which will be described later, are formed. As in the present embodiment, the wiring pattern J composed of the direct-current component to face the input side wiring portion and the output side wiring portion is divided into the second grounding wiring pattern J1 and the second power supply wiring pattern J2. As a result, it is possible to easily form a structurally stable capacitance forming region without forming a complicated wiring pattern. In particular, compared to the case where only the second ground wiring pattern J1 or the second power supply wiring pattern J2 is formed, the degree of freedom in designing the routing of the two DC wiring patterns and the wiring pattern shape using the second wiring pattern surface. With the dramatic improvement in , it becomes easier to design connections to wiring patterns in upper layers and external terminal pads for mounting in lower layers, and connections can be made over shorter distances. You can also reduce the impedance of the wiring associated with power and ground.
また、第2接地用配線パターンJ1は第1接地用配線パターンI4より平面積が大きく、第2電源用配線パターンJ2は第1電源用配線パターンI6より平面積が大きい状態で形成されている。図6の点線は上層の第2中基板12の上面に形成された各内部端子パッドMT1~MT6と各配線パターンI1~I6を透過させたものである。なお、本形態では、直流配線パターンとして、接地用と電源用の2つの配線パターンJで構成しているが、接地用のみ、あるいは電源用のみで構成してもよい。また、他の機能の直流配線パターンを組み合わせたり、追加で配置してもよい。
The second ground wiring pattern J1 is formed to have a larger planar area than the first ground wiring pattern I4, and the second power supply wiring pattern J2 is formed to have a larger planar area than the first power supply wiring pattern I6. Dotted lines in FIG. 6 show internal terminal pads MT1 to MT6 and wiring patterns I1 to I6 formed on the upper surface of the upper second
前記セラミック多層基板のベース1の最下層である下基板11の下面(底面)には、外部部品や外部機器と接続される複数の搭載用外部端子パッドGTが形成されている。具体的には図7に示すように、搭載用外部端子パッドGT1,GT2,GT3,GT4が形成され、前記搭載用外部端子パッドGT1~GT4から上部にベースのキャスタレーションC1に形成された図示しない外部用配線パターンにより、上記各配線パターンI3~I6および第2接地用配線パターンJ1、第2電源用配線パターンJ2に電気的に導出されている。搭載用外部端子パッドGT1は発振出力用外部端子とし、搭載用外部端子パッドGT2は接地用外部端子とし、搭載用外部端子パッドGT3はOE端子(Output Enable)や制御電圧端子(VCONT)などの直流の他機能用外部端子とし、搭載用外部端子パッドGT4は電源用外部端子として機能する。
A plurality of mounting external terminal pads GT connected to external components and external equipment are formed on the lower surface (bottom surface) of the
以上のような構成のベースは周知のセラミック積層技術やメタライズ技術を用いて形成され、前記各内部端子パッド、各外部端子パッド、および配線パターンは前述の接合領域13a形成と同様にタングステンあるいはモリブデン等によるメタライズ層の上面にニッケルメッキ層、金メッキ層の各層が形成された構成である。 The base having the structure described above is formed using a well-known ceramic lamination technique or metallization technique, and the internal terminal pads, the external terminal pads, and the wiring pattern are made of tungsten, molybdenum, or the like, similar to the formation of the bonding regions 13a described above. A nickel plated layer and a gold plated layer are formed on the upper surface of the metallized layer.
本発明では、前記第1配線パターン面に形成された入力側内部端子パッドMT1および入力側配線パターンI1と、出力側内部端子パッドMT2および出力側配線パターンI2に対する、前記第2配線パターン面に形成された第2接地用配線パターンJ1と、第2電源用配線パターンJ2との平面視重畳関係に特徴点がある。具体的には図6のべた塗り部分に示すように、これらの配線パターンなどが平面視重畳する部分としては、入力側内部端子パッドMT1および入力側配線パターンI1と第2電源用配線パターンJ2との平面視重畳した入力側重畳部K1と、出力側配線パターンI2と第2電源用配線パターンJ2との平面視重畳した第1の出力側重畳部K2と、出力側内部端子パッドMT2および出力側配線パターンI2と第2接地用配線パターンJ1との平面視重畳した第2の出力側重畳部K3の3つがある。このうち、出力側重畳部K2とK3を合わせた平面視面積に対して、入力側重畳部K1の平面視面積の方が大きい状態で形成されている。 In the present invention, the input-side internal terminal pad MT1 and the input-side wiring pattern I1 formed on the first wiring pattern surface and the output-side internal terminal pad MT2 and the output-side wiring pattern I2 are formed on the second wiring pattern surface. There is a characteristic point in the overlapping relation between the second ground wiring pattern J1 and the second power supply wiring pattern J2 in plan view. More specifically, as shown in solid areas in FIG. 6, the overlapping portions of these wiring patterns in plan view include the input-side internal terminal pad MT1, the input-side wiring pattern I1, and the second power supply wiring pattern J2. , a first output-side superimposed portion K2 in which the output-side wiring pattern I2 and the second power supply wiring pattern J2 are superimposed in a plan view, an output-side internal terminal pad MT2, and an output-side internal terminal pad MT2. There are three second output-side overlapping portions K3 in which the wiring pattern I2 and the second grounding wiring pattern J1 are superimposed in plan view. Among them, the planar view area of the input side superimposed portion K1 is larger than the combined planar view area of the output side superimposed portions K2 and K3.
なお、本形態では入力側内部端子パッドMT1と入力側配線パターンI1と合わせた入力側配線部の平面視の面積の100パーセントを第2電源用配線パターンJ2などで覆い隠すことで、入力側内部端子パッドMT1と入力側配線パターンI1が新たな浮遊容量の影響を全く受けない最も好ましい形態としている。しかしながら、ベースの配線設計によりこのように構成することが困難であっても、全ての入力側配線部の平面積に対する入力側重畳部の平面積の比率を50パーセント以上確保することができれば新たな浮遊容量の影響を効果的になくすことができる。 In this embodiment, by covering 100% of the planar view area of the input-side wiring portion including the input-side internal terminal pad MT1 and the input-side wiring pattern I1 with the second power supply wiring pattern J2 or the like, the input-side internal The terminal pad MT1 and the input-side wiring pattern I1 are the most preferable form in which the new stray capacitance does not affect them at all. However, even if such a configuration is difficult due to the wiring design of the base, if the ratio of the plane area of the input-side overlapping portion to the plane area of all the input-side wiring portions can be secured at 50% or more, a new The effect of stray capacitance can be effectively eliminated.
同様に、全ての出力側配線部の平面積に対する出力側重畳部の平面積の比率についても50パーセント以上確保することで浮遊容量の影響をなくすうえで望ましい。 Similarly, it is desirable to eliminate the influence of stray capacitance by ensuring that the ratio of the plane area of the output-side overlapping portion to the plane area of all the output-side wiring portions is 50% or more.
前記下収納部10aの内底面に搭載される集積回路素子2は、発振回路(発振用増幅器)を内蔵したワンチップの集積回路素子であり、圧電振動素子3とともに発振回路を構成する。図9に示すように、その底面側には発振用増幅器の入力側に接続される入力側パッド21と、発振用増幅器の出力側と接続されると出力側パッド22と、他のパッド23~26とが形成されている。当該集積回路素子2は、例えば金などの金属バンプCを介して、集積回路素子2の複数のパッド21~26とベース1に形成された内部端子パッドMT1~MT6とを例えばFCBにより接続される。なお、本形態では、金属バンプにより接合した構成を例にしているが、金属ワイヤを用いてもよい。
The
なお、本形態で用いられる集積回路素子2は、圧電振動素子3の周波数信号を増幅する発振回路部のみを具備したいわゆるSPXO用の集積回路素子に限らず、周波数調整回路を付加機能として具備されたいわゆるVCXO用の集積回路素子であってもよく、温度補償機能などが付加機能として具備されたいわゆるTCXO用の集積回路素子でもよい。また、これらを組みあわされた集積回路素子であってもよい。集積回路素子2としては、CMOS以外のバイポーラ、バイCMOSなどであってもよい。
The
前記集積回路素子2の上方で、前記収納部10の同一空間である上収納部10bには所定の間隔を持って圧電振動素子3が搭載される。圧電振動素子3は例えば矩形状のATカット水晶振動板であり、その表裏面に対向して一対の矩形状励振電極31,32とこれらの引出電極が形成されている。これらの電極は、例えば、クロムまたはニッケルの下地電極層と、銀または金の中間電極層と、クロムまたはニッケルの上部電極層とから構成された積層薄膜、クロムやニッケルの下地電極層と、銀または金の上部電極層とから構成された積層薄膜である。これら各電極は真空蒸着法やスパッタリング法等の薄膜形成手段により形成することができる。
Above the
圧電振動素子3とベース1との接合は、例えばペースト状であり銀フィラー等の金属微小片を含有するシリコーン系の導電樹脂接着剤(導電性接合材)Sを用いている。図2に示すように、前記導電性樹脂接着剤Sは、前記第1内部端子パッドNT1、および第2内部端子パッドNT2の上面に塗布されるとともに、前記導電性樹脂接着剤Sを前記圧電振動素子3と前記保持台10cの間に介在させ硬化させることで、お互いを電気的機械的に接合している。以上により、前記圧電振動素子3の一端部をベース1の下収納部10aの底面から隙間を設けながら、前記圧電振動素子3の対向する他端部を前記ベースの保持台10cに接合して、片持ち保持される。なお、本形態では、シリコーン系の導電樹脂接着剤により接合した構成を例にしているが、この導電性接合材として他の導電性樹脂接着剤や金属バンプ、金属メッキバンプ、ろう材などを用いてもよい。
The piezoelectric vibrating
ベース1を気密封止する蓋4は、例えば、コバール等からなるコア材に金属ろう材(封止材)が形成された構成であり、この金属ろう材からなる封止材5がベース1の接合領域(金属膜)13aと接合される構成となる。金属製の蓋の平面視外形はセラミックベースの当該外形とほぼ同じであるか、若干小さい構成となっている。
A lid 4 for airtightly sealing the
収納部10に集積回路素子2と圧電振動素子3が格納されたベース1の接合領域13aに対して前記金属製の蓋4にて被覆し、金属製の蓋4の封止材5とベースの接合領域13aを溶融硬化させ、気密封止を行うことで表面実装型水晶発振器6の完成となる。
The joint region 13a of the
以上のように構成された表面実装型水晶発振器6におけるC-MOSインバータの発振回路構成を図1に示している。すなわちC-MOSインバータの入力側(ゲート側G)と出力側(ドレイン側D)にそれぞれ容量素子(分割コンデンサC1,C2)が直列で接続されており、このC-MOSインバータと前記容量素子との間に、圧電振動素子3と帰還抵抗Rとが並列で接続されている。なお、この発振回路では圧電振動素子3の単体での電気的特性を計測するための測定用外部端子X1,X2と、発振出力用の搭載外部端子OUTについて開示しているが、他の搭載外部端子(電源等)については図示していない。
FIG. 1 shows the oscillating circuit configuration of the C-MOS inverter in the surface-mounted
上記実施形態により、集積回路素子2の発振用増幅器の入力側と接続される入力側内部端子パッドMT1および入力側配線パターンI1には、第2電源用配線パターンJ2との平面視重畳した入力側重畳部K1を構成する。集積回路素子2の発振用増幅器の出力側と接続される出力側内部端子パッドMT2および出力側配線パターンI2には、第2電源用配線パターンJ2との平面視重畳した第1の出力側重畳部K2を構成し、出力側内部端子パッドMT2および出力側配線パターンI2には、第2接地用配線パターンJ1との平面視重畳した第2の出力側重畳部K3を構成する。これらの重畳部により、セラミック基板の積層面を介した第2中基板12の厚み125μmのギャップ寸法で構成される構造的にも安定した容量形成領域を形成することができる。
According to the above-described embodiment, the input side internal terminal pad MT1 and the input side wiring pattern I1 connected to the input side of the oscillation amplifier of the
これらの容量形成領域は、後に外部回路などの配線パターンが対向配置されることで、新たな浮遊容量が形成されることがないため、事後的に浮遊容量の変化しない電気的にも安定した領域とすることができる。また、上記ギャップ寸法はセラミック積層基板の単板の厚み以上となるため、一定厚みで50μmより大きく距離をとって容量形成領域を構成することができる。このため、容量としても比較的微小な値に留めることが可能で、発振回路における電気的な特性に対しても影響することが少なくできる。 These capacitance formation areas are electrically stable areas where the stray capacitance does not change after the fact because new stray capacitance will not be formed when wiring patterns such as external circuits are placed opposite each other later. can be In addition, since the gap dimension is equal to or larger than the thickness of the single plate of the ceramic laminated substrate, the capacitance forming region can be configured with a distance larger than 50 μm with a constant thickness. Therefore, the capacitance can be kept to a relatively small value, and the electrical characteristics of the oscillation circuit can be less affected.
そのうえで、入力側重畳部K1の平面視の面積を出力側重畳部K2と出力側重畳部K3を合わせた面積より大きく形成して、事後的に浮遊容量の変化しない電気的に安定した領域としているため、集積回路素子2の発振用増幅器の入力側(ゲート側)に接続される入力側内部端子パッドMT1・入力側配線パターンI1については、新たな浮遊容量が形成され増大しにくくなり、より効果的に浮遊容量が変化しにくくできる。
In addition, the planar view area of the input-side superimposed portion K1 is formed larger than the combined area of the output-side superimposed portion K2 and the output-side superimposed portion K3, thereby providing an electrically stable region in which the stray capacitance does not change after the fact. Therefore, in the input-side internal terminal pad MT1 and the input-side wiring pattern I1 connected to the input side (gate side) of the oscillation amplifier of the
つまり、表面実装型圧電発振器6の限られた領域内で発振回路特性に与える影響度が高い入力側(ゲート側)に接続された入力側内部端子パッドMT1・入力側配線パターンI1を優先して浮遊容量の変化を抑制することで、複雑な配線パターンを形成することなく、より効率的に発振回路全体としての回路特性の安定化を実現することができる。そして、表面実装型圧電発振器6の発振回路の周波数決定に伴う設計ばらつきが抑えられる。電圧制御型圧電発振器では周波数可変量や周波数可変感度が低下することがなくなり、周波数可変バランスも良好なものとすることができる。
In other words, priority is given to the input side internal terminal pad MT1 and the input side wiring pattern I1 connected to the input side (gate side) which has a high degree of influence on the oscillation circuit characteristics within the limited area of the surface-mounted
本実施例では、一つの収納スペースに発振用増幅器と圧電振動素子を格納したシングル構造のパッケージを例にしている。このような、シングル構造のパッケージでは、発振用増幅器と圧電振動素子の励振電極を接続する側配線パターンが、外部回路基板に比較的近接配置される構造になりやすく、浮遊容量の影響も受けやすくなる。しかしながら、本発明の特徴的な構成をシングル構造のパッケージに組み合わせることで、これらの悪影響を解消することができ、本発明による効果の恩恵を受けやすいものとすることができる。 In this embodiment, a single-structure package in which an oscillation amplifier and a piezoelectric vibration element are housed in one housing space is taken as an example. In such a single structure package, the side wiring pattern that connects the oscillation amplifier and the excitation electrode of the piezoelectric vibration element tends to be arranged relatively close to the external circuit board, and is easily affected by stray capacitance. Become. However, by combining the characteristic configuration of the present invention with a single-structure package, these adverse effects can be eliminated, and the benefits of the effects of the present invention can be easily received.
なお、上記した本実施例では、圧電振動素子としてATカット水晶振動板を用いているが、これに限定されるものでなく、音叉型水晶振動板であってもよい。また、圧電振動素子として水晶を材料としているが、これに限定されるものではなく、圧電セラミックスやLiNbO3等の圧電単結晶材料を用いてもよい。すなわち、任意の圧電振動素子が適用可能である。また、圧電振動素子を片持ち保持するものを例にしているが、圧電振動素子の両端を保持する構成であってもよい。また導電性接合材として、シリコーン系の導電樹脂接着剤を例にしているが、他の導電性樹脂接着剤でもよく、金属バンプや金属メッキバンプのバンプ材、ろう材等を用いてもよい。 In the present embodiment described above, an AT-cut crystal diaphragm is used as the piezoelectric vibration element, but the present invention is not limited to this, and a tuning-fork type crystal diaphragm may be used. In addition, although crystal is used as the material for the piezoelectric vibrating element, the material is not limited to this, and piezoelectric ceramics or a piezoelectric single crystal material such as LiNbO 3 may be used. That is, any piezoelectric vibrating element can be applied. Moreover, although the piezoelectric vibrating element is held in a cantilever manner, the piezoelectric vibrating element may be held at both ends. As the conductive bonding material, a silicone-based conductive resin adhesive is used as an example, but other conductive resin adhesives may be used, such as metal bumps, metal-plated bumps, brazing materials, and the like.
また、本実施例では、集積回路素子とベースとの電気的接続は、フリップチップボンディング工法により接合されたものを開示しているが、これに限らずワイヤボンディング工法などを採用してものであってもよい。発振用増幅器を内蔵したワンチップの集積回路素子を用いた発振回路構成を例にしているが、他の発振用増幅器を含む発振回路構成でもよい。 Also, in this embodiment, the electrical connection between the integrated circuit element and the base is disclosed as being joined by the flip chip bonding method, but it is not limited to this, and a wire bonding method or the like may be employed. may Although an oscillator circuit configuration using a one-chip integrated circuit element with a built-in oscillator amplifier is used as an example, an oscillator circuit configuration including other oscillator amplifiers may be used.
また、本実施例では、金属ろう材による封止を例にしたが、これに限定されるものではなく、シーム封止、ビーム封止(例えば、レーザビーム、電子ビーム)やガラス封止等でも適用することができる。 In addition, in this embodiment, sealing with a metal brazing material was used as an example, but it is not limited to this, and seam sealing, beam sealing (for example, laser beam, electron beam), glass sealing, etc. can also be used. can be applied.
また、本実施例では、上部のみが開口した凹部を有するベースを用いたシングル構造のパッケージを例にしたが、ベースの上下面に凹部を有する断面H型構造のパッケージにも適用することができる。 In addition, in this embodiment, a single-structure package using a base having a concave portion that is open only at the top is used as an example, but the present invention can also be applied to a package having an H-shaped cross-section structure having concave portions on the upper and lower surfaces of the base. .
なお、本発明は、その思想または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施例はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。 However, the present invention may be embodied in many other forms without departing from its spirit or essential characteristics. Therefore, the above-described embodiments are merely illustrative in all respects and should not be construed in a restrictive manner. The scope of the present invention is indicated by the claims, and is not restricted by the text of the specification. Furthermore, all modifications and changes within the equivalent range of claims are within the scope of the present invention.
本発明は、表面実装型圧電振動発振器に適用できる。 INDUSTRIAL APPLICABILITY The present invention can be applied to surface-mounted piezoelectric vibration oscillators.
1 ベース
2 集積回路素子
3 圧電振動素子
4 蓋
5 封止材
6 表面実装型水晶発振器
S 導電樹脂接着剤(導電性接合材)
C 金属バンプ
REFERENCE SIGNS
C Metal bump
Claims (2)
前記集積回路素子と接続される一対の励振電極が形成された圧電振動素子と、
セラミック基板が積層されて収納部と外装部とが構成され、収納部に形成された複数の配線パターンと、外装部の底面に形成され前記配線パターンの一部と接続された外部端子とを有する絶縁性のベースとがあり、
前記ベースの収納部の上面を第1配線パターン面とし、
当該第1配線パターン面には、
前記集積回路素子の発振用増幅器の出力側端子と前記圧電振動素子の一方の励振電極を接続する出力側配線パターンと、
前記集積回路素子の発振用増幅器の入力側端子と前記圧電振動素子の他方の励振電極を接続する入力側配線パターンとを少なくとも有しており、
前記第1配線パターン面と外装部の底面との間には、第2配線パターン面があり、
当該第2配線パターン面には、
機能の異なる複数の直流配線パターンを有しており、
前記直流配線パターンの一部と、前記入力側配線パターンの一部とが平面視重畳した入力側重畳部と、
前記直流配線パターンの一部と、前記出力側配線パターンの一部とが平面視重畳した出力側重畳部とを有しており、
前記入力側重畳部が前記出力側重畳部より平面視の面積が大きい
ことを特徴とする表面実装型圧電発振器。 an integrated circuit element containing an oscillation amplifier;
a piezoelectric vibration element having a pair of excitation electrodes connected to the integrated circuit element;
A storage part and an exterior part are configured by stacking ceramic substrates, and a plurality of wiring patterns are formed in the storage part, and external terminals are formed on the bottom surface of the exterior part and connected to a part of the wiring patterns. with an insulating base,
The upper surface of the storage portion of the base is defined as a first wiring pattern surface,
On the first wiring pattern surface,
an output-side wiring pattern that connects an output-side terminal of an oscillation amplifier of the integrated circuit element and one excitation electrode of the piezoelectric vibrating element;
at least an input-side wiring pattern that connects an input-side terminal of an oscillation amplifier of the integrated circuit element and the other excitation electrode of the piezoelectric vibrating element,
A second wiring pattern surface is provided between the first wiring pattern surface and the bottom surface of the exterior part,
On the second wiring pattern surface,
It has multiple DC wiring patterns with different functions,
an input-side overlapping portion in which a portion of the DC wiring pattern and a portion of the input-side wiring pattern are superimposed in plan view;
an output-side overlapping portion in which a portion of the DC wiring pattern and a portion of the output-side wiring pattern are superimposed in a plan view,
A surface-mounted piezoelectric oscillator, wherein the input-side overlapping portion has a larger area in plan view than the output-side overlapping portion.
ことを特徴とする特許請求項1記載の表面実装型圧電発振器。 2. A surface-mounted piezoelectric oscillator according to claim 1, wherein said DC wiring pattern comprises a wiring pattern for power supply and a wiring pattern for grounding.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021151131 | 2021-09-16 | ||
JP2021151131 | 2021-09-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023043856A true JP2023043856A (en) | 2023-03-29 |
Family
ID=85725186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022143879A Pending JP2023043856A (en) | 2021-09-16 | 2022-09-09 | surface mount piezoelectric oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023043856A (en) |
-
2022
- 2022-09-09 JP JP2022143879A patent/JP2023043856A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7522006B2 (en) | Surface mount type crystal oscillator | |
JP4795602B2 (en) | Oscillator | |
JP6075375B2 (en) | Surface mount type piezoelectric oscillator | |
JP2013102315A (en) | Piezoelectric device and electronic apparatus | |
WO2011155600A1 (en) | Oscillator | |
JP2010062959A (en) | Surface mounted piezoelectric oscillator and method for measuring performance thereof | |
JP5910351B2 (en) | Surface mount type piezoelectric oscillator | |
JP4501875B2 (en) | Piezoelectric vibration device and manufacturing method thereof | |
JP4784055B2 (en) | Piezoelectric oscillator | |
JP3406846B2 (en) | Temperature compensated crystal oscillator | |
JP2013055572A (en) | Piezoelectric device and electronic apparatus | |
JP2000278047A (en) | Surface mount crystal oscillator and its manufacture | |
JP2023043856A (en) | surface mount piezoelectric oscillator | |
JP2015211399A (en) | Surface-mounted piezoelectric device | |
JP2023046287A (en) | Surface-mounted piezoelectric oscillator | |
JP6131798B2 (en) | Surface mount type piezoelectric oscillator | |
JP6604071B2 (en) | Piezoelectric vibration device | |
JP2005020546A (en) | Surface mount crystal oscillator | |
JP6098255B2 (en) | Surface mount type piezoelectric oscillator | |
JP6024514B2 (en) | Surface mount type piezoelectric oscillator | |
JP2018074350A (en) | Surface-mount type piezoelectric oscillator and mounting structure to circuit board | |
JP2013062707A (en) | Piezoelectric device and electronic apparatus | |
JP7044005B2 (en) | Piezoelectric vibration device | |
JP6098224B2 (en) | Surface mount type piezoelectric oscillator | |
JP2019220795A (en) | Piezoelectric generator |