JP2023043322A - 発光素子駆動装置 - Google Patents

Abstract

【課題】発光素子を駆動する定電流回路に流れる電流を直接的にモニタ可能とする発光素子駆動装置を提供する。【解決手段】発光素子駆動装置（２０）は、定電流回路（１２１）と、電流検出部（１３０）と、を備え、前記定電流回路は、外部端子（ＬＥＤ１～４）に接続される第１端と、第２端と、制御端と、を含む第１トランジスタ（Ｍ１）と、前記第１トランジスタの前記第２端に接続される電流設定抵抗（Ｒ）と、前記第１トランジスタと前記電流設定抵抗とが接続される第１ノード（Ｎ１）に接続される第１入力端と、電流設定電圧（ＶＡ）が印加される第２入力端と、前記第１トランジスタの前記制御端に接続される出力端と、を含む駆動アンプ（１２１Ａ）と、を有し、前記電流検出部は、前記第１ノードに生じる帰還電圧（Ｖｆｂ）に基づいて電流検出信号（Ｖｄｅｔ）を生成する。【選択図】図２

Description

本開示は、発光素子駆動装置に関する。

従来、発光素子の一例として、ＬＥＤ（light emitting diode；発光ダイオード）が知られ、消費電力が小さく寿命の長いＬＥＤが様々な用途に用いられる。ＬＥＤを駆動するＬＥＤ駆動装置の従来例は、特許文献１に開示されている。

特許文献１のＬＥＤ駆動装置は、ＬＥＤのカソードが接続可能に構成されるＬＥＤ端子と、当該ＬＥＤ端子に接続される定電流ドライバと、を備える。定電流ドライバにより、ＬＥＤに定電流としてのＬＥＤ電流が流れる。

また、特許文献１のＬＥＤ駆動装置には、ＬＥＤ端子の電圧に基づき、ＬＥＤ端子のオープン、地絡などの異常を検出する機能が備えられる。

特開２０１３－２１１１７号公報

昨今、上記のようなＬＥＤ駆動装置において、定電流ドライバに設定された電流が正常に流れているかをモニタ可能にする要望がある。上記特許文献１のＬＥＤ駆動装置では、上記のような異常検出機能が設けられるが、ＬＥＤ端子の電圧に基づき擬似的に定電流ドライバに流れる電流の状態を検出しており、定電流ドライバに流れる電流を直接的にモニタ可能とはしていなかった。

上記状況に鑑み、本開示は、発光素子を駆動する定電流回路に流れる電流を直接的にモニタ可能とする発光素子駆動装置を提供することを目的とする。

例えば、本開示に係る発光素子駆動装置は、発光素子の第１端に接続可能に構成される外部端子と、
前記外部端子に接続される定電流回路と、
前記定電流回路に流れる電流を検出可能に構成される電流検出部と、
を備え、
前記定電流回路は、
前記外部端子に接続される第１端と、第２端と、制御端と、を含む第１トランジスタと、
前記第１トランジスタの前記第２端に接続される電流設定抵抗と、
前記第１トランジスタと前記電流設定抵抗とが接続される第１ノードに接続される第１入力端と、電流設定電圧が印加される第２入力端と、前記第１トランジスタの前記制御端に接続される出力端と、を含む駆動アンプと、
を有し、
前記電流検出部は、前記第１ノードに生じる帰還電圧に基づいて前記発光素子に流れる電流を電圧信号に変換し、電流検出信号を生成する構成としている。

本開示に係る発光素子駆動装置によれば、発光素子を駆動する定電流回路に流れる電流を直接的にモニタ可能となる。

図１は、例示的な実施形態に係るＬＥＤ駆動装置の構成を示す図である。 図２は、第１実施形態に係る電流モニタ部を含む構成を示す回路図である。 図３は、定電流回路に流れる電流の検出状態を例示的に示す図である。 図４は、第１実施形態に係る電流モニタ部の変形例を含む構成を示す図である。 図５は、第２実施形態に係る電流モニタ部を含む構成を示す回路図である。 図６は、第３実施形態に係る電流モニタ部を含む構成を示す回路図である。

＜１．ＬＥＤ駆動装置の構成＞
図１は、例示的な実施形態に係るＬＥＤ駆動装置２０の構成を示す図である。図１に示すＬＥＤ駆動装置２０は、複数系統（本実施例では一例として４系統）のＬＥＤアレイ３１～３４を駆動する。

ＬＥＤ駆動装置２０は、内部電圧生成部１と、発振部２と、スロープ生成部３と、ＰＷＭ（Pulse Width Modulation）コンパレータ４と、ＤＣ／ＤＣ制御ロジック部５と、ドライバ６と、エラーアンプ７と、セレクタ８と、基準電圧生成部９と、保護回路部１０と、ＬＥＤ電流設定部１１と、定電流ドライバ１２と、電流モニタ部１３と、を集積化して備える半導体装置である。

また、ＬＥＤ駆動装置２０は、外部との電気的接続を確立するための外部端子として、ＶＣＣ端子、ＯＵＴＬ端子、ＣＳＬ端子、ＬＥＤ１端子～ＬＥＤ４端子、ＯＶＰ端子、ＧＮＤ端子、ＩＳＥＴ端子、ＦＡＩＬ端子、および、ＣＯＭＰ端子を有する。

ＬＥＤ駆動装置２０の外部には、入力電圧Ｖｉｎから出力電圧ＶｏｕｔをＤＣ／ＤＣ変換により生成してＬＥＤアレイ３１～３４のアノードに供給するための出力段２５が配置される。出力段２５は、スイッチング素子ＳＷと、ダイオードＤ１と、インダクタＬ１と、出力コンデンサＣｏと、を有する。スイッチング素子ＳＷがＬＥＤ駆動装置２０により駆動制御されることにより、出力段２５はＬＥＤ駆動装置２０により制御される。出力段２５とＬＥＤ駆動装置２０とにより、ＤＣ／ＤＣコンバータが形成される。なお、本実施形態では、特にＤＣ／ＤＣコンバータとして、昇圧ＤＣ／ＤＣコンバータが構成される。

入力電圧Ｖｉｎの印加端は、インダクタＬ１の一端に接続される。インダクタＬ１の他端は、ダイオードＤ１のアノードおよびｎチャネルＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）で構成されるスイッチング素子ＳＷのドレインに接続される。スイッチング素子ＳＷのソースは、電流検出抵抗Ｒｃｓｌを介して接地端に接続される。スイッチング素子ＳＷのゲートは、ＯＵＴＬ端子に接続される。ダイオードＤ１のカソードは、出力コンデンサＣｏの一端に接続される。出力コンデンサＣｏの他端は、接地端に接続される。出力コンデンサＣｏの一端に出力電圧Ｖｏｕｔが生成される。

なお、スイッチング素子ＳＷは、ＬＥＤ駆動装置２０に含めるようにしてもよい。

出力電圧Ｖｏｕｔが発生する出力コンデンサＣｏの一端には、ＬＥＤアレイ３１～３４の各アノードが接続される。ＬＥＤアレイ３１～３４は、それぞれ直列に接続された複数のＬＥＤから構成される。ＬＥＤアレイ３１～３４の各カソードは、それぞれＬＥＤ１端子～ＬＥＤ４端子に接続される。

なお、ＬＥＤアレイ３１～３４は、それぞれ直列接続に限らず、例えば直並列に接続されたＬＥＤから構成されてもよいし、１つのみのＬＥＤから構成されてもよい。また、駆動可能なＬＥＤアレイの個数（系統数）も４つに限らず、例えば６つ等でもよい。なお、駆動可能なＬＥＤの系統は、１つでもよい。

次に、ＬＥＤ駆動装置２０の内部構成に関して説明する。

内部電圧生成部１は、ＶＣＣ端子に印加される電源電圧Ｖｃｃから内部電圧Ｖｒｅｇ（例えば５Ｖ）を生成して出力する。内部電圧Ｖｒｅｇは、ＬＥＤ駆動装置２０に含まれる内部回路の電源電圧として使用される。なお、内部電圧Ｖｒｅｇは、外部端子であるＲＥＧ端子から外部へ出力可能としてもよい。

発振部２は、所定のクロック信号を生成し、これをスロープ生成部３に出力する。

スロープ生成部３は、発振部２から入力されるクロック信号に基づいて、スロープ信号（三角波信号）Ｖｓｌｐを生成し、これをＰＷＭコンパレータ４に出力する。また、スロープ生成部３は、スイッチング素子ＳＷに流れる電流を電流検出抵抗Ｒｃｓｌにより変換したＣＳＬ端子電圧に応じて、スロープ信号Ｖｓｌｐにオフセットを与える機能を有する。

ＰＷＭコンパレータ４は、非反転入力端（＋）に入力される誤差信号Ｖｅｒｒと、反転入力端（－）に入力されるスロープ信号Ｖｓｌｐとを比較して内部ＰＷＭ信号ｐｗｍを生成し、これをＤＣ／ＤＣ制御ロジック部５に出力する。

ＤＣ／ＤＣ制御ロジック部５は、内部ＰＷＭ信号ｐｗｍに基づいてドライバ６の駆動信号を生成する。

ドライバ６は、ＤＣ／ＤＣ制御ロジック部５から入力される駆動信号に基づいてスイッチング素子ＳＷのゲート電圧を内部電圧Ｖｒｅｇと接地電圧との間でパルス状に生成する。

スイッチング素子ＳＷは、ドライバ６から入力されるゲート電圧に基づいてオン／オフされる。

ＬＥＤ１端子～ＬＥＤ４端子には、それぞれＬＥＤアレイ３１～３４の各カソード電圧としてＬＥＤ端子電圧Ｖｌｅｄ１～Ｖｌｅｄ４が印加される。セレクタ８は、ＬＥＤ端子電圧Ｖｌｅｄ１～Ｖｌｅｄ４のうち最低電圧を選択してエラーアンプ７の反転入力端（－）に出力する。

エラーアンプ７の非反転入力端（＋）には、基準電圧生成部９により生成される基準電圧Ｖｒｅｆが印加される。エラーアンプ７は、反転入力端（－）に印加される最低電圧と、基準電圧Ｖｒｅｆとの差分に応じたエラーアンプ出力電流（ソース電流またはシンク電流）を出力する。

エラーアンプ７の出力端は、ＣＯＭＰ端子に接続される。ＣＯＭＰ端子は、外部において直列接続される位相補償抵抗ＲｐｃとコンデンサＣｐｃを介して接地端に接続される。ＣＯＭＰ端子に誤差電圧Ｖｅｒｒが生成される。誤差電圧Ｖｅｒｒは、ＰＷＭコンパレータ４の非反転入力端（＋）に印加される。

保護回路部１０は、ＴＳＤ部と、ＯＣＰ部と、ＯＶＰ部と、ＬＥＤオープン検出回路（ＯＰＥＮ）と、ＬＥＤショート検出回路（ＳＨＯＲＴ）と、出力短絡保護回路（ＳＣＰ）と、ＵＶＬＯ部と、を含む。

ＴＳＤ部は、ＬＥＤ駆動装置２０のジャンクション温度が例えば１７５℃以上となったときに、ＤＣ／ＤＣ制御ロジック部５にＤＣ／ＤＣスイッチングのオフを指令するとともに、定電流ドライバ１２にすべてのＬＥＤ系統のオフを指令する。なお、ＴＳＤ部は、ＬＥＤ駆動装置２０のジャンクション温度が例えば１５０℃となったときに、回路動作を復帰させる。

ＯＣＰ部は、スイッチング素子ＳＷに流れる電流を電流検出抵抗Ｒｃｓｌにより電圧信号として検出したＣＳＬ端子電圧（入力電流検出電圧）を監視し、ＣＳＬ端子電圧が例えば０．３Ｖ以上となったときに過電流保護をかける。ＯＣＰ部は、過電流保護をかける際、ＤＣ／ＤＣ制御ロジック部５にＤＣ／ＤＣスイッチングのオフを指令する。

ＯＶＰ部は、ＯＶＰ端子電圧を監視し、ＯＶＰ端子電圧が例えば１．２１Ｖ以上となったときに過電圧保護をかける。過電圧保護をかける際、ＤＣ／ＤＣ制御ロジック部５にＤＣ／ＤＣスイッチングのオフを指令する。

ＬＥＤオープン検出回路（ＯＰＥＮ）は、ＬＥＤ１端子～ＬＥＤ４端子のオープン異常を検出する。ＬＥＤオープン検出回路では、後述する電流モニタ部１３により過小電流状態が検出されており、かつ、ＯＶＰ端子電圧が例えば１．２１Ｖ以上のときに、ＬＥＤオープン検出がかかり、オープン検出されたＬＥＤアレイのみラッチオフされる（定電流ドライバ１２における対応する系統の定電流回路１２１がオフとされる）。

ＬＥＤショート検出回路（ＳＨＯＲＴ）では、ＬＥＤ端子電圧Ｖｌｅｄ１～Ｖｌｅｄ４のいずれかが例えば５．０Ｖ以上のときに、内蔵されているカウンタ動作が開始され、約３．５６ｍｓ経過後にラッチがかかり、ショート検出されたＬＥＤアレイのみラッチオフされる（定電流ドライバ１２における対応する系統の定電流回路１２１がオフとされる）。

出力短絡保護回路（ＳＣＰ）では、ＯＶＰ端子電圧が例えば０．１Ｖ以下となったとき、内蔵されているカウンタ動作が開始され、約３．５６ｍｓ経過後にラッチがかかり、ＤＣ／ＤＣ制御ロジック部５にＤＣ／ＤＣスイッチングのオフを指令するとともに、定電流ドライバ１２にすべてのＬＥＤ系統のオフを指令する。これにより、出力短絡保護回路は、ＬＥＤアレイ３１～３４のアノード側（ＤＣ／ＤＣ出力端側）が地絡したときに保護をかけることができる。

また、出力短絡保護回路では、後述する電流モニタ部１３により電流過小異常が検出されており、かつ、ＯＶＰ端子電圧が例えば１．２１Ｖより低いときに、内蔵されているカウンタ動作が開始され、約３．５６ｍｓ経過後にラッチがかかり、ＤＣ／ＤＣ制御ロジック部５にＤＣ／ＤＣスイッチングのオフを指令するとともに、定電流ドライバ１２にすべてのＬＥＤ系統のオフを指令する。これにより、出力短絡保護回路は、ＬＥＤアレイ３１～３４のカソード側が地絡したときに保護をかけることができる。

ＵＶＬＯ部は、電源電圧Ｖｃｃが例えば４．１Ｖ以下になったとき、または、内部電圧Ｖｒｅｇが例えば４．０Ｖ以下になったときに、ＤＣ／ＤＣ制御ロジック部５にＤＣ／ＤＣスイッチングのオフを指令するとともに、定電流ドライバ１２にすべてのＬＥＤ系統のオフを指令する。

保護回路部１０は、ＬＥＤオープン検出回路、ＬＥＤショート検出回路、および出力短絡保護回路（ＳＣＰ）の異常検出状態に基づき、ＦＡＩＬ端子から外部へ異常検出信号を出力する。ＦＡＩＬ端子は、オープンドレイン構成としている。

ＬＥＤ電流設定部１１は、ＩＳＥＴ端子（電流設定端子）に外部接続されるＬＥＤ電流設定抵抗Ｒｉｓｅｔの抵抗値に応じた定電流値を定電流ドライバ１２に設定する。なお、ＬＥＤ電流設定部１１の具体的な構成については、後述する。

定電流ドライバ１２は、ＬＥＤ１端子～ＬＥＤ４端子の各端子と、接地端に接続されるＧＮＤ端子との間に配置される４系統分の定電流回路１２１を有する。定電流回路１２１により、ＬＥＤ電流設定部１１により設定された定電流値のＬＥＤ電流Ｉ_ＬＥＤが対応する系統のＬＥＤアレイ３１～３４を流れる。なお、後述するように、ＬＥＤ電流設定部１１により設定される定電流値を可変とすることで、ＬＥＤのＤＣ調光を行うことができる。また、ＰＷＭ調光信号に基づき定電流回路１２１のオンオフを制御するＰＷＭ調光の機能を設けてもよい。

電流モニタ部１３は、各系統の定電流回路１２１に流れる電流をモニタする回路であり、モニタした結果を保護回路部１０に出力する。なお、定電流回路１２１および電流モニタ部１３の具体的な構成については、後述する。

＜２．ＤＣ／ＤＣコントローラ＞
次に、ＬＥＤ駆動装置２０に備えられるＤＣ／ＤＣコントローラ２０１（発振部２、スロープ生成部３、ＰＷＭコンパレータ４、ＤＣ／ＤＣ制御ロジック部５、ドライバ６、およびエラーアンプ７を含む回路ブロック）について詳述する。

エラーアンプ７は、セレクタ８により選択されたＬＥＤ端子電圧Ｖｌｅｄ１～Ｖｌｅｄ４の最低値と、基準電圧Ｖｒｅｆとの差分に応じて、エラーアンプ出力電流を生成する。エラーアンプ出力電流は、上記低い方の電圧が基準電圧Ｖｒｅｆより低い場合はソース電流となり、上記低い方の電圧が基準電圧Ｖｒｅｆより高い場合はシンク電流となる。

ＰＷＭコンパレータ４は、誤差電圧Ｖｅｒｒとスロープ信号Ｖｓｌｐとを比較して内部ＰＷＭ信号ｐｗｍを生成する。内部ＰＷＭ信号ｐｗｍは、誤差電圧Ｖｅｒｒがスロープ信号Ｖｓｌｐよりも高ければハイレベルとなり、誤差電圧Ｖｅｒｒがスロープ信号Ｖｓｌｐよりも低ければローレベルとなる。

制御ロジック部５は、内部ＰＷＭ信号ｐｗｍに基づいてスイッチング素子ＳＷのオン／オフ制御を行う。具体的に述べると、制御ロジック部５は、内部ＰＷＭ信号ｐｗｍがハイレベルであるときに、スイッチング素子ＳＷをオンとする。逆に、制御ロジック部５は、内部ＰＷＭ信号ｐｗｍがローレベルであるときに、スイッチング素子ＳＷをオフとする。

これにより、エラーアンプ７、ＰＷＭコンパレータ４、制御ロジック部５、およびドライバ６からなる帰還制御部は、ＬＥＤ端子電圧Ｖｌｅｄ１～Ｖｌｅｄ４の最低値を基準電圧Ｖｒｅｆと一致させるべくスイッチングパルスをＯＵＴＬ端子からスイッチング素子ＳＷへ出力する帰還制御を行う。すなわち、ＤＣ／ＤＣコントローラ２０１は、上記帰還制御部を有する。

スイッチング素子ＳＷがオンされると、入力電圧Ｖｉｎの印加端からスイッチング素子ＳＷを介して接地端に至る経路で電流が流れ、インダクタＬ１にエネルギが蓄えられる。このとき、ダイオードＤ１は逆バイアス状態となっているので、出力コンデンサＣｏからスイッチング素子ＳＷに向けて電流が流れ込むことはない。出力コンデンサＣｏに電荷が蓄積されていた場合には、ＬＥＤアレイ３１～３４のアノードに対して、出力コンデンサＣｏからＬＥＤ電流Ｉ_ＬＥＤが流れることになる。

スイッチング素子ＳＷがオフされると、インダクタＬ１に蓄えられたエネルギが開放され、電流がＬＥＤ電流Ｉ_ＬＥＤとしてＬＥＤアレイ３１～３４に流れ込むとともに、出力コンデンサＣｏにも流れ込み、出力コンデンサＣｏを充電することになる。

上記の動作が繰り返されることにより、ＬＥＤアレイ３１～３４のアノードには、入力電圧Ｖｉｎを昇圧して得られた出力電圧Ｖｏｕｔが供給される。このとき、順方向電圧が最大となる系統のＬＥＤアレイのカソード電圧が基準電圧Ｖｒｅｆに制御され、それ以外の系統のＬＥＤアレイのカソード電圧は、基準電圧Ｖｅｆ以上の電圧に制御される。

＜３．電流モニタ部の第１実施形態＞
次に、定電流回路１２１および電流モニタ部１３について、より具体的に説明する。図２は、定電流回路１２１および電流モニタ部１３の構成例を示す回路図である。図２に示す電流モニタ部１３は、第１実施形態に係る電流モニタ部１３である。なお、図２には、ＬＥＤ電流設定部１１の構成もあわせて示す。

図２の構成は、１系統分のＬＥＤに対応する構成を代表的に示しており、実際には設けられるＬＥＤの系統分（図１の例では４系統分）だけ図２の構成が設けられる。ただし、ＬＥＤ電流設定部１１および後述する分圧抵抗ＲＡ，ＲＢ，ＲＣは、ＬＥＤの系統間で共通化してもよい。

図２に示すように、定電流回路１２１は、駆動アンプ（エラーアンプ）１２１Ａと、トランジスタＭ１と、電流設定抵抗Ｒと、を有している。駆動アンプ１２１Ａの非反転入力端（＋）には、電流設定基準電圧ＶＡが印加される。駆動アンプ１２１Ａの出力端は、ＮＭＯＳトランジスタ（ＮチャネルＭＯＳＦＥＴ）により構成されるトランジスタＭ１のゲートに接続される。トランジスタＭ１のドレインは、ＬＥＤ端子（ＬＥＤ１端子～ＬＥＤ４端子のいずれか）に接続される。トランジスタＭ１のソースは、電流設定抵抗Ｒの一端にノードＮ１にて接続される。電流設定抵抗Ｒの他端は、接地端に接続される。ノードＮ１は、駆動アンプ１２１Ａの反転入力端（－）に接続される。

駆動アンプ１２１Ａは、電流設定基準電圧ＶＡとノードＮ１に生じる帰還電圧Ｖｆｂとの誤差を増幅してトランジスタＭ１のゲートに出力する。これにより、帰還電圧Ｖｆｂ＝電流設定基準電圧ＶＡとなるように制御される。

図２に示すように、電流モニタ部１３は、電流検出部１３０を有する。電流検出部１３０は、トランジスタＭ１に流れる電流Ｉｍ１を検出可能に構成される。

電流検出部１３０は、トランジスタＭ２と、カレントミラー１３１と、Ｉ-Ｖ変換（電流電圧変換）抵抗Ｒ３と、を有する。ＮＭＯＳトランジスタにより構成されるトランジスタＭ２のゲートは、駆動アンプ１２１Ａの出力端に接続される。トランジスタＭ２のソースは、ノードＮ１に接続される。トランジスタＭ２のドレインは、カレントミラー１３１の入力端に接続される。カレントミラー１３１の出力端は、Ｉ-Ｖ変換抵抗Ｒ３の一端に接続される。Ｉ-Ｖ変換抵抗Ｒ３の他端は、接地端に接続される。

定電流回路１２１においては、ノードＮ１に生じる帰還電圧Ｖｆｂと電流設定抵抗Ｒにより、電流設定抵抗Ｒには、Ｉｒ＝Ｖｆｂ／Ｒの電流Ｉｒが流れる。電流Ｉｒは、トランジスタＭ１に流れる電流Ｉｍ１と、トランジスタＭ２に流れる電流Ｉｍ２とが合成された電流となる。なお、正常状態の場合であれば、Ｉｍ１＝ＬＥＤ電流Ｉ_ＬＥＤとなる。

トランジスタＭ１とトランジスタＭ２のサイズ比をＭ１：Ｍ２とすれば、電流Ｉｍ１，Ｉｍ２はそれぞれ次のように表される。
Ｉｍ１＝Ｉｒ×（Ｍ１／（Ｍ１＋Ｍ２））＝（Ｖｆｂ／Ｒ）×（Ｍ１／（Ｍ１＋Ｍ２））
Ｉｍ２＝Ｉｒ×（Ｍ２／（Ｍ１＋Ｍ２））＝（Ｖｆｂ／Ｒ）×（Ｍ２／（Ｍ１＋Ｍ２））

カレントミラー１３１からＩ-Ｖ変換抵抗Ｒ３に向けて出力される出力電流Ｉ１３１は、Ｉ１３１＝Ｉｍ２である。従って、出力電流Ｉ１３１をＩ-Ｖ変換抵抗Ｒ３によりＩ-Ｖ変換して得られる電流検出信号Ｖｄｅｔは、次のように表される。
Ｖｄｅｔ＝Ｉ１３１×Ｒ３＝Ｉｍ２×Ｒ３＝（Ｖｆｂ／Ｒ）×（Ｍ２／（Ｍ１＋Ｍ２））×Ｒ３

すなわち、トランジスタＭ１に流れる電流Ｉｍ１を、帰還電圧Ｖｆｂに基づくトランジスタＭ２に流れる電流Ｉｍ２によって検出し、電流Ｉｍ２をカレントミラー１３１とＩ-Ｖ変換抵抗Ｒ３によりＩ-Ｖ変換して電流検出信号Ｖｄｅｔが得られるため、電流検出信号Ｖｄｅｔによって、定電流回路１２１を流れる電流Ｉｍ１を直接的にモニタしていることになる。なお、トランジスタＭ２のサイズをトランジスタＭ１のサイズよりも小さくすることで、電流Ｉｍ２を小さくすることができる。

電流設定基準電圧ＶＡは、ＬＥＤ電流設定部１１により生成される。ＬＥＤ電流設定部１１は、エラーアンプ１１Ａと、トランジスタ１１Ｂと、カレントミラー１１Ｃと、抵抗Ｒ１，Ｒ２と、を有している。

エラーアンプ１１Ａの非反転入力端（＋）には、基準電圧αＶｒｅｆが印加される。なお、基準電圧αＶｒｅｆは可変である。エラーアンプ１１Ａの出力端は、ＮＭＯＳトランジスタにより構成されるトランジスタ１１Ｂのゲートに接続される。トランジスタ１１Ｂのソースは、抵抗Ｒ１の一端にノードＮ２にて接続される。抵抗Ｒ１の他端は、接地端に接続される。ノードＮ２は、エラーアンプ１１Ａの反転入力端（－）に接続される。

トランジスタ１１Ｂのドレインは、カレントミラー１１Ｃの入力端に接続される。カレントミラー１１Ｃの出力端は、抵抗Ｒ２の一端に接続される。抵抗Ｒ２の他端は、接地端に接続される。

ノードＮ２に生じる帰還電圧Ｖ１＝αＶｒｅｆとなるように制御される。これにより、抵抗Ｒ１に流れる電流Ｉ１＝Ｖ１／Ｒ１＝αＶｒｅｆ／Ｒ１となる。カレントミラー１１Ｃから抵抗Ｒ２に向けて出力される電流Ｉ２＝Ｉ１であるため、電流Ｉ２を抵抗Ｒ２によってＩ-Ｖ変換して得られる電流設定基準電圧ＶＡは、次のように表される。
ＶＡ＝Ｉ２×Ｒ２＝Ｉ１×Ｒ２＝（αＶｒｅｆ／Ｒ１）×Ｒ２

定電流回路１２１において、帰還電圧Ｖｆｂ＝ＶＡとなるように制御されるため、トランジスタＭ１に流れる電流Ｉｍ１は次のように表される。
Ｉｍ１＝（ＶＡ／Ｒ）×（Ｍ１／（Ｍ１＋Ｍ２））

基準電圧αＶｒｅｆを可変とすることにより、電流設定基準電圧ＶＡが可変となり、電流Ｉｍ１、すなわちＬＥＤ電流Ｉ_ＬＥＤを可変とすることができ、ＬＥＤのＤＣ調光が可能となる。また、抵抗Ｒ１は、先述したＩＳＥＴ端子に外部接続されるＬＥＤ電流設定抵抗Ｒｉｓｅｔ（図１）に相当する。従って、ＬＥＤ電流設定抵抗Ｒｉｓｅｔにより、電流設定基準電圧ＶＡの値を設定できる。また、抵抗Ｒ２をトリミングすることにより、基準電圧αＶｒｅｆがばらついても、電流設定基準電圧ＶＡを所望値に設定できる。

帰還電圧Ｖｆｂ＝ＶＡとなるように制御されるため、電流検出信号Ｖｄｅｔは、次のように表される。
Ｖｄｅｔ＝（Ｖｆｂ／Ｒ）×（Ｍ２／（Ｍ１＋Ｍ２））×Ｒ３
＝（ＶＡ／Ｒ）×（Ｍ２／（Ｍ１＋Ｍ２））×Ｒ３
＝（（（αＶｒｅｆ／Ｒ１）×Ｒ２）／Ｒ）×（Ｍ２／（Ｍ１＋Ｍ２））×Ｒ３

また、図２に示すように、電流モニタ部１３は、ウィンドウコンパレータＣＰ１，ＣＰ２と、分圧抵抗ＲＡ，ＲＢ，ＲＣと、を有する。ウィンドウコンパレータＣＰ１，ＣＰ２は、電流Ｉｍ１が設定どおりに正常に流れているかを検出するために設けられる。

基準電圧αＶｒｅｆの印加端は、分圧抵抗ＲＡの一端に接続される。分圧抵抗ＲＡの他端は、分圧抵抗ＲＢの一端に接続される。分圧抵抗ＲＢの他端は、分圧抵抗ＲＣの一端に接続される。分圧抵抗ＲＣの他端は、接地端に接続される。

ウィンドウコンパレータＣＰ１の非反転入力端（＋）には、電流検出信号Ｖｄｅｔが印加される。ウィンドウコンパレータＣＰ１の反転入力端（－）は、抵抗ＲＡ，ＲＢが接続されるノードＮＡに接続される。ノードＮＡに生じる比較基準電圧Ｖｒｅｆ_ｃｐ１は、Ｖｒｅｆ_ｃｐ１＝αＶｒｅｆ×（（ＲＢ＋ＲＣ）／（ＲＡ＋ＲＢ＋ＲＣ））となる。ウィンドウコンパレータＣＰ１は、電流検出信号Ｖｄｅｔを比較基準電圧Ｖｒｅｆ_ｃｐ１と比較し、比較結果を比較出力信号Ｃｐｏｕｔ１として出力する。

ウィンドウコンパレータＣＰ２の非反転入力端（＋）には、電流検出信号Ｖｄｅｔが印加される。ウィンドウコンパレータＣＰ２の反転入力端（－）は、抵抗ＲＢ，ＲＣが接続されるノードＮＢに接続される。ノードＮＢに生じる比較基準電圧Ｖｒｅｆ_ｃｐ２は、Ｖｒｅｆ_ｃｐ２＝αＶｒｅｆ×（ＲＣ／（ＲＡ＋ＲＢ＋ＲＣ））となる。すなわち、Ｖｒｅｆ_ｃｐ２＜Ｖｒｅｆ_ｃｐ１となる。ウィンドウコンパレータＣＰ２は、電流検出信号Ｖｄｅｔを比較基準電圧Ｖｒｅｆ_ｃｐ２と比較し、比較結果を比較出力信号Ｃｐｏｕｔ２として出力する。

ここで、
Ｖｄｅｔ＝（（（αＶｒｅｆ／Ｒ１）×Ｒ２）／Ｒ）×（Ｍ２／（Ｍ１＋Ｍ２））×Ｒ３
＝αＶｒｅｆ×Ｋ
とする。すなわち、Ｒ１，Ｒ２，Ｒ，Ｍ１，Ｍ２，Ｒ３の値により、Ｋの値を設定する。

そして、Ｖｒｅｆ_ｃｐ１＞αＶｒｅｆ×Ｋ、Ｖｒｅｆ_ｃｐ２＜αＶｒｅｆ×Ｋとなるように、分圧抵抗ＲＡ，ＲＢ，ＲＣを設定する。これにより、ウィンドウコンパレータＣＰ１，ＣＰ２により電流検出信号ＶｄｅｔがＶｒｅｆ_ｃｐ２以上かつＶｒｅｆ_ｃｐ１以下であることが検出されることで、電流検出信号Ｖｄｅｔが許容範囲内であり、電流Ｉｍ１が設定どおりに正常に流れていることが検出される。

ここで、一例として、Ｋ＝０．５、Ｖｒｅｆ_ｃｐ１＝αＶｒｅｆ×０．７、Ｖｒｅｆ_ｃｐ２＝αＶｒｅｆ×０．３とした場合の電流Ｉｍ１の検出状態を図３に示す。図３に示すように、αＶｒｅｆ×０．３≦Ｖｄｅｔ≦αＶｒｅｆ×０．７の場合、Ｖｒｅｆは許容範囲内にあり、電流Ｉｍ１は正常状態である。

一方、Ｖｄｅｔ＜αＶｒｅｆ×０．３である場合は、電流Ｉｍ１は過小電流状態である。このような状態は、例えば、ＬＥＤ端子がオープン異常、またはＬＥＤ端子が地絡する異常などが生じ、Ｉｒ＝Ｉｍ１＝Ｉｍ２＝０となった場合に生じる。

また、Ｖｄｅｔ＞αＶｒｅｆ×０．７である場合は、電流Ｉｍ１は過大電流状態である。このような状態は、例えば、駆動アンプ１２１ＡまたはトランジスタＭ１に異常が生じて帰還電圧Ｖｆｂに異常が生じた場合、あるいは、ＬＥＤ電流設定部１１において抵抗Ｒ１にショートが発生し、電流設定基準電圧ＶＡに異常が生じた場合などに生じる。

なお、上記Ｋの値は０．５に限ることはないが、Ｋ＝０．５と設定することが望ましい。図３に示すように、過小電流状態および過大電流状態の異常検出の範囲を確保するためである。

また、図２に示す構成では、電流設定電圧ＶＡを生成するための基準電圧αＶｒｅｆと、比較基準電圧Ｖｒｅｆ_ｃｐ１，Ｖｒｅｆ_ｃｐ２を生成するための基準電圧αＶｒｅｆとは、共通化しているが、必ずしも共通化しなくてもよい。ただし、基準電圧αＶｒｅｆにばらつきが生じることを考慮すると、基準電圧αＶｒｅｆは共通化するほうが望ましい。

ウィンドウコンパレータＣＰ１，ＣＰ２から出力される比較出力信号Ｃｐｏｕｔ１，Ｃｐｏｕｔ２は、保護回路部１０に出力可能となっている。保護回路部１０においては、先述したようにＬＥＤオープン検出回路（ＯＰＥＮ）または出力地絡保護回路（ＳＣＰ）は、比較出力信号Ｃｐｏｕｔ１，Ｃｐｏｕｔ２に基づき過小電流状態の異常が生じていると判定した場合、オープン保護、または地絡保護をかけることができる。また、保護回路部１０は、比較出力信号Ｃｐｏｕｔ１，Ｃｐｏｕｔ２に基づき過大電流状態の異常が生じていると判定した場合に、例えば対応する系統の定電流回路１２１をオフとする保護をかけるようにしてもよい。

また、図４は、第１実施形態に係る電流モニタ部１３の変形例を示す図である。図４に示す電流モニタ部１３は、抵抗Ｒ４を有する。トランジスタＭ２のソースは、抵抗Ｒ４の一端に接続される。抵抗Ｒ４の他端は、接地端に接続される。抵抗Ｒ４の値を電流設定抵抗Ｒの値より非常に大きくすれば、第１実施形態と同様に、電流検出信号Ｖｄｅｔにより電流Ｉｍ１を検出することができる。

＜４．電流モニタ部の第２実施形態＞
図５は、電流モニタ部１３の第２実施形態を示す図である。図５に示す第２実施形態に係る電流モニタ部１３は、ＰＭＯＳトランジスタ（ＰチャネルＭＯＳＦＥＴ）１３Ａと、定電流源１３Ｂと、を有する。

ＰＭＯＳ１３Ａのゲートは、定電流回路１２１におけるノードＮ１に接続される。定電流源１３Ｂは、内部電圧Ｖｒｅｇの印加端とＰＭＯＳトランジスタ１３Ａのソースとの間に接続される。ＰＭＯＳトランジスタ１３Ａのドレインは、接地端に接続される。

このような構成により、ＰＭＯＳトランジスタ１３Ａのソースに生じる電流検出信号Ｖｄｅｔは、Ｖｄｅｔ＝Ｖｆｂ＋Ｖｇｓとなる。ただし、Ｖｇｓは、ＰＭＯＳトランジスタ１３Ａのゲート・ソース間電圧である。

トランジスタＭ１を流れる電流Ｉｍ１は、Ｉｍ１＝Ｖｆｂ／Ｒであるため、電流検出信号Ｖｄｅｔにより、電流Ｉｍ１を直接的にモニタすることができる。正常な状態であれば、Ｖｄｅｔ＝ＶＡ＋Ｖｇｓ＝（αＶｒｅｆ／Ｒ１）×Ｒ２＋Ｖｇｓとなる。特に、本実施形態の電流モニタ部１３であれば、用いる素子数を削減することができる。

＜５．電流モニタ部の第３実施形態＞
図６は、電流モニタ部１３の第３実施形態を示す図である。図６に示す第３実施形態に係る電流モニタ部１３においては、第１実施形態でのウィンドウコンパレータＣＰ１，ＣＰ２の代わりに、Ａ／Ｄコンバータ（以下、ＡＤＣ（analog to digital converter）と称する）１３Ｃを有する。

ＡＤＣ１３Ｃは、いわゆるフラッシュ型、または逐次比較型などで構成される。ＡＤＣ１３Ｃのアナログ入力端には、電流検出信号Ｖｄｅｔが入力される。ＡＤＣ１３Ｃの基準電圧入力端には、基準電圧αＶｒｅｆが入力される。ＡＤＣ１３Ｃは、基準電圧αＶｒｅｆを最大のデジタル値（すべてのビットが１）として、電流検出信号Ｖｄｅｔのデジタル値をデジタル出力Ｄｏｕｔとして出力する。

これにより、先述したように、正常状態の場合にＶｄｅｔ＝αＶｒｅｆ×Ｋ（Ｋは例えば０．５）とすれば、ＡＤＣ１３ＣによりαＶｒｅｆ×Ｋに応じたデジタル値のデジタル出力Ｄｏｕｔが出力される。

このような本実施形態によれば、ウィンドウコンパレータＣＰ１，ＣＰ２を用いる第１実施形態に比べて、電流検出信号Ｖｄｅｔ、すなわち電流Ｉｍ１の状態を精度良く検出することができる。

＜６．その他＞
以上、例示的な実施形態について説明したが、本発明の趣旨の範囲内において、実施形態は種々に変形が可能である。

＜７．付記＞
以上の通り、例えば、本開示に係る発光素子駆動装置（２０）は、発光素子（３１～３４）の第１端に接続可能に構成される外部端子（ＬＥＤ１～ＬＥＤ４）と、
前記外部端子に接続される定電流回路（１２１）と、
前記定電流回路に流れる電流を検出可能に構成される電流検出部（１３０）と、
を備え、
前記定電流回路は、
前記外部端子に接続される第１端と、第２端と、制御端と、を含む第１トランジスタ（Ｍ１）と、
前記第１トランジスタの前記第２端に接続される電流設定抵抗（Ｒ）と、
前記第１トランジスタと前記電流設定抵抗とが接続される第１ノード（Ｎ１）に接続される第１入力端と、電流設定電圧（ＶＡ）が印加される第２入力端と、前記第１トランジスタの前記制御端に接続される出力端と、を含む駆動アンプ（１２１Ａ）と、
を有し、
前記電流検出部は、前記第１ノードに生じる帰還電圧（Ｖｆｂ）に基づいて前記発光素子に流れる電流を電圧信号に変換し、電流検出信号（Ｖｄｅｔ）を生成する構成としている（第１の構成）。

また、上記第１の構成において、前記電流検出部（１３０）は、
前記駆動アンプ（１２１Ａ）の前記出力端に接続される制御端と、前記第１ノードに接続される第１端と、第２端と、を含む第２トランジスタ（Ｍ２）と、
前記第２トランジスタの前記第２端に接続される入力端と、出力端と、を含む第１カレントミラー（１３１）と、
前記第１カレントミラーの前記出力端に接続されるＩ-Ｖ変換抵抗（Ｒ３）と、
を有する構成としてもよい（第２の構成）。

また、上記第２の構成において、前記第２トランジスタ（Ｍ２）のサイズは、前記第１トランジスタ（Ｍ１）のサイズよりも小さい構成としてもよい（第３の構成）。

また、上記第１から第３のいずれかの構成において、前記電流設定電圧（ＶＡ）は、第１基準電圧（αＶｒｅｆ）に基づいて生成され、
当該発光素子駆動装置（２０）は、第２基準電圧（αＶｒｅｆ）を分圧して得られる比較基準電圧（Ｖｒｅｆ_ｃｐ１，Ｖｒｅｆ_ｃｐ２）と、前記電流検出信号（Ｖｄｅｔ）とを比較するウィンドウコンパレータ（ＣＰ１，ＣＰ２）を備える構成としてもよい（第４の構成）。

また、上記第４の構成において、前記第１基準電圧と前記第２基準電圧は、共通の電圧（αＶｒｅｆ）である構成としてもよい（第５の構成）。

また、上記第４または第５の構成において、正常状態の場合に、前記電流検出信号をＶｄｅｔ、前記第１基準電圧をαＶｒｅｆとして、Ｖｄｅｔ＝αＶｒｅｆ×０．５である構成としてもよい（第６の構成）。

また、上記第１から第３のいずれかの構成において、前記電流設定電圧（ＶＡ）は、第３基準電圧（αＶｒｅｆ）に基づいて生成され、
当該発光素子駆動装置（２０）は、前記電流検出信号（Ｖｄｅｔ）を入力されるアナログ入力端と、第４基準電圧（αＶｒｅｆ）を入力される基準電圧入力端と、を含むＡ／Ｄコンバータ（１３Ｃ）を備える構成としてもよい（第７の構成）。

また、上記第７の構成において、前記第３基準電圧と前記第４基準電圧は、共通の電圧（αＶｒｅｆ）である構成としてもよい（第８の構成）。

また、上記第７または第８の構成において、正常状態の場合に、前記電流検出信号をＶｄｅｔ、前記第３基準電圧をαＶｒｅｆとして、Ｖｄｅｔ＝αＶｒｅｆ×０．５である構成としてもよい（第９の構成）。

また、上記第１の構成において、前記電流検出部（１３０）は、前記第１ノード（Ｎ１）に接続されるゲートを含むＰＭＯＳトランジスタ（１３Ａ）を有する構成としてもよい（第１０の構成）。

また、上記第１から第１０のいずれかの構成において、当該発光素子駆動装置（２０）は、前記電流設定電圧（ＶＡ）を生成する電流設定部（１１）を備え、
前記電流設定部は、
制御端と、第１端と、第２端と、を含む第３トランジスタ（１１Ｂ）と、
基準電圧（αＶｒｅｆ）が入力される第１入力端と、前記第３トランジスタの前記第１端と第１抵抗（Ｒ１）とが接続される第２ノード（Ｎ２）に生じる電圧（Ｖ１）が入力される第２入力端と、前記第３トランジスタの前記制御端に接続される出力端と、を含むエラーアンプ（１１Ａ）と、
前記第３トランジスタの前記第２端に接続される入力端と、出力端と、を含む第２カレントミラー（１１Ｃ）と、
前記第２カレントミラーの前記出力端に接続される第２抵抗（Ｒ２）と、
を有する構成としてもよい（第１１の構成）。

また、上記第１１の構成において、前記基準電圧（αＶｒｅｆ）は、可変である構成としてもよい（第１２の構成）。

また、上記第１から第１２のいずれかの構成において、前記外部端子（ＬＥＤ１～ＬＥＤ４）の電圧に基づいて前記発光素子（３１～３４）の第２端に供給する出力電圧（Ｖｏｕｔ）の制御を行うＤＣ／ＤＣコントローラ（２０１）と、
前記電流検出信号（Ｖｄｅｔ）と、前記出力電圧に基づいて、前記外部端子のオープン異常と前記外部端子の地絡異常の少なくとも一方を検出して保護を行う保護回路部（１０）と、を備える構成としてもよい（第１３の構成）。

本開示は、例えば、各種用途のＬＥＤの駆動手段に利用することが可能である。

１ 内部電圧生成部
２ 発振部
３ スロープ生成部
４ ＰＷＭコンパレータ
５ ＤＣ／ＤＣ制御ロジック部
６ ドライバ
７ エラーアンプ
８ セレクタ
９ 基準電圧生成部
１０ 保護回路部
１１ ＬＥＤ電流設定部
１１Ａ エラーアンプ
１１Ｂ トランジスタ
１１Ｃ カレントミラー
１２ 定電流ドライバ
１３ 電流モニタ部
１３Ａ ＰＭＯＳトランジスタ
１３Ｂ 定電流源
２０ ＬＥＤ駆動装置
２５ 出力段
３１～３４ ＬＥＤアレイ
１２１ 定電流回路
１２１Ａ 駆動アンプ
１３１ カレントミラー
２０１ ＤＣ／ＤＣコントローラ
ＣＰ１，ＣＰ２ ウィンドウコンパレータ
Ｃｏ 出力コンデンサ
Ｃｐｃ コンデンサ
Ｄ１ ダイオード
Ｌ１ インダクタ
Ｍ１，Ｍ２ トランジスタ
ＳＷ スイッチング素子
Ｎ１，Ｎ２，ＮＡ，ＮＢ ノード
Ｒ 電流設定抵抗
Ｒ１，Ｒ２ 抵抗
Ｒ３ Ｉ-Ｖ変換抵抗
Ｒ４ 抵抗
ＲＡ，ＲＢ，ＲＣ 分圧抵抗
Ｒｃｓｌ 電流検出抵抗
Ｒｉｓｅｔ ＬＥＤ電流設定抵抗
Ｒｏｖｐ１，Ｒｏｖｐ２ 分圧抵抗
Ｒｐｃ 位相補償抵抗

Claims (13)

1. 発光素子の第１端に接続可能に構成される外部端子と、
   前記外部端子に接続される定電流回路と、
   前記定電流回路に流れる電流を検出可能に構成される電流検出部と、
   を備え、
   前記定電流回路は、
   前記外部端子に接続される第１端と、第２端と、制御端と、を含む第１トランジスタと、
   前記第１トランジスタの前記第２端に接続される電流設定抵抗と、
   前記第１トランジスタと前記電流設定抵抗とが接続される第１ノードに接続される第１入力端と、電流設定電圧が印加される第２入力端と、前記第１トランジスタの前記制御端に接続される出力端と、を含む駆動アンプと、
   を有し、
   前記電流検出部は、前記第１ノードに生じる帰還電圧に基づいて前記発光素子に流れる電流を電圧信号に変換し、電流検出信号を生成する、発光素子駆動装置。
2. 前記電流検出部は、
   前記駆動アンプの前記出力端に接続される制御端と、前記第１ノードに接続される第１端と、第２端と、を含む第２トランジスタと、
   前記第２トランジスタの前記第２端に接続される入力端と、出力端と、を含む第１カレントミラーと、
   前記第１カレントミラーの前記出力端に接続されるＩ-Ｖ変換抵抗と、
   を有する、請求項１に記載の発光素子駆動装置。
3. 前記第２トランジスタのサイズは、前記第１トランジスタのサイズよりも小さい、請求項２に記載の発光素子駆動装置。
4. 前記電流設定電圧は、第１基準電圧に基づいて生成され、
   当該発光素子駆動装置は、第２基準電圧を分圧して得られる比較基準電圧と、前記電流検出信号とを比較するウィンドウコンパレータを備える、請求項１から請求項３のいずれか１項に記載の発光素子駆動装置。
5. 前記第１基準電圧と前記第２基準電圧は、共通の電圧である、請求項４に記載の発光素子駆動装置。
6. 正常状態の場合に、前記電流検出信号をＶｄｅｔ、前記第１基準電圧をαＶｒｅｆとして、Ｖｄｅｔ＝αＶｒｅｆ×０．５である、請求項４または請求項５に記載の発光素子駆動装置。
7. 前記電流設定電圧は、第３基準電圧に基づいて生成され、
   当該発光素子駆動装置は、前記電流検出信号を入力されるアナログ入力端と、第４基準電圧を入力される基準電圧入力端と、を含むＡ／Ｄコンバータを備える、請求項１から請求項３のいずれか１項に記載の発光素子駆動装置。
8. 前記第３基準電圧と前記第４基準電圧は、共通の電圧である、請求項７に記載の発光素子駆動装置。
9. 正常状態の場合に、前記電流検出信号をＶｄｅｔ、前記第３基準電圧をαＶｒｅｆとして、Ｖｄｅｔ＝αＶｒｅｆ×０．５である、請求項７または請求項８に記載の発光素子駆動装置。
10. 前記電流検出部は、前記第１ノードに接続されるゲートを含むＰＭＯＳトランジスタを有する、請求項１に記載の発光素子駆動装置。
11. 当該発光素子駆動装置は、前記電流設定電圧を生成する電流設定部を備え、
    前記電流設定部は、
    制御端と、第１端と、第２端と、を含む第３トランジスタと、
    基準電圧が入力される第１入力端と、前記第３トランジスタの前記第１端と第１抵抗とが接続される第２ノードに生じる電圧が入力される第２入力端と、前記第３トランジスタの前記制御端に接続される出力端と、を含むエラーアンプと、
    前記第３トランジスタの前記第２端に接続される入力端と、出力端と、を含む第２カレントミラーと、
    前記第２カレントミラーの前記出力端に接続される第２抵抗と、
    を有する、請求項１から請求項１０のいずれか１項に記載の発光素子駆動装置。
12. 前記基準電圧は、可変である、請求項１１に記載の発光素子駆動装置。
13. 前記外部端子の電圧に基づいて前記発光素子の第２端に供給する出力電圧の生成を制御するＤＣ／ＤＣコントローラと、
    前記電流検出信号と、前記出力電圧に基づいて、前記外部端子のオープン異常と前記外部端子の地絡異常の少なくとも一方を検出して保護を行う保護回路部と、
    を備える、請求項１から請求項１２のいずれか１項に記載の発光素子駆動装置。

Images