JP2023043151A - プラズマ処理装置及びプラズマ処理方法 - Google Patents
プラズマ処理装置及びプラズマ処理方法 Download PDFInfo
- Publication number
- JP2023043151A JP2023043151A JP2022134831A JP2022134831A JP2023043151A JP 2023043151 A JP2023043151 A JP 2023043151A JP 2022134831 A JP2022134831 A JP 2022134831A JP 2022134831 A JP2022134831 A JP 2022134831A JP 2023043151 A JP2023043151 A JP 2023043151A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- plasma processing
- edge ring
- waveform
- control element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】プラズマ処理における基板のエッジ領域でのチルト角度の制御性と、基板とエッジリングとの間の異常放電の少なくとも一方を改善する。【解決手段】基板にプラズマ処理を行う装置であって、チャンバと、前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、前記エッジリングに負極性の直流電圧を印加する直流電源と、前記直流電圧の波形を制御する波形制御素子と、前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する制御部と、を備える。【選択図】図2
Description
本開示は、プラズマ処理装置及びプラズマ処理方法に関する。
特許文献1には、チャンバ内に配されてウェハを載置する載置台と、載置台上においてウェハを囲むように配されるエッジリングとを備え、ウェハにプラズマ処理を施すプラズマ処理装置が開示されている。このプラズマ処理装置では、プラズマによって消耗したエッジリングに負の直流電圧を印加することで、シースの歪みを解消し、イオンをウェハの全面において垂直に入射させることを図っている。
本開示にかかる技術は、プラズマ処理における基板のエッジ領域でのチルト角度の制御性と、基板とエッジリングとの間の異常放電の少なくとも一方を改善する。
本開示の一態様は、基板にプラズマ処理を行う装置であって、チャンバと、前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、前記エッジリングに負極性の直流電圧を印加する直流電源と、前記直流電圧の波形を制御する波形制御素子と、前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する制御部と、を備える。
本開示によれば、プラズマ処理における基板のエッジ領域でのチルト角度の制御性と、基板とエッジリングとの間の異常放電の少なくとも一方を改善できる。
半導体デバイスの製造工程では、半導体ウェハ(以下、「ウェハ」という。)にプラズマ処理が行われる。プラズマ処理では、処理ガスを励起させることによりプラズマを生成し、当該プラズマによってウェハを処理する。
プラズマ処理は、プラズマ処理装置で行われる。プラズマ処理装置は、一般的に、チャンバ、ステージ、高周波(Radio Frequency:RF)電源を備える。一例では、高周波電源は、第1の高周波電源、及び第2の高周波電源を備える。第1の高周波電源は、チャンバ内のガスのプラズマを生成するために、第1の高周波電力を供給する。第2の高周波電源は、ウェハにイオンを引き込むために、バイアス用の第2の高周波電力を下部電極に供給する。チャンバの内部空間でプラズマが生成される。ステージは、チャンバ内に設けられている。ステージは、下部電極及び静電チャックを有する。一例では、静電チャック上には、当該静電チャック上に載置されたウェハを囲むようにエッジリングが配置される。エッジリングは、ウェハに対するプラズマ処理の均一性を向上させるために設けられる。
エッジリングは、プラズマ処理が実施される時間の経過に伴い、消耗し、エッジリングの厚みが減少する。エッジリングの厚みが減少すると、エッジリング及びウェハのエッジ領域の上方においてシースの形状が変化する。このようにシースの形状が変化すると、ウェハのエッジ領域におけるイオンの入射方向が鉛直方向に対して傾斜する。その結果、ウェハのエッジ領域に形成される凹部が、ウェハの厚み方向に対して傾斜する。
ウェハのエッジ領域においてウェハの厚み方向に延びる凹部を形成するためには、エッジリング及びウェハのエッジ領域の上方におけるシースの形状を制御して、ウェハのエッジ領域へのイオンの入射方向の傾きを調整する必要がある。そこで、エッジリング及びウェハのエッジ領域の上方におけるシースの形状を制御するために、例えば特許文献1では、直流電源からエッジリングに負の直流電圧を印加するように構成されたプラズマ処理装置が提案されている。
ところで、従来のプラズマ処理装置では、第1の高周波電力及び第2の高周波電力のうち一方又は双方の高周波電力をパルス状に供給する場合がある。このようなプラズマ処理では、ウェハとエッジリングとの間の電位差による放電が生じるおそれがある。このため、プラズマ処理装置は、パルス状に供給される高周波電力に同期して、エッジリングに直流電圧を印加する場合がある。
しかしながら、高周波電力をパルス状に供給する際には、高周波電力の反射(反射電力)の影響により、バイアスがすぐに立ち上がらない。このため、高周波電力に同期して、直流電圧をエッジリングに印加したとしても、ウェハとエッジリングとの間に電位差が生じて、放電が生じるリスクを十分に低減することができない場合がある。そしてその結果、ウェハがダメージを被る場合がある。
本開示にかかる技術は、基板とエッジリングとの間の放電を抑制する。以下、本実施形態にかかるプラズマ処理装置及びプラズマ処理方法について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
<プラズマ処理装置>
先ず、本実施形態にかかるプラズマ処理装置について説明する。図1は、プラズマ処理装置1の構成の概略を示す縦断面図である。図2は、エッジリング14に直流電圧を印加する電源系の説明図である。プラズマ処理装置1は、容量結合型のプラズマ処理装置である。プラズマ処理装置1では、基板としてのウェハWに対してプラズマ処理を行う。プラズマ処理は特に限定されるものではないが、例えばエッチング処理、成膜処理、拡散処理などが行われる。
先ず、本実施形態にかかるプラズマ処理装置について説明する。図1は、プラズマ処理装置1の構成の概略を示す縦断面図である。図2は、エッジリング14に直流電圧を印加する電源系の説明図である。プラズマ処理装置1は、容量結合型のプラズマ処理装置である。プラズマ処理装置1では、基板としてのウェハWに対してプラズマ処理を行う。プラズマ処理は特に限定されるものではないが、例えばエッチング処理、成膜処理、拡散処理などが行われる。
図1に示すようにプラズマ処理装置1は、略円筒形状のチャンバ10を有している。チャンバ10は、その内部においてプラズマが生成される処理空間Sを画成する。チャンバ10は、例えばアルミニウムから構成されている。チャンバ10はグランド電位に接続されている。
チャンバ10の内部には、ウェハWを載置する基板支持体としてのステージ11が収容されている。ステージ11は、下部電極12、静電チャック13、及びエッジリング14を有している。下部電極は、基台の一例である。なお、下部電極12の下面側には、例えばアルミニウムから構成される電極プレート(図示せず)が設けられていてもよい。
下部電極12は、導電性の材料、例えばアルミニウム等の金属で構成されており、略円板形状を有している。
なお、ステージ11は、静電チャック13、エッジリング14、及びウェハWのうち少なくとも1つを所望の温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、流路、又はこれらの組み合わせを含んでもよい。流路には、冷媒、伝熱ガスのような温調媒体が流れる。
一例では、下部電極12の内部に、流路15aが形成される。流路15aには、チャンバ10の外部に設けられたチラーユニット(図示せず)から入口配管15bを介して温調媒体が供給される。流路15aに供給された温調媒体は、出口流路15cを介してチラーユニットに戻るようになっている。流路15aの中に温調媒体、例えば冷却水等の冷媒を循環させることにより、静電チャック13、エッジリング14、及びウェハWを所望の温度に冷却することができる。
静電チャック13は、下部電極12上に設けられている。一例では、静電チャック13は、ウェハWとエッジリング14の両方を静電力により吸着保持可能に構成された部材である。静電チャック13は、周縁部の上面に比べて中央部の上面が高く形成されている。静電チャック13の中央部の上面は、ウェハWが載置されるウェハ載置面となり、一例では、静電チャック13の周縁部の上面は、エッジリング14が載置されるエッジリング載置面となる。
一例では、静電チャック13の内部において中央部には、ウェハWを吸着保持するための第1の電極16aが設けられている。静電チャック13の内部において周縁部には、エッジリング14を吸着保持するための第2の電極16bが設けられている。静電チャック13は、絶縁材料からなる絶縁材の間に電極16a、16bを挟んだ構成を有する。
第1の電極16aには、直流電源(図示せず)からの直流電圧が印加される。これにより生じる静電力により、静電チャック13の中央部の上面にウェハWが吸着保持される。同様に、第2の電極16bには、直流電源(図示せず)からの直流電圧が印加される。一例では、これにより生じる静電力により、静電チャック13の周縁部の上面にエッジリング14が吸着保持される。
なお、本実施形態において、第1の電極16aが設けられる静電チャック13の中央部と、第2の電極16bが設けられる周縁部とは一体となっているが、これら中央部と周縁部とは別体であってもよい。また、第1の電極16a及び第2の電極16bは、いずれも単極であってもよく、双極であってもよい。
また、本実施形態においてエッジリング14は、第2の電極16bに直流電圧を印加することで静電チャック13に静電吸着されるが、エッジリング14の保持方法はこれに限定されない。例えば、吸着シートを用いてエッジリング14を吸着保持してもよいし、エッジリング14をクランプして保持してもよい。或いは、エッジリング14の自重によりエッジリング14が保持されてもよい。
エッジリング14は、静電チャック13の中央部の上面に載置されたウェハWを囲むように配置される、環状部材である。エッジリング14は、プラズマ処理の均一性を向上させるために設けられる。このため、エッジリング14は、プラズマ処理に応じて適宜選択される材料から構成されており、導電性を有し、例えばSiやSiCから構成され得る。
以上のように構成されたステージ11は、チャンバ10の底部に設けられた略円筒形状の支持部材17に締結される。支持部材17は、例えばセラミックや石英等の絶縁体により構成される。
ステージ11の上方には、ステージ11と対向するように、シャワーヘッド20が設けられている。シャワーヘッド20は、処理空間Sに面して配置される電極板21、及び電極板21の上方に設けられる電極支持体22を有している。電極板21は、下部電極12と一対の上部電極として機能する。後述するように第1の高周波電源50が下部電極12に電気的に結合されている場合には、シャワーヘッド20は、グランド電位に接続される。なお、シャワーヘッド20は、絶縁性遮蔽部材23を介して、チャンバ10の上部(天井面)に支持されている。
電極板21には、後述のガス拡散室22aから送られる処理ガスを処理空間Sに供給するための複数のガス噴出口21aが形成されている。電極板21は、例えば、発生するジュール熱の少ない低い電気抵抗率を有する導電体又は半導体から構成される。
電極支持体22は、電極板21を着脱自在に支持する。電極支持体22は、例えばアルミニウム等の導電性材料の表面に耐プラズマ性を有する膜が形成された構成を有している。この膜は、陽極酸化処理によって形成された膜、又は、酸化イットリウムなどのセラミック製の膜であり得る。電極支持体22の内部には、ガス拡散室22aが形成されている。ガス拡散室22aからは、ガス噴出口21aに連通する複数のガス流通孔22bが形成されている。また、ガス拡散室22aには、後述するガス供給管33に接続されるガス導入孔22cが形成されている。
また、電極支持体22には、ガス拡散室22aに処理ガスを供給するガス供給源群30が、流量制御機器群31、バルブ群32、ガス供給管33、ガス導入孔22cを介して接続されている。
ガス供給源群30は、プラズマ処理に必要な複数種のガス供給源を有している。流量制御機器群31は複数の流量制御器を含み、バルブ群32は複数のバルブを含んでいる。流量制御機器群31の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。プラズマ処理装置1においては、ガス供給源群30から選択された一以上のガス供給源からの処理ガスが、流量制御機器群31、バルブ群32、ガス供給管33、ガス導入孔22cを介してガス拡散室22aに供給される。そして、ガス拡散室22aに供給された処理ガスは、ガス流通孔22b、ガス噴出口21aを介して、処理空間S内にシャワー状に分散されて供給される。
チャンバ10の底部であって、チャンバ10の内壁と支持部材17との間には、バッフルプレート40が設けられている。バッフルプレート40は、例えばアルミニウム材に酸化イットリウム等のセラミックスを被覆することにより構成される。バッフルプレート40には、複数の貫通孔が形成されている。処理空間Sは当該バッフルプレート40を介して排気口41に連通されている。排気口41には例えば真空ポンプ等の排気装置42が接続され、当該排気装置42により処理空間S内を減圧可能に構成されている。
また、チャンバ10の側壁にはウェハWの搬入出口43が形成され、当該搬入出口43はゲートバルブ44により開閉可能となっている。
プラズマ処理装置1は、第1の高周波電源50、第2の高周波電源51、及び整合器52を更に有している。第1の高周波電源50と第2の高周波電源51は、整合器52を介して下部電極12に結合されている。なお、第1の高周波電源50と第2の高周波電源51は、本開示における高周波電源を構成している。
第1の高周波電源50は、プラズマ発生用の高周波電力HFを発生して、当該高周波電力HFを下部電極12に供給する。高周波電力HFは、27MHz~100MHzの範囲内の周波数であってよく、一例においては40MHzである。第1の高周波電源50は、整合器52の第1の整合回路53を介して、下部電極12に結合されている。第1の整合回路53は、第1の高周波電源50の出力インピーダンスと負荷側(下部電極12側)の入力インピーダンスを整合させるための回路である。なお、第1の高周波電源50は、下部電極12に電気的に結合されていなくてもよく、第1の整合回路53を介して上部電極であるシャワーヘッド20に結合されていてもよい。また、第1の高周波電源50に代えて、高周波電力以外のパルス電圧を下部電極12に印加するように構成されたパルス電源を用いてもよい。このパルス電源は、後述する第2の高周波電源51に代えて用いられるパルス電源と同様である。
第2の高周波電源51は、ウェハWにイオンを引き込むための高周波電力(高周波バイアス電力)LFを発生して、当該高周波電力LFを下部電極12に供給する。高周波電力LFは、400kHz~13.56MHzの範囲内の周波数であってよく、一例においては400kHzである。第2の高周波電源51は、整合器52の第2の整合回路54を介して、下部電極12に結合されている。第2の整合回路54は、第2の高周波電源51の出力インピーダンスと負荷側(下部電極12側)の入力インピーダンスを整合させるための回路である。なお、第2の高周波電源51に代えて、高周波電力以外のパルス電圧を下部電極12に印加するように構成されたパルス電源を用いてもよい。ここで、パルス電圧とは、電圧の大きさが周期的に変化するパルス状の電圧である。パルス電源は、直流電源であってよい。パルス電源は、電源自体がパルス電圧を印加するように構成されてもよく、下流側に電圧をパルス化するデバイスを備えるように構成されてもよい。一例では、パルス電圧は、ウェハWに負の電位が生じるように下部電極12に印加される。パルス電圧は、矩形波であってもよく、三角波あってもよく、インパルスであってもよく、又はその他の波形を有していてもよい。パルス電圧の周波数(パルス周波数)は、100kHz~2MHzの範囲であってよい。上記高周波電力LF又はパルス電圧(以下、両者を総称して「バイアス電力」ともいう。)は、静電チャック13の内部に設けられたバイアス電極に供給又は印加されてもよい。また、パルス電源は、電力制御の電源に限定されず、電圧一定制御の電源が用いられる場合がある。かかる場合、後述する高周波電力RFと、電圧一定制御電源の高周波電圧は同義である。バイアス電極は、ウェハ載置面に対応する領域(第1領域)に設けられる第1バイアス電極と、エッジリング載置面に対応する領域(第2領域)に設けられる第2バイアス電極とを有してもよい。この場合、第1バイアス電極に印加又は供給されるバイアス電力(第1バイアス電力)と、第2バイアス電極に印加又は供給されるバイアス電力(第2バイアス電力)とは、独立に制御されてよい。
なお、以下の説明において、第1の高周波電源50からの高周波電力HFと第2の高周波電源51からの高周波電力LFのうち一方又は双方を、下部電極12に供給する状態を「RFオン」という場合がある。また、高周波電力HFと高周波電力LFのいずれも下部電極12に供給しない状態を「RFオフ」という場合がある。また、高周波電力HFと高周波電力LFをまとめて「高周波電力RF」という場合がある。
図1及び図2に示すように、プラズマ処理装置1は、直流(DC:Direct Current)電源60、切替ユニット61、第1のRFフィルタ62、及び第2のRFフィルタ63を更に有している。直流電源60は、経路64を介して、エッジリング14に電気的に接続されている。経路64には、切替ユニット61、第2のRFフィルタ63、及び第1のRFフィルタ62が、直流電源60側からこの順で設けられている。なお、本実施形態では、直流電源60に対して2つのRFフィルタ62、63を設けたが、RFフィルタの数はこれに限定されず、例えば1つであってもよい。
また、本実施形態では、直流電源60は、切替ユニット61、第1のRFフィルタ62、及び第2のRFフィルタ63を介して、エッジリング14に接続されていたが、エッジリング14に直流電圧を印加する電源系はこれに限定されない。例えば、直流電源60は、切替ユニット61、第2のRFフィルタ63、第1のRFフィルタ62、及び下部電極12を介して、エッジリング14に電気的に直接接続されていてもよい。
直流電源60は、エッジリング14に印加される負極性の直流電圧DCを発生する電源である。また、直流電源60は、可変直流電源であり、直流電圧DCの高低を調整可能である。直流電源60の内部には、直流電圧DCのパルスを生成するパルス生成部65が設けられている。パルス生成部65は、後述するパルス信号源80からのパルス信号に基づいて、直流電圧DCをパルス状に印加する。なお、パルス生成部65は、直流電源60と独立したデバイスとして、直流電源60の下流側に配置されてもよい。
切替ユニット61は、エッジリング14に対する直流電源60からの直流電圧DCの印加を停止可能に構成されている。具体的に切替ユニット61は、エッジリング14と、直流電源回路66又は除電回路67との接続を切り替える。なお、例えば直流電源60が2以上の直流電圧DCの出力を有する電源である場合、除電回路が内蔵される場合がある。例えば第1の直流電圧DCの出力が第2の直流電圧DCの出力より大きい場合、第1の直流電圧DCの出力から第2の直流電圧DCの出力に変化させるには、第1の直流電圧DCを出力後、除電して第2の直流電圧DCと同等まで電荷を抜いた後、第2の直流電圧DCを出力する。そのため、電源出力数によっては直流電源60の内部又は外部に、2つの直流電圧DCの出力の切り替わり時の電位差を解消する除電回路を内蔵してもよい。この除電回路は、除電回路67と兼用させることも可能である。
直流電源回路66は、直流電源60に接続され、当該直流電源60からエッジリング14に直流電圧DCを印加するための回路である。一例では、直流電源回路66は、切替素子66aとダンピング素子66bを有している。切替素子66aには、例えば電界効果トランジスタ(FET)が用いられる。但し、切替素子66aには、FET以外にも絶縁ゲート型バイポーラトランジスタ(IGBT)やリレーを用いてもよい。そして、切替素子66aをクローズした状態(オンした状態)で、エッジリング14と直流電源60が接続され、エッジリング14に直流電圧DCが印加される。一方、切替素子66aをオープンした状態(オフした状態)では、エッジリング14に直流電圧DCは印加されない。なお、以下の説明においては、切替素子66aをオンした状態を「DCオン」といい、切替素子66aをオフした状態を「DCオフ」という場合がある。また、ダンピング素子66bは、例えば抵抗やコイルなどであり、その値や位置については設計者によって自由に決めることができる。
除電回路67は、エッジリング14を除電するための回路である。一例では、除電回路67は、切替素子67aとダンピング素子67bを有している。切替素子67aには、例えば電界効果トランジスタ(FET)が用いられる。但し、切替素子67aには、FET以外にも絶縁ゲート型バイポーラトランジスタ(IGBT)やリレーを用いてもよい。そして、切替素子67aをクローズした状態(オンした状態)で、エッジリング14と除電回路67が接続され、エッジリング14の電荷が除電回路67に流れ、エッジリング14が除電される。一方、切替素子67aをオープンした状態(オフした状態)では、エッジリング14は除電されない。なお、以下の説明においては、切替素子67aをオンした状態を「除電オン」といい、切替素子67aをオフした状態を「除電オフ」という場合がある。また、ダンピング素子67bは、例えば抵抗やコイルなどであり、その値や位置については設計者によって自由に決めることができる。
第1のRFフィルタ62と第2のRFフィルタ63はそれぞれ、高周波電力RFを減衰し、直流電源60を保護するために設けられる。第1のRFフィルタ62は、例えば第1の高周波電源50からの40MHzの高周波電力RFを減衰する。第2のRFフィルタ63は、例えば第2の高周波電源51からの400kHzの高周波電力RFを減衰する。
第2のRFフィルタ63は、波形制御素子70と非波形制御素子71を有している。波形制御素子70は、直流電圧DCの波形を制御する素子である。非波形制御素子71は、直流電圧DCの波形を制御する機能以外の他の機能を有する素子であって、例えば後述するように第2のRFフィルタ63のインピーダンスを可変とするための可変素子等である。或いは非波形制御素子71は、例えば容量性素子、誘導性素子、抵抗素子、それらと同等の機能を備えた素子全般、電磁エネルギー変換器、伝送線路のいずれか、或いは複数の組み合わせ、もしくは全てであってもよい。なお、図2の例では、波形制御素子70と非波形制御素子71は直流電源60側からこの順で設けられているが、並び順は反対でもよい。これら波形制御素子70と非波形制御素子71の並び順は、当業者が適宜設計することができる。
図3A~図3Dは、第2のRFフィルタ63の内部構成の一例を示す説明図である。図3Aに示すように第2のRFフィルタ63の内部には、ホット側経路72とリターン側経路73が設けられている。ホット側経路72は、例えば直流電源60とエッジリング14を接続する経路64である。リターン側経路73は、例えばグランドに接続される筐体やシールド線、アース線等である。
波形制御素子70は、容量性素子(波形制御素子70b)、誘導性素子(波形制御素子70a)、抵抗素子(波形制御素子70b)、それらと同等の機能を備えた素子全般、電磁エネルギー変換器、伝送線路のいずれかであってもよい。また、波形制御素子70は、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器、伝送線路の複数の組み合わせであってもよいし、或いはこれら全てから構成されていてもよい。更に波形制御素子70は、図3Bに示すように例えばホット側経路72において非波形制御素子71と直列に設けられていてもよいし、図3Cに示すように例えばホット側経路72において非波形制御素子71と並列に設けられてもよい。このように波形制御素子70の数や配置は、当業者が適宜設計することができる。
波形制御素子70の定数は変更可能になっている。かかる場合、波形制御素子70は、例えばコイル(インダクタ)又はコンデンサ(キャパシタ)のいずれかであってもよい。また、コイル、コンデンサに限らず、電圧や電流によって定数を可変できる素子(例えばダイオード等)であればどのようなものであっても同様の機能を達成できる。この波形制御素子70の定数が可変であることにより、後述するように波形制御素子70の定数を調整して、直流電圧DCの波形を制御することができる。なお、波形制御素子70自体の定数が可変である必要はなく、図3Dに示すように切替回路74を用いて固定値の定数を備える波形制御素子70の組み合わせを切り替えることで、波形制御素子70の定数を調整してもよい。かかる場合、第2のRFフィルタ63の内部には、定数の異なる波形制御素子70が複数設けられる。
第2のRFフィルタ63は、インピーダンスを変更可能に構成されてもよい。すなわち、第2のRFフィルタ63の非波形制御素子71を可変素子とすることで、インピーダンスが可変になっていてもよい。非波形制御素子71は、例えばコイル(インダクタ)又はコンデンサ(キャパシタ)のいずれかであってもよい。また、コイル、コンデンサに限らず、電圧や電流によって定数を可変できる素子(例えばダイオード等)など可変インピーダンス素子であればどのようなものであっても同様の機能を達成できる。非波形制御素子71の数や位置も、当業者が適宜設計することができる。更に、素子自体が可変である必要はなく、例えば、インピーダンスが固定値の素子を複数備え、切替回路を用いて固定値の素子の組み合わせを切り替えることでインピーダンスを可変してもよい。なお、この第2のRFフィルタ63及び上記第1のRFフィルタ62の回路構成はそれぞれ、当業者が適宜設計することができる。
なお、本実施形態では、第2のRFフィルタ63の内部において、既存の第2のRFフィルタ63の構成に対して、波形制御素子70を新たに設ける。かかる場合、波形制御素子70の設計の自由度は高い。一方、第2のRFフィルタ63の内部に既存の非波形制御素子71の定数を変更することで、波形制御素子70として機能させてもよい。かかる場合、波形制御素子70は、直流電圧DCの波形を制御する機能以外の他の機能を有する。例えば波形制御素子70は、高周波電力RFを減衰する機能や、インピーダンス制御による後述のチルト角度を調整する機能を有する。なお、これら各々の機能は独立させることが望ましく、その場合は、回路定数を調整し、波形制御には効果あるが、インピーダンス調整には効果がないようにするなどの設計が必要となる。これら各々の機能に対する影響度や機能の分離、独立は、当業者が任意に設計することができる。そしてかかる場合、波形制御素子70を新設しない分、設備コストを低廉化することができる。
また、本実施形態では、第2のRFフィルタ63の内部に波形制御素子70を設けたが、第1のRFフィルタ62の内部に波形制御素子70を設けてもよい。或いは、波形制御素子70が複数設けられる場合、第2のRFフィルタ63と第1のRFフィルタ62のそれぞれに波形制御素子70を設けてもよい。
図1に示すように、プラズマ処理装置1は、パルス信号源80を更に有している。パルス信号源80は、第1の高周波電源50、第2の高周波電源51、及び直流電源60(パルス生成部65)に、パルス信号、すなわちパルスタイミングを制御する信号を発信する。第1の高周波電源50と第2の高周波電源51のそれぞれでは、パルス信号に基づいて、高周波電力HFと高周波電力LFをパルス状に供給する。また、直流電源60では、パルス信号に基づいて、直流電圧DCをパルス状に印加する。そして、パルス信号源80では、高周波電力HF及び高周波電力LFと、直流電圧DCとの同期タイミングを制御することができる。なお、このパルス信号源は、第1の高周波電源50、第2の高周波電源51、直流電源60のそれぞれに内蔵されていてもよい。
プラズマ処理装置1は、エッジリング14の自己バイアス電圧(又は、下部電極12もしくはウェハWの自己バイアス電圧)を測定する測定器(図示せず)を更に有している。なお、測定器の構成は、当業者が適宜設計することができる。
以上のプラズマ処理装置1には、制御部100が設けられている。制御部100は、例えばCPUやメモリ等を備えたコンピュータであり、プログラム格納部(図示せず)を有している。プログラム格納部には、プラズマ処理装置1におけるプラズマ処理を制御するプログラムが格納されている。なお、上記プログラムは、コンピュータに読み取り可能な記憶媒体に記録されていたものであって、当該記憶媒体から制御部100にインストールされたものであってもよい。
<プラズマ処理方法>
次に、以上のように構成されたプラズマ処理装置1を用いて行われるプラズマ処理について説明する。
次に、以上のように構成されたプラズマ処理装置1を用いて行われるプラズマ処理について説明する。
先ず、チャンバ10の内部にウェハWを搬入し、静電チャック13上にウェハWを載置する。その後、静電チャック13の第1の電極16aに直流電圧を印加することにより、ウェハWはクーロン力によって静電チャック13に静電吸着され、保持される。また、ウェハWの搬入後、排気装置42によってチャンバ10の内部を所望の真空度まで減圧する。
次に、ガス供給源群30からシャワーヘッド20を介して処理空間Sに処理ガスを供給する。また、第1の高周波電源50によりプラズマ生成用の高周波電力HFを下部電極12に供給し、処理ガスを励起させて、プラズマを生成する。この際、第2の高周波電源51によりイオン引き込み用の高周波電力LFを供給してもよい。そして、生成されたプラズマの作用によって、ウェハWにプラズマ処理が施される。
プラズマ処理を終了する際には、先ず、第1の高周波電源50からの高周波電力HFの供給及びガス供給源群30による処理ガスの供給を停止する。また、プラズマ処理中に高周波電力LFを供給していた場合には、当該高周波電力LFの供給も停止する。次いで、ウェハWの裏面への伝熱ガスの供給を停止し、静電チャック13によるウェハWの吸着保持を停止する。
その後、チャンバ10からウェハWを搬出して、ウェハWに対する一連のプラズマ処理が終了する。
なお、プラズマ処理においては、第1の高周波電源50からの高周波電力HFを使用せず、第2の高周波電源51からの高周波電力LFのみを用いて、プラズマを生成する場合もある。
<チルト角度制御方法>
次に、上述したプラズマ処理において、チルト角度を制御する方法について説明する。チルト角度は、ウェハWのエッジ領域において、プラズマ処理により形成される凹部のウェハWの厚み方向に対する傾き(角度)である。チルト角度は、ウェハWのエッジ領域へのイオンの入射方向の鉛直方向に対する傾きとほぼ同様の角度となる。なお、以下の説明では、ウェハWの厚み方向に対して内側(中心側)の方向をインナー側といい、ウェハWの厚み方向に対して外側の方向をアウター側という。
次に、上述したプラズマ処理において、チルト角度を制御する方法について説明する。チルト角度は、ウェハWのエッジ領域において、プラズマ処理により形成される凹部のウェハWの厚み方向に対する傾き(角度)である。チルト角度は、ウェハWのエッジ領域へのイオンの入射方向の鉛直方向に対する傾きとほぼ同様の角度となる。なお、以下の説明では、ウェハWの厚み方向に対して内側(中心側)の方向をインナー側といい、ウェハWの厚み方向に対して外側の方向をアウター側という。
図4は、エッジリングの消耗によるシースの形状の変化及びイオンの入射方向の傾きの発生を示す説明図である。図4(a)において実線で示されるエッジリング14は、その消耗がない状態のエッジリング14を示している。点線で示されるエッジリング14は、その消耗が生じて厚みが減少したエッジリング14を示している。また、図4(a)において実線で示されるシースSHは、エッジリング14が消耗していない状態にあるときの、シースSHの形状を表している。点線で示されるシースSHは、エッジリング14が消耗した状態にあるときの、シースSHの形状を表している。更に、図4(a)において矢印は、エッジリング14が消耗した状態にあるときの、イオンの入射方向を示している。
図4(a)に示すように一例においては、エッジリング14が消耗していない状態にある場合、シースSHの形状は、ウェハW及びエッジリング14の上方においてフラットに保たれている。したがって、ウェハWの全面に略垂直な方向(鉛直方向)にイオンが入射する。したがって、チルト角度は0(ゼロ)度となる。
一方、エッジリング14が消耗し、その厚みが減少すると、ウェハWのエッジ領域及びエッジリング14の上方において、シースSHの厚みが小さくなり、当該シースSHの形状が下方凸形状に変化する。その結果、ウェハWのエッジ領域に対するイオンの入射方向が鉛直方向に対して傾斜する。以下の説明では、図4(b)に示すようにイオンの入射方向が鉛直方向対して内側に角度θ1だけ傾斜した場合に、プラズマ処理により形成される凹部がインナー側に角度θ1だけ傾斜する現象を、インナーチルト(Inner Tilt)という。インナーチルトが発生する原因は、上述したエッジリング14の消耗に限定されない。例えば、エッジリング14に発生する電圧がウェハW側の電圧に比べて低い場合には、初期状態でインナーチルトとなる。また例えば、エッジリング14の初期状態において意図的にインナーチルトとなるように調整し、後述する直流電源60の調整によりチルト角度を補正する場合もある。
なお、図5に示すように、ウェハWの中央領域に対し、ウェハWのエッジ領域及びエッジリング14の上方において、シースSHの厚みが大きくなり、当該シースSHの形状が上方凸形状になる場合もあり得る。例えば、エッジリング14に発生する電圧が高い場合、シースSHの形状が上方凸形状になり得る。図5(a)において矢印は、イオンの入射方向を示している。以下の説明においては、図5(b)に示すようにイオンの入射方向が鉛直方向に対して外側に角度θ2だけ傾斜した場合に、プラズマ処理により形成される凹部がアウター側に角度θ2だけ傾斜する現象を、アウターチルト(Outer Tilt)という。
本実施形態のプラズマ処理装置1では、チルト角度を制御する。具体的に、チルト角度の制御は、直流電源60からの直流電圧DCと、第2のRFフィルタ63のインピーダンスとを調整して、イオンの入射角度を制御することにより行う。この場合、直流電圧DCの波形を制御する波形制御素子70と、インピーダンスを可変とするための非波形制御素子71は独立している、或いは機能が分離されている。波形制御素子70と非波形制御素子71は別々の素子である必要はないが、これらの機能は分離されている必要があり、そのための回路構成は、当業者が任意に設計することができる。
[直流電圧の調整]
先ず、直流電源60からの直流電圧DCの調整について説明する。直流電源60では、エッジリング14に印加する直流電圧DCが、自己バイアス電圧Vdc(以下、「バイアス電圧Vdc」という場合がある。)の絶対値と設定値ΔVの和をその絶対値として有する負極性の電圧、すなわち、-(|Vdc|+ΔV)に設定される。バイアス電圧Vdcは、ウェハWの自己バイアス電圧であり、一方又は双方の高周波電力RFが供給されており、且つ、直流電源60からの直流電圧DCが下部電極12に印加されていないときの下部電極12の自己バイアス電圧である。設定値ΔVは、制御部100によって与えられる。
先ず、直流電源60からの直流電圧DCの調整について説明する。直流電源60では、エッジリング14に印加する直流電圧DCが、自己バイアス電圧Vdc(以下、「バイアス電圧Vdc」という場合がある。)の絶対値と設定値ΔVの和をその絶対値として有する負極性の電圧、すなわち、-(|Vdc|+ΔV)に設定される。バイアス電圧Vdcは、ウェハWの自己バイアス電圧であり、一方又は双方の高周波電力RFが供給されており、且つ、直流電源60からの直流電圧DCが下部電極12に印加されていないときの下部電極12の自己バイアス電圧である。設定値ΔVは、制御部100によって与えられる。
制御部100は、予め定められた関数又はテーブルを用いて、エッジリング14の消耗量(エッジリング14の厚みの初期値からの減少量)とプラズマ処理のプロセス条件(例えば処理時間)から推定されるエッジリング14の消耗量から、設定値ΔVを特定する。すなわち、制御部100は、エッジリング14の消耗量とバイアス電圧を上記関数に入力するか、エッジリング14の消耗量とバイアス電圧を用いて上記テーブルを参照することにより、設定値ΔVを決定する。
制御部100は、設定値ΔVの決定において、エッジリング14の初期の厚みと、例えばレーザ測定器やカメラなどの測定器を用いて実測されたエッジリング14の厚みとの差を、エッジリング14の消耗量として用いてもよい。また、例えば質量計などの測定器によって測定されたエッジリング14の質量の変化から、エッジリング14の消耗量を推定してもよい。或いは、制御部100は、設定値ΔVの決定のために、予め定められた別の関数又はテーブルを用いて、特定のパラメータから、エッジリング14の消耗量を推定してもよい。この特定のパラメータは、バイアス電圧Vdc、高周波電力HF又は高周波電力LFの波高値Vpp、負荷インピーダンス、エッジリング14又はエッジリング14の周辺の電気的特性等のうちのいずれかであり得る。エッジリング14又はエッジリング14の周辺の電気特性は、エッジリング14又はエッジリング14の周辺の任意の箇所の電圧、電流値、エッジリング14を含む抵抗値等のうちいずれかであり得る。別の関数又はテーブルは、特定のパラメータとエッジリング14の消耗量の関係を定めるように予め定められている。エッジリング14の消耗量を推定するために、実際のプラズマ処理の実行前又はプラズマ処理装置1のメンテナンス時に、消耗量を推定するための測定条件、すなわち、高周波電力HF、高周波電力LF、処理空間S内の圧力、及び、処理空間Sに供給される処理ガスの流量等の設定の下で、プラズマ処理装置1が動作される。そして、上記特定のパラメータが取得され、この当該特定のパラメータを上記別の関数に入力することにより、或いは、当該特定のパラメータを用いて上記テーブルを参照することにより、エッジリング14の消耗量が特定される。
プラズマ処理装置1では、プラズマ処理中、すなわち、高周波電力HF及び高周波電力LFのうち一方又は双方の高周波電力RFが供給される期間において、直流電源60からエッジリング14に直流電圧DCが印加される。これにより、エッジリング14及びウェハWのエッジ領域の上方におけるシースの形状が制御されて、ウェハWのエッジ領域へのイオンの入射方向の傾きが低減され、チルト角度が制御される。その結果、ウェハWの全領域にわたって、当該ウェハWの厚み方向に略平行な凹部が形成される。
より詳細には、プラズマ処理中、測定器(図示せず)によってバイアス電圧Vdcが測定される。また、直流電源60からエッジリング14に直流電圧DCが印加される。エッジリング14に印加される直流電圧DCの値は、上述したように-(|Vdc|+ΔV)である。|Vdc|は、直前に測定器によって取得されたバイアス電圧Vdcの測定値の絶対値であり、ΔVは制御部100によって決定された設定値である。このようにプラズマ処理中に測定されたバイアス電圧Vdcからエッジリング14に印加される直流電圧DCが決定される。そうすると、バイアス電圧Vdcに変化が生じても、直流電源60によって発生される直流電圧DCが補正され、チルト角度が適切に補正される。
[インピーダンスの調整]
次に、第2のRFフィルタ63のインピーダンスの調整について説明する。
次に、第2のRFフィルタ63のインピーダンスの調整について説明する。
図6は、直流電源60からの直流電圧DC、第2のRFフィルタ63のインピーダンス、及びチルト角度の補正角度(以下、「チルト補正角度」という。)の関係を示す説明図である。図6の縦軸はチルト補正角度を示し、横軸は直流電源60からの直流電圧DCを示している。図6に示すように、直流電源60からの直流電圧DCの絶対値を高くすると、チルト補正角度は大きくなる。また、第2のRFフィルタ63のインピーダンスを調整することでも、チルト補正角度は大きくなる。すなわち、このようにインピーダンスを調整することにより、直流電圧DCとチルト補正角度との相関を、チルト補正角度が大きくなる側にオフセットすることができる。
図4に示したように、例えばエッジリング14が消耗すると、イオンの入射角度が鉛直方向に対して内側に傾き、インナーチルトになる。そこで、図6に示したように直流電源60からの直流電圧DCの絶対値を高くすると、チルト補正角度が大きくなり、インナー側に傾斜したチルト角度をアウター側に変化させて、当該チルト角度を0(ゼロ)度に補正することができる。しかしながら、直流電圧DCの絶対値を高くし過ぎると、ウェハWとエッジリング14との間で放電が生じる。したがって、エッジリング14に印加できる直流電圧DCには制限があり、直流電圧DCの調整だけでチルト角度を制御しようとしても、その制御範囲には限界がある。
そこで、図6に示したように、第2のRFフィルタ63のインピーダンスを調整して、直流電圧DCとチルト補正角度との相関を、チルト補正角度が大きくなる側にオフセットする。かかる場合、再度、直流電源60からの直流電圧DCの絶対値を高くして、チルト補正角度を目標角度θ3に調整し、チルト角度を補正する(0に戻す)ことができる。したがって、本実施形態によれば、インピーダンスを調整することで、直流電圧DCの調整範囲を変更することなく、チルト角度の制御範囲を大きくすることができる。
なお、本実施形態では、直流電源60からの直流電圧DCと第2のRFフィルタ63のインピーダンスとを調整してチルト角度を制御したが、直流電圧DCのみでチルト角度を制御してもよい。
<直流電圧の波形制御方法>
ここで、上述したようにチルト角度を制御するため、直流電源60からエッジリング14に印加する直流電圧DCを調整し、ウェハWとエッジリング14との間に電位差である設定値ΔVを設ける。この際、例えば直流電圧DCを印加するタイミングがずれて意図しない電位差が生じると、ウェハWとエッジリング14との間で放電が生じるおそれがある。そしてその結果、ウェハWがダメージを被る場合がある。
ここで、上述したようにチルト角度を制御するため、直流電源60からエッジリング14に印加する直流電圧DCを調整し、ウェハWとエッジリング14との間に電位差である設定値ΔVを設ける。この際、例えば直流電圧DCを印加するタイミングがずれて意図しない電位差が生じると、ウェハWとエッジリング14との間で放電が生じるおそれがある。そしてその結果、ウェハWがダメージを被る場合がある。
そこで、本実施形態では、波形制御素子70の定数を調整して、直流電圧DCの波形を制御し、直流電圧DCが所望の値、すなわち、バイアス電圧Vdcの絶対値と設定値ΔVの和をその絶対値として有する負極性の電圧(=-(|Vdc|+ΔV))に到達するまでの時間を制御することで、エッジリング14においてウェハWの電位変化への追従性を持たせる。
図7は、高周波電力RFと直流電圧DCの経時変化を示す説明図である。図7中の上グラフの縦軸は高周波電力RFであり、横軸は時間tである。図7中の下グラフの縦軸は直流電圧DCであり、横軸は時間tである。図7中の下グラフにおいて、実線の「Bias Voltage」は高周波電力RFによって発生するバイアス電圧を示す。点線の「Controlled Waveform」は、本実施形態において波形制御素子70の定数を調整し、波形制御を行った直流電圧DCを示す。一点鎖線の「Non-Controlled Waveform」は、本実施形態の比較例として、従来において波形制御を行っていない場合の直流電圧DCを示す。
(ステップS1)
ステップS1は、エッジリング14の除電を行うステップである。ステップS1では、直流電源回路66の切替素子66aをオープンにし(DCオフ)、除電回路67の切替素子67aをクローズする(除電オン)。そうすると、エッジリング14と除電回路67が接続され、エッジリング14の電荷が除電回路67を介して除去される。このステップS1では、下部電極12への高周波電力RFの供給は停止されている(RFオフ)。なお、ステップS1のエッジリング14の除電処理は省略される場合もある。
ステップS1は、エッジリング14の除電を行うステップである。ステップS1では、直流電源回路66の切替素子66aをオープンにし(DCオフ)、除電回路67の切替素子67aをクローズする(除電オン)。そうすると、エッジリング14と除電回路67が接続され、エッジリング14の電荷が除電回路67を介して除去される。このステップS1では、下部電極12への高周波電力RFの供給は停止されている(RFオフ)。なお、ステップS1のエッジリング14の除電処理は省略される場合もある。
(ステップS2)
ステップS2は、下部電極12に高周波電力RFを供給し(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン)、当該直流電圧DCを所望の値、すなわち-(|Vdc|+ΔV)まで上昇させるステップである。ステップS2では、直流電源回路66の切替素子66aをクローズし(DCオン)、除電回路67の切替素子67aをオープンにする(除電オフ)。
ステップS2は、下部電極12に高周波電力RFを供給し(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン)、当該直流電圧DCを所望の値、すなわち-(|Vdc|+ΔV)まで上昇させるステップである。ステップS2では、直流電源回路66の切替素子66aをクローズし(DCオン)、除電回路67の切替素子67aをオープンにする(除電オフ)。
ステップS2では、RFオンすると、高周波電力RFの反射が発生して下部電極12に供給される高周波電力RFは緩やかに上昇する。このため、実線の「Bias Voltage」に示すように高周波電力RFによって発生するバイアス電圧、すなわちウェハWに発生する電位も、RFオンのタイミングに対して緩やかにゆっくりと上昇する。これに対して、一点鎖線の「Non-Controlled Waveform」に示すように直流電源60は通常立ち上がりが速く、直流電圧DCは急激に上昇する。そうすると、エッジリング14の電位は直流電源60の電位に追従して同じになり、急激に上昇する。このため、ウェハWとエッジリング14との間において、意図しているものより大きい電位差が生じて、ウェハWとエッジリング14との間で放電が生じるおそれがある。
そこで、本実施形態では、波形制御素子70の定数を調整して、直流電圧DCの波形を制御する。具体的には、直流電圧DCの印加を開始した際(DCオン)、点線の「Non-Controlled Waveform」に示すように直流電圧DCの上昇速度が、実線の「Bias Voltage」の上昇速度と同じになるように、波形制御素子70の定数を調整する。なお、上昇速度は図7中のグラフの傾きである。かかる場合、バイアス電圧(ウェハWの電位)と直流電圧DC(エッジリング14の電位)との間の電位差を抑制する。そして、この電位差を予め定められた閾値以内に収めることで、ウェハWとエッジリング14との間の放電を抑制することができる。
また本実施形態では、直流電圧DCが-(|Vdc|+ΔV)の定常状態になって、当該直流電圧DCがエッジリング14に印加される印加時間が最大となるように、波形制御素子70の定数を調整する。印加時間の最大値は、高周波電力RFを供給する(RFオン)の時間と同じである。かかる場合、後述のステップS3のプラズマ処理を行う時間を最大にでき、当該プラズマ処理を効率よく行うことができる。
(ステップS3)
ステップS3は、下部電極12に高周波電力RFを供給しつつ(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン、除電オフ)、ウェハWにプラズマ処理を行うステップである。この際、直流電圧DCは、-(|Vdc|+ΔV)の定常状態に維持される。
ステップS3は、下部電極12に高周波電力RFを供給しつつ(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン、除電オフ)、ウェハWにプラズマ処理を行うステップである。この際、直流電圧DCは、-(|Vdc|+ΔV)の定常状態に維持される。
(ステップS4)
ステップS4は、下部電極12への高周波電力RFの供給を停止し(RFオフ)、エッジリング14への直流電圧DCの印加を停止し(DCオフ)、当該直流電圧DCを所望の値まで下降させるステップである。この際、エッジリング14を除電する(除電オン)。ステップS4では、直流電源回路66の切替素子66aをオープンにし、除電回路67の切替素子67aをクローズする(除電オン)。
ステップS4は、下部電極12への高周波電力RFの供給を停止し(RFオフ)、エッジリング14への直流電圧DCの印加を停止し(DCオフ)、当該直流電圧DCを所望の値まで下降させるステップである。この際、エッジリング14を除電する(除電オン)。ステップS4では、直流電源回路66の切替素子66aをオープンにし、除電回路67の切替素子67aをクローズする(除電オン)。
ステップS4では、RFオフすると、ハード(装置)やプラズマの時定数で緩やかに除電されるため、実線の「Bias Voltage」に示すようにバイアス電圧、すなわちウェハWの電位は緩やかにゆっくりと下降する。これに対して、一点鎖線の「Non-Controlled Waveform」に示すように直流電圧DCは急激に下降し、エッジリング14の電位も急激に下降する。このため、ウェハWとエッジリング14との間において、意図しているものより大きい電位差が生じて、ウェハWとエッジリング14との間で放電が生じるおそれがある。
そこで、本実施形態では、波形制御素子70の定数を調整して、直流電圧DCの波形を制御する。具体的には、除電回路67の切替素子67aをクローズした際(除電オン)、バイアス電圧と直流電圧DCの電位差が近づくように、波形制御素子70の定数を調整する。なおこの際、事前にバイアス電圧を計測してもよいし、或いは計算された時定数等から決定してもよい。かかる場合、バイアス電圧(ウェハWの電位)と直流電圧DC(エッジリング14の電位)との間の電位差を抑制することができる。そして、この電位差を予め定められた閾値以内に収めることで、ウェハWとエッジリング14との間の放電を抑制することができる。
なお、切替ユニット61に除電回路67がない場合、切替ユニット61をオープンするか、或いは直流電圧DCの印加を停止した(DCオフ)場合、プラズマ電位と追従し、バイアス電圧(ウェハWの電位)と直流電圧DC(エッジリング14の電位)との間の電位差を抑制することができる。また、別の例として、直流電源60が2以上の直流電圧DCの出力を有する電源である場合であって、DCオンで印加した第1の直流電圧DCと異なる第2の直流電圧DCに切り替える場合、当該第2の直流電圧DCに切り替える速度に対して制御が行われる。
本実施形態によれば、RFオンとRFオフのいずれにおいても、波形制御素子70の定数を調整して、直流電圧DCの波形を制御することで、ウェハWとエッジリング14との間の電位差を抑制することができる。
ここで、波形制御素子70の最適化を行う際の条件について説明する。波形制御素子70の定数は、プロセス処理前に事前に定数を変動させて、最適な定数を決定しておいてもよい。
具体的には、以下の5つの条件をすべて満たすように波形制御素子70を最適化してもよいし、仕様に応じて5つの条件のいずれか又は複数を満たすように波形制御素子70を最適化してもよい。
(1)1つ目の条件は、上述したように直流電圧DCの上昇速度をバイアス電圧の上昇速度と同じにしつつ、直流電圧DCの印加時間を最大にすることである。この条件を達成するように、波形制御素子70の定数や、使用する波形制御素子70の構成等を最適化する。
(2)2つ目の条件は、新たに波形制御素子70を追加することでウェハWとエッジリング14との電位差による放電(アーキング)が生じた際に、アーキング規模が大きくならないことである。この条件を達成するように、波形制御素子70の定数の最適化や、特定の波形制御素子70を採用すること、或いは特定の波形制御素子70の組み合わせを採用すること等を行う。
(3)3つ目の条件は、直流電源60の電力消費量が大きくならないことである。この条件を達成するように、波形制御素子70の定数の最適化や、特定の波形制御素子70のみで構成すること等を行う。
(4)4つ目の条件は、既存の素子との兼ね合いである。例えば、本実施形態において第2のRFフィルタ63の内部に既存の非波形制御素子71がある場合、この非波形制御素子71の定数を考慮したうえで、波形制御素子70の定数を最適化する。
(5)5つ目の条件は、高周波電力RFの影響を抑制することである。例えば、本実施形態のように第2のRFフィルタ63の内部に波形制御素子70を設ける場合、第2のRFフィルタ63による高周波電力RFを減衰する機能を損なわない範囲で、波形制御素子70の定数や、使用する波形制御素子70の構成等を最適化する。
(1)1つ目の条件は、上述したように直流電圧DCの上昇速度をバイアス電圧の上昇速度と同じにしつつ、直流電圧DCの印加時間を最大にすることである。この条件を達成するように、波形制御素子70の定数や、使用する波形制御素子70の構成等を最適化する。
(2)2つ目の条件は、新たに波形制御素子70を追加することでウェハWとエッジリング14との電位差による放電(アーキング)が生じた際に、アーキング規模が大きくならないことである。この条件を達成するように、波形制御素子70の定数の最適化や、特定の波形制御素子70を採用すること、或いは特定の波形制御素子70の組み合わせを採用すること等を行う。
(3)3つ目の条件は、直流電源60の電力消費量が大きくならないことである。この条件を達成するように、波形制御素子70の定数の最適化や、特定の波形制御素子70のみで構成すること等を行う。
(4)4つ目の条件は、既存の素子との兼ね合いである。例えば、本実施形態において第2のRFフィルタ63の内部に既存の非波形制御素子71がある場合、この非波形制御素子71の定数を考慮したうえで、波形制御素子70の定数を最適化する。
(5)5つ目の条件は、高周波電力RFの影響を抑制することである。例えば、本実施形態のように第2のRFフィルタ63の内部に波形制御素子70を設ける場合、第2のRFフィルタ63による高周波電力RFを減衰する機能を損なわない範囲で、波形制御素子70の定数や、使用する波形制御素子70の構成等を最適化する。
また、本実施形態のように波形制御素子70の定数を可変とする場合、高周波電力RFや直流電圧DCのパルス周波数毎に波形制御素子70の定数を最適化することができる。かかる場合、波形制御素子70の定数を任意のタイミングで変更してもよい。
また、波形制御素子70の定数をフィードバック制御してもよい。例えば、高周波電力RFや直流電圧DCのパルス周波数毎に波形制御素子70の定数を変更する場合、高周波電力RFや直流電圧DCのパルス周波数を測定し、当該測定結果に基づいて波形制御素子70の定数を調整してもよい。また例えば、波形制御素子70と共に、直流電圧DCの波形に関して電圧と電流をモニターする測定器(図示せず)を設けて、当該測定器の測定結果に基づいて、直流電圧DCが任意の波形形状や値となるように波形制御素子70の定数を調整してもよい。また例えば、直流電源60のモニター機能を使用して直流電圧DCの波形を測定し、当該結果に基づいて波形制御素子70の定数を調整してもよい。更に例えば、第2のRFフィルタ63に波形形状を測定するセンサを設け、当該センサの測定結果(波形形状)に基づいて波形制御素子70の定数を調整してもよい。
<波形制御素子の他の実施形態>
以上の実施形態では、第2のRFフィルタ63の内部に波形制御素子70を設けたが、波形制御素子70の設置位置はこれに限定されず、直流電源60とエッジリング14との間において当業者が適宜設計することができる。以下、波形制御素子70の他の実施形態について説明する。
以上の実施形態では、第2のRFフィルタ63の内部に波形制御素子70を設けたが、波形制御素子70の設置位置はこれに限定されず、直流電源60とエッジリング14との間において当業者が適宜設計することができる。以下、波形制御素子70の他の実施形態について説明する。
図8に示すように波形制御素子70は、直流電源60の内部に設けられていてもよい。波形制御素子70は、パルス生成部65よりエッジリング14側に設けられる。また、例えば切替ユニット61を省略し、当該切替ユニット61に相当する切替回路(図示せず)が直流電源60の内部に設けられている場合、波形制御素子70は、切替回路よりエッジリング14側に設けられる。かかる場合、図3A~図3Dに示したように、波形制御素子70の数や配置は当業者が適宜設計することができる。また、波形制御素子70は直流電源60の内部の既存の素子に対して新たに設けてもよいし、既存の素子の定数を変更して波形制御素子70として機能させてもよい。
図9に示すように波形制御素子70は、切替ユニット61の内部に設けられていてもよい。かかる場合、図3A~図3Dに示したように、波形制御素子70の数や配置は当業者が適宜設計することができる。また、波形制御素子70は切替ユニット61の既存の素子、すなわちダンピング素子66b、67bに対して新たに設けてもよい。或いは、既存のダンピング素子66b、67bの定数を変更することで、波形制御素子70として機能させてもよい。更には、切替ユニット61にダンピング素子を新たに追加し、当該追加したダンピング素子の定数を変更することで、波形制御素子70として機能させてもよい。
図10に示すように波形制御素子70は、直流電源60とエッジリング14を電気的に接続する経路64に設けられていてもよい。但し、高周波電力RFの影響を鑑みると、波形制御素子70は、直流電源60と第2のRFフィルタ63を接続する経路64、又は第2のRFフィルタ63と第1のRFフィルタ62を接続する経路64に設けるのが好ましい。
<直流電圧の波形制御方法の他の実施形態>
以上の実施形態では、RFオン時とRFオフ時において波形制御素子70の定数を調整して、直流電圧DCの波形を制御したが、この波形制御に加えて、直流電源60側のパルスタイミングに対する遅延時間(Dead Time)機能を応用して利用してもよい。かかる場合、遅延時間を設けることで、直流電源60の出力端において浮遊電位状態を形成し、エッジリング14においてウェハWの電位変化への追従性を持たせる。
以上の実施形態では、RFオン時とRFオフ時において波形制御素子70の定数を調整して、直流電圧DCの波形を制御したが、この波形制御に加えて、直流電源60側のパルスタイミングに対する遅延時間(Dead Time)機能を応用して利用してもよい。かかる場合、遅延時間を設けることで、直流電源60の出力端において浮遊電位状態を形成し、エッジリング14においてウェハWの電位変化への追従性を持たせる。
なお、切替ユニット61が通常備える遅延時間機能は、直流電源回路66と除電回路67が切り替わる際に、これら2つの回路が同時にオンにならないように、一方の回路への切り替わりに遅延を持たせる機能である。2つの回路が同時にオンすると、短絡が生じるため、このような遅延時間機能が設けられている。高周波電力RFをパルス状に供給する際、パルス信号はパルス信号源80から発信され、第1の高周波電源50、第2の高周波電源51、及び直流電源60において同期信号として使用される。上記遅延時間機能は、このパルス信号に対して遅延時間を設ける。そしてこの遅延時間中、直流電源60はオン状態でもオフ状態でもなく、不定状態となる。なお、以下の説明においては、通常の遅延時間を「遅延時間Dо」と称し、本実施形態の遅延時間を「遅延時間Dt」と称する場合がある。
図11は、高周波電力RFと直流電圧DCの経時変化を示す説明図である。図11は、図7と同様のグラフである。図11中の下グラフにおいて、実線の「Bias Voltage」は高周波電力RFによって発生するバイアス電圧を示す。点線の「Controlled Waveform」は、本実施形態において波形制御素子70の定数を調整し、波形制御を行った直流電圧DCを示す。一点鎖線の「Non-Controlled Waveform」は、本実施形態の比較例として、従来において波形制御を行っていない場合の直流電圧DCを示す。
(ステップT1)
ステップT1は、エッジリング14の除電を行うステップである。このステップT1の除電処理は、上記ステップS1と同様である。また、ステップT1のエッジリング14の除電処理は省略される場合もある。
ステップT1は、エッジリング14の除電を行うステップである。このステップT1の除電処理は、上記ステップS1と同様である。また、ステップT1のエッジリング14の除電処理は省略される場合もある。
(ステップT2)
ステップT2は、下部電極12に高周波電力RFを供給した後(RFオン)、エッジリング14に直流電圧DCを印加する(DCオン)までの間、すなわち第1の遅延時間Dt1のステップである。ステップT2では、直流電源回路66の切替素子66aをオープンに維持しつつ(DCオフ)、除電回路67の切替素子67aをオープンにする(除電オフ)。すなわち、エッジリング14を直流電源回路66と除電回路67の両方に接続しない状態とする。
ステップT2は、下部電極12に高周波電力RFを供給した後(RFオン)、エッジリング14に直流電圧DCを印加する(DCオン)までの間、すなわち第1の遅延時間Dt1のステップである。ステップT2では、直流電源回路66の切替素子66aをオープンに維持しつつ(DCオフ)、除電回路67の切替素子67aをオープンにする(除電オフ)。すなわち、エッジリング14を直流電源回路66と除電回路67の両方に接続しない状態とする。
ここで、通常の切替ユニット61が備える遅延時間Dоの場合、直流電源60はオン状態でもオフ状態でもない不定状態であるため、遅延時間Dоはできるだけ短くするのが好ましい。これに対して、ステップT2の第1の遅延時間Dt1では、直流電源回路66の切替素子66aをオープンしつつ、除電回路67の切替素子67aをオープンの状態としておくことで、不定状態の際に直流電源60の出力端を浮遊電位にする。すなわち、直流電源回路66と除電回路67を両方使用しないアイドル状態を設定しておくことで、第1の遅延時間Dt1の間、直流電源60の出力端は浮遊電位となる。この浮遊電位状態では、エッジリング14の電位は、ウェハWの電位に追従して緩やかに上昇する。したがって、第1の遅延時間Dt1が経過した時点では、ウェハWとエッジリング14との間の電位差は小さくなる。
(ステップT3)
ステップT3は、下部電極12に高周波電力RFを供給した状態で(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン)、当該直流電圧DCを所望の値、すなわち-(|Vdc|+ΔV)まで上昇させるステップである。ステップT3では、直流電源回路66の切替素子66aをクローズし(DCオン)、除電回路67の切替素子67aをオープンにする(除電オフ)。
ステップT3は、下部電極12に高周波電力RFを供給した状態で(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン)、当該直流電圧DCを所望の値、すなわち-(|Vdc|+ΔV)まで上昇させるステップである。ステップT3では、直流電源回路66の切替素子66aをクローズし(DCオン)、除電回路67の切替素子67aをオープンにする(除電オフ)。
ステップT3では、エッジリング14の電位は、ウェハWの電位(プラズマ及びシースの電位)と等しくなり、すなわち、高周波電力RF(発生してる反射を除いたもの)に準じたバイアス電圧Vdcとするとことができる。
また、ステップT3のDCオン時には、上記実施形態と同様に波形制御素子70の定数を調整して、直流電圧DCの波形を制御する。具体的には、直流電圧DCの印加を開始した際(DCオン)、点線の「Non-Controlled Waveform」に示すように直流電圧DCの上昇速度が、実線の「Bias Voltage」の上昇速度と同じになるように、波形制御素子70の定数を調整する。かかる場合、バイアス電圧(ウェハWの電位)と直流電圧DC(エッジリング14の電位)との間の電位差を抑制することができる。そして、この電位差を予め定められた閾値以内に収めることで、ウェハWとエッジリング14との間の放電を抑制することができる。
(ステップT4)
ステップT4は、下部電極12に高周波電力RFを供給しつつ(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン、除電オフ)、ウェハWにプラズマ処理を行うステップである。この際、直流電圧DCは、-(|Vdc|+ΔV)の定常状態に維持される。
ステップT4は、下部電極12に高周波電力RFを供給しつつ(RFオン)、エッジリング14に直流電圧DCを印加して(DCオン、除電オフ)、ウェハWにプラズマ処理を行うステップである。この際、直流電圧DCは、-(|Vdc|+ΔV)の定常状態に維持される。
(ステップT5)
ステップT5は、下部電極12への高周波電力RFの供給を停止した後(RFオフ)、エッジリング14への直流電圧DCの印加を停止する(DCオフ)までの間、すなわち第2の遅延時間Dt2のステップである。ステップT5では、除電回路67の切替素子67aをオープンに維持しつつ(除電オフ)、直流電源回路66の切替素子66aをオープンにする(DCオフ)。すなわち、エッジリング14を直流電源回路66と除電回路67の両方に接続しない状態とする。
ステップT5は、下部電極12への高周波電力RFの供給を停止した後(RFオフ)、エッジリング14への直流電圧DCの印加を停止する(DCオフ)までの間、すなわち第2の遅延時間Dt2のステップである。ステップT5では、除電回路67の切替素子67aをオープンに維持しつつ(除電オフ)、直流電源回路66の切替素子66aをオープンにする(DCオフ)。すなわち、エッジリング14を直流電源回路66と除電回路67の両方に接続しない状態とする。
ステップT5の第2の遅延時間Dt2では、直流電源回路66の切替素子66aをオープンしつつ、除電回路67の切替素子67aをオープンの状態としておくことで、不定状態の際に直流電源60の出力端を浮遊電位にする。すなわち、直流電源回路66と除電回路67を両方使用しないアイドル状態を設定しておくことで、第2の遅延時間Dt2の間、直流電源60の出力端は浮遊電位となる。この直流電源60が浮遊電位状態では、エッジリング14の電位は、ウェハWの電位に追従して緩やかに下降する。したがって、第2の遅延時間Dt2が経過した時点では、ウェハWとエッジリング14との間の電位差を小さくなる。
(ステップT6)
ステップT6は、下部電極12への高周波電力RFの供給を停止した状態で(RFオフ)、エッジリング14への直流電圧DCの印加を停止して(DCオフ)、当該直流電圧DCを所望の値まで下降させるステップである。ステップT3では、直流電源回路66の切替素子66aをオープンにし、除電回路67の切替素子67aをオープンにする(除電オフ)。
ステップT6は、下部電極12への高周波電力RFの供給を停止した状態で(RFオフ)、エッジリング14への直流電圧DCの印加を停止して(DCオフ)、当該直流電圧DCを所望の値まで下降させるステップである。ステップT3では、直流電源回路66の切替素子66aをオープンにし、除電回路67の切替素子67aをオープンにする(除電オフ)。
ステップT6のDCオフ時には、上記実施形態と同様に波形制御素子70の定数を調整して、直流電圧DCの波形を制御する。具体的には、除電回路67の切替素子67aをクローズした際(除電オン)、バイアス電圧と直流電圧DCの電位差が近づくように、波形制御素子70の定数を調整する。かかる場合、バイアス電圧(ウェハWの電位)と直流電圧DC(エッジリング14の電位)との間の電位差を抑制することができる。そして、この電位差を予め定められた閾値以内に収めることで、ウェハWとエッジリング14との間の放電を抑制することができる。
なお、本実施形態において、遅延時間Dt1、Dt2に共通する制約条件は、エッジリング14に直流電圧DCを印加する時間(DCオン時間)に対する遅延時間Dt1、Dt2の割合である。遅延時間Dt1、Dt2は直流電圧DCを印加しない時間であるため、遅延時間Dt1、Dt2が長くなると、高周波電力RFと同期した直流電圧DCの印加状態から乖離してしまう。そこで、DCオン時間に基づいて、遅延時間Dt1、Dt2を決定する。なお、遅延時間Dt1、Dt2の必要最小限の割合は、プラズマ処理のプロセス評価結果から判断する。
RFオン時の第1の遅延時間Dt1の具体的な決定方法は次のとおりである。すなわち、高周波電力RFを供給してからの反射時間を事前に測定し、この反射時間以上を第1の遅延時間Dt1に決定する。或いは、エッジリング14の電位を測定し、高周波電力RFとエッジリング14の電位に基づいて、第1の遅延時間Dt1を決定してもよい。
RFオフ時の第2の遅延時間Dt2の具体的な決定方法は次のとおりである。すなわち、エッジリング14の電位を測定し、当該エッジリング14の電位が十分に下がりきってからエッジリング14を除電するように、第2の遅延時間Dt2を決定する。或いは、高周波電力RFを測定し、当該高周波電力RFのみに基づいて第2の遅延時間Dt2を決定してもよい。
本実施形態によれば、RFオン時において、波形制御素子70による直流電圧DCの波形を制御することに加え、RFオンとDCオンとの間に第1の遅延時間Dt1を設けているので、ウェハWとエッジリング14との間の電位差を更に抑制することができる。また、RFオフ時も同様に、波形制御素子70による直流電圧DCの波形を制御することに加え、RFオフとDCオフの間に第2の遅延時間Dt2を設けているので、ウェハWとエッジリング14との間の電位差を更に抑制することができる。
ここで、本実施形態のステップT2、T5の機能を既存機能で設ける場合、通常はパルスのタイミング信号を2つ使う等して、DCオンの状態、DCオフの状態、浮遊電位状態を含む3状態が判断できるタイミング信号が必要となる。したがって、装置構成が非常に煩雑となる。
この点、本実施形態では遅延時間Dt1、Dt2を用いることで、どのような直流電源でも、ウェハWの電位へのエッジリング14の電位の追従タイミングを決めることができる。また、直流電源60側で浮遊電位のタイミングを形成しているため、高周波電力RFと同じパルスタイミング信号を用いることができる。換言すれば、既存のパルス信号源80を用いることができ、パルス信号源80を作り直す必要がない。
なお、RFオン時とRFオフ時の直流電圧DCの制御方法は、上記実施形態に限定されない。例えば、RFオン時にはステップT2を省略してステップT3の直流電圧DCの波形制御のみを行い、RFオフ時にはステップT5の第2の遅延時間Dt2による直流電圧DCの制御とステップT6の直流電圧DCの波形制御を行ってもよい。また例えば、RFオン時にはステップT2の第1の遅延時間Dt1による直流電圧DCの制御とステップT3の直流電圧DCの波形制御を行い、RFオフ時にはステップT5を省略してステップT6の直流電圧DCの波形制御のみを行ってもよい。
<他の実施形態>
以上の実施形態は、直流電源60が2以上の直流電圧DCの出力を有する電源である場合にも適用できる。図12は、高周波電力RFと直流電圧DCの経時変化を示す説明図である。図12は、図7及び図11と同様のグラフであり、詳細説明を省略する。なお、図12において、第1のバイアス電圧1は、第1の高周波電力RF1によって発生するバイアス電圧を示す。第1のバイアス電圧1と第1の直流電圧DC1との間には第1の電位差1がある。第2のバイアス電圧2は、第2の高周波電力RF2によって発生するバイアス電圧を示す。第2のバイアス電圧2と第2の直流電圧DC2との間には第2の電位差2がある。ウェハWの電位との第1の電位差1と第2の電位差2は、同一の値であってもよいし、異なる値であってもよい。
かかる場合、第1の直流電圧DC1の出力が第2の直流電圧DC2の出力より大きい場合、第1の直流電圧DC1の出力から第2の直流電圧DC2の出力に変化させるには、第1の直流電圧DC1を出力後、除電して第2の直流電圧DC2と同等まで電荷を抜いた後、第2の直流電圧DC1を出力する。そのため、電源出力数によっては直流電源60の内部又は外部に、2つの直流電圧DCの出力の切り替わり時の電位差を解消する除電回路を内蔵してもよい。この除電回路は、除電回路67と兼用させることも可能である。本実施形態であっても、第1の直流電圧DC1と第2の直流電圧DC2の切り替えに対して、上述した波形制御の効果を享受することができる。
以上の実施形態のプラズマ処理装置1は容量結合型のプラズマ処理装置であったが、本開示が適用されるプラズマ処理装置はこれに限定されない。例えばプラズマ処理装置は、誘導結合型のプラズマ処理装置であってもよい。
また例えば、本開示は、以下の実施形態を含む。
(付記1)
基板にプラズマ処理を行う装置であって、
チャンバと、
前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、
前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、
前記エッジリングに負極性の直流電圧を印加する直流電源と、
前記直流電圧の波形を制御する波形制御素子と、
前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する制御部と、
を備える、プラズマ処理装置。
基板にプラズマ処理を行う装置であって、
チャンバと、
前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、
前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、
前記エッジリングに負極性の直流電圧を印加する直流電源と、
前記直流電圧の波形を制御する波形制御素子と、
前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する制御部と、
を備える、プラズマ処理装置。
(付記2)
前記エッジリングと電気的に接続するRFフィルタを備え、
前記波形制御素子は、前記RFフィルタ内に配置される、付記1に記載のプラズマ処理装置。
前記エッジリングと電気的に接続するRFフィルタを備え、
前記波形制御素子は、前記RFフィルタ内に配置される、付記1に記載のプラズマ処理装置。
(付記3)
前記波形制御素子は、前記直流電源内に配置される、付記1に記載のプラズマ処理装置。
前記波形制御素子は、前記直流電源内に配置される、付記1に記載のプラズマ処理装置。
(付記4)
前記直流電源は、前記直流電圧のパルスを生成するパルス生成部を含み、
前記波形制御素子は、前記パルス生成部より前記エッジリング側に配置される、付記3に記載のプラズマ処理装置。
前記直流電源は、前記直流電圧のパルスを生成するパルス生成部を含み、
前記波形制御素子は、前記パルス生成部より前記エッジリング側に配置される、付記3に記載のプラズマ処理装置。
(付記5)
前記エッジリングに前記直流電圧を印加するための直流電源回路と、
前記エッジリングを除電するための除電回路と、
前記エッジリングと、前記直流電源回路又は前記除電回路との接続を切り替える切替ユニットと、
を更に備え、
前記波形制御素子は、前記切替ユニット内に配置される、付記1に記載のプラズマ処理装置。
前記エッジリングに前記直流電圧を印加するための直流電源回路と、
前記エッジリングを除電するための除電回路と、
前記エッジリングと、前記直流電源回路又は前記除電回路との接続を切り替える切替ユニットと、
を更に備え、
前記波形制御素子は、前記切替ユニット内に配置される、付記1に記載のプラズマ処理装置。
(付記6)
前記波形制御素子は、前記直流電源と前記RFフィルタとの間の経路に配置される、付記1に記載のプラズマ処理装置。
前記波形制御素子は、前記直流電源と前記RFフィルタとの間の経路に配置される、付記1に記載のプラズマ処理装置。
(付記7)
前記直流電源と前記エッジリングとを接続するホット側経路と、前記エッジリングをグランドに接続するリターン側経路とを有し、
前記波形制御素子は、前記ホット側経路、又は前記ホット側経路と前記リターン側経路との間に配置される、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器、伝送線路のいずれか又は複数を含む、付記1~6のいずれか一項に記載のプラズマ処理装置。
前記直流電源と前記エッジリングとを接続するホット側経路と、前記エッジリングをグランドに接続するリターン側経路とを有し、
前記波形制御素子は、前記ホット側経路、又は前記ホット側経路と前記リターン側経路との間に配置される、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器、伝送線路のいずれか又は複数を含む、付記1~6のいずれか一項に記載のプラズマ処理装置。
(付記8)
前記直流電圧の波形を制御する機能以外の他の機能を有する非波形制御素子を更に備え、
前記他の機能は、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器及び伝送線路からなる群から選択される少なくとも1種の機能を含む、
付記1~7のいずれか一項に記載のプラズマ処理装置。
前記直流電圧の波形を制御する機能以外の他の機能を有する非波形制御素子を更に備え、
前記他の機能は、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器及び伝送線路からなる群から選択される少なくとも1種の機能を含む、
付記1~7のいずれか一項に記載のプラズマ処理装置。
(付記9)
前記波形制御素子は、前記直流電圧の波形を制御する機能以外の他の機能を有し、
前記他の機能は、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器及び伝送線路からなる群から選択される少なくとも1種の機能を含む、
付記1~8のいずれか一項に記載のプラズマ処理装置。
前記波形制御素子は、前記直流電圧の波形を制御する機能以外の他の機能を有し、
前記他の機能は、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器及び伝送線路からなる群から選択される少なくとも1種の機能を含む、
付記1~8のいずれか一項に記載のプラズマ処理装置。
(付記10)
前記非波形制御素子は、前記RFフィルタのインピーダンスを可変とするための可変素子を含む、付記2に記載のプラズマ処理装置。
前記非波形制御素子は、前記RFフィルタのインピーダンスを可変とするための可変素子を含む、付記2に記載のプラズマ処理装置。
(付記11)
前記波形制御素子の定数は変更可能である、付記1~9のいずれか一項に記載のプラズマ処理装置。
前記波形制御素子の定数は変更可能である、付記1~9のいずれか一項に記載のプラズマ処理装置。
(付記12)
前記波形制御素子の定数は固定値であって、
前記定数の異なる前記波形制御素子を複数備え、
前記複数の波形制御素子を切り替える切替回路を更に備える、請求項1~9のいずれか一項に記載のプラズマ処理装置。
前記波形制御素子の定数は固定値であって、
前記定数の異なる前記波形制御素子を複数備え、
前記複数の波形制御素子を切り替える切替回路を更に備える、請求項1~9のいずれか一項に記載のプラズマ処理装置。
(付記13)
前記制御部は、直流電圧とバイアス電圧が近づくように前記波形制御素子の定数を調整して、前記直流電圧の波形を制御する、付記1~12のいずれか一項に記載のプラズマ処理装置。
前記制御部は、直流電圧とバイアス電圧が近づくように前記波形制御素子の定数を調整して、前記直流電圧の波形を制御する、付記1~12のいずれか一項に記載のプラズマ処理装置。
(付記14)
前記制御部は、
(a)前記高周波電力の供給を開始し、予め定められた遅延時間が経過した後、前記直流電圧の印加を開始する工程と、
(b)前記波形制御素子の定数を調整して、前記直流電圧の波形を制御し、前記直流電圧が所望の値に到達するまでの時間を制御する工程と、
を含む処理を実行するように前記装置を制御する、付記1~12のいずれか一項に記載のプラズマ処理装置。
前記制御部は、
(a)前記高周波電力の供給を開始し、予め定められた遅延時間が経過した後、前記直流電圧の印加を開始する工程と、
(b)前記波形制御素子の定数を調整して、前記直流電圧の波形を制御し、前記直流電圧が所望の値に到達するまでの時間を制御する工程と、
を含む処理を実行するように前記装置を制御する、付記1~12のいずれか一項に記載のプラズマ処理装置。
(付記15)
前記制御部は、
(c)前記高周波電力の供給を停止し、予め定められた遅延時間が経過した後、前記エッジリングを除電を開始する工程と、
(b)前記波形制御素子の定数を調整して、前記直流電圧の波形を制御し、前記直流電圧が所望の値に到達するまでの時間を制御する工程と、
を含む処理を実行するように前記装置を制御する、付記14に記載のプラズマ処理装置。
前記制御部は、
(c)前記高周波電力の供給を停止し、予め定められた遅延時間が経過した後、前記エッジリングを除電を開始する工程と、
(b)前記波形制御素子の定数を調整して、前記直流電圧の波形を制御し、前記直流電圧が所望の値に到達するまでの時間を制御する工程と、
を含む処理を実行するように前記装置を制御する、付記14に記載のプラズマ処理装置。
(付記16)
前記制御部は、前記直流電圧の印加時間に対する前記遅延時間の割合に基づいて、当該遅延時間を決定する、付記14又は15に記載のプラズマ処理装置。
前記制御部は、前記直流電圧の印加時間に対する前記遅延時間の割合に基づいて、当該遅延時間を決定する、付記14又は15に記載のプラズマ処理装置。
(付記17)
前記制御部は、前記高周波電力を供給してからの反射時間を測定し、当該反射時間以上を前記遅延時間に決定する、付記16に記載のプラズマ処理装置。
前記制御部は、前記高周波電力を供給してからの反射時間を測定し、当該反射時間以上を前記遅延時間に決定する、付記16に記載のプラズマ処理装置。
(付記18)
前記制御部は、前記エッジリングの電位を測定し、当該エッジリングの電位に基づいて前記遅延時間を決定する、請求項16又は17に記載のプラズマ処理装置。
前記制御部は、前記エッジリングの電位を測定し、当該エッジリングの電位に基づいて前記遅延時間を決定する、請求項16又は17に記載のプラズマ処理装置。
(付記19)
プラズマ処理装置を用いて基板にプラズマ処理を行う方法であって、
前記プラズマ処理装置は、
チャンバと、
前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、
前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、
前記エッジリングに負極性の直流電圧を印加する直流電源と、
前記エッジリングと電気的に接続するRFフィルタと、
前記直流電圧の波形を制御する波形制御素子と、
備え、
前記方法において、前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する、プラズマ処理方法。
プラズマ処理装置を用いて基板にプラズマ処理を行う方法であって、
前記プラズマ処理装置は、
チャンバと、
前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、
前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、
前記エッジリングに負極性の直流電圧を印加する直流電源と、
前記エッジリングと電気的に接続するRFフィルタと、
前記直流電圧の波形を制御する波形制御素子と、
備え、
前記方法において、前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する、プラズマ処理方法。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
1 プラズマ処理装置
10 チャンバ
11 ステージ
12 下部電極
13 静電チャック
14 エッジリング
50 第1の高周波電源
51 第2の高周波電源
60 直流電源
62 第1のRFフィルタ
63 第2のRFフィルタ
70 波形制御素子
100 制御部
W ウェハ
10 チャンバ
11 ステージ
12 下部電極
13 静電チャック
14 エッジリング
50 第1の高周波電源
51 第2の高周波電源
60 直流電源
62 第1のRFフィルタ
63 第2のRFフィルタ
70 波形制御素子
100 制御部
W ウェハ
Claims (19)
- 基板にプラズマ処理を行う装置であって、
チャンバと、
前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、
前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、
前記エッジリングに負極性の直流電圧を印加する直流電源と、
前記直流電圧の波形を制御する波形制御素子と、
前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する制御部と、
を備える、プラズマ処理装置。 - 前記エッジリングと電気的に接続するRFフィルタを備え、
前記波形制御素子は、前記RFフィルタ内に配置される、請求項1に記載のプラズマ処理装置。 - 前記波形制御素子は、前記直流電源内に配置される、請求項1に記載のプラズマ処理装置。
- 前記直流電源は、前記直流電圧のパルスを生成するパルス生成部を含み、
前記波形制御素子は、前記パルス生成部より前記エッジリング側に配置される、請求項3に記載のプラズマ処理装置。 - 前記エッジリングに前記直流電圧を印加するための直流電源回路と、
前記エッジリングを除電するための除電回路と、
前記エッジリングと、前記直流電源回路又は前記除電回路との接続を切り替える切替ユニットと、
を更に備え、
前記波形制御素子は、前記切替ユニット内に配置される、請求項1に記載のプラズマ処理装置。 - 前記波形制御素子は、前記直流電源と前記RFフィルタとの間の経路に配置される、請求項1に記載のプラズマ処理装置。
- 前記直流電源と前記エッジリングとを接続するホット側経路と、前記エッジリングをグランドに接続するリターン側経路とを有し、
前記波形制御素子は、前記ホット側経路、又は前記ホット側経路と前記リターン側経路との間に配置される、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器、伝送線路のいずれか又は複数を含む、請求項1に記載のプラズマ処理装置。 - 前記直流電圧の波形を制御する機能以外の他の機能を有する非波形制御素子を更に備え、
前記他の機能は、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器及び伝送線路からなる群から選択される少なくとも1種の機能を含む、
請求項1に記載のプラズマ処理装置。 - 前記波形制御素子は、前記直流電圧の波形を制御する機能以外の他の機能を有し、
前記他の機能は、容量性素子、誘導性素子、抵抗素子、電磁エネルギー変換器及び伝送線路からなる群から選択される少なくとも1種の機能を含む、
請求項1に記載のプラズマ処理装置。 - 前記非波形制御素子は、前記RFフィルタのインピーダンスを可変とするための可変素子を含む、請求項2に記載のプラズマ処理装置。
- 前記波形制御素子の定数は変更可能である、請求項1に記載のプラズマ処理装置。
- 前記波形制御素子の定数は固定値であって、
前記定数の異なる前記波形制御素子を複数備え、
前記複数の波形制御素子を切り替える切替回路を更に備える、請求項1に記載のプラズマ処理装置。 - 前記制御部は、直流電圧とバイアス電圧が近づくように前記波形制御素子の定数を調整して、前記直流電圧の波形を制御する、請求項1に記載のプラズマ処理装置。
- 前記制御部は、
(a)前記高周波電力の供給を開始し、予め定められた遅延時間が経過した後、前記直流電圧の印加を開始する工程と、
(b)前記波形制御素子の定数を調整して、前記直流電圧の波形を制御し、前記直流電圧が所望の値に到達するまでの時間を制御する工程と、
を含む処理を実行するように前記装置を制御する、請求項1に記載のプラズマ処理装置。 - 前記制御部は、
(c)前記高周波電力の供給を停止し、予め定められた遅延時間が経過した後、前記エッジリングを除電を開始する工程と、
(b)前記波形制御素子の定数を調整して、前記直流電圧の波形を制御し、前記直流電圧が所望の値に到達するまでの時間を制御する工程と、
を含む処理を実行するように前記装置を制御する、請求項14に記載のプラズマ処理装置。 - 前記制御部は、前記直流電圧の印加時間に対する前記遅延時間の割合に基づいて、当該遅延時間を決定する、請求項14又は15に記載のプラズマ処理装置。
- 前記制御部は、前記高周波電力を供給してからの反射時間を測定し、当該反射時間以上を前記遅延時間に決定する、請求項16に記載のプラズマ処理装置。
- 前記制御部は、前記エッジリングの電位を測定し、当該エッジリングの電位に基づいて前記遅延時間を決定する、請求項16又は17に記載のプラズマ処理装置。
- プラズマ処理装置を用いて基板にプラズマ処理を行う方法であって、
前記プラズマ処理装置は、
チャンバと、
前記チャンバ内に配置された基板支持体であり、基台と、前記基台上の静電チャックと、前記静電チャック上に載置された基板を囲むように配置されるエッジリングとを有する前記基板支持体と、
前記チャンバの内部のガスからプラズマを生成するための高周波電力を供給する高周波電源と、
前記エッジリングに負極性の直流電圧を印加する直流電源と、
前記エッジリングと電気的に接続するRFフィルタと、
前記直流電圧の波形を制御する波形制御素子と、
備え、
前記方法において、前記波形制御素子の定数を調整して、前記直流電圧が所望の値に到達するまでの時間を制御する、プラズマ処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111133486A TW202331780A (zh) | 2021-09-15 | 2022-09-05 | 電漿處理裝置及電漿處理方法 |
CN202211083851.8A CN115810531A (zh) | 2021-09-15 | 2022-09-06 | 等离子体处理装置和等离子体处理方法 |
KR1020220116449A KR20230040299A (ko) | 2021-09-15 | 2022-09-15 | 플라스마 처리 장치 및 플라스마 처리 방법 |
US17/945,353 US20230078135A1 (en) | 2021-09-15 | 2022-09-15 | Plasma processing apparatus and plasma processing method |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021150027 | 2021-09-15 | ||
JP2021150027 | 2021-09-15 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023043151A true JP2023043151A (ja) | 2023-03-28 |
Family
ID=85724227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022134831A Pending JP2023043151A (ja) | 2021-09-15 | 2022-08-26 | プラズマ処理装置及びプラズマ処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023043151A (ja) |
-
2022
- 2022-08-26 JP JP2022134831A patent/JP2023043151A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20190019853A (ko) | 플라즈마 처리 방법 및 플라즈마 처리 장치 | |
US10103011B2 (en) | Plasma processing method and plasma processing apparatus | |
US20230411128A1 (en) | Plasma processing apparatus and power supply control method | |
US20230260766A1 (en) | Plasma processing apparatus and plasma processing method | |
US11875977B2 (en) | Plasma processing apparatus and plasma processing method | |
US20200185193A1 (en) | Plasma processing apparatus and etching method | |
US20220384150A1 (en) | Plasma processing apparatus | |
US20230050506A1 (en) | Plasma processing apparatus and plasma processing method | |
US20210296093A1 (en) | Plasma processing apparatus | |
JP2021176187A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
US20230091584A1 (en) | Plasma processing apparatus and etching method | |
JP2023043151A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
US20210343503A1 (en) | Etching apparatus and etching method | |
US20230078135A1 (en) | Plasma processing apparatus and plasma processing method | |
JP6938746B1 (ja) | エッチング装置及びエッチング方法 | |
WO2024070268A1 (ja) | プラズマ処理装置及びエッチング方法 | |
JP2023027754A (ja) | プラズマ処理装置及びエッチング方法 | |
KR20230026286A (ko) | 플라즈마 처리 장치 및 에칭 방법 | |
JP2023046283A (ja) | プラズマ処理装置及びエッチング方法 | |
JP2022027459A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
KR20220076442A (ko) | 에칭 장치 및 에칭 방법 | |
JP2022184788A (ja) | プラズマ処理装置 |