JP2023041342A - Driving circuit of semiconductor element - Google Patents

Driving circuit of semiconductor element Download PDF

Info

Publication number
JP2023041342A
JP2023041342A JP2021148660A JP2021148660A JP2023041342A JP 2023041342 A JP2023041342 A JP 2023041342A JP 2021148660 A JP2021148660 A JP 2021148660A JP 2021148660 A JP2021148660 A JP 2021148660A JP 2023041342 A JP2023041342 A JP 2023041342A
Authority
JP
Japan
Prior art keywords
signal
abnormality detection
input
control signal
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021148660A
Other languages
Japanese (ja)
Other versions
JP2023041342A5 (en
Inventor
一真 高橋
Kazuma Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021148660A priority Critical patent/JP2023041342A/en
Priority to PCT/JP2022/031102 priority patent/WO2023037833A1/en
Publication of JP2023041342A publication Critical patent/JP2023041342A/en
Publication of JP2023041342A5 publication Critical patent/JP2023041342A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Landscapes

  • Power Conversion In General (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Electronic Switches (AREA)

Abstract

To provide a driving circuit of a semiconductor element capable of executing an ASC mode as prescribed even in constitution provided with a protection function.SOLUTION: An abnormality detection section 9, when detecting flow of overcurrent in an IGBT 3, outputs an abnormality detection signal to a normal driving section 8. An abnormality disabling signal generation section 7, when inputting an over-voltage detection signal from an over-voltage detection section 12, outputs a disabling signal for disabling the detection of the abnormality to the abnormality detection section 9. The normal driving section 8, when inputting the abnormality detection signal, stops output of a driving signal for turning on the IGBT 3, but the abnormality detection section 9, when inputting the abnormality disabling signal, stops output of the over-voltage detection signal.SELECTED DRAWING: Figure 1

Description

本発明は、半導体素子を駆動する回路に関する。 The present invention relates to circuits for driving semiconductor devices.

例えばモータ等の負荷を駆動する三相インバータの動作モードとして、例えば電源であるバッテリの電圧が過度に上昇した際に電圧を低下させるため、例えば上アーム，又は下アームの全相を同時にＯＮにするＡＳＣ（Active Short Circuit）モードを設定することがある。 For example, as an operation mode of a three-phase inverter that drives a load such as a motor, for example, all phases of the upper arm or lower arm are turned ON at the same time in order to reduce the voltage when the voltage of the battery, which is the power supply, rises excessively. ASC (Active Short Circuit) mode may be set.

特許６２８７６６１号公報Japanese Patent No. 6287661

しかしながら、一般に、インバータを構成する例えばＩＧＢＴのようなパワー系の半導体素子を駆動する回路には、例えば素子を過電流より保護するための回路が設けられている。ＡＳＣモードを実行するとＩＧＢＴには過電流が流れるため、保護回路の動作によってＡＳＣモードが継続できなくなってしまう。 However, in general, a circuit for driving a power semiconductor device such as an IGBT that constitutes an inverter is provided with a circuit for protecting the device from overcurrent. Since overcurrent flows through the IGBT when the ASC mode is executed, the ASC mode cannot be continued due to the operation of the protection circuit.

本発明は上記事情に鑑みてなされたものであり、その目的は、保護機能を備えている構成においても、ＡＳＣモードを所期通りに実行できる半導体素子の駆動回路を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device drive circuit capable of executing the ASC mode as desired even in a configuration having a protection function.

請求項１記載の半導体素子の駆動回路によれば、素子異常検出部は、半導体素子の駆動状態に関する異常を検出すると、素子異常検出信号を制御信号出力部に出力する。無効化信号出力部は、外部より強制ＯＮ指令が入力されると、前記異常の検出を無効化する無効化信号を素子異常検出部に出力する。駆動信号出力部は、素子異常検出信号が入力されると半導体素子をＯＮにする駆動信号の出力を停止するが、素子異常検出部は、無効化信号が入力されると異常検出信号の出力を停止する。 According to the semiconductor element drive circuit of claim 1, the element abnormality detection section outputs an element abnormality detection signal to the control signal output section when an abnormality related to the driving state of the semiconductor element is detected. When a forced ON command is input from the outside, the invalidation signal output section outputs an invalidation signal for invalidating the detection of the abnormality to the element abnormality detection section. The drive signal output section stops outputting the drive signal for turning on the semiconductor element when the element abnormality detection signal is input, but the element abnormality detection section stops outputting the abnormality detection signal when the invalidation signal is input. Stop.

このように構成すれば、外部より強制ＯＮ指令が入力されることで、制御信号出力部が半導体素子をＯＮにする制御信号を出力し、これに伴い素子異常検出部が半導体素子の駆動状態に関する異常を検出しても、無効化信号が入力されることで異常検出信号の出力が停止される。したがって、駆動信号出力部は、強制ＯＮ指令の入力に従って半導体素子をＯＮにする駆動信号の出力を継続することが可能になる。 With this configuration, when a forced ON command is input from the outside, the control signal output section outputs a control signal for turning on the semiconductor element, and accordingly the element abnormality detection section detects the driving state of the semiconductor element. Even if an abnormality is detected, the output of the abnormality detection signal is stopped by inputting the invalidation signal. Therefore, the drive signal output unit can continue outputting the drive signal for turning on the semiconductor element in accordance with the input of the forced ON command.

請求項３記載の半導体素子の駆動回路によれば、回路異常検出部は、素子異常検出部の周辺回路の異常を検出すると回路異常検出信号を制御信号出力部に出力する。制御信号出力部は、回路異常検出信号が入力されると半導体素子をＯＮにする制御信号の出力を停止し、無効化信号出力部は、外部より強制ＯＮ指令が入力されると無効化信号を回路異常検出部にも出力する。そして、回路異常検出部は、無効化信号が入力されると回路異常検出信号の出力を停止する。 According to the semiconductor element drive circuit of claim 3, the circuit abnormality detection section outputs a circuit abnormality detection signal to the control signal output section when detecting an abnormality in the peripheral circuit of the element abnormality detection section. When the circuit abnormality detection signal is input, the control signal output section stops outputting the control signal for turning on the semiconductor element, and when the invalidation signal output section receives a forced ON command from the outside, the invalidation signal is output. It is also output to the circuit abnormality detection section. Then, the circuit abnormality detection section stops outputting the circuit abnormality detection signal when the invalidation signal is input.

すなわち、制御信号出力部は、半導体素子をＯＮ／ＯＦＦする通常の制御を行っている際に回路異常検出信号が入力されると、半導体素子をＯＮにする制御信号の出力を停止する。これに対して、外部より強制ＯＮ指令が入力されると、無効化信号出力部が無効化信号を回路異常検出部にも出力することで回路異常検出信号の出力が停止される。したがって、外部より強制ＯＮ指令が入力されることで制御信号出力部が半導体素子をＯＮにする制御信号を出力している期間に、回路異常検出部が周辺回路の異常を検出しても、制御信号出力部は、半導体素子をＯＮにする制御信号の出力を継続することが可能になる。 That is, the control signal output unit stops outputting the control signal for turning on the semiconductor element when the circuit abnormality detection signal is input while normal control for turning on/off the semiconductor element is being performed. On the other hand, when a forced ON command is input from the outside, the invalidation signal output section also outputs the invalidation signal to the circuit abnormality detection section, thereby stopping the output of the circuit abnormality detection signal. Therefore, even if the circuit abnormality detection unit detects an abnormality in the peripheral circuit while the control signal output unit is outputting the control signal for turning on the semiconductor element in response to the input of the forced ON command from the outside, the control The signal output unit can continue outputting the control signal for turning on the semiconductor element.

請求項４記載の半導体素子の駆動回路によれば、素子異常検出部は、半導体素子の駆動状態に関する異常を検出すると、素子異常検出信号を制御信号出力部及び駆動信号出力部に出力する。無効化信号出力部は、外部より強制ＯＮ指令が入力されると、異常の検出を無効化する無効化信号を制御信号出力部に出力する。駆動信号出力部は、素子異常検出信号が入力されると半導体素子をＯＮにする駆動信号の出力を停止するが、素子異常検出部は、無効化信号が入力されると駆動信号出力部に対する異常検出信号の出力を停止する。 According to the semiconductor element drive circuit of the fourth aspect, the element abnormality detection section outputs an element abnormality detection signal to the control signal output section and the drive signal output section when an abnormality related to the driving state of the semiconductor element is detected. When a forced ON command is input from the outside, the invalidation signal output section outputs an invalidation signal for invalidating the detection of abnormality to the control signal output section. When the element abnormality detection signal is input, the drive signal output section stops outputting the drive signal for turning on the semiconductor element. Stop outputting the detection signal.

そして、制御信号出力部は、素子異常検出信号が入力されると、強制ＯＮ指令が入力されていないことを条件として半導体素子をＯＮにする制御信号の出力を停止し、強制ＯＮ指令が入力されている期間に素子異常検出信号が入力されると前記ＯＮにする制御信号を出力する。このように構成すれば、制御信号出力部は、強制ＯＮ指令が入力されていれば、素子異常検出信号の入力状態に関わらず、半導体素子をＯＮにする制御信号を出力できる。 When the element abnormality detection signal is input, the control signal output unit stops outputting the control signal for turning on the semiconductor element on condition that the forced ON command is not input, and the forced ON command is input. When the element abnormality detection signal is input during the period when the element is on, the control signal to turn on is output. With this configuration, the control signal output unit can output the control signal to turn on the semiconductor element regardless of the input state of the element abnormality detection signal if the forced ON command is input.

請求項５記載の半導体素子の駆動回路によれば、制御信号出力部は、半導体素子をＯＮにする制御信号を出力している際に、強制ＯＮ指令が入力されていない状態で回路異常検出部を介して無効化信号が入力されると、前記制御信号の出力を停止する。すなわちこの場合は、無効化信号出力部は無効化信号を出力していないにも関わらず、回路異常検出部に何らかの異常が発生したことで無効化信号が出力されたことになる。したがって、制御信号出力部が半導体素子をＯＮにする制御信号の出力を停止することで、駆動回路に異常がある状態で、半導体素子のＯＮ／ＯＦＦ制御を継続することを回避できる。 According to the semiconductor element drive circuit of claim 5, the control signal output section outputs the control signal to turn on the semiconductor element, and the circuit abnormality detection section is in a state where the forced ON command is not input. When the invalidation signal is input through the , the output of the control signal is stopped. That is, in this case, even though the invalidation signal output section does not output the invalidation signal, the invalidation signal is output due to some abnormality occurring in the circuit abnormality detection section. Therefore, by stopping the output of the control signal for turning on the semiconductor element by the control signal output unit, it is possible to avoid continuing the ON/OFF control of the semiconductor element in a state where there is an abnormality in the drive circuit.

請求項６記載の半導体素子の駆動回路によれば、素子異常検出部は、半導体素子の駆動状態に関する異常を検出すると、素子異常検出信号を制御信号出力部に出力し、制御信号出力部は、素子異常検出信号が入力されると半導体素子をＯＮにする制御信号の出力を停止する。そして、強制ＯＮ信号出力部は、外部より強制ＯＮ指令が入力されると、制御信号出力部による制御信号の出力状態に関わらず半導体素子をＯＮにする強制ＯＮ信号を出力する。 According to the semiconductor device drive circuit of claim 6, when the device abnormality detection unit detects an abnormality related to the driving state of the semiconductor device, it outputs the device abnormality detection signal to the control signal output unit, and the control signal output unit When the element abnormality detection signal is input, the output of the control signal for turning on the semiconductor element is stopped. Then, when a forced ON command is input from the outside, the forced ON signal output section outputs a forced ON signal to turn on the semiconductor element regardless of the output state of the control signal from the control signal output section.

このように構成すれば、素子異常検出部が半導体素子の駆動状態に関する異常を検出したことに伴い、制御信号出力部が半導体素子をＯＮにする制御信号の出力を停止しても、外部より強制ＯＮ指令が入力されると、強制ＯＮ信号出力部が別途強制ＯＮ信号を出力するので、半導体素子を継続的にＯＮにすることができる。 With this configuration, even if the control signal output unit stops outputting the control signal for turning on the semiconductor element when the element abnormality detection unit detects an abnormality related to the driving state of the semiconductor element, it is forced to turn on the semiconductor element from the outside. When the ON command is input, the forced ON signal output unit separately outputs a forced ON signal, so that the semiconductor element can be continuously turned ON.

第１実施形態であり、ＩＧＢＴを駆動する回路の構成を示す図1 is a diagram showing the configuration of a circuit that drives an IGBT according to the first embodiment; FIG. 動作タイミングチャートOperation timing chart 第２実施形態であり、ＩＧＢＴを駆動する回路の構成を示す図FIG. 4 is a second embodiment showing the configuration of a circuit that drives IGBTs; 通常駆動部及び異常検出部の構成を示す図A diagram showing the configuration of a normal drive unit and an abnormality detection unit 動作タイミングチャートOperation timing chart 第３実施形態であり、ＩＧＢＴを駆動する回路の構成を示す図A diagram showing the configuration of a circuit that drives an IGBT according to the third embodiment. 第４実施形態であり、モータ及びインバータを３相形態で示す回路図A circuit diagram showing a fourth embodiment of a motor and an inverter in a three-phase configuration. 短絡ブレーキ時におけるモータの３相巻線の等価的な結線状態を示す図Diagram showing the equivalent connection state of the three-phase windings of the motor during short-circuit braking 第５実施形態であり、ＩＧＢＴを駆動する回路の構成を示す図FIG. 5 is a diagram showing the configuration of a circuit for driving IGBTs according to the fifth embodiment; 動作タイミングチャートOperation timing chart 第５実施形態であり、ＩＧＢＴを駆動する回路の構成を示す図FIG. 5 is a diagram showing the configuration of a circuit for driving IGBTs according to the fifth embodiment; 動作タイミングチャートOperation timing chart

（第１実施形態）
図１に示すように、本実施形態では、３相モータ１を３相のインバータ２によって駆動するが、図１ではそのうち１相のアーム２Ｕのみを示している。アーム２Ｕは、システム電源とグランドとの間に２つのＩＧＢＴ３Ｐ及び３Ｎを直列に接続した構成である。ＩＧＢＴ３Ｐ及び３Ｎの共通接続点は、モータ１のＵ相巻線端子に接続されている。 (First embodiment)
As shown in FIG. 1, in this embodiment, a three-phase motor 1 is driven by a three-phase inverter 2, but only one phase arm 2U is shown in FIG. The arm 2U has a configuration in which two IGBTs 3P and 3N are connected in series between the system power supply and the ground. A common connection point of the IGBTs 3P and 3N is connected to the U-phase winding terminal of the motor 1.

半導体素子の一例であるＩＧＢＴ３Ｐ及び３Ｎは、例えばマイクロコンピュータで構成される制御部４によりスイッチング制御され、駆動ＩＣ５Ｐ及び５Ｎによって駆動される。制御部４は、内部に通常駆動信号生成部６及び異常無効化信号生成部７を備えている。駆動ＩＣ５Ｐ及び５Ｎは、上アームのＩＧＢＴ３Ｐに対応した通常駆動部８Ｐ及び異常検出部９Ｐと、下アームのＩＧＢＴ３Ｎに対応した通常駆動部８Ｎ及び異常検出部９Ｎとをそれぞれ備えている。 The IGBTs 3P and 3N, which are examples of semiconductor elements, are switching-controlled by a control unit 4 configured by a microcomputer, for example, and driven by drive ICs 5P and 5N. The control unit 4 includes a normal drive signal generation unit 6 and an abnormality nullification signal generation unit 7 inside. The drive ICs 5P and 5N include a normal drive section 8P and an abnormality detection section 9P corresponding to the IGBT 3P of the upper arm, and a normal drive section 8N and an abnormality detection section 9N corresponding to the IGBT 3N of the lower arm, respectively.

駆動信号出力部に相当する通常駆動部８は、制御部４より入力される駆動信号に応じてＩＧＢＴ３をＯＮ／ＯＦＦさせる。ＩＧＢＴ３は、コレクタ電流センス用のエミッタ端子を備えており、ＩＧＢＴ３Ｐのセンス用エミッタ端子は、抵抗素子１０Ｐ及び１１Ｐの直列回路を介してＩＧＢＴ３Ｎのコレクタに接続されている。ＩＧＢＴ３Ｎのセンス用エミッタ端子は、抵抗素子１０Ｎ及び１１Ｎの直列回路を介してグランドに接続されている。ＩＧＢＴ３Ｐ，３Ｎのコレクタ，エミッタ間には、帰還ダイオード１３Ｐ，１３Ｎがそれぞれ接続されている。 A normal drive unit 8 corresponding to a drive signal output unit turns on/off the IGBT 3 according to the drive signal input from the control unit 4 . IGBT3 has an emitter terminal for collector current sensing, and the sensing emitter terminal of IGBT3P is connected to the collector of IGBT3N through a series circuit of resistive elements 10P and 11P. A sensing emitter terminal of the IGBT 3N is connected to the ground via a series circuit of resistive elements 10N and 11N. Feedback diodes 13P and 13N are connected between the collectors and emitters of the IGBTs 3P and 3N, respectively.

抵抗素子１０及び１１の共通接続点は、異常検出部９の入力端子に接続されている。異常検出部９は、抵抗素子１０及び１１により分圧された電圧を閾値と比較することで過電流検出を行う。前記電圧が閾値を超えると、過電流検出信号を通常駆動信号生成部６及び通常駆動部８に出力する。通常駆動部８は、過電流検出信号が入力されるとＩＧＢＴ３を強制的にＯＦＦにする。異常検出部９は、素子異常検出部の一例である。 A common connection point of the resistance elements 10 and 11 is connected to an input terminal of the abnormality detection section 9 . The abnormality detection unit 9 detects overcurrent by comparing the voltage divided by the resistance elements 10 and 11 with a threshold. When the voltage exceeds the threshold, it outputs an overcurrent detection signal to the normal drive signal generator 6 and the normal drive unit 8 . The normal drive unit 8 forcibly turns off the IGBT 3 when the overcurrent detection signal is input. The abnormality detector 9 is an example of an element abnormality detector.

過電圧検出部１２は、システム電源の直流電圧を閾値と比較することで過電圧検出を行い、前記電圧が閾値を超えると、過電圧検出信号を制御部４の通常駆動信号生成部６及び異常無効化信号生成部７に出力する。前記過電圧検出信号は、本実施形態ではＡＳＣモードを実行させる指令信号となる。例えば、システム電源が車両に搭載されるバッテリである場合には、その充電状態によっては、過電圧になる状態が発生することがある。過電圧検出信号は、強制ＯＮ指令の一例である。 The overvoltage detection unit 12 detects overvoltage by comparing the DC voltage of the system power supply with a threshold. Output to the generation unit 7 . The overvoltage detection signal serves as a command signal for executing the ASC mode in this embodiment. For example, if the system power source is a battery mounted on a vehicle, an overvoltage state may occur depending on the state of charge of the battery. The overvoltage detection signal is an example of the forced ON command.

制御信号出力部に相当する通常駆動信号生成部６は、過電圧検出信号が入力されると、ＩＧＢＴ３Ｐ及び３Ｎを同時にＯＮさせるように駆動信号を通常駆動部８Ｐ及び８Ｎに出力する。これにより、ＩＧＢＴ３Ｐ及び３Ｎを介してシステム電源からグランドに短絡電流が流れるので、電力を消費させてシステム電源の電圧を低下させる。前記電圧をシステム電圧と称する。 When the overvoltage detection signal is input, the normal drive signal generator 6 corresponding to the control signal output part outputs a drive signal to the normal drive parts 8P and 8N so as to simultaneously turn on the IGBTs 3P and 3N. As a result, a short-circuit current flows from the system power supply to the ground via the IGBTs 3P and 3N, thereby consuming power and lowering the voltage of the system power supply. Said voltage is called system voltage.

次に、本実施形態の作用について説明する。図２に示すように、（１）ノードＡにおけるシステム電圧が、過電圧検出部１２に設定されている過電圧の検出閾値を超えて上昇すると、（２）過電圧検出部１２の出力端子であるノードＢより過電圧検出信号が出力されて、ＡＳＣモードがアクティブとなる。
（３）これを受けて、異常無効化信号生成部７は、出力端子であるノードＣより異常無効化信号を、若干の遅延時間を付与して出力する。 Next, the operation of this embodiment will be described. As shown in FIG. 2, (1) when the system voltage at node A rises above the overvoltage detection threshold set in overvoltage detector 12, (2) node B, which is the output terminal of overvoltage detector 12, Then, an overvoltage detection signal is output and the ASC mode becomes active.
(3) In response to this, the anomaly nullification signal generator 7 outputs an anomaly nullification signal from node C, which is an output terminal, with a slight delay.

（４）（５）制御部４の通常駆動信号生成部６は、過電圧検出信号が入力されると通常駆動部８Ｐ及び８Ｎに駆動ＯＮ信号を出力し、それに伴い、通常駆動部８Ｐ及び８Ｎは、それぞれＩＧＢＴ３Ｐ及び３ＮをＯＮにする駆動信号を出力する。図２には、通常駆動部８Ｎの出力端子であるノードＤの信号波形のみを示している。この時、ＩＧＢＴ３Ｐ及び３Ｎが同時にＯＮするのでアーム２Ｕに短絡電流が流れることになり、異常検出部９Ｐ及び９Ｎは何れも過電流を検出する。 (4) (5) When the overvoltage detection signal is input, the normal drive signal generation unit 6 of the control unit 4 outputs a drive ON signal to the normal drive units 8P and 8N. , output drive signals to turn on the IGBTs 3P and 3N, respectively. FIG. 2 shows only the signal waveform of the node D, which is the output terminal of the normal driving section 8N. At this time, since the IGBTs 3P and 3N are turned ON simultaneously, a short-circuit current flows through the arm 2U, and both the abnormality detection units 9P and 9N detect overcurrent.

（６）しかしながら、異常検出部９には異常無効化信号が入力されているため、異常検出部９Ｎの出力端子であるノードＥより過電流検出信号が出力されることはない。通常駆動部８Ｐ及び８Ｎには、したがって、ＩＧＢＴ３をＯＮにする駆動信号の出力は、過電流検出信号により妨げられることはなく継続される。アーム２Ｕに短絡電流が流れることで電力が消費され、システム電圧が低下して、過電圧閾値を下回ると過電圧検出信号の出力が停止する。 (6) However, since the abnormality invalidation signal is input to the abnormality detection section 9, the overcurrent detection signal is not output from the node E, which is the output terminal of the abnormality detection section 9N. Therefore, the drive signal for turning on the IGBT 3 continues to be output to the normal drive units 8P and 8N without being interrupted by the overcurrent detection signal. Power is consumed by the short-circuit current flowing through the arm 2U, and when the system voltage drops below the overvoltage threshold, the output of the overvoltage detection signal stops.

過電圧検出信号の出力が停止すると、通常駆動部８が出力している駆動信号は、若干の遅延時間が付与されて出力を停止し、異常無効化信号は、上記の遅延時間よりも長い遅延時間が付与されて出力を停止する。以降は、通常の動作に復帰する。 When the output of the overvoltage detection signal is stopped, the drive signal output by the normal drive unit 8 is given a slight delay time and output is stopped, and the abnormal invalidation signal has a delay time longer than the above delay time. is given to stop the output. After that, it returns to normal operation.

以上のように本実施形態によれば、異常検出部９は、ＩＧＢＴ３の駆動状態に関する異常，具体的にはＩＧＢＴ３に過電流が流れたことを検出すると、異常検出信号を通常駆動部８に出力する。異常無効化信号生成部７は、過電圧検出部１２より過電圧検出信号が入力されると、前記異常の検出を無効化する無効化信号を異常検出部９に出力する。通常駆動部８は、異常検出信号が入力されるとＩＧＢＴ３をＯＮにする駆動信号の出力を停止するが、異常検出部９は、異常無効化信号が入力されると過電圧検出信号の出力を停止する。 As described above, according to the present embodiment, the abnormality detection unit 9 outputs an abnormality detection signal to the normal drive unit 8 when detecting an abnormality related to the driving state of the IGBT 3, specifically, that an overcurrent has flowed through the IGBT 3. do. When the overvoltage detection signal is input from the overvoltage detection unit 12 , the abnormality nullification signal generation unit 7 outputs a nullification signal for nullifying the detection of the abnormality to the abnormality detection unit 9 . The normal drive unit 8 stops outputting the drive signal for turning on the IGBT 3 when the abnormality detection signal is input, but the abnormality detection unit 9 stops outputting the overvoltage detection signal when the abnormality invalidation signal is input. do.

このように構成すれば、外部より過電圧検出信号が入力されることで、通常駆動部８がＩＧＢＴ３をＯＮにする駆動信号を出力し、これに伴い異常検出部９が過電流を検出しても、異常無効化信号が入力されることで異常検出信号の出力が停止される。したがって、通常駆動部８は、過電圧検出信号の入力に従ってＩＧＢＴ３をＯＮにする駆動信号の出力を継続することができる。 With this configuration, when an overvoltage detection signal is input from the outside, the normal drive unit 8 outputs a drive signal for turning on the IGBT 3, and accordingly the abnormality detection unit 9 detects an overcurrent. , the output of the abnormality detection signal is stopped by inputting the abnormality invalidation signal. Therefore, the normal drive section 8 can continue outputting the drive signal for turning on the IGBT 3 according to the input of the overvoltage detection signal.

尚、過電流検出信号は通常駆動信号生成部６にも入力されているので、通常駆動信号生成部６は、過電流検出信号が入力された際に、ＩＧＢＴ３をＯＮにする制御信号の出力を停止しても良い。 Since the overcurrent detection signal is also input to the normal drive signal generator 6, the normal drive signal generator 6 outputs a control signal to turn on the IGBT 3 when the overcurrent detection signal is input. You can stop.

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。第２実施形態では、図３に示すように、駆動ＩＣ５Ｐ及び５Ｎに替わる駆動ＩＣ２１Ｐ及び２１Ｎが、異常検出部９に替わる異常検出部２２を備えている。異常検出部２２は、異常検出部９と同様に過電流を検出する機能に加えて、通常駆動部８の異常を検出する機能を備えている。 (Second embodiment)
Hereinafter, the same parts as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted, and different parts will be described. In the second embodiment, as shown in FIG. 3, the drive ICs 21P and 21N replacing the drive ICs 5P and 5N are provided with an abnormality detection section 22 replacing the abnormality detection section 9. FIG. The abnormality detection section 22 has a function of detecting an abnormality in the normal drive section 8 in addition to the function of detecting an overcurrent like the abnormality detection section 9 .

図４に示すように、通常駆動部８は、オン駆動部８ａ，オフ駆動部８ｂ及びオフ保持部８ｃを備えており、異常検出部２２は、ゲート監視部２２ａ及びオフ保持監視部２２ｂを備えている。オン駆動部８ａは、ＩＧＢＴ３をＯＮにするためゲートにハイレベルの信号を出力し、オフ駆動部８ｂは、ドライバ２３とオフ駆動スイッチであるＮチャネルＭＯＳＦＥＴ２４とを備えており、ＩＧＢＴ３をＯＦＦにするためゲートをローレベルに駆動する。オフ保持部８ｃは、オフ駆動部８ｂと同様にドライバ２５とオフ保持スイッチであるＮチャネルＭＯＳＦＥＴ２６とを備えており、ＩＧＢＴ３をオフ状態に保持するため、オフ駆動部８ｂと重複的にゲートをローレベルに駆動する。オフ保持部８ｃは、周辺回路の一例である。 As shown in FIG. 4, the normal driving section 8 includes an ON driving section 8a, an OFF driving section 8b and an OFF holding section 8c, and the abnormality detecting section 22 comprises a gate monitoring section 22a and an OFF holding monitoring section 22b. ing. The on-drive section 8a outputs a high-level signal to the gate to turn on the IGBT 3, and the off-drive section 8b includes a driver 23 and an N-channel MOSFET 24 that is an off-drive switch, and turns off the IGBT 3. drive the gate low. The off-holding unit 8c includes a driver 25 and an N-channel MOSFET 26, which is an off-holding switch, similarly to the off-drive unit 8b. Drive to level. The off holding unit 8c is an example of a peripheral circuit.

ゲート監視部２２ａは、コンパレータ２７を備え、ＩＧＢＴ３のゲート電圧ＶＧを、ＩＧＢＴ３をオフ状態に保持する閾値と比較し、比較結果を制御部４に出力する。オフ保持監視部２２ｂは、同じくコンパレータ２８を備え、制御部４がオフ保持部８ｃに入力した信号のレベルをオフ保持監視閾値と比較して、比較結果を制御部４に出力する。オフ保持監視閾値は、ＦＥＴ２６のゲート電圧がハイレベルであることを確認するための閾値である。 The gate monitoring unit 22 a includes a comparator 27 , compares the gate voltage VG of the IGBT 3 with a threshold for holding the IGBT 3 in an off state, and outputs the comparison result to the control unit 4 . The OFF-holding monitoring unit 22 b also includes a comparator 28 , compares the level of the signal input from the control unit 4 to the OFF-holding unit 8 c with the OFF-holding monitoring threshold, and outputs the comparison result to the control unit 4 . The OFF hold monitoring threshold is a threshold for confirming that the gate voltage of the FET 26 is at a high level.

図５に示すように、制御部４は、入力される駆動信号ＭＩＮがハイレベルを示していると、オフ駆動部８ｂのＦＥＴ２４及びオフ保持部８ｃのＦＥＴ２６を共にオンにすることでゲート電圧ＶＧをローレベルにして、ＩＧＢＴ３をオフ状態に保持している。駆動信号ＭＩＮがハイレベルからローレベルに変化すると、制御部４は、ＦＥＴ２４及び２６をオフにすると共に、オン駆動部８ａによりＩＧＢＴ３のゲートをハイレベルに駆動する。 As shown in FIG. 5, when the input driving signal MIN indicates a high level, the control unit 4 turns on both the FET 24 of the OFF driving unit 8b and the FET 26 of the OFF holding unit 8c, thereby increasing the gate voltage V. G is set to low level to keep the IGBT 3 in the off state. When the drive signal MIN changes from high level to low level, the control section 4 turns off the FETs 24 and 26 and drives the gate of the IGBT 3 to high level by the ON drive section 8a.

この状態から、駆動信号ＭＩＮがハイレベルに変化すると、制御部４は、オン駆動部８ａによるゲートの駆動を停止すると共に、先ずオフ駆動部８ｂのＦＥＴ２４をＯＮにしてＩＧＢＴ３のゲートをローレベルに駆動する。その後、ゲート電圧ＶＧがオフ保持閾値を下回ることで、ゲート監視部２２ａのコンパレータ２７が出力する信号がローレベルに変化すると、制御部４は、オフ保持部８ｃのＦＥＴ２６をＯＮにする。そして、制御部４は、オフ保持監視部２２ｂのコンパレータ２８が出力する信号をモニタすることで、オフ保持部８ｃのＦＥＴ２６がＯＮしていることを確認する。 From this state, when the drive signal MIN changes to high level, the control unit 4 stops driving the gate by the ON drive unit 8a, and first turns ON the FET 24 of the OFF drive unit 8b to turn the gate of the IGBT 3 to low level. drive. After that, when the signal output from the comparator 27 of the gate monitoring unit 22a changes to low level due to the gate voltage VG falling below the off-holding threshold, the control unit 4 turns on the FET 26 of the off-holding unit 8c. Then, the control unit 4 monitors the signal output from the comparator 28 of the off-holding monitoring unit 22b to confirm that the FET 26 of the off-holding unit 8c is ON.

すなわち、制御部４がオフ駆動部８ｂによりＩＧＢＴ３をＯＦＦに駆動しており、ゲート電圧ＶＧがオフ保持閾値を下回っているにも拘らず、オフ保持監視部２２ｂのコンパレータ２８の出力信号がローレベルになったとすれば、ＦＥＴ２６がＯＦＦになっており、オフ保持部８ｃが正常に機能していないことになる。この場合の信号の流れを、図３に示している。また、上記のようにして、コンパレータ２８の出力信号がローレベルになると、回路異常検出信号がアクティブになる。制御部４は、回路異常検出部の一部の機能を担う構成である。 That is, although the control unit 4 drives the IGBT 3 to OFF by the OFF driving unit 8b and the gate voltage VG is below the OFF holding threshold, the output signal of the comparator 28 of the OFF holding monitoring unit 22b is low. If it reaches the level, it means that the FET 26 is OFF and the OFF holding unit 8c is not functioning normally. The signal flow in this case is shown in FIG. Also, as described above, when the output signal of the comparator 28 becomes low level, the circuit abnormality detection signal becomes active. The control unit 4 is configured to perform a part of the functions of the circuit abnormality detection unit.

図３は、ＡＳＣモードがインアクティブの場合である。
（１）コンパレータ２８の出力信号は、制御部４の通常駆動信号生成部６と、通常駆動部８とに入力されている。
（２）通常駆動部８に回路異常検出信号が入力されることで、ＩＧＢＴ３は直ちにＯＦＦに駆動される。
（３）その後、通常駆動信号生成部６を介して、通常駆動部８にＩＧＢＴ３をＯＦＦに駆動する信号が出力される。 FIG. 3 shows the case where the ASC mode is inactive.
(1) The output signal of the comparator 28 is input to the normal drive signal generation section 6 and the normal drive section 8 of the control section 4 .
(2) The IGBT 3 is immediately driven OFF when the circuit abnormality detection signal is input to the normal drive unit 8 .
(3) After that, a signal for turning off the IGBT 3 is output to the normal driving section 8 via the normal driving signal generating section 6 .

これに対して、ＡＳＣモードがアクティブとなった場合は、第１実施形態の（３）～（６）と同様の作用となり、異常無効化信号生成部７が異常無効化信号を出力する。これにより、異常検出部２２は、回路異常検出信号の出力を停止する。そして、通常駆動信号生成部６は通常駆動部８Ｐ及び８Ｎに駆動ＯＮ信号を出力し、通常駆動部８Ｐ及び８Ｎは、それぞれＩＧＢＴ３Ｐ及び３ＮをＯＮにする駆動信号を出力することで、ＡＳＣモードが実行される。 On the other hand, when the ASC mode becomes active, the operation is similar to (3) to (6) of the first embodiment, and the abnormality nullifying signal generator 7 outputs the abnormality nullifying signal. As a result, the abnormality detection unit 22 stops outputting the circuit abnormality detection signal. Then, the normal drive signal generation unit 6 outputs a drive ON signal to the normal drive units 8P and 8N, and the normal drive units 8P and 8N output a drive signal to turn ON the IGBTs 3P and 3N, respectively, thereby switching the ASC mode. executed.

以上のように第２実施形態によれば、オフ保持監視部２２ｂは、通常駆動部８のオフ保持部８ｃの異常を検出すると、回路異常検出信号を通常駆動信号生成部６に出力する。通常駆動信号生成部６は、上記信号が入力されるとＩＧＢＴ３をＯＮにする制御信号の出力を停止し、異常無効化信号生成部７は、過電圧検出信号が入力されると無効化信号を異常検出部２２にも出力する。そして、異常検出部２２は、無効化信号が入力されると回路異常検出信号の出力を停止する。 As described above, according to the second embodiment, the off-maintenance monitoring section 22b outputs the circuit abnormality detection signal to the normal drive signal generation section 6 when the off-holding section 8c of the normal drive section 8 detects an abnormality. When the above signal is input, the normal drive signal generator 6 stops outputting the control signal for turning on the IGBT 3, and when the overvoltage detection signal is input, the abnormal invalidation signal generator 7 generates an abnormal invalidation signal. It is also output to the detection unit 22 . Then, when the invalidation signal is input, the abnormality detection section 22 stops outputting the circuit abnormality detection signal.

したがって、過電圧検出信号が入力されることで通常駆動信号生成部６がＩＧＢＴ３をＯＮにする制御信号を出力している期間に、オフ保持監視部２２ｂがオフ保持部８ｃの異常を検出しても、通常駆動信号生成部６は、ＩＧＢＴ３をＯＮにする制御信号の出力を継続することが可能になる。 Therefore, even if the off-holding monitoring unit 22b detects an abnormality in the off-holding unit 8c while the normal drive signal generating unit 6 is outputting the control signal to turn on the IGBT 3 by inputting the overvoltage detection signal, , the normal drive signal generator 6 can continue outputting the control signal for turning on the IGBT 3 .

（第３実施形態）
図６に示すように、第３実施形態は、制御部４に替わる制御部３１と、駆動ＩＣ５Ｐ及び５Ｎに替わる駆動ＩＣ３２Ｐ及び３２Ｎとを備える。制御部３１は、異常無効化信号生成部７に替えて強制駆動信号生成部３３を備えており、駆動ＩＣ３２は、強制駆動部３４を備えている。強制ＯＮ信号出力部に相当する強制駆動信号生成部３３は、過電圧検出信号が入力されると、強制駆動部３４に強制駆動信号を出力する。 (Third Embodiment)
As shown in FIG. 6, the third embodiment includes a control section 31 that replaces the control section 4, and drive ICs 32P and 32N that replace the drive ICs 5P and 5N. The controller 31 includes a forced drive signal generator 33 in place of the abnormality invalidation signal generator 7 , and the drive IC 32 includes a forced drive unit 34 . The forced drive signal generation unit 33 corresponding to the forced ON signal output unit outputs a forced drive signal to the forced drive unit 34 when the overvoltage detection signal is input.

強制駆動部３４は、通常駆動部８と同様に、ＩＧＢＴ３をＯＮするようにそのゲートを駆動するが、強制駆動部３４のＯＮ駆動能力は、通常駆動部８のＯＦＦ駆動能力よりも高くなるように設定されている。 The forcible driving section 34 drives the gate of the IGBT 3 to turn it ON, like the normal driving section 8. is set to

次に、第３実施形態の作用について説明する。上述したように、強制駆動信号生成部３３は、過電圧検出信号が入力されると強制駆動信号を出力するので、強制駆動部３４Ｐ及び３４Ｎは、これを受けてＩＧＢＴ３Ｐ及び３ＮをＯＮにする。この時、異常検出部９が過電流検出信号を出力していることで、通常駆動部８Ｐ及び８Ｎが、それぞれＩＧＢＴ３Ｐ及び３ＮをＯＦＦに駆動していたとしても、強制駆動部３４のＯＮ駆動能力が、通常駆動部８のＯＦＦ駆動能力を上回るので、ＩＧＢＴ３Ｐ及び３ＮのＯＮ駆動状態は維持される。 Next, operation of the third embodiment will be described. As described above, the forced drive signal generation unit 33 outputs the forced drive signal when the overvoltage detection signal is input, so the forced drive units 34P and 34N turn on the IGBTs 3P and 3N in response to this signal. At this time, since the abnormality detection unit 9 outputs the overcurrent detection signal, even if the normal driving units 8P and 8N drive the IGBTs 3P and 3N to OFF, respectively, the ON driving capability of the forced driving unit 34 is reduced. , exceeds the OFF drive capability of the normal drive unit 8, so the ON drive state of the IGBTs 3P and 3N is maintained.

以上のように第３実施形態によれば、制御部３１に強制駆動信号生成部３３を備えると共に、駆動ＩＣ３２に、ＯＮ駆動能力が通常駆動部８のＯＦＦ駆動能力よりも高く設定される強制駆動部３４を備える。そして、強制駆動信号生成部３３は、過電圧検出信号が入力されると、強制駆動部３４に強制駆動信号を出力する。このように構成すれば、過電圧検出信号が入力された際には、通常駆動部８Ｐ及び８ＮによるＩＧＢＴ３Ｐ及び３Ｎの駆動状態に関わらず、ＩＧＢＴ３Ｐ及び３Ｎを強制的にＯＮ駆動してＡＳＣモードを実行できる。 As described above, according to the third embodiment, the control unit 31 is provided with the forced drive signal generation unit 33, and the drive IC 32 is provided with a forced drive in which the ON drive capability is set higher than the OFF drive capability of the normal drive unit 8. A portion 34 is provided. Then, when the overvoltage detection signal is input, the forced drive signal generator 33 outputs the forced drive signal to the forced drive unit 34 . With this configuration, when the overvoltage detection signal is input, the IGBTs 3P and 3N are forcibly driven ON to execute the ASC mode regardless of the drive state of the IGBTs 3P and 3N by the normal drive units 8P and 8N. can.

（第４実施形態）
第４実施形態は、ＡＳＣモードの異なる実行形態を示す。図７に３相形態で示すモータ１及びインバータ２において、インバータ２の入力側には、電源であるバッテリ４１や平滑コンデンサ４２,電圧センサ４３が並列に接続されている。駆動制御回路４４は、例えば第１実施形態の制御部４及び駆動ＩＣ５を含んでいる。 (Fourth embodiment)
A fourth embodiment shows a different implementation of the ASC mode. In the motor 1 and the inverter 2 shown in a three-phase form in FIG. 7, the input side of the inverter 2 is connected in parallel with a battery 41 as a power supply, a smoothing capacitor 42, and a voltage sensor 43. The drive control circuit 44 includes, for example, the control section 4 and the drive IC 5 of the first embodiment.

モータ１が減速する際には逆起電力が発生するが、その逆起電力は、インバータ２の上アーム側の帰還ダイオード１３Ｐを介してバッテリ４１側に回生されるため、システム電圧が上昇する。したがって、逆起電力が過大になるとシステム電圧も過剰に上昇するので、過電圧状態となる。その過電圧を過電圧検出部１２が検出して過電圧検出信号を出力した際に、通常駆動信号生成部６は、Ｕ,Ｖ,Ｗ各相の例えば通常駆動部８Ｎだけに駆動ＯＮ信号を出力する。 A back electromotive force is generated when the motor 1 decelerates, and the back electromotive force is regenerated to the battery 41 side via the feedback diode 13P on the upper arm side of the inverter 2, so that the system voltage rises. Therefore, when the back electromotive force becomes excessive, the system voltage also rises excessively, resulting in an overvoltage state. When the overvoltage detector 12 detects the overvoltage and outputs an overvoltage detection signal, the normal drive signal generator 6 outputs a drive ON signal only to, for example, the normal drive unit 8N of each of the U, V, and W phases.

この時、モータ１の各相巻線の結線状態は、図８に示すように等価的に短絡されるため、所謂短絡ブレーキを作用させることになる。この場合も、異常検出部９Ｎは過電流を検出するが、異常無効化信号生成部７が異常無効化信号を出力しているので、過電流検出信号が出力されることはない。したがって、各相のＩＧＢＴ３ＮをＯＮにする駆動信号の出力は、過電流検出信号により妨げられることはなく継続されため、システム電圧の上昇が抑制される。尚、各相の通常駆動部８Ｐだけに駆動ＯＮ信号を出力して短絡ブレーキを作用させても良い。 At this time, the connection state of each phase winding of the motor 1 is equivalently short-circuited as shown in FIG. 8, so that a so-called short-circuit brake is applied. In this case as well, the abnormality detector 9N detects an overcurrent, but since the abnormality nullification signal generator 7 outputs the abnormality nullification signal, no overcurrent detection signal is output. Therefore, the output of the drive signal for turning on the IGBT 3N of each phase is continued without being hindered by the overcurrent detection signal, thereby suppressing the rise of the system voltage. It should be noted that the drive ON signal may be output only to the normal drive section 8P of each phase to apply the short-circuit brake.

（第５実施形態）
図９に示す第５実施形態では、駆動ＩＣ５ＮＡが備える異常検出部９ＮＡは、制御部４Ａが備える通常駆動信号生成部６Ａに対して、自身の内部を経由させた異常無効化信号を出力する。そして、通常駆動信号生成部６Ａは次のように動作する。図１０に示すように、通常駆動信号生成部６ＡがＩＧＢＴ３ＮをＯＮにする制御信号を出力している際に、過電圧検出部１２より過電圧検出信号が入力されていないにも関わらず、異常検出部９Ａを経由した異常無効化信号が入力されると、その時点で上記制御信号の出力を停止してＩＧＢＴ３ＮをＯＦＦにする。 (Fifth embodiment)
In the fifth embodiment shown in FIG. 9, the abnormality detection section 9NA provided in the drive IC 5NA outputs an abnormality invalidation signal to the normal drive signal generation section 6A provided in the control section 4A. The normal drive signal generator 6A operates as follows. As shown in FIG. 10, when the normal drive signal generator 6A is outputting the control signal to turn on the IGBT 3N, although the overvoltage detection signal is not input from the overvoltage detector 12, the abnormality detector When the abnormality invalidation signal is input via 9A, the output of the control signal is stopped at that point to turn off the IGBT 3N.

すなわちこの場合は、過電圧検出部１２が過電圧検出信号を出力していないため、異常無効化信号生成部７が無効化信号を出力していないにも関わらず、異常検出部９ＮＡに何らかの異常が発生したことで無効化信号が出力されたことになる。したがって、通常駆動信号生成部６ＡがＩＧＢＴ３ＮをＯＮにする制御信号の出力を停止することで、駆動回路に異常がある状態で、ＩＧＢＴ３ＮのＯＮ／ＯＦＦ制御を継続することを回避できる。 That is, in this case, since the overvoltage detection unit 12 does not output the overvoltage detection signal, some abnormality occurs in the abnormality detection unit 9NA even though the abnormality nullification signal generation unit 7 does not output the nullification signal. By doing so, an invalidation signal is output. Therefore, by stopping the output of the control signal for turning on the IGBT 3N by the normal drive signal generator 6A, it is possible to avoid continuing the ON/OFF control of the IGBT 3N in a state where the drive circuit is abnormal.

（第６実施形態）
図１１に示す第６実施形態の構成は、各信号の入出力関係については第１実施形態と同様であるが、制御部４Ｂが備える通常駆動信号生成部６Ｂと、駆動ＩＣ５ＮＢが備える異常検出部９ＮＢの内部ロジックが第１実施形態と相違している。図１２に示すように、ノードＡ～Ｄの信号波形は第１実施形態と同様であるが、異常検出部９ＮＢは、過電流検出信号をノードＥには出力するが、ノードＦには出力しない。 (Sixth embodiment)
The configuration of the sixth embodiment shown in FIG. 11 is the same as that of the first embodiment in terms of the input/output relationship of each signal, but the normal drive signal generation section 6B provided in the control section 4B and the abnormality detection section provided in the drive IC 5NB The internal logic of 9NB is different from the first embodiment. As shown in FIG. 12, the signal waveforms of nodes A to D are the same as in the first embodiment, but the abnormality detection unit 9NB outputs the overcurrent detection signal to node E, but not to node F. .

したがって、通常駆動信号生成部６Ｂには過電流検出信号が入力される。通常駆動信号生成部６Ｂは、強制ＯＮ指令が入力されていない期間は、過電流検出信号が入力されるとＩＧＢＴ３ＮをＯＮにする制御信号を出力しない。しかし、過電圧検出信号が入力されている期間は、過電流検出信号を内部で無効化してＩＧＢＴ３ＮをＯＮにする制御信号を出力する。これにより、通常駆動部８Ｎは第１実施形態と同様に、ノードＤより駆動信号を出力する。 Therefore, the overcurrent detection signal is input to the normal drive signal generator 6B. The normal drive signal generator 6B does not output a control signal to turn on the IGBT 3N when the overcurrent detection signal is input during the period when the forced ON command is not input. However, during the period in which the overvoltage detection signal is input, the overcurrent detection signal is internally invalidated and a control signal is output to turn on the IGBT 3N. As a result, the normal drive section 8N outputs a drive signal from the node D, as in the first embodiment.

以上のように第６実施形態によれば、異常検出部９ＮＢは、過電流検出信号を通常駆動信号生成部６Ｂ及び通常駆動部８Ｎに出力する。異状無効化信号生成部７は、強制ＯＮ指令が入力されると無効化信号を通常駆動信号生成部６Ｂに出力する。通常駆動部８Ｎは、過電流検出信号が入力されるとＦＥＴ３ＮをＯＮにする駆動信号の出力を停止するが、異常検出部９ＮＢは、無効化信号が入力されると通常駆動部８Ｎに対する過電流検出信号の出力を停止する。 As described above, according to the sixth embodiment, the abnormality detection section 9NB outputs the overcurrent detection signal to the normal drive signal generation section 6B and the normal drive section 8N. The abnormality nullification signal generator 7 outputs a nullification signal to the normal drive signal generator 6B when the forced ON command is input. When the overcurrent detection signal is input, the normal drive unit 8N stops outputting the drive signal that turns on the FET 3N. Stop outputting the detection signal.

そして、通常駆動信号生成部６Ｂは、過電流検出信号が入力されると、強制ＯＮ指令が入力されていないことを条件としてＦＥＴ３をＯＮにする制御信号の出力を停止し、強制ＯＮ指令が入力されている期間に過電流検出信号が入力されると、前記ＯＮにする制御信号を出力する。このように構成すれば、通常駆動信号生成部６Ｂは、強制ＯＮ指令が入力されていれば、過電流検出信号の入力状態に関わらず、ＩＧＢＴ３をＯＮにする制御信号を出力できる。 Then, when the overcurrent detection signal is input, the normal drive signal generator 6B stops outputting the control signal for turning on the FET 3 on condition that the forced ON command is not input, and the forced ON command is input. When the overcurrent detection signal is input during the period, the control signal for turning on is output. With this configuration, the normal drive signal generator 6B can output the control signal to turn on the IGBT 3 regardless of the input state of the overcurrent detection signal, if the forced ON command is input.

（その他の実施形態）
第１実施形態において、ＩＧＢＴ３の駆動状態について異常を検出する対象は、過電流に限ることなく、その他、例えば過昇温等でも良い。
第２実施形態において、通常駆動部８の機能について異常を検出する対象は、オフ保持機能に限ることはない。
半導体素子は、ＩＧＢＴに限ることなく、バイポーラトランジスタやＭＯＳＦＥＴ等でも良い。 (Other embodiments)
In the first embodiment, the target for detecting abnormality in the driving state of the IGBT 3 is not limited to overcurrent, and may be, for example, excessive temperature rise.
In the second embodiment, the target for detecting an abnormality in the function of the normal drive unit 8 is not limited to the OFF hold function.
The semiconductor elements are not limited to IGBTs, and may be bipolar transistors, MOSFETs, or the like.

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Although the present disclosure has been described with reference to examples, it is understood that the present disclosure is not limited to such examples or structures. The present disclosure also includes various modifications and modifications within the equivalent range. In addition, various combinations and configurations, as well as other combinations and configurations, including single elements, more, or less, are within the scope and spirit of this disclosure.

図面中、３はＩＧＢＴ、４は制御部、５は駆動ＩＣ、６は通常駆動信号生成部、７は異常無効化信号生成部、８は通常駆動部、９は異常検出部、１２は過電圧検出部を示す。 In the drawing, 3 is an IGBT, 4 is a control unit, 5 is a drive IC, 6 is a normal drive signal generation unit, 7 is an abnormality nullification signal generation unit, 8 is a normal drive unit, 9 is an abnormality detection unit, and 12 is an overvoltage detection unit. part.

Claims (6)

半導体素子をＯＮ／ＯＦＦする制御信号を出力する制御信号出力部（６,６Ａ）と、
前記制御信号に応じて、前記半導体素子に駆動信号を出力する駆動信号出力部（８）と、
前記半導体素子の駆動状態に関する異常を検出し、素子異常検出信号を前記駆動信号出力部に出力する素子異常検出部（９，９ＮＡ）と、
外部より強制ＯＮ指令が入力されると、前記異常の検出を無効化する無効化信号を前記素子異常検出部に出力する無効化信号出力部（７）とを備え、
前記制御信号出力部は、前記強制ＯＮ指令が入力されると前記半導体素子をＯＮにする制御信号を出力し、
前記駆動信号出力部は、前記素子異常検出信号が入力されると前記半導体素子をＯＮにする駆動信号の出力を停止し、
前記素子異常検出部は、前記無効化信号が入力されると、前記異常検出信号の出力を停止する半導体素子の駆動回路。 a control signal output unit (6, 6A) that outputs a control signal for turning ON/OFF the semiconductor element;
a drive signal output unit (8) for outputting a drive signal to the semiconductor element according to the control signal;
an element abnormality detection unit (9, 9NA) that detects an abnormality related to the drive state of the semiconductor element and outputs an element abnormality detection signal to the drive signal output unit;
an invalidation signal output unit (7) for outputting an invalidation signal for invalidating the detection of the abnormality to the element abnormality detection unit when a forced ON command is input from the outside,
The control signal output unit outputs a control signal for turning on the semiconductor element when the forced ON command is input,
The drive signal output unit stops outputting the drive signal for turning on the semiconductor element when the element abnormality detection signal is input,
The element abnormality detection section is a drive circuit for a semiconductor element that stops outputting the abnormality detection signal when the invalidation signal is input. 前記素子異常検出部は、素子異常検出信号を前記制御信号出力部にも出力し、
前記制御信号出力部は、前記素子異常検出信号が入力されると前記半導体素子をＯＮにする制御信号の出力を停止する請求項１記載の半導体素子の駆動回路。 The element abnormality detection unit also outputs an element abnormality detection signal to the control signal output unit,
2. The semiconductor device drive circuit according to claim 1, wherein said control signal output section stops outputting a control signal for turning on said semiconductor device when said device abnormality detection signal is input. 前記素子異常検出部を除く周辺回路の動作を監視し、前記動作に異常が発生すると回路異常検出信号を前記制御信号出力部に出力する回路異常検出部（２２）を備え、
前記制御信号出力部は、前記回路異常検出信号が入力されると前記半導体素子をＯＮにする制御信号の出力を停止し、
前記無効化信号出力部は、外部より強制ＯＮ指令が入力されると、前記無効化信号を前記回路異常検出部にも出力し、
前記回路異常検出部は、前記無効化信号が入力されると、前記回路異常検出信号の出力を停止する請求項１又は２記載の半導体素子の駆動回路。 a circuit abnormality detection unit (22) that monitors the operation of peripheral circuits other than the element abnormality detection unit and outputs a circuit abnormality detection signal to the control signal output unit when an abnormality occurs in the operation;
The control signal output unit stops outputting the control signal for turning on the semiconductor element when the circuit abnormality detection signal is input,
The invalidation signal output unit outputs the invalidation signal to the circuit abnormality detection unit when a forced ON command is input from the outside,
3. The drive circuit for a semiconductor device according to claim 1, wherein said circuit abnormality detection section stops outputting said circuit abnormality detection signal when said invalidation signal is input. 半導体素子をＯＮ／ＯＦＦする制御信号を出力する制御信号出力部（６Ｂ）と、
前記制御信号に応じて、前記半導体素子に駆動信号を出力する駆動信号出力部（８Ｂ）と、
前記半導体素子の駆動状態に関する異常を検出し、素子異常検出信号を前記制御信号出力部及び前記駆動信号出力部に出力する素子異常検出部（９Ｂ）と、
外部より強制ＯＮ指令が入力されると、前記異常の検出を無効化する無効化信号を前記制御信号出力部に出力する無効化信号出力部（７）とを備え、
前記駆動信号出力部は、前記素子異常検出信号が入力されると前記半導体素子をＯＮにする駆動信号の出力を停止し、
前記素子異常検出部は、前記無効化信号が入力されると、前記駆動信号出力部に対する異常検出信号の出力を停止し、
前記制御信号出力部は、
前記素子異常検出信号が入力されると、前記強制ＯＮ指令が入力されていないことを条件として前記半導体素子をＯＮにする制御信号の出力を停止し、
前記強制ＯＮ指令が入力されている期間に前記素子異常検出信号が入力されると前記ＯＮにする制御信号を出力する半導体素子の駆動回路。 a control signal output unit (6B) that outputs a control signal for turning ON/OFF the semiconductor element;
a drive signal output unit (8B) that outputs a drive signal to the semiconductor element according to the control signal;
an element abnormality detection section (9B) that detects an abnormality related to the drive state of the semiconductor element and outputs an element abnormality detection signal to the control signal output section and the drive signal output section;
an invalidation signal output unit (7) for outputting an invalidation signal for invalidating detection of the abnormality to the control signal output unit when a forced ON command is input from the outside,
The drive signal output unit stops outputting the drive signal for turning on the semiconductor element when the element abnormality detection signal is input,
When the invalidation signal is input, the element abnormality detection section stops outputting the abnormality detection signal to the drive signal output section,
The control signal output unit is
when the element abnormality detection signal is input, stopping the output of the control signal for turning on the semiconductor element on condition that the forced ON command is not input;
A drive circuit for a semiconductor device that outputs a control signal to turn ON when the device abnormality detection signal is input during a period in which the forced ON command is input. 前記回路異常検出部（９ＮＡ）に入力される無効化信号は、当該回路異常検出部を介して前記制御信号出力部（６Ａ）にも入力されるように構成され、
前記制御信号出力部は、前記半導体素子をＯＮにする制御信号を出力している際に、前記強制ＯＮ指令が入力されていない状態で前記無効化信号が入力されると、前記制御信号の出力を停止する請求項１から４の何れか一項に記載の半導体素子の駆動回路。 The invalidation signal input to the circuit abnormality detection section (9NA) is also configured to be input to the control signal output section (6A) via the circuit abnormality detection section,
The control signal output unit outputs the control signal when the invalidation signal is input in a state in which the forced ON command is not input while the control signal for turning on the semiconductor element is output. 5. The driving circuit for a semiconductor device according to claim 1, which stops the 半導体素子をＯＮ／ＯＦＦする制御信号を出力する制御信号出力部（６）と、
前記半導体素子の駆動状態に関する異常を検出し、素子異常検出信号を前記制御信号出力部に出力する素子異常検出部（９）とを備え、
前記制御信号出力部は、前記素子異常検出信号が入力されると前記半導体素子をＯＮにする制御信号の出力を停止し、
外部より強制ＯＮ指令が入力されると、前記制御信号出力部による制御信号の出力状態に関わらず、前記半導体素子をＯＮにする強制ＯＮ信号を出力する強制ＯＮ信号出力部（３４）を更に備える半導体素子の駆動回路。 a control signal output unit (6) for outputting a control signal for turning ON/OFF the semiconductor element;
an element abnormality detection unit (9) that detects an abnormality related to the driving state of the semiconductor element and outputs an element abnormality detection signal to the control signal output unit;
The control signal output unit stops outputting a control signal for turning on the semiconductor element when the element abnormality detection signal is input,
A forced ON signal output section (34) for outputting a forced ON signal to turn on the semiconductor element regardless of the output state of the control signal by the control signal output section when a forced ON command is input from the outside. Driver circuits for semiconductor devices.
JP2021148660A 2021-09-13 2021-09-13 Driving circuit of semiconductor element Pending JP2023041342A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021148660A JP2023041342A (en) 2021-09-13 2021-09-13 Driving circuit of semiconductor element
PCT/JP2022/031102 WO2023037833A1 (en) 2021-09-13 2022-08-17 Driving circuit for semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021148660A JP2023041342A (en) 2021-09-13 2021-09-13 Driving circuit of semiconductor element

Publications (2)

Publication Number Publication Date
JP2023041342A true JP2023041342A (en) 2023-03-24
JP2023041342A5 JP2023041342A5 (en) 2023-10-27

Family

ID=85507584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021148660A Pending JP2023041342A (en) 2021-09-13 2021-09-13 Driving circuit of semiconductor element

Country Status (2)

Country Link
JP (1) JP2023041342A (en)
WO (1) WO2023037833A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014225780A (en) * 2013-05-16 2014-12-04 株式会社デンソー Load drive device
US10525841B2 (en) * 2016-10-12 2020-01-07 Ford Global Technologies, Llc Gate driver with short circuit protection
WO2018198631A1 (en) * 2017-04-25 2018-11-01 日立オートモティブシステムズ株式会社 Electronic control device

Also Published As

Publication number Publication date
WO2023037833A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US11139808B2 (en) Semiconductor device and power conversion system
WO2012117893A1 (en) Electric power converter
US9059709B2 (en) Gate drive circuit for transistor
JP5519398B2 (en) Power converter
US8841940B2 (en) System and method for a driver circuit
KR102016180B1 (en) System and method for operating inverters
US11063422B2 (en) Power semiconductor module and power converter
US7583109B2 (en) Apparatus and methods for monitoring parallel-connected power switching devices responsive to drive circuit parameters
WO2011118259A1 (en) Discharge control device
JP5752234B2 (en) Power converter
JP2013198202A (en) Inverter device and power steering device
CN112886541B (en) Protection circuit and method for converter and IGBT gate electrode drive
WO2020017169A1 (en) Power module with built-in drive circuit
WO2023037833A1 (en) Driving circuit for semiconductor elements
US11722053B2 (en) Over current protection concept for negative load current of power device gate drivers
JP7322653B2 (en) switch drive
US20230261653A1 (en) Drive control circuit for power semiconductor element, power semiconductor module, and power converter
JP6298735B2 (en) Semiconductor drive device and power conversion device using the same
JP6753348B2 (en) Switching element drive circuit
WO2018008333A1 (en) Inverter driving device
US11955878B2 (en) Upper arm drive circuit, drive circuit of power conversion device, and power conversion device
US11545887B2 (en) Safety cutoff circuit for power converter
JPH0715948A (en) Overcurrent protective circuit based on voltage-driven self arc-extinguishing element
US11394332B2 (en) Motor driving apparatus and motor driving method
US20240097669A1 (en) Gate driver system for detecting a short circuit condition

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231019