JP2023039212A - メモリシステムおよび制御方法 - Google Patents

Abstract

【課題】 不揮発性メモリに格納されているデータの内のＥＣＣの比率を低下させることができるメモリシステムを実現する。
【解決手段】 実施形態によれば、メモリシステムは不揮発性メモリと少なくとも１つの揮発性メモリとコントローラを具備する。コントローラは、不揮発性メモリに書き込むべき第１単位のデータ部を符号化して、第１単位のデータ部と共に第１誤り訂正符号フレームを構成する第１サイズの第１誤り訂正符号を生成し、第１単位のデータ部を不揮発性メモリに書き込み、第１誤り訂正符号を少なくとも１つの揮発性メモリに格納する。コントローラは、第１単位のデータ部を保護する誤り訂正符号の不揮発化が要求された場合、第１単位のデータ部を符号化して、第１単位のデータ部と共に第２誤り訂正符号フレームを構成する第２サイズの第２誤り訂正符号を生成し、第２誤り訂正符号を不揮発性メモリに書き込む。第２サイズは第１サイズよりも小さい。
【選択図】 図１６

Description

本発明の実施形態は、不揮発性メモリを備えるメモリシステムに関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、様々なコンピューティングデバイスのメインストレージとして使用されている。

メモリシステムのコントローラは、不揮発性メモリ内のブロックの故障を救済するための機能を有することがある。コントローラは、例えば、誤り訂正符号（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ：ＥＣＣ）を用いて、エラーが発生したデータを訂正するエラー訂正機能を有している。

不揮発性メモリに格納できるユーザデータの量をより多くするために、不揮発性メモリに格納されているデータの内のＥＣＣの比率は、より低くなることが望ましい。つまり、より低いＥＣＣの比率で、ブロックの故障に対処できることが望ましい。

特開２０２０－１５５０５２号公報

本発明は、不揮発性メモリに格納されているデータの内のＥＣＣの比率を低下させることができるメモリシステムを提供することを目的とする。

実施形態によれば、メモリシステムは、不揮発性メモリと、少なくとも１つの揮発性メモリと、コントローラとを具備する。コントローラは、不揮発性メモリと少なくとも１つの揮発性メモリとを制御する。コントローラは、不揮発性メモリに書き込むべき第１単位のデータ部を符号化して、第１単位のデータ部と共に第１誤り訂正符号フレームを構成する第１サイズの第１誤り訂正符号を生成する。コントローラは、第１単位のデータ部を不揮発性メモリに書き込む。コントローラは、第１誤り訂正符号を少なくとも１つの揮発性メモリに格納する。コントローラは、第１単位のデータ部を保護する誤り訂正符号の不揮発化が要求された場合、第１単位のデータ部を符号化して、第１単位のデータ部と共に第２誤り訂正符号フレームを構成する第２サイズの第２誤り訂正符号を生成し、第２誤り訂正符号を不揮発性メモリに書き込む。第２サイズは、第１サイズよりも小さい。

実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。 実施形態に係るメモリシステムで用いられる書き込みモードの特徴を示す図。 実施形態に係るメモリシステムで用いる論理物理アドレス変換テーブルの構成例を示す図。 実施形態に係るメモリシステムで用いるデータアドレス－中間ＥＣＣアドレス対応テーブルの構成例を示す図。 実施形態に係るメモリシステムで用いるデータアドレス－セーブブロックＥＣＣ（ＳＢ ＥＣＣ）アドレス対応テーブルの構成例を示す図。 バッファから書き込み先ブロックに不揮発化されるユーザデータの例を示す図。 図６に後続して、バッファから書き込み先ブロックに不揮発化される別のユーザデータの例を示す図。 バッファからセーブブロックに不揮発化されるユーザデータの例を示す図。 図８に後続して、バッファからセーブブロックに不揮発化される別のユーザデータの例を示す図。 図９に後続して、書き込み先ブロックに書き込まれるユーザデータの例を示す図。 書き込み先ブロックに書き込まれるユーザデータと、ユーザデータを保護する中間ＥＣＣの例を示す図。 書き込み先ブロックに書き込まれるユーザデータおよび最終ＥＣＣの例を示す図。 バッファからセーブブロックに不揮発化されるユーザデータと、ユーザデータを保護するＳＢ ＥＣＣの例を示す図。 図１３に後続して、バッファからセーブブロックに不揮発化される別のユーザデータと、この別のユーザデータを保護するＳＢ ＥＣＣの例を示す図。 セーブブロックに不揮発化されるユーザデータおよび中間ＥＣＣと、ユーザデータを保護するＳＢ ＥＣＣの例を示す図。 実施形態に係るメモリシステムにおいて、ランダムアクセスメモリ（ＲＡＭ）に格納される中間ＥＣＣ（第１中間ＥＣＣ）と、セーブブロックに不揮発化される中間ＥＣＣ（第２中間ＥＣＣ）の例を示す図。 実施形態に係るメモリシステムにおいて、ユーザデータを第１符号化率で符号化して生成される第１中間ＥＣＣの例を示す図。 実施形態に係るメモリシステムにおいて、ユーザデータを第２符号化率で符号化して生成される第２中間ＥＣＣの例を示す図。 実施形態に係るメモリシステムにおいて、（Ａ）Ｓｉｎｇｌｅ Ｐａｇｅ Ｐｒｏｇｒａｍ機能によりページ単位で書き込まれるデータの例と、（Ｂ）Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能によりクラスタ単位で書き込まれるデータの例を示す図。 実施形態に係るメモリシステムにおける、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能を用いた１つのページに対する書き込み動作のシーケンスの例を示す図。 セーブブロックに第２データ単位で書き込まれるユーザデータ、およびユーザデータを第２データ単位で保護するＳＢ ＥＣＣの例を示す図。 実施形態に係るメモリシステムにおいて、セーブブロックに第３データ単位で書き込まれるユーザデータ、およびユーザデータを第３データ単位で保護するＳＢ ＥＣＣの例を示す図。 実施形態に係るメモリシステムにおいて行われるライト動作の例を示す図。 実施形態に係るメモリシステムにおいて行われる第１不揮発化動作の例を示す図。 実施形態に係るメモリシステムにおいて行われる第２不揮発化動作の例を示す図。 実施形態に係るメモリシステムにおいて、コントローラ内のライト制御部によって実行されるライト処理の手順の例を示すフローチャート。 実施形態に係るメモリシステムにおいて、コントローラ内の不揮発化処理部および誤り訂正処理部によって実行される第１不揮発化処理の手順の例を示すフローチャート。 実施形態に係るメモリシステムにおいて、コントローラ内の不揮発化処理部によって実行される第２不揮発化処理の手順の例を示すフローチャート。 実施形態に係るメモリシステムにおいて、コントローラ内のリード制御部および誤り訂正処理部によって実行されるリード処理の手順の例を示すフローチャート。 実施形態に係るメモリシステムにおいて、コントローラ内の誤り訂正処理部によって実行される第１エラー訂正処理の手順の例を示すフローチャート。 実施形態に係るメモリシステムにおいて、コントローラ内の誤り訂正処理部によって実行される第２エラー訂正処理の手順の例を示すフローチャート。 実施形態に係るメモリシステムにおいて、コントローラ内の誤り訂正処理部によって実行される第３エラー訂正処理の手順の例を示すフローチャート。 実施形態に係るメモリシステムにおいて、コントローラ内の誤り訂正処理部によって実行される第４エラー訂正処理の手順の例を示すフローチャート。

以下、発明を実施するための形態について図面を参照して説明する。

図１は、第１実施形態に係る情報処理システム１の構成を示すブロック図である。情報処理システム１は、ホスト（ホストデバイス）２と、メモリシステム３とを含む。

ホスト２は、メモリシステム３にアクセスする情報処理装置（コンピューティングデバイス）である。ホスト２は、大量且つ多様なデータをメモリシステム３に保存するサーバ（ストレージサーバ）であってもよいし、パーソナルコンピュータであってもよい。

メモリシステム３は、ストレージデバイスである。メモリシステム３は、例えば、ＮＡＮＤ型フラッシュメモリを備えたソリッドステートドライブ（ＳＳＤ）として実現され得る。メモリシステム３は、ホスト２のメインストレージとして使用され得る。メモリシステム３は、ホスト２にケーブルまたはネットワークを介して接続される。

ホスト２とメモリシステム３とを相互接続するためのインタフェースとしては、ＳＣＳＩ、Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ）、ＡＴＡ、Ｓｅｒｉａｌ ＡＴＡ（ＳＡＴＡ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｆｉｂｒｅ ｃｈａｎｎｅｌ、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）（登録商標）等が使用され得る。

メモリシステム３は、コントローラ４、不揮発性メモリ５、およびランダムアクセスメモリ（ＲＡＭ）６を備える。

コントローラ４は、不揮発性メモリ５を制御するように構成されたメモリコントローラである。コントローラ４は、例えば、Ｓｙｓｔｅｍ－ｏｎ－ａ－ｃｈｉｐ（ＳｏＣ）のような回路によって実現され得る。コントローラ４は、例えば、ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、およびＱＬＣモードのいずれかで、不揮発性メモリ５に対する書き込み動作を実行できる。ＳＬＣモードは、メモリセル当たりに１ビットが書き込まれるモードである。ＭＬＣモードは、メモリセル当たりに２ビットが書き込まれるモードである。ＴＬＣモードは、メモリセル当たりに３ビットが書き込まれるモードである。ＱＬＣモードは、メモリセル当たりに４ビットが書き込まれるモードである。

不揮発性メモリ５は、メモリデバイスである。不揮発性メモリ５は、二次元構造の不揮発性メモリであってもよいし、三次元構造の不揮発性メモリであってもよい。不揮発性メモリ５は、例えば、ＮＡＮＤ型フラッシュメモリとして実現される。

不揮発性メモリ５は、メモリセルアレイを含む。メモリセルアレイは、マトリクス状に配置された複数のメモリセルを含む。不揮発性メモリ５のメモリセルアレイは、複数のブロックを含む。複数のブロックそれぞれは、複数のページを含む。１つのブロックは、最小の消去単位として機能する。ブロックは、消去ブロック、物理ブロックと称されることもある。各ページは、同一ワード線に接続された複数のメモリセルを含む。１つのページは、データ書き込み動作およびデータ読み出し動作の単位である。なお、ワード線をデータ書き込み動作およびデータ読み出し動作の単位としてもよい。各ブロックに対して許容できるＰｒｏｇｒａｍ／Ｅｒａｓｅサイクル（Ｐ／Ｅサイクル）の数には上限がある。あるブロックの１回のＰ／Ｅサイクルは、ブロック内の全てのメモリセルを消去状態にするための消去動作と、ブロックのページそれぞれにデータを書き込む書き込み動作（プログラム動作）とを含む。

また、不揮発性メモリ５は、複数の不揮発性メモリチップ（例えば、複数のＮＡＮＤ型フラッシュメモリダイ）を含んでいてもよい。複数の不揮発性メモリチップそれぞれは、メモリセル当たりに複数ビットを格納可能に構成されたフラッシュメモリとして実現され得る。

メモリセル当たりに複数ビットを記憶可能に構成されたフラッシュメモリとは、例えば、マルチレベルセル（ＭＬＣ、あるいは４ＬＣ）フラッシュメモリ、トリプルレベルセル（ＴＬＣ、あるいは８ＬＣ）フラッシュメモリ、クワッドレベルセル（ＱＬＣ、あるいは１６ＬＣ）フラッシュメモリである。ＭＬＣフラッシュメモリは、メモリセル当たりに２ビットのデータを記憶可能である。ＴＬＣフラッシュメモリは、メモリセル当たりに３ビットのデータを記憶可能である。ＱＬＣフラッシュメモリは、メモリセル当たりに４ビットのデータを記憶可能である。なお、メモリセル当たりに１ビットを記憶可能に構成されたフラッシュメモリは、シングルレベルセル（ＳＬＣ、あるいは２ＬＣ）フラッシュメモリとも称される。

不揮発性メモリチップがＭＬＣフラッシュメモリとして実現される場合、通常は、２ページ分のデータ（下位ページデータおよび上位ページデータ）が、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、メモリセル当たりに２ビットを書き込むことができる。このＭＬＣフラッシュメモリ内の任意の領域（例えば、１つ以上の任意のブロック）は、メモリセル当たりに１ビットのみを記憶可能な領域（ＳＬＣ領域）として使用することができる。ＳＬＣ領域にデータを書き込む動作においては、１ページ分のデータ（下位ページデータ）のみが同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、ＳＬＣ領域として使用される各ブロックにおいては、ＳＬＣフラッシュメモリ内の各ブロック（ＳＬＣブロック）と同様に、メモリセル当たりに１ビットのみを書き込むことができる。この結果、ＳＬＣ領域として使用される各ブロックは、擬似的なＳＬＣブロックとして機能する。

不揮発性メモリチップがＴＬＣフラッシュメモリとして実現される場合、通常は、３ページ分のデータ（下位ページデータ、ミドルページデータ、および上位ページデータ）が、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、メモリセル当たりに３ビットを書き込むことができる。このＴＬＣフラッシュメモリ内の任意の領域（例えば、１つ以上の任意のブロック）は、上述のＳＬＣ領域として使用されてもよいし、メモリセル当たりに２ビットを記憶可能なＭＬＣ領域として使用されてもよい。なお、ＳＬＣ領域／ＭＬＣ領域は、ブロックよりも細かい単位（例えば、ワード線の単位、ブロック内のワード線の集合の単位）で設定されてもよい。ＭＬＣ領域においては、２ページ分のデータのみが同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、ＭＬＣ領域においては、メモリセル当たりに２ビットのみを書き込むことができる。

不揮発性メモリチップがＱＬＣフラッシュメモリとして実現される場合、通常、４ページ分のデータが、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、メモリセル当たりに４ビットを書き込むことができる。このＱＬＣフラッシュメモリ内の任意の領域（例えば、１つ以上の任意のブロック）は、上述のＳＬＣ領域として使用されてもよいし、上述のＭＬＣ領域として使用されてもよいし、あるいは、メモリセル当たりに３ビットを記憶可能なＴＬＣ領域として使用されてもよい。なお、ＳＬＣ領域／ＭＬＣ領域／ＴＬＣ領域は、ブロックよりも細かい単位（例えば、ワード線の単位、ブロック内のワード線の集合の単位）で設定されてもよい。ＴＬＣ領域においては、３ページ分のデータのみが、同一ワード線に接続された複数のメモリセルに書き込まれる。これにより、ＴＬＣ領域においては、メモリセル当たりに３ビットを書き込むことができる。

なお、不揮発性メモリチップは、メモリセル当たりに５ビット以上を記憶可能に構成されていてもよい。この場合においても、不揮発性メモリチップの任意の領域は、メモリセル当たりに４ビット以下のデータのみが書き込まれる領域として使用され得る。

ＲＡＭ６は揮発性メモリである。ＲＡＭ６は、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）である。あるいは、ＲＡＭ６は、スタティックＲＡＭ（ＳＲＡＭ）であってもよい。ＲＡＭ６は、コントローラ４の内部構成であってもよい。以下では、ＲＡＭ６としてＤＲＡＭが用いられる場合を主に例示する。

ＲＡＭ６には、論理物理アドレス変換テーブル３１のキャッシュ領域が設けられている。また、ＲＡＭ６には、処理に用いられる誤り訂正符号（ＥＣＣ）（例えば、中間ＥＣＣ３４）や、テーブル（例えば、データアドレス－中間ＥＣＣアドレス対応テーブル３２、データアドレス－セーブブロックＥＣＣ（ＳＢ ＥＣＣ）アドレス対応テーブル３３）の格納領域が設けられてもよい。

コントローラ４は、不揮発性メモリ５のデータ管理およびブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能してもよい。データ管理には、（１）論理アドレスそれぞれと不揮発性メモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ページ単位のリード動作／ライト動作とブロック単位の消去動作との差異を隠蔽するための処理、等が含まれる。ブロック管理には、バッドブロックの管理、ウェアレベリング、ガベージコレクション（ＧＣ）、等が含まれる。以下では、不揮発性メモリ５のデータ管理およびブロック管理のための処理を、ＦＴＬ処理とも称する。

論理アドレスは、メモリシステム３をアドレス指定するためにホスト２によって使用されるアドレスである。論理アドレスとして、例えば、論理ブロックアドレス（ＬＢＡ）が使用される。論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングの管理は、論理物理アドレス変換テーブル３１を用いて実行される。コントローラ４は、論理物理アドレス変換テーブル３１を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを所定の管理サイズ単位で管理する。物理アドレスは、不揮発性メモリ５内の記憶位置を示す。論理物理アドレス変換テーブル３１は、メモリシステム３の起動時に不揮発性メモリ５からＲＡＭ６にロードされてもよい。

１つのページへのデータ書き込みは、１つのＰ／Ｅサイクル当たり１回のみ可能である。また、Ｐ／Ｅサイクルの回数には上限がある。このため、コントローラ４は、ある論理アドレスに対応する更新データを、この論理アドレスに対応する以前のデータが格納されている記憶位置ではなく、別の記憶位置に書き込む。そして、コントローラ４は、論理物理アドレス変換テーブル３１を更新してこの論理アドレスをこの別の物理記憶位置を指す物理アドレスに関連付け、さらに以前のデータを無効化する。以下では、論理物理アドレス変換テーブル３１から参照されているデータ（すなわち、論理アドレスと紐付けられているデータ）を有効データと称する。また、どの論理アドレスとも紐付けられていないデータを無効データと称する。有効データは、後にホスト２からリードされる可能性があるデータである。無効データは、もはやホスト２からリードされる可能性が無いデータである。

コントローラ４は、ホストインタフェース（ホストＩ／Ｆ）１１、ＣＰＵ１２、メモリＩ／Ｆ１３、ＲＡＭインタフェース（ＲＡＭ Ｉ／Ｆ）１４、バッファ１５、およびＥＣＣエンコーダ１６を含む。ホストＩ／Ｆ１１、ＣＰＵ１２、メモリＩ／Ｆ１３、ＲＡＭ Ｉ／Ｆ１４、バッファ１５、およびＥＣＣエンコーダ１６は、バス１０を介して相互接続されていてもよい。

ホストＩ／Ｆ１１は、ホスト２から様々なコマンドを受信する回路である。様々なコマンドとは、例えば、Ｉ／Ｏコマンド、各種制御コマンド、である。Ｉ／Ｏコマンドは、例えば、ライトコマンド、リードコマンドを含む。制御コマンドは、例えば、アンマップコマンド（トリムコマンド）、フォーマットコマンド、フラッシュコマンドを含む。フォーマットコマンドは、メモリシステム３全体をアンマップするためのコマンドである。フラッシュコマンドは、メモリシステム３内にキャッシュまたはバッファされているダーティデータを不揮発性メモリ５に書き込むためのコマンドである。ダーティデータは、例えば、ユーザデータおよび関連する管理データである。

ＣＰＵ１２は、ホストＩ／Ｆ１１、メモリＩ／Ｆ１３、ＲＡＭ Ｉ／Ｆ１４、バッファ１５、およびＥＣＣエンコーダ１６を制御するように構成されたプロセッサである。ＣＰＵ１２は、図示しないＲＯＭ等に格納されている制御プログラム（ファームウェア）を実行することによって様々な処理を行う。様々な処理とは、例えば、ＦＴＬ処理、コマンド処理である。コマンド処理は、ホスト２からの様々なコマンドを処理するための処理である。ＣＰＵ１２の動作は、ＣＰＵ１２によって実行される上述のファームウェアによって制御される。なお、ＦＴＬ処理およびコマンド処理の一部または全部は、コントローラ４内の専用ハードウェアが実行してもよい。

メモリＩ／Ｆ１３は、不揮発性メモリ５を制御するように構成されたストレージ制御回路である。メモリＩ／Ｆ１３は、例えばＴｏｇｇｌｅ ＤＤＲ、Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ（ＯＮＦＩ）である。コントローラ４と不揮発性メモリ５とは、メモリＩ／Ｆ１３を介して電気的に接続されている。メモリＩ／Ｆ１３は、複数のチャンネルを介して、不揮発性メモリ５内の複数のメモリチップにそれぞれ接続されていてもよい。

ＲＡＭ Ｉ／Ｆ１４は、ＲＡＭ６のアクセスを制御するように構成されたコントローラである。

バッファ１５は揮発性の記憶領域である。バッファ１５は、不揮発性メモリ５に書き込まれるデータを一時的に記憶する。バッファ１５は、例えば、ユーザデータを記憶する。ユーザデータは、例えば、ホスト２からライトコマンドと共に受信される書き込み対象のデータである。なお、バッファ１５は、ＧＣソースブロックから読み出された有効データを記憶してもよい。

ＥＣＣエンコーダ１６は、データを符号化して、当該データに対応するＥＣＣ（すなわちパリティ）を生成する。ＥＣＣとして、例えば、Ｒｅｅｄ－Ｓｏｌｏｍｏｎ（ＲＳ）符号、ＸＯＲパリティが用いられる。

また、コントローラ４は、不揮発性メモリ５内のブロックを、例えば、書き込み先ブロックまたはセーブブロックとして供給し得る。

書き込み先ブロックは、ユーザデータの書き込み先として用いられるブロックである。

セーブブロックは、メモリシステム３の内部状態の確定を要する特定の要求を受け付けた場合に、揮発性の記憶領域に格納されているデータを不揮発化するために用いられるブロックである。揮発性の記憶領域は、例えば、ＲＡＭ６、バッファ１５である。メモリシステム３の内部状態の確定を要する特定の要求は、例えば、省電力モードへの移行要求、電源オフ（シャットダウン）の要求、フラッシュ要求（例えば、フラッシュコマンド）である。以下では、メモリシステム３の内部状態の確定を要する特定の要求を、内部状態確定要求とも称する。例えば、メモリシステム３は、内部状態確定要求に基づいてバッファ１５に蓄積されているユーザデータをセーブブロックに不揮発化した後に、省電力モードに移行するか、シャットダウンされることがある。その後、起動されたメモリシステム３では、内部状態が確定されていたことにより、セーブブロックに格納されているユーザデータを用いて、バッファ１５に蓄積されていたユーザデータを復旧できる。

ブロックに対する書き込みは、例えば、特定のデータ単位で行われる。特定のデータ単位は、例えば、１回のデータ書き込み動作で不揮発性メモリ５に書き込みが可能なデータ量である。以下では、特定のデータ単位を、書き込み単位とも称する。

セーブブロックに対する書き込み単位は、例えば、書き込み先ブロックに対する書き込み単位よりも小さくなり得る。より具体的には、コントローラ４は、メモリセル当たりにｎビットのデータが書き込まれる第１モードで、セーブブロックにデータを書き込む。また、コントローラ４は、メモリセル当たりにｍビットのデータが書き込まれる第２モードで、書き込み先ブロックにデータを書き込む。ｎは１以上の数である。ｍはｎよりも大きい数である。第１モードは、例えば、ＳＬＣモードである。第２モードは、例えば、ＳＬＣモード、ＭＬＣモード、ＴＬＣモードまたはＱＬＣモードである。

また、例えば、セーブブロックとして用いられる論理ブロックを構成する物理ブロックの数は、書き込み先ブロックとして用いられる論理ブロックを構成する物理ブロックの数よりも少ない。論理ブロックは、Ｎ個の物理ブロックで構成される。Ｎは１以上の整数である。Ｎ個の物理ブロックは、各物理ブロックに対する物理ページ単位の書き込みが並列して行われるブロック群である。つまり、コントローラ４は、Ｎ個の物理ブロックそれぞれの物理ページに対する書き込み動作（すなわち、Ｎ個の物理ページに対する書き込み動作）を並列に行い得る。よって、論理ブロックに対する書き込み単位は、構成する物理ブロックの数が少ないほど小さくなる。したがって、セーブブロックとして用いられる論理ブロックに対する書き込み単位は、書き込み先ブロックとして用いられる論理ブロックに対する書き込み単位より小さい。

なお、論理ブロックに対する書き込み単位は、Ｎ個の物理ページよりも小さい場合がある。この場合、セーブブロックとして用いられる論理ブロックに対する書き込み単位をｊ個の物理ページとし、書き込み先ブロックとして用いられる論理ブロックに対する書き込み単位をｋ個の物理ページとしたならば、ｊがｋ以下であるように設定される。これにより、セーブブロックとして用いられる論理ブロックに対する書き込み単位は、書き込み先ブロックとして用いられる論理ブロックに対する書き込み単位より小さくなる。

このように、セーブブロックに対する書き込み単位は、書き込み先ブロックに対する書き込み単位よりも小さいので、セーブブロックに対するデータ書き込みでは、書き込み先ブロックに対するデータ書き込みよりも、パディング用のデータが書き込まれる量が削減され得る。

また、ブロックに格納されているユーザデータは、ＥＣＣによって保護される。

具体的には、書き込み先ブロックに格納されているユーザデータは、中間ＥＣＣと最終ＥＣＣのいずれか一方によって保護される。

中間ＥＣＣは、書き込み先ブロックに格納された第１保護単位のユーザデータと共に第１フレームサイズ（すなわち第１フレーム長）のＥＣＣフレームを構成する。つまり、第１保護単位のユーザデータは、対応する中間ＥＣＣで保護される。第１保護単位は、例えば、書き込み先ブロックに対する書き込み単位に相当する。

最終ＥＣＣは、複数の書き込み先ブロックに格納された第２保護単位のユーザデータと共に第２フレームサイズ（すなわち第２フレーム長）のＥＣＣフレームを構成する。つまり、第２保護単位のユーザデータは、対応する最終ＥＣＣで保護される。第２保護単位は第１保護単位よりも大きい。第２フレームサイズは、第１フレームサイズよりも大きい。また、第２保護単位のユーザデータは、少なくとも１つの第１保護単位のユーザデータを含んでいる。

また、セーブブロックに格納されているユーザデータは、ＳＢ ＥＣＣで保護される。

ＳＢ ＥＣＣは、セーブブロックに格納されたユーザデータと共に１つのＥＣＣフレームを構成する。つまり、セーブブロックに格納されたユーザデータは、対応するＳＢ ＥＣＣで保護される。ＳＢ ＥＣＣは、セーブブロックに書き込まれる。

実施形態のメモリシステム３で最終ＥＣＣ、中間ＥＣＣおよびＳＢ ＥＣＣとして用いられるＥＣＣは、いずれもページ間ＥＣＣである。ページ間ＥＣＣは、例えば、線形符号である。なお、メモリシステム３では、ページ間ＥＣＣだけでなく、ページ内ＥＣＣ（Ｃｈａｎｎｅｌ ＥＣＣ）も用いられ得る。ページ内ＥＣＣとしては、例えば、Ｂｏｓｅ Ｃｈａｕｄｈｕｒｉ Ｈｏｃｑｕｅｎｇｈｅｍ（ＢＣＨ）符号や、Ｌｏｗ Ｄｅｎｓｉｔｙ Ｐａｒｉｔｙ Ｃｈｅｃｋ（ＬＤＰＣ）符号が用いられる。

ここで、不揮発性メモリ５に対する書き込みモードの特徴について説明する。

図２は、実施形態に係るメモリシステム３で用いられる書き込みモードの特徴を示す。ＳＬＣモードにおけるメモリセル当たりのデータ密度は、２値（１ページ）である。ＭＬＣモードにおけるメモリセル当たりのデータ密度は、４値（２ページ）である。ＴＬＣモードにおけるメモリセル当たりのデータ密度は、８値（３ページ）である。ＱＬＣモードにおけるメモリセル当たりのデータ密度は、１６値（４ページ）である。

不揮発性メモリ５に対するデータの読み出し速度および書き込み速度は、データ密度が高いほど遅く、データ密度が低いほど速い。したがって、ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、およびＱＬＣモードの内、ＱＬＣモードにおけるデータの読み出しおよび書き込みが最も遅い。また、ＳＬＣモード、ＭＬＣモード、ＴＬＣモード、およびＱＬＣモードの内、ＳＬＣモードにおけるデータの読み出しおよび書き込みが最も速い。

次いで、メモリシステム３で用いられる幾つかのテーブルの構成例を説明する。

図３は、実施形態に係るメモリシステム３で用いる論理物理アドレス変換テーブル３１の構成例を示す。論理物理アドレス変換テーブル３１は、例えばルックアップテーブル（ＬＵＴ）として実現される。論理物理アドレス変換テーブル３１は、論理アドレスそれぞれと不揮発性メモリ５の物理アドレスそれぞれとの間のマッピングを管理する。

図４は、実施形態に係るメモリシステム３で用いるデータアドレス－中間ＥＣＣアドレス対応テーブル３２の構成例を示す。データアドレス－中間ＥＣＣアドレス対応テーブル３２は、中間ＥＣＣで保護される複数のＥＣＣフレームにそれぞれ対応する複数のエントリを含み得る。中間ＥＣＣで保護されるＥＣＣフレームは、書き込み先ブロックに格納されていて、対応する最終ＥＣＣが書き込み先ブロックにまだ書き込まれていない書き込み単位（第１保護単位）のユーザデータと、中間ＥＣＣとで構成される。複数のエントリの各々は、ユーザデータの物理アドレスのフィールドと、中間ＥＣＣの物理アドレスのフィールドとを含む。

ユーザデータの物理アドレスのフィールドは、対応するＥＣＣフレームを構成し、書き込み先ブロックに格納されているユーザデータの物理アドレスを示す。

中間ＥＣＣの物理アドレスのフィールドは、対応するＥＣＣフレームを構成し、ＲＡＭ６またはセーブブロックに格納されている中間ＥＣＣの物理アドレスを示す。つまり、中間ＥＣＣの物理アドレスは、中間ＥＣＣが格納されているＲＡＭ６内の記憶領域、または中間ＥＣＣが格納されている不揮発性メモリ５内の物理アドレスを示す。

図５は、実施形態に係るメモリシステム３で用いるデータアドレス－ＳＢ ＥＣＣアドレス対応テーブル３３の構成例を示す。データアドレス－ＳＢ ＥＣＣアドレス対応テーブル３３は、ＳＢ ＥＣＣで保護される複数のＥＣＣフレームに対応する複数のエントリを含み得る。ＳＢ ＥＣＣで保護されるＥＣＣフレームは、例えば、１つ以上のクラスタ単位のユーザデータと、１つ以上のクラスタ単位のＳＢ ＥＣＣとで構成される。１つ以上のクラスタ単位のユーザデータそれぞれは、１つ以上のセーブブロックそれぞれに格納されている。１つ以上のクラスタ単位のＳＢ ＥＣＣそれぞれは、１つ以上のセーブブロックそれぞれに格納されている。複数のエントリの各々は、ユーザデータの物理アドレスのフィールドと、ＳＢ ＥＣＣの物理アドレスのフィールドとを含む。

ユーザデータの物理アドレスのフィールドは、対応するＥＣＣフレームを構成する１つ以上のクラスタ単位のユーザデータがそれぞれ格納されている１つ以上の物理アドレスを示す。

ＳＢ ＥＣＣの物理アドレスのフィールドは、対応するＥＣＣフレームを構成する１つ以上のクラスタ単位のＳＢ ＥＣＣがそれぞれ格納されている１つ以上の物理アドレスを示す。

前述した論理物理アドレス変換テーブル３１、データアドレス－中間ＥＣＣアドレス対応テーブル３２、およびデータアドレス－ＳＢ ＥＣＣアドレス対応テーブル３３それぞれの構成は、一例であって、メモリシステム３を構成するハードウェアおよびソフトウェア（例えば、ファームウェア）の設計に応じて、適宜変更可能である。

図１に戻る。コントローラ４のＣＰＵ１２は、リード制御部１２１、ライト制御部１２２、不揮発化処理部１２３、および誤り訂正処理部１２４として機能し得る。ＣＰＵ１２は、例えば、ファームウェアを実行することにより、リード制御部１２１、ライト制御部１２２、不揮発化処理部１２３、および誤り訂正処理部１２４として機能し得る。

リード制御部１２１は、コントローラ４内の各部を制御してリード動作を行う。リード動作は、例えば、ホスト２からのリードコマンドに応じて、不揮発性メモリ５からユーザデータを読み出すための動作である。リード動作は、メモリシステム３の内部動作（例えば、ＧＣ動作、リフレッシュ動作、ウェアレベリング動作）において、不揮発性メモリ５からユーザデータを読み出すための動作であってもよい。

ライト制御部１２２は、ホスト２からライトコマンドを受信したことに応じて、不揮発性メモリ５に書き込むべきユーザデータをホスト２から受信する。そして、ライト制御部１２２は、コントローラ４内の各部を制御してライト動作を行う。ライト動作は、例えば、ホスト２から受信したユーザデータを不揮発性メモリ５に書き込むための動作である。ライト動作は、メモリシステム３の内部動作においてユーザデータを不揮発性メモリ５に書き込むための動作であってもよい。

不揮発化処理部１２３は、内部状態確定要求に基づいて、揮発性の記憶領域に記憶されているデータを不揮発化するための不揮発化動作を行う。不揮発化動作は、例えば、中間ＥＣＣを不揮発化するための動作と、バッファ１５に蓄積されている未書き込みのユーザデータと、対応するＳＢ ＥＣＣとを不揮発化するための動作とを含む。よって、内部状態確定要求は、中間ＥＣＣを不揮発化する要求と、バッファ１５に蓄積されている未書き込みのユーザデータと、対応するＳＢ ＥＣＣとを不揮発化する要求を含むとも云える。

誤り訂正処理部１２４は、不揮発性メモリ５から読み出されたユーザデータにエラーが発生している場合、エラー訂正処理を行う。また、誤り訂正処理部１２４は、不揮発性メモリ５へのユーザデータの書き込みが失敗した場合に、エラー訂正処理を行う。

ここで、メモリシステム３における内部状態確定要求に基づく不揮発化動作について説明する。

コントローラ４は、内部状態確定要求に基づいて、ＲＡＭ６およびバッファ１５のような揮発性の記憶領域に格納されているデータを不揮発性メモリ５に書き込む。揮発性の記憶領域に格納されているデータを不揮発性メモリ５に書き込むことにより、メモリシステム３の内部状態を確定できる。例えば、コントローラ４が、ホスト２から受信したフラッシュコマンドに基づいて、ＲＡＭ６およびバッファ１５に蓄積されているデータを不揮発性メモリ５に書き込んだ場合、メモリシステム３の内部状態が、フラッシュコマンドに基づく処理が完了する以前の状態に巻き戻らないことを保証できる。

コントローラ４は、ブロックに対する書き込みを、特定のデータ単位（書き込み単位）で行う。揮発性の記憶領域に格納されているデータは、書き込み単位に満たない場合がある。この場合、コントローラ４は、揮発性の記憶領域に格納されているデータをパディング付きでブロックに書き込む。データをパディング付きで書き込むとは、書き込み対象のデータとパディング用のデータとで構成される書き込み単位のデータを書き込むことを意味する。

内部状態確定要求に基づいて、揮発性の記憶領域に格納されているデータを不揮発性メモリ５に書き込む場合、データをパディング付きでブロックに書き込むことが多い。よって、パディング用の無駄なデータが不揮発性メモリ５に書き込まれる量が増加する傾向にある。

図６は、バッファ１５から書き込み先ブロックに不揮発化されるユーザデータの例を示す。バッファ１５にはユーザデータ６１１が蓄積されている。ユーザデータ６１１のサイズは、書き込み先ブロックへの書き込み単位に達していない。書き込み先ブロック５１１は、不揮発性メモリ５内のブロックである。

内部状態確定要求に基づいて、ユーザデータ６１１はパディング付きで書き込み先ブロック５１１に書き込まれる。つまり、ユーザデータ６１１とパディング用のデータ６１１Ｐとで構成される書き込み単位のデータが、書き込み先ブロック５１１に書き込まれる。これにより、バッファ１５に蓄積されているユーザデータ６１１が不揮発化される。そして、ユーザデータ６１１を記憶しているバッファ１５内の記憶領域が解放される。

図７は、図６に後続して、バッファ１５から書き込み先ブロック５１１に不揮発化される別のユーザデータの例を示す。バッファ１５にはユーザデータ６１２が蓄積されている。ユーザデータ６１２のサイズは、書き込み先ブロックへの書き込み単位に達していない。

内部状態確定要求に基づいて、ユーザデータ６１２はパディング付きで書き込み先ブロック５１１に書き込まれる。つまり、ユーザデータ６１２とパディング用のデータ６１２Ｐとで構成される書き込み単位のデータが、書き込み先ブロック５１１に書き込まれる。これにより、バッファ１５に蓄積されているユーザデータ６１２が不揮発化される。そして、ユーザデータ６１２を記憶しているバッファ１５内の記憶領域は解放される。

図６および図７に示すように、内部状態確定要求に基づいて、バッファ１５に蓄積されている２つのユーザデータ６１１，６１２それぞれを書き込み先ブロック５１１に書き込む場合、書き込み先ブロック５１１に書き込まれるパディング用の無駄なデータが多く発生する。

次いで、内部状態確定要求に基づいて行われる、ＲＡＭ６およびバッファ１５に格納されているデータの書き込みに、書き込み先ブロックではなく、セーブブロックが用いられる場合について説明する。セーブブロックは、書き込み先ブロックよりも書き込み単位が小さいブロックである。

図８は、バッファ１５からセーブブロックに不揮発化されるユーザデータの例を示す。バッファ１５にはユーザデータ６１３が蓄積されている。ユーザデータ６１３のサイズは、セーブブロックへの書き込み単位に相当する。セーブブロック５５１は、不揮発性メモリ５内のブロックである。

内部状態確定要求に基づいて、ユーザデータ６１３はセーブブロック５５１に書き込まれる。ユーザデータ６１３のサイズがセーブブロックへの書き込み単位に相当するので、ユーザデータ６１３は、パディング用のデータが付加されることなく、そのままセーブブロック５５１に書き込まれる。これにより、バッファ１５に蓄積されているユーザデータ６１３が不揮発化される。

なお、ユーザデータ６１３のサイズは、書き込み先ブロックへの書き込み単位に満たない。ユーザデータ６１３をセーブブロック５５１に書き込むことによって、ユーザデータ６１３を書き込み先ブロック５１１に書き込む場合に発生するパディング用のデータの書き込みをなくすことができる。

図９は、図８に後続して、バッファ１５からセーブブロック５５１に不揮発化される別のユーザデータの例を示す。バッファ１５には、ユーザデータ６１３とユーザデータ６１４とが蓄積されている。ユーザデータ６１４のサイズは、セーブブロックへの書き込み単位に達していない。

内部状態確定要求に基づいて、まだ不揮発化されていないユーザデータ６１４がパディング付きでセーブブロック５５１に書き込まれる。つまり、ユーザデータ６１４とパディング用のデータ６１４Ｐとで構成される書き込み単位のデータが、セーブブロック５５１に書き込まれる。これにより、バッファ１５に蓄積されているユーザデータ６１４が不揮発化される。

セーブブロックへの書き込み単位は、書き込み先ブロックへの書き込み単位よりも小さい。そのため、ユーザデータ６１４をセーブブロック５５１に書き込む場合、ユーザデータ６１４を書き込み先ブロック５１１に書き込む場合と比較して、不揮発性メモリ５に書き込まれるパディング用のデータの量を削減できる。

したがって、図８および図９に示すように、内部状態確定要求に基づいて、バッファ１５に蓄積されている２つのユーザデータ６１３，６１４それぞれをセーブブロック５５１に書き込む場合、ユーザデータ６１３，６１４それぞれを書き込み先ブロック５１１に書き込む場合と比較して、不揮発性メモリ５に書き込まれるパディング用の無駄なデータの量を削減できる。

図１０は、図９に後続して、バッファ１５から書き込み先ブロック５１１に書き込まれるユーザデータの例を示す。バッファ１５には、ユーザデータ６１３、ユーザデータ６１４、およびユーザデータ６１５が蓄積されている。ユーザデータ６１３、ユーザデータ６１４、およびユーザデータ６１５の総データサイズ（総データ量）は、書き込み先ブロックへの書き込み単位に相当する。

バッファ１５に蓄積されているユーザデータ６１３、ユーザデータ６１４、およびユーザデータ６１５の総データサイズが、書き込み先ブロックへの書き込み単位に達した場合、書き込み単位のユーザデータ６１３、ユーザデータ６１４、およびユーザデータ６１５は書き込み先ブロック５１１に書き込まれる。

このように、内部状態確定要求に基づいてユーザデータを不揮発性メモリ５に書き込む場合に、ユーザデータをセーブブロック５５１に書き込むことにより、書き込み先ブロック５１１にパディング用のデータが書き込まれないようにすることができる。

次いで、バーストエラーを救済するための機能について説明する。バーストエラーは、特定の記憶領域のデータに集中的に発生するエラーである。バーストエラーは、例えば、ブロックの消失である。バーストエラーを救済するために、ブロックはＥＣＣを用いて保護される。より具体的には、例えば、エラーが発生したデータは、ＥＣＣを用いて訂正され得る。

書き込み先ブロックを保護するＥＣＣとセーブブロックを保護するＥＣＣとについて、以下にそれぞれ説明する。

（書き込み先ブロックを保護するＥＣＣ）
書き込み先ブロックに格納されているユーザデータは、中間ＥＣＣと最終ＥＣＣのいずれか一方によって保護される。

図１１は、書き込み先ブロックに書き込まれるユーザデータと、ユーザデータを保護する中間ＥＣＣの例を示す。バッファ１５にはユーザデータ６１６が蓄積されている。ユーザデータ６１６のサイズは、書き込み先ブロックへの書き込み単位に相当する。第１書き込み先ブロック５２１、第２書き込み先ブロック５２２およびセーブブロック５５２は、不揮発性メモリ５内のブロックである。

ＥＣＣエンコーダ１６は、書き込み単位に相当するユーザデータ６１６を符号化して、中間ＥＣＣ７１１を生成する。ＲＡＭ６は、生成された中間ＥＣＣ７１１を記憶する。また、ユーザデータ６１６は第１書き込み先ブロック５２１に書き込まれる。そして、ユーザデータ６１６を記憶しているバッファ１５内の記憶領域は解放される。これにより、第１書き込み先ブロック５２１に格納されているユーザデータ６１６は、ＲＡＭ６に格納されている中間ＥＣＣ７１１で保護される。ユーザデータ６１６は、第１保護単位のユーザデータに相当する。また、ユーザデータ６１６と中間ＥＣＣ７１１とは、第１フレームサイズのＥＣＣフレームを構成する。

次いで、内部状態確定要求に基づいて、ＲＡＭ６に格納されている中間ＥＣＣ７１１は不揮発化される。具体的には、中間ＥＣＣ７１１は、例えば、セーブブロック５５２に書き込まれる。これにより、不揮発化された中間ＥＣＣ７１１で、第１書き込み先ブロック５２１に格納されているユーザデータ６１６を保護できる。

図１２は、書き込み先ブロックに書き込まれるユーザデータおよび最終ＥＣＣの例を示す。ここでは、図１１に示した例のように、ユーザデータ６１６に対応する中間ＥＣＣ７１１がＲＡＭ６に格納され、ユーザデータ６１６が第１書き込み先ブロック５２１に書き込まれた後に、ユーザデータ６１７がバッファ１５に蓄積されたことを想定する。ユーザデータ６１７は、書き込み先ブロックへの書き込み単位から最終ＥＣＣ分を引いたサイズを有している。

コントローラ４は、第１書き込み先ブロック５２１にユーザデータ６１６を書き込んだ後、ユーザデータ６１６とユーザデータ６１７とをＥＣＣエンコーダ１６で符号化して、最終ＥＣＣ７３１を生成する。コントローラ４は、ユーザデータ６１７と最終ＥＣＣ７３１とを第２書き込み先ブロック５２２に書き込む。これにより、ユーザデータ６１６およびユーザデータ６１７は、最終ＥＣＣ７３１で保護される。ユーザデータ６１６およびユーザデータ６１７は、第２保護単位のユーザデータに相当する。また、ユーザデータ６１６、ユーザデータ６１７および最終ＥＣＣ７３１は、第２フレームサイズのＥＣＣフレームを構成する。

なお、最終ＥＣＣ７３１が書き込み先ブロック５２２に書き込まれた後に、内部状態確定要求を受け付けた場合、中間ＥＣＣ７１１はセーブブロック５５２に書き込まれない。これは、ユーザデータ６１６は最終ＥＣＣ６１７で保護されているためである。

また、最終ＥＣＣで保護される第２保護単位のユーザデータは、複数の第１保護単位のユーザデータを含んでいてもよい。つまり、図１２では、第２保護単位のユーザデータが１つの第１保護単位のユーザデータ６１６を含む例を示したが、第２保護単位のユーザデータは、複数の書き込み先ブロックにそれぞれ書き込まれる複数の第１保護単位のユーザデータを含んでいてもよい。

つまり、コントローラ４は、ｄ－１個の第１フレームサイズのＥＣＣフレームにそれぞれ書き込まれるｄ－１個の第１保護単位のユーザデータを不揮発性メモリ５（より詳しくは、ｄ－１個の書き込み先ブロック）に書き込んだ場合に、ｄ－１個の第１保護単位のユーザデータと、ユーザデータ６１７とを符号化して、最終ＥＣＣ７３１を生成する。そして、コントローラ４は、ユーザデータ６１７と最終ＥＣＣ７３１とを書き込み先ブロック５２２に書き込む。なお、ｄは２以上の整数である。これにより、ｄ－１個の第１保護単位のユーザデータとユーザデータ６１７とからなる第２保護単位のユーザデータが、最終ＥＣＣ７３１で保護される。

（セーブブロックを保護するＥＣＣ）
セーブブロックに格納されているユーザデータは、ＳＢ ＥＣＣで保護される。

図１３は、バッファ１５からセーブブロックに不揮発化されるユーザデータと、ユーザデータを保護するＳＢ ＥＣＣの例を示す。バッファ１５にはユーザデータ６１８が蓄積されている。

内部状態確定要求に基づいて、ユーザデータ６１８はＥＣＣエンコーダ１６で符号化されて、ＳＢ ＥＣＣ７５１が生成される。そして、ユーザデータ６１８とＳＢ ＥＣＣ７５１とは、セーブブロック５５１に書き込まれる。これにより、ユーザデータ６１８は、不揮発化されると共に、ＳＢ ＥＣＣ７５１で保護される。つまり、ユーザデータ６１８とＳＢ ＥＣＣ７５１とは、１つのＥＣＣフレームを構成する。

図１４は、図１３に後続して、バッファ１５からセーブブロックに不揮発化される別のユーザデータと、この別のユーザデータを保護するＳＢ ＥＣＣの例を示す。バッファ１５には、ユーザデータ６１８とユーザデータ６１９とが蓄積されている。

内部状態確定要求に基づいて、まだ不揮発化されていないユーザデータ６１９はＥＣＣエンコーダ１６で符号化されて、ＳＢ ＥＣＣ７５２が生成される。そして、ユーザデータ６１９とＳＢ ＥＣＣ７５２とは、セーブブロック５５１に書き込まれる。これにより、ユーザデータ６１９は、不揮発化されると共に、ＳＢ ＥＣＣ７５２で保護される。つまり、ユーザデータ６１９とＳＢ ＥＣＣ７５２とは、１つのＥＣＣフレームを構成する。

ここで、内部状態確定要求を受けた場合に、ＲＡＭ６に格納されている中間ＥＣＣとバッファ１５に蓄積されているユーザデータとが不揮発化される例を説明する。

図１５は、セーブブロックに不揮発化されるユーザデータおよび中間ＥＣＣと、ユーザデータを保護するＳＢ ＥＣＣの例を示す。第１書き込み先ブロック５２１にはユーザデータ６２１が格納されている。ＲＡＭ６には、ユーザデータ６２１を保護する中間ＥＣＣ７１２が格納されている。また、バッファ１５にはユーザデータ６２２が蓄積されている。ユーザデータ６２２のサイズは、セーブブロックへの書き込み単位に達していない。

内部状態確定要求に基づいて、ユーザデータ６２２とパディング用のデータ６２２ＰとはＥＣＣエンコーダ１６で符号化されて、ＳＢ ＥＣＣ７５３が生成される。ユーザデータ６２２とパディング用のデータ６２２Ｐの総データサイズは、セーブブロックへの書き込み単位に相当する。

そして、ユーザデータ６２２、中間ＥＣＣ７１２およびＳＢ ＥＣＣ７５３は、セーブブロック５５２に書き込まれる。これにより、ユーザデータ６２２は、不揮発化されると共に、ＳＢ ＥＣＣ７５３で保護される。つまり、ユーザデータ６２２とＳＢ ＥＣＣ７５３とは、１つのＥＣＣフレームを構成する。また、中間ＥＣＣ７１２が不揮発化される。これにより、不揮発化された中間ＥＣＣ７１２で、ユーザデータ６２１を保護できる。

このように、内部状態確定要求を受けた場合、ユーザデータだけでなく、中間ＥＣＣとＳＢ ＥＣＣもセーブブロックに書き込まれ得る。

メモリシステム３に対するワークロードには、内部状態確定要求が頻繁に発行されるものがある。例えば、クライアント向けのＳＳＤに対するＴｅｒａ Ｂｙｔｅ Ｗｒｉｔｔｅｎ（ＴＢＷ）に基づく要求のワークロードでは、フラッシュコマンドが頻繁に発行されることがある。これは、例えば、Ｐｏｗｅｒ Ｌｏｓｓ Ｐｒｏｔｅｃｔｉｏｎ（ＰＬＰ）機能が無いクライアント向けのＳＳＤでは、電力供給が遮断される不正電源断が発生した場合のデータ消失を防ぐために、フラッシュコマンドを用いたデータの不揮発化が必要であるためである。なお、ＴＢＷは、メモリシステム３の寿命の指標の１つである。また、ＰＬＰ機能は、外部電源からメモリシステム３に供給される電力が遮断された場合に、蓄電装置から供給される電力を用いて、ＲＡＭ６やバッファ１５に格納され、且つ不揮発性メモリ５には書き込まれていないユーザデータ等を、不揮発性メモリ５に書き込むための機能である。

内部状態確定要求に基づいて、セーブブロックへのデータ書き込みが頻繁に発生した場合、中間ＥＣＣの書き込み量とＳＢ ＥＣＣの書き込み量が増加する。あるワークロードでは、セーブブロックへのデータ書き込み量が、書き込み先ブロックへのデータ書き込み量の数倍（例えば、３．５倍）になることもある。そして、セーブブロックへのデータ書き込み量の多くが、中間ＥＣＣとＳＢ ＥＣＣの書き込み量で占められている。したがって、内部状態確定要求が頻繁に発行されるワークロードでは、セーブブロックへのデータ書き込み量が増大し、顧客の書き込み寿命要求を満たすことが難しくなる。

そのため、本実施形態のメモリシステム３では、セーブブロックへのデータ書き込み量を削減するために、（Ａ）セーブブロックへの中間ＥＣＣの書き込み量を削減し、且つ（Ｂ）セーブブロックへのパディング用のデータおよびＳＢ ＥＣＣの書き込み量を削減する。

（セーブブロックへの中間ＥＣＣの書き込み量の削減）
まず、（Ａ）セーブブロックへの中間ＥＣＣの書き込み量を削減する方法について説明する。コントローラ４は、内部状態確定要求に基づいて、ＲＡＭ６に格納されている中間ＥＣＣよりもサイズが小さい中間ＥＣＣを生成する。以下では、ＲＡＭ６に格納されている中間ＥＣＣを、第１中間ＥＣＣとも称する。内部状態確定要求に基づいて生成する、第１中間ＥＣＣよりもサイズが小さい中間ＥＣＣを、第２中間ＥＣＣとも称する。第１中間ＥＣＣのサイズを、第１サイズとも称する。また、第２中間ＥＣＣのサイズを、第２サイズとも称する。

コントローラ４は、第１中間ＥＣＣよりも高い符号化率（コードレート）でユーザデータを符号化して、第２中間ＥＣＣを生成する。これにより、コントローラ４は、第１中間ＥＣＣよりもサイズが小さい第２中間ＥＣＣを生成する。符号化率は、符号化対象のデータと符号化により得られるＥＣＣの総データサイズに対する、符号化対象のデータの割合を示す。コントローラ４は、第２中間ＥＣＣをセーブブロックに書き込む（すなわち不揮発化する）。つまり、コントローラ４は、内部状態確定要求を受けた場合に、第１中間ＥＣＣをセーブブロックに書き込まず、第２中間ＥＣＣをセーブブロックに書き込む。これにより、コントローラ４は、セーブブロックへの中間ＥＣＣの書き込み量を削減できる。

図１６は、実施形態に係るメモリシステム３において、ＲＡＭ６に格納されている第１中間ＥＣＣと、セーブブロックに不揮発化される第２中間ＥＣＣの例を示す。第１書き込み先ブロック５２１にはユーザデータ６２１が格納されている。ＲＡＭ６には、ユーザデータ６２１を保護する第１中間ＥＣＣ７１２が格納されている。

コントローラ４は、内部状態確定要求に基づいて、ユーザデータ６２１をＥＣＣエンコーダ１６で符号化して、第２中間ＥＣＣ７１３を生成する。ここで、ＥＣＣエンコーダ１６がユーザデータ６２１を符号化して第１中間ＥＣＣ７１２を生成した場合の符号化率を、第１符号化率とする。また、ＥＣＣエンコーダ１６がユーザデータ６２１を符号化して第２中間ＥＣＣ７１３を生成した場合の符号化率を、第２符号化率とする。第２符号化率は第１符号化率よりも高い。したがって、第２中間ＥＣＣ７１３のサイズは、第１中間ＥＣＣ７１２のサイズよりも小さい。

コントローラ４は、生成した第２中間ＥＣＣ７１３をセーブブロック５５２に書き込む。これにより、第１中間ＥＣＣ７１３をセーブブロック５５２に書き込む場合と比較して、セーブブロック５５２への中間ＥＣＣの書き込み量を削減できる。

図１７および図１８を参照して、符号化率を変更して生成される中間ＥＣＣについて説明する。ここでは、ｋ個のブロックに書き込まれるユーザデータ８１に対して中間ＥＣＣを生成する場合について例示する。ｋは１以上の整数である。

図１７は、実施形態に係るメモリシステム３において、ユーザデータ８１を第１符号化率で符号化して生成される第１中間ＥＣＣ８２１の例を示す。ユーザデータ８１を第１符号化率で符号化する場合、例えば、１つのブロックに書き込まれる第１データ単位のユーザデータに、１つのシンボルが割り当てられる。第１データ単位は、例えば、ページ単位である。１つのシンボルは、ユーザデータを保護する単位として機能する。より詳しくは、１つのシンボルは、符号化およびエラー訂正の単位として機能する。１つのシンボルは、第１データ単位のサイズを有する。以下では、第１データ単位のサイズを、第３サイズとも称する。

ここでは、１つのシンボルに発生したランダムエラーの訂正に、２つの第３サイズのシンボルに相当するＥＣＣが必要である場合について例示する。この場合、ユーザデータ８１に対して、例えば、２つの第３サイズのシンボル８５１，８５２を含む第１中間ＥＣＣ８２１が生成される。よって、第１中間ＥＣＣ８２１のサイズ（第１サイズ）は、第３サイズの２倍である。

２つの第３サイズのシンボル８５１，８５２を含む第１中間ＥＣＣ８２１は、２つの第３サイズのシンボルの消失を救済可能である。したがって、第１中間ＥＣＣ８２１は、２ブロックの消失の救済が可能であると云える。

なお、同時に消失するブロックの数は、データ書き込みの並列度によって変動し得る。より詳しくは、データが並列に書き込まれた複数のブロックで、同時に消失が発生する可能性がある。そのため、コントローラ４は、第１中間ＥＣＣ８２１による２ブロック消失の救済能力に基づいて、データを並列に書き込むブロック数（プレーン数）を２つまでに制限するようにしてもよい。例えば、コントローラ４は、ユーザデータ８１の内、２つの第３サイズのシンボルに相当するサイズのデータ部を、２つのブロックに並列に書き込むように構成される。これにより、書き込まれたユーザデータ８１において、第１中間ＥＣＣ８２１の救済能力を超えたエラーが発生する可能性を抑制できる。

また、第１中間ＥＣＣ８２１は、α個の第３サイズのシンボルを含んでいてもよい。１つのシンボルに発生したランダムエラーの訂正に、２つの第３サイズのシンボルに相当するＥＣＣが必要である場合、αは２以上の整数である。この場合、コントローラ４は、α個の第３サイズのシンボルに対応するブロック消失の救済能力に基づいて、データを並列に書き込むブロック数を制限するようにしてもよい。例えば、コントローラ４は、ユーザデータ８１の内、α個の第３サイズのシンボルに相当するサイズのデータ部を、α個のブロックに並列に書き込むように構成される。

図１８は、実施形態に係るメモリシステム３において、ユーザデータ８１を第２符号化率で符号化して生成される第２中間ＥＣＣ８２２の例を示す。ユーザデータ８１を第２符号化率で符号化する場合、例えば、１つのブロックに書き込まれる第１データ単位のユーザデータに、２つのシンボルが割り当てられる。つまり、第１データ単位の半分のサイズのユーザデータに、１つのシンボルが割り当てられる。よって、１つのシンボルは、第１データ単位の半分のサイズを有する。以下では、第１データ単位の半分のサイズを、第４サイズとも称する。

ここでは、１つのシンボルに発生したランダムエラーの訂正に、２つの第４サイズのシンボルに相当するＥＣＣが必要である場合について例示する。この場合、ユーザデータ８１に対して、例えば、２つの第４サイズのシンボル８６１，８６２を含む第２中間ＥＣＣ８２２が生成される。第２中間ＥＣＣ８２２のサイズ（第２サイズ）は、第４サイズの２倍（＝第３サイズ）である。よって、第２中間ＥＣＣ８２２のサイズは、図１７に示した第１中間ＥＣＣ８２１のサイズ（第１サイズ）よりも小さい。

２つの第４サイズのシンボル８６１，８６２を含む第２中間ＥＣＣ８２２は、２つの第４サイズのシンボルの消失を救済可能である。したがって、第２中間ＥＣＣ８２２は、１ブロックの消失の救済が可能であると云える。

なお、コントローラ４は、第２中間ＥＣＣ８２２による１ブロック消失の救済能力に基づいて、データを並列に書き込むブロック数を１つまでに制限するようにしてもよい。例えば、コントローラ４は、ユーザデータ８１の内、２つの第４サイズのシンボルに相当するサイズのデータ部を、１つのブロックに書き込むように構成される。これにより、書き込まれたユーザデータ８１において、第２中間ＥＣＣ８２２の救済能力を超えたエラーが発生する可能性を抑制できる。第２中間ＥＣＣ８２２の救済能力は、第１中間ＥＣＣ８２１の救済能力よりも低い。しかし、第２中間ＥＣＣ８２２の救済能力に基づいて、データを並列に書き込むブロック数を制限することによって、救済能力の低下による影響が生じないようにすることができる。すなわち、小さいサイズの第２中間ＥＣＣ８２２でも、エラーに対処することができる。

また、第２中間ＥＣＣ８２２は、β個の第４サイズのシンボルを含んでいてもよい。１つのシンボルに発生したランダムエラーの訂正に、２つの第４サイズのシンボルに相当するＥＣＣが必要である場合、βは２以上の整数である。この場合、コントローラ４は、β個の第４サイズのシンボルに対応するブロック消失の救済能力に基づいて、データを並列に書き込むブロック数を制限するようにしてもよい。例えば、コントローラ４は、ユーザデータ８１の内、β個の第４サイズのシンボルに相当するサイズのデータ部を、β／２個のブロックに並列に書き込むように構成される。

ここで、図１７および図１８に示した例における符号化率について説明する。

ユーザデータ８１に対して第１中間ＥＣＣ８２１を生成した場合の第１符号化率は次式で表される。
第１符号化率＝ユーザデータのサイズ／（ユーザデータのサイズ＋第１中間ＥＣＣのサイズ）

また、ユーザデータ８１に対して第２中間ＥＣＣ８２２を生成した場合の第２符号化率は次式で表される。
第２符号化率＝ユーザデータのサイズ／（ユーザデータのサイズ＋第２中間ＥＣＣのサイズ）

第１中間ＥＣＣ８２１のサイズ（第１サイズ）は、第２中間ＥＣＣ８２２のサイズ（第２サイズ）の２倍である。よって、第２符号化率は第１符号化率よりも高い。したがって、図１８に示した符号化の例では、１つのシンボルに割り当てられるデータのサイズを小さくすることによって、図１７に示した符号化の例よりも符号化率を向上できる。したがて、第２中間ＥＣＣ８２２をセーブブロックに書き込む場合、第１中間ＥＣＣ８２１をセーブブロックに書き込む場合と比較して、不揮発性メモリ５に格納されているデータの内のＥＣＣの比率を低下させることができる。

（セーブブロックへのパディング用のデータおよびＳＢ ＥＣＣの書き込み量の削減）
次いで、（Ｂ）セーブブロックへのパディング用のデータおよびＳＢ ＥＣＣの書き込み量を削減する方法について説明する。コントローラ４および不揮発性メモリ５は、データを、第２データ単位よりも小さい第３データ単位でブロックに書き込む（より詳しくは、プログラムする）機能を備えている。第２データ単位は、例えば、ページ単位である。第３データ単位は、例えば、クラスタ単位である。クラスタ単位のデータを不揮発性メモリ５に書き込む機能を、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能とも称する。なお、ページ単位のデータを不揮発性メモリ５に書き込む機能を、Ｓｉｎｇｌｅ Ｐａｇｅ Ｐｒｏｇｒａｍ機能とも称する。

コントローラ４は、内部状態確定要求に基づいて、バッファ１５に蓄積されているユーザデータを、第２データ単位よりも小さい第３データ単位でセーブブロックに書き込む。ユーザデータを第３データ単位でセーブブロックに書き込むことにより、ユーザデータを第２データ単位でセーブブロックに書き込む場合と比較して、セーブブロックに書き込まれるパディング用のデータの量を削減できる。

また、コントローラ４は、ユーザデータを第３データ単位で保護するように、ユーザデータに対するＳＢ ＥＣＣを生成する。そして、コントローラ４は、生成したＳＢ ＥＣＣを第３データ単位でセーブブロックに書き込む。ユーザデータを第３データ単位で保護するＳＢ ＥＣＣを生成することにより、同一の救済能力を有して、ユーザデータを第２データ単位で保護するＳＢ ＥＣＣを生成する場合と比較して、セーブブロックへのＳＢ ＥＣＣの書き込み量を削減できる。

ここで、Ｓｉｎｇｌｅ Ｐａｇｅ Ｐｒｏｇｒａｍ機能とＰａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能とについて、例を挙げて説明する。

図１９は、実施形態に係るメモリシステム３において、（Ａ）Ｓｉｎｇｌｅ Ｐａｇｅ Ｐｒｏｇｒａｍ機能によりページ単位で書き込まれるデータの例と、（Ｂ）Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能によりクラスタ単位で書き込まれるデータの例とを示す図である。ここでは、ページ単位（第２データ単位）が１６ＫｉＢであって、クラスタ単位（第３データ単位）が４ＫｉＢであることを想定する。

図１９（Ａ）に示すように、消去済み（ｅｒａｓｅｄ）である１６ＫｉＢのページ９１に対して、Ｓｉｎｇｌｅ Ｐａｇｅ Ｐｒｏｇｒａｍ機能によりデータを書き込む場合、１６ＫｉＢのページ９１に１６ＫｉＢのデータ９１Ｄが一度のプログラム動作で書き込まれる（ｐｒｏｇｒａｍｍｅｄ）。このように、Ｓｉｎｇｌｅ Ｐａｇｅ Ｐｒｏｇｒａｍ機能を用いる場合、１６ＫｉＢのページ９１に対して、１６ＫｉＢ単位でデータを書き込むことができる。

これに対して、図１９（Ｂ）に示すように、消去済みである１６ＫｉＢのページ９２に対して、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能によりデータを書き込む場合、１６ＫｉＢのページ９２に、４個の４ＫｉＢのデータが４回のプログラム動作で順に書き込まれる。具体的には、例えば、ページ９２に対する１回目のプログラム動作により、ページ９２内の先頭の４ＫｉＢの領域に、４ＫｉＢのデータ９２１Ｄが書き込まれる。ページ９２に対する２回目のプログラム動作により、ページ９２内の後続する４ＫｉＢの領域に、４ＫｉＢのデータ９２２Ｄが書き込まれる。ページ９２に対する３回目のプログラム動作により、ページ９２内の後続する４ＫｉＢの領域に、４ＫｉＢのデータ９２３Ｄが書き込まれる。そして、ページ９２に対する４回目のプログラム動作により、ページ９２内の後続する４ＫｉＢの領域（すなわち、終端の４ＫｉＢの領域）に、４ＫｉＢのデータ９２４Ｄが書き込まれる。このように、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能を用いる場合、１６ＫｉＢのページ９２に対して、４ＫｉＢ単位でデータを書き込むことができる。なお、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍと、それに後続するＰａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍとの間には、他のアクセス（他のページへのリード動作、他のブロックへのプログラム動作やイレーズ動作）を実行することもできる。

図２０は、実施形態に係るメモリシステム３における、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能を用いた、１つのページに対する書き込み動作のシーケンスの例を示す図である。以下では、書き込み動作を行う対象の１つのページを、対象ページとも称する。対象ページは、消去済みのページである。また、対象ページを備える不揮発性メモリチップを、対象メモリチップとも称する。

まず、メモリＩ／Ｆ１３は、対象ページに対する１回目のプログラム動作を行うために、ＳＬＣ書き込み指示コマンド“Ａ２ｈ”、シリアル入力コマンド“８０ｈ”、クラスタアドレス“ＣＡ１”，“ＣＡ２”，“ＲＡ１”，“ＲＡ２”，“ＲＡ３”、書き込むべき４ＫｉＢのデータ、およびプログラム開始コマンド“１０ｈ”を、対象メモリチップに送出する。クラスタアドレスは、プログラム動作が実行されるべき対象ページ内のクラスタを指定するアドレスである。そして、メモリＩ／Ｆ１３は、対象メモリチップがビジー状態に維持されている間、１回目のプログラム動作の完了を待つ。つまり、対象メモリチップがビジー状態に維持されている間に、１回目のプログラム動作が実行される。

図２０に示すタイミングＡは、対象ページに対する１回目のプログラム動作による対象メモリチップのビジー状態が終了した後のタイミング（すなわち、対象メモリチップがレディ状態に遷移した後のタイミング）を示す。タイミングＡの後、メモリＩ／Ｆ１３は、対象ページに対する２回目のプログラム動作を行うために、ＳＬＣ書き込み指示コマンド“Ａ２ｈ”、シリアル入力コマンド“８０ｈ”、クラスタアドレス“ＣＡ１”，“ＣＡ２”，“ＲＡ１”，“ＲＡ２”，“ＲＡ３”、書き込むべき４ＫｉＢのデータ、およびプログラム開始コマンド“１０ｈ”を、対象メモリチップに送出する。そして、メモリＩ／Ｆ１３は、対象メモリチップがビジー状態に維持されている間、２回目のプログラム動作の完了を待つ。つまり、対象メモリチップがビジー状態に維持されている間に、２回目のプログラム動作が実行される。

タイミングＢは、対象ページに対する２回目のプログラム動作による対象メモリチップのビジー状態が終了した後のタイミングを示す。タイミングＢの後、メモリＩ／Ｆ１３は、対象ページに対する３回目のプログラム動作を行うために、ＳＬＣ書き込み指示コマンド“Ａ２ｈ”、シリアル入力コマンド“８０ｈ”、クラスタアドレス“ＣＡ１”，“ＣＡ２”，“ＲＡ１”，“ＲＡ２”，“ＲＡ３”、書き込むべき４ＫｉＢのデータ、およびプログラム開始コマンド“１０ｈ”を、対象メモリチップに送出する。そして、メモリＩ／Ｆ１３は、対象メモリチップがビジー状態に維持されている間、３回目のプログラム動作の完了を待つ。つまり、対象メモリチップがビジー状態に維持されている間に、３回目のプログラム動作が実行される。

タイミングＣは、対象ページに対する３回目のプログラム動作による対象メモリチップのビジー状態が終了した後のタイミングを示す。タイミングＣの後、メモリＩ／Ｆ１３は、対象ページに対する４回目のプログラム動作を行うために、ＳＬＣ書き込み指示コマンド“Ａ２ｈ”、シリアル入力コマンド“８０ｈ”、クラスタアドレス“ＣＡ１”，“ＣＡ２”，“ＲＡ１”，“ＲＡ２”，“ＲＡ３”、書き込むべき４ＫｉＢのデータ、およびプログラム開始コマンド“１０ｈ”を、対象メモリチップに送出する。そして、メモリＩ／Ｆ１３は、対象メモリチップがビジー状態に維持されている間、４回目のプログラム動作の完了を待つ。つまり、対象メモリチップがビジー状態に維持されている間に、４回目のプログラム動作が実行される。

以上の図２０に示すシーケンスの実行により、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍ機能を用いた、対象ページに対する４回のプログラム動作が行われるので、４個の４ＫｉＢのデータ（４個のクラスタ単位のデータ）を対象ページに書き込むことができる。なお、図２０では図示を省略しているが、前述の通り、Ｐａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍとそれに後続するＰａｒｔｉａｌ Ｐａｇｅ Ｐｒｏｇｒａｍとの間（すなわち、タイミングＡ，Ｂ，Ｃ）には、他のアクセスを実行してもよい。

図２１および図２２を参照して、（１）ユーザデータの書き込みおよび保護を第２データ単位で行う場合と、（２）ユーザデータの書き込みおよび保護を第３データ単位で行う場合とについて、それぞれ説明する。ここでは、２つの場合のいずれでも、ＳＢ ＥＣＣが２ブロック消失の救済能力を有することを想定する。

（ユーザデータの書き込みおよび保護を第２データ単位で行う場合）
図２１は、セーブブロックに第２データ単位で書き込まれるユーザデータ、およびユーザデータを第２データ単位で保護するＳＢ ＥＣＣの例を示す。図２１に示す例において、１つのブロックに一度の書き込み動作で書き込まれるデータの単位は、第２データ単位である。バッファ１５には、ユーザデータ６３１，６３２，６３３が蓄積されている。ユーザデータ６３１，６３２，６３３の総データサイズは、第２データ単位に達していない。ユーザデータ６３１，６３２，６３３それぞれのサイズは、第３データ単位に相当する。３つのセーブブロック５６１，５６２，５６３は、不揮発性メモリ５内のブロックである。

内部状態確定要求に基づいて、ユーザデータ６３１，６３２，６３３とパディング用のデータ６３ＰとはＥＣＣエンコーダ１６で符号化されて、ＳＢ ＥＣＣ７６１，７６２が生成される。ユーザデータ６３１，６３２，６３３およびパディング用のデータ６３Ｐの総データサイズは、第２データ単位に相当する。ＳＢ ＥＣＣ７６１，７６２は、データを第２データ単位で保護し、２ブロック消失の救済能力を有する。そのため、ＳＢ ＥＣＣ７６１，７６２は、第２データ単位の２倍のサイズを有する。

そして、ユーザデータ６３１，６３２，６３３、パディング用のデータ６３Ｐ、およびＳＢ ＥＣＣ７６１，７６２は、第２データ単位で、複数のセーブブロック５６１，５６２，５６３それぞれに順に書き込まれる。具体的には、ユーザデータ６３１，６３２，６３３とパディング用のデータ６３Ｐとは、セーブブロック５６１に書き込まれる。ＳＢ ＥＣＣ７６１は、セーブブロック５３２に書き込まれる。そして、ＳＢ ＥＣＣ７６２は、セーブブロック５３３に書き込まれる。

これにより、ユーザデータ６３１，６３２，６３３とパディング用のデータ６３Ｐとは、不揮発化されると共に、ＳＢ ＥＣＣ７６１，７６２で保護される。つまり、ユーザデータ６３１，６３２，６３３、パディング用のデータ６３Ｐ、およびＳＢ ＥＣＣ７６１，７６２は、１つのＥＣＣフレームを構成する。

（ユーザデータの書き込みおよび保護を第３データ単位で行う場合）
図２２は、実施形態に係るメモリシステム３において、セーブブロックに第３データ単位で書き込まれるユーザデータ、およびユーザデータを第３データ単位で保護するＳＢ ＥＣＣの例を示す。図２２に示す例において、１つのブロックに一度の書き込み動作で書き込まれるデータの単位は、第３データ単位である。バッファ１５には、ユーザデータ６３１，６３２，６３３が蓄積されている。ユーザデータ６３１，６３２，６３３それぞれのサイズは、第３データ単位に相当する。５つのセーブブロック５６１，５６２，５６３，５６４，５６５は、不揮発性メモリ５内のブロックである。

コントローラ４は、内部状態確定要求に基づいて、ユーザデータ６３１，６３２，６３３をＥＣＣエンコーダ１６で符号化して、ＳＢ ＥＣＣ７７１，７７２を生成する。ＳＢ ＥＣＣ７６１，７６２は、データを第３データ単位で保護し、２ブロック消失の救済能力を有する。そのため、ＳＢ ＥＣＣ７７１，７７２は、第３データ単位の２倍のサイズを有する。

そして、コントローラ４は、ユーザデータ６３１，６３２，６３３とＳＢ ＥＣＣ７７１，７７２とを、第３データ単位で、５つのセーブブロック５６１，５６２，５６３，５６４，５６５それぞれに順に書き込む。具体的には、コントローラ４は、ユーザデータ６３１をセーブブロック５６１に書き込む。コントローラ４は、ユーザデータ６３２をセーブブロック５６２に書き込む。コントローラ４は、ユーザデータ６３３をセーブブロック５６３に書き込む。コントローラ４は、ＳＢ ＥＣＣ７７１をセーブブロック５６４に書き込む。そして、コントローラ４は、ＳＢ ＥＣＣ７７２をセーブブロック５６５に書き込む。

これにより、コントローラ４は、ユーザデータ６３１，６３２，６３３を、不揮発化すると共に、ＳＢ ＥＣＣ７７１，７７２で保護する。つまり、ユーザデータ６３１，６３２，６３３およびＳＢ ＥＣＣ７７１，７７２は、１つのＥＣＣフレームを構成する。

このように、本実施形態のメモリシステム３において、コントローラ４は、内部状態確定要求に基づいて、バッファ１５に蓄積されているユーザデータ６３１，６３２，６３３それぞれを、第２データ単位よりも小さい第３データ単位で、セーブブロック５６１，５６２，５６３それぞれに書き込む。コントローラ４は、ユーザデータを第３データ単位でセーブブロックに書き込むことにより、ユーザデータを第２データ単位でセーブブロックに書き込む場合と比較して、セーブブロックに書き込まれるパディング用のデータの量を削減し得る。

また、コントローラ４は、ユーザデータ６３１，６３２，６３３を第３データ単位で保護するように、ユーザデータ６３１，６３２，６３３に対するＳＢ ＥＣＣ７７１，７７２を生成する。そして、コントローラ４は、生成したＳＢ ＥＣＣ７７１，７７２を、第３データ単位でセーブブロック５６４，５６５に書き込む。ユーザデータを第３データ単位で保護するＳＢ ＥＣＣを生成することにより、同一の救済能力を有して、ユーザデータを第２データ単位で保護するＳＢ ＥＣＣを生成する場合と比較して、セーブブロックへのＳＢ ＥＣＣの書き込み量を削減できる。したがって、ユーザデータを第３データ単位で保護するＳＢ ＥＣＣをセーブブロックに書き込む場合、ユーザデータを第２データ単位で保護するＳＢ ＥＣＣをセーブブロックに書き込む場合と比較して、不揮発性メモリ５に格納されているデータの内のＥＣＣの比率を低下させることができる。

ここで、第２データ単位が１６ＫｉＢであって、第３データ単位が４ＫｉＢである場合について例示する。この場合、図２１に示したＳＢ ＥＣＣ７６１，７６２の総データサイズは、３２ＫｉＢである。これに対して、図２２に示したＳＢ ＥＣＣ７７１，７７２の総データサイズは、８ＫｉＢである。したがって、ユーザデータ６３１，６３２，６３３の保護単位を１６ＫｉＢから４ＫｉＢに変更することによって、ユーザデータ６３１，６３２，６３３を保護するためにセーブブロックに書き込まれるＳＢ ＥＣＣのサイズを最大で１／４に削減できる。

次いで、図２３から図２５を参照して、メモリシステム３において行われる幾つかの動作例を説明する。

図２３は、実施形態に係るメモリシステム３において行われるライト動作の例を示す。ライト動作は、バッファ１５に蓄積されている未書き込みのユーザデータを書き込み先ブロックに書き込むための動作である。バッファ１５には、例えば、ライトコマンドを受け付けたことに伴ってホスト２から受信した書き込み対象のユーザデータが蓄積される。なお、バッファ１５には、ＧＣソースブロックからコピーされた有効データが蓄積されてもよい。

ライト制御部１２２は、不揮発性メモリ５に書き込むべきユーザデータを、バッファ１５からＥＣＣエンコーダ１６に転送する（図２３中の（１））。

ＥＣＣエンコーダ１６はユーザデータを符号化して、ユーザデータと共にＥＣＣフレームを構成するＥＣＣを生成する。ＥＣＣエンコーダ１６は、第１保護単位のユーザデータ部を保護するための中間ＥＣＣ、または第２保護単位のユーザデータを保護するための最終ＥＣＣを生成する。第２保護単位のユーザデータがｄ個の書き込み先ブロックに書き込まれる場合、第２保護単位のユーザデータは、ｄ－１個の第１保護単位のユーザデータ部を含む。

より詳しくは、ＥＣＣエンコーダ１６は第１保護単位のユーザデータ部を符号化して、第１中間ＥＣＣを生成する。第１保護単位のユーザデータ部と第１中間ＥＣＣとは、第１フレームサイズのＥＣＣフレームを構成する。ＥＣＣエンコーダ１６は、第１保護単位のユーザデータ部をメモリＩ／Ｆ１３に転送する（図２３中の（２））。また、ＥＣＣエンコーダ１６は、生成した第１中間ＥＣＣをＲＡＭ Ｉ／Ｆ１４に転送する（図２３中の（３））。

メモリＩ／Ｆ１３は、ＥＣＣエンコーダ１６によって転送された第１保護単位のユーザデータ部を不揮発性メモリ５に書き込む（図２３中の（４））。より詳しくは、メモリＩ／Ｆ１３は、第１保護単位のユーザデータ部をｄ個の書き込み先ブロックの１つに書き込む。

ＲＡＭ Ｉ／Ｆ１４は、第１中間ＥＣＣをＲＡＭ６に格納する（図２３中の（５））。これにより、第１保護単位のユーザデータ部が、対応する第１中間ＥＣＣで保護される。

ライト制御部１２２は、書き込まれた第１保護単位のユーザデータ部の物理アドレスと論理アドレスのマッピングを示すように、論理物理アドレス変換テーブル３１を更新する。また、ライト制御部１２２は、書き込まれた第１保護単位のユーザデータ部の物理アドレスと、ＲＡＭ６に格納された第１中間ＥＣＣの物理アドレスとの対応を示すように、データアドレス－中間ＥＣＣアドレス対応テーブル３２を更新する。

また、ｄ－１個の第１フレームサイズのＥＣＣフレームにそれぞれ含まれるｄ－１個の第１保護単位のユーザデータ部を不揮発性メモリ５に書き込んだ場合、ＥＣＣエンコーダ１６は、それらｄ－１個の第１保護単位のユーザデータ部と、不揮発性メモリ５に書き込むべき別の第２ユーザデータ部とを符号化して、最終ＥＣＣを生成する。ｄ－１個の第１保護単位のユーザデータ部と、第２ユーザデータ部と、最終ＥＣＣとは、第２フレームサイズのＥＣＣフレームを構成する。第２フレームサイズは第１フレームサイズよりも大きい。また、ｄ－１個の第１保護単位のユーザデータ部と第２ユーザデータ部とを合わせたデータは、第２保護単位のユーザデータである。ＥＣＣエンコーダ１６は、第２ユーザデータ部と生成した最終ＥＣＣとをメモリＩ／Ｆ１３に転送する（図２３中の（６））。

メモリＩ／Ｆ１３は、ＥＣＣエンコーダ１６によって転送された第２ユーザデータ部と最終ＥＣＣとを、不揮発性メモリ５に書き込む（図２３中の（７））。より詳しくは、メモリＩ／Ｆ１３は、第２ユーザデータ部と最終ＥＣＣとを、ｄ個の書き込み先ブロックの内の最後の書き込み先ブロックに書き込む。これにより、第２保護単位のユーザデータが、すなわちｄ－１個の第１保護単位のユーザデータ部と第２ユーザデータ部とが、対応する最終ＥＣＣで保護される。

第２ユーザデータ部と最終ＥＣＣとを不揮発性メモリ５に書き込んだ後、ライト制御部１２２は、書き込まれた第２ユーザデータ部の物理アドレスと論理アドレスのマッピングを示すように、論理物理アドレス変換テーブル３１を更新する。また、ライト制御部１２２は、ｄ－１個の第１フレームサイズのＥＣＣフレームにそれぞれ含まれるｄ－１個の中間ＥＣＣを無効化する。具体的には、ライト制御部１２２は、例えば、第２フレームサイズのＥＣＣフレームを構成する、ｄ－１個の第１保護単位のユーザデータ部それぞれの物理アドレスを特定する。ライト制御部１２２は、特定したユーザデータ部の物理アドレスが、いずれの中間ＥＣＣの物理アドレスにも関連付けられないように、データアドレス－中間ＥＣＣアドレス対応テーブル３２を更新する。これにより、ｄ－１個の第１保護単位のユーザデータ部にそれぞれ対応するｄ－１個の中間ＥＣＣが無効化される。

以上の図２３に示したライト動作により、コントローラ４は、第１保護単位のユーザデータ部を第１中間ＥＣＣで保護できる。また、コントローラ４は、第２保護単位のユーザデータを最終ＥＣＣで保護できる。

なお、図２３中の（４）の動作において、第１保護単位のユーザデータ部の少なくとも一部の不揮発性メモリ５への書き込み（より詳しくはプログラム）が失敗した場合、誤り訂正処理部１２４は、この第１保護単位のユーザデータ部と共に第１フレームサイズのＥＣＣフレームを構成する第１中間ＥＣＣを用いて、第１保護単位のユーザデータ部に対してエラー訂正処理を行う。このエラー訂正処理には、消失訂正（ｅｒａｓｕｒｅ ｃｏｒｒｅｃｔｉｏｎ）が用いられ得る。つまり、誤り訂正処理部１２４は、書き込みが失敗した第１保護単位のユーザデータ部を、第１中間ＥＣＣを用いて復元する。これにより、ライト制御部１２２は、復元された第１保護単位のユーザデータ部を用いて、書き込み先ブロックへの書き込みを再度行うことができる。

図２４は、実施形態に係るメモリシステム３において行われる第１不揮発化動作例を示す。第１不揮発化動作は、内部状態確定要求に基づいて中間ＥＣＣを不揮発化するための動作である。ここでは、書き込み先ブロックに格納されている第１保護単位のユーザデータ部を保護するための第１中間ＥＣＣがＲＡＭ６に格納されていることを想定する。

不揮発化処理部１２３は、内部状態確定要求を受け付けた場合、第１中間ＥＣＣに対応するユーザデータに対するリードベリファイを行う。リードベリファイは、不揮発性メモリ５に格納されているデータの完全性を検証するための動作である。具体的には、不揮発化処理部１２３は、第１中間ＥＣＣに対応するユーザデータを不揮発性メモリ５（より詳しくは書き込み先ブロック）から読み出す（図２４中の（１））。不揮発化処理部１２３は、ページ内ＥＣＣを用いて、読み出したユーザデータの誤り訂正を行う。誤り訂正が成功した場合、不揮発化処理部１２３は、ユーザデータの完全性が確認されたと判断する。誤り訂正が失敗した場合、不揮発化処理部１２３は、ユーザデータの完全性が確認されなかったと判断する。

リードベリファイにおいてユーザデータの完全性が確認された場合、不揮発化処理部１２３は、リードベリファイで得られたユーザデータをＥＣＣエンコーダ１６に転送する（図２４中の（２））。

リードベリファイにおいてユーザデータの完全性が確認されなかった場合、不揮発化処理部１２３は、リードベリファイで得られたユーザデータを誤り訂正処理部１２４に送出する（図２４中の（３））。誤り訂正処理部１２４は、ＲＡＭ Ｉ／Ｆ１４を介してＲＡＭ６から第１中間ＥＣＣを取得する（図２４中の（４））。誤り訂正処理部１２４は、取得した第１中間ＥＣＣを用いて、リードベリファイで得られたユーザデータに対するエラー訂正処理を行う。つまり、誤り訂正処理部１２４は、完全性が確認されなかったユーザデータを、第１中間ＥＣＣを用いて復元する。誤り訂正処理部１２４は、エラー訂正されたユーザデータ（すなわち、第１中間ＥＣＣに対応するユーザデータ）を不揮発化処理部１２３に送出する（図２４中の（５））。そして、不揮発化処理部１２３は、エラー訂正されたユーザデータをＥＣＣエンコーダ１６に転送する（図２４中の（６））。

ＥＣＣエンコーダ１６は、第１中間ＥＣＣに対応するユーザデータを符号化して、第２中間ＥＣＣを生成する。第２中間ＥＣＣのデータサイズは、第１中間ＥＣＣのデータサイズよりも小さい。つまり、ユーザデータに対して第２中間ＥＣＣを生成する場合の符号化率は、ユーザデータに対して第１中間ＥＣＣを生成する場合の符号化率よりも高い。ＥＣＣエンコーダ１６は、生成した第２中間ＥＣＣをメモリＩ／Ｆ１３に転送する（図２４中の（７））。

メモリＩ／Ｆ１３は、ＥＣＣエンコーダ１６によって転送された第２中間ＥＣＣを、不揮発性メモリ５に書き込む（図２４中の（８））。より詳しくは、メモリＩ／Ｆ１３は、第２中間ＥＣＣをセーブブロックに書き込む。

不揮発化処理部１２３は、不揮発性メモリ５に格納されているユーザデータの物理アドレスと、不揮発性メモリ５に書き込まれた第２中間ＥＣＣの物理アドレスとの対応を示すように、データアドレス－中間ＥＣＣアドレス対応テーブル３２を更新する。

以上の第１不揮発化動作により、コントローラ４は、第１保護単位のユーザデータ部を、不揮発化された第２中間ＥＣＣで保護できる。

図２５は、実施形態に係るメモリシステム３において行われる第２不揮発化動作例を示す。第２不揮発化動作は、内部状態確定要求に基づいて、バッファ１５に蓄積されている未書き込みのユーザデータと、対応するＳＢ ＥＣＣとを不揮発化するための動作である。ここでは、ユーザデータの書き込みおよび保護を行う第３データ単位が、クラスタ単位である場合について例示する。

不揮発化処理部１２３は、内部状態確定要求を受け付けた場合、バッファ１５に蓄積されている未書き込みのユーザデータを分割して、ｂ個のクラスタ単位のユーザデータを取得する。ｂは１以上の整数である。なお、不揮発化処理部１２３は、未書き込みのユーザデータを分割して、クラスタ単位に満たないユーザデータを取得した場合、取得したユーザデータにパディング用のデータを加えることによって、クラスタ単位のユーザデータを取得する。不揮発化処理部１２３は、取得したｂ個のクラスタ単位のユーザデータを、ＥＣＣエンコーダ１６に送出する（図２５中の（１））。

ＥＣＣエンコーダ１６は、クラスタを保護単位として、ｂ個のクラスタ単位のユーザデータを符号化して、ｃ個のクラスタ単位のＳＢ ＥＣＣを生成する。ｃは、ＳＢ ＥＣＣによって消失が救済されるブロックの数（例えば、２）に対応する。ＥＣＣエンコーダ１６は、ｂ個のクラスタ単位のユーザデータそれぞれをメモリＩ／Ｆ１３に転送する（図２５中の（２））。また、ＥＣＣエンコーダ１６は、ｃ個のクラスタ単位のＳＢ ＥＣＣそれぞれをメモリＩ／Ｆ１３に転送する（図２５中の（３））。

メモリＩ／Ｆ１３は、ＥＣＣエンコーダ１６によって転送されたクラスタ単位のユーザデータを、不揮発性メモリ５に書き込む（図２５中の（４））。より詳しくは、メモリＩ／Ｆ１３は、ｂ個のクラスタ単位のユーザデータそれぞれを、ｂ個のセーブブロックそれぞれに順に書き込む。また、メモリＩ／Ｆ１３は、ＥＣＣエンコーダ１６によって転送されたクラスタ単位のＳＢ ＥＣＣを、不揮発性メモリ５に書き込む（図２５中の（５））。より詳しくは、メモリＩ／Ｆ１３は、ｃ個のクラスタ単位のＳＢ ＥＣＣそれぞれを、ｃ個のセーブブロックそれぞれに順に書き込む。なお、ｃ個のセーブブロックは、ｂ個のセーブブロックとは異なるブロックである。

次いで、不揮発化処理部１２３は、書き込まれたｂ個のクラスタ単位のユーザデータそれぞれの物理アドレスと論理アドレスのマッピングを示すように、論理物理アドレス変換テーブル３１を更新する。また、不揮発化処理部１２３は、書き込まれたｂ個のクラスタ単位のユーザデータの物理アドレスと、書き込まれたｃ個のクラスタ単位のＳＢ ＥＣＣの物理アドレスとの対応を示すように、データアドレス－ＳＢ ＥＣＣアドレス対応テーブル３２を更新する。

以上の第２不揮発化動作により、コントローラ４は、ｂ個のクラスタ単位のユーザデータを不揮発化できる。また、ｂ個のクラスタ単位のユーザデータを、不揮発化されたｃ個のクラスタ単位のＳＢ ＥＣＣで保護できる。

次いで、図２６から図３２のフローチャートを参照して、メモリシステム３において実行される処理の手順の例を説明する。

図２６は、実施形態に係るメモリシステム３において、コントローラ４内のライト制御部１２２によって実行されるライト処理の手順の例を示すフローチャートである。ここでは、ライト制御部１２２がｄ個の書き込み先ブロックそれぞれに、書き込み単位に相当するサイズのデータを順に書き込む場合を例示する。つまり、ｄ個の書き込み単位のデータが最終ＥＣＣで保護される単位として機能する。ｄは２以上の整数である。なお、ホスト２からライトコマンドを受信したことに応じて行われるライト処理を例示するが、メモリシステム３の内部動作（例えば、ＧＣ動作、リフレッシュ動作、ウェアレベリング動作）においても同様のライト処理が行われ得る。

まず、ライト制御部１２２は変数ｉに０を設定する（Ｓ１０１）。

次いで、ライト制御部１２２は、書き込み先ブロックに未書き込みで、書き込み単位のユーザデータがバッファ１５に蓄積されているか否かを判定する（Ｓ１０２）。

書き込み先ブロックに未書き込みで、書き込み単位のユーザデータがバッファ１５に蓄積されていない場合（Ｓ１０２ＮＯ）、ライト制御部１２２はＳ１０２の手順に戻る。

書き込み先ブロックに未書き込みで、書き込み単位のユーザデータがバッファ１５に蓄積されている場合（Ｓ１０２ＹＥＳ）、ライト制御部１２２は、書き込み単位のユーザデータをＥＣＣエンコーダ１６で符号化して、第１中間ＥＣＣを生成する（Ｓ１０３）。生成した第１中間ＥＣＣは、書き込み単位のユーザデータと共に、第１フレームサイズのＥＣＣフレームを構成する。ライト制御部１２２は、生成した第１中間ＥＣＣをＲＡＭ６に格納する（Ｓ１０４）。ライト制御部１２２は、書き込み単位のユーザデータを第ｉ書き込み先ブロックに書き込む（Ｓ１０５）。

次いで、第ｉ書き込み先ブロックに書き込んだユーザデータの物理アドレスと論理アドレスのマッピングを示すように、論理物理アドレス変換テーブル３１を更新する（Ｓ１０６）。ライト制御部１２２は、第ｉ書き込み先ブロックに書き込んだユーザデータの物理アドレスと、ＲＡＭ６に格納した第１中間ＥＣＣの物理アドレスとの対応を示すように、データアドレス－中間ＥＣＣアドレス対応テーブル３２を更新する（Ｓ１０７）。

次いで、ライト制御部１２２は、変数ｉに１を加える（Ｓ１０８）。ライト制御部１２２は、変数ｉがｄ－１と等しいか否かを判定する（Ｓ１０９）。変数ｉは、ライト処理で書き込んだ書き込み単位のユーザデータの数を示している。したがって、ライト制御部１２２は、Ｓ１０９において、次に書き込むべき書き込み単位のデータが、ユーザデータのみを含む書き込み単位のデータであるか、それともユーザデータと最終ＥＣＣとを含む書き込み単位のデータであるかを判定する。

変数ｉがｄ－１とは異なる場合（Ｓ１０９ＮＯ）、ライト制御部１２２はＳ１０２の手順に進む。すなわち、ライト制御部１２２は、別の書き込み単位のユーザデータに対する第１中間ＥＣＣをＲＡＭ６に格納し、その別の書き込み単位のユーザデータを書き込み先ブロックに書き込むように、Ｓ１０２の手順に進む。

変数ｉがｄ－１と等しい場合（Ｓ１０９ＹＥＳ）、ライト制御部１２２は、書き込み先ブロックに未書き込みで、最終ＥＣＣ分を除いた書き込み単位のユーザデータが、バッファ１５に蓄積されているか否かを判定する（Ｓ１１０）。書き込み先ブロックに未書き込みで、最終ＥＣＣ分を除いた書き込み単位のユーザデータが、バッファ１５に蓄積されていない場合（Ｓ１１０ＮＯ）、ライト制御部１２２はＳ１１０の手順に戻る。

書き込み先ブロックに未書き込みで、最終ＥＣＣ分を除いた書き込み単位のユーザデータが、バッファ１５に蓄積されている場合（Ｓ１１０ＹＥＳ）、ライト制御部１２２は、第０書き込み先ブロックから第（ｉ－１）書き込み先ブロックそれぞれに書き込んだ書き込み単位のユーザデータと、書き込み先ブロックに未書き込みで、最終ＥＣＣ分を除いた書き込み単位のユーザデータとを、ＥＣＣエンコーダ１６で符号化して、最終ＥＣＣを生成する（Ｓ１１１）。ライト制御部１２２は、最終ＥＣＣ分を除いた書き込み単位のユーザデータと、生成した最終ＥＣＣとを第ｉ書き込み先ブロックに書き込む（Ｓ１１２）。最終ＥＣＣは、第０書き込み先ブロックから第（ｉ－１）書き込み先ブロックそれぞれに書き込んだ書き込み単位のユーザデータと、第ｉ書き込み先ブロックに書き込んだ最終ＥＣＣ分を除いた書き込み単位のユーザデータと共に、第２フレームサイズのＥＣＣフレームを構成する。

次いで、ライト制御部１２２は、第ｉ書き込み先ブロックに書き込んだユーザデータの物理アドレスと論理アドレスのマッピングを示すように、論理物理アドレス変換テーブル３１を更新する（Ｓ１１３）。そして、ライト制御部１２２は、データアドレス－中間ＥＣＣアドレス対応テーブル３２を更新して、書き込んだ最終ＥＣＣに対応する全ての中間ＥＣＣを無効化し（Ｓ１１４）、ライト処理を終了する（終了）。つまり、ライト制御部１２２は、第２フレームサイズのＥＣＣフレームに対応する最終ＥＣＣが第ｉ書き込み先ブロックに書き込まれたので、この第２フレームサイズのＥＣＣフレーム内のユーザデータに対して生成された中間ＥＣＣを無効化する。より詳しくは、ライト制御部１２２は、無効化すべき中間ＥＣＣに対応するエントリをデータアドレス－中間ＥＣＣアドレス対応テーブル３２から削除することにより、中間ＥＣＣを無効化する。無効化される中間ＥＣＣは、第１中間ＥＣＣと第２中間ＥＣＣの少なくともいずれかである。

以上の図２６に示すライト処理により、ライト制御部１２２は、ｄ個の書き込み先ブロックに格納されたｄ個のユーザデータを最終ＥＣＣで保護できる。さらに、ライト制御部１２２は、ｄ－１個の書き込み先ブロックそれぞれに書き込み単位のユーザデータを書き込んでから、最終ＥＣＣが書き込まれるまでの間、ｄ－１個の書き込み先ブロックそれぞれに書き込んだ書き込み単位のユーザデータを、対応する中間ＥＣＣで保護できる。

なお、ＧＣにおけるライト処理の手順も、ライト制御部１２２によるライト処理の手順と同様である。具体的には、ＧＣにおけるライト処理の手順は、図２６に示したライト処理の手順において、バッファ１５に蓄積されたユーザデータを、バッファ１５に蓄積された有効データに置き換えればよい。バッファ１５に蓄積された有効データは、ＧＣソースブロックからコピーされた有効データである。

図２７は、実施形態に係るメモリシステム３において、コントローラ４内の不揮発化処理部１２３および誤り訂正処理部１２４によって実行される第１不揮発化処理の手順の例を示すフローチャートである。不揮発化処理部１２３および誤り訂正処理部１２４は、内部状態確定要求に基づき中間ＥＣＣの不揮発化が要求された場合に、第１不揮発化処理を実行する。ここでは、中間ＥＣＣ（第１中間ＥＣＣ）がＲＡＭ６に格納されていることを想定する。第１中間ＥＣＣは、不揮発性メモリ５の書き込み先ブロックに格納されているユーザデータに対応する。

まず、不揮発化処理部１２３は、第１中間ＥＣＣに対応するユーザデータに対するリードベリファイを行う（Ｓ２０１）。そして、不揮発化処理部１２３は、リードベリファイにおいて、ブロック消失が検出されたか否かを判定する（Ｓ２０２）。例えば、不揮発化処理部１２３は、リードベリファイにおいて、データの完全性が確認されなかったブロックがあったか否かを判定する。

ブロック消失が検出されなかった場合（Ｓ２０２ＮＯ）、不揮発化処理部１２３は、リードベリファイで得られたユーザデータをＥＣＣエンコーダ１６で符号化して、第１中間ＥＣＣよりもサイズが小さい中間ＥＣＣ（第２中間ＥＣＣ）を生成する（Ｓ２０３）。不揮発化処理部１２３は、生成した第２中間ＥＣＣをセーブブロックに書き込み（Ｓ２０４）、Ｓ２０８の手順に進む。

ブロック消失が検出された場合（Ｓ２０２ＹＥＳ）、誤り訂正処理部１２４は、リードベリファイで得られたユーザデータと、第１中間ＥＣＣとを用いて、エラー訂正処理を行う（Ｓ２０５）。不揮発化処理部１２３は、エラー訂正されたユーザデータを用いて第２中間ＥＣＣを生成する（Ｓ２０６）。そして、不揮発化処理部１２３は、生成した第２中間ＥＣＣをセーブブロックに書き込み（Ｓ２０７）、Ｓ２０８の手順に進む。なお、不揮発化処理部１２３は、リードベリファイにおいて、第２中間ＥＣＣ（すなわち、第２サイズの中間ＥＣＣ）の救済能力を超えたブロック消失が検出されなかったことを確認してもよい。例えば、第２中間ＥＣＣが１ブロックの消失を救済できる救済能力を有する場合、不揮発化処理部１２３は、リードベリファイにおいて２ブロック以上の消失が検出されなかったことを確認する。不揮発化処理部１２３は、第２中間ＥＣＣの救済能力を超えたブロック消失が検出されなかった場合に、第２中間ＥＣＣを生成する。つまり、不揮発化処理部１２３は、リードベリファイにおいて、読み出したユーザデータにブロック消失が発生していない場合、および読み出したユーザデータに第２中間ＥＣＣによって救済可能なブロック消失が発生している場合に、第２中間ＥＣＣを生成する。これにより、不揮発化処理部１２３は、第２中間ＥＣＣが、第２中間ＥＣＣの救済能力を超えたブロック消失がないユーザデータに対して生成されていることを保証できる。

次いで、不揮発化処理部１２３は、書き込み先ブロックに格納されているユーザデータの物理アドレスと、セーブブロックに書き込んだ第２中間ＥＣＣの物理アドレスとの対応を示すように、データアドレス－中間ＥＣＣアドレス対応テーブル３２を更新し（Ｓ２０８）、第１不揮発化処理を終了する（終了）。

以上の図２７に示す第１不揮発化処理により、不揮発化処理部１２３および誤り訂正処理部１２４は、中間ＥＣＣの不揮発化が要求された場合に、ＲＡＭ６に格納されている第１中間ＥＣＣよりもサイズが小さい第２中間ＥＣＣをセーブブロックに書き込むことができる。第１中間ＥＣＣで保護されていたユーザデータは、第２中間ＥＣＣがセーブブロックに書き込まれた後、第２中間ＥＣＣで保護できる。

なお、Ｓ２０２でブロック消失が検出された場合、誤り訂正処理部１２４は、Ｓ２０５において、リードベリファイで得られたユーザデータと、第１中間ＥＣＣとを用いて、エラー訂正処理を行った後、ブロック消失が発生したブロックに対するリフレッシュ処理を行ってもよい。リフレッシュ処理は、ブロック消失が発生したブロックに格納されているデータを、ブロック消失が発生していないブロックにコピーする処理である。

図２８は、実施形態に係るメモリシステム３において、コントローラ４内の不揮発化処理部１２３によって実行される第２不揮発化処理の手順の例を示すフローチャートである。不揮発化処理部１２３は、内部状態確定要求に基づき、バッファ１５に記憶されている未書き込みのユーザデータの不揮発化が要求された場合に、第２不揮発化処理を実行する。ここでは、バッファ１５に記憶されているユーザデータの書き込みおよび保護を行う第３データ単位が、クラスタ単位である場合について例示する。

まず、不揮発化処理部１２３は、バッファ１５に記憶されている未書き込みのユーザデータをクラスタ単位に分割して、ｂ個のクラスタ単位のユーザデータを取得する（Ｓ３０１）。ｂは１以上の整数である。ｂ個のクラスタ単位のユーザデータを、先頭から順にそれぞれ、ｘ番目のクラスタ単位のユーザデータとも称する。ｘは、０からｂ－１までのいずれかの整数である。なお、ユーザデータをクラスタ単位に分割した場合に、クラスタ単位に満たないユーザデータが取得されたならば、不揮発化処理部１２３は、クラスタ単位に満たないユーザデータにパディング用のデータを付加して、クラスタ単位のユーザデータを取得する。

不揮発化処理部１２３は、クラスタを保護単位として、ｂ個のクラスタ単位のユーザデータをＥＣＣエンコーダ１６で符号化して、ｃ個のクラスタ単位のＳＢ ＥＣＣを生成する（Ｓ３０２）。ｃは、ＳＢ ＥＣＣによって消失が救済されるブロックの数（例えば、２）に対応する。ｃ個のクラスタ単位のＳＢ ＥＣＣを、先頭から順にそれぞれ、ｙ番目のクラスタ単位のＳＢ ＥＣＣとも称する。ｙは、０からｃ－１までのいずれかの整数である。

次いで、不揮発化処理部１２３は、Ｓ３０３からＳ３０９までの手順により、ｂ＋ｃ個のセーブブロックそれぞれに、ｂ個のクラスタ単位のユーザデータおよびｃ個のクラスタ単位のＳＢ ＥＣＣのそれぞれを書き込む。以下では、ｂ＋ｃ個のセーブブロックを、先頭から順にそれぞれ、セーブブロック＃ｚと表記する。ｚは、０からｂ＋ｃ－１までのいずれかの整数である。

具体的には、不揮発化処理部１２３は変数ｉに０を設定する（Ｓ３０３）。不揮発化処理部１２３は、ｉ番目のクラスタ単位のユーザデータをセーブブロック＃ｉに書き込む（Ｓ３０４）。不揮発化処理部１２３は、変数ｉに１を加算する（Ｓ３０５）。そして、不揮発化処理部１２３は、変数ｉがｂ未満であるか否かを判定する（Ｓ３０６）。変数ｉがｂ未満である場合（Ｓ３０６ＹＥＳ）、不揮発化処理部１２３はＳ３０４に進む。つまり、不揮発化処理部１２３は、別のクラスタ単位のユーザデータをセーブブロックに書き込むための処理をさらに行う。

変数ｉがｂ以上である場合（Ｓ３０６ＮＯ）、不揮発化処理部１２３は、（ｉ－ｂ）番目のクラスタ単位のＳＢ ＥＣＣをセーブブロック＃ｉに書き込む（Ｓ３０７）。不揮発化処理部１２３は、変数ｉに１を加算する（Ｓ３０８）。そして、不揮発化処理部１２３は、変数ｉがｂ＋ｃ未満であるか否かを判定する（Ｓ３０９）。変数ｉがｂ＋ｃ未満である場合（Ｓ３０９ＹＥＳ）、不揮発化処理部１２３はＳ３０７に進む。つまり、不揮発化処理部１２３は、別のクラスタ単位のＳＢ ＥＣＣをセーブブロックに書き込むための処理をさらに行う。

変数ｉがｂ＋ｃ以上である場合（Ｓ３０６ＮＯ）、不揮発化処理部１２３は、セーブブロック＃０からセーブブロック＃（ｂ－１）それぞれに書き込んだクラスタ単位のユーザデータの物理アドレスと論理アドレスのマッピングを示すように、論理物理アドレス変換テーブル３１を更新する（Ｓ３１０）。そして、不揮発化処理部１２３は、セーブブロック＃０からセーブブロック＃（ｂ－１）それぞれに書き込んだクラスタ単位のユーザデータの物理アドレスと、セーブブロック＃ｂからセーブブロック＃（ｂ＋ｃ－１）それぞれに書き込んだＳＢ ＥＣＣの物理アドレスとの対応を示すように、データアドレス－ＳＢ ＥＣＣアドレス対応テーブル３３を更新し（Ｓ３１１）、第２不揮発化処理を終了する。

以上の図２８に示す第２不揮発化処理により、不揮発化処理部１２３は、バッファ１５に記憶されているユーザデータをクラスタ単位に分割したｂ個のクラスタ単位のユーザデータそれぞれを、ｂ個のセーブブロックそれぞれに書き込むことができる。ユーザデータをクラスタ単位でセーブブロックに書き込むことにより、例えば、ユーザデータをページ単位でセーブブロックに書き込む場合と比較して、パディング量を削減できる。

また、不揮発化処理部１２３は、ｂ個のセーブブロックに格納されたｂ個のクラスタ単位のユーザデータを、ｃ個のセーブブロックに格納されたｃ個のクラスタ単位のＳＢ ＥＣＣで保護できる。クラスタ単位のユーザデータに対するＳＢ ＥＣＣを生成することにより、例えば、ページ単位のユーザデータに対するＳＢ ＥＣＣを生成する場合と比較して、生成されるＳＢ ＥＣＣのデータ量を削減できる。よって、セーブブロックに書き込まれるＳＢ ＥＣＣの書き込み量を削減できる。

なお、コントローラ４は、例えば、第１不揮発化処理を実行した後に第２不揮発化処理を実行する。また、コントローラ４は、第２不揮発化処理を実行した後に第１不揮発化処理を実行してもよい。あるいは、コントローラ４は、第１不揮発化処理と第２不揮発化処理を並行して実行してもよい。

図２９は、実施形態に係るメモリシステム３において、コントローラ４内のリード制御部１２１および誤り訂正処理部１２４によって実行されるリード処理の手順の例を示すフローチャートである。ここでは、ホスト２からリードコマンドを受信したことに応じて行われるリード処理を例示するが、メモリシステム３の内部動作（例えば、ＧＣ動作、リフレッシュ動作、ウェアレベリング動作）においても同様のリード処理が行われ得る。

リード制御部１２１は論理物理アドレス変換テーブル３１を用いて、受信したリードコマンドで指定された論理アドレスに対応する物理アドレスを特定する（Ｓ４０１）。リード制御部１２１は、不揮発性メモリ５内の特定した物理アドレスからユーザデータを読み出す（Ｓ４０２）。

リード制御部１２１は、読み出したユーザデータにエラーが発生しているか否かを判定する（Ｓ４０３）。以下では、読み出したユーザデータを、リードデータとも称する。リード制御部１２１は、リードデータに発生したエラーを、リードデータに含まれるページ内ＥＣＣを用いて検出できる。また、リードデータは、第１保護単位のユーザデータであってもよいし、その一部であってもよい。リードデータにエラーが発生していない場合（Ｓ４０３ＮＯ）、リード制御部１２１はホスト２にリードデータを返し（Ｓ４０４）、リード処理を終了する（終了）。

リードデータにエラーが発生している場合（Ｓ４０３ＹＥＳ）、誤り訂正処理部１２４は、リードデータに対応する第１中間ＥＣＣがＲＡＭ６に格納されているか否かを判定する（Ｓ４０５）。具体的には、誤り訂正処理部１２４は、データアドレス－中間ＥＣＣアドレス対応テーブル３２において、リードデータの物理アドレス（すなわちデータアドレス）に対応するＲＡＭ６内の記憶領域を示すエントリを探索する。そして、リードデータの物理アドレスに対応するＲＡＭ６内の記憶領域を示すエントリがデータアドレス－中間ＥＣＣアドレス対応テーブル３２にある場合、誤り訂正処理部１２４は、リードデータに対応する第１中間ＥＣＣがＲＡＭ６に格納されていると判断する。これに対して、リードデータの物理アドレスに対応するＲＡＭ６内の記憶領域を示すエントリがデータアドレス－中間ＥＣＣアドレス対応テーブル３２にない場合、誤り訂正処理部１２４は、リードデータに対応する第１中間ＥＣＣがＲＡＭ６に格納されていないと判断する。

リードデータに対応する第１中間ＥＣＣがＲＡＭ６に格納されている場合（Ｓ４０５ＹＥＳ）、誤り訂正処理部１２４は第１エラー訂正処理を実行し（Ｓ４０６）、Ｓ４１０の手順に進む。第１エラー訂正処理では、第１中間ＥＣＣを用いて、エラーが発生したユーザデータ（リードデータ）を含むＥＣＣフレームにおけるエラー訂正が行われる。第１エラー訂正処理の詳細な手順については、図３０のフローチャートを参照して後述する。

リードデータに対応する第１中間ＥＣＣがＲＡＭ６に格納されていない場合（Ｓ４０５ＮＯ）、誤り訂正処理部１２４は、リードデータに対応する第２中間ＥＣＣが不揮発性メモリ５（より詳しくはセーブブロック）に格納されているか否かを判定する（Ｓ４０７）。具体的には、誤り訂正処理部１２４は、データアドレス－中間ＥＣＣアドレス対応テーブル３２において、リードデータの物理アドレスに対応する不揮発性メモリ５内の物理アドレスを示すエントリを探索する。そして、リードデータの物理アドレスに対応する不揮発性メモリ５内の物理アドレスを示すエントリがデータアドレス－中間ＥＣＣアドレス対応テーブル３２にある場合、誤り訂正処理部１２４は、リードデータに対応する第２中間ＥＣＣが不揮発性メモリ５に格納されていると判断する。これに対して、リードデータの物理アドレスに対応する不揮発性メモリ５内の物理アドレスを示すエントリがデータアドレス－中間ＥＣＣアドレス対応テーブル３２にない場合、誤り訂正処理部１２４は、リードデータに対応する第２中間ＥＣＣが不揮発性メモリ５に格納されていないと判断する。

リードデータに対応する第２中間ＥＣＣが不揮発性メモリ５に格納されている場合（Ｓ４０７ＹＥＳ）、誤り訂正処理部１２４は第２エラー訂正処理を実行し（Ｓ４０８）、Ｓ４１０の手順に進む。第２エラー訂正処理では、第２中間ＥＣＣを用いて、エラーが発生したユーザデータ（リードデータ）を含むＥＣＣフレームにおけるエラー訂正が行われる。第２エラー訂正処理の詳細な手順については、図３１のフローチャートを参照して後述する。

リードデータに対応する第２中間ＥＣＣが不揮発性メモリ５に格納されていない場合（Ｓ４０７ＮＯ）、誤り訂正処理部１２４は第３エラー訂正処理を実行し（Ｓ４０９）、Ｓ４１０の手順に進む。誤り訂正処理部１２４は、例えば、リードデータに対応する中間ＥＣＣがＲＡＭ６と不揮発性メモリ５のいずれにも格納されていない場合、リードデータに対応する最終ＥＣＣが不揮発性メモリ５に格納されていると判断する。第３エラー訂正処理では、最終ＥＣＣを用いて、エラーが発生したユーザデータを含む第２フレームサイズのＥＣＣフレームにおけるエラー訂正が行われる。第３エラー訂正処理の詳細な手順については、図３２のフローチャートを参照して後述する。

次いで、リード制御部１２１はＳ４０６、Ｓ４０８またはＳ４０９の手順によるエラー訂正が成功したか否かを判定する（Ｓ４１０）。エラー訂正が成功した場合（Ｓ４１０ＹＥＳ）、リード制御部１２１はホスト２にエラー訂正されたユーザデータを返し（Ｓ４１１）、リード処理を終了する（終了）。エラー訂正が失敗した場合（Ｓ４１０ＮＯ）、リード制御部１２１はホスト２にエラーを通知し（Ｓ４１２）、リード処理を終了する（終了）。なお、リード制御部１２１は、内部動作に伴って読み出したリードデータのエラー訂正の失敗を、ホスト２に通知しなくてもよい。

以上の図２９に示したリード処理により、リード制御部１２１および誤り訂正処理部１２４はリードコマンドに対応するユーザデータをホスト２に返すか、あるいはリードコマンドに応じた処理でエラーが発生したことをホスト２に通知できる。誤り訂正処理部１２４は、読み出したユーザデータにエラーが発生している場合、そのエラーを訂正するためのエラー訂正処理を実行できる。また、例えば、ＧＣ処理中に読み出されたデータにエラーが発生した場合も同様に、誤り訂正処理部１２４は、読み出されたデータのエラーを訂正するためのエラー訂正処理を実行できる。

図３０は、実施形態に係るメモリシステム３において、コントローラ４内の誤り訂正処理部１２４によって実行される第１エラー訂正処理の手順の例を示すフローチャートである。第１エラー訂正処理は、読み出したユーザデータにエラーが発生し、読み出したユーザデータに対応する第１中間ＥＣＣがＲＡＭ６に格納されている場合に実行される処理である。つまり、読み出したユーザデータは第１中間ＥＣＣで保護されている。

誤り訂正処理部１２４は、不揮発性メモリ５から、エラーが発生したユーザデータと共に第１フレームサイズのＥＣＣフレームを構成するユーザデータを読み出す（Ｓ５０１）。誤り訂正処理部１２４はデータアドレス－中間ＥＣＣアドレス対応テーブル３２を用いて、この第１フレームサイズのＥＣＣフレームを構成するユーザデータの物理アドレスに対応する、中間ＥＣＣのアドレスを特定する（Ｓ５０２）。特定したアドレスは、第１中間ＥＣＣが格納されているＲＡＭ６内の記憶領域を示す。

次いで、誤り訂正処理部１２４は特定した中間ＥＣＣのアドレスから第１中間ＥＣＣを読み出す（Ｓ５０３）。つまり、誤り訂正処理部１２４は、特定した中間ＥＣＣのアドレスに基づき、ＲＡＭ６から第１中間ＥＣＣを読み出す。そして、誤り訂正処理部１２４は読み出した第１中間ＥＣＣを用いて、第１サイズのＥＣＣフレームを構成するユーザデータのエラー訂正を行う（Ｓ５０４）。

以上の図３０に示した第１エラー訂正処理により、誤り訂正処理部１２４は、第１中間ＥＣＣを用いてユーザデータのエラーを訂正し得る。

図３１は、実施形態に係るメモリシステム３において、コントローラ４内の誤り訂正処理部１２４によって実行される第２エラー訂正処理の手順の例を示すフローチャートである。第２エラー訂正処理は、読み出したユーザデータにエラーが発生し、読み出したユーザデータに対応する第２中間ＥＣＣが不揮発性メモリ５に格納されている場合に実行される処理である。つまり、読み出したユーザデータは第２中間ＥＣＣで保護されている。

誤り訂正処理部１２４は、不揮発性メモリ５から、エラーが発生したユーザデータと共に第１フレームサイズのＥＣＣフレームを構成するユーザデータを読み出す（Ｓ６０１）。誤り訂正処理部１２４はデータアドレス－中間ＥＣＣアドレス対応テーブル３２を用いて、この第１フレームサイズのＥＣＣフレームを構成するユーザデータの物理アドレスに対応する、中間ＥＣＣのアドレスを特定する（Ｓ６０２）。特定したアドレスは、第２中間ＥＣＣが格納されている不揮発性メモリ５内の物理アドレスを示す。

次いで、誤り訂正処理部１２４は特定した中間ＥＣＣのアドレスから第２中間ＥＣＣを読み出す（Ｓ６０３）。つまり、誤り訂正処理部１２４は、特定した中間ＥＣＣのアドレスに基づき、不揮発性メモリ５から第２中間ＥＣＣを読み出す。そして、誤り訂正処理部１２４は読み出した第２中間ＥＣＣを用いて、第１サイズのＥＣＣフレームを構成するユーザデータのエラー訂正を行う（Ｓ６０４）。

以上の図３１に示した第２エラー訂正処理により、誤り訂正処理部１２４は、第２中間ＥＣＣを用いてユーザデータのエラーを訂正し得る。

図３２は、実施形態に係るメモリシステム３において、コントローラ４内の誤り訂正処理部１２４によって実行される第３エラー訂正処理の手順の例を示すフローチャートである。第３エラー訂正処理は、読み出したユーザデータにエラーが発生し、読み出したユーザデータに対応する最終ＥＣＣが不揮発性メモリ５に格納されている場合に実行される処理である。つまり、読み出したユーザデータは最終ＥＣＣで保護されている。

誤り訂正処理部１２４は、不揮発性メモリ５から、エラーが発生したユーザデータと共に第２フレームサイズのＥＣＣフレームを構成するユーザデータおよび最終ＥＣＣを読み出す（Ｓ７０１）。誤り訂正処理部１２４は最終ＥＣＣを用いて、第２フレームサイズのＥＣＣフレームを構成するユーザデータのエラー訂正を行い（Ｓ７０２）、第３エラー訂正処理を終了する（終了）。

以上の図３２に示した第３エラー訂正処理により、誤り訂正処理部１２４は、最終ＥＣＣを用いてユーザデータのエラーを訂正し得る。

次いで、セーブブロックから読み出したユーザデータにエラーが発生した場合に、読み出したユーザデータのエラーを訂正するための処理について説明する。

図３３は、実施形態に係るメモリシステム３において、コントローラ４内の誤り訂正処理部１２４によって実行される第４エラー訂正処理の手順の例を示すフローチャートである。第４エラー訂正処理は、セーブブロックから読み出したユーザデータにエラーが発生し、読み出したユーザデータに対応するＳＢ ＥＣＣがセーブブロックに格納されている場合に実行される処理である。つまり、読み出したユーザデータはＳＢ ＥＣＣで保護されている。

誤り訂正処理部１２４は、データアドレス－ＳＢ ＥＣＣアドレス対応テーブル３３において、エラーが発生したユーザデータの物理アドレスに対応するエントリを特定する（Ｓ８０１）。誤り訂正処理部１２４は、特定したエントリから、エラーが発生したユーザデータと共にＥＣＣフレームを構成するユーザデータの物理アドレスを取得する（Ｓ８０２）。誤り訂正処理部１２４は、取得したユーザデータの物理アドレスから第３データ単位（例えば、クラスタ単位）のユーザデータを読み出す（Ｓ８０３）。なお、取得したユーザデータの物理アドレスは、複数であり得る。取得したユーザデータの物理アドレスが複数である場合、誤り訂正処理部１２４は、取得した物理アドレスそれぞれから第３データ単位のユーザデータを読み出す。

次いで、誤り訂正処理部１２４は、特定したエントリから、ＥＣＣフレームを構成するユーザデータの物理アドレスに対応する、ＳＢ ＥＣＣの物理アドレスを取得する（Ｓ８０４）。誤り訂正処理部１２４は、取得したＳＢ ＥＣＣの物理アドレスから第３データ単位のＳＢ ＥＣＣを読み出す（Ｓ８０５）。なお、取得したＳＢ ＥＣＣの物理アドレスは、複数であり得る。取得したＳＢ ＥＣＣの物理アドレスが複数である場合、誤り訂正処理部１２４は、取得した物理アドレスそれぞれから第３データ単位のＳＢ ＥＣＣを読み出す。

そして、誤り訂正処理部１２４は読み出したＳＢ ＥＣＣを用いて、ＥＣＣフレームを構成するユーザデータのエラー訂正を行う（Ｓ８０６）。

以上の図３３に示した第４エラー訂正処理により、誤り訂正処理部１２４は、ＳＢ ＥＣＣを用いて、セーブブロックから読み出したユーザデータのエラーを訂正し得る。

以上説明したように、本実施形態によれば、不揮発性メモリに格納されているデータの内のＥＣＣの比率を低下させることができる。

コントローラ４は、不揮発性メモリ５に書き込むべき第１単位のデータ部を符号化して、第１単位のデータ部と共に第１ＥＣＣフレームを構成する第１サイズの第１中間ＥＣＣを生成する。コントローラ４は、第１単位のデータ部を不揮発性メモリ５に書き込む。コントローラ４は、第１中間ＥＣＣをＲＡＭ６に格納する。コントローラ４は、第１単位のデータ部を保護する中間ＥＣＣの不揮発化が要求された場合、第１単位のデータ部を符号化して、第１単位のデータ部と共に第２ＥＣＣフレームを構成する第２サイズの第２中間ＥＣＣを生成し、第２中間ＥＣＣを不揮発性メモリ５に書き込む。第２サイズは、第１サイズよりも小さい。

第２中間ＥＣＣを不揮発性メモリ５に書き込むことにより、第１中間ＥＣＣを不揮発性メモリ５に書き込む場合よりも、不揮発性メモリ５に書き込まれるＥＣＣのデータ量を削減できる。したがって、不揮発性メモリ５に格納されているデータの内のＥＣＣの比率を低下させることができる。

本実施形態に記載された様々な機能の各々は、回路（処理回路）によって実現されてもよい。処理回路の例には、中央処理装置（ＣＰＵ）のような、プログラムされたプロセッサが含まれる。このプロセッサは、メモリに格納されたコンピュータプログラム（命令群）を実行することによって、記載された機能それぞれを実行する。このプロセッサは、電子回路を含むマイクロプロセッサであってもよい。処理回路の例には、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、マイクロコントローラ、コントローラ、他の電気回路部品も含まれる。本実施形態に記載されたＣＰＵ以外の他のコンポーネントの各々もまた処理回路によって実現されてもよい。

実施形態は例示であり、発明の範囲はそれらに限定されない。

１…情報処理システム
２…ホスト
３…メモリシステム
４…コントローラ
５…不揮発性メモリ
６…ＲＡＭ
１０…バス
１１…ホストＩ／Ｆ
１２…ＣＰＵ
１３…メモリＩ／Ｆ
１４…ＲＡＭ Ｉ／Ｆ
１５…バッファ
１６…ＥＣＣエンコーダ
１２１…リード制御部
１２２…ライト制御部
１２３…不揮発化処理部
１２４…誤り訂正処理部
３１…論理物理アドレス変換テーブル
３２…データアドレス－中間ＥＣＣアドレス対応テーブル
３３…データアドレス－ＳＢ ＥＣＣアドレス対応テーブル
Ｂ０…ブロック
Ｂ１…ブロック
Ｂ２…ブロック
Ｂｍ－１…ブロック
Ｐ０…ページ
Ｐｎ－１…ページ
５１１…書き込み先ブロック
５２１…第１書き込み先ブロック
５２２…第２書き込み先ブロック
５５１…セーブブロック
５５２…セーブブロック
５６１…セーブブロック
５６２…セーブブロック
５６３…セーブブロック
５６４…セーブブロック
５６５…セーブブロック
６１１…ユーザデータ
６１１Ｐ…パディング用のデータ
６１２…ユーザデータ
６１２Ｐ…パディング用のデータ
６１３…ユーザデータ
６１４…ユーザデータ
６１４Ｐ…パディング用のデータ
６１５…ユーザデータ
６１６…ユーザデータ
６１７…ユーザデータ
６１８…ユーザデータ
６１９…ユーザデータ
６２１…ユーザデータ
６２２…ユーザデータ
６２２Ｐ…パディング用のデータ
６３１…ユーザデータ
６３２…ユーザデータ
６３３…ユーザデータ
６３Ｐ…パディング用のデータ
７１１…中間ＥＣＣ
７１２…第１中間ＥＣＣ
７１３…第２中間ＥＣＣ
７３１…最終ＥＣＣ
７５１…ＳＢ ＥＣＣ
７５２…ＳＢ ＥＣＣ
７５３…ＳＢ ＥＣＣ
７６１…ＳＢ ＥＣＣ
７６２…ＳＢ ＥＣＣ
７７１…ＳＢ ＥＣＣ
７７２…ＳＢ ＥＣＣ
８１…ユーザデータ
８２１…第１中間ＥＣＣ
８２２…第２中間ＥＣＣ
８５１…シンボル
８５２…シンボル
８６１…シンボル
８６２…シンボル

Claims (10)

1. 不揮発性メモリと、
   少なくとも１つの揮発性メモリと、
   前記不揮発性メモリと前記少なくとも１つの揮発性メモリとを制御するよう構成されるコントローラと、を具備し、
   前記コントローラは、
   前記不揮発性メモリに書き込むべき第１単位のデータ部を符号化して、前記第１単位のデータ部と共に第１誤り訂正符号フレームを構成する第１サイズの第１誤り訂正符号を生成し、
   前記第１単位のデータ部を前記不揮発性メモリに書き込み、
   前記第１誤り訂正符号を前記少なくとも１つの揮発性メモリに格納し、
   前記第１単位のデータ部を保護する誤り訂正符号の不揮発化が要求された場合、前記第１単位のデータ部を符号化して、前記第１単位のデータ部と共に第２誤り訂正符号フレームを構成する第２サイズの第２誤り訂正符号を生成し、前記第２誤り訂正符号を前記不揮発性メモリに書き込むように構成され、
   前記第２サイズは、前記第１サイズよりも小さい、
   メモリシステム。
2. 前記第１誤り訂正符号は、α個の第３サイズのシンボルを含み、
   前記第２誤り訂正符号は、β個の第４サイズのシンボルを含み、
   前記αは２以上の整数であり、
   前記βは２以上の整数であり、
   前記第４サイズは、前記第３サイズよりも小さい、
   請求項１記載のメモリシステム。
3. 前記コントローラは、前記第１単位のデータ部の内、前記β個の第４サイズのシンボルに相当するサイズのデータ部を、前記不揮発性メモリに並列に書き込むように構成される、
   請求項２記載のメモリシステム。
4. 前記コントローラは、
   前記第１単位のデータ部を保護する誤り訂正符号の不揮発化が要求された場合、前記不揮発性メモリから前記第１単位のデータ部を読み出し、
   読み出した前記第１単位のデータ部に誤りが発生していない場合、および読み出した前記第１単位のデータ部に前記第２サイズの誤り訂正符号によって救済可能な誤りが発生している場合、前記第２誤り訂正符号を生成するように構成される、
   請求項１乃至請求項３のいずれか一項に記載のメモリシステム。
5. 前記コントローラは、
   読み出した前記第１単位のデータ部に誤りが発生している場合、前記第１誤り訂正符号を用いて、読み出した前記第１単位のデータ部に対する誤り訂正処理を行い、
   前記誤り訂正処理によって誤りが訂正された前記第１単位のデータ部を符号化して、前記第２誤り訂正符号を生成するように構成される、
   請求項４記載のメモリシステム。
6. 前記コントローラは、
   メモリセル当たりにｎビットのデータが書き込まれる第１モードで、前記第２誤り訂正符号を前記不揮発性メモリに書き込み、
   メモリセル当たりにｍビットのデータが書き込まれる第２モードで、前記第１単位のデータ部を前記不揮発性メモリに書き込むように構成され、
   前記ｎは１以上の数であり、
   前記ｍは前記ｎよりも大きい数である、
   請求項１記載のメモリシステム。
7. 前記不揮発性メモリは、複数のブロックを含み、
   複数のブロックそれぞれは、複数の第２単位の記憶領域を含み、
   前記少なくとも１つの揮発性メモリは、前記不揮発性メモリに書き込まれるべき第２データ部を記憶し、
   前記コントローラは、前記第２データ部の不揮発化が要求された場合、
   前記第２データ部を前記第２単位より小さい第３単位に分割したｂ個のデータ部を取得し、
   前記ｂ個のデータ部を符号化して、前記ｂ個のデータ部と共に第３誤り訂正符号フレームを構成する第３誤り訂正符号を生成し、
   前記ｂ個のデータ部を、前記複数のブロックの内のｂ個のブロックにそれぞれ書き込み、
   前記第３誤り訂正符号を前記第３単位に分割したｃ個の符号部を、前記複数のブロックの内の、前記ｂ個のブロックとは異なるｃ個のブロックにそれぞれ書き込むように構成され、
   前記ｂは１以上の整数であり、
   前記ｃは１以上の整数である、
   請求項１記載メモリシステム。
8. 前記第２単位は、ページ単位であり、
   前記第３単位は、クラスタ単位である、
   請求項７記載のメモリシステム。
9. 前記コントローラは、
   ｄ－１個の前記第１誤り訂正符号フレームにそれぞれ含まれるｄ－１個の前記第１単位のデータ部を前記不揮発性メモリに書き込んだ場合、前記ｄ－１個の第１単位のデータ部と、前記不揮発性メモリに書き込むべき第３データ部とを符号化して、前記ｄ－１個の第１単位のデータ部および前記第３データ部と共に第４誤り訂正符号フレームを構成する第４誤り訂正符号を生成し、前記第３データ部と前記第４誤り訂正符号とを前記不揮発性メモリに書き込むように構成され、
   ｄは２以上の整数である、
   請求項１乃至請求項８のいずれか一項に記載のメモリシステム。
10. 不揮発性メモリと、少なくとも１つの揮発性メモリとを具備するメモリシステムの制御方法であって、
    前記不揮発性メモリに書き込むべき第１単位のデータ部を符号化して、前記第１単位のデータ部と共に第１誤り訂正符号フレームを構成する第１サイズの第１誤り訂正符号を生成し、
    前記第１単位のデータ部を前記不揮発性メモリに書き込み、
    前記第１誤り訂正符号を前記少なくとも１つの揮発性メモリに格納し、
    前記第１単位のデータ部を保護する誤り訂正符号の不揮発化が要求された場合、前記第１単位のデータ部を符号化して、前記第１単位のデータ部と共に第２誤り訂正符号フレームを構成する第２サイズの第２誤り訂正符号を生成し、前記第２誤り訂正符号を前記不揮発性メモリに書き込み、
    前記第２サイズは、前記第１サイズよりも小さい、
    制御方法。

Images