JP2023016789A - イメージセンシング装置 - Google Patents

イメージセンシング装置 Download PDF

Info

Publication number
JP2023016789A
JP2023016789A JP2022117032A JP2022117032A JP2023016789A JP 2023016789 A JP2023016789 A JP 2023016789A JP 2022117032 A JP2022117032 A JP 2022117032A JP 2022117032 A JP2022117032 A JP 2022117032A JP 2023016789 A JP2023016789 A JP 2023016789A
Authority
JP
Japan
Prior art keywords
wiring layer
electrode
region
substrate layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022117032A
Other languages
English (en)
Inventor
憲 澤田
Ken Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2023016789A publication Critical patent/JP2023016789A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画素サイズが減少してもダイナミックレンジを確保する。【解決手段】イメージセンシング装置は、入射光を光電荷に変換する光電変換領域２１２および光電荷を貯蔵するフローティングディフュージョン（ＦＤ）領域２１４を含む第１基板層２１０と、第１基板層２１０の上部に位置し、ＦＤ領域２１４の少なくとも一部とオーバーラップするスイッチトランジスタ（ＳＴ）ゲート２２４を含む第１配線層２２０と、第１配線層２２０の上部に位置する第２基板層２３０と、第２基板層２３０の上部に位置する第２配線層２４０と、ＳＴゲート２２４によってＦＤ領域２１４と電気的に接続するキャパシタ２５０とを含み、キャパシタ２５０は、第１配線層２２０、第２基板層２３０および第２配線層２４０にかけて配置される第１電極および第２電極を含み、第１電極と第２電極との間に第１配線層２２０、第２基板層２３０および第２配線層２４０の一部が配置される。【選択図】図５

Description

本発明は、イメージセンシング装置に関する発明である。
イメージセンシング装置は、光に反応する光感知半導体物質の性質を用いて、光学イメージをキャプチャ（ｃａｐｔｕｒｅ）する装置である。自動車、医療、コンピュータおよび通信などの産業の発展に伴い、スマートフォン、デジタルカメラ、ゲーム機器、モノのインターネット（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）、ロボット、警備用カメラ、医療用マイクロカメラなどの様々な分野において、高性能（ｈｉｇｈ‐ｐｅｒｆｏｒｍａｎｃｅ）イメージセンシング装置に対する需要が増加している。
イメージセンシング装置は、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンシング装置と、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンシング装置とに大別することができる。ＣＣＤイメージセンシング装置は、ＣＭＯＳイメージセンシング装置に比べてより良好なイメージ品質を提供するものの、より大きいサイズに具現され、より多い電力を消費する傾向がある。一方、ＣＭＯＳイメージセンシング装置は、ＣＣＤイメージセンシング装置に比べてより小さいサイズに具現可能であり、より少ない電力を消費する。また、ＣＭＯＳイメージセンシング装置は、ＣＭＯＳ製造技術を用いて製造されることから、光感知素子および信号処理回路を単一チップに統合することができ、これにより、低コストで小型のイメージセンシング装置を生産することができる。かかる理由から、ＣＭＯＳイメージセンシング装置は、モバイル装置をはじめ様々なアプリケーションのために開発されている。
本発明の実施形態は、画素サイズが減少し、且つダイナミックレンジが確保されるイメージセンシング装置を提供することができる。
本発明の一実施形態によるイメージセンシング装置は、入射光を光電荷に変換する光電変換領域および前記光電荷を貯蔵するフローティングディフュージョン領域を含む第１基板層と、前記第１基板層の上部に位置し、前記フローティングディフュージョン領域の少なくとも一部とオーバーラップするスイッチトランジスタゲートを含む第１配線層と、前記第１配線層の上部に位置する第２基板層と、前記第２基板層の上部に位置する第２配線層と、前記スイッチトランジスタゲートによって前記フローティングディフュージョン領域と電気的に接続するキャパシタとを含み、前記キャパシタは、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第１電極および第２電極を含み、前記第１電極と前記第２電極との間に、前記第１配線層、前記第２基板層および前記第２配線層の一部が配置されることができる。
また、一実施形態によると、前記第１電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第１貫通電極と、前記第２配線層に位置し、前記第１貫通電極を連結する連結電極とを含むことができる。
また、一実施形態によると、前記第２電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第２貫通電極と、前記第１配線層に位置し、前記第２貫通電極を連結するグラウンドコンタンクト部とを含むことができる。
また、一実施形態によると、前記グラウンドコンタンクト部は、接地電圧に接続することができる。
また、一実施形態によると、前記連結電極は、前記第１貫通電極と垂直に配置されることができる。
また、一実施形態によると、前記第１基板層は、前記スイッチトランジスタゲートと少なくとも一部がオーバーラップするコンタンクト領域を含み、前記第１貫通電極は、コンタンクト領域に接することができる。
また、一実施形態によると、前記コンタンクト領域は、前記フローティングディフュージョン領域より高い濃度の不純物でドープされることができる。
また、一実施形態によると、前記第２配線層は、前記光電変換領域の少なくとも一部とオーバーラップする駆動トランジスタゲートを含み、前記フローティングディフュージョン領域は、貫通配線によって前記駆動トランジスタのゲートと接続し、前記貫通配線は、前記第２配線層、前記第２基板層および前記第１配線層にかけて配置されることができる。
また、一実施形態によると、前記貫通配線、前記第１電極および前記第２電極は、銅およびタングステンのうち少なくとも一つを含むことができる。
本発明の他の実施形態によると、イメージセンシング装置は、入射光に対応する光電変換領域および前記光電荷を貯蔵するフローティングディフュージョン領域を含む第１基板層と、前記光電変換領域の少なくとも一部とオーバーラップする転送トランジスタゲートおよび前記フローティングディフュージョン領域の少なくとも一部とオーバーラップするスイッチトランジスタゲートを含み、前記第１基板層の上部に位置する第１配線層と、駆動トランジスタの第１端子領域および前記駆動トランジスタの第２端子領域を含み、前記第１配線層の上部に位置する第２基板層と、前記フローティングディフュージョン領域と貫通配線を通じて接続する駆動トランジスタのゲートを含み、前記第２基板層の上部に位置する第２配線層と、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置されるキャパシタとを含み、前記キャパシタは、前記スイッチトランジスタゲートによって前記フローティングディフュージョン領域と電気的に接続することができる。
また、他の実施形態によると、前記キャパシタは、第１電極および第２電極を含み、前記第１電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第１貫通電極および前記第２配線層に位置する連結電極を含み、前記第２電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第２貫通電極および前記第１配線層に位置するグラウンドコンタンクト部を含むことができる。
また、他の実施形態によると、前記キャパシタは、前記第１電極と前記第２電極との間に位置する誘電領域をさらに含み、前記誘電領域は、前記第１配線層、前記第２基板層および前記第２配線層の一部を含むことができる。
また、他の実施形態によると、前記グラウンドコンタンクト部は、接地電圧に接続することができる。
また、他の実施形態によると、前記第１電極は、前記スイッチトランジスタゲートによって前記フローティングディフュージョン領域と電気的に接続することができる。
様々な実施形態によると、小型化を図るとともに、ハイダイナミックレンジを確保するイメージセンシング装置を提供することができる。
その他、本文書により、直接または間接に把握される様々な効果を提供することができる。
本発明の一実施形態によるイメージセンシング装置を示すブロック図である。 本発明の一実施形態による単位ピクセルのレイアウトを例示的に図示した図である。 本発明の一実施形態による単位ピクセルに含まれる構成のうち同一基板層または同一配線層に形成される構成を示す図である。 本発明の一実施形態による単位ピクセルに含まれる構成のうち同一基板層または同一配線層に形成される構成を示す図である。 本発明の一実施形態による単位ピクセルに含まれる構成のうち同一基板層または同一配線層に形成される構成を示す図である。 本発明の一実施形態による単位ピクセルの回路図を図示したものである。 図２の第１切断線に沿って単位ピクセルの一部領域を切断した断面を図示した図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。 本発明の一実施形態による単位ピクセルを形成する方法を説明するための図である。
以下、添付の図面を参照して、様々な実施形態について説明する。しかし、本開示は、特定の実施形態に限定されず、実施形態の様々な変更（ｍｏｄｉｆｉｃａｔｉｏｎ）、均等物（ｅｑｕｉｖａｌｅｎｔ）、および／または代替物（ａｌｔｅｒｎａｔｉｖｅ）を含むものと理解すべきである。本開示の実施形態は、本開示により直間接に認識され得る様々な効果を提供することができる。
図１は本発明の一実施形態によるイメージセンシング装置を示すブロック図である。
図１を参照すると、イメージセンシング装置１００は、ピクセルアレイ（ｐｉｘｅｌ ａｒｒａｙ）１１０と、ロードライバ（ｒｏｗ ｄｒｉｖｅｒ）１２０と、相関二重サンプラ（Ｃｏｒｒｅｌａｔｅ Ｄｏｕｂｌｅ Ｓａｍｐｌｅｒ；ＣＤＳ）１３０と、アナログ－デジタルコンバータ（Ａｎａｌｏｇ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ；ＡＤＣ）１４０と、出力バッファ（ｏｕｔｐｕｔ ｂｕｆｆｅｒ）１５０と、カラムドライバ（ｃｏｌｕｍｎ ｄｒｉｖｅｒ）１６０と、タイミングコントローラ（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌｌｅｒ）１７０とを含むことができる。ここで、イメージセンシング装置１００の各構成は、例示的なものに過ぎず、必要に応じて、少なくとも一部の構成が追加または省略されることができる。
ピクセルアレイ１１０は、複数のロー（ｒｏｗｓ）および複数のカラム（ｃｏｌｕｍｎｓ）で配列された複数の単位ピクセルを含むことができる。一実施形態において、複数の単位ピクセルは、ローおよびカラムを含む二次元ピクセルアレイで配列されることができる。他の実施形態において、複数の単位イメージピクセルは、三次元ピクセルアレイで配列されることができる。複数の単位ピクセルは、単位ピクセル単位でまたはピクセルグループ単位で光信号を電気的信号に変換することができ、ピクセルグループ内の単位ピクセルは、少なくとも特定の内部回路を共有することができる。ピクセルアレイ１１０は、ロードライバ１２０からロー選択信号、ピクセルリセット信号および転送信号などを含む駆動信号を受信することができ、駆動信号によって、ピクセルアレイ１１０の当該単位ピクセルは、ロー選択信号、ピクセルリセット信号および転送信号に対応する動作を行うように活性化することができる。
ロードライバ１２０は、タイミングコントローラ１７０によって供給される命令および制御信号に基づいて、当該ローに含まれた単位ピクセルに対して特定の動作を行うようにピクセルアレイ１１０を活性化することができる。一実施形態において、ロードライバ１２０は、ピクセルアレイ１１０の少なくとも一つのローに配列された少なくとも一つの単位ピクセルを選択することができる。ロードライバ１２０は、複数のローのうち少なくとも一つのローを選択するために、ロー選択信号を生成することができる。ロードライバ１２０は、選択された少なくとも一つのローに対応するピクセルに対して、ピクセルリセット信号および転送信号を順にイネーブルさせることができる。これにより、選択されたローのピクセルそれぞれから生成されるアナログ形態の基準信号と映像信号が、順に相関二重サンプラ１３０に伝達され得る。ここで、基準信号は、単位ピクセルのセンシングノード（例えば、フローティングディフュージョン領域ノード）がリセットされた時に相関二重サンプラ１３０に提供される電気的信号であり、映像信号は、単位ピクセルによって生成された光電荷がセンシングノードに蓄積された時に相関二重サンプラ１３０に提供される電気的信号であり得る。ピクセル固有のリセットノイズ（ｒｅｓｅｔ ｎｏｉｓｅ）を示す基準信号と、入射光の強度を示す映像信号は、通称、ピクセル信号という。
ＣＭＯＳイメージセンサは、二つのサンプル間の差を除去するために、ピクセル信号を２回サンプリングすることで、固定パターンノイズのようなピクセルの好ましくないオフセット値を除去するために相関二重サンプリングを用いることができる。一例として、相関二重サンプリングは、入射光によって生成された光電荷がセンシングノードに蓄積される前・後に取得したピクセル出力電圧を比較することで、好ましくないオフセット値を除去し、単に入射光に基づくピクセル出力電圧が測定可能である。一実施形態において、相関二重サンプラ１３０は、ピクセルアレイ１１０から複数のカラムラインそれぞれに提供される基準信号と映像信号を順にサンプルアンドホールド（ｓａｍｐｌｉｎｇ ａｎｄ ｈｏｌｄｉｎｇ）することができる。すなわち、相関二重サンプラ１３０は、ピクセルアレイ１１０のカラムそれぞれに対応する基準信号と映像信号のレベルをサンプルアンドホールドすることができる。
相関二重サンプラ１３０は、タイミングコントローラ１７０からの制御信号に基づいて、カラムそれぞれの基準信号と映像信号を相関二重サンプリング信号として、ＡＤＣ１４０に伝達することができる。
ＡＤＣ１４０は、相関二重サンプラ１３０から出力される各カラムに対する相関二重サンプリング信号をデジタル信号に変換し出力することができる。一実施形態において、ＡＤＣ１４０は、ランプ比較タイプ（ｒａｍｐ‐ｃｏｍｐａｒｅ ｔｙｐｅ）ＡＤＣに具現されることができる。ランプ比較タイプＡＤＣは、時間によって上昇または下降するランプ信号とアナログピクセル信号を比較する比較回路、およびランプ信号がアナログピクセル信号にマッチ（ｍａｔｃｈｉｎｇ）するまでカウント動作を行うカウンタを含むことができる。一実施形態において、ＡＤＣ１４０は、カラムそれぞれのための相関二重サンプラ１３０によって生成された相関二重サンプリング信号をデジタル信号に変換し出力することができる。
ＡＤＣ１４０は、ピクセルアレイ１１０のカラムそれぞれに対応する複数のカラムカウンタを含むことができる。ピクセルアレイ１１０の各カラムは、各カラムカウンタに連結され、映像データは、カラムカウンタを用いて、カラムそれぞれに対応する相関二重サンプリング信号をデジタル信号に変換することにより生成されることができる。他の実施形態によって、ＡＤＣ１４０は、一つのグローバルカウンタを含み、グローバルカウンタから提供されるグローバルコードを用いて、カラムそれぞれに対応する相関二重サンプリング信号をデジタル信号に変換することができる。
出力バッファ１５０は、ＡＤＣ１４０から提供されるそれぞれのカラム単位の映像データを一時的にホールドし出力することができる。出力バッファ１５０は、タイミングコントローラ１７０の制御信号に基づいて、ＡＤＣ１４０から出力される映像データを一時格納することができる。出力バッファ１５０は、イメージセンシング装置１００と連結された他の装置の間の転送（または処理）速度の差を補償するインターフェースとして動作することができる。
カラムドライバ１６０は、タイミングコントローラ１７０の制御信号に基づいて、出力バッファ１５０のカラムを選択し、出力バッファ１５０の選択されたカラムに一時格納された映像データが順に出力されるように制御することができる。一実施形態において、カラムドライバ１６０は、タイミングコントローラ１７０からアドレス信号を受信することができ、カラムドライバ１６０は、アドレス信号に基づいてカラム選択信号を生成し、出力バッファ１５０のカラムを選択することで、出力バッファ１５０の選択されたカラムから映像データが外部に出力されるように制御することができる。
タイミングコントローラ１７０は、ロードライバ１２０、相関二重サンプラ１３０、ＡＤＣ１４０、出力バッファ１５０およびカラムドライバ１６０の少なくとも一つを制御することができる。
タイミングコントローラ１７０は、イメージセンシング装置１００の各構成の動作に求められるクロック信号、タイミングコントロールのための制御信号、およびローまたはカラムを選択するためのアドレス信号を、ロードライバ１２０、相関二重サンプラ１３０、ＡＤＣ１４０、出力バッファ１５０およびカラムドライバ１６０のうち少なくとも一つに提供することができる。一実施形態によって、タイミングコントローラ１７０は、ロジッグ制御回路（Ｌｏｇｉｃ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）、位相固定ループ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ、ＰＬＬ）回路、タイミングコントロール回路（ｔｉｍｉｎｇ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ）および通信インターフェース回路（ｃｏｍｍｕｎｉｃａｔｉｏｎ ｉｎｔｅｒｆａｃｅ ｃｉｒｃｕｉｔ）などを含むことができる。
図２は本発明の一実施形態による単位ピクセルのレイアウト２００を例示的に図示した図である。
本発明の一実施形態によると、単位ピクセルは、光電変換領域２１２と、フローティングディフュージョン領域２１４と、転送トランジスタゲート２２２と、スイッチトランジスタゲート２２４と、駆動トランジスタゲート２４２と、キャパシタ２５０とを含むことができる。
図２は例示的な図に過ぎず、実際具現される素子において、各構成要素（例えば、２１２、２１４、２２２、２２４、２４２および２５０など）の相対的なサイズおよび位置は、図面と差があり得る。
光電変換領域２１２は、入射した光に対応する光電荷を生成することができる。光電変換領域２１２は、有機または無機フォトダイオードを含むことができる。
光電変換領域２１２は、基板層に形成されることができ、互いに相補的な導電型を有する不純物領域（Ｐ型不純物領域およびＮ型不純物領域）が垂直方向に積層されて形成されることができる。
光電変換領域２１２は、入射光に対応する光電荷を容易に生成するように、できるだけ広い面積にわたり配置されることができる。光電変換領域２１２と転送トランジスタゲート２２２がオーバーラップする領域は、トランジスタゲート２２２の辺に沿って延びる形状であり得る。
転送トランジスタゲート２２２に印加される電圧に応じて、光電変換領域２１２とフローティングディフュージョン領域２１４が電気的に連結または分離されることができる。
転送トランジスタゲート２２２は、フローティングディフュージョン領域２１４と光電変換領域２１２との間に位置することができる。転送トランジスタゲート２２２は、光電変換領域２１２の少なくとも一部およびフローティングディフュージョン領域２１４の少なくとも一部とオーバーラップするように配置されることができる。
一実施形態によると、転送トランジスタゲート２２２は、三角形の形状であってもよく、光電変換領域２１２とオーバーラップする辺の長さが、フローティングディフュージョン領域２１４とオーバーラップする辺の長さより長く形成されることができる。
光電変換領域２１２とオーバーラップする転送トランジスタゲート２２２の一辺は、光電変換領域２１２に沿って延び、フローティングディフュージョン領域２１４とオーバーラップする転送トランジスタゲート２２２の一辺は、フローティングディフュージョン領域２１４に沿って延びることができる。転送トランジスタゲート２２２は、金属またはポリシリコンで形成されることができる。
フローティングディフュージョン領域２１４は、光電変換領域２１２で生成された光電荷を臨時に貯蔵することができる。イメージセンシング装置１００は、フローティングディフュージョン領域２１４に貯蔵された光電荷に対応する電圧信号に基づいて、ピクセル信号を生成することができる。
フローティングディフュージョン領域２１４は、転送トランジスタゲート２２２とスイッチトランジスタゲート２２４との間に配置されることができる。フローティングディフュージョン領域２１４は、四角形の形態を有することができるが、本発明の範囲はこれに限定されない。一例として、複数の単位ピクセルが共有ピクセルを構成する場合、フローティングディフュージョン領域２１４は、菱形または八角形などの多角形の形態を有することができる。一実施形態によると、フローティングディフュージョン領域２１４は、半導体基板に形成されたＮ型不純物ドープ領域であり得る。
フローティングディフュージョン領域２１４は、フローティングディフュージョン領域２１４にオーバーラップするスイッチトランジスタゲート２２４を通じて、キャパシタ２５０の第１電極と接続することができる。
スイッチトランジスタゲート２２４は、フローティングディフュージョン領域２１４の少なくとも一部と、キャパシタ２５０の少なくとも一部とオーバーラップするように配置されることができる。スイッチトランジスタゲート２２４に印加されるスイッチ信号に応じて、フローティングディフュージョン領域２１４とキャパシタ２５０が連結または分離されることができる。
スイッチトランジスタゲート２２４は、例示的に、長方形の形態であってもよい。スイッチトランジスタゲート２２４の辺のうち、長い辺が、フローティングディフュージョン領域２１４およびスイッチトランジスタゲート２２４とオーバーラップするように配置されることで、フローティングディフュージョン領域２１４とキャパシタ２５０との電子移動を容易にすることができる。
キャパシタ２５０は、複数の基板層および配線層にかけて形成されることができ、第１電極、第２電極および誘電領域を含むことができる。また、キャパシタ２５０に含まれるコンタンクト領域の少なくとも一部が、スイッチトランジスタゲート２２４とオーバーラップするように形成されることができる。
キャパシタ２５０は、フローティングディフュージョン領域２１４の容量を超えてオーバーフローする電荷を貯蔵するか、フローティングディフュージョン領域２１４に接続して、追加の静電容量を提供することができる。
キャパシタ２５０は、単位ピクセルレイアウト２００内で占める面積を最小化するとともに、十分な静電容量を確保することができるように、垂直構造で配置されることができる。キャパシタは、例示的に、横型オーバーフローキャパシタ（Ｌａｔｅｒａｌ Ｏｖｅｒｆｌｏｗ ｉｎｔｅｇｒａｔｉｏｎ Ｃａｐａｃｉｔｏｒ）であってもよい。
本発明の一実施形態によるキャパシタ２５０は、複数の垂直貫通配線を含む第１電極および第２電極を含むことができる。前記垂直貫通配線は、基板に含まれるドープ領域と接続するか、配線層に形成される連結電極またはグラウンドコンタンクト部と接続することができる。キャパシタ２５０は、予め設定された容量を有するように形成されることができ、例示的に、ＭＩＭ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｍｅｔａｌ）構造を有してもよい。
駆動トランジスタゲート２４２は、光電変換領域２１２とオーバーラップするように配置されることができる。駆動トランジスタゲート２４２が光電変換領域２１２とオーバーラップするように形成されることで、十分なゲート面積を確保することができる。
駆動トランジスタゲート２４２は、フローティングディフュージョン領域２１４と接続することができ、フローティングディフュージョン領域２１４の電圧に対応する信号を増幅することができる。
ただし、光電変換領域２１２にオーバーラップするように形成される駆動トランジスタゲート２４２は、例示的な構成に過ぎないため、駆動トランジスタゲート２４２の他に、リセットトランジスタゲート（図示せず）または選択トランジスタゲート（図示せず）などが光電変換領域２１２とオーバーラップするように配置されることができる。
図３ａ～図３ｃは本発明の一実施形態による単位ピクセルに含まれる構成のうち、同一基板層または同一配線層に形成される構成を示す図である。
図３ａは本発明の一実施形態による単位ピクセルに含まれる構成のうち、第１基板層に形成される構成を示す図３００ａである。
第１基板層は、不純物でドープされた半導体基板であってもよい。例示的に、第１基板層は、Ｐ型不純物でドープされた半導体基板であってもよい。
第１基板層は、光電変換領域２１２と、フローティングディフュージョン領域２１４と、コンタンクト領域２１６とを含むことができる。
光電変換領域２１２は、基板層に形成される有機または無機フォトダイオードを含むことができる。また、光電変換領域２１２は、Ｐ型またはＮ型不純物ドープ層が積層された構造であってもよい。上述のように、光電変換領域２１２は、単位ピクセルの活性領域に対して、できるだけ広い領域を占めるように配置されることができる。
フローティングディフュージョン領域２１４は、第１基板層に対してＮ型不純物でドープされた領域であってもよい。
コンタンクト領域２１６は、第１基板層に対してＮ型不純物でドープされた領域であってもよい。コンタンクト領域２１６は、キャパシタ２５０の第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄと接続する領域であってもよい。
一実施形態によると、コンタンクト領域２１６は、フローティングディフュージョン領域２１４のドープ濃度より高い濃度でドープされることができる。第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄが高濃度の不純物（例えば、Ｎ型）でドープされたコンタンクト領域２１６と接続することによって、第１電極とコンタンクト領域２１６との間の抵抗が減少することができる。
第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄは、キャパシタ２５０の第１電極に含まれることができる。第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄは、金属で形成されることができ、前記金属は、例示的に、銅またはタングステンを含んでもよい。第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄは、コンタンクト領域２１６の一面に対して垂直に形成されることができ、後述する第１配線層、第２基板層および第２配線層にかけて形成されることができる。
また、コンタンクト領域２１６は、スイッチトランジスタゲート２２４が含まれるスイッチトランジスタの一端子であってもよい。コンタンクト領域２１６がスイッチトランジスタの一端子である場合、キャパシタ２５０の第１電極は、別の連結導線なしにスイッチトランジスタと接続することができる。
図３ｂは本発明の一実施形態による単位ピクセルに含まれる構成のうち第１配線層に形成される構成を示す図３００ｂである。第１配線層は、第１基板層の上部に位置する領域であってもよい。第１配線層は、絶縁物質を含む層であってもよく、前記絶縁物質は、例示的に、シリコン酸化物を含んでもよい。
第１配線層は、転送トランジスタゲート２２２と、スイッチトランジスタゲート２２４と、グラウンドコンタンクト部２５２とを含むことができる。
転送トランジスタゲート２２２は、転送信号ライン２２６と接続することができる。転送信号ライン２２６を通じて転送トランジスタゲート２２２に転送信号が印加されることができる。一実施形態によると、転送トランジスタゲート２２２は、ポリシリコンで形成されることができ、転送信号ライン２２６は、金属で形成されることができる。
スイッチトランジスタゲート２２４は、スイッチ信号ライン２２８と接続することができる。スイッチ信号ライン２２８を通じてスイッチトランジスタゲート２２４にスイッチ信号が印加されることができる。一実施形態によると、スイッチトランジスタゲート２２４は、ポリシリコンで形成されることができ、スイッチ信号ライン２２８は、金属で形成されることができる。
グラウンドコンタンクト部２５２は、金属で形成されることができ、キャパシタ２５０の第２電極に含まれることができる。グラウンドコンタンクト部２５２は、接地（ＧＮＤ）することができる。キャパシタ２５０の第２電極は、コンタンクト領域２１６と接しない電極を意味し得る。
一実施形態によると、キャパシタ２５０の第２電極は、グラウンドコンタンクト部２５２および第２貫通電極２５６ａ、２５６ｂ、２５６ｃを含むことができる。第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、金属で形成されることができ、前記金属は、銅またはタングステンを含むことができる。第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、第１配線層、第２基板層および第２配線層にかけて形成されることができるが、上述の第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄとその長さが相違することがある。
図３ｃは本発明の一実施形態による単位ピクセルに含まれる構成のうち第２配線層に形成される構成を示す図３００ｃである。第２配線層は、前記第１配線層の上部に位置する領域であり得る。
第２配線層は、第１基板と区別される第２基板の上部に位置する配線層であってもよい。一実施形態によると、第２配線層は、絶縁物質を含む層であってもよく、前記絶縁物質は、シリコン酸化物を含むことができる。
第２配線層は、駆動トランジスタゲート２４２と、貫通配線２４４と、連結電極２５８とを含むことができる。
一実施形態によると、駆動トランジスタゲート２４２は、貫通配線２４４によってフローティングディフュージョン領域２１４と接続することができる。
貫通配線２４４は、駆動トランジスタゲート２４２と接する第１貫通部２４４ｂと、フローティングディフュージョン領域２１４と接する第２貫通部２４４ｃと、前記第１貫通部２４４ｂと第２貫通部２４４ｃを連結する接続部２４４ａとを含むことができる。貫通配線２４４に含まれる接続部２４４ａの形状は、配線レイアウトに応じて異なり得る。
貫通配線２４４は、金属で形成されることができ、一実施形態によると、前記金属は、銅またはタングステンを含むことができる。
連結電極２５８は、キャパシタ２５０の第１電極に含まれることができる。一実施形態によると、連結電極２５８は、４つの第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄと接続することができる。
連結電極２５８が第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄと接続して第１電極を形成することにより、キャパシタ２５０は、連結電極２５８と第２貫通電極２５６ａ、２５６ｂ、２５６ｃとの間に発生する追加の静電容量を確保することができる。
図４は本発明の一実施形態による単位ピクセルの回路図４００を図示したものである。
図４には、それぞれの単位ピクセルＰＸに含まれる光電変換領域ＰＤ、転送トランジスタＴＸ、フローティングディフュージョン領域ＦＤ、スイッチトランジスタＳＷ、キャパシタＣ、リセットトランジスタＲＳＴ、駆動トランジスタＤＸおよび選択トランジスタＳＸの連結関係が図示されている。
光電変換領域ＰＤは、図２および図３ａで説明した光電変換領域（例えば、図２の２１２）に対応することができる。
光電変換領域ＰＤは、転送トランジスタＴＸによってフローティングディフュージョン領域ＦＤと接続することができる。
転送トランジスタＴＸは、図２および図３ｂで説明した転送トランジスタゲート（例えば、図２の２２２）を含むことができる。フローティングディフュージョン領域ＦＤは、図２および図３ａで説明したフローティングディフュージョン領域（例えば、図２の２１４）に対応することができる。
光電変換領域ＰＤは、蓄積時間の間に入射光に対応する光電荷を生成することができる。光電変換領域ＰＤが入射光に対応する光電荷を生成する時間を蓄積時間（ｉｎｔｅｇｒａｔｉｏｎ ｔｉｍｅ）とすることができる。
光電変換領域ＰＤで生成された光電荷は、転送トランジスタＴＸに活性化電圧レベルを有する転送信号ＴＳが印加されると、フローティングディフュージョン領域ＦＤに転送されることができる。
転送信号ＴＳは、活性化電圧レベルまたは非活性化電圧レベルを有することができ、転送トランジスタＴＸは、転送信号ＴＳの電圧レベルに応じて光電荷の移動を制御することができる。
フローティングディフュージョン領域ＦＤは、転送トランジスタＴＸに活性化電圧レベルの転送信号ＴＳが印加される場合、光電変換領域ＰＤで生成された電荷を蓄積することができる。
フローティングディフュージョン領域ＦＤは、駆動トランジスタＤＸのゲート（図２および図３ｃの２４２）に接続することができる。フローティングディフュージョン領域ＦＤに蓄積された電荷に対応する電圧信号が、駆動トランジスタＤＸによって増幅することができる。
駆動トランジスタＤＸのドレイン領域は、選択トランジスタＳＸと接続することができる。選択トランジスタＳＸは、駆動トランジスタＤＸで増幅した信号を選択制御信号ＳＳに応じて選択的に出力することができる。前記選択トランジスタＳＸから出力される信号をピクセル信号Ｖｏｕｔとすることができる。
フローティングディフュージョン領域ＦＤは、スイッチトランジスタＳＷによって、キャパシタＣの第１電極およびリセットトランジスタＲＳＴの一端子に接続することができる。
スイッチトランジスタＳＷは、図２および図３ｂで説明したスイッチトランジスタゲート（例えば、図２の２２４）を含むことができる。キャパシタＣは、図２で説明したキャパシタ（例えば、図２の２５０）に対応することができる。
キャパシタＣの第１電極は、スイッチトランジスタＳＷおよびリセットトランジスタＲＳＴの一端子に接続することができ、第２電極は、接地することができる。
高照度環境で、光電変換領域ＰＤの容量を超える光電荷が生成されると、生成された光電荷が、フローティングディフュージョン領域ＦＤおよびキャパシタＣでオーバーフローすることがある。オーバーフローとは、光電荷が、活性化電圧が印加されていない転送トランジスタＴＸおよびスイッチトランジスタＳＷのポテンシャル障壁を越えて移動する現象を意味し得る。
キャパシタＣがない場合、漏れるオーバーフロー光電荷によってリーク電流が発生し得る。発生したリーク電流は、ピクセル信号にノイズを引き起こすことがあり、ピクセル信号が歪むことがある。
一方、キャパシタＣが備えられる場合、キャパシタＣにオーバーフローした光電荷が臨時貯蔵されることで、フローティングディフュージョン領域ＦＤの飽和を防止することができ、リーク電流を防止することができる。
他の実施形態において、スイッチトランジスタＳＷに印加されるスイッチ信号ＳＷＳに応じて、フローティングディフュージョン領域ＦＤとキャパシタＣが連結または分離されることができる。
フローティングディフュージョン領域ＦＤとキャパシタＣが接続すると、フローティングディフュージョン領域ＦＤの全体の静電容量が大きくなり得る。フローティングディフュージョン領域ＦＤの変換ゲイン（ｃｏｎｖｅｒｓｉｏｎ ｇａｉｎ）は、フローティングディフュージョン領域ＦＤの静電容量に反比例するため、同量の光電荷が蓄積されても、キャパシタＣが接続しない場合に比べてフローティングディフュージョン領域ＦＤにキャパシタＣが接続した場合、小さなサイズのピクセル信号が出力されることができる。換言すれば、キャパシタＣおよびスイッチトランジスタＳＷは、単位ピクセルの変換ゲインを調節することができる。
一実施形態によると、キャパシタＣは、フローティングディフュージョン領域ＦＤより高い静電容量を有することができる。キャパシタＣがフローティングディフュージョン領域ＦＤより高い静電容量を有することで、キャパシタＣは、フローティングディフュージョン領域ＦＤからオーバーフローした光電荷を容易に貯蔵することができ、フローティングディフュージョン領域ＦＤの変換ゲインの変化が大きくなり得る。
リセットトランジスタＲＳＴは、単位ピクセルに含まれる構成（例えば、フローティングディフュージョン領域ＦＤ、光電変換領域ＦＤなど）を所定の電位レベル（例えば、ピクセル電圧ＶＤＤ）にリセットすることができる。リセットトランジスタＲＳＴに印加される信号をリセット信号ＲＳとすることができ、リセット信号ＲＳが活性化レベル電圧を有する時に、転送信号ＴＳおよびスイッチ信号ＳＷＳが活性化レベル電圧を有することができる。
図５は図２の第１切断線Ａ－Ａ’に沿って単位ピクセルの一部領域を切断した断面５００を図示した図である。
本発明の一実施形態によると、単位ピクセルは、複数の基板層および配線層にかけて形成されることができる。例えば、単位ピクセルは、第１基板層２１０、第１配線層２２０、第２基板層２３０および第２配線層２４０にかけて形成されることができる。
第１基板層２１０は、光電変換領域２１２と、フローティングディフュージョン領域２１４と、コンタンクト領域２１６とを含むことができる。一実施形態によると、第１基板層２１０は、Ｎ型不純物またはＰ型不純物でドープされたシリコン基板であってもよい。他の実施形態によると、第１基板層２１０は、シリコン基板の上部に形成されるエピタキシャル層を含むことができる。
光電変換領域２１２は、第１基板層２１０に形成される不純物ドープ領域を含むことができる。
フローティングディフュージョン領域２１４は、第１基板層２１０とは異なる導電型の不純物でドープされた領域を含むことができる。例えば、Ｐ型不純物でドープされたシリコン基板に形成されるフローティングディフュージョン領域２１４は、Ｎ型不純物でドープされた領域を含むことができる。
第１基板層２１０は、コンタンクト領域２１６を含むことができる。コンタンクト領域２１６は、第１基板層２１０とは異なる導電型でドープされることができる。例えば、第１基板層２１０がＰ型不純物でドープされた場合、コンタンクト領域２１６は、Ｎ型不純物でドープされることができる。一実施形態において、コンタンクト領域２１６は、フローティングディフュージョン領域２１４より高濃度の不純物でドープされることができる。
コンタンクト領域２１６が高濃度の不純物でドープされることによって、コンタンクト領域２１６と第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄとの接続による抵抗が減少することができる。
第１配線層２２０は、第１基板層２１０の上部に形成されることができる。例示的に、第１配線層２２０は、シリコン酸化物を含んでもよい。
一実施形態によると、第１配線層２２０は、第１誘電層２２１を含むことができる。第１配線層２２０と第１基板層２１０との間に第１誘電層２２１が形成されることができ、第１誘電層２２１の一部は、転送トランジスタゲート２２２およびスイッチトランジスタゲート２２４に対して絶縁層になることができる。
第１配線層２２０は、転送トランジスタゲート２２２と、スイッチトランジスタゲート２２４と、転送信号ライン２２６と、スイッチ信号ライン２２８と、オーバーフロートランジスタ２５０の一部とを含むことができる。
一実施形態によると、転送トランジスタゲート２２２およびスイッチトランジスタゲート２２４は、ポリシリコンで形成されることができる。また、転送信号ライン２２６およびスイッチ信号ライン２２８は、金属（例えば、銅またはタングステン）で形成されることができる。
第１配線層２２０に形成される金属配線は、キャパシタ２５０の第２電極に接続するグラウンドコンタンクト部２５２を含むことができる。グラウンドコンタンクト部２５２には、接地電圧が接続することができる。
図面に図示されているグラウンドコンタンクト部２５２は、グラウンドコンタンクト部２５２が第２貫通電極２５６ａ、２５６ｂ、２５６ｃを連結することを説明するためのものであり、第１切断線Ａ－Ａ’に沿って切断した断面で、グラウンドコンタンクト部２５２は、第１配線層２２０および第２貫通電極２５６ａ、２５６ｂ、２５６ｃによって覆われることができる。また、実際の素子において、グラウンドコンタンクト部２５２は、第１貫通電極２５４ａ、２５４ｂ、２５４ｃおよび２５４ｄと接触せずに、第２貫通電極２５６ａ、２５６ｂ、２５６ｃに連結されるように形成されることができる。
転送トランジスタゲート２２２は、図４で説明した転送トランジスタＴＸに含まれることができ、スイッチトランジスタゲート２２４が図４のスイッチトランジスタＳＷに含まれることができる。
第２基板層２３０は、第１配線層２２０の上部に形成されるＳＯＩ基板（Ｓｉｌｉｃｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）であり得る。
第２基板層２３０は、駆動トランジスタ（例えば、図４のＤＸ）の第１端子領域２３２と、駆動トランジスタの第２端子領域２３４と、キャパシタ２５０の一部とを含むことができる。駆動トランジスタの第１端子領域２３２は、ピクセル電圧と接続することができ、駆動トランジスタの第２端子領域２３４は、選択トランジスタ（例えば、図４のＳＸ）と接続することができる。
第２配線層２４０は、第２基板層２３０の上部に形成されることができる。第２配線層２４０と第２基板層２３０との間には、第２誘電層２４１が形成されることができる。一実施形態によると、第２誘電層２４１は、第２配線層２４０と第２基板層２３０との間の一部領域にのみ形成されることができ、前記一部領域は、駆動トランジスタＤＸが形成される領域であり得る。
駆動トランジスタゲート２４２は、ポリシリコンを含むことができる。駆動トランジスタゲート２４２は、貫通配線２４４によって、フローティングディフュージョン領域２１４と接続することができる。
貫通配線２４４は、駆動トランジスタゲート２４２に接する第１貫通部２４４ｂと、フローティングディフュージョン領域２１４に接する第２貫通部２４４ｃと、前記第１貫通部２４４ｂと第２貫通部２４４ｃを連結する接続部２４４ａとを含むことができる。
本発明の一実施形態によるキャパシタ２５０は、第１配線層２２０、第２基板層２３０および第２配線層２４０にかけて形成されることができる。キャパシタ２５０は、複数の貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄ、２５６ａ、２５６ｂ、２５６ｃと、前記貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄ、２５６ａ、２５６ｂ、２５６ｃの間に位置する誘電領域（例えば、第１誘電層２２１第１配線層２２０、第２基板層２３０および第２配線層２４０）とを含むＭＩＭ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｍｅｔａｌ）構造であり得る。
図面に図示されてはいないが、貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄ、２５６ａ、２５６ｂ、２５６ｃと誘電領域２２１、２２０、２３０、２４０との間には、絶縁膜が形成されることができる。
貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄ、２５６ａ、２５６ｂ、２５６ｃは、第１基板層２１０の一面に垂直に形成されることができる。一実施形態によると、貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄ、２５６ａ、２５６ｂ、２５６ｃは、積層された基板層（例えば、２１０、２３０）および配線層（例えば、２２０、２４０）および第１誘電層２２１をエッチングした領域に形成されることができる。
第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄは、第１基板層２１０に含まれるコンタンクト領域２１６に直接接続することができる。また、第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄは、第２配線層２４０に形成される連結電極２５８によって相互接続することができる。第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄおよび連結電極２５８は、キャパシタ２５０の第１電極を形成することができる。
第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、第１配線層２２０に形成されるグラウンドコンタンクト部２５２によって相互接続することができる。第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、キャパシタ２５０の第２電極を形成することができ、形成された第２電極は、接地することができる。
図示されているように、本発明の一実施形態によるキャパシタ２５０の第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄおよび第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、交互な構造に形成されることができる。
第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄよりも垂直方向に短い長さを有することができる。したがって、第２貫通電極２５６ａ、２５６ｂ、２５６ｃと第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄとの間に第１配線層２２０の一部および第２配線層２４０の一部が配置されることができ、前記第１配線層２２０の一部および第２配線層２４０の一部がキャパシタ２５０の誘電領域になることができる。
キャパシタ２５０は、コンタンクト領域２１６を通じてスイッチトランジスタＳＷと接続することができ、一実施形態によると、コンタンクト領域２１６は、スイッチトランジスタＳＷの一端として動作することができる。
図６ａ～図６ｊは本発明の一実施形態による単位ピクセルを形成する方法について説明するための図である。
図６ａ～図６ｊは例示のために図示されているものであって、実際具現される素子において、各構成要素の位置およびサイズは、図示されているものと相違し得る。
図６ａには、光電変換領域２１２と、フローティングディフュージョン領域２１４と、コンタンクト領域２１６とを含む第１基板層２１０が図示されている。
光電変換領域２１２、フローティングディフュージョン領域２１４およびコンタンクト領域２１６は、第１基板層２１０に不純物をドープすることで形成されることができる。
一実施形態によると、光電変換領域２１２は、Ｎ型およびＰ型不純物が積層されてドープされることができる。また、フローティングディフュージョン領域２１４およびコンタンクト領域２１６は、Ｎ型不純物でドープされた領域であり得る。
図６ｂには、第１基板層２１０の上部に第１誘電層２２１が形成され、形成された第１誘電層２２１の上部に転送トランジスタゲート２２２およびスイッチトランジスタゲート２２４が形成された断面が図示されている。
第１誘電層２２１は、例示的に、シリコン酸化物を含んでもよく、転送トランジスタゲート２２２およびスイッチトランジスタゲート２２４は、ポリシリコンで形成されることができる。転送トランジスタゲート２２２およびスイッチトランジスタゲート２２４は、シリコン蒸着工程により形成されることができる。
図６ｃには、第１誘電層２２１の上部に、第１配線層の一部２２０ａ、転送信号ライン２２６、スイッチ信号ライン２２８および第２貫通電極パターン２５５ａ、２５５ｂ、２５５ｃが形成された断面が図示されている。
第１配線層の一部２２０ａは、低誘電率を有する物質を含むことができ、例示的に、シリコン酸化物を含んでもよい。
転送信号ライン２２６、スイッチ信号ライン２２８および第２貫通電極パターン２５５ａ、２５５ｂ、２５５ｃは、第１配線層の一部２２０ａをエッチングする工程により形成されることができる。
第２貫通電極パターン２５５ａ、２５５ｂ、２５５ｃは、第２貫通電極が形成されるための位置を表示することができる。また、転送信号ライン２２６、スイッチ信号ライン２２８および第２貫通電極パターン２５５ａ、２５５ｂ、２５５ｃは、同一金属（例えば、銅またはタングステン）で形成されることができる。
図６ｄには、第１配線層２２０が形成され、形成された第１配線層２２０の上部に第２基板層２３０が形成される断面が図示されている。一実施形態によると、第２基板層２３０は、Ｐ型不純物でドープされたポリシリコンで形成されることができる。第２基板層２３０は、シリコン蒸着工程により形成されることができる。第１配線層２２０は、第１誘電層２２１を含むことができる。
図６ｅには、第２基板層２３０に形成される駆動トランジスタの第１端子領域２３２および駆動トランジスタの第２端子領域２３４が図示され、第２基板層２３０の上部に形成される第２誘電層２４１および駆動トランジスタゲート２４２が図示されている。
一実施形態によると、駆動トランジスタの第１端子領域２３２および駆動トランジスタの第２端子領域２３４は、第２基板層２３０と相補的な不純物でドープされることができる。例えば、第２基板層２３０がＰ型不純物でドープされる場合、駆動トランジスタの第１端子領域２３２および駆動トランジスタの第２端子領域２３４は、Ｎ型不純物でドープされることができる。
第２誘電層２４１は、駆動トランジスタゲート２４２が配置される領域に形成されることができる。第２誘電層２４１は、シリコン酸化物を含むことができる。駆動トランジスタゲート２４２は、ポリシリコンを含むことができる。
図６ｆには、第２基板層２３０の上部に、第２配線層の一部２４０ａおよび貫通配線パターン２４３ｂが形成された断面が図示されている。
第２配線層の一部２４０ａは、低誘電率を有する物質を含むことができ、例示的に、シリコン酸化物を含んでもよい。貫通配線パターン２４３ｂは、貫通配線が形成されるための位置を表示することができる。
図６ｇには、貫通配線パターン２４３ｂにオーバーラップするように積層される第２配線層の一部２４０ｂが形成される断面が図示されている。第２配線層の一部２４０ｂが形成される厚さに応じて、以降の工程で形成される第２貫通電極２５６ａ、２５６ｂ、２５６ｃの長さが決定されることができる。
図６ｈには、貫通配線２４４および第２貫通電極２５６ａ、２５６ｂ、２５６ｃが形成される断面が図示されている。
貫通配線２４４は、第１貫通部２４４ｂと、第２貫通部２４４ｃと、前記第１貫通部２４４ｂと第２貫通部２４４ｃを連結する接続部２４４ａとを含むことができる。
第１貫通部２４４ｂ、第２貫通部２４４ｃおよび第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、配線層および基板層（例えば、２２０、２３０、２４０ｂ）をエッチングし、エッチング領域に金属を積層することで形成されることができる。一実施形態によると、貫通配線２４４および第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、銅またはタングステンで形成されることができる。
第２貫通電極２５６ａ、２５６ｂ、２５６ｃは、第２貫通電極パターン２５５ａ、２５５ｂ、２５５ｃと対応する位置に形成されることができる。
グラウンドコンタンクト部２５２は、第２貫通電極２５６ａ、２５６ｂ、２５６ｃと接続することができ、接地電圧（ＧＮＤ）が印加されることができる。一実施形態によると、グラウンドコンタンクト部２５２は、第２貫通電極２５６ａ、２５６ｂ、２５６ｃが形成された後、第２貫通電極２５６ａ、２５６ｂ、２５６ｃと接続する配線を通じて形成されることができる。グラウンドコンタンクト部２５２によってキャパシタ２５０の第２電極が接地されることができる。
他の実施形態によると、グラウンドコンタンクト部２５２は、第２貫通電極パターン２５５ａ、２５５ｂ、２５５ｃとともに形成されることができる。
図６ｉには、第１配線層２２０、第２基板層２３０および第２配線層の一部２４０ｃにかけて形成されるキャパシタ２５０が図示されている。
第２配線層の一部２４０ｃが形成される厚さに応じて、以降の工程で形成される第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄの長さが決定されることができる。
第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄは、誘電層、配線層および基板層（例えば、２２１、２２０、２３０、２４０ｃ）をエッチングし、エッチング領域に金属を積層することで形成されることができる。第１誘電層２２１がエッチングされることで、第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄがコンタンクト領域２１６と直接接続することができる。
一実施形態によると、エッチングされた誘電層、配線層および基板層（例えば、２２１、２２０、２３０、２４０ｃ）と第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄとの間に絶縁膜が備えられることができる。
第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄは、連結電極２５８によって相互接続することができ、キャパシタ２５０の第１電極が、連結電極２５８および第１貫通電極２５４ａ、２５４ｂ、２５４ｃ、２５４ｄを含むことができる。
図６ｊには、本発明の一実施形態による単位ピクセルの断面が例示的に図示されている。キャパシタ２５０の上部に第２配線層２４０を積層することで、単位ピクセルの形成が完了することができる。
以上、添付の図面を参照して本発明の実施形態を説明しているが、本発明が属する技術分野において通常の知識を有する者は、本発明が、その技術的思想や必須の特徴を変更しなくても他の具体的な形態に実施可能であることを理解することができる。したがって、以上で記述した実施形態は、すべての面において例示的なものであって、限定的ではないものと理解すべきである。

Claims (14)

  1. 入射光を光電荷に変換する光電変換領域および前記光電荷を貯蔵するフローティングディフュージョン領域を含む第１基板層と、
    前記第１基板層の上部に位置し、前記フローティングディフュージョン領域の少なくとも一部とオーバーラップするスイッチトランジスタゲートを含む第１配線層と、
    前記第１配線層の上部に位置する第２基板層と、
    前記第２基板層の上部に位置する第２配線層と、
    前記スイッチトランジスタゲートによって前記フローティングディフュージョン領域と電気的に接続するキャパシタとを含み、
    前記キャパシタは、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第１電極および第２電極を含み、前記第１電極と前記第２電極との間に、前記第１配線層、前記第２基板層および前記第２配線層の一部が配置される、イメージセンシング装置。
  2. 前記第１電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第１貫通電極と、
    前記第２配線層に位置し、前記第１貫通電極を連結する連結電極とを含む、請求項１に記載のイメージセンシング装置。
  3. 前記第２電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第２貫通電極と、
    前記第１配線層に位置し、前記第２貫通電極を連結するグラウンドコンタンクト部とを含む、請求項１に記載のイメージセンシング装置。
  4. 前記グラウンドコンタンクト部は、接地電圧に接続する、請求項３に記載のイメージセンシング装置。
  5. 前記連結電極は、前記第１貫通電極と垂直に配置される、請求項２に記載のイメージセンシング装置。
  6. 前記第１基板層は、前記スイッチトランジスタゲートと少なくとも一部がオーバーラップするコンタンクト領域を含み、
    前記第１貫通電極は、コンタンクト領域に接する、請求項２に記載のイメージセンシング装置。
  7. 前記コンタンクト領域は、前記フローティングディフュージョン領域より高い濃度の不純物でドープされる、請求項６に記載のイメージセンシング装置。
  8. 前記第２配線層は、前記光電変換領域の少なくとも一部とオーバーラップする駆動トランジスタゲートを含み、
    前記フローティングディフュージョン領域は、貫通配線によって前記駆動トランジスタのゲートと接続し、
    前記貫通配線は、前記第２配線層、前記第２基板層および前記第１配線層にかけて配置される、請求項１に記載のイメージセンシング装置。
  9. 前記貫通配線、前記第１電極および前記第２電極は、銅およびタングステンのうち少なくとも一つを含む、請求項８に記載のイメージセンシング装置。
  10. 入射光に対応する光電変換領域および前記光電荷を貯蔵するフローティングディフュージョン領域を含む第１基板層と、
    前記光電変換領域の少なくとも一部とオーバーラップする転送トランジスタゲートおよび前記フローティングディフュージョン領域の少なくとも一部とオーバーラップするスイッチトランジスタゲートを含み、前記第１基板層の上部に位置する第１配線層と、
    駆動トランジスタの第１端子領域および前記駆動トランジスタの第２端子領域を含み、前記第１配線層の上部に位置する第２基板層と、
    前記フローティングディフュージョン領域と貫通配線を通じて接続する駆動トランジスタのゲートを含み、前記第２基板層の上部に位置する第２配線層と、
    前記第１配線層、前記第２基板層および前記第２配線層にかけて配置されるキャパシタとを含み、
    前記キャパシタは、前記スイッチトランジスタゲートによって前記フローティングディフュージョン領域と電気的に接続する、イメージセンシング装置。
  11. 前記キャパシタは、第１電極および第２電極を含み、
    前記第１電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第１貫通電極および前記第２配線層に位置する連結電極を含み、
    前記第２電極は、前記第１配線層、前記第２基板層および前記第２配線層にかけて配置される第２貫通電極および前記第１配線層に位置するグラウンドコンタンクト部を含む、請求項１０に記載のイメージセンシング装置。
  12. 前記キャパシタは、前記第１電極と前記第２電極との間に位置する誘電領域をさらに含み、
    前記誘電領域は、前記第１配線層、前記第２基板層および前記第２配線層の一部を含む、請求項１１に記載のイメージセンシング装置。
  13. 前記グラウンドコンタンクト部は、接地電圧に接続する、請求項１１に記載のイメージセンシング装置。
  14. 前記第１電極は、前記スイッチトランジスタゲートによって前記フローティングディフュージョン領域と電気的に接続する、請求項１１に記載のイメージセンシング装置。
JP2022117032A 2021-07-22 2022-07-22 イメージセンシング装置 Pending JP2023016789A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0096598 2021-07-22
KR1020210096598A KR20230015163A (ko) 2021-07-22 2021-07-22 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
JP2023016789A true JP2023016789A (ja) 2023-02-02

Family

ID=84976840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022117032A Pending JP2023016789A (ja) 2021-07-22 2022-07-22 イメージセンシング装置

Country Status (4)

Country Link
US (1) US20230026792A1 (ja)
JP (1) JP2023016789A (ja)
KR (1) KR20230015163A (ja)
CN (1) CN115701137A (ja)

Also Published As

Publication number Publication date
KR20230015163A (ko) 2023-01-31
CN115701137A (zh) 2023-02-07
US20230026792A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US20200161363A1 (en) Complementary metal-oxide-semiconductor image sensors
US9024240B2 (en) Compact image sensor arrangement with read circuitry over pixel zones
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
CN106847838B (zh) 包括垂直传输门的图像传感器
KR102521342B1 (ko) 3층 적층 이미지 센서
KR20070034063A (ko) Ｃｍｏｓ 촬상 소자
US10199423B2 (en) CMOS image sensors including a vertical source follower gate
US10276614B2 (en) Methods and apparatus for an image sensor with a multi-branch transistor
KR20170111073A (ko) 트랜지스터 및 이를 구비하는 이미지 센서
US20210358980A1 (en) Image sensing device
US10629644B1 (en) Image sensor and method of manufacturing the same
US11588989B2 (en) Image sensing device
US11652117B2 (en) Image sensing device
KR100477792B1 (ko) 넓은 동적 작동범위를 갖는 시모스 이미지센서
US9871068B1 (en) Methods and apparatus for an image sensor with a multi-branch transistor
JP2023016789A (ja) イメージセンシング装置
US20070080413A1 (en) CMOS image sensor and method for manufacturing the same
KR102354801B1 (ko) 모스 캐패시터 및 이를 구비하는 이미지 센서
US20130059413A1 (en) Pixel of image sensor and method for fabricating the same
US20230050069A1 (en) Image sensing device
US20210384232A1 (en) Image sensing device
US20230098790A1 (en) Image sensing device
KR20070071053A (ko) 씨모스 이미지 센서 및 그 제조 방법
KR20230044648A (ko) 이미지 센싱 장치
KR20230015162A (ko) 이미지 센싱 장치