JP2023012206A - 音響処理システム、音響処理方法、および情報処理装置 - Google Patents

Abstract

【課題】音信号処理を柔軟、かつ、容易に分散処理させる音響処理システム、音響処理方法及び情報処理装置を提供する。【解決手段】音響処理システムは、音信号処理用のパラメータを保持する第１メモリであるカレントメモリ３５１及びカレントメモリ３５１に保持されたパラメータの操作を受け付ける操作部を含む第１装置である情報処理装置１２と、カレントメモリ３５１に保持されたパラメータと同期したパラメータを保持する第２メモリであるカレントメモリ２５１及びシステム制御を行う第１ＣＰＵ２０４１を含む第２装置であるマネージャ５０３及び音信号処理を行う第２ＣＰＵ２０４２を含む第３装置であるプレーヤ５０２を有するプロセッサ１１と、を備える。第１ＣＰＵは、カレントメモリ２５１に保持されているパラメータに基づいて音信号処理を制御するための制御情報をプレーヤに送信する。第２ＣＰＵは、受信した制御情報に基づいて音信号処理を行う。【選択図】図４

Description

この発明の一実施形態は、音響処理システム、音響処理方法、および情報処理装置に関する。

特許文献１には、音楽ソフトウェアにプラグイン可能な遠隔制御ソフトウェアを多数インストールしたパーソナルコンピュータが開示されている。パーソナルコンピュータは、各遠隔制御ソフトウェアと対応する外部機器との間で動作パラメータの同期処理を行う。

特許文献２の制御装置は、相互通信可能な第１および第２の制御基板を含む。第１および第２の制御基板は、パラメータを保存するパラメータ記憶部を含む。第１および第２の制御基板のパラメータは、同期される。

特開２０１０－０７２６５６号公報 特開２０２１－０１８５９０号公報

特許文献１、２ともに単にある機器とある機器のメモリ（パラメータ）を同期する構成が開示されているだけである。いずれの先行技術でも音信号処理を分散させることは考慮されていない。

そこで、この発明の一実施形態は、音信号処理を柔軟かつ容易に分散処理させることができる音響処理システムを提供することを目的とする。

音響処理方法は、音信号処理用のパラメータを保持する第１メモリ、および当該第１メモリに保持された前記パラメータの操作を受け付ける操作部を含む第１装置と、前記第１メモリの前記パラメータと同期したパラメータを保持する第２メモリ、およびシステム制御を行う第１ＣＰＵを含む第２装置と、音信号処理を行う第２ＣＰＵを含む第３装置と、を備える。前記第１ＣＰＵは、前記第２メモリに保持されている前記パラメータに基づいて前記音信号処理を制御するための制御情報を前記第３装置に送信し、前記第２ＣＰＵは、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う。

この発明の一実施形態は、音信号処理を柔軟かつ容易に分散処理させることができる。

音響処理システム１の構成を示すブロック図である。 プロセッサ１１のハードウェア構成を示すブロック図である。 情報処理装置１２の構成を示すブロック図である。 プロセッサ１１および情報処理装置１２の機能的ブロック図である。 音響処理システムの動作を示すフローチャートである。 クラウドサーバ２０をさらに備えた音響処理システム１のブロック図である。 プロセッサ１１、クラウドサーバ２０、および情報処理装置１２の機能的ブロック図である。 プロセッサ１１、クラウドサーバ２０、および情報処理装置１２の機能的ブロック図である。 プロセッサ１１Ａをさらに備えた音響処理システム１のブロック図である。 プロセッサ１１、プロセッサ１１Ａ、および情報処理装置１２の機能的ブロック図である。 プロセッサ１１、プロセッサ１１Ａ、クラウドサーバ２０、および情報処理装置１２の機能的ブロック図である。 プロセッサ１１および情報処理装置１２の機能的ブロック図である。 オーディオアンプ２０Ａに制御情報を送信する例を示す機能的ブロック図である。 信号処理コンポーネントをＤＬＬとして保存する例を示す機能的ブロック図である。

図１は、音響処理システム１の構成を示すブロック図である。音響処理システム１は、プロセッサ１１、情報処理装置１２、ネットワーク１３、スピーカ１４、およびマイク１５を備えている。

プロセッサ１１および情報処理装置１２は、ネットワーク１３を介して接続されている。ネットワーク１３は、ＬＡＮ（ローカルエリアネットワーク）またはインターネットを含む。プロセッサ１１は、オーディオケーブルを介してスピーカ１４およびマイク１５に接続されている。

ただし、本発明において、機器間の接続は、この例に限るものではない。例えば、プロセッサ１１、スピーカ１４、およびマイク１５は、ネットワークを介して接続されていてもよい。また、プロセッサ１１および情報処理装置１２は、ＵＳＢケーブル等の通信線で接続されていてもよい。

プロセッサ１１は、音信号処理装置の一例である。プロセッサ１１は、マイク１５から音信号を受信する。また、プロセッサ１１は、スピーカ１４に音信号を出力する。本実施形態ではプロセッサ１１に接続される音響機器の一例としてスピーカ１４およびマイク１５を示すが、さらに多数の音響機器が接続されてもよい。

図２は、プロセッサ１１の構成を示すブロック図である。プロセッサ１１は、表示器２０１、ユーザＩ／Ｆ２０２、オーディオＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）２０３、ＣＰＵ２０４、ネットワークＩ／Ｆ２０５、フラッシュメモリ２０６、およびＲＡＭ２０７を備えている。

表示器２０１は、ＬＥＤまたはＬＣＤ等からなり、種々の情報（例えば電源ＯＮ／ＯＦＦ状態等）を表示する。ユーザＩ／Ｆ２０２は、スイッチあるいはボタン等の操作子である。ユーザＩ／Ｆ２０２は、電源ＯＮ／ＯＦＦ等のユーザの操作を受け付ける。

ＣＰＵ２０４は、システム制御を行うための制御部（第１ＣＰＵ）として機能する。また、ＣＰＵ２０４は、音信号処理を行うための信号処理部（第２ＣＰＵ）としても機能する。ＣＰＵ２０４は、記憶媒体であるフラッシュメモリ２０６に記憶された所定のプログラムをＲＡＭ２０７に読み出して実行することにより制御部および信号処理部の動作を行う。

ＣＰＵ２０４は、オーディオＩ／Ｏ２０３またはネットワークＩ／Ｆ２０５を介してマイク１５等の音響機器から入力される音信号に、フィルタ処理等の音信号処理を施す。ＣＰＵ２０４は、信号処理後の音信号を、オーディオＩ／Ｏ２０３またはネットワークＩ／Ｆ２０５を介して、スピーカ１４等の音響機器に出力する。

音信号処理の内容を示すパラメータは、フラッシュメモリ２０６内のカレントメモリ２５１に保持される。ＣＰＵ２０４は、カレントメモリ２５１に保持されたパラメータに基づいて、音信号処理を行う。

システム制御の設定内容（設定情報）は、フラッシュメモリ２０６内の設定メモリ２５２に保持される。ＣＰＵ２０４は、設定メモリ２５２に保持された設定情報に基づいてシステム制御を行う。システムの制御は、例えば音信号を入力する入力ポート（物理ポート）と入力チャンネルのパッチ設定（結線の管理）等を含む。

なお、ＣＰＵ２０４が読み出すプログラムは、自装置内のフラッシュメモリ２０６に記憶する必要はない。例えば、プログラムは、サーバ等の外部装置の記憶媒体に記憶されていてもよい。この場合、ＣＰＵ２０４は、該サーバから都度プログラムをＲＡＭ２０７に読み出して実行すればよい。

次に、図３は、情報処理装置１２の構成を示すブロック図である。情報処理装置１２は、例えばパーソナルコンピュータまたは専用の組み込みシステム（embedded system）等の情報処理装置である。

情報処理装置１２は、表示器３０１、ユーザＩ／Ｆ３０２、ＣＰＵ３０３、ＲＡＭ３０４、ネットワークＩ／Ｆ３０５、およびフラッシュメモリ３０６を備えている。

ＣＰＵ３０３は、記憶媒体であるフラッシュメモリ３０６に記憶されているプログラムをＲＡＭ３０４に読み出して、所定の機能を実現する。なお、ＣＰＵ３０３が読み出すプログラムも、自装置内のフラッシュメモリ３０６に記憶されている必要はない。例えば、プログラムは、サーバ等の外部装置の記憶媒体に記憶されていてもよい。この場合、ＣＰＵ３０３は、該サーバから都度プログラムをＲＡＭ３０４に読み出して実行すればよい。

フラッシュメモリ３０６は、カレントメモリ３５１および設定メモリ３５２を有する。カレントメモリ３５１は、プロセッサ１１のカレントメモリ２５１と同期する。また、設定メモリ３５２は、プロセッサ１１の設定メモリ２５２と同期する。

例えば、利用者がプロセッサ１１のユーザＩ／Ｆ２０２を操作してパラメータを変更すると、プロセッサ１１は、カレントメモリ２５１の内容を更新し、更新した後のカレントメモリ２５１の内容を情報処理装置１２に送信する。ＣＰＵ３０３は、ネットワークＩ／Ｆ３０５を介して、更新後のカレントメモリ２５１の内容を受信し、更新後のカレントメモリ２５１の内容にカレントメモリ３５１の内容を同期する。また、利用者が情報処理装置１２のユーザＩ／Ｆ３０２を操作してパラメータを変更すると、情報処理装置１２は、カレントメモリ３５１の内容を更新し、更新した後のカレントメモリ３５１の内容をプロセッサ１１に送信する。ＣＰＵ２０４は、ネットワークＩ／Ｆ２０５を介して、更新後のカレントメモリ３５１の内容を受信し、更新後のカレントメモリ３５１の内容にカレントメモリ２５１の内容を同期する。

なお、プロセッサ１１および情報処理装置１２は、互いに非接続状態である場合、それぞれ独立してカレントメモリの内容を変更する。そして、プロセッサ１１および情報処理装置１２は、接続状態になった場合に、プロセッサ１１のカレントメモリ２５１、または情報処理装置１２のカレントメモリ３５１のいずれか一方の内容で、他方の内容を更新する。利用者は、プロセッサ１１のカレントメモリ２５１かあるいは情報処理装置１２のカレントメモリ３５１のどちらの内容を利用するかを選択してもよい。

次に、図４は、プロセッサ１１および情報処理装置１２の機能的ブロック図である。図５は、音響処理システムの動作を示すフローチャートである。図４に示す様に、プロセッサ１１は、機能的にプレーヤ５０２およびマネージャ５０３を構成する。マネージャ５０３は、システム制御を行うための制御部（第１ＣＰＵ２０４１）を構成する。プレーヤ５０２は、音信号処理を行うための信号処理部（第２ＣＰＵ２０４２）を構成する。この例において、情報処理装置は、第１装置の一例であり、マネージャ５０３は、第２装置の一例であり、プレーヤ５０２は、第３装置の一例である。

プレーヤ５０２およびマネージャ５０３は、同一の物理装置内で仮想的に別装置として構成されている。プレーヤ５０２およびマネージャ５０３は、所定のプロトコル（例えばＴＣＰ／ＩＰ：Transmission Control Protocol / Internet Protocol）で通信する。なお、この例では、第１ＣＰＵ２０４１および第２ＣＰＵ２０４２は、１つの物理的ＣＰＵ２０４を仮想的に別のＣＰＵとして機能している。ただし、第１ＣＰＵ２０４１および第２ＣＰＵ２０４２は、複数コアを備えた１つの物理的ＣＰＵ内の別のコアであってもよい。また、第１ＣＰＵ２０４１および第２ＣＰＵ２０４２は、物理的に別のＣＰＵであってもよい。

情報処理装置１２のＣＰＵ３０３は、操作部であるユーザＩ／Ｆ３０２を介してパラメータの操作を受け付ける（Ｓ１１）。ＣＰＵ３０３は、変更されたパラメータで第１メモリであるカレントメモリ３５１を更新する（Ｓ１２）。

マネージャ５０３は、第１メモリであるカレントメモリ３５１に第２メモリであるカレントメモリ２５１を同期する（Ｓ２２）。また、この時に、マネージャ５０３は、設定メモリ２５２および設定メモリ３５２を同期してもよい。マネージャ５０３は、同期後の設定メモリ２５２に基づいてシステム制御を行う。すなわち、第１メモリは、カレントメモリ３５１および設定メモリ３５２の両方を含んでいてもよいし、第２メモリは、カレントメモリ２５１および設定メモリ２５２の両方を含んでいてもよい。

次に、第１ＣＰＵ２０４１は、カレントメモリ２５１に保持されているパラメータに基づいて、音信号処理を制御するための制御情報をプレーヤ５０２に送信する（Ｓ２３）。制御情報は、例えばフィルタ処理におけるフィルタ係数を含む。上述の様に、マネージャ５０３およびプレーヤ５０２は、仮想的に別の装置として構成されていて、マネージャ５０３は、ＴＣＰ／ＩＰ等のプロトコルを用いて、プレーヤ５０２に制御情報を送信する。

プレーヤ５０２の第２ＣＰＵ２０４２は、制御情報を受信して（Ｓ３１）、該制御情報に基づいて音信号処理を行う（Ｓ３２）。具体的には、第２ＣＰＵ２０４２は、マイク１５等の音響機器から入力される音信号に、フィルタ処理等の音信号処理を施し、信号処理後の音信号を、スピーカ１４等の音響機器に出力する。

以上の様に、本実施形態の音響処理システム１によれば、プロセッサ１１は、マネージャ５０３およびプレーヤ５０２を別の装置として構成し、マネージャ５０３は、ＴＣＰ／ＩＰ等のプロトコルを用いて、プレーヤ５０２に制御情報を送信する。したがって、マネージャ５０３は、プロセッサ１１内のプレーヤ５０２に限らず、ＴＣＰ／ＩＰ等のプロトコルで情報を受信可能などの様な音信号処理装置に対しても、制御情報を送信して音信号処理を制御することができる。例えば、図６は、クラウドサーバ２０をさらに備えた音響処理システム１のブロック図である。図７は、プロセッサ１１、クラウドサーバ２０、および情報処理装置１２の機能的ブロック図である。

クラウドサーバ２０は、音信号処理装置の一例である。この場合、マネージャ５０３の第１ＣＰＵ２０４１は、ＴＣＰ／ＩＰ等のプロトコルを用いてクラウドサーバ２０に制御情報を送信する。クラウドサーバ２０は、第２ＣＰＵ２１１を構成する。第２ＣＰＵ２１１は、第１ＣＰＵ２０４１から制御情報を受信して、該制御情報に基づいて音信号処理を行う。このとき、第１ＣＰＵ２０４１は、同じくＴＣＰ／ＩＰ等のプロトコルを用いて、マイク１５等の音響機器から入力される音信号を第２ＣＰＵ２１１に送信する。第２ＣＰＵ２１１は、第１ＣＰＵ２０４１から制御情報および音信号を受信して、該制御情報に基づいて受信した音信号に音信号処理を行う。第２ＣＰＵ２１１は、信号処理後の音信号を、ＴＣＰ／ＩＰ等のプロトコルで第１ＣＰＵ２０４１に送信する。第１ＣＰＵ２０４１は、受信した音信号をスピーカ１４等の音響機器に出力する。

この様に、システム制御を行う第２装置および音信号処理を行う第３装置は、同一の物理装置内で仮想的に別装置として構成されている必要はなく、物理的に別の装置であってもよい。すなわち、第２装置および第３装置は、それぞれ独立した情報処理装置であってもよい。

本実施形態の音響処理システム１によれば、自装置のプレーヤ５０２に音信号処理を実行させることもできるし、クラウドサーバ２０等の他装置に音信号処理を実行させることもできる。また、図８に示す様に、マネージャ５０３の第１ＣＰＵ２０４１は、自装置のプレーヤ５０２の第２ＣＰＵ２０４２と、クラウドサーバ２０の第２ＣＰＵ２１１の両方に音信号処理を実行させることもできる。この場合、マネージャ５０３は、第２ＣＰＵ２０４２および第２ＣＰＵ２１１のそれぞれの処理能力に基づいて、第２ＣＰＵ２０４２に実行させる音信号処理と、第２ＣＰＵ２１１に実行させる音信号処理を決定すればよい。あるいは、マネージャ５０３は、フィルタ処理におけるレイテンシの許容範囲に応じて、第２ＣＰＵ２０４２に実行させる音信号処理と、第２ＣＰＵ２１１に実行させる音信号処理を決定してもよい。クラウドサーバ２０に音信号を送受信する場合、通信によるレイテンシが大きくなる。そこで、マネージャ５０３は、例えばレイテンシの許容範囲が広い音信号処理を第２ＣＰＵ２１１に実行させてもよい。

以上の様に、マネージャ５０３は、ＴＣＰ／ＩＰ等の汎用プロトコルを用いるため、音信号処理を柔軟かつ容易に分散処理させることができる。また、利用者は、情報処理装置１２を用いてプロセッサ１１のパラメータを遠隔で変更するだけであり、信号処理側のプレーヤ５０２を制御する必要はなく、どの装置にどの様な信号処理をさせるか、管理する必要もない。

さらに、情報処理装置１２は、１つの音信号処理装置だけではなく複数の音信号処理装置に対するパラメータの変更を行うこともできる。図９は、プロセッサ１１Ａをさらに備えた音響処理システム１のブロック図である。図１０は、プロセッサ１１、プロセッサ１１Ａ、および情報処理装置１２の機能的ブロック図である。プロセッサ１１Ａのハードウェアおよび機能的構成はプロセッサ１１と同一である。

この例では、情報処理装置１２は、カレントメモリ３５１とは別のパラメータを保持するカレントメモリ３５１Ａを備える。カレントメモリ３５１Ａは、第３メモリの一例である。カレントメモリ３５１Ａは、プロセッサ１１Ａのカレントメモリ２５１Ａと同期する。なお、プロセッサ１１Ａおよび情報処理装置１２は、互いに非接続状態である場合、それぞれ独立してカレントメモリの内容を変更する。そして、プロセッサ１１Ａおよび情報処理装置１２は、接続状態になった場合に、プロセッサ１１Ａのカレントメモリ２５１、または情報処理装置１２のカレントメモリ３５１のいずれか一方の内容で、他方の内容を更新する。つまり、情報処理装置１２は、プロセッサ１１Ａと非接続状態において独立してカレントメモリ３５１の内容を変更することもできるし、プロセッサ１１と非接続状態において独立してカレントメモリ３５１の内容を変更することもできる。

図１０に示す様に、プロセッサ１１Ａは、プロセッサ１１と同様に、機能的にプレーヤ５０２Ａおよびマネージャ５０３Ａを構成する。マネージャ５０３Ａは、システム制御を行うための制御部（第３ＣＰＵ２０４１Ａ）を構成する。プレーヤ５０２Ａは、音信号処理を行うための信号処理部（第４ＣＰＵ２０４２Ａ）を構成する。この例において、マネージャ５０３Ａは、第４メモリであるカレントメモリ２５１Ａを備え、システム制御を行う第４装置の一例であり、プレーヤ５０２Ａは、音信号処理を行う第５装置の一例である。

この例では、プレーヤ５０２Ａおよびマネージャ５０３Ａは、同一の物理装置内で仮想的に別装置として構成されている。プレーヤ５０２Ａおよびマネージャ５０３Ａは、ＴＣＰ／ＩＰ等のプロトコルで通信する。無論、システム制御を行う第４装置および音信号処理を行う第５装置は、同一の物理装置内で仮想的に別装置として構成されている必要はなく、物理的に別の装置であってもよい。すなわち、第４装置および第５装置も、それぞれ独立した情報処理装置であってもよい。

第３ＣＰＵ２０４１Ａは、カレントメモリ２５１Ａに保持されているパラメータに基づいて、音信号処理を制御するための制御情報をプレーヤ５０２Ａに送信する。プレーヤ５０２Ａの第４ＣＰＵ２０４２Ａは、制御情報を受信して、該制御情報に基づいて音信号処理を行う。

この様に、情報処理装置１２は、複数の音信号処理装置の信号処理の内容（カレントメモリ）をリモートで制御することもできる。

また、プロセッサ１１Ａのマネージャ５０３Ａも、マネージャ５０３と同様に、クラウドサーバ２０等の他装置に音信号処理を実行させることもできる。また、図１１に示す様に、マネージャ５０３Ａの第３ＣＰＵ２０４１Ａは、自装置のプレーヤ５０２Ａの第４ＣＰＵ２０４２Ａと、クラウドサーバ２０の第２ＣＰＵ２１１の両方に音信号処理を実行させることもできる。この場合、マネージャ５０３Ａは、第４ＣＰＵ２０４２Ａおよび第２ＣＰＵ２１１のそれぞれの処理能力に基づいて、第４ＣＰＵ２０４２Ａに実行させる音信号処理と、第２ＣＰＵ２１１に実行させる音信号処理を決定すればよい。あるいは、マネージャ５０３Ａは、フィルタ処理におけるレイテンシの許容範囲に応じて、第４ＣＰＵ２０４２Ａに実行させる音信号処理と、第２ＣＰＵ２１１に実行させる音信号処理を決定してもよい。

本実施形態の説明は、すべての点で例示であって、制限的なものではない。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

音信号処理装置は、プロセッサだけでなく、例えばアンプ、ミキサ、あるいはオーディオアンプ等も含む。

上記実施形態では、音信号処理を行う機能は、ＣＰＵにより構成されていた。しかし、例えば図１２に示す様に、プロセッサ１１は、信号処理機能をハードウェア（例えばＤＳＰやＦＰＧＡ）で行ってもよい。図１２に示すプロセッサ１１は、ＦＰＧＡ９０２を備える信号処理装置７０２をさらに備えている。マネージャ５０３は、カレントメモリ２５１に保持されているパラメータに基づいて、音信号処理を制御するための制御情報をプレーヤ５０２および信号処理装置７０２に送信する。信号処理装置７０２のＦＰＧＡ９０２は、制御情報を受信して、該制御情報に基づいて音信号処理を行う。

マネージャ５０３は、第２ＣＰＵ２０４２およびＦＰＧＡ９０２のそれぞれの処理能力に基づいて、第２ＣＰＵ２０４２に実行させる音信号処理と、ＦＰＧＡ９０２に実行させる音信号処理を決定すればよい。あるいは、マネージャ５０３は、フィルタ処理におけるレイテンシの許容範囲に応じて、第２ＣＰＵ２０４２に実行させる音信号処理と、ＦＰＧＡ９０２に実行させる音信号処理を決定してもよい。

マネージャ５０３は、複数の音信号処理装置に制御情報を送信する場合、ある装置には第１のプロトコルで送信し、他のある装置には第２のプロトコルで送信してもよい。図１３は、オーディオアンプ２０Ａに制御情報を送信する例を示す機能的ブロック図である。オーディオアンプ２０Ａは、音信号処理を行う第４ＣＰＵ２１１Ａを備える。マネージャ５０３は、プレーヤ５０２にはＴＣＰ／ＩＰで制御情報を送信し、オーディオアンプ２０Ａの第４ＣＰＵ２１１Ａに他のプロトコル（例えばＴＭＤＳ：Transition Minimized Differential Signaling）で制御情報を送信してもよい。

図１４は、信号処理コンポーネントをＤＬＬ（Dynamic Link Library）として保存する例を示す機能的ブロック図である。信号処理コンポーネントは、信号処理の具体的な内容を情報としてまとめたものであり、パラメータの内容およびフィルタ係数などを含む。プロセッサ１１は、機能的に、ＳＤＫ（Software Development Kit）８０を備える。ＳＤＫ８０は、信号処理コンポーネントをＤＬＬとして保存するためのアプリケーションプログラムの一例である。ＳＤＫ８０は、第１ＣＰＵで管理するパラメータと、第２ＣＰＵで管理するフィルタ係数と、を含む信号処理コンポーネントをＤＬＬ８０として生成する。ＤＬＬ８０は、例えばフラッシュメモリ２０６に記憶される。

これにより、プロセッサ１１は、ユーザの設定した信号処理の内容をＤＬＬとして保存することができる。ＤＬＬを展開可能な音信号装置であればどの様な装置であっても、当該ＤＬＬを実行することで音信号処理を行うことができる。

１…音響処理システム
１１，１１Ａ…プロセッサ
１２…情報処理装置
１３…ネットワーク
１４…スピーカ
１５…マイク
２０…クラウドサーバ
２０Ａ…オーディオアンプ
８０…ＤＬＬ
２０１…表示器
２０２…ユーザＩ／Ｆ
２０３…オーディオＩ／Ｏ
２０４…ＣＰＵ
２０５…ネットワークＩ／Ｆ
２０６…フラッシュメモリ
２０７…ＲＡＭ
２５１，２５１Ａ…カレントメモリ
２５２…設定メモリ
３０１…表示器
３０２…ユーザＩ／Ｆ
３０３…ＣＰＵ
３０４…ＲＡＭ
３０５…ネットワークＩ／Ｆ
３０６…フラッシュメモリ
３５１，３５１Ａ…カレントメモリ
３５２…設定メモリ
５０２，５０２Ａ…プレーヤ
５０３，５０３Ａ…マネージャ
７０２…信号処理装置
９０２…ＦＰＧＡ

Claims (15)

1. 音信号処理用のパラメータを保持する第１メモリ、および当該第１メモリに保持された前記パラメータの操作を受け付ける操作部を含む第１装置と、
   前記第１メモリの前記パラメータと同期したパラメータを保持する第２メモリ、およびシステム制御を行う第１ＣＰＵを含む第２装置と、
   音信号処理を行う第２ＣＰＵを含む第３装置と、
   を備え、
   前記第１ＣＰＵは、前記第２メモリに保持されている前記パラメータに基づいて前記音信号処理を制御するための制御情報を前記第３装置に送信し、
   前記第２ＣＰＵは、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う、
   音響処理システム。
2. 前記第１装置は、前記第１メモリに保持された前記パラメータとは異なるパラメータを保持する第３メモリを備え、
   前記音響処理システムは、前記第３メモリと同期する第４メモリおよびシステム制御を行う第３ＣＰＵを含む第４装置をさらに備える、
   請求項１に記載の音響処理システム。
3. 前記第２装置および前記第３装置は、同一の物理装置内で仮想的に別装置として構成されている、
   請求項１または請求項２に記載の音響処理システム。
4. 音信号処理を行う第４ＣＰＵを含む第５装置を備え、
   前記第１ＣＰＵは、前記制御情報を前記第５装置に送信し、
   前記第４ＣＰＵは、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う、
   請求項１乃至請求項３のいずれか１項に記載の音響処理システム。
5. 前記第１ＣＰＵは、前記制御情報を、
   前記第２装置には第１のプロトコルで送信し、
   前記第５装置には第２のプロトコルで送信する、
   請求項４に記載の音響処理システム。
6. 前記第１メモリおよび前記第２メモリは、さらに前記システム制御の設定情報を保持する、
   請求項１乃至請求項５のいずれか１項に記載の音響処理システム。
7. 第１装置が、
   音信号処理用のパラメータを第１メモリに保持し、
   当該第１メモリに保持された前記パラメータの操作を操作部で受け付け、
   第２装置が、
   前記第１メモリの前記パラメータと同期したパラメータを第２メモリに保持し、
   第１ＣＰＵでシステム制御を行い、
   第３装置が、
   第２ＣＰＵで音信号処理を行う、
   音響処理方法であって、
   前記第１ＣＰＵは、前記第２メモリに保持されている前記パラメータに基づいて前記音信号処理を制御するための制御情報を前記第３装置に送信し、
   前記第２ＣＰＵは、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う、
   音響処理方法。
8. 前記第１装置は、前記第１メモリに保持された前記パラメータとは異なるパラメータを第３メモリに保持し、
   第４装置が、
   前記第３メモリを第４メモリに同期する
   第３ＣＰＵで、システム制御を行う、
   請求項７に記載の音響処理方法。
9. 前記第２装置および前記第３装置は、同一の物理装置内で仮想的に別装置として構成されている、
   請求項７または請求項８に記載の音響処理方法。
10. 第５装置が、第４ＣＰＵで音信号処理を行い、
    前記第１ＣＰＵは、前記制御情報を前記第５装置に送信し、
    前記第４ＣＰＵは、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う、
    請求項７乃至請求項９のいずれか１項に記載の音響処理方法。
11. 前記第１ＣＰＵは、前記制御情報を、
    前記第２装置には第１のプロトコルで送信し、
    前記第５装置には第２のプロトコルで送信する、
    請求項１０に記載の音響処理方法。
12. 前記第１メモリおよび前記第２メモリは、さらに前記システム制御の設定情報を保持する、
    請求項７乃至請求項１１のいずれか１項に記載の音響処理方法。
13. 音信号処理用のパラメータを保持する第１メモリと、
    当該第１メモリに保持された前記パラメータの操作を受け付ける操作部と、
    を備える情報処理装置であって、
    該情報処理装置は、
    前記第１メモリの前記パラメータと同期したパラメータを保持する第２メモリ、およびシステム制御を行う第１ＣＰＵを含む第２装置と、
    音信号処理を行う第２ＣＰＵを含む第３装置と、
    通信し、
    前記第１ＣＰＵは、前記第２メモリに保持されている前記パラメータに基づいて前記音信号処理を制御するための制御情報を前記第３装置に送信し、
    前記第２ＣＰＵは、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う、
    情報処理装置。
14. 音信号処理用のパラメータを保持する第１メモリ、および当該第１メモリに保持された前記パラメータの操作を受け付ける操作部を含む第１装置と通信する情報処理装置であって、
    該情報処理装置は、前記第１メモリの前記パラメータと同期したパラメータを保持する第２メモリと、システム制御を行う第１ＣＰＵと、を備え、
    該情報処理装置は、音信号処理を行う第２ＣＰＵを含む第３装置と通信し、
    前記第１ＣＰＵは、前記第２メモリに保持されている前記パラメータに基づいて前記音信号処理を制御するための制御情報を前記第３装置に送信し、
    前記第２ＣＰＵは、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う、
    情報処理装置。
15. 音信号処理用のパラメータを保持する第１メモリ、および当該第１メモリに保持された前記パラメータの操作を受け付ける操作部を含む第１装置と、
    前記第１メモリの前記パラメータと同期したパラメータを保持する第２メモリ、およびシステム制御を行う第１ＣＰＵを含む第２装置と、
    を備えた音響処理システムに用いられる情報処理装置であって、
    前記第１ＣＰＵは、前記第２メモリに保持されている前記パラメータに基づいて前記音信号処理を制御するための制御情報を前記情報処理装置に送信し、
    該情報処理装置は、前記制御情報を受信して、該制御情報に基づいて前記音信号処理を行う第２ＣＰＵを備える、
    情報処理装置。

Images