JP2023006385A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2023006385A JP2023006385A JP2021108959A JP2021108959A JP2023006385A JP 2023006385 A JP2023006385 A JP 2023006385A JP 2021108959 A JP2021108959 A JP 2021108959A JP 2021108959 A JP2021108959 A JP 2021108959A JP 2023006385 A JP2023006385 A JP 2023006385A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- switching element
- gate driver
- ferrite
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明はスイッチング素子を搭載する半導体装置に関する。また、本発明は、特に、半導体装置の小型化が容易で、かつ、半導体素子の発振に伴うノイズ除去機能を効果的かつ選択的に付与することが可能な半導体装置に関する。 The present invention relates to a semiconductor device equipped with switching elements. In particular, the present invention relates to a semiconductor device that can be easily miniaturized and that can effectively and selectively provide a function of removing noise accompanying oscillation of a semiconductor element.
半導体素子を搭載した回路基板を積層することで半導体装置を三次元的に高密度実装する、いわゆる電子部品内蔵モジュール化技術が知られている。特に、IGBT(絶縁ゲート型バイポーラ・トランジスタ:Insulated Gate Bipolar Transistor)やMOSFET(金属酸化膜半導体電界効果トランジスタ:Metal-Oxide-Semiconductor Field Effect Transistor)などのスイッチング素子をモジュール化する場合は、高周波のスイッチング制御が必要となるにつれて、出力電流に乗って回路内の信号波形を乱すノイズ電流を無視することができず、ノイズ電流に対する必要な対策を講じる必要がある。ノイズ電流は主に、スイッチング素子のドライバ回路(IC)などの機器から発生し、電気回路を通じて半導体素子等に悪影響を与える。 2. Description of the Related Art A so-called electronic component built-in module technology is known, which three-dimensionally mounts a semiconductor device with high density by stacking circuit boards on which semiconductor elements are mounted. In particular, when modularizing switching elements such as IGBTs (Insulated Gate Bipolar Transistors) and MOSFETs (Metal-Oxide-Semiconductor Field Effect Transistors), high-frequency switching As control becomes necessary, the noise current that rides on the output current and disturbs the signal waveform in the circuit cannot be ignored, and it is necessary to take necessary measures against the noise current. Noise currents are mainly generated from devices such as driver circuits (ICs) for switching elements, and adversely affect semiconductor elements and the like through electric circuits.
このようなノイズ電流への対策として、例えば、電気回路を構成するリード線の一部を磁性シート(例えば、フェライトシート等)で覆う対策が知られている。また、磁性シートを積層するとともに内部にコイルパターンを入れ込んでチップ化した構成も知られている。より具体的には、電気回路の信号ラインの一部(例えばリード線)を挿通することで、信号波形の乱れを除去して波形を整えることが可能なフェライトビーズが用いられている。フェライトビーズは、低周波のノイズに対してはフェライトビーズのインダクタ成分がノイズ電流を反射することで除去し、高周波のノイズに対してはフェライトビーズの抵抗成分がノイズ電流を熱に変換することで除去する。このように、フェライトビーズは広い周波数帯域にわたってその機能を発揮する。 As a countermeasure against such noise currents, for example, a countermeasure is known in which a part of the lead wires forming the electric circuit is covered with a magnetic sheet (for example, a ferrite sheet or the like). Also known is a configuration in which magnetic sheets are laminated and a coil pattern is inserted into the chip to form a chip. More specifically, a ferrite bead is used that is capable of removing disturbance in a signal waveform and adjusting the waveform by passing through a portion of a signal line (for example, a lead wire) of an electric circuit. Ferrite beads eliminate low-frequency noise by reflecting the noise current through the inductor component of the ferrite bead, and high-frequency noise by converting the noise current into heat through the resistance component of the ferrite bead. Remove. Thus, ferrite beads exhibit their functions over a wide frequency band.
また、フェライトビーズは複数枚のフェライトシートの積層体で構成することが知られている。これら複数枚のフェライトシートのうち隣り合うもの同士が電気的に順次接続されて全体としてらせん構造のコイルが形成されることで、らせん構造の中央に敷設されたリード線(電気回路の一部)に電流が流れることでフェライトビーズの中に磁束が発生する。そして、フェライトビーズがインダクタとして働くことでリード線から伝わるノイズ電流が熱としてフェライトビーズから除去される。フェライトシートの枚数を増やすことでコイル容量を大きくし、フェライトビーズのインピーダンスを容易に向上させて、ノイズ除去特性を高めることができる。 Also, it is known that a ferrite bead is composed of a laminate of a plurality of ferrite sheets. Adjacent ones of these multiple ferrite sheets are electrically connected one after another to form a coil with a spiral structure as a whole. A magnetic flux is generated in the ferrite bead when a current flows through it. Since the ferrite bead works as an inductor, the noise current transmitted from the lead wire is removed as heat from the ferrite bead. By increasing the number of ferrite sheets, the coil capacity can be increased, the impedance of the ferrite beads can be easily improved, and the noise removal characteristics can be enhanced.
また、フェライトビーズは取り扱いが容易であることから、例えば特許文献1に開示されるように、フェライトビーズ44を多層基板25の内部導体層のランドに配置して静電気や不要輻射ノイズの除去を行うといった構成が知られている。
In addition, since ferrite beads are easy to handle, static electricity and unnecessary radiation noise are removed by arranging ferrite beads 44 on the lands of the internal conductor layers of the multilayer substrate 25, as disclosed in
上述した電子部品内蔵モジュール化技術において、スイッチング素子と該スイッチング素子を制御するゲートドライバとを共に多層基板内に内蔵することによって、インダクタンスを低減する場合、ゲートドライバに起因するノイズの半導体素子への影響を最小化する必要がある。しかしながら、フェライトビーズはその特性上、コイル容量が大きくなることでノイズ除去特性が向上することから、ノイズ除去特性を高めつつサイズを小さくすることが難しい。そのため、電子部品内蔵モジュールの小型化が進むにつれて、電気回路内への取り付けが困難となる。また、フェライトビーズはノイズ除去時に必ず発熱を伴うため、特に電子部品内蔵モジュールの場合にはゲートドライバへの影響を無視することができない。そのため、電子部品内蔵モジュールにおいて、インダクタンスを低減しながら小型化を実現しつつ、ゲートドライバとスイッチング素子との間のノイズ干渉を抑制できる構造が求められていた。 In the above-described electronic component built-in module technology, when the inductance is reduced by embedding both the switching element and the gate driver that controls the switching element in the multilayer substrate, noise caused by the gate driver is transmitted to the semiconductor element. Need to minimize impact. However, due to the characteristics of the ferrite bead, the larger the coil capacitance, the better the noise elimination characteristics. Therefore, it is difficult to reduce the size while enhancing the noise elimination characteristics. Therefore, as the miniaturization of the electronic component built-in module progresses, it becomes difficult to install it in an electric circuit. In addition, since ferrite beads always generate heat when noise is removed, the effect on the gate driver cannot be ignored especially in the case of modules with built-in electronic components. Therefore, in the electronic component built-in module, there has been a demand for a structure capable of suppressing noise interference between the gate driver and the switching element while achieving miniaturization while reducing inductance.
そこで本発明は、半導体装置を小型化しつつ、ノイズ除去機能を選択的に付与することが可能な半導体装置の提供を目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide a semiconductor device capable of selectively providing a noise removal function while reducing the size of the semiconductor device.
本発明者らは、以下に示す半導体装置が、上記した従来の課題を解決できることを見出した。
本発明の実施形態に係る半導体装置は、スイッチング素子および該スイッチング素子のゲートドライバを少なくとも筐体に内包する半導体装置において、前記スイッチング素子と前記ゲートドライバとを接続する電気回路の一部を構成する複数の磁性シートの少なくとも一つが前記筐体の外部に装着可能となるよう構成されていることを特徴とする半導体装置である。
The present inventors have found that the semiconductor device described below can solve the conventional problems described above.
A semiconductor device according to an embodiment of the present invention is a semiconductor device in which at least a switching element and a gate driver for the switching element are included in a housing, and constitutes part of an electric circuit that connects the switching element and the gate driver. The semiconductor device is characterized in that at least one of a plurality of magnetic sheets is configured to be attachable to the outside of the housing.
上記のように構成された本発明の実施形態によれば、スイッチング素子とゲートドライバとを接続する電気回路の一部を構成複数の磁性シートの少なくとも一つが筐体外部に装着可能となるため、複数の磁性シートが筐体内のスペースを専有してしまうことがなくなり、かつ放熱が容易となる。さらに、ノイズ除去が不要な場合には磁性シートの取り付けを省略もしくは交換できる。したがって、半導体装置の小型化が容易になると共に、特にスイッチング機能を備えたノイズ除去機能を効果的かつ選択的に付与することが可能となる。 According to the embodiment of the present invention configured as described above, at least one of the plurality of magnetic sheets constituting a part of the electric circuit connecting the switching element and the gate driver can be attached to the outside of the housing. A plurality of magnetic sheets do not occupy space in the housing, and heat dissipation is facilitated. Furthermore, if noise removal is not required, attachment of the magnetic sheet can be omitted or replaced. Therefore, it becomes possible to easily reduce the size of the semiconductor device, and to effectively and selectively impart a noise removal function including a switching function.
以下、本発明に係る幾つかの実施形態を図面を参照しながら説明する。なお、同一構成要素には同一符号を付すことで、重複する説明を省略する。 Several embodiments of the present invention will be described below with reference to the drawings. In addition, the overlapping description is abbreviate|omitted by attaching|subjecting the same code|symbol to the same component.
図1は本発明に係る半導体装置の第1実施形態を示す断面図である。図1に示すように、半導体装置110は、回路基板1上に配置されている第1および第2の半導体素子2,3およびゲートドライバ4、およびフェライトビーズ接続部15を有する。本実施形態においては、第1の半導体素子2は、IGBT(絶縁ゲート型バイポーラ・トランジスタ:Insulated Gate Bipolar Transistor)やMOSFET(金属酸化膜半導体電界効果トランジスタ:Metal-Oxide-Semiconductor Field Effect Transistor)等のスイッチング素子であり、第2の半導体素子(他の半導体素子)3は、半導体部品であるSBD(Schottky Barrier Diode)やPiNダイオードであるが、これに限定されるものではない。第2の半導体素子3としては、例えば、上記したSBD、PiNダイオード等のダイオードなどが挙げられる。ゲートドライバ4は、第1の半導体素子2に設けられたゲート電極のスイッチング動作を制御するための駆動回路を内蔵したICで構成される。なお、図示しないが、第1の半導体素子2のゲート電極は、図1の第1の半導体素子2の上側表面に形成されている。また、フェライトビーズ(磁性シート)16は、第1の半導体素子2の厚み方向に対してゲート電極と同じ側に配置されている。さらに、フェライトビーズ16は、平面視で、第1の半導体素子2とゲートドライバ4との間に位置している。また、図示しないが、半導体装置110は、通常、ゲートドライバ4に供給される電力の入出力端子を備えている。
FIG. 1 is a cross-sectional view showing a first embodiment of a semiconductor device according to the present invention. As shown in FIG. 1 ,
第1の半導体素子2とゲートドライバ4の間は、回路基板1により直接接続されていても良いが、本発明の実施形態では、第1の半導体素子2とゲートドライバ4の間は離間部5が所定長だけ形成されている。離間部5は、例えば、回路基板1を部分的に穿孔することにより形成されている。
The
第1および第2の半導体素子2,3の上面は、ビア7を介して上部配線層8と接続されている。また、第1および第2の半導体素子2,3の下面は、ビア9を介して下部配線層10と接続されており、さらにビア11を介して下部配線層12と接続されている。なお、本明細書においては、図1の半導体素子2を基準として上部配線層8が位置する側を「上」とし、半導体素子2を基準として下部配線層12が位置する側を「下」と規定する。さらに、上部配線層8と下部配線層12とは、スルーホール13を介して接続されている。
The upper surfaces of the first and
ここで、ビア6,7,9,11および上部配線層8、下部配線層10,12は、銅(Cu)などの電気伝導性および熱伝導性に優れた材料を主成分として形成されている。また、離間部5を含む図1中の空白部には、エポキシ樹脂やプリプレグなどの電気絶縁材料が充填されている。具体的には、半導体装置110の内部に電気絶縁材料を充填した後に、レーザ加工やドリル加工を施すことで複数の孔を形成し、さらにこれら孔の表面に銅をめっき加工することにより、ビアやスルーホールを成形する。この工程を繰り返すことで、複数段の配線層やビアが順次形成される。半導体装置110の最上部には、銅などの熱伝導性に優れた材料からなる筐体壁14が設けられ、必要に応じて筐体壁14上にヒートシンクなどの放熱手段が設けられる。本発明の実施形態では、筐体壁14と下部配線層12によって筐体が規定され、その厚みは200μm~500μm程度であるが、本発明はこの寸法に限定されるものではない。
Here, the
第1の半導体素子2とゲートドライバ4を接続する電気回路は、ビア6a,6bを介して、回路基板1の厚み方向の上方に離間して配置された筐体壁14の高さに設けられたフェライトビーズ接続部15まで延伸されている。図2の部分拡大図に示すように、フェライトビーズ接続部15は、フェライトビーズ16をその両端子16a,16bにて電気的に接続可能な状態に設けられている。すなわち、第1の半導体素子2とゲートドライバ4とを接続する電気回路がフェライトビーズ16内を通過するよう、フェライトビーズ接続部15が設けられる。すなわち、フェライトビーズ接続部15によって、フェライトビーズ16が電気回路の一部を構成するように取り付けることが可能となる。このフェライトビーズ接続部15は筐体から露出する位置に設けられており、フェライトビーズ16を筐体外部から容易に接続することが可能である。
An electric circuit connecting the
なお、図1に示されるように、本発明の半導体装置は、前記ゲートドライバ4と前記第2の半導体素子2との間の電気回路の少なくとも一部がフェライトビーズ接続部15として筐体の外部に位置する構造を有している。このような構造とすることにより、磁性シート(フェライトビーズ)が筐体の外部に装着可能なように構成されている。なお、「複数の磁性シートの少なくとも一つが前記筐体の外部に装着可能であるように構成されている」とは、例えば、図1のように、ゲートドライバ4と第2の半導体素子2との間の電気回路の端子が筐体の外部に位置している構造が挙げられる。本発明においては、図1の構造に限定されず、例えば、ゲートドライバ4と第2の半導体素子2との間の電気回路を構成するリード線の少なくとも一部が筐体の外部に配置されている構造であってもよい。
As shown in FIG. 1, in the semiconductor device of the present invention, at least a part of the electric circuit between the
また、本発明においては、複数の磁性シートは、それぞれが積層された積層体を構成しているのが好ましく、内部にコイルパターンを有する積層体を構成しているのがより好ましい。図1の半導体装置は、内部にコイルパターンを有する積層体を構成された、いわゆるフェライトビーズを用いた例であるが、磁性シートはこのようなフェライトビーズを構成するものに限定されない。図1に示す半導体装置においては、前記磁性シートが、コイルパターンを内部に含む積層体(例えば、チップフェライトビーズ)を構成しているため、ノイズ抑制効果をより低減することができる。さらに、該積層体を筐体の外部に装着可能としているため、半導体装置の小型化を妨げることなく、磁性シートの発熱がスイッチング素子等へ与える悪影響を低減し、さらに、上記したノイズ抑制効果を奏することができる。上述した小型化および熱に関する効果は、前記磁性シートが前記積層体を構成するものである場合、すなわち磁性シートの体積および積層数がより大きい場合により顕著となる。 Further, in the present invention, the plurality of magnetic sheets preferably form a laminated body, and more preferably form a laminated body having a coil pattern inside. The semiconductor device of FIG. 1 is an example using a so-called ferrite bead, which is a layered body having a coil pattern inside, but the magnetic sheet is not limited to such a ferrite bead. In the semiconductor device shown in FIG. 1, the magnetic sheet constitutes a laminated body (for example, chip ferrite beads) containing a coil pattern inside, so that the noise suppressing effect can be further reduced. Furthermore, since the laminate can be attached to the outside of the housing, it is possible to reduce the adverse effects of the heat generated by the magnetic sheets on the switching elements, etc., without hindering the miniaturization of the semiconductor device, and furthermore, the noise suppression effect described above can be achieved. can play. The above-described effects relating to miniaturization and heat become more pronounced when the magnetic sheets constitute the laminate, that is, when the volume and number of layers of the magnetic sheets are large.
フェライトビーズ16の端子16a,16bとフェライトビーズ接続部15との接続は、半田付けなどの公知の接続方法を用いることができる。また、例えば、所定枚数のフェライトシートを内蔵したフェライトビーズを、半田を溶融することによりフェライトビーズ接続部15上から取外し、その代わりに、より多い枚数のフェライトシートを内蔵したフェライトビーズを接続することで、ノイズ除去の機能を強化することも可能である。もちろん、フェライトビーズのノイズ除去特性(内蔵するフェライトシートの材料や数)として任意のものを選択することが可能であり、フェライトビーズのノイズ除去特性を変えるために、異なるフェライトシート材料や枚数のフェライトシートが内蔵されたフェライトビーズに交換することも可能である。
図3は本実施形態に係る半導体装置110の回路構成を示している。図3は、図2に示した構成要素、すなわち第1の半導体素子2、第2の半導体素子3、ゲートドライバ4、フェライトビーズ16を抽出したものである。ここでは、半導体素子2としてMOSFETを例示しており、MOSFETのゲート電極Gに対して、ゲートドライバ4から制御信号を供給することでMOSFET2のスイッチング制御が行われる。また、第2の半導体素子3はSBDであり、MOSFETのソース電極Sの電流をドレイン電極Dに還流するための高耐圧還流ダイオード(FWD:Free Wheeling Diode)として機能する。ゲートドライバ4とMOSFET2との間に設けられるゲート抵抗(R1)17aとしては、図示しない制御対象に適したMOSFET2のスイッチング速度を実現するために適切な抵抗値を備えたものが選定されている。また、抵抗(R2)17bは、ゲート電極Gの入力信号がオープンになった場合にゲート電極G・ソース電極Sの間の電圧を0Vとするために設けられている。
FIG. 3 shows the circuit configuration of the
本発明の実施形態においては、ゲートドライバ4とMOSFET2の間、より具体的には、ゲート電極Gの直前にフェライトビーズ16を配置することが可能に構成されている。すなわち、ゲート電極GからMOSFET2に侵入するノイズ電流が、フェライトビーズ16によって除去されることで、ノイズの影響の殆ど無い電流がMOSFET2に入力され駆動制御が行われる。
In the embodiment of the present invention, a
なお、フェライトビーズ16は、コンデンサC、インダクタL、抵抗Rで構成されており、ここでCは寄生容量、Lはフェライトビーズのインダクタ、Rはフェライトビーズに依存するAC抵抗(ACコア損失)に相当する。
The
また、本発明の実施形態に係るフェライトビーズ16は、一つまたは複数のフェライトシートで形成されているものであり、フェライトシートが円筒状に巻回されたり、複数のフェライトシートが電気的に順次接続されて全体としてらせん構造のコイルが形成されている。フェライトシートの材料や枚数等を適宜なものとすることで、前記コンデンサC、インダクタL、抵抗Rの値を任意に設定することが可能である。そして、少なくとも一つのフェライトシートがフェライトビーズ接続部15上に接続されることで、フェライトビーズ16内を通る電流のうちノイズ成分が効果的に除去される。結果として、MOSFET2に対するノイズ除去が行われる。
In addition, the
続いて、上述のように構成された本実施形態の作用について詳しく説明する。 Next, the operation of this embodiment configured as described above will be described in detail.
本発明の実施形態では、フェライトビーズを筐体から露出した状態で半導体装置に接続可能とした構成を採用している。そして、MOSFETやゲートドライバをあらかじめ筐体内に収容して半導体装置を製作した後に、フェライトビーズを筐体の外部から電気的に接続することで、フェライトビーズを構成するフェライトシートが、MOSFETとゲートドライバとを接続する電気回路の一部を覆うことができるようにした。そのため、フェライトビーズを構成するフェライトシートの枚数や材料等を適宜選択し接続することで、フェライトシートによって構成されるコイル構造を所望の状態のものに設定することができる。そしてMOSFETに悪影響を与えるノイズを除去(吸収)してそのスイッチング特性の劣化を抑制することで、所望のスイッチング動作を維持させることができる。内蔵されるフェライトシートの枚数や材料等が異なる幾つかのフェライトビーズの中から、必要とされるMOSFETのスイッチング制御に最も近いフェライトビーズを選定したり、スイッチング制御の変更(制御対象など適用用途の変更)に応じてフェライトビーズを適宜交換することにより、半導体装置の用途に応じた最適なノイズ除去特性を再現することができる。これにより、1つのモジュールをその制御対象に応じて異なるスイッチング特性で制御する場合であっても、MOSFETのスイッチング特性を最大限に引き出すことができるため、モジュールの汎用性が大幅に高まる。そして、あらゆる制御対象に対しても共通のモジュールを適用でき、安定した動作を維持させることが可能となる。 The embodiment of the present invention adopts a configuration in which the ferrite bead can be connected to the semiconductor device while being exposed from the housing. After fabricating a semiconductor device by housing MOSFETs and gate drivers in a housing in advance, ferrite beads are electrically connected from the outside of the housing, so that the ferrite sheets that constitute the ferrite beads are connected to the MOSFET and the gate driver. It is possible to cover a part of the electric circuit connecting the Therefore, by appropriately selecting and connecting the number of ferrite sheets, materials, and the like that constitute the ferrite bead, the coil structure formed by the ferrite sheets can be set in a desired state. A desired switching operation can be maintained by removing (absorbing) noise that adversely affects the MOSFET and suppressing deterioration of the switching characteristics. From among several ferrite beads with different numbers and materials of built-in ferrite sheets, select the ferrite beads closest to the required switching control of the MOSFET, or change the switching control By appropriately replacing the ferrite beads according to the modification, it is possible to reproduce optimum noise removal characteristics according to the application of the semiconductor device. As a result, even when one module is controlled with different switching characteristics depending on the object to be controlled, the switching characteristics of the MOSFET can be maximized, thereby greatly increasing the versatility of the module. A common module can be applied to all controlled objects, and stable operation can be maintained.
また、フェライトビーズのノイズ除去動作に伴う発熱は、特に、MOSFETのゲート電極を駆動制御するゲートドライバに悪影響を与える可能性がある。一方、上述したように、電気回路の性質上、フェライトビーズはゲートドライバとMOSFETの間に配置されるのが最も好ましい。本発明の実施形態においては、フェライトビーズを筐体外部に配置できるように構成したため、電気回路上はゲートドライバとMOSFETの間の任意の位置に配置できるだけでなく、フェライトビーズからの発熱が筐体内部に及ぶことが極力回避されている。すなわち、MOSFETやゲートドライバに対してフェライトビーズが物理的および電気的に近接して配置されながらも、MOSFETに対する電気的な影響や、ゲートドライバに対する熱的な影響が抑制される。したがって、モジュールが小型化した場合であっても、MOSFETの性能や信頼性を長時間にわたって維持することが可能となる。 In addition, the heat generated by the noise removal operation of the ferrite bead may adversely affect the gate driver that drives and controls the gate electrode of the MOSFET. On the other hand, as noted above, due to the nature of electrical circuits, the ferrite bead is most preferably placed between the gate driver and the MOSFET. In the embodiment of the present invention, since the ferrite beads can be arranged outside the housing, they can be arranged at any position between the gate driver and the MOSFET on the electric circuit. Intrusion into the interior is avoided as much as possible. That is, while the ferrite beads are arranged physically and electrically close to the MOSFET and the gate driver, the electrical influence on the MOSFET and the thermal influence on the gate driver are suppressed. Therefore, even if the module is miniaturized, it is possible to maintain the performance and reliability of the MOSFET for a long period of time.
なお、フェライトビーズ接続部15の位置は図1に示した位置に限定されるものではなく、筐体の外側(上方)や内側(下方)の任意の高さに設定できる。すなわち、フェライトビーズ16全体が筐体壁14の上方に位置するように露出しても、フェライトビーズ16全体が筐体壁14の下方に位置するように露出しても良い。筐体の外部からフェライトビーズ接続部15上にフェライトビーズ16を接続できる構成である限りは本発明の実施形態に含まれる。フェライトビーズ接続部15の位置は、フェライトビーズ16の大きさや発熱量等に応じて任意に決定される。
The position of the ferrite
また、フェライトビーズ16に加えて、ゲート抵抗17aも同様に、筐体壁14の上方に位置するように露出させて取り付けても良い。これによって、ゲート抵抗17aからの発熱に関しても同様に、MOSFETへの影響を低減させて筐体外部に放熱させることができる。
Further, in addition to the
図4は本発明の第2実施形態に係る半導体装置の断面図である。図4に示すように、半導体装置120には、第1の半導体素子2とゲートドライバ4の間の離間部5を満たす電気絶縁材料の一部に空間部(空気層)18が設けられている。空間部18は、空気(乾燥空気)が満たされている空間であるのが好ましいが、その他の気体もしくは熱伝導率の低い流体によって満たされていてもよい。また、空間部18は開空間であっても閉空間であってもよく、開空間の場合には筐体の外部に通じる導通口を有するものであってもよい。また空間部18は、図4の紙面奥行き方向に向かって延設されているのが好ましく、第1の半導体素子2とゲートドライバ4との対向面の全長に亘って延設されているのが特に好ましい。さらに、空間部18は、抵抗接続部15に向かって上方に延設されて筐体の外部に向かって開口していてもよい。
FIG. 4 is a cross-sectional view of a semiconductor device according to a second embodiment of the invention. As shown in FIG. 4, in the
空間部18を製作する場合、離間部5に充填された電気絶縁材料をエッチング等により部分的に除去して形成したり、フェライトビーズ接続部15にフェライトビーズ16を取付けていない状態で筐体上部から穿孔して形成するなど、公知の手法を適宜用いることができる。
When manufacturing the
このような空間部18を設けることによって、図4中に矢印で示すように、第1の半導体素子2から発生する熱はゲートドライバ4に到達する前に空間部18によって遮られ、または空間部18を経由して筐体外部に放散される。そのため、フェライトビーズ16からの熱の影響に加えて第1の半導体素子2からの熱の影響も抑制することができ、ゲートドライバ4のより一層の安定動作が確保される。
By providing such a
図5は本発明の第3実施形態に係る半導体装置の一部を模式的に示した部分拡大図である。本実施形態においては、フェライトビーズ接続部15の直下にビア6aが設けられ、ビア6aはMOSFET2のゲート電極(図示せず)に電気的に接続している。すなわち、MOSFET2のゲート電極、ビア6a、フェライトビーズ接続部15、フェライトビーズ16の端子16bは、図5の紙面上下方向にほぼ直線状に配置された構成である。すなわち、図5の半導体装置においては、磁性シート(フェライトビーズ)16とゲート電極とが平面視で重なる構成となっている。
FIG. 5 is a partially enlarged view schematically showing part of a semiconductor device according to a third embodiment of the invention. In this embodiment, a via 6a is provided directly below the ferrite
このような構成の本実施形態によれば、MOSFET2のゲート電極、すなわちゲートドライバ4からの制御信号が入力される電極の直前にフェライトビーズ16が配置されている。そのため、フェライトビーズ16によりノイズが除去されたクリアな信号をMOSFET2に対して最短距離で入力することができる。特に、フェライトビーズ16の端子16bとゲート電極とを実質的にビア6aのみで接続することで、フェライトビーズ16の端子16bとゲート電極とをつなぐ電気回路の長さを極めて短く設定することができる。そして、フェライトビーズ16を筐体から露出しつつもノイズの影響が極めて少ない半導体装置が提供される。
According to this embodiment having such a configuration, the
なお、モジュール内に内蔵される配線層の積層数が多い場合には、これら配線層を接続するように複数段のビアが設けられる。このように複数段のビアが設けられた多段の配線層からなる場合であっても、ビアがほぼ直列に接続される構成であれば、本発明の実施形態本実施形態に含まれる。すなわち、フェライトビーズ16とMOSFET2のゲート電極がほぼ直線状に接続されている構成である限りは、モジュール内の配線層の数やビアの数にかかわらず、回路長が最短距離となることから、本実施形態と同等の効果が得られる。
If the number of wiring layers built into the module is large, a plurality of stages of vias are provided to connect these wiring layers. Even in the case of a multi-level wiring layer in which a plurality of levels of vias are provided, as long as the vias are connected substantially in series, it is included in the embodiment of the present invention. That is, as long as the
図1、図4および図5に示した各半導体装置は、フェライトビーズ接続部15a,15bにフェライトビーズ16を電気的に接続する構成であるが、本発明はこの構成に限られるものではない。例えば、フェライトビーズ接続部15a,15bをリード線で接続した状態で準備し、このリード線を覆うように少なくとも一枚のフェライトシートを取り付けても良い。すなわち、リード線によって電気回路が形成された状態の半導体装置100,110を準備し、電気回路の一部であるリード線の周囲に少なくとも一枚(単層)のフェライトシートを巻回して装着することによって、実質的に複数層のフェライトシートによってリード線が覆われ、先の実施形態と同様の効果を期待することができる。もちろん、複数層から構成されたフェライトシートをリード線の周囲に巻回することによってリード線を覆っても良い。そして、半導体素子とゲートドライバとを接続する電気回路の一部を覆う複数のフェライトシートの少なくとも一つを筐体の外部に装着可能とすることにより、本発明の効果を期待することができる。また、フェライトビーズ接続部15a,15bをリード線で接続するとともに、このリード線の一部にフェライトシートを取り付けた状態をあらかじめ準備し、このリード線にさらに、少なくとも一枚のフェライトシートを後から取り付けてリード線を覆うことで、これらフェライトシートによるノイズ除去効果を発生させても良い。
Each of the semiconductor devices shown in FIGS. 1, 4 and 5 has a configuration in which the
本発明の実施形態に係る半導体装置は、パワー半導体の半導体材料として広く知られている炭化ケイ素(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)などが用いられた半導体素子を含む場合に有用である。特に、バンドギャップの高いコランダム構造の酸化ガリウム(α-Ga2O3)や、βガリア構造の酸化ガリウム(β-Ga2O3)が用いられた半導体素子を含む場合に極めて有用であり、半導体装置の高密度化のみならず信頼性向上にも貢献する。 A semiconductor device according to an embodiment of the present invention includes a semiconductor element using silicon carbide (SiC), gallium nitride (GaN), gallium oxide (Ga 2 O 3 ), etc., which are widely known as semiconductor materials for power semiconductors. Useful if you include In particular, it is extremely useful when including a semiconductor device using corundum-structured gallium oxide (α-Ga 2 O 3 ) or β-gallium-structured gallium oxide (β-Ga 2 O 3 ) with a high bandgap, It contributes not only to higher density of semiconductor devices but also to improved reliability.
なお、上述した本発明に係る複数の実施形態を組合わせたり、一部の構成要素を他の実施形態に適用することももちろん可能であり、そのようなものも本発明の実施形態に属する。 It is of course possible to combine multiple embodiments according to the present invention described above, or to apply some of the constituent elements to other embodiments, and such things also belong to the embodiments of the present invention.
なお、本発明の実施形態においては、第1の半導体素子2および第2の半導体素子3に加えて、さらに他の半導体素子が内蔵されていてもよい。また、他の受動部品(例えば、コンデンサ、コイルまたは抵抗等)が半導体装置にさらに内蔵されていてもよい。本発明の実施形態においては、上記した半導体装置をサブモジュールとした上で、これらサブモジュールを複数組み合わせてモジュールを形成して使用してもよい。
In addition to the
上述した本発明の実施形態に係る半導体装置は、上記した機能を発揮させるべく、インバータやコンバータなどの電力変換装置に適用することができる。図6は、本発明の実施形態に係る半導体装置を用いた制御システムの一例を示すブロック構成図、図7は同制御システムの回路図であり、特に電気自動車(Electric Vehicle)への搭載に適した制御システムである。 The semiconductor device according to the embodiment of the present invention described above can be applied to power converters such as inverters and converters in order to exhibit the functions described above. FIG. 6 is a block configuration diagram showing an example of a control system using a semiconductor device according to an embodiment of the present invention, and FIG. 7 is a circuit diagram of the same control system, which is particularly suitable for mounting on an electric vehicle. control system.
図6に示すように、制御システム500はバッテリー(電源)501、昇圧コンバータ502、降圧コンバータ503、インバータ504、モータ(駆動対象)505、駆動制御部506を有し、これらは電気自動車に搭載されてなる。バッテリー501は例えばニッケル水素電池やリチウムイオン電池などの蓄電池からなり、給電ステーションでの充電あるいは減速時の回生エネルギーなどにより電力を貯蔵するとともに、電気自動車の走行系や電装系の動作に必要となる直流電圧を出力することができる。昇圧コンバータ502は例えばチョッパ回路を搭載した電圧変換装置であり、バッテリー501から供給される例えば200Vの直流電圧を、チョッパ回路のスイッチング動作により例えば650Vに昇圧して、モータなどの走行系に出力することができる。降圧コンバータ503も同様にチョッパ回路を搭載した電圧変換装置であるが、バッテリー501から供給される例えば200Vの直流電圧を、例えば12V程度に降圧することで、パワーウインドーやパワーステアリング、あるいは車載の電気機器などを含む電装系に出力することができる。
As shown in FIG. 6, the
インバータ504は、昇圧コンバータ502から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ505に出力する。モータ505は電気自動車の走行系を構成する三相交流モータであり、インバータ504から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しないトランスミッション等を介して電気自動車の車輪に伝達する。
一方、図示しない各種センサを用いて、走行中の電気自動車から車輪の回転数やトルク、アクセルペダルの踏み込み量(アクセル量)などの実測値が計測され、これらの計測信号が駆動制御部506に入力される。また同時に、インバータ504の出力電圧値も駆動制御部506に入力される。駆動制御部506はCPU(Central Processing Unit)などの演算部やメモリなどのデータ保存部を備えたコントローラの機能を有するもので、入力された計測信号を用いて制御信号を生成してインバータ504にフィードバック信号として出力することで、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ504がモータ505に与える交流電圧が瞬時に補正されることで、電気自動車の運転制御を正確に実行させることができ、電気自動車の安全・快適な動作が実現する。なお、駆動制御部506からのフィードバック信号を昇圧コンバータ502に与えることで、インバータ504への出力電圧を制御することも可能である。
On the other hand, various sensors (not shown) are used to measure actual values such as the number of revolutions and torque of the wheels and the amount of depression of the accelerator pedal (acceleration amount) from the running electric vehicle. is entered. At the same time, the output voltage value of
図7は、図6における降圧コンバータ503を除いた回路構成、すなわちモータ505を駆動するための構成のみを示した回路構成である。同図に示されるように、本発明の実施形態に係る半導体装置は、例えばショットキーバリアダイオードとして昇圧コンバータ502およびインバータ504に採用されることでスイッチング制御に供される。昇圧コンバータ502においてはチョッパ回路に組み込まれてチョッパ制御を行い、またインバータ504においてはIGBTを含むスイッチング回路に組み込まれてスイッチング制御を行う。なお、バッテリー501の出力にインダクタ(コイルなど)を介在させることで電流の安定化を図り、またバッテリー501、昇圧コンバータ502、インバータ504のそれぞれの間にキャパシタ(電解コンデンサなど)を介在させることで電圧の安定化を図っている。
FIG. 7 shows a circuit configuration excluding the step-down
また、図7中に点線で示すように、駆動制御部506内にはCPU(Central Processing Unit)からなる演算部507と不揮発性メモリからなる記憶部508が設けられている。駆動制御部506に入力された信号は演算部507に与えられ、プログラムされた演算を必要に応じて行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部508は、演算部507による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部507に適宜出力する。演算部507や記憶部508は公知の構成を採用することができ、その処理能力等も任意に選定できる。
Further, as indicated by the dotted line in FIG. 7, the
図6や図7に示されるように、制御システム500においては、昇圧コンバータ502、降圧コンバータ503、インバータ504のスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、IGBT、MOSFET等が用いられる。これらの半導体素子に酸化ガリウム(Ga2O3)、特にコランダム型酸化ガリウム(α-Ga2O3)をその材料として用いることでスイッチング特性が大幅に向上する。さらに、本発明の実施形態に係る半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム500の一層の小型化やコスト低減が実現可能となる。すなわち、昇圧コンバータ502、降圧コンバータ503、インバータ504のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは任意の二つ以上の組合せ、あるいは駆動制御部506も含めた形態のいずれにおいても本発明の効果を期待することができる。
As shown in FIGS. 6 and 7, in the
なお、上述の制御システム500は本発明の実施形態に係る半導体装置を電気自動車の制御システムに適用できるだけではなく、直流電源からの電力を昇圧・降圧したり、直流から交流へ電力変換するといったあらゆる用途の制御システムに適用することが可能である。また、バッテリーとして太陽電池などの電源を用いることも可能である。
Note that the above-described
図8は、本発明の実施形態に係る半導体装置を採用した制御システムの他の例を示すブロック構成図、図9は同制御システムの回路図であり、交流電源からの電力で動作するインフラ機器や家電機器等への搭載に適した制御システムである。 FIG. 8 is a block configuration diagram showing another example of the control system employing the semiconductor device according to the embodiment of the present invention, and FIG. 9 is a circuit diagram of the same control system, showing infrastructure equipment that operates on power from an AC power supply. This control system is suitable for installation in home appliances, etc.
図8に示すように、制御システム600は、外部の例えば三相交流電源(電源)601から供給される電力を入力するもので、AC/DCコンバータ602、インバータ604、モータ(駆動対象)605、駆動制御部606を有し、これらは様々な機器(後述する)に搭載することができる。三相交流電源601は、例えば電力会社の発電施設(火力発電所、水力発電所、地熱発電所、原子力発電所など)であり、その出力は変電所を介して降圧されながら交流電圧として供給される。また、例えば自家発電機等の形態でビル内や近隣施設内に設置されて電力ケーブルで供給される。AC/DCコンバータ602は交流電圧を直流電圧に変換する電圧変換装置であり、三相交流電源601から供給される100Vや200Vの交流電圧を所定の直流電圧に変換する。具体的には、電圧変換により3.3Vや5V、あるいは12Vといった、一般的に用いられる所望の直流電圧に変換される。駆動対象がモータである場合には12Vへの変換が行われる。なお、三相交流電源に代えて単相交流電源を採用することも可能であり、その場合にはAC/DCコンバータを単相入力のものとすれば同様のシステム構成とすることができる。
As shown in FIG. 8, the
インバータ604は、AC/DCコンバータ602から供給される直流電圧をスイッチング動作により三相の交流電圧に変換してモータ605に出力する。モータ604は、制御対象によりその形態が異なるが、制御対象が電車の場合には車輪を、工場設備の場合にはポンプや各種動力源を、家電機器の場合にはコンプレッサなどを駆動するための三相交流モータであり、インバータ604から出力される三相の交流電圧によって回転駆動され、その回転駆動力を図示しない駆動対象に伝達する。
なお、例えば家電機器においてはAC/DCコンバータ602から出力される直流電圧をそのまま供給することが可能な駆動対象も多く(例えばパソコン、LED照明機器、映像機器、音響機器など)、その場合には制御システム600にインバータ604は不要となり、図8中に示すように、AC/DCコンバータ602から駆動対象に直流電圧を供給する。この場合、例えばパソコンなどには3.3Vの直流電圧が、LED照明機器などには5Vの直流電圧が供給される。
For example, in home appliances, there are many driven objects that can be directly supplied with the DC voltage output from the AC/DC converter 602 (for example, personal computers, LED lighting equipment, video equipment, audio equipment, etc.). The
一方、図示しない各種センサを用いて、駆動対象の回転数やトルク、あるいは駆動対象の周辺環境の温度や流量などといった実測値が計測され、これらの計測信号が駆動制御部606に入力される。また同時に、インバータ604の出力電圧値も駆動制御部606に入力される。これらの計測信号をもとに、駆動制御部606はインバータ604にフィードバック信号を与え、スイッチング素子によるスイッチング動作を制御する。これによって、インバータ604がモータ605に与える交流電圧が瞬時に補正されることで、駆動対象の運転制御を正確に実行させることができ、駆動対象の安定した動作が実現する。また、上述のように、駆動対象が直流電圧で駆動可能な場合には、インバータへのフィードバックに代えてAC/DCコンバータ602をフィードバック制御することも可能である。
On the other hand, various sensors (not shown) are used to measure actual values such as the rotational speed and torque of the object to be driven, or the temperature and flow rate of the surrounding environment of the object to be driven. At the same time, the output voltage value of
図9は、図8の回路構成を示したものである。同図に示されるように、本発明の実施形態に係る半導体装置は、例えばショットキーバリアダイオードとしてAC/DCコンバータ602およびインバータ604に採用されることでスイッチング制御に供される。AC/DCコンバータ602は、例えばショットキーバリアダイオードをブリッジ状に回路構成したものが用いられ、入力電圧の負電圧分を正電圧に変換整流することで直流変換を行う。またインバータ604においてはIGBTにおけるスイッチング回路に組み込まれてスイッチング制御を行う。なお、AC/DCコンバータ602とインバータ604の間にキャパシタ(電解コンデンサなど)を介在させることで電圧の安定化を図っている。
FIG. 9 shows the circuit configuration of FIG. As shown in the figure, the semiconductor device according to the embodiment of the present invention is employed as a Schottky barrier diode in an AC/
また、図9中に点線で示すように、駆動制御部606内にはCPUからなる演算部607と不揮発性メモリからなる記憶部608が設けられている。駆動制御部606に入力された信号は演算部607に与えられ、プログラムされた演算を必要に応じて行うことで各半導体素子に対するフィードバック信号を生成する。また記憶部608は、演算部607による演算結果を一時的に保持したり、駆動制御に必要な物理定数や関数などをテーブルの形で蓄積して演算部607に適宜出力する。演算部607や記憶部608は公知の構成を採用することができ、その処理能力等も任意に選定できる。
Further, as indicated by a dotted line in FIG. 9, the
このような制御システム600においても、図6や図7に示した制御システム500と同様に、AC/DCコンバータ602やインバータ604の整流動作やスイッチング動作にはダイオードやスイッチング素子であるサイリスタ、パワートランジスタ、IGBT、MOSFET等が用いられる。これら半導体素子に酸化ガリウム(Ga2O3)、特にコランダム型酸化ガリウム(α-Ga2O3)をその材料として用いることでスイッチング特性が向上する。さらに、本発明の実施形態に係る半導体装置を適用することで、極めて良好なスイッチング特性が期待できるとともに、制御システム600の一層の小型化やコスト低減が実現可能となる。すなわち、AC/DCコンバータ602、インバータ604のそれぞれが本発明による効果を期待できるものとなり、これらのいずれか一つ、もしくは組合せ、あるいは駆動制御部606も含めた形態のいずれにおいても本発明の効果を期待することができる。
In such a
なお、図8および図9では駆動対象としてモータ605を例示したが、駆動対象は必ずしも機械的に動作するものに限られず、交流電圧を必要とする多くの機器を対象とすることができる。制御システム600においては、交流電源から電力を入力して駆動対象を駆動する限りにおいては適用が可能であり、インフラ機器(例えばビルや工場等の電力設備、通信設備、交通管制機器、上下水処理設備、システム機器、省力機器、電車など)や家電機器(例えば、冷蔵庫、洗濯機、パソコン、LED照明機器、映像機器、音響機器など)といった機器を対象とした駆動制御のために搭載することができる。
8 and 9 illustrate the
1 回路基板
2 半導体素子(スイッチング素子)
3 半導体素子
4 ゲートドライバ
5 離間部
6a, 6b, 7, 9, 11 ビア
13 スルーホール
15 フェライトビーズ接続部
16 フェライトビーズ(磁性シート)
18 空間部(空気層)
110, 120 半導体装置
500 制御システム
501 バッテリー(電源)
502 昇圧コンバータ
503 降圧コンバータ
504 インバータ
505 モータ(駆動対象)
506 駆動制御部
507 演算部
508 記憶部
600 制御システム
601 三相交流電源(電源)
602 AC/DCコンバータ
604 インバータ
605 モータ(駆動対象)
606 駆動制御部
607 演算部
608 記憶部
1 circuit board
2 Semiconductor device (switching device)
3 Semiconductor device
4 gate drivers
5 Separation part
6a, 6b, 7, 9, 11 Via
13 through hole
15 Ferrite bead connection
16 Ferrite beads (magnetic sheet)
18 Space (air layer)
110, 120 Semiconductor equipment
500 control system
501 battery (power supply)
502 Boost Converter
503 Buck Converter
504 Inverter
505 motor (driven)
506 drive controller
507 Calculator
508 Memory
600 control system
601 Three-phase AC power supply (power supply)
602 AC/DC converter
604 Inverter
605 motor (driven)
606 drive controller
607 Calculator
608 memory
Claims (13)
A control system using the semiconductor device according to claim 1 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021108959A JP2023006385A (en) | 2021-06-30 | 2021-06-30 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021108959A JP2023006385A (en) | 2021-06-30 | 2021-06-30 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023006385A true JP2023006385A (en) | 2023-01-18 |
Family
ID=85107961
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021108959A Pending JP2023006385A (en) | 2021-06-30 | 2021-06-30 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023006385A (en) |
-
2021
- 2021-06-30 JP JP2021108959A patent/JP2023006385A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8125304B2 (en) | Power electronic module with an improved choke and methods of making same | |
US10177676B2 (en) | Power converter | |
US20190393184A1 (en) | Power module and power conversion apparatus | |
US11037844B2 (en) | Power semiconductor device and method of manufacturing the same, and power conversion device | |
CN116325135A (en) | Semiconductor package, semiconductor device, and power conversion device | |
JP4418208B2 (en) | DC-DC converter device | |
CN107769555A (en) | Power converter with least five electrical connection sections on side | |
CN202662593U (en) | Semiconductor device | |
CN107710580B (en) | Circuit arrangement for fast switching of a converter | |
JP7069358B2 (en) | Semiconductor devices and power converters | |
JP6720733B2 (en) | Semiconductor module for DC-DC converter and power control unit | |
JP2023006385A (en) | Semiconductor device | |
JP7186955B2 (en) | Semiconductor equipment and semiconductor systems | |
JP5372544B2 (en) | Power transformer and power converter using the same | |
JP7168828B2 (en) | Semiconductor equipment and semiconductor systems | |
JP2022157726A (en) | Semiconductor device and semiconductor system | |
US11515804B2 (en) | Electrical power circuit for an electrical power converter | |
WO2022210617A1 (en) | Semiconductor device and semiconductor system | |
WO2023190107A1 (en) | Semiconductor device | |
WO2023190106A1 (en) | Semiconductor device | |
WO2022210616A1 (en) | Semiconductor device and semiconductor system | |
WO2023190839A1 (en) | Semiconductor device | |
CN110071098A (en) | A kind of method of power modules capacitance arrangement | |
Popovic et al. | Integration technologies for high power density power electronic converters for AC drives | |
JP7095448B2 (en) | Semiconductor modules and voltage converters for DC-DC converters |