JP2023004758A - 表示パネル及び電子機器 - Google Patents

Abstract

【課題】 制御スイッチが出力する信号の周波数を画素スイッチが出力する信号の周波数より高くすることのできる表示パネル、及び電子機器を提供する。【解決手段】 表示パネルは、複数の第１制御スイッチング素子（ＳＷｃ）を有する第１制御スイッチ（Ｗ１ａ）を備える。第１制御スイッチング素子は、トランジスタで形成され、ゲート電極Ｅｇと、ソース電極Ｅｓと、ドレイン電極Ｅｄと、を有する。複数のゲート電極Ｅｇが電気的に接続された複数の走査線は、互いに異なる。複数のドレイン電極Ｅｄは、電気的に１つに束ねられ、電源電圧出力端子ＰＯＵＴに接続されている。【選択図】 図１２

Description

本発明の実施形態は、表示パネル及び電子機器に関する。

表示装置として、例えば液晶表示装置が知られている。液晶表示装置は、表示パネルとしての液晶表示パネルを備えている。液晶表示パネルは、複数の画素、複数の走査線、複数の信号線、複数の信号線に接続された信号線駆動回路等を備えている。複数の画素は、表示領域に設けられている。各々の画素は、薄膜トランジスタ（ＴＦＴ）と、ＴＦＴに接続された画素電極と、を備えている。

信号線駆動回路は、ＩＣ（integrated circuit）チップで形成されたドライバＩＣである。信号線駆動回路は、映像信号を信号線に出力する。各々の画素においてＴＦＴがオン状態となることで、信号線駆動回路は、信号線及びＴＦＴを介して画素電極に映像信号を書き込むことができる。

信号線駆動回路を作動させるための制御信号は低電圧である。そのため、信号線駆動回路は、低電圧レベルの映像信号を信号線に出力することとなり、例えば－５Ｖ乃至＋５Ｖの範囲内の電圧値を持つ映像信号を信号線に出力する。上記信号線駆動回路等を用いることで、極性反転駆動により複数の画素を駆動することができ、液晶表示パネルは表示領域にて多階調表示を行うことができる。
また、液晶表示パネルは特許文献１のように画素電極以外の電極を備える場合がある。

特開２００６－１８００３３号公報 特開２０１９－１７４８３８号公報 特開２０２１－２８６９５号公報

本実施形態は、制御スイッチが出力する信号の周波数を画素スイッチが出力する信号の周波数より高くすることのできる表示パネル、及びその表示パネルを備えた電子機器を提供する。

一実施形態に係る表示パネルは、
複数の走査線と、複数の信号線と、画素スイッチング素子と、画素電極と、複数の第１制御スイッチング素子を有する第１制御スイッチと、を備え、前記画素スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、前記画素電極に電気的に接続されたドレイン電極と、を有し、各々の前記第１制御スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、ドレイン電極と、を有し、前記複数の第１制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、互いに異なり、前記複数の第１制御スイッチング素子の前記複数のドレイン電極は、電気的に１つに束ねられ、前記第１制御スイッチの電源電圧出力端子に接続されている。

また、一実施形態に係る電子機器は、
複数の走査線と、複数の信号線と、画素スイッチング素子と、画素電極と、入射光制御領域と、複数の第１制御スイッチング素子を有する第１制御スイッチと、前記入射光制御領域に位置した制御電極と、第１レベルシフト回路と、第１チャージポンプと、を有する表示パネルと、前記表示パネルの前記入射光制御領域を透過した光の情報を取得する撮像装置と、を備える。前記画素スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、前記画素電極に電気的に接続されたドレイン電極と、を有する。各々の前記第１制御スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、ドレイン電極と、を有する。前記複数の第１制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、互いに異なる。前記複数の第１制御スイッチング素子の前記複数のドレイン電極は、電気的に１つに束ねられ、前記第１制御スイッチの電源電圧出力端子に接続されている。前記第１制御スイッチは、前記信号線から入力される第１電源電圧を前記電源電圧出力端子に出力する。前記第１レベルシフト回路は、前記第１チャージポンプに前記第１電源電圧を出力する。前記第１チャージポンプは、第１出力電圧を生成し、前記第１出力電圧を前記制御電極に出力する。前記第１出力電圧の絶対値は、前記第１電源電圧の絶対値より大きい。

図１は、第１の実施形態に係る電子機器の一構成例を示す分解斜視図である。 図２は、上記電子機器のカメラ周辺を示す断面図である。 図３は、図２に示した液晶表示パネル及び複数のカメラの配置等を示す平面図であり、一画素の等価回路を併せて示す図である。 図４は、上記液晶表示パネルにおける画素配列を示す平面図である。 図５は、上記液晶表示パネルの１個の単位画素を示す平面図であり、走査線、信号線、画素電極、及び遮光部を示す図である。 図６は、上記実施形態と異なる主画素を示す平面図であり、走査線、信号線、画素電極、及び遮光部を示す図である。 図７は、図５に示した画素を含む液晶表示パネルを示す断面図である。 図８は、上記液晶表示パネルの入射光制御領域における遮光層を示す平面図である。 図９は、上記液晶表示パネルの複数の制御電極を示す平面図である。 図１０は、上記液晶表示パネルの上記入射光制御領域を示す断面図である。 図１１は、上記液晶表示パネルの複数の制御スイッチ群、複数のレベルシフト部、複数のチャージポンプ、第１制御電極構造、走査線、信号線の等価回路を示す図であり、複数の画素、走査線駆動回路、及び信号線駆動回路を併せて示す図である。 図１２は、図１１に示した１つの制御スイッチの一部を示す回路図であり、この制御スイッチが出力する信号の波形の一例を併せて示す図である。 図１３は、第１出力電圧を生成するための電気系統を示す回路図であり、図１１に示した２つの制御スイッチ、２つのレベルシフト回路、１つのチャージポンプ等を示す図である。 図１４は、図１１に示した複数の制御スイッチと異なる１つの制御スイッチの一部と、図１１及び図１３のチャージポンプと、を示す回路図であり、上記制御スイッチの電源電圧出力端子が上記チャージポンプの電源端子に接続されている状態を示す図である。 図１５は、図１１及び図１３の１つのレベルシフト回路を示す回路図である。 図１６は、第２出力電圧を生成するための電気系統を示す回路図であり、２つの制御スイッチ、２つのレベルシフト回路、１つのチャージポンプ等を示す図である。 図１７は、図１３に示した複数の出力信号を示すタイミングチャートである。 図１８Ａは、図１３に示した電気系統の変形例１を示す回路図であり、２つの制御スイッチ、２つのレベルシフト回路、１つのチャージポンプ等を示す図である。 図１８Ｂは、図１３に示した電気系統の変形例２を示す回路図であり、２つの制御スイッチ、２つのレベルシフト回路、１つのチャージポンプ等を示す図である。 図１８Ｃは、図１３に示した電気系統の変形例３を示す回路図であり、２つの制御スイッチ、２つのレベルシフト回路、１つのチャージポンプ等を示す図である。 図１９は、第２の実施形態に係る電子機器の一部を示す回路図であり、第１出力電圧を生成するための電気系統を示す図であり、１つの制御スイッチ、複数のインバータ、１つの論理積回路、１つの否定論理和回路、１つのレベルシフト部、１つのチャージポンプ等を示す図である。 図２０は、図１９に示した複数の出力信号を示すタイミングチャートである。 図２１は、上記第２の実施形態に係る電子機器の一部の変形例１を示す回路図であり、第１出力電圧を生成するための電気系統を示す図であり、１つの制御スイッチ、複数のインバータ、１つの排他的論理和回路、１つのレベルシフト部、１つのチャージポンプ等を示す図である。 図２２は、図２１に示した複数の出力信号を示すタイミングチャートである。 図２３は、上記第２の実施形態に係る電子機器の一部の変形例２を示す回路図であり、第１出力電圧を生成するための電気系統を示す図であり、１つの制御スイッチ、複数のインバータ、１つのＲＣ回路、１つの排他的論理和回路、１つのレベルシフト部、１つのチャージポンプ等を示す図である。 図２４は、第３の実施形態に係る電子機器の一部を示す回路図であり、１つの制御スイッチ群、１つのレベルシフト部、１つのチャージポンプ、第１制御電極構造、第３制御電極構造、第５制御電極構造、複数のスイッチ等を示す図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（第１の実施形態）
まず、第１の実施形態について説明する。図１は、本実施形態に係る電子機器１００の一構成例を示す分解斜視図である。
図１に示すように、方向Ｘ、方向Ｙ、及び方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。

電子機器１００は、表示装置としての液晶表示装置ＤＳＰと、撮像装置としてのカメラ１と、を備えている。液晶表示装置ＤＳＰは、表示パネルとしての液晶表示パネルＰＮＬと、照明装置（バックライト）ＩＬと、を備えている。カメラ１は、第１カメラとしてのカメラ（カメラモジュール）１ａを有している。本実施形態において、第２カメラとしてのカメラ１ｂの全てを図示していないが、電子機器１００は、２個のカメラ１ｂをさらに備えている。なお、カメラ１は、カメラ１ａのみ含んでもよい。

照明装置ＩＬは、導光体ＬＧ１と、光源ＥＭ１と、ケースＣＳと、を備えている。このような照明装置ＩＬは、例えば、図１において破線で簡略化して示す液晶表示パネルＰＮＬを照明するものである。

導光体ＬＧ１は、方向Ｘ及び方向Ｙによって規定されるＸ－Ｙ平面と平行な平板状に形成されている。導光体ＬＧ１は液晶表示パネルＰＮＬに対向している。導光体ＬＧ１は、側面ＳＡと、側面ＳＡの反対側の側面ＳＢと、カメラ１ａを囲んだ貫通孔ｈ１と、を有している。導光体ＬＧ１は、複数のカメラ１ｂと対向している。側面ＳＡ及びＳＢはそれぞれ方向Ｘに延出している。例えば、側面ＳＡ及びＳＢは、方向Ｘ及び方向Ｚによって規定されるＸ－Ｚ平面と平行な面である。貫通孔ｈ１は、導光体ＬＧ１を方向Ｚに貫通している。貫通孔ｈ１は、方向Ｙにおいて、側面ＳＡ及びＳＢとの間に位置し、側面ＳＡよりも側面ＳＢに近接している。

複数の光源ＥＭ１は、方向Ｘに間隔を置いて並んでいる。各々の光源ＥＭ１は、配線基板Ｆ１に実装され、配線基板Ｆ１と電気的に接続されている。光源ＥＭ１は、例えば、発光ダイオード（ＬＥＤ）であり、白色の照明光を出射する。光源ＥＭ１から出射される照明光は、側面ＳＡから導光体ＬＧ１へ入射し、側面ＳＡから側面ＳＢに向かって導光体ＬＧ１の内部を進行する。

ケースＣＳは、導光体ＬＧ１及び光源ＥＭ１を収容している。ケースＣＳは、側壁Ｗ１乃至Ｗ４と、底板ＢＰと、貫通孔ｈ２と、突部ＰＰと、貫通孔ｈ３と、を有している。側壁Ｗ１及びＷ２は、方向Ｘに延出し、方向Ｙに対向している。側壁Ｗ３及びＷ４は、方向Ｙに延出し、方向Ｘに対向している。貫通孔ｈ２は、方向Ｚにおいて、貫通孔ｈ１に重なっている。突部ＰＰは、底板ＢＰに固定されている。突部ＰＰは、方向Ｚに底板ＢＰから液晶表示パネルＰＮＬに向かって突出し、貫通孔ｈ２を囲んでいる。

本実施形態において、ケースＣＳは、カメラ１ｂと同数の２個の貫通孔ｈ３を有している。貫通孔ｈ３は、方向Ｚに底板ＢＰを貫通して形成されている。平面視において、複数の貫通孔ｈ３は、貫通孔ｈ２とともに分散して設けられている。また、底板ＢＰが赤外光を透過する材料で形成されている場合、貫通孔ｈ３は底板ＢＰに形成されていなくともよい。その他、電子機器１００の方向Ｚの厚みを低減する観点から、底板ＢＰに貫通孔ｈ３を形成し、貫通孔ｈ３によってカメラ１ｂを囲んだ方が望ましい。

導光体ＬＧ１は、液晶表示パネルＰＮＬに重なっている。
カメラ１ａ，１ｂは、配線基板Ｆ２に実装され、配線基板Ｆ２と電気的に接続されている。カメラ１ａは、貫通孔ｈ２、突部ＰＰの内部、及び貫通孔ｈ１を通り、液晶表示パネルＰＮＬと対向している。カメラ１ｂは、貫通孔ｈ３を通り導光体ＬＧ１と対向している。

図２は、電子機器１００のカメラ１ａ周辺を示す断面図である。
図２に示すように、照明装置ＩＬは、さらに、光反射シートＲＳ、光拡散シートＳＳ、並びにプリズムシートＰＳ１，ＰＳ２を備えている。

光反射シートＲＳ、導光体ＬＧ１、光拡散シートＳＳ、プリズムシートＰＳ１、及びプリズムシートＰＳ２は、方向Ｚに順に配置され、ケースＣＳに収容されている。ケースＣＳは、金属製のケースＣＳ１と、周辺部材としての樹脂製の遮光壁ＣＳ２とを備えている。遮光壁ＣＳ２は、カメラ１と隣合い、ケースＣＳ１とともに突部ＰＰを形成している。遮光壁ＣＳ２は、カメラ１と導光体ＬＧ１と間に位置し筒状の形状を持っている。遮光壁ＣＳ２は、黒色樹脂など、光を吸収する樹脂で形成されている。光拡散シートＳＳ、プリズムシートＰＳ１、及びプリズムシートＰＳ２は、それぞれ、貫通孔ｈ１に重ねられた貫通孔を有している。突部ＰＰは、貫通孔ｈ１の内側に位置している。

液晶表示パネルＰＮＬは、偏光板ＰＬ１及び偏光板ＰＬ２をさらに有している。液晶表示パネルＰＮＬ及びカバー部材としてのカバーガラスＣＧは、方向Ｚに配置され、方向Ｚに進行する光に対して、光学的なスイッチ機能を備えた液晶素子ＬＣＤを構成している。液晶素子ＬＣＤは、粘着テープＴＰ１により照明装置ＩＬに張り付けられている。粘着テープＴＰ１は、突部ＰＰ、プリズムシートＰＳ２、及び偏光板ＰＬ１に粘着されている。

液晶表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、Ｘ－Ｙ平面に平行な面である。

液晶表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡの外側の非表示領域ＮＤＡと、表示領域ＤＡに囲まれ円形の形状を持つ入射光制御領域ＰＣＡと、を備えている。液晶表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、シール材ＳＥと、を備えている。シール材ＳＥは、非表示領域ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接合している。液晶層ＬＣは、表示領域ＤＡ及び入射光制御領域ＰＣＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持されている。液晶層ＬＣは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、及びシール材ＳＥで囲まれた空間に形成されている。

照明装置ＩＬから照射された光の透過量を液晶表示パネルＰＮＬで制御することで、表示領域ＤＡには画像が表示される。電子機器１００の使用者はカバーガラスＣＧの方向Ｚ側（図中上側）に位置し、液晶表示パネルＰＮＬからの出射光を画像として観ることになる。
対して、入射光制御領域ＰＣＡにおいても液晶表示パネルＰＮＬによって光の透過量が制御されるが、光はカバーガラスＣＧの方向Ｚ側から液晶表示パネルＰＮＬを経てカメラ１に入射する。

本明細書では、照明装置ＩＬから液晶表示パネルＰＮＬを経てカバーガラスＣＧ側に向かう光を出射光と呼び、カバーガラスＣＧ側から液晶表示パネルＰＮＬを経てカメラ１に向かう光を入射光と呼ぶ。

ここで、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の主要部について説明する。
第１基板ＳＵＢ１は、絶縁基板１０と、配向膜ＡＬ１と、を備えている。第２基板ＳＵＢ２は、絶縁基板２０と、カラーフィルタＣＦと、遮光層ＢＭと、透明層ＯＣと、配向膜ＡＬ２と、を備えている。

絶縁基板１０及び絶縁基板２０は、ガラス基板や可撓性の樹脂基板などの透明基板である。配向膜ＡＬ１，ＡＬ２は、液晶層ＬＣに接している。
カラーフィルタＣＦ、遮光層ＢＭ、及び透明層ＯＣは、絶縁基板２０と液晶層ＬＣとの間に位置している。なお、図示した例では、カラーフィルタＣＦは、第２基板ＳＵＢ２に設けられているが、第１基板ＳＵＢ１に設けられてもよい。カラーフィルタＣＦは、表示領域ＤＡに位置している。

入射光制御領域ＰＣＡは、少なくとも、最外周に位置し円環の形状を持つ第１遮光領域ＬＳＡ１と、第１遮光領域ＬＳＡ１で囲まれ第１遮光領域ＬＳＡ１に接した第１入射光調整領域ＴＡ１と、を有している。

遮光層ＢＭは、表示領域ＤＡに位置し画素を区画する遮光部と、非表示領域ＮＤＡに位置した枠状の遮光部ＢＭＢと、を含んでいる。入射光制御領域ＰＣＡにおいて、遮光層ＢＭは、少なくとも、第１遮光領域ＬＳＡ１に位置し円環の形状を持つ第１遮光部ＢＭ１と、第１入射光調整領域ＴＡ１に位置した第１開口ＯＰ１と、を含んでいる。
表示領域ＤＡと非表示領域ＮＤＡとの境界は、例えば、遮光部ＢＭＢの内端（表示領域ＤＡ側の端部）によって規定されている。シール材ＳＥは、遮光部ＢＭＢに重なっている。

透明層ＯＣは、表示領域ＤＡにおいてはカラーフィルタＣＦに接し、非表示領域ＮＤＡにおいては遮光部ＢＭＢに接し、第１遮光領域ＬＳＡ１においては第１遮光部ＢＭ１に接し、第１入射光調整領域ＴＡ１においては絶縁基板２０に接している。配向膜ＡＬ１及び配向膜ＡＬ２は、表示領域ＤＡ、入射光制御領域ＰＣＡ、及び非表示領域ＮＤＡにわたって設けられている。

カラーフィルタＣＦの詳細については、ここでは省略するが、カラーフィルタＣＦは、例えば、赤画素に配置される赤色の着色層、緑画素に配置される緑色の着色層、及び青画素に配置される青色の着色層を備えている。また、カラーフィルタＣＦは、白画素に配置される透明樹脂層を備えている場合もある。透明層ＯＣは、カラーフィルタＣＦ及び遮光層ＢＭを覆っている。透明層ＯＣは、例えば、透明な有機絶縁層である。

カメラ１は、ケースＣＳの貫通孔ｈ２の内部に位置している。カメラ１は、方向Ｚにおいて、カバーガラスＣＧ及び液晶表示パネルＰＮＬに重なっている。なお、液晶表示パネルＰＮＬは、入射光制御領域ＰＣＡにて、偏光板ＰＬ１及び偏光板ＰＬ２以外の光学シートをさらに備えてもよい。上記光学シートとしては、位相差板、光散乱層、光反射防止層などが挙げられる。液晶表示パネルＰＮＬ、カメラ１ａなどを有する電子機器１００において、電子機器１００の使用者からみて、カメラ１ａは、液晶表示パネルＰＮＬの奥側に設けられている。

カメラ１ａは、例えば、少なくとも一つのレンズを含む光学系２と、撮像素子（イメージセンサ）３と、ケース４と、を備えている。撮像素子３は、液晶表示パネルＰＮＬ側を向いた撮像面３ａを含んでいる。光学系２は、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡに対向している。光学系２は、撮像面３ａと液晶表示パネルＰＮＬとの間に位置し、液晶表示パネルＰＮＬ側を向いた入光面２ａを含んでいる。入光面２ａは、入射光制御領域ＰＣＡに重なっている。光学系２は、液晶表示パネルＰＮＬに隙間を空けて位置している。ケース４は、光学系２及び撮像素子３を収容している。

ケース４の上部には第１光源としての光源ＥＭ２と、第２光源としての光源ＥＭ３と、が配置されている。光源ＥＭ２は、液晶表示パネルＰＮＬ側に赤外光を出射するように構成されている。光源ＥＭ３は、液晶表示パネルＰＮＬ側に可視光を出射するように構成されている。光源ＥＭ２，ＥＭ３はカメラ１ａで撮影する被写体を照明する目的で設けられている。

カメラ１ａは、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡを透過した光の情報を取得する。カメラ１ａの撮像素子３は、カバーガラスＣＧ、液晶表示パネルＰＮＬ、及び光学系２を介して受光する。撮像素子３は、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡ、光学系２等を透過した光を画像データに変換するように構成されている。例えば、カメラ１ａは、カバーガラスＣＧ及び液晶表示パネルＰＮＬを透過した可視光（例えば、４００ｎｍ乃至７００ｎｍの波長範囲の光）を受光する。また、可視光と同時に赤外光（例えば、８００ｎｍ乃至１５００ｎｍの波長範囲の光）を受光することも可能である。

なお、カメラ１ｂは、光源ＥＭ３を有していない点でカメラ１ａと相違している。カメラ１ｂは、貫通孔ｈ３（図１）を通り、光反射シートＲＳと対向している。カメラ１ｂは、カバーガラスＣＧ、液晶表示パネルＰＮＬ、プリズムシートＰＳ２、プリズムシートＰＳ１、光拡散シートＳＳ、導光体ＬＧ１、光反射シートＲＳ、及び光学系２を介して赤外光を受光することができる。光反射シートＲＳは、ＩＲセンサに重なった位置で光反射シートに孔が開いている。但し、光反射シートがＩＲ透過できる程度の薄膜である場合は、光反射シートに孔が開いていなくともよく、光反射シートを透過した赤外光をＩＲセンサで受光してもよい。その場合、画像の視認性への悪影響を低減することができる。また、カメラ１ｂを、カメラ１ａ同様に、導光体ＬＧ１の貫通孔ｈ１及び底板ＢＰの貫通孔ｈ２に収納することもできる。

偏光板ＰＬ１は、絶縁基板１０に接着されている。偏光板ＰＬ２は、絶縁基板２０に接着されている。カバーガラスＣＧは、透明接着層ＡＤによって偏光板ＰＬ２に張り付けられている。

また、液晶層ＬＣが外部からの電界等の影響を受けないようにするため、偏光板ＰＬ２と絶縁基板２０との間に透明導電層を設ける場合がある。上記透明導電層は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）等の透明な導電材料で形成されている。

また、偏光板ＰＬ１または偏光板ＰＬ２に、超複屈折フィルムを含めることも可能である。超複屈折フィルムは、直線偏光が入射したときに透過光を非偏光化（自然光化）することが知られており、被写体に偏光を発するものが含まれていても違和感なく撮影が可能となる。例えば、カメラ１ａの被写体に電子機器１００等が映り込んだ場合に、電子機器１００からは直線偏光が出射されているので、偏光板ＰＬ１及び偏光板ＰＬ２と、被写体となっている電子機器１００の偏光板との角度との関係で、カメラ１ａに入射する被写体の電子機器１００の明るさが変化し、撮影時に違和感を生ずるおそれがある。しかしながら、偏光板ＰＬ１及び偏光板ＰＬ２に超複屈折フィルムを備えることで、違和感を生じさせる明るさの変化を抑えることが可能である。

超複屈折性を示すフィルムとしては、例えば東洋紡（株）のコスモシャイン（登録商標）などが好適に用いられる。ここで超複屈折性とは、可視域、例えば５００ｎｍの光に対する面内方向のリタデーションが８００ｎｍ以上のものを言う。

液晶表示パネルＰＮＬは、画像を表示する側の第１面Ｓ１と、第１面Ｓ１とは反対側の第２面Ｓ２と、を有している。本実施形態において、偏光板ＰＬ２は第１面Ｓ１を有し、偏光板ＰＬ１は第２面Ｓ２を有している。
光源ＥＭ２，ＥＭ３は、液晶表示パネルＰＮＬの第２面Ｓ２側に位置している。
表示領域ＤＡ、及び入射光制御領域ＰＣＡは、それぞれ第１基板ＳＵＢ１、第２基板ＳＵＢ２、及び液晶層ＬＣに重なった領域である。

図３は、図２に示した液晶表示パネルＰＮＬ及び複数のカメラ１ａ，１ｂの配置等を示す平面図であり、一画素ＰＸの等価回路を併せて示す図である。図３において、液晶層ＬＣ及びシール材ＳＥを、異なる斜線を付して示している。
図３に示すように、表示領域ＤＡは、実質的に四角形の領域であるが、４つの角が丸みを有していてもよく、四角形以外の多角形や円形であってもよい。表示領域ＤＡは、シール材ＳＥで囲まれている。

液晶表示パネルＰＮＬは、方向Ｘに沿って延出した一対の短辺Ｅ１１及びＥ１２と、方向Ｙに沿って延出した一対の長辺Ｅ１３及びＥ１４と、を有している。液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、方向Ｘ及び方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。表示領域ＤＡにおける各画素ＰＸは、同一の回路構成を有している。図３において拡大して示すように、各画素ＰＸは、画素スイッチング素子ＳＷｐ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。

画素スイッチング素子ＳＷｐは、例えば薄膜トランジスタ（ＴＦＴ）によって構成されている。画素スイッチング素子ＳＷｐは、複数の走査線Ｇのうち対応する一の走査線Ｇに電気的に接続されたゲート電極と、複数の信号線Ｓのうち対応する一の信号線Ｓに電気的に接続されたソース電極と、画素電極ＰＥに電気的に接続されたドレイン電極と、を有している。走査線Ｇには、画素スイッチング素子ＳＷｐを制御するための制御信号が与えられる。信号線Ｓには、制御信号とは異なる信号として、映像信号などの画像信号が与えられる。共通電極ＣＥには、コモン電圧が与えられる。液晶層ＬＣは、画素電極ＰＥと共通電極ＣＥとの間に生じる電圧（電界）によって駆動される。容量Ｃｐは、例えば、共通電極ＣＥと同電位の電極と、画素電極ＰＥと同電位の電極と、の間に形成される。

電子機器１００は、配線基板５及びＩＣチップ６をさらに備えている。
配線基板５は、第１基板ＳＵＢ１の延出部Ｅｘに実装され、延出部Ｅｘに連結されている。ＩＣチップ６は、配線基板５に実装され、配線基板５に電気的に接続されている。なお、ＩＣチップ６は、延出部Ｅｘに実装され、延出部Ｅｘに電気的に接続されてもよい。ＩＣチップ６は、例えば、画像表示に必要な信号を出力するディスプレイドライバなどを内蔵している。配線基板５は、折り曲げ可能なフレキシブルプリント回路基板であってもよい。

図３において、電子機器１００は表示領域ＤＡ内にカメラ１を３台備えている。その中で、図中、上部中央のカメラ１ａに重ねて入射光制御領域ＰＣＡが形成されている。なお、入射光制御領域ＰＣＡは、表示領域ＤＡに接した外周を含んでいる。その他のカメラ１ｂには通常の画素ＰＸが重なっており、カメラ１ｂと重なる画素ＰＸでは通常の表示が行われる。

偏光板ＰＬ１と偏光板ＰＬ２とは、赤外光の波長領域での透過率が高く、赤外光を透過するため、画素ＰＸとカメラ１ａ，１ｂが重なっていても、カメラ１ａ，１ｂでは赤外光を受光することが可能である。カメラ１ｂと重なる画素ＰＸで通常の表示を行うことにより、使用者はカメラ１ｂの位置を意識することなく電子機器１００を使用することが可能となる。また、表示領域ＤＡの面積が減少しないため多数のカメラ１ｂの配置が可能となる。また、多数のカメラ１ｂが配置されていることを使用者に意識させることもない。特に、電子機器１００を現金自動預け入れ払い出し機（ＡＴＭ）等で使用する場合には、カメラ１ｂを黒表示に固定された部分に配置することで、より使用者にカメラ１ｂの存在を認識させ難くすることが可能である。

符号３００はインジケータで、使用者にカメラ１ａ，１ｂの状態を直観的に通知することが可能である。例えば、指紋認証の場合などに指の最適な位置をインジケータ３００で使用者に通知可能である。また、矢印４００は、あえてカメラ１ｂの位置を使用者に通知する場合に表示する印（マーク）である。表示する図形は矢印４００だけではなく、カメラ１ｂの周辺を円形に囲むなど、適切な形状を選ぶことが可能である。

図４は、液晶表示パネルＰＮＬにおける画素ＰＸの配列を示す平面図である。
図４に示すように、各々の主画素ＭＰＸは、複数の画素ＰＸで構成されている。複数の主画素ＭＰＸは、２種類の主画素ＭＰＸａ，ＭＰＸｂに分類される。方向Ｙに隣合う２個の主画素ＭＰＸａ，ＭＰＸｂは、単位画素ＵＰＸを構成している。主画素ＭＰＸａ，ＭＰＸｂは、それぞれカラー画像を表示するための最小単位に相当する。主画素ＭＰＸａは、画素ＰＸ１ａ、画素ＰＸ２ａ、及び画素ＰＸ３ａを含んでいる。主画素ＭＰＸｂは、画素ＰＸ１ｂ、画素ＰＸ２ｂ、及び画素ＰＸ３ｂを含んでいる。また、上記の画素ＰＸの形状は、図示したような略平行四辺形である。

主画素ＭＰＸａ及び主画素ＭＰＸｂは、それぞれ方向Ｘに並んだ複数色の画素ＰＸを含んでいる。画素ＰＸ１ａ及び画素ＰＸ１ｂは、第１色の画素であり、第１色の着色層ＣＦ１を備えている。画素ＰＸ２ａ及び画素ＰＸ２ｂは、第１色とは異なる第２色の画素であり、第２色の着色層ＣＦ２を備えている。画素ＰＸ３ａ及び画素ＰＸ３ｂは、第１色及び第２色とは異なる第３色の画素であり、第３色の着色層ＣＦ３を備えている。

主画素ＭＰＸａ及び主画素ＭＰＸｂは、それぞれ方向Ｘに繰り返し配置されている。方向Ｘに並ぶ主画素ＭＰＸａの行と、方向Ｘに並ぶ主画素ＭＰＸｂの行は、方向Ｙに交互に繰り返し配置されている。主画素ＭＰＸａの各々の画素ＰＸは第１延在方向ｄ１に延在し、主画素ＭＰＸｂの各々の画素ＰＸは第２延在方向ｄ２に延在している。なお、第１延在方向ｄ１は、方向Ｘ及び方向Ｙと異なる方向である。第２延在方向ｄ２は、方向Ｘ、方向Ｙ、及び第１延在方向ｄ１と異なる方向である。図５に示した例において、第１延在方向ｄ１は右斜め下方向であり、第２延在方向ｄ２は左斜め下方向である。

画素ＰＸの形状が図示したような略平行四辺形の場合、ダイレクタの回転方向が互いに異なる複数のドメインを単位画素ＵＰＸに設定することができる。すなわち、２個の主画素ＭＰＸａ，ＭＰＸｂを組み合わせることにより、各色の画素に関しても多くのドメインを形成することが可能となり、視野角特性に関して補償することができる。このため、視野角特性に注目すると、主画素ＭＰＸａ及び主画素ＭＰＸｂの組み合わせた１個の単位画素ＵＰＸが、カラー画像を表示するための最小単位に相当する。

図５は、液晶表示パネルＰＮＬの１個の単位画素ＵＰＸを示す平面図であり、走査線Ｇ、信号線Ｓ、画素電極ＰＥ、及び遮光部ＢＭＡを示す図である。なお、図５では、説明に必要な構成のみを図示しており、画素スイッチング素子ＳＷｐ、共通電極ＣＥ、カラーフィルタＣＦなどの図示を省略している。

図５に示すように、複数の画素ＰＸは、横電界を利用する表示モードの一つであるＦＦＳ（Fringe Field Switching）モードに対応した構成を有している。走査線Ｇ及び信号線Ｓは、上記の第１基板ＳＵＢ１に配置される一方で、遮光部ＢＭＡ（遮光層ＢＭ）は、上記の第２基板ＳＵＢ２に配置される。走査線Ｇ及び信号線Ｓは、互いに交差して表示領域（ＤＡ）を延在している。複数の走査線Ｇは、方向Ｘに延出し、方向Ｙに並べられている。複数の信号線Ｓは、方向Ｙに延出し、方向Ｘに並べられている。なお、遮光部ＢＭＡは、表示領域ＤＡに位置し画素ＰＸを区画する格子状の遮光部であり、図中に二点鎖線で示されている。

遮光部ＢＭＡは、少なくとも上述した照明装置（ＩＬ）から照射される光を遮蔽する機能を有している。遮光部ＢＭＡは、黒色の樹脂などの光吸収率の高い材料で形成されている。遮光部ＢＭＡは格子状に形成されている。遮光部ＢＭＡは、方向Ｘに延在した複数の遮光部ＢＭＡ１と、第１延在方向ｄ１及び第２延在方向ｄ２に沿って屈曲しつつ延在した複数の遮光部ＢＭＡ２と、が一体となって形成されている。

各々の走査線Ｇは、方向Ｘに延在している。各々の走査線Ｇは、対応する遮光部ＢＭＡ１と対向し、対応する遮光部ＢＭＡ１に沿って延在している。遮光部ＢＭＡ１は、走査線Ｇ、画素電極ＰＥの端部などと対向している。各々の信号線Ｓは、方向Ｙ、第１延在方向ｄ１、及び第２延在方向ｄ２に沿って屈曲しつつ延在している。各々の信号線Ｓは、対応する遮光部ＢＭＡ２と対向し、対応する遮光部ＢＭＡ２に沿って延在している。

遮光層ＢＭは、複数の開口領域ＡＰを有している。開口領域ＡＰは、遮光部ＢＭＡ１及び遮光部ＢＭＡ２によって区画されている。主画素ＭＰＸａの開口領域ＡＰは、第１延在方向ｄ１に延在している。主画素ＭＰＸｂの開口領域ＡＰは、第２延在方向ｄ２に延在している。

主画素ＭＰＸａの画素電極ＰＥは、開口領域ＡＰに位置した複数の線状画素電極ＰＡを含んでいる。複数の線状画素電極ＰＡは、第１延在方向ｄ１に直線状に延在し、第１延在方向ｄ１に直交する直交方向ｄｃ１に間隔を置いて並べられている。主画素ＭＰＸｂの画素電極ＰＥは、開口領域ＡＰに位置した複数の線状画素電極ＰＢを含んでいる。複数の線状画素電極ＰＢは、第２延在方向ｄ２に直線状に延在し、第２延在方向ｄ２に直交する直交方向ｄｃ２に間隔を置いて並べられている。

表示領域ＤＡにおいて、上述した配向膜ＡＬ１，ＡＬ２は方向Ｙに平行な配向軸ＡＡを有している。配向膜ＡＬ１の配向方向ＡＤ１は方向Ｙと平行であり、配向膜ＡＬ２の配向方向ＡＤ２は配向方向ＡＤ１と平行である。
上述した液晶層（ＬＣ）への電圧印加時において、主画素ＭＰＸａの開口領域ＡＰにおける液晶分子の回転状態（配向状態）と、主画素ＭＰＸｂの開口領域ＡＰにおける液晶分子の回転状態（配向状態）とは、互いに異なっている。そのため、視野角特性を補償することが可能である。

上述したように、図４及び図５において、１個の単位画素ＵＰＸで視野角特性に関して補償する構成について説明した。しかしながら、本実施形態と異なり、１個の主画素ＭＰＸで視野角特性に関して補償するものであってもよい。図６は、本実施形態と異なる主画素ＭＰＸを示す平面図であり、走査線Ｇ、信号線Ｓ、画素電極ＰＥ、及び遮光部ＢＭＡを示す図である。

図６に示すように、各々の開口領域ＡＰは、第２延在方向ｄ２に延在し、途中で屈曲して第１延在方向ｄ１に延在している。各々の開口領域ＡＰは、＜の記号の形状を有し、第１開口領域ＡＰ１と、第２開口領域ＡＰ２と、を有している。第１開口領域ＡＰ１は第１延在方向ｄ１に延在し、第２開口領域ＡＰ２は第２延在方向ｄ２に延在している。

画素電極ＰＥは、第２延在方向ｄ２に延在し、途中で屈曲して第１延在方向ｄ１に延在している。画素電極ＰＥは、複数の線状画素電極ＰＡ及び複数の線状画素電極ＰＢを備えている。複数の線状画素電極ＰＡは、第１開口領域ＡＰ１に位置し、第１延在方向ｄ１に直線状に延在し、直交方向ｄｃ１に間隔を置いて並べられている。複数の線状画素電極ＰＢは、第２開口領域ＡＰ２に位置し、第２延在方向ｄ２に直線状に延在し、直交方向ｄｃ２に間隔を置いて並べられている。連続する一の線状画素電極ＰＡと一の線状画素電極ＰＢとは、＜の記号の形状を有している。

画素ＰＸ１が左側に位置し、画素ＰＸ３が右側に位置する平面視において、連続する一の線状画素電極ＰＡと一の線状画素電極ＰＢとが＞の記号の形状を有し、かつ、開口領域ＡＰが＞の記号の形状を有してもよい。

上述した液晶層（ＬＣ）への電圧印加時において、第１開口領域ＡＰ１における液晶分子の回転状態と、第２開口領域ＡＰ２における液晶分子の回転状態とは、互いに異なっている。各々の開口領域ＡＰは、ダイレクタの回転方向が互いに異なる４種類のドメインを有している。そのため、液晶表示パネルＰＮＬは良好な視野角特性を得ることができる。

なお、本第１の実施形態において、画素電極ＰＥは表示電極として機能し、線状画素電極ＰＡ及び線状画素電極ＰＢは線状表示電極として機能している。

図７は、図５に示した画素ＰＸ１、ＰＸ２を含む液晶表示パネルＰＮＬを示す断面図である。液晶表示パネルＰＮＬは、横電界を利用する表示モードの一つであるＦＦＳ（Fringe Field Switching）モードに対応した構成を有している。
図７に示すように、第１基板ＳＵＢ１は、絶縁基板１０と配向膜ＡＬ１との間に、絶縁層１１、信号線Ｓ、絶縁層１２、共通電極ＣＥ、金属層ＭＬ、絶縁層１３、画素電極ＰＥなどを備えている。また、第１基板ＳＵＢ１の外側には、偏光板ＰＬ１が形成されている。

絶縁層１１は、絶縁基板１０の上に設けられている。なお、詳述しないが、絶縁基板１０と絶縁層１１との間には、上述した走査線（Ｇ）、画素スイッチング素子ＳＷｐのゲート電極及び半導体層、他の絶縁層などが配置されている。信号線Ｓは、絶縁層１１の上に形成されている。絶縁層１２は、絶縁層１１及び信号線Ｓの上に設けられている。

共通電極ＣＥは、絶縁層１２の上に設けられている。金属層ＭＬは、共通電極ＣＥの上に設けられ、共通電極ＣＥに接している。金属層ＭＬは、信号線Ｓの直上に位置している。なお、図示した例で、第１基板ＳＵＢ１は金属層ＭＬを備えているが、金属層ＭＬは省略されてもよい。絶縁層１３は、共通電極ＣＥ及び金属層ＭＬの上に設けられている。

画素電極ＰＥは、絶縁層１３の上に形成されている。各画素電極ＰＥは、隣合う信号線Ｓの間にそれぞれ位置し、共通電極ＣＥと対向している。また、各画素電極ＰＥは、共通電極ＣＥ（開口領域ＡＰ）と対向する位置にスリットを有している。共通電極ＣＥ及び画素電極ＰＥは、ＩＴＯ、ＩＺＯなどの透明な導電材料によって形成されている。絶縁層１３は、画素電極ＰＥと共通電極ＣＥとで挟まれている。配向膜ＡＬ１は、絶縁層１３及び画素電極ＰＥの上に設けられ、画素電極ＰＥなどを覆っている。

一方、第２基板ＳＵＢ２は、絶縁基板２０の第１基板ＳＵＢ１に対向する側に、遮光部ＢＭＡ２を含む遮光層ＢＭ、着色層ＣＦ１，ＣＦ２，ＣＦ３を含むカラーフィルタＣＦ、透明層ＯＣ、配向膜ＡＬ２などを備えている。遮光部ＢＭＡ２は、絶縁基板２０の内面に形成されている。遮光部ＢＭＡ２は、信号線Ｓ及び金属層ＭＬの直上に位置している。着色層ＣＦ１，ＣＦ２は、それぞれ絶縁基板２０の内面に形成され、それらの一部が遮光部ＢＭＡ２に重なっている。透明層ＯＣは、カラーフィルタＣＦを覆っている。配向膜ＡＬ２は、透明層ＯＣを覆っている。また、第２基板ＳＵＢ２の外側には偏光板ＰＬ２が形成されている。

なお、液晶表示パネルＰＮＬは、表示領域ＤＡにおいて、遮光部ＢＭＡ２及び遮光部ＢＭＡ１（図６）無しに構成されてもよい。その場合、表示領域ＤＡにおいて、金属層ＭＬを格子状に形成し、遮光部ＢＭＡ１，ＢＭＡ２の替わりに、金属層ＭＬに遮光機能を持たせてもよい。

液晶層ＬＣは、表示領域ＤＡに位置した表示液晶層ＬＣＩを有している。例えば、偏光板ＰＬ１と偏光板ＰＬ２の透過軸が直交しており、画素ＰＸ１において、画素電極ＰＥと共通電極ＣＥとの間に電圧（電界）が生じておらず、表示液晶層ＬＣＩに電圧が印加されていないオフ状態では、表示液晶層ＬＣＩに含まれる液晶分子は、配向膜ＡＬ１及び配向膜ＡＬ２の間で偏光板ＰＬ１の透過軸方向に初期配向している。従って、液晶層ＬＣにおいて位相差が生じず、偏光板ＰＬ１と偏光板ＰＬ２の透過軸が直交しているために、画素ＰＸ１は最小透過率となり、黒を表示する。つまり、画素ＰＸ１において、液晶表示パネルＰＮＬは、遮光機能を発揮する。

一方、画素ＰＸ１ａにおいて、画素電極ＰＥと共通電極ＣＥとの間に生じる電圧（電界）が表示液晶層ＬＣＩに印加されたオン状態では、液晶分子は初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。従って、液晶層ＬＣにおいて位相差が生じ、画素ＰＸ１において、液晶表示パネルＰＮＬは、透光機能を発揮する。このため、オン状態の画素ＰＸ１は、着色層ＣＦ１に応じた色を呈する。

液晶表示パネルＰＮＬの方式は、オフ状態で黒を表示する、いわゆるノーマリーブラック方式であるが、オン状態で黒を表示する（オフ状態で白を表示する）、いわゆるノーマリーホワイト方式であってもよい。

画素電極ＰＥ及び共通電極ＣＥのうち表示液晶層ＬＣＩ（液晶層ＬＣ）に近接した方の電極は画素電極ＰＥであり、画素電極ＰＥは上述したように表示電極として機能している。但し、画素電極ＰＥ及び共通電極ＣＥのうち表示液晶層ＬＣＩ（液晶層ＬＣ）に近接した方の電極は共通電極ＣＥであってもよい。その場合、共通電極ＣＥは、開口領域ＡＰに位置したスリットを有し、上述したように表示電極として機能し、画素電極ＰＥの替わりに線状表示電極を有している。

図８は、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡにおける遮光層ＢＭを示す平面図である。図中、遮光層ＢＭにはドットパターンを付している。図８に示すように、入射光制御領域ＰＣＡは、中心に第２入射光調整領域ＴＡ２を備えており、外側から中心に向けて、第１遮光領域ＬＳＡ１と、第１入射光調整領域ＴＡ１と、第３遮光領域ＬＳＡ３と、第３入射光調整領域ＴＡ３と、第２遮光領域ＬＳＡ２と、第２入射光調整領域ＴＡ２と、を備えている。

第１遮光領域ＬＳＡ１は、入射光制御領域ＰＣＡの最外周に位置し、円環の形状を持っている。第１遮光領域ＬＳＡ１は、表示領域ＤＡに接した外周を有している。第１入射光調整領域ＴＡ１は、第１遮光領域ＬＳＡ１で囲まれ、第１遮光領域ＬＳＡ１に接する外周を有し、円環の形状を持っている。第２入射光調整領域ＴＡ２は、入射光制御領域ＰＣＡの中心に位置し、第２遮光領域ＬＳＡ２に接する外周を有し、円形の形状を持っている。

第２遮光領域ＬＳＡ２は、第２入射光調整領域ＴＡ２に接する内周を有し、第２入射光調整領域ＴＡ２を囲み、円環の形状を持っている。第３遮光領域ＬＳＡ３は、第１入射光調整領域ＴＡ１で囲まれ、第１入射光調整領域ＴＡ１に接する外周を有し、円環の形状を持っている。第３入射光調整領域ＴＡ３は、第３遮光領域ＬＳＡ３で囲まれ、第３遮光領域ＬＳＡ３に接する外周及び第２遮光領域ＬＳＡ２に接する内周を有し、円環の形状を持っている。

第１遮光領域ＬＳＡ１、第２遮光領域ＬＳＡ２、及び第３遮光領域ＬＳＡ３を、環状遮光領域と称することができる。第１入射光調整領域ＴＡ１及び第３入射光調整領域ＴＡ３を、環状入射光調整領域と称することができる。第２入射光調整領域ＴＡ２を、円形入射光調整領域と称することができる。第１入射光調整領域ＴＡ１、第２入射光調整領域ＴＡ２、及び第３入射光調整領域ＴＡ３は、それぞれ光の透過量を調整可能な領域である。

入射光制御領域ＰＣＡにおいて、遮光層ＢＭは、第１遮光部ＢＭ１と、第１開口ＯＰ１と、第２遮光部ＢＭ２と、第２開口ＯＰ２と、第３遮光部ＢＭ３と、第３開口ＯＰ３と、を備えている。第１遮光部ＢＭ１は、第１遮光領域ＬＳＡ１に位置し、円環の形状を持っている。第２遮光部ＢＭ２は、第２遮光領域ＬＳＡ２に位置し、円環の形状を持っている。第３遮光部ＢＭ３は、第３遮光領域ＬＳＡ３に位置し、円環の形状を持っている。
第１遮光部ＢＭ１、第２遮光部ＢＭ２、及び第３遮光部ＢＭ３の各々の遮光部を、環状遮光部と称することができる。第１開口ＯＰ１及び第３開口ＯＰ３は、円環の形状を持ち、第２開口ＯＰ２は、円形の形状を持っている。

なお、第１遮光部ＢＭ１、第２遮光部ＢＭ２、及び第３遮光部ＢＭ３は、表示領域ＤＡに形成される遮光層ＢＭと、同じ層に、同じ工程で、及び同じ材料で形成することが可能である。

第１遮光部ＢＭ１の外周円、第１入射光調整領域ＴＡ１の外周円、第２遮光部ＢＭ２の外周円、第２入射光調整領域ＴＡ２、第３遮光部ＢＭ３の外周円、及び第３入射光調整領域ＴＡ３の外周円は、同心円である。

液晶表示パネルＰＮＬは、第３遮光領域ＬＳＡ３、第３遮光部ＢＭ３、及び第３入射光調整領域ＴＡ３無しに構成されてもよい。その場合、第１入射光調整領域ＴＡ１の内周が第２遮光領域ＬＳＡ２に接していればよい。

図９は、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡの電極構造を示しており、複数の制御電極構造ＲＥを示す平面図である。図９及び図８に示すように、液晶表示パネルＰＮＬは、第１制御電極構造ＲＥ１、第２制御電極構造ＲＥ２、第３制御電極構造ＲＥ３、第４制御電極構造ＲＥ４、第５制御電極構造ＲＥ５、及び第６制御電極構造ＲＥ６を備えている。
なお、図９は入射光制御領域ＰＣＡにおいて、電極がＩＰＳ（In-Plane-Switching）モードに対応した構成を有していることを示す概略図である。

第１制御電極構造ＲＥ１は、第１給電配線ＣＬ１と、第１制御電極ＲＬ１と、を有している。
第１給電配線ＣＬ１は、第１遮光領域ＬＳＡ１に位置し、第１配線ＷＬ１を含んでいる。本実施形態において、第１配線ＷＬ１は、円環の形状を持っている。

複数の第１制御電極ＲＬ１は、第１遮光領域ＬＳＡ１及び第１入射光調整領域ＴＡ１に位置し、第１配線ＷＬ１に電気的に接続され、第１延在方向ｄ１に直線状に延在し、直交方向ｄｃ１に間隔を置いて並べられている。第１制御電極ＲＬ１は、第１配線ＷＬ１の内側に配置されている。
複数の第１制御電極ＲＬ１は、両端部で第１配線ＷＬ１と接続する第１制御電極ＲＬ１と、一方の端部で第１配線ＷＬ１と接続し、他方の端部は第１配線ＷＬ１と接続しない第１制御電極ＲＬ１と、を有している。

第２制御電極構造ＲＥ２は、第２給電配線ＣＬ２と、第２制御電極ＲＬ２と、を有している。第２給電配線ＣＬ２は、第２配線ＷＬ２を含んでいる。第２制御電極構造ＲＥ２は、第１制御電極構造ＲＥ１と同様の構造をしている。第２配線ＷＬ２は、第１配線ＷＬ１より内側に位置しているが、第１配線ＷＬ１より外側に位置してもよい。
複数の第１制御電極ＲＬ１と、複数の第２制御電極ＲＬ２とは、直交方向ｄｃ１に交互に並べられている。

第３制御電極構造ＲＥ３及び第４制御電極構造ＲＥ４は、第２遮光領域ＬＳＡ２及び第２入射光調整領域ＴＡ２に位置している。第３制御電極構造ＲＥ３及び第４制御電極構造ＲＥ４は、それぞれ第１延在方向ｄ１に平行な辺を有する半円の形状で示している。第３制御電極構造ＲＥ３の上記辺と、第４制御電極構造ＲＥ４の上記辺とは、直交方向ｄｃ１に間隔を置いて位置している。なお、第３制御電極構造ＲＥ３及び第４制御電極構造ＲＥ４の形状は、種々変形可能である。

第５制御電極構造ＲＥ５は、第５給電配線ＣＬ５と、第５制御電極ＲＬ５と、を有している。第５給電配線ＣＬ５は、第５配線ＷＬ５を含んでいる。第５給電配線ＣＬ５は、第３遮光領域ＬＳＡ３に位置し、円環の形状を持っている。

複数の第５制御電極ＲＬ５は、第３遮光領域ＬＳＡ３及び第３入射光調整領域ＴＡ３に位置し、第５配線ＷＬ５に電気的に接続され、第１延在方向ｄ１に直線状に延在し、直交方向ｄｃ１に間隔を置いて並べられている。第５配線ＷＬ５及び第５制御電極ＲＬ５は、一体に形成されている。第５制御電極ＲＬ５は、第５配線ＷＬ５の内側に配置されている。
複数の第５制御電極ＲＬ５は、両端部で第５配線ＷＬ５と接続する第５制御電極ＲＬ５と、一方の端部で第５配線ＷＬ５と接続し、他方の端部は第５配線ＷＬ５と接続しない第５制御電極ＲＬ５と、を有している。

第６制御電極構造ＲＥ６は、第６給電配線ＣＬ６と、第６制御電極ＲＬ６と、を有している。第６給電配線ＣＬ６は、第６配線ＷＬ６を含んでいる。第６制御電極構造ＲＥ６は、第５制御電極構造ＲＥ５と同様の構造をしている。第６配線ＷＬ６は、第５配線ＷＬ５より内側に位置しているが、第５配線ＷＬ５より外側に位置してもよい。
複数の第５制御電極ＲＬ５と、複数の第６制御電極ＲＬ６とは、直交方向ｄｃ１に交互に並べられている。
なお、第１給電配線ＣＬ１、第２給電配線ＣＬ２、第５給電配線ＣＬ５、及び第６給電配線ＣＬ６は、透明な導電層及び金属層の積層体で構成されてもよい。

図７を用いて説明したように、表示領域ＤＡの画素電極ＰＥと共通電極ＣＥは透明な導電材料（透明導電膜）で形成されており、画素ＰＸは異なる２層の透明導電膜を有している。第１配線ＷＬ１乃至第６配線ＷＬ６は、２層の透明導電膜の一方の透明導電膜で形成され、第１制御電極ＲＬ１乃至第６制御電極ＲＬ６は他方の透明導電膜で形成し、第１制御電極ＲＬ１乃至第６制御電極ＲＬ６を同層に形成することが可能である。なお、第１配線ＷＬ１乃至第６配線ＷＬ６は透明導電膜と金属膜の多層膜で形成することも可能である。

液晶表示パネルＰＮＬは、入射光制御領域ＰＣＡにおいて、横電界を利用する表示モードの一つであるＩＰＳモードに対応した構成を有している。上述した第１制御電極ＲＬ１乃至第６制御電極ＲＬ６は、それぞれ、前述したＦＦＳモードに対応した画素電極ＰＥの形状と異なる形状を有している。
第１制御電極ＲＬ１と第２制御電極ＲＬ２とに代表されるように、交互に配置された制御電極に電圧が供給され、電極間に生じた電位差により液晶分子が駆動される。

入射光制御領域ＰＣＡにおいて、上述した配向膜ＡＬ１，ＡＬ２は方向Ｙに平行な配向軸ＡＡを有している。すなわち、配向膜ＡＬ１，ＡＬ２の配向軸ＡＡは、表示領域ＤＡと入射光制御領域ＰＣＡとで平行である。入射光制御領域ＰＣＡにおいて、配向膜ＡＬ１の配向方向ＡＤ１は方向Ｙと平行であり、配向膜ＡＬ２の配向方向ＡＤ２は配向方向ＡＤ１と平行である。

液晶層ＬＣに電圧が印加されていない状態において、表示領域ＤＡの液晶分子の初期配向方向と、入射光制御領域ＰＣＡの液晶分子の初期配向方向とは、同一である。上記線状画素電極（線状表示電極）ＰＡと、制御電極ＲＬとは、平行に延在している。Ｘ－Ｙ平面において、第１延在方向ｄ１及び第２延在方向ｄ２は、それぞれ方向Ｙに対して１０°傾斜している。そのため、表示領域ＤＡと入射光制御領域ＰＣＡとで、液晶分子の回転方向を揃えることが可能である。なお、線状画素電極ＰＡで傾斜について説明した。但し、上述したことは、線状画素電極ＰＡで傾斜を共通電極のスリットの傾きに置き換えた場合でも同様である。

図１０は、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡを示す断面図である。図１０において、信号線Ｓ、走査線Ｇなどの図示を省略している。
図１０に示すように、絶縁層１３を挟んで形成される２つの導体のうち一方の導体は、画素電極ＰＥ及び共通電極ＣＥの一方の電極と同一層に設けられ、上記一方の電極と同一材料で形成されている。上記２つの導体のうち他方の導体は、画素電極ＰＥ及び共通電極ＣＥの他方の電極と同一層に設けられ、上記他方の電極と同一材料で形成されている。

図１０において、第２配線ＷＬ２、第２制御電極ＲＬ２、第４制御電極構造ＲＥ４、第６配線ＷＬ６、及び第６制御電極ＲＬ６は、絶縁層１２の上に設けられ、絶縁層１３で覆われている。第２配線ＷＬ２、第２制御電極ＲＬ２、第４制御電極構造ＲＥ４、第６配線ＷＬ６、及び第６制御電極ＲＬ６は、共通電極ＣＥと同一層に設けられ、共通電極ＣＥと同一の透明な導電材料で形成されている。

第１配線ＷＬ１、第１制御電極ＲＬ１、第３制御電極構造ＲＥ３、第５配線ＷＬ５、及び第５制御電極ＲＬ５は、絶縁層１３の上に設けられ、配向膜ＡＬ１で覆われている。第１制御電極ＲＬ１、第３制御電極構造ＲＥ３、第５配線ＷＬ５、及び第５制御電極ＲＬ５は、画素電極ＰＥと同一層に設けられ、画素電極ＰＥと同一の透明な導電材料で形成されている。

例えば、絶縁層１３は、第１制御電極ＲＬ１（第１制御電極構造ＲＥ１）と第２制御電極ＲＬ２（第２制御電極構造ＲＥ２）とで挟まれている。なお、第１制御電極ＲＬ１、第２制御電極ＲＬ２、第３制御電極構造ＲＥ３、第４制御電極構造ＲＥ４、第５制御電極ＲＬ５、及び第６制御電極ＲＬ６は、同層に形成されてもよい。

入射光制御領域ＰＣＡにおいて、配向膜ＡＬ１は、第１配線ＷＬ１、第１制御電極ＲＬ１、第２配線ＷＬ２、第２制御電極ＲＬ２、第３制御電極構造ＲＥ３、第４制御電極構造ＲＥ４、第５配線ＷＬ５、第５制御電極ＲＬ５、第６配線ＷＬ６、及び第６制御電極ＲＬ６を覆い、液晶層ＬＣに接している。

第２基板ＳＵＢ２において、カラーフィルタＣＦは入射光制御領域ＰＣＡに設けられていない。
液晶層ＬＣは、第１入射光調整領域ＴＡ１に位置した第１制御液晶層ＬＣ１と、第２入射光調整領域ＴＡ２に位置した第２制御液晶層ＬＣ２と、第３入射光調整領域ＴＡ３に位置した第３制御液晶層ＬＣ３と、を有している。

第１制御液晶層ＬＣ１には、第１制御電極ＲＬ１及び第２制御電極ＲＬ２によって生じる電圧が印加される。第２制御液晶層ＬＣ２には、第３制御電極構造ＲＥ３及び第４制御電極構造ＲＥ４によって生じる電圧が印加される。第３制御液晶層ＬＣ３には、第５制御電極ＲＬ５及び第６制御電極ＲＬ６によって生じる電圧が印加される。

ここで、複数の制御電極ＲＬのうち、第１制御液晶層ＬＣ１に電圧を印加するための第１制御電極構造ＲＥ１及び第２制御電極構造ＲＥ２の駆動に注目する。第１制御電極構造ＲＥ１に第１制御電圧が与えられ、第２制御電極構造ＲＥ２に第２制御電圧が与えられる。

第１制御電圧及び第２制御電圧の一方は、共通電極と同様の基準電圧に固定され、第１制御電圧及び第２制御電圧の他方は、基準電圧、基準電圧より正極性の第１出力電圧、及び基準電圧より負極性の第２出力電圧の間で切替えられてもよい。
又は、任意の期間に、第１制御電圧及び第２制御電圧の一方が第１出力電圧であり、第１制御電圧及び第２制御電圧の他方が第２出力電圧であってもよい。

上記のように第１制御電圧及び第２制御電圧を設定することで、例えば極性反転駆動に寄与することができる。なお、上述した第１制御電極構造ＲＥ１及び第２制御電極構造ＲＥ２の駆動は、第３制御電極構造ＲＥ３及び第４制御電極構造ＲＥ４の駆動や、第５制御電極構造ＲＥ５及び第６制御電極構造ＲＥ６の駆動にも同様に適用可能である。

次に、第１制御電極構造ＲＥ１乃至第６制御電極構造ＲＥ６を代表して第１制御電極構造ＲＥ１及び第２制御電極構造ＲＥ２を駆動するための回路構成について説明する。ここで説明する事項は、第３制御電極構造ＲＥ３及び第４制御電極構造ＲＥ４の組のための回路構成に適用したり、第５制御電極構造ＲＥ５及び第６制御電極構造ＲＥ６の組のための回路構成に適用したり、することが可能である。

まず、第１制御電極構造ＲＥ１及び第２制御電極構造ＲＥ２と、それらの周辺回路と、について説明する。図１１は、液晶表示パネルＰＮＬの複数の制御スイッチ群Ｗａ，Ｗｂ、複数のレベルシフト部ＳＩａ，ＳＩｂ、複数のチャージポンプＣＰ１，ＣＰ２、第１制御電極構造ＲＥ１、走査線Ｇ、信号線Ｓの等価回路を示す図であり、複数の画素ＰＸ、走査線駆動回路ＧＤ、及び信号線駆動回路ＳＤを併せて示す図である。

図１１に示すように、液晶表示パネルＰＮＬは、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤを備えている。走査線駆動回路ＧＤは、複数の走査線Ｇに接続されている。信号線駆動回路ＳＤは、複数の信号線Ｓに接続されている。なお、走査線駆動回路ＧＤ及び信号線駆動回路ＳＤの一部は、液晶表示パネルＰＮＬの外部に設けられてもよい。

液晶表示パネルＰＮＬは、複数の制御スイッチ群Ｗａ，Ｗｂ、複数のレベルシフト部ＳＩａ，ＳＩｂ、及び複数のチャージポンプＣＰ１，ＣＰ２をさらに備えている。制御スイッチ群Ｗａは、制御スイッチＷ１ａ及び制御スイッチＷ２ａを備えている。制御スイッチ群Ｗｂは、制御スイッチＷ１ｂ及び制御スイッチＷ２ｂを備えている。制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂは、それぞれ、複数の走査線Ｇと、複数の信号線Ｓのうち対応する一の信号線Ｓとに電気的に接続されている。

例えば、制御スイッチＷ１ａが電気的に接続された複数の走査線Ｇと、制御スイッチＷ２ａが電気的に接続された複数の走査線Ｇとは、同一である。制御スイッチＷ１ｂが電気的に接続された複数の走査線Ｇと、制御スイッチＷ２ｂが電気的に接続された複数の走査線Ｇとは、同一である。制御スイッチＷ１ａと制御スイッチＷ１ｂとは、異なる信号線にそれぞれ電気的に接続されている。制御スイッチＷ２ａと制御スイッチＷ２ｂとは、異なる信号線にそれぞれ電気的に接続されている。

制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂには、それぞれ、走査線Ｇを介して走査線駆動回路ＧＤから制御信号ＳＧが与えられ、信号線Ｓを介して信号線駆動回路ＳＤから第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓが与えられる。
制御信号ＳＧの電圧レベルは、ゲートハイ電圧ＶＧＨとゲートロウ電圧ＶＧＬとの間で切替えられている。本実施形態において、ＶＧＨ＝＋８Ｖであり、ＶＧＬ＝－８Ｖである。

信号線駆動回路ＳＤが出力する電圧レベルは、第１電源電圧ｖｄｄと第２電源電圧ｖｓｓとの間の範囲内である。例えば、第１電源電圧ｖｄｄのレベルは、基準電圧（ｇｎｄ）のレベル（グランドレベル）より正であり、第２電源電圧ｖｓｓのレベルは、基準電圧のレベルより負である。なお、信号線駆動回路ＳＤが通常の画素ＰＸのために出力する画像信号Ｖｓｉｇの電圧レベルは、第１電源電圧ｖｄｄと第２電源電圧ｖｓｓとの間の範囲内である。本実施形態において、ｖｄｄ＝＋５Ｖであり、ｖｓｓ＝－５Ｖである。

制御スイッチＷ１ａ及び制御スイッチＷ２ａは、レベルシフト部ＳＩａに電気的に接続されている。レベルシフト部ＳＩａは、レベルシフト回路ＬＳ１ａ及びレベルシフト回路ＬＳ２ａを有している。本実施形態において、制御スイッチＷ１ａはレベルシフト回路ＬＳ１ａに電気的に接続され、制御スイッチＷ２ａはレベルシフト回路ＬＳ２ａに電気的に接続されている。制御スイッチＷ１ａから出力される信号がレベルシフト回路ＬＳ１ａに入力され、制御スイッチＷ２ａから出力される信号がレベルシフト回路ＬＳ２ａに入力される。

レベルシフト部ＳＩａは、チャージポンプＣＰ１に電気的に接続されている。本実施形態において、レベルシフト回路ＬＳ１ａ及びレベルシフト回路ＬＳ２ａは、それぞれチャージポンプＣＰ１に電気的に接続されている。レベルシフト回路ＬＳ１ａから出力される信号及びレベルシフト回路ＬＳ２ａから出力される信号は、それぞれチャージポンプＣＰ１に入力される。チャージポンプＣＰ１は、レベルシフト部ＳＩａから与えられる信号に基づいて第１出力電圧ｇｖｄｄを生成する。第１出力電圧ｇｖｄｄの絶対値は、第１電源電圧ｖｄｄの絶対値より大きい。本実施形態において、第１出力電圧ｇｖｄｄは＋１０Ｖである。第１出力電圧ｇｖｄｄは、オン状態のスイッチＳＳＷ１を介して第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）に入力されたり、レベルシフト部ＳＩａ，ＳＩｂに入力されたりする。チャージポンプＣＰ１は、例えば、負荷部である第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）に接続されている。

制御スイッチＷ１ｂ及び制御スイッチＷ２ｂは、レベルシフト部ＳＩｂに電気的に接続されている。レベルシフト部ＳＩｂは、レベルシフト回路ＬＳ１ｂ及びレベルシフト回路ＬＳ２ｂを有している。本実施形態において、制御スイッチＷ１ｂはレベルシフト回路ＬＳ１ｂに電気的に接続され、制御スイッチＷ２ｂはレベルシフト回路ＬＳ２ｂに電気的に接続されている。制御スイッチＷ１ｂから出力される信号がレベルシフト回路ＬＳ１ｂに入力され、制御スイッチＷ２ｂから出力される信号がレベルシフト回路ＬＳ２ｂに入力される。

レベルシフト部ＳＩｂは、チャージポンプＣＰ２に電気的に接続されている。本実施形態において、レベルシフト回路ＬＳ１ｂ及びレベルシフト回路ＬＳ２ｂは、それぞれチャージポンプＣＰ２に電気的に接続されている。レベルシフト回路ＬＳ１ｂから出力される信号及びレベルシフト回路ＬＳ２ｂから出力される信号は、それぞれチャージポンプＣＰ２に入力される。チャージポンプＣＰ２は、レベルシフト部ＳＩｂから与えられる信号に基づいて第２出力電圧ｇｖｓｓを生成する。第２出力電圧ｇｖｓｓの絶対値は、第２電源電圧ｖｓｓの絶対値より大きい。本実施形態において、第２出力電圧ｇｖｓｓは－１０Ｖである。第２出力電圧ｇｖｓｓは、オン状態のスイッチＳＳＷ２を介して第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）に入力されたり、レベルシフト部ＳＩａ，ＳＩｂに入力されたりする。チャージポンプＣＰ２は、チャージポンプＣＰ１と同様に、負荷部である第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）に接続されている。

各々の制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂに接続された走査線Ｇ及び信号線Ｓには、複数の画素ＰＸが接続されている。例えば、制御スイッチＷ１ａに接続された信号線Ｓと、複数の画素ＰＸのうち一の画素ＰＸαの画素スイッチング素子ＳＷｐに接続された信号線Ｓとは、同一である。また、制御スイッチＷ１ａに接続された一の走査線Ｇと、複数の画素ＰＸのうち一の画素ＰＸβの画素スイッチング素子ＳＷｐに接続された走査線Ｇとは、同一である。

制御信号ＳＧは画素ＰＸの画素スイッチング素子ＳＷｐにも与えられ、制御信号ＳＧの電圧レベルは、ゲートロウ電圧ＶＧＬとゲートハイ電圧ＶＧＨとの２値の間で切替えられている。画素ＰＸの画素スイッチング素子ＳＷｐは、画素電極ＰＥに画像信号Ｖｓｉｇを出力するかどうか切替える。なお、複数の画素スイッチング素子ＳＷｐ及び複数の画素電極ＰＥは、表示領域ＤＡに位置している。

信号線駆動回路ＳＤは、各々の制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂに接続された信号線Ｓに、画像信号Ｖｓｉｇとは別に、第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓを出力する。そのため、各々の制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂは、一の水平走査期間毎に、第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓの一方を選択的に出力する。

ここで、入射光制御領域ＰＣＡにおける、制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂ、レベルシフト部ＳＩａ，ＳＩｂ、及びチャージポンプＣＰ１，ＣＰ２の位置について説明する。
図８、図９、及び図１１に示すように、制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂ、レベルシフト部ＳＩａ，ＳＩｂ、及びチャージポンプＣＰ１，ＣＰ２は、遮光領域ＬＳＡに位置している。本実施形態において、制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂ、レベルシフト部ＳＩａ，ＳＩｂ、及びチャージポンプＣＰ１，ＣＰ２は、第１遮光領域ＬＳＡ１に位置している。

なお、第１制御電極構造ＲＥ１以外の各々の制御電極構造ＲＥに電気的に接続された制御スイッチＷ、レベルシフト部ＳＩ、及びチャージポンプＣＰも、第１遮光領域ＬＳＡ１等の遮光領域ＬＳＡに位置している方が望ましい。制御スイッチＷ、レベルシフト部ＳＩ、及びチャージポンプＣＰは入射光調整領域ＴＡに位置していないため、入射光調整領域ＴＡの面積の縮小を防止することができる。

次に、制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂを代表して制御スイッチＷ１ａについて説明する。ここで説明する事項は、他の制御スイッチＷに適用することが可能である。図１２は、図１１に示した１つの制御スイッチＷ１ａの一部を示す回路図であり、この制御スイッチＷ１ａが出力する信号の波形の一例を併せて示す図である。

図１１及び図１２に示すように、制御スイッチＷ１ａは、複数の制御スイッチング素子ＳＷｃを有している。制御スイッチング素子ＳＷｃは、例えばＮチャネル型のトランジスタ（ＴＦＴ）で形成されている。本実施形態において、制御スイッチング素子ＳＷｃは、画素スイッチング素子ＳＷｐと同様に構成されている。

制御スイッチング素子ＳＷｃは、複数の走査線Ｇのうち対応する一の走査線Ｇに電気的に接続されたゲート電極Ｅｇと、複数の信号線Ｓのうち対応する一の信号線Ｓに電気的に接続されたソース電極Ｅｓと、ドレイン電極Ｅｄと、を有している。制御スイッチＷ１ａの複数の制御スイッチング素子ＳＷｃの複数のゲート電極Ｅｇが電気的に接続された複数の走査線Ｇは、互いに異なっている。制御スイッチＷ１ａの複数の制御スイッチング素子ＳＷｃの複数のドレイン電極Ｅｄは、電気的に１つに束ねられ、制御スイッチＷ１ａの電源電圧出力端子ＰＯＵＴに接続されている。
なお、図１２に３個の制御スイッチング素子ＳＷｃを示しているが、制御スイッチＷ１ａが備える制御スイッチング素子ＳＷｃの個数は、３個に限らず、複数個であればよい。

本実施形態において、制御スイッチＷ１ａの複数の制御スイッチング素子ＳＷｃの複数のゲート電極Ｅｇが電気的に接続された複数の走査線Ｇは、方向Ｙに連続的に設けられている。また、制御スイッチＷ１ａの複数の制御スイッチング素子ＳＷｃの複数のソース電極Ｅｓは、同一の信号線Ｓに電気的に接続されている。

上記のように、制御スイッチＷ１ａは複数の制御スイッチング素子ＳＷｃを備えているため、１水平走査期間（１Ｈ）の単位で電圧レベルの異なる信号を自由につくることができる。そのため、制御スイッチＷ１ａが電源電圧出力端子ＰＯＵＴから出力する信号の電圧レベルを、１垂直走査期間（１フレーム期間）に、固定したり、－５Ｖと＋５Ｖとの間で変動させたりすることができる。図１２に示した例では、制御スイッチＷ１ａが出力する信号の電圧レベルは、１Ｈ毎に、第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓに交互に切替えられている。なお、基準電圧ｇｎｄのレベルは、グランドレベルであり、実質的に０Ｖである。

一方、画素電極ＰＥに画素スイッチング素子ＳＷｐから出力される画像信号Ｖｓｉｇの電圧レベルは、１垂直走査期間（１フレーム期間）に、変動されることはない。なお、画素電極ＰＥを、第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）と異なる負荷部と言うことができる。

次に、図１１に示した液晶表示パネルＰＮＬの回路の一部の構成について説明する。図１３は、第１出力電圧ｇｖｄｄを生成するための電気系統を示す回路図であり、図１１に示した２つの制御スイッチＷ１ａ，Ｗ２ａ、２つのレベルシフト回路ＬＳ１ａ，ＬＳ２ａ、１つのチャージポンプＣＰ１等を示す図である。

図１３に示すように、制御スイッチＷ１ａは、信号線Ｓから入力される第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓを時分割的に制御スイッチＷ１ａ自体の電源電圧出力端子ＰＯＵＴに出力する。制御スイッチＷ１ａの電源電圧出力端子ＰＯＵＴは、レベルシフト回路ＬＳ１ａの入力端子ＩＮに電気的に接続されている。制御スイッチＷ１ａとレベルシフト回路ＬＳ１ａとの間には、コンデンサ（平滑コンデンサ）Ｃ１の一方の電極が電気的に接続されている。コンデンサＣ１の他方の電極は、例えば、共通電極ＣＥに電気的に接続され、コモン電圧Ｖｃｏｍに電気的に固定されている。
レベルシフト回路ＬＳ１ａは、チャージポンプＣＰ１に出力信号Ｓｉｇ１を出力する。

制御スイッチＷ２ａは、信号線Ｓから入力される第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓを時分割的に制御スイッチＷ２ａ自体の電源電圧出力端子ＰＯＵＴに出力する。制御スイッチＷ２ａの電源電圧出力端子ＰＯＵＴは、レベルシフト回路ＬＳ２ａの入力端子ＩＮに電気的に接続されている。制御スイッチＷ２ａとレベルシフト回路ＬＳ２ａとの間には、コンデンサ（平滑コンデンサ）Ｃ２の一方の電極が電気的に接続されている。コンデンサＣ２の他方の電極は、例えば、共通電極ＣＥに電気的に接続され、コモン電圧Ｖｃｏｍに電気的に固定されている。
レベルシフト回路ＬＳ２ａは、チャージポンプＣＰ１に出力信号Ｓｉｇ２を出力する。

チャージポンプＣＰ１は、複数のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、コンデンサＣｎと、チャージポンプコンデンサＣｃｇと、コンデンサ（平滑コンデンサ）Ｃｔと、電源入力端子Ｔｃ１と、出力端子ＯＵＴと、を備えている。スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、トランジスタ（ＴＦＴ）で形成されている。本実施形態において、スイッチＳＷ１，ＳＷ３，ＳＷ４はＰチャネル型のＴＦＴで形成され、スイッチＳＷ２はＮチャネル型のＴＦＴで形成されている。コンデンサＣｎの一方の電極及びコンデンサＣｔの一方の電極は、それぞれグランド（ｇｎｄ）に電気的に接続されている。

レベルシフト回路ＬＳ１ａが出力する出力信号Ｓｉｇ１は、一方でスイッチＳＷ２の制御端子（ゲート電極）に与えられ、他方でインバータＩＶを介してスイッチＳＷ１の制御端子（ゲート電極）に与えられる。レベルシフト回路ＬＳ２ａが出力する出力信号Ｓｉｇ２は、インバータＩＶを介し、一方でスイッチＳＷ３の制御端子（ゲート電極）に与えられ、他方でスイッチＳＷ４の制御端子（ゲート電極）に与えられる。

チャージポンプＣＰ１が第１出力電圧ｇｖｄｄを生成し、チャージポンプＣＰ２が第２出力電圧ｇｖｓｓを生成する前の駆動初期の期間に、レベルシフト回路ＬＳ１ａ，ＬＳ２ａ及びインバータＩＶの第１電源端子Ｔ１に第１電源電圧ｖｄｄがプリチャージされ、レベルシフト回路ＬＳ１ａ，ＬＳ２ａ及びインバータＩＶの第２電源端子Ｔ２に第２電源電圧ｖｓｓがプリチャージされる。

チャージポンプＣＰ１が第１出力電圧ｇｖｄｄを生成し、チャージポンプＣＰ２が第２出力電圧ｇｖｓｓを生成した後の期間に、レベルシフト回路ＬＳ１ａ，ＬＳ２ａ及びインバータＩＶの第１電源端子Ｔ１にチャージポンプＣＰ１から第１出力電圧ｇｖｄｄが与えられ、レベルシフト回路ＬＳ１ａ，ＬＳ２ａ及びインバータＩＶの第２電源端子Ｔ２にチャージポンプＣＰ２から第２出力電圧ｇｖｓｓが与えられる。

ここで、チャージポンプＣＰ１が第１出力電圧ｇｖｄｄを生成し、チャージポンプＣＰ２が第２出力電圧ｇｖｓｓを生成する前の駆動初期の期間の動作について説明する。
まず、制御スイッチＷ１ａがレベルシフト回路ＬＳ１ａに第１電源電圧ｖｄｄを出力し、制御スイッチＷ２ａがレベルシフト回路ＬＳ２ａに第２電源電圧ｖｓｓを出力する。すると、レベルシフト回路ＬＳ１ａは出力信号Ｓｉｇ１として第１電源電圧ｖｄｄを出力し、レベルシフト回路ＬＳ２ａは出力信号Ｓｉｇ２として第２電源電圧ｖｓｓを出力する。第１電源電圧ｖｄｄ（出力信号Ｓｉｇ１）はインバータＩＶで第２電源電圧ｖｓｓに反転され、第２電源電圧ｖｓｓ（出力信号Ｓｉｇ２）はインバータＩＶで第１電源電圧ｖｄｄに反転される。

これにより、チャージポンプＣＰ１において、スイッチＳＷ１，ＳＷ２がオン状態となり、スイッチＳＷ３，ＳＷ４がオフ状態となる。スイッチＳＷ１を介して電源入力端子Ｔｃ１からチャージポンプコンデンサＣｃｇに電流が流れる。チャージポンプコンデンサＣｃｇの電極ＥＬ１の電圧レベルは第１電源電圧ｖｄｄに設定され、チャージポンプコンデンサＣｃｇの電極ＥＬ２の電圧レベルは基準電圧（ｇｎｄ）のレベルに設定される。信号線からチャージポンプＣＰ１に第１電源電圧ｖｄｄが与えられることでチャージポンプコンデンサＣｃｇは充電される。

その後、制御スイッチＷ１ａがレベルシフト回路ＬＳ１ａに第２電源電圧ｖｓｓを出力し、制御スイッチＷ２ａがレベルシフト回路ＬＳ２ａに第１電源電圧ｖｄｄを出力する。すると、レベルシフト回路ＬＳ１ａは出力信号Ｓｉｇ１として第２電源電圧ｖｓｓを出力し、レベルシフト回路ＬＳ２ａは出力信号Ｓｉｇ２として第１電源電圧ｖｄｄを出力する。第２電源電圧ｖｓｓ（出力信号Ｓｉｇ１）はインバータＩＶで第１電源電圧ｖｄｄに反転され、第１電源電圧ｖｄｄ（出力信号Ｓｉｇ２）はインバータＩＶで第２電源電圧ｖｓｓに反転される。

これにより、チャージポンプＣＰ１において、スイッチＳＷ１，ＳＷ２がオフ状態に切替わり、スイッチＳＷ３，ＳＷ４がオン状態に切替わる。スイッチＳＷ３を介して電源入力端子Ｔｃ１からチャージポンプコンデンサＣｃｇの電極ＥＬ２に電流が流れる。チャージポンプコンデンサＣｃｇの電極ＥＬ２の電圧レベルは、基準電圧（ｇｎｄ）のレベル（実質的に０Ｖ）から第１電源電圧ｖｄｄのレベル（＋５Ｖ）に上昇する。すると、チャージポンプコンデンサＣｃｇの静電容量カップリングにより、電極ＥＬ１の電圧レベルも＋５Ｖ上昇する。電極ＥＬ１の電圧レベルは＋１０Ｖである第１出力電圧ｇｖｄｄに設定される。

上記のように、信号線からチャージポンプＣＰ１に第１電源電圧ｖｄｄが与えられることでチャージポンプコンデンサＣｃｇはさらに充電され、チャージポンプコンデンサＣｃｇが第１出力電圧ｇｖｄｄを保持する。上記のように、チャージポンプＣＰ１で生成された第１出力電圧ｇｖｄｄは、スイッチＳＷ４を介して出力端子ＯＵＴに出力される。チャージポンプＣＰ１は、第１出力電圧ｇｖｄｄを第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）等に出力する。

チャージポンプＣＰ１は、電源入力端子Ｔｃ１に入力される電圧（第１電源電圧ｖｄｄ）に依存した第１出力電圧ｇｖｄｄを生成することができる。言い換えると、チャージポンプＣＰ１は、電源入力端子Ｔｃ１に入力される第１電源電圧ｖｄｄを第１出力電圧ｇｖｄｄに昇圧することができる。

次に、チャージポンプＣＰ１の電源入力端子Ｔｃ１に第１電源電圧ｖｄｄを与えるための手段について説明する。図１４は、図１１に示した複数の制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂと異なる１つの制御スイッチＷ３ａの一部と、図１１及び図１３のチャージポンプＣＰ１と、を示す回路図であり、制御スイッチＷ３ａの電源電圧出力端子ＰＯＵＴがチャージポンプＣＰ１の電源入力端子Ｔｃ１に接続されている状態を示す図である。

図１４に示すように、制御スイッチＷ３ａは、複数の制御スイッチング素子ＳＷｃを有している。制御スイッチＷ３ａの複数の制御スイッチング素子ＳＷｃの複数のゲート電極Ｅｇが電気的に接続された複数の走査線Ｇは、互いに異なっている。制御スイッチＷ３ａの複数の制御スイッチング素子ＳＷｃの複数のドレイン電極Ｅｄは、電気的に１つに束ねられ、制御スイッチＷ３ａの電源電圧出力端子ＰＯＵＴに接続されている。制御スイッチＷ３ａの電源電圧出力端子ＰＯＵＴは、チャージポンプＣＰ１の電源入力端子Ｔｃ１に電気的に接続されている。

なお、図１４に３個の制御スイッチング素子ＳＷｃを示しているが、制御スイッチＷ３ａが備える制御スイッチング素子ＳＷｃの個数は、制御スイッチＷ１ａが備える制御スイッチング素子ＳＷｃの個数と同等以上である方が望ましい。これにより、チャージポンプＣＰ１のスイッチＳＷのオン及びオフが切替えられる期間に、制御スイッチＷ３ａはチャージポンプＣＰ１の電源入力端子Ｔｃ１に第１電源電圧ｖｄｄを与え続けることができる。例えば、制御スイッチＷ３ａが備える制御スイッチング素子ＳＷｃの個数は、１００個である。

本実施形態において、制御スイッチＷ３ａの複数の制御スイッチング素子ＳＷｃの複数のゲート電極Ｅｇが電気的に接続された複数の走査線Ｇは、方向Ｙに連続的に設けられている。また、制御スイッチＷ３ａの複数の制御スイッチング素子ＳＷｃの複数のソース電極Ｅｓは、同一の信号線Ｓに電気的に接続されている。上記のように、制御スイッチＷ３ａは複数の制御スイッチング素子ＳＷｃを備えているため、複数の水平走査期間にわたって第１電源電圧ｖｄｄを出力し続けることができる。

制御スイッチＷ３ａは、上述した制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂと異なる制御スイッチである。例えば、制御スイッチＷ１ａが電気的に接続された複数の走査線Ｇの全ては、制御スイッチＷ３ａが電気的に接続された複数の走査線Ｇに含まれてもよい。又は、制御スイッチＷ１ａが電気的に接続された複数の走査線Ｇのいくつかは、制御スイッチＷ３ａが電気的に接続された複数の走査線Ｇに含まれてもよい。

上述したように、チャージポンプコンデンサＣｃｇに、レベルシフト回路ＬＳ１ａから第１電源電圧ｖｄｄが入力されることで、制御スイッチＷ３ａの電源電圧出力端子ＰＯＵＴから入力される電圧（第１電源電圧ｖｄｄ）が充電される。その後、チャージポンプコンデンサＣｃｇに、制御スイッチＷ３ａの電源電圧出力端子ＰＯＵＴから入力される電圧がさらに充電される。チャージポンプＣＰ１は、制御スイッチＷ３ａの電源電圧出力端子ＰＯＵＴから入力される電圧に依存した第１出力電圧ｇｖｄｄを生成し、チャージポンプコンデンサＣｃｇに第１出力電圧ｇｖｄｄを保持する。

次に、レベルシフト回路ＬＳ１ａ，ＬＳ２ａを代表してレベルシフト回路ＬＳ１ａについて説明する。ここで説明する事項は、他のレベルシフト回路ＬＳに適用することが可能である。図１５は、図１１及び図１３の１つのレベルシフト回路ＬＳ１ａを示す回路図である。

図１５に示すように、レベルシフト回路ＬＳ１ａは、前段部Ｐ１ａと、後段部Ｐ１ｂと、本体部Ｐ１ｃと、を有している。
前段部Ｐ１ａの入力端子ＩＮは、制御スイッチＷ１ａに電気的に接続されている。前段部Ｐ１ａは、単個のインバータＩＴで構成されている。後段部Ｐ１ｂの出力端子ＯＵＴは、チャージポンプＣＰ１に電気的に接続されている。後段部Ｐ１ｂは、直列に接続された３個のインバータＩＴで構成されている。前段部Ｐ１ａ及び後段部Ｐ１ｂの各々において、インバータＩＴの段数は、種々変形可能である。

前段部Ｐ１ａのインバータの段数は、１段に限らず１段以外の奇数段であってもよい。その場合、後段部Ｐ１ｂのインバータの段数は、３段に限らず３段以外の奇数段であってもよい。
レベルシフト回路ＬＳ１ａは、前段部Ｐ１ａ無しに構成されてもよい（前段部Ｐ１ａのインバータの段数は０）。又は、前段部Ｐ１ａのインバータの段数は、偶数段であってもよい。その場合、後段部Ｐ１ｂのインバータの段数は、偶数段であればよい。

本体部Ｐ１ｃは、前段部Ｐ１ａと、後段部Ｐ１ｂとの間に電気的に接続されている。本体部Ｐ１ｃは、１個のインバータＩＴと、複数個のＮチャネル型のＴＦＴｔｒｎと、
複数個のＰチャネル型のＴＦＴｔｒｐと、を有している。

次に、図１１に示した液晶表示パネルＰＮＬの回路の一部の構成について説明する。図１６は、第２出力電圧ｇｖｓｓを生成するための電気系統を示す回路図であり、図１１に示した２つの制御スイッチＷ１ｂ，Ｗ２ｂ、２つのレベルシフト回路ＬＳ１ｂ，ＬＳ２ｂ、１つのチャージポンプＣＰ２等を示す図である。なお、図１６の電気系統は、後述する点を除き、図１３の電気系統と同一である。

図１６に示すように、制御スイッチＷ１ｂの電源電圧出力端子ＰＯＵＴは、レベルシフト回路ＬＳ１ｂの入力端子ＩＮに電気的に接続されている。制御スイッチＷ１ｂは、信号線Ｓから入力される第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓを制御スイッチＷ１ｂ自体の電源電圧出力端子ＰＯＵＴに出力する。制御スイッチＷ２ｂの電源電圧出力端子ＰＯＵＴは、レベルシフト回路ＬＳ２ｂの入力端子ＩＮに電気的に接続されている。制御スイッチＷ２ｂは、信号線Ｓから入力される第１電源電圧ｖｄｄ及び第２電源電圧ｖｓｓを制御スイッチＷ２ｂ自体の電源電圧出力端子ＰＯＵＴに出力する。

チャージポンプＣＰ２は、複数のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、コンデンサＣｎと、チャージポンプコンデンサＣｃｇと、コンデンサ（平滑コンデンサ）Ｃｔと、電源入力端子Ｔｃ１と、出力端子ＯＵＴと、を備えている。本実施形態において、スイッチＳＷ１，ＳＷ３，ＳＷ４はＮチャネル型のＴＦＴで形成され、スイッチＳＷ２はＰチャネル型のＴＦＴで形成されている。

レベルシフト回路ＬＳ１ｂが出力する出力信号Ｓｉｇ１は、一方でインバータＩＶを介してスイッチＳＷ２の制御端子（ゲート電極）に与えられ、他方でインバータＩＶを介すること無しにスイッチＳＷ１の制御端子（ゲート電極）に与えられる。レベルシフト回路ＬＳ２ｂが出力する出力信号Ｓｉｇ２は、インバータＩＶを介すること無しに、一方でスイッチＳＷ３の制御端子（ゲート電極）に与えられ、他方でスイッチＳＷ４の制御端子（ゲート電極）に与えられる。

チャージポンプＣＰ１が第１出力電圧ｇｖｄｄを生成し、チャージポンプＣＰ２が第２出力電圧ｇｖｓｓを生成する前の駆動初期の期間に、レベルシフト回路ＬＳ１ｂ，ＬＳ２ｂ及びインバータＩＶの第１電源端子Ｔ１に第１電源電圧ｖｄｄがプリチャージされ、レベルシフト回路ＬＳ１ｂ，ＬＳ２ｂ及びインバータＩＶの第２電源端子Ｔ２に第２電源電圧ｖｓｓがプリチャージされる。

チャージポンプＣＰ１が第１出力電圧ｇｖｄｄを生成し、チャージポンプＣＰ２が第２出力電圧ｇｖｓｓを生成した後の期間に、レベルシフト回路ＬＳ１ｂ，ＬＳ２ｂ及びインバータＩＶの第１電源端子Ｔ１にチャージポンプＣＰ１から第１出力電圧ｇｖｄｄが与えられ、レベルシフト回路ＬＳ１ｂ，ＬＳ２ｂ及びインバータＩＶの第２電源端子Ｔ２にチャージポンプＣＰ２から第２出力電圧ｇｖｓｓが与えられる。

ここで、チャージポンプＣＰ１が第１出力電圧ｇｖｄｄを生成し、チャージポンプＣＰ２が第２出力電圧ｇｖｓｓを生成する前の駆動初期の期間の動作について説明する。
まず、制御スイッチＷ１ｂがレベルシフト回路ＬＳ１ｂに第１電源電圧ｖｄｄを出力し、制御スイッチＷ２ｂがレベルシフト回路ＬＳ２ｂに第１電源電圧ｖｄｄを出力する。すると、レベルシフト回路ＬＳ１ｂは出力信号Ｓｉｇ１として第１電源電圧ｖｄｄを出力し、レベルシフト回路ＬＳ２ｂは出力信号Ｓｉｇ２として第２電源電圧ｖｓｓを出力する。第１電源電圧ｖｄｄ（出力信号Ｓｉｇ１）はインバータＩＶで第２電源電圧ｖｓｓに反転される。

これにより、チャージポンプＣＰ２において、スイッチＳＷ１，ＳＷ２がオン状態となり、スイッチＳＷ３，ＳＷ４がオフ状態となる。スイッチＳＷ１を介してチャージポンプコンデンサＣｃｇから電源入力端子Ｔｃ１に電流が流れる。電極ＥＬ１の電圧レベルは第２電源電圧ｖｓｓに設定され、電極ＥＬ２の電圧レベルは基準電圧（ｇｎｄ）のレベルに設定される。上記のように、レベルシフト回路ＬＳ１ｂからチャージポンプＣＰ２に向けて第１電源電圧ｖｄｄを出力することでチャージポンプコンデンサＣｃｇが充電される。

その後、制御スイッチＷ１ｂがレベルシフト回路ＬＳ１ｂに第２電源電圧ｖｓｓを出力し、制御スイッチＷ２ｂがレベルシフト回路ＬＳ２ｂに第１電源電圧ｖｄｄを出力する。すると、レベルシフト回路ＬＳ１ｂは出力信号Ｓｉｇ１として第２電源電圧ｖｓｓを出力し、レベルシフト回路ＬＳ２ｂは出力信号Ｓｉｇ２として第１電源電圧ｖｄｄを出力する。第２電源電圧ｖｓｓ（出力信号Ｓｉｇ１）はインバータＩＶで第１電源電圧ｖｄｄに反転される。

これにより、チャージポンプＣＰ２において、スイッチＳＷ１，ＳＷ２がオフ状態に切替わり、スイッチＳＷ３，ＳＷ４がオン状態に切替わる。スイッチＳＷ３を介してチャージポンプコンデンサＣｃｇの電極ＥＬ２から電源入力端子Ｔｃ１に電流が流れる。チャージポンプコンデンサＣｃｇの電極ＥＬ２の電圧レベルは、基準電圧（ｇｎｄ）のレベル（実質的に０Ｖ）から第２電源電圧ｖｓｓのレベル（－５Ｖ）に下降する。すると、チャージポンプコンデンサＣｃｇの静電容量カップリングにより、電極ＥＬ１の電圧レベルも－５Ｖ下降する。電極ＥＬ１の電圧レベルは－１０Ｖである第２出力電圧ｇｖｓｓに設定される。

上記のように、レベルシフト回路ＬＳ２ｂからチャージポンプＣＰ２に向けて第１電源電圧ｖｄｄを出力することでチャージポンプコンデンサＣｃｇがさらに充電され、チャージポンプコンデンサＣｃｇが第２出力電圧ｇｖｓｓを保持する。上記のように、チャージポンプＣＰ２で生成された第２出力電圧ｇｖｓｓは、スイッチＳＷ４を介して出力端子ＯＵＴに出力される。チャージポンプＣＰ２は、第２出力電圧ｇｖｓｓを第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）等に出力する。

チャージポンプＣＰ２は、電源入力端子Ｔｃ１に入力される電圧（第２電源電圧ｖｓｓ）に依存した第２出力電圧ｇｖｓｓを生成することができる。言い換えると、チャージポンプＣＰ２は、電源入力端子Ｔｃ１に入力される第２電源電圧ｖｓｓを第２出力電圧ｇｖｓｓに降圧することができる。

チャージポンプＣＰ２の電源入力端子Ｔｃ１に第２電源電圧ｖｓｓを与えるための手段としては、図１４に示した制御スイッチＷ３ａと同様の制御スイッチＷを利用することができる。制御スイッチング素子を備える制御スイッチを利用することで、複数の水平走査期間にわたってチャージポンプＣＰ２の電源入力端子Ｔｃ１に第２電源電圧ｖｓｓを出力し続けることができる。

チャージポンプＣＰ２の電源入力端子Ｔｃ１に第２電源電圧ｖｓｓを与えるための制御スイッチは、上述した制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂ，Ｗ３ａと異なる制御スイッチである。例えば、制御スイッチＷ１ａが電気的に接続された複数の走査線Ｇの全ては、チャージポンプＣＰ２の電源入力端子Ｔｃ１に第２電源電圧ｖｓｓを与えるための制御スイッチが電気的に接続された複数の走査線Ｇに含まれてもよい。又は、制御スイッチＷ１ａが電気的に接続された複数の走査線Ｇのいくつかは、チャージポンプＣＰ２の電源入力端子Ｔｃ１に第２電源電圧ｖｓｓを与えるための制御スイッチが電気的に接続された複数の走査線Ｇに含まれてもよい。

上述したように、チャージポンプコンデンサＣｃｇに、レベルシフト回路ＬＳ１ｂから第１電源電圧ｖｄｄが入力されることで、電源入力端子Ｔｃ１に入力される電圧（第２電源電圧ｖｓｓ）が充電される。その後、チャージポンプコンデンサＣｃｇに、電源入力端子Ｔｃ１に入力される電圧がさらに充電される。チャージポンプＣＰ２は、電源入力端子Ｔｃ１に入力される電圧に依存した第２出力電圧ｇｖｓｓを生成し、チャージポンプコンデンサＣｃｇに第２出力電圧ｇｖｓｓを保持する。
なお、図１６のレベルシフト回路ＬＳ１ｂ，ＬＳ２ｂも、図１５に示したレベルシフト回路ＬＳ１ａと同様に構成することが可能である。

次に、図１３に示した複数の出力信号Ｓｉｇ１，Ｓｉｇ２について例示的に説明する。図１７は、図１３に示した複数の出力信号Ｓｉｇ１，Ｓｉｇ２を示すタイミングチャートである。
図１７に示すように、任意の１水平走査期間に、レベルシフト回路ＬＳ１ａは、チャージポンプＣＰ１に第１出力電圧ｇｖｄｄ（初期の期間は第１電源電圧ｖｄｄ）を出力する。これにより、チャージポンプコンデンサＣｃｇが充電される。なお、任意の１水平走査期間に続く水平走査期間に、レベルシフト回路ＬＳ１ａは、チャージポンプＣＰ１に第２出力電圧ｇｖｓｓ（初期の期間は第２電源電圧ｖｓｓ）を出力する。これにより、チャージポンプコンデンサＣｃｇが充電された状態に保持される。

上記の任意の１水平走査期間の２つ後の１水平走査期間に、レベルシフト回路ＬＳ２ａは、チャージポンプＣＰ１に第１出力電圧ｇｖｄｄ（初期の期間は第１電源電圧ｖｄｄ）を出力する。これにより、チャージポンプコンデンサＣｃｇがさらに充電される。なお、連続的に続く１水平走査期間に、レベルシフト回路ＬＳ２ａは、チャージポンプＣＰ１に第２出力電圧ｇｖｓｓ（初期の期間は第２電源電圧ｖｓｓ）を出力する。これにより、チャージポンプコンデンサＣｃｇがさらに充電された状態に保持される。チャージポンプコンデンサＣｃｇに第１出力電圧ｇｖｄｄが保持される。

出力信号Ｓｉｇ１，Ｓｉｇ２のそれぞれの１周期は、４水平走査期間に相当している。言い換えると、チャージポンプＣＰ１を駆動するための周期は、４水平走査期間である。

上記のように構成された第１の実施形態に係る電子機器１００によれば、電子機器１００は、液晶表示装置ＤＳＰ、カメラ１ａ等を備えている。液晶表示装置ＤＳＰは、液晶表示パネルＰＮＬを備えている。液晶表示パネルＰＮＬは、カメラ１ａに対向した入射光制御領域ＰＣＡを有している。そのため、液晶表示パネルＰＮＬは、外部からの可視光をカメラ１ａに選択的に透過させることができる。

制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂ，Ｗ３ａは、それぞれ複数の制御スイッチング素子ＳＷｃを備えている。そのため、各々の制御スイッチＷ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂ，Ｗ３ａが出力する信号の周波数を、画素スイッチング素子ＳＷｐ（画素スイッチ）が出力する信号の周波数より高くすることができる。

信号線駆動回路ＳＤは、各々の信号線Ｓに画像信号Ｖｓｉｇを出力する。信号線駆動回路ＳＤが信号線Ｓに印加される電圧レベルは、－５Ｖ乃至＋５Ｖの範囲内である。そのため、画素電極ＰＥは、－５Ｖ乃至＋５Ｖの画像信号Ｖｓｉｇで駆動される。
これに対し、制御電極ＲＬ（制御電極構造ＲＥ）に印加される電圧レベルは、－１０Ｖ及び＋１０Ｖである。画素電極ＰＥを駆動する電圧レベルより高い電圧レベルで制御電極ＲＬ（制御電極構造ＲＥ）は駆動される。

そのため、制御電極ＲＬ（制御電極構造ＲＥ）への書き込み不足を抑制することができる。例えば、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡでの方式がノーマリーブラック方式の場合において、液晶表示パネルＰＮＬの入射光制御領域ＰＣＡを透過状態（白表示状態）に切替えた際に、十分な透過量が得られないと言う問題を解消することができる。

液晶表示パネルＰＮＬの入射光制御領域ＰＣＡでの方式がノーマリーホワイト方式の場合において、ピンホール撮影した画像やＩＲ撮影した画像が不鮮明となる問題を解消することができる。なお、ピンホール撮影は、入射光制御領域ＰＣＡのうち第２入射光調整領域ＴＡ２のみを透過状態に切替えて行う撮影である。ＩＲ撮影は、入射光制御領域ＰＣＡの全域を遮光状態（可視光を遮蔽する状態）に切替えて行う撮影である。

制御電極ＲＬ（制御電極構造ＲＥ）は、制御スイッチＷ、レベルシフト回路ＬＳ、チャージポンプＣＰ等を介して信号線Ｓに接続されている。制御スイッチＷ、レベルシフト回路ＬＳ、チャージポンプＣＰ等の制御回路は、入射光制御領域ＰＣＡ（遮光領域ＬＳＡ）に位置している。制御電極ＲＬ（制御電極構造ＲＥ）に与えられる第１出力電圧ｇｖｄｄ及び第２出力電圧ｇｖｓｓを入射光制御領域ＰＣＡにて生成することができる。

表示領域ＤＡにおいて、第１出力電圧ｇｖｄｄ及び第２出力電圧ｇｖｓｓと言った絶対値の高い電圧が印加される配線を引き回さなくともよい。これにより、表示領域ＤＡにおける画素ＰＸとの干渉を抑制することができる。

次に、第１出力電圧を生成するための電気系統の回路構成の変形例について、いくつか説明する。第１出力電圧を生成するための電気系統の回路構成は、図１３に示した例に限定されるものではなく、種々変形可能である。

（第１の実施形態の変形例１）
次に、上記実施形態の変形例１について説明する。図１８Ａは、図１３に示した電気系統の変形例１を示す回路図であり、２つの制御スイッチＷ１ａ，Ｗ２ａ、２つのレベルシフト回路ＬＳ１ａ，ＬＳ２ａ、１つのチャージポンプＣＰ１等を示す図である。電子機器１００は、本変形例１で説明する構成以外、上記実施形態と同様に構成されている。

図１８Ａに示すように、チャージポンプＣＰ１の複数のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４は、それぞれ、Ｐチャネル型のＴＦＴで形成されても、Ｎチャネル型のＴＦＴで形成されてもよい。スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の全てが、Ｐチャネル型のＴＦＴで形成されてもよい。

その場合、レベルシフト回路ＬＳとチャージポンプＣＰ１との間にて、インバータＩＶを挿入するかどうかや、インバータＩＶを挿入する場合においてはインバータＩＶをどの位置に挿入するか、を調整すればよい。この例において、レベルシフト回路ＬＳ１ａが出力する出力信号Ｓｉｇ１は、インバータＩＶを介し、一方でスイッチＳＷ１の制御端子（ゲート電極）に与えられ、他方でスイッチＳＷ２の制御端子（ゲート電極）に与えられる。

上記のように構成された変形例１においても、上述した実施形態と同様の効果を得ることができる。
図１８Ａを用いて説明した技術は、図１６の回路図（第２出力電圧を生成するための電気系統）にも適用可能である。例えば、図１６において、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の全てが、Ｎチャネル型のＴＦＴで形成されてもよい。レベルシフト回路ＬＳ１ｂはインバータＩＶを介すること無しにチャージポンプＣＰ１に電気的に接続されてもよい。

（第１の実施形態の変形例２）
次に、上記実施形態の変形例２について説明する。図１８Ｂは、図１３に示した電気系統の変形例２を示す回路図であり、２つの制御スイッチＷ１ａ，Ｗ２ａ、２つのレベルシフト回路ＬＳ１ａ，ＬＳ２ａ、１つのチャージポンプＣＰ１等を示す図である。電子機器１００は、本変形例２で説明する構成以外、上記実施形態と同様に構成されている。

図１８Ｂに示すように、チャージポンプＣＰ１の複数のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４の全てが、Ｎチャネル型のＴＦＴで形成されてもよい。この例において、レベルシフト回路ＬＳ１ａが出力する出力信号Ｓｉｇ１、及びレベルシフト回路ＬＳ２ａが出力する出力信号Ｓｉｇ２は、互いに逆相となる。また、レベルシフト回路ＬＳ１ａ又はレベルシフト回路ＬＳ２ａは、必要に応じて、インバータＩＶを介してチャージポンプＣＰ１に接続されてもよい。

上記のように構成された変形例２においても、上述した実施形態と同様の効果を得ることができる。

（第１の実施形態の変形例３）
次に、上記実施形態の変形例３について説明する。図１８Ｃは、図１３に示した電気系統の変形例３を示す回路図であり、２つの制御スイッチＷ１ａ，Ｗ２ａ、２つのレベルシフト回路ＬＳ１ａ，ＬＳ２ａ、１つのチャージポンプＣＰ１等を示す図である。電子機器１００は、本変形例３で説明する構成以外、上記実施形態と同様に構成されている。

図１８Ｃに示すように、チャージポンプＣＰ１は、コンデンサＣｎの替わりに電源入力端子Ｔｃ２を備えている。電源入力端子Ｔｃ１は、複数のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のうち、スイッチＳＷ１に電気的に接続されている。電源入力端子Ｔｃ２は、複数のスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のうち、スイッチＳＷ３に電気的に接続されている。電源入力端子Ｔｃ２には、別の電気系統のチャージポンプＣＰから第１出力電圧ｇｖｄｄが与えられる。

これにより、チャージポンプＣＰ１は、第１電源電圧ｖｄｄの２倍の第１出力電圧ｇｖｄｄではなく、第１電源電圧ｖｄｄの３倍の＋１５Ｖの第１出力電圧ｇｖｄｄ１を生成することができる。
上記のように構成された変形例３においても、上述した実施形態と同様の効果を得ることができる。

図１８Ｃを用いて説明した技術は、図１６の回路図（第２出力電圧を生成するための電気系統）にも適用可能である。例えば、図１６において、コンデンサＣｎの替わりに電源入力端子Ｔｃ２を設け、電源入力端子Ｔｃ２に別の電気系統のチャージポンプＣＰから第２出力電圧ｇｖｓｓが与えられてもよい。

（第２の実施形態）
次に、第２の実施形態について説明する。図１９は、第２の実施形態に係る電子機器１００の一部を示す回路図であり、第１出力電圧ｇｖｄｄを生成するための電気系統を示す図であり、１つの制御スイッチＷ１ａ、複数のインバータＩＶ、１つの論理積回路ＡＮ、１つの否定論理和回路ＮＲ、１つのレベルシフト部ＳＩａ、１つのチャージポンプＣＰ１等を示す図である。電子機器１００は、本実施形態で説明する構成以外、上記実施形態と同様に構成されている。

図１９に示すように、制御スイッチ群Ｗａは、制御スイッチＷ１ａを備え、制御スイッチＷ２ａを備えていない。制御スイッチＷ１ａとレベルシフト部ＳＩａとの間に、複数のインバータＩＶ、論理積回路ＡＮ、及び否定論理和回路ＮＲが電気的に接続されている。論理積回路ＡＮはＡＮＤ回路であり、否定論理和回路ＮＲはＮＯＲ回路である。

論理積回路ＡＮは、２個のインバータＩＶを介して制御スイッチＷ１ａの電源電圧出力端子ＰＯＵＴに電気的に接続された第１入力端子ＩＮ１と、４個のインバータＩＶを介して電源電圧出力端子ＰＯＵＴに電気的に接続された第２入力端子ＩＮ２と、レベルシフト回路ＬＳ１ａに電気的に接続された第１出力端子ＯＵＴ１と、を有している。第２入力端子ＩＮ２に接続されたインバータＩＶの個数は、第１入力端子ＩＮ１に接続されたインバータＩＶの個数より２個多い。そのため、第１入力端子ＩＮ１と比較し、第２入力端子ＩＮ２は、遅延回路を介して電源電圧出力端子ＰＯＵＴに接続されていると言うことができる。

否定論理和回路ＮＲは、２個のインバータＩＶを介して電源電圧出力端子ＰＯＵＴに電気的に接続された第３入力端子ＩＮ３と、４個のインバータＩＶを介して電源電圧出力端子ＰＯＵＴに電気的に接続された第４入力端子ＩＮ４と、レベルシフト回路ＬＳ２ａに電気的に接続された第２出力端子ＯＵＴ２と、を有している。第３入力端子ＩＮ３と比較し、第４入力端子ＩＮ４は、遅延回路を介して電源電圧出力端子ＰＯＵＴに接続されていると言うことができる。

論理積回路ＡＮの第１入力端子ＩＮ１及び否定論理和回路ＮＲの第３入力端子ＩＮ３には、出力信号Ｓｉｇ１ａが入力される。論理積回路ＡＮの第２入力端子ＩＮ２及び否定論理和回路ＮＲの第４入力端子ＩＮ４には、出力信号Ｓｉｇ１ｂが入力される。
また、レベルシフト回路ＬＳ１ａには、論理積回路ＡＮから出力信号Ｓｉｇ３が入力される。レベルシフト回路ＬＳ２ａには、否定論理和回路ＮＲから出力信号Ｓｉｇ４が入力される。

複数のインバータＩＶ、論理積回路ＡＮ、及び否定論理和回路ＮＲは、二相化回路を構成している。複数のインバータＩＶ、論理積回路ＡＮ、及び否定論理和回路ＮＲの各々において、第１電源端子にはチャージポンプＣＰ１から第１出力電圧ｇｖｄｄが与えられ、第２電源端子Ｔ２にはチャージポンプＣＰ２から第２出力電圧ｇｖｓｓが与えられる。

図２０は、図１９に示した複数の出力信号Ｓｉｇ１ａ，Ｓｉｇ１ｂ，Ｓｉｇ３，Ｓｉｇ４を示すタイミングチャートである。
図１９及び図２０に示すように、まず、出力信号Ｓｉｇ１ａの電圧レベルが第１出力電圧ｇｖｄｄになると、出力信号Ｓｉｇ３，Ｓｉｇ４の電圧レベルは第２出力電圧ｇｖｓｓとなる。

次いで、出力信号Ｓｉｇ１ａに僅かに遅れて、出力信号Ｓｉｇ１ｂの電圧レベルが第１出力電圧ｇｖｄｄに切替わると、出力信号Ｓｉｇ３の電圧レベルが第１出力電圧ｇｖｄｄに切替わる。すると、レベルシフト回路ＬＳ１ａは、チャージポンプＣＰ１に第１出力電圧ｇｖｄｄを出力する。これにより、チャージポンプＣＰ１チャージポンプコンデンサＣｃｇが充電される。

その後、出力信号Ｓｉｇ１ａの電圧レベルが第２出力電圧ｇｖｓｓに切替わると、出力信号Ｓｉｇ３，Ｓｉｇ４の電圧レベルは第２出力電圧ｇｖｓｓとなる。これにより、チャージポンプコンデンサＣｃｇが充電された状態に保持される。

続いて、出力信号Ｓｉｇ１ａに僅かに遅れて、出力信号Ｓｉｇ１ｂの電圧レベルが第２出力電圧ｇｖｓｓに切替わると、出力信号Ｓｉｇ４の電圧レベルが第１出力電圧ｇｖｄｄに切替わる。すると、レベルシフト回路ＬＳ２ａは、チャージポンプＣＰ１に第１出力電圧ｇｖｄｄを出力する。これにより、チャージポンプコンデンサＣｃｇがさらに充電される。

その後、出力信号Ｓｉｇ１ａの電圧レベルが再び第１出力電圧ｇｖｄｄに切替わると、出力信号Ｓｉｇ３，Ｓｉｇ４の電圧レベルは第２出力電圧ｇｖｓｓとなる。これにより、チャージポンプコンデンサＣｃｇがさらに充電された状態に保持される。そして、チャージポンプコンデンサＣｃｇに第１出力電圧ｇｖｄｄが保持される。
出力信号Ｓｉｇ３，Ｓｉｇ４のそれぞれの１周期は、２水平走査期間に相当している。言い換えると、チャージポンプＣＰ１を駆動するための周期は、２水平走査期間である。

上記のように構成された第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。本実施形態では、上述した第１の実施形態と比較し、周波数を上げてチャージポンプＣＰ１を駆動することができる。チャージポンプＣＰ１において、第１電源電圧ｖｄｄから第１出力電圧ｇｖｄｄへの昇圧を、一層、良好に行うことができる。上述した技術をチャージポンプＣＰ２に適用した場合においては、第２電源電圧ｖｓｓから第２出力電圧ｇｖｓｓへの降圧を、一層、良好に行うことができる。

複数のインバータＩＶ、論理積回路ＡＮ、及び否定論理和回路ＮＲは、二相化回路を構成している。そのため、制御スイッチＷ２ａ無しに制御スイッチ群Ｗａを形成することが可能である。

（第２の実施形態の変形例１）
次に、上記第２の実施形態の変形例１について説明する。図２１は、上記第２の実施形態に係る電子機器１００の一部の変形例１を示す回路図であり、第１出力電圧ｇｖｄｄを生成するための電気系統を示す図であり、１つの制御スイッチＷ１ａ、複数のインバータＩＶ、１つの排他的論理和回路ＸＯ、１つのレベルシフト部ＳＩａ、１つのチャージポンプＣＰ１等を示す図である。図２２は、図２１に示した複数の出力信号Ｓｉｇ１ａ，Ｓｉｇ１ｂ，Ｓｉｇ５を示すタイミングチャートである。

図２１に示すように、第１基板ＳＵＢ１（液晶表示パネルＰＮＬ）は、上記第２の実施形態（図１９）の２個のインバータＩＶ、論理積回路ＡＮ、及び否定論理和回路ＮＲの替わりに、排他的論理和回路ＸＯを備えている。排他的論理和回路ＸＯは、第１入力端子ＩＮ５と、第２入力端子ＩＮ６と、出力端子ＯＵＴ３と、を備えている。第１入力端子ＩＮ５及び第２入力端子ＩＮ６は、制御スイッチＷ１ａの電源電圧出力端子ＰＯＵＴに電気的に接続されている。

詳しくは、第１入力端子ＩＮ５は、制御スイッチＷ１ａ側から数えて２番目のインバータＩＶの出力端子に電気的に接続されている。第２入力端子ＩＮ６は、４個のインバータＩＶを介して電源電圧出力端子ＰＯＵＴに電気的に接続されている。そのため、第２入力端子ＩＮ６側の２個のインバータＩＶを遅延回路と言うことができる。第２入力端子ＩＮ６は、遅延回路を介して電源電圧出力端子ＰＯＵＴに電気的に接続されている。

排他的論理和回路ＸＯの第１入力端子ＩＮ５に、２個のインバータＩＶを介して出力信号Ｓｉｇ１ａが入力される。排他的論理和回路ＸＯの第２入力端子ＩＮ６に、４個のインバータＩＶを介して出力信号Ｓｉｇ１ｂが入力される。レベルシフト部ＳＩａには、排他的論理和回路ＸＯから出力信号Ｓｉｇ５が入力される。

図２１及び図２２に示すように、出力信号Ｓｉｇ１ｂの周期は、出力信号Ｓｉｇ１ａの周期と同一である。出力信号Ｓｉｇ１ｂの周期の４分の１だけ、出力信号Ｓｉｇ１ｂは出力信号Ｓｉｇ１ａに対して遅延している。本変形例１において、出力信号Ｓｉｇ１ｂは、出力信号Ｓｉｇ１ａに対して１水平走査期間（１Ｈ）、遅延している。
出力信号Ｓｉｇ５の１周期は、２水平走査期間に相当している。言い換えると、チャージポンプＣＰ１を駆動するための周期は、２水平走査期間である。
上記のように構成された変形例１においても、上述した第２の実施形態と同様の効果を得ることができる。

（第２の実施形態の変形例２）
次に、上記第２の実施形態の変形例２について説明する。図２３は、上記第２の実施形態に係る電子機器１００の一部の変形例２を示す回路図であり、第１出力電圧ｇｖｄｄを生成するための電気系統を示す図であり、１つの制御スイッチＷ１ａ、複数のインバータＩＶ、１つのＲＣ回路ＲＣＣ、１つの排他的論理和回路ＸＯ、１つのレベルシフト部ＳＩａ、１つのチャージポンプＣＰ１等を示す図である。

図２３に示すように、第１基板ＳＵＢ１（液晶表示パネルＰＮＬ）は、上記変形例１（図２１）の２個のインバータＩＶの替わりに、直列型のＲＣ回路ＲＣＣで遅延回路を構成している。排他的論理和回路ＸＯの第２入力端子ＩＮ６は、ＲＣ回路ＲＣＣを介して制御スイッチＷ１ａの電源電圧出力端子ＰＯＵＴに電気的に接続されている。

ＲＣ回路ＲＣＣは、抵抗器ＲＴと、コンデンサＣ３と、を備えている。抵抗器ＲＴは、制御スイッチＷ１ａ側からみて最終段のインバータＩＶの出力端子と、第２入力端子ＩＮ６との間に電気的に接続されている。コンデンサＣ３において、一方の電極は抵抗器ＲＴと第２入力端子ＩＮ６との間のノードに電気的に接続され、他方の電極はグランド（ｇｎｄ）に電気的に接続されている。

複数の出力信号Ｓｉｇ１ａ，Ｓｉｇ１ｂ，Ｓｉｇ５の波形は、上記変形例１（図２２）と同一である。
上記のように構成された変形例２においても、上述した第２の実施形態と同様の効果を得ることができる。

（第３の実施形態）
次に、第３の実施形態について説明する。図２４は、第３の実施形態に係る電子機器１００の一部を示す回路図であり、１つの制御スイッチ群Ｗａ、１つのレベルシフト部ＳＩａ、１つのチャージポンプＣＰ１、第１制御電極構造ＲＥ１（第１制御電極ＲＬ１）、第３制御電極構造ＲＥ３（第３制御電極ＲＬ３）、第５制御電極構造ＲＥ５（第５制御電極ＲＬ５）、複数のスイッチＳＳＷ１ａ，ＳＳＷ１ｂ，ＳＳＷ１ｃ，ＳＳＷ３ａ，ＳＳＷ３ｂ，ＳＳＷ３ｃ等を示す図である。電子機器１００は、本実施形態で説明する構成以外、上記第１の実施形態と同様に構成されている。

図２４に示すように、第３制御電極構造ＲＥ３及び第５制御電極構造ＲＥ５は、第１制御電極構造ＲＥ１や画素電極ＰＥ以外の負荷部である。第１基板ＳＵＢ１（液晶表示パネルＰＮＬ）は、複数のスイッチＳＳＷ１ａ，ＳＳＷ１ｂ，ＳＳＷ１ｃ，ＳＳＷ３ａ，ＳＳＷ３ｂ，ＳＳＷ３ｃをさらに備えている。

スイッチＳＳＷ１ａは、チャージポンプＣＰ１と第１制御電極ＲＬ１との間に電気的に接続され、第１出力電圧ｇｖｄｄを第１制御電極ＲＬ１に出力するかどうかを切替える。スイッチＳＳＷ１ｂは、チャージポンプＣＰ１と第５制御電極ＲＬ５との間に電気的に接続され、第１出力電圧ｇｖｄｄを第５制御電極ＲＬ５に出力するかどうかを切替える。スイッチＳＳＷ１ｃは、チャージポンプＣＰ１と第３制御電極ＲＬ３との間に電気的に接続され、第１出力電圧ｇｖｄｄを第３制御電極ＲＬ３に出力するかどうかを切替える。
第１出力電圧ｇｖｄｄを生成するための１つの電気系統を用いて複数の負荷部を選択的に駆動することができる。

第１制御電極ＲＬ１は、スイッチＳＳＷ３ａを介してグランド（ｇｎｄ）に電気的に接続されている。第５制御電極ＲＬ５は、スイッチＳＳＷ３ｂを介してグランド（ｇｎｄ）に電気的に接続されている。第３制御電極ＲＬ３は、スイッチＳＳＷ３ｃを介してグランド（ｇｎｄ）に電気的に接続されている。
そのため、第１制御電極ＲＬ１、第５制御電極ＲＬ５、及び第３制御電極ＲＬ３の電位を選択的に初期化を行うことができる。

上記のように構成された第３の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。

本発明のいくつかの実施形態及び変形例を説明したが、これらの実施形態及び変形例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上述した技術は、上述した液晶表示パネルＰＮＬへの適用に限定されるものではなく、他の液晶表示パネルへ適用されてもよく、制御スイッチを備える各種の表示パネルに適用されてもよい。
また、上述した技術は、上述した電子機器１００への適用に限定されるものではなく、各種の電子機器に適用されてもよい。

１００…電子機器、１ａ，１ｂ…カメラ、５…配線基板、６…ＩＣチップ、
ＤＳＰ…液晶表示装置、ＰＮＬ…液晶表示パネル、ＳＵＢ１…第１基板、
１０…絶縁基板、ＰＸ…画素、Ｇ…走査線、Ｓ…信号線、ＣＥ…共通電極、
ＰＥ…画素電極、ＳＷｐ…画素スイッチング素子、ＲＬ，ＲＬ１～ＲＬ６…制御電極、
ＲＥ，ＲＥ１～ＲＥ６…制御電極構造、ＳＵＢ２…第２基板、２０…絶縁基板、
ＢＭ…遮光層、ＢＭ１～ＢＭ３…遮光部、ＬＣ…液晶層、ＧＤ…走査線駆動回路、
ＳＤ…信号線駆動回路、Ｗａ，Ｗｂ…制御スイッチ群、ＰＯＵＴ…電源電圧出力端子、
Ｗ１ａ，Ｗ２ａ，Ｗ１ｂ，Ｗ２ｂ，Ｗ３ａ…制御スイッチ、Ｅｇ…ゲート電極、
Ｅｓ…ソース電極、Ｅｄ…ドレイン電極、ＳＷｃ…制御スイッチング素子、
ＳＩ…レベルシフト部、ＬＳ…レベルシフト回路、ＣＰ…チャージポンプ、
Ｃ１，Ｃ２，Ｃ３，Ｃｎ，Ｃｃｇ…コンデンサ、ＥＬ１，ＥＬ２…電極、
ＩＶ，ＩＴ…インバータ、ＡＮ…論理積回路、ＮＲ…否定論理和回路、
ＸＯ…排他的論理和回路、ＲＣＣ…ＲＣ回路、ＲＴ…抵抗器、ＩＮ…入力端子、
ＯＵＴ…出力端子、Ｔ１…第１電源端子、Ｔ２…第２電源端子、
Ｔｃ１，Ｔｃ２…電源入力端子、ＶＧＨ…ゲートハイ電圧、ＶＧＬ…ゲートロウ電圧、
Ｖｃｏｍ…コモン電圧、Ｖｓｉｇ…画像信号、ｇｎｄ…基準電圧、
ｖｄｄ…第１電源電圧、ｖｓｓ…第２電源電圧、ｇｖｄｄ…第１出力電圧、
ｇｖｓｓ…第２出力電圧、ＰＣＡ…入射光制御領域、ＴＡ…入射光調整領域、
ＤＡ…表示領域、ＮＤＡ…非表示領域、Ｘ，Ｙ…方向。

Claims (16)

1. 複数の走査線と、
   複数の信号線と、
   画素スイッチング素子と、
   画素電極と、
   複数の第１制御スイッチング素子を有する第１制御スイッチと、を備え、
   前記画素スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、前記画素電極に電気的に接続されたドレイン電極と、を有し、
   各々の前記第１制御スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、ドレイン電極と、を有し、
   前記複数の第１制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、互いに異なり、
   前記複数の第１制御スイッチング素子の前記複数のドレイン電極は、電気的に１つに束ねられ、前記第１制御スイッチの電源電圧出力端子に接続されている、
   表示パネル。
2. 前記複数の走査線は、第１方向に延出し、
   前記複数の信号線は、前記第１方向に交差する第２方向に延出し、
   前記複数の第１制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、前記第２方向に連続的に設けられている、
   請求項１に記載の表示パネル。
3. 前記複数の第１制御スイッチング素子の前記複数のソース電極は、同一の前記信号線に電気的に接続されている、
   請求項１に記載の表示パネル。
4. 第１レベルシフト回路と、
   第１チャージポンプと、
   前記画素電極以外の第１負荷部と、をさらに備え、
   前記第１制御スイッチは、前記信号線から入力される第１電源電圧を前記電源電圧出力端子に出力し、
   前記第１レベルシフト回路は、前記第１チャージポンプに前記第１電源電圧を出力し、
   前記第１チャージポンプは、第１出力電圧を生成し、前記第１出力電圧を前記第１負荷部に出力し、
   前記第１出力電圧の絶対値は、前記第１電源電圧の絶対値より大きい、
   請求項１に記載の表示パネル。
5. 複数の第２制御スイッチング素子を有する第２制御スイッチと、
   第２レベルシフト回路と、をさらに備え、
   各々の前記第２制御スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、ドレイン電極と、を有し、
   前記複数の第２制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、互いに異なり、
   前記複数の第２制御スイッチング素子の前記複数のドレイン電極は、電気的に１つに束ねられ、前記第２制御スイッチの電源電圧出力端子に接続され、
   前記第１チャージポンプは、チャージポンプコンデンサを有し、
   前記チャージポンプコンデンサは、前記第１レベルシフト回路から前記第１電源電圧が入力されることで充電され、その後前記第２レベルシフト回路から前記第１電源電圧が入力されることでさらに充電され、前記第１出力電圧を保持する、
   請求項４に記載の表示パネル。
6. 前記第１チャージポンプに前記第１電源電圧を出力する第２レベルシフト回路と、
   遅延回路と、
   前記電源電圧出力端子に電気的に接続された第１入力端子と、前記遅延回路を介して前記電源電圧出力端子に電気的に接続された第２入力端子と、前記第１レベルシフト回路に電気的に接続された第１出力端子と、を有する論理積回路と、
   前記電源電圧出力端子に電気的に接続された第３入力端子と、前記遅延回路を介して前記電源電圧出力端子に電気的に接続された第４入力端子と、前記第２レベルシフト回路に電気的に接続された第２出力端子と、を有する否定論理和回路と、をさらに備える、
   請求項４に記載の表示パネル。
7. 遅延回路と、
   前記電源電圧出力端子に電気的に接続された第１入力端子と、前記遅延回路を介して前記電源電圧出力端子に電気的に接続された第２入力端子と、前記第１レベルシフト回路に電気的に接続された第１出力端子と、を有する排他的論理和回路と、をさらに備える、
   請求項４に記載の表示パネル。
8. 直列型のＲＣ回路と、
   前記電源電圧出力端子に電気的に接続された第１入力端子と、前記ＲＣ回路を介して前記電源電圧出力端子に電気的に接続された第２入力端子と、前記第１レベルシフト回路に電気的に接続された第１出力端子と、を有する排他的論理和回路と、をさらに備える、
   請求項４に記載の表示パネル。
9. 表示領域と、
   光の透過量を調整可能な入射光調整領域と、遮光領域と、を有する入射光制御領域と、をさらに備え、
   前記画素スイッチング素子及び前記画素電極は、前記表示領域に位置し、
   前記第１負荷部は、前記入射光調整領域に位置した制御電極である、
   請求項４に記載の表示パネル。
10. 前記第１制御スイッチ、前記第１レベルシフト回路、及び前記第１チャージポンプは、それぞれ前記遮光領域に位置している、
    請求項９に記載の表示パネル。
11. 複数の第２制御スイッチング素子を有する第２制御スイッチと、
    第２レベルシフト回路と、
    第２チャージポンプと、をさらに備え、
    各々の前記第２制御スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、ドレイン電極と、を有し、
    前記複数の第２制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、互いに異なり、
    前記複数の第２制御スイッチング素子の前記複数のドレイン電極は、電気的に１つに束ねられ、前記第２制御スイッチの電源電圧出力端子に接続され、
    前記第２制御スイッチは、前記信号線から入力される前記第１電源電圧を前記第２制御スイッチ自体の前記電源電圧出力端子に出力し、
    前記第２レベルシフト回路は、前記第２チャージポンプに前記第１電源電圧を出力し、
    前記第２チャージポンプは、第２出力電圧を生成し、前記第２出力電圧を前記第１負荷部に出力する、
    請求項４に記載の表示パネル。
12. 前記画素電極及び前記第１負荷部以外の第２負荷部と、
    前記第１チャージポンプと前記第１負荷部との間に接続され、前記第１出力電圧を前記第１負荷部に出力するかどうかを切替える第１駆動スイッチと、
    前記第１チャージポンプと前記第２負荷部との間に接続され、前記第１出力電圧を前記第２負荷部に出力するかどうかを切替える第２駆動スイッチと、をさらに備える、
    請求項４に記載の表示パネル。
13. 複数の第２制御スイッチング素子を有する第２制御スイッチをさらに備え、
    各々の前記第２制御スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、ドレイン電極と、を有し、
    前記複数の第２制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、互いに異なり、
    前記複数の第２制御スイッチング素子の前記複数のドレイン電極は、電気的に１つに束ねられ、前記第２制御スイッチの電源電圧出力端子に接続され、
    前記第１チャージポンプは、前記第２制御スイッチの前記電源電圧出力端子に電気的に接続された電源入力端子と、チャージポンプコンデンサと、を有し、
    前記チャージポンプコンデンサに、前記第１レベルシフト回路から前記第１電源電圧が入力されることで、前記第２制御スイッチの前記電源電圧出力端子から入力される電圧が充電され、その後前記チャージポンプコンデンサに前記第２制御スイッチの前記電源電圧出力端子から入力される電圧がさらに充電され、前記第２制御スイッチの前記電源電圧出力端子から入力される電圧に依存した第１出力電圧を生成し、前記第１出力電圧を保持する、
    請求項４に記載の表示パネル。
14. 複数の走査線と、複数の信号線と、画素スイッチング素子と、画素電極と、入射光制御領域と、複数の第１制御スイッチング素子を有する第１制御スイッチと、前記入射光制御領域に位置した制御電極と、第１レベルシフト回路と、第１チャージポンプと、を有する表示パネルと、
    前記表示パネルの前記入射光制御領域を透過した光の情報を取得する撮像装置と、を備え、
    前記画素スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、前記画素電極に電気的に接続されたドレイン電極と、を有し、
    各々の前記第１制御スイッチング素子は、トランジスタで形成され、前記複数の走査線のうち対応する一の走査線に電気的に接続されたゲート電極と、前記複数の信号線のうち対応する一の信号線に電気的に接続されたソース電極と、ドレイン電極と、を有し、
    前記複数の第１制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、互いに異なり、
    前記複数の第１制御スイッチング素子の前記複数のドレイン電極は、電気的に１つに束ねられ、前記第１制御スイッチの電源電圧出力端子に接続され、
    前記第１制御スイッチは、前記信号線から入力される第１電源電圧を前記電源電圧出力端子に出力し、
    前記第１レベルシフト回路は、前記第１チャージポンプに前記第１電源電圧を出力し、
    前記第１チャージポンプは、第１出力電圧を生成し、前記第１出力電圧を前記制御電極に出力し、
    前記第１出力電圧の絶対値は、前記第１電源電圧の絶対値より大きい、
    電子機器。
15. 前記複数の走査線は、第１方向に延出し、
    前記複数の信号線は、前記第１方向に交差する第２方向に延出し、
    前記複数の第１制御スイッチング素子の前記複数のゲート電極が電気的に接続された前記複数の走査線は、前記第２方向に連続的に設けられている、
    請求項１４に記載の電子機器。
16. 前記複数の第１制御スイッチング素子の前記複数のソース電極は、同一の前記信号線に電気的に接続されている、
    請求項１４に記載の電子機器。

Images