JP2022550057A - 高アスペクト比フィーチャの製造中に劣化を防止するためのマスク封入 - Google Patents

高アスペクト比フィーチャの製造中に劣化を防止するためのマスク封入 Download PDF

Info

Publication number
JP2022550057A
JP2022550057A JP2022519117A JP2022519117A JP2022550057A JP 2022550057 A JP2022550057 A JP 2022550057A JP 2022519117 A JP2022519117 A JP 2022519117A JP 2022519117 A JP2022519117 A JP 2022519117A JP 2022550057 A JP2022550057 A JP 2022550057A
Authority
JP
Japan
Prior art keywords
amorphous carbon
etch
mask
feature
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022519117A
Other languages
English (en)
Inventor
レディ・カプ・シリシュ
アンリ・ジョン
ロバーツ・フランシス・スローン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2022550057A publication Critical patent/JP2022550057A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【解決手段】高アスペクト比フィーチャを極めて厳密な限界寸法制御によって製造するのに用いられる堆積－エッチングサイクル中に、フィーチャライナ材料による開口部のピンチオフを防止するために、エッチバック中の劣化から保護するためのマスクを封入することによって基板を処理するツールおよび方法。【選択図】 図１

Description

［関連出願の相互参照］
本願は、２０１９年１０月１日出願の米国特許出願第６２／９０９，０７３号の優先権の利益を主張する。同出願は、すべての目的のために参照により本明細書に組み込まれる。
本願は、基板処理に関し、より具体的には、極めて厳密な限界寸法制御によって高アスペクト比フィーチャを製造するのに用いられる堆積－エッチングサイクル中に、劣化から保護するためのマスクを封入することに関する。
ある半導体装置の製造には、種々の材料の層または層の積層内への垂直エッチングフィーチャが含まれることが多い。種々の材料としては、シリコン窒化物、シリコン酸化物、ポリシリコン、ホウ素ドープ酸化物、他の酸化物、アッシャブルハードマスク（ＡＨＭｓ：Ａｓｈａｂｌｅ ＨａｒｄＭａｓｋｓ）、カーボンマスクなどが挙げられる（ただし、これらに限定されない）。
一般に、単層または層の積層内に垂直にエッチングされたフィーチャは、形状が幅広く異なっていてもよい。概して、一般のフィーチャの形状としては、円筒、穴、溝、スリット、および他の幾何学的または非幾何学的形状が挙げられる（ただし、これらに限定されない）。
所与の垂直にエッチングされたフィーチャのアスペクト比は、その深さをその幅で割ることによって画定される。例えば、高アスペクト比の円筒は、深さが比較的大きいのに対して直径（すなわち、幅）が比較的小さいことを特徴とする。高アスペクト比の溝は、深さが比較的大きく、側壁間の幅が比較的狭いものとして定義される。
半導体装置の特定の種類では、高アスペクト比フィーチャの製造が重要である。例えば、３Ｄ ＮＡＮＤメモリデバイスでは、深さがデバイス上に積層された複数の層に及ぶ極めて高いアスペクト比を有する円筒、溝、および他のフィーチャを製造することが望ましい。しかしながら、現在の製造プロセスでは、極めて高いアスペクト比のフィーチャを製造することは難しい。
垂直に深くエッチングする際、フィーチャの側壁に対するエッチングが避けられない。この横方向へのエッチングは、不必要にフィーチャの幅を増大させ、アスペクト比を低下させるとともに、場合によっては、側壁のねじれおよび／または反りを生じさせる。横方向エッチング、ねじれ、および/または反りの程度は、フィーチャの限界寸法、すなわち「CD（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）」の測定値によって特徴付けられる。一般に、フィーチャのCDは、小さいほど良い。
ＣＤ測定値を改善するために、フィーチャの側壁に横方向エッチングバリアすなわち「ライナ」を用いることが知られている。これらの側壁ライナは、典型的には、金属を主成分とする材料（例えば、タングステン炭化物、すなわち「ＷＣ」）または炭素を主成分とするポリマーのいずれかであり、垂直エッチング中に、横方向エッチングを軽減するバリアとして機能する。これらのライナはある程度は機能するものの、いくつかの欠点を有する。ライナ材料がフッ素、塩素、および／または臭素を主成分とするエッチングの化学物質に対して高耐性を有する場合、ライナ材料は、垂直エッチングプロセスと相互作用して、筋やよじれを生じさせる場合がある。その結果、多くの場合、側壁に望ましくない、不均一で、粗い垂直溝、不均一なリエントラント状のプロファイルが生じ、フィーチャが垂直にエッチングされる層または層の積層の平面の穴に凹凸が生じることになる。ライナ材料がエッチングの化学物質に対して高耐性がない場合、反りに対する保護が不十分または不適切な場合がある。
上記の点は、いくつかの理由で問題がある。第一に、反りによりフィーチャ間の絶縁が不十分となる可能性があり、フィーチャ間に短絡が発生する場合がある。第二に、短絡の可能性を回避するために、慎重を期して、フィーチャが通常必要とされるよりも互いに大きく離間する。その結果、特定の半導体装置の密度は、所与のプロセス技術で実現可能であったはずの密度よりも低くなる。第三に、フィーチャの入口穴、側壁、および底部における表面凹凸により、接触面が悪化し、他の膜および／または材料をフィーチャに堆積することがより難しくなる。
したがって、従来の金属を主成分とするまたは炭素を主成分とするポリマーライナは、垂直に高アスペクト比フィーチャをエッチングする際、境界を押し広げるには不十分である。したがって、次世代のプロセス技術として、極めて高いアスペクト比と厳密な限界寸法制御とを有する深いフィーチャを半導体構造に製造するための新たなプロセスが必要とされている。
本願は、極めて高いアスペクト比および厳密な限界寸法制御（ＣＤ）を有する深いフィーチャを製造するための半導体プロセスに関する。
非排他的な一実施形態において、本発明は、半導体基板を製造するための方法であって、（ａ）半導体基板上に形成された１つ以上の層内に側壁および深さを有するフィーチャを垂直にエッチングする工程と、（ｂ）フィーチャの側壁に非晶質炭素ライナを堆積する工程とを含む方法に関する。
特定の非排他的な実施形態において、本発明はさらに、フィーチャが所望の深さに到達するまで、（ａ）と、任意で（ｂ）とを繰り返すことに関する。（ａ）の各繰り返しにおいて、フィーチャが１つ以上の層内により深く垂直にエッチングされる一方で、非晶質炭素ライナは、フィーチャの側壁への横方向の垂直エッチングに耐える。（ｂ）の各任意の繰り返しと同時に、フィーチャの側壁に堆積された非晶質炭素ライナが補充される。
さらに他の非排他的な実施形態において、本発明はさらに、（ａ）半導体基板内へと基準エッチングされたフィーチャを画定するマスクの上面、開口部および側壁（すなわち、「ネック部」）を耐エッチング材料で封入する工程と、（ｂ）マスクの側壁およびエッチングされたフィーチャの側壁に非晶質炭素ライナを堆積する工程と、（ｃ）非晶質炭素ライナの堆積中にマスクの開口部、側壁、および／またはネック部の周囲に堆積した可能性のある余分な非晶質炭素を除去するための非晶質炭素ライナエッチングを実行する工程と、（ｄ）フィーチャエッチングを行って、フィーチャの半導体基板内への深さをさらに深くする工程とによって、半導体基板内にフィーチャを製造することに関する。
上記に示した実施形態の変形例において、ステップ（ａ）～（ｄ）の各々を、必要または所望に応じて、個別に、またはまとめて繰り返してもよい。ステップ（ａ）～（ｄ）を選択的に実行することにより、複数の利点が実現できる。第一に、マスクを耐エッチング材料で封入することにより、マスクが劣化するまでに非晶質炭素ライナエッチングがより長い時間行われてもよい。その結果、マスクの開口部における余分な非晶質炭素堆積物を除去でき、エッチングされるフィーチャにとって理想的な入口プロファイルを提供できる。第二に、マスクの入口プロファイルが改善することにより、非晶質炭素ライナがフィーチャ内により深く、かつフィーチャの側壁により均一に堆積され得る。第三に、非晶質炭素ライナのプロファイルが改善することにより、非晶質炭素ライナの補充が必要となるまでに、フィーチャエッチングをより長い時間行うことができる。その結果、より厳密なＣＤ制御で、場合によってはより少ない繰り返しで、フィーチャがより深くエッチングされ得る。
非晶質炭素ライナの使用は、複数の理由から有利である。非晶質炭素は、フィーチャの垂直エッチングに一般的に用いられるフッ素、塩素、および／または臭素の化学物質に対して高耐性を有する。側壁の非晶質炭素ライナにより、横方向エッチングが大幅に軽減または解消される。さらに、堆積プロセスが容易に制御可能であるため、材料の厚さ、均一性、組成、コンフォーマル性など、具体的な所望の仕様に合わせて非晶質炭素ライナを調整できる。その結果、（ａ）垂直エッチング中に横方向エッチングが最小化され、側壁の反りおよび／またはフィーチャを画定する１つ以上の層の上面における穴の表面凹凸を防止し、（ｂ）側壁における筋、よじれ、不均一で、粗い垂直面、溝、およびその他の表面凹凸の問題が軽減されるかあるいは完全に解消され、かつ、（ｃ）次世代のプロセス技術および半導体装置に適した、極めて高いアスペクト比と、厳密なＣＤ制御とを有する、高密度で、深い、フィーチャを実現できる。
さらに他の実施形態において、上記の堆積およびエッチングは、堆積とエッチングの両方を実行する能力を備えた単一の基板処理ツール内で実行される。代替的な実施形態において、堆積およびエッチングは、別々の堆積処理チャンバおよびエッチング処理チャンバを有する単一のツールで実行可能であり、あるいは２つの別々の堆積ツールおよびエッチングツールで実行可能である。後者の２つの実施形態では、基板は、異なる処理チャンバ間で搬送される必要がある。
さらに他の実施形態において、本明細書に記載の通り製造されたフィーチャは、円筒、穴、溝、スリット、および他の幾何学的または非幾何学的形状を含む（ただし、これらに限定されない）、多種多様な形状およびサイズを想定してもよい。
本発明およびその利点は、添付図面と併せて以下の説明を参照することで最もよく理解されよう。
図１は、本発明の非排他的な実施形態に従った、半導体基板上に１つ以上のフィーチャを製造するための処理ステップを示すフローチャートである。
図２は、本発明の非排他的な実施形態に従った、半導体基板上に１つ以上のフィーチャの製造中に、（ａ）垂直エッチングと、それに続く（ｂ）非晶質炭素ライナの堆積との複数回の繰り返しを示す図である。
図３は、本発明の別の非排他的な実施形態に従った、半導体基板上に１つ以上のフィーチャを製造するための処理ステップを示すフローチャートである。
図４Ａは、図３のフローチャートに従った、高アスペクト比フィーチャの製造中に劣化を防止するためのマスクの封入を示す一連の図である。 図４Ｂは、図３のフローチャートに従った、高アスペクト比フィーチャの製造中に劣化を防止するためのマスクの封入を示す一連の図である。 図４Ｃは、図３のフローチャートに従った、高アスペクト比フィーチャの製造中に劣化を防止するためのマスクの封入を示す一連の図である。 図４Ｄは、図３のフローチャートに従った、高アスペクト比フィーチャの製造中に劣化を防止するためのマスクの封入を示す一連の図である。
図５は、本発明の非排他的な実施形態に従った、（ａ）垂直エッチングと、（ｂ）別々のエッチングツールおよびプラズマ励起化学気相堆積（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）ツールを用いた非晶質炭素ライナの堆積とを繰り返す処理を示す図である。
図６は、本発明の非排他的な実施形態に従った、（ａ）エッチングと、（ｂ）単一のツールで、その場での非晶質炭素ライナの堆積とを繰り返す処理を示す図である。
図７は、本発明の非排他的な実施形態に従った、（ｂ）非晶質炭素ライナの堆積に使用可能な例示的なＰＥＣＶＤツールの図である。
図８は、本発明の非排他的な実施形態に従った、ＡＬＤツールを制御するために用いられるシステムコントローラのブロック図である。
図面では、同様の参照数字が、同様の構造要素を指定するために用いられる場合がある。なお、各図は模式的に描写したものであり、必ずしも縮尺通りではないことを理解されたい。
以下、添付図面に示すいくつかの非排他的な実施形態を参照して、本願を詳細に説明する。以下の説明において、本開示の完全な理解に供するため、数々の具体的詳細を示す。ただし、当業者には明らかなように、本開示は、これらの具体的詳細の一部またはすべてを除いて実施されてもよい。他の例においては、本開示が不必要に曖昧になることを避けるため、周知のプロセスステップおよび／または構造については、詳細に説明されていない。
第１の非排他的な実施形態において、本願は、極めて高いアスペクト比と厳密な限界寸法制御（ＣＤ）とを有する深いフィーチャを製造するための半導体プロセスに関する。非排他的な一実施形態において、本発明は、（ａ）半導体基板上に形成された１つ以上の層内に側壁および深さを有するフィーチャを垂直にエッチングする工程と、（ｂ）このフィーチャの側壁に非晶質炭素ライナを堆積する工程とを含む半導体基板の製造方法に関する。
本発明はさらに、特定の非排他的な実施形態において、垂直エッチングフィーチャが所望の深さに到達するまで、（ａ）と、任意で（ｂ）とを繰り返すことに関する。（ａ）の各繰り返しにおいて、フィーチャが１つ以上の層内により深く垂直にエッチングされる一方で、非晶質炭素ライナは、フィーチャの側壁の横方向エッチングに耐える。任意での（ｂ）の各繰り返しにおいて、フィーチャの側壁に堆積された非晶質炭素ライナが補充される。
［プロセスフローチャート］
図１を参照すると、半導体基板上に形成された１つ以上の層内に１つ以上の垂直エッチングフィーチャを製造するための、上記で定義された処理ステップ（ａ）および（ｂ）の繰り返しを示すフローチャート１００が示されている。
最初のステップ１０２にて、基準または「初回」垂直エッチングを行って、半導体基板上に１つ以上のフィーチャを形成する。
ステップ１０４にて、基準垂直エッチングを停止する。非排他的な実施形態において、この基準垂直エッチングの深さは、３～４ミクロンの範囲である。なお、この範囲は例示に過ぎないことを理解されたい。これよりも深い、あるいは浅い基準垂直エッチングが実行されてもよい。
任意のステップ１０６にて、適合エッチングを行う。適合エッチングの目的は、半導体基板内にエッチングされた１つ以上の垂直フィーチャを画定する１つ以上の穴のＣＤを広げ、かつ／または制御することである。穴のＣＤを広げ、かつ／または制御することにより、フィーチャの上部側壁領域の閉塞が防止され、「キャッピング」または「ピンチオフ」として知られる状態の発生が防止される。所与の穴が閉塞するか、あるいは小さすぎると、その後の垂直エッチング中に穴が詰まり、ポリマー材料によってフィーチャの上部を「キャッピング」または「ピンチオフ」してしまう場合がある。また、フィーチャの穴のＣＤを広げ、かつ／または制御することにより、その後の非晶質炭素の堆積がよりコンフォーマルになる傾向がある。適合エッチングは、複数の異なる化学物質を用いて行われてもよい。化学物質としては、酸素（Ｏ2）、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、水素（Ｈ2）、および／もしくは他の任意の不活性ガス、またはこれらの任意の混合物もしくは組み合わせが挙げられる（ただし、これらに限定されない）。
ステップ１０８にて、非晶質炭素ライナを１つ以上のフィーチャの側壁に堆積させる。非晶質炭素ライナは通常、１つ以上のフィーチャの開口の上部から底部深さまで下方に延びる。種々の実施形態において、非晶質炭素ライナの厚さは、５～５００オングストロームの範囲である。なお、この範囲は例示に過ぎないことを理解されたい。非晶質炭素ライナは、これより薄くすることも、あるいは厚くすることも可能である。
任意のステップ１１０にて、堆積された非晶質炭素ライナを「高密度化」する。非晶質炭素ライナをより高密度化することにより、補充が必要となるまでの非晶質炭素ライナの耐用寿命が延びる。非晶質炭素ライナの高密度化は、非晶質炭素ライナの圧縮、非晶質炭素ライナからの水素パージ、またはその両方の組み合わせによって達成できる。例えば、半導体基板を、不活性プラズマ化学物質（例えば、アルゴン、二窒素、ヘリウムなど）を用いた無線周波数（ＲＦ）プラズマ、または水素プラズマに曝露することによって、非晶質炭素ライナの圧縮および水素の除去が可能であり、これらの両方によって、高密度化することになる。
別の任意のステップ１１２にて、エッチバックを行って、（ｉ）１つ以上のフィーチャを画定する穴の周囲の、または穴に隣接する１つ以上の層の平面、および（ｉｉ）１つ以上のフィーチャの側壁に堆積する可能性がある余分な非晶質炭素を除去する。これらの余分な堆積物を除去することにより、所与のフィーチャの幅を部分的にまたは完全に遮断または閉塞する可能性がある「ピンチオフ」の状態が回避される。ピンチオフが発生する場合、その後の垂直エッチングにおける化学物質がフィーチャの深さに到達することを妨げられ、垂直エッチングが阻害される可能性がある。また、側壁からいくらかの余分な堆積材料を除去する能力により、通常、ＣＤの厳密性が向上した最終的なフィーチャが生じる。エッチバックは、複数の異なる化学物質を用いて行われてもよい。化学物質としては、酸素（Ｏ2）、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、水素（Ｈ2）、窒素（Ｎ2）、またはこれらの任意の混合物もしくは組み合わせが挙げられる（ただし、これらに限定されない）。
ステップ１１４にて、フィーチャがその所望の深さまで垂直エッチングされたか否かが判定される。判定結果が肯定の場合、次に、上記のプロセスは完了する。判定結果が否定の場合、垂直エッチングの開始および停止ステップ１０２、１０４、ならびに任意のステップ１０６～１１２のいずれかを含む、上記のステップ１０２～１１２が繰り返される。
垂直エッチングステップ１０２の各繰り返しにおいて、ステップ１０４にて垂直エッチングを停止する前に、複数の要因を考慮してもよい。１つの重要な要因は、非晶質炭素ライナの状態である。非晶質炭素は一般にフッ素、塩素および／または臭素に対して高耐性を有するが、これらのエッチング化学物質をまったく通さないわけではない。非晶質炭素ライナの厚さ、フィーチャが垂直にエッチングされる速度に対する非晶質炭素ライナの横方向エッチング速度、および他の基準などの要因をすべて用いて、垂直エッチングを停止するタイミングおよび非晶質炭素ライナを補充するタイミングを決定できる。非常に深いフィーチャ（例えば、深さ４ミクロン以上）の場合、（ａ）垂直エッチングと（ｂ）堆積とを複数回繰り返すことが必要な場合がある。
なお、ステップ１０８は「任意」として記載されている。一般論として、最初の基準垂直エッチングに続けてほぼ必ず、非晶質炭素ライナが堆積される。このようにして、１つ以上のフィーチャの側壁は、その後の垂直エッチングステップ（ａ）の間に、横方向のエッチングが最小限に抑制される。垂直エッチングステップ（ａ）を１回以上繰り返した後、ある時点において、１つ以上のフィーチャは、所望の垂直深さに到達する。このような場合、非晶質炭素ライナの補充は、不要または望ましくない場合がある。その場合、堆積ステップ１０８は、任意で省略してもよい。
［垂直にエッチングされたフィーチャを有する半導体基板］
図２を参照すると、例示的な半導体基板１０上への１つ以上のフィーチャ１４の製造中に、（ａ）ステップ１０２の垂直エッチングと、それに続く（ｂ）ステップ１０８の非晶質炭素ライナの堆積との複数回の繰り返しが示されている。半導体装置上へのフィーチャ１４の製造は一般に、図１のフローチャートを参照して上に概説したステップに従う。この具体例では、（ａ）ステップ１０２の垂直エッチングと、（ｂ）ステップ１０８の非晶質炭素ライナの堆積との繰り返しを３回行って、フィーチャ１４を所望の深さに到達させる。
半導体基板１０は、１つ以上の層１２を含む。簡略化のため、１つの層１２のみを図示している。なお、層１２は、複数の積層を含むことができることを理解されたい。半導体基板１０の１つ以上の個々の層１２は、広く異なっていてもよい。このような１つ以上の層は、シリコン窒化物、シリコン酸化物、ポリシリコン、酸化物、ホウ素ドープ酸化物などのドープ酸化物、ＰＳＧ、ＢＰＳＧなどの種々のスピンオングラス材料、アッシャブルハードマスク（ＡＨＭ）、炭素もしくはホウ素などの種々の材料でドープされた炭素などの材料、または半導体基板上に形成される任意の他の種類の材料もしくは層（現在公知もしくは使用されているもの、および今後発見もしくは使用されるものを含む）を含んでもよいが、これらに限定されない。したがって、ここに列挙した材料が網羅的ではないことを理解されたい。
図示の特定の実施形態では、１つ以上の層１２は、半導体基板１０の深さまたは体積内に製造されるフィーチャ１４を画定するためのマスクとして使用される。概して、１つ以上の層１２は、基板１０の下層の表面に均一に堆積される。本技術分野で周知のように、その後、１つ以上の層１２をパターニングして、基板１０の特定の部分を露出させる。したがって、パターニングされた１つ以上の層１２は、基板１０上に製造されるフィーチャ１４を画定するためのマスクとして機能する。
基準または「初回」垂直エッチングでは、図示のように、２つのフィーチャ１４が画定される。基準エッチング後の各フィーチャ１４は、深さ１６および側壁１８によって画定される。分かりやすくするため、垂直エッチングとは、１つ以上の層１２によって画定されたパターンマスクによって画定される基板１０の露出した領域の深さへの任意のエッチングを含むように広く解釈されることを意図している。また、簡略化のため、２つのフィーチャ１４のみを図示していることを理解されたい。実際の実施形態においては、これよりかなり多数のフィーチャ１４が基板１０上に製造されてもよい。
続く１回目の堆積において、フィーチャ１４の側壁１８に非晶質炭素ライナ２０が形成される。非晶質炭素ライナ２０は通常、フィーチャ１４の深さ１６の底部または底部付近まで下方に延びる。
次に、基板１０は、２回目の垂直エッチングを受けて、フィーチャ１４の深さ１６が延びる。２回目の垂直エッチングにより、非晶質炭素ライナ２０は、フィーチャ１４の底部深さ１６に届かなくなる。
２回目の堆積において、非晶質炭素ライナ２０が補充され、２回目の垂直エッチングによって画定されたフィーチャ１４の深さ１６の底部付近または底部まで下方に延びる。
３回目の繰り返しにおいて、フィーチャ１４は、再び垂直にエッチングされる。この具体例では、３回目の垂直エッチング後の深さ１６は、所望または目標の深さに到達する。したがって、この例では、垂直エッチングをこれ以上繰り返す必要はない。
任意での３回目の堆積において、非晶質炭素ライナ２０は、再び補充される。なお、このステップは任意であり、上述したように実施されない場合がある。
図２には示していないが、適合エッチング１０６、高密度化ステップ１１０および／またはエッチバック１１２を含む、任意のステップのいずれかを実施してもよい。いくつかの実施形態において、これらのステップは、（ａ）ステップ１０２の垂直エッチングと、（ｂ）ステップ１０８の非晶質炭素ライナの堆積との各繰り返しにおいて実行できる。他の実施形態において、これらのステップは、（ａ）および／または（ｂ）のすべての繰り返しではなく、一部の繰り返しにおいて実行できる。
なお、２回目および３回目の繰り返しにおいて、非晶質炭素ライナ２０は、各垂直エッチング（ａ）の直後と比較して、補充（ｂ）後に厚みを増すように図示されている。図面は例示に過ぎず、縮尺通りに描写されてはいないことを理解されたい。非晶質炭素ライナ２０の厚さは、典型的には、数オングストロームの範囲であるため、縮尺通りの図面は現実的ではない。
（ａ）垂直エッチングおよび（ｂ）堆積を３回のみ繰り返す場合を説明し、図示してきたが、任意の回数の繰り返しが利用されてもよいことを理解されたい。場合によっては、フィーチャ１４が所望の深さ１６に到達するために必要な繰り返しはこれより少なくてもよく、一方で、他の場合では、これより多い繰り返しが必要な場合もある。
所与のフィーチャ１４に必要な（ａ）および（ｂ）の繰り返しの回数は、多種多様な要因に応じて確定される。このような要因としては、フィーチャの所望の深さ、堆積された非晶質炭素ライナ２０の厚さ、フィーチャ１４の限界寸法（ＣＤ）公差、フィーチャ１４の所望のアスペクト比、非晶質炭素ライナ２０を補充する必要のあるタイミング、および／またはこれらの任意の組み合わせを含んでもよい（ただし、これらに限定されない）。なお、ここに列挙した要因は網羅的ではなく、他の要因も考慮されてもよいことを理解されたい。
また、フィーチャ１４は多種多様な形状を取れることを理解されたい。このような形状としては、円筒、穴、溝、スリット、幾何学的形状、非幾何学的形状、または半導体基板１０などの、半導体基板上に製造可能な他のほぼすべての形状を含んでもよい（ただし、これらに限定されない）。
なお、いくつかの実施形態において、垂直エッチングされたフィーチャ１４の側壁１８に堆積された非晶質炭素ライナ２０は、場合によっては、半導体基板１０の後続の処理ステップ中に除去されてもよい。例えば、非晶質炭素ライナ２０は、典型的には、等方性エッチングステップである、「アッシング」ステップ中に除去できる。
［同時エッチング］
非晶質炭素ライナ２０が形成される際、非晶質炭素材料は、１つ以上のマスク層１２およびフィーチャ１４の上部領域（すなわち、フィーチャ１４の「ネック部」）によって画定される領域では堆積がより厚くなる一方で、フィーチャ１４のより深い部分においては堆積がより薄くなるか、あるいはまったく堆積しない傾向がある。余分な非晶質炭素ライナ材料がネック部に集まるため、開口が部分的にまたは完全に閉塞される。この状態は、「ピンチオフ」または「キャッピング」と呼ばれ、非晶質炭素材料がフィーチャ１４のより深い部分の側壁１８に堆積することを妨げる。その結果、非晶質炭素ライナ２０は、厚さが不均一であり、フィーチャ１４の底部付近では非常に薄いか、あるいは存在しない可能性がある。
２０１９年６月３日に出願された、「Ｃａｒｂｏｎ Ｂａｓｅｄ Ｌｉｎｅｒ ｆｏｒ Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ Ｃｏｎｔｒｏｌ Ｄｕｒｉｎｇ Ｈｉｇｈ Ａｓｐｅｃｔ Ｒａｔｉｏ Ｆｅａｔｕｒｅ Ｅｔｃｈｅｓ」と題する、同時係属中の、同一出願人による米国仮特許出願第６２／８５６，５９５号に、フィーチャ１４の入口またはネック部において局所エッチングを行って、ピンチオフ状態を軽減するプロセスが記載されている。局所エッチングを行うことによって、ネック部のフィーチャ１４は、少なくともより長い時間開いた状態を維持し、フィーチャ１４のより深い部分への非晶質炭素材料の堆積を可能にする。その結果、非晶質炭素ライナ２０の堆積の均一性および深さが改善される。この手法の変形例では、エッチングは、非晶質炭素の堆積中、堆積直前、堆積直後に行うことができる。米国仮特許出願第６２／８５６，５９５号は、すべての目的のために参照により本明細書に組み込まれる。
局所エッチングは、堆積の妨げとなるピンチオフ状態を遅らせる上で比較的良好に機能するが、その制限を有する。すなわち、局所エッチングがあまりに長時間行われると、１つ以上の露出層１２も、意図せずエッチングされ、マスクを劣化させる可能性がある。１つ以上の層１２がエッチングされると、マスクの形状が不都合に変化し、積層内の下層にあるいずれかの層が損傷および／または劣化する可能性がある。
［劣化を防止するためのマスク封入］
図３を参照すると、フィーチャ１４を画定するためのマスクを画定する１つ以上の層１２を封入するためのステップを説明するフローチャート２００が示されている。
最初のステップ２０２にて、基板１０上に１つ以上の層１２を堆積するか、またはその他の方法で形成する。次いで、１つ以上の層１２をパターニングして、マスクを形成し、下層にある基板１０のフィーチャ１４が製造される部分を露出させる。
ステップ２０４にて、基準エッチングを実行して、１つ以上のフィーチャ１４を生成する（例えば、図２の「基準エッチング」と表記した図を参照されたい）。
ステップ２０６にて、マスクを画定する１つ以上の層１２を、耐エッチング材料で封入する。この封入は、典型的には、いくつかの周知の基板処理技術のうちの１つを用いて行われる。例えば、材料に応じて、封入層を１つ以上の層１２の上に成長させるか、あるいは堆積することができる。
ステップ２０８にて、フィーチャ１４を画定する基準エッチングの側壁１８に、非晶質炭素ライナ２０を堆積する。
ステップ２１０にて、非晶質炭素ライナ２０のエッチバックを行う。ここでも、このエッチバックステップの目的は、フィーチャ１４の開口部またはネック部でのピンチオフ状態を防止することである。ネック部の空間を確保して、ピンチオフを防止することにより、少なくとも２つの利点が得られる。第一に、非晶質炭素ライナ２０は、側壁１８により均一に堆積し、フィーチャ１４の深部により深く入り込む能力を有する。第二に、ライナ２０がより深く、かつより均一に堆積されるため、ライナ２０の補充が必要となるまでに、後続のフィーチャエッチング（後述の通り）をより長い時間継続できる。その結果、フィーチャ１４は、より深い部分までエッチングされ得る。
ステップ２０６にて用いられる具体的な封入材料は、フィーチャ１４の側壁１８に堆積されるライナ材料に大きく依存する。例えば、ステップ２０８にて非晶質炭素ライナ２０を堆積する場合、ステップ２１０にて用いられる適切なエッチング化学物質としては、酸素（Ｏ2）、亜酸化窒素（Ｎ2Ｏ）、二酸化炭素（ＣＯ2）、水素（Ｈ2）、またはこれらの組み合わせを含んでもよい。これらの化学物質を用いる場合、マスクの１つ以上の層１２を封入および保護するのに適した耐エッチング材料としては、シリコン酸化物（ＳｉＯ2）、シリコン窒化物（ＳｉＮ）、および／または非晶質シリコンを含んでもよく（ただし、これらに限定されない）、これらのいずれも、周知の技術を用いて形成されてもよい。例えば、（ＳｉＯ2）などの酸化物および（ＳｉＮ）などの窒化物は、周知のように堆積される。あるいは、下層にある層が非晶質シリコンなど、適切な材料であれば、（ＳｉＯ2）などの酸化物を成長させることができる。封入に用いられる耐エッチング材料の厚さは、広く異なっていてもよい。種々の実施形態において、この厚さは、０．５ｎｍ～５０ｎｍの範囲であってもよい。
本明細書にて提示される例は例示に過ぎず、本発明を限定するものと解釈されるべきではないことを理解されたい。むしろ、多種多様な異なる材料を用いて、フィーチャ１４の側壁１８にライナ２０を形成してもよい。使用されるライナ材料に応じて、異なるエッチング化学物質が選択されてもよい。これはすなわち、異なる耐エッチング封入材料を同様に使用してもよいことを意味する。
さらに、ステップ２０８および２１０は、必ずしも図示の順序で実行（すなわち、順々に、を意味する）する必要はないことに留意されたい。むしろ、エッチバックステップ２１０は、ステップ２０８における非晶質炭素ライナ２０の堆積前、堆積と同時、または堆積後に実行できる。
判定２１２において、非晶質炭素ライナ２０が所望のプロファイルを有しているか否かが判定される。所望のプロファイルは、典型的には、（ｉ）側壁１８上の所望の厚さ、（ｉｉ）フィーチャ１４内の所望の深さ、または（ｉ）と（ｉｉ）の両方の組み合わせによって特徴付けられる。特定の非排他的な実施形態において、所望のプロファイルの決定は、経験的データから確認される。複数の基板を用いて非晶質炭素ライナ２０の堆積を何度も行うことにより、過去データを用いて、所望のプロファイルが達成されるタイミングを決定できる。所望のプロファイルが達成されていないと判定された場合、次に、ステップ２０８に提示されるように、堆積が継続する。
ステップ２１４にて、耐エッチング材料を補充する必要があるか否かが判定される。ここでも、この判定は、典型的には、経験的データを用いて行われる。複数の基板１０の処理から得られた過去のデータを確認することにより、補充の必要性の判定は一般に、使用されたエッチング液の化学物質の種類および／またはエッチバックステップ２１０の１回以上の繰り返し中に耐エッチング材料がエッチング液の化学物質に曝露された累積時間の組み合わせに基づいて行うことができる。耐エッチング材料の補充が必要と判定された場合、制御をステップ２０６に戻してもよい。
ここでも、判定２１２および２１４の順序は異なっていてもよいことを理解されたい。両判定は、略同時に行うことができる。あるいは、２１２を最初に行い、次に２１４を行う、またはその逆など、一方の判定が他方の判定より前に行われてもよい。
ステップ２１６にて、非晶質炭素ライナ２０が所望のプロファイルを有し、かつ耐エッチング材料を補充する必要がない場合、フィーチャエッチングを行う。フィーチャエッチングを行うことで、フィーチャ１４がより深い部分までエッチングされる。ここでも、ライナ２０がより深く、かつより均一であることにより、フィーチャエッチングは、ライナ２０の補充が必要となるまでに、その他の方法よりも可能な限り長時間継続してもよい。その結果、フィーチャ１４をより深い部分までエッチングでき、これにより、上記プロセスの必要な繰り返しが少なくなる可能性がある。
ステップ２１８にて、フィーチャが所望の深さまでエッチングされたか否かが判定される。この判定も、典型的には、経験的データを用いて行われる。フィーチャ１４が所望の深さに達している場合、プロセスは完了する。そうでない場合、次に、制御は、判定２１２および／または２１４に戻される。これら２つの判定結果に応じて、ステップ２１８にてフィーチャエッチングを再度繰り返す前に、ステップ２０８での非晶質炭素ライナの繰り返し、ステップ２１０でのライナのエッチバック、および／またはステップ２０６での耐エッチング材料の補充を行ってもよい。このようにして、ステップ２１６にてフィーチャエッチングを再度行う前に、炭素ライナ２０は、所望のプロファイルを満たすように補充される。フィーチャ１４のネック部は開放されて余分な材料がない状態に維持される一方で、耐エッチング材料は、１つ以上のマスク層１２を劣化から保護するために適宜補充される。
フローチャート２００によって示されたステップおよび判定により、フィーチャ１４は、所望の深さまでエッチングされ得る。所望の深さが比較的深い（例えば、４ミクロン以上）場合、フィーチャエッチングステップ２１６を複数回繰り返す必要がある場合もある。同様に、判定２１２および２１４の結果に応じて、非晶質炭素ライナ２０の堆積および／またはステップ２１０でのライナのエッチバックも複数回繰り返される場合がある。例えば、フィーチャエッチング２１６の間にライナ２０が劣化した場合、次に、エッチングを停止し、ステップ２０８および２１０を行うことができる。同様に、エッチバックステップ２１０の間に耐エッチング材料の補充が必要と判定された場合、次に、エッチバックを停止し、ステップ２０６にてマスクを再封入する。
さらに、フローチャート２００にて概説されたステップの多くを、必ずしも逐次的に（すなわち、１つずつ）実行する必要はないことに留意されたい。むしろ、これらのステップの多くは、並行して実行可能である。例えば、ステップ２０８および２１０は、同時に、または部分的に重複して実行されてもよい。
図４Ａ～図４Ｃを参照すると、図３のフローチャート２００に従った、高アスペクト比フィーチャ１４の製造中の劣化を防止するためのマスクの封入を説明する一連の図が示されている。
図４Ａにおいて、フィーチャ１４は、図示のように基準深さ１６まで基準エッチングされる。フィーチャ１４の位置は、図３のステップ２０４ごとに、１つ以上のマスク層１２によって画定されるマスク開口部によって特定された。
図４Ｂにおいて、図３のステップ２０６ごとに、マスクを画定する１つ以上の層１２を封入するように、耐エッチング材料３０が堆積および／または成長される。図示のように、耐エッチング材料３０は、フィーチャ１４を画定する開口部の周囲の上面を封入するだけでなく、フィーチャ１４のネック部を画定する１つ以上の層１２の側壁に沿っても封入する。
ステップ４Ｃにおいて、非晶質炭素ライナ２０は、層１４の上面、かつ１つ以上の層１２の側壁に沿って堆積される。堆積中、非晶質炭素材料がフィーチャ１４の開口部および／またはネック部まで侵入し、フィーチャ１４の深部への入口をキャッピングまたはピンチオフする場合がある。
図４Ｄにおいて、ネック部または開口部および１つ以上の層１２の側壁に侵入した非晶質炭素材料は、図３のエッチバックステップ２１０によって実質的に除去される。図から明らかなように、フィーチャ１４のネック部は、余分な非晶質炭素材料が除去され、非晶質炭素の堆積とステップ２１６におけるフィーチャ１４の深部へのフィーチャエッチングを行うために用いられる化学物質の両方にとって、開けた入口プロファイルが提供される。
フィーチャ１４のマスクを画定する１つ以上の層１２を耐エッチング材料で封入することにより、複数の利点が実現される。第一に、マスクを封入しなかった場合に比べて、エッチバックステップ２１０は、より長い時間実行可能である。第二に、フィーチャ１４のネック部が実質的に開放されるので、入口プロファイルにより、非晶質炭素がフィーチャ１４の側壁１８のより深い部分に、かつより均一に堆積可能となる。第三に、非晶質炭素ライナの補充の必要頻度が低減されるため、ステップ２１６におけるフィーチャエッチングもより長い時間実行でき、その結果、フィーチャ１４をより深くエッチングできる。
［基板処理ツール］
上記のプロセスは、複数の堆積およびエッチングステップを含む。種々の実装形態において、これらの堆積およびエッチングステップは、複数の処理チャンバを組み合わせて、または単一の処理チャンバで実行できる。
図５は、本明細書に記載の種々の処理ステップを実行するエッチングチャンバ５２およびＰＥＣＶＤチャンバ５４を示す図５０である。非排他的な一実施形態において、エッチングステップ２０４、２１６は、エッチングチャンバ５２内で実行される一方で、堆積ステップ２０６、２０８は、ＰＥＣＶＤチャンバ５４内で実行される。円形の矢印５６、５８は、上記のプロセスの繰り返し性を示すことを意図しており、実行されるプロセスステップに応じて、基板１０が２つのチャンバ間で適宜搬送される。
本実施形態の変形例において、２つのチャンバ５２および５４を同じツールに設けてもよいし、別々のツールに設けてもよい。いずれの場合も、処理中の基板１０は、２つのチャンバ５２と５４との間で搬送される。
種々の他の実施形態において、本願の譲受人が市販しているＫｉｙｏもしくはＦｌｅｘエッチングツール、および／またはＶｅｃｔｏｒ堆積ツールなどの市販のツールを用いてもよい。
本実施形態のさらに他の変形例において、エッチバックステップ２１０は、チャンバ５２または５４のいずれかにおいて実行できる。前者の場合、基板１０は、ステップ２０８の非晶質炭素ライナ２０の堆積とステップ２１０のエッチバックとを実行するために、２つのチャンバ５２、５４間で搬送される。後者の場合、これらのステップ２０８、２１０は、同一のＰＥＣＶＤチャンバ５４内で、同時に、または順番に（すなわち、最初にステップ２０８、次にステップ２１０を実行するか、もしくはその逆）実行できる。
図６を参照すると、同一のチャンバ６２内でエッチングと堆積動作の両方をその場で実行する能力を有するＰＥＣＶＤツール６０が示されている。この実施形態では、基準エッチングステップ２０４、封入ステップ２０６、非晶質炭素堆積ステップ２０８、エッチバックステップ２１０、およびステップ２１６のフィーチャエッチングのすべて、またはほぼすべてが同一のチャンバ６２内で行われるので、基板１０を複数のチャンバ間で搬送する必要がなくなるか、または低減される。ここでも、上記のステップの多くの繰り返し性が、図中では矢印６４、６６によって表されている。
［例示的なＰＥＣＶＤツール］
図７は、堆積ステップ２０６、２０８、および／またはエッチングステップ２０４、２１０、および２１６のいずれかまたはすべてに使用可能な例示的なＰＥＣＶＤツール７０が示された図である。
ＣＶＤツール７０は、処理チャンバ７２、シャワーヘッド７４、処理される基板１０を保持し位置決めするための基板ホルダ７６、無線周波数（ＲＦ）発生器８０、およびシステムコントローラ８２を含む。
動作中、１つ以上の反応ガスが、シャワーヘッド７４を通じて処理チャンバ７２に供給される。シャワーヘッド７４内では、ガスは、１つ以上のプレナム（図示せず）を介して、処理される半導体基板１０の表面の上方の通常領域内の、チャンバ７２に分配される。ＲＦ発生器８０によって生成された、ＲＦ電位が、シャワーヘッド７４上の電極（図示せず）に印加される（また、場合によっては、ＲＦ電位は、基板ホルダ７６に設けられた電極（同様に、図示せず）を介して、印加されてもよい）。ＲＦ電位は、処理チャンバ７２内にプラズマ８４を発生させる。プラズマ８４内では、活性化された電子が反応ガスからイオン化または解離（すなわち、「分離」）し、化学反応性ラジカルを生成する。これらのラジカルが反応し、本明細書に記載の非晶質炭素ライナ２０を含む、薄膜を、半導体基板１０上に堆積形成する。
チャンバ７２内のプラズマ８４は、容量的または誘導的に供給可能である。
種々の実施形態において、ＲＦ発生器８０は、高ＲＦ周波数、中ＲＦ周波数、および／もしくは低ＲＦ周波数を生成可能な単一のＲＦ発生器、または複数のＲＦ発生器であってよい。例えば、高周波数の場合、ＲＦ発生器８０は、２～１００ＭＨｚの範囲の周波数を発生させてもよく、好ましくは１３．５６ＭＨｚまたは２７ＭＨｚの周波数である。低周波数を発生させる場合、低周波数の範囲は、５０ＫＨｚ～２ＭＨｚ、好ましくは３５０～６００ＫＨｚである。
［システムコントローラ］
図８を参照して、本発明の非排他的な実施形態に従ったシステムコントローラ８２のブロック図を説明する。システムコントローラ８２は、ＰＥＡＬＤツール７０の全体的な動作を全般に制御するとともに、堆積中、堆積後、および／または他のプロセス動作中のプロセス条件を管理するために用いられる。
システムコントローラ８２は、集積回路、プリント回路基板、小型の携帯装置、パーソナルコンピュータ、サーバ、スーパーコンピュータにわたる数多くの物理的形態を有してもよく、そのいずれもが、１つ以上のプロセッサを有してもよい。システムコントローラ８２は、電子ディスプレイ装置４０４（画像、テキスト、および他のデータの表示用）、非一時的メインメモリ４０６（例えば、ランダムアクセスメモリ（ＲＡＭ））、記憶装置４０８（例えば、ハードディスクドライブ）、リムーバブル可能記憶装置４１０（例えば、光ディスクドライブ）、ユーザインタフェース装置４１２（例えば、キーボード、タッチスクリーン、キーパッド、マウスまたは他のポインティングデバイスなど）、ならびに通信インタフェース４１４（例えば、無線ネットワークインタフェース）をさらに含むことができる。通信インタフェース４１４により、システムコントローラ８２と外部装置との間で、リンクを介してソフトウェアおよびデータの転送が可能である。また、システムコントローラ８２は、上述した装置／モジュールが接続される通信インフラストラクチャ４１６（例えば、通信バス、クロスオーバーバー、またはネットワーク）を含んでもよい。
「非一時的なコンピュータ可読媒体」という用語は、一般に、メインメモリ、二次メモリ、リムーバブル記憶装置、および記憶装置（ハードディスク、フラッシュメモリ、ディスクドライブメモリ、ＣＤ－ＲＯＭ、およびその他の形態の永続メモリなど）などの媒体を指すものであり、搬送波や信号などの一時的な対象を含むものと解釈されるべきではない。
特定の実施形態において、システムソフトウェアまたはコードを稼働または実行する、システムコントローラ８２は、本明細書に記載のプロセスの一部またはすべてを実施するためのツール７０の動作のすべてまたは少なくとも大部分を制御する。これらの動作としては、図１および図３に記載したようなステップの一部または全部の実施、これらの動作の処理のタイミングおよび判定制御、ＲＦ発生器８０の動作の周波数および出力制御、処理チャンバ７２内の圧力制御、反応物の流量制御、処理チャンバ７２内の濃度および温度制御、処理チャンバのパージのタイミング制御などの動作が挙げられる（ただし、これらに限定されない）。
通信インタフェース４１４を介して転送される情報は、信号を搬送する通信リンクを介して、通信インタフェース４１４が受信可能な電子信号、電磁信号、光信号、または他の信号などの信号の形態であってもよく、また、この情報は、電線もしくはケーブル、光ファイバ、電話回線、携帯電話リンク、無線周波数リンク、および／または他の通信チャネルを用いて実装されてもよい。このような通信インタフェースにより、１つ以上のプロセッサ４０２が、ネットワークから情報を受信、またはネットワークに情報を出力してもよいことが考えられる。さらに、方法の実施形態は、プロセッサのみで実行してもよいし、処理の一部を共有するリモートプロセッサと連携して、インターネットなどのネットワーク上で実行してもよい。
［非晶質炭素ライナの堆積］
専用ＰＥＣＶＤチャンバおよび／またはエッチングとＰＥＣＶＤの両用チャンバのいずれにおいても、多種多様なプロセスフローを用いて、非晶質炭素ライナ２０を堆積できる。このようなプロセスフローは、処理チャンバ内の温度範囲、圧力範囲、プラズマの供給方法、処理チャンバ内へのガスの流量の制御、ならびに処理チャンバ内で実際に使用される実際の前駆体および他の化学物質を定義することを含む。
以下に提示される表Ｉでは、上記のパラメータの各々についての例および／または範囲が提供されている。これらの例および／または範囲を用いることによって、ＰＥＣＶＤプロセスを用いて、非晶質炭素ライナ２０をフィーチャ１４の側壁１８に堆積できる。
Figure 2022550057000002
上記の表ＩＩに提供されるいかなる情報も、本発明を限定するものとして解釈されるべきではない。むしろ、所定の堆積の時間を定義するために使用される各種の範囲、例、および要因は、例示に過ぎないことを理解されたい。特定の設計目的およびプロセスパラメータを満たすために必要に応じて、他の範囲、例、および要因を非晶質炭素ライナ２０の堆積に使用できる。
［非晶質炭素］
フィーチャ１４の側壁１８にライナ２０を形成するために堆積される非晶質炭素は、結晶構造をまったくまたはほとんど有さない、未結合の、反応性炭素であることが好ましい。非晶質炭素材料は、ダングリング－ＴＴ結合を水素で終端させることによって安定化させてもよい。非晶質炭素は、一般的な非晶質炭素の場合は「ａＣ」、水素化非晶質炭素の場合は「ＨＡＣ」、または四面体非晶質炭素（ダイヤモンド状炭素と呼ばれることもある）の場合は「ｔａ－Ｃ」と略されることが多い。本願の説明において、フィーチャ１４の側壁１８にライナ２０を画定するために、これらの種類の非晶質炭素のいずれを用いてもよい。
本明細書で用いられる、非晶質炭素ライナ２０の特性は、堆積中に用いられるパラメータに応じて異なる。非晶質炭素を特徴付ける主な方法は、材料中に存在するｓｐ2混成結合とｓｐ3混成結合との比率によるものである。黒鉛はｓｐ2混成結合のみから構成される一方で、ダイヤモンドはｓｐ3混成結合のみから構成されている。ｓｐ3混成結合が多い材料は、ｓｐ3混成結合により形成される四面体形状から四面体非晶質炭素、または（多くの物性がダイヤモンドに類似していることから）ダイヤモンド状炭素と呼ばれる。さらに、非晶質炭素ライナ２０中の水素の量または程度は、分光分析、例えば、ラザフォード後方散乱分光分析（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて容易に測定できる。水素のレベルを検出する能力は、上記のように非晶質炭素ライナ２０を高密度化するステップを行う際に特に有益である。
［エッチバックステップ］
以下に提示される表ＩＩでは、ライナマスクのエッチバックステップ２１０を実行するために、処理チャンバ内で実装可能な複数のパラメータについての例示的な値および／または範囲が提供されている。これらの値および／または範囲を用いることにより、エッチバックプロセスを使用して、マスク（すなわち、１つ以上の層１２）によって画定されたフィーチャ１４の頂部、開口部、またはネック部における余分な非晶質炭素材料を除去できる。
Figure 2022550057000003
上記に示されたプロセスパラメータにより、高度に制御された方法で、非晶質炭素を「穏やかに」エッチング可能な化学物質を使用することになる。比較的低電力のプラズマを発生させることにより、酸素および／または他のラジカル（例えば、炭素または窒素）が揮発性のエッチング液を形成し、これがフィーチャ１４の上部または開口部において非晶質炭素ライナ２０と反応する。高ＲＦの場合、マスクを画定する１つ以上の層１２の表面を衝撃するイオンエネルギーは比較的低く、その結果、エッチング速度は比較的遅くなる。したがって、このエッチングは、主に化学エッチングである。ラジカルの大半は、ピンチオフ部分の材料と接触すると直ちに反応し、その結果、エッチング副生成物を生成する。エッチング副生成物は、処理チャンバから排出される。ラジカルは低エネルギーを有し、ピンチオフ部分の材料、またはマスクによって画定された開口部の直下（例えば、深さ４００ナノメートル以下）の非晶質炭素ライナ２０の材料とすぐに反応する傾向があるので、フィーチャ１４の深部へと下方に拡散する可能性を有するラジカルは比較的少ない。その結果、ライナ２０の大部分は、１つ以上の層１２の近傍におけるエッチングによる影響をほとんど受けず、元の状態を維持する。このエッチングは、主にピンチオフ部分の材料を除去し、フィーチャ１４のネック部を開くが、総じてフィーチャ１４自体の深部には侵入しない。その結果、フィーチャ１４の側壁にあるライナ２０は、ほぼ元の状態を維持し、エッチバック２１０による影響をほとんど受けないままである。
［フィーチャの特性／寸法］
本明細書に記載のプロセスを用いることにより、極めて高いアスペクト比であり、かつＣＤが極めて厳密に制御された、フィーチャ１４を有する半導体基板を実現できる。例えば、４ミクロン以上の深さ、（５０：１）以上のアスペクト比、および８０～１００または１５０ナノメートル以下の範囲の厳密なＣＤｓを有するフィーチャ１４を実現できる。なお、これらの特性は例示に過ぎないことを理解されたい。フィーチャ１４は、より深いもしくはより浅い垂直深さ、より大きいもしくはより小さいアスペクト比、および／または、より厳密なもしくはより厳密ではないＣＤ測定値を有して製造可能である。しかしながら、一般論として、半導体製造技術が向上し、これまで以上に高密度な半導体装置への需要が続いているため、より深く、より高いアスペクト比で、かつより厳密なＣＤ測定値を有するフィーチャ１４が、本明細書に記載の主題を用いて実現される可能性が高い。
数例の実施形態のみを詳細に説明してきたが、本願は、本明細書に提供される開示の主旨または範囲から逸脱することなく、他の多くの形態で実装されてもよいことを理解されたい。したがって、本実施形態は、あくまでも例示であって、制限的なものと考えられるべきではなく、本発明は、本明細書にて提供された詳細に限定されるものではなく、添付の特許請求の範囲および均等物の範囲内で変更されてもよい。
数例の実施形態のみを詳細に説明してきたが、本願は、本明細書に提供される開示の主旨または範囲から逸脱することなく、他の多くの形態で実装されてもよいことを理解されたい。したがって、本実施形態は、あくまでも例示であって、制限的なものと考えられるべきではなく、本発明は、本明細書にて提供された詳細に限定されるものではなく、添付の特許請求の範囲および均等物の範囲内で変更されてもよい。
本発明は、たとえば、以下のような態様で実現することもできる。
適用例１：
半導体基板内にフィーチャを製造するための方法であって、
（ａ）前記半導体基板内へと基準エッチングされたフィーチャを画定するマスクの開口部および側壁の周囲を耐エッチング材料で封入する工程と、
（ｂ）前記マスクの前記側壁および前記エッチングされたフィーチャの側壁に非晶質炭素ライナを堆積する工程と、
（ｃ）前記非晶質炭素ライナの前記堆積中に前記マスクの前記開口部または前記側壁の周囲に堆積した可能性のある余分な非晶質炭素を除去するための非晶質炭素ライナエッチングを実行する工程であって、
前記耐エッチング材料は、前記非晶質炭素ライナエッチング中に前記マスクの前記開口部および前記側壁の周囲がエッチングされるのを防止または軽減する、工程と、
（ｄ）フィーチャエッチングを行って、前記フィーチャの前記半導体基板内への深さをさらに深くする工程と、
を含む、方法。
適用例２：
適用例１の方法であって、
前記フィーチャが所望の深さまで前記半導体基板内にエッチングされるまで、前記工程（ｄ）を１回以上繰り返すことをさらに含む、方法。
適用例３：
適用例１の方法であって、
前記フィーチャが所望の深さまで前記半導体基板内にエッチングされるまで、前記工程（ｂ）および（ｄ）を各々１回以上繰り返すことをさらに含む、方法。
適用例４：
適用例１の方法であって、
前記工程（ｂ）および（ｃ）を１回以上繰り返して、前記非晶質炭素ライナを補充することをさらに含む、方法。
適用例５：
適用例１の方法であって、
前記工程（ａ）を定期的に繰り返して、前記マスクの前記開口部および前記側壁の周囲の前記耐エッチング材料を補充することをさらに含む、方法。
適用例６：
適用例１の方法であって、
前記工程（ｂ）および（ｃ）を１サイクル以上実行して、前記マスクの前記開口部および前記側壁の所望のプロファイルを達成することをさらに含む、方法。
適用例７：
適用例１の方法であって、
前記工程（ｂ）および（ｃ）を１サイクル以上実行して、前記非晶質炭素ライナの所望のプロファイルを達成することをさらに含む、方法。
適用例８：
適用例７の方法であって、
前記所望のプロファイルは、
（ｉ）前記非晶質炭素ライナの厚さの所望の均一性、
（ｉｉ）前記フィーチャ内での前記非晶質炭素ライナの所望の深さ、または
（ｉｉｉ）前記（ｉ）と（ｉｉ）の両方
によって特徴付けられる、方法。
適用例９：
適用例１の方法であって、
前記非晶質炭素ライナは、前記フィーチャエッチング中に前記フィーチャの横方向エッチングに対して耐性を有する、方法。
適用例１０：
適用例１の方法であって、
前記非晶質炭素ライナは、前記非晶質炭素ライナがない状態で前記フィーチャエッチングを実行する場合に比べて、前記フィーチャエッチング中に前記フィーチャのより厳密な限界寸法制御（ＣＤ）を可能にする、方法。
適用例１１：
適用例１の方法であって、
前記耐エッチング材料による前記封入は、
（ｉ）前記マスクを封入しなかった場合に比べて、前記マスクが劣化するまでに前記非晶質炭素ライナエッチングがより長い時間行われること、
（ｉｉ）前記非晶質炭素ライナエッチング中に前記マスクの前記開口部および前記側壁の周囲の余分な非晶質炭素堆積物が除去されるため、前記非晶質炭素ライナが前記フィーチャ内により深く、かつ前記フィーチャの前記側壁により均一に堆積されること、または、
（ｉｉｉ）前記非晶質炭素ライナがより深く、かつ前記フィーチャの前記側壁により均一に延びることにより、前記非晶質炭素ライナの補充の必要頻度が低減されるため、前記フィーチャエッチングがより深く行われること、
のうちの１つ以上を可能にする、方法。
適用例１２：
適用例１の方法であって、
前記マスクは、
（ｉ）アッシャブルハードマスク（ＡＨＭ）、
（ｉｉ）カーボンマスク、または、
（ｉｉｉ）ドープされた材料
のうちの１つである、方法。
適用例１３：
適用例１２の方法であって、
前記ドープされた材料は、ホウ素またはタングステンのいずれかである、方法。
適用例１４：
適用例１の方法であって、
前記耐エッチング材料は、非晶質炭素のエッチングに用いられる化学物質に対して耐エッチング性を有する、方法。
適用例１５：
適用例１の方法であって、
前記耐エッチング材料は、
（ｉ）シリコン窒化物、
（ｉｉ）シリコン酸化物、または、
（ｉｉｉ）前記（ｉ）および（ｉｉ）の組み合わせ
のうちの１つである、方法。
適用例１６：
適用例１の方法であって、
前記フィーチャは、円筒、穴、溝、スリット、幾何学的形状、または非幾何学的形状のうちの１つである、方法。
適用例１７：
適用例１の方法であって、
前記工程（ａ）の前に、
前記半導体基板上にマスク材料を設ける工程と、
前記マスクをパターニングして、前記フィーチャを画定する工程と、
前記マスクを用いて、前記マスクの封入前に前記基板内に前記フィーチャを画定する前記基準エッチングを実行する工程と、をさらに含む、方法。
適用例１８：
基板処理ツールであって、
処理チャンバと、
前記処理チャンバ内で処理される基板を保持するための基板ホルダと、
前記処理チャンバ内で前記基板を処理するための処理ステップを制御するための命令を実行するように構成されたコントローラであって、
（ａ）前記半導体基板内へと基準エッチングされたフィーチャを画定するマスクの開口部および側壁の周囲を耐エッチング材料で封入し、
（ｂ）前記マスクの前記側壁および前記エッチングされたフィーチャの側壁に非晶質炭素ライナを堆積し、かつ
（ｃ）前記非晶質炭素ライナの前記堆積中に前記マスクの前記開口部または前記側壁の周囲に堆積した可能性のある余分な非晶質炭素を除去するための非晶質炭素ライナエッチングを実行するように構成されたコントローラと、
を含む、基板処理ツール。
適用例１９：
適用例１８の基板処理ツールであって、
前記コントローラは、前記工程（ｂ）および（ｃ）を１回以上繰り返して、前記非晶質炭素ライナを補充するようにさらに構成されている、基板処理ツール。
適用例２０：
適用例１８の基板処理ツールであって、
前記コントローラは、前記工程（ａ）を繰り返して、前記マスクの前記開口部および前記側壁の周囲の前記耐エッチング材料を補充するようにさらに構成されている、
基板処理ツール。
適用例２１：
適用例１８の基板処理ツールであって、
前記コントローラは、前記工程（ｂ）および（ｃ）を１サイクル以上繰り返して、前記マスクの前記開口部および前記側壁の所望のプロファイルを達成するようにさらに構成されている、基板処理ツール。
適用例２２：
適用例１８の基板処理ツールであって、
前記コントローラは、前記工程（ｂ）および（ｃ）を１サイクル以上実行して、前記非晶質炭素ライナの所望のプロファイルを達成するようにさらに構成されている、基板処理ツール。
適用例２３：
適用例２２の基板処理ツールであって、
前記所望のプロファイルは、
（ｉ）前記非晶質炭素ライナの厚さの所望の均一性、
（ｉｉ）前記フィーチャ内での前記非晶質炭素ライナの所望の深さ、または
（ｉｉｉ）前記（ｉ）と（ｉｉ）の両方
によって特徴付けられる、基板処理ツール。
適用例２４：
適用例１８の基板処理ツールであって、
前記耐エッチング材料は、非晶質炭素のエッチングに用いられる化学物質に対して耐エッチング性を有する、基板処理ツール。
適用例２５：
適用例１８の基板処理ツールであって、
前記耐エッチング材料は、
（ｉ）シリコン窒化物、
（ｉｉ）シリコン酸化物、または、
（ｉｉｉ）前記（ｉ）と（ｉｉ）の組み合わせ
のうちの１つである、基板処理ツール。
適用例２６：
適用例１８の基板処理ツールであって、
前記コントローラは、前記フィーチャの前記基準エッチングと、前記フィーチャを所望の深さまで深くするための１回以上のフィーチャエッチングサイクルとを実行するようにさらに構成されている、基板処理ツール。

Claims (26)

  1. 半導体基板内にフィーチャを製造するための方法であって、
    （ａ）前記半導体基板内へと基準エッチングされたフィーチャを画定するマスクの開口部および側壁の周囲を耐エッチング材料で封入する工程と、
    （ｂ）前記マスクの前記側壁および前記エッチングされたフィーチャの側壁に非晶質炭素ライナを堆積する工程と、
    （ｃ）前記非晶質炭素ライナの前記堆積中に前記マスクの前記開口部または前記側壁の周囲に堆積した可能性のある余分な非晶質炭素を除去するための非晶質炭素ライナエッチングを実行する工程であって、
    前記耐エッチング材料は、前記非晶質炭素ライナエッチング中に前記マスクの前記開口部および前記側壁の周囲がエッチングされるのを防止または軽減する、工程と、
    （ｄ）フィーチャエッチングを行って、前記フィーチャの前記半導体基板内への深さをさらに深くする工程と、
    を含む、方法。
  2. 請求項１に記載の方法であって、
    前記フィーチャが所望の深さまで前記半導体基板内にエッチングされるまで、前記工程（ｄ）を１回以上繰り返すことをさらに含む、方法。
  3. 請求項１に記載の方法であって、
    前記フィーチャが所望の深さまで前記半導体基板内にエッチングされるまで、前記工程（ｂ）および（ｄ）を各々１回以上繰り返すことをさらに含む、方法。
  4. 請求項１に記載の方法であって、
    前記工程（ｂ）および（ｃ）を１回以上繰り返して、前記非晶質炭素ライナを補充することをさらに含む、方法。
  5. 請求項１に記載の方法であって、
    前記工程（ａ）を定期的に繰り返して、前記マスクの前記開口部および前記側壁の周囲の前記耐エッチング材料を補充することをさらに含む、方法。
  6. 請求項１に記載の方法であって、
    前記工程（ｂ）および（ｃ）を１サイクル以上実行して、前記マスクの前記開口部および前記側壁の所望のプロファイルを達成することをさらに含む、方法。
  7. 請求項１に記載の方法であって、
    前記工程（ｂ）および（ｃ）を１サイクル以上実行して、前記非晶質炭素ライナの所望のプロファイルを達成することをさらに含む、方法。
  8. 請求項７に記載の方法であって、
    前記所望のプロファイルは、
    （ｉ）前記非晶質炭素ライナの厚さの所望の均一性、
    （ｉｉ）前記フィーチャ内での前記非晶質炭素ライナの所望の深さ、または
    （ｉｉｉ）前記（ｉ）と（ｉｉ）の両方
    によって特徴付けられる、方法。
  9. 請求項１に記載の方法であって、
    前記非晶質炭素ライナは、前記フィーチャエッチング中に前記フィーチャの横方向エッチングに対して耐性を有する、方法。
  10. 請求項１に記載の方法であって、
    前記非晶質炭素ライナは、前記非晶質炭素ライナがない状態で前記フィーチャエッチングを実行する場合に比べて、前記フィーチャエッチング中に前記フィーチャのより厳密な限界寸法制御（ＣＤ）を可能にする、方法。
  11. 請求項１に記載の方法であって、
    前記耐エッチング材料による前記封入は、
    （ｉ）前記マスクを封入しなかった場合に比べて、前記マスクが劣化するまでに前記非晶質炭素ライナエッチングがより長い時間行われること、
    （ｉｉ）前記非晶質炭素ライナエッチング中に前記マスクの前記開口部および前記側壁の周囲の余分な非晶質炭素堆積物が除去されるため、前記非晶質炭素ライナが前記フィーチャ内により深く、かつ前記フィーチャの前記側壁により均一に堆積されること、または、
    （ｉｉｉ）前記非晶質炭素ライナがより深く、かつ前記フィーチャの前記側壁により均一に延びることにより、前記非晶質炭素ライナの補充の必要頻度が低減されるため、前記フィーチャエッチングがより深く行われること、
    のうちの１つ以上を可能にする、方法。
  12. 請求項１に記載の方法であって、
    前記マスクは、
    （ｉ）アッシャブルハードマスク（ＡＨＭ）、
    （ｉｉ）カーボンマスク、または、
    （ｉｉｉ）ドープされた材料
    のうちの１つである、方法。
  13. 請求項１２に記載の方法であって、
    前記ドープされた材料は、ホウ素またはタングステンのいずれかである、方法。
  14. 請求項１に記載の方法であって、
    前記耐エッチング材料は、非晶質炭素のエッチングに用いられる化学物質に対して耐エッチング性を有する、方法。
  15. 請求項１に記載の方法であって、
    前記耐エッチング材料は、
    （ｉ）シリコン窒化物、
    （ｉｉ）シリコン酸化物、または、
    （ｉｉｉ）前記（ｉ）および（ｉｉ）の組み合わせ
    のうちの１つである、方法。
  16. 請求項１に記載の方法であって、
    前記フィーチャは、円筒、穴、溝、スリット、幾何学的形状、または非幾何学的形状のうちの１つである、方法。
  17. 請求項１に記載の方法であって、
    前記工程（ａ）の前に、
    前記半導体基板上にマスク材料を設ける工程と、
    前記マスクをパターニングして、前記フィーチャを画定する工程と、
    前記マスクを用いて、前記マスクの封入前に前記基板内に前記フィーチャを画定する前記基準エッチングを実行する工程と、をさらに含む、方法。
  18. 基板処理ツールであって、
    処理チャンバと、
    前記処理チャンバ内で処理される基板を保持するための基板ホルダと、
    前記処理チャンバ内で前記基板を処理するための処理ステップを制御するための命令を実行するように構成されたコントローラであって、
    （ａ）前記半導体基板内へと基準エッチングされたフィーチャを画定するマスクの開口部および側壁の周囲を耐エッチング材料で封入し、
    （ｂ）前記マスクの前記側壁および前記エッチングされたフィーチャの側壁に非晶質炭素ライナを堆積し、かつ
    （ｃ）前記非晶質炭素ライナの前記堆積中に前記マスクの前記開口部または前記側壁の周囲に堆積した可能性のある余分な非晶質炭素を除去するための非晶質炭素ライナエッチングを実行するように構成されたコントローラと、
    を含む、基板処理ツール。
  19. 請求項１８に記載の基板処理ツールであって、
    前記コントローラは、前記工程（ｂ）および（ｃ）を１回以上繰り返して、前記非晶質炭素ライナを補充するようにさらに構成されている、基板処理ツール。
  20. 請求項１８に記載の基板処理ツールであって、
    前記コントローラは、前記工程（ａ）を繰り返して、前記マスクの前記開口部および前記側壁の周囲の前記耐エッチング材料を補充するようにさらに構成されている、
    基板処理ツール。
  21. 請求項１８に記載の基板処理ツールであって、
    前記コントローラは、前記工程（ｂ）および（ｃ）を１サイクル以上繰り返して、前記マスクの前記開口部および前記側壁の所望のプロファイルを達成するようにさらに構成されている、基板処理ツール。
  22. 請求項１８に記載の基板処理ツールであって、
    前記コントローラは、前記工程（ｂ）および（ｃ）を１サイクル以上実行して、前記非晶質炭素ライナの所望のプロファイルを達成するようにさらに構成されている、基板処理ツール。
  23. 請求項２２に記載の基板処理ツールであって、
    前記所望のプロファイルは、
    （ｉ）前記非晶質炭素ライナの厚さの所望の均一性、
    （ｉｉ）前記フィーチャ内での前記非晶質炭素ライナの所望の深さ、または
    （ｉｉｉ）前記（ｉ）と（ｉｉ）の両方
    によって特徴付けられる、基板処理ツール。
  24. 請求項１８に記載の基板処理ツールであって、
    前記耐エッチング材料は、非晶質炭素のエッチングに用いられる化学物質に対して耐エッチング性を有する、基板処理ツール。
  25. 請求項１８に記載の基板処理ツールであって、
    前記耐エッチング材料は、
    （ｉ）シリコン窒化物、
    （ｉｉ）シリコン酸化物、または、
    （ｉｉｉ）前記（ｉ）と（ｉｉ）の組み合わせ
    のうちの１つである、基板処理ツール。
  26. 請求項１８に記載の基板処理ツールであって、
    前記コントローラは、前記フィーチャの前記基準エッチングと、前記フィーチャを所望の深さまで深くするための１回以上のフィーチャエッチングサイクルとを実行するようにさらに構成されている、基板処理ツール。
JP2022519117A 2019-10-01 2020-09-23 高アスペクト比フィーチャの製造中に劣化を防止するためのマスク封入 Pending JP2022550057A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962909073P 2019-10-01 2019-10-01
US62/909,073 2019-10-01
PCT/US2020/052181 WO2021067092A1 (en) 2019-10-01 2020-09-23 Mask encapsulation to prevent degradation during fabrication of high aspect ratio features

Publications (1)

Publication Number Publication Date
JP2022550057A true JP2022550057A (ja) 2022-11-30

Family

ID=75338497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022519117A Pending JP2022550057A (ja) 2019-10-01 2020-09-23 高アスペクト比フィーチャの製造中に劣化を防止するためのマスク封入

Country Status (5)

Country Link
US (1) US20220406610A1 (ja)
JP (1) JP2022550057A (ja)
KR (1) KR20220072864A (ja)
CN (1) CN114503240A (ja)
WO (1) WO2021067092A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547636B2 (en) * 2007-02-05 2009-06-16 Lam Research Corporation Pulsed ultra-high aspect ratio dielectric etch
KR20090016841A (ko) * 2007-08-13 2009-02-18 주식회사 하이닉스반도체 반도체 소자 제조 방법
US9165785B2 (en) * 2013-03-29 2015-10-20 Tokyo Electron Limited Reducing bowing bias in etching an oxide layer
CN104425222B (zh) * 2013-08-28 2018-09-07 中芯国际集成电路制造(上海)有限公司 图形化方法
JP6373150B2 (ja) * 2014-06-16 2018-08-15 東京エレクトロン株式会社 基板処理システム及び基板処理方法

Also Published As

Publication number Publication date
CN114503240A (zh) 2022-05-13
KR20220072864A (ko) 2022-06-02
US20220406610A1 (en) 2022-12-22
WO2021067092A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US10340135B2 (en) Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
US20210020432A1 (en) Method of forming topology-controlled amorphous carbon polymer film
US11289326B2 (en) Method for reforming amorphous carbon polymer film
US10388513B1 (en) Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10381226B2 (en) Method of processing substrate
US20220199417A1 (en) Carbon based depositions used for critical dimension control during high aspect ratio feature etches and for forming protective layers
US10468251B2 (en) Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
KR20210117157A (ko) 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
US8133797B2 (en) Protective layer to enable damage free gap fill
US10541246B2 (en) 3D flash memory cells which discourage cross-cell electrical tunneling
KR100818714B1 (ko) 반도체 소자의 소자분리막 형성방법
US7202183B2 (en) Method of filling gaps and methods of depositing materials using high density plasma chemical vapor deposition
KR100653994B1 (ko) 반도체 소자의 층간절연막 형성방법
JPWO2020190878A5 (ja)
JP2022550057A (ja) 高アスペクト比フィーチャの製造中に劣化を防止するためのマスク封入
WO2022088733A1 (zh) 半导体结构的形成方法
TW202240661A (zh) 基板處理方法
US20230360925A1 (en) Method For Etching High Aspect Ratio Features Within A Dielectric Using A Hard Mask Stack Having Multiple Hard Mask Layers
JP2013251310A (ja) 半導体装置の製造方法
KR20090001229A (ko) 반도체 소자의 갭필 방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220526