JP2022549424A - 量子情報処理デバイス、アセンブリ、構成、システム、及びセンサ - Google Patents

Abstract

本開示は、本体を有するホストチップを備えた一体型量子情報処理デバイスに関する。各本体は第１の表面、第１の表面と反対側の第２の表面、欠陥クラスタ、及びホストチップに入った励起光を欠陥クラスタに向け、欠陥クラスタによって放出された蛍光を前記ホストチップから出るように向ける１つまたは複数の光学構造を有する。ベースチップは、各ホストチップの第２の表面に結合された第１の面、第２の面、電磁制御信号を欠陥クラスタに向けて誘導する電磁信号誘導構造を有する。磁場は欠陥クラスタのカラーセンタでスピン軸と整列し、カラーセンタの核スピン状態の初期化と読み出しを可能にする。各ホストチップについて、それぞれの欠陥クラスタは、第１の表面に対してそれぞれの第２の表面の近くに配置される。

Description

関連出願の相互参照
本願は、２０１９年９月１８日に出願されたオーストラリア仮特許出願第２０１９９０３４７６号の優先権を主張し、その内容のすべてが参照により本明細書に組み込まれる。

本発明は、量子情報処理に関する。

欠陥センタの量子情報処理装置は、ホスト材料内の１つまたは複数の欠陥クラスタに基づいている。このような欠陥クラスタは、光学的に対応可能な電子スピンと近隣の核スピンを伴う欠陥で構成されている。核スピンと電子スピンは量子情報処理（ＱＩＰ）ユニットを形成し、電子スピンは量子バスとして機能し、量子ビットとして機能する核スピン状態を初期化して読み取る。１つまたは複数のＱＩＰユニットを量子コンピュータとして使用できる。電子スピンはその環境のセンサとしても使用でき、近隣の核スピンはセンシング機能を強化するために使用される。欠陥センタの量子情報処理装置の１つの特別な実現は、ホスト材料としてダイヤモンドを使用することである。欠陥クラスタは、電子スピンと窒素核スピンの両方を備えた窒素空孔（ＮＶ）センタと、ダイヤモンド格子の１３Ｃ原子によるものなどの近隣の核スピンで構成されている。別の潜在的な実現は、シリコンカーバイド（ＳｉＣ）の空孔センタを使用することである。その電子スピンは、ＳｉＣ格子における近隣の核スピンに囲まれたダイヤモンドＮＶセンタと同様に動作する。

核スピン状態の忠実度の高いシングルショットの読み出しは、量子情報処理にとって重要である。シングルショット読み出しの忠実度は、読み出し中の核Ｔ１寿命に強く依存する。高い忠実度を達成するために、読み出し中の核Ｔ１寿命は、磁場を印加することによって延長可能である。この磁場を電子スピンの量子化軸に整列させることが、シングルショットの読み取りの忠実度にとって重要である。

図１を参照すると、標準的なダイヤモンド量子コンピュータ１００を示すブロック図が示されている。標準的なダイヤモンド量子コンピュータは、光学装置１３０、マイクロ波及び無線周波数源１４０、及び磁気装置１５０に動作可能に結合されたコントローラ１２０を含む。光学装置１３０は、１つまたは複数のパルスレーザーシステム、顕微鏡対物レンズ、光子検出器、及び量子プロセッサ１１０の欠陥クラスタに光路を整列させるための位置決めシステムを含む。光学装置１３０の位置決めシステムは、ＸＹＺナノまたはマイクロ位置決めステージ、あるいはＺ軸ナノ位置決めまたはマイクロ位置決めステージとＸＹガルボミラー走査アセンブリとの組み合わせを含むことができる。磁気装置１５０は、磁場発生装置と、磁場発生装置によって生成された不均一磁場を量子プロセッサ１１０のＮＶ軸と整列させるための位置決めシステムとを備える。磁気装置１５０の位置決めシステムは、ＸＹＺマイクロ位置決めステージを備える。量子プロセッサ１１０は、光学及び磁気装置との大まかな整列を容易にするために、ＸＹＺステージに取り付けられることが多い。このＸＹＺステージは、通常、手動で操作される。

コントローラ１２０は、レーザー、マイクロ波及び／または無線周波数パルスの生成、及び量子プロセッサ１１０に向けられた不均一な磁場を制御するように構成される。コントローラ１２０は、光路を欠陥クラスタに整列させるために光学装置の位置決めシステムを正確に制御し、磁気装置１５０の位置決めシステムは、磁場を量子プロセッサ１１０のＮＶ軸に整列させるように制御する。コントローラ１２０は、量子プロセッサ１１０によって放出され、光学装置によって捉えられた光を分析して、量子コンピュータ１３０の量子状態を読み取ることができる。

現在の量子コンピューティングアセンブリの１つの欠点は、量子プロセッサ１１０、光学装置１３０、及び磁気装置１５０の位置決めシステムが高額でかさばり、複雑さと機械的不安定性を加えることである。さらに、現在の量子コンピューティングアセンブリでは、通常、欠陥クラスタへの光学的なアクセスと、マイクロ波及び／または無線周波数パルスによって引き起こされる電磁制御フィールドと欠陥クラスタとの効率的な結合との間にトレードオフがある。さらに、現在の量子コンピューティングアセンブリでは、顕微鏡の対物レンズはかさばり、高額である。

本発明の目的は、既存の構成の１つまたは複数の欠点を実質的に克服するか、または少なくとも改善することである。

第１の態様では、一体型量子情報処理デバイスであって、１つまたは複数のホストチップであって、各ホストチップは本体を有し、各本体は第１の表面、第１の表面と反対側の第２の表面、欠陥クラスタ、及びホストチップに入った励起光をそれぞれの欠陥クラスタに向け、それぞれの欠陥クラスタによって放出された蛍光をそれぞれのホストチップから出るように向けるためにそれぞれの本体に形成された１つまたは複数の光学構造を有する、ホストチップ、ベースチップであって、複数のホストチップの各ホストチップの第２の表面に結合された第１の側、第２の側、電磁制御信号を各ホストチップの欠陥クラスタに向けて誘導するように構成された電磁信号誘導構造を有し、電磁制御信号は、マイクロ波または無線周波数範囲の中の少なくとも１つの周波数を有する、ベースチップ、を含み、それにおいて、各欠陥クラスタのカラーセンタでスピン軸と整列した磁場は、それぞれの欠陥クラスタのそれぞれのカラーセンタの核スピン状態の初期化及び読み出しのうちの少なくとも１つを可能にし、各ホストチップについて、それぞれの欠陥クラスタは、第１の表面に対してそれぞれの第２の表面の近くに配置される一体型量子情報処理デバイスが提供される。

第２の態様では、第１の態様の一体型量子情報処理デバイス、及びベースチップと統合された磁気装置を含む、一体型量子情報処理アセンブリが提供される。

第３の態様では、量子情報処理構成体であって、第１の態様の一体型量子情報処理デバイス、及びベースチップに近接して分離して配置された磁気装置を含む量子情報処理構成体が提供される。

第４の態様では、第２の態様に従って構成された量子情報処理アセンブリ、または第３の態様に従って構成され、サンプル構造をさらに含む量子情報処理構成体を含む量子センサが提供される。

第５の態様では、量子情報処理システムであって、複数の欠陥クラスタを含む、第２の態様に従って構成された一体型量子情報処理アセンブリ、または第３の態様に従って構成された量子情報処理構成体、変調器、光源、無線周波数範囲またはマイクロ波周波数範囲内の周波数を有する制御信号を放出するように構成された電磁制御信号源、１つまたは複数の光子検出器、光源、電磁制御信号源、及び１つまたは複数の光子検出器に動作可能に結合されたコントローラであって、光源を作動させて、変調器によって変調された励起光の１つまたは複数のビームを生成し、変調されたら、励起光の１つまたは複数のビームが、複数の欠陥クラスタの少なくともいくつかに個別に光学的に対応するように送られ、電磁制御信号源を作動させて、複数の欠陥クラスタの少なくともいくつかに個別に対応するようにし、個別に対応させた複数の欠陥クラスタの少なくともいくつかによって放出されている蛍光に応答して、１つまたは複数の光子検出器から１つまたは複数の信号を受信するように構成されるコントローラ、を含む、量子情報処理システムが提供される。

第６の態様では、一体型量子情報処理デバイスを製造する方法であって、ホスト基板に複数のホストチップをエッチングすること、複数のホストチップの少なくともいくつかをホスト基板から分離することであって、各ホストチップは本体を有し、本体は第１の表面、第１の表面の反対側の第２の表面、及び欠陥クラスタを有する、分離すること、及び除去されたホストチップを、各ホストチップの本体の第２の表面に結合された第１の側、第２の側、各ホストチップの欠陥クラスタに向けて電磁制御信号を誘導するように構成された電磁信号誘導構造を有するベースチップに取り付けることを含み、各ホストチップは、それぞれのホストチップに入った励起光を欠陥クラスタに向け、欠陥クラスタにより放出された蛍光を向けてそれぞれのホストチップから出るように本体に形成された１つまたは複数の光学構造を有し、各ホストチップについて、それぞれの欠陥クラスタは、第１の表面に対してそれぞれの第２の表面の近くに配置される方法が提供される。

他の態様及び実施形態は、実施形態の説明全体を通して理解されるであろう。

例示的な実施形態は、添付の図に関連して説明される、少なくとも１つの好ましいが非限定的な実施形態の、例としてのみ与えられる以下の説明から明らかになるはずである。

従来技術のダイヤモンド量子コンピュータの例のブロック図である。 一体型量子情報処理デバイスから構成される一体型量子情報処理アセンブリの例の概略図である。 図２の一体型量子処理アセンブリのホストチップの例の概略図である。 図２の一体型量子処理アセンブリのホストチップのさらなる例の概略図である。 図２の一体型量子処理アセンブリのベースチップの例の概略図である。 量子情報処理構成体の例の概略図である。 図７Ａは、図２の量子情報処理アセンブリ及び／または図６の量子情報処理構成体の磁気デバイスの例の概略図である。図７Ｂは、図２の量子情報処理アセンブリ及び／または図６の量子情報処理構成体の磁気デバイスの代替的な例の概略図である。 一体型量子情報処理システムの例の概略図である。 一体型量子情報処理アセンブリを製造するために、ホスト基板に複数のホストチップを製造する例示的な方法を示すブロック図である。 ベースチップの電磁制御信号誘導構造に関連する複数のホストチップを含む、一体型量子情報処理アセンブリまたは量子情報処理構成体の例の概略図である。 図１１Ａは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図１１Ｂは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図１１Ｃは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図１１Ｄは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図８の一体型量子情報処理システムの一部として使用するのに適した例示的なコントローラの概略的なブロック図である。

以下の例は、好ましい実施形態（複数可）の主題の、より正確な理解をもたらすために説明されている。例示的な実施形態の特徴を説明するために組み込まれた図では、図全体を通して同様の部分を識別するために同様の参照番号が使用されている。

図２を参照すると、この例では、一体型量子情報処理アセンブリ２００の一部を形成する、一体型量子コンピューティングデバイス２０５の例が示されている。一体型量子コンピューティングデバイス２０５は、ホストチップ２１０及びベースチップ２２０を備える。ホストチップ２１０は、第１の表面３１２（図３を参照）、第１の表面３１２（図３を参照）の反対側の第２の表面３１１（図３を参照）、欠陥クラスタ３２０（図３を参照）、及びホストチップ２１０に入った励起光を欠陥クラスタ３２０（図３を参照）に向け、それぞれの欠陥クラスタ３２０によって放出された蛍光を、それぞれのホストチップを出て、光子検出器８５０（図８を参照）などの光学装置２６０による検出のために向ける本体３１０（図３を参照）に形成された１つまたは複数の光学構造３３０／３４０（図３を参照）を有する本体３１０（図３を参照）を有する。ベースチップ２２０は、本体３１０（図３を参照）の第２の表面に直接または間接的に結合された第１の側５１１（図５を参照）、第２の側５１２（図５を参照）、電磁制御信号２４０をホストチップ２１０（図３を参照）の欠陥クラスタ３２０に向けて誘導するように構成された電磁信号誘導構造５２０を有し、電磁制御信号２４０は、マイクロ波及び無線周波数範囲に及ぶ周波数範囲内の周波数を有する。例えば、マイクロ波及び無線周波数範囲に及ぶ周波数範囲は、約３ｋＨｚ～約３００ＧＨｚである。欠陥クラスタ３２０のカラーセンタでスピン軸と整列した磁場は、それぞれの欠陥クラスタ３２０のそれぞれのカラーセンタの核スピン状態の初期化及び読み出しのうちの少なくとも１つを可能にする。

図２に示されるように、欠陥クラスタ３２０での磁場は、磁気装置２３０によって生成されるか、または磁気装置２３０によって寄与され、この場合、一体型量子情報処理アセンブリ２００は、ベースチップ２２０と統合されて欠陥クラスタ３２０での磁場を生成する、またはそれに寄与する磁気装置２３０を含む。一体型量子情報処理アセンブリ２００は、一体型量子プロセッサを形成する。さらなる例で論じられるように、磁気装置２３０は、一体型量子情報処理デバイス２０５と必ずしも統合される必要はない。

一体型量子情報処理デバイス２０５は、１つまたは複数の重要な利点を提供する。ホストチップ２１０に１つまたは複数の光学構造を統合することにより、量子ビットの初期化及び読み出しの忠実度が向上する。さらに、顕微鏡の対物レンズや関連する走査システムなどの別個の光学素子の使用が（ホストチップに対して）排除され、それにより、機械的安定性が向上し、コストが削減され、量子情報処理アセンブリ、装置、一体型量子情報処理デバイス２０５を利用する装置及びシステムのサイズが縮小される。さらに、視野が制限された多数の開口数の顕微鏡の対物レンズに対する必要性を排除することにより、複数のクラスタに、広範囲にわたって高い忠実度で光学的に対応することができる。

ホストチップ２１０は、光学的に対応可能な電子スピン及び近隣の核スピンを有する欠陥クラスタ３２０から構成される様々な材料で作られていてもよい。例えば、ホストチップ２１０は、Ｗａｌｄｈｅｒｒ， Ｇ． ｅｔ ａｌ．， Ｑｕａｎｔｕｍ ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ ｉｎ ａ ｓｏｌｉｄ－ｓｔａｔｅ ｈｙｂｒｉｄ ｓｐｉｎ ｒｅｇｉｓｔｅｒ， Ｎａｔｕｒｅ ５０６， ２０４－２０７ （２０１４）で論じられているように、欠陥クラスタ３２０がＮＶ（窒素空孔）中心及び１３Ｃ原子近隣の形態で設けられるカラーセンタを含むダイヤモンドであってもよい。別の形態では、ホストチップ２１０は、Ｃｈｒｉｓｔｌｅ， Ｄ．Ｊ． ｅｔ ａｌ．， Ｉｓｏｌａｔｅｄ Ｓｐｉｎ Ｑｕｂｉｔｓ ｉｎ ＳｉＣ ｗｉｔｈ ａ Ｈｉｇｈ Ｆｉｄｅｌｉｔｙ Ｉｎｆｒａｒｅｄ Ｓｐｉｎ－ｔｏ－Ｐｈｏｔｏｎ Ｉｎｔｅｒｆａｃｅ， Ｐｈｙｓ． Ｒｅｖ． Ｘ ７ ０２１０４６ （２０１７）、及びＣｈｒｉｓｔｌｅ， Ｄ．Ｊ． ｅｔ ａｌ．， Ｉｓｏｌａｔｅｄ ｅｌｅｃｔｒｏｎ ｓｐｉｎｓ ｉｎ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｗｉｔｈ ｍｉｌｌｉｓｅｃｏｎｄ ｃｏｈｅｒｅｎｃｅ ｔｉｍｅｓ， Ｎａｔ． Ｍａｔｅｒ． １４， １６０－１６３ （２０１４）、で論じられているように、酸化ケイ素であってもよい。両方の文書の内容は、参照によりその全体が本明細書に組み込まれる。

一体型量子処理デバイス２０５からの量子ビットの初期化及び読み出しの忠実度は、様々な方法で改善することができる。一実施態様では、量子ビットの初期化及び読み出しの忠実度は、カラーセンタからの蛍光の収集効率を高めることによって改善することができる。追加または代替の実施態様において、量子ビットの初期化及び読み出しの忠実度は、本体３１０に緊密に集束された光励起及び蛍光収集のボリュームを形成することによってバックグラウンド蛍光検出を低減することによって、改善され得る。これらの改善の１つ以上をもたらすべく追求する機能について、以下で説明する。

図３を参照すると、欠陥クラスタ３２０への光学的アクセスは、ホストチップ２１０の第１の表面３１２（すなわち、裏面）を介して達成することができる。したがって、欠陥クラスタ３２０は、ベースチップ２２０によって設けられる電磁信号誘導構造５２０（図５を参照）にまた近接する第１の表面３１２に対して第２の表面３１１に近接して配置することができ、それにより、電磁制御信号のパルスを介して欠陥クラスタ３２０内で回転する効果的な制御を可能にするが、前面（すなわち、第２の表面３１１）からの光学的アクセスを阻害する。光学的歪み及びバックグラウンドの蛍光を最小限に抑えるために、ホストチップ２１０の厚さは好ましくは最小化される。

図３に示されるように、１つまたは複数の光学構造の少なくともいくつかは、ホストチップ２１０の第２の表面３１１（すなわち、前面）上にパターン化された反射性光学構造３３０を含み得る。光学構造３３０は、集束レンズとして機能し、ホストチップ２１０に入射するコリメートされた光を欠陥クラスタ３２０に集束させ、欠陥クラスタ３２０によって放出された蛍光をコリメートして、光学装置２６０による検出のためにホストチップ２１０に出るように設計され得る。光学構造３３０は、表面３１２に適用され得る反射コーティングまたはフィルム、または本体３１０からホスト材料を除去することによって、及び／または材料を（例えば、蒸発または結晶の成長により）表面３１２に追加することによって形成される反射構造の形態に、設けられ得る。

図３に示されるように、１つまたは複数の光学構造の少なくともいくつかは、反射を最小限に抑えるためにホストチップ２１０の第１の表面３１２（すなわち裏面）をパターン化することができる反射防止性光学構造３４０を含むことができる。一形態では、反射防止性光学構造３４０は、ホストチップ２１０に入った光を欠陥クラスタ３２０に集束させ、光学装置２６０による検出のためにホストチップ２１０を出るカラーセンタによって放出された蛍光を集束させるように構成される。光学構造３３０は、表面３１２に適用され得る非反射コーティングまたはフィルム、または本体３１０からホスト材料を除去することによって及び／または材料を（例えば、蒸発または結晶の成長により）表面３１２に追加することによって形成される反射防止性構造の形態に、設けられ得る。反射防止性光学構造３４０は、ＳｉＯ２または他の適切なコーティング材料のコーティングの形態で設けることができる。この例では、ホストチップにダイヤモンドを使用する場合に、ＳｉＯ２コーティングの厚さは約１００ｎｍ＋／－２０ｎｍになり得る。別の構成では、１つまたは複数の光学構造は、パターン化されていないホストチップ２１０の前面３１１を含むことができ、これは、ホスト材料と空気の屈折率の不一致が反射面を作成することにより、反射性光学構造として使用され得る。

図４を参照すると、１つまたは複数の光学構造の少なくともいくつかが、第２の表面３１１に製造されている、ホストチップ２１０の特定の実施態様が示されている。一形態では、第２の表面３１１に作製された１つまたは複数の光学構造は、湾曲したマイクロミラーまたはマイクロミラーと集束要素との組み合わせなどの湾曲した反射面の形態で設けることができる。さらなる例では、光学構造は、放物面ミラー４１０を含み、欠陥クラスタ３２０に焦点を合わせて配置され得る。放物面ミラー４１０などの湾曲した反射面は、ホストチップ２１０の本体の第２の面３１１を部分的に画定する。欠陥クラスタ３２０は、放物面ミラー４１０の焦点に配置されている。放物面ミラー４１０のような湾曲した反射面は、励起光を欠陥クラスタ３２０に反射及び集束し、カラーセンタの放出された蛍光を反射及び集束して、光学装置２６０による検出のためにホストチップ２１０を出るように構成される。放物面ミラー４１０は、４０％を超える実証された効率、及び７５％を超えるシミュレートされた収集効率で、有利な蛍光収集効率を提供する。一形態では、湾曲した反射面は、完全には内部反射されていない角度で入射する光の反射を強化するために、反射コーティングまたはフィルムを有することができる。ただし、他の構成では、湾曲した反射面は、ホストと空気の境界での全内部反射を利用して、コーティングやフィルムなしで動作することができる。

別の形態では、ホストチップ２１０の裏側（すなわち、第１の表面３１２）に作製された１つまたは複数の光学構造の少なくともいくつかは、固体浸漬レンズ、フレネル固体浸漬レンズ（屈折または回折）、または、空気／ホスト材料の充填率を変化させることによって有効屈折率が変調される構造（ナノピラーなど）で構成される回折レンズの１つを含むことができる。

図５を参照すると、一体型量子情報処理デバイス２０５のベースチップ２２０の例が示されている。図２に関連して論じた例から、ホストチップ２１０の前面３１１がベースチップ２２０に直接結合されていることが理解されよう。ただし、後の例で説明するように、ベースチップ２２０は、１つまたは複数の中間デバイスを介してホストチップ２１０に結合することができる。

図５に示されるように、ベースチップ２２０は、表面５１１及び裏面５１２の両方を備えた基板５１０から構成される。基板の前面５１１は、１つまたは複数の電磁源８７０（図８を参照）によって放出された外部で生成された電磁制御信号２４０を欠陥クラスタ３２０に誘導する１つまたは複数の電磁制御信号誘導構造５２０から構成される。基板５１０は、好ましくは、高い機械的強度、高い熱伝導率、及び低コストの材料から製造される。基板の厚さを最小化するため、欠陥クラスタ３２０と磁気装置２３０との間の分離距離を最小化するのに機械的強度が必要である。電磁制御信号２４０によって生成された熱を分配するために、高い熱伝導率が必要とされる。ベースチップ２２０に適した基板の材料の１つはサファイアである。これは、高い機械的強度と熱伝導率を示すが、ダイヤモンドなどの他の適切な材料よりもはるかに安価である。

ベースチップ２２０は、電磁制御信号２４０と欠陥クラスタ３２０との結合効率を最大化するように設計されている。ベースチップ２２０は、より小さなマイクロ波／無線周波数電力を使用して、高忠実度の量子計算に必要な欠陥クラスタ３２０のスピンでの高速量子ゲートを駆動することを可能にする。電磁力の要件が緩和されることで、電磁誘導加熱によって引き起こされる量子計算の忠実度の低下が最小限に抑えられ、電磁電子機器のコストとサイズが最小限に抑えられる。効率的な電磁結合は、電磁制御信号誘導構造５２０によって達成される。単一の誘導構造５２０を使用して簡単な製造を行うことができるか、または別個の誘導構造５２０を使用して、マイクロ波及び無線周波数（例えば、３ｋＨｚから３００ＧＨｚの周波数範囲内）に対して別々に最適化することができる。ダイヤモンド裏面３１１を介して欠陥クラスタ３２０に光学的に対応することにより、発生した電磁場が強く、カラーセンタのスピン軸と整列するように最適に配向される場所に、欠陥クラスタ３２０が配置されるように、電磁制御信号誘導構造５２０を配置することが可能である。

一実施態様では、電磁制御信号誘導構造５２０は、マイクロストリップ及びコプレーナ導波路（ＣＰＷ）の形で設けることができる。カラーセンタ３２０のスピン軸に対する磁場の最適な配向を確実にするために、マイクロストリップまたはＣＰＷ信号線の中心は、欠陥クラスタ３２０の下に直接配置され、マイクロストリップまたはＣＰＷ信号線により発生される線形に分極化される電磁場は、欠陥クラスタ３２０での正味の磁場を、欠陥クラスタ３２０でのスピン軸に対して実質的に垂直に、好ましくは垂直に配向させる。金属誘導構造におけるジョンソンノイズは、欠陥クラスタ３２０と誘導構造５２０との間の数百ナノメートルの最小分離距離をもたらす。電磁場の振幅を最大化するために、マイクロストリップまたはＣＰＷ信号線の幅は小さく保たれ、一方で欠陥クラスタ３２０とマイクロストリップまたはＣＰＷとの間の距離は、マイクロストリップまたはＣＰＷ信号線の幅に対して小さく保たれる。

一変形形態では、ベースチップ２２０の電磁信号誘導構造５２０は、ホストチップ２１０を出て欠陥クラスタ３２０に向かって戻る光を反射し、好ましくは集束させるための反射構造を備えて、励起及び読み出し効率を高めることができる。

図６を参照すると、量子情報処理構成体６００の例が示されている。量子情報処理構成体６００は、図２から４に関連して説明した一体型量子情報処理デバイス２０５を含む。量子情報処理構成体６００のホストチップ２１０及びベースチップ２２０は、図５に関して例示及び説明したのと同じ方法で構成される。したがって、明確にするため、また内容の重複を避けるために、ホストチップ２１０及びベースチップ２２０に関連して説明された実施形態は、図６に関連して説明された実施形態に適用されることが理解されよう。しかし、磁気装置２３０がベースチップ２２０に固定されている量子情報処理アセンブリ２００とは対照的に、量子情報処理構成体６００の磁気装置２３０は、ベースチップ２２０に近接して分離して配置され、欠陥クラスタ３２０と整列した磁場を生成する。

磁気装置２３０は、それがベースチップ２２０に固定されているか分離されているかにかかわらず、高透磁率材料５３２に結合された永久磁石材料５３１を含むことができる。

ダイヤモンド裏面３１１への光学的アクセスを維持するために、片面磁気装置２３０を使用して、ホストチップ２１０の前面３１１の近く及びベースチップ２２０の後ろに配置することができる。１つまたは複数の永久磁石などの１つまたは複数の磁気コンポーネントを使用することができる。磁石の上部の磁束は、磁気の構成に高透磁率材料、例えば高透磁率鋼から作られた構造を含めることによって強化することができる。この磁気の構成は、欠陥クラスタ３２０でのより大きな磁場を可能にし、量子ビットの初期化及び読み出しの忠実度を改善することができる。あるいは、そのような磁気の構成は、欠陥クラスタ３２０で所与の磁場を生成するために必要とされる磁石のサイズの縮小を可能にすることができる。

図７Ａを参照すると、１つまたは複数の磁気コンポーネント７１０、７３０から構成される磁気装置２３０の例が示されている。図７Ａの磁気装置２３０は、磁気装置２３０がベースチップ２２０に固定されているという意味でベースチップ２２０と統合されている、一体型量子情報処理アセンブリ２００の一部であり得る。あるいは、図７Ａの磁気装置２３０は、磁気装置２３０が、ベースチップ２２０に近接して分離して配置され、各欠陥クラスタ３２０のそれぞれのカラーセンタで磁場を生成またはそれに寄与するように構成される、量子情報処理構成体６００の一部を形成することができる。いずれの態様においても、磁気装置２３０は、大径のベース７５０及び小径の頂点７６０を備えた、円錐軸７４０に沿って磁化された円錐形の磁石７１０から構成される。この形状は、円錐形の磁石７１０の頂点に、円錐軸７４０に実質的に平行または平行に配向された強い磁場を生成する。欠陥クラスタ３２０は、磁気装置２３０がベースチップ２２０に固定されているか、またはその近くに配置されているが分離されているかどうかにかかわらず、いずれかの態様で円錐７１０の頂点７６０から少し離れた上方に配置される。円錐７１０の頂点での磁束は、円錐ベース７５０と側面との間の角度７２０を３０°から４０°、好ましくは３５．３°と定義する円錐の形状を使用して拡大することができる。円錐７１０の頂点７６０での磁束は、高透磁率材料７３０、例えば、高透磁率鋼のディスクを円錐７１０のベース７５０に取り付けることによって増強することができる。図７Ａに示される構成を使用して実施された実験では、磁気装置２３０の質量は、３１６５ｇから２２０ｇに小型化されていた。

図７Ｂを参照すると、上面７７１及び下面７７２を備えた一対の磁石７８０、７９０から構成される磁気装置２３０の代替の実施態様が示されている。図７Ｂの磁気装置２３０は、前述の態様で説明したように、ベースチップに固定するか、またはベースチップから分離することができる。磁石７８０、７９０は、各磁石の反対の極性が互いに隣接して配置されるように、共に結合されている。第１の磁石７８０は、上下方向７９５に沿って磁化され、第２の磁石７９０は、上下７９６に磁化される。第２の磁石７９０に対する第１の磁石７８０の配向は、磁石７８０、７９０の上方に、広範囲の磁場配向を伴う強い磁場を生成する。磁石の対７８０、７９０のベースに高透磁率材料７９９、例えば高透磁率鋼のブロックを取り付けることによって、磁石の上部の磁束を増強することができる。図７Ｂに示される構成を使用して実施された実験では、磁気装置２３０の質量は、７２０ｇから１７０ｇに小型化された。

ホストチップ２１０、ベースチップ２２０、及び磁気装置２３０の高透磁率材料によってもたらされる小型化は、一体型量子情報処理アセンブリ２００に関して上記で論じたように、磁気装置２３０とベースチップ２２０との結合を可能にする。この結合により、高額でかさばる高精度のＸＹＺポジショニングステージが不要になり、いくつかの追加の利点がもたらされる。例えば、磁気装置２３０と欠陥クラスタ３２０との間の機械的な動きは、磁場の空間的不均一性のために、欠陥クラスタ３２０での磁場の振幅及び／または配向の変動をもたらす可能性がある。一体型量子情報処理アセンブリ２００は、磁気装置２３０と欠陥クラスタ３２０との間の機械的な動きを防ぎ、したがって、欠陥クラスタ３２０での磁場の改善された安定性から利益を得る。さらに、ベースチップ２２０の基板５１０の磁性層２３０と裏面５１２との間のエアギャップを最小化することにより、磁気装置２３０と欠陥クラスタ３２０との間の距離が最小化される。この最小化された距離は、磁気装置２３０の所与の形状に対して欠陥クラスタ３２０での磁場強度を増加させ、磁石サイズの縮小またはより大きな磁場（したがって、量子ビットのシングルショットでの読み出しの忠実度の向上）のいずれかを可能にする。温度の安定化に加えて、小型化は、量子情報処理デバイス２０５を（極低温で）冷却できるようにし得る。冷却により、量子ビットコヒーレンス時間が増加し、次のいずれかが可能になる。（１）量子ビットコヒーレンス時間中に適用される量子ゲートの数が増えること、または、（２）量子ゲートの持続時間が長くなる代わりに、クラスタ内の量子ビットが増える（弱い結合の原子核は、周波数空間での十分な分離が低程度となり、選択性のためにはより遅いゲートが必要となる）ことである。一実施態様では、ペルチェ素子、またはペルチェ素子のスタックを使用して、量子情報処理デバイス２０５を電気的に冷却することができる。冷却された量子情報処理デバイス２０５での凝縮を防ぐために、量子情報処理デバイス２０５は、好ましくは、制御された雰囲気または真空中にてパッケージ化される。

永久磁石によって生成される磁場は、温度次第である。磁場の強度による圧倒するようなドリフトを回避するために、磁気装置２３０の安定した磁石の温度を、少なくとも数分のタイムスケールにわたって数十ミリケルビン以内に維持することが好ましい。一体型量子情報処理デバイス２０５によって成される小型化は、熱負荷の低減につながり、それにより、受動的及び能動的な温度の安定化を単純化する。さらに、小型化された一体型量子情報処理デバイス２０５は、本質的に、熱膨張によって引き起こされるドリフトの影響を受けにくい。

磁気装置２３０によって生成される磁場の配向は、一体型量子情報処理アセンブリ２００の組立てプロセスの間に整列させることができる。磁気装置２３０は、最初に精密位置決めステージに取り付けられ、欠陥センタを監視しながらその位置がスキャンされ得る。最適な磁気装置の位置は、量子ビットの読み出しの忠実度を最適化する。磁性層が最適に配置された状態で、磁気装置２３０をベースチップ２２０に取り付け、精密位置決めステージから分離することができる。接着は、接着剤または他の既知の固定技術で達成することができる。

別の組立て方法では、磁気装置２３０の位置をスキャンして欠陥センタとの十分に整列した磁場を達成する代わりに、欠陥クラスタ３２０に対する磁場の高精度の整列は、磁気装置２３０を最適な方向に恒久的に再磁化する大きな外部電磁場を使用することによって、達成することができる。これは、一体型量子情報処理アセンブリ２００を超伝導ベクトル磁石のボアに配置し、磁場の向きを調整して、量子ビットのスピンのシングルショットでの読み出しの忠実度を最適化することによって実現することができる。このステップの前に、永久磁石は正味の磁気モーメントを必要としない（つまり、最後の磁化ステップは必要ない）。次に、一体型量子情報処理アセンブリ２００を、すぐに使用できる超伝導ベクトル磁石のボアから除去することができる。

一実施形態では、ベースチップ２２０は、さらに、調整可能な電磁場生成デバイス１２８０を備え（図１２を参照）、これは、カラーセンタのスピン軸での磁場の整列を調整するように構成可能であり、その結果カラーセンタでの正味の磁場（すなわち、磁気装置によって生成される磁場及び調整可能な電磁場生成デバイス１２８０によって生成される電磁場）がスピン軸と整列する。一形態では、調整可能な電磁場生成デバイス１２８０は、互いに電気的に絶縁され、ホストチップ内の欠陥クラスタ３２０の位置の近くで交差する、交差したワイヤの１つまたは複数の対を含むことができる。直流（ＤＣ）を一方または両方のワイヤに印加して、欠陥クラスタ３２０に磁場を生成することができ、これは、スピン軸と整列するようにカラーセンタでの正味の磁場の配向を調整するように作用する。

一形態では、ホストチップ２１０は、多量子プロセッサを形成する複数の欠陥クラスタ３２０から構成されることが多い。光学構造は、適切な欠陥クラスタ３２０ごとに製造することができ、構造化された光を使用して、多量子プロセッサの１つまたは複数の量子ビットの任意の組み合わせに光学的に対応することができる。電磁制御信号２４０で個々の量子プロセッサに対処するために、電磁場が空間的に局在化し得るか、または量子プロセッサのスピン共鳴を周波数空間で分離し、空間的に非局在化することができる電磁場によって対応することができる。両方の手法を組み合わせることも可能である。

図８を参照すると、複数の欠陥クラスタ３２０を有する単一のホストチップ２１０によって設けられる複数の量子プロセッサに光学的に対応するための量子情報処理システム８００が示されている。特に、量子情報処理システム８００は、複数の欠陥クラスタ８３０、変調器８１０、光源８６５、電磁制御信号源８７０、１つまたは複数の光子検出器８５０、光源８６５、電磁制御信号源８７０、及び１つまたは複数の光子検出器８５０に動作可能に結合されたコントローラ８６０を有する一体型量子情報処理アセンブリ２００または量子情報処理構成体６００を備える。コントローラ８６０は、光源８６５を作動させて、変調器８１０によって変調される励起光の１つまたは複数のビームを生成するように構成され、その結果、変調された励起光の１つまたは複数のビームは、一体型量子情報処理アセンブリ２００または量子情報処理構成体６００に向けて送られ、複数の欠陥クラスタ８３０の少なくともいくつかに個別に対応するようにする。コントローラ８６０はまた、電磁制御信号源８７０を作動させて、複数の欠陥クラスタ８３０の少なくともいくつかに個別に対応するように構成される。コントローラ８６０はまた、個別に対応させた複数の欠陥クラスタ８３０の少なくともいくつかによって放出されている蛍光に応答して、１つまたは複数の光子検出器８５０から１つまたは複数の信号８９０を受信するように構成される。

変調器８１０は、空間光変調器または音響光学変調器の形で備えることができる。構造化された光は、ダイクロイックミラーまたはビームスプリッタ８２０の形態で設けられる光学素子８２０によって反射されて、同じホストチップ２１０でホストされる複数の欠陥クラスタ８３０として設けられる様々な量子プロセッサに対応することができる。次に、カラーセンタ８３０からの蛍光は、光学素子８２０を透過し、１つまたは複数の光子検出器８５０によって検出される。

異なる時点で個々の欠陥クラスタ８３０に対応することにより、蛍光の収集を特定の欠陥クラスタ８３１と時間的に関連付けることができ、したがって、単一の光子検出器のみが必要とされ得ることが理解されるであろう。例えば、光の第１の励起ビームは、第１の欠陥クラスタ８３１に対処するために最初にホストチップ２１０に入り、続いて光の第２の励起ビームが、第２の欠陥クラスタ８３２に対応するためにホストチップ２１０に入る。これにより、第１の蛍光が第１の欠陥クラスタ８３１によって放出され、続いて第２の蛍光が第２の欠陥クラスタ８３２によって放出される。光の励起ビームのこの一時的な作動により、単一光子検出器を使用して、第１及び第２の蛍光を順番に捉えることができる。複数の欠陥クラスタ８３０に同時に対応する必要がある場合、複数の単一光子検出器８５０を使用する必要がある。

個々のプロセッサに局在する電磁界は、イオントラップ量子コンピューティング用に開発されたものと同様のマルチセグメント回路を使用して実現できる。この方法の利点は、任意の数の量子プロセッサを空間的に局所化されたフィールドで対応できることであるが、実際には（有限の磁気勾配の場合）、周波数空間の混雑により、個別に対応可能な周波数分離される量子ビットの数が制限される可能性がある。上で論じたように、調整可能な電磁場生成デバイス１２８０は、各カラーセンタで正味の磁場を調整するために利用することができる。周波数空間で量子プロセッサのスピンの共鳴を分離するために、磁場の勾配（例えば、Ｘ及びＹ方向に沿ったもの）を量子プロセッサのアレイ全体に適用することができる。これは、要求の厳しい技術的オーバーヘッドを必要とする、空間的に局所化されたマイクロ波及び無線周波数フィールドを生成する必要性を回避するため、有利である。量子情報処理システム８００の１つの実施態様では、磁場の勾配は、くさび形などの様々な厚さの磁性材料を使用して実現することができる。

現在の製造技術を使用して、わずかな量子ビットの複数の量子プロセッサを伴うホストチップの製造を、大規模に達成することは、困難であることが理解されよう。わずかな量子ビットの複数の量子プロセッサ（すなわち、多量子ビットプロセッサ）を備えた一体型量子情報処理デバイス１０００（図１０を参照）を作製するためのスケーリング方法が、図９に関連して説明される。特に、それぞれが単一のカラーセンタ３２０（または少数のカラーセンタ）を有する複数のホストチップ２１０は、ホスト基板９１０にエッチング９３０をすることによって製造される。ホストチップ２１０は、ホストチップ２１０が１つ以上のホストブリッジ９２０によってメインホスト基板９１０に接続だけされるように、各ホストチップ２１０の周囲からホスト材料を除去することによって容易に除去できるように、ホスト基板９１０にエッチング９３０をすることによって製造することができる。ホストチップ２１０は、特徴付けられることができ（すなわち、欠陥クラスタ３２０が存在するかどうかを決定するために検査される）、例えば適切なマイクロマニピュレータを使用して、適切な欠陥クラスタ３２０を備えたホストチップ２１０を、ホスト基板９１０から分離して、ベース構造２２０上に組み立てることができる。

複数のホストチップを有する一体型量子情報処理デバイス１０００の１つの実施態様が図１０に示され、ここでは、複数のホストチップ２１０は、ベースチップ２２０の誘導構造５２０に取り付けられている。誘導構造５２０は、母材の構造の形態で設けることができる。１つまたは複数の磁気装置２３０が、ベースチップ２２０のベース表面５１２に結合されている。図１０の一体型量子情報処理デバイス１０００は、図８に関連して論じたように、量子情報処理システム８００で使用されている一体型量子情報処理アセンブリ２００または一体型量子情報処理アセンブリデバイス６００を置き換えることができる。特に、コントローラ８６０は、光源８６５を作動させて、変調器８１０によって変調される励起光の１つまたは複数のビームを生成するように構成され、励起光の１つまたは複数のビームは、変調されると、複数のホストチップの複数の欠陥クラスタ３２０の少なくともいくつかに個別に対応するべく一体型量子情報処理デバイス１０００に向かって送られる。コントローラ８６０はまた、電磁制御信号源８７０を作動させて、複数の欠陥クラスタ３２０の少なくともいくつかに個別に対応するように構成される。コントローラ８６０はまた、個別に対応させた複数の欠陥クラスタ３２０の少なくともいくつかによって放出されている蛍光２５０に応答して、１つまたは複数の光子検出器８５０から１つまたは複数の信号８９０を受信するように構成される。

図１１Ａから１１Ｄを参照すると、量子センサ１１００の形態で設けられる一体型量子情報処理アセンブリ２００または量子情報処理構成体６００の概略図が示されている。特に、アセンブリ２００または構成６００の量子情報処理デバイス２０５は、サンプリング構造１１１０をさらに含み、それによって量子センサ１１００を形成する。サンプリング構造は、欠陥クラスタ３２０に近接して対象のサンプルを運ぶように構成される。次に、欠陥クラスタ３２０を量子センサ１１００として使用して、サンプルに関連する電磁場を測定するか、またはサンプルによってホスト材料に誘発される温度またはひずみの変化を測定することができる。欠陥クラスタ３２０の量子ビットは、カラーセンタの感知能力を強化するように作用する。量子ビットによって成される拡張には、信号対雑音比を改善するための量子ビット支援読み出し、及び拡張されたコヒーレント相互作用時間が含まれる。センシングには、核磁気共鳴（ＮＭＲ）分光法、及び／または電子常磁性共鳴分光法（ＥＰＲ）を含めることができる。

対象のサンプルと欠陥クラスタ３２０との間の距離を確実に最小にする（したがって、感度及び空間分解能／選択性を最大にする）ために、サンプリング層１１１０は、ホストチップ２１０に直接隣接して配置することができる。この距離をさらに最小化するために、欠陥クラスタ３２０は、ホストチップ２１０の同じ表面の近く、例えば、約１０ｎｍの深さで製造することができる。次に、欠陥クラスタ３２０の近くの表面（例えば、１００ｎｍ以内）からのホスト材料（例えば、ダイヤモンド）の粉砕を回避することによって、欠陥クラスタ３２０の損傷を回避するように、欠陥クラスタ３２０の周りの光学構造の設計を調整することができる。

一実施形態では、サンプリング構造１１１０は、アセンブリ２００または構成体６００の構成について、図１１Ａ及び１１Ｂに示されるように、ホストチップ２１０の表面３１２に、またはそれに対して配置される。次に、欠陥クラスタ３２０が表面３１２の近くで製造される。サンプリング構造１１１０を介した欠陥クラスタ３２０への光学的アクセスを可能にするために、サンプリング構造１１１０は、励起光及びカラーセンタによって放出される蛍光２５０に対して少なくとも部分的に透明にする。この形状により、サンプリング構造１１１０の直接的な置換えが可能になり、したがって、サンプルの簡単な交換またはサンプリング構造１１１０の洗浄が可能になる。サンプルへの損傷を避けるために、励起光の強度及び／またはデューティサイクルを制限する必要がある場合がある。

代替構成では、サンプリング構造１１１０は、アセンブリまたは構成体の構成のための図１１Ｃ及び１１Ｄに示されるように、ホストチップ２１０とベースチップ２２０との間に配置される。欠陥クラスタ３２０は、ホストチップ２１０の前面に対して、ホストチップ２１０の背面に近接して製造される。この形状は、欠陥クラスタ３２０への妨げられない光学的アクセスを保証し、潜在的に損傷を与える励起光へのサンプルの曝露を最小限に抑える。ベースチップ２２０の電磁制御信号誘導構造５２０と欠陥クラスタ３２０との間にサンプルを配置することにより、潜在的に、サンプルは強い電磁場にさらされる。サンプルの損傷を回避するために、電磁制御信号２４０の振幅及び／またはデューティサイクルを低減することができる。

あるいは、サンプリング構造１１１０は、サンプルと欠陥クラスタ３２０との間の隔たりの増加を犠牲にして、任意の都合のよい位置に配置することができる。

量子センサ１１００の一実施形態では、サンプリング構造１１１０は、１つまたは複数のマイクロ流体チャネルの形で設けることができる。１つまたは複数のマイクロ流体チャネルにより、単一分子レベルまでの超少量の気体または液体サンプル（例えば、サブ・ゼプトリットル）の量子センシングが可能になる。対象のサンプルと欠陥クラスタ３２０との間の距離を最小化するために、１つまたは複数のマイクロ流体チャネルは、サンプルとホストチップ２１０との間の閉じ込め壁の厚さを最小化する。あるいは、ホストチップ２１０は、閉じ込め壁の１つとして使用することができ、その結果、サンプルは、ホストチップ２１０と直接接触する。一形態では、サンプル構造１１１０は、量子情報処理アセンブリ２００のホストチップ２１０上に直接製造され得る。１つのオプションでは、サンプリング構造１１１０は、ホストチップ及びガラスサンプリング構造の酸による洗浄が可能である、製造において有利なガラスであり得る。ただし、サンプリング構造には他の材料が使用できるということを理解しておくべきである。

別の代替の実施形態では、サンプルは、量子情報処理アセンブリ２００のホストチップ２１０に単に堆積させることができ、その場合量子情報処理アセンブリ２００は、量子センサ１１００として機能する。この実施形態では、サンプルは、例えば、液滴または固体であり得る。

一形態では、量子センサ１１００の量子情報処理アセンブリ２００または構成体６００は、複数の欠陥クラスタ３２０を含むことができる。特に、１つまたは複数のホストチップは、複数の欠陥クラスタ３２０を含むことができ、または複数のホストチップは、一緒に複数の欠陥クラスタ３２０を含むベースチップ２２０に取り付けられる。この構成体では、量子センサ１１００は、量子センサアレイを形成する。

量子センサ１１００の１つまたは複数の磁気装置２３０は、サンプル全体に十分な磁場の均一性をもたらすように設計されている。あるいは、磁場の勾配がよく知られていて、及び／または１つまたは複数の調整可能な電磁場生成デバイス１２８０を介して制御される場合、これは、サンプルの異なる部分に対処することを可能にするので、重要な利点である。

図１２を参照すると、処理システムの形態で設けられるコントローラ１２００の例が示されている。コントローラ１２００は、バス１２４０を介して共に結合されたプロセッサ１２１０、メモリ１２２０、及び入力／出力（ｉ／ｏ）インターフェース１２３０から構成される。メモリ１２２０は、揮発性及び不揮発性メモリを含む。不揮発性メモリは、図８及び１０に関連して上記のステップを実行するためにプロセッサ１２１０によって実行可能である実行可能命令１２５０をその中に格納することができる。Ｉ／ Ｏインターフェース１２３０は、好ましくは、入力命令を提示するための入力デバイス１２６０と、出力結果を出力するための出力デバイス１２７０とに結合される。コントローラ１２００は、光源８６５、電磁制御信号源８７０、１つまたは複数の光子検出器８５０、及び任意選択で（図１２の破線で示されるように）、ｉ／ｏインターフェース１２３０を介して、調整可能な電磁場生成デバイス１２８０に動作可能に結合される。

本発明の範囲から逸脱することなく、多くの修正が当業者には明らかであろう。

本明細書及び続く特許請求の範囲の全体にわたって、文脈に別途要求のない限り、「含む（ｃｏｍｐｒｉｓｅ）」という単語ならびに「含む（ｃｏｍｐｒｉｓｅｓ）」または「含むこと（ｃｏｍｐｒｉｓｉｎｇ）」などの変化形は、記載の完全体もしくはステップ、または完全体もしくはステップの群を含むが、他の任意の完全体もしくはステップ、または完全体もしくはステップの群を除外することを意味すると理解されるであろう。

１１０ 量子プロセッサ
１２０ コントローラ
１３０ 光学装置
１４０ ＭＷ及びＲＦ
１５０ 磁気装置
２００ 一体型量子情報処理アセンブリ
２０５ 一体型量子コンピューティングデバイス
２１０ ホストチップ
２２０ ベースチップ
２３０ 磁気装置
２５０ 蛍光
２６０ 光学装置
３１０ 本体
３１１ 表面
３１２ 表面
３２０ 欠陥クラスタ
３３０ 光学構造
３４０ 光学構造
４１０ 放物面ミラー
５１０ 基板
５１１ 表面
５１２ 裏面
５２０ 電磁信号誘導構造
５３１ 永久磁石材料
５３２ 高透磁率材料
６００ 量子情報処理構成体
７１０ 磁気コンポーネント
７２０ 円錐ベースと側面との間の角度
７３０ 高透磁率材料
７４０ 円錐軸
７５０ 円錐ベース
７６０ 円錐の頂点
７７１ 上面
７７２ 下面
７８０ 磁石
７９０ 磁石
７９９ 高透磁率材料
８００ 量子情報処理システム
８１０ 変調器
８２０ 光学素子
８３０ 欠陥クラスタ
８３１ 第１の欠陥クラスタ
８３２ 第２の欠陥クラスタ
８５０ 光子検出器
８６０ コントローラ
８６５ 光源
８７０ 電磁制御信号源
８９０ 複数の信号
９１０ ホスト基板
９２０ ホストブリッジ
９３０ エッチング
１０００ 一体型量子情報処理デバイス
１１００ 量子センサ
１１１０ サンプリング構造
１２００ コントローラ
１２１０ プロセッサ
１２２０ メモリ
１２３０ Ｉ／Ｏインターフェース
１２４０ バス
１２５０ 実行可能命令
１２６０ 入力デバイス
１２７０ 出力デバイス
１２８０ 調整可能な電磁場生成デバイス

欠陥センタの量子情報処理装置は、ホスト材料内の１つまたは複数の欠陥クラスタに基づいている。このような欠陥クラスタは、光学的に対応可能な電子スピンと近隣の核スピンを伴う欠陥で構成されている。核スピンと電子スピンは量子情報処理（ＱＩＰ）ユニットを形成し、電子スピンは量子バスとして機能し、量子ビットとして機能する核スピン状態を初期化して読み取る。１つまたは複数のＱＩＰユニットを量子コンピュータとして使用できる。電子スピンはその環境のセンサとしても使用でき、近隣の核スピンはセンシング機能を強化するために使用される。欠陥センタの量子情報処理装置を１つ特定で具現化することは、ホスト材料としてダイヤモンドを使用する。欠陥クラスタは、電子スピンと窒素核スピンの両方を備えた窒素空孔（ＮＶ）センタと、ダイヤモンド格子の１３Ｃ原子によるものなどの近隣の核スピンで構成されている。別の潜在的な実現は、シリコンカーバイド（ＳｉＣ）の空孔センタを使用する。その電子スピンは、ＳｉＣ格子における近隣の核スピンに囲まれたダイヤモンドＮＶセンタと同様に動作する。

従来技術のダイヤモンド量子コンピュータの例のブロック図である。 一体型量子情報処理デバイスから構成される一体型量子情報処理アセンブリの例の概略図である。 図２の一体型量子情報処理アセンブリのホストチップの例の概略図である。 図２の一体型量子情報処理アセンブリのホストチップのさらなる例の概略図である。 図２の一体型量子情報処理アセンブリのベースチップの例の概略図である。 量子情報処理構成体の例の概略図である。 図７Ａは、図２の量子情報処理アセンブリ及び／または図６の量子情報処理構成体の磁気デバイスの例の概略図である。図７Ｂは、図２の量子情報処理アセンブリ及び／または図６の量子情報処理構成体の磁気デバイスの代替的な例の概略図である。 一体型量子情報処理システムの例の概略図である。 一体型量子情報処理アセンブリを製造するために、ホスト基板に複数のホストチップを製造する例示的な方法を示すブロック図である。 ベースチップの電磁制御信号誘導構造に関連する複数のホストチップを含む、一体型量子情報処理アセンブリまたは量子情報処理構成体の例の概略図である。 図１１Ａは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図１１Ｂは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図１１Ｃは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図１１Ｄは、量子センサの形で設けられる一体型量子情報処理アセンブリ及び構成体の例の概略図である。 図８の一体型量子情報処理システムの一部として使用するのに適した例示的なコントローラの概略的なブロック図である。

ホストチップ２１０は、光学的に対応可能な電子スピン及び近隣の核スピンを有する欠陥クラスタ３２０から構成される様々な材料で作られていてもよい。例えば、ホストチップ２１０は、Ｗａｌｄｈｅｒｒ， Ｇ． ｅｔ ａｌ．， Ｑｕａｎｔｕｍ ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ ｉｎ ａ ｓｏｌｉｄ－ｓｔａｔｅ ｈｙｂｒｉｄ ｓｐｉｎ ｒｅｇｉｓｔｅｒ， Ｎａｔｕｒｅ ５０６， ２０４－２０７ （２０１４）で論じられているように、欠陥クラスタ３２０がＮＶ（窒素空孔）中心及び１３Ｃ原子近隣の形態で設けられるカラーセンタを含むダイヤモンドであってもよい。別の形態では、ホストチップ２１０は、Ｃｈｒｉｓｔｌｅ， Ｄ．Ｊ． ｅｔ ａｌ．， Ｉｓｏｌａｔｅｄ Ｓｐｉｎ Ｑｕｂｉｔｓ ｉｎ ＳｉＣ ｗｉｔｈ ａ Ｈｉｇｈ Ｆｉｄｅｌｉｔｙ Ｉｎｆｒａｒｅｄ Ｓｐｉｎ－ｔｏ－Ｐｈｏｔｏｎ Ｉｎｔｅｒｆａｃｅ， Ｐｈｙｓ． Ｒｅｖ． Ｘ ７ ０２１０４６ （２０１７）、及びＣｈｒｉｓｔｌｅ， Ｄ．Ｊ． ｅｔ ａｌ．， Ｉｓｏｌａｔｅｄ ｅｌｅｃｔｒｏｎ ｓｐｉｎｓ ｉｎ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｗｉｔｈ ｍｉｌｌｉｓｅｃｏｎｄ ｃｏｈｅｒｅｎｃｅ ｔｉｍｅｓ， Ｎａｔ． Ｍａｔｅｒ． １４， １６０－１６３ （２０１４）、で論じられているように、酸化ケイ素であってよい。両方の文書の内容は、参照によりその全体が本明細書に組み込まれる。

一体型量子処理デバイス２０５からの量子ビットの初期化及び読み出しの忠実度は、様々な方法で改善することができる。一実装形態では、量子ビットの初期化及び読み出しの忠実度は、カラーセンタからの蛍光の収集効率を高めることによって改善することができる。追加または代替の実装形態において、量子ビットの初期化及び読み出しの忠実度は、本体３１０に緊密に集束された光励起及び蛍光収集のボリュームを形成することによってバックグラウンド蛍光検出を低減することによって、改善され得る。これらの改善の１つ以上をもたらすべく追求する機能について、以下で説明する。

図４を参照すると、１つまたは複数の光学構造の少なくともいくつかが、第２の表面３１１に製造されている、ホストチップ２１０の特定の実装形態が示されている。一形態では、第２の表面３１１に作製された１つまたは複数の光学構造は、湾曲したマイクロミラーまたはマイクロミラーと集束要素との組み合わせなどの湾曲した反射面の形態で設けることができる。さらなる例では、光学構造は、放物面ミラー４１０を含み、欠陥クラスタ３２０に焦点を合わせて配置され得る。放物面ミラー４１０などの湾曲した反射面は、ホストチップ２１０の本体の第２の面３１１を部分的に画定する。欠陥クラスタ３２０は、放物面ミラー４１０の焦点に配置されている。放物面ミラー４１０のような湾曲した反射面は、励起光を欠陥クラスタ３２０に反射及び集束し、カラーセンタの放出された蛍光を反射及び集束して、光学装置２６０による検出のためにホストチップ２１０を出るように構成される。放物面ミラー４１０は、４０％を超える実証された効率、及び７５％を超えるシミュレートされた収集効率で、有利な蛍光収集効率を提供する。一形態では、湾曲した反射面は、完全には内部反射されていない角度で入射する光の反射を強化するために、反射コーティングまたはフィルムを有することができる。ただし、他の構成では、湾曲した反射面は、ホストと空気の境界での全内部反射を利用して、コーティングやフィルムなしで動作することができる。

一実装形態では、電磁制御信号誘導構造５２０は、マイクロストリップ及びコプレーナ導波路（ＣＰＷ）の形で設けることができる。カラーセンタ３２０のスピン軸に対する磁場の最適な配向を確実にするために、マイクロストリップまたはＣＰＷ信号線の中心は、欠陥クラスタ３２０の下に直接配置され、マイクロストリップまたはＣＰＷ信号線により発生される線形に分極化される電磁場は、欠陥クラスタ３２０での正味の磁場を、欠陥クラスタ３２０でのスピン軸に対して実質的に垂直に、好ましくは垂直に配向させる。金属誘導構造におけるジョンソンノイズは、欠陥クラスタ３２０と誘導構造５２０との間の数百ナノメートルの最小分離距離をもたらす。電磁場の振幅を最大化するために、マイクロストリップまたはＣＰＷ信号線の幅は小さく保たれ、一方で欠陥クラスタ３２０とマイクロストリップまたはＣＰＷとの間の距離は、マイクロストリップまたはＣＰＷ信号線の幅に対して小さく保たれる。

図７Ｂを参照すると、上面７７１及び下面７７２を備えた一対の磁石７８０、７９０から構成される磁気装置２３０の代替の実装形態が示されている。図７Ｂの磁気装置２３０は、前述の態様で説明したように、ベースチップに固定するか、またはベースチップから分離することができる。磁石７８０、７９０は、各磁石の反対の極性が互いに隣接して配置されるように、共に結合されている。第１の磁石７８０は、上下方向７９５に沿って磁化され、第２の磁石７９０は、上下７９６に磁化される。第２の磁石７９０に対する第１の磁石７８０の配向は、磁石７８０、７９０の上方に、広範囲の磁場配向を伴う強い磁場を生成する。磁石の対７８０、７９０のベースに高透磁率材料７９９、例えば高透磁率鋼のブロックを取り付けることによって、磁石の上部の磁束を増強することができる。図７Ａに示される構成を使用して実施された実験では、磁気装置２３０の質量は、７２０ｇから１７０ｇに小型化された。

ホストチップ２１０、ベースチップ２２０、及び磁気装置２３０の高透磁率材料によってもたらされる小型化は、一体型量子情報処理アセンブリ２００に関して上記で論じたように、磁気装置２３０とベースチップ２２０との結合を可能にする。この結合により、高額でかさばる高精度のＸＹＺポジショニングステージが不要になり、いくつかの追加の利点がもたらされる。例えば、磁気装置２３０と欠陥クラスタ３２０との間の機械的な動きは、磁場の空間的不均一性のために、欠陥クラスタ３２０での磁場の振幅及び／または配向の変動をもたらす可能性がある。一体型量子情報処理アセンブリ２００は、磁気装置２３０と欠陥クラスタ３２０との間の機械的な動きを防ぎ、したがって、欠陥クラスタ３２０での磁場の改善された安定性から利益を得る。さらに、ベースチップ２２０の基板５１０の磁性層２３０と裏面５１２との間のエアギャップを最小化することにより、磁気装置２３０と欠陥クラスタ３２０との間の距離が最小化される。この最小化された距離は、磁気装置２３０の所与の形状に対して欠陥クラスタ３２０での磁場強度を増加させ、磁石サイズの縮小またはより大きな磁場（したがって、量子ビットのシングルショットでの読み出しの忠実度の向上）のいずれかを可能にする。温度の安定化に加えて、小型化は、量子情報処理デバイス２０５を（極低温で）冷却できるようにし得る。冷却により、量子ビットコヒーレンス時間が増加し、次のいずれかが可能になる。（１）量子ビットコヒーレンス時間中に適用される量子ゲートの数が増えること、または、（２）量子ゲートの持続時間が長くなる代わりに、クラスタ内の量子ビットが増える（弱い結合の原子核は、周波数空間での十分な分離が低程度となり、選択性のためにはより遅いゲートが必要となる）ことである。一実装形態では、ペルチェ素子、またはペルチェ素子のスタックを使用して、量子情報処理デバイス２０５を電気的に冷却することができる。冷却された量子情報処理デバイス２０５での凝縮を防ぐために、量子情報処理デバイス２０５は、好ましくは、制御された雰囲気または真空中にてパッケージ化される。

異なる時点で個々の欠陥クラスタ８３０に対応することにより、蛍光の収集を特定の欠陥クラスタ８３１と時間的に関連付けることができ、したがって、単一の光子検出器のみが必要とされ得ることが理解されるであろう。例えば、光の第１の励起ビームは、第１の欠陥クラスタ８３１に対処するために最初にホストチップ２１０に入り、続いて光の第２の励起ビームが、光の第２の欠陥クラスタ８３２に対応するためにホストチップ２１０に入る。これにより、第１の蛍光が第１の欠陥クラスタ８３１によって放出され、続いて第２の蛍光が第２の欠陥クラスタ８３２によって放出される。光の励起ビームのこの一時的な作動により、単一光子検出器を使用して、第１及び第２の蛍光を順番に捉えることができる。複数の欠陥クラスタ８３０に同時に対応する必要がある場合、複数の単一光子検出器８５０を使用する必要がある。

個々のプロセッサに局在する電磁界は、イオントラップ量子コンピューティング用に開発されたものと同様のマルチセグメント回路を使用して実現できる。この方法の利点は、任意の数の量子プロセッサを空間的に局所化されたフィールドで対応できることであるが、実際には（有限の磁気勾配の場合）、周波数空間の混雑により、個別に対応可能な周波数分離される量子ビットの数が制限される可能性がある。上で論じたように、調整可能な電磁場生成デバイス１２８０は、各カラーセンタで正味の磁場を調整するために利用することができる。周波数空間で量子プロセッサのスピンの共鳴を分離するために、磁場の勾配（例えば、Ｘ及びＹ方向に沿ったもの）を量子プロセッサのアレイ全体に適用することができる。これは、要求の厳しい技術的オーバーヘッドを必要とする、空間的に局所化されたマイクロ波及び無線周波数フィールドを生成する必要性を回避するため、有利である。量子情報処理システム８００の１つの実装形態では、磁場の勾配は、くさび形などの様々な厚さの磁性材料を使用して実現することができる。

複数のホストチップを有する一体型量子情報処理デバイス１０００の１つの実装形態が図１０に示され、ここでは、複数のホストチップ２１０は、ベースチップ２２０の誘導構造５２０に取り付けられている。誘導構造５２０は、母材の構造の形態で設けることができる。１つまたは複数の磁気装置２３０が、ベースチップ２２０のベース表面５１２に結合されている。図１０の一体型量子情報処理デバイス１０００は、図８に関連して論じたように、量子情報処理システム８００で使用されている一体型量子情報処理アセンブリ２００または一体型量子情報処理アセンブリデバイス６００を置き換えることができる。特に、コントローラ８６０は、光源８６５を作動させて、変調器８１０によって変調される励起光の１つまたは複数のビームを生成するように構成され、励起光の１つまたは複数のビームは、変調されると、複数のホストチップの複数の欠陥クラスタ３２０の少なくともいくつかに個別に対応するべく一体型量子情報処理デバイス１０００に向かって送られる。コントローラ８６０はまた、電磁制御信号源８７０を作動させて、複数の欠陥クラスタ３２０の少なくともいくつかに個別に対応するように構成される。コントローラ８６０はまた、個別に対応させた複数の欠陥クラスタ３２０の少なくともいくつかによって放出されている蛍光２５０に応答して、１つまたは複数の光子検出器８５０から１つまたは複数の信号８９０を受信するように構成される。

本開示の範囲から逸脱することなく、多くの修正が当業者には明らかであろう。

Claims (32)

1. 一体型量子情報処理デバイスであって、
   １つまたは複数のホストチップであって、各ホストチップは本体を有し、各本体は第１の表面、前記第１の表面と反対側の第２の表面、欠陥クラスタ、及び前記ホストチップに入った励起光を前記それぞれの欠陥クラスタに向け、前記それぞれの欠陥クラスタによって放出された蛍光を前記それぞれのホストチップから出るように向けるために前記それぞれの本体に形成された１つまたは複数の光学構造を有する、前記ホストチップ、
   ベースチップであって、前記複数のホストチップの各ホストチップの前記第２の表面に結合された第１の側、第２の側、電磁制御信号を各ホストチップの前記欠陥クラスタに向けて誘導するように構成された電磁信号誘導構造を有し、前記電磁制御信号は、マイクロ波または無線周波数範囲の少なくとも１つの中の周波数を有する、前記ベースチップ、を含み、
   それにおいて、各欠陥クラスタのカラーセンタでスピン軸と整列した磁場は、前記それぞれの欠陥クラスタの前記それぞれのカラーセンタの核スピン状態の初期化及び読み出しのうちの少なくとも１つを可能にし、
   各ホストチップについて、前記それぞれの欠陥クラスタは、前記第１の表面に対して前記それぞれの第２の表面の近くに配置される、前記一体型量子情報処理デバイス。
2. 各ホストチップについて、前記１つまたは複数の光学構造は、前記励起光を前記それぞれの欠陥クラスタに反射及び集束し、前記蛍光が前記ホストチップを出るため反射し集束するよう構成される、湾曲した反射面から構成される、請求項１に記載の一体型量子情報処理デバイス。
3. 各ホストチップの前記それぞれの湾曲した反射面が反射コーティングを有する、請求項２に記載の一体型量子情報処理デバイス。
4. 各ホストチップについて、前記１つまたは複数の反射性光学構造が、前記それぞれの本体の前記それぞれの第２の表面に反射性光学構造を含み、各ホストチップについて、前記それぞれの反射性光学構造は、前記それぞれの本体の前記それぞれの第２の表面をパターン化すること、及び前記それぞれの第２の表面にコーティングまたはフィルムを適用することの少なくとも１つによって形成される、請求項１から３のいずれか一項に記載の一体型量子情報処理デバイス。
5. 各ホストチップについて、前記それぞれの第１の表面が、前記それぞれの第１の表面での光反射を最小化するための反射防止性光学構造を有し、各ホストチップについて、前記それぞれの反射防止性光学構造は、前記それぞれの第１の表面をパターン化すること、及び前記それぞれの第１の表面にコーティングまたはフィルムを適用することの少なくとも１つによって形成される、請求項１から４のいずれか一項に記載の一体型量子情報処理デバイス。
6. 各ホストチップについて、前記それぞれの反射防止性光学構造は、前記それぞれの第１の表面から前記ホストチップに入る前記励起光を前記それぞれの欠陥クラスタに集束させ、前記蛍光を集束して前記ホストチップを出るように構成された１つまたは複数の光学構造の１つである、請求項５に記載の一体型量子情報処理デバイス。
7. 各ホストチップが、
   ダイヤモンド、または
   炭化ケイ素で作られる、請求項１から６のいずれか一項に記載の一体型量子情報処理デバイス。
8. 前記ベースチップが、各欠陥クラスタの前記それぞれのカラーセンタで前記磁場を調整して前記それぞれのスピン軸と整列させるように構成された１つまたは複数の調整可能な磁場生成デバイスをさらに備える、請求項１から７のいずれか一項に記載の一体型量子情報処理デバイス。
9. 一体型量子情報処理アセンブリであって、
   請求項１から８のいずれか一項に記載の一体型量子情報処理デバイス、及び
   前記ベースチップと統合され、各欠陥クラスタの前記それぞれのカラーセンタで磁場を生成するか、それに寄与するように構成された磁気装置を含む、前記一体型量子情報処理アセンブリ。
10. 前記磁気装置は、第２の永久磁石に結合された第１の永久磁石を含み、前記第１及び第２の永久磁石の反対の極が共に結合される、請求項９に記載の一体型量子情報処理アセンブリ。
11. 前記磁気装置が、ベース及び頂点を含む円錐形プロファイルを有する永久磁石材料を含み、前記永久磁石材料が、前記永久磁石材料の前記円錐形プロファイルの軸に沿って磁化される、請求項９に記載の一体型量子情報処理アセンブリ。
12. 前記磁気装置が、前記永久磁石材料の前記ベースに結合された透磁率材料ベース部分を含む、請求項１０または１１に記載の一体型量子情報処理アセンブリ。
13. 量子情報処理構成体であって、
    請求項１から８のいずれか一項に記載の一体型量子情報処理デバイス、及び
    前記ベースチップと近隣に配置されて分離され、各欠陥クラスタの前記それぞれのカラーセンタで前記磁場を生成するか、それに寄与するように構成された磁気装置を含む、前記量子情報処理構成体。
14. 前記磁気装置は、第１の磁気配向を有する第１の永久磁石と、第２の磁気配向を有する第２の永久磁石とを含み、前記第１の磁気配向は、前記第２の磁気配向と反対である、請求項１３に記載の量子情報処理構成体。
15. 前記磁気装置が、ベース及び頂点を含む円錐形プロファイルを有する永久磁石材料を含み、前記頂点は前記ベースよりも小さく、前記永久磁石材料が、前記永久磁石材料の前記円錐形プロファイルの軸に沿って磁化される、請求項１４に記載の量子情報処理構成体。
16. 前記磁気装置が、前記永久磁石材料の前記ベースに結合された透磁率材料ベース部分を含む、請求項１４または１５に記載の量子情報処理構成体。
17. 請求項９から１２のいずれか一項に記載の量子情報処理アセンブリ、または請求項１３から１６のいずれか一項に記載の量子情報処理構成体を含み、サンプル構造をさらに備えた量子センサ。
18. 前記サンプル構造が前記ホストチップの前記第１または第２の表面に配置されている、請求項１７に記載の量子センサ。
19. 前記サンプル構造が、前記ホストチップの前記第１または第２の表面に設けられるマイクロ流体構成を含む、請求項１８に記載の量子センサ。
20. 量子情報処理システムであって、
    複数の欠陥クラスタを含む、請求項９から１２のいずれか一項に記載の一体型量子情報処理アセンブリ、または請求項１３から１６のいずれか一項に記載の量子情報処理構成体、
    変調器、
    光源、
    無線周波数範囲またはマイクロ波周波数範囲内の周波数を有する制御信号を放出するように構成された電磁制御信号源、
    １つまたは複数の光子検出器、
    前記光源、前記電磁制御信号源、及び前記１つまたは複数の光子検出器に動作可能に結合されたコントローラであって、
    前記光源を作動させて、前記変調器によって変調された励起光の１つまたは複数のビームを生成し、変調されたら、励起光の１つまたは複数のビームが、前記複数の欠陥クラスタの少なくともいくつかに個別に光学的に対応するように送られ、
    前記電磁制御信号源を作動させて、前記複数の前記欠陥クラスタの少なくともいくつかに個別に対応するようにし、
    個別に対応させた前記複数の欠陥クラスタの前記少なくともいくつかによって放出されている蛍光に応答して、前記１つまたは複数の光子検出器から１つまたは複数の信号を受信するように構成される前記コントローラ、を含む、前記量子情報処理システム。
21. 前記励起光の変調された１つまたは複数のビームを、前記１つまたは複数のホストチップに向けて送り、前記蛍光を前記１つまたは複数の光子検出器に向けて送るように構成された光学素子をさらに備える、請求項２０に記載の量子情報処理システム。
22. 前記光学素子は、ダイクロイックミラーまたはビームスプリッタである、請求項２１に記載の量子情報処理システム。
23. 前記変調器は、空間光変調器または音響光学変調器のうちの１つである、請求項２０から２２のいずれか一項に記載の量子情報処理システム。
24. 一体型量子情報処理デバイスを製造する方法であって、
    ホスト基板に複数のホストチップをエッチングすること、
    前記複数のホストチップの少なくともいくつかを前記ホスト基板から分離することであって、各ホストチップは本体を有し、前記本体は第１の表面、前記第１の表面の反対側の第２の表面、及び欠陥クラスタを有する、前記分離すること、及び
    前記除去されたホストチップを、各ホストチップの前記本体の前記第２の表面に結合された第１の側、第２の側、各ホストチップの前記欠陥クラスタに向けて電磁制御信号を誘導するように構成された電磁信号誘導構造を有するベースチップに取り付けることを含み、
    各ホストチップは、前記それぞれのホストチップに入った励起光を前記欠陥クラスタに向け、前記欠陥クラスタにより放出された蛍光を向けて前記それぞれのホストチップから出るように前記本体に形成された１つまたは複数の光学構造を有し、
    各ホストチップについて、前記それぞれの欠陥クラスタは、前記第１の表面に対して前記それぞれの第２の表面の近くに配置される、前記方法。
25. 前記方法が、分離するために前記複数のホストチップの一部を識別することを含む、請求項２４に記載の方法。
26. 前記方法は、前記ホストチップをエッチングする前に、前記それぞれの複数の欠陥クラスタの前記基板の複数の位置を識別することを含み、前記ホストチップは、前記それぞれの複数の欠陥クラスタの前記複数の位置の前記識別に基づいて前記基板にエッチングされる、請求項２４に記載の方法。
27. 前記ホストチップの少なくともいくつかが、エッチング後にブリッジ部分を介して前記ホスト基板に接続され、前記ホストチップの前記少なくともいくつかが、前記ブリッジ部分で前記ホスト基板から分離される、請求項２４から２６のいずれか一項に記載の方法。
28. 前記方法は、前記ホストチップの少なくともいくつかについて、前記本体の前記第２の表面において、前記励起光を反射して前記それぞれの欠陥クラスタに集束させ、前記蛍光を反射して集束させて前記それぞれのホストチップを出るように構成されている湾曲した反射面の形態である前記１つまたは複数の光学構造の少なくともいくつかを製造することを含む、請求項２４から２７のいずれか一項に記載の方法。
29. 前記方法が、各湾曲した反射面に反射コーティングまたはフィルムを適用することを含む、請求項２８に記載の方法。
30. 前記方法が前記それぞれの第２の表面の前記光の反射を増加させるよう前記ホストチップの少なくともいくつかの前記本体の前記第２の表面にて反射性光学構造の形態で前記１つまたは複数の光学構造を製造することを含み、前記方法が、前記それぞれの本体の前記それぞれの第２の表面で各反射性光学構造をパターン化すること、及び／または前記本体の前記それぞれの第２の表面にコーティングまたはフィルムを適用することによる、をさらに含む、請求項２４から２９のいずれか一項に記載の方法。
31. 前記方法が前記ホストチップの前記少なくともいくつかの各ホストチップについて、前記本体の前記第１の表面における前記光の反射を最小限に抑えるべく前記それぞれの本体の前記それぞれの第１の表面に反射防止性光学構造を作製することをさらに含み、前記方法が前記ホストチップの前記本体の前記第１の表面をパターン化すること、及び／または前記ホストチップの前記本体の前記第１の表面にコーティングまたはフィルムを適用することをさらに含む、請求項２４から３０のいずれか一項に記載の方法。
32. 各ホストチップが、
    ダイヤモンド、または
    炭化ケイ素のうちの１つから作られる、請求項２４から３１のいずれか一項に記載の方法。

Images