JP2022545715A - Bank configurable power modes - Google Patents
Bank configurable power modes Download PDFInfo
- Publication number
- JP2022545715A JP2022545715A JP2022513052A JP2022513052A JP2022545715A JP 2022545715 A JP2022545715 A JP 2022545715A JP 2022513052 A JP2022513052 A JP 2022513052A JP 2022513052 A JP2022513052 A JP 2022513052A JP 2022545715 A JP2022545715 A JP 2022545715A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- mode
- low power
- power mode
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 803
- 238000000034 method Methods 0.000 claims abstract description 113
- 230000007704 transition Effects 0.000 claims abstract description 48
- 230000000875 corresponding effect Effects 0.000 description 55
- 238000010586 diagram Methods 0.000 description 30
- 230000007246 mechanism Effects 0.000 description 30
- 238000004891 communication Methods 0.000 description 25
- 238000012545 processing Methods 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 20
- 230000006870 function Effects 0.000 description 14
- 230000002093 peripheral effect Effects 0.000 description 14
- 230000004044 response Effects 0.000 description 14
- 230000008093 supporting effect Effects 0.000 description 14
- 238000003860 storage Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 9
- 230000003213 activating effect Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000011664 signaling Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000013507 mapping Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108700038250 PAM2-CSK4 Proteins 0.000 description 1
- 101100206155 Schizosaccharomyces pombe (strain 972 / ATCC 24843) tbp1 gene Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001976 improved effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2297—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2259—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2273—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
- G11C11/2275—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computing Systems (AREA)
- Power Engineering (AREA)
- Databases & Information Systems (AREA)
- Memory System (AREA)
- Dram (AREA)
Abstract
バンク構成可能な電力モードのための方法、システム、及びデバイスが説明される。態様は、複数のメモリバンクを有するメモリデバイスを第1モードで動作させることを含む。第1のモードで動作している間に、メモリデバイスは、第1のモードよりも低い電力消費レベルを有する第2のモードへ移行するためのコマンドを受信し得る。メモリデバイスは、メモリバンクの第1のサブセットを、第1の電力消費レベルで動作する第1の低電力モードに、及びメモリバンクの第2のサブセットを、第1の電力消費レベルよりも低くてもよい第2の電力消費レベルで動作する第2の低電力モードに切り替えることによって、第2のモードへ移行し得る。幾つかの場合、メモリデバイスは、メモリバンクの第2のサブセットを低電力モードに維持している間に、メモリバンクの第1のサブセットを第1の低電力モードから切り替え得る。Methods, systems, and devices for bank configurable power modes are described. Aspects include operating a memory device having multiple memory banks in a first mode. While operating in the first mode, the memory device may receive commands to transition to a second mode having a lower power consumption level than the first mode. The memory device places a first subset of memory banks into a first low power mode operating at a first power consumption level and places a second subset of memory banks at a lower power consumption level than the first power consumption level. The second mode may be transitioned to by switching to a second low power mode operating at a second power consumption level that may be better. In some cases, the memory device may switch a first subset of memory banks out of a first low power mode while maintaining a second subset of memory banks in a low power mode.
Description
本特許出願は、2019年8月26日に出願された“BANK CONFIGURABLE POWER MODES“と題された、Mirichigni等による米国特許出願第16/551,581号の優先権を主張するものであり、それは、本出願の譲受人に譲渡され、参照によりその全体が本明細書に明示的に組み込まれる。 This patent application claims priority to U.S. Patent Application No. 16/551,581 by Mirichigni et al. , assigned to the assignee of the present application and is expressly incorporated herein by reference in its entirety.
以下は、一般的に、少なくとも1つのメモリデバイスを含むシステムに関し、より具体的には、バンク構成可能な電力モードに関する。 The following relates generally to systems including at least one memory device, and more specifically to bank configurable power modes.
メモリデバイスは、コンピュータ、無線通信デバイス、カメラ、及びデジタルディスプレイ等の様々な電子デバイス内に情報を蓄積するために広く使用されている。情報は、メモリデバイスの異なる状態をプログラミングすることによって蓄積される。例えば、バイナリデバイスは、ほとんどの場合、論理1又は論理0によりしばしば示される2つの状態の内の1つを蓄積する。他のデバイスでは、2つよりも多い状態が蓄積され得る。蓄積された情報にアクセスするために、デバイスのコンポーネントは、メモリデバイス内の少なくとも1つの蓄積された状態を読み出し得、又はセンシングし得る。情報を蓄積するために、デバイスのコンポーネントは、メモリデバイス内に状態を書き込み得、又はプログラミングし得る。 Memory devices are widely used to store information in various electronic devices such as computers, wireless communication devices, cameras, and digital displays. Information is accumulated by programming different states of the memory device. Binary devices, for example, most often store one of two states often indicated by a logic one or a logic zero. Other devices may store more than two states. To access the stored information, a component of the device can read or sense at least one stored state within the memory device. To store information, components of the device may write or program states into the memory device.
磁気ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリーメモリ(ROM)、ダイナミックRAM(DRAM)、同期型ダイナミックRAM(SDRAM)、強誘電体RAM(FeRAM)、磁気RAM(MRAM)、抵抗変化型RAM(RRAM)、フラッシュメモリ、及び相変化メモリ(PCM)等を含む様々なタイプのメモリデバイスが存在する。メモリデバイスは、揮発性又は不揮発性であり得る。不揮発性メモリ、例えば、FeRAMは、外部電源がない場合でも、それらの蓄積された論理状態を長期間維持し得る。揮発性メモリデバイス、例えば、DRAMは、外部電源から切断された場合、それらの蓄積された状態を喪失し得る。FeRAMは、揮発性メモリと同様の密度を実現可能であり得るが、ストレージデバイスとしての強誘電体コンデンサの使用に起因して不揮発性の特性を有し得る。 Magnetic hard disk, Random Access Memory (RAM), Read Only Memory (ROM), Dynamic RAM (DRAM), Synchronous Dynamic RAM (SDRAM), Ferroelectric RAM (FeRAM), Magnetic RAM (MRAM), Resistive RAM ( There are various types of memory devices, including RRAM), flash memory, phase change memory (PCM), and the like. Memory devices can be volatile or non-volatile. Non-volatile memories, such as FeRAM, can maintain their stored logic states for long periods of time even in the absence of an external power source. Volatile memory devices, such as DRAM, can lose their stored state when disconnected from an external power source. FeRAM may be capable of achieving densities similar to volatile memory, but may have non-volatile properties due to the use of ferroelectric capacitors as storage devices.
メモリデバイスの改善は、一般的に、メトリックの中でもとりわけ、メモリセル密度の増加、読み出し/書き込み速度の増加、信頼性の増加、データ保持の増加、電力消費の削減、又は製造プロセスの改善を含み得る。メモリデバイスにおける電力消費を改善するための解決策が望まれ得る。 Memory device improvements generally include increased memory cell density, increased read/write speed, increased reliability, increased data retention, reduced power consumption, or improved manufacturing processes, among other metrics. obtain. A solution to improve power consumption in memory devices would be desirable.
幾つかのメモリデバイスは、1つ以上の低電力モードで動作し得、メモリデバイスは、電力消費を削減するために、メモリセルをサポートする回路の動作を無効化又は変更し得る。例えば、FeRAMデバイスは、幾つかの量の回路を不活性化することに基づいて、アイドル状態から、アイドル状態よりも電力消費が少ない低電力状態へ遷移し得る。低電力状態では、メモリデバイスは、メモリデバイスのメモリセル上でアクセス動作(例えば、読み出し動作、書き込み動作等)を実施することが可能ではないことがあり、又はそうした動作が実施され得るアクティブ状態へ直接遷移することが可能ではないことがある(例えば、低電力状態にある場合、メモリデバイスはアイドル状態へまず遷移し、アクティブ状態へその後遷移しければならないことがある)。幾つかの場合、FeRAMデバイスは、電流消費の様々な減少したレベルと関連付けられた(例えば、様々な量の不活性化された回路と関連付けられた)様々な低電力状態をサポートし得る。 Some memory devices may operate in one or more low power modes, in which the memory device may disable or alter the operation of circuitry supporting memory cells to reduce power consumption. For example, a FeRAM device may transition from an idle state to a low power state that consumes less power than an idle state based on deactivating some amount of circuitry. In a low power state, the memory device may not be able to perform access operations (e.g., read operations, write operations, etc.) on the memory cells of the memory device, or may enter an active state in which such operations may be performed. It may not be possible to transition directly (eg, when in a low power state, the memory device may have to transition first to an idle state and then to an active state). In some cases, FeRAM devices may support different low power states associated with different reduced levels of current consumption (eg, associated with different amounts of deactivated circuitry).
同様に、DRAMデバイスもまた、そのメモリバンクをアイドル状態から低電力状態へ遷移させ得、それは、DRAMデバイスにおける電流消費を減少させるために1つ以上の回路コンポーネントをパワーダウンさせることを含み得る。幾つかの場合、DRAMは、アクセス動作(読み出し動作、書き込み動作等)を実施するために使用される他のコンポーネントをパワーダウンさせている間に、セルフリフレッシュモードを維持し得る。 Similarly, a DRAM device may also transition its memory banks from an idle state to a low power state, which may include powering down one or more circuit components to reduce current consumption in the DRAM device. In some cases, a DRAM may remain in self-refresh mode while powering down other components used to perform access operations (read operations, write operations, etc.).
低電力モードからアクティブモードへ(例えば、アイドルモードへ、その後アクティブモードへ)メモリデバイスを遷移させることには、一定の時間がかかることがある。例えば、メモリデバイスは、メモリセルにアクセスするために、低電力状態にある間に不活性化された回路を活性化するために1つ以上の手順を実施する必要があり得る。幾つかの場合、電流消費が少ない(すなわち、使用するエネルギーが少ない、より多くの回路が不活性化される)低電力モードは、アイドルモード又はアクティブモードへ遷移するのに時間がかかり得る。 Transitioning a memory device from a low power mode to an active mode (eg, idle mode and then active mode) can take a certain amount of time. For example, a memory device may need to perform one or more procedures to activate circuits that were deactivated while in a low power state in order to access memory cells. In some cases, low power modes that consume less current (ie, use less energy, more circuits are deactivated) may take longer to transition to idle or active modes.
幾つかのメモリデバイス(例えば、幾つかのFeRAM及びDRAMデバイス)は、デバイス又はダイレベルで低電力モードを制御し得る。すなわち、低電力モードへ移行する場合、デバイス又はダイ全体に対する回路は、より少ない電力を使用するために動作モードを変更し得る。したがって、メモリアレイにおいて動作を実施するためのコマンドをメモリデバイスが受信した場合、メモリデバイス又はダイを低電力モードからアイドルモードへ遷移させ、メモリアレイの少なくとも一部分(例えば、メモリアレイのバンク)をアクティブモードへその後遷移させることと関連付けられるレイテンシがあり得る。更に、メモリデバイス全体が低電力モードへ、又は低電力モードから切り替わり得るが、アクセス動作(例えば、読み出し、書き込み等)は、メモリアレイのアクティブ部分上でのみ実施され得る。結果として、メモリダイは、電力消費の全体的な削減を実現する(例えば、低電力モードでの動作からの電力使用の削減が、低電力モードへ及び低電力モードからダイを遷移させることと関連付けられる電力損失よりも大きくなる)のに十分な長さの期間等、最小期間の間、該低電力モードに留まるであろう場合にのみ、低電力モードへ切り替わり得る。したがって、メモリダイは、デバイス又はダイ全体を低電力モードへ及び低電力モードから切り替えることと関連付けられる損失に起因して、所望よりも少ない電力節減を実現し得る。更に、メモリデバイス又はダイは、デバイス又はダイ全体をウェイクアップするために必要なレイテンシに起因して、低電力モードで動作する頻度が少なくなり得、電力消費を更に増加させる。 Some memory devices (eg, some FeRAM and DRAM devices) can control low power modes at the device or die level. That is, when transitioning to a low power mode, the circuitry for the device or the entire die may change operating modes to use less power. Thus, transitioning the memory device or die from a low power mode to an idle mode to activate at least a portion of the memory array (e.g., a bank of the memory array) when the memory device receives a command to perform an operation on the memory array. There may be latency associated with subsequent transitions to modes. Furthermore, although the entire memory device may be switched into or out of low power mode, access operations (eg, read, write, etc.) may be performed only on active portions of the memory array. As a result, the memory die achieves an overall reduction in power consumption (e.g., reduction in power usage from operating in low power mode is associated with transitioning the die to and from low power mode). It may only switch to low power mode if it will remain in the low power mode for a minimum period of time, such as for a period of time long enough to be greater than the power loss. Thus, the memory die may realize less power savings than desired due to the losses associated with switching the device or the entire die to and from low power modes. Additionally, memory devices or dies may operate less frequently in low power modes due to the latency required to wake up the entire device or die, further increasing power consumption.
メモリデバイスは、メモリデバイス又はその中のダイの異なる部分(例えば、単一のメモリアレイの異なる部分)を異なる電力モードで動作させることによって、より大きな電力節減(例えば、より少ない電流消費)を実現し得る。例えば、メモリデバイス又はダイの第1の部分は、第1の電力モードで動作し得、メモリデバイス又はダイの第2の部分は、第2の電力モードで動作し得る。第1の電力モードは、アクティブモード、又は他の低電力モードよりも短いレイテンシ(例えば、より速いウェイクアップ時間)でアクセスされ得る低電力モードであり得る。レイテンシが比較的より短いこうした低電力モードは、パワーダウン(PD)モードと称され得る。メモリデバイスは、PDモードと比較して第2の低電力モードでメモリの第2の部分を動作させ得、第2の低電力モードは、より長いレイテンシでアクセスされ得る。レイテンシが比較的長い低電力モードは、ディープスリープ(DS)モードと称され得る。幾つかの場合、メモリデバイスは複数のDSモードをサポートし得、それらは、異なる量の電力消費(例えば、DSモードにおいてメモリデバイスの一部分に対して不活性化される回路の異なる量)に夫々対応し得、メモリデバイスの異なる部分は異なるDSモードで同時にあり得る。幾つかの場合、メモリデバイスは、メモリの第2の部分をDSモードに維持している間に、メモリの第1の部分をPDモードからアイドルモード又はアクティブモードに切り替え得る(その逆同様である)。このことに関して、メモリデバイスは、デバイスの異なる部分を異なる電力モードで動作させ、幾つかの場合、アクセス動作を実施するためにメモリセルの一部分のみをアクティブモードへ遷移させることによって、電力節減の増加を実現し得る。したがって、メモリデバイスは、低電力モードへ及び低電力モードから遷移することによる損失を削減し得、より頻繁に、より長い時間、1つ以上の低電力モードで動作し得る。 Memory devices achieve greater power savings (e.g., lower current consumption) by operating different portions of the memory device or die therein (e.g., different portions of a single memory array) in different power modes. can. For example, a first portion of the memory device or die may operate in a first power mode and a second portion of the memory device or die may operate in a second power mode. The first power mode may be an active mode, or a low power mode that may be accessed with shorter latency (eg, faster wakeup time) than other low power modes. Such low power modes with relatively shorter latencies may be referred to as power down (PD) modes. The memory device may operate the second portion of the memory in a second low power mode compared to the PD mode, and the second low power mode may be accessed with longer latency. A low power mode with relatively long latency may be referred to as a deep sleep (DS) mode. In some cases, a memory device may support multiple DS modes, each with different amounts of power consumption (e.g., different amounts of circuitry deactivated for portions of the memory device in DS mode). Correspondingly, different portions of the memory device can be in different DS modes at the same time. In some cases, a memory device may switch a first portion of memory from PD mode to idle or active mode while maintaining a second portion of memory in DS mode (and vice versa). ). In this regard, memory devices increase power savings by operating different portions of the device in different power modes and, in some cases, transitioning only a portion of the memory cells to active mode to perform access operations. can be realized. Accordingly, the memory device may reduce losses due to transitioning into and out of low power modes, and may operate in one or more low power modes more frequently and for longer periods of time.
本明細書で教示する態様は、様々な低電力モード(例えば、PD及びDS電力モード)で動作する部分(例えば、メモリバンク)を指し示すために、電力モードビットマップを使用することを含む。電力モードビットマップは、メモリデバイス内の1つ以上のレジスタ(例えば、モードレジスタ)又はその他のストレージに書き込まれ得る。追加的又は代替的に、メモリデバイスは、異なる部分(例えば、異なるメモリバンク)を1つ以上の低電力モードに切り替えるための1つ以上のコマンドを介して構成され得る。幾つかの場合、メモリデバイスが低電力モードへ移行するためのコマンドを受信した場合、メモリデバイスは、メモリデバイスの何れの部分を何れの低電力モードで動作させるべきかを判定するために、電力モードビットマップにアクセスし得る。更に、1つ以上の低電力モードで動作している間、メモリデバイスは、メモリデバイスの他の部分を低電力モードに維持している間に、1つ以上の部分を低電力モードからアクティブ又はアイドルモードに切り替え得る。幾つかの場合、メモリデバイスはバンクレベルで低電力モードを制御し得る。したがって、メモリデバイスは、アクティブモード、アイドルモード、及び1つ以上の異なる低電力モードの間で異なるバンクを切り替え得る。 Aspects taught herein include using power mode bitmaps to indicate portions (e.g., memory banks) that operate in various low power modes (e.g., PD and DS power modes). The power mode bitmap may be written to one or more registers (eg, mode registers) or other storage within the memory device. Additionally or alternatively, a memory device may be configured via one or more commands to switch different portions (eg, different memory banks) into one or more low power modes. In some cases, when a memory device receives a command to enter a low power mode, the memory device may use power to determine which portions of the memory device should operate in which low power mode. You can access the mode bitmap. Further, while operating in one or more low power modes, the memory device may activate or activate one or more portions from the low power mode while maintaining other portions of the memory device in the low power mode. You can switch to idle mode. In some cases, memory devices may control low power modes at the bank level. Thus, the memory device can switch different banks between active mode, idle mode, and one or more different low power modes.
メモリデバイスの異なる部分の異なる低電力モードでの動作は、全体的な電流消費の減少をもたらし得る。例えば、メモリデバイスは、メモリデバイス全体を低電力モードへ及び低電力モードから切り替えるメモリデバイスと比較して、メモリの幾つかの部分をより頻繁に、より長期間、DSモード等の低電力モードで動作させることが可能であり得る。更に、メモリデバイスは、メモリデバイスにより受信されたコマンドに対処するように、より迅速にアイドルモード又はアクティブモードに切り替え得るPDモードでメモリデバイスの一部分を動作させてレイテンシを減少させ得る。 Operating different portions of the memory device in different low power modes can result in a reduction in overall current consumption. For example, a memory device may switch some portions of its memory more frequently and for longer periods of time in a low power mode, such as DS mode, compared to a memory device that switches the entire memory device into and out of low power mode. It may be possible to operate Additionally, the memory device may operate portions of the memory device in PD mode, which may switch to idle or active mode more quickly to service commands received by the memory device, to reduce latency.
幾つかの場合、メモリデバイスは、同じ又は限られた数のバンクが繰り返しアクセスされる場合を含め、幾つかのメモリバンクをPDモードで動作させ、その他のメモリバンクを1つ以上のDSモードで動作させることからの利益を得得る。例えば、これらの頻繁にアクセスされるバンクはPDモードで動作し得、該PDモードは、1つ以上のアクセス動作を実施するために、アイドル/アクティブモードにそれらをより迅速に切り替えることをサポートし得る。したがって、これらのバンクは、PDモードとアイドル/アクティブモードとの間で切り替わることによって、電力節減の僅かな増加を実現し得る。更に、メモリデバイスは、その他のメモリバンクを1つ以上のDSモードで動作させることによって電力使用のより多くの減少を実現し得、アクセス動作はPDバンクに集中するため、これらのDSバンクをアイドル/アクティブモードに切り替える必要がなくてもよい。したがって、メモリデバイス又はダイ全体をアクティブモードと低電力モードとの間で切り替えるシステムと比較して、メモリデバイスに対する(例えば、PDモード及びDSモードの両方に起因する)全体的な電流使用は減少し得る。幾つかの場合、電力節減を増加させるために追加のメモリバンクをDSモードで動作させることは、DSモードで動作するメモリデバイスの部分と関連付けられるより長いアクセス時間に起因して、アクセス動作に対するバンド幅を減少させ得る。PDモード及びDSモードの各々で動作するメモリバンクの量は、電力節減とバンド幅とのバランスをとるために変更し得る。更に、幾つかの場合、(メモリデバイスの内部又は外部の)メモリコントローラは、電力消費の考慮事項に基づいて(例えば、その他のメモリバンクに対するDSモードの使用の増加をサポートするために、関連するデータを比較的少数のメモリ内に集中させることによって)、1つ以上のメモリバンクに渡って1つ以上のアプリケーションに対するデータを割り当て得る。これら及びその他の利点は当業者により評価され得る。 In some cases, memory devices operate some memory banks in PD mode and other memory banks in one or more DS modes, including when the same or a limited number of banks are accessed repeatedly. Benefit from working. For example, these frequently accessed banks may operate in PD mode, which supports switching them to idle/active mode more quickly to perform one or more access operations. obtain. Therefore, these banks can realize a slight increase in power savings by switching between PD mode and idle/active mode. In addition, the memory device may achieve greater reductions in power usage by operating other memory banks in one or more DS modes, leaving these DS banks idle as access operations are focused on the PD banks. / It may not be necessary to switch to active mode. Thus, the overall current usage (e.g., due to both PD mode and DS mode) for the memory device is reduced compared to systems that switch the memory device or the entire die between active and low power modes. obtain. In some cases, operating additional memory banks in DS mode to increase power savings may reduce the bandwidth for access operations due to longer access times associated with portions of memory devices operating in DS mode. width can be reduced. The amount of memory banks operating in each of PD and DS modes can be varied to balance power savings and bandwidth. Additionally, in some cases, memory controllers (internal or external to the memory device) may be associated with a memory controller based on power consumption considerations (e.g., to support the increased use of DS mode for other memory banks). Data for one or more applications may be allocated across one or more memory banks (by concentrating data in a relatively small number of memories). These and other advantages can be appreciated by those skilled in the art.
開示の機構は、図1~図2を参照して説明するように、メモリシステム及びメモリダイの文脈でまず説明される。開示の機構は、図3~図10を参照して説明するように、メモリデバイス状態図、プロセスフロー、電力モードビットマップ、及び電力レベル消費図の文脈で説明される。開示のこれら及びその他の機構は、図11~図15を参照して説明するように、バンク構成可能な電力モードに関する装置図及びフローチャートによって更に説明され、それらを参照して更に説明される。 The disclosed mechanisms are first described in the context of a memory system and memory die, as described with reference to FIGS. 1-2. The disclosed mechanisms are described in the context of memory device state diagrams, process flows, power mode bitmaps, and power level consumption diagrams, as described with reference to FIGS. 3-10. These and other features of the disclosure are further illustrated by and with reference to apparatus diagrams and flow charts for bank configurable power modes, as described with reference to FIGS. 11-15.
図1は、本明細書に開示するような例に従った1つ以上のメモリデバイスを利用するシステム100の一例を説明する。システム100は、外部メモリコントローラ105、メモリデバイス110、及び外部メモリコントローラ105をメモリデバイス110と結合する複数のチャネル115を含み得る。システム100は、1つ以上のメモリデバイスを含み得るが、説明を容易にするために、1つ以上のメモリデバイスは、単一のメモリデバイス110として説明され得る。
FIG. 1 illustrates an
システム100は、コンピューティングデバイス、モバイルコンピューティングデバイス、無線デバイス、又はグラフィックス処理デバイス等の電子デバイスの部分を含み得る。システム100は、携帯型電子デバイスの一例であり得る。システム100は、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、携帯電話、ウェアラブルデバイス、又はインターネット接続デバイス等の一例であり得る。メモリデバイス110は、システム100の1つ以上の他のコンポーネントに対するデータを蓄積するように構成されたシステムのコンポーネントであり得る。幾つかの例では、システム100は、マシンタイプ通信(MTC)、マシン間(M2M)通信、又はデバイス間(D2D)通信が可能である。
システム100の少なくとも一部分はホストデバイスの一例であり得る。そうしたホストデバイスは、コンピューティングデバイス、モバイルコンピューティングデバイス、無線デバイス、グラフィックス処理デバイス、コンピュータ、ラップトップコンピュータ、タブレットコンピュータ、スマートフォン、携帯電話、ウェアラブルデバイス、インターネット接続デバイス、又はその他の何らかの固定型若しくは携帯型電子デバイス等、プロセスを実行するためにメモリを使用するデバイスの一例であり得る。幾つかの場合、ホストデバイスは、外部メモリコントローラ105の機能を実装するハードウェア、ファームウェア、ソフトウェア、又はそれらの組み合わせを指し得る。幾つかの場合、外部メモリコントローラ105は、ホスト又はホストデバイスと称され得る。幾つかの例では、システム100はグラフィックスカードである。
At least a portion of
幾つかの場合、メモリデバイス110は、システム100の他のコンポーネントと通信し、システム100によって潜在的に使用又は参照される物理メモリアドレス/空間を提供するように構成された独立したデバイス又はコンポーネントであり得る。幾つかの例では、メモリデバイス110は、少なくとも1つの又は複数の異なるタイプのシステム100と連動するように構成可能であり得る。システム100のコンポーネントとメモリデバイス110との間のシグナリングは、信号を変調するための変調方式、信号を通信するための異なるピン設計、システム100及びメモリデバイス110の別個のパッケージング、システム100とメモリデバイス110との間のクロックシグナリング及び同期、タイミング規則、及び/又はその他の要因をサポートするように動作可能であり得る。
In some cases,
メモリデバイス110は、システム100のコンポーネントに対するデータを蓄積するように構成され得る。幾つかの場合、メモリデバイス110は、(例えば、外部メモリコントローラ105を通じてシステム100により提供されたコマンドに応答して実行する)システム100に対するスレーブタイプのデバイスとして機能し得る。そうしたコマンドは、書き込み動作のための書き込みコマンド、読み出し動作のための読み出しコマンド、リフレッシュ動作のためのリフレッシュコマンド、又はその他のコマンド等のアクセス動作のためのアクセスコマンドを含み得る。メモリデバイス110は、データ蓄積のための所望の又は指定された容量をサポートするために、2つ以上のメモリダイ160(例えば、メモリチップ)を含み得る。2つ以上のメモリダイを含むメモリデバイス110は、マルチダイメモリ又はパッケージと称され(マルチチップメモリ又はパッケージとも称され)得る。
システム100は、プロセッサ120、ベーシック入力/出力システム(BIOS)コンポーネント125、1つ以上の周辺コンポーネント130、及び入力/出力(I/O)コントローラ135を更に含み得る。システム100のコンポーネントは、バス140を使用して相互に電子通信し得る。
プロセッサ120は、システム100の少なくとも一部分を制御するように構成され得る。プロセッサ120は、汎用プロセッサ、デジタルシグナルプロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)若しくはその他のプログラマブルロジックデバイス、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネントであり得、又はこれらのタイプのコンポーネントの組み合わせであり得る。そうした場合、プロセッサ120は、例の中でもとりわけ、中央処理装置(CPU)、グラフィックス処理装置(GPU)、汎用グラフィック処理装置(GPGPU)、又はシステムオンチップ(SoC)の一例であり得る。
BIOSコンポーネント125は、システム100の様々なハードウェアコンポーネントを初期化及び実行し得るファームウェアとして動作するBIOSを含むソフトウェアコンポーネントであり得る。BIOSコンポーネント125はまた、プロセッサ120とシステム100の様々なコンポーネント、例えば、周辺コンポーネント130、I/Oコントローラ135等との間のデータフローを管理し得る。BIOSコンポーネント125は、リードオンリーメモリ(ROM)、フラッシュメモリ、又はその他の任意の不揮発性メモリ内に蓄積されたプログラム又はソフトウェアを含み得る。
周辺コンポーネント130は、システム100中に又はシステム100と共に統合され得る、任意の入力デバイス若しくは出力デバイス、又はそうしたデバイスのためのインターフェースであり得る。例には、ディスクコントローラ、音声コントローラ、グラフィックスコントローラ、イーサネットコントローラ、モデム、ユニバーサルシリアルバス(USB)コントローラ、シリアル若しくはパラレルポート、又はペリフェラルコンポーネントインターコネクト(PCI)若しくは専用グラフィックスポート等のペリフェラルカードスロットが含まれ得る。周辺コンポーネント130は、周辺装置として当業者により理解されるその他のコンポーネントであり得る。
I/Oコントローラ135は、プロセッサ120と周辺コンポーネント130、入力デバイス145、又は出力デバイス150との間のデータ通信を管理し得る。I/Oコントローラ135は、システム100中に又はシステム100と共に統合されない周辺装置を管理し得る。幾つかの場合、I/Oコントローラ135は、外部周辺コンポーネントへの物理的接続又はポートを表し得る。
I/
入力145は、システム100又はそのコンポーネントに情報、信号、又はデータを提供する、システム100の外部のデバイス又は信号を表し得る。これは、ユーザーインターフェース、又は他のデバイスとのインターフェース若しくは他のデバイスとの間のインターフェースを含み得る。幾つかの場合、入力145は、1つ以上の周辺コンポーネント130を介してシステム100とインターフェースする周辺装置であり得、又はI/Oコントローラ135によって管理され得る。
出力150は、システム100又はそのコンポーネント内の何れかからの出力を受信するように構成された、システム100の外部のデバイス又は信号を表し得る。出力150の例は、ディスプレイ、オーディオスピーカー、プリントデバイス、又はプリント回路基板上の別のプロセッサ等を含み得る。幾つかの場合、出力150は、1つ以上の周辺コンポーネント130を介してシステム100とインターフェースする周辺装置であり得、又はI/Oコントローラ135によって管理され得る。
メモリデバイス110は、デバイスメモリコントローラ155及び1つ以上のメモリダイ160を含み得る。各メモリダイ160は、ローカルメモリコントローラ165(例えば、ローカルメモリコントローラ165-a、ローカルメモリコントローラ165-b、及び/又はローカルメモリコントローラ165-N)と、メモリアレイ170(例えば、メモリアレイ170-a、メモリアレイ170-b、及び/又はメモリアレイ170-N)とを含み得る。メモリアレイ170は、メモリセルの集合(例えば、グリッド)であり得、各メモリセルは、少なくとも1ビットのデジタルデータを蓄積するように構成される。メモリアレイ170及び/又はメモリセルの機構は、図2を参照してより詳細に説明される。
メモリデバイス110は、メモリセルの2次元(2D)アレイの一例であり得、又はメモリセルの3次元(3D)アレイの一例であり得る。例えば、2Dメモリデバイスは、単一のメモリダイ160を含み得る。3Dメモリデバイスは、2つ以上のメモリダイ160(例えば、メモリダイ160-a、メモリダイ160-b、及び/又は任意の量のメモリダイ160-N)を含み得る。3Dメモリデバイスでは、複数のメモリダイ160-Nは、相互に積み重ねられ得、又は相互に隣り合い得る。幾つかの場合、3Dメモリデバイス内のメモリダイ160-Nは、デッキ、レベル、レイヤ、又はダイと称され得る。3Dメモリデバイスは、任意の量(例えば、2つの高さ、3つの高さ、4つの高さ、5つの高さ、6つの高さ、7つの高さ、8つの高さ)の積み重ねられたメモリダイ160-Nを含み得る。このことは、単一の2Dメモリデバイスと比較して、基板上に位置付けられ得るメモリセルの量を増加させ得、順に、製造コストを削減し得、若しくはメモリアレイの性能を増加させ得、又はそれら両方であり得る。幾つかの3Dメモリデバイスでは、幾つかのデッキがワード線、デジット線、及び/又はプレート線の内の少なくとも1つを共有し得るように、異なるデッキは少なくとも1つの共通のアクセス線を共有し得る。
デバイスメモリコントローラ155は、メモリデバイス110の動作を制御するように構成された回路又はコンポーネントを含み得る。したがって、デバイスメモリコントローラ155は、メモリデバイス110がコマンドを実施することを可能にするハードウェア、ファームウェア、及びソフトウェアを含み得、メモリデバイス110に関連するコマンド、データ、又は制御情報を受信、送信、又は実行するように構成され得る。デバイスメモリコントローラ155は、外部メモリコントローラ105、1つ以上のメモリダイ160、又はプロセッサ120と通信するように構成され得る。幾つかの場合、メモリデバイス110は、外部メモリコントローラ105からデータ及び/又はコマンドを受信し得る。例えば、メモリデバイス110は、メモリデバイス110がシステム100のコンポーネント(例えば、プロセッサ120)に代わってある一定のデータを蓄積することを指し示す書き込みコマンド、又はメモリデバイス110がメモリダイ160内に蓄積されたある一定のデータをシステム100のコンポーネント(例えば、プロセッサ120)に提供することを指し示す読み出しコマンドを受信し得る。幾つかの場合、デバイスメモリコントローラ155は、メモリダイ160のローカルメモリコントローラ165と連動して、本明細書に説明するメモリデバイス110の動作を制御し得る。デバイスメモリコントローラ155及び/又はローカルメモリコントローラ165内に含まれるコンポーネントの例は、外部メモリコントローラ105から受信した信号を復調するための受信機、信号を変調して外部メモリコントローラ105へ送信するためのデコーダ、ロジック、デコーダ、アンプ、又はフィルタ等を含み得る。
(例えば、メモリダイ160に対してローカルな)ローカルメモリコントローラ165は、メモリダイ160の動作を制御するように構成され得る。また、ローカルメモリコントローラ165は、デバイスメモリコントローラ155と通信する(例えば、データ及び/又はコマンドを受信及び送信する)ように構成され得る。ローカルメモリコントローラ165は、本明細書に説明するようなメモリデバイス110の動作を制御するようにデバイスメモリコントローラ155をサポートし得る。幾つかの場合、メモリデバイス110は、デバイスメモリコントローラ155を含まず、ローカルメモリコントローラ165又は外部メモリコントローラ105は、本明細書に説明する様々な機能を実施し得る。したがって、ローカルメモリコントローラ165は、デバイスメモリコントローラ155と、他のローカルメモリコントローラ165と、又は直接、外部メモリコントローラ105若しくはプロセッサ120と通信するように構成され得る。
A local memory controller 165 (eg, local to memory die 160 ) may be configured to control the operation of memory die 160 . Also,
外部メモリコントローラ105は、システム100のコンポーネント(例えば、プロセッサ120)とメモリデバイス110との間で情報、データ、及び/又はコマンドの通信を可能にするように構成され得る。外部メモリコントローラ105は、システム100のコンポーネントがメモリデバイスの動作の詳細を知る必要がなくてもよいように、システム100のコンポーネントとメモリデバイス110との間の連絡係として機能し得る。システム100のコンポーネントは、外部メモリコントローラ105が満足するリクエスト(例えば、読み出しコマンド又は書き込みコマンド)を外部メモリコントローラ105に提示し得る。外部メモリコントローラ105は、システム100のコンポーネントとメモリデバイス110との間で交換される通信を転換又は変換し得る。幾つかの場合、外部メモリコントローラ105は、共通の(ソースの)システムクロック信号を生成するシステムクロックを含み得る。幾つかの場合、外部メモリコントローラ105は、共通の(ソースの)データクロック信号を生成する共通のデータクロックを含み得る。
幾つかの場合、外部メモリコントローラ105若しくはシステム100のその他のコンポーネント、又は本明細書に説明するその機能は、プロセッサ120によって実装され得る。例えば、外部メモリコントローラ105は、プロセッサ120又はシステム100のその他のコンポーネントによって実装されるハードウェア、ファームウェア、若しくはソフトウェア、又はそれらの何らかの組み合わせであり得る。外部メモリコントローラ105は、メモリデバイス110の外部にあるものとして描写されているが、幾つかの場合、外部メモリコントローラ105、又は本明細書に説明するその機能は、メモリデバイス110によって実装され得る。例えば、外部メモリコントローラ105は、デバイスメモリコントローラ155又は1つ以上のローカルメモリコントローラ165によって実装されるハードウェア、ファームウェア、若しくはソフトウェア、又はそれらの何らかの組み合わせであり得る。幾つかの場合、外部メモリコントローラ105の一部分がプロセッサ120により実装され、他の部分がデバイスメモリコントローラ155又はローカルメモリコントローラ165により実装されるように、外部メモリコントローラ105は、プロセッサ120及びメモリデバイス110に渡って分散され得る。同様に、幾つかの場合、デバイスメモリコントローラ155又はローカルメモリコントローラ165に対する本明細書に説明する1つ以上の機能は、幾つかの場合、(プロセッサ120とは別個に、又はプロセッサ120内に含まれるように)外部メモリコントローラ105によって実施され得る。
In some cases,
システム100のコンポーネントは、複数のチャネル115を使用してメモリデバイス110と情報を交換し得る。幾つかの例では、チャネル115は、外部メモリコントローラ105とメモリデバイス110との間の通信を可能にし得る。各チャネル115は、システム100のコンポーネントと関連付けられた端子間に1つ以上の信号経路又は伝送媒体(例えば、導体)を含み得る。例えば、チャネル115は、外部メモリコントローラ105における1つ以上のピン又はパッドと、メモリデバイス110における1つ以上のピン又はパッドと含む第1の端子を含み得る。ピンは、システム100のデバイスの導電性入力又は出力ポイントの一例であり得、ピンは、チャネルの一部として機能するように構成され得る。幾つかの場合、端子のピン又はパッドは、チャネル115の信号経路の一部であり得る。追加の信号経路は、システム100のコンポーネント内で信号をルーティングするためにチャネルの端子と結合され得る。例えば、メモリデバイス110は、チャネル115の端子からメモリデバイス110の様々なコンポーネント(例えば、デバイスメモリコントローラ155、メモリダイ160、ローカルメモリコントローラ165、メモリアレイ170)に信号をルーティングする信号経路(例えば、メモリダイ160の内部等の、メモリデバイス110又はそのコンポーネントの内部の信号経路)を含み得る。
Components of
チャネル115(並びに関連する信号経路及び端子)は、特定のタイプの情報を通信することに専用であり得る。幾つかの場合、チャネル115は、集約されたチャネルであり得、したがって、複数の個々のチャネルを含み得る。例えば、データチャネル190は、(例えば、4つの信号経路を含む)x4、(例えば、8つの信号経路を含む)x8、及び(例えば、16個の信号経路を含む)x16等であり得る。チャネルを介して通信される信号は、ダブルデータレート(DDR)タイミング方式を使用し得る。例えば、信号の幾つかのシンボルは、クロック信号の立ち上がりエッジ上に記録され得、信号の他のシンボルは、クロック信号の立ち下がりエッジ上に記録され得る。チャネルを介して通信される信号は、シングルデータレート(SDR)シグナリングを使用し得る。例えば、信号の1つのシンボルはクロックサイクル毎に記録され得る。
Channel 115 (and associated signal paths and terminals) may be dedicated to communicating a particular type of information. In some cases,
幾つかの場合、チャネル115は、1つ以上のコマンド及びアドレス(CA)チャネル186を含み得る。CAチャネル186は、外部メモリコントローラ105とメモリデバイス110との間で、コマンドと関連付けられた制御情報(例えば、アドレス情報)を含むコマンドを通信するように構成され得る。例えば、CAチャネル186は、所望のデータのアドレスを有する読み出しコマンドを含み得る。幾つかの場合、CAチャネル186は、クロック信号の立ち上がりエッジ及び/又はクロック信号の立ち下がりエッジ上に記録され得る。幾つかの場合、CAチャネル186は、アドレス及びコマンドデータを復号するための任意の量の信号経路(例えば、8つ又は9つの信号経路)を含み得る。
In some cases,
幾つかの場合、チャネル115は、1つ以上のクロック信号(CK)チャネル188を含み得る。CKチャネル188は、外部メモリコントローラ105とメモリデバイス110との間で1つ以上の共通クロック信号を通信するように構成され得る。各クロック信号は、ハイ状態とロー状態との間で振動し、外部メモリコントローラ105及びメモリデバイス110のアクションを調整するように構成され得る。幾つかの場合、クロック信号は、差動出力(例えば、CK_t信号及びCK_c信号)であり得、CKチャネル188の信号経路は、それに応じて構成され得る。幾つかの場合、クロック信号はシングルエンドされ得る。CKチャネル188は、任意の量の信号経路を含み得る。幾つかの場合、クロック信号CK(例えば、CK_t信号及びCK_c信号)は、メモリデバイス110に対するコマンド及びアドレッシング動作、又はメモリデバイス110に対するその他のシステム全体の動作のためのタイミングリファレンスを提供し得る。クロック信号CKは、それ故、制御クロック信号CK、コマンドクロック信号CK、又はシステムクロック信号CKと様々に称され得る。システムクロック信号CKは、1つ以上のハードウェアコンポーネント(例えば、発振器、水晶、論理ゲート、又はトランジスタ等)を含み得るシステムクロックによって生成され得る。
In some cases,
幾つかの場合、チャネル115は、1つ以上のデータ(DQ)チャネル190を含み得る。データチャネル190は、外部メモリコントローラ105とメモリデバイス110との間でデータ及び/又は制御情報を通信するように構成され得る。例えば、データチャネル190は、メモリデバイス110に書き込まれる(例えば、双方向性の)情報又はメモリデバイス110から読み出された情報を通信し得る。
In some cases,
幾つかの場合、チャネル115は、その他の目的に専用であり得る1つ以上のその他のチャネル192を含み得る。これらのその他のチャネル192は、任意の量の信号経路を含み得る。
In some cases,
チャネル115は、様々な異なるアーキテクチャを使用して、外部メモリコントローラ105をメモリデバイス110と結合し得る。様々なアーキテクチャの例は、バス、ポイントツーポイント接続、クロスバー、シリコンインターポーザ等の高密度インターポーザ、若しくは有機基板内に形成されたチャネル、又はそれらの何らかの組み合わせを含み得る。例えば、幾つかの場合、信号経路は、シリコンインターポーザ又はガラスインターポーザ等の高密度インターポーザを少なくとも部分的に含み得る。
チャネル115を介して通信される信号は、様々な異なる変調方式を使用して変調され得る。幾つかの場合、外部メモリコントローラ105とメモリデバイス110との間で通信される信号を変調するために、バイナリシンボル(又はバイナリレベル)変調方式が使用され得る。バイナリシンボル変調方式は、Mが2に等しいM-ary変調方式の一例であり得る。バイナリシンボル変調方式の各シンボルは、1ビットのデジタルデータを表すように構成され得る(例えば、シンボルは論理1又は論理0を表し得る)。バイナリシンボル変調方式の例は、非ゼロ復帰(NRZ)、ユニポーラエンコーディング、バイポーラエンコーディング、マンチェスターエンコーディング、及び/又は2つのシンボルを有するパルス振幅変調(PAM)(例えば、PAM2)等を含むが、これらに限定されない。
Signals communicated over
メモリデバイス110は、メモリデバイス110の1つ以上の部分を低電力モードで動作させるための1つ以上のコマンドを受信し得る。例えば、メモリデバイス110は、電力ビットマップデータを(例えば、CAチャネル186を介して)メモリデバイス110の1つ以上のモードレジスタに書き込むためのコマンドを受信し得る。電力ビットマップデータは、PDモード等の第1の低電力モードで動作するメモリデバイス110の第1の部分(例えば、1つ以上のメモリバンク)を指し示し得る。電力ビットマップデータはまた、DSモード等の、第1のモードよりも低い電力消費レベルと関連付けられた第2の低電力モードで動作するメモリデバイス110の第2の部分を指し示し得る。メモリデバイス110は、電力ビットマップデータを受信し得、それを1つ以上のモードレジスタに書き込み得る。
メモリデバイス110は、低電力モードへ移行するためのコマンドを受信し、モードレジスタ上に蓄積された電力ビットマップデータにアクセスする。追加的又は代替的に、メモリデバイス110は、モードレジスタに別の方法で書き込まれ得る情報を指定する1つ以上のコマンドを受信し得る。メモリデバイス110は、メモリデバイス110の第1の部分をPDモードに切り替え得、メモリデバイス110の第2の部分をDSモードに切り替え得る。第1及び第2の部分をそれらの個別の低電力モードで動作させている間に、メモリデバイス110は、第1の部分をPDモードから、例えば、アイドルモード又はアクティブモードに切り替えるためのコマンドを受信し得る(例えば、メモリデバイス110は、PDモードにある一部分のみをアイドルモード又はアクティブモードに選択的に切り替えるためのコマンドを受信し得、DSモードにある一部のみをDSモードのままにする)。メモリデバイス110は、第2の部分をDSモードで動作させ続ける間に、メモリデバイス110の第1の部分をPDモードから終了させ得る。メモリデバイス110は、メモリデバイス110の第1の部分において1つ以上の動作を実施し得る。例えば、メモリデバイス110は、メモリデバイス110の第1の部分と関連付けられたバンク上で読み出し又は書き込み動作を実施し得る。幾つかの場合、メモリデバイス110は、第1の部分を低電力モードに戻すためのコマンドを受信し得、第1の部分をPDモードへ移行させ得る。
図2は、本明細書に開示するような例に従ったメモリダイ200の一例を説明する。メモリダイ200は、図1を参照して説明したメモリダイ160の一例であり得る。幾つかの場合、メモリダイ200は、メモリチップ、メモリデバイス、又は電子メモリ装置と称され得る。メモリダイ200は、異なる論理状態を蓄積するようにプログラミング可能な1つ以上のメモリセル205を含み得る。各メモリセル205は、2つ以上の状態を蓄積するようにプログラミング可能であり得る。例えば、メモリセル205は、一度に1ビットの情報(例えば、論理0又は論理1)を蓄積するように構成され得る。幾つかの場合、単一のメモリセル205(例えば、マルチレベルメモリセル)は、一度に複数ビットの情報(例えば、論理00、論理01、論理10、又は論理11)を蓄積するように構成され得る。
FIG. 2 illustrates an example memory die 200 according to examples as disclosed herein. Memory die 200 may be an example of memory die 160 described with reference to FIG. In some cases, memory die 200 may be referred to as a memory chip, memory device, or electronic memory device. Memory die 200 may include one or
メモリセル205は、デジタルデータを表す状態(例えば、分極状態又は誘電体電荷)を蓄積し得る。FeRAMアーキテクチャでは、メモリセル205は、プログラミング可能な状態を表す電荷及び/又は分極を蓄積するための強誘電体材料を含むコンデンサを含み得る。DRAMアーキテクチャでは、メモリセル205は、プログラミング可能な状態を表す電荷を蓄積するための誘電体材料を含むコンデンサを含み得る。
読み出し及び書き込み等の動作は、ワード線210、デジット線215、及び/又はプレート線220等のアクセス線を活性化又は選択することによって、メモリセル205上で実施され得る。幾つかの場合、デジット線215はビット線とも称され得る。アクセス線、ワード線、デジット線、プレート線、又はそれらの類似物への言及は、理解及び動作を失うことなく交換可能である。ワード線210、デジット線215、又はプレート線220を活性化又は選択することは、個別の線に電圧を印加することを含み得る。
Operations such as reading and writing may be performed on
メモリダイ200は、グリッド状のパターンで配列されたアクセス線(例えば、ワード線210、デジット線215、及びプレート線220)を含み得る。メモリセル205は、ワード線210、デジット線215、及び/又はプレート線220の交点に位置付けられ得る。ワード線210、デジット線215、及びプレート線220にバイアスをかけること(例えば、ワード線210、デジット線215、又はプレート線220に電圧を印加すること)によって、単一のメモリセル205がそれらの交差点でアクセスされ得る。
Memory die 200 may include access lines (eg,
メモリセル205にアクセスすることは、行デコーダ225、列デコーダ230、及びプレートドライバ235を通じて制御され得る。例えば、行デコーダ225は、ローカルメモリコントローラ265から行アドレスを受信し得、受信した行アドレスに基づいてワード線210を活性化し得る。列デコーダ230は、ローカルメモリコントローラ265から列アドレスを受信し、受信した列アドレスに基づいてデジット線215を活性化する。プレートドライバ235は、ローカルメモリコントローラ265からプレートアドレスを受信し得、受信したプレートアドレスに基づいてプレート線220を活性化する。例えば、メモリダイ200は、WL_1~WL_Mとラベルが付された複数のワード線210、DL_1~DL_Nとラベルが付された複数のデジット線215、及びPL_1~PL_Pとラベルが付された複数のプレート線を含み得、M、N、及びPはメモリアレイのサイズに依存する。したがって、ワード線210、デジット線215、及びプレート線220、例えば、WL_1、DL_3、及びPL_1を活性化することによって、それらの交点にあるメモリセル205がアクセスされ得る。2次元又は3次元構成の何れかにおけるワード線210とデジット線215との交点は、メモリセル205のアドレスと称され得る。幾つかの場合、ワード線210、デジット線215、及びプレート線220の交点は、メモリセル205のアドレスと称され得る。
Accessing
メモリセル205は、コンデンサ240等の論理蓄積コンポーネントと、スイッチングコンポーネント245とを含み得る。コンデンサ240は、強誘電体コンデンサの一例であり得る。コンデンサ240の第1のノードは、スイッチングコンポーネント245と結合され得、コンデンサ240の第2のノードは、プレート線220と結合され得る。スイッチングコンポーネント245は、2つのコンポーネント間の電子通信を選択的に確立又は非確立にするトランジスタ又は任意の他のタイプのスイッチデバイスの一例であり得る。
メモリセル205を選択又は選択解除することは、スイッチングコンポーネント245を活性化又は不活性化することによって達成され得る。コンデンサ240は、スイッチングコンポーネント245を使用してデジット線215と電子通信し得る。例えば、スイッチングコンポーネント245が不活性化された場合に、コンデンサ240はデジット線215から絶縁され得、スイッチングコンポーネント245が活性化された場合に、コンデンサ240はデジット線215と結合され得る。幾つかの場合、スイッチングコンポーネント245はトランジスタであり、その動作は、トランジスタのゲートに電圧を印加することによって制御され、トランジスタのゲートとトランジスタのソースとの間の電圧差は、トランジスタの閾値電圧よりも大きく、又は小さい。幾つかの場合、スイッチングコンポーネント245は、p型トランジスタ又はn型トランジスタであり得る。ワード線210は、スイッチングコンポーネント245のゲートと電子通信し得、ワード線210に印加される電圧に基づいてスイッチングコンポーネント245を活性化/不活性化し得る。
Selecting or deselecting
ワード線210は、メモリセル205上でアクセス動作を実施するために使用される、メモリセル205と電子通信する導電線であり得る。幾つかのアーキテクチャでは、ワード線210は、メモリセル205のスイッチングコンポーネント245のゲートと電子通信し得、メモリセルのスイッチングコンポーネント245を制御するように構成され得る。幾つかのアーキテクチャでは、ワード線210は、メモリセル205のコンデンサのノードと電子通信し得、メモリセル205は、スイッチングコンポーネントを含まなくてもよい。
デジット線215は、メモリセル205をセンスコンポーネント250と接続する導電線であり得る。幾つかのアーキテクチャでは、メモリセル205は、アクセス動作の一部分の間にデジット線215と選択的に結合され得る。例えば、ワード線210及びメモリセル205のスイッチングコンポーネント245は、メモリセル205のコンデンサ240とデジット線215とを選択的に結合及び/又は絶縁するように構成され得る。幾つかのアーキテクチャでは、メモリセル205は、デジット線215と(例えば、不断に)電子通信し得る。
プレート線220は、メモリセル205上でアクセス動作を実施するために使用される、メモリセル205と電子通信する導電線であり得る。プレート線220は、コンデンサ240のノード(例えば、セル底部)と電子通信し得る。プレート線220は、メモリセル205のアクセス動作の間にコンデンサ240にバイアスをかけるために、デジット線215と共同するように構成され得る。
センスコンポーネント250は、メモリセル205のコンデンサ240上に蓄積された状態(例えば、分極状態又は電荷)を判定し、検出された状態に基づいてメモリセル205の論理状態を判定するように構成され得る。メモリセル205により蓄積される電荷は、幾つかの場合、非常に小さいことがある。したがって、センスコンポーネント250は、メモリセル205の信号出力を増幅するための1つ以上のセンスアンプを含み得る。センスアンプは、読み出し動作の間にデジット線215の電荷の小さな変化を検出し得、検出した電荷に基づいて論理0又は論理1の何れかに対応する信号を生み出し得る。読み出し動作の間、メモリセル205のコンデンサ240は、その対応するデジット線215に信号を出力し(例えば、電荷を放電し)得る。信号は、デジット線215の電圧を変化させ得る。センスコンポーネント250は、デジット線215を介してメモリセル205から受信した信号をリファレンス信号255(例えば、リファレンス電圧)と比較するように構成され得る。センスコンポーネント250は、該比較に基づいてメモリセル205の蓄積された状態を判定し得る。例えば、バイナリシグナリングでは、デジット線215がリファレンス信号255よりも高い電圧を有する場合、センスコンポーネント250は、メモリセル205の蓄積された状態が論理1であると判定し得、デジット線215がリファレンス信号255よりも低い電圧を有する場合、センスコンポーネント250は、メモリセル205の蓄積された状態が論理0であると判定し得る。センスコンポーネント250は、信号の差を検出及び増幅するための様々なトランジスタ又はアンプを含み得る。メモリセル205の検出された論理状態は、センスコンポーネント250の出力として(例えば、入力/出力260に)提供され得、(例えば、直接、又はローカルメモリコントローラ265を使用して)デバイスメモリコントローラ155等の、メモリダイ200を含むメモリデバイス110の別のコンポーネントに、検出された論理状態を指し示し得る。幾つかの場合、センスコンポーネント250は、行デコーダ225、列デコーダ230、及び/又はプレートドライバ235と電子通信し得る。
ローカルメモリコントローラ265は、様々なコンポーネント(例えば、行デコーダ225、列デコーダ230、プレートドライバ235、及びセンスコンポーネント250)を通じてメモリセル205の動作を制御し得る。ローカルメモリコントローラ265は、図1を参照して説明したローカルメモリコントローラ165の一例であり得る。幾つかの場合、行デコーダ225、列デコーダ230、プレートドライバ235、及びセンスコンポーネント250の内の1つ以上は、ローカルメモリコントローラ265と共同設置され得る。ローカルメモリコントローラ265は、外部メモリコントローラ105(又は図1を参照して説明したデバイスメモリコントローラ155)から1つ以上のコマンド及び/又はデータを受信することと、コマンド及び/又はデータをメモリダイ200により使用され得る情報に変換することと、メモリダイ200上で1つ以上の動作を実施することと、1つ以上の動作を実施することに応答して、メモリダイ200から外部メモリコントローラ105(又はデバイスメモリコントローラ155)にデータを通信することをするように構成され得る。ローカルメモリコントローラ265は、対象のワード線210、対象のデジット線215、及び対象のプレート線220を活性化するために行、列、及びプレート線のアドレス信号を生成し得る。ローカルメモリコントローラ265はまた、メモリダイ200の動作の間に使用される様々な電圧又は電流を生成及び制御し得る。一般的に、本明細書で論じる印加電圧又は電流の振幅、形状、又は期間は、調節又は変更され得、メモリダイ200の動作において論じる様々な動作に対して異なり得る。
幾つかの場合、ローカルメモリコントローラ265は、メモリダイ200の1つ以上のメモリセル205上で書き込み動作(例えば、プログラミング動作)を実施するように構成され得る。書き込み動作の間、メモリダイ200のメモリセル205は、所望の論理状態を蓄積するようにプログラミングされ得る。幾つかの場合、複数のメモリセル205が単一の書き込み動作の間にプログラミングされ得る。ローカルメモリコントローラ265は、書き込み動作を実施する対象のメモリセル205を識別し得る。ローカルメモリコントローラ265は、対象のメモリセル205と電子通信する対象のワード線210、対象のデジット線215、及び/又は対象のプレート線220(例えば、対象のメモリセル205のアドレス)を識別し得る。ローカルメモリコントローラ265は、対象のメモリセル205にアクセスするために、対象のワード線210、対象のデジット線215、及び/又は対象のプレート線220を(例えば、ワード線210、デジット線215、又はプレート線220に電圧を印加して)活性化し得る。ローカルメモリコントローラ265は、特定の状態をメモリセル205のコンデンサ240内に蓄積するための書き込み動作の間に、デジット線215に特定の信号(例えば、電圧)を、及びプレート線220に特定の信号(例えば、電圧)を印加し得、該特定の状態は所望の論理状態を指し示す。
In some cases,
幾つかの場合、ローカルメモリコントローラ265は、メモリダイ200の1つ以上のメモリセル205上で読み出し動作(例えば、センシング動作)を実施するように構成され得る。読み出し動作の間、メモリダイ200のメモリセル205内に蓄積された論理状態が判定され得る。幾つかの場合、複数のメモリセル205が単一の読み出し動作の間にセンシングされ得る。ローカルメモリコントローラ265は、読み出し動作を実施する対象のメモリセル205を識別し得る。ローカルメモリコントローラ265は、対象のメモリセル205と電子通信する対象のワード線210、対象のデジット線215、及び/又は対象のプレート線220(例えば、対象のメモリセル205のアドレス)を識別し得る。ローカルメモリコントローラ265は、対象のメモリセル205にアクセスするために、対象のワード線210、対象のデジット線215、及び/又は対象のプレート線220を(例えば、ワード線210、デジット線215、又はプレート線220に電圧を印加して)活性化し得る。対象のメモリセル205は、アクセス線にバイアスをかけることに応答して信号をセンスコンポーネント250へ転送し得る。センスコンポーネント250は信号を増幅し得る。ローカルメモリコントローラ265は、センスコンポーネント250を発動し(例えば、センスコンポーネントをラッチングし)得、それによって、メモリセル205から受信した信号をリファレンス信号255と比較し得る。該比較に基づいて、センスコンポーネント250は、メモリセル205上に蓄積された論理状態を判定し得る。ローカルメモリコントローラ265は、読み出し動作の一部として、メモリセル205上に蓄積された論理状態を外部メモリコントローラ105(又はデバイスメモリコントローラ)に通信し得る。
In some cases,
幾つかのメモリアーキテクチャでは、メモリセル205にアクセスすることは、メモリセル205内に蓄積された論理状態を劣化又は破壊し得る。例えば、強誘電体メモリセル上で実施される読み出し動作は、強誘電体コンデンサ内に蓄積された論理状態を破壊し得る。別の例では、DRAMアーキテクチャで実施される読み出し動作は、対象のメモリセルのコンデンサを部分的に又は完全に放電し得る。ローカルメモリコントローラ265は、メモリセルをその元の論理状態に戻すために、再書き込み動作又はリフレッシュ動作を実施し得る。ローカルメモリコントローラ265は、読み出し動作の後に論理状態を対象のメモリセルに再書き込みし得る。幾つかの場合、再書き込み動作は読み出し動作の一部とみなされ得る。また、ワード線210等の単一のアクセス線を活性化することは、該アクセス線と電子通信する幾つかのメモリセル内に蓄積された状態をディスターブし得る。したがって、アクセスされていないことがある1つ以上のメモリセル上で再書き込み動作又はリフレッシュ動作が実施され得る。
In some memory architectures, accessing
図3は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイス状態図300の一例を説明する。メモリデバイス状態図300の機構は、メモリデバイス(例えば、図1~図2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって実施され得る。メモリデバイス状態図300は、メモリデバイスの1つ以上の部分(例えば、1つ以上のバンク)間で遷移し得る異なる状態又は動作モードを説明し得る。幾つかの場合、メモリデバイスの幾つかの機能(例えば、読み出し動作、書き込み動作、リフレッシュ動作等)は、メモリデバイスの関連部分(例えば、バンク)が特定の状態又はモード(例えば、アクティブモード)で動作している場合にのみ実行され得る。
FIG. 3 illustrates an example memory device state diagram 300 that supports bank configurable power modes according to examples as disclosed herein. The mechanism of memory device state diagram 300 may be a memory device (eg,
状態の中でもとりわけ、(例えば、外部メモリコントローラ105、デバイスメモリコントローラ155、若しくはローカルメモリコントローラ165、又はそれらの組み合わせ等の、メモリデバイスに対する1つ以上のコントローラの指揮にある)メモリデバイスは、アイドル状態305又はアクティブ状態310で動作し得る。アイドル状態305では、アクセス可能なメモリセルは何らないことがある。アクティブ状態310では、メモリデバイスの少なくとも一部分(例えば、1つのバンク、1つのバンク内の1つの行)が活性化され得、アクセス動作(例えば、読み出し動作、書き込み動作、又はリフレッシュ動作)可能になり得る。メモリデバイスは、1つ以上のコマンドを受信することに基づいて、アイドルモード305とアクティブモード310との間で切り替わり得る。例えば、メモリデバイスは、アイドルモード305で動作し得、ホストデバイスからコマンド(例えば、メモリバンクに対する活性化コマンド)を受信することに基づいてアクティブモード310に切り替わり得る。活性化コマンドは、メモリデバイスの1つ以上のコンポーネントをパワーアップし得る活性化モード306へデバイスを遷移させ得る。メモリデバイスのコンポーネントが一旦パワーアップされると、メモリデバイスは、活性化モード306からアクティブモード310へ自動的に遷移し得る。幾つかの場合、メモリデバイスは、アクティブモード310で動作し得、アイドルモード305に切り替わり得る。例えば、メモリデバイスは、アクティブモード310で動作している間に、アイドルモードに切り替えるためのコマンドを受信し得、アイドルモード305へ遷移するための1つ以上の手順を実施し得る。幾つかの場合(例えば、DRAMメモリデバイス)では、メモリデバイスは、プリチャージコマンドを受信し得、プリチャージモード312へ遷移し得る。プリチャージモード312から、メモリデバイスは、例えば、1つ以上のプリチャージ動作を完了した後に、アイドルモード305へ自動的に遷移し得る。メモリデバイスは、アイドル状態305から動作モードの第1のセットの何れかに、及びアクティブ状態310からモードの第2のセットの何れかに切り替わり得る。
Among other states, a memory device (eg, under the direction of one or more controllers for the memory device, such as
幾つかの場合、アイドルモード305から、コントローラは、複数の低電力モード315、320の内の1つで動作するようにメモリデバイスを切り替え得る。例えば、メモリデバイスは、パワーダウン(PD)モードと称され得る第1の低電力モード315(例えば、パワーダウン-0)へ移行し得る。PDモード315で動作する場合、メモリデバイスは、アイドルモード305又はアクティブモード310で動作する場合よりも少ない電流を消費し得る。幾つかの例では、PDモード315は、低電力モード315、320の中で最大量の電流消費と関連付けられ得、アイドルモード305に戻るための最短の終了時間を有し得る。他の例では、メモリデバイスは、ディープスリープ(DS)モード320と称され得る低電力モード320(例えば、パワーダウン-1、パワーダウン-2、パワーダウン-3)の第2のセットへ移行し得る。DSモード320で動作する場合、メモリデバイスはPDモード315で動作する場合よりも僅かな電流を消費し(及びより多くのコンポーネントを不活性化し)得る。第1のDSモード320-aは、DSモード320の中で最大の電流消費を有し得、第1のDSレベルと称され得る。第2のDSモード320-bは、第1のDSモード320-aよりも少ない電流消費を有し(及びより多くのコンポーネントを不活性化し)得、第2のDSレベルと称され得る。第3のDSモード320-cは、DSモード320の中で最小の電流消費(及び最も多い不活性化されたコンポーネント)を有し得、第3のDSレベルと称され得る。幾つかの例では、第1のDSモード320-aは、PDモード315よりも遅い終了時間(例えば、アイドル状態305又はアクティブ状態310に切り替わるための時間)を有し得るが、DSモード320の中で最速の終了時間を有し得る。第2のDSモード320-bは、第1のDSモード320-aよりも遅い終了時間を有し得、第3のDSモード320-cよりも速い終了時間を有し得る。任意の数のPD又はDSモードが可能であることを理解すべきである。
In some cases, from the
幾つかの例では、メモリデバイスがDSモード320を終了する場合、デバイスは、アイドルモード305に切り替わる前に、PDモード315又はリフレッシュモード等の異なる低電力モードへまず遷移し得る。例えば、メモリデバイスが第1のDSモード320-aで動作し、低電力モードを終了するためのコマンドを受信した場合、メモリデバイスは、アイドルモード305に切り替わる前に、PDモード315にまず切り替わり得る。DRAMメモリデバイスを含む例では、PDモード315は、アイドルモード305に切り替わる前にセルフリフレッシュ動作を実施することを含み得る。幾つかの例では、メモリデバイスがDSモード320又はPDモード315を終了する場合、アイドルモード、アクティブモード、又は別の低電力モードへ(例えば、あるDSモード320から別のDSモード320へ、あるPDモード315から別のPDモード315へ、DSモード320からPDモード315へ、又はPDモード315からDSモード320へ)直接遷移し得る。
In some examples, when a memory device exits
幾つかの場合、アクティブモード310から、コントローラは、アクティブパワーダウンモード325又はアクセスモード330で動作するようにメモリデバイスを切り替え得る。アクティブパワーダウンモード325では、電流消費は、低電力モード315、320よりも多くてもよい。例えば、メモリデバイスが低電力モード315、320の内の1つにある間に不活性化されたメモリデバイス内の少なくとも幾つかの回路は、メモリデバイスがアクティブパワーダウンモード325にある間にアクティブのままであり得る。メモリバンクがアクセスモード330にある場合、メモリデバイスは、メモリデバイスの活性化された部分(例えば、活性化されたメモリバンク)のメモリセル上で1つ以上のアクセス動作(例えば、読み出し、書き込み等)を実施し得る。
In some cases, from
幾つかの場合、本明細書に説明するように、メモリデバイスの異なる部分は、異なるモードで動作し得る。例えば、メモリデバイスは、アイドルモード305等の第1のモードで動作し得る。コントローラは、メモリデバイスの第1の部分をPDモード315等の第1の低電力モードで動作するように、及びメモリデバイスの第2の部分をDSモード320等の第2の低電力モードで動作するように切り替え得る。幾つかの場合、コントローラは、第2の部分をDSモードに維持している間に、第1の部分をPDモード315からアイドルモード305又はアクティブモード310にその後切り替え得る。コントローラはまた、第2の部分をDSモードに維持している間に、第1の部分をアイドル305又はアクティブモード310から、PDモード315等の低電力モードにその後戻し得る。
In some cases, different portions of the memory device may operate in different modes, as described herein. For example, a memory device may operate in a first mode, such as
幾つかの場合、コントローラは、バンクレベルでメモリデバイスの動作モードを切り替え得る。例えば、メモリデバイスの1つ以上のバンクは、異なる動作モード間を独立して切り替えられ得る。幾つかの例では、第1のバンク又はバンクのセットは、PDモード315で動作するように(例えば、アイドルモード305から)切り替えられ得る一方、第2のバンク又はバンクのセットは、DSモード320で動作するように(例えば、アイドルモード305から)切り替えられる。他の例では、バンクの追加のセットは、他の又は同じモードで独立して動作し得る。例えば、バンクの第1のセットはPDモード315に切り替えられ得、バンクの第2のセットもまたPDモード315に切り替えられ得る。幾つかの場合、バンクの第2のセットをPDモード315(又はDSモード320)に維持している間に、バンクの第1のセットはPDモード315から切り替えられ得る。更なる例では、バンクの第3のセットは、DSモード320等の異なるモードで動作し得る。したがって、メモリデバイスは、異なるバンク又はバンクグループを異なる動作モード間で動的かつ独立して切り替え得る。概念は、幾つかの場合、例として明確にするために、1つ以上のメモリバンクに言及して説明され得るが、メモリデバイスは、メモリバンクに対して本明細書に説明するのと同様の方法で、メモリデバイス又はダイのその他の部分を異なる動作モード間で切り替え得ることを理解すべきである。
In some cases, the controller may switch operating modes of the memory device at the bank level. For example, one or more banks of memory devices may be independently switched between different operating modes. In some examples, a first bank or set of banks may be switched to operate in PD mode 315 (eg, from idle mode 305), while a second bank or set of banks may be switched to
図4Aは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図401の一例を説明する。コマンドモード状態図401の機構は、メモリデバイス(例えば、図1~図2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって実施され得る。コマンドモード状態図400は、図3を参照して説明したアイドルモード305の一例であり得るアイドルモード405と、図3を参照して説明した低電力モード320(例えば、DSモード)の一例であり得る低電力モード415との間でメモリデバイスを切り替えるために使用される1つ以上のコマンド425、426を説明し得る。幾つかの場合、メモリデバイスの1つ以上のモードレジスタにデータを書き込むために、モードレジスタ書き込み(MRW)コマンド430が使用され得る。
FIG. 4A illustrates an example command mode state diagram 401 that supports bank configurable power modes according to examples as disclosed herein. The mechanism of command mode state diagram 401 may be a memory device (eg,
メモリデバイスは、メモリデバイスの異なる部分を異なるモード間で切り替えるための1つ以上のコマンドを介して構成され得る。幾つかの例では、メモリデバイスの異なる部分(例えば、メモリバンク)の異なる低電力モードへの割り当てを指し示すデータは、モードレジスタ内に蓄積され得る。モードレジスタ書き込み(MRW)コマンド430は、メモリデバイスをMRWモード420に切り替え得る。例えば、メモリデバイスは、アイドルモード405で動作し得、MRWコマンド430を受信し得る。それに応答して、メモリデバイスは、アイドルモード405からMRWモード420に切り替わり得、MRWモード420にある間、メモリデバイスは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示すデータをモードレジスタに書き込み得る。モードレジスタデータへの書き込みが完了すると、メモリデバイスは、MRWモード420からアイドルモード405に戻り得る。幾つかの例では、MRWモード420からアイドルモードへの切り替えは、(例えば、モードレジスタへのデータの書き込みの完了の際に)自動的であり得る。
A memory device may be configured via one or more commands to switch different portions of the memory device between different modes. In some examples, data indicating assignment of different portions (eg, memory banks) of a memory device to different low power modes may be stored in a mode register. A mode register write (MRW)
メモリデバイスを低電力モード415に切り替えるために、パワーダウン移行(PDE)コマンドが使用され得る。例えば、メモリデバイスは、アイドルモード405で動作し得、PDEコマンド425-aを受信し得る。それに応答して、メモリデバイスは、アイドルモード405から低電力モード415(例えば、DSモード)に切り替わり得、それは、メモリデバイスの異なる部分が異なる低電力モードへ移行すること(例えば、バンクの第1のセットが第1のDSレベルへ移行し、バンクの第2のセットが第2のDSレベルへ移行すること)を含み得る。幾つかの場合、メモリデバイスの第1の部分の第1の低電力モード415(例えば、第1のDSレベル)への割り当て、及びメモリデバイスの第2の部分の第2の低電力モード415(例えば、第2のDSレベル)への割り当ては、モードレジスタに蓄積されたデータに基づき得る。メモリデバイスの異なる部分は、1つ以上のパワーダウン終了(PDX)コマンドを受信するまで、それらの個別の低電力モードで動作し得る。
A power down transition (PDE) command may be used to switch the memory device to
幾つかの場合、メモリデバイスは、全てのメモリバンクを低電力モード415から切り替えるための終了コマンド426(例えば、PDX_ALL)を受信し得る。例えば、終了オールコマンド426は、低電力モード415(例えば、DSモード)で動作する全てのバンクがアイドルモード405に切り替えられることを指し示すように構成され得る。DSモードで動作するメモリバンクは、DS終了時間内にアイドルモード405に切り替わり得、DS終了時間はPD終了時間よりも長くてもよい。幾つかの場合、終了時間は、代替的にウェイクアップ時間と称され得る。
In some cases, a memory device may receive an exit command 426 (eg, PDX_ALL) to switch all memory banks out of
図4Bは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図402の一例を説明する。コマンドモード状態図402の機構は、メモリデバイス(例えば、図1~図2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって実施され得る。コマンドモード状態図402は、図3を参照して説明したアイドルモード305の一例であり得るアイドルモード405と、図3を参照して説明した低電力モード315(例えば、PDモード)の一例であり得る低電力モード417との間でメモリデバイスを切り替えるために使用される1つ以上のコマンド425、427を説明し得る。幾つかの場合、本明細書で説明するように、メモリデバイスの1つ以上のモードレジスタにデータを書き込むために、MRWコマンド430が使用され得る。
FIG. 4B illustrates an example command mode state diagram 402 that supports bank configurable power modes according to examples as disclosed herein. The mechanism of command mode state diagram 402 may be a memory device (eg,
メモリデバイスを低電力モード417(例えば、PDモード)に切り替えるために、パワーダウン移行(PDE)コマンドが使用され得る。例えば、メモリデバイスは、アイドルモード405で動作し得、PDEコマンド425を受信し得る。それに応答して、メモリデバイスは、アイドルモード405から低電力モード417(例えば、PDモード)に切り替わり得る。幾つかの場合、PDEコマンド425は、図4Aを参照して説明したPDEコマンド425の態様を含み得る。例えば、PDEコマンド425は、アイドルモード405から1つ以上の低電力モード415、417に切り替え得、それは、メモリデバイスの異なる部分が異なる低電力モードへ移行すること(例えば、バンクの第1のセットがPDへ移行し、バンクの第2のセットがDSモードへ移行すること)を含み得る。幾つかの場合、メモリデバイスの第1の部分の第1の低電力モード415(例えば、DSモード)への割り当て、及びメモリデバイスの第2の部分の第2の低電力モード417(例えば、PDモード)への割り当ては、モードレジスタに蓄積されたデータに基づき得る。メモリデバイスの異なる部分は、1つ以上のパワーダウン終了(PDX)コマンドを受信するまで、それらの個別の低電力モードで動作し得る。
A power down transition (PDE) command may be used to switch the memory device to a low power mode 417 (eg, PD mode). For example, a memory device may operate in
幾つかの場合、メモリデバイスは、メモリデバイスの一部分を低電力モード417から切り替えるようにメモリデバイスを命じる第1の選択的終了コマンド427(例えば、PDX_SEL)を受信し得る。例えば、選択的終了コマンド427は、DSモード415で動作するメモリバンクを維持している間に、PDモード417で動作する全てのメモリバンクがアイドルモード405に切り替えられることを指し示すように構成され得る。PDモードで動作するメモリバンクは、PDモードと関連付けられた終了時間内にアイドルモード405に切り替わり得る。
In some cases, the memory device may receive a first selective exit command 427 (eg, PDX_SEL) that instructs the memory device to switch a portion of the memory device out of
幾つかの場合、メモリデバイスは、全てのメモリバンクを低電力モード417から切り替えるための第2の終了コマンド427(例えば、PDX_ALL)を受信し得る。終了オールコマンド427は、低電力モード415(例えば、PDモード、DSモード等)で動作する全てのメモリバンクがアイドルモード405に切り替えられることを指し示すように構成され得る。PDモードで動作しているメモリバンクは、PD終了時間内にアイドルモード405に切り替わり得、DSモードで動作しているメモリバンクは、DS終了時間内にアイドルモード405に切り替わり得、DS終了時間はPD終了時間よりも長くてもよい。幾つかの場合、終了時間は、代替的にウェイクアップ時間と称され得る。
In some cases, the memory device may receive a second exit command 427 (eg, PDX_ALL) to switch all memory banks out of
図4Cは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図403の一例を説明する。コマンドモード状態図403の機構は、メモリデバイス(例えば、図1~2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって実施され得る。コマンドモード状態図403は、図3を参照して説明したアクティブモード310の一例であり得るアクティブモード410と、図3を参照して説明したアクティブパワーダウン325の一例であり得る低電力モード419との間でメモリデバイスを切り替えるために使用される1つ以上のコマンド425、427を説明し得る。幾つかの場合、本明細書で説明するように、メモリデバイスの1つ以上のモードレジスタにデータを書き込むためにMRWコマンド430が使用され得る。
FIG. 4C illustrates an example command mode state diagram 403 that supports bank configurable power modes according to examples as disclosed herein. The mechanism of command mode state diagram 403 may be a memory device (eg,
幾つかの場合、メモリデバイスは、アクティブモード410と低電力モード419との間を直接遷移し得る。アクティブモード410と低電力モード419との間でメモリデバイスが直接切り替わる場合、メモリデバイスは、アクティブPDモード(例えば、図3を参照して説明したアクティブパワーダウン325)へ移行し得、DSモードへ移行することが可能ではないことがある。例えば、メモリデバイスがアクティブモード410で動作し、PDEコマンド425を受信した場合、メモリデバイスは、1つ以上のメモリバンクをアクティブPDモードに切り替えるように構成され得る。
In some cases, the memory device may transition directly between
図5は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするプロセスフロー500の一例を説明する。プロセスフロー500は、メモリデバイス(例えば、図1~図2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって実施され得る。プロセスフロー500は、図1を参照して説明したCAチャネル186、DQチャネル190、又は他のチャネル115の例であり得るコマンド及びアドレス(CA)バス505並びにデータ(DQ)バス510等の1つ以上のチャネルを介して送信されるコマンド信号を説明し得る。プロセスフロー500はまた、本明細書に説明するようにPDモード及び/又はDSモードでメモリバンクのサブセットが動作している場合に指し示され得るPDモード515及びDSモード520を説明し得る。プロセスフロー500は、メモリバンクの異なるサブセットを異なるモード(例えば、アイドルモード、アクティブモード、PDモード、又はDSモード)間で切り替えるためのコマンドシーケンスを説明し得る。
FIG. 5 illustrates an
まず、ホストデバイス又はメモリデバイスは、1つ以上のメモリバンクを低電力モードへ遷移すると判定し得る。これは、メモリバンクにおける予想非アクティブ期間、非アクティブ時間閾値、ホストデバイスコマンド、又は電力の制約/閾値等を含む様々な要因によってトリガーされ得る。幾つかの場合、メモリデバイスは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示すデータを1つ以上のモードレジスタ上に蓄積し得る。幾つかの場合、メモリデバイスは、低電力モードへ移行すると判定する前に、このデータをモードレジスタに蓄積し得る。例えば、メモリデバイスは、起動時、又はホストデバイスからコマンドを受信することに基づいてデータを書き込み得る。他の場合、メモリデバイスは、低電力モードへ移行すると判定した後に、このデータをモードレジスタに蓄積し得る。例えば、低電力モードへ移行するためのコマンドを受信することに応答して、又はホストデバイスからのコマンドに応答して。 First, a host device or memory device may determine to transition one or more memory banks to a low power mode. This can be triggered by a variety of factors, including expected periods of inactivity in memory banks, inactivity time thresholds, host device commands, or power constraints/thresholds. In some cases, a memory device may store data on one or more mode registers that indicate assignment of different memory banks to different low power modes. In some cases, the memory device may accumulate this data in a mode register before deciding to enter a low power mode. For example, a memory device may write data upon power-up or based on receiving commands from a host device. In other cases, the memory device may store this data in the mode register after determining to enter the low power mode. For example, in response to receiving a command to enter a low power mode, or in response to a command from the host device.
メモリデバイスは、図4を参照して説明したMRWコマンド430の一例であり得るMRWコマンド525をCAバス505を介して受信し得る。MRWコマンド525を受信することに応答して、メモリデバイスは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示す電力モードデータ(PMD)530を1つ以上のモードレジスタに書き込み得る。幾つかの場合、PMD530は、1つ以上の電力モードビットマップを含み得、これらは、図6~図8に関連して更に説明される。幾つかの例では、メモリデバイスは、DQバス510又は他のチャネル(例えば、CAバス505)を介してPMD530を受信し得、メモリデバイスの1つ以上のモードレジスタにPMD530を書き込み得る。
The memory device may receive
低電力モードへ移行する判定がなされ得、メモリデバイスは、図4を参照して説明したPDEコマンド425-aの一例であり得るPDEコマンド535をCAバス505を介して受信し得る。メモリデバイスは、メモリバンクの第1のセットを何れの低電力モードに切り替えるべきかを判定するためにモードレジスタにアクセスし得る。すなわち、メモリデバイスは、メモリバンクの第1のセットをPDモード又はDSモードの何れに切り替えるべきかを判定するために、モードレジスタ内に蓄積されたデータを使用し得る。PDEコマンド535を受信し、メモリバンクの第1のセットをPDモードに切り替えるべきと判定することに応答して、メモリデバイスは、メモリバンクの第1のセットをPDモード540に、及びメモリバンクの第2のセットをDSモード545に切り替え得、それらは、本明細書に説明したPD及びDSモードの例であり得る。メモリバンクの第1及び第2のセットは、メモリデバイスが1つ以上の追加のコマンドを受信するまで、個別のPD及びDSモードで動作し続け得る。
A determination may be made to transition to a low power mode, and the memory device may receive
低電力モードで動作している間、ホストデバイス(又はメモリデバイス)は、メモリバンクの一部分(サブセット)上で1つ以上の動作を低電力モードで実施すると判定し得る。メモリデバイスは、図4を参照して説明したPDX_SELコマンド425-bの一例であり得るPDX_SELコマンド550をCAバス505を介して受信し得る。PDX_SELコマンド550の受信に応答して、メモリデバイスは、メモリバンクの第1のセットをPDモード540からアイドルモード又はアクティブモードに切り替え得る。メモリバンクの第1のセットは、PD終了時間と称され得る第1の期間内にPDモードを終了し得る。幾つかの例では、PD終了時間はDS終了時間よりも速くてもよい。幾つかの例では、メモリデバイスは、メモリバンクの第2のセットをDSモードに維持している間に、1つ以上のアクセス動作(例えば、読み出し、書き込み)等の1つ以上の動作をメモリバンクの第1のセットにおいて実施し得る。したがって、メモリバンクの第1のセットがより高い電力消費モードで動作している間に、メモリバンクの第2のセットは、より低い電力消費モードで動作し続け得る。
While operating in low power mode, the host device (or memory device) may determine to perform one or more operations on a subset of memory banks in low power mode. The memory device may receive
メモリバンクの第1のセット上で該動作を実施した後、ホストデバイス(又はメモリデバイス)は、メモリバンクの第1のセットを低電力モードに戻すと判定し得る。幾つかの場合、バンクの第1のセットは、DSバンクと比較して短い終了時間(PD終了時間)内でこれらのバンクにアクセス可能になるPDモードに切り替えられるであろう。他の場合、バンクの第1のセットはDSモードに切り替えられ得、該DSモードは、PDモードと比較してそれらの電力消費を減少させ得るが、それらの終了時間を長くし得る。メモリデバイスは、PDEコマンド555をCAバス505を介して受信し得、メモリバンクの第1のセットを何れの低電力モードに切り替えるべきかを判定するために、モードレジスタにアクセスし得る。すなわち、メモリデバイスは、メモリバンクの第1のセットをPDモード又はDSモードの何れに切り替えるべきかを判定するために、モードレジスタ内に蓄積されたデータを使用し得る。PDEコマンド555を受信し、メモリバンクの第1のセットをPDモードに切り替えるべきであると判定することに応答して、メモリデバイスは、メモリバンクの第1のセットをPDモード560に戻し得る。
After performing the operation on the first set of memory banks, the host device (or memory device) may determine to return the first set of memory banks to low power mode. In some cases, the first set of banks will be switched to PD mode which will allow access to these banks within a short end time (PD end time) compared to the DS banks. In other cases, the first set of banks may be switched to DS mode, which may reduce their power consumption compared to PD mode, but lengthen their expiration time. The memory device may receive the
その後に、メモリバンクを低電力モードから切り替えるための別の判定がなされ得る。幾つかの場合、メモリバンクの第1のセットは、上で説明したように、DSモードにあるメモリバンクの第2のセットとは独立して、PDモードから切り替えられ得る。幾つかの場合、メモリバンクの第2のセットは、独立してDSモードから切り替えられ得る。幾つかの場合、メモリバンクの第1セット及び第2セットの両方は、単一のコマンド(例えば、PDX_ALL)を使用して、PD及びDSモードから切り替えられ得る。一例では、メモリデバイスは、PDX_SELコマンド565を受信し得、メモリバンクの第1のセットをPDモードから切り替え得る。メモリバンクの第1のセットは、PD終了時間内にアイドルモード又はアクティブモードへ遷移し得る。追加的又は代替的に、メモリデバイスは、PDX_ALLコマンド570を受信し得、メモリバンクの第2のセットをDSモードから切り替え得る。メモリバンクの第2のセットは、PD終了時間よりも長くてもよいDS終了時間内にアイドルモード又はアクティブモードへ遷移し得る。したがって、単一のPDX_ALLコマンドが受信され、メモリデバイスがメモリバンクの両方のセットに対して切り替え手順を同時に開始した場合であっても、メモリバンクの第1のセットは、メモリバンクの第2のセットよりも速い時間内にアクセスされ得る。
Another decision can then be made to switch the memory bank out of low power mode. In some cases, the first set of memory banks may be switched out of PD mode independently of the second set of memory banks in DS mode, as described above. In some cases, the second set of memory banks can be switched out of DS mode independently. In some cases, both the first and second sets of memory banks can be switched from PD and DS modes using a single command (eg, PDX_ALL). In one example, the memory device may receive a
メモリバンクの第1のセット及びメモリバンクの第2のセットの文脈でのプロセスフロー500の前述の説明は、メモリデバイスの一部分を異なる低電力モードへ、及び異なる低電力モードから遷移させることに関する一般的な概念を説明するために提示されている。したがって、より多数のメモリバンク、異なるグループ若しくはメモリバンク、メモリダイ、メモリアレイ、若しくはメモリセルのその他のグループ等の他のメモリデバイス階層、又はそれらの組み合わせにこれらの概念を適用するように、この説明は限定することを意図しない。 The foregoing description of process flow 500 in the context of a first set of memory banks and a second set of memory banks is general to transitioning portions of memory devices to and from different low power modes. are presented to illustrate the general concept. Accordingly, this description applies these concepts to other memory device hierarchies, such as larger numbers of memory banks, different groups or memory banks, memory dies, memory arrays, or other groups of memory cells, or combinations thereof. is not intended to be limiting.
図6A~図6Cは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力モードデータの一例を説明する。電力モードデータは、(バンクマスクを纏めて含み得る)バンクマスク変数605のセットと、(バンクグループマスクを纏めて含み得る)バンクグループマスク変数610のセットを含み得、それらは、幾つかの場合、メモリデバイスの1つ以上のレジスタに書き込まれ得る。メモリデバイスは、バンクマスク変数605及びバンクグループマスク変数610に基づいて、異なるメモリバンク615が動作する低電力モードを(例えば、PDEコマンドに応答して)判定し得る。例えば、異なるメモリバンク615は、対応する電力モードデータに基づいて、異なる低電力モード(例えば、本明細書に説明するようなPDモード及び様々なDSレベルのDSモード)に切り替えられ得る。バンクマスク変数605及びバンクグループマスク変数610は、1つ以上のモードレジスタのフィールドとメモリバンク615との間のマッピングに基づいて、メモリデバイスの特定のメモリバンク615と相関させ得る。
6A-6C illustrate an example of power mode data supporting bank configurable power modes according to examples as disclosed herein. The power mode data may include a set of bank mask variables 605 (which may collectively include bank masks) and a set of bank group mask variables 610 (which may collectively include bank group masks), which in some cases are , may be written to one or more registers of the memory device. Based on bank mask variable 605 and bank group mask variable 610, memory device may determine the low power mode in which
図6Aは、対応するバンクマスク変数605及びバンクグループマスク変数610に基づいたメモリバンク615のセットに対する電力モード割り当て601の一例を説明する。図6Bは、対応するバンクマスク及びバンクグループマスクを1つ以上のモードレジスタに書き込むためのビットマップフォーマット602の一例を説明する。図6Cは、図6Bに説明するビットマップフォーマット602に従ってモードレジスタに書き込まれるような、(図6Aに説明する電力モード割り当て601を指し示す)対応するバンクマスク変数605及びバンクグループマスク変数610を含むビットマップデータ603の一例を説明する。図6A~図6Cに説明する電力モードデータは、メモリデバイス(例えば、図1~図2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって、本明細書に説明する技術に従って利用され得る。
FIG. 6A illustrates an example
図6Aは、対応するバンクマスク変数605及びバンクグループマスク変数610に基づいたメモリバンク615セットに対する電力モード割り当て601の一例を説明する。例えば、各メモリバンク615に割り当てられる低電力モードは、対応するバンクマスク変数605及び対応するバンクグループマスク変数610の内の1つ以上により指し示めされ(したがって、に基づいて判定され)得る。幾つかの場合、所与のメモリバンク615に対して、対応するバンクグループマスク610変数は、(i)メモリバンク615が第1の低電力モードで動作すべきか(例えば、対応するバンクグループマスク610変数が“0”等の第1の論理値である場合、メモリバンクはDSモードで動作し得る)、それとも(ii)メモリバンクが、第2の対応する変数により指定される電力モードで動作すべきか(例えば、対応するバンクグループマスク変数610が“1”等の第2の論理値である場合、対応するバンクマスク変数605は、メモリバンクがPDモード又はDSモードの何れで動作すべきかを判定するように評価され得る)を指し示し得る。
FIG. 6A illustrates an example
図6Aにおいて、メモリバンク615の各列は、同じバンクグループマスク変数610と関連付けられたメモリバンクのグループに対応し得、メモリバンク615の各行は、メモリバンクのグループ内のバンク番号(インデックス)、したがって、対応するバンクマスク変数605と関連付けられ得る。したがって、各バンクグループマスク変数610は、メモリバンク615の対応する列と関連付けられ得、各バンクマスク変数605は、メモリバンク615の対応する行と関連付けられ得る。任意の数のメモリバンク615を各々含む、メモリバンク615の任意の数のグループが使用され得ること、並びにメモリバンク615及びそれらのグループは、図6Aに描写するような物理的な列及び行に配列される必要がないことを理解すべきである。
6A, each column of
図6Aの例に示すように、メモリバンク615の第1のグループは、バンクグループマスク変数610-a(BG0)と関連付けられ得、メモリバンク615の第2のグループは、バンクグループマスク変数610-b(BG1)と関連付けられ得、メモリバンク615の第3のグループは、バンクグループマスク変数610-c(BG2)と関連付けられ得、メモリバンク615の第4のグループは、バンクグループマスク変数610-d(BG3)と関連付けられ得る。メモリバンク615の第2のグループには、BG1を“0”に設定することに基づいて、DSモードが全てに割り当てられ得る。メモリバンク615の第1、第3、及び第4のグループには、BG0、BG2、及びBG3を“1”に設定することに基づいて、対応するバンクマスク変数605に基づいた低電力モードが割り当てられ得る。メモリバンク615の第1、第3、及び第4のグループの各々の中で、対応するバンクマスク変数605が“0”に設定された行内のメモリバンク615にはDSモードが割り当てられ得、対応するバンクマスク変数605が“1”である行内のメモリバンク615にはPDモードが割り当てられ得る。
As shown in the example of FIG. 6A, a first group of
バンクマスク変数605及びバンクグループマスク変数610は、代替的に、(例えば、2変数シーケンスにおける変数の組み合わせに基づいて)割り当てられた低電力モードを2つの変数が纏めて指し示す個別の2変数シーケンスをメモリバンク615毎に指し示すものとして考慮、説明、又は評価され得る。例えば、2変数シーケンスの第1の変数は、対応するバンクグループマスク変数610であり得、2変数シーケンスの第2の変数は、対応するバンクマスク変数605であり得る。したがって、幾つかの場合、00、01、又は10シーケンスと関連付けられたメモリバンク615には、第1の低電力モード(例えば、DSモード)が割り当てられ得、11シーケンスと関連付けられたメモリバンク615には、第2の低電力モード(例えば、PDモード)が割り当てられ得る。各メモリバンク615は、対応するバンクマスク変数605及び対応するバンクグループマスク変数610と(例えば、モードレジスタのフィールドへのマッピングに基づいて)関連付けられ得る。
説明する例として、第1のメモリバンク615-aには、第4のバンクグループマスク変数610-dに従った第1の変数に対する値(例えば、BG3=1)と、第1のバンクマスク変数605-aに従った第2の変数に対する値(例えば、B0=1)とが割り当てられ得る。したがって、第1のメモリバンク615-aに対する2変数シーケンスは11であり、それは、第1のメモリバンク615-aにPDモードが割り当てられること(例えば、PDEコマンドに応答してPDモードに切り替えられること)を指し示し得る。第2のメモリバンク615-bには、第4のバンクグループマスク610-dに従った第1の変数に対する値(例えば、BG3=1)と、第5のバンクマスク変数605-eに従った第2の変数に対する値(例えば、B4=0)とが割り当てられ得る。したがって、第2のメモリバンク615-bに対する2変数シーケンスは01であり、それは、第2のメモリバンク615-bにDSモードに割り当てられること(例えば、PDEコマンドに応答してDSモードに切り替えられること)を指し示し得る。 As an illustrative example, the first memory bank 615-a contains a value (eg, BG3=1) for the first variable according to the fourth bank group mask variable 610-d and the first bank mask variable A value (eg, B0=1) for the second variable according to 605-a may be assigned. Thus, the two-variable sequence for first memory bank 615-a is 11, which indicates that PD mode is assigned to first memory bank 615-a (eg, switched to PD mode in response to a PDE command). ). The second memory bank 615-b contains the value for the first variable (eg, BG3=1) according to the fourth bank group mask 610-d and the value for the first variable according to the fifth bank mask variable 605-e. A value (eg, B4=0) for the second variable may be assigned. Therefore, the two-variable sequence for the second memory bank 615-b is 01, which indicates that the second memory bank 615-b is assigned to DS mode (eg, switched to DS mode in response to a PDE command). ).
図6Bは、(例えば、バンクマスクとしての)バンクマスク変数605と、(例えば、バンクグループマスクとしての)バンクグループマスク変数610とを個別のモードレジスタに書き込むためのビットマップフォーマット602の一例を説明する。バンクマスク変数605及びバンクグループマスク変数610は、メモリデバイスがモードレジスタ内に蓄積された値を特定のメモリバンク615に相関させ得るように、モードレジスタ内の特定のアドレス(フィールド、ビット位置)と関連付けられ得る。幾つかの場合、ビットマップフォーマット602はまた、DSモードが割り当てられたメモリバンク615をメモリデバイスが切り替えるべき(複数の可能なDSレベルの内の)DSレベルを指し示すデータを蓄積するためのフォーマットを含み得る。例えば、DSレベルを指し示すデータは、DSモードが割り当てられたメモリバンクを第1、第2、又は第3のDSレベル(例えば、図3を参照して説明したようなDSレベル320-a、DSレベル320-b、又はDSレベル320-c)の何れに切り替えるべきかを指し示し得る。
FIG. 6B illustrates an
幾つかの場合、PMDは、特定のレジスタフィールド(例えば、フィールド0~7の内の1つ)に各々書き込まれた値(B0~B7)の第1のセットを含み得る第1のレジスタエントリ620(例えば、PMD[0])を含み得る。メモリデバイスは、第1のレジスタエントリ620内の値がバンクマスク変数605に対応することを識別するように構成され得る。メモリデバイスはまた、第1のレジスタエントリ内の各レジスタフィールド(0~7)が特定のバンクマスク605の値に対応することを識別するように構成され得る。例えば、レジスタフィールド0はB0の値を含み、レジスタフィールド1はB1の値を含む等々。したがって、メモリデバイスは、第1のレジスタエントリ620を含むPMDデータにアクセスし得、メモリバンク615毎にバンクマスク変数605の値(又は追加的若しくは代替的に、2変数シーケンスにおける第2の変数の値)の値を判定し得る。
In some cases, the PMD may contain a first set of values (B0-B7) each written to a particular register field (eg, one of fields 0-7). First register entry 620 (eg, PMD[0]). The memory device may be configured to identify that the value in
PMDはまた、特定のレジスタフィールド(例えば、0~7)に各々書き込まれる値(BG0~BG3)の第2のセットを含み得る第2のレジスタエントリ625(例えば、PMD[1])を含み得る。メモリデバイスは、第2のレジスタエントリ625内の値がバンクグループマスク変数610に対応することを識別するように構成され得る。メモリデバイスはまた、第2のレジスタエントリ内のレジスタフィールド(0~3)が特定のバンクグループマスク610の値に対応することを識別するように構成され得る。例えば、レジスタフィールド0はBG0の値を含み、レジスタフィールド1はBG1の値を含む等々。したがって、メモリデバイスは、第2のレジスタエントリ625を含むPMDにアクセスし得、メモリバンク615毎にバンクグループマスク変数610の値(又は追加的若しくは代替的に、2変数シーケンスにおける第1の変数の値)を判定し得る。
The PMD may also include a second register entry 625 (eg, PMD[1]) that may include a second set of values (BG0-BG3) each written to a particular register field (eg, 0-7). . The memory device may be configured to identify that the value in
メモリデバイスは、(例えば、図6Aに関連して論じたように)PMD内に蓄積された、対応するバンクグループマスク変数610及び対応するバンクマスク変数605(例えば、第1及び第2の変数)と、それらの変数とメモリバンク615との間で構成されたマッピングとに基づいて、各メモリバンク615が切り替えられるべき低電力モード(例えば、PDモード又はDSモード)を識別し得る。
The memory device stores a corresponding bank group mask variable 610 and a corresponding bank mask variable 605 (e.g., first and second variables) stored within the PMD (e.g., as discussed in connection with FIG. 6A). and the mapping configured between those variables and
幾つかの場合、第3のモードレジスタはDSシーケンスを含み得、それは、メモリデバイスがDSメモリバンク615を切り替えるべきDSレベルの指標を含み得る。これは、図3を参照して説明したDSレベル320等の複数のDSレベルをメモリデバイスがサポートする場合のオプションであり得る。例えば、第1のDSレベル(例えば、320-a)は、第1のDSシーケンス(例えば、01)と関連付けられ得、第2のDSレベル(例えば、320-b)は、第2のDSシーケンス(例えば、10)と関連付けられ得、第3のDSレベルは、第3のDSシーケンス(例えば、11)と関連付けられ得る。DSレベルを識別するために、第3のレジスタエントリ630は、DSシーケンスの内の1つに対応する値のセットを含み得る。したがって、PMDは、特定のレジスタフィールド(例えば、0~1)に各々書き込まれる値(DS_Level[1]及びDS_Level[0])の第3のセットを含み得る第3のレジスタエントリ630(例えば、PMD[2])を含み得る。メモリデバイスは、第3のレジスタエントリ630内の値を、異なるDSシーケンスに対応するものとして識別するように構成され得る。例えば、DSシーケンスの第1の値はレジスタフィールド0と関連付けられ得、DSシーケンスの第2の値はレジスタフィールド1と関連付けられ得る。したがって、メモリデバイスは、DSメモリバンクと関連付けられた特定のDSレベルを含むPMDにアクセスし得る。
In some cases, the third mode register may contain a DS sequence, which may contain an indication of the DS level at which the memory device should switch
図6Cは、図6Bに説明した例示的なビットマップフォーマット602に従ってモードレジスタに蓄積されたビットマップ値603の一例を説明し、それは、図6Aに説明した例示的な電力モード割り当て601を指し示し得る。例えば、第1のレジスタエントリ620(1、1、1、1、0、0、0、0)は、例示的なバンクマスク変数605の値(B0=1、B1=1、B2=1、B3=1、B4=0、B5=0、B6=0、B7=0)に対応し、第2のレジスタエントリ626(1、0、1、1)は、例示的なバンクグループマスク610の値(BG0=1、BG1=0、BG2=1、BG3=1)に対応する。したがって、メモリデバイスは、モードレジスタにアクセスし、蓄積されたビットマップ値を識別し、それによって、何れのメモリバンク615を(DSモードが割り当てられるメモリバンク615に何れのDSレベルを使用するかと共に)何れの低電力モードに切り替えるべきかを判定するように構成され得る。
FIG. 6C illustrates an
図6に提示された例は、変数シーケンスを割り当てる目的で、複数のメモリバンクを一緒にグループ化するマッピングの一例を提供する。こうした方法は、より少数の変数(例えば、12個のモードレジスタ値)がより多数のバンク(例えば、32個のバンク)に低電力モードを割り当てることを可能にし得る。より大きなメモリアレイ等の幾つかの場合、この方法は、メモリバンク615の異なるサブセットに異なる低電力モードを割り当てるという点で柔軟性を依然として可能にしつつ、モードレジスタ内に比較的少数の変数を蓄積するための解決策を提供し得る。図7及び図8に提示する例は、各メモリバンク615を異なる低電力モード(例えば、PDモード又はDSモードの何れか)に個々に割り当てるための方法と、DSモードが割り当てられる各メモリバンク615を特定のDSレベル(例えば、DSレベル320)に更に個々に割り当てるための方法とを説明する。したがって、これらの方法は、各メモリバンク615に割り当てられる低電力モードに渡ってより細かい粒度の制御を提供し得るが、1つ以上のモードレジスタに、より大量の変数を蓄積し得る。幾つかの場合、図6~図8の方法は、様々なメモリバンクに様々な低電力モードを割り当てる様々な方法を提供するために、組み合わされ得、修正され得、又はその他の方法で適合させ得る。様々な量のデータ(例えば、モードレジスタ内の様々な数のビット)は、制御の粒度と柔軟性との間のトレードオフと、関連するオーバーヘッドとを伴う、メモリバンク又はメモリデバイスのその他の部分への低電力モードの割り当てを指し示すことに専用であり得ることを理解すべきである。本明細書に説明されるようなレジスタエントリは、任意の数のモードレジスタ内に蓄積され得ることを更に理解すべきである。
The example presented in FIG. 6 provides an example of a mapping that groups multiple memory banks together for the purpose of assigning variable sequences. Such methods may allow fewer variables (eg, 12 mode register values) to assign low power modes to a larger number of banks (eg, 32 banks). In some cases, such as larger memory arrays, this method stores a relatively small number of variables in the mode register while still allowing flexibility in assigning different low power modes to different subsets of
図7A~図7Cは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力モードビットマップ703の一例を説明する。電力モードビットマップ703は、PMDをメモリデバイスの1つ以上のモードレジスタに書き込むことを含み得、PMDは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示す。図7の例では、電力モードビットマップ703は、メモリデバイスのメモリバンク毎にユニークな値を含み得る。第1の値(例えば、0)は、第1の低電力モード(例えば、PDモード)と関連付けられ得、第2の値(例えば、1)は、第2の低電力モード(例えば、DSモード)と関連付けられ得る。したがって、各メモリバンクは、各メモリバンクと関連付けられたモードレジスタ値に基づいて、PDモード又はDSモードの何れかに割り当てられ得る。幾つかの場合、電力モードビットマップ703は、複数の異なるDSレベルの内の1つをDSモードのメモリバンクに割り当てるためのDSレベルデータを含み得る。
7A-7C illustrate an example
図7Aは、各メモリバンク715を低電力モードと関連付けるメモリバンク割り当て701の一例を説明する。各メモリバンク715は、バンクマスクアドレス705及びバンクグループマスクアドレス710と関連付けられ得る。例えば、第1のメモリバンク715-aは、第1のバンクマスクアドレス705-a(B0)及び第4のバンクグループマスクアドレス710-d(BG3)に対応するユニークなアドレスを有し得る。すなわち、第1のメモリバンク715-aは、ユニークなアドレスBG3_B0と関連付けられ得る。別の例として、第2のメモリバンク715-bは、第2のバンクマスクアドレス705-e(B4)及び第2のバンクグループマスクアドレス710-d(BG3)に対応する第2のユニークなアドレスを有し得る。したがって、第2のメモリバンク715-bは、ユニークなアドレスBG3_B4と関連付けられ得る。メモリデバイスの各メモリバンクは、ユニークなアドレスと関連付けられ得る。ユニークなアドレスは、メモリバンク毎の低電力モードを指し示すために使用される異なるモードレジスタ値と各メモリバンクを関連付けるために使用され得る。
FIG. 7A illustrates an example
図7Bは、各ユニークなメモリバンクアドレスを、対応するメモリバンクに対する低電力モードを指し示す値を蓄積するために使用され得るモードレジスタ内の特定のフィールドに相関させるメモリバンク関連性702を説明する。例えば、第1のレジスタエントリ720(PMD[0])は、第1のメモリバンクグループマスク710-a(BG0)内のメモリバンク毎のユニークなレジスタフィールドを含み得る。更に、第1のバンクグループマスク710-a(BG0)内の各メモリバンクが異なるレジスタフィールドに割り当てられるように、第1のレジスタフィールド(0)は、ユニークなバンクアドレスBG0_B0と関連付けられ得、第2のレジスタフィールド(1)は、ユニークなバンクアドレスBG0_B1と関連付けられ得る。幾つかの例では、各レジスタエントリ725、730、及び735(PMD[1]、PMD[2]、及びPMD[3])は、それらの個別のグループ内のメモリバンク毎にユニークなレジスタフィールドを含み得る。したがって、メモリデバイスは、異なるモードレジスタ位置を異なるメモリバンクと関連付けるように構成され得る。
FIG. 7B illustrates
幾つかの場合、メモリバンク関連性702は、DSモードに割り当てられたメモリバンクに対するDSレベルを指し示す値を蓄積するために使用され得る第5のレジスタエントリ740(PMD[4])を含み得る。幾つかの場合、単一のDSレベルは、第4のレジスタエントリ740内に蓄積された値によって指定され得、これは、図6に関連して論じたDSレベルの一例であり得る。
In some cases,
図7Cは、図7Aに説明したメモリバンクの低電力モードへの割り当てに対応する、モードレジスタに蓄積された電力モードビットマップ703の一例を説明する。例えば、第1のレジスタエントリ720(例えば、0、1、0、0、1、1、1、1)は、第1のバンクグループマスク710-a(BG0)内の異なるメモリバンクに各々対応する。第2のレジスタエントリ725(例えば、0、1、0、1、0、0、1、0)は、第2のバンクグループマスク710-b(BG1)内の異なるメモリバンクに各々対応する。第3のレジスタエントリ730及び第4のレジスタエントリ735は、第3のバンクグループマスク710-c(BG2)及び第4のバンクグループマスク710-d(BG3)内の異なるメモリバンクに各々対応する値を夫々含み得る。メモリデバイスは、第1のモードレジスタ値(例えば、0)を第1の低電力モードと関連付け、第2のレジスタ値(例えば、1)を第2の低電力モードと関連付けるように構成され得る。説明する例では、第1のレジスタ値0はDSモードと関連付けられ、第2のレジスタ値1はPDモードと関連付けられる。これに関して、メモリデバイスは、電力モードビットマップ703にアクセスし、メモリバンク毎に低電力モードを判定するように構成され得る。幾つかの場合、メモリデバイスは、DSモードにあるメモリバンクを何れのDS電力モード(例えば、DSレベル)で動作させるべきかを判定するために、第5のレジスタエントリ740にアクセスし得る。例えば、値の第1のセット(例えば、0、1)は第1のDSレベルに対応し得、値の第2のセット(1、0)は第2のDSレベルに対応し得、値の第3セットは第3のDSレベルに対応し得る。
FIG. 7C illustrates an example of a
図8A~図8Cは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力モードビットマップ803の一例を説明する。電力モードビットマップ803は、メモリデバイスの1つ以上のモードレジスタにPMDを書き込むことを含み得、PMDは、異なるメモリバンクの異なる低電力モードへの割り当てを指し示す。幾つかの場合、電力モードビットマップはまた、DSモードが割り当てられるメモリバンク毎の異なるDSレベルを指し示し得る。図8の例では、電力モードビットマップ803は、メモリデバイスのメモリバンク毎に2つのモードレジスタフィールドを含み得る。2つのモードレジスタフィールド内に蓄積される値は、1つ又は複数の異なる低電力モードをユニークに指し示し得る。例えば、(i)メモリバンクと関連付けられた2つのフィールドが00シーケンスを蓄積する場合、メモリバンクにはPDモードが割り当てられ得、(ii)2つのフィールドが01を蓄積する場合、メモリバンクにはDSレベル1のDSモードが割り当てられ得、(iii)2つのフィールドが10を蓄積する場合、メモリバンクにはDSレベル2のDSモードが割り当てられ得、(iv)2つのフィールドが11を蓄積する場合、メモリバンクにはDSレベル3のDSモードが割り当てられ得る。したがって、各メモリバンクには、各メモリバンクと関連付けられたモードレジスタ内の2つのフィールドに基づいて、低電力モード及びDSレベルが個々に割り当てられ得る。
8A-8C illustrate an example
図8Aは、低電力モードとDSメモリバンクに対するDSレベルとに各メモリバンク815を関連付けるメモリバンク割り当て801の一例を説明する。各メモリバンクは、図7に関連して説明したようなユニークなバンクアドレスと関連付けられ得る。また、各メモリバンクは、DSモードに割り当てられたメモリバンクに使用され得るDSレベルと関連付けられ得る。例えば、第1のメモリバンク815-aは、PDモードに対応する第1のユニークなバンクを有し得る。別の例として、第2のメモリバンク815-bは、DSモード及びDSレベル2に対応する第2のユニークなバンクアドレスを有し得る。
FIG. 8A illustrates an example
図8Bは、各メモリバンクをモードレジスタ内の2つのフィールドに相関させることによって、各ユニークなバンクアドレスを特定の低電力モードフィールド及びDSレベルフィールドに相関させるメモリバンク関連性802を説明する。例えば、第1のレジスタエントリ(PMD[0])は、各メモリバンクに相関する第1のレジスタフィールド(例えば、BG0_B0_0)及び第2のレジスタフィールド(例えば、BG0_B0_1)を含み得る。第1のレジスタフィールドと第2のレジスタフィールドとの組み合わせは、複数の異なる低電力モード間を区別するために使用され得る。例えば、2つのレジスタフィールドは、バイナリ変数を使用して4つの異なる低電力状態(例えば、各ユニークな変数の組み合わせ00、01、10、11により指し示される異なる電力モード)を指し示すことが可能であり得る。
FIG. 8B illustrates a
図8Cは、図8Aに説明した低電力モード及びDSレベルへのメモリバンクの割り当てに対応する、モードレジスタに蓄積された電力モードビットマップ803の一例を説明する。例えば、第1のレジスタエントリ(例えば、0、0、0、0、0、0、0、0)は、メモリバンク(BG0_B0メモリバンク)に対する低電力モードに対応する第1の値(BG0_B0_0=0)及び第2の値(BG0_B0_1=0)を有する。したがって、メモリデバイスは、DSモードで動作するメモリバンクに対する異なるDSレベルを含み得る多数の低電力モードの内の1つにモードレジスタフィールドのシーケンスを関連付けるように構成され得る。
FIG. 8C illustrates an example of a
図9は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図900の一例を説明する。コマンドモード状態図900の機構は、メモリデバイス(例えば、図1~2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって実施され得る。コマンドモード状態図900は、図3を参照して説明したアイドルモード305の一例であり得るアイドルモード905と、図3を参照して説明した低電力モード315、320(例えば、PDモード又はDSモード)の一例であり得る低電力モード910との間でメモリデバイスを切り替えるために使用される1つ以上のコマンド915、920を説明し得る。
FIG. 9 illustrates an example command mode state diagram 900 that supports bank configurable power modes according to examples as disclosed herein. The mechanism of command mode state diagram 900 may be a memory device (eg,
幾つかの場合、メモリデバイスは、1つ以上のバンク、バンクグループ、又はバンクレンジ等を1つ以上の低電力モードに切り替えるパワーダウンモード(PDM)コマンド915を介して構成され得る。幾つかの例では、PDMコマンド915は、モードレジスタ内に蓄積されたPMD(例えば、電力モードビットマップ)にアクセスすることなく、メモリバンクを低電力モードに切り替え得る。すなわち、PDMコマンド915は、(例えば、PDMコマンドが受信されたときに動作していた何れかのモードに他のメモリバンクが維持され得る間に)低電力モードに切り替えられる1つ以上のメモリバンクを識別する情報を含み得る。幾つかの例では、PDMコマンド915はまた、メモリバンクが切り替えられる何れかの低電力モード(例えば、PDモード、DSモード、又はDSレベル)を指し示し得る。
In some cases, a memory device may be configured via a power down mode (PDM)
幾つかの例では、PDMコマンド915は、メモリバンク識別子(例えば、メモリバンクアドレス)及び低電力モード(例えば、PDモード又はDSモード)を指定することによって、単一のメモリバンクを低電力モードに切り替え得る。このコマンドを受信したメモリデバイスは、コマンドで指し示されたメモリバンク及び低電力モードを識別し、該メモリバンクを指定された低電力モードに切り替えるように構成され得る。
In some examples, the
幾つかの例では、PDMコマンド915は、メモリバンクのグループを低電力モードに切り替え得る。PDMコマンド915は、メモリデバイスにおけるメモリバンクのグループと低電力モードとに関連付けられたメモリバンクグループアドレスを含み得る。メモリデバイスは、メモリバンクグループアドレスと関連付けられたメモリバンクを指定された低電力モードに切り替えるように構成され得る。
In some examples,
他の例では、PDMコマンド915は、メモリバンクのレンジを低電力モードに切り替え得る。PDMコマンド915は、レンジ内の最初のメモリバンクを指定する最初のメモリバンクアドレスと、レンジ内の最後のメモリバンクを指定する最後のメモリバンクアドレスと、低電力モードとを含み得る。メモリデバイスは、最初のアドレスと関連付けられたメモリバンク、最後のアドレスと関連付けられたメモリバンク、及び最初のアドレスと最後のアドレスとの間にあるアドレスを有する任意のメモリバンクを含むメモリバンクのレンジを識別し得る。メモリデバイスは、メモリバンクのレンジをPDMコマンド915により指定された低電力モードに切り替え得る。
In another example,
メモリデバイスは、メモリデバイスの1つ以上の部分を低電力モード910から切り替えるPDM終了コマンド920を介して構成され得る。例えば、PDM終了コマンド920は、アイドルモード905に切り替えられるメモリバンクを識別するように構成され得る。1つ以上の低電力モードで動作しているPDM終了コマンド920で指し示されたメモリバンクは、それらの低電力モードと関連付けられた終了時間内にアイドルモード905に切り替わり得る。幾つかの場合、PDM終了コマンド920及びPDMコマンド915は、コマンドが(低電力モードへ移行するための)PDMコマンド915を含むか、それとも(低電力モードを終了するための)PDM終了コマンド920を含むかを変数の値が指し示す変数を含む単一のコマンドとして実装され得る。
A memory device may be configured via a
幾つかの例では、PDM終了コマンド920は、メモリバンク識別子(例えば、メモリバンクアドレス)を指定することによって、単一のメモリバンクを低電力モードから切り替え得る。このコマンドを受信したメモリデバイスは、メモリバンクを識別し、該メモリバンクをアイドルモード905又はその他のモードに切り替えるように構成され得る。
In some examples, the
幾つかの例では、PDM終了コマンド920は、メモリデバイスにおけるメモリバンクのグループと関連付けられたメモリバンクグループアドレスを含み得る。メモリデバイスは、メモリバンクグループアドレスと関連付けられたメモリバンクを1つ以上の低電力モードから切り替えるように構成され得る。
In some examples, the
他の例では、PDM終了コマンド920は、レンジ内の最初のメモリバンクを指定する最初のメモリバンクアドレスと、レンジ内の最後のメモリバンクを指定する最後のメモリバンクアドレスとを含み得る。メモリデバイスは、最初のアドレスと関連付けられたメモリバンク、最後のアドレスと関連付けられたメモリバンク、及び最初のアドレスと最後のアドレスとの間にあるアドレスを有する任意のメモリバンクを含むメモリバンクのレンジを識別し得る。メモリデバイスは、メモリのレンジを、PDM終了コマンド920により指定された1つ以上の低電力モードから切り替え得る。幾つかの場合、PDM終了コマンド920は、メモリバンクの全てを低電力モードから切り替える変数を用いて構成され得る。例えば、PDM終了コマンド920は、低電力モードで動作している各メモリバンクが異なるモード(例えば、アイドルモード)に切り替えられることを指し示すための“オール”変数を含み得る。したがって、コマンド内に含まれる1つ以上のパラメータ(例えば、変数)は、該コマンドに対応する(1つ以上のメモリバンクの)アクション及びアドレスを指し示し得る。
In another example, the
図10は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートする電力レベル消費プロファイル1000の一例を説明する。電力レベル消費プロファイル1000は、PDモードにあるバンク数と、DSモードにあるバンク数とに基づいて、メモリデバイスにおける現在の使用の相対的な推定値を提供し得る。電力レベル消費プロファイル1000は、32個のバンクを備えたメモリデバイスに対する一例を提供するが、これは、概念を説明するために提供され、その他の量のメモリバンクが可能である。電力レベル消費プロファイル1000は、図1~図2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネント等、本明細書に説明したような1つ以上の低電力モードで動作するメモリデバイスに対する相対的な電流使用を説明し得る。
FIG. 10 illustrates an example power
電力レベル消費プロファイル1000は、電流消費1005の相対的レベル(y軸)を、PDモード1010で動作するメモリバンクの数(x軸)に関連付け得る。全てのバンクのメモリバンク(例えば、32個のメモリバンク)がPDモードで動作している場合、メモリデバイスにおける相対的電流消費1005は100%に分類され得、何れのメモリバンクもPDモードで動作していない(例えば、全てのメモリバンクがDSモードにある)場合、相対的電流消費は40%であり得る。幾つかの場合、例えば、レイテンシ(低電力モードからの終了時間)と電力消費とのバランスをとるために、PDモード及びDSモードで動作するメモリバンクの異なる比率が望まれることがある。電流消費インジケータ1015は、PD及びDSモードにあるバンクの比率と電流消費との間の関係を特徴付け得る。例えば、第1のインデックスポイント1020は、PDモードで動作する9つのメモリバンクとDSモードで動作する23個のメモリバンクとを含む比率に対する相対的電流消費1005に関連し得る。したがって、メモリデバイスがPDモードにある9つのメモリバンクとDSモードにある23個のバンクとを動作させている場合、相対的電流消費は60%であり得る。
Power
メモリデバイスは、PD及びDSモードの各々で動作するメモリバンクの数を判定するために、電力レベル消費プロファイル1000を用いて構成され得る。例えば、メモリデバイスが60%の相対的電流使用1005で動作すると判定した場合、メモリデバイスは9つのバンクをPDモードで動作させるべきであり、23個のバンクをDSモードで動作させるべきであると判定可能であろう。
A memory device may be configured with power
図11は、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするメモリデバイス1105のブロック図1100を示す。メモリデバイス1105は、図1~図10を参照して説明したようなメモリデバイスの態様の一例であり得る。メモリデバイス1105は、動作モードマネージャ1110、コマンド処理コンポーネント1115、及び電力モードマネージャ1120を含み得る。これらのモジュールの各々は、(例えば、1つ以上のバスを介して)相互に直接又は間接的に通信し得る。
FIG. 11 shows a block diagram 1100 of a
動作モードマネージャ1110は、メモリデバイスを第1のモードで動作させ得、該メモリデバイスはメモリバンクのセットを含む。幾つかの例では、動作モードマネージャ1110は、コマンド及び情報を受信することに基づいて、第1のメモリバンクを第1の低電力モードで、及び第2のメモリバンクを第2の低電力モードで動作させ得る。幾つかの例では、動作モードマネージャ1110は、メモリバンクのセットを個別の第1のモードで動作させ得、メモリバンクの該セットはメモリデバイス内にある。幾つかの例では、動作モードマネージャ1110は、第2のメモリバンクが第2の低電力モードにある間に、第1のメモリバンク上でアクセス動作を実施し得る。幾つかの例では、動作モードマネージャ1110は、メモリバンクの第1のサブセットを第1の低電力モードから切り替えた後に、メモリバンクの第1のサブセット上で1つ以上のアクセス動作を実施し得る。
コマンド処理コンポーネント1115は、メモリデバイスを第1のモードで動作させている間に、第1のモードよりも少ない、メモリデバイスによる電力消費に対応する第2のモードへメモリデバイスが移行するためのコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、メモリデバイスに対する電力消費のレベルを削減するためのコマンドをメモリデバイスにおいて受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、メモリバンクのセットを個別の第1のモードで動作させている間に、第1のメモリバンクに対する個別の第1のモードよりも低い電力消費レベルに対応する第2のモードで該セットの第1のメモリバンクを動作させることを指し示す信号(Signaling)をメモリデバイスにおいて受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、第1の電力モードから削減された電力モードへメモリデバイスが移行するためのコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、第1のメモリバンクが第1の低電力モードにあり、第2のメモリバンクが第2の低電力モードにある間に、第1の低電力モードと関連付けられた終了コマンドを受信し得る。
The
幾つかの例では、コマンド処理コンポーネント1115は、メモリデバイスを第2のモードで動作させている間に、メモリバンクの第1のサブセットを第1の低電力モードから第1のモードに切り替えるための第2のコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、メモリデバイスを第2のモードで動作させている間に、第2のモードをメモリデバイスが終了するための第3のコマンドを受信し得る。
In some examples, the
幾つかの例では、コマンド処理コンポーネント1115は、第2のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、1つ以上のモードレジスタにアクセスし得る。幾つかの例では、コマンド処理コンポーネント1115は、低電力モードのセット内に含まれる第3のモードで該セットの第3のメモリバンクを動作させることを指し示す第2の信号をメモリデバイスにおいて受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、第1のメモリバンクを第1の低電力モードから切り替えた後に、削減された電力モードへメモリデバイスが移行するための第2のコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、第1のメモリバンクが第1の低電力モードにあり、第2のメモリバンクが第2の低電力モードにある間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信し得る。幾つかの例では、コマンド処理コンポーネント1115は、第1のメモリバンクが第1の低電力モードになく、第2のメモリバンクが第2の低電力モードにある間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信し得る。
In some examples,
幾つかの場合、信号は、低電力モードのセットから選択された低電力モードの指標を含み、選択された該低電力モードは第2のモードである。幾つかの場合、信号は、第1のメモリバンクに固有の識別子を含む。幾つかの場合、信号は、第1のメモリバンクを含むバンクのグループの識別子を含む。幾つかの場合、信号は、第1のメモリバンクに対するバンクアドレスを含むバンクアドレスのレンジに対応する1つ以上の識別子を含む。 In some cases, the signal includes an indication of a low power mode selected from a set of low power modes, the selected low power mode being the second mode. In some cases, the signal includes an identifier unique to the first memory bank. In some cases, the signal includes an identifier for the group of banks that includes the first memory bank. In some cases, the signal includes one or more identifiers corresponding to ranges of bank addresses, including bank addresses for the first memory bank.
電力モードマネージャ1120は、第2のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、該セットのメモリバンクの第1のサブセットを第1の電力消費レベルに対応する第1の低電力モードに、及び該セットのメモリバンクの第2のサブセットを第1の電力消費レベルよりも低い第2の電力消費レベルに対応する第2の低電力モードに切り替えることによって、メモリデバイスを第2のモードに切り替え得る。幾つかの例では、電力モードマネージャ1120は、メモリデバイスの第1のメモリバンクに第1の低電力モードを、及びメモリデバイスの第2のメモリバンクに第2の低電力モードを割り当てる情報を、メモリデバイスの1つ以上のモードレジスタに書き込み得る。幾つかの例では、電力モードマネージャ1120は、信号を受信することに基づいて、該セットの第2のメモリバンクを該第2のメモリバンクに対する個別の第1のモードに維持している間に、第1のメモリバンクを該第1のメモリバンクに対する個別の第1のモードから第2のモードに切り替え得る。
幾つかの例では、電力モードマネージャ1120は、コマンドを受信することに基づいて、メモリデバイスの第1のメモリバンクを第1の低電力モードに切り替え得、該第1の低電力モードは、第1の電力消費レベルと関連付けられる。幾つかの例では、電力モードマネージャ1120は、コマンドを受信することに基づいて、メモリデバイスの第2のメモリバンクを第2の低電力モードに切り替え得、該第2の低電力モードは、第1の電力消費レベルよりも低い第2の電力消費レベルと関連付けられる。幾つかの例では、電力モードマネージャ1120は、終了コマンドを受信することに基づいて、第2のメモリバンクを第2の低電力モードに維持している間に、第1のメモリバンクを第1の低電力モードから切り替え得る。幾つかの例では、電力モードマネージャ1120は、第2のコマンドを受信することに基づいて、メモリバンクの第1のサブセットを第1の低電力モードから切り替え得る。
In some examples, the
幾つかの例では、電力モードマネージャ1120は、メモリバンクの第1のサブセットを第1の低電力モードから切り替えている間に、メモリバンクの第2のサブセットを第2の低電力モードに維持し得る。幾つかの例では、電力モードマネージャ1120は、メモリバンクの第1のサブセット上で1つ以上のアクセス動作を実施している間に、メモリバンクの第2のサブセットを第2の低電力モードに維持し得る。幾つかの例では、電力モードマネージャ1120は、第2のコマンドを受信することに基づいて、メモリバンクの第1のサブセットを第1の低電力モードから、及びメモリバンクの第2のサブセットを第2の低電力モードから切り替えることによって、メモリデバイスを第2のモードから切り替え得る。幾つかの例では、電力モードマネージャ1120は、第2の電力消費レベルの指標を受信し得、該第2の電力消費レベルは、第2の低電力モードに対する、メモリデバイスによりサポートされる電力消費レベルのセットの電力消費レベルに対応する。
In some examples, the
幾つかの例では、電力モードマネージャ1120は、メモリバンクの第1のサブセットへの第1の低電力モードの割り当て、及びメモリバンクの第2のサブセットへの第2の低電力モードの割り当てを指し示す情報を受信し得る。幾つかの例では、電力モードマネージャ1120は、該割り当ての指標を1つ以上のモードレジスタに書き込み得る。幾つかの例では、電力モードマネージャ1120は、アクセスすることに基づいて、メモリバンクの第1のサブセットに対する第1の低電力モードと、メモリバンクの第2のサブセットに対する第2の低電力モードとを識別し得、メモリバンクの第1のサブセットを第1の低電力モードに、及びメモリバンクの第2のサブセットを第2の低電力モードに切り替えることは、該識別することに基づく。
In some examples,
幾つかの例では、電力モードマネージャ1120は、第2の低電力モードと関連付けられた電力消費レベルの指標を1つ以上のモードレジスタに書き込み得る。幾つかの例では、電力モードマネージャ1120は、コマンドを受信することに基づいて、1つ以上のモードレジスタを読み出し得る。幾つかの例では、電力モードマネージャ1120は、1つ以上のモードレジスタを読み出すことに基づいて、第1のメモリバンクを第1の低電力モードで、及び第2のメモリバンクを第2の低電力モードで動作させると判定し得、該動作させることは該判定することに基づく。幾つかの例では、電力モードマネージャ1120は、値の第1のセット及び値の第2のセットを書き込み得、メモリデバイス内に含まれるメモリバンクのセットの各々は、値の第1のセットからの第1の値と、値の第2セットからの第2の値との個別の組み合わせに基づいて、対応する低電力モードと関連付けられる。
In some examples,
幾つかの例では、電力モードマネージャ1120は、第2の低電力モードと関連付けられた電力消費レベルの指標を書き込み得る。幾つかの例では、電力モードマネージャ1120は、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、第1の低電力モード又は第2の低電力モードの個別の指標を書き込み得る。幾つかの例では、電力モードマネージャ1120は、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、低電力モードのセットの低電力モードの個別の指標を書き込み得、低電力モードの該セットは、第1の低電力モードと、第1の電力消費レベルを有する第2の低電力モードと、第2の電力消費レベルを有する第2の低電力モードとを含む。
In some examples,
幾つかの例では、電力モードマネージャ1120は、第2の信号を受信することに基づいて、第1のメモリバンクを第2のモードに維持している間に、第3のメモリバンクを該第3のメモリバンクに対する個別の第1のモードから第3のモードに切り替え得る。幾つかの例では、電力モードマネージャ1120は、第2のコマンドを受信することに基づいて、第1のメモリバンクを第1の低電力モードに切り替え得る。幾つかの例では、電力モードマネージャ1120は、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第1のメモリバンクを第1の低電力モードから、及び第2のメモリバンクを第2の低電力モードから切り替え得る。
In some examples,
幾つかの例では、電力モードマネージャ1120は、削減された電力モードをメモリデバイスが終了するためのコマンドに基づいて、第2のメモリバンクがアクセス可能になる前に、第1のメモリバンクがアクセス可能になるようにし得る。幾つかの例では、電力モードマネージャ1120は、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第2のメモリバンクを第2の低電力モードから切り替え得る。
In some examples, the
幾つかの場合、第1の低電力モードは、第2の低電力モードよりも速いウェイクアップ時間に対応する。幾つかの場合、割り当ての指標は、メモリバンクの第1のサブセットを第1の低電力モードと、及びメモリバンクの第2のサブセットを第2の低電力モードと関連付ける1つ以上のビットマップを含む。幾つかの場合、第2のモードは、メモリバンクのセットに対する、メモリデバイスによりサポートされる低電力モードのセットの低電力モードであり、低電力モードの該セットの各々は、メモリバンクのセットに対する、メモリデバイスによりサポートされるアイドルモードに対応する電力消費レベルよりも低い個別の電力消費レベルに対応する。 In some cases, the first low power mode corresponds to a faster wakeup time than the second low power mode. In some cases, the allocation indication includes one or more bitmaps associating a first subset of memory banks with a first low power mode and a second subset of memory banks with a second low power mode. include. In some cases, the second mode is a low power mode of a set of low power modes supported by the memory device for a set of memory banks, each of the set of low power modes for a set of memory banks. , corresponds to a discrete power consumption level that is lower than the power consumption level corresponding to the idle mode supported by the memory device.
図12は、本開示の態様に従ったバンク構成可能な電力モードをサポートする1つ以上の方法1200を説明するフローチャートを示す。方法1200の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法1200の動作は、図11を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
FIG. 12 presents a flowchart illustrating one or
1205において、メモリデバイスは、メモリデバイスを第1のモードで動作させ得、該メモリデバイスはメモリバンクのセットを含む。1205の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1205の動作の態様は、図11を参照して説明したような動作モードマネージャによって実施され得る。 At 1205, the memory device may operate in a first mode, the memory device including a set of memory banks. The operations of 1205 may be performed according to the methods described herein. In some examples, the operational aspects of 1205 may be implemented by an operational mode manager such as described with reference to FIG.
1210において、メモリデバイスは、メモリデバイスを第1のモードで動作させている間に、第1のモードよりも少ない、メモリデバイスによる電力消費に対応する第2のモードへメモリデバイスが移行するためのコマンドを受信し得る。1210の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1210の動作の態様は、図11を参照して説明したようなコマンド処理コンポーネントによって実施され得る。 At 1210, the memory device, while operating the memory device in the first mode, allows the memory device to transition to a second mode corresponding to less power consumption by the memory device than the first mode. can receive commands. The operations of 1210 may be performed according to methods described herein. In some examples, the operational aspects of 1210 may be implemented by a command processing component such as described with reference to FIG.
1215において、メモリデバイスは、第2のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、該セットのメモリバンクの第1のサブセットを第1の電力消費レベルに対応する第1の低電力モードに、及び該セットのメモリバンクの第2のサブセットを、第1の電力消費レベルよりも低い第2の電力消費レベルに対応する第2の低電力モードに切り替えることによって、メモリデバイスを第2のモードに切り替え得る。1215の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1215の動作の態様は、図11を参照して説明したような電力モードマネージャによって実施され得る。 At 1215, the memory device configures the first subset of memory banks of the set to a first power consumption level corresponding to a first power consumption level based on receiving a command for the memory device to transition to the second mode. and a second subset of memory banks of the set to a second low power mode corresponding to a second power consumption level lower than the first power consumption level. to the second mode. The operations of 1215 may be performed according to the methods described herein. In some examples, the operational aspects of 1215 may be implemented by a power mode manager such as described with reference to FIG.
幾つかの例では、本明細書に説明するような装置は、方法1200等の1つ以上の方法を実施し得る。装置は、メモリデバイスを第1のモードで動作させることであって、該メモリデバイスはメモリバンクのセットを含むことと、メモリデバイスを第1のモードで動作させている間に、第1のモードよりも少ない、メモリデバイスによる電力消費に対応する第2のモードへメモリデバイスが移行するためのコマンドを受信することと、第2のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、該セットのメモリバンクの第1のサブセットを第1の電力消費レベルに対応する第1の低電力モードに、及び該セットのメモリバンクの第2のサブセットを、第1の電力消費レベルよりも低い第2の電力消費レベルに対応する第2の低電力モードに切り替えることによって、メモリデバイスを第2のモードに切り替えることのための機構、手段、又は命令(例えば、プロセッサよって実行可能な命令を蓄積する非一時的コンピュータ可読媒体)を含み得る。
In some examples, an apparatus as described herein may perform one or more methods, such as
本明細書に説明する方法1200及び装置の幾つかの例は、メモリデバイスを第2のモードで動作させている間に、メモリバンクの第1のサブセットを第1の低電力モードから第1のモードに切り替えるための第2のコマンドを受信することと、第2のコマンドを受信することに基づいて、メモリバンクの第1のサブセットを第1の低電力モードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1200及び装置の幾つかの例は、メモリバンクの第1のサブセットを第1の低電力モードから切り替えている間に、メモリバンクの第2のサブセットを第2の低電力モードに維持することのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1200及び装置の幾つかの例は、メモリバンクの第1のサブセットを第1の低電力モードから切り替えた後に、メモリバンクの第1のサブセット上で1つ以上のアクセス動作を実施することと、メモリバンクの第1のサブセット上で1つ以上のアクセス動作を実施している間に、メモリバンクの第2のサブセットを第2の低電力モードに維持することのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1200及び装置の幾つかの例は、メモリデバイスを第2のモードで動作させている間に、第2のモードをメモリデバイスが終了するための第3のコマンドを受信することと、第2のコマンドを受信することに基づいて、メモリバンクの第1のサブセットを第1の低電力モードから、及びメモリバンクの第2のサブセットを第2の低電力モードから切り替えることによって、メモリデバイスを第2のモードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of
本明細書に説明する方法1200及び装置の幾つかの例では、第1の低電力モードは、第2の低電力モードよりも速いウェイクアップ時間に対応する。
In some examples of
本明細書に説明する方法1200及び装置の幾つかの例は、第2の電力消費レベルの指標を受信することであって、該第2の電力消費レベルは、第2の低電力モードに対する、メモリデバイスによりサポートされる電力消費レベルのセットの電力消費レベルに対応することのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1200及び装置の幾つかの例は、メモリバンクの第1のサブセットへの第1の低電力モードの割り当て、及びメモリバンクの第2のサブセットへの第2の低電力モードの割り当てを指し示す情報を受信することと、該割り当ての指標を1つ以上のモードレジスタに書き込むことのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1200及び装置の幾つかの例は、第2のモードへメモリデバイスが移行するためのコマンドを受信することに基づいて、1つ以上のモードレジスタにアクセスすることと、該アクセスすることに基づいて、メモリバンクの第1のサブセットに対する第1の低電力モードと、メモリバンクの第2のサブセットに対する第2の低電力モードとを識別することであって、メモリバンクの第1のサブセットを第1の低電力モードに、及びメモリバンクの第2のサブセットを第2の低電力モードに切り替えることは、該識別することに基づき得ることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1200及び装置の幾つかの例では、該割り当ての指標は、メモリバンクの第1のサブセットを第1の低電力モードと、及びメモリバンクの第2のサブセットを第2の低電力モードと関連付ける1つ以上のビットマップを含む。
In some examples of the
本明細書に説明する方法1200及び装置の幾つかの例は、第2の低電力モードと関連付けられた電力消費レベルの指標を1つ以上のモードレジスタに書き込むことのための動作、機構、手段、又は命令を更に含み得る。
Some
図13は、本開示の態様に従ったバンク構成可能な電力モードをサポートする1つ以上の方法1300を説明するフローチャートを示す。方法1300の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法1300の動作は、図11を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
FIG. 13 presents a flowchart illustrating one or
1305において、メモリデバイスは、メモリデバイスの第1のメモリバンクに第1の低電力モードを、及びメモリデバイスの第2のメモリバンクに第2の低電力モードを割り当てる情報をメモリデバイスの1つ以上のモードレジスタに書き込み得る。1305の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1305の動作の態様は、図11を参照して説明したような電力モードマネージャによって実施され得る。 At 1305, the memory device sends information to one or more of the memory devices assigning a first low power mode to a first memory bank of the memory device and a second low power mode to a second memory bank of the memory device. mode register. The operations of 1305 may be performed according to methods described herein. In some examples, aspects of the operation of 1305 may be implemented by a power mode manager such as described with reference to FIG.
1310において、メモリデバイスは、メモリデバイスに対する電力消費のレベルを削減するためのコマンドをメモリデバイスにおいて受信し得る。1310の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1310の動作の態様は、図11を参照して説明したようなコマンド処理コンポーネントによって実施され得る。 At 1310, the memory device may receive a command at the memory device to reduce a level of power consumption for the memory device. The operations of 1310 may be performed according to methods described herein. In some examples, the operational aspects of 1310 may be implemented by a command processing component such as described with reference to FIG.
1315において、メモリデバイスは、コマンド及び情報を受信することに基づいて、第1のメモリバンクを第1の低電力モードで、及び第2のメモリバンクを第2の低電力モードで動作させ得る。1315の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1315の動作の態様は、図11を参照して説明したような動作モードマネージャによって実施され得る。 At 1315, the memory device may operate the first memory bank in a first low power mode and the second memory bank in a second low power mode based on receiving the command and information. The operations of 1315 may be performed according to the methods described herein. In some examples, the operational aspects of 1315 may be implemented by an operational mode manager such as described with reference to FIG.
幾つかの例では、本明細書に説明するような装置は、方法1300等の1つ以上の方法を実施し得る。装置は、メモリデバイスの第1のメモリバンクに第1の低電力モードを、及びメモリデバイスの第2のメモリバンクに第2の低電力モードを割り当てる情報をメモリデバイスの1つ以上のモードレジスタに書き込むことと、メモリデバイスに対する電力消費のレベルを削減するためのコマンドをメモリデバイスにおいて受信することと、コマンド及び情報を受信することに基づいて、第1のメモリバンクを第1の低電力モードで、及び第2のメモリバンクを第2の低電力モードで動作させることのための機構、手段、又は命令(例えば、プロセッサによって実行可能な命令を蓄積する非一時的コンピュータ可読媒体)を含み得る。
In some examples, an apparatus as described herein may perform one or more methods, such as
本明細書に説明する方法1300及び装置の幾つかの例は、コマンドを受信することに基づいて、1つ以上のモードレジスタを読み出すことと、1つ以上のモードレジスタを読み出すことに基づいて、第1のメモリバンクを第1の低電力モードで、及び第2のメモリバンクを第2の低電力モードで動作させると判定することであって、該動作させることは該判定することに基づくことのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1300及び装置の幾つかの例では、情報を1つ以上のモードレジスタに書き込むことは、値の第1のセット及び値の第2のセットを書き込むことであって、メモリデバイス内に含まれるメモリバンクのセットの各々は、値の第1のセットからの第1の値と値の第2のセットからの第2の値との個別の組み合わせに基づいて、対応する低電力モードと関連付けられ得ることのための動作、機構、手段、又は命令を含み得る。
In some examples of the
本明細書に説明する方法1300及び装置の幾つかの例では、情報を1つ以上のモードレジスタに書き込むことは、第2の低電力モードと関連付けられた電力消費レベルの指標を書き込むことのための動作、機構、手段、又は命令を含み得る。
In some examples of the
本明細書に説明する方法1300及び装置の幾つかの例では、情報を1つ以上のモードレジスタに書き込むことは、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、第1の低電力モード又は第2の低電力モードの個別の指標を書き込むことのための動作、機構、手段、又は命令を含み得る。
In some examples of the
本明細書に説明する方法1300及び装置の幾つかの例では、情報を1つ以上のモードレジスタに書き込むことは、メモリデバイス内に含まれるメモリバンクのセットの各々に対して、低電力モードのセットの低電力モードの個別の指標を書き込むことであって、低電力モードの該セットは、第1の低電力モードと、第1の電力消費レベルを有する第2の低電力モードと、第2の電力消費レベルを有する第2の低電力モードとを含むことのための動作、機構、手段、又は命令を含み得る。
In some examples of the
図14は、本開示の態様に従ったバンク構成可能な電力モードをサポートする1つ以上の方法1400を説明するフローチャートを示す。方法1400の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法1400の動作は、図11を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
FIG. 14 presents a flowchart illustrating one or
1405において、メモリデバイスは、メモリバンクのセットを個別の第1のモードで動作させ得、メモリバンクの該セットはメモリデバイス内にある。1405の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1405の動作の態様は、図11を参照して説明したような動作モードマネージャによって実施され得る。 At 1405, the memory device may operate a set of memory banks in a separate first mode, the set of memory banks within the memory device. The operations of 1405 may be performed according to methods described herein. In some examples, the operational aspects of 1405 may be implemented by an operational mode manager such as described with reference to FIG.
1410において、メモリデバイスは、メモリバンクのセットを個別の第1のモードで動作させている間に、該セットの第1のメモリバンクを該第1のメモリバンクに対する個別の第1のモードよりも低い電力消費レベルに対応する第2のモードで動作させることを指し示す信号をメモリデバイスにおいて受信し得る。1410の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1410の動作の態様は、図11を参照して説明したようなコマンド処理コンポーネントによって実施され得る。 At 1410, the memory device operates a first memory bank of the set rather than a respective first mode for the first memory bank while operating the set of memory banks in a respective first mode. A signal may be received at the memory device indicating to operate in a second mode corresponding to a lower power consumption level. The operations of 1410 may be performed according to methods described herein. In some examples, the operational aspects of 1410 may be implemented by a command processing component such as described with reference to FIG.
1415において、メモリデバイスは、信号を受信することに基づいて、該セットの第2のメモリバンクを該第2のメモリバンクに対する個別の第1のモードに維持している間に、第1のメモリバンクを該第1のメモリバンクに対する個別の第1のモードから第2のモードに切り替え得る。1415の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1415の動作の態様は、図11を参照して説明したような電力モードマネージャによって実施され得る。 At 1415, the memory device, based on receiving a signal, stores the first memory bank while maintaining the second memory bank of the set in a separate first mode for the second memory bank. A bank may be switched from a first mode to a second mode individually for the first memory bank. The operations of 1415 may be performed according to the methods described herein. In some examples, aspects of the operation of 1415 may be implemented by a power mode manager such as described with reference to FIG.
幾つかの例では、本明細書に説明するような装置は、方法1400等の1つ以上の方法を実施し得る。装置は、メモリバンクのセットを個別の第1のモードで動作させることであって、メモリバンクの該セットはメモリデバイス内にあることと、メモリバンクのセットを個別の第1のモードで動作させている間に、該セットの第1のメモリバンクを該第1のメモリバンクに対する個別の第1のモードよりも低い電力消費レベルに対応する第2のモードで動作させることを指し示す信号をメモリデバイスにおいて受信することと、信号を受信することに基づいて、該セットの第2のメモリバンクを該第2のメモリバンクに対する個別の第1のモードに維持している間に、第1のメモリバンクを該第1のメモリバンクに対する個別の第1のモードから第2のモードに切り替えることのための機構、手段、又は命令(例えば、プロセッサによって実行可能な命令を蓄積する非一時的コンピュータ可読媒体)を含み得る。
In some examples, an apparatus as described herein may perform one or more methods, such as
本明細書に説明する方法1400及び装置の幾つかの例では、第2のモードは、メモリバンクのセットに対する、メモリデバイスによりサポートされる低電力モードのセットの低電力モードであり得、低電力モードのセットの各々は、メモリバンクのセットに対する、メモリデバイスによりサポートされるアイドルモードに対応する電力消費レベルよりも低くてもよい個別の電力消費レベルに対応し、該信号は、低電力モードのセットから選択された低電力モードの指標を含み、選択された該低電力モードは第2のモードである。
In some examples of the
本明細書に説明する方法1400及び装置の幾つかの例は、該セットの第3のメモリバンクを、低電力モードのセット内に含まれる第3のモードで動作させることを指し示す第2の信号をメモリデバイスにおいて受信することと、第2の信号を受信することに基づいて、第1のメモリバンクを第2のモードに維持している間に、第3のメモリバンクを該第3のメモリバンクに対するの個別の第1のモードから第3のモードに切り替えることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1400及び装置の幾つかの例では、信号は、第1のメモリバンクに固有の識別子を含む。
In some examples of the
本明細書に説明する方法1400及び装置の幾つかの例では、信号は、第1のメモリバンクを含むバンクのグループの識別子を含む。
In some examples of the
本明細書に説明する方法1400及び装置の幾つかの例では、信号は、第1のメモリバンクに対するバンクアドレスを含むバンクアドレスのレンジに対応する1つ以上の識別子を含む。
In some examples of the
図15は、本開示の態様に従ったバンク構成可能な電力モードをサポートする1つ以上の方法1500を説明するフローチャートを示す。方法1500の動作は、本明細書に説明するように、メモリデバイス又はそのコンポーネントによって実装され得る。例えば、方法1500の動作は、図11を参照して説明したようなメモリデバイスによって実施され得る。幾つかの例では、メモリデバイスは、説明する機能を実施するためにメモリデバイスの機能的素子を制御するための命令のセットを実行し得る。追加的又は代替的に、メモリデバイスは、専用のハードウェアを使用して、説明する機能の態様を実施し得る。
FIG. 15 shows a flowchart illustrating one or
1505において、メモリデバイスは、第1の電力モードから、削減された電力モードへメモリデバイスが移行するためのコマンドを受信し得る。1505の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1505の動作の態様は、図11を参照して説明したようなコマンド処理コンポーネントによって実施され得る。 At 1505, the memory device may receive a command for the memory device to transition from the first power mode to the reduced power mode. The operations of 1505 may be performed according to the methods described herein. In some examples, aspects of the operations of 1505 may be implemented by a command processing component such as described with reference to FIG.
1510において、メモリデバイスは、コマンドを受信することに基づいて、メモリデバイスの第1のメモリバンクを第1の低電力モードに切り替え得、該第1の低電力モードは、第1の電力消費レベルと関連付けられる。1510の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1510の動作の態様は、図11を参照して説明したような電力モードマネージャによって実施され得る。 At 1510, the memory device may switch a first memory bank of the memory device to a first low power mode based on receiving the command, wherein the first low power mode is at a first power consumption level. associated with. The operations of 1510 may be performed according to methods described herein. In some examples, the operational aspects of 1510 may be implemented by a power mode manager such as described with reference to FIG.
1515において、メモリデバイスは、コマンドを受信することに基づいて、メモリデバイスの第2のメモリバンクを第2の低電力モードに切り替え得、該第2の低電力モードは、第1の電力消費レベルよりも低い第2の電力消費レベルと関連付けられる。1515の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1515の動作の態様は、図11を参照して説明したような電力モードマネージャによって実施され得る。 At 1515, the memory device may switch a second memory bank of the memory device to a second low power mode based on receiving the command, the second low power mode being at the first power consumption level. is associated with a second power consumption level that is lower than The operations of 1515 may be performed according to the methods described herein. In some examples, aspects of the operation of 1515 may be implemented by a power mode manager such as described with reference to FIG.
1520において、メモリデバイスは、第1のメモリバンクが第1の低電力モードにあり、第2のメモリバンクが第2の低電力モードにある間に、第1の低電力モードと関連付けられた終了コマンドを受信し得る。1520の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1520の動作の態様は、図11を参照して説明したようなコマンド処理コンポーネントによって実施され得る。 At 1520, the memory device performs the exit associated with the first low power mode while the first memory bank is in the first low power mode and the second memory bank is in the second low power mode. can receive commands. The operations at 1520 may be performed according to methods described herein. In some examples, the operational aspects of 1520 may be implemented by a command processing component such as described with reference to FIG.
1525において、メモリデバイスは、終了コマンドを受信することに基づいて、第2のメモリバンクを第2の低電力モードに維持している間に、第1のメモリバンクを第1の低電力モードから切り替え得る。1525の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1525の動作の態様は、図11を参照して説明したような電力モードマネージャによって実施され得る。 At 1525, the memory device causes the first memory bank to exit the first low power mode while maintaining the second memory bank in the second low power mode based on receiving the exit command. can switch. 1525 operations may be performed according to the methods described herein. In some examples, aspects of the operation of 1525 may be implemented by a power mode manager such as described with reference to FIG.
1530において、メモリデバイスは、第2のメモリバンクが第2の低電力モードにある間に、第1のメモリバンク上でアクセス動作を実施し得る。1530の動作は、本明細書に説明する方法に従って実施され得る。幾つかの例では、1530の動作の態様は、図11を参照して説明したような動作モードマネージャによって実施され得る。 At 1530, the memory device may perform an access operation on the first memory bank while the second memory bank is in the second low power mode. The operations at 1530 may be performed according to methods described herein. In some examples, the operational aspects of 1530 may be implemented by an operational mode manager such as described with reference to FIG.
幾つかの例では、本明細書に説明するような装置は、方法1500等の1つ以上の方法を実施し得る。装置は、第1の電力モードから削減された電力モードへメモリデバイスが移行するためのコマンドを受信することと、コマンドを受信することに基づいて、メモリデバイスの第1のメモリバンクを第1の低電力モードに切り替えることであって、該第1の低電力モードは第1の電力消費レベルと関連付けられることと、コマンドを受信することに基づいて、メモリデバイスの第2のメモリバンクを第2の低電力モードに切り替えることであって、該第2の低電力モードは、第1の電力消費レベルよりも低い第2の電力消費レベルと関連付けられることと、第1のメモリバンクが第1の低電力モードにあり、第2のメモリバンクが第2の低電力モードにある間に、第1の低電力モードと関連付けられた終了コマンドを受信することと、終了コマンドを受信することに基づいて、第2のメモリバンクを第2の低電力モードに維持している間に、第1のメモリバンクを第1の低電力モードから切り替えることと、第2のメモリバンクが第2の低電力モードにある間に、第1のメモリバンク上でアクセス動作を実施することのための機構、手段、又は命令(例えば、プロセッサによって実行可能な命令を蓄積する非一時的コンピュータ可読媒体)を含み得る。
In some examples, an apparatus as described herein may perform one or more methods, such as
本明細書に説明する方法1500及び装置の幾つかの例は、第1のメモリバンクを第1の低電力モードから切り替えた後に、削減された電力モードへメモリデバイスが移行するための第2のコマンドを受信することと、第2のコマンドを受信することに基づいて、第1のメモリバンクを第1の低電力モードに切り替えることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1500及び装置の幾つかの例は、第1のメモリバンクが第1の低電力モードにあり得、第2のメモリバンクが第2の低電力モードにあり得る間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することと、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第1のメモリバンクを第1の低電力モードから、及び第2のメモリバンクを第2の低電力モードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1500及び装置の幾つかの例は、削減された電力モードをメモリデバイスが終了するためのコマンドに基づいて、第2のメモリバンクがアクセス可能になり得る前に、第1のメモリバンクがアクセス可能になり得ることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
本明細書に説明する方法1500及び装置の幾つかの例は、第1のメモリバンクが第1の低電力モードにないことがあり、第2のメモリバンクが第2の低電力モードにあり得る間に、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することと、削減された電力モードをメモリデバイスが終了するためのコマンドを受信することに基づいて、第2のメモリバンクを第2の低電力モードから切り替えることのための動作、機構、手段、又は命令を更に含み得る。
Some examples of the
上記に説明した方法は可能な実装を説明すること、動作及びステップは、再配置され得、さもなければ修正され得ること、並びに他の実装が可能であることに留意すべきである。更に、方法の内の2つ以上からの部分は組み合わされ得る。 It should be noted that the methods described above illustrate possible implementations, that the acts and steps may be rearranged or otherwise modified, and that other implementations are possible. Additionally, portions from two or more of the methods may be combined.
装置を説明する。装置は、メモリデバイス内のメモリバンクのセットであって、該セットの各メモリバンクは、アクセスモードと、アクセスモードよりも少ない電力消費に対応する第1の低電力モードと、第1の低電力モードより少ない電力消費に対応する第2の低電力モードとをサポートする、メモリバンクの該セットと、メモリバンクのセットと結合され、該セットの他のメモリバンクがアクセスモード、第1の低電力モード、又は第2の低電力モードの何れにあるか否かとは無関係に、該セットの少なくとも1つのメモリバンクをアクセスモード、第1の低電力モード、又は第2の低電力モードの内の1つを含む選択されたモードで装置に動作させるように構成されたコントローラとを含み得る。 Describe the device. The apparatus is a set of memory banks in the memory device, each memory bank of the set having an access mode, a first low power mode corresponding to less power consumption than the access mode, and a first low power mode. a second low power mode corresponding to less power consumption than the mode; and a first low power mode coupled to the set of memory banks, other memory banks of the set being in access mode; at least one memory bank of the set in one of the access mode, the first low power mode, or the second low power mode, regardless of whether it is in one of the access mode, the first low power mode, or the second low power mode. and a controller configured to cause the device to operate in selected modes, including one.
装置の幾つかの例は、メモリバンクのセットの第1のサブセットへの第1の低電力モードの割り当て、及びメモリバンクのセットの第2のサブセットへの第2の低電力モードの割り当てを蓄積するように構成された1つ以上のモードレジスタを含み得る。 Some examples of apparatus store a first low power mode assignment to a first subset of the set of memory banks and a second low power mode assignment to a second subset of the set of memory banks. It may include one or more mode registers configured to.
幾つかの例は、メモリデバイスに対する電力消費の量を削減するためのコマンドをメモリデバイスが受信することに基づいて1つ以上のモードレジスタにアクセスすることと、1つ以上のモードレジスタにアクセスすることに基づいて、メモリバンクのセットの第1のサブセットを第1の低電力モードで、及びメモリバンクのセットの第2のサブセットを第2の低電力モードで動作させることを更に含み得る。 Some examples include accessing one or more mode registers based on the memory device receiving a command to reduce the amount of power consumption for the memory device; Based on that, it may further include operating a first subset of the set of memory banks in a first low power mode and a second subset of the set of memory banks in a second low power mode.
幾つかの例では、第2の低電力モードに対する電力消費レベルは、電力消費レベルのセットの中から選択可能であり得、1つ以上のモードレジスタは、第2の低電力モードに対する選択された電力消費レベルの指標を蓄積するように更に構成され得る。 In some examples, the power consumption level for the second low power mode may be selectable from among a set of power consumption levels, and the one or more mode registers are set to the selected power consumption level for the second low power mode. It may be further configured to store an indication of power consumption level.
幾つかの例は、第1の低電力モードに対する終了コマンドをメモリデバイスが受信することに少なくとも部分的に基づいて、メモリバンクのセットの第1のサブセットを第1の低電力モードから切り替え、メモリバンクのセットの第2のサブセットを第2の低電力モードに維持することを更に含み得る。 Some examples switch a first subset of a set of memory banks out of a first low power mode based at least in part on the memory device receiving an exit command for the first low power mode, and It may further include maintaining a second subset of the set of banks in a second low power mode.
幾つかの例では、メモリバンクのセットの各々は、第1の低電力モードから切り替えられた場合に第1のレイテンシでアクセス動作可能になり、第2の低電力モードから切り替えられた場合に第2のレイテンシでアクセス動作可能になり、第1のレイテンシは、第2のレイテンシよりも短いことをするように構成され得る。 In some examples, each of the set of memory banks is accessible with a first latency when switched from a first low power mode and a second latency when switched from a second low power mode. The access is enabled with a latency of 2, and the first latency can be configured to do something shorter than the second latency.
幾つかの例は、メモリバンクのセットの第1のサブセットに対して第1の低電力モードを、及びメモリバンクのセットの第2のサブセットに対して第2の低電力モードを指し示す1つ以上のコマンドをメモリデバイスが受信することに基づいて、メモリバンクのセットの第1のサブセットを第1の低電力モードで、及びメモリバンクのセットの第2のサブセットを第2の低電力モードで動作させることを更に含み得る。 Some examples indicate one or more of a first low power mode for a first subset of the set of memory banks and a second low power mode for a second subset of the set of memory banks. operating a first subset of the set of memory banks in a first low power mode and a second subset of the set of memory banks in a second low power mode based on the memory device receiving the command of may further include causing
モードレジスタ又は関連するコマンド(例えば、MRWコマンド)に関して本明細書に説明する態様はまた、他のタイプのレジスタ又は任意の他のタイプのストレージ及び関連するコマンド(例えば、そうした他のタイプのレジスタ又はストレージを読み出す又は書き込むためのコマンド)を使用して実装され得ることを理解すべきである。 Aspects described herein with respect to mode registers or associated commands (e.g., MRW commands) also apply to other types of registers or any other type of storage and associated commands (e.g., such other types of registers or commands to read or write storage).
本明細書に説明する情報及び信号は、様々な異なる科学技術及び技術の内の何れかを使用して表され得る。例えば、上述の説明全体通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。幾つかの図面は、(複数の)信号を単一の信号として説明し得るが、バスが様々なビット幅を有し得る場合に、信号が信号のバスを表し得ることは、当業者により理解されるであろう。 Information and signals described herein may be represented using any of a variety of different science and technology. For example, data, instructions, commands, information, signals, bits, symbols, and chips that may be referred to throughout the above description may refer to voltages, currents, electromagnetic waves, magnetic fields or magnetic particles, light fields or particles, or any thereof. can be represented by a combination of Although some figures may describe the signal(s) as a single signal, it will be appreciated by those skilled in the art that a signal may represent a bus of signals where the bus may have varying bit widths. will be done.
用語“電子通信”、“導電的に接触”、“接続される”、及び“結合される”は、コンポーネント間の信号の流れをサポートするコンポーネント間の関係を指し得る。コンポーネント間の信号の流れを何時でもサポートし得る何らかの導電経路がコンポーネント間にある場合、コンポーネントは、相互に電子通信する(又は導電的に接触する、又は接続される、又は結合される)とみなされる。任意の所与の時間において、相互に電子通信する(又は導電的に接触する、又は接続される、又は結合される)コンポーネント間の導電経路は、接続されるコンポーネントを含むデバイスの動作に基づいて開回路又は閉回路であり得る。接続されるコンポーネント間の導電経路は、コンポーネント間の直接の導電経路であり得、又は接続されるコンポーネント間の導電経路は、スイッチ、トランジスタ、若しくはその他のコンポーネント等の介在コンポーネントを含み得る間接的な導電経路であり得る。幾つかの場合、接続されるコンポーネント間の信号の流れは、例えば、スイッチ又はトランジスタ等の1つ以上の介在コンポーネントを使用して一時的に中断され得る。 The terms “electronic communication,” “conductive contact,” “connected,” and “coupled” can refer to relationships between components that support the flow of signals between the components. Components are considered to be in electronic communication with each other (or in conductive contact or connected or coupled) if there is some conductive path between them that can support the flow of signals between the components at any time. be At any given time, the conductive paths between components in electronic communication with each other (or in conductive contact or connected or coupled) are based on the operation of the device containing the connected components. It can be an open circuit or a closed circuit. Conductive paths between connected components may be direct conductive paths between components, or conductive paths between connected components may include intervening components such as switches, transistors, or other components. It can be a conductive path. In some cases, signal flow between connected components may be temporarily interrupted using one or more intervening components, such as switches or transistors.
用語“結合する”は、信号が導電経路を介してコンポーネント間で通信することが現在可能ではないコンポーネント間の開回路の関係から、信号が導電経路を介してコンポーネント間で通信され得るコンポーネント間の閉回路の関係へ移行する状態を指す。コントローラ等のコンポーネントが他のコンポーネントを相互に結合する場合、該コンポーネントは、信号の流れを以前は許さなかった導電経路を介して、他のコンポーネント間を信号が流れること可能にする変化を開始する。 The term "coupled" refers to the relationship between components in which signals can be communicated between components via conductive paths, from open circuit relationships between components where signals cannot currently be communicated between components via conductive paths. Refers to the state of transition to a closed circuit relationship. When a component, such as a controller, couples other components to each other, the component initiates changes that allow signals to flow between the other components via conductive paths that previously did not allow signals to flow. .
用語“絶縁される”は、信号がコンポーネント間を現在流れることが可能ではないコンポーネント間の関係を指す。コンポーネントは、それらの間に開回路がある場合、相互に絶縁される。例えば、コンポーネント間に位置付けられたスイッチによって分離された2つのコンポーネントは、スイッチが開放されている場合に相互に絶縁される。コントローラが2つのコンポーネントを相互に絶縁する場合、コントローラは、信号の流れを以前は許していた導電経路を使用して信号がコンポーネント間を流れることを防止する変更に影響を与える。 The term "isolated" refers to a relationship between components that does not currently allow signals to flow between the components. Components are isolated from each other if there is an open circuit between them. For example, two components separated by a switch positioned between them are isolated from each other when the switch is open. If the controller isolates two components from each other, the controller affects changes that prevent signals from flowing between components using conductive paths that previously allowed signal flow.
本明細書で使用する用語“レイヤ”は、幾何学的構造体の層又はシートを指す。各レイヤは3つの次元(例えば、高さ、幅、及び深さ)を有し得、表面の少なくとも一部分を覆い得る。例えば、レイヤは、2つの次元が第3よりも大きい3次元構造体、例えば、薄膜であり得る。レイヤは、様々な素子、コンポーネント、及び/又は材料を含み得る。幾つかの場合、1つのレイヤは2つ以上のサブレイヤを含み得る。添付の図の幾つかでは、説明目的のために、3次元レイヤの2次元が描写されている。 As used herein, the term "layer" refers to a layer or sheet of geometric structure. Each layer can have three dimensions (eg, height, width, and depth) and can cover at least a portion of the surface. For example, a layer can be a three-dimensional structure, such as a thin film, in which two dimensions are greater than the third. Layers may include various elements, components, and/or materials. In some cases, a layer may contain more than one sublayer. In some of the accompanying figures, two dimensions of the three-dimensional layer are depicted for illustration purposes.
本明細書で使用するとき、用語“電極”は、導電体を指し得、幾つかの場合、メモリセル又はメモリアレイの他のコンポーネントへの電気的コンタクトとして用いられ得る。電極は、メモリアレイの素子又はコンポーネント間の導電経路を提供するトレース、ワイヤ、導電線、又は導電性レイヤ等を含み得る。 As used herein, the term "electrode" can refer to an electrical conductor, which in some cases can be used as an electrical contact to other components of a memory cell or memory array. Electrodes may include traces, wires, conductive lines, conductive layers, or the like that provide conductive paths between elements or components of the memory array.
メモリアレイを含む本明細書で論じるデバイスは、シリコン、ゲルマニウム、シリコン-ゲルマニウム合金、ヒ化ガリウム、窒化ガリウム等の半導体基板上で形成され得る。幾つかの場合、該基板は半導体ウエハである。その他の場合、該基板は、シリコンオングラス(SOG)若しくはシリコンオンサファイア(SOP)等のシリコンオンインシュレータ(SOI)基板、又は別の基板上の半導体材料のエピタキシャルレイヤであり得る。基板又は基板のサブ領域の導電性は、リン、ホウ素、又はヒ素を含むがそれらに限定されない様々な化学種を使用したドーピングを通じて制御され得る。ドーピングは、イオン注入により、又は任意のその他のドーピング手段により、基板の初期の形成又は成長の間に実施され得る。 Devices discussed herein, including memory arrays, can be formed on semiconductor substrates such as silicon, germanium, silicon-germanium alloys, gallium arsenide, gallium nitride, and the like. In some cases, the substrate is a semiconductor wafer. In other cases, the substrate may be a silicon-on-insulator (SOI) substrate, such as silicon-on-glass (SOG) or silicon-on-sapphire (SOP), or an epitaxial layer of semiconductor material on another substrate. The conductivity of the substrate or subregions of the substrate can be controlled through doping with various chemical species including, but not limited to, phosphorous, boron, or arsenic. Doping may be performed during initial formation or growth of the substrate by ion implantation or by any other doping means.
本明細書で論じるスイッチングコンポーネント又はトランジスタは、電界効果トランジスタ(FET)を表し得、ソース、ドレイン、及びゲートを含む3端子デバイスを含み得る。端子は、導電性材料、例えば、金属を通じて他の電子素子に接続され得る。ソース及びドレインは、導電性であり得、高濃度にドープされた、例えば、縮退した、半導体領域を含み得る。ソース及びドレインは、低濃度にドープされた半導体領域又はチャネルによって分離され得る。チャネルがn型(すなわち、主たるキャリアが電子)である場合、該FETはn型FETと称され得る。チャネルがp型(すなわち、主たるキャリアがホール)である場合、該FETはp型FETと称され得る。チャネルは、絶縁ゲート酸化物によって覆われ得る。チャネルの導電性は、ゲートに電圧を印加することによって制御され得る。例えば、正の電圧又は負の電圧をn型FET又はp型FETに夫々印加することは、チャネルが導電性になることをもたらし得る。トランジスタの閾値電圧以上の電圧がトランジスタのゲートに印加された場合、トランジスタは“オン”に又は“活性化”され得る。トランジスタの閾値電圧未満の電圧がトランジスタのゲートに印加された場合、トランジスタは“オフ”に又は“不活性化”され得る。 A switching component or transistor as discussed herein may represent a field effect transistor (FET) and may include a three terminal device including a source, drain and gate. The terminals can be connected to other electronic devices through conductive materials, such as metals. The source and drain may be conductive and may comprise heavily doped, eg, degenerate, semiconductor regions. The source and drain may be separated by a lightly doped semiconductor region or channel. If the channel is n-type (ie, the predominant carriers are electrons), the FET may be referred to as an n-type FET. If the channel is p-type (ie, the predominant carriers are holes), the FET may be referred to as a p-type FET. The channel may be covered by an insulating gate oxide. The conductivity of the channel can be controlled by applying a voltage to the gate. For example, applying a positive or negative voltage to an n-type FET or p-type FET, respectively, can cause the channel to become conductive. A transistor may be "on" or "activated" when a voltage equal to or greater than the threshold voltage of the transistor is applied to the gate of the transistor. A transistor can be "off" or "deactivated" when a voltage below the threshold voltage of the transistor is applied to the gate of the transistor.
添付の図面に関連して本明細書に記載される説明は、例示的構成を説明し、実装され得る又は請求項の範囲内にある全ての例を表さない。本明細書で使用する用語“例示的”は、“好適”又は“その他の例よりも有利”ではなく“一例、実例、又は説明として役立つこと”を意味する。詳細な説明は、説明する技術の理解を提供するための具体的詳細を含む。これらの技術は、しかしながら、これらの具体的詳細なしに実践され得る。幾つかの実例では、説明する例の概念を不明確にすることを避けるために、周知の構造体及びデバイスはブロック図の形式で示されている。 The description set forth herein in conjunction with the accompanying drawings describes example configurations and does not represent all examples that may be implemented or that fall within the scope of the claims. As used herein, the term "exemplary" means "serving as an example, instance, or illustration" rather than "preferred" or "preferred over other examples." The detailed description includes specific details to provide an understanding of the described technology. These techniques may, however, be practiced without these specific details. In some instances, well-known structures and devices are shown in block diagram form in order to avoid obscuring the concepts of the described examples.
本明細書の例は、幾つかの場合、1つ以上のタイプのメモリデバイス(例えば、DRAM又はFeRAMメモリデバイス)に関して説明され得るが、本明細書の教示は、任意のタイプのメモリデバイスに適用され得ることを理解すべきである。 Although the examples herein may in some cases be described with respect to one or more types of memory devices (eg, DRAM or FeRAM memory devices), the teachings herein apply to any type of memory device. It should be understood that
添付の図では、同様のコンポーネント又は機構は、同じ参照ラベルを有し得る。更に、同じタイプの様々なコンポーネントは、参照ラベルに続いてダッシュと、同様のコンポーネントの間で区別する第2のラベルとを付すことにより区別され得る。明細書において第1の参照ラベルのみが使用される場合、説明は、第2の参照ラベルに関係なく、同じ第1の参照ラベルを有する同様のコンポーネントの内の何れか1つに適用可能である。 In the accompanying figures, similar components or features may have the same reference labels. Additionally, various components of the same type may be distinguished by following the reference label with a dash and a second label that distinguishes between similar components. Where only the first reference label is used in the specification, the description is applicable to any one of the similar components having the same first reference label, regardless of the second reference label. .
本明細書の開示と関連して説明する様々な説明ブロック及びモジュールは、本明細書に説明する機能を実施するように設計された汎用プロセッサ、DSP、ASIC、FPGA若しくはその他のプログラマブルロジックデバイス、ディスクリートゲート若しくはトランジスタロジック、ディスクリートハードウェアコンポーネント、又はそれらの任意の組み合わせを用いて実装又は実施され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代わりに、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシーンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ(例えば、DSPとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、DSPコアと連携した1つ以上のマイクロプロセッサ、又は任意のその他のこうした構成)として実装され得る。 The various illustrative blocks and modules described in connection with this disclosure may be general purpose processors, DSPs, ASICs, FPGAs or other programmable logic devices, discrete devices designed to perform the functions described herein. It may be implemented or performed using gate or transistor logic, discrete hardware components, or any combination thereof. A general-purpose processor may be a microprocessor, but, in the alternative, the processor may be any processor, controller, microcontroller, or state machine. A processor may also be implemented as a combination of computing devices (eg, a combination DSP and microprocessor, multiple microprocessors, one or more microprocessors in conjunction with a DSP core, or any other such configuration).
本明細書に説明する機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実装され得る。プロセッサにより実行されるソフトウェアで実装される場合、機能は、コンピュータ可読媒体上の1つ以上の命令又はコードとして蓄積され得、又は送信され得る。その他の例及び実装は、開示及び添付の請求項の範囲内である。例えば、ソフトウェアの性質に起因して、上で説明した機能は、プロセッサにより実行されるソフトウェア、ハードウェア、ファームウェア、配線、又はこれらの任意の組み合わせを使用して実装され得る。機能を実装する機構はまた、機能の(複数の)部分が異なる物理的場所において実装されるように分散されることを含め、様々な位置に物理的に設置され得る。また、請求項を含む本明細書で使用するとき、項目のリスト(例えば、“少なくとも1つの”又は“の内の1つ以上”等の句により前置きされる項目のリスト)に使用されるような“又は”は、例えば、A、B、又はCの内の少なくとも1つのリストがA又はB又はC又はAB又はAC又はBC又はABC(すなわち、A及びB及びC)を意味するように包含的リストを指し示す。また、本明細書で使用するとき、句“基づいて”は、条件の閉集合への言及として解釈されないであろう。例えば、“条件Aに基づいて”として説明する例示的ステップは、本開示の範囲から逸脱することなく、条件A及び条件Bの両方に基づき得る。言い換えれば、本明細書で使用するとき、句“基づいて”は、句“少なくとも部分的に基づいて“と同じ方法で解釈されるであろう。 The functions described herein may be implemented in hardware, software executed by a processor, firmware, or any combination thereof. If implemented in software executed by a processor, the functions may be stored on or transmitted over as one or more instructions or code on a computer-readable medium. Other examples and implementations are within the scope of the disclosure and appended claims. For example, due to the nature of software, functions described above may be implemented using software executed by a processor, hardware, firmware, wiring, or any combination thereof. The mechanisms implementing functions may also be physically located at various locations, including being distributed such that part(s) of the functions are implemented at different physical locations. Also, as used herein, including claims, in a list of items (e.g., a list of items preceded by a phrase such as "at least one" or "one or more of"). "or" includes, for example, a list of at least one of A, B, or C to mean A or B or C or AB or AC or BC or ABC (i.e., A and B and C) point to the target list. Also, as used herein, the phrase "based on" shall not be interpreted as a reference to a closed set of conditions. For example, an exemplary step described as "based on condition A" may be based on both condition A and condition B without departing from the scope of this disclosure. In other words, as used herein, the phrase "based on" will be interpreted in the same manner as the phrase "based at least in part."
コンピュータ可読媒体は、非一時的コンピュータストレージ媒体と、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む通信媒体との両方を含む。非一時的ストレージ媒体は、汎用又は専用のコンピュータによってアクセスされ得る任意の利用可能な媒体であり得る。例として、非限定的に、非一時的コンピュータ可読媒体は、RAM、ROM、電気的消去可能プログラマブルリードオンリーメモリ(EEPROM)、コンパクトディスク(CD)ROM若しくはその他の光ディスクストレージ、磁気ディスクストレージ若しくはその他の磁気ストレージデバイス、又は命令若しくはデータ構造の形式で所望のプログラムコード手段を搬送又は蓄積するために使用され得、汎用若しくは専用コンピュータ、若しくは汎用若しくは専用プロセッサによりアクセス可能である任意のその他の非一時的媒体を含み得る。また、任意の接続はコンピュータ可読媒体と適切に呼ばれる。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、又は赤外線、無線、及びマイクロ波等の無線技術を使用して、ソフトウェアがウェブサイト、サーバ、又はその他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者回線(DSL)、又は赤外線、無線、及びマイクロ波等の無線技術は媒体の定義に含まれる。ディスク(disk)及びディスク(disc)は、本明細書で使用するとき、CD、レーザーディスク、光ディスク、デジタル多用途ディスク(DVD)、フロッピーディスク、及びブルーレイディスクを含み、ディスク(disk)は通常、データを磁気的に再生する一方、ディスク(disc)はレーザーを用いて光学的にデータを再生する。上記の組み合わせも、コンピュータ可読媒体の範囲に含まれる。 Computer-readable media includes both non-transitory computer storage media and communication media including any medium that facilitates transfer of a computer program from one place to another. Non-transitory storage media may be any available media that can be accessed by a general purpose or special purpose computer. By way of example, and without limitation, non-transitory computer readable media may include RAM, ROM, electrically erasable programmable read-only memory (EEPROM), compact disc (CD) ROM or other optical disc storage, magnetic disc storage or other A magnetic storage device or any other non-transitory accessible by a general purpose or special purpose computer or processor which may be used to carry or store desired program code means in the form of instructions or data structures. It can contain a medium. Also, any connection is properly termed a computer-readable medium. For example, using coaxial cable, fiber optic cable, twisted pair, Digital Subscriber Line (DSL), or wireless technologies such as infrared, radio, and microwave, the Software may be transmitted from a website, server, or other remote source; Where applicable, coaxial cable, fiber optic cable, twisted pair, Digital Subscriber Line (DSL), or wireless technologies such as infrared, radio, and microwave are included in the definition of medium. Disk and disc, as used herein, include CDs, laser discs, optical discs, Digital Versatile Discs (DVDs), floppy discs, and Blu-ray discs, and discs are generally While data is reproduced magnetically, a disc optically reproduces data using a laser. Combinations of the above are also included within the scope of computer-readable media.
本明細書の説明は、当業者が開示を製作又は使用可能なように提供されている。開示への様々な修正は当業者に分かるであろうし、本明細書で定義される包括的な原理は開示の範囲を逸脱することなくその他の変形に適用され得る。したがって、開示は、本明細書に説明した例及び設計に限定されず、本明細書に開示した原理及び新規の機構と一致する最も広い範囲に一致する。 The description herein is provided to enable any person skilled in the art to make or use the disclosure. Various modifications to the disclosure will be apparent to those skilled in the art, and the generic principles defined herein may be applied to other variations without departing from the scope of the disclosure. Accordingly, the disclosure is not limited to the examples and designs described herein, but is accorded the broadest scope consistent with the principles and novel mechanisms disclosed herein.
クロスリファレンス
本特許出願は、2020年8月3日に出願された“BANK CONFIGURABLE POWER MODES“と題された、Mirichigni等による国際出願番号PCT/US2020/044736の優先権を主張するものであり、それは、2019年8月26日に出願された“BANK CONFIGURABLE POWER MODES“と題された、Mirichigni等による米国特許出願第16/551,581号の優先権を主張するものであり、それぞれは、本出願の譲受人に譲渡され、参照によりその全体が本明細書に明示的に組み込まれる。
CROSS REFERENCE This patent application claims priority to International Application No. PCT/US2020/044736 by Mirichigni et al. No. 16/551,581 by Mirichigni et al., entitled "BANK CONFIGURABLE POWER MODES," filed Aug. 26 , 2019, each of which assigned to the assignee of the present application and is expressly incorporated herein by reference in its entirety.
図4Aは、本明細書に開示するような例に従ったバンク構成可能な電力モードをサポートするコマンドモード状態図401の一例を説明する。コマンドモード状態図401の機構は、メモリデバイス(例えば、図1~図2を参照して説明したメモリデバイス110、メモリダイ160、若しくはメモリダイ200)、又は図1~図2を参照して説明したメモリデバイスコントローラ155、ローカルメモリコントローラ165、若しくはローカルメモリコントローラ265等のメモリデバイスの1つ以上のコンポーネントによって実施され得る。コマンドモード状態図401は、図3を参照して説明したアイドルモード305の一例であり得るアイドルモード405と、図3を参照して説明した低電力モード320(例えば、DSモード)の一例であり得る低電力モード415との間でメモリデバイスを切り替えるために使用される1つ以上のコマンド425、426を説明し得る。幾つかの場合、メモリデバイスの1つ以上のモードレジスタにデータを書き込むために、モードレジスタ書き込み(MRW)コマンド430が使用され得る。
FIG. 4A illustrates an example command mode state diagram 401 that supports bank configurable power modes according to examples as disclosed herein. The mechanism of command mode state diagram 401 may be a memory device (eg,
図6Cは、図6Bに説明した例示的なビットマップフォーマット602に従ってモードレジスタに蓄積されたビットマップ値603の一例を説明し、それは、図6Aに説明した例示的な電力モード割り当て601を指し示し得る。例えば、第1のレジスタエントリ620(1、1、1、1、0、0、0、0)は、例示的なバンクマスク変数605の値(B0=1、B1=1、B2=1、B3=1、B4=0、B5=0、B6=0、B7=0)に対応し、第2のレジスタエントリ625(1、0、1、1)は、例示的なバンクグループマスク610の値(BG0=1、BG1=0、BG2=1、BG3=1)に対応する。したがって、メモリデバイスは、モードレジスタにアクセスし、蓄積されたビットマップ値を識別し、それによって、何れのメモリバンク615を(DSモードが割り当てられるメモリバンク615に何れのDSレベルを使用するかと共に)何れの低電力モードに切り替えるべきかを判定するように構成され得る。
FIG. 6C illustrates an
幾つかの場合、メモリバンク関連性702は、DSモードに割り当てられたメモリバンクに対するDSレベルを指し示す値を蓄積するために使用され得る第5のレジスタエントリ740(PMD[4])を含み得る。幾つかの場合、単一のDSレベルは、第4のレジスタエントリ735内に蓄積された値によって指定され得、これは、図6に関連して論じたDSレベルの一例であり得る。
In some cases,
Claims (35)
前記メモリデバイスを前記第1のモードで動作させている間に、前記第1のモードよりも少ない、前記メモリデバイスによる電力消費に対応する第2のモードへ前記メモリデバイスが移行するためのコマンドを受信することと、
前記第2のモードへ前記メモリデバイスが移行するための前記コマンドを受信することに少なくとも部分的に基づいて、前記複数の内のメモリバンクの第1のサブセットを第1の電力消費レベルに対応する第1の低電力モードに、及び前記複数の内のメモリバンクの第2のサブセットを、前記第1の電力消費レベルよりも低い第2の電力消費レベルに対応する第2の低電力モードに切り替えることによって、前記メモリデバイスを前記第2のモードに切り替えること
を含む方法。 operating a memory device in a first mode, the memory device including a plurality of memory banks;
while operating the memory device in the first mode, issuing a command for the memory device to transition to a second mode corresponding to less power consumption by the memory device than the first mode; to receive;
corresponding a first subset of memory banks of the plurality to a first power consumption level based at least in part on receiving the command for the memory device to transition to the second mode; switching a first low power mode and a second subset of memory banks of the plurality to a second low power mode corresponding to a second power consumption level lower than the first power consumption level; thereby switching the memory device to the second mode.
前記第2のコマンドを受信することに少なくとも部分的に基づいて、メモリバンクの前記第1のサブセットを前記第1の低電力モードから切り替えること
を更に含む、請求項1に記載の方法。 receiving a second command to switch the first subset of memory banks from the first low power mode to the first mode while operating the memory device in the second mode; and
2. The method of claim 1, further comprising switching the first subset of memory banks out of the first low power mode based at least in part on receiving the second command.
を更に含む、請求項2に記載の方法。 3. Further comprising maintaining said second subset of memory banks in said second low power mode while switching said first subset of memory banks from said first low power mode. The method described in .
メモリバンクの前記第1のサブセット上で前記1つ以上のアクセス動作を実施している間に、メモリバンクの前記第2のサブセットを前記第2の低電力モードに維持すること
を更に含む、請求項2に記載の方法。 performing one or more access operations on the first subset of memory banks after switching the first subset of memory banks from the first low power mode;
The claim further comprising maintaining said second subset of memory banks in said second low power mode while performing said one or more access operations on said first subset of memory banks. Item 2. The method according to item 2.
前記第2のコマンドを受信することに少なくとも部分的に基づいて、メモリバンクの前記第1のサブセットを前記第1の低電力モードから、及びメモリバンクの前記第2のサブセットを前記第2の低電力モードから切り替えることによって、前記メモリデバイスを前記第2のモードから切り替えること
を更に含む、請求項2に記載の方法。 receiving a third command for the memory device to exit the second mode while operating the memory device in the second mode;
switching the first subset of memory banks from the first low power mode and switching the second subset of memory banks to the second low power mode based at least in part on receiving the second command; 3. The method of claim 2, further comprising switching the memory device out of the second mode by switching out of power mode.
を更に含む、請求項1に記載の方法。 receiving an indication of the second power consumption level, the second power consumption level being among a plurality of power consumption levels supported by the memory device for the second low power mode; 2. The method of claim 1, further comprising corresponding to one.
前記割り当ての指標を1つ以上のレジスタに書き込むこと
を更に含む、請求項1に記載の方法。 receiving information indicative of the first low power mode assignment to the first subset of memory banks and the second low power mode assignment to the second subset of memory banks;
2. The method of claim 1, further comprising writing the allocation index to one or more registers.
前記アクセスすることに少なくとも部分的に基づいて、メモリバンクの前記第1のサブセットに対する前記第1の低電力モードと、メモリバンクの前記第2のサブセットに対する前記第2の低電力モードとを識別することであって、メモリバンクの前記第1のサブセットを前記第1の低電力モードに、及びメモリバンクの前記第2のサブセットを前記第2の低電力モードに前記切り替えることは、前記識別することに少なくとも部分的に基づくこと
を更に含む、請求項8に記載の方法。 accessing the one or more registers based at least in part on receiving the command for the memory device to transition to the second mode;
identifying the first low power mode for the first subset of memory banks and the second low power mode for the second subset of memory banks based at least in part on the accessing; wherein said switching said first subset of memory banks to said first low power mode and said second subset of memory banks to said second low power mode comprises said identifying 9. The method of claim 8, further comprising based at least in part on:
前記第2の低電力モードと関連付けられた電力消費レベルの指標を前記1つ以上のレジスタに書き込むこと
を更に含む、請求項10に記載の方法。 the information further indicates a power consumption level associated with the second low power mode;
11. The method of claim 10, further comprising writing an indication of a power consumption level associated with said second low power mode to said one or more registers.
前記メモリデバイスに対する電力消費のレベルを削減するためのコマンドを前記メモリデバイスにおいて受信することと、
前記コマンド及び前記情報を受信することに少なくとも部分的に基づいて、前記第1のメモリバンクを前記第1の低電力モードで、及び前記第2のメモリバンクを前記第2の低電力モードで動作させること
を含む、方法。 Writing information to one or more registers of the memory device that assigns a first low power mode to a first memory bank of the memory device and a second low power mode to a second memory bank of the memory device. When,
receiving a command at the memory device to reduce a level of power consumption for the memory device;
operating the first memory bank in the first low power mode and the second memory bank in the second low power mode based at least in part on receiving the command and the information; a method comprising causing
前記1つ以上のレジスタを読み出すことに少なくとも部分的に基づいて、前記第1のメモリバンクを前記第1の低電力モードで、及び前記第2のメモリバンクを前記第2の低電力モードで動作させると判定することであって、前記動作させることは前記判定することに少なくとも部分的に基づくこと
を更に含む、請求項12に記載の方法。 reading the one or more registers based at least in part on receiving the command;
operating the first memory bank in the first low power mode and operating the second memory bank in the second low power mode based at least in part on reading the one or more registers; 13. The method of claim 12, further comprising determining to cause, wherein said acting is based at least in part on said determining.
値の第1のセット及び値の第2のセットを書き込むことであって、前記メモリデバイス内に含まれる複数のメモリバンクの各々は、値の前記第1のセットからの第1の値と値の前記第2のセットからの第2の値との個別の組み合わせに少なくとも部分的に基づいて、対応する低電力モードと関連付けられること
を含む、請求項12に記載の方法。 Writing said information to said one or more registers comprises:
writing a first set of values and a second set of values, wherein each of a plurality of memory banks included within said memory device stores a first value and a value from said first set of values; 13. The method of claim 12, comprising associating with a corresponding low power mode based, at least in part, on the respective combination with a second value from the second set of .
前記第2の低電力モードと関連付けられた電力消費レベルの指標を書き込むこと
を含む、請求項12に記載の方法。 Writing said information to said one or more registers comprises:
13. The method of claim 12, comprising writing an indication of a power consumption level associated with the second low power mode.
前記メモリデバイス内に含まれる複数のメモリバンクの各々に対して、前記第1の低電力モード又は前記第2の低電力モードの個別の指標を書き込むこと
を含む、請求項12に記載の方法。 Writing said information to said one or more registers comprises:
13. The method of claim 12, comprising writing a separate indication of the first low power mode or the second low power mode for each of a plurality of memory banks included within the memory device.
前記メモリデバイス内に含まれる複数のメモリバンクの各々に対して、複数の低電力モードの内の1つの個別の指標を書き込むことであって、前記複数の低電力モードは、前記第1の低電力モードと、第1の電力消費レベルを有する前記第2の低電力モードと、第2の電力消費レベルを有する前記第2の低電力モードとを含むこと
を含む、請求項12に記載の方法。 Writing said information to said one or more registers comprises:
writing a separate indication of one of a plurality of low power modes to each of a plurality of memory banks included within the memory device, wherein the plurality of low power modes are selected from the first low power mode; 13. The method of claim 12, comprising including a power mode, the second low power mode having a first power consumption level, and the second low power mode having a second power consumption level. .
前記複数のメモリバンクを前記個別の第1のモードで動作させている間に、第1のメモリバンクに対する個別の第1のモードよりも低い電力消費レベルに対応する第2のモードで前記複数の内の前記第1のメモリバンクを動作させることを指し示す信号を前記メモリデバイスにおいて受信することと、
前記信号を受信することに少なくとも部分的に基づいて、前記複数の内の第2のメモリバンクを前記第2のメモリバンクに対する個別の第1のモードに維持している間に、前記第1のメモリバンクを前記第1のメモリバンクに対する前記個別の第1のモードから前記第2のモードに切り替えること
を含む、方法。 operating a plurality of memory banks in separate first modes, the plurality of memory banks being within a memory device;
while operating the plurality of memory banks in the respective first mode, operating the plurality of memory banks in a second mode corresponding to a lower power consumption level than the respective first mode for the first memory bank; receiving a signal at the memory device indicating to operate the first memory bank in
based at least in part on receiving said signal, while maintaining a second memory bank of said plurality in a separate first mode for said second memory bank; switching a memory bank from said separate first mode to said second mode for said first memory bank.
前記信号は、前記複数の低電力モードから選択された低電力モードの指標を含み、選択された前記低電力モードは前記第2のモードである、
請求項18に記載の方法。 The second mode is one of a plurality of low power modes supported by the memory device for the plurality of memory banks, each of the plurality of low power modes for the plurality of memory banks. , corresponding to a discrete power consumption level lower than the power consumption level corresponding to idle mode supported by said memory device;
said signal includes an indication of a low power mode selected from said plurality of low power modes, said selected low power mode being said second mode;
19. The method of claim 18.
前記第2の信号を受信することに少なくとも部分的に基づいて、前記第1のメモリバンクを前記第2のモードに維持している間に、前記第3のメモリバンクを前記第3のメモリバンクに対する個別の第1のモードから前記第3のモードに切り替えること
を更に含む、請求項19に記載の方法。 receiving a second signal at the memory device indicating to operate a third memory bank of the plurality in a third mode included within the plurality of low power modes;
switching the third memory bank to the third memory bank while maintaining the first memory bank in the second mode based at least in part on receiving the second signal; 20. The method of claim 19, further comprising switching from a respective first mode to the third mode for.
前記コマンドを受信することに少なくとも部分的に基づいて、前記メモリデバイスの第1のメモリバンクを第1の低電力モードに切り替えることであって、前記第1の低電力モードは第1の電力消費レベルと関連付けられることと、
前記コマンドを受信することに少なくとも部分的に基づいて、前記メモリデバイスの第2のメモリバンクを第2の低電力モードに切り替えることであって、前記第2の低電力モードは、前記第1の電力消費レベルよりも低い第2の電力消費レベルと関連付けられることと、
前記第1のメモリバンクが前記第1の低電力モードにあり、前記第2のメモリバンクが前記第2の低電力モードにある間に、前記第1の低電力モードと関連付けられた終了コマンドを受信することと、
前記終了コマンドを受信することに少なくとも部分的に基づいて、前記第2のメモリバンクを前記第2の低電力モードに維持している間に、前記第1のメモリバンクを前記第1の低電力モードから切り替えることと、
前記第2のメモリバンクが前記第2の低電力モードにある間に、前記第1のメモリバンク上でアクセス動作を実施すること
を含む方法。 receiving a command for the memory device to transition from the first power mode to a reduced power mode;
switching a first memory bank of the memory device to a first low power mode based at least in part on receiving the command, the first low power mode having a first power consumption; being associated with a level;
switching a second memory bank of the memory device to a second low power mode based at least in part on receiving the command, wherein the second low power mode is equivalent to the first being associated with a second power consumption level that is lower than the power consumption level;
issuing an exit command associated with the first low power mode while the first memory bank is in the first low power mode and the second memory bank is in the second low power mode; to receive;
switching the first memory bank to the first low power mode while maintaining the second memory bank in the second low power mode based at least in part on receiving the termination command; switching out of the mode; and
A method comprising performing an access operation on said first memory bank while said second memory bank is in said second low power mode.
前記第2のコマンドを受信することに少なくとも部分的に基づいて、前記第1のメモリバンクを前記第1の低電力モードに切り替えること
を更に含む、請求項24に記載の方法。 receiving a second command for the memory device to transition to the reduced power mode after switching the first memory bank from the first low power mode;
25. The method of claim 24, further comprising switching said first memory bank to said first low power mode based at least in part on receiving said second command.
前記削減された電力モードを前記メモリデバイスが終了するための前記コマンドを受信することに少なくとも部分的に基づいて、前記第1のメモリバンクを前記第1の低電力モードから、及び前記第2のメモリバンクを前記第2の低電力モードから切り替えること
を更に含む、請求項25に記載の方法。 for the memory device to exit the reduced power mode while the first memory bank is in the first low power mode and the second memory bank is in the second low power mode; receiving a command for
at least partially based on receiving the command for the memory device to exit the reduced power mode, moving the first memory bank out of the first low power mode and into the second 26. The method of claim 25, further comprising switching memory banks out of the second low power mode.
前記削減された電力モードを前記メモリデバイスが終了するための前記コマンドを受信することに少なくとも部分的に基づいて、前記第2のメモリバンクを前記第2の低電力モードから切り替えること
を更に含む、請求項24に記載の方法。 for the memory device to exit the reduced power mode while the first memory bank is not in the first low power mode and the second memory bank is in the second low power mode; receiving a command for
further comprising switching the second memory bank out of the second low power mode based at least in part on receiving the command for the memory device to exit the reduced power mode; 25. The method of claim 24.
前記複数のメモリバンクと結合され、前記複数の内の他のメモリバンクが前記アクセスモード、前記第1の低電力モード、又は前記第2の低電力モードの何れにあるかとは無関係に、前記複数の内の少なくとも1つのメモリバンクを前記アクセスモード、前記第1の低電力モード、又は前記第2の低電力モードの内の1つを含む選択されたモードで動作させることを装置にさせるように構成されたコントローラと
を含む装置。 A plurality of memory banks in a memory device, each memory bank in the plurality having an access mode, a first low power mode corresponding to less power consumption than the access mode, and the first low power mode. a second low power mode corresponding to less power consumption than the power mode;
the plurality of memory banks coupled to the plurality of memory banks, regardless of whether other memory banks in the plurality are in the access mode, the first low power mode, or the second low power mode; in a selected mode comprising one of said access mode, said first low power mode, or said second low power mode. an apparatus comprising a configured controller;
を更に含む、請求項29に記載の装置。 configured to store the first low power mode assignments to a first subset of the plurality of memory banks and the second low power mode assignments to a second subset of the plurality of memory banks; 30. The apparatus of claim 29, further comprising one or more registered registers.
前記1つ以上のレジスタにアクセスすることに少なくとも部分的に基づいて、前記複数のメモリバンクの前記第1のサブセットを前記第1の低電力モードで、及び前記複数のメモリバンクの前記第2のサブセットを前記第2の低電力モードで動作させること
を前記装置にさせるように前記コントローラは更に構成される、請求項30に記載の装置。 accessing the one or more registers based at least in part on the memory device receiving a command to reduce an amount of power consumption to the memory device;
operating the first subset of the plurality of memory banks in the first low power mode and the second subset of the plurality of memory banks based at least in part on accessing the one or more registers; 31. The device of claim 30, wherein the controller is further configured to cause the device to operate a subset in the second low power mode.
前記1つ以上のレジスタは、前記第2の低電力モードに対する選択された電力消費レベルの指標を蓄積するように更に構成される、
請求項30に記載の装置。 a power consumption level for the second low power mode is selectable from among a plurality of power consumption levels;
the one or more registers further configured to store an indication of a selected power consumption level for the second low power mode;
31. Apparatus according to claim 30.
を前記装置にさせるように前記コントローラは更に構成される、請求項29に記載の装置。 switching a first subset of the plurality of memory banks out of the first low power mode based at least in part on the memory device receiving an exit command to the first low power mode; 30. The device of Claim 29, wherein the controller is further configured to cause the device to maintain a second subset of memory banks in the second low power mode.
を前記装置にさせるように前記コントローラは更に構成される、請求項29に記載の装置。 one or more commands to the memory device indicating the first low power mode for a first subset of the plurality of memory banks and the second low power mode for a second subset of the plurality of memory banks; the first subset of the plurality of memory banks in the first low power mode and the second subset of the plurality of memory banks in the second 30. The device of Claim 29, wherein the controller is further configured to cause the device to operate in a low power mode.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/551,581 US12045113B2 (en) | 2019-08-26 | 2019-08-26 | Bank configurable power modes |
US16/551,581 | 2019-08-26 | ||
PCT/US2020/044736 WO2021040969A1 (en) | 2019-08-26 | 2020-08-03 | Bank configurable power modes |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022545715A true JP2022545715A (en) | 2022-10-28 |
Family
ID=74679753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022513052A Pending JP2022545715A (en) | 2019-08-26 | 2020-08-03 | Bank configurable power modes |
Country Status (7)
Country | Link |
---|---|
US (1) | US12045113B2 (en) |
EP (1) | EP4022611A4 (en) |
JP (1) | JP2022545715A (en) |
KR (1) | KR20220049590A (en) |
CN (1) | CN114286973B (en) |
TW (1) | TWI743890B (en) |
WO (1) | WO2021040969A1 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11061619B1 (en) * | 2020-03-23 | 2021-07-13 | Western Digital Technologies, Inc. | Power management for data storage devices implementing non-volatile memory (NVM) sets |
US12032839B2 (en) * | 2020-07-01 | 2024-07-09 | Meta Platforms Technologies, Llc | Hierarchical power management of memory for artificial reality systems |
US11972140B2 (en) * | 2021-04-26 | 2024-04-30 | Apple Inc. | Hashing with soft memory folding |
US11651802B1 (en) | 2021-11-17 | 2023-05-16 | Everspin Technologies, Inc. | Systems and methods for dual standby modes in memory |
CN114388008B (en) * | 2022-01-14 | 2023-08-29 | 长鑫存储技术有限公司 | Power supply control circuit and control method |
CN114384996B (en) * | 2022-01-14 | 2023-10-24 | 长鑫存储技术有限公司 | Power supply control circuit and control method |
TWI829103B (en) * | 2022-03-02 | 2024-01-11 | 群聯電子股份有限公司 | Memory control circuit, memory storage device and memory control circuit unit |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004038642A (en) * | 2002-07-04 | 2004-02-05 | Renesas Technology Corp | Multiprocessor |
JP2009211550A (en) * | 2008-03-05 | 2009-09-17 | Ricoh Co Ltd | Nonvolatile memory control device, image processor equipped with the same, and nonvolatile memory control method |
JP2013089030A (en) * | 2011-10-18 | 2013-05-13 | Elpida Memory Inc | Information processing system, control system, and semiconductor device |
JP2014203148A (en) * | 2013-04-02 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | Memory control circuit |
JP2016206951A (en) * | 2015-04-22 | 2016-12-08 | 富士通株式会社 | Electronic apparatus and method for controlling electronic apparatus |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6971034B2 (en) | 2003-01-09 | 2005-11-29 | Intel Corporation | Power/performance optimized memory controller considering processor power states |
US20050239518A1 (en) | 2004-04-21 | 2005-10-27 | D Agostino Anthony | Systems and methods that provide enhanced state machine power management |
TW200746161A (en) * | 2005-12-21 | 2007-12-16 | Nxp Bv | Power partitioning memory banks |
US20080056051A1 (en) * | 2006-08-31 | 2008-03-06 | Peter Mayer | Memory with memory banks and mode registers and method of operating a memory |
KR101286643B1 (en) | 2007-04-05 | 2013-07-22 | 삼성전자주식회사 | Semiconductor memory device for selecting mode of bank independently and memory controller of the semiconductor memory device and method for controlling the semiconductor memory device |
KR101136984B1 (en) * | 2010-03-29 | 2012-04-19 | 에스케이하이닉스 주식회사 | Power supply control circuit and semiconductor apparatus using the same |
CN101916138A (en) | 2010-08-06 | 2010-12-15 | 北京中星微电子有限公司 | Method and device for switching working state and sleep state of central processing unit |
US9053812B2 (en) * | 2010-09-24 | 2015-06-09 | Intel Corporation | Fast exit from DRAM self-refresh |
US8503264B1 (en) * | 2011-11-18 | 2013-08-06 | Xilinx, Inc. | Reducing power consumption in a segmented memory |
CN103389948A (en) | 2012-05-10 | 2013-11-13 | 索尼公司 | Device and method for managing memorizer and electronic device |
US9104413B2 (en) | 2012-11-05 | 2015-08-11 | Qualcomm Incorporated | System and method for dynamic memory power management |
KR102193468B1 (en) | 2014-04-04 | 2020-12-21 | 삼성전자주식회사 | Memory device of adaptively calibrating timing margin and integrated circuit including the same |
US9671855B2 (en) * | 2014-06-30 | 2017-06-06 | Micron Technology, Inc. | Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation |
US20160343416A1 (en) | 2015-05-21 | 2016-11-24 | Mediatek Inc. | Method of Dynamic Random Access Memory Resource Control |
US20170206031A1 (en) * | 2016-01-15 | 2017-07-20 | Samsung Electronics Co., Ltd. | Fine grain level memory power consumption control mechanism |
JP2017162315A (en) | 2016-03-10 | 2017-09-14 | 富士通株式会社 | Information processing apparatus, switching control method, and switching control program |
US9715918B1 (en) | 2016-05-23 | 2017-07-25 | Micron Technology, Inc. | Power reduction for a sensing operation of a memory cell |
US9564180B1 (en) | 2016-06-24 | 2017-02-07 | Invecas, Inc. | Deep-sleep wake up for a memory device |
US10754564B2 (en) | 2016-11-01 | 2020-08-25 | Samsung Electronics Co., Ltd. | Memory device having a plurality of low power states |
US10332582B2 (en) | 2017-08-02 | 2019-06-25 | Qualcomm Incorporated | Partial refresh technique to save memory refresh power |
CN118069218A (en) | 2017-09-12 | 2024-05-24 | 恩倍科微公司 | Very low power microcontroller system |
JP6738786B2 (en) * | 2017-11-13 | 2020-08-12 | 株式会社日立製作所 | Storage system with power saving function |
US11493985B2 (en) * | 2019-03-15 | 2022-11-08 | Microsoft Technology Licensing, Llc | Selectively controlling memory power for scheduled computations |
-
2019
- 2019-08-26 US US16/551,581 patent/US12045113B2/en active Active
-
2020
- 2020-07-16 TW TW109124004A patent/TWI743890B/en active
- 2020-08-03 EP EP20858220.5A patent/EP4022611A4/en not_active Withdrawn
- 2020-08-03 CN CN202080059751.4A patent/CN114286973B/en active Active
- 2020-08-03 KR KR1020227009486A patent/KR20220049590A/en not_active Application Discontinuation
- 2020-08-03 WO PCT/US2020/044736 patent/WO2021040969A1/en unknown
- 2020-08-03 JP JP2022513052A patent/JP2022545715A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004038642A (en) * | 2002-07-04 | 2004-02-05 | Renesas Technology Corp | Multiprocessor |
JP2009211550A (en) * | 2008-03-05 | 2009-09-17 | Ricoh Co Ltd | Nonvolatile memory control device, image processor equipped with the same, and nonvolatile memory control method |
JP2013089030A (en) * | 2011-10-18 | 2013-05-13 | Elpida Memory Inc | Information processing system, control system, and semiconductor device |
JP2014203148A (en) * | 2013-04-02 | 2014-10-27 | ルネサスエレクトロニクス株式会社 | Memory control circuit |
JP2016206951A (en) * | 2015-04-22 | 2016-12-08 | 富士通株式会社 | Electronic apparatus and method for controlling electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20220049590A (en) | 2022-04-21 |
EP4022611A4 (en) | 2022-10-26 |
US12045113B2 (en) | 2024-07-23 |
EP4022611A1 (en) | 2022-07-06 |
WO2021040969A1 (en) | 2021-03-04 |
US20210064119A1 (en) | 2021-03-04 |
TW202109522A (en) | 2021-03-01 |
CN114286973A (en) | 2022-04-05 |
CN114286973B (en) | 2024-06-04 |
TWI743890B (en) | 2021-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US12045113B2 (en) | Bank configurable power modes | |
CN114514492B (en) | Architecture-based power management for memory devices | |
US11442648B2 (en) | Data migration dynamic random access memory | |
CN110880342B (en) | Method and apparatus for low speed memory operation | |
US11709613B2 (en) | Data migration for memory operation | |
CN111198658B (en) | Systems, devices, techniques, and methods for data migration | |
US11449249B2 (en) | Configuring command/address channel for memory | |
CN111312310A (en) | Phase charge sharing | |
US20240257841A1 (en) | Dynamic allocation of a capacitive component in a memory device | |
US10908823B2 (en) | Data transfer for wear leveling with bank clusters | |
KR20210158415A (en) | Reconfigurable channel interface for memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220413 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20231003 |