JP2022541220A

JP2022541220A - スライス集約型暗号システムおよび方法

Info

Publication number: JP2022541220A
Application number: JP2022502571A
Authority: JP
Inventors: バルマー，アヌジャン; スン，ポーチン; パン，チュアン・チョン; ラビ，スチスラ
Original assignee: Xilinx Inc
Current assignee: Xilinx Inc
Priority date: 2019-07-16
Filing date: 2020-07-07
Publication date: 2022-09-22
Also published as: EP3999991A1; KR20220035132A; WO2021011240A1; CN114128210A; US11196715B2; US20210021575A1

Abstract

システムは、着信データ転送の一部分に対して第２の処理レートで複数の動作を行なうように各々構成された１つ以上の個々の暗号スライスを集約することによって、着信データ転送に対して第１の処理レートで複数の動作を行なうように各々構成された１つ以上のスライス集約型暗号スライスを含む。個々の暗号スライスの各々は、直列接続されたイングレスブロックと暗号エンジンとイーグレスブロックとを含み、イングレスブロックは、着信データ転送の一部分を第２の処理レートで取り出すように構成され、暗号エンジンは、着信データ転送の一部分に対して動作を行なうように構成され、イーグレスブロックは、動作がいったん完了すると、着信データ転送の一部分のシグネチャを処理して一部分を出力するように構成される。各スライス集約型暗号スライスの第１の処理レートは、スライス集約型暗号スライスにおける個々の暗号スライスの集約された第２の処理レートと等しい。

Description

この開示は一般に、通信ネットワーク上を通したデータ転送の保護のための暗号システムと、提案されるスライス集約型（slice-aggregated）暗号システムを実現するシステムおよび回路とに関する。

背景
現在のビッグデータの時代では、毎日、１００京バイトのデータが、エッジデバイスから作成され、クラウドのストレージおよび／またはサーバにアップロードされる。企業またはサービスプロバイダのコアネットワークへのエントリポイントを提供するエッジデバイスは、非限定的な例のために、ルータ、スイッチ、マルチプレクサ、およびさまざまなネットワークアクセスデバイスを含み得る。データ保護のために、暗号法が、データがセキュアにエッジデバイスから送信されてクラウドに格納されることを確実にするために、そのようなデータのネットワーキングおよび格納においてしばしば使用される。異なるエッジデバイスは、異なる処理レートを必要とする場合がある。

非限定的な例のために、４００Ｇ（またはｇｂｐｓ）暗号エンジンが、１００ｇｂｐｓ（すなわちギガビット／秒）、２００ｇｂｐｓ、および４００ｇｂｐｓの処理レートでデータ転送を暗号化し解読するように構成される。４つの１００Ｇ暗号エンジン、２つの２００Ｇ暗号エンジン、および１つの４００Ｇエンジンを含む例示的な暗号システムが次に、各データ転送の要求される処理レートに基づいて、暗号エンジンのうちの１つ以上を選ぶ。非限定的な例のために、以下を挙げる：
４つの１００ｇｂｐｓデータ転送のための、４つの１００Ｇ暗号エンジン、または
２つの２００ｇｂｐｓデータ転送のための、２つの２００Ｇ暗号エンジン、または
１つの４００ｇｂｐｓデータ転送のための、１つの４００Ｇ暗号エンジン、または
１つの２００ｇｂｐｓデータ転送および２つの１００ｇｂｐｓデータ転送のための、１つの２００Ｇ暗号エンジンおよび２つの１００暗号エンジン。

しかしながら、そのような暗号システムは、冗長な暗号エンジンが暗号システムに含まれるため、極めて高くつく。

別の従来のアプローチは、各データ転送のためにイングレスおよびイーグレスバッファを有する１つの単一のたとえば４００Ｇの暗号エンジンに対して、時分割多重化（time division multiplexing：ＴＤＭ）を使用することである。要求される処理レートに基づいてバッファ間でデータ転送を切り替えるために、これらの追加のイングレスおよびイーグレスバッファをいくつかのオーバーヘッドメカニズムを用いて並べ替えることによって、構成可能性が達成される。しかしながら、このアプローチは、追加のイングレスおよびイーグレスバッファ、物理的分離の欠如、ならびに、１つの単一の暗号エンジンの共有によるパワーゲーティングのため、コストおよび待ち時間ペナルティを有する。

概要
したがって、高速で構成可能な暗号システムの必要性がすでに生じている。新しい暗号システムが提案され、暗号システムは、複数の低処理レート（たとえば１００Ｇ）スライスを含む。各スライスは、データ転送に対してある処理レートで暗号動作を行なうように構成されてもよい。暗号システムは、データ暗号化／解読の完全性および／または機密性のためにさまざまなより高い処理レートで処理ユニットを形成するために、複数の低レート処理スライス間のさまざまな集約／構成を可能にする。そのようなスライス集約型暗号システムは、再使用可能で構成可能な構成要素／スライスを採用することによってコスト効率を達成し、現在のデータ転送タスクにとって必要なスライスのみをオンにすることによって電力効率を達成し、また、データ転送のために使用されるスライスが物理的に分離されることによってデータ完全性のためのセキュアな設計を達成する。

システムは１つ以上のスライス集約型暗号スライスを含み、各スライスは、１つ以上の個々の暗号スライスを集約することによって、着信データ転送に対して第１の処理レートで複数の動作を行なうように構成されてもよく、各個々の暗号スライスは、着信データ転送の一部分に対して第２の処理レートで複数の動作を行なうように構成されてもよい。個々の暗号スライスの各々は、直列接続されたイングレスブロックと暗号エンジンとイーグレスブロックとを含み、イングレスブロックは、着信データ転送の一部分を第２の処理レートで取り出すように構成され、暗号エンジンは、着信データ転送の一部分に対して動作を行なうように構成され、イーグレスブロックは、動作がいったん完了すると、着信データ転送の一部分のシグネチャを挿入または除去し、着信データ転送の一部分を出力するように構成される。各スライス集約型暗号スライスの第１の処理レートは、スライス集約型暗号スライスにおける個々の暗号スライスの集約された第２の処理レートと等しい。

複数の動作は、完全性のためにデータ転送のシグネチャを生成またはチェックすること、および、機密性のためにデータ転送を暗号化または解読することのうちの１つ以上であるということが理解される。１つのスライス集約型暗号スライス上で処理される着信データ転送の一部分は、他のスライス集約型暗号スライス上で処理される着信データ転送の一部分から物理的に分離される。いくつかの実施形態では、システムは、スライス集約型暗号スライス間に１つ以上の交差スライスチャネルをさらに含み、１つ以上の交差スライスチャネルの各々は、スライス集約を達成するために、１つのスライス集約型暗号スライスから生成された情報を別のスライス集約型暗号スライスへ伝搬するように構成される。いくつかの実施形態では、１つ以上の交差スライスチャネルの各々はさらに、一般的に使用される情報を、１つのスライス集約型暗号スライス内のすべての個々の暗号スライスへ同報通信するように構成され、そのため、スライスごとのリソースが、スライス集約型暗号スライスの構成に基づいて、個々の暗号スライス間でともにカスケードされ、共有され、動作される。

これらのおよび他の局面は、以下の詳細な説明を参照して理解され得る。
図面の簡単な説明
上述の特徴が詳細に理解され得る態様で、上に簡単に概説されたより特定的な説明が、例示的な実現化例を参照して得られ得る。それらのうちのいくつかを添付図面に示す。しかしながら、添付図面は典型的な実現化例を示すに過ぎず、したがってその範囲を限定するものとして考えられるべきではないということに留意されたい。

いくつかの例に従った、複数の個々の暗号スライスを含むスライス集約型暗号システムのアーキテクチャの一例を示す図である。いくつかの例に従った、各々２つの個々の１００Ｇ暗号スライスをそれぞれ有する２つのスライス集約型暗号スライスを含むスライス集約型暗号システムのアーキテクチャの一例を示す図である。いくつかの例に従った、４つの個々の１００Ｇ暗号スライスを有する１つのスライス集約型暗号スライスを含むスライス集約型暗号システムのアーキテクチャの一例を示す図である。いくつかの例に従った、１つの個々の１００Ｇ暗号スライスと、２つの個々の１００Ｇ暗号スライスを含む１つの２スライス集約型暗号スライスと、パワーオフされた１つの個々の１００Ｇ暗号スライスとを含むハイブリッドスライス集約型暗号システムのアーキテクチャの一例を示す図である。いくつかの例に従った、暗号スライス間でのメタデータ共有のための動作の一例を示すシーケンス図である。いくつかの例に従ったプログラマブル集積回路（integrated circuit：ＩＣ）を示すブロック図である。いくつかの例に従った、プログラマブルＩＣのフィールドプログラマブルゲートアレイ（field programmable gate array：ＦＰＧＡ）実現化例を示す図である。

理解を容易にするため、これらの図面に共通している同一の要素を示すために、可能であれば同一の参照符号が使用されている。ある例の要素が他の例に有益に組み込まれ得ることが考えられる。

詳細な説明
ここに説明される例は、効率的で構成可能なスライス集約型暗号システムに関する。以下に、さまざまな特徴を、図面を参照して説明する。図面は縮尺通りに描かれても描かれなくてもよいこと、および、図面全体を通し、同様の構造または機能の要素は同じ参照符号によって表わされることに留意されたい。図面は、特徴の説明を容易にするようにのみ意図されていることに留意されたい。それらは、請求される発明の網羅的な説明として、または請求される発明の範囲に対する限定として意図されてはいない。たとえば、いくつかの例に従ったさまざまな方法は、より多いかまたはより少ない動作を含んでいてもよく、また、例に従ったさまざまな方法における動作のシーケンスは、ここに説明されるものと異なっていてもよい。加えて、図示された例は、示されたすべての局面または利点を有していなくてもよい。ある特定の例とともに説明された局面または利点は、必ずしもその例に限定されず、そのように図示されていなくても、またはそのように明示的に説明されていなくても、任意の他の例において実践され得る。

以下に説明されるスライス集約型暗号システムは、要求される処理レートに基づいて各スライスを集約するための提案されるアプローチを示すために、４つの１００Ｇ暗号エンジン（別名スライス）という非限定的な例を使用する。非限定的な例のために、システムは、２つの１００Ｇ暗号スライスを集約して、集約された１つの２００Ｇ暗号スライスを形成するように構成されるか、または、４つの１００Ｇ暗号スライスを集約して、集約された１つの４００Ｇ暗号スライスを形成するように構成される。システムは、コスト効率のために、冗長なスライスを有しておらず、また、電力効率のために、スライスごとの制御可能性を提供する。システムはまた、データセキュリティのために、集約された各スライスについて物理的分離を達成する。提案されるアプローチを示すための非限定的な例として４スライス暗号システムが使用されるが、同じアプローチは、さまざまなデータ処理レートでさまざまな数の暗号エンジンを有する暗号システムにも適用可能である。

ここで、データ転送に対してさまざまな処理レートで暗号動作を行なうための構成可能なスライス集約型暗号システムの例を示すブロック図である図１～４を参照する。

図１は、スライス集約型暗号システム１００のアーキテクチャの一例を示す。スライス集約型暗号システム１００は、図１に示すように、複数の個々の暗号スライス１０２＿１、…、１０２＿４、たとえばスライス＃１～スライス＃４を含む。各個々の暗号スライス１０２は、１００Ｇまたは１００ｇｂｐｓで着信データ転送を処理するように構成されてもよいということが理解される。図１に示すように、各暗号スライス１０２は、イングレスブロック１０４と、それと直列接続された暗号エンジン１０６と、それと直列接続されたイーグレスブロック１０８という一連の構成要素を少なくとも含む。イングレスブロック１０４は、ある処理レート、たとえば１００Ｇで着信データ転送を取り出し、データ転送のために必要な処理（たとえば暗号動作）を暗号エンジン１０６に通知し、それに応じて、そのような処理のためにデータを暗号エンジン１０６に供給するように構成される。イングレスブロック１０４からデータを受信すると、暗号エンジン１０６は、１つ以上の暗号処理および／または動作をデータに対して行なうように構成される。暗号動作は、完全性のためにデータ転送のシグネチャを生成またはチェックすること、ならびに／もしくは、機密性のためにデータを暗号化または解読することを含むものの、それらに限定されない。暗号動作が暗号エンジン１０６によっていったん完了されると、イーグレスブロック１０８は、さらなる処理または送信のために、データ転送のシグネチャを挿入または除去し、暗号化または解読されたデータを送信するように構成される。

いくつかの実施形態では、スライス集約型暗号システムは、着信データ転送の要求される処理レートを満たすために、複数の個々の暗号スライス１０２ｓを１つのスライス集約型暗号スライスへ集約するように構成される。図２は、スライス集約型暗号システム２００のアーキテクチャの一例を示す。スライス集約型暗号システム２００は、各々２つの個々の１００Ｇ暗号スライス１０２＿１／１０２＿２および１０２＿３／１０２＿４をそれぞれ含む２つのスライス集約型暗号スライス２０２＿１および２０２＿２を含む。その結果、各２スライス集約型暗号スライス２０２は、２００Ｇまたは２００ｇｂｐｓ、すなわち、スライス集約型暗号スライス２０２における２つの個々の暗号スライス１０２ｓの集約された処理レートで、着信データ転送を処理するように構成される。２００Ｇでのデータ転送がスライス集約型暗号スライス２０２によって受信されると、着信データ転送は分割されて、スライス集約型暗号スライス２０２の２つの個々の暗号スライス１０２ｓのイングレスブロック１０４ｓに供給され、上述のように個々の暗号スライス１０２ｓの各々における構成要素によって並列に処理される。２つの個々の暗号スライス１０２ｓが双方とも、データ転送のそれぞれの部分を処理することをいったん完了すると、スライス集約型暗号スライス２０２は、その２つの個々の暗号スライス１０２ｓのイーグレスブロック１０８ｓからの出力を、さらなる転送および／または処理のために、１つのデータ出力にまとめるように構成される。

図３は、スライス集約型暗号システム４００のアーキテクチャの一例を示す。スライス集約型暗号システム４００は、４つの個々の１００Ｇ暗号スライス１０２＿１、…、１０２＿４を含む１つのスライス集約型暗号スライス３０２を含む。その結果、４スライス集約型暗号スライス３０２は、４００Ｇまたは４００ｇｂｐｓ、すなわち、スライス集約型暗号スライス３０２における４つの個々の暗号スライス１０２ｓの集約された処理レートで、着信データ転送を処理するように構成される。４００Ｇでのデータ転送がスライス集約型暗号スライス３０２によって受信されると、着信データは分割されて、スライス集約型暗号スライス３０２の４つの個々の暗号スライス１０２ｓのイングレスブロック１０４ｓに供給され、上述のように個々の暗号スライス１０２ｓの各々における構成要素によって並列に処理される。４つの個々の暗号スライス１０２ｓがすべて、それぞれのデータを処理することをいったん完了すると、スライス集約型暗号スライス３０２は、その４つの個々の暗号スライス１０２ｓのイーグレスブロック１０８ｓからの出力を、さらなる転送および／または処理のために、１つのデータ出力にまとめるように構成される。

いくつかの実施形態では、スライス集約型暗号システムは、異なる処理レートでの複数のデータ転送に対処するために、１つ以上の個々の暗号スライス１０２ｓと１つ以上のスライス集約型暗号スライスとの双方の混合物を含むように構成される。図４は、ハイブリッドスライス集約型暗号システム６００のアーキテクチャの一例を示す。ハイブリッドスライス集約型暗号システム６００は、２つの個々の１００Ｇ暗号スライス１０２＿１および１０２＿４と、２つの個々の１００Ｇ暗号スライス１０２＿２および１０２＿３を含む１つの２スライス集約型暗号スライス４０２とを含む。そのような構成下では、ハイブリッドスライス集約型暗号システム６００は、複数の着信データ転送を、要求される異なる処理レートで、同時に処理するように構成される。たとえば、個々の１００Ｇ暗号スライス１０２＿１を介して、第１のデータ転送を１００Ｇで処理し、２つの個々の１００Ｇ暗号スライス１０２＿２および１０２＿３を含む２スライス集約型暗号スライス４０２を介して、第２のデータ転送を２００Ｇで処理するように構成される。なお、図４の例における個々の暗号スライス１０２＿４は使用されず、以下の図５のステップ５１２で説明されるように、電力効率のためにパワーオフされ得る（非アクティブになり得る）。

いくつかの実施形態では、上述のスライス集約型暗号システムの各々は、個々のおよび／またはスライス集約型暗号スライス間に１つ以上の交差スライスチャネル１１０をさらに含む。各交差スライスチャネル１１０は、スライス集約を達成するために、生成されたメタデータを１つの暗号スライスから別の暗号スライスへ伝搬するように構成されるということが理解される。いくつかの実施形態では、各交差スライスチャネル１１０はさらに、一般的に使用されるメタデータを、１つのスライス集約型暗号スライス内のすべての個々の暗号スライスへ同報通信するように構成されてもよく、そのため、スライスごとのリソースが、スライス集約型暗号スライスの構成に基づいて、個々の暗号スライス間でともにカスケードされ、共有され、動作され得る。上述のようなスライス集約型暗号スライス内のリソース共有は、低処理レートの暗号スライスのリソースを他の暗号スライスによって再使用することができるため、コスト効率が高い。加えて、上述のようなスライス集約型暗号システムは、暗号スライスが単一の暗号スライスであるか、または、他の暗号スライスと集約されて１つのスライス集約型暗号スライスに形成するかどうかにかかわらず、時分割多重化に依拠しないため、そのようなスライス集約型暗号システムは、より良好なデータセキュリティを提供する。なぜなら、各暗号スライスまたはスライス集約型暗号スライス上で処理されるデータ部分は、他の暗号スライス上で処理されるデータ部分から物理的に分離されるためである。

いくつかの実施形態では、複数の個々の暗号スライスを１つのスライス集約型暗号スライスへ集約することは、個々の暗号スライス１０２のさまざまな構成要素間で情報／メタデータを共有／伝搬することに関わる。個々の暗号スライス１０２ｓのイングレスブロック１０４ｓが有限状態機械ベースのものであるいくつかの実施形態では、個々の暗号スライス１０２の集約中、有限状態機械ベースのイングレスブロック１０４ｓの次の状態、内部フラグ、保存データ、および統計カウンタを含むもののそれらに限定されない、イングレスブロック１０４ｓの関連情報が、１つの個々の暗号スライス１０２から次の個々の暗号スライス１０２へ伝搬される。暗号エンジン１０６ｓが数学論理ベースのものであるいくつかの実施形態では、個々の暗号スライスの集約中、数学論理ベースの暗号エンジン１０６ｓのＸＯＲ結果、乗数結果、および他の暗号アルゴリズムに特有の結果を含むもののそれらに限定されない、暗号エンジン１０６ｓによる動作結果が、１つの個々の暗号スライスから次の個々の暗号スライスへ伝搬される。個々の暗号スライスのイーグレスブロック１０８ｓが同様に有限状態機械ベースのものであるいくつかの実施形態では、イーグレスブロック１０８ｓの関連情報が、イングレスブロック１０４ｓと同様のやり方で、１つの個々の暗号スライスから次の個々の暗号スライスへ伝搬される。いくつかの実施形態では、リソース共有のために、現在のデータフレーミング情報および最終結果が、すべての個々の暗号スライス１０２へ同報通信される。いくつかの実施形態では、個々の暗号スライス１０２の一部（たとえば、１つ以上の構成要素）のみが、スライス集約型暗号スライスのうちの１つによって集約される。たとえば、暗号エンジン１０６ｓのみが、個々の暗号スライス１０２を越えて集約される。

いくつかの実施形態では、各スライス集約型暗号スライスは、スライス集約型暗号スライスの構成に基づいて情報／メタデータを扱うように構成される。図５は、暗号スライス間でのメタデータ共有のための動作の一例を示すシーケンス図である。この図は例示の目的のために機能ステップを特定の順序で示しているが、プロセスは、ステップの特定の順序または配列に限定されない。当業者であれば、この図に描かれたさまざまなステップがさまざまやり方で省略され、並べ替えられ、組合され、および／または適合され得るということを理解するであろう。

図５の例によって示されるように、まず、ステップ５０２で、個々の暗号スライスがマスタースライスとして指定されたかどうかが判断される。個々の暗号スライスがマスタースライスである場合、ステップ５０４で、マスタースライスは、暗号スライスの現在のデータフレーミング情報を生成するように構成される。次に、ステップ５０６で、マスタースライスが唯一の暗号スライスであるか、または、スライス集約型暗号スライスの一部であるか、たとえば、図２のスライス集約型暗号スライス２０２＿１における暗号スライス１０２＿１、図３のスライス集約型暗号スライス３０２における暗号スライス１０２＿１、および図４のスライス集約型暗号スライス４０２における暗号スライス１０２＿２であるかが判断される。マスタースライスが唯一の暗号スライスである場合、それはあらゆる着信情報／メタデータを無視し、必ずしもメタデータを単独で生成しない。そうではなく、マスタースライスが、２つ以上の個々の暗号スライスを有するスライス集約型暗号スライスの一部であると判断された場合、それがマスタースライスでなくても（ステップ５０８）、ステップ５１０で、それは、スライス集約型暗号スライスにおける以前の個々の暗号スライスからメタデータを取り出し、それに応じてそれ自体のメタデータを生成する。スライス集約型暗号スライスの一部ではない非マスター暗号スライスは、無効の構成である。つまり、個々の暗号スライスは使用されず、ステップ５１２で電力効率のためにパワーオフされ得る。

図６は、一例に従ったプログラマブル集積回路（ＩＣ）９００を示すブロック図である。プログラマブルＩＣ９００は、図１～５のシステムの集積回路（ＩＣ）チップを全体的にまたは部分的に実現することができる。プログラマブルＩＣ９００は、処理システム９０２と、プログラマブルロジック９０４と、構成ロジック９０６と、構成メモリ９０８とを含む。プログラマブルＩＣ９００は、不揮発性メモリ９１０、ＲＡＭ９１２、および他の回路９１４といった外部回路に結合され得る。

処理システム９０２は、マイクロプロセッサ、メモリ、サポート回路、ＩＯ回路などを含み得る。プログラマブルロジック９０４は、ロジックセル９１６と、サポート回路９１８と、プログラマブルインターコネクト９２０とを含む。ロジックセル９１６は、複数の入力の一般的な論理関数を実現するように構成され得る回路を含む。サポート回路９１８は、トランシーバ、入力／出力ブロック、デジタル信号プロセッサ、メモリなどといった専用回路を含む。ロジックセルとサポート回路９１８とは、プログラマブルインターコネクト９２０を使用して相互接続され得る。ロジックセル９１６をプログラムするための、サポート回路９１８のパラメータを設定するための、およびプログラマブルインターコネクト９２０をプログラムするための情報が、構成ロジック９０６によって構成メモリ９０８に格納される。構成ロジック９０６は、不揮発性メモリ９１０または任意の他のソースから（たとえば、ＲＡＭ９１２または他の回路９１４から）構成データを取得することができる。

図７は、プログラマブルＩＣ９００のＦＰＧＡ実現化例を示す。プログラマブルＩＣ９００は、構成可能論理ブロック（configurable logic block：ＣＬＢ）９３０と、ランダムアクセスメモリブロック（random access memory block：ＢＲＡＭ）９３２と、信号処理ブロック（signal processing block：ＤＳＰ）９３４と、入力／出力ブロック（input/output block：ＩＯＢ）９３６と、構成およびクロッキングロジック（ＣＯＮＦＩＧ／ＣＬＯＣＫ）９３８と、デジタルトランシーバ９４０と、特殊入力／出力ブロック（Ｉ／Ｏ）９４２（たとえば、構成ポートおよびクロックポート）と、デジタルクロックマネージャ、システムモニタリングロジックなどといった他のプログラマブルロジック９４４とを含む多数の異なるプログラマブルタイルを含む。ＦＰＧＡはまた、ＰＣＩｅインターフェイス９４６、アナログ－デジタル変換器（analog-to-digital converter：ＡＤＣ）９４８などを含み得る。

いくつかのＦＰＧＡでは、各プログラマブルタイルは少なくとも１つのプログラマブル相互接続素子（interconnect element：ＩＮＴ）９５０を含んでいてもよく、それは、図９に含まれる例によって示されるように、同じタイル内のプログラマブル論理素子の入力および出力端子９５２への接続部を有する。各プログラマブル相互接続素子９５０はまた、同じタイルまたは他のタイル内の隣接するプログラマブル相互接続素子の相互接続セグメント９５４への接続部を含み得る。各プログラマブル相互接続素子９５０はまた、論理ブロック（図示せず）間の一般的なルーティングリソースの相互接続セグメント９５６への接続部を含み得る。一般的なルーティングリソースは、相互接続セグメント（たとえば相互接続セグメント９５６）のトラックを含む論理ブロック（図示せず）と、相互接続セグメントを接続するためのスイッチブロック（図示せず）との間のルーティングチャネルを含み得る。一般的なルーティングリソースの相互接続セグメント（たとえば相互接続セグメント９５６）は、１つ以上の論理ブロックにまたがり得る。プログラマブル相互接続素子９５０は一般的なルーティングリソースとともに、図示されたＦＰＧＡのためのプログラマブル相互接続構造（プログラマブルインターコネクト）を実現する。

例示的な一実現化例では、ＣＬＢ９３０は、ユーザロジックを実現するようにプログラミングされ得る構成可能論理素子（configurable logic element：ＣＬＥ）９６０と、単一のプログラマブル相互接続素子（ＩＮＴ）９５０とを含み得る。ＢＲＡＭ９３２は、１つ以上のプログラマブル相互接続素子に加えて、ＢＲＡＭ論理素子（BRAM logic element：ＢＲＬ）９６２を含み得る。典型的には、１つのタイルに含まれる相互接続素子の数は、タイルの高さに依存する。図示された例では、ＢＲＡＭタイルは５つのＣＬＢと同じ高さを有するが、他の数（たとえば４つ）も使用されてもよい。信号処理ブロック９３４は、適切な数のプログラマブル相互接続素子に加えて、ＤＳＰ論理素子（DSP logic element：ＤＳＰＬ）９６４を含み得る。ＩＯＢ９３６は、たとえば、プログラマブル相互接続素子９５０の１つのインスタンスに加えて、入力／出力論理素子（input/output logic element：ＩＯＬ）９６６の２つのインスタンスを含み得る。当業者には明らかであるように、たとえば入力／出力論理素子９６６に接続される実際のＩ／Ｏパッドは典型的には、入力／出力論理素子９６６の区域に制限されない。

図示された例では、ダイの中心近くの水平区域は、構成、クロック、および他の制御ロジックのために使用される。この水平区域または列から延在する垂直列９６８は、ＦＰＧＡの幅にわたってクロックおよび構成信号を分散させるために使用される。

図９に示すアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を構成する規則的な列状構造を乱す追加の論理ブロックを含む。追加の論理ブロックは、プログラマブルブロックおよび／または専用ロジックであり得る。

なお、図７は、単に例示的なＦＰＧＡアーキテクチャを例示するよう意図されている。たとえば、１行における論理ブロックの数、行の相対的な幅、行の数および順序、行に含まれる論理ブロックのタイプ、論理ブロックの相対的なサイズ、ならびに、図９の上部に含まれる相互接続／ロジック実現化例は、単に例示的なものである。たとえば、実際のＦＰＧＡでは、ＣＬＢが現われる場所であればどこでも、ＣＬＢの２つ以上の隣接する行が典型的には含まれて、ユーザロジックの効率的な実現を容易にするが、隣接するＣＬＢ行の数はＦＰＧＡの全体サイズに応じて変化する。

前述の事項は特定の例に向けられているが、その基本的範囲から逸脱することなく他の例およびさらに別の例が考案されてもよく、その範囲は請求項によって定められる。

Claims

システムであって、
１つ以上の個々の暗号スライスを集約することによって、着信データ転送に対して第１の処理レートで複数の動作を行なうように各々構成された、１つ以上のスライス集約型暗号スライスを含み、各個々の暗号スライスは、前記着信データ転送の一部分に対して第２の処理レートで前記複数の動作を行なうように構成され、前記１つ以上の個々の暗号スライスの各々は、直列接続されたイングレスブロックと暗号エンジンとイーグレスブロックという構成要素を少なくとも含み、
前記イングレスブロックは、前記着信データ転送の前記一部分を前記第２の処理レートで取り出し、必要な前記動作を前記暗号エンジンに通知し、前記着信データ転送の前記一部分を前記暗号エンジンに供給するように構成され、
前記暗号エンジンは、前記着信データ転送の前記一部分に対して前記動作を行なうように構成され、
前記イーグレスブロックは、前記動作がいったん完了すると、前記着信データ転送の前記一部分のシグネチャを挿入または除去し、前記着信データ転送の前記一部分を出力するように構成され、
前記１つ以上のスライス集約型暗号スライスの各々の前記第１の処理レートは、前記スライス集約型暗号スライスにおける前記１つ以上の個々の暗号スライスの集約された第２の処理レートと等しい、システム。
前記複数の動作は、完全性のために前記データ転送の前記シグネチャを生成またはチェックすること、および、機密性のために前記データ転送を暗号化または解読することのうちの１つ以上である、請求項１に記載のシステム。
前記１つ以上のスライス集約型暗号スライスの各スライスは、
前記着信データ転送を分割して、前記着信データ転送の部分を、前記スライス集約型暗号スライスにおける前記１つ以上の個々の暗号スライスの前記イングレスブロックに供給し、
前記個々の暗号スライスが前記データ転送のそれぞれの部分を処理することをいったん完了すると、前記１つ以上の個々の暗号スライスの前記イーグレスブロックからの出力を、さらなる転送および／または処理のために、１つのデータ出力にまとめるように構成され、１つのスライス集約型暗号スライス上で処理される前記着信データ転送の前記一部分は、他のスライス集約型暗号スライス上で処理される前記着信データ転送の前記一部分から物理的に分離される、請求項１に記載のシステム。
前記１つ以上のスライス集約型暗号スライスのうちの少なくとも１つは、２つ以上の個々の暗号スライスを含み、前記１つ以上のスライス集約型暗号スライスのうちの前記少なくとも１つの前記第１の処理レートは、前記１つの個々の暗号スライスの前記第２の処理レートよりも高い、請求項１に記載のシステム。
前記１つ以上のスライス集約型暗号スライスのうちの少なくとも１つは、個々の暗号スライスを１つだけ含み、前記１つ以上のスライス集約型暗号スライスは、前記着信データ転送の異なる部分に対して異なる処理レートで前記複数の動作を同時に行なうように構成される、請求項４に記載のシステム。
前記スライス集約型暗号スライス間に１つ以上の交差スライスチャネルをさらに含み、前記１つ以上の交差スライスチャネルの各交差スライスチャネルは、スライス集約を達成するために、１つのスライス集約型暗号スライスから生成された情報を別のスライス集約型暗号スライスへ伝搬するように構成され、前記１つ以上の交差スライスチャネルの各交差スライスチャネルはさらに、一般的に使用される情報を、１つのスライス集約型暗号スライス内のすべての個々の暗号スライスへ同報通信するように構成され、スライスごとのリソースが、前記スライス集約型暗号スライスの構成に基づいて、前記個々の暗号スライス間でともにカスケードされ、共有され、動作される、請求項１に記載のシステム。
前記１つ以上のスライス集約型暗号スライスのうちの１つは、前記１つ以上の個々の暗号スライスの一部のみを集約するように構成される、請求項１に記載のシステム。
前記１つ以上の個々の暗号スライスを１つのスライス集約型暗号スライスへ集約することは、前記個々の暗号スライスの前記構成要素間で情報を共有することを含む、請求項１に記載のシステム。
前記個々の暗号スライスの集約中、前記イングレスブロックの関連情報が、１つの個々の暗号スライスから次の暗号スライスへ伝搬され、前記個々の暗号スライスの前記イングレスブロックは、有限状態機械ベースのものである、請求項８に記載のシステム。
前記個々の暗号スライスの集約中、前記暗号エンジンによる動作結果が、１つの個々の暗号スライスから次の個々の暗号スライスへ伝搬され、前記暗号エンジンは、数学論理ベースのものである、請求項８に記載のシステム。
前記イーグレスブロックの関連情報が、１つの個々の暗号スライスから次の個々の暗号スライスへ伝搬され、前記個々の暗号スライスの前記イーグレスブロックは、有限状態機械ベースのものである、請求項８に記載のシステム。
リソース共有のために、現在のデータフレーミング情報および最終結果が、すべての個々の暗号スライスへ同報通信される、請求項８に記載のシステム。
前記１つ以上のスライス集約型暗号スライスの各スライスは、前記スライス集約型暗号スライスの構成に基づいて前記情報を扱って共有するように構成される、請求項８に記載のシステム。
方法であって、
１つ以上の個々の暗号スライスをスライス集約型暗号スライスへ集約するステップを含み、各スライスは、着信データ転送に対して第１の処理レートで複数の動作を行なうように構成され、前記１つ以上の個々の暗号スライスの各個々の暗号スライスは、直列接続されたイングレスブロックと暗号エンジンとイーグレスブロックという構成要素を少なくとも含み、
前記イングレスブロックは、前記着信データ転送の前記一部分を前記第２の処理レートで取り出し、必要な前記動作を前記暗号エンジンに通知し、前記着信データ転送の前記一部分を前記暗号エンジンに供給するように構成され、
前記暗号エンジンは、前記着信データ転送の前記一部分に対して前記動作を行なうように構成され、
前記イーグレスブロックは、前記動作がいったん完了すると、前記着信データ転送の前記一部分のシグネチャを挿入または除去し、前記着信データ転送の前記一部分を出力するように構成され、前記方法はさらに、
前記着信データ転送を分割して、前記着信データ転送の部分を、前記スライス集約型暗号スライスにおける前記１つ以上の個々の暗号スライスの前記イングレスブロックに供給するステップを含み、前記１つ以上の個々の暗号スライスの各々は、前記着信データ転送の一部分に対して第２の処理レートで前記複数の動作を行なうように構成され、前記スライス集約型暗号スライスの前記第１の処理レートは、前記スライス集約型暗号スライスにおける前記１つ以上の個々の暗号スライスの集約された第２の処理レートと等しく、前記方法はさらに、
前記個々の暗号スライスが前記データ転送のそれぞれの部分を処理することをいったん完了すると、前記スライス集約型暗号スライスにおける前記１つ以上の個々の暗号スライスの前記イーグレスブロックからの出力を、さらなる転送および／または処理のために、１つのデータ出力にまとめるステップを含む、方法。
１つのスライス集約型暗号スライス上で処理される前記着信データ転送の前記一部分を、他のスライス集約型暗号スライス上で処理される前記着信データ転送の前記一部分から物理的に分離するステップをさらに含む、請求項１４に記載の方法。
スライス集約を達成するために、１つの個々の暗号スライスから生成された情報を別の個々の暗号スライスへ伝搬するステップと、
一般的に使用される情報を、前記スライス集約型暗号スライス内のすべての個々の暗号スライスへ同報通信するステップとをさらに含み、
スライスごとのリソースが、前記スライス集約型暗号スライスの構成に基づいて、前記個々の暗号スライス間でともにカスケードされ、共有され、動作される、請求項１５に記載の方法。