JP2022538721A - 量子計算のためのスワップネットワーク - Google Patents

Abstract

量子コンピュータが分子化学を完全にシミュレートすることができるように、量子コンピュータおよび量子コンピュータを操作する方法が説明される。量子コンピュータの回路深度は、従来の量子計算法と比較して、少なくとも１桁減少する。並列化された量子ビットまたはフェルミオンスワップネットワークを採用して、コンピュータの連続する量子ビット上の局所として、第二量子化ハミルトニアンの非局所項がレンダリングされる。したがって、非局所的な量子ダイナミクスが局所的にレンダリングされる。非局所的相互作用を局所化することにより、量子計算を大幅に並列化し、４量子ビット相互作用の時間発展演算子をシミュレートする単一のテンプレート回路を４つの量子ビットの局所化グループに適用することができる。化学に加えて、量子コンピュータおよび量子コンピュータを操作する方法を採用して、局所化された計算の並列化を介して、必要とされる回路深度を減少させながら、任意の多体相互作用を局所化することができる。【選択図】図２Ｅ

Description

量子コンピューティングの応用として、量子システムの評価（またはシミュレーション）がある。例えば、量子情報および量子計算法を採用して、複雑な化合物の種々の特性を決定できることが示されている。量子力学的多体系と量子レジスタ内の相互作用する量子ビットの集合との両方の挙動が量子システムの力学の影響を受けるため、材料（例えば、化合物で構成される材料）の種々の量子力学的特性は、量子コンピューティングを介してシミュレートすることができる。より簡潔に言えば、Ｎ個の量子ビットのシステムを採用して、量子力学的多体系のダイナミクスをシミュレートすることができ、Ｎは相互作用する粒子の数に比例する。

従来の量子計算法では、実装態様の詳細に応じて、Ｎ個の量子ビットを利用する化学システムを完全にシミュレートするために必要な回路深度は、Ｏ（Ｎ^５）またはＯ（Ｎ^４）として比例する。化学などの量子計算シミュレーションの多くの興味深いアプリケーションには、相互作用する粒子が非常に多いシステムが含まれている。例えば、大きな分子には、数十または数百の占有軌道が含まれる場合がある。従来の量子計算法では、回路深度のスケーリングは多項式となるが、回路深度は、Ｎ個の量子ビットの適度な値を必要とする量子計算では急速に非実用的なものとなる。

この概要は、以下の発明を実施するための形態でさらに説明される選定された概念を簡略化された形式で紹介するために提供される。この概要は、特許請求される主題の主要な特徴または本質的な特徴を特定することを意図しておらず、特許請求される主題の範囲を制限するために使用されることも意図していない。

種々の実施形態は、フェルミ粒子（例えば、電子）の非局所的相互作用のシステムなどであるがこれらに限定されない、多体系のダイナミクスをシミュレートするための量子コンピュータおよび量子コンピュータを操作する方法を対象としている。アプリケーションの非限定的な例として、実施形態を採用して、レジスタの量子ビットに作用する量子回路（すなわち、量子論理ゲートの構成）を介して、分子化学における電子軌道の時間発展をシミュレート（または計算）することができる。より具体的には、実施形態は、量子ビットまたはフェルミオン軌道上で並列化されたスワップ操作を実行するスワップゲートのネットワークを含んでおり、これは、量子レジスタ内の量子ビットの局所化グループを介して、非局所的多体相互作用のシミュレーションを可能にする。スワップゲートのネットワークを介して、多数の多体項の計算を量子コンピュータ内で並列化することができ、その結果、コンピュータの回路深度が大幅に減少する。スワップゲートのネットワークにより、量子ビットの局所化グループに作用し、フェルミ粒子などであるがこれに限定されない非局所化相互作用量子粒子の時間発展をシミュレートする少数の回路テンプレート、または単一のテンプレートさえ、反復適用が可能になる。

一実施形態は、量子ハードウェア、コンピュータ、またはシステムを含み、これらは、方法を実行するために量子ビットのセットで動作する量子ゲートのネットワークを動作させるように構成されている。量子ゲートは、量子ビットスワップゲートを含み得る。量子ビットのセットは、複数の４量子ビットの組み合わせを定義する。例えば、セットのカーディナリティが正の整数Ｎで示されている場合、量子ビットのセットは

の一意の４量子ビットの組み合わせを定義できる。セットは、順序付けられたセットであり得る。本方法は、複数の量子ビットスワップ操作を介して、量子ビットのセットの順序を反復的に更新することを含み得る。量子ビットスワップ操作は、量子ゲートのネットワークによって実装することができる。反復スワップ操作を介して、４量子ビットの組み合わせの各々は、複数のスワップ操作中に少なくとも１回、量子ビットのセットの順序内で連続する４量子ビットグループとして表される。つまり、

の一意の４量子ビットの組み合わせの各々は、スワップ操作によって少なくとも１回、順序セット内の連続する４量子ビットグループとしてレンダリングされる。複数のスワップ操作の各々においてスワップされた量子ビットの各ペアは、量子ビットのセットの順序内で最大３つの量子ビットによって分離され得る。

少なくとも一部の実施形態では、量子ビットのセットは、複数の２量子ビットの組み合わせをさらに定義することができる。例えば、そのセットにより、

の一意の２量子ビットの組み合わせを定義できる。セットの順序は、追加の量子ビットスワップ操作によって反復的に更新され得る。追加のスワップ操作を介して、２量子ビットの組み合わせの各々は、追加のスワップ操作中に少なくとも１回、量子ビットのセットの順序内で連続する２量子ビットグループとして表される。つまり、

の一意の２量子ビットの組み合わせの各々は、追加のスワップ操作によって少なくとも１回、順序セット内の最近傍２量子ビットのペアとしてレンダリングされる。追加のスワップ操作の各々においてスワップされた量子ビットの各ペアは、量子ビットのセットの順序内の最近傍ペアまたは量子ビットであり得る。

本開示の態様は、添付の図面図を参照して以下に詳細に説明されている。

本発明の実施形態の実装に使用するのに適した量子ゲートの概略図を提供する。 種々の実施形態と一致する、２体の時間発展演算子の一実施形態の行列表現の一実施形態を示す。 種々の実施形態と一致する、４量子ビットの時間発展演算子を実装する４量子ビット量子回路の５つの代替実施形態を示す。 種々の実施形態と一致する、２量子ビットペアスワップネットワークによって実装される量子ビットスワップ操作のプロセスを示すフロー図を提供する。 種々の実施形態と一致する、ホイールスワップネットワークによって実装される量子ビットスワップ操作のプロセスを示すフロー図を提供する。 Ｎ＝４、Ｎ＝５、Ｎ＝１０、およびＮ＝１１の量子ビットレジスタまたは量子ビットホイールについて、１つ以上の量子ビットスワップネットワークを介して実装される図３Ａ～３Ｂのプロセスの回転操作を示す。 本明細書に提示される種々の実施形態と一致する、３量子ビット相互作用のクラスタイプの種々の特性を示す表を提供する。 本明細書に提示される種々の実施形態と一致する、３量子ビットの組み合わせの構成のベクトル化を示す表を提供しており、５≦Ｎ≦１０である。 Ｎ＝１４、１５、１６、１８、および１９の場合のカテゴリ１の３量子ビットの組み合わせに対するベクトル化の非限定的な実施形態を示す表を提供する。 Ｎ＝１４、１５、１６、１８、および１９の場合のカテゴリ１の３量子ビットの組み合わせに対するベクトル化の他の非限定的な実施形態を示す表を提供する。 量子コンピュータ内のすべてのカテゴリ０の３量子ビットの組み合わせを局所化するための量子ビットスワップ操作を実装するプロセスを示すフロー図を提供する。 Ｎ＝８の量子ビット量子コンピュータに対する図５Ａのプロセスのスワップ操作を示す。 量子コンピュータ内のすべてのカテゴリ１の３量子ビットの組み合わせを局所化するプロセスを示すフロー図を提供する。 種々の実施形態と一致する、図５Ｃのプロセスで利用される２Ｄ量子ビット構成の実施形態を示す。 ３量子ビット演算子のスワップネットワークの回路深度がほぼＯ（Ｎ^２）に比例することを示す数値結果のプロットを提供する。 本明細書に提示される種々の実施形態と一致する、４量子ビット相互作用のクラスタイプの種々の特性を示す表を提供する。 本明細書に提示される種々の実施形態と一致する、４量子ビットの組み合わせの構成のベクトル化を示す表を提供しており、５≦Ｎ≦１０である。 本明細書で論じられる４量子ビットの実施形態に採用される２量子ビットスロットネットワークによって実装されるスワップ操作のプロセス６２０を示すフロー図を提供する。 局所化された４量子ビットの組み合わせを生成するために少なくとも１つの実施形態で採用されるスワップ操作のタイプの概要を示す。 量子コンピュータ内のすべての４量子ビットの組み合わせを局所化するプロセスを示すフロー図を提供する。 量子コンピュータ内のすべてのカテゴリ０の４量子ビットの組み合わせを局所化するプロセスを示すフロー図を提供する。 Ｎ＝１０の量子ビット量子コンピュータに対する図７Ｂのプロセスのスワップ操作を示す。 ４量子ビット演算子のスワップネットワークの回路深度がほぼＯ（Ｎ^３）に比例することを示す数値結果のプロットを提供する。 本開示の一実施形態を実装する際に使用するのに適した例示的な量子コンピューティング環境のブロック図である。 本開示の一実施形態を実装する際に使用するのに適した例示的な古典的なコンピューティング環境のブロック図である。

本開示の態様の主題は、本明細書に具体的に説明されており、法定要件を満たしている。ただし、説明自体は、この特許の範囲を制限することを意図したものではない。むしろ、本発明者らは、請求された主題が他の方法で具現化されて、他の現在または将来の技術と併せて、本明細書に記載されたものと同様の異なるステップまたはステップの組み合わせを含むように、他の方法でも具現化される可能性があることを想定している。さらに、「ステップ」および／または「ブロック」という用語は、採用される方法の異なる要素を示唆するために本明細書で採用され得るが、これらの用語は、個々のステップの順序が明示的に記述されている場合を除き、ここに開示されている種々のステップ間またはステップ間の特定の順序を意味すると解釈されるべきではない。本明細書に記載の各方法は、量子コンピューティングプロセス、古典的なコンピューティングプロセス、ならびに／もしくは量子および／もしくは古典的なハードウェア、ファームウェア、ならびに／またはソフトウェアの任意の組み合わせを使用して実行され得るそれらの組み合わせを含み得る。例えば、種々の機能は、メモリに格納された命令を実行するプロセッサによって実行されてもよい。これらの方法はまた、コンピュータ記憶媒体に記憶されたコンピュータ使用可能な命令として具現化されてもよい。これらの方法は、一部例を挙げると、スタンドアロンアプリケーション、サービスまたはホステッドサービス（スタンドアロンまたは別のホステッドサービスとの組み合わせ）、または別の製品へのプラグインによって提供されてもよい。

本明細書で使用される場合、「セット」という用語は、量子ビットなどであるがこれに限定されないオブジェクト（または要素）の順序付けられた（すなわち、シーケンシャルな）または順序付けられていない（すなわち、非シーケンシャルな）集合を指すために採用され得る。セットには、Ｎ個の要素（量子ビットなど）が含まれ得る。ここで、Ｎは任意の非負の整数である。つまり、セットには０、１、２、３、．．．Ｎ個のオブジェクトおよび／または要素が含まれ得、ここで、Ｎは上限のない正の整数である。したがって、本明細書で使用される場合、セットは、要素を含まないヌル（ｎｕｌｌ）セット（すなわち、空のセット）であり得る。セットには、単一の要素のみが含まれ得る。他の実施形態では、セットは、１つ、２つ、または３つの要素よりも著しく大きい複数の要素を含み得る。本明細書で使用される場合、「サブセット」という用語は、別のセットに含まれるセットである。サブセットは、サブセットが含まれる他のセットの適切または厳密なサブセットであり得るが、そうである必要はない。すなわち、セットＢがセットＡのサブセットである場合、一部の実施形態では、セットＢは、セットＡの適切または厳密なサブセットである。他の実施形態では、セットＢはセットＡのサブセットであるが、セットＡの適切または厳密なサブセットではない。

種々の実施形態は、フェルミ粒子（例えば、電子）の非局所的相互作用のシステムなどであるがこれらに限定されない、多体系のダイナミクスをシミュレートするための量子コンピュータおよび量子コンピュータを操作する方法を対象としている。アプリケーションの非限定的な例として、実施形態は、レジスタの量子ビットに作用する量子回路（すなわち、量子論理ゲートの構成）を介して、分子化学における電子軌道の時間発展をシミュレート（または計算）するために採用することができる。より具体的には、実施形態は、並列化されたスワップ操作を実行するスワップゲートのネットワークを含み、これにより、非局所的な多体相互作用のシミュレーションが可能となる。一部の実施形態では、スワップ操作は、量子レジスタ内の量子ビットのグループを局所化する量子ビットスワップ操作を含む。他の実施形態では、スワップ操作は、フェルミオン軌道をスワップするために採用される。つまり、フェルミオンスワップ操作を含むスワップ操作は、ハミルトニアン項をスワップして、ハミルトニアンの項の局所化グループを可能にし得る。

第二量子化形式では、電子軌道の多体相互作用に対応するハミルトニアン関数と、量子コンピュータの量子ビットの多体相互作用に対応するハミルトニアン関数との間のマッピングは、カノニカルな生成演算子および消滅演算子を介して生成することができる。ハミルトニアン関数のこのマッピングにより、軌道のハミルトニアンの種々の項の時間発展演算子の特性をエミュレートするように設計された量子回路が、量子ビット上で動作し得る。軌道の第二量子化ハミルトニアンには、１体項および２体項の両方が含まれる。ハミルトニアンは非局所的であり、１体項は、量子レジスタ内の２つの量子ビットの可能な各ペアの量子ビット間の２量子ビット相互作用に対応する。したがって、すべての１体項を評価するには、１体の時間発展演算子に対応する回路が量子ビットの可能なペアごとに動作する必要がある。２体項は、レジスタ内の４つの量子ビットの可能な各グループ間の４量子ビットの相互作用に対応する。２体項のすべてを評価するには、２体の時間発展演算子に対応する回路が４つの量子ビットの可能な各グループで動作する必要がある。

４量子ビット構成の組み合わせ論は、２量子ビット項の組み合わせ論よりも大幅に高速にスケーリングするものであるため、かかる計算スキームでは、回路深度は、４量子ビット項が支配的となる。従来の量子計算法では、Ｎ個の量子ビットを利用した化学システムを完全にシミュレートするために必要な回路深度はＯ（Ｎ^４）として比例する。化学などの量子計算シミュレーションの多くの興味深いアプリケーションには、相互作用する粒子が非常に多いシステムが含まれている。例えば、大きな分子には、数十または数百の占有軌道が含まれる場合がある。従来の量子計算法では、回路深度のスケーリングは多項式となるが、回路深度は、Ｎ個の量子ビットの適度な値を必要とする量子計算では急速に非実用的なものとなる。以下で論じるように、本明細書の種々の強化された実施形態の少なくとも一部の回路深度は、ほぼＯ（Ｎ^３）として比例し、回路深度の少なくとも１桁の減少を提供する。したがって、種々の実施形態は、量子コンピュータの性能、機能性、および効率、ならびに量子コンピュータを操作する方法を大幅な改善することが明らかになっている。

上記のように、実施形態は、量子ビットスワップネットワークを含み、量子ビットスワップネットワークは、複数のスワップゲートを含む。本明細書で論じられる実施形態の多くは、量子レジスタの量子ビットをスワップするスワップネットワークを対象としているが、他の実施形態はそれほど限定されていない。スワップ操作は、フェルミオンスワップ操作を介したフェルミオンスワップ操作として容易に採用することができる。量子ビットスワップ操作として本明細書で論じられるスワップ操作のいずれも、フェルミオンスワップ操作を含むように容易に一般化され得ることが理解される。すなわち、本明細書で論じられるスワップネットワークおよび／またはスワップゲートのいずれかは、フェルミオン軌道および／またはフェルミオン軌道を表すハミルトニアン項をスワップするフェルミオンスワップ演算子として作用し得る。量子ビットスワップ操作と同様に、フェルミオンスワップ操作は並列化されたスワップ操作であり得る。

量子ビットおよび／またはフェルミオン軌道スワップ操作は、量子レジスタ内の量子ビットの局所化グループおよび／またはフェルミオン軌道の局所化グループを介して、非局所的な多体相互作用のシミュレーションを可能にする。スワップゲートのネットワークを介して、多数の多体項の計算を量子コンピュータ内で並列化することができ、その結果、コンピュータの回路深度が大幅に減少する。スワップゲートのネットワークにより、量子ビットの局所化グループに作用し、フェルミ粒子などであるがこれに限定されない非局所化相互作用量子粒子の時間発展をシミュレートする少数の回路テンプレート、または単一のテンプレートの反復適用が可能になる。かかるシミュレーションスキーム用の量子コンピュータを設計する従来の方法では、コンピュータの回路深度は、４量子ビットの相互作用に対応する２体ハミルトニアン項が支配的となり、Ｏ（Ｎ^４）としてスケーリングされる。図７Ｅに示されるように、本明細書の強化された実施形態の回路深度は、スワップネットワークによって可能にされる回路並列化を介して、Ｏ（Ｎ^３）としてスケーリングされる。したがって、種々の実施形態は、シミュレーションから必要とされる回路深度のスケーリングにおいて少なくとも１桁の減少を提供する。

本明細書で論じられる種々の実施形態の多くは、非局所的な１体および２体のフェルミオン相互作用に対応するハミルトニアン項をシミュレートすることを目的としている。つまり、ハミルトニアンの効果をシミュレートする場合、高次の項は無視される。しかしながら、実施形態はそのように限定されず、実施形態は、ｋ体の相互作用を含むことによってより高次の項を含むように一般化することができる。ここで、ｋは１より大きい任意の整数である。例えば、３体ハミルトニアン項を計算するために、スワップネットワーク（および他の回路）、ならびに本明細書で論じられる種々の方法、プロセス、および計算システムは、量子回路に８量子ビット（または他の任意の高次）相互作用を組み込むためにスケールアップされ得る。かかる実施形態は、すべての可能な８量子ビットグループを局所化するために適切にスケーリングされたスワップネットワークを含み得る。実施形態はまた、ボソンについて同様のハミルトニアンをシミュレートするために一般化され得る。開示された方法およびシステムは、とりわけ、トラップされたイオン、冷原子、ジョセフソン接合デバイス、固体スピン、マヨラナフェルミ粒子、光子偏光に基づくものなど、量子ビットの種々の物理的実装態様および／またはインスタンス化に基づくシステムに適用され得る。一部のアプリケーションでは、フォールトトレランスを提供するために、いわゆるトポロジカルに保護された量子ビットが好まれる。

本明細書で論じられるように、量子コンピュータ、またはコンピュータ内の１つ以上の量子レジスタは、１つ以上の量子ビットのセットを含み得る。コンピュータに含まれる１つ以上のセットの少なくとも１つには、Ｎ個の量子ビットが含まれる。ここで、Ｎは１より大きい任意の正の整数である。種々の実施形態では、量子ビットのセットは、順序付けられた量子ビットのセットであり得る。一部の実施形態では、セットの順序は、論理的かつ／または仮想化された順序であり得る。量子ビットの論理的かつ／または仮想化された順序は、量子ビットの物理的インスタンス化の物理的な順序付け、構成、および／もしくは配置に類似している場合があり、または類似していない場合がある。量子ビットのセットの順序について説明する際、別段明記されていない限り、量子ビットの論理的かつ／または仮想化された順序付けであり、量子ビットの物理的インスタンス化の物理的な順序付けとは別の場合がある。したがって、「論理的」または「仮想的」という用語は、セットの順序を説明する際に省略され得る。なぜなら、別段の定めがない限り、説明されているのはセットの論理的かつ／または仮想化された順序であることが示唆されるからである。

種々の実施形態は、量子ビットスワップ操作を介してセットの順序を反復的に更新することができ、その結果、セットの現在の順序は、本明細書で論じられる方法および／またはプロセス中に何度も更新され得る。量子ビットの論理的および／または仮想化された構成および／または配置は、セットの現在の論理的かつ／または仮想的順序を示し得、１～Ｎの一意の整数インデックスを介して各量子ビットを参照かつ／または示し得る。量子ビットの論理的かつ／もしくは仮想化された配置および／または構成を説明する際、論理的かつ／もしくは仮想化された配置および／または構成は、量子ビットの１Ｄアレイ、ストリング、および／または格子の文脈で説明され得る。例えば、Ｎ＝１０の量子ビットの論理的かつ／もしくは仮想化された配置および／または構成は、論理的または仮想的な１Ｄアレイ、すなわち（１，２，３，４，５，６，７，８，９，１０）として表すことができる。

しかしながら、量子ビットのセットの物理的インスタンス化は、物理的量子ビットの１Ｄ格子またはストリングではない量子ビットの物理的配置および／または物理的構成を含み得る。一部の実施形態では、量子ビットの物理的インスタンス化は、２Ｄまたは３Ｄの物理的アレイ、ストリング、または格子に物理的に配置および／または構成され得る。他の実施形態では、量子ビットの物理的インスタンス化は、１Ｄ物理的アレイ、ストリング、または格子に物理的に配置および／または構成され得る。したがって、実施形態を説明する際、１Ｄアレイである量子ビットの論理的かつ／もしくは仮想化された配置および／または構成は、（複数の次元を含み得る）物理的配置および／または構成とは異なる場合がある。したがって、量子ビットの配置、構成、および／または順序付けについて説明する際、別段明記しない限り、論理的かつ／もしくは仮想化された配置または構成が示唆される。つまり、別段明記しない限り、量子ビットの配置、構成、および／または順序付けについて説明する際、参照されているのは、物理的な配置ではなく、論理的かつ／または仮想化された配置であることを意味する。したがって、以下の説明では、論理的かつ／もしくは仮想化された配置および／または順序付けが説明されていることが示唆されるので、論理的かつ／または仮想化という用語は省略され得る。

セットの順序は、論理または仮想１Ｄアレイ内の量子ビットの論理または仮想位置によって示される。したがって、上記のＮ＝１０の例では、量子ビット１（それぞれ〈１｜または｜１〉とブラケット表記で示され得る）はアレイの第１の論理位置にあり、量子ビット２はアレイの第２の論理位置にあり、量子ビット１０はアレイの第１０の論理位置にある。上記のように、セットの論理的順序が更新され得、その結果、量子ビットの論理的配置および／または論理的構成が更新される。

全体を通して説明したように、セットの再順序付けは、１つ以上の量子ビットスワップ操作を介して可能となり得る。量子ビットのペアを操作する量子ビットスワップ操作により、ペア内の２つの量子ビットの論理位置が「スワップ」され得る。量子ビットの論理位置をスワップすることで、セットの現在の順序が再順序付けされ得るか、または更新され得る。例えば、量子ビット１および２で動作するスワップ操作は、論理配置および／または論理構成が（２，１，３，４，５，６，７，８，９，１０）に更新されるように、量子ビットのセットを論理的に再順序付けすることができる。ここで、量子ビット２はセットの論理的な第１の位置にあり、量子ビット１はセットの論理的な第２の位置にある。種々の実施形態では、スワップ操作は、順序付けられた量子ビットのセット全体で並列化され得、その結果、並列化されたスワップ操作は、前のアレイを同時（またはほぼ同時）に、（１，２，３，４，５，６，７，８，９，１０）→（２，１，４，３，６，５，８，７，１０，９）と再順序付けすることができる。ここで、スワップ操作により、｛１，２｝、｛３，４｝、｛５，６｝、｛７，８｝、および｛９，１０｝の論理位置にある量子ビットがスワップされている。かかるスワップ操作は、行列表記で

のように示され得る。ここで、一番上の行はセットの最初の順序を示し、次の行は並列化されたスワップ操作の結果として更新された順序を示している。

種々の実施形態では、量子ビットスワップゲートのネットワーク（すなわち、スワップネットワーク）は、セット内の特定の論理位置に論理的に配置された２つの量子ビットの論理位置をスワップするために採用される。かかる量子ビットスワップゲートは、少なくとも図１Ｂと併せて説明される。スワップ操作を介して量子ビットの論理位置をスワップすることは、量子ビットの物理的インスタンス化の物理的配置および／または物理的順序付けを保存し得ることに留意されたい。より具体的には、量子ビットスワップ操作は、影響を受ける２つの量子ビットの量子状態をスワップし、量子ビットの物理的インスタンス化の物理的に観察可能な構成に影響を与えない場合がある。量子ビット１および２での上記のスワップ操作では、最初にアレイの第１の論理位置にある量子ビットは、｜１〉＝α｜↑〉＋β｜↓〉のように表される量子状態（すなわち、量子ビットの２つの固有状態の重ね合わせ）にあり得る。アレイの第２の論理位置にある量子ビットは、｜２〉＝α’｜↑〉＋β’｜↓〉のように表される第２の量子状態にあり得る。（｜↑〉，↓〉）は量子ビットの直交基底を構成し、α、β、α’、およびβ’は複素振幅（または係数）であり、｜α｜^２＋｜β｜^２＝｜α’｜^２＋｜β’｜^２＝〈↑│↑〉＝〈↓│↓〉＝１かつ〈↑│↓〉＝〈↓│↑〉＝０である。スワップ操作がアレイの第１および第２の位置にある量子ビットで動作した後、第１の位置にある量子ビットは｜２〉＝α’｜↑〉＋β’｜↓〉の量子状態になり、アレイの第２の位置にある量子ビットは｜１〉＝α｜↑〉＋β｜↓〉の量子状態となる。したがって、量子ビット１および２の順序付けおよび／または位置は論理的にスワップされていると言える。量子ビットの量子状態を論理的にスワップするために、物理的インスタンス化（例えば、個々の電子）の物理的な順序付けまたは構成をスワップする必要がないことに留意されたい。

分子化学ダイナミクスの物理
開示された方法およびシステムは、概して、関心のある材料に関連する第二量子化ハミルトニアンに基づく量子計算に関する。第二量子化ハミルトニアンは量子ビットにマッピングでき、各量子ビットの論理状態は、単一電子スピン軌道の占有に関連付けることができる。ここで、０は占有を示し、１は非占有を示している。複数の単一電子スピン軌道を有するシステムは、量子コンピュータ内でＮ個の量子ビットで表すことができる。任意の数の電子を有するシステムは、Ｎの値を適切にスケーリングすることで表すことができる。以下の説明では、Ｎは１より大きい任意の整数であり得る。つまり、Ｎは上限に関連付けられていない。一部の実施形態では、Ｎは５０より大きい。一部の実施形態では、Ｎは１００よりも著しく大きいか、または１０００である。

ジョーダンウィグナー変換は、パウリスピン行列を使用して表されるように、生成演算子と消滅演算子とを変換するために使用され得る。多体系の一般的な時間発展演算子は、ゲートのシーケンスとして簡単に表現できない場合があるが、第二量子化ハミルトニアンは１電子項および２電子項の和として表すことができる。各項の時間発展演算子は、量子論理ゲートのシーケンスを介して物理的に実装できる。関連するユニタリ時間発展演算子は、非可換演算子の時間発展に基づくＴｒｏｔｔｅｒ－Ｓｕｚｕｋｉ関係を使用して近似できる。

多体系の量子計算は、第二量子化形式で定式化できる。ここで、ハミルトニアン演算子は次のように表される。

式中、ｐ、ｑ、ｒ、およびｓは、分子軌道を識別する指標であり、各分子軌道は、スピンアップ粒子またはスピンダウン粒子のいずれか、あるいはその両方またはいずれでもない粒子によって占められている。ｈ_ｐｑ係数およびｈ_ｐｑｒｓ係数は、種々の波動関数に関連する振幅である。ａ^†演算子およびａ演算子は、それぞれ、量子力学の第二量子化形式のカノニカルな粒子の生成演算子および消滅演算子である。この定式化では、高次の項は無視される。しかしながら、これらの項は、ｋが４より大きい場合、ｋ体の相互作用を対象としたスワップネットワークを採用することによって、種々の実施形態に含まれ得ることに留意されたい。

ｈ_ｐｑ係数およびｈ_ｐｑｒｓ係数は、正確に決定または近似することができる。例えば、これらの係数は、ハートリーフォック法の適切な積分を実行することによって近似できる。便宜上、説明のために、ｈ_ｐｑ係数およびｈ_ｐｑｒｓ係数は、本明細書では、それぞれ、１体ハミルトニアン係数および２体ハミルトニアン係数と称される。これらの係数は、基底状態ｐおよびｑ、ならびにｐ、ｑ、ｒ、およびｓを結合する波動関数の複素係数である。ここで、ｐ、ｑ、ｒ、およびｓは整数インデックスである。これらの１体および２体ハミルトニアン係数は、例えば、ハートリーフォック近似での空間積分などの計算を実行する従来のコンピュータプログラムを使用して、種々の方法で取得できる。以下の例では、任意の方法で得られた係数を使用できる。生成演算子および消滅演算子は、エルミート行列とユニタリ２×２パウリスピン行列（ここではＸ、Ｙ、Ｚと称する）とを介して表現できることに留意されたい。

量子計算の目的で、各軌道は２つの量子ビットにマッピングされる。ここで、ｈ_ｐｑａ_ｐ ^†ａ_ｑ項はｐおよびｑ（１つの電子を表す）としてインデックス付けされた量子ビットのペアで動作し、ｈ_ｐｑｒｓａ_ｐ ^†ａ_ｑ ^†ａ_ｒａ_ｓ項はｐ、ｑ、ｒ、およびｓ（２つの電子を表す）としてインデックス付けされた４つの量子ビットのグループで動作する。

軌道の時間発展は、軌道の波動関数に作用する単一の時間発展演算子Ｕ（ｔ）＝ｅ－^ｉＨｔを介して生成される。したがって、軌道の初期波動関数（Ψ（ｔ＝０））が与えられると、軌道の時間発展はΨ（ｔ）＝ｅ－^ｉＨｔΨ（０）のように求めることができる。概して、ハミルトニアン項は可換でないことに留意されたい。ただし、Ｕ（ｔ）の評価は、時間の経過とともに繰り返される離散評価（Ｔｒｏｔｔｅｒステップなど）によって、次のように概算できる。

式中、ＭはＴｒｏｔｔｅｒステップの数であり、ΔｔはＴｒｏｔｔｅｒステップのサイズであり、Ｈ_ｊはハミルトニアンの項である。したがって、時間発展演算子は、各Ｔｒｏｔｔｅｒステップで次のように近似できる。

式中、

および

である。したがって、かかる軌道の時間発展は、ハミルトニアンの指数演算を介して、量子ビットで動作するゲートを含む量子コンピューティングシステムを介してシミュレートすることができる。

ハミルトニアンには、電子のすべての非局所的相互作用が含まれることに留意されたい。したがって、Ｎ個の量子ビットにマッピングすると、４つの量子ビットのペアとグループごとに

の１体の時間発展操作および

の２体の時間発展操作が必要になる。かかる各操作には量子回路が必要であり、各回路には１つ以上の量子ゲートが含まれる。１体ハミルトニアン項はＯ（Ｎ^２）としてスケーリングされ、２体ハミルトニアン項はＯ（Ｎ^４）としてスケーリングされるため、量子計算に必要な回路深度は２体項が支配的となる。したがって、項を計算するための量子回路およびゲートに関する以下の説明は、２体項を対象としている。ただし、１体項の計算には、他の量子回路およびゲートが含まれ得る。

上記のように、概してハミルトニアンの項は可換ではない。したがって、単純に、

には、暗黙的に４！＝２４の順列項の和が含まれる。ただし、係数を実数値にする必要があり、ハートリーフロック積分で８回の回転対称性を採用することにより、固有項は、

、

、および

３つのみである。クロネッカーのデルタ関数は、軌道のスピン状態に適用されており、２つの軌道のスピン波動関数の内積の積分から生じる。したがって、量子ビットにマッピングする場合、非ゼロ項になるには、２つの内側の量子ビットの状態が同等である必要があり、外側の２つの量子ビットの状態が同等である必要がある。行列形式で表現すると、この特性により行列のスパース性が高まる。以下の説明を明確にするために、デルタ直接関数は省略されているが、含まれていると理解される。

生成演算子および消滅演算子をパウリスピン行列として表現することにより、ジョーダンウィグナー変換により、次のことが示され得る。

式中、Ｘ_ｉ、Ｙ_ｉ、およびＺ_ｉは、対応する量子ビットに作用するパウリスピン行列である。上記の等式の左辺の総和は、軌道のスピン状態（または対応する量子ビットの状態）全体にわたっている。上記のように、内側の２つの量子ビットの状態の対称性要件と外側の２つの量子ビットの状態の対称性要件が示唆されており、上記の等式の右辺に示されているように、これは非ゼロ項の数を大幅に削減する。右辺のこれら３つの項の各々は、４つの量子ビットの各々に対する２つの回転操作を表している。したがって、各２体項の計算には、４つの対応する量子ビットに対する６つの回転操作が必要である。

各量子ビットは２つの状態の重ね合わせであり、

は、概してもつれた４量子ビットの組み合わせ、すなわち

で動作する。したがって、

は１６×１６回転行列として表され、指数は行列要素に適用される。同じく、

は、４×４回転行列として表される。図１Ｃは、種々の実施形態と一致する、２体の時間発展演算子（すなわち、

）の一実施形態の行列表現１４０の一実施形態を示している。図１Ｃの指数化された行列１４０に示されるように、

行列の非対角項の多く（すべてではない）は、軌道のスピン状態の対称性要件のために同じように０である。行列要素の各々のｔ係数は暗黙的に示されているが、明示的には示されていない。

ハミルトニアンの２体項に関連する軌道の波動関数の時間発展をシミュレートするための種々の強化された量子回路および量子回路が、少なくとも図１Ａ～１Ｂおよび図２Ａ～２Ｅと併せて説明される。図２Ａ～２Ｄに示される量子回路の各々は、補助量子ビットを必要とせずに、４つの相互作用する量子ビット間で６回転を分配する。これらの実施形態は、そのように制約されておらず、他の実施形態は、補助量子ビットを採用する回路を含み得る。補助量子ビットを採用する回路の１つの非限定的な例は、図２Ｅによって提供される。

２体項は最大限に非局所的であり、回転を実行する回路は、量子ビットの

のグループの各々に作用する必要があることに留意されたい。量子ビットの４タプルごとに作用する量子回路を設計するための従来の方法の回路深度は、Ｏ（Ｎ^５）として比例する。しかしながら、本明細書の種々の拡張された実施形態では、量子ビットスワップゲートのネットワークが、非局所的相互作用の各々をレンダリングするために採用される。すなわち、本明細書で論じられる種々のスワップネットワークを介して、２体項を計算するための量子回路は、４つの最近傍量子ビットのグループにのみ作用し得る。したがって、回路テンプレート（例えば、図１Ａ～１Ｄの実施形態のうちの１つ以上）は、４つの最近傍量子ビットのグループに反復的に採用され得る。さらに、スワップ操作と回路テンプレートを並列化することができ、これは、図７Ｄの数値結果に示されるように、回路深度のスケーリングをほぼＯ（Ｎ^３）に劇的に減少させる。

量子ゲートおよび量子回路の実施形態
図１Ａ～１Ｂは、本開示の実施形態を実装する際に使用するのに適した量子ゲートの概略図を提供する。より具体的には、図１Ａは、種々の実施形態で採用される単一量子ビットゲートの種々の回路概略記号を提供する。図１Ｂは、マルチ量子ビットゲートの概略記号を提供する。図１Ａは、Ｘゲート１０２、Ｙゲート１０４、Ｚゲート１０６、Ｈゲート１０８、Ｓゲート１１０、Ｓ^†ゲート１１２（すなわち、Ｓ共役転置またはＳダガーゲート）、Ｔゲート１１４、および指数ゲート１１６を示している。これらのゲートの各々は、単一の量子ビットを回転（例えば、ブロッホ球の周りの回転）させるように作用する。Ｘゲート１０２、Ｙゲート１０４、およびＺゲート１０６は、集合的または個別に、パウリスピンゲートおよび／または行列と称され得る。Ｈゲート１０８は、アダマールゲートまたはＮＯＴゲートの平方根と称され得る。量子ビットの回転を介して、ゲート１０２～１１６の各々により、量子ビットの状態に相対的な位相差が導入される。標準基底で記述された、ゲート１０２～１１６の各々の２×２行列形式は、

、

、

、

、

、

、

、および

であり、ここで、Ａは２×２の行列である。

図１Ｂは、マルチビット量子ゲート、すなわちＣ－ＮＯＴゲート１２０および４つのスワップゲート１３０、１３２、１３４、および１３６を示している。Ｃ－ＮＯＴ１２０ゲート（制御－ＮＯＴゲート）とスワップゲート１３０は、ケット表記｜１〉および｜２〉でラベル付けされた２つの量子ビットに作用する。スワップゲート１３２、１３４、および１３６は、それぞれ３、４、および５ビットに作用し、追加の量子ビットにはそれぞれ｜３〉、｜４〉、および｜５〉としてラベル付けされる。量子ビットラインの入力および出力のラベル付けは、量子ビットの量子状態のスワップを明示的に表している。複数の量子ビットがもつれている場合ともつれていない場合がある。標準基底で書かれたＣ－ＮＯＴゲート１２０および２量子ビットスワップゲート１３０の４×４行列形式は次のとおりである。

簡潔にするために、スワップゲート１３２、１３４、および１３６の８×８行列、１６×１６行列、および３２×３２行列は省略されている。ただし、これらの行列は同様に生成されてもよい。全体を通して使用される量子ビットスワップ表記では、スワップゲート１３０を採用して、最近傍量子ビット（１，２）→（２，１）をスワップすることができる。最近傍スワップゲート１３０の複数のインスタンス化を採用して、非隣接量子ビットをスワップすることができる。より具体的には、局所性の程度が正の整数ｋによって示される量子ビットの任意のペアは、最近傍スワップゲート１３０の複数のインスタンスを採用することによってスワップすることができる（ここで、ｋ＝１の場合は最近傍量子ビットスワップを示す）。スワップゲート１３２の場合、ｋ＝２、スワップゲート１３４の場合、ｋ＝３、およびスワップゲート１３６の場合、ｋ＝４である。全体で使用される量子ビットスワップ表記では、スワップゲート１３２は量子ビットを（１，２，３）→（３，２，１）にスワップし、スワップゲート１３４は量子ビットを（１，２，３，４）→（４，２，３，１）にスワップし、スワップゲート１３６は量子ビットを（１，２，３，４，５）→（５，２，３，４，１）にスワップする。本明細書で論じられるフェルミオンスワップネットワークの実施形態の各々について、１≦ｋ≦４であるが、スワップゲート１３２～１３６は、最近傍スワップゲート１３０の複数のインスタンスのみを採用して量子ビットの任意のペアをスワップし得る方法を示している。すなわち、ｋは、種々の実施形態に対して上限を持たない。

図１Ａ～１Ｂに示される量子ゲートのいずれかの種々の組み合わせを採用して、種々の実施形態で利用される量子回路を構築することができる。制御されたＺゲート、制御された位相ゲート、トフォリゲート、フレドキンゲート、測定ゲートなどであるがこれらに限定されない追加の量子ゲートは、種々の実施形態では図１Ａ～１Ｂのゲートと組み合わせることができる。

上記のように、量子化学を完全にシミュレートするには、１体の時間発展演算子

が量子ビットの各

のペアを操作し、２体の時間発展演算子

が４量子ビットの

のグループの各々を操作する必要がある。量子ビットへの適用について説明する際、１体の時間発展演算子

は、２量子ビット演算子と称され得る。同様に、２体の時間発展演算子

は、４量子ビット演算子と称され得る。これらの２量子ビットおよび４量子ビットの演算子の各々は、それぞれ２量子ビットの量子回路と４量子ビットの量子回路に対応する。これらの量子回路は、図１Ａ～１Ｂに関連して説明した量子ゲートの種々の組み合わせから構成され得る。上記のように、図１Ｃは、２体の時間発展演算子

の行列表現１４０の一実施形態を示しており、ここで、行列要素の各々のｔ係数が示唆されている。

図２Ａ～２Ｅは、４量子ビットの時間発展演算子

に対応する４量子ビットの量子回路の５つの代替実施形態を示している。図示していないが、同様の２量子ビット量子回路を２量子ビットの時間発展演算子

に採用することができる。計算の回路深度は、４量子ビット演算子の実装態様が支配的であるため、以下の説明では４量子ビット演算子の実装態様に焦点を当てる。

図２Ａ～２Ｅの４つの回路の各々、すなわち２１０、２２０、２３０、２４０、および２５０は、それぞれ、４つの量子ビット入力および４つの量子ビット出力を含み、ここで、４つの量子ビットは｜ｐ〉、｜ｑ〉、｜ｒ〉および｜ｓ〉のように表される。回路２１０、２２０、２３０、および２４０の各々は、指数演算子（例えば、図１Ａの指数演算子１１６）を介して、４つの量子ビットに分散された２体の時間発展演算子の６回転を実行する。しかしながら、回路２１０、２２０、２３０、および２４０は、回転深度（すなわち、単一量子ビットで実行される回転の最大数）によって異なる。回路はまた、実装に必要な２量子ビットゲート（例えば、図１ＢのＣ－ＮＯＴゲート１２０）の数が異なる。実施形態では、回転深度および２量子ビットゲートの数を変えることによって、種々の実装態様のトレードオフを実現することができる。より具体的には、図２Ａの量子回路２１０は、４つの量子ビットの間で６つの回転を均衡化し（すなわち、量子ビット｜ｐ〉、｜ｑ〉、および｜ｓ〉の各々に２つの回転であり、量子ビット｜ｒ〉の回転はない。回路の回転深度は、回路内の任意の量子ビットの最大回転数であり得るしたがって、回路２１０は２の回転深度を有する）、１８個の２量子ビットゲートを利用する。図２Ｂの量子回路２２０は、２の回転深度を有し、１６個の２量子ビットゲートを利用する。図２Ｃの量子回路２３０は、２の回転深度を有し、１４個の２量子ビットゲートを利用する。図２Ｄの量子回路２４０は、３の回転深度を有し、１２個の２量子ビットゲートを利用する。図２Ｅの量子回路２５０は、３つの補助量子ビットを採用する。種々の操作を介して、量子回路２５０が、量子回路２００、２１０、２３０、または２４０のいずれかに変換かつ／または減少され得ることを示し得る。

フェルミオンスワップネットワークの実施形態
上記のように、量子化学ならびに他の多体量子システムをシミュレートするために、複数の量子体がＮ個の量子ビットにマッピングされる。ここで、Ｎは１より大きい無制限の整数である。本明細書で論じられる実施形態は、第二量子化ハミルトニアンの１体および２体の局所項および非局所項を考慮している。（１体の時間発展演算子

の）１体項は、量子ビットの各

のペアを操作する２量子ビット演算子を介してシミュレートでき、（２体の時間発展演算子

の）２体項は、４量子ビットの

のグループの各々を操作する４量子ビット演算子を介してシミュレートできることに留意されたい。図２Ａ～２Ｅは、これらの４量子ビット演算子を実装するための量子回路の種々の実施形態を示している。

「量子レジスタ」または単に「レジスタ」は、Ｎ個の量子ビットのセットを含むか、または表すことができる。ここで、Ｎは、１より大きい任意の整数である。Ｎは、レジスタの深度と称され得る。上記のように、セットは論理順序を含み得、セットは論理１Ｄアレイとして論理的に構成され得、ここで、Ｎ個の量子ビットの各々は、アレイ内の論理位置または場所に関連付けられる。量子ビットの論理位置は反復的にスワップされるため、量子ビットの順序（またはシーケンス）は、本明細書で論じられる方法およびプロセスの間に変化する。以下の説明では、量子ビットは１Ｄアレイに論理的に配置されている。しかしながら、他の実施形態はそれほど制約されておらず、説明された方法および操作は、量子ビットの２Ｄおよび３Ｄアレイに一般化され得る。量子ビットの順序付けられた文字列は、（１，２，３，４，．．．Ｎ－３，Ｎ－２，Ｎ－１，Ｎ）の表記で参照でき、ここで整数は各量子ビットの一意のインデックスを指す。インデックスに加えて、各量子ビットはレジスタ内の論理位置を有する。レジスタ内の量子ビットの現在の位置は、量子ビットの文字列の現在の順序に依存する。全体で説明されているように、スワップ操作は量子ビットに対して反復的に実行されるため、レジスタ内の量子ビットの位置（したがって量子ビットの順序）は反復的に更新されるが、その一意のインデックスは一定である。上記の１Ｄアレイでは、１としてインデックス付けされた量子ビットは第１の位置にあり、２としてインデックス付けされた量子ビットは第２の位置にある。量子ビット１と２とがスワップされると、レジスタの更新された順序は（２，１，３，４，．．．Ｎ－３，Ｎ－２，Ｎ－１，Ｎ）のように表記される。ここで整数は量子ビットのインデックスを指す。量子ビット２は位置１になり、量子ビット１は位置２になる。

「最近傍」量子ビットは、レジスタ内の２つの論理的に連続した量子ビットである。したがって、上記の両方のレジスタ配置における２つの最近傍量子ビットのペアには、（１，２）および（Ｎ－１，Ｎ－２）の２つの量子ビットペアが含まれる。２≦ｋ≦Ｎのような正の整数ｋの場合、ｋ量子ビットの局所グループには、ｋ個の論理的に連続した（レジスタ内の）量子ビットの組み合わせが含まれる。したがって、初期のレジスタ配置では、４つの量子ビットの局所グループには、（１，２，３，４）および（Ｎ－３，Ｎ－２，Ｎ－１，Ｎ）の４量子ビットグループが含まれる。

「量子ビットホイール」または単に「ホイール」は、量子レジスタ内の量子ビットの論理的に順序付けられたグループであり得る。したがって、ホイールは、量子ビットの物理的なグループではなく、論理的な構成概念であり得る。以下に説明するように、ホイールは、レジスタ内の量子ビットのセットのサブセットを含み得る。一部の実施形態では、ホイールは、レジスタ内のＮ個の量子ビットのサブセットを含む。ホイールに含まれる量子ビットの順序付けられたサブセットのカーディナリティはｎとして示され得、ここで、１≦ｎ≦Ｎである。ｎはホイールの深度と称され得る。一部のホイールでは、ホイールの量子ビットは、レジスタの論理順序を表す１Ｄアレイ内の論理的に連続した量子ビットであり得る。他のホイールの場合、ホイールの量子ビットは、レジスタのアレイ内の１つ以上の量子ビットによって分離され得る。つまり、レジスタの順序付けによって、ホイールは量子ビットの局所グループではない場合がある。レジスタと同様に、ホイール内の量子ビットが順序付けられる。したがって、ホイールに含まれる量子ビットは、レジスタ内の位置だけでなく、ホイール内の位置も有することができる。量子ビットは、レジスタ内の量子ビットの位置である第１の位置と、ホイール内の量子ビットの位置である第２の位置とを有し得る。量子ビットは反復的にスワップされるため、ホイール内の量子ビットの位置（したがってホイールの順序）は反復的に更新され得る。同じホイールに含まれる２つの量子ビットは、ホイール内の最近傍量子ビットであり得るが、レジスタ内の最近傍量子ビットではないことに留意されたい。２つの量子ビットは、レジスタ内の最近傍量子ビットであり得るが、同じホイールに含まれていない。以下で説明するように、一部の実施形態では、レジスタの順序付けられた量子ビットのセットは、ほぼ等しい深度またはカーディナリティのｋ個の順序付けられたホイールに細分される。ｋ個のホイールの各々には、量子ビットのセットのサブセットが含まれている。量子ビットのサブセットの各々は、量子ビットの他のすべてのサブセットから互いに素であり得る。つまり、レジスタの各量子ビットは、ｋ個のホイールのうちの１つに正確に割り当てることができる。

レジスタおよび／またはホイール内の量子ビットはスワップできる。量子ビットのスワップ操作は、レジスタ（またはホイール）の回転と称され得る。表記｛ｉ，ｊ｝（ここで１≦ｉ≠ｊ≦Ｎ）は、レジスタ（またはホイール）内のｉ番目とｊ番目の論理位置の量子ビットをスワップする量子ビットスワップ操作を指すために採用されている。つまり、表記｛ｉ，ｊ｝は、コンテキストに応じて、ホイールまたはレジスタ内の位置を参照し得る。一部の実施形態では、反復量子ビットスワップの部分は並列化されている。つまり、量子ビットの複数のペアが同じスワップ（または回転）操作でスワップされ得る。並列化された量子ビットスワップは、｛｛ｉ，ｊ｝，｛ｊ，ｋ｝｝と表記され得、ここで、二重の｛｛｝｝は、同じスワップまたは回転操作での複数の（または並列化された）スワップを示している。一部の実施形態では、（レジスタ内またはホイールを備えた）最近傍の交互のペアが反復的にスワップされる。例えば、最初に順序付けられた１０量子ビットレジスタ（１，２，３，４，５，６，７，８，９，１０）を検討する。第１のスワップ（または回転）操作中に、｛｛１，２｝、｛３，４｝、｛５，６｝、｛７，８｝、｛９，１０｝｝のスワップ操作の各々が実行される。ここで、整数は、同時にスワップされている量子ビットのペアの位置を指す。第１のスワップ操作の後、レジスタの更新された順序は（２，１，４，３，６，５，８，７，１０，９）である。これらのスワップ操作は、スワップされたビットの各最近傍ペアの下位量子ビットがレジスタ内の奇数位置に配置され、上位位置の量子ビットが偶数位置に配置されるため、奇数ペアスワップ操作と称され得る。次のスワップ操作は、量子ビットの交互の位置をスワップし得る（｛｛２，３｝、｛４，５｝、｛６，７｝、｛８，９｝｝）。ここで整数は、同時にスワップされる量子ビットのペアの位置を指す。第２のスワップ操作の後、レジスタの更新された順序は（２，４，１，６，３，８，５，１０，７，９）である。これらのスワップ操作は、スワップされたビットの各最近傍ペアの下位量子ビットがレジスタ内の偶数位置に配置され、上位位置の量子ビットが奇数位置に配置されるため、偶数ペアスワップ操作と称され得る。降順の行は量子ビットのセットの順序付けの更新を示しているため、レジスタの論理的順序の発展は、

のように表記できる。ホイールの回転およびスワップ操作について説明する際も、同様の操作、表記、および項を採用できる。

種々の実施形態は、スワップ演算子を反復的に適用しており、これは、Ｎ個の量子ビット上に図１Ｂのスワップゲート１３０～１３６を実装することができる。スワップゲートは、スワップゲートの１つ以上のネットワーク（すなわち、スワップネットワーク）に実装され得る。反復スワップ操作および／またはスワップネットワークは、可能な

の２量子ビットペアの各々を論理的に最近傍ペアとして少なくとも１回、可能な

の４量子ビットの組み合わせの各々を４つの論理的に連続した量子ビットのグループとしてレンダリングするように構成され得る。したがって、ハミルトニアン演算子は、局所量子ビットのグループ（例えば、最近傍量子ビットのペアおよび／または４つの連続する量子ビットのグループ）に対してのみ操作する必要がある。つまり、非局所１体ハミルトニアン項をシミュレートするために適用される２量子ビット（非局所）時間発展演算子は、量子ビットの２つの最近傍ペアに対してのみ操作する必要がある。同様に、非局所２体ハミルトニアン項をシミュレートするために適用される４量子ビット（非局所）時間発展演算子は、量子ビットの４つの最近傍グループに対してのみ操作する必要がある。つまり、２量子ビットおよび４量子ビットの量子回路は、４つの量子ビットの局所ペア（すなわち、最近傍量子ビット）または局所化グループ（つまり、位置が連続している）にのみ作用する必要がある。

さらに、スワップ演算子は、最大で３つの量子ビットによって論理的に分離されている量子ビット（つまり、図１Ｂのスワップゲート１３０～１３６に示されているｋ≦４）に対して局所的に作用するだけで済む。したがって、スワップ演算子もある程度局所化され得る。より具体的には、すべての非局所多体相互作用は、局所２および４量子ビット量子回路および最近傍スワップゲート（例えば、スワップゲート１３０～１３６）を介して計算され得る。並列量子ビットスワップ用にスワップネットワークを構成し、回路とゲートを局所化することにより、非局所的相互作用のシミュレーションを並列化して、回路深度および計算時間を削減することができる。量子ビットスワップ操作のアーキテクチャについては、２体、３体、および４体の相互作用演算子について以下で説明する。しかしながら、他の実施形態はそのように制約されておらず、より高次の項は、本明細書で論じられるスワップ操作のネットワークを一般化することによって計算され得る。すなわち、種々の実施形態は、ｋ体の相互作用について容易に一般化することができる。ここで、ｋは、１より大きい任意の整数である。

２量子ビットペアの局所化（すなわち、ｋ＝２）
ｋ＝２の実施形態についての以下の説明は、量子ビットスワップ操作を対象としている。しかしながら、全体を通して述べられるように、種々の実施形態はそのように制約されておらず、スワップ操作はフェルミオンスワップ操作を含み得る。次に、種々の量子ビットスワップネットワークについて説明する。スワップネットワークは、説明された種々の量子ビットスワップ操作を実行する複数のスワップゲート（例えば、図１Ｂのスワップゲート１３０～１３６）を含み得る。スワップネットワークは、量子ビットの複数のペアを同時に（またはほぼ同時にスワップする）並列化されたスワップゲートを含み得る。各個別のスワップゲートは、量子回路のＮ個の量子ビットラインのうちの２つに作用し得る。

図３Ａは、２量子ビットペアスワップネットワークの動作のプロセス３００を示すフロー図を提供する。図３Ｂは、ホイールスワップネットワークの動作のプロセス３２０を示すフロー図を提供する。前述のように、２体スワップネットワークとホイールスワップネットワークとの両方は、図１Ｂのスワップゲート１３０～１３６の体系的な適用を介して実装され得る。すなわち、プロセス３００および３２０の各々は、本明細書で論じられる時間発展演算子をシミュレートするために採用される量子コンピュータ内にスワップゲートの対応する構成（すなわち、スワップネットワーク）を移植することによって物理的に実装され得る。プロセス３００および３２０は、図３Ｃと併せて説明される。図３Ｃは、Ｎ＝４、Ｎ＝５、Ｎ＝１０、およびＮ＝１１の量子ビットについて図３Ａ～３Ｂのプロセス３００および３２０を実装する量子ビットスワップネットワークの回転操作を示している。プロセス３００および３２０の以下の説明は、量子ビットスワップ操作を対象としている。しかしながら、全体を通して述べられるように、種々の実施形態はそれほど制約されておらず、全体を通して説明されるスワップ操作は、フェルミオンスワップ操作を含み得る。

図３Ａのプロセス３００を実装するものなどの２量子ビットペアスワップネットワークは、レジスタのＮ個の量子ビット（またはホイールのＮ個の量子ビット）の最近傍ペアにスワップ操作を適用し、その結果、

の２量子ビットペアの各々は、プロセス３００の間に少なくとも１回、最近傍（または隣接）ペアとなる各２量子ビットペアは、プロセス３００の実装中に少なくとも１回は最近傍ペアであるため、局所化された２量子ビット時間発展回路は、可能なペア

の各ペアで動作して、局所化された量子ビットのペアを介して非局所の相互作用の各々をシミュレートし得る。２量子ビットペアスワップネットワークのスワップ深度は、ｄ_２（Ｎ）＝Ｎ－１であることが示され得る。つまり、プロセス３００を介して、レジスタ（またはホイール）がＮ－１構成（初期構成を含む）で回転すると、Ｎ個の量子ビットの各々が他のＮ－１量子ビットの各々と最近傍になる。

図３Ｂのプロセス３２０を実装するものなどのホイールスワップネットワークは、ｎ個の量子ビットの各々がホイール内のｎ個の位置の各々に少なくとも１回到達するように、ホイールのｎ個の量子ビットのペアにスワップ操作を適用する。スワップ操作の各々は、ホイール内の最近傍ペアで実行される。ただし、ホイール内の最近傍ペアは、レジスタ内の最近傍ペアではなくてもよい。つまり、ホイールスワップネットワークは、レジスタ内の隣接していないビットで動作し得る。ただし、２≦ｋ≦４である実施形態では、ホイールの２つの最近傍量子ビットは最大で３つの介在量子ビットによって分離される。したがって、スワップゲート１３０～１３６を採用して、ホイールスワップネットワークを実装することができる。ホイールスワップネットワークのスワップ深度は、

であることが示され得る。つまり、プロセス３２０を介して、レジスタ（またはホイール）が２ｎ－２＋ｍｏｄ（ｎ，２）構成（初期構成を含む）を介して回転すると、ｎ個の量子ビットの各々は、プロセス３２０の実装中に少なくとも１回、ホイールの論理的なｎ個の位置の各々となる。

プロセス３００および３２０は、各プロセス３００および３２０が、量子ビット上で並列化された交互の奇数ペアおよび偶数ペアのスワップ操作を反復的に適用するという点で、同様のプロセスである。プロセス３００およびプロセス３２０は、終了基準が異なる。プロセス３００は、各量子ビットが少なくとも１回は互いに最近傍量子ビットであった場合、すなわちｄ_ｓ（Ｎ）＝Ｎ－１の場合に終了し得る。プロセス３２０は、各量子ビットがそのホイール内の各位置を少なくとも１回訪れた場合、すなわちｄ_ｗ（ｎ）＝２ｎ－２＋ｍｏｄ（ｎ，２）の場合、終了し得る。プロセス３００および３２０の各々は、奇数ペアおよび偶数ペアのスワップ操作を交互に行う反復ループを含む。前述のように、プロセス３００の反復ループの終了条件は、すべての量子ビットが、プロセス３００の間に少なくとも１回、他のすべての量子ビットとの最近傍量子ビットであったことであり、これは、スワップの深度がｄ_ｓ（Ｎ）＝Ｎ－１の場合に決定論的に生じる。プロセス３２０の反復ループの終了条件は、すべての量子ビットがプロセス３２０の間に少なくとも１回はホイール内の各位置にあることであり、これは、スワップの深度がｄ_ｗ（ｎ）＝２ｎ－２＋ｍｏｄ（ｎ，２）の場合に決定論的に生じる。図３Ａおよび３Ｂに示されるように、プロセス３００および３２０は、終了条件が満たされているかどうかをチェックする判定ブロック（すなわち、プロセス３００の場合はブロック３０６および３１２、プロセス３２０の場合はブロック３２６および３３２）を含む。終了条件は決定論的に決定されたスワップ深度を介して発生するため、これらの判定ブロックは任意である。すなわち、プロセス３００および３２０は、上記のそれぞれのスワップ深度を介して、決定論的に発生するため、終了条件が発生したかどうかをチェックする必要はない。これらの判定ブロックは、説明の目的で含まれており、実装する必要はない。

プロセス３００は、開始ゲートの後、ブロック３０２で開始し、そこで、量子ビットの各奇数ペアの最近傍ペアがスワップされる。複数のスワップは、並列化された２量子ビットペアスワップネットワークを介して並列化できる。例えば、ブロック３０２の最初の反復で、Ｎ＝１０レジスタの並列化された２量子ビットスワップネットワークを介して、レジスタを（１，２，３，４，５，６，７，８，９，１０）の初期の順序付けから（２，１，４，３，６，５，８，７，１０，９）の更新された順序付けに変換することが実装される。ここで、スワップ操作は、最近傍量子ビットの奇数ペアの各々に適用されている。任意のブロック３０４において、

などであるがこれに限定されない２量子ビット演算子を、最近傍量子ビットの各ペアに適用することができる。判定ブロック３０６で、２量子ビットペアスワップネットワークの終了条件がチェックされる。すなわち、判定ブロック３０６で、各量子ビットがレジスタ内の互いに最近傍（または隣接する）量子ビットであったかどうかを判定することができる。上述したように、これはレジスタのｄ_２（Ｎ）＝Ｎ－１構成の後に発生する。終了条件が満たされない場合、プロセス３００はブロック３０８に進む。そうでない場合、プロセス３００は終了ブロックで終了し得る。

ブロック３０８において、量子ビットの各偶数ペアの最近傍ペアをスワップすることができる。奇数ペアのスワップと同様に、複数の偶数ペアのスワップを並列化することができる。上記の例を続けると、ブロック３０８の第１の反復は、レジスタを（２，１，４，３，６，５，８，７，１０，９）の第２の配置から（２，４，１，６，３，８，５，１０，７，９）の第３の配置に変換する。ここで、スワップ操作が最近傍量子ビットの偶数ペアの各々に適用されている。任意のブロック３１０では、２量子ビット演算子を、最近傍量子ビットの各ペアに適用することができる。判定ブロック３１２で、２量子ビットペアスワップネットワークの終了条件がチェックされる。終了条件が満たされない場合、プロセス３００はブロック３０２に戻る。そうでない場合、プロセス３００は終了ブロックで終了し得る。

プロセス３２０は、開始ゲートの後、ホイール内の量子ビットの各奇数ペアのグループがスワップされるブロック３０２で開始する。任意のブロック３２４において、

などであるがこれに限定されないｋ量子ビット演算子を、ｋ個の量子ビットの局所化グループに適用できる。かかる演算子は、図２Ａ～２Ｅの回路２１０、２２０、２３０、２４０、または２５０などであるがこれらに限定されない量子回路を介して実装され得る。判定ブロック３２６で、ホイールスワップネットワークの終了条件がチェックされる。すなわち、判定ブロック３２６で、各量子ビットがホイール内の各位置を訪れたかどうかを判定することができる。上述したように、これはホイールのｄ_ｗ（ｎ）＝２ｎ－２＋ｍｏｄ（ｎ，２）構成の後に発生する。終了条件が満たされない場合、プロセス３２０はブロック３２８に進む。そうでない場合、プロセス３２０は終了ブロックで終了し得る。

ブロック３２８において、量子ビットの各偶数ペアの最近傍ペアをスワップすることができる。奇数ペアのスワップと同様に、複数の偶数ペアのスワップを並列化することができる。任意のブロック３３０では、最適なブロック３２４と同様に、ｋ量子ビット演算子を適用することができる。判定ブロック３２２で、ホイールスワップネットワークの終了条件がチェックされる。終了条件が満たされない場合、プロセス３２０はブロック３２２に戻る。そうでない場合、プロセス３２０は終了ブロックで終了し得る。

図３Ｃは、Ｎ＝４、Ｎ＝５、Ｎ＝１０、およびＮ＝１１の量子ビットレジスタおよび／またはホイールについて、それぞれ２量子ビットペアスワップネットワークおよびホイールスワップネットワークを介して実装された、プロセス３００および３２０の両方の回転（または並列化スワップ）操作を示している。より具体的には、スワップまたは回転操作３３０は、Ｎ＝４用であり、スワップ操作３４０は、Ｎ＝５用であり、スワップ操作３６０は、Ｎ＝１０用であり、スワップ操作３８０は、Ｎ＝１１用である。種々の行列内で、行はレジスタおよび／またはホイール内の量子ビットの配置（または論理的順序付け）を示している。ここで、整数は量子ビットのインデックスを示している。行からその真下の行への遷移は、２量子ビットスワップネットワークまたはホイールスワップネットワーク、例えば、プロセス３００のブロック３０２または３０８および／またはプロセス３２０のブロック３２２または３２８を介して実装される１つの回転操作を示している。２量子ビットスワップネットワークおよび／またはプロセス３００について説明する際、行は、レジスタ量子ビットの配置を示すことができる。ホイールスワップネットワークについて説明する際、行は量子ビットのホイールの配置を示すことができる。

操作３３０のＮ＝４の場合、ｄ_２（４）＝３およびｄ_ｗ（４）＝６である。水平バー３３４および水平バー３３２は、それぞれ、Ｎ＝４について、プロセス３００（例えば、２量子ビットスワップネットワークの動作）およびプロセス３２０（例えば、ホイールスワップネットワークの動作）の終了を示している。水平バー３３２の下の追加の回転操作は、追加の回転操作がどのようにレジスタおよび／またはホイールを量子ビットの初期配置に戻すことができるかを示している。操作３４０のＮ＝５の場合、ｄ_２（５）＝４およびｄ_ｗ（５）＝９である。水平バー３４４および水平バー３４２は、それぞれ、Ｎ＝５の場合のプロセス３００およびプロセス３２０の終了を示している。水平バー３４２の下の追加の回転操作は、追加の回転操作がどのようにレジスタおよび／またはホイールを量子ビットの初期配置に戻すことができるかを示している。操作３６０のＮ＝１０の場合、ｄ_２（１０）＝９およびｄ_ｗ（１０）＝１９である。水平バー３６４は、プロセス３００の終了を示している。操作３６０の場合、プロセス３２０は最後の行で終了する。操作３８０のＮ＝１１の場合、ｄ_２（１１）＝１０およびｄ_ｗ（１１）＝２１である。水平バー３８４は、プロセス３００の終了を示している。操作３８０の場合、プロセス３２０は最後の行で終了する。

これらのレジスタ／ホイール回転の一般的なパターンが、最初は、奇数インデックスの量子ビットがホイール内の第Ｎの位置に向かって移動し、偶数インデックスの量子ビットがホイール内の第１の位置に向かって移動することに留意されたい。量子ビットがレジスタ／ホイールの第１または第Ｎ（つまり境界）の位置に達すると、量子ビットは２回のスワップ反復で境界位置に配置され、レジスタ／ホイールの反対側の境界位置に向かって戻る。量子ビットがレジスタ／ホイールの第Ｎの位置に向かって移動するとき、量子ビットは入力量子ビットと称され得、一方、量子ビットがレジスタ／ホイールの第１の位置に向かって移動するとき、量子ビットは出力量子ビットと称され得る。また、各量子ビットがレジスタ／ホイールの第１または第Ｎの位置に到達すると、量子ビットは２回のスワップ反復の間その位置に留まり、次に進行方向を変更することに留意されたい。

２量子ビットスワップネットワークによって実装されるプロセス３００を介して、各量子ビットは、Ｎ－１の回転深度内で、少なくとも１回、他のすべての量子ビットに対して最近傍となる。ホイールスワップネットワークによって実装されたプロセス３２０を介して、各量子ビットは、最初に入ってくる最後から２番目の量子ビットが第Ｎの位置に到達したときに、レジスタ／ホイール内のすべての位置に少なくとも１回到達する。最初に入る量子ビットは、偶数インデックスの量子ビットである。したがって、最後から２番目の偶数インデックス位置が第Ｎの位置に到達すると、各量子ビットは各位置を訪れる。Ｎ＝４の場合、最後から２番目の偶数インデックスの量子ビットは量子ビット２、Ｎ＝５の場合、最後から２番目の偶数インデックスの量子ビットは量子ビット４、Ｎ＝１０の場合、最後から２番目の偶数インデックスの量子ビットは量子ビット８、およびＮ＝１０の場合、最後から２番目の偶数インデックスの量子ビットは量子ビット１０である。したがって、プロセス３２０を介したレジスタ／ホイールの回転は、量子ビット２、４、８、または１０が、それぞれ、Ｎ＝４、５、１０、または１１個のレジスタ／ホイールについて第Ｎの位置に到達したときに終了することができる。水平線３３２および３３４の下の回転は、追加のレジスタ／ホイール回転が、量子ビットの順序付けをその初期の順序付けに戻すために採用されることを示している。量子ビットを初期位置に戻すことは、実施形態では必要とされない場合があることに留意されたい。

プロセス３００および３０２の各々を介して、各２量子ビット項は、すべてのＮについて最近傍量子ビットのペアを介して操作され得る。さらに、操作は、並列化されたスワップゲートのネットワークを介して並列化され、回路深度を減少させることができる。２量子ビットスワップネットワークおよびホイールスワップネットワークと併せて論じられるプロセス３００および３２０の実施形態は、量子ビットの局所化グループを介して、ｋ量子ビットの非局所的相互作用を実現するために再帰的に採用され得る。ここで、ｋは２より大きい整数である。より具体的には、２量子ビットペアおよびホイールスワップネットワークの概念を、量子ビットのベクトル化および量子ビットのベクトル化された構成の回転／順列と組み合わせて、局所化された（すなわち、位置が連続した）ｋ量子ビットのグループを介して非局所的相互作用を実現することができる。

３量子ビットの組み合わせの局所化（つまり、ｋ＝３）
ｋ＝３の実施形態についての以下の説明は、量子ビットスワップ操作を対象としている。しかしながら、全体を通して述べられるように、種々の実施形態はそのように制約されておらず、スワップ操作はフェルミオンスワップ操作を含み得る。次に、３量子ビットの相互作用（つまり、ｋ＝３）について説明する。３量子ビットの相互作用の場合、３つの量子ビットの

の一意の組み合わせの各々が考慮される。ｋ＝２の実施形態と同様に、スワップネットワークは、各非局所３量子ビット相互作用が３つの局所（すなわち、論理的に連続する）量子ビットを介して局所的相互作用としてレンダリングされるように、量子ビットを反復的にスワップするために採用される。以下で説明するように、ｋ＝３の実施形態は、４つの局所（すなわち、論理的に連続する）量子ビットを介して、すべての非局所４量子ビット（すなわち、ｋ＝４）相互作用を局所的相互作用としてレンダリングするために再帰的に採用できる。上述したように、分子化学軌道シミュレーションは、ｋ＝２およびｋ＝４の項の和を介して実現することができる。ｋ＝２、ｋ＝３、およびｋ＝４の実施形態は、ｋの任意のさらに高い値に一般化することができる。

ｋ＞２の場合、レジスタの量子ビットはベクトル化された構成で配置できる。かかるベクトル化された構成の場合、Ｎ個の量子ビットの各々はｋ個のクラスの１つに属するものとして分類できる。したがって、各量子ビットは、一意のインデックスおよびクラスラベルを用いてラベル付けされる。ここで、量子ビットのインデックスは、Ｎ個の量子ビットの各々の一意のＩＤであり、１つ以上の量子ビットがｋ個の量子ビットクラスの各々に割り当てられる。一意の量子ビットインデックスとは対照的に、複数の量子ビットに同じクラスでラベル付けすることができる。したがって、Ｎ個の一意の量子ビットインデックスおよびｋ個のクラスの量子ビットが存在する（ｋ＜Ｎ）。したがって、ｋ＝３の場合、一意の量子ビットインデックスに加えて、各量子ビットにはクラス１、２、または３のいずれかが割り当てられる。量子ビットは周期的にラベル付けされる。１４量子ビットレジスタの場合、１４個の量子ビットは（１_１，２_２，３_３，４_１，５_２，６_３７_１，８_２，９_３，１０_１，１１_２，１２_３，１３_１，１４_２）としてラベル付けされ、順序付けられ得る。通常のフォントサイズの整数は量子ビットの一意のインデックスを示し、下付き整数は量子ビットのクラス（１、２、または３）を示している。

クラスに割り当てられた量子ビットを含むクラスごとに、別個の量子ビットホイールを形成することができる。各量子ビットには正確に１つのクラスが割り当てられるため、クラスの形成により、Ｎ個の量子ビットのｋ個の互いに素なサブセットが生成される。例えば、１４量子ビットレジスタについて、クラス１のホイールは、（１_１，４_１，７_１，１０_１，１３_１）の量子ビットを含み、クラス２のホイールは、（２_２，５_２，８_２，１１_２，１４_２）の量子ビットを含み、クラス３のホイールは、（３_３，６_３，９_３，１２_３）の量子ビットを含む。Ｎ量子ビットレジスタの場合、量子ビットｗｈｅｅｌ＿１の深度は

のように計算され、量子ビットｗｈｅｅｌ＿２の深度は

であり、量子ビットｗｈｅｅｌ＿３の深度は

である。すべてのＮについてｎ_１≧ｎ_２≧ｎ_３であることに留意されたい。

の３量子ビットの相互作用の各々は、局所（つまり、レジスタ内で論理的に連続）の３量子ビットの組み合わせのグループを介して計算できる。例えば、クラス１の１量子ビット、クラス２の１量子ビット、およびクラス３の１量子ビットのすべての一意の組み合わせは、ｋ＝３の時間発展演算子をシミュレートする量子回路によって作用される必要がある。１２３の表記は、３量子ビットの組み合わせの特定のタイプを示すために採用されている。１量子ビットはクラス１からのもので、１量子ビットはクラス２からのもので、１量子ビットはクラス３からのものである。例えば、（１，２，３）、（４，５，６）、および（７，８，９）の組み合わせは、（１，５，９）、（４，８，１２）、および（１３，１１，３）の組み合わせと同様に、１２３として示される３量子ビットの組み合わせタイプの３量子ビットの組み合わせである。１２３タイプの３量子ビットの組み合わせには、ｎ_１・ｎ_２・ｎ_３個の一意の量子ビットの組み合わせが存在することに留意されたい。この表記を一般化すると、組み合わせタイプ１２２（例えば、（４，２，１１））と１３３（例えば、（１０，３，９））の組み合わせのすべての一意の３量子ビットの組み合わせは、２１１（例えば、（８，４，１３））、２３３（例えば、（１４，６，１２））、３１１（例えば、（６，１，１０））、および３２２（例えば、（１２，５２，１４））量子ビットの組み合わせクラスと同様に、量子回路を介して実装された時間発展によって作用する必要がある。同様に、量子回路を介して、組み合わせタイプ１１１（例えば、（４，１０，１３））、２２２（例えば、（２，８，１１））、および３３３（例えば、（３，６，９））のすべての組み合わせに作用する必要がある。

３量子ビットの組み合わせタイプは、量子ビットクラスの量子ビット組み合わせタイプの対称性に基づいて５つのカテゴリに分類することができる。例えば、量子ビットの組み合わせタイプ１２２と１３３との間の対称性を考慮して、これらの量子ビットの組み合わせタイプは、メンバーの量子ビットの組み合わせタイプ１２２および１３３を有するカテゴリとして分類され得る。同様に、量子ビットの組み合わせタイプ２１１および２３３は併せて分類され得、量子ビットの組み合わせタイプ３１１および３２２は併せて分類され得、そして量子ビットの組み合わせタイプ１１１、２２２、および３３３は併せて分類され得る。

図４Ａは、本明細書に提示される種々の実施形態と一致する、３量子ビット相互作用のクラスタイプの種々の特性を示す表４００を提供している。より具体的には、表４００の各行は、量子ビットの組み合わせタイプのカテゴリに対応する。ｋ＝３の場合、カテゴリ０は１２３のタイプの組み合わせに対応し、カテゴリ４にはメンバータイプ１１１、２２２、および３３３が含まれる。カテゴリ１、２、３にはそれぞれ、カテゴリで示されるホイールからの単一の量子ビットと、他の２つのホイールの１つからの２つの量子ビットを有するメンバータイプとが含まれる。表４００の第１の列は、３量子ビットの組み合わせタイプのカテゴリを示している。表４００の第２の列は、行のカテゴリに含まれる組み合わせタイプのメンバーを示している。表４００の第３の列は、カテゴリに含まれる一意の３量子ビットの組み合わせの数を示している。この列の計算では、Ｎが３で割り切れると想定していることに留意されたい。Ｎが大きい場合、

であり、したがって、この仮定に起因するエラーはわずかである。表４００の第４の列は、大きいＮについての３量子ビットの組み合わせの総数に対する（列３によって示される）カテゴリの３量子ビットの組み合わせの比率を示している。以下で説明するように、表４００の第５の列はすべての３量子ビットの組み合わせを３つの局所（つまり、連続）量子ビットのグループとしてレンダリングするために必要なホイール回転の深度（量子ビットスワップ操作など）を示している。

図４Ｂは、本明細書に提示される種々の実施形態と一致する、３量子ビット構成のベクトル化を示す表４１０を提供しており、ここで、５≦Ｎ≦１０である。表４１０の各行は、Ｎの個別の値に対応し、ここで、Ｎの値は、第１の列に示されている。表４１０の第２、第３、第４の、および第５の列は、３量子ビットの組み合わせタイプのカテゴリ０、カテゴリ１、カテゴリ２、およびカテゴリ３に対応する。表の各エントリは、Ｎの対応する値と組み合わせタイプのカテゴリの（長さＴＶの）ベクトルを提供している。以下で説明するように、ベクトルは、

の３量子ビットの相互作用の各々を実現するための組み合わせタイプの配置を示している。

ここで簡単に説明すると、組み合わせタイプのカテゴリのベクトル化は、組み合わせタイプの対応するカテゴリのメンバーである組み合わせタイプの一意の３量子ビットの組み合わせの数の各々を実現するために、レジスタの対応する位置に配置（またはスワップ）する必要がある量子ビットのクラスを示している。例えば、少なくとも図５Ａ～５Ｂと併せて以下で論じられるように、３量子ビットの局所的グループ化を介して、可能な３量子ビットの組み合わせの各々を実現するために、Ｎ＝８の場合、８つの量子ビットは、レジスタ内の量子ビットクラスが［１，２，３，１，２，３，１，２］のベクトルを介して順序付けられるように配置される。ここで、整数は量子ビットインデックスではなく、量子ビットタイプを示している。８量子ビットレジスタ内でかかる想定される量子ビット配置の１つは、（１，２，３，４，５，６，７，８）の初期の量子ビット順序付けである。ここで、整数は量子ビットインデックスを示す。別の例として、Ｎ＝８のカテゴリ１の場合、８つの量子ビットは、レジスタ内の量子ビットクラスが［１，２，２，１，２，３，３，１］のベクトルとして順序付けられるように配置される。８量子ビットレジスタ内で考えられるかかる量子ビット配置の１つは、（１，２，５，４，８，３，６，７）の初期の量子ビット順序付けである。種々の組み合わせタイプ（およびカテゴリ）のベクトル化パターンは、表４１０の対称性から明らかである。図４Ｃの表４２０は、Ｎ＝１４、１５、１６、１７、１８、および１９の場合のカテゴリ１のベクトル化の非限定的な実施形態を示している。すなわち、表４２０は、図４Ａの表４００に提供されているよりも大きいＮ値のベクトル化のための種々の実施形態を提供している。図４Ｄの表４３０は、Ｎ＝１４、１５、１６、１７、１８、および１９の場合のカテゴリ１のベクトル化のさらに他の非限定的な実施形態を示している。表４２０および４３０に示されるベクトル化は非限定的であり、他のベクトル化を採用することができる。例えば、Ｎ＝１７の代替ベクトル化では、図４Ｃまたは図４Ｄに示されていないものは、｛１，２，２，１，２，２，１，２，２，１，３，３，１，３，３，１，３｝である。

図４Ｂの表４１０に示される３量子ビットのベクトル化の実施形態は非限定的であり、他のベクトル化が可能であることに留意されたい。したがって、実施形態は、表４１０に示されるベクトル化を介して制約されない。非限定的な例として、一部の実施形態では、Ｎ＝６、カテゴリ１のベクトル化は、表４１０に示すように、ベクトル［１，２，２，１，３，３］ではなく、ベクトル［１，３，３，１，２，２］を含み得る。追加の非限定的な例として、Ｎ＝１０、カテゴリ２のベクトル化は、ベクトル［１，１，２，１，１，２，３，３，２，３］を代替的に含み得、Ｎ＝１０、カテゴリ３のベクトル化は、ベクトル［１，１，３，１，１，３，２，２，３，２］を代替的に含み得る。つまり、カテゴリ２および／または３の場合、ｗｈｅｅｌ＿２の量子ビットが使い果たされるまでパターン「１，２，２」を繰り返し、その後「３，３，１」のパターンを採用できる。

図５Ａは、量子コンピュータ内の１２３個のタイプ３量子ビットの組み合わせ（すなわち、カテゴリ０）すべてを局所化するためのホイールスワップネットワークの動作のプロセス５００を示すフロー図を提供する。図５Ｂは、Ｎ＝８の量子ビット量子コンピュータの場合のプロセス５００の動作を示している。図５Ａ～５Ｂは併せて説明される。図５Ａ～５Ｂの以下の説明は、量子ビットスワップ操作を対象としている。しかしながら、全体を通して述べられるように、種々の実施形態はそのように制約されておらず、スワップ操作はフェルミオンスワップ操作を含み得る。

図５Ｂのスワップ操作５２０は、３量子ビットホイールに細分された、Ｎ＝８の量子ビットレジスタ上でのプロセス５００の反復ホイール回転操作を示している。操作５２０の行列表記は、Ｎ＝８の場合のプロセス５００の各反復ステップの量子ビットスワップ（すなわち、回転）のダイナミクスを示している。以下の説明では、ホイールの単一回転操作は、ホイール内の最近傍ペアの１つの並列化された奇数ペアまたは偶数ペアのスワップを指す場合がある。すなわち、単一のホイール回転は、図３Ｂのプロセス３２０の各々であるブロック３２２またはブロック３２８のうちの１つの実行に対応する、ホイールの並列化された奇数ペアまたは偶数ペアのスワップ操作を含み得る。ホイールの完全な回転は、プロセス３２０の完全な実行に対応し得る。ホイールの深度がｄ_ｗ（ｎ）の場合、ホイールは完全に回転するためにｎ個の配置（または再順序付け）を経て遷移する必要がある。したがって、初期の配置（または順序）から始めて、ホイール内の各位置にアクセスするには、通常、各量子ビットに対してｎ－１回のシングルスワップ操作が必要である。

プロセス５００には、奇数ペアと偶数ペアのスワップ操作を切り替える反復ループが含まれている。前述のように、プロセス５００の反復ループの終了条件は、すべての量子ビットがプロセス５００の間に少なくとも１回はホイール内の各位置にあることであり、これは、スワップの深度がｄ_ｗ（ｎ）＝２ｎ－２＋ｍｏｄ（ｎ，２）の場合に決定論的に生じる。図５Ａに示されるように、プロセス５００は、終了条件が満たされているかどうかをチェックする判定ブロック（すなわち、ブロック５０４）を含む。終了条件は決定論的に決定されたスワップ深度を介して発生するため、この判定ブロックは任意である。すなわち、プロセス５００は、決定論的に決定されたスワップ深度を介して、決定論的に発生するため、終了条件が発生したかどうかをチェックする必要はない。この判定ブロックは、説明の目的で含まれており、実装する必要はない。

プロセス５００は、開始ブロックの後、ブロック５０２で開始し、ここで、Ｎ個の量子ビットの各々が、ｗｈｅｅｌ＿１、ｗｈｅｅｌ＿２、またはｗｈｅｅｌ＿３のいずれかに割り当てられる。図５Ｂに示すように、Ｎ＝８の場合、ｗｈｅｅｌ＿１（５３０）は量子ビット［１，４，７］を含み、ｗｈｅｅｌ＿２（５４０）は量子ビット［２，５，８］を含み、ｗｈｅｅｌ＿３（５６０）は量子ビット［３，６］を含む。したがって、ｎ_１＝３、ｎ_２＝３、およびｎ_３＝２である。各ホイールのレベルでの量子ビットスワップの対応するダイナミクスは、操作５２０の右側の対応する行および列に示されている。プロセス５００には、ｗｈｅｅｌ＿１とｗｈｅｅｌ＿２で反復的に動作するホイールスワップネットワークが含まれており、局所グループとして各カテゴリ０の３量子ビットの組み合わせを実現する。図５Ａ～５Ｂに示されるように、ｗｈｅｅｌ＿１で動作するホイールスワップネットワークは、ｗｈｅｅｌ＿２で動作するホイールスワップネットワークのサブルーチンにネスト化され、かつ／またはそのサブルーチンとして実行され得る。一意の３量子ビットカテゴリ０の組み合わせを実現するために、ｗｈｅｅｌ＿３を回転させる必要はない。

ｗｈｅｅｌ＿１で動作するホイールスワップネットワークはｗｈｅｅｌ＿２で動作するホイールスワップネットワークのサブルーチンであるため、ｗｈｅｅｌ＿２の配置（つまり、再順序付け）ごとに（ｗｈｅｅｌ＿２のホイールの深度内で）、ｗｈｅｅｌ＿１は完全に回転する。すなわち、ｗｈｅｅｌ＿２の順序の更新ごとに、ｗｈｅｅｌ＿１は図３Ｂのプロセス３２０を介して完全に回転し、ｗｈｅｅｌ＿１の各量子ビットはｗｈｅｅｌ＿１内の各位置を少なくとも１回訪れる。Ｎ＝８の場合、ｗｈｅｅｌ＿１（５３０）およびｗｈｅｅｌ＿２（５４０）用ホイールの深度は、ｄ_ｗ（ｎ_１）＝ｄ_ｗ（ｎ_２）＝ｄ_ｗ（３）＝５である。したがって、量子ビットがｗｈｅｅｌ＿１（５４０）またはｗｈｅｅｌ＿２（５４０）のいずれかの各場所を訪れるには、対応するホイールが５つの配置（または順序付け）を介して遷移する必要があり、これには通常、５－１＝４の単一並列化奇数ペアまたは偶数ペアスワップ操作、つまり単一回転が必要である。図５Ｂおよびｗｈｅｅｌ＿１（５３０）の場合、ｗｈｅｅｌ＿１（５３０）の５つの再順序付けをグループ化するボックスは、ｗｈｅｅｌ＿１（５３０）の完全な回転を示している。ｗｈｅｅｌ＿１（５３０）を完全に回転させるには、ｗｈｅｅｌ＿１（５３０）の４つの並列化されたスワップ操作（または４つの単一回転）が必要であることに留意されたい。ｗｈｅｅｌ＿２（５４０）の場合、ボックスはｗｈｅｅｌ＿２（５４０）の単一のスワップ操作（つまり、単一の回転）をグループ化する。ｗｈｅｅｌ＿１（５３０）と同様に、ｗｈｅｅｌ＿２（５４０）を完全に回転させるには、各量子ビットがｗｈｅｅｌ＿２（５４０）内の各位置にアクセスするために、４つの単一並列化スワップ操作（または単一回転）が必要であることに留意されたい。ｗｈｅｅｌ＿１（５３０）およびｗｈｅｅｌ＿２（５４０）のボックスは、ｗｈｅｅｌ＿１（５３０）の回転がｗｈｅｅｌ＿２（５４０）の回転のサブルーチンであることを示している。ホイール上のスワップ操作の完全なサイクルは、ホイールの完全な回転および／またはホイール上のプロセス３２０の完全な実行を含み得る。

図５Ｂにも示されているように、ｗｈｅｅｌ＿１（５４０）の回転は、６回転の周期で周期的であり、［１，４，７］→［４，１，７］→［４，７，１］→［７，４］、１］→［７，１，４］→［１，７，４］→［１，４，７］となるｗｈｅｅｌ＿１（５３０）との対称性により、ｗｈｅｅｌ＿２（５４０）の回転も６回転の周期で周期的であり、［２，５，８］→［５，２，８］→［５，８，２］→［８，５，２］→［８，２，５］→［２，８，５］→［２，５，８］となる。図５Ｂの操作５２０において、Ｎ＝８の場合、１２３タイプ（すなわち、カテゴリ０）の量子ビットの組み合わせのうちのすべてのｎ_１・ｎ_２・ｎ_３＝１２が実現される。図４Ａの表４００の第５の列に示されるように、プロセス５００（カテゴリ０の組み合わせの場合）におけるｗｈｅｅｌ＿１およびｗｈｅｅｌ＿２のネスト化された回転の深度は、ｄ_ｗ（ｎ_１）・ｄ_ｗ（ｎ_２）である。

判定ブロック５０４において、回転ｗｈｅｅｌ＿２の終了条件が満たされているかどうかが判定される。少なくとも図３Ｂの判定ブロック３２６に関連して説明したように、ブロック５０４で、ｗｈｅｅｌ＿２の各量子ビットがｗｈｅｅｌ＿２内の各位置を訪れたかどうかが判定される。前述のように、ｗｈｅｅｌ＿２のスワップ深度はｄ_ｗ（３）＝５である。したがって、ｗｈｅｅｌ＿２の終了条件は、ｗｈｅｅｌ＿２が４回転した後に満たされる。ｗｈｅｅｌ＿２が完全に回転していない場合、プロセス５００はブロック５０６に進む。それ以外の場合、プロセス５００はブロック５１０に進む。

ブロック５０６で、ｗｈｅｅｌ＿１は完全に回転している。回転ｗｈｅｅｌ＿１の種々の実施形態は、少なくとも図３Ｂのプロセス３２０と併せて説明される。上記のように、図５Ｂのｗｈｅｅｌ＿１（５３０）の再順序付けをグループ化するボックスは、ｗｈｅｅｌ＿１（５３０）の完全な回転を示している。ブロック５０８で、ｗｈｅｅｌ＿２は、１つのスワップ操作を介して（並列化された奇数ペアまたは偶数ペアの量子ビットスワップ操作を介して）回転される。ｗｈｅｅｌ＿２（５４０）の単一のスワップ操作（またはホイール回転）をグループ化するボックスは、ｗｈｅｅｌ＿１の１回転を示している。プロセス５００は、判定ブロック５０４に戻る。ブロック５１０では、すべてのカテゴリ０の３量子ビットの組み合わせを生成するために、スワップ操作の別の完全なサイクルおよび／またはホイールの完全な回転が必要とされる。その後、プロセス５００は終了する。

図５Ｂに示されるように、プロセス５００は、各カテゴリ０の３量子ビットの組み合わせの生成を可能にする。カテゴリ１、２、３、および４の３量子ビットの組み合わせも生成する必要がある。図５Ｃは、量子コンピュータ内のすべてのカテゴリ１の３量子ビットの組み合わせを局所化するプロセス５８０を示すフロー図を提供している。カテゴリ１、２、および３の間の対称性のために、プロセス５８０は、それらのカテゴリの対応するホイールを置き換えるカテゴリ２および３のすべての３量子ビットの組み合わせをすべて求めるように一般化することができる。カテゴリ４の３量子ビットの組み合わせについては、以下で説明する。

図５Ｄは、種々の実施形態と一致する、図５Ｃのプロセス５８０で利用される２Ｄ量子ビット構成の実施形態を示している。図５Ｄに示される量子ビット構成の２Ｄの性質は、量子ビットの物理的構成である必要はなく、むしろ論理的構成であり得ることに留意されたい。したがって、図５Ｄは、図５Ｃのプロセス５８０と併せて説明される。図５Ｃ～５Ｄの以下の説明は、量子ビットスワップ操作を対象としている。しかしながら、全体を通して述べられるように、種々の実施形態はそのように制約されておらず、スワップ操作はフェルミオンスワップ操作を含み得る。プロセス５８０には、奇数ペアと偶数ペアのスワップ操作を切り替える反復ループが含まれている。前述のように、プロセス５８０の反復ループの終了条件は、すべての量子ビットがプロセス５８０の間に少なくとも１回はホイール内の各位置にあることであり、これは、スワップの深度がｄ_ｗ（ｎ）＝２ｎ－２＋ｍｏｄ（ｎ，２）の場合に決定論的に生じる。図５Ｃに示されるように、プロセス５８０は、終了条件が満たされているかどうかをチェックする判定ブロック（すなわち、ブロック５８８）を含む。終了条件は決定論的に決定されたスワップ深度を介して発生するため、この判定ブロックは任意である。すなわち、プロセス５８０は、決定論的に決定されたスワップ深度を介して、決定論的に発生するため、終了条件が発生したかどうかをチェックする必要はない。この判定ブロックは、説明の目的で含まれており、実装する必要はない。

開始ブロックの後、プロセス５８０は、量子ビットがカテゴリ１のベクトル化と一致する、かつ／またはそれに基づく順序にソートされるブロック５８２で開始する。図４Ｂ、４Ｃ、および４Ｄは、カテゴリ１のベクトル化を示している。これらのベクトル化のパターンは、Ｎの値が高い場合に一般化できる。量子ビットスワップ操作を介して、量子ビットをソートするために、任意の量子ビットのソートルーチンを採用できる。例えば、プロセス５００の終了後、量子ビットは、ホイールがインターリーブされるように順序付けられる。バブルソートアルゴリズムを採用して、カテゴリ１のベクトル化に基づく順序に量子ビットをソートできる。図５Ｄは、Ｎ＝１８の非限定的な例を示している。３つのホイールの各々に割り当てられた量子ビットが表示される。図４Ｃの表４２０によって示されるように、カテゴリ１のＮ＝１８のベクトル化は、｛１，２，２，１，３，３，１，２，２，１，３，３，１，２，２，１，３，３｝であり得る。図４Ｄの表４３０に示されるように、他の代替のベクトル化が可能である。ソートされたレジスタは、ベクトル化に基づいた量子ビットの１つの可能なソートを示している。レジスタの他の順序付けも可能である。一実施形態では、ブロック５８２の前に、量子ビットは、追加のホイール回転を介してそれらの初期位置に戻され、次いで、ベクトル化に基づいてソートされ得る。図５Ｄでは、カテゴリ１のベクトル化における同じホイール量子ビットのボックスとソートされたレジスタ内のボックスをグループ化する矢印は、ブロック５８２を介して生成されたベクトル化とソートレジスタとの間の対応を示している。Ｎ＝１８の場合、ｎ_１＝ｎ_２＝ｎ_３＝６である。

プロセス５８０は、それぞれの可能な１２２およびそれぞれの可能な１３３タイプの組み合わせを生成する。プロセス５８０の種々の実施形態では、ｗｈｅｅｌ＿１は、図５Ｂのプロセス５２０を介して回転される。ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３は、２Ｄ量子ビット構成として構成できる。ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３の２Ｄ量子ビット構成は、図５Ｄの下部近くに示されている。２Ｄ量子ビット構成は、量子ビットの論理的または仮想的な配置であり、量子ビットの物理的インスタンス化の物理的な配置である必要はない。図５Ｄに示されるように、２Ｄ量子ビット構成は、２つの列および

行を含む量子ビットの２Ｄ論理配置を含み得る。ここで、ｎは、ホイール内の量子ビットの数である。ｎが奇数の場合、最後の行には単一の量子ビットのみが含まれる。

２Ｄ量子ビット構成は、２輪スロットマシンに幾分類似していてもよく、２Ｄ量子ビットの垂直列はスロットマシンのホイールに類似しており、水平列はスロットマシンのスロットに対応している。水平方向の各行は、レジスタ内のホイールの最近傍ペアの１つに対応する。図５Ｄに示すように、Ｎ＝１８の場合、ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３の各々に３つの水平方向の行がある。水平方向の各行は、カテゴリ１のベクトル化に基づく、同じホイールからの量子ビットの２量子ビットペアの１つに対応する。図５Ｄでは、ソートされたレジスタ内の２量子ビットのペアと水平方向の行との間の矢印は、対応関係を示している。

ｗｈｅｅｌ＿１は、並列化されたスワップ操作を介して回転され、ｗｈｅｅｌ＿１のすべての量子ビットが、カテゴリ１のベクトル化に対応するレジスタ内の各場所に少なくとも１回アクセスする。図５Ｄでは、ｗｈｅｅｌ＿１の並列化された奇数ペアおよび偶数ペアのスワップ操作が、カテゴリ１のベクトル化の矢印として示されている。１２２タイプの組み合わせごとに実現するには、ｗｈｅｅｌ＿２の可能な

の２量子ビットペアの各々が、ｗｈｅｅｌ＿１の各配置中に少なくとも１回、ｗｈｅｅｌ＿２の２Ｄ量子ビット構成の水平方向の行の１つに連続して表示される必要がある。同様に、１３３タイプの組み合わせごとに生成するには、ｗｈｅｅｌ＿３の可能な

の２量子ビットペアの各々が、ｗｈｅｅｌ＿１の各配置中に少なくとも１回、ｗｈｅｅｌ＿３の２Ｄ量子ビット構成の水平方向の行の１つに連続して表示される必要がある。したがって、２Ｄ量子ビット構成の量子ビットは、ホイール内の各ペアが水平列の１つで連続して見えるように、（例えば、それぞれ、図３Ａおよび３Ｂのプロセス３００またはプロセス３２０を介して）インクリメント的にスワップされ得る。

したがって、プロセス５８０において、ｗｈｅｅｌ＿１は、図３Ｂのプロセス３２０を介して回転される。ｗｈｅｅｌ＿１のスワップ操作のサブルーチンとして、ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３の２Ｄ量子ビット構成を並列にインクリメントして、１２２タイプおよび１３３タイプの３量子ビットの組み合わせをそれぞれ生成することができる。プロセス５８０は、回転されるホイールを並べ替えることによって１１２、２３３、３１１、および３２２の組み合わせの各々を生成することができ、２つのホイールは２Ｄ量子ビット構成上に配置されることを理解されたい。したがって、カテゴリ１、２、および３のすべての３量子ビットの組み合わせは、プロセス５８０を介して生成され得る。

図５Ｃに戻ると、ブロック５８４において、ｗｈｅｅｌ＿２は、論理的に２Ｄ量子ビット構成に配置されている。ブロック５８６で、ｗｈｅｅｌ＿３は論理的に２Ｄ量子ビット構成に配置される。ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３の２Ｄ量子ビット構成の一実施形態を図５Ｄに示す。判定ブロック５８８で、ｗｈｅｅｌ＿１の終了条件が満たされているかどうかが判定される。すなわち、ブロック５８８で、ｗｈｅｅｌ＿１内の各量子ビットがｗｈｅｅｌ＿１の各位置にあるかどうかが判定される。上述の場合、プロセス５８０はブロック５９４に進む。それ以外の場合、プロセス５８０はブロック５９０に進む。ブロック５９０で、ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３の各々の２Ｄ量子ビット構成は、スワップ操作を介してインクリメントされ、それにより、ｗｈｅｅｌ＿２の可能な

の２量子ビットペアの各々が、ｗｈｅｅｌ＿２との２Ｄ量子ビット構成の水平方向の行の１つに連続したペアとして表示され、ｗｈｅｅｌ＿３の可能な

の２量子ビットペアの各々は、ｗｈｅｅｌ＿３の２Ｄ量子ビット構成の水平方向の行の１つに連続したペアとして表示される。プロセス３００またはプロセス３２０の種々の実施形態を採用して、並列化された奇数ペアおよび偶数ペアのスワップ操作を交互に行うことにより、２Ｄ量子ビット構成をインクリメントすることができ、それにより、ホイール内のすべてのペアが最近傍ペアとなり、水平列の１つで少なくとも１回隣接する。前述のように、ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３へのインクリメントは、ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３が併せてインクリメントされるように並列化することができる。

ブロック５９２において、並列化された奇数ペアのスワップ操作または並列化された偶数ペアのスワップ操作のいずれかを介した１つの回転操作が、ｗｈｅｅｌ＿１で実行される。図３Ｂのプロセス３２０の少なくとも一部分は、ｗｈｅｅｌ＿１で回転作を実行するために採用され得る。プロセス５８０は、判定ブロック５８８に戻る。ブロック５９４で、ｗｈｅｅ＿１の最終配置に関連付けられた残りの１２２および１３３タイプの３量子ビットグループを生成するために、ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３の各々の２Ｄ量子ビット構成は、スワップ操作を介してインクリメントされ、それにより、ｗｈｅｅｌ＿２の可能な

の２量子ビットペアの各々が、ｗｈｅｅｌ＿２との２Ｄ量子ビット構成の水平方向の行の１つに連続したペアとして表示され、ｗｈｅｅｌ＿３の可能な

の２量子ビットペアの各々は、ｗｈｅｅｌ＿３の２Ｄ量子ビット構成の水平方向の行の１つに連続したペアとして表示される。カテゴリ１のすべての局所化された３量子ビットグループが生成されると、プロセス５８０は終了し得る。ｗｈｅｅｌ＿２およびｗｈｅｅｌ＿３のインクリメントはブロック５９０と５９４で並列化されているため、１２２と１３３のタイプの組み合わせが並列に生成されることに留意されたい。

カテゴリ２とカテゴリ３の局所化された３量子ビットの組み合わせは、ホイールを並べ替える同様のプロセスを介して生成できる。したがって、プロセス５００は、カテゴリ０の組み合わせを生成することができ、プロセス５８０（およびその変形）は、カテゴリ１、２、および３の組み合わせを生成することができる。カテゴリ４の組み合わせは、プロセス５００および５８０を再帰的に採用することによって生成することができる。例示的かつ非限定的な実施形態では、カテゴリ０、１、２、および３の組み合わせの各々を生成すると、｛１，１，１，．．．１，１，１，２，２，２，．．．，２，２，２，３，３，３，．．．，３，３，３｝のカテゴリ４のベクトル化に基づいて、レジスタをソート（例えば、並列バブルソート）することができる。つまり、レジスタは３つのサブレジスタにソートでき、各サブレジスタは３つのホイールのうちの１つの量子ビットを保持する。プロセス５００および５８０は、サブレジスタの各々に再帰的に適用され、サブサブレジスタを生成することができる。再帰的アプリケーションは、すべてのカテゴリ４の局所化された３量子ビットの組み合わせが各サブレジスタ内に局所化されるまで続行できる。サブレジスタ内でカテゴリ０、１、２、および３の局所化された組み合わせを生成するためのプロセス５００および５８０の再帰的アプリケーションは、局所化された３量子ビットの組み合わせを生成するために必要なスワップネットワークの効率を高め、深度を低減するために並列化され得ることに留意されたい。再帰を終了すると、３量子ビットのカテゴリ０、１、２、３、および４の局所化された組み合わせの各々が生成される。

カテゴリ４の組み合わせを生成するために必要な再帰を実装するために、必要なスワップネットワークの深度は、ｄ_３（ｎ）＝１／４（５ｎ^２－２６ｎ＋１６ｌｏｇ_３ｎ＋２１）のように求められることを示し得ることに留意されたい。したがって、少なくとも図５Ｅに関連して説明されるように、必要なスワップネットワークの深度は、Ｏ（Ｎ^２）としてスケーリングされる。

図５Ｅは、３量子ビット演算子のためのスワップネットワークの回路深度がほぼＯ（Ｎ^２）として比例することを示す計算のプロット５９６を提供している。黒塗りの円形の離散データ点（●）の場合、ネットワークの深度は、Ｎの関数として、種々のカテゴリの組み合わせタイプのスワップ操作間で移行するために必要な並列バブルソート操作を含む完全なスワップネットワークでスワップ操作をシミュレートすることによって計算した。すなわち、黒塗りのデータ点について、少なくとも図５Ａ～５Ｄと併せて説明されたスワップ操作は、最大Ｎ＝４００の可能な

のペアの局所化された（つまり、レジスタ内で論理的に連続している）３量子ビットペアの各々を生成するために数値的にシミュレートされている。中空のデータ点（○）の場合、ネットワークの深度は、図４Ａの表４００の第５の列に示されている種々のカテゴリで必要なスワップ操作の深度の式を介して分析的に決定した。中空のデータ点の場合、並列バブルソート操作の寄与は無視されている。実線は、黒塗りのデータ点にフィッティングした両対数線形回帰を示している。破線は、中空のデータ点にフィッティングした両対数線形回帰を示している。実線の場合、両対数線形フィッティングは、（１．１９±０．０３）・１０^{２．００７±０．００４}である。破線の場合、両対数線形フィッティングは、（１．１０±０．０３）・１０^{２．０２０±０．００５}である。両方の方法（数値シミュレーションと分析計算）への線形フィッティングは、スワップネットワーク（または並列化されたスワップ操作）の深度がほぼＯ（Ｎ^２）として比例し、並列バブルソートが必要な回路の深度を比例させないことを示している。

４量子ビットの組み合わせの局所化（つまり、ｋ＝４）
ｋ＝４の実施形態についての以下の説明は、量子ビットスワップ操作を対象としている。しかしながら、全体を通して述べられるように、種々の実施形態はそのように制約されておらず、スワップ操作はフェルミオンスワップ操作を含み得る。本明細書で論じられるように、局所化された２量子ビットと３量子ビットの組み合わせを再帰的に生成することにより、可能な

の４量子ビットの組み合わせの各々を局所化することができる。すなわち、少なくとも図３Ａ～５Ｅに関連して論じられた種々の実施形態は、反復的かつ再帰的に適用されて、４量子ビットの組み合わせを局所化することができる。ｋ＝４の場合、Ｎ個の量子ビットは、ｗｈｅｅｌ＿１、ｗｈｅｅｌ＿２、ｗｈｅｅｌ＿３、およびｗｈｅｅｌ＿４の４つのホイールに細分できる。量子ビットを４つのホイールに割り当てるプロセスは、量子ビットを３つのホイールに割り当てるプロセスから一般化することができる。さらに、４つのホイールを介して、３量子ビットの組み合わせタイプで説明したものと同様の４量子ビットの組み合わせタイプを生成することができる。例えば、４量子ビットの組み合わせタイプには、１２３４、１１２２、１１３４、１１１３、および１１１１が含まれるが、これらに限定されない。３量子ビットの組み合わせのカテゴリと同様に、組み合わせタイプの対称性を採用することにより、４量子ビットタイプをカテゴリに編成できる。ｋ＝３の実施形態では、第３のホイールを回転させる必要がないことに留意されたい。つまり、ｗｈｅｅｌ＿３に含まれる量子ビットに対してスワップ操作を実行する必要はない。同様に、ｋ＝４の実施形態では、スワップ操作をｗｈｅｅｌ＿４の量子ビットで実行する必要はない。一部の実施形態によれば、ｗｈｅｅｌ＿４の生成は必要とされない。

図６Ａは、本明細書に提示される種々の実施形態と一致する、４量子ビット相互作用のクラスタイプの種々の特性を示す表６００を提供している。表６００は、図４Ａの表４００と同様であるが、３量子ビットの組み合わせではなく、４量子ビットの組み合わせのためのものである。表６００の第１の列は、４量子ビットの組み合わせに対して１５の組み合わせタイプのカテゴリが存在することを示し、列２は各カテゴリのメンバーを示している。組み合わせタイプの各々は、１２３４、ＸＸＹＹ、ＸＸＹＺ、ＸＸＸＹ、およびＸＸＸＸとして参照できる。ここで、変数Ｘ、Ｙ、およびＺは、１、２、３、または４の値を取ることができる。

図６Ｂは、本明細書に提示される種々の実施形態と一致する、４量子ビット構成のベクトル化を示す表６１０を提供しており、ここで、５≦Ｎ≦１０である。表６１０の各行は、Ｎの個別の値に対応し、ここで、Ｎの値は、第１の列に示されている。表４１０の第２、第３、第４、および第５の列は、カテゴリ１、カテゴリ２（ならびにカテゴリ３および４）、カテゴリ５（およびカテゴリ６～１０）、ならびにカテゴリ１１（および４量子ビットの組み合わせタイプのカテゴリ１２～１４）に対応する。表の各エントリは、Ｎの対応する値と組み合わせタイプのカテゴリの（長さＴＶの）ベクトルを提供している。以下で説明するように、ベクトルは、

の４量子ビットの相互作用の各々を実現するための組み合わせタイプの配置を示している。

図６Ｃは、本明細書で論じられる４量子ビットの実施形態に採用される２量子ビットスロットネットワークによって実装されるスワップ操作のプロセス６２０を示すフロー図を提供している。以下で説明するように、プロセス６２０を介して実装されるものなどの２量子ビットスロットネットワークを採用して、図６Ａの表６００のカテゴリ２、３、および４の組み合わせタイプの相互作用などの４量子ビット相互作用を生成する。全体を通して説明された他のプロセスと同様に、プロセス６２０の説明は量子ビットスワップ操作を対象としているが、実施形態はそのように限定されず、スワップ操作はフェルミオン軌道に適用され得る。プロセス６２０は、再帰的プロセスであり得る。プロセス６２０は、開始ブロックの後、ブロック６２２で開始し、ここで、量子ビット（またはフェルミオン軌道）は、２つのグループ、ｇｒｏｕｐ＿０およびｇｒｏｕｐ＿１に分割される。量子ビットはホイールのメンバーであり得る。ホイールにｎ個の量子ビットがある場合、ｇｒｏｕｐ＿０には

量子ビットが含まれ、ｇｒｏｕｐ＿１には

量子ビットが含まれ得る。

ブロック６２４において、各グループの量子ビットが他のグループの対応するインデックスを有する量子ビットに隣接するように、並列バブルソートが適用される。ブロック６２６で、ホイールスワップネットワークが適用されて、ｇｒｏｕｐ＿１のラベル割り当てを循環する。判定ブロック６２８で、終了条件が満たされているかどうかが判定される。一部の実施形態では、プロセス６２０の終了条件は、

であるかどうかを含み得る。終了条件が満たされる場合、プロセス６２０は終了することができる。そうでなければ、プロセス６２０は、プロセス６２０の再帰呼び出しのためにブロック６２２に戻り得る。二重の戻り矢印は、ｇｒｏｕｐ＿０とｇｒｏｕｐ＿１の各々がプロセス６２０を再帰的に呼び出すことを示している。再帰呼び出しでは、各グループがさらに細分され、各再帰呼び出しのｎの現在の値が減少する。他の実施形態では、再帰呼び出しの数は決定論的であり、したがって、判定ブロック６２８を呼び出す必要がない場合があることに留意されたい。プロセス６２０を実装する２量子ビットスロットネットワークの回路深度により、

であることが示され得る。図６Ａの表６００に記載されているように、このスワップネットワークの深度は、カテゴリ１、２、および３の量子ビットの組み合わせで採用される。

図７Ａは、各タイプの４量子ビットの組み合わせを局所化するためのスワップネットワークの組み合わせの概略を提供している。より具体的には、図７Ａは、１２３４、ＸＸＹＹ、ＸＸＹＺ、ＸＸＸＹ、およびＸＸＸＸの組み合わせタイプの局所化された４量子ビットの組み合わせを生成するために少なくとも１つの実施形態で採用されるスワップ操作のタイプの概要を示している。図示のように、１、２、３、４タイプの場合、ホイールスワップネットワークの４つのインスタンスが採用され、１、２、３、および４クラスの量子ビットの各々がホイールの１つに含まれる。３量子ビットの組み合わせと同様に、ホイールの回転はネスト化されており、複数のネスト化されたサブルーチンとして実行できる。図７Ｃのプロセス７２０は、ネストの１つの非限定的な実施形態を示している。ＸＸＹＹタイプの場合、Ｘホイールごとに２量子ビットペアスワップネットワークが使用され、Ｙホイールごとに２量子ビットスロットスワップネットワークが採用される。ＸＸＸＹタイプの場合、Ｘホイールの各々に３量子ビットの組み合わせスワップネットワークが採用され、Ｙホイールの各々にホイールスワップネットワークが採用される。ＸＸＹＺタイプの場合、Ｘホイールごとに２量子ビットスロットスワップネットワークが採用され、Ｙホイールごとにホイールスワップネットワークが採用され、Ｚホイールごとにホイールスワップネットワークが採用される。図７Ａにも示されているように、ＸＸＸＸの組み合わせは、他のタイプの組み合わせへの再帰呼び出しから生成される。ホイールごとに再帰呼び出しが実行される。したがって、ｗｈｅｅｌ＿１に対して４つのサブホイールが生成され（例えば、ｗｈｅｅｌ＿１＿１、ｗｈｅｅｌ＿１＿２、ｗｈｅｅｌ＿１＿３、およびｗｈｅｅｌ＿１＿４）、ｗｈｅｅｌ＿２に対して４つのサブホイールが生成される（例えば、ｗｈｅｅｌ＿２＿１、ｗｈｅｅｌ＿２＿２、ｗｈｅｅｌ＿２＿３、およびｗｈｅｅｌ＿２＿４）、ｗｈｅｅｌ＿３に対して４つのサブホイールが生成される（例えば、ｗｈｅｅｌ＿３＿１、ｗｈｅｅｌ＿３＿２、ｗｈｅｅｌ＿３＿３、およびｗｈｅｅｌ＿３＿４）、ｗｈｅｅｌ＿４に対して４つのサブホイールが生成される（例えば、ｗｈｅｅｌ＿４＿１、ｗｈｅｅｌ＿４＿２、ｗｈｅｅｌ＿４＿３、およびｗｈｅｅｌ＿４＿４）。１１１１、２２２２、３３３３、および４４４４タイプの各々の局所化された組み合わせが生成されると、再帰は終了する。各ホイール（および各サブホイール）の再帰呼び出しを並列化して、必要な回路深度を減少することができる。

図７Ｂは、量子コンピュータ内のすべての２量子ビットおよびすべての４量子ビットの組み合わせを局所化するプロセス７００を示すフロー図を提供している。より具体的には、プロセス７００は、図７Ａに示される組み合わせタイプの各々に対してスワップネットワークを使用する。プロセス７００は、開始ブロックの後、ブロック７０２で開始し、ここで、２量子ビット項の各々は、レジスタに適用される２量子ビットペアネットワークまたはホイールスワップネットワークのいずれかによって生成される。ネットワークは、レジスタに対して複数のスワップ操作を実行することができる。２量子ビットペアおよびホイールスワップ操作の種々の実施形態が、少なくとも図３Ａ～３Ｃについて説明されている。ブロック７０４で、量子ビットは４つのホイール、すなわちｗｈｅｅｌ＿１、ｗｈｅｅｌ＿２、ｗｈｅｅｌ＿３、およびｗｈｅｅｌ＿４に細分される。全体を通して説明したように、ｗｈｅｅｌ＿４に含まれる量子ビットをスワップする必要はない。したがって、一部の実施形態では、ｗｈｅｅｌ＿４を生成する必要がない場合があり、ｗｈｅｅ＿４に属する量子ビットは、ｗｈｅｅｌ＿１、ｗｈｅｅｌ＿２、またはｗｈｅｅｌ＿３のいずれにも属さないものとして分類される場合がある。

ブロック７０６において、１２３４タイプの局所化された組み合わせは、４つのホイールの各々についてホイールスワップネットワークによって適用されるホイールスワップ操作を介して生成される。ホイールスワップ操作は、図５Ａのプロセス５００と同様に、ネスト化することができる。ホイールスワップ操作をネスト化する１つの非限定的な実施形態は、図７Ｃのプロセス７２０と併せて説明される。したがって、ブロック７０４で、カテゴリ１（図７Ｃの表６００に示されている）の各々が生成される。表６００に示すように、カテゴリ１の場合、スワップ操作の深度はｄ_ｗ（ｎ）を介して決定論的に決定できる。

ブロック７０８において、ＸＸＹＹ項は、Ｘホイールに適用される２量子ビットペアスワップネットワークのネスト化されたスワップ操作を介して生成され、２量子ビットスロットネットワークは、Ｙホイールに適用される。これらのスワップ操作の種々の実施形態は、少なくとも図３Ａおよび６Ｃと併せて説明される。したがって、ブロック７０８で、テーブル６００のカテゴリ２、３、および４の組み合わせの各々が生成される。表６００に示すように、カテゴリ２、３、および４の場合、スワップ操作の深度は、ｄ_ｗ（ｎ）およびｄ_ｓ（ｎ）を介して決定論的に決定できる。ブロック７０８でＸＸＹＹ項を生成する前に、量子ビットのソートを実行して、適切なベクトル化された順序で量子ビットが構成され得ることに留意されたい。４量子ビットのベクトル化の種々の実施形態が、図６Ｂの表６１０に示されている。例えば、並列バブルソートスワップ操作を実行することができる。

ブロック７１０で、ＸＸＹＺ項は、Ｘホイールで動作する２量子ビットペアスワップネットワークと、ＹホイールおよびＺホイールの各々で動作するホイールスワップネットワークのスワップ動作とによって生成される（例えば、図３Ｂおよび５Ａ～５Ｄを参照されたい）。すなわち、表６００のカテゴリ５～１０の組み合わせがブロック７１０で生成される。表６１０に示されるように、カテゴリ５～１０について、スワップ操作の深度は、適切なホイールに適用されるｄ_２（ｎ）およびｄ_ｗ（ｎ）を介して決定論的に決定され得る。上記と同様に、並列化されたバブルソートを量子ビットに対して実行して、適切なベクトル化された順序付けを介して量子ビットを適切にソートすることができる。

ブロック７１２において、ＸＸＸＹ項は、Ｙホイールに適用されるホイールスワップネットワークおよびＸホイールに適用される３量子ビットスワップネットワークのスワップ操作を介して生成される。すなわち、カテゴリ１１～１４の組み合わせは、ブロック７１２で生成される。より具体的には、３量子ビット構造を採用してトリプルペアの各々を循環させ、次にホイールを使用してペアになっていないインデックスを循環させる。かかるスワップ操作の種々の実施形態は、少なくとも図３Ｂおよび５Ａ～５Ｄと併せて説明される。表６１０に示されるように、カテゴリ１１～１４について、スワップ操作の深度は、適切なホイールに適用されるｄ_３（ｎ）およびｄ_ｗ（ｎ）を介して決定論的に決定され得る。ブロック７１２でＸＸＸＹ項を生成する前に、量子ビットのソートを実行して、適切なベクトル化された順序で量子ビットが構成され得ることに留意されたい。例えば、並列バブルソートスワップ操作を実行することができる。

カテゴリ１５の組み合わせの生成には、３量子ビットのカテゴリ４の組み合わせと同様の再帰的プロセスが採用される。並列バブルスワップを採用して、量子ビットを適切な量子ビットのベクトルに順序付けることができる。判定ブロック７１４で、ＸＸＸＸタイプの組み合わせの各々が局所化されているかどうかが判定される。その場合、プロセス７００は終了する。それ以外の場合は、４つのホイールの各々に対して再帰呼び出しが行われる。すなわち、各ホイールはブロック７０４に戻される。４つのホイールの再帰呼び出しは、ブロック７１４からブロック７０４への４つの戻り経路を介して示されている。図３Ａ、３Ｂ、５Ａ、および５Ｃのそれぞれのプロセス３００、３２０、５００、および５８０の判定ブロックに関する説明と同様に、判定ブロック７１４は、ループの終了条件を満たすために必要とされる決定論的スワップ深度のために、種々な実施形態で実装される必要はない。

図７Ｃは、量子コンピュータ内のすべてのカテゴリ０（すなわち、１２３４タイプの組み合わせ）の４量子ビットの組み合わせを局所化するためのプロセス７２０を示すフロー図を提供している。プロセス７２０は、図７Ｂのプロセス７００のサブルーチンであり得る。例えば、プロセス７２０は、プロセス７００のブロック７０６の実行を介して呼び出されてもよい。プロセス７２０において、並列化されたスワップ操作は、ｗｈｅｅｌ＿３の各量子ビットがｗｈｅｅｌ＿３の各位置を訪れるように、ｗｈｅｅｌ＿３で（ホイールスワップネットワークを介して）実行される。つまり、ｗｈｅｅｌ＿３はその深度まで完全に回転する。ｗｈｅｅｌ＿２は、ｗｈｅｅｌ＿３の回転のサブルーチンとして、その深度まで完全に回転する。ｗｈｅｅｌ＿１は、ｗｈｅｅｌ＿２の回転のサブルーチンとして、その深度まで完全に回転する。カテゴリ０の組み合わせを生成するために、ｗｈｅｅｌ＿４を回転させる必要はない。したがって、図５Ａのプロセス５００に幾分類似しているが、３つのホイールではなく４つのホイールを含む。

説明の目的で、また、ネスト化された回転および／またはサブルーチンを介してホイールが回転しているという概念のために、ホイールカウンタの概念がプロセス７２０に導入された。これらのホイールカウンタは、ｆｏｒループプロセスのループカウンタ（またはループインデックス）に類似していると見なすことができる。プロセス７２０のループはサブルーチンとして実行されるので、ネスト化されたループが完了すると、これらのホイールカウンタはインクリメントされ、リセットされる。ホイールカウンタのインクリメントは、推論されており、プロセス７２０は、ホイールカウンタをリセットするための明示的なブロック（例えば、ブロック７３４および７３６）を含む。これらのホイール（またはループ）カウンタは説明のみを目的としており、スワップ操作の深度が決定論的に決定可能であるため、実装する必要がないことに留意されたい。さらに、上記と同様に、ループの終了条件をチェックする判定ブロック（例えば、ブロック７２２、７２４、および７２６）は、スワップ操作の決定論的性質のために明示的に実装される必要はない。

プロセス７２０は、開始ブロックの後、判定ブロック７２２で開始し、そこで、ｗｈｅｅｌ＿３の各量子ビットが、ｗｈｅｅｌ＿３の各位置を少なくとも１回訪れたかどうかが判定される。ｗｈｅｅｌ＿３の終了条件が満たされると、プロセス７２０はブロック７３８に進む。ブロック７３８で、ｗｈｅｅｌ＿２はもう一度完全に回転し、ｗｈｅｅｌ＿１はｗｈｅｅｌ＿２の回転のサブルーチンとして回転する。完全に回転するｗｈｅｅｌ＿２のサブルーチンとしてｗｈｅｅｌ＿１を回転させるための一実施形態は、図５Ａの少なくともプロセス５００と併せて説明される。これらのｗｈｅｅｌ＿１およびｗｈｅｅｌ＿２の最終回転により、すべての１２３４タイプの組み合わせの生成が完了する。したがって、プロセス７２０は、ブロック７３８の実行後に終了することができる。ｗｈｅｅｌ＿３の終了条件が満たされない場合、プロセス７２０は判定ブロック７２４に進む。

判定ブロック７２４で、ｗｈｅｅｌ＿２のカウンタがリセットされたので、ｗｈｅｅｌ＿２の各量子ビットがｗｈｅｅｌ＿２の各位置を訪れたかどうかが判定される。ｗｈｅｅｌ＿２の終了条件が満たされる場合、プロセス７２０はブロック７３６に進み、そうでない場合、プロセスは判定ブロック７２６に進む。ブロック７３６で、ｗｈｅｅｌ＿２のカウンタがリセットされ、プロセス７２０がブロック７３２に進む。ブロック７３２で、１つの並列化されたスワップ操作がｗｈｅｅｌ＿３で実行される。ホイール上で並列化されたスワップ操作を実行するための種々の実施形態が、図３Ｂの少なくともプロセス３２０と併せて説明される。ただし、ここで簡単に説明すると、ｗｈｅｅｌ＿３は、奇数ペアまたは偶数ペアの並列化された量子ビットスワップ操作を介して回転する。次に、プロセス７２０は、判定ブロック７２２に戻る。

判定ブロック７２６で、ｗｈｅｅｌ＿１のカウンタがリセットされたので、ｗｈｅｅｌ＿１の各量子ビットがｗｈｅｅｌ＿１の各位置を訪れたかどうかが判定される。ｗｈｅｅｌ＿１の終了条件が満たされる場合、プロセス７２０はブロック７３４に進み、そうでない場合、プロセスはブロック７２８に進む。ブロック７３４で、ｗｈｅｅｌ＿１のカウンタがリセットされ、プロセス７２０がブロック７３０に進む。ブロック７３０で、１つの並列化されたスワップ操作がｗｈｅｅｌ＿２で実行される。ホイール上で並列化されたスワップ操作を実行するための種々の実施形態が、図３Ｂの少なくともプロセス３２０と併せて説明される。ただし、ここで簡単に説明すると、ｗｈｅｅｌ＿２は、奇数ペアまたは偶数ペアの並列化された量子ビットスワップ操作を介して回転する。次に、プロセス７２０は、判定ブロック７２４に戻る。

ブロック７２８で、１つの並列化されたスワップ操作がｗｈｅｅｌ＿１で実行される。ホイール上で並列化されたスワップ操作を実行するための種々の実施形態が、図３Ｂの少なくともプロセス３２０と併せて説明される。ただし、ここで簡単に説明すると、ｗｈｅｅｌ＿１は、奇数ペアまたは偶数ペアの並列化された量子ビットスワップ操作を介して回転する。次に、プロセス７２０は、判定ブロック７２６に戻る。

図７Ｄは、Ｎ＝１０の量子ビット量子コンピュータについての図７Ｂのプロセス７００のスワップ操作７４０を示している。より具体的には、スワップ操作７４０は、可能な４量子ビットの組み合わせの各々がどのように局所化されるかを示している。列の間の矢印は、行列が１つのページに収まるように分割された順序付けを示している。

図７Ｅは、４量子ビット演算子のためのスワップネットワークの回路深度がほぼＯ（Ｎ^３）として比例することを示す計算のプロット７６０を提供している。黒塗りの円形の離散データ点（●）の場合、ネットワークの深度は、Ｎの関数として、種々のカテゴリの組み合わせタイプのスワップ操作間で移行するために必要な並列バブルソート操作を含む完全なスワップネットワークでスワップ操作をシミュレートすることによって計算した。すなわち、黒塗りのデータ点について、少なくとも図７Ａ～７Ｄと併せて説明されたスワップ操作は、最大Ｎ＝４００の可能な

のペアの局所化された（つまり、レジスタ内で論理的に連続している）４量子ビットペアの各々を生成するために数値的にシミュレートされている。中空のデータ点（○）の場合、ネットワークの深度は、図６Ａの表６００の第５の列に示されている種々のカテゴリで必要なスワップ操作の深度の式を介して分析的に決定した。中空のデータ点の場合、並列バブルソート操作の寄与は無視されている。実線は、黒塗りのデータ点にフィッティングした両対数線形回帰を示している。破線は、中空のデータ点にフィッティングした両対数線形回帰を示している。実線の場合、両対数線形フィッティングは、（０．６９±０．０９）・１０^{３．０６±０．０３}である。破線の場合、両対数線形フィッティングは、（０．７６±０．０３）・１０^{３．０４±０．０１}である。両方の方法（数値シミュレーションと分析計算）への線形フィッティングは、スワップネットワーク（または並列化されたスワップ操作）の深度がほぼＯ（Ｎ^３）として比例し、並列バブルソートが必要な回路の深度を比例させないことを示している。

図７Ｅは、４量子ビット演算子のスワップネットワークの回路深度がほぼＯ（Ｎ^３）に比例することを示す数値結果のプロット７６０を提供する。少なくとも図７Ａ～７Ｄと併せて説明されたスワップ操作は、最大Ｎ＝４００の可能な

のペアの局所化された（つまり、レジスタ内で論理的に連続している）４量子ビットペアの各々を生成するために数値的にシミュレートされている。プロット７６０は両対数プロットであることに留意されたい。両対数回帰当てはめは、スワップネットワーク（または並列化されたスワップ操作）の深度がほぼＯ（Ｎ^３）に比例することを示している。したがって、種々の強化された実施形態は、ほぼＯ（Ｎ^４）として比例する従来の方法と比較して、回路深度の少なくとも１桁の減少を提供している。

量子コンピューティング環境
図８は、本開示の実施形態を実装する際に使用するのに適した例示的な量子コンピューティング環境８００のブロック図である。量子コンピューティング環境８００は、量子処理ユニット８０２、量子レジスタ、および１つ以上の監視／測定デバイス８４６などであるがこれらに限定されない量子ハードウェアを含む。量子レジスタ８４８は、Ｎ個の量子ビットの物理的実装態様を含み得る。量子ビットは、測定および監視デバイス８４６を介して、監視、測定、観察、またはその他の方法で精査することができる。量子プロセッサ８０２は、量子回路（例えば、本明細書で論じられる時間発展演算子および並列化されたスワップネットワークを実装する回路）を実行する。回路は、１つ以上の古典的なプロセッサ８１０を使用して、古典的なコンパイラユニット８２０によってプリコンパイルされ得る。コンパイルされた量子回路は、量子バス８０６を介して量子処理ユニットにダウンロードされ得る。場合によっては、量子回路またはその一部が事前定義され、量子回路定義部としてデバイスメモリ８２１に格納される。例えば、ハミルトニアンの第二量子化表現に関連する量子回路、ならびに上記のように適用される量子ビットスワップネットワークを実装する量子回路、または他の関数および手順またはその一部をライブラリに格納することができる。古典的なコンピュータ８６０は、量子コンピュータまたはその１つ以上の量子回路を制御するように配置することができる。古典的なコンピュータ８６０は、古典的なコンピュータまたは量子コンピュータの出力を受信することができる。受信した出力に基づいて、古典的なコンピュータは、後続の量子計算で使用される量子回路を示し、適切な量子回路の定義を提供し、場合によっては、追加の古典的な計算を制御する。特定のアーキテクチャは、量子ビットの数ならびにその他の設計上の考慮事項によって異なる。したがって、スワップネットワーク設計モジュール８６３は、１つ以上の設計パラメータおよび／または設計基準に基づいて、スワップネットワーク定義に到達するための設計作業の一部を少なくとも部分的に自動化することができる。古典的なコンピューティングデバイスおよび／または古典的なコンピューティング環境の種々の実施形態が、少なくとも図９と併せて説明される。

図８を参照すると、量子回路の編集は、量子アルゴリズムの高レベルの記述を量子回路のシーケンスに変換するプロセスを含み得る。かかる高レベルの記述は、場合によっては、１つ以上のメモリおよび／または記憶デバイス８６２を利用する量子コンピューティング環境８００の外部の１つ以上の外部コンピュータ８６０に格納され、その後、次に、必要に応じて、１つ以上の通信接続部８５０を介してコンピューティング環境８００にダウンロードされ得る。高レベルの記述は古典的に保存および解釈でき、古典的なコンピュータは量子コンピュータで定義されたゲートのシーケンスを制御できる。高レベルの記述は、初期、中間、または最終のデータ値に基づいてゲートの適用も制御する。一例では、メモリおよび／または記憶デバイス８６２は、上記のように係数の順序付けおよび調整のためのコンピュータ実行可能命令を記憶する。かかる命令はまた、古典的なプロセッサ８１０に提供することができる。

古典的なコンピューティングデバイス
図９を参照すると、古典的なコンピューティングデバイス９００は、以下のデバイス、すなわちメモリ９１２、１つ以上のプロセッサ９１４、１つ以上の提示コンポーネント９１６、１つ以上の入力／出力（Ｉ／Ｏ）ポート９１８、１つ以上のＩ／Ｏコンポーネント９２０、および例示的な電源９２２を直接的または間接的に結合するバス９１０を含む。図８に関連して説明したように、古典的なコンピューティングデバイス９００は、図８の量子コンピューティング環境８００上で採用することができる。バス９１０は、１つ以上のバス（アドレスバス、データバス、またはそれらの組み合わせなど）であり得るものを表す。図９の種々のブロックは、明確にするために線で示されているが、実際には、これらのブロックは、必ずしも実際ではない論理的な構成要素を表す。例えば、ディスプレイデバイスなどの提示コンポーネントをＩ／Ｏコンポーネントと見なすことができる。また、プロセッサはメモリを有する。本発明者らは、これが当技術分野の性質であることを認識し、図９の図は、本開示の１つ以上の実施形態に関連して使用できる例示的なコンピューティングデバイスの単なる例示であることを繰り返し述べている。「ワークステーション」、「サーバ」、「ラップトップ」、「ハンドヘルドデバイス」などのカテゴリは、すべて図９の範囲内で「コンピューティングデバイス」を参照して企図されているため、区別されない。

コンピューティングデバイス９００は、通常、種々のコンピュータ可読媒体を含む。コンピュータ可読媒体は、コンピューティングデバイス９００によってアクセスされ得る任意の利用可能な媒体であり得、揮発性および不揮発性媒体の両方、リムーバブルおよび非リムーバブル媒体を含む。限定ではなく例として、コンピュータ可読媒体は、コンピュータ記憶媒体および通信媒体を含み得る。コンピュータ記憶媒体には、コンピュータ可読命令、データ構造、プログラムモジュール、または他のデータなどの情報を記憶するための任意の方法または技術で実装された、揮発性および不揮発性、リムーバブルおよび非リムーバブル媒体が含まれる。コンピュータ記憶媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリもしくは他のメモリ技術、ＣＤ－ＲＯＭ、デジタル多用途ディスク（ＤＶＤ）もしくは他の光ディスク記憶、磁気カセット、磁気テープ、磁気ディスク記憶もしくは他の磁気記憶デバイス、または所望のコンテンツを格納するために使用することができ、コンピューティングデバイス９００によってアクセスされ得る、任意の他の媒体が含むが、これらに限定されない。コンピュータの記憶媒体は、それ自体が信号を含んでいない。通信媒体は、典型的には、コンピュータ可読命令、データ構造、プログラムモジュール、または他のデータを、搬送波または他の輸送メカニズムなどの変調されたデータ信号に具現化し、任意のコンテンツ配信媒体を含む。「変調されたデータ信号」という用語は、信号内の情報を符号化するような方法で設定または変更されたその特性の１つ以上を有する信号を意味する。限定ではなく例として、通信媒体は、有線ネットワークまたは直接有線接続などの有線媒体と、音響、ＲＦ、赤外線、および他の無線媒体などの無線媒体とを含む。上記の組み合わせも、コンピュータ可読媒体の範囲に含める必要がある。

メモリ９１２は、揮発性かつ／または不揮発性メモリの形態のコンピュータ記憶媒体を含む。メモリは、リムーバブルであるか、非リムーバブルであるか、またはそれらの組み合わせであり得る。例示的なハードウェアデバイスには、ソリッドステートメモリ、ハードドライブ、光ディスクドライブなどが含まれる。コンピューティングデバイス９００は、メモリ９１２またはＩ／Ｏコンポーネント９２０などの種々のエンティティからデータを読み出す１つ以上のプロセッサ９１４を含む。提示コンポーネント９１６は、データ表示をユーザまたは他のデバイスに提示する。一部の実装態様では、システム２００の提示コンポーネント２２０は、提示コンポーネント９１６として具現化され得る。提示コンポーネントの他の例は、表示デバイス、スピーカー、印刷構成要素、振動構成要素などを含み得る。

Ｉ／Ｏポート９１８により、コンピューティングデバイス９００を、Ｉ／Ｏコンポーネント９２０を含む他のデバイスに論理的に結合することができ、その一部を組み込むことができる。例示的なコンポーネントには、マイク、ジョイスティック、ゲームパッド、衛星放送受信アンテナ、スキャナー、プリンタ、ワイヤレスデバイスなどが含まれる。Ｉ／Ｏコンポーネント９２０は、空気ジェスチャ、音声、またはユーザによって生成された他の生理学的入力を処理するナチュラルユーザインターフェース（ＮＵＩ）を提供することができる。場合によっては、入力は、さらなる処理のために適切なネットワーク要素に送信され得る。ＮＵＩは、音声認識、タッチおよびスタイラス認識、顔認識、生体認証、画面上および画面に隣接するジェスチャ認識、エアジェスチャ、頭と目の追跡、ならびにコンピューティングデバイス９００上のディスプレイに関連付けられたタッチ認識の任意の組み合わせを実装できる。コンピューティングデバイス９００は、ジェスチャの検出および認識のために、ステレオスコピックカメラシステム、赤外線カメラシステム、ＲＧＢカメラシステム、およびこれらの組み合わせなどの深度カメラを装備することができる。さらに、コンピューティングデバイス９００は、動きの検出を可能にする加速度計またはジャイロスコープを含んでもよい。加速度計またはジャイロスコープの出力は、没入型拡張現実または仮想現実をレンダリングするために、コンピューティングデバイス９００のディスプレイに提供され得る。

コンピューティングデバイス９００の一部の実施形態は、１つ以上の無線部９２４（または同様の無線通信コンポーネント）を含み得る。無線部９２４は、無線通信またはワイヤレス通信を送受信する。コンピューティングデバイス９００は、種々の無線ネットワークを介して通信およびメディアを受信するように適合された無線端末であり得る。コンピューティングデバイス９００は、符号分割多元接続（「ＣＤＭＡ」）、モバイル用グローバルシステム（「ＧＳＭ」）、または時分割多元接続（「ＴＤＭＡ」）などの無線プロトコルを介して通信し、他のデバイスと通信することができる。無線通信は、短距離接続、長距離接続、または短距離および長距離の両方の無線通信接続の組み合わせであり得る。「短距離」タイプと「長距離」タイプの接続を指す場合、２つのデバイス間の空間的な関係を指すことを意味するものではない。代わりに、概して、短距離および長距離を異なるカテゴリまたはタイプの接続（つまり、プライマリ接続およびセカンダリ接続）と称する。短距離接続には、例として限定されないが、８０２．１１プロトコルを使用するＷＬＡＮ接続などの無線通信ネットワークへのアクセスを提供するデバイス（例えば、モバイルホットスポット）へのＷｉ－Ｆｉ（登録商標）接続が含まれ得る。別のコンピューティングデバイスへのＢｌｕｅｔｏｏｔｈ接続は、短距離接続または近距離無線通信接続の第２の例である。長距離接続は、限定ではなく例として、ＣＤＭＡ、ＧＰＲＳ、ＧＳＭ、ＴＤＭＡ、および８０２．１６プロトコルのうちの１つ以上を使用する接続を含み得る。

以下の特許請求の範囲から逸脱することなく、図示された種々の構成要素、ならびに示されていない構成要素の多くの異なる配置が可能である。本開示の実施形態は、限定的ではなく例示的であることを意図して説明されている。代替実施形態は、本開示を読んだ後およびそれを読んだために、本開示の読者に明らかになるであろう。前述の実装の代替手段は、以下の特許請求の範囲から逸脱することなく完成させることができる。特定の特徴およびサブコンビネーションは実用的であり、他の特徴およびサブコンビネーションを参照せずに採用することができ、特許請求の範囲内で企図されている。

Claims (15)

1. 量子ビットのセットを操作して方法を実行するように構成された量子コンピューティングハードウェアであって、前記量子ビットのセットが、複数の４量子ビットの組み合わせを定義し、前記方法が、
   複数の量子ビットスワップ操作を介して、前記量子ビットのセットの順序を反復的に更新し、それにより、前記複数の４量子ビットの組み合わせの各々が、複数の連続する４量子ビットグループを生成するための前記複数のスワップ操作中に少なくとも１回、前記量子ビットのセットの前記順序内の連続する４量子ビットグループとして表されることを含む、量子コンピューティングハードウェア。
2. 前記量子ビットのセットが、複数の２量子ビットの組み合わせをさらに定義し、前記方法が、
   第２の複数の量子ビットスワップ操作を介して、前記量子ビットのセットの前記順序を反復的に更新し、それにより、前記複数の２量子ビットの組み合わせの前記各々が、複数の連続する２量子ビットグループを生成するための前記第２の複数のスワップ操作中に少なくとも１回、前記量子ビットのセットの前記順序内の連続する２量子ビットグループとして表されることをさらに含む、請求項１に記載の量子コンピューティングハードウェア。
3. 前記複数のスワップ操作の各々においてスワップされた量子ビットの各ペアが、前記量子ビットのセットの前記順序内で最大３つの量子ビットによって分離されている、請求項１に記載の量子コンピューティングハードウェア。
4. 前記方法が、
   前記量子ビットのセットを第１の量子ビットホイール、第２の量子ビットホイール、第３の量子ビットホイール、および第４の量子ビットホイールに細分し、それにより、前記第１の量子ビットホイールが、前記量子ビットのセットの第１のサブセットを含み、前記第２の量子ビットホイールが、前記量子ビットのセットの第２のサブセットを含み、前記第３の量子ビットホイールが、前記量子ビットのセットの第３のサブセットを含み、前記第４の量子ビットホイールが、前記量子ビットのセットの第４のサブセットを含むことであって、量子ビットの前記第１、第２、第３、および第４のサブセットが、互いに素なサブセットである、細分することと、
   前記複数の連続する４量子ビットグループの一部分を生成するために前記複数の量子ビットスワップ操作の一部分を実行することであって、前記複数の連続する４量子ビットグループの前記一部分の各連続する４量子ビットグループが、量子ビットの前記第１のサブセットからの第１の量子ビットと、量子ビットの前記第２のサブセットからの第２の量子ビットと、量子ビットの前記第３のサブセットからの第３の量子ビットと、量子ビットの前記第４のサブセットからの第４の量子ビットと、を含む、実行することと、をさらに含む、請求項１に記載の量子コンピューティングハードウェア。
5. 前記複数の量子ビットスワップ操作の前記一部分を実行することが、
   複数の第３のホイールの最近傍量子ビットスワップを実行し、それにより、量子ビットの前記第３のサブセットの各量子ビットが、前記第３のホイールの各位置に少なくとも１回位置決めされることと、
   前記複数の第３のホイールの最近傍量子ビットスワップのうちの第３のホイールの最近傍量子ビットスワップを実行することに応答して、複数の第２のホイールの最近傍量子ビットスワップを実行し、それにより、量子ビットの前記第２のサブセットの各量子ビットが、前記第２のホイールの各位置に少なくとも１回位置決めされることと、
   前記複数の第２のホイールの最近傍量子ビットスワップのうちの第２のホイールの最近傍量子ビットスワップを実行することに応答して、複数の第１のホイールの最近傍量子ビットスワップを実行し、それにより、量子ビットの前記第１のサブセットの各量子ビットが、前記第１のホイールの各位置に少なくとも１回位置決めされることと、を含む、請求項４に記載の量子コンピューティングハードウェア。
6. 前記方法が、
   前記量子ビットのセットを第１の量子ビットホイール、第２の量子ビットホイール、第３の量子ビットホイール、および第４の量子ビットホイールに細分し、それにより、前記第１の量子ビットホイールが、前記量子ビットのセットの第１のサブセットを含み、前記第２の量子ビットホイールが、前記量子ビットのセットの第２のサブセットを含み、前記第３の量子ビットホイールが、前記量子ビットのセットの第３のサブセットを含み、前記第４の量子ビットホイールが、前記量子ビットのセットの第４のサブセットを含むことであって、量子ビットの前記第１、第２、第３、および第４のサブセットが、互いに素なサブセットである、細分することと、
   前記複数の量子ビットスワップ操作の第１の部分を介して、前記量子ビットのセットの前記順序を反復的に更新して、量子ゲートのネットワークのホイールのインスタンスおよび量子ゲートの前記ネットワークの２スロットスワップネットワークのインスタンスに対応する前記量子ビットのセットのベクトル化を生成することと、
   ２量子ビットスワップネットワークの前記インスタンスおよび２量子ビットスロットスワップネットワークの前記インスタンスを採用し、前記量子ビットのセットの前記ベクトル化に基づいて、前記複数の連続する４量子ビットグループの一部分を生成するために前記複数の量子ビットスワップ操作の第２の部分を実行することであって、前記複数の連続する４量子ビットグループの前記一部分の各連続する４量子ビットグループが、量子ビットの前記第１のサブセットからの第１の量子ビットと、量子ビットの前記第１のサブセットからの第２の量子ビットと、量子ビットの前記第２のサブセットからの第３の量子ビットと、量子ビットの前記第２のサブセットからの第４の量子ビットと、を含む、実行することと、をさらに含む、請求項１に記載の量子コンピューティングハードウェア。
7. 前記方法が、
   前記量子ビットのセットを第１の量子ビットホイール、第２の量子ビットホイール、第３の量子ビットホイール、および第４の量子ビットホイールに細分し、それにより、前記第１の量子ビットホイールが、前記量子ビットのセットの第１のサブセットを含み、前記第２の量子ビットホイールが、前記量子ビットのセットの第２のサブセットを含み、前記第３の量子ビットホイールが、前記量子ビットのセットの第３のサブセットを含み、前記第４の量子ビットホイールが、前記量子ビットのセットの第４のサブセットを含むことであって、量子ビットの前記第１、第２、第３、および第４のサブセットが、互いに素なサブセットである、細分することと、
   前記複数の量子ビットスワップ操作の第１の部分を介して、前記量子ビットのセットの前記順序を反復的に更新して、量子ゲートの前記ネットワークのホイールスワップネットワークのインスタンスおよび量子ゲートのネットワークの３量子ビットスワップネットワークのインスタンスに対応する前記量子ビットのセットのベクトル化を生成することと、
   前記ホイールスワップネットワークの前記インスタンスおよび前記３量子ビットスワップネットワークの前記インスタンスを採用し、前記量子ビットのセットの前記ベクトル化に基づいて、前記複数の連続する４量子ビットグループの一部分を生成するために前記複数の量子ビットスワップ操作の一部分を実行することであって、前記複数の連続する４量子ビットグループの前記一部分の各連続する４量子ビットグループが、量子ビットの前記第１のサブセットからの第１の量子ビットと、量子ビットの前記第１のサブセットからの第２の量子ビットと、量子ビットの前記第１のサブセットの第３の量子ビットと、量子ビットの前記第２のサブセットからの第４の量子ビットと、を含む、実行することと、をさらに含む、請求項１に記載の量子コンピューティングハードウェア。
8. 前記方法が、
   前記量子ビットのセットを第１の量子ビットホイール、第２の量子ビットホイール、第３の量子ビットホイール、および第４の量子ビットホイールに細分し、それにより、前記第１の量子ビットホイールが、前記量子ビットのセットの第１のサブセットを含み、前記第２の量子ビットホイールが、前記量子ビットのセットの第２のサブセットを含み、前記第３の量子ビットホイールが、前記量子ビットのセットの第３のサブセットを含み、前記第４の量子ビットホイールが、前記量子ビットのセットの第４のサブセットを含むことであって、量子ビットの前記第１、第２、第３、および第４のサブセットが、互いに素なサブセットである、細分することと、
   前記複数の連続する４量子ビットグループの一部分を生成するために前記複数の量子ビットスワップ操作の一部分を実行することであって、前記複数の連続する４量子ビットグループの前記一部分の各連続する４量子ビットグループが、量子ビットの前記第１のサブセットからの第１の量子ビットと、量子ビットの前記第１のサブセットからの第２の量子ビットと、量子ビットの前記第１のサブセットの第３の量子ビットと、量子ビットの前記第１のサブセットからの第４の量子ビットと、を含む、実行することと、をさらに含む、請求項１に記載の量子コンピューティングハードウェア。
9. 複数の４量子ビットの組み合わせを定義する複数の量子ビットを含む量子レジスタと、
   量子ビットのセットで動作する量子ゲートのネットワークを実行して、
   複数の量子ビットスワップ操作を介して、前記量子ビットのセットの順序を反復的に更新し、それにより、前記複数の４量子ビットの組み合わせの各々が、複数の連続する４量子ビットグループを生成するための前記複数のスワップ操作中に少なくとも１回、前記量子ビットのセットの前記順序内の連続する４量子ビットグループとして表されることを含む方法を実行するように構成された量子ハードウェアと、を含む、量子コンピューティングシステム。
10. 前記量子ビットのセットが、複数の２量子ビットの組み合わせをさらに定義し、前記方法が、
    第２の複数の量子ビットスワップ操作を介して、前記量子ビットのセットの前記順序を反復的に更新し、それにより、前記複数の２量子ビットの組み合わせの各々が、複数の連続する２量子ビットグループを生成するための前記第２の複数のスワップ操作中に少なくとも１回、前記量子ビットのセットの前記順序内の連続する２量子ビットグループとして表されることをさらに含む、請求項９に記載の量子コンピューティングシステム。
11. 前記複数のスワップ操作の各々においてスワップされた量子ビットの各ペアが、前記量子ビットのセットの前記順序内で最大３つの量子ビットによって分離されている、請求項９に記載の量子コンピューティングシステム。
12. 前記方法が、
    前記量子ビットのセットを第１の量子ビットホイール、第２の量子ビットホイール、第３の量子ビットホイール、および第４の量子ビットホイールに細分し、それにより、前記第１の量子ビットホイールが、前記量子ビットのセットの第１のサブセットを含み、前記第２の量子ビットホイールが、前記量子ビットのセットの第２のサブセットを含み、前記第３の量子ビットホイールが、前記量子ビットのセットの第３のサブセットを含み、前記第４の量子ビットホイールが、前記量子ビットのセットの第４のサブセットを含むことであって、量子ビットの前記第１、第２、第３、および第４のサブセットが、互いに素なサブセットである、細分することと、
    前記複数の連続する４量子ビットグループの一部分を生成するために前記複数の量子ビットスワップ操作の一部分を実行することであって、前記複数の連続する４量子ビットグループの前記一部分の各連続する４量子ビットグループが、量子ビットの前記第１のサブセットからの第１の量子ビットと、量子ビットの前記第２のサブセットからの第２の量子ビットと、量子ビットの前記第３のサブセットからの第３の量子ビットと、量子ビットの前記第４のサブセットからの第４の量子ビットと、を含む、実行することと、をさらに含む、請求項９に記載の量子コンピューティングシステム。
13. 前記複数の量子ビットスワップ操作の前記部分を実行することが、
    複数の第３のホイールの最近傍量子ビットスワップを実行し、それにより、量子ビットの前記第３のサブセットの各量子ビットが、前記第３のホイールの各位置に少なくとも１回位置決めされることと、
    前記複数の第３のホイールの最近傍量子ビットスワップのうちの第３のホイールの最近傍量子ビットスワップを実行することに応答して、複数の第２のホイールの最近傍量子ビットスワップを実行し、それにより、量子ビットの前記第２のサブセットの各量子ビットが、前記第２のホイールの各位置に少なくとも１回位置決めされることと、
    前記複数の第２のホイールの最近傍量子ビットスワップのうちの第２のホイールの最近傍量子ビットスワップを実行することに応答して、複数の第１のホイールの最近傍量子ビットスワップを実行し、それにより、量子ビットの前記第１のサブセットの各量子ビットが、前記第１のホイールの各位置に少なくとも１回位置決めされることと、を含む、請求項１２に記載の量子コンピューティングシステム。
14. 前記方法が、
    前記量子ビットのセットを第１の量子ビットホイール、第２の量子ビットホイール、第３の量子ビットホイール、および第４の量子ビットホイールに細分し、それにより、前記第１の量子ビットホイールが、前記量子ビットのセットの第１のサブセットを含み、前記第２の量子ビットホイールが、前記量子ビットのセットの第２のサブセットを含み、前記第３の量子ビットホイールが、前記量子ビットのセットの第３のサブセットを含み、前記第４の量子ビットホイールが、前記量子ビットのセットの第４のサブセットを含むことであって、量子ビットの前記第１、第２、第３、および第４のサブセットが、互いに素なサブセットである、細分することと、
    前記複数の量子ビットスワップ操作の第１の部分を介して、前記量子ビットのセットの前記順序を反復的に更新して、量子ゲートの前記ネットワークのホイールのインスタンスおよび量子ゲートの前記ネットワークの２スロットスワップネットワークのインスタンスに対応する前記量子ビットのセットのベクトル化を生成することと、
    ２量子ビットスワップネットワークの前記インスタンスおよび２量子ビットスロットスワップネットワークの前記インスタンスを採用し、前記量子ビットのセットの前記ベクトル化に基づいて、前記複数の連続する４量子ビットグループの一部分を生成するために前記複数の量子ビットスワップ操作の第２の部分を実行することであって、前記複数の連続する４量子ビットグループの前記一部分の各連続する４量子ビットグループが、量子ビットの前記第１のサブセットからの第１の量子ビットと、量子ビットの前記第１のサブセットからの第２の量子ビットと、量子ビットの前記第２のサブセットからの第３の量子ビットと、量子ビットの前記第２のサブセットからの第４の量子ビットと、を含む、実行することと、をさらに含む、請求項９に記載の量子コンピューティングシステム。
15. 前記方法が、
    前記量子ビットのセットを第１の量子ビットホイール、第２の量子ビットホイール、第３の量子ビットホイール、および第４の量子ビットホイールに細分し、それにより、前記第１の量子ビットホイールが、前記量子ビットのセットの第１のサブセットを含み、前記第２の量子ビットホイールが、前記量子ビットのセットの第２のサブセットを含み、前記第３の量子ビットホイールが、前記量子ビットのセットの第３のサブセットを含み、前記第４の量子ビットホイールが、前記量子ビットのセットの第４のサブセットを含むことであって、量子ビットの前記第１、第２、第３、および第４のサブセットが、互いに素なサブセットである、細分することと、
    前記複数の量子ビットスワップ操作の第１の部分を介して、前記量子ビットのセットの前記順序を反復的に更新して、量子ゲートの前記ネットワークのホイールスワップネットワークのインスタンスおよび量子ゲートの前記ネットワークの３量子ビットスワップネットワークのインスタンスに対応する前記量子ビットのセットのベクトル化を生成することと、
    前記ホイールスワップネットワークの前記インスタンスおよび前記３量子ビットスワップネットワークの前記インスタンスを採用し、前記量子ビットのセットの前記ベクトル化に基づいて、前記複数の連続する４量子ビットグループの一部分を生成するために前記複数の量子ビットスワップ操作の一部分を実行することであって、前記複数の連続する４量子ビットグループの前記一部分の各連続する４量子ビットグループが、量子ビットの前記第１のサブセットからの第１の量子ビットと、量子ビットの前記第１のサブセットからの第２の量子ビットと、量子ビットの前記第１のサブセットの第３の量子ビットと、量子ビットの前記第２のサブセットからの第４の量子ビットと、を含む、実行することと、をさらに含む、請求項９に記載の量子コンピューティングシステム。

Images