JP2022534977A - 入出力メモリ管理ユニットレジスタのコピーのゲストオペレーティングシステムへの提供 - Google Patents

入出力メモリ管理ユニットレジスタのコピーのゲストオペレーティングシステムへの提供 Download PDF

Info

Publication number
JP2022534977A
JP2022534977A JP2021570831A JP2021570831A JP2022534977A JP 2022534977 A JP2022534977 A JP 2022534977A JP 2021570831 A JP2021570831 A JP 2021570831A JP 2021570831 A JP2021570831 A JP 2021570831A JP 2022534977 A JP2022534977 A JP 2022534977A
Authority
JP
Japan
Prior art keywords
iommu
operating system
guest operating
mmio
guest
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021570831A
Other languages
English (en)
Other versions
JP7564830B2 (ja
Inventor
チャン マギー
ン フィリップ
ブリンザー ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2022534977A publication Critical patent/JP2022534977A/ja
Application granted granted Critical
Publication of JP7564830B2 publication Critical patent/JP7564830B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1448—Management of the data involved in backup or backup restore
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1081—Address translation for peripheral access to main memory, e.g. direct memory access [DMA]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30138—Extension of register space, e.g. register cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45575—Starting, stopping, suspending or resuming virtual machine instances
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45579—I/O management, e.g. providing access to device drivers or storage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45533—Hypervisors; Virtual machine monitors
    • G06F9/45558—Hypervisor-specific management and integration aspects
    • G06F2009/45583—Memory management, e.g. access or allocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/15—Use in a specific computing environment
    • G06F2212/151—Emulated environment, e.g. virtual machine

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

電子デバイスは、ゲストオペレーティングシステムを実行するプロセッサと、入出力管理ユニット（ＩＯＭＭＵ）と、ＩＯＭＭＵバッキングストアを記憶するメインメモリと、を備える。ＩＯＭＭＵバッキングストアは、サポートされているゲストオペレーティングシステムのセット内の各ゲストオペレーティングシステムのＩＯＭＭＵメモリマップ入出力（ＭＭＩＯ）レジスタのセットの個別のコピーを含む。ＩＯＭＭＵは、ゲストオペレーティングシステムから、所定のＩＯＭＭＵ ＭＭＩＯレジスタ内のデータにアクセスする通信を受信する。ＩＯＭＭＵは、ゲストオペレーティングシステムに関連付けられたＩＯＭＭＵバッキングストア内の所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータへの対応するアクセスを実行する。【選択図】図７

Description

（関連技術）
一部の電子デバイス（例えば、サーバやデスクトップコンピュータ等）は、入出力（ＩＯ）デバイス等の電子デバイスハードウェアの「仮想化」をサポートする。仮想化は、電子デバイス上又は電子デバイス内の中間エンティティが、電子デバイス上で実行中のソフトウェアのインスタンス（例えば、アプリケーションプログラム等）に対して、ソフトウェアのインスタンスが電子デバイスハードウェアに直接アクセス可能であるというような錯覚を与えるが、実際には、中間エンティティが、ソフトウェアのインスタンスが行うアクセスをインターセプト／リダイレクト又は他の方法で補助することを含む。例えば、一般的な中間エンティティの１つに「仮想マシン」がある。仮想マシンは、電子デバイスハードウェアを抽象化し、電子デバイスハードウェアへの既知のインタフェースをエミュレート又は提示するソフトウェアエンティティであり、それによって、ソフトウェアのインスタンスが様々なタイプ及び構成の電子デバイス上で実行することが可能になる。電子デバイスハードウェアの構成は、ソフトウェアのインスタンスが互換性を有しない電子デバイスハードウェアを含む可能性がある。一部の電子デバイスでは、仮想マシンは、「ゲスト」オペレーティングシステムと呼ばれるオペレーティングシステムの１つ以上のインスタンスの実行をサポートする。ゲストオペレーティングシステムは、生産性アプリケーション、データベース等のソフトウェアの他のインスタンスを実行するための環境を提供する。
一部の電子デバイスでは、仮想マシンは、ハイパーバイザとして知られるソフトウェアエンティティによって管理及び制御される。ハイパーバイザは、仮想マシンを起動又は初期化すること、仮想マシンによる電子デバイスハードウェアのアクセスを制御、監視及び支援すること、仮想マシンを終了又はクローズすること等を行うことができる。図１は、仮想マシン及びハイパーバイザを示すブロック図である。図１に見られるように、３つの仮想マシン（ＶＭ）１００があり、その各々の下で、ゲストオペレーティングシステム（ゲストＯＳ）１０２、データベース、ソフトウェアアプリケーション等の１つ以上のプログラム（ＰＲＧＲＭＳ）１０４が実行される。仮想マシン１００は、ハイパーバイザ１０６と通信し、ハイパーバイザ１０６は、ホストオペレーティングシステム（ホストＯＳ）１０８と仮想マシン１００との間をインタフェースする。ホストオペレーティングシステム１０８は、電子デバイスハードウェア１１０とハイパーバイザ１０６との間のインタフェースを提供する。さらに、ハイパーバイザ１０６は、仮想マシン１００と入出力管理ユニット（ＩＯＭＭＵ）１１２との間のインタフェースを提供し、ＩＯＭＭＵ１１２は、ＩＯデバイスハードウェア１１４のメモリ管理ユニット及びコントローラとして機能する。
ハイパーバイザによって実行される動作は、電子デバイスハードウェアとゲストオペレーティングシステム（より広義には仮想マシン）との通信の処理を含む。例えば、ハイパーバイザは、ゲストオペレーティングシステムと入出力管理ユニット（ＩＯＭＭＵ）との間の通信を翻訳し、リダイレクトし、又は、他の方法で支援し得る。ハイパーバイザによって処理される通信には、ＩＯＭＭＵによるペリフェラルページリクエスト（ＰＰＲ）ログ及びイベントログの書き込み、並びに、ゲストオペレーティングシステムによるコマンドバッファの書き込み等の通信が含まれる。ＰＰＲログ、イベントログ及びコマンドバッファの書き込みについては、２０１６年１２月のＡＭＤ Ｉ／Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ（ＩＯＭＭＵ）Ｓｐｅｃｉｆｉｃａｔｉｏｎ、ｒｅｖ．３．００で詳しく説明されており、その全体が参照により本明細書に援用される。
図２は、ハイパーバイザによって処理される、ゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を示すブロック図である。図２では、いくつかの要素が点線／点状で示されており、これらの要素は、メモリ（例えば、電子デバイスのメインメモリ）に記憶されるログ、バッファ等であり、したがって、典型的なメモリアクセス技術を介してアクセスされる。図２の要素は、ゲストオペレーティングシステム１０２と、ハイパーバイザ１０６と、ＩＯＭＭＵ１１２とともに、ゲストペリフェラルページリクエスト（ＰＰＲ）ログ２００、ゲストコマンドバッファ（ＣＭＤ ＢＵＦ）２０２及びゲストイベントログ２０４を含み、これらは、ゲストオペレーティングシステム１０２からの通信及びゲストオペレーティングシステム１０２宛ての通信を記憶するために用いられるメモリ内の構造（例えば、リスト、テーブル等）である。さらに、要素は、ゲストポインタ（ＰＴＲＳ）／ステータスレジスタ（ＲＥＧＳ）２０６を含み、これは、ゲストオペレーティングシステム構造へのポインタ及びゲストオペレーティングシステムに関連するステータス情報を記憶するためのメモリ内の位置のセットである。さらに、要素は、ＩＯＭＭＵ周辺ページリクエストログ２０８、ＩＯＭＭＵコマンドバッファ２１０及びＩＯＭＭＵイベントログ２１２を含み、これらは、ＩＯＭＭＵ１１２からの通信及びＩＯＭＭＵ１１２宛ての通信を記憶するために用いられるメモリ内の構造（例えば、リスト、テーブル等）である。また、要素は、ＩＯＭＭＵ１１２内のＩＯＭＭＵメモリマップド入出力（ＭＭＩＯ）ポインタ／ステータスレジスタ（ＲＥＧＳ）２１４を含み、これは、様々なＩＯＭＭＵ１１２構造へのポインタ及びＩＯＭＭＵ１１２に関連するステータス情報を記憶するためのＩＯＭＭＵ１１２内のレジスタのセットである。
動作中、例としてコマンドを用いると、ゲストオペレーティングシステム１０２は、ＩＯＭＭＵ１１２宛てのコマンドをゲストコマンドバッファ２０２に（すなわち、ゲストオペレーティングシステム１０２からのコマンドが記憶されるメモリ内のバッファの次の利用可能な位置に）書き込む。図２の点線で示すように、ハイパーバイザ１０６は、ゲストオペレーティングシステムのゲストコマンドバッファ２０２への書き込みを検出し、コマンドを取得及び処理して（例えば、コマンド内のゲストドメインＩＤ及び／又はゲストデバイスＩＤを対応するホストドメインＩＤ及び／又はデバイスＩＤで置き換える等）、処理したコマンドをＩＯＭＭＵコマンドバッファ２１０に記憶する。また、ハイパーバイザ１０６は、ＩＯＭＭＵコマンドバッファ２１０のＩＯＭＭＵ ＭＭＩＯポインタ／ステータスレジスタ２１４内のテールポインタを更新して、新たに書き込まれたコマンドを示す（例えば、ＩＯＭＭＵコマンドバッファ２１０の次の位置へのテールポインタをインクリメントする）。次に、ＩＯＭＭＵ１１２は、コマンドバッファヘッドポインタを使用して、ＩＯＭＭＵコマンドバッファ２１０からコマンドを取り出し、コマンドを実行し、これにより、ＩＯＭＭＵ１１２は、対応するアクションを実行する。ハイパーバイザ１０６は、ＩＯＭＭＵ１１２がＩＯＭＭＵ周辺ページリクエストログ２０８及びＩＯＭＭＵイベントログ２１２に書き込むために同様の操作を実行する（例えば、ホストデバイスＩＤをゲストデバイスＩＤに置き換える等）。メモリの読み出し及び書き込み、ポインタの更新、並びに、ハイパーバイザ１０６によって実行される他の操作はレイテンシが長いため、ハイパーバイザ１０６を使用してゲストオペレーティングシステム１０２とＩＯＭＭＵ１１２との間に介入すると、通信の処理が遅れるだけでなく、プロセッサがビジー状態になり、電子デバイスのメモリバスにトラフィックが追加される。
仮想マシン及びハイパーバイザを示すブロック図である。 ハイパーバイザによって処理されるゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を示すブロック図である。 いくつかの実施形態による、仮想マシン及びハイパーバイザを示すブロック図である。 いくつかの実施形態による、電子デバイスを示すブロック図である。 いくつかの実施形態による、ＩＯＭＭＵによってアクセスされるメモリの一部を示すブロック図である。 いくつかの実施形態による、ＩＯＭＭＵ ＭＭＩＯレジスタのゲストコピーに記憶された値を示すブロック図である。 いくつかの実施形態による、ＩＯＭＭＵによって処理されるゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を示すブロック図である。 いくつかの実施形態による、ゲストオペレーティングシステムに代わってＩＯＭＭＵがＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーにアクセスするプロセスを示すフローチャートである。 いくつかの実施形態による、ゲストオペレーティングシステムがＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに書き込み、ＩＯＭＭＵが読み出すプロセスを示すフローチャートである。 いくつかの実施形態による、ＩＯＭＭＵがＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに書き込み、ゲストオペレーティングシステムが読み出すプロセスを示すフローチャートである。
図面及び説明を通じて、同様の符号は同じ図面要素を指す。
以下の説明は、当業者が、記載された実施形態を製造及び使用することを可能にするために示され、特定の用途及びその要件に照らして提供される。記載された実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で定義される一般的原理は、他の実施形態及び用途に適用されてもよい。したがって、記載された実施形態は、示された実施形態に限定されず、本明細書で開示される原理及び特徴と一致する最も広い範囲が与えられるべきである。
（用語）
以下の説明では、様々な用語が実施形態を説明するために用いられる。以下は、これらの用語の簡略化された一般的な説明である。この用語は、明確且つ簡潔にするために、本明細書に記載されていない重要な追加特徴を有していてもよく、したがって、この説明は用語を限定することを意図していないことに留意されたい。
機能ブロック：機能ブロックは、集積回路要素、ディスクリート回路要素等のように、相互に関連する１つ以上の回路要素のグループ、集合、及び／又は、セットを指す。回路要素は、回路要素が少なくとも１つの特性を共有するという点で「相互に関連」している。例えば、相互に関連している回路要素は、特定の集積回路チップ又はその一部に含まれ、その上に組み立てられ、又は、他の方法で結合され得、所定の機能（計算又は処理機能、メモリ機能等）の性能に関与し得、共通の制御要素及び／又は共通のクロックによって制御され得る等である。機能ブロックは、単一の回路要素（例えば、単一の集積回路論理ゲート）から数百万又は数十億の回路要素（例えば、集積回路メモリ）に至るまでの任意の数の回路要素を含むことができる。
（仮想化、仮想マシン及びハイパーバイザ）
記載された実施形態は、メモリ、入出力（ＩＯ）デバイス等の電子デバイスハードウェアの「仮想化」をサポートする。仮想化は、一般に、電子デバイス上又は電子デバイス内の中間エンティティが、電子デバイス上で実行中のソフトウェアのインスタンスに対して、ソフトウェアのインスタンスが電子デバイスハードウェアに直接アクセス可能であるというような錯覚を与えるが、実際には、中間エンティティが、ソフトウェアのインスタンスが行うアクセスをインターセプト／リダイレクト又は他の方法で補助することを含む。例えば、ソフトウェアのインスタンスは、中間エンティティによって、電子デバイスの実際のデバイスレジスタ、メモリ位置等としてソフトウェアのインスタンスに出現するが中間エンティティによって示される単なるコピーである電子デバイスレジスタ、メモリ位置、電子デバイス設定、及び、他の機能ブロックのセットを用いて提示され得る。この場合、中間エンティティは、電子デバイスハードウェアのコピーのアクセスを受信、傍受（インターセプト）又は他の方法で取得し、ソフトウェアのインスタンスに代わって実際の電子デバイスハードウェアと対応する相互作用を行う。電子デバイスハードウェアの仮想化は、様々な電子デバイスが様々な構成の電子デバイスハードウェア、電子デバイスハードウェアの様々なアドレス、位置又は識別子等を用いることを可能にし、ソフトウェアのインスタンスが、電子デバイスハードウェアへの同一のインタフェースを用いて中間エンティティを介して示される等の多くの利点がある。さらに、中間エンティティは、ソフトウェアの所定のインスタンスによる電子デバイスハードウェアのアクセスを許可するかブロックするかを決定することができ、したがって、電子デバイスハードウェアの仮想化により、電子デバイスハードウェア（又は、その一部）及び／又は電子デバイス上で実行中のソフトウェアのインスタンスの保護を可能にする。上述したようにアクセスを制御することによって、中間エンティティは、ソフトウェアのいくつかのインスタンス間で電子デバイスハードウェアを共有し、及び／又は、ソフトウェアの個々のインスタンスに、電子デバイスハードウェアの一部への排他的アクセスを提供することができる。
記載された実施形態では、中間エンティティは、「仮想マシン」を含む。仮想マシンは、電子デバイスハードウェアを抽象化し、実際の又はエミュレートされた電子デバイスハードウェアへの既知のインタフェースをソフトウェアのインスタンスに示すソフトウェアエンティティである。ハードウェアを抽象化することによって、ソフトウェアのインスタンスが、様々なタイプ及び構成の電子デバイスハードウェア（ソフトウェアのインスタンスが互換性を有しない電子デバイスハードウェアを含む可能性がある）上で実行されることを可能にする。記載された実施形態では、仮想マシンは、「ゲスト」オペレーティングシステムと呼ばれるオペレーティングシステムの１つ以上のインスタンスの実行をサポートする。ゲストオペレーティングシステムは、アプリケーション、データベース等の他のソフトウェアプログラムを実行するための環境を提供する。
記載された実施形態では、仮想マシンは、ハイパーバイザとして知られるソフトウェアエンティティによって管理及び制御される。ハイパーバイザは、仮想マシンを起動又は初期化すること、仮想マシンによる電子デバイスハードウェアのアクセスを制御、監視及び支援すること、仮想マシンを終了又はクローズすること等を行い得る。図３は、いくつかの実施形態による、仮想マシン及びハイパーバイザを示すブロック図である。図３に見られるように、３つの仮想マシン（ＶＭ）３００があり、これらの各々の下で、ゲストオペレーティングシステム（ゲストＯＳ）３０２及びデータベース、ソフトウェアアプリケーション等の１つ以上のプログラム（ＰＲＧＲＭＳ）３０４が実行される。仮想マシン３００は、ハイパーバイザ３０６と通信し、ハイパーバイザ３０６は、ホストオペレーティングシステム（ホストＯＳ）３０８と仮想マシン３００との間をインタフェースする。ホストオペレーティングシステム３０８は、電子デバイスハードウェア３１０とハイパーバイザ３０６との間のインタフェースを提供する。既存の電子デバイスについて図１に示したものとは異なり、図３において、ＩＯＭＭＵ３１２は、ハイパーバイザ３０６が介在することなく、ゲストオペレーティングシステム３０２とＩＯデバイスハードウェア３１４との間を直接インタフェースする（ＩＯＭＭＵ３１２とゲストオペレーティングシステム３０２との間の太い線で示されるように）。したがって、既存の電子デバイスとは異なり、記載された実施形態では、ハイパーバイザ３０６は、本明細書で説明するように、ゲストオペレーティングシステム３０２とＩＯＭＭＵ３１２との間の通信を処理するための動作の少なくとも一部の実行に関与しない。しかしながら、ハイパーバイザ３０６とＩＯＭＭＵ３１２との間の線で示すように、ＩＯＭＭＵ３１２とハイパーバイザ３０６との間で特定の通信が行われることに留意されたい。さらに、いくつかの実施形態では、ホストオペレーティングシステム３０８が存在せず、ハイパーバイザ３０６が電子デバイスハードウェア３１０とより直接的に通信することに留意されたい。
（概要）
記載された実施形態では、電子デバイスは、プロセッサと、メモリ（例えば、メインメモリ）と、いくつかの入出力（ＩＯ）デバイス（例えば、ネットワークインタフェースデバイス、ディスクコントローラ等）と、プロセッサとＩＯデバイスとの間をインタフェースする入出力メモリ管理ユニット（ＩＯＭＭＵ）と、を含む。プロセッサは、ハイパーバイザ、１つ以上の仮想マシン、及び、仮想マシンにおけるゲストオペレーティングシステムを実行する。各ゲストオペレーティングシステムは、そのゲストオペレーティングシステムがアクセスするデータ及び情報を記憶するために予約されたメモリのゲスト部分（例えば、連続若しくは非連続の領域又はメモリのブロック）が割り当てられる。記載された実施形態では、ＩＯＭＭＵは、ゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を処理するための動作を実行する。
ゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を処理する一環として、既存のシステムのように特定のバッファとログの単一のＩＯＭＭＵコピーを使用する代わりに、ＩＯＭＭＵは、メモリの対応するゲスト部分にある各ゲストオペレーティングシステムのバッファとログに直接アクセスする。つまり、ＩＯＭＭＵは、既存のシステムのＩＯＭＭＵ（及び、ハイパーバイザ）によって維持されているバッファとログのコピーの代わりに、各ゲストオペレーティングシステムによって使用されるバッファとログの個別のコピーにアクセスする。例えば、いくつかの実施形態では、各ゲストオペレーティングシステムは、メモリの対応するゲスト部分において、コマンドバッファ、イベントログ及び／又は周辺ページリクエスト（ＰＰＲ）ログを含むバッファ及びログを維持する。また、ＩＯＭＭＵは、メモリのゲストオペレーティングシステムの部分にある各ゲストオペレーティングシステムのバッファ及びログから情報を読み取り、情報をバッファやログに書き込む。例えば、ＩＯＭＭＵは、メモリの特定のゲストオペレーティングシステムのゲスト部分にある特定のゲストオペレーティングシステムのコマンドバッファからコマンドを読み取ることができる。
ＩＯＭＭＵがバッファとログの単一コピーを使用する既存のシステムでは、ＩＯＭＭＵは、バッファとログに関する情報を記憶するために使用されるＩＯＭＭＵメモリマップ入出力（ＭＭＩＯ）レジスタのセットを維持する。例えば、ＩＯＭＭＵ ＭＭＩＯレジスタは、ポインタのセット（例えば、各ログやバッファのヘッドポインタ及び／又はテールポインタ等）や、バッファとログ用の制御値（例えば、各ログやバッファのサイズインジケータ及び／又は構成値等）等の情報を含む。説明する実施形態では、ＩＯＭＭＵは、メモリの異なるゲスト部分（すなわち、異なるメモリアドレスで、場合によっては異なる制御値で）のバッファ及びログに別々にアクセスするので、ＩＯＭＭＵ ＭＭＩＯレジスタの単一のセットは不十分である。したがって、説明する実施形態では、ＩＯＭＭＵは、メモリの対応するゲスト部分のバッファ及びログにアクセスするために使用される、ゲストオペレーティングシステム毎のＩＯＭＭＵ ＭＭＩＯレジスタのセットの個別のコピーを備える。言い換えると、いくつかの実施形態では、Ｎ個のゲストオペレーティングシステムがシステムによってサポートされる場合、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタ（すなわち、バッファ及びログのポインタ及び制御値のセット）のＮ個のコピーを、ゲストオペレーティングシステム毎に１つ備える。
考えられる全てのゲストオペレーティングシステム（非常に大きくなる可能性がある）のバッファとログを追跡するために必要なレジスタの数が多いため、ＩＯＭＭＵ ＭＭＩＯレジスタの個別のコピーは、ＩＯＭＭＵに物理的に存在しない。代わりに、ゲストオペレーティングシステム用のＩＯＭＭＵ ＭＭＩＯレジスタのセットの個別のコピーが、ＩＯＭＭＵのデータと情報を記憶するために予約されているメインメモリの一部であるＩＯＭＭＵバッキングストアに記憶される。記載された実施形態では、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタを「仮想化」するか、ゲストオペレーティングシステム（及び、場合によってはハイパーバイザ等の他のエンティティ）に、ゲストオペレーティングシステムが指定されたＩＯＭＭＵ ＭＭＩＯアドレスを介してＩＯＭＭＵ ＭＭＩＯレジスタにアクセスできるように示す。ただし、ＩＯＭＭＵ ＭＭＩＯアドレスにはレジスタがない。代わりに、ＩＯＭＭＵは、ゲストオペレーティングシステムによるＩＯＭＭＵ ＭＭＩＯアドレスのＩＯＭＭＵ ＭＭＩＯレジスタへのアクセスをインターセプトし、ＩＯＭＭＵ ＭＭＩＯレジスタのアクセスをＩＯＭＭＵバッキングストア内の対応する位置にリダイレクトする。例えば、いくつかの実施形態では、ＩＯＭＭＵ ＭＭＩＯアドレスは、通信をＩＯＭＭＵバッキングストア内のＩＯＭＭＵレジスタのコピーにマッピングするために使用される、ＩＯＭＭＵインタフェース／アパーチャ内のＩＯＭＭＵによって提供されるアドレスの特定の範囲からのアドレスを含む。
いくつかの実施形態では、動作中、ＩＯＭＭＵは、ゲストオペレーティングシステムから、所定のＩＯＭＭＵ ＭＭＩＯレジスタ内のデータにアクセスする通信を受信する。例えば、メモリの対応するゲスト部分にあるゲストオペレーティングシステムのコマンドバッファにコマンドを書き込んだ後に、ゲストオペレーティングシステムは、メモリ書き込みを送信して、ＩＯＭＭＵによって受信されるコマンドバッファテールポインタを更新することができる。ＩＯＭＭＵは、ゲストオペレーティングシステムに関連するＩＯＭＭＵバッキングストア内の所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータへの対応するアクセスを実行する。例を続けると、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのコマンドバッファテールポインタレジスタのコピーに、更新されたデータ（例えば、コマンドバッファテールポインタの新しいアドレス）を書き込むことができる。いくつかの実施形態では、ゲストオペレーティングシステムがＩＯＭＭＵ ＭＭＩＯレジスタのコピーにアクセスすることに加えて、ＩＯＭＭＵ自体がバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーを更新する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、先入れ先出しの順序でゲストコマンドバッファからのコマンドを処理した後に、ゲストオペレーティングシステムのコマンドバッファヘッドポインタ（及び／又は、他のコマンドバッファ値）を更新することができる。
いくつかの実施形態では、ＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに関連するアドレスの仮想化により、様々なエンティティが、ＩＯＭＭＵ ＭＭＩＯレジスタのコピーがＩＯＭＭＵバッキングストアにある物理アドレス ＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されている物理アドレスを計算、変換又は他の方法で決定するための操作を実行する。これらの実施形態のいくつかでは、所定のゲストオペレーティングシステムは、対応するゲスト仮想アドレスを使用してＩＯＭＭＵ ＭＭＩＯレジスタにアクセスし、これは、所定のゲストオペレーティングシステムによって生成又は提供されるＩＯＭＭＵ ＭＭＩＯレジスタのローカルアドレスである。ゲスト仮想アドレスは、プロセッサのメモリ管理ユニット（ＭＭＵ）によって（例えば、１つ以上のページテーブルを使用して）ＩＯＭＭＵ ＭＭＩＯアドレスに変換される。つまり、ＩＯＭＭＵ ＭＭＩＯレジスタのゲストコピーをマップするために使用される範囲のＩＯＭＭＵのＭＭＩＯアパーチャ／インタフェース内にあるシステム物理アドレスに変換される。ＩＯＭＭＵ ＭＭＩＯアドレスは、多数のゲストオペレーティングシステムで使用されるように仮想化されているため、ＩＯＭＭＵは、次に、所定のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタの所定のコピーのアドレスを決定する。このプロセスでは、ＩＯＭＭＵは、先ず、所定のゲストオペレーティングシステムの識別子と、ＭＭＵによって提供されるシステム物理アドレスと、に基づいて、アルゴリズム、テーブル等を使用して、所定のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのＩＯＭＭＵ仮想アドレスを計算する。次に、ＩＯＭＭＵは、１つ以上のページテーブルを使用して、ＩＯＭＭＵ仮想アドレスをシステム物理アドレスに変換し、この場合、所定のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーがＩＯＭＭＵバッキングストアに記憶される。
いくつかの実施形態では、ゲストオペレーティングシステムによって、ＩＯＭＭＵ ＭＭＩＯレジスタ内のデータの更新を検出すると、ＩＯＭＭＵは、１つ以上の対応する処理操作を実行する。例えば、いくつかの実施形態では、ゲストオペレーティングシステムが、対応するＩＯＭＭＵ ＭＭＩＯレジスタ内のそのゲストオペレーティングシステムのコマンドバッファテールポインタ（すなわち、バッキングストア内のそのコピー）を更新したことを検出することに応じて、ＩＯＭＭＵは、ゲストオペレーティングシステムのコマンドバッファからコマンドを取り出し、コマンドを処理する。
いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵバッキングストアに記憶されたゲストオペレーティングシステム用のＩＯＭＭＵ ＭＭＩＯレジスタのセットの個別のコピーに含まれていない特定のＩＯＭＭＵ ＭＭＩＯレジスタをエミュレートする。例えば、いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵのＩＯＭＭＵ制御ＭＭＩＯレジスタ、変換テーブルベースアドレスＭＭＩＯレジスタ等をエミュレートする。これらの実施形態では、ハイパーバイザは、エミュレートされたＩＯＭＭＵ ＭＭＩＯレジスタのゲストオペレーティングシステムアクセスをインターセプトし、ＩＯＭＭＵを介して対応するアクセスを実行する。
いくつかの実施形態では、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタのいくつかの個別のセットからのＩＯＭＭＵ ＭＭＩＯレジスタのコピーからの情報のコピーを、ＩＯＭＭＵのローカルキャッシュメモリに記憶する。例えば、ＩＯＭＭＵは、各々のゲストオペレーティングシステムの個々のＩＯＭＭＵ ＭＭＩＯレジスタから最近使用された値又は頻繁に使用された値のコピーを記憶する場合がある。
ＩＯＭＭＵは、メモリのゲスト部分のバッファとログにアクセスするために使用されるＩＯＭＭＵ ＭＭＩＯレジスタのセットの個別のコピーを提供することによって、メモリのゲスト部分のバッファとログに直接アクセスできるようにする。これは、既存のシステムと同様に、ＩＯＭＭＵが、バッファとログのアクセスを処理するためにハイパーバイザに依存する必要がないということを意味する。これらの操作をハイパーバイザ（ソフトウェアで実装）からＩＯＭＭＵ（ハードウェアで実装）に移すことで、操作が高速化され、必要なメモリシステム帯域幅が少なくなり、プロセッサの計算機能ブロックへの負荷が少なくなり、電子デバイスの全体的なパフォーマンスが向上する。電子デバイスのパフォーマンスの向上が、ユーザの満足度を高めることにつながる。
（電子デバイス）
図４は、いくつかの実施形態による、電子デバイス４００を示すブロック図である。図４に見られるように、電子デバイス４００は、プロセッサ４０２と、メモリ４０４と、大容量記憶装置４０６と、入出力（ＩＯ）デバイス４０８～４１２と、入出力（ＩＯ）ハブ４１４と、メモリコントローラ４１６と、を含む。
プロセッサ４０２は、電子デバイス４００において計算動作を実行する機能ブロックである。プロセッサ４０２は、２つのコア４１８～４２０を含み、これらの各々は、中央処理装置（ＣＰＵ）コア、グラフィックスプロセッシングユニット（ＧＰＵ）コア、組み込みプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、及び／又は、他の計算機構等の１つ以上の計算メカニズムを含む。また、プロセッサ４０２は、メモリ管理ユニット（ＭＭＵ）４２２を含み、これは、アドレス変換に関連する動作（例えば、ページテーブルウォーク、変換ルックアサイドバッファルックアップ等）、コア４１８～４２０によるメモリアクセスのためのメモリアクセス保護等を実行する機能ブロックである。
メモリ４０４は、電子デバイス４００内のメモリ（例えば、「メイン」メモリ）の動作を実行する機能ブロックである。メモリ４０４は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ダブルデータレート同期ＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、及び／又は、電子デバイス４００内の他の機能ブロックによって用いられるデータ及び命令を記憶する他のタイプのメモリ回路のうち１つ以上のメモリ回路と、メモリ回路に記憶されたデータ及び命令のアクセス（例えば、読み取り、書き込み、チェック、削除、無効化等）を処理する制御回路と、を含む。
大容量記憶装置４０６は、電子デバイス４００の他の機能ブロックによって用いられるデータ及び命令を記憶するための大容量不揮発性記憶要素の動作を実行する機能ブロック及び／又はデバイスである。大容量記憶装置４０６は、大容量半導体メモリ（例えば、フラッシュメモリ等）、ディスクドライブ（ハードドライブ等）、光学ドライブ等であってもよく、又は、これらを含むことができる。大容量記憶装置４０６に記憶されたデータ及び命令のコピーは、電子デバイス４００内の他の機能ブロックによって用いられるために、取得されメモリ４０４に記憶される。例えば、いくつかの実施形態において、データ及び／又は命令は、所定のサイズ（例えば、４ｋＢ、２ＭＢ等）のブロック又は「ページ」で大容量記憶装置４０６から取得され、ページは、他の機能ブロックによるアクセスのためにメモリ４０４に記憶される。さらに、ページは、メモリ４０４内の利用可能な位置に新たに生成され得る（例えば、計算結果を記憶するために）。
ＩＯデバイス４０８～４１２は、対応するＩＯ動作を実行する機能ブロック及び／又はデバイスである。ＩＯデバイス４０８～４１２の各々によって実行されるＩＯ動作の特定の性質は、ＩＯデバイスの性質に依存する。例えば、ＩＯデバイス４０８～４１２は、ヒューマンインタフェースデバイス、ネットワークインタフェースデバイス、オーディオ／ビジュアル処理又は提供デバイス、ＧＰＵ、センサデバイス、ディスクコントローラ、ペリフェラルコンポーネントインタフェース（ＰＣＩ）デバイス、ユニバーサルシリアルバス（ＵＳＢ）デバイス等を含むことができ、各ＩＯデバイスは、人間からの入力（例えば、キーボード、マウス等）の受信、ネットワーク上でのデータの受信又は送信等の関連する動作を実行する。ＩＯデバイス４０８～４１２は、データ及び／又は命令を、電子デバイス４００の他の機能ブロックに提供するか、これらからデータ及び／又は命令を消費する。例えば、いくつかの実施形態では、ＩＯデバイス４０８～４１２は、ゲストメモリ４２８内のメモリページ内のデータ（つまり、所定のゲストオペレーティングシステム用に予約されているメモリの一部）にアクセス（すなわち、読み取り、書き込み、無効化等）する。
ＩＯハブ４１４は、ＩＯデバイス４０８～４１２と電子デバイス４００の他の機能ブロック（例えば、プロセッサ４０２、メモリ４０４等）との間をインタフェースする入出力ハブの動作を実行する機能ブロックである。ＩＯハブ４１４によって実行される動作は、ＩＯデバイス４０８～４１２宛の通信が目的のＩＯデバイスに到達すること、ＩＯデバイス４０８～４１２からの通信が他の機能ブロックに適切に到達すること、他の機能ブロックがＩＯデバイス４０８～４１２によって許容できないアクセスから安全に守られること又はその逆等を保証するための動作を含む。いくつかの実施形態では、ＩＯハブ４１４は、異なる通信規格を用いるバス間（例えば、ペリフェラルコンポーネントインタフェースエクスプレス（ＰＣＩｅ）バスとＨｙｐｅｒＴｒａｎｓｐｏｒｔ ｌｉｎｋ（登録商標）との間）の関連する通信をインタフェースし、変換又は翻訳する。
ＩＯハブ４１４は、ＩＯＭＭＵ４２４を含み、ＩＯＭＭＵ４２４は、ＩＯデバイス４０８～４１２がメモリ４０４内のデータ及び／又は命令にアクセスすることを可能とする動作を実行し、プロセッサ４０２（及び、それによって実行されるゲストオペレーティングシステム）と通信する等の機能ブロックである。これらの実施形態では、データ及び命令がメモリ４０４においてＩＯデバイス（例えば、ＩＯデバイス４０８）によってアクセスされる場合、ＩＯデバイスは、メモリアクセスリクエスト（例えば、直接メモリアクセスリクエスト又はＤＭＡ）をＩＯＭＭＵ４２４に送信する。次に、ＩＯＭＭＵ４２４は、メモリアクセスリクエストを満たすために、対応するリクエストをメモリ４０４に送信する。例えば、いくつかの実施形態では、メモリアクセスリクエストに基づいてデータが取得される場合、ＩＯＭＭＵ４２４は、メモリ４０４（又は、データがメモリ４０４に存在しない場合には大容量記憶装置４０６）からデータを取得し、データを、リクエストしているＩＯデバイスに転送する。いくつかの実施形態では、ＩＯＭＭＵ４２４は、ページテーブル、変換ルックアサイドバッファ、及び／又は、ＩＯデバイス４０８～４１２によって用いられる「仮想」若しくはローカルメモリアドレスを、データが実際に位置するメモリ４０４の物理アドレスに変換するために用いられる他の機能ブロックを含む。
記載された実施形態では、ＩＯＭＭＵ４２４は、仮想マシン内のコア４１８～４２０によって実行されるゲストオペレーティングシステムと通信し、その逆も同様である。例えば、いくつかの実施形態では、ＩＯＭＭＵ４２４（又は、ＩＯＭＭＵ４２４を介したＩＯデバイス４０８～４１２）は、イベント及びペリフェラルページリクエスト（ＰＰＲ）をゲストオペレーティングシステムに通信する。これらの実施形態では、ＩＯＭＭＵ４２４は、ＩＯページフォールト（ＩＯデバイス４０８～４１２に代わってページテーブルウォークに対して）、ＩＯＭＭＵ４２４ハードウェアエラー等のイベントを、メモリ４０４内の共有ゲストイベントログを介してゲストオペレーティングシステムに報告する。さらに、これらの実施形態では、ＩＯＭＭＵ４２４は、メモリ４０４内の共有ゲストＰＰＲログを介して、メモリページ提供動作のために（すなわち、ゲストオペレーティングシステムによってアクセス可能な、メモリ４０４におけるページに関する動作を実行するために）、ＰＰＲを、周知のアドレス変換サービス又はＡＴＳ規格を用いる周辺機器（ＩＯデバイス）からゲストオペレーティングシステムに転送する。別の例として、いくつかの実施形態では、ゲストオペレーティングシステムは、コマンドをＩＯＭＭＵ４２４に通信する。これらの実施形態では、ゲストオペレーティングシステムは、メモリ４０４内の共有ゲストコマンドバッファを介して、完了待機（ＩＯＭＭＵ４２４が続行する前に、前のコマンドを完了させるコマンドバリアとして機能する）、デバイステーブルエントリの無効化、ＩＯＭＭＵ４２４変換ルックアサイドバッファエントリの無効化等のコマンドをＩＯＭＭＵ４２４に発行して、ＩＯＭＭＵ４２４及び／又はＩＯデバイス４０８～４１２を制御する。
いくつかの実施形態では、ＩＯＭＭＵ４２４は、ゲストオペレーティングシステムへのインタフェースを提供し、このインタフェースは、ＩＯＭＭＵ４２４と通信するために用いられるメモリマップ位置、レジスタ等を含む。例えば、いくつかの実施形態では、ＩＯＭＭＵ４２４は、ゲストオペレーティングシステムが値を書き込むことができるメモリマップド入出力（ＭＭＩＯ）メモリロケーションのセットを提供し、値がＩＯＭＭＵ４２４によって受信されるようにする。いくつかの実施形態では、インタフェースが仮想化される。すなわち、メモリ位置、レジスタ等は、ゲストオペレーティングシステムによって想定されるように、値を記憶するために用いられず、代わりに、ＩＯＭＭＵ４２４によって単に提示されるのみである。これらの実施形態では、ＩＯＭＭＵ４２４は、ゲストオペレーティングシステムからインタフェースを介して値を受信し得るが、ゲストオペレーティングシステム（例えば、ＩＯＭＭＵ ＭＭＩＯアドレス等にアドレス指定される）毎に、メモリ位置、レジスタ等の値の別々のコピーを記憶するために、ＩＯＭＭＵバッキングストア４２６及び／又はメモリ４０４内の他の位置を用いる。ゲストオペレーティングシステム及び他のエンティティ（例えば、プロセッサ４０２等）と通信するためにＩＯＭＭＵ４２４によってアクセスされるメモリについては、以下により詳細に説明する。
いくつかの実施形態では、図４に示されていないが、ＩＯＭＭＵ４２４は、ＩＯＭＭＵ４２４のデータ又は情報のコピーを記憶するために使用されるローカルキャッシュメモリを含む。例えば、いくつかの実施形態では、キャッシュメモリは、所定のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタの値のセット及び／又はそこからの個々の値等のように、ＩＯＭＭＵバッキングストア４２６からの最近使用され又は頻繁に使用されるデータのコピーを記憶するために使用される。キャッシュメモリは、ＩＯＭＭＵバッキングストア４２６よりも小さいため、ＩＯＭＭＵバッキングストア４２６に記憶されたデータ及び情報の一部（及び、おそらくはごく一部）を記憶するための容量（すなわち、メモリ位置）のみを有し得る。
ゲストメモリ４２８は、ゲストオペレーティングシステムによって用いられるデータ及び情報を記憶するために、対応するゲストオペレーティングシステムによって用いられるメモリ４０４の一部（例えば、１つ以上の連続又は非連続のページ又はメモリのブロック）である。一般に、ゲストメモリ４２８は、ゲストオペレーティングシステム及び／又は他のエンティティによって用いられる任意の形式のデータ及び情報を記憶するために、ゲストオペレーティングシステム及び／又は他のエンティティによって用いることができる。いくつかの実施形態では、ゲストメモリ４２８が保護され、特定のエンティティのみがゲストメモリ４２８にアクセスすることが許可されている。例えば、対応するゲストオペレーティングシステム、ハイパーバイザ、セキュリティプロセッサ、及び／又は、電子デバイス４００内のオペレーティングシステムは、ゲストメモリ４２８のアクセスを、対応するゲストオペレーティングシステム並びに指定された他のデバイス及び／又は機能ブロックに制限することによって、ゲストメモリ４２８を「保護」することができる。いくつかの実施形態では、ゲストメモリ４２８は、暗号化されるか、さもなければ、望ましくないエンティティによってアクセス不能にされる。いくつかの実施形態では、ゲストメモリ４２８は、ゲストイベントログ、ゲストペリフェラルページリクエスト（ＰＰＲ）ログ、及び、ゲストコマンドバッファを記憶するために用いられ、ゲストコマンドバッファは、ゲストオペレーティングシステムとＩＯＭＭＵとの間で通信するために用いられるデータ構造（例えばテーブル、リスト等）である。ゲストイベントログ、ゲストペリフェラルページリクエスト（ＰＰＲ）ログ、及び、ゲストコマンドバッファについては、以下により詳細に説明する。
いくつかの実施形態では、通信経路は、要素間の矢印線で示すように、電子デバイス４００の様々な機能ブロック（プロセッサ４０２、メモリコントローラ４１６、メモリ４０４等）の間で結合される。通信経路には、１つ以上のバス、ワイヤ、ガイド、及び／又は、場合によってはコントローラ、ファブリック要素（スイッチ、ルータ等）、回路要素等とともに他の接続部が含まれる。通信経路は、コマンド、データ、制御信号、及び／又は、他の情報を機能ブロック間でルーティングするために用いられる。例えば、いくつかの実施形態において、コヒーレントバスファブリック又は相互接続部は、ＩＯハブ４１４、プロセッサ４０２（例えば、ＭＭＵ４２２）、メモリ４０４間で結合される。電子デバイス４００内の一部の通信経路は、明確にするために図４に示されていないことに留意されたい。
いくつかの実施形態において、図３の電子デバイスハードウェア３１０は、プロセッサ４０２及びメモリ４０４等の機能ブロック及びデバイスを含み、ＩＯデバイスハードウェア３１４は、ＩＯデバイス４０８～４１２等の機能ブロック及びデバイスを含む。これらの実施形態では、図３のＩＯＭＭＵ３１２及び図４のＩＯＭＭＵ４２４は、同じ動作の少なくとも一部を実行する。
電子デバイス４００は、特定の数及び構成の要素（例えば、プロセッサ４０２、メモリ４０４等の機能ブロック及びデバイス）及び通信経路を用いて示される。しかしながら、電子デバイス４００は、例示の目的で簡略化されており、いくつかの実施形態では、電子デバイス４００は、異なる数又は構成の要素及び／又は通信経路が存在する。例えば、電子デバイス４００は、電力サブシステム、ディスプレイ等を含み得る。一般に、電子デバイス４００は、本明細書で記載された動作を実行するのに十分な要素及び通信経路を含む。
電子デバイス４００は、計算動作を実行する任意の電子デバイスとすることができ、又は、それに含まれ得る。例えば、電子デバイス４００は、デスクトップコンピュータ、ラップトップコンピュータ、ウェアラブル電子デバイス、タブレットコンピュータ、スマートフォン、サーバ、人工知能装置、仮想若しくは拡張現実装置、ネットワーク機器、玩具、音響映像機器、家庭用電気製品、コントローラ、乗り物等、及び／又は、これらの組み合わせ等の電子デバイスであってもよいし、これに含まれ得る。
（ＩＯＭＭＵによってアクセスされるメモリの一部）
いくつかの実施形態では、ＩＯＭＭＵは、本明細書に記載される動作を実行するために、メモリ（例えば、メモリ４０４）の異なる部分におけるデータ及び情報にアクセスする。これらの実施形態のいくつかにおいて、メモリの一部は、ＩＯＭＭＵバッキングストア（例えば、ＩＯＭＭＵバッキングストア４２６）、ゲストメモリ（例えば、ゲストメモリ４２８）、及び／又は、ハイパーバイザメモリを含む。図５は、いくつかの実施形態による、ＩＯＭＭＵによってアクセスされるメモリの一部を示すブロック図である。図５は一例として示されているが、いくつかの実施形態では、メモリ及び／又はメモリの異なる部分は、異なるタイプ及び／又は構成の情報を記憶する。一般に、メモリは、本明細書で記載された動作を可能にするのに十分な情報を含む。
図５に見られるように、ＩＯＭＭＵバッキングストア５００は、ＩＤ変換テーブル５０２を含む。一般に、ＩＤ変換テーブル５０２は、ゲストオペレーティングシステムからＩＯＭＭＵへの通信においてゲストドメインＩＤ及び／又はデバイスＩＤを、ホストドメインＩＤ及び／又はデバイスＩＤに翻訳又は変換するために、又は、その逆にＩＯＭＭＵからゲストオペレーティングシステムへの通信のために、ＩＯＭＭＵによって用いられる情報を含む。ドメインＩＤ及びデバイスＩＤは、２０１６年１２月のＡＭＤ Ｉ／Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ（ＩＯＭＭＵ）Ｓｐｅｃｉｆｉｃａｔｉｏｎ、ｒｅｖ．３．００でより詳しく説明されており、上述したように参照によって本明細書に援用される。
いくつかの実施形態では、ＩＤ変換テーブル５０２は、ドメインＩＤマッピングテーブル５０４として示されるドメインＩＤ用の、及び、デバイスＩＤマッピングテーブル５０６として示されるデバイスＩＤ用の、別々のテーブルを含むが、別々のテーブルは必須ではない（したがって、全ての変換が単一のテーブルに含まれ得る）。ドメインＩＤマッピングテーブル５０４は、エントリのセットを含み、各エントリは、指定されたホストドメインＩＤに関連するか関係するゲストドメインＩＤの識別又は指標を記憶するために用いられる。デバイスＩＤマッピングテーブル５０６は、エントリのセットを含み、各エントリは、指定されたホストデバイスＩＤに関連するか関係するゲストデバイスＩＤの識別又は指標を記憶するために用いられる。動作中、ゲスト又はホストドメインＩＤ及び／又はデバイスＩＤが通信において翻訳又は変換される場合、ＩＯＭＭＵは、ＩＤ変換テーブル５０２（すなわち、ドメインＩＤマッピングテーブル５０４及び／又はデバイスＩＤマッピングテーブル５０６）でルックアップを実行して、対応する翻訳又は変換を取得する。
ＩＯＭＭＵバッキングストア５００は、ゲストコントロール５０８も含む。一般に、ゲストコントロール５０８は、電子デバイスにおけるゲストオペレーティングシステムのためのインタフェースレジスタ及び制御レジスタに記憶され又はそこからの値のコピーを含む。ゲストコントロール５０８は、サポートされているゲストオペレーティングシステム毎に、ＩＯＭＭＵとそのゲストオペレーティングシステムとの間の相互作用を制御するゲストインタフェースレジスタ及び／又はゲストオペレーティングシステム制御レジスタ（又は、少なくともその中の値）のコピーを含む。例えば、ゲストコントロール５０８は、ゲストオペレーティングシステム毎に、ゲストオペレーティングシステムに対するドメインＩＤ及び／又はデバイスＩＤマッピングをＩＯＭＭＵに通信するために用いられるマップ制御レジスタを含み得る。
ＩＯＭＭＵバッキングストア５００は、ゲストメモリマップド入出力（ＭＭＩＯ）５１０をさらに含む。一般に、ゲストＭＭＩＯ５１０は、メモリ４０４のゲスト部分（例えば、ゲストメモリ４２８）におけるゲストオペレーティングシステムに対するバッファ及びログ（例えば、ゲストコマンドバッファ、ゲストイベントログ及びゲストＰＰＲログ）にアクセスするために用いられるポインタ及び制御情報を含む。より具体的には、ゲストＭＭＩＯ５１０は、サポートされているゲストオペレーティングシステム毎に、メモリ４０４のゲスト部分におけるバッファ及びログのアクセスを制御するために使用される値のコピーを含む。例えば、いくつかの実施形態では、ＩＯＭＭＵは、２Ｎゲストオペレーティングシステムをサポートする（相互作用、通信を処理等することができる）。ここで、Ｎ＝１０、１６、又は、別の値であり、ゲストＭＭＩＯ５１０は、値の最大２Ｎのコピーを含み、各々はサポートされているゲストオペレーティングシステムに対するものである。記載された実施形態では、アクセスを制御するために用いられる値は、既存のデバイスのＩＯＭＭＵ ＭＭＩＯレジスタに記憶されている値と同様であるが、値の別々のセットが、サポートされているゲストオペレーティングシステムごとに保持され、メモリ４０４のゲストオペレーティングシステムのゲスト部分を指す（既存のデバイスでのＩＯＭＭＵにおける単一のコピーではない）。
図６は、いくつかの実施形態による、ゲストＭＭＩＯ５１０に記憶された値を示すブロック図である。図６の例では、所定のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタの単一の完全なセットの値が、単一の完全な値のセットの上下にある２つの隣接するＩＯＭＭＵ ＭＭＩＯレジスタのセットの一部の値とともに示されている。図６は、上述したように、いくつかの実施形態では、ＩＯＭＭＵバッキングストア４２６が、所定のゲストオペレーティングシステムに関連付けられた値の各セットである複数の個別の値のセットを含むことを説明するために、このように示されている。図６は例として示されており、いくつかの実施形態では、ゲストＭＭＩＯ５１０は、異なる値又は異なる構成の値を記憶する。一般に、ゲストＭＭＩＯ５１０及び／又は別のエンティティは、本明細書で説明しているように、メモリのゲスト部分にてバッファ及びログにアクセスするのに十分な情報を記憶する。
ゲストＭＭＩＯ５１０の値の各セットの値は、通常、ゲストコマンド（ＣＭＤ）バッファ、ゲストイベントログ及びゲストオペレーティングシステムのゲストＰＰＲログに関連付けられた値にグループ化できる。ゲストコマンドバッファの場合、値には、コマンドテールポインタ６００が含まれ、これは、メモリ４０４の対応するゲスト部分におけるゲストコマンドバッファの終了、テール若しくは最近書き込まれたエントリを示すポインタ又は他の参照である。言い換えれば、コマンドテールポインタ６００は、メモリアドレス等のポインタ又は参照（例えば、メモリ４０４のゲスト部分の物理アドレスのビットの一部又は全て）を保持しており、これは、テール又はコマンドバッファの最後に書き込まれたエントリが何処にあるかを示す。ゲストコマンドバッファの値には、コマンドヘッドポインタ６０２も含まれ、これは、コマンドバッファのヘッド又はベース、すなわち、コマンドバッファが開始する場所、及び／又は、メモリ４０４の対応するゲスト部分のバッファリングされたコマンドが開始する場所を示すポインタ又は他の参照である。ゲストコマンドバッファの値には、コマンド長６０４がさらに含まれ、これは、エントリ数やバイト数等のように、コマンドバッファの現在のサイズ又は最大サイズを示す値である。ゲストコマンドバッファの値は、ゲストオペレーティングシステム及び／又はメモリ４０４の対応するゲスト部分のコマンドバッファの構成を示すいくつかのビット（又は、それらの組み合わせ）を含むビットのセット又はシーケンスであるコマンド制御６０６をさらに含む。例えば、いくつかの実施形態では、コマンド制御６０６は、特定のコマンドバッファ関連の割り込みが有効であるかどうか、コマンドバッファリング又は処理が有効（又は、無効／停止）であるかどうか、何れのタイプのコマンドが存在するか又は存在できるかを示すビットを含む。例えば、いくつかの実施形態では、コマンド制御６０６は、参照により本明細書に組み込まれる、ＡＭＤ Ｉ／Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ （ＩＯＭＭＵ） Ｓｐｅｃｉｆｉｃａｔｉｏｎ， ｒｅｖ． ３．００に記載されているものと同様のコマンドバッファの制御値を含み、これは、上記のように、ＣｍｄＷａｉｔＩｎｔ、ＣｍｄＢｕｆＲｕｎ、ＣｍｄＷａｉｔＩｎｔｅＥｎ、ＣｍｄＢｕｆＥｎ、及び／又は、他の値等がある。
いくつかの実施形態では、コマンドバッファは、コマンドヘッドポインタ６０２を使用して、読み取られるコマンドバッファ、及び／又は、コマンドバッファの最後／最後に追加されたエントリ／位置を示すコマンドテールポインタ６００を示す（コマンドバッファに１つのコマンドのみが記憶されている場合には、同じエントリ／位置にすることができる）ことにより、リングバッファとして実装される。これらの実施形態では、コマンドがエントリから読み取られて処理されると、コマンドヘッドポインタ６０２及びコマンドテールポインタ６００が同じエントリ又は隣接するエントリを示すまで、コマンドヘッドポインタ６０２が１つのエントリだけ進められる。これらの実施形態のいくつかでは、コマンド長６０４は、コマンドバッファの最大長を記憶する。ポインタを使用してリングバッファを実装することは、当技術分野で一般的に知られており、したがって、本明細書では詳細に説明しない。
イベントログの場合、ゲストＭＭＩＯ５１０の値、すなわち、イベントテールポインタ６０８、イベントヘッドポインタ６１０、イベント長６１２及びイベント制御６１４は、メモリ４０４の対応するゲスト部分のイベントログへのアクセス用に値が使用されるが、コマンドバッファについて上述したものと機能が類似している。同じことがＰＰＲログにも当てはまり、ゲストＭＭＩＯ５１０の値、つまりＰＰＲテールポインタ６１６、ＰＰＲヘッドポインタ６１８、ＰＰＲ長さ６２０及びＰＰＲ制御６２２は、コマンドバッファについて上述したものと機能が類似しているが、これらの値は、メモリ４０４の対応するゲスト部分のＰＰＲログへのアクセスに使用される。
いくつかの実施形態では、サポートされている数より少ない数のゲストオペレーティングシステム（及び、場合によってははるかに少ない数）が、任意の時点で電子デバイス４００において実行されてもよく、したがって、これらの実施形態では、ＩＯＭＭＵバッキングストア５００は、ゲストＭＭＩＯ５１０等を記憶するための十分なスペースを含むように動的に調整される。つまり、ゲストオペレーティングシステムが初期化されると、ハイパーバイザ及び／又は別のエンティティは、ゲストオペレーティングシステム用のＩＯＭＭＵ ＭＭＩＯレジスタの値を記憶するためにＩＯＭＭＵバッキングストア５００（つまりゲストＭＭＩＯ５１０）のスペースを割り当て、追加又はアクティブ化することができる。
いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵバッキングストア５００に対して少なくともいくつかの初期化操作を実行する。例えば、いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵバッキングストアを記憶するために、メモリ、例えば、メモリの連続又は分散したページを、メモリ４０４に割り当てる。上記のように、メモリ４０４は、データ及び情報を記憶するために様々な機能ブロック（例えば、コア４１８～４２０等）によって使用される電子デバイス４００内の汎用メモリであり、ＩＯＭＭＵ内の単なるローカルメモリではない。したがって、この動作は、ＩＯＭＭＵバッキングストアを記憶するために、ハイパーバイザが電子デバイス４００の「メイン」メモリ内にスペースを割り当てることを含む。別の例として、いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵを介して、各アクティブゲストオペレーティングシステムのバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに初期値を書き込む。したがって、ハイパーバイザは、ゲストオペレーティングシステムの起動時等に、ＩＯＭＭＵバッキングストアのＩＯＭＭＵ ＭＭＩＯレジスタの各々のコピーに各アクティブゲストオペレーティングシステムのポインタの初期値と制御値を書き込む。
いくつかの実施形態では、利用可能なＩＯＭＭＵ ＭＭＩＯレジスタのサブセットのみが、ＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに含まれる。これらの実施形態では、他のレジスタがＩＯＭＭＵ自体によって提供されてもよい。例えば、いくつかの実施形態では、ＩＯＭＭＵ制御値（例えば、ＩＯＭＭＵの有効化／無効化等）、ページテーブルのベースアドレス等を記憶するＩＯＭＭＵ内のレジスタは、ＩＯＭＭＵによって提供される。一般に、ゲストオペレーティングシステムのメモリの一部のバッファ及びログへのアクセスに使用されないＩＯＭＭＵ ＭＭＩＯレジスタはコピーとして表示されないが、代わりに、各レジスタの単一のコピーがＩＯＭＭＵによって提供される。これらの実施形態のいくつかでは、ハイパーバイザは、ゲストオペレーティングシステム用にこれらのＩＯＭＭＵレジスタをエミュレートするが、アクセスは、ＩＯＭＭＵ内のレジスタ用にＩＯＭＭＵによって受信され、処理される。
図５に戻ると、ゲストメモリ５１２は、ゲストオペレーティングシステムに対するゲストイベントログ５１４、ゲストペリフェラルページリクエスト（ＰＰＲ）ログ５１６、及び、ゲストコマンドバッファ５１８を含む。一般に、ゲストイベントログ５１４、ゲストＰＰＲログ５１６及びゲストコマンドバッファ５１８は、ＩＯＭＭＵ及び／又はゲストオペレーティングシステムによってアクセスするための、対応するイベント、ＰＰＲリクエスト及びコマンドを記憶するために用いられるメモリ構造（例えば、リスト、テーブル、バッファ等）である。動作中、ＩＯＭＭＵは、ゲストメモリ５１２のゲストイベントログ５１４及びゲストＰＰＲログ５１６の対応するログを介して、ゲストオペレーティングシステムにイベント及びＰＰＲを通信する。さらに、ゲストオペレーティングシステムは、ゲストメモリ５１２のゲストコマンドバッファ５１８の対応するコマンドバッファを介して、ＩＯＭＭＵにコマンドを通信する。
いくつかの実施形態では、電子デバイス４００でアクティブな各ゲストオペレーティングシステムは、そのゲストオペレーティングシステムによって用いられ、ＩＯＭＭＵによってアクセス可能なゲストイベントログ、ペリフェラルページリクエストログ及びゲストコマンドバッファを含む、メモリの対応する別々のゲストの部分（すなわち、メモリ４０４におけるいくつかのページ）に関連する。このことは、図５に、ゲストメモリ５１２の後ろの追加のゲストメモリ５２０～５２２として示されている。
ハイパーバイザメモリ５２４は、デバイステーブル５２６を含む。一般に、デバイステーブル５２６は、電子デバイスに関連及び／又は結合するデバイス（実際の／物理的なデバイス又は仮想デバイスであり得る）に関するデバイス関連情報が記憶されるテーブルである。デバイステーブル５２６は、エントリのセットを含み、各エントリは、ページテーブル及び割り込みテーブルへのポインタ、制御及び構成値、機能インジケータ、モードインジケータ、ドメインＩＤ、セキュリティ情報及び設定等のように、対応するデバイスに関する情報を記憶するのに使用可能である。さらに、記載された実施形態では、既存のデバイステーブルとは異なり、デバイステーブル５２６の各エントリは、デバイスＩＤ及びデバイスと通信する、関与する、又は、他の方法で関連するゲストオペレーティングシステムのゲスト識別子を含む。動作中、デバイスに関する情報を決定するためにデバイステーブルを用いることに加えて、ＩＯＭＭＵは、デバイスＩＤ及び／又はゲスト識別子を使用して、ゲストデバイスＩＤをホストデバイスＩＤに翻訳又は変換する。
いくつかの実施形態では、ＩＯＭＭＵバッキングストア５００、ゲストメモリ５１２及びハイパーバイザメモリ５２４の一部／又は全ては、連続的ではなく、その代わりに、メモリの異なる領域又は位置に記憶される。例えば、ゲストイベントログ５１４のベースアドレス（したがって、ゲストイベントログ自体）は、ゲストＰＰＲログ５１６から離れたメモリ内に配置され得る。したがって、ゲストイベントログ５１４は、図５に示すように、ゲストＰＰＲログ５１６に隣接しない場合がある。
いくつかの実施形態では、ＩＯＭＭＵは、ＩＯＭＭＵによってアクセスされるメモリにおける様々なデータ及び情報のメモリ内の位置へのポインタ、その参照、及び／又は、その他の指標を含むプライベートアドレスマップを含む。例えば、ＩＯＭＭＵプライベートアドレスマップは、ゲストイベントログ５１４、ゲストＰＰＲログ５１６等に対するメモリ内のベースアドレスへのポインタを含み得る。これらの実施形態では、メモリにおけるデータ及び情報にアクセスする前に、ＩＯＭＭＵは、データ及び情報の位置についてプライベートアドレスマップでルックアップを実行し、また、使用前にこれらのアドレスのページテーブル等を使用して変換を実行し得る。
いくつかの実施形態では、ＩＯＭＭＵバッキングストア５００及び／又はその一部（制御ビット等）は、ＩＯＭＭＵを介して（例えば、ＩＯＭＭＵにリクエストを送信することによって）電子デバイス４００の他のエンティティによってアクセスされるか、他のエンティティによってアクセスすることができない。例えば、ＩＯＭＭＵバッキングストア５００におけるデータ及び情報の少なくとも一部は、他のエンティティによって、対応するＩＯＭＭＵ ＭＭＩＯレジスタへの書き込み及びそこからの読み取りを介してアクセスされ得る。
（ＩＯＭＭＵとゲストオペレーティングシステムの通信）
記載された実施形態では、ＩＯＭＭＵ（例えば、ＩＯＭＭＵ４２４）は、ＩＯＭＭＵ（又は、それによってサービスされるＩＯデバイス）とゲストオペレーティングシステムとの間の通信を処理する。図７は、いくつかの実施形態による、ＩＯＭＭＵ７０２によって処理される、ゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信を示すブロック図である。図７には、いくつかの要素が特定の構成で示されているが、他の実施形態では、異なる数又は構成の要素を用いる。一般に、記載された実施形態では、ＩＯＭＭＵ７０２は、本明細書に記載された動作を可能にするのに十分な要素を含むか、それらにアクセスする。図７では、いくつかの要素が点線／点状で示されている。これらの要素は、メモリに（例えば、ＩＯＭＭＵバッキングストア５００に、ゲストメモリ５１２に等）記憶され、ＩＯＭＭＵ７０２、ゲストオペレーティングシステム７００及び／又は他のエンティティによって典型的なメモリアクセス技術を用いてアクセスされるログ、バッファ等である。いくつかの実施形態では、ゲストオペレーティングシステム７００、ＩＯＭＭＵ７０２及びハイパーバイザ７０４は、図３のゲストオペレーティングシステム３０２、ＩＯＭＭＵ３１２及びハイパーバイザ３０６と同様に構成されるが、これは必須要件ではない。
図７に見られるように、既存システムについて図２に示すものとは異なり、記載された実施形態では、ＩＯＭＭＵ７０２とゲストオペレーティングシステム７００は、互いにより直接的に通信する。言い換えれば、ＩＯＭＭＵ７０２とゲストオペレーティングシステム７００は、メモリの（すなわちゲストオペレーティングシステム７００に対するメモリのゲスト部分（例えば、ゲストメモリ４２８）の）ゲストイベントログ５１４、ゲストＰＰＲログ５１６及びゲストコマンドバッファ（ＢＵＦＦ）５１８を介して互いに通信する。さらに、ゲストオペレーティングシステム７００及びＩＯＭＭＵ７０２は、ゲストコントロール５０８及びゲストＭＭＩＯ５１０を用いて、通信の実行方法を指示する。例えば、いくつかの実施形態では、ＩＯＭＭＵ７０２は、ゲストＭＭＩＯ５１０におけるポインタを用いて、ゲストオペレーティングシステム７００に対するゲストイベントログ５１４、ゲストコマンドバッファ５１８及びゲストＰＰＲログ５１６のメモリにおける位置を決定する。ハイパーバイザ７０４は、これらの通信を完了するための動作の一部又は全てに介入せず、それ以外の方法で関与しない。例えば、ハイパーバイザ７０４は、これらの通信に対するドメインＩＤ及びデバイスＩＤの変換、ゲストＭＭＩＯ５１０のポインタへのアクセス、並びに／又は、メモリのゲスト部分のバッファ及びログへのアクセス等の動作を実行しない。代わりに、ＩＯＭＭＵ７０２がこれらの動作を実行する。ＩＯＭＭＵ７０２は、ドメインＩＤ及びデバイスＩＤを変換し、ゲストＭＭＩＯ５１０等から情報を取得するので、記載された実施形態は、ゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信の少なくとも一部を処理するためにハイパーバイザ７０４を用いることを回避する。このことは、通信がより迅速に完了することを意味し、プロセッサ４０２及びメモリ４０４等への負荷が軽減される。
動作中、例としてコマンドを用いると、ゲストオペレーティングシステム７００は、ｉｎｖａｌｉｄａｔｅ＿ＩＯＭＭＵ＿ｐａｇｅｓコマンドをゲストコマンドバッファ５１８に書き込み、このコマンドにより、ＩＯＭＭＵ７０２は、コマンドのドメインＩＤによって指定されるように、ＩＯＭＭＵ変換キャッシュのエントリの範囲を無効化させる。言い換えると、ゲストオペレーティングシステムは、メモリの対応するゲスト部分にメモリ書き込みを実行して、ゲストコマンドバッファ５１８の次のオープン／利用可能なエントリを、ｉｎｖａｌｉｄａｔｅ＿ＩＯＭＭＵ＿ｐａｇｅｓコマンドに対するデータ（すなわち、コマンドを表すビット）を含めるように更新する。次に、ゲストオペレーティングシステム７００は、書き込みコマンドをＩＯＭＭＵに送信して、対応するＩＯＭＭＵ ＭＭＩＯレジスタのコマンドバッファテールポインタ（例えば、コマンドテールポインタ６００）を更新（例えば、進める、インクリメントする等）して、ゲストオペレーティングシステム７００がコマンドバッファにコマンドを書き込んだことを示す。ＩＯＭＭＵ７０２は、コマンドバッファテールポインタのゲストオペレーティングシステム７００の書き込みを、例えば、対応するゲストコマンドバッファにおけるアドレスへの書き込みの監視、バッファテールポインタの値の変化の検出、ゲストオペレーティングシステム７００からの書き込みコマンドの受信等を介して検出する。コマンドバッファテールポインタの書き込みを検出すると、ＩＯＭＭＵ７０２は、コマンドバッファヘッドポインタ（例えば、コマンドヘッドポインタ６０２）の値を用いて、メモリのゲスト部分のコマンドバッファから次のコマンドを取得し、コマンドを処理する準備（例えば、コマンドでゲストドメインＩＤに関連付けられているホストドメインＩＤを置き換える等）をする。次に、ＩＯＭＭＵ７０２は、コマンドを処理する。これにより、ＩＯＭＭＵ７０２は、ホストドメインＩＤによって示されるＩＯＭＭＵ７０２の変換キャッシュにおけるエントリの範囲を無効化する。ＩＯＭＭＵ７０２は、ゲストＰＰＲログ５１６及びゲストイベントログ５１４へのＩＯＭＭＵ７０２書き込みに対して少なくともいくつかの同様の操作を実行するが、逆に、ＩＯＭＭＵ７０２がこれらのログを書き込み、ゲストオペレーティングシステム７００がログを読み取る。
ハイパーバイザ７０４は、ゲストドメインＩＤのホストドメインＩＤへの変換等のゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信の特定の部分に関与しないが、ハイパーバイザ７０４とゲストオペレーティングシステム７００及び／又はＩＯＭＭＵ７０２は、ゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信に関連する通信を別々に交換してもよく、又は、ハイパーバイザ７０４は、それ以外の方法で、通信がゲストオペレーティングシステム７００及び／又はＩＯＭＭＵ７０２によって適切に処理されることを確実にすることに関与してもよい。例えば、ハイパーバイザ７０４は、直接（例えば、通信を介して）又は間接的に（例えば、スヌーピングメモリアクセスを介して）、ＩＯＭＭＵ７０２又はゲストオペレーティングシステム７００が指定された操作（例えば、バッファ又はログへの書き込み）を実行したと判断し、ゲストオペレーティングシステム７００及び／又はＩＯＭＭＵ７０２への割り込みのシグナリング、フラグとして機能する共有メモリ位置の更新等の操作を実行することができる。上記のように、ハイパーバイザ７０４は、ＩＯＭＭＵバッキングストア等を初期化することもできる。
（ＩＯＭＭＵ ＭＭＩＯレジスタ値を使用するためのプロセス）
記載された実施形態では、ＩＯＭＭＵ（例えば、ＩＯＭＭＵ７０２）は、ＩＯＭＭＵ ＭＭＩＯレジスタの仮想コピーをゲストオペレーティングシステム（例えば、ゲストオペレーティングシステム７００）に提供するための動作を実行する。上記のように、動作は、ゲストオペレーティングシステムに代わって、ＩＯＭＭＵバッキングストアに記憶されているＩＯＭＭＵ ＭＭＩＯレジスタの対応するコピーへアクセスすることを含む。図８は、いくつかの実施形態による、ゲストオペレーティングシステムに代わって、ＩＯＭＭＵがＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーにアクセスするプロセスを示すフローチャートである。図８に示す動作は、いくつかの実施形態によって実行される動作の一般的な例として示されていることに留意されたい。他の実施形態によって実施される動作は、異なる動作、異なる順序で実施される動作、及び／又は、異なるエンティティ若しくは機能ブロックによって実施される動作を含む。
ＩＯＭＭＵ ＭＭＩＯレジスタのコピーにアクセスするために図８に示す動作は、一般的な範囲であり、様々なタイプのアクセス、例えば、読み取り、書き込み、無効化等に関連している。図９～図１０に示す具体的な例は、図９でゲストオペレーティングシステムがＩＯＭＭＵ ＭＭＩＯレジスタのコピーを書き込むことと、図１０でゲストオペレーティングシステムがＩＯＭＭＵ ＭＭＩＯレジスタのコピーを読み取ることと、を含む。
図８の動作は、ＩＯＭＭＵが、ゲストオペレーティングシステムから、所定のＩＯＭＭＵ ＭＭＩＯレジスタ内のデータにアクセスする通信を受信すると、開始する（ステップ８００）。アクセスは、ＩＯＭＭＵ ＭＭＩＯレジスタ内のデータの読み取りである可能性があり、したがって、通信は、読み取りリクエスト、ＩＯＭＭＵ ＭＭＩＯレジスタ内のデータの書き込みであり、したがって、通信は、書き込みリクエスト、及び／又は、無効化等の他のアクセスである。例えば、ＩＯＭＭＵは、コマンドバッファテールポインタを初期化又は更新するために、特定のデータをコマンドバッファテールポインタ（コマンドテールポインタ６００等）に書き込むことをリクエストする通信をゲストオペレーティングシステムから受信する場合がある。
ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムに関連付けられた所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータへの対応するアクセスを実行する（ステップ８０２）。ＩＯＭＭＵはＩＯＭＭＵ ＭＭＩＯレジスタを仮想化する。つまり、ゲストオペレーティングシステムがＩＯＭＭＵ内の実際のＭＭＩＯレジスタにアクセスしているように見せかけるゲストオペレーティングシステム（及び、他のエンティティ）を示しているが、ＩＯＭＭＵは、実際には、サポートされている各ゲストオペレーティングシステムのＩＯＭＭＵバッキングストア内に記憶されているＩＯＭＭＵ ＭＭＩＯレジスタの個別のコピーを使用することを想起されたい。したがって、この操作は、ＩＯＭＭＵがバッキングストアでアクセスするＩＯＭＭＵ ＭＭＩＯレジスタのコピーを決定し、アクセスを実行することを含む。
図９は、いくつかの実施形態による、ゲストオペレーティングシステムが、ＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに書き込み、それをＩＯＭＭＵが読み取るプロセスを示すフローチャートである。図９に示す動作は、いくつかの実施形態によって実施される動作の一般的な例として示されていることに留意されたい。他の実施形態によって実施される動作は、異なる動作、異なる順序で実施される動作、及び／又は、異なるエンティティ若しくは機能ブロックによって実施される動作を含む。
図９の動作は、ゲストオペレーティングシステム（例えば、ゲストオペレーティングシステム７００）が、メモリ（例えば、ゲストメモリ４２８）のゲスト部分のコマンドバッファ（例えば、ゲストコマンドバッファ５１８）にコマンドを書き込むときに開始する（ステップ９００）。例えば、いくつかの実施形態では、ゲストコマンドバッファは、いくつかのエントリを含むメモリのゲスト部分の循環バッファであり、この動作は、ゲストオペレーティングシステムがコマンド（すなわち、コマンドを表すビットのシーケンス）をゲストコマンドバッファの次に使用可能なエントリに書き込むことを含む。
ゲストオペレーティングシステムは、ＩＯＭＭＵ（ＩＯＭＭＵ７０２等）による処理を必要とするコマンドをゲストコマンドバッファに追加したため、ゲストオペレーティングシステムは、ＩＯＭＭＵにコマンドを通知する。より具体的には、ゲストオペレーティングシステムは、コマンドバッファテールポインタを更新するための書き込みリクエストを送信し、書き込みリクエストは、コマンドバッファテールポインタが記憶されているＩＯＭＭＵ ＭＭＩＯレジスタのゲスト仮想アドレスに向けられる（ステップ９０２）。記載された実施形態では、ゲストオペレーティングシステムは、ＩＯＭＭＵ ＭＭＩＯレジスタにアクセスするために、ローカル又は「仮想」アドレスを使用する（実際のＩＯＭＭＵアドレスを認識しない場合がある）。ゲスト仮想アドレスは、ゲストオペレーティングシステムを実行するプロセッサのメモリ管理ユニット（ＭＭＵ）によって、ＭＭＩＯレジスタが配置されているＩＯＭＭＵのシステム物理アドレス（つまり、ＩＯＭＭＵ ＭＭＩＯアドレス）に変換される（例えば、ゲストオペレーティングシステム等のページテーブルウォークのページテーブルを実行することによって）。上記のように、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタを仮想化するため、ＭＭＵが使用するシステム物理アドレスは、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されているアドレスではなく、ＭＭＩＯレジスタのアクセスとしてＩＯＭＭＵによって認識されるＩＯＭＭＵのインタフェース／アパーチャのアドレスである。したがって、ＭＭＵでの変換に続いて、ＭＭＵは、ゲスト仮想アドレスに関連付けられたＩＯＭＭＵ ＭＭＩＯアドレス（すなわち、システム物理アドレス）でＩＯＭＭＵに書き込みリクエストを転送する（ステップ９０４）。
ＩＯＭＭＵ ＭＭＩＯアドレスは、ゲストオペレーティングシステムからアクセスリクエストを受信するためにＩＯＭＭＵによって提供される単なるアドレスであるため、ＩＯＭＭＵは、書き込みリクエストに基づいて、ゲストオペレーティングシステムのコマンドバッファテールポインタのコピーが記憶されるメモリ内の物理アドレスを決定するための変換も実行する（ステップ９０６）。この動作中、ＩＯＭＭＵは、ゲストオペレーティングシステムのＩＤを使用して、ＩＯＭＭＵバッキングストアでアクセスされるＩＯＭＭＵ ＭＭＩＯレジスタのコピー、メモリ内の物理アドレスを決定する。このプロセスでは、ＩＯＭＭＵは、先ず、ゲストオペレーティングシステムの識別子とＭＭＵによって提供されるシステム物理アドレスに基づいて、アルゴリズム、テーブル等を使用して、ゲストオペレーティングシステム用にＩＯＭＭＵ ＭＭＩＯレジスタのコピーのＩＯＭＭＵ仮想アドレスを計算する。次に、ＩＯＭＭＵは、１つ以上のページテーブルを使用して、ＩＯＭＭＵ仮想アドレスをシステム物理アドレスに変換し、この場合、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーがＩＯＭＭＵバッキングストアに記憶される。
次に、ＩＯＭＭＵは、書き込みリクエストからのデータをメモリ内の物理アドレスに記憶し、それによって、ゲストオペレーティングシステムのコマンドバッファテールポインタのコピーを更新する（ステップ９０８）。言い換えると、ＩＯＭＭＵは、コマンドバッファテールポインタの更新されたアドレスの１つ以上のビット、エントリ識別子、実行カウント等のデータを、ゲストオペレーティングシステムが関連付けられたコマンドバッファテールポインタのコピーがＩＯＭＭＵバッキングストアに保存されているメモリ位置に記憶する。この更新により、コマンドバッファテールポインタは、コマンドがゲストコマンドバッファに書き込まれたことを直接的又は間接的に示し、したがって、ＩＯＭＭＵによる処理を待機している。いくつかの実施形態では、ＩＯＭＭＵ、ゲストオペレーティングシステム、及び／又は、別のエンティティは、コマンドがゲストコマンドバッファで処理を待機していること、又は、ゲストオペレーティングシステムがコマンドを提供したことを示すために、他のポインタ又はインジケータを設定する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、サポートされるゲストオペレーティングシステム毎に１つのコマンド待機ビットのセットを含み、コマンド待機ビットは、コマンドがゲストコマンドバッファでの処理の待機中であることを示すために、ゲストオペレーティングシステムに対してセット（又は、クリア）される。
ＩＯＭＭＵは、書き込みリクエストの検出（又は、コマンドが処理を待機していると判断する）に基づいて、コマンドバッファヘッドポインタ（例えば、コマンドヘッドポインタ６０２）のコピーからのデータを使用して、ゲストコマンドバッファ内のコマンドを処理するための１つ以上の後続の動作を実行する（ステップ９１０）。例えば、いくつかの実施形態では、コマンドバッファヘッドポインタのコピーの値は、ゲストコマンドバッファの次のエントリが配置され、ＩＯＭＭＵが直接的又は間接的にアドレスを使用するメモリのゲスト部分の位置のアドレスを記憶し、コマンドを処理する前に、ゲストコマンドバッファからコマンドを取得する。
図１０は、いくつかの実施形態による、ＩＯＭＭＵが、ＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに書き込み、それをゲストオペレーティングシステムが読み取るプロセスを示すフローチャートである。図１０に示す動作は、いくつかの実施形態によって実行される動作の一般的な例として示されていることに留意されたい。他の実施形態によって実施される動作は、異なる動作、異なる順序で実施される動作、及び／又は、異なるエンティティ若しくは機能ブロックによって実施される動作を含む。
図１０の動作は、ＩＯＭＭＵ（例えば、ＩＯＭＭＵ７０２）が、ゲストオペレーティングシステム（例えば、ゲストメモリ４２８）のメモリのゲスト部分のゲストイベントログ（例えば、ゲストイベントログ５１４）にイベントを書き込むときに開始する（ステップ１０００）。例えば、いくつかの実施形態では、ゲストイベントログは、いくつかのエントリを含むメモリのゲスト部分の循環バッファであり、この操作は、ＩＯＭＭＵがイベント（すなわち、イベントを表すビットのシーケンス）をゲストイベントログの次に使用可能なエントリに書き込むことを含む。
いくつかの実施形態では、簡潔にするために図１０に示されていないが、ＩＯＭＭＵは、最初に、イベントログテールポインタのコピー及び／又はＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムに関連付けられたＩＯＭＭＵ ＭＭＩＯポインタの他のコピーから、ゲストイベントログに関する情報を取得する。次に、ＩＯＭＭＵは、この情報を使用してステップ１０００を実行する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、イベントをゲストイベントログに書き込むために、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのイベントログテールポインタのコピーから取得されたゲストイベントログ（又は、その中の利用可能なエントリ）の位置の直接的又は間接的な指標（例えば、物理アドレス等）を使用する。ゲストイベントログに関する情報を取得するために、いくつかの実施形態では、ＩＯＭＭＵは、ステップ１００２と同様の方法で、イベントログテールポインタのコピー及び／又はＩＯＭＭＵ ＭＭＩＯポインタの他のコピーの物理アドレスを決定し、その後、情報を取得するために物理アドレスを使用する。
ＩＯＭＭＵは、ゲストオペレーティングシステムによる処理を必要とするイベントをゲストイベントログに追加したため、ゲストオペレーティングシステムにイベントを通知する。いくつかの実施形態では、ゲストオペレーティングシステムに通知することは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのイベントログテールポインタのコピーを更新することと、ゲストオペレーティングシステムに割り込みを送信してゲストオペレーティングシステムに通知することと、の両方を含む。したがって、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのイベントログテールポインタのコピーの物理アドレスを決定する（ステップ１００２）。この動作中、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタの何れのコピーがＩＯＭＭＵバッキングストアでアクセスされるかを示すゲストオペレーティングシステムのＩＤと、１つ以上のＩＯＭＭＵプライベートアドレステーブル及び／又はページテーブルを使用して、物理メモリ内のアドレスを決定する。次に、ＩＯＭＭＵは、物理アドレスに、ゲストオペレーティングシステムのイベントログテールポインタのコピーを更新するデータを記憶する（ステップ１００４）。言い換えると、ＩＯＭＭＵは、イベントログテールポインタの更新されたアドレスの１つ以上のビット、エントリ識別子、実行カウント等のデータを、ゲストオペレーティングシステムに関連付けられたイベントログテールポインタのコピーがＩＯＭＭＵバッキングストアに保存されるメモリ位置に記憶する。この更新により、イベントログテールポインタは、イベントがイベントログに書き込まれたこと、したがって、ゲストオペレーティングシステムによる処理を待機していること、を直接的又は間接的に示す。
また、ＩＯＭＭＵは、ゲストオペレーティングシステムに割り込みを送信し、割り込みは、イベントがゲストイベントログで待機していることを示す（ステップ１００６）。この動作では、ＩＯＭＭＵは、ゲストオペレーティングシステムに関連付けられた仮想の高度なプログラマブル割り込みコントローラ（ｖＡＰＩＣ）等を介して、ＩＯＭＭＵとゲストオペレーティングシステムとの間で割り込みが渡される割り込みメカニズムを使用することができる。
割り込みの受信に応じて、ゲストオペレーティングシステムは、イベントログヘッドポインタ（例えば、イベントヘッドポインタ６１０）からデータを読み取るための読み取りリクエストをＩＯＭＭＵに送信し、読み取りリクエストは、イベントログヘッドポインタが記憶されているＩＯＭＭＵＭＭＩＯレジスタのゲスト仮想アドレスに送信される（ステップ１００８）。記載された実施形態では、ゲストオペレーティングシステムは、ＩＯＭＭＵ ＭＭＩＯレジスタにアクセスするためにローカル又は「仮想」アドレスを使用する（実際の及び／又は仮想ＩＯＭＭＵアドレスを認識しない場合がある）。ゲスト仮想アドレスは、ゲストオペレーティングシステムを実行するプロセッサのメモリ管理ユニット（ＭＭＵ）によって、ＭＭＩＯレジスタが配置されているＩＯＭＭＵのシステム物理アドレス（つまり、ＩＯＭＭＵ ＭＭＩＯアドレス）に変換される（例えば、ゲストオペレーティングシステム等のページテーブルウォークのページテーブルを実行することによって）。上記のように、ＩＯＭＭＵがＩＯＭＭＵ ＭＭＩＯレジスタを仮想化するため、ＭＭＵが使用するシステム物理アドレスは、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されているアドレスではなく、ＭＭＩＯレジスタのアクセスとしてＩＯＭＭＵによって認識されるＩＯＭＭＵのインタフェース／アパーチャのアドレスである。したがって、ＭＭＵでの変換に続いて、ＭＭＵは、ゲスト仮想アドレスに関連付けられたＩＯＭＭＵ ＭＭＩＯアドレス（すなわち、システム物理アドレス）でＩＯＭＭＵに読み取りリクエストを転送する（ステップ１０１０）。
ＩＯＭＭＵ ＭＭＩＯアドレスは、ゲストオペレーティングシステムからのアクセスリクエストを受信するためにＩＯＭＭＵによって提供される単なるアドレスであるため、ＩＯＭＭＵは、読み取りリクエストに基づいて、ゲストオペレーティングシステムのイベントログヘッドポインタのコピーが保存されるメモリ内の物理アドレスを決定するための変換も実行する（ステップ１０１２）。この動作中、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタの何れのコピーがＩＯＭＭＵバッキングストアでアクセスされるかを示すゲストオペレーティングシステムのＩＤを使用して、メモリ内の物理アドレスを決定する。このプロセスでは、ＩＯＭＭＵは、先ず、ゲストオペレーティングシステムの識別子とＭＭＵによって提供されるシステム物理アドレスに基づいて、アルゴリズム、テーブル等を使用して、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのＩＯＭＭＵ仮想アドレスを計算する。次に、ＩＯＭＭＵは、１つ以上のページテーブルを使用して、ＩＯＭＭＵ仮想アドレスを、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーがＩＯＭＭＵバッキングストアに記憶されているシステム物理アドレスに変換する。
次に、ＩＯＭＭＵは、メモリ内の物理アドレスのメモリ位置から、読み取りリクエストのためのデータを読み取る（ステップ１０１４）。言い換えると、ＩＯＭＭＵは、ゲストオペレーティングシステムに関連付けられているイベントログヘッドポインタのコピーがＩＯＭＭＵバッキングストアに保存されているメモリ位置において、イベントログヘッドポインタのアドレスの１ビット以上、エントリ識別子、実行カウント等のデータを読み出す。イベントログヘッドポインタは、ゲストオペレーティングシステムによる処理を待機しているゲストイベントログに書き込まれる次のイベントを直接的又は間接的に示す。いくつかの実施形態では、ＩＯＭＭＵ、ゲストオペレーティングシステム、及び／又は、別のエンティティは、イベントがゲストイベントログで処理を待機していること又はＩＯＭＭＵがイベントを提供したことを示すために、他のポインタ又はインジケータを設定する。例えば、いくつかの実施形態では、ゲストオペレーティングシステム及び／又はハイパーバイザは、サポートされたゲストオペレーティングシステム毎に１つのイベント待機ビットのセットを含み、ゲストオペレーティングシステムに対しイベント待機ビットが設定（又は、クリア）されて、イベントがゲストイベントログでの処理を待機していることを示す。
イベントログヘッドポインタからデータを読み取った後、ＩＯＭＭＵは、そのデータをゲストオペレーティングシステムに返信する（ステップ１０１６）。次に、ゲストオペレーティングシステムは、ゲストイベントログ内のイベントを処理するための１つ以上の後続の動作を実行するために、データを使用する（ステップ１０１８）。例えば、いくつかの実施形態では、ゲストオペレーティングシステムのイベントログヘッドポインタのコピーは、イベントログのエントリが配置されているメモリのゲスト部分内の位置のアドレスを記憶し、ゲストオペレーティングシステムは、イベントを処理する前に、そのアドレスを直接的又は間接的に使用して、ゲストイベントログからイベントを取得する。
いくつかの実施形態では、電子デバイス（例えば、電子デバイス４００及び／又はその一部）は、非一時的なコンピュータ可読記憶媒体に記憶されたコード及び／又はデータを使用して、本明細書で説明する動作の一部又は全てを実行する。より具体的には、電子デバイスは、コンピュータ可読記憶媒体からコード及び／又はデータを読み出し、説明した動作を実行する際にコードを実行し及び／又はデータを使用する。コンピュータ可読記憶媒体は、電子デバイスによって使用されるコード及び／又はデータを記憶する任意のデバイス、媒体又はこれらの組み合わせであってもよい。例えば、コンピュータ可読記憶媒体は、フラッシュメモリ、ランダムアクセスメモリ（例えば、ｅＤＲＡＭ、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＤＤＲ４ ＳＤＲＡＭ等）、読み出し専用メモリ（ＲＯＭ）、及び／又は、磁気若しくは光学記憶媒体（例えば、ディスクドライブ、磁気テープ、ＣＤ、ＤＶＤ等）を含む揮発性メモリ及び／又は不揮発性メモリを含むことができるが、これらに限定されない。
いくつかの実施形態では、１つ以上のハードウェアモジュールは、本明細書に説明される動作を実行する。例えば、ハードウェアモジュールは、１つ以上のプロセッサ／コア／中央処理ユニット（ＣＰＵ）、特定用途向け集積回路（ＡＳＩＣ）チップ、ニューラルネットワークプロセッサ若しくはアクセラレータ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、計算ユニット、組み込みプロセッサ、グラフィックスプロセッサ（ＧＰＵ）／グラフィックスコア、パイプライン、加速処理ユニット（ＡＰＵ）、スパース性監視装置、機能ブロック、及び／又は、他のプログラマブルロジックデバイスを含めることができるが、これらに限定されない。このようなハードウェアモジュールが起動されると、ハードウェアモジュールは、動作の一部又は全てを実行する。いくつかの実施形態では、ハードウェアモジュールは、命令（プログラムコード、ファームウェア等）を実行することによって動作を実行するように構成された１つ以上の汎用回路を含む。
いくつかの実施形態では、本明細書で説明する構造及びメカニズム（例えば、電子デバイス４００、ＩＯＭＭＵ４２４、及び／又は、これらの一部）の一部又は全てを表すデータ構造は、電子デバイスによって読み出すことができ、構造及びメカニズムを含むハードウェアを製造するために直接的又は間接的に使用することができるデータベース又は他のデータ構造を含む非一時的なコンピュータ可読記憶媒体に記憶されている。例えば、データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等の高レベル設計言語（ＨＤＬ）におけるハードウェア機能の動作レベル記述又はレジスタ転送レベル（ＲＴＬ）記述であってもよい。記述は、合成ツールにより読み出されてもよく、合成ツールは、記述を合成して、上述した構造及びメカニズムを含むハードウェアの機能を表すゲート／回路要素のリストを含むネットリストを、合成ライブラリから生成することができる。次に、ネットリストは、配置され、ルーティングされ、マスクに適用される幾何学形状を記述するデータセットが生成され得る。次いで、上述した構造及びメカニズムに対応する１つ以上の半導体回路（例えば、集積回路）を製造するために、様々な半導体製造ステップでマスクが使用され得る。或いは、コンピュータアクセス可能記憶媒体上のデータベースは、必要に応じて、ネットリスト（合成ライブラリの有無にかかわらず）若しくはデータセット又はグラフィックデータシステム（ＧＤＳ）ＩＩデータであってもよい。
本明細書では、変数又は不特定の値（すなわち、値の特定のインスタンスを持たない、値の一般的な説明）は、Ｎ等の文字で表されている。同様の文字が本説明の他の箇所で使用され得るが、本明細書で使用されるように、各場合における変数及び不特定の値は、必ずしも同じではなく、すなわち、一般的な変数及び不特定値の一部又は全てに対して、異なる変数量及び値が存在してもよい。言い換えると、この説明において変数及び不特定値を表すために使用されるＮ及び他の文字は、必ずしも互いに関連するわけではない。
本明細書で使用される「等（et cetra）」又は「等（etc.）」という表現は、「及び／又は」のケース、すなわち、「等」が関連するリスト内の要素のうち「少なくとも１つ」に相当するものを提示することを意図している。例えば、「電子デバイスは、第１の動作、第２の動作等を実行する」という文において、電子デバイスは、第１の動作、第２の動作、及び、他の動作のうち少なくとも１つを実行する。さらに、「等」に関連するリスト内の要素は、一組の実施例の中の単なる例であり、実施例の少なくともいくつかは、いくつかの実施形態では現れない場合がある。
実施形態の上記の説明は、例示及び説明のためにのみ提示されている。これらは、網羅的であること、又は、実施形態を開示された形態に限定することを、意図していない。したがって、当業者は、多くの変更及び変形が明らかであろう。さらに、上記の開示は、実施形態を限定することを意図していない。実施形態の範囲は、添付の特許請求の範囲によって定義される。

Claims (22)

  1. 電子デバイスであって、
    ゲストオペレーティングシステムを実行するプロセッサと、
    入出力メモリ管理ユニット（ＩＯＭＭＵ）と、
    ＩＯＭＭＵバッキングストアを記憶するメインメモリであって、前記ＩＯＭＭＵバッキングストアは、サポートされているゲストオペレーティングシステムのセット内のゲストオペレーティングシステム毎のＩＯＭＭＵメモリマップ入出力（ＭＭＩＯ）レジスタのセットの個別のコピーを含む、メインメモリと、を備え、
    前記ＩＯＭＭＵは、
    前記ゲストオペレーティングシステムから、所定のＩＯＭＭＵ ＭＭＩＯレジスタ内のデータにアクセスする通信を受信することと、
    前記ゲストオペレーティングシステムに関連付けられた前記ＩＯＭＭＵバッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータへの対応するアクセスを実行することと、
    を行うように構成されている、
    電子デバイス。
  2. 前記ゲストオペレーティングシステムから、所定のＩＯＭＭＵ ＭＭＩＯレジスタ内のデータにアクセスする通信を受信することは、
    前記プロセッサのメモリ管理ユニット（ＭＭＵ）から前記通信を受信することであって、前記ＭＭＵは、前記ゲストオペレーティングシステムから前記通信を受信し、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタに関連付けられたＩＯＭＭＵ ＭＭＩＯアドレスで前記ＩＯＭＭＵに前記通信を転送する、ことを含む、
    請求項１の電子デバイス。
  3. 前記データにアクセスすることは、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタにデータを記憶することを含み、
    前記ＩＯＭＭＵは、
    前記ゲストオペレーティングシステムに関連付けられたドメイン識別子と１つ以上の変換テーブルとを使用して、前記ＩＯＭＭＵ ＭＭＩＯアドレスに基づいて、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されている前記ＩＯＭＭＵバッキングストア内の物理アドレスを決定することと、
    前記ゲストオペレーティングシステムに関連付けられた前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを、前記物理アドレスに記憶することと、
    を行うように構成されている、
    請求項２の電子デバイス。
  4. 前記ＩＯＭＭＵは、
    前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを記憶することを引き起こす通信を検出することと、
    前記通信の検出に応じて、前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーからのデータを使用して、１つ以上の後続の処理操作を実行することと、
    を行うように構成されている、
    請求項３の電子デバイス。
  5. 前記データにアクセスすることは、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタからデータを読み取ることを含み、
    前記ＩＯＭＭＵは、
    前記ゲストオペレーティングシステムに関連付けられたドメイン識別子と１つ以上の変換テーブルとを使用して、前記ＩＯＭＭＵ ＭＭＩＯアドレスに基づいて、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されている前記ＩＯＭＭＵバッキングストア内の物理アドレスを決定することと、
    前記ゲストオペレーティングシステムに関連付けられた前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを前記物理アドレスから読み取ることと、
    前記データを前記ゲストオペレーティングシステムに戻すことと、
    を行うように構成されている、
    請求項２の電子デバイス。
  6. 前記ＩＯＭＭＵは、前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタ内の情報を、
    前記ゲストオペレーティングシステムに関連付けられたドメイン識別子と１つ以上の変換テーブルとを使用して、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されている前記ＩＯＭＭＵバッキングストア内の物理アドレスを決定することと、
    前記ゲストオペレーティングシステムに関連付けられた前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを、前記物理アドレスに記憶することと、
    によって更新するように構成されている、
    請求項１の電子デバイス。
  7. 前記バッキングストア内の前記ＩＯＭＭＵ ＭＭＩＯレジスタのセットの各コピーは、
    ゲストオペレーティングシステム毎に、
    ゲストオペレーティングシステムのバッファ及びログのポインタと、
    ゲストオペレーティングシステムの前記バッファ及びログに関連する制御フィールドと、
    を記憶するためのメモリ位置を含む、
    請求項１の電子デバイス。
  8. 前記プロセッサはハイパーバイザを実行し、
    前記ハイパーバイザは、
    前記ＩＯＭＭＵバッキングストアの初期化操作中に、前記ＩＯＭＭＵバッキングストアの記憶に使用される前記メインメモリ内の連続又は分散したメモリページを割り当てる、
    請求項１の電子デバイス。
  9. 前記ハイパーバイザは、
    前記ゲストオペレーティングシステムについて、前記バッキングストア内の前記ゲストオペレーティングシステムの対応するＩＯＭＭＵ ＭＭＩＯレジスタのセットに含まれない少なくともいくつかのＩＯＭＭＵ ＭＭＩＯレジスタをエミュレートし、
    前記ＩＯＭＭＵを介して、エミュレートされたＩＯＭＭＵ ＭＭＩＯレジスタの情報にアクセスする、
    請求項８の電子デバイス。
  10. 前記ハイパーバイザによってエミュレートされる前記ＩＯＭＭＵ ＭＭＩＯレジスタは、変換テーブルベースアドレス及びＩＯＭＭＵ制御レジスタを含む、
    請求項９の電子デバイス。
  11. 前記ＩＯＭＭＵ内のキャッシュメモリを備え、
    前記ＩＯＭＭＵは、前記ＩＯＭＭＵ ＭＭＩＯレジスタのセットの各々のコピーの一部から、前記ＩＯＭＭＵ ＭＭＩＯレジスタ内の情報のコピーをキャッシュする、
    請求項１の電子デバイス。
  12. ゲストオペレーティングシステムを実行するプロセッサと、入出力メモリ管理ユニット（ＩＯＭＭＵ）と、ＩＯＭＭＵバッキングストアを記憶するメインメモリと、を備える電子デバイスのゲストオペレーティングシステムに対して、前記ＩＯＭＭＵレジスタのコピーを提供する方法であって、
    前記ＩＯＭＭＵバッキングストアは、サポートされているゲストオペレーティングシステムのセット内のゲストオペレーティングシステム毎のＩＯＭＭＵメモリマップ入出力（ＭＭＩＯ）レジスタのセットの個別のコピーを含み、
    前記方法は、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムから、所定のＩＯＭＭＵ ＭＭＩＯレジスタ内のデータにアクセスする通信を受信することと、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムに関連付けられた前記ＩＯＭＭＵバッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータへの対応するアクセスを実行することと、を含む、
    方法。
  13. 前記ゲストオペレーティングシステムから、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタ内のデータにアクセスする通信を受信することは、
    前記プロセッサのメモリ管理ユニット（ＭＭＵ）から前記通信を受信することであって、前記ＭＭＵは、前記ゲストオペレーティングシステムから前記通信を受信し、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタに関連付けられたＩＯＭＭＵ ＭＭＩＯアドレスで前記ＩＯＭＭＵに前記通信を転送する、ことを含む、
    請求項１２の方法。
  14. 前記データにアクセスすることは、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタにデータを記憶することを含み、
    前記方法は、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムに関連付けられたドメイン識別子と１つ以上の変換テーブルとを使用して、前記ＩＯＭＭＵ ＭＭＩＯアドレスに基づいて、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されている前記ＩＯＭＭＵバッキングストア内の物理アドレスを決定することと、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムに関連付けられた前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを、前記物理アドレスに記憶することと、を含む、
    請求項１３の方法。
  15. 前記ＩＯＭＭＵが、前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを記憶することを引き起こす通信を検出することと、
    前記通信の検出に応じて、前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーからのデータを使用して、１つ以上の後続の処理操作を実行することと、を含む、
    請求項１４の方法。
  16. 前記データにアクセスすることは、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタからデータを読み取ることを含み、
    前記方法は、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムに関連付けられたドメイン識別子と１つ以上の変換テーブルとを使用して、前記ＩＯＭＭＵ ＭＭＩＯアドレスに基づいて、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されている前記ＩＯＭＭＵバッキングストア内の物理アドレスを決定することと、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムに関連付けられた前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを前記物理アドレスから読み取ることと、
    前記ＩＯＭＭＵが、前記データを前記ゲストオペレーティングシステムに戻すことと、を含む、
    請求項１３の電子デバイス。
  17. 前記ＩＯＭＭＵが、前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタ内の情報を、
    前記ゲストオペレーティングシステムに関連付けられたドメイン識別子と１つ以上の変換テーブルとを使用して、前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されている前記ＩＯＭＭＵバッキングストア内の物理アドレスを決定することと、
    前記ゲストオペレーティングシステムに関連付けられた前記バッキングストア内の前記所定のＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のデータを、前記物理アドレスに記憶することと、
    によって更新することを含む、
    請求項１２の方法。
  18. 前記バッキングストア内の前記ＩＯＭＭＵ ＭＭＩＯレジスタのセットの各コピーは、
    ゲストオペレーティングシステム毎に、
    ゲストオペレーティングシステムのバッファ及びログのポインタと、
    ゲストオペレーティングシステムの前記バッファ及びログに関連する制御フィールドと、
    を記憶するためのメモリ位置を含む、
    請求項１２の電子デバイス。
  19. 前記プロセッサはハイパーバイザを実行し、
    前記方法は、
    前記ハイパーバイザが、前記ＩＯＭＭＵバッキングストアの初期化操作中に、前記ＩＯＭＭＵバッキングストアの記憶に使用される前記メインメモリ内の連続又は分散したメモリページを割り当てることを含む、
    請求項１２の方法。
  20. 前記ハイパーバイザが、前記ゲストオペレーティングシステムについて、前記バッキングストア内の前記ゲストオペレーティングシステムの対応するＩＯＭＭＵ ＭＭＩＯレジスタのセットに含まれない少なくともいくつかのＩＯＭＭＵ ＭＭＩＯレジスタをエミュレートすることと、
    前記ハイパーバイザが、前記ＩＯＭＭＵを介して、エミュレートされたＩＯＭＭＵ ＭＭＩＯレジスタの情報にアクセスすることと、を含む、
    請求項１９の方法。
  21. 前記ハイパーバイザによってエミュレートされる前記ＩＯＭＭＵ ＭＭＩＯレジスタは、変換テーブルベースアドレス及びＩＯＭＭＵ制御レジスタを含む、
    請求項２０の方法。
  22. 前記ＩＯＭＭＵがキャッシュメモリを備え、
    前記方法は、
    前記ハイパーバイザが、前記ＩＯＭＭＵ ＭＭＩＯレジスタのセットの各々のコピーの一部から、前記ＩＯＭＭＵ ＭＭＩＯレジスタ内の情報のコピーをキャッシュすることを含む、
    請求項１２の方法。
JP2021570831A 2019-05-27 2020-05-25 入出力メモリ管理ユニットレジスタのコピーのゲストオペレーティングシステムへの提供 Active JP7564830B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/423,077 2019-05-27
US16/423,077 US10909053B2 (en) 2019-05-27 2019-05-27 Providing copies of input-output memory management unit registers to guest operating systems
PCT/US2020/034455 WO2020243043A1 (en) 2019-05-27 2020-05-25 Providing copies of input-output memory management unit registers to guest operating systems

Publications (2)

Publication Number Publication Date
JP2022534977A true JP2022534977A (ja) 2022-08-04
JP7564830B2 JP7564830B2 (ja) 2024-10-09

Family

ID=73549697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021570831A Active JP7564830B2 (ja) 2019-05-27 2020-05-25 入出力メモリ管理ユニットレジスタのコピーのゲストオペレーティングシステムへの提供

Country Status (6)

Country Link
US (2) US10909053B2 (ja)
EP (1) EP3977286A4 (ja)
JP (1) JP7564830B2 (ja)
KR (1) KR20220001016A (ja)
CN (1) CN113906389A (ja)
WO (1) WO2020243043A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10380039B2 (en) * 2017-04-07 2019-08-13 Intel Corporation Apparatus and method for memory management in a graphics processing environment
US11301402B2 (en) * 2020-04-30 2022-04-12 Red Hat, Inc. Non-interrupting portable page request interface
US12020053B2 (en) 2021-03-29 2024-06-25 Red Hat, Inc. Exposing untrusted devices to virtual machines

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035963B2 (en) * 2000-12-27 2006-04-25 Intel Corporation Method for resolving address space conflicts between a virtual machine monitor and a guest operating system
JP4346850B2 (ja) 2001-01-23 2009-10-21 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｏｓイメージごとに論理分割された論理分割データ処理システム
JP4322232B2 (ja) * 2005-06-14 2009-08-26 株式会社ソニー・コンピュータエンタテインメント 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
US8291180B2 (en) * 2008-03-20 2012-10-16 Vmware, Inc. Loose synchronization of virtual disks
US9535849B2 (en) 2009-07-24 2017-01-03 Advanced Micro Devices, Inc. IOMMU using two-level address translation for I/O and computation offload devices on a peripheral interconnect
US8386745B2 (en) * 2009-07-24 2013-02-26 Advanced Micro Devices, Inc. I/O memory management unit including multilevel address translation for I/O and computation offload
US8347294B2 (en) * 2009-10-14 2013-01-01 Oracle International Corporation Automated administration using composites of atomic operations
US8635385B2 (en) 2010-07-16 2014-01-21 Advanced Micro Devices, Inc. Mechanism to handle peripheral page faults
US20120167082A1 (en) 2010-12-23 2012-06-28 Sanjay Kumar Direct sharing of smart devices through virtualization
US8719464B2 (en) 2011-11-30 2014-05-06 Advanced Micro Device, Inc. Efficient memory and resource management
US9424199B2 (en) 2012-08-29 2016-08-23 Advanced Micro Devices, Inc. Virtual input/output memory management unit within a guest virtual machine
US9134954B2 (en) * 2012-09-10 2015-09-15 Qualcomm Incorporated GPU memory buffer pre-fetch and pre-back signaling to avoid page-fault
US20160077981A1 (en) * 2014-09-12 2016-03-17 Advanced Micro Devices, Inc. Method and Apparatus for Efficient User-Level IO in a Virtualized System
CN106155933B (zh) 2016-07-06 2019-02-05 乾云众创（北京）信息科技研究院有限公司 一种基于KSM及Pass-through相结合的虚拟机内存共享方法
US10459850B2 (en) * 2016-09-20 2019-10-29 Advanced Micro Devices, Inc. System and method for virtualized process isolation including preventing a kernel from accessing user address space
US10013199B2 (en) 2016-11-15 2018-07-03 Red Hat Israel, Ltd. Translation bypass by host IOMMU for systems with virtual IOMMU
WO2018176360A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Scalable interrupt virtualization for input/output devices
US10140148B1 (en) 2017-08-30 2018-11-27 Red Hat Israel, Ltd. Copy based IOMMU emulation for out-of-process emulated devices

Also Published As

Publication number Publication date
WO2020243043A1 (en) 2020-12-03
EP3977286A4 (en) 2023-06-14
US20220269621A1 (en) 2022-08-25
US10909053B2 (en) 2021-02-02
CN113906389A (zh) 2022-01-07
JP7564830B2 (ja) 2024-10-09
KR20220001016A (ko) 2022-01-04
EP3977286A1 (en) 2022-04-06
US20200379927A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US7613898B2 (en) Virtualizing an IOMMU
US11907542B2 (en) Virtualized-in-hardware input output memory management
US7383374B2 (en) Method and apparatus for managing virtual addresses
KR101179341B1 (ko) 메모리 액세스 데이터 구조에 기초하는 직접 캐시 액세스트랜잭션의 수행
US11042495B2 (en) Providing interrupts from an input-output memory management unit to guest operating systems
JP7564830B2 (ja) 入出力メモリ管理ユニットレジスタのコピーのゲストオペレーティングシステムへの提供
CA2800632C (en) Enable/disable adapters of a computing environment
JP2015526829A (ja) ゲスト仮想マシン内の仮想入出力メモリ管理ユニット
JP2022536689A (ja) 入出力メモリ管理ユニットによるゲストオペレーティングシステムのバッファとログへのアクセス
JP7520843B2 (ja) 入出力メモリ管理ユニットによるドメイン識別子及びデバイス識別子の変換
JP2024503259A (ja) 入出力デバイスによってアクセス可能なメモリのページの移行

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240927

R150 Certificate of patent or registration of utility model

Ref document number: 7564830

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150