JP2022536689A - 入出力メモリ管理ユニットによるゲストオペレーティングシステムのバッファとログへのアクセス - Google Patents

Abstract

電子デバイスは、ゲストオペレーティングシステムを実行するプロセッサと、ゲストオペレーティングシステムによってアクセスされるデータ及び情報を記憶するために予約されたゲスト部分を有するメモリと、入出力メモリ管理ユニット（ＩＯＭＭＵ）と、を含む。ＩＯＭＭＵは、ゲスト部分において、ＩＯＭＭＵからゲストオペレーティングシステムへの情報の通信に使用されるゲストバッファ及び／又はログに情報を書き込む。また、ＩＯＭＭＵは、ゲストオペレーティングシステムからＩＯＭＭＵへの情報の通信に使用されるゲストバッファ及び／又はログ内の情報をゲスト部分から読み取る。【選択図】図７

Description

（関連技術）
一部の電子デバイス（例えば、サーバやデスクトップコンピュータ等）は、入出力（Ｉ／Ｏ）デバイス等の電子デバイスハードウェアの「仮想化」をサポートする。仮想化は、電子デバイス上又は電子デバイス内の中間エンティティが、電子デバイス上で実行中のソフトウェアのインスタンス（例えばアプリケーションプログラム等）に対して、ソフトウェアのインスタンスが電子デバイスハードウェアに直接アクセス可能であるというような錯覚を与えるが、実際には、中間エンティティが、ソフトウェアのインスタンスが行うアクセスをインターセプト／リダイレクト又は他の方法で補助することを含む。例えば、一般的な中間エンティティの１つに「仮想マシン」がある。仮想マシンは、電子デバイスハードウェアを抽象化し、電子デバイスハードウェアへの既知のインタフェースをエミュレート又は提示するソフトウェアエンティティであり、それによって、ソフトウェアのインスタンスが様々なタイプ及び構成の電子デバイス上で実行することが可能になる。電子デバイスハードウェアの構成は、ソフトウェアのインスタンスが互換性を有しない電子デバイスハードウェアを含む可能性がある。一部の電子デバイスでは、仮想マシンは、メモリや中央処理装置（ＣＰＵ）等の特定のマシンの（仮想化された）リソースの各々のビューを有する「ゲスト」オペレーティングシステムと呼ばれるオペレーティングシステムの１つ以上のインスタンスの実行をサポートする。一方、ゲストオペレーティングシステムは、生産性アプリケーション、データベース等のソフトウェアの他のインスタンスを実行するための環境を提供する。

一部の電子デバイスでは、仮想マシンは、ハイパーバイザとして知られるソフトウェアエンティティによって管理及び制御される。ハイパーバイザは、仮想マシンを起動又は初期化すること、仮想マシンによる電子デバイスハードウェアのアクセスを制御、監視及び支援すること、仮想マシンを終了又はクローズすること、特定の仮想化リソースを予想される位置又は特定のハードウェアプログラミングモデルで提供すること、複数の仮想マシンに必要な物理リソースへのアクセスを調停すること、外部インタフェースの入力及び出力を（例えば、ユーザ又はネットワークから適切な仮想マシンへ）導くこと等を行うことができる。図１は、仮想マシン及びハイパーバイザを示すブロック図である。図１に見られるように、３つの仮想マシン（ＶＭ）１００があり、その各々の下で、ゲストオペレーティングシステム（ゲストＯＳ）１０２、データベース、ソフトウェアアプリケーション等の１つ以上のプログラム（ＰＲＧＲＭＳ）１０４が実行される。仮想マシン１００は、ハイパーバイザ１０６と通信し、ハイパーバイザ１０６は、ホストオペレーティングシステム（ホストＯＳ）１０８と仮想マシン１００との間をインタフェースする。ホストオペレーティングシステム１０８は、電子デバイスハードウェア１１０とハイパーバイザ１０６との間のインタフェースを提供する。さらに、ハイパーバイザ１０６は、仮想マシン１００と、メモリ管理ユニット及びＩＯデバイスハードウェア１１４のコントローラとして機能する入出力管理ユニット（ＩＯＭＭＵ）１１２と、の間をインタフェースする。

ハイパーバイザによって実行される動作は、電子デバイスハードウェアとゲストオペレーティングシステム（より広義には仮想マシン）との通信の処理を含む。例えば、ハイパーバイザは、仮想マシンが使用するメモリへの直接メモリアクセスのためのメモリアドレスを提供する等によって、ゲストオペレーティングシステムと入出力管理ユニット（ＩＯＭＭＵ）とのの通信を変換し、リダイレクトし、又は、他の方法で支援し得る。ハイパーバイザによって処理される通信には、ＩＯＭＭＵによる周辺ページ要求（ＰＰＲ）ログ及びイベントログの書き込み、並びに、ゲストオペレーティングシステムによるコマンドバッファの書き込み等の通信が含まれる。ＰＰＲログ、イベントログ及びコマンドバッファの書き込みについては、２０１６年１２月のＡＭＤ Ｉ／Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ（ＩＯＭＭＵ）Ｓｐｅｃｉｆｉｃａｔｉｏｎ、ｒｅｖ．３．００で詳しく説明されており、その全体が参照により本明細書に援用される。

図２は、ハイパーバイザによって処理される、ゲストオペレーティングシステムとＩＯＭＭＵとの間の典型的な通信を示すブロック図である。図２では、いくつかの要素が点線／点状で示されており、これらの要素は、メモリ（例えば、電子デバイスのメインメモリ）に記憶されるログ、バッファ等であり、したがって、典型的なメモリアクセス技術を介してアクセスされる。図２の要素は、ゲストオペレーティングシステム１０２と、ハイパーバイザ１０６と、ＩＯＭＭＵ１１２と共に、ゲスト周辺ページ要求（ＰＰＲ）ログ２００、ゲストコマンドバッファ（ＣＭＤ ＢＵＦ）２０２及びゲストイベントログ２０４を含み、これらは、ゲストオペレーティングシステム１０２からの通信及びオペレーティングシステム１０２宛ての通信を記憶するために用いられるメモリ内の構造（例えば、リスト、テーブ等）である。さらに、要素は、ゲストポインタ（ＰＴＲＳ）／ステータスレジスタ（ＲＥＧＳ）２０６を含み、これは、ゲストオペレーティングシステム構造へのポインタ及びゲストオペレーティングシステムに関連するステータス情報を記憶するためのメモリ内の位置のセットである。さらに、要素は、ＩＯＭＭＵ周辺ページ要求ログ２０８、ＩＯＭＭＵコマンドバッファ２１０及びＩＯＭＭＵイベントログ２１２を含み、これらは、ＩＯＭＭＵ１１２からの通信及びＩＯＭＭＵ１１２宛ての通信を記憶するために用いられるメモリ内の構造（例えば、リスト、テーブル等）である。また、要素は、ＩＯＭＭＵ１１２内のＩＯＭＭＵメモリマップド入出力（ＭＭＩＯ）ポインタ／ステータスレジスタ（ＲＥＧＳ）２１４を含み、これは、様々なＩＯＭＭＵ１１２構造へのポインタ及びＩＯＭＭＵ１１２に関連するステータス情報を記憶するためのＩＯＭＭＵ１１２内のレジスタのセットである。

動作中、例としてコマンドを用いると、ゲストオペレーティングシステム１０２は、ＩＯＭＭＵ１１２宛てのコマンドをゲストコマンドバッファ２０２に（すなわち、ゲストオペレーティングシステム１０２からのコマンドが記憶されるメモリ内のバッファの次の利用可能な位置に）書き込む。図２の点線で示すように、ハイパーバイザ１０６は、ゲストオペレーティングシステムのゲストコマンドバッファ２０２への書き込みを検出し、コマンドを取得及び処理（例えば、コマンド内のゲストドメインＩＤ及び／又はゲストデバイスＩＤを対応するホストドメインＩＤ及び／又はデバイスＩＤに置き換える等）する。処理されたコマンドは、ＩＯＭＭＵコマンドバッファ２１０に記憶される。又はイパーバイザ１０６は、ＩＯＭＭＵ ＭＭＩＯポインタ／ステータスレジスタ２１４内のテールポインタを、ＩＯＭＭＵコマンドバッファ２１０が新しく書き込まれたコマンドを表示するように更新する（例えば、テールポインタをＩＯＭＭＵコマンドバッファ２１０内の次の位置にインクリメントする）。次に、ＩＯＭＭＵ１１２は、コマンドバッファヘッドポインタ等を用いてＩＯＭＭＵコマンドバッファ２１０からコマンドを取得し、コマンドを実行する。これにより、ＩＯＭＭＵ１１２は、対応するアクションを実行する。ハイパーバイザ１０６は、ＩＯＭＭＵ１１２に対して同様の動作を実行して、ＩＯＭＭＵ周辺ページ要求ログ２０８及びＩＯＭＭＵイベントログ２１２への（例えば、ホストデバイスＩＤをゲストデバイスＩＤで置き換える）書き込みを行う。メモリの読み取り及び書き込み、ポインタの更新、並びに、ハイパーバイザ１０６によって実行される他の動作は、レイテンシがより長い。このため、ハイパーバイザ１０６を用いてゲストオペレーティングシステム１０２とＩＯＭＭＵ１１２との間に介入することは、通信処理の遅延につながると共に、プロセッサがビジー状態となる原因となり、電子デバイス内のメモリバス上のトラフィックを増加させる。

仮想マシン及びハイパーバイザを示すブロック図である。 ハイパーバイザによって処理されるゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を示すブロック図である。 いくつかの実施形態による、仮想マシン及びハイパーバイザを示すブロック図である。 いくつかの実施形態による、電子デバイスを示すブロック図である。 いくつかの実施形態による、ＩＯＭＭＵによってアクセスされるメモリの一部を示すブロック図を提示する。 いくつかの実施形態による、ＩＯＭＭＵ ＭＭＩＯレジスタのゲストコピーに記憶された値を示すブロック図を提示する。 いくつかの実施形態による、ＩＯＭＭＵによって処理されるゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を示すブロック図である。 いくつかの実施形態による、ＩＯＭＭＵが、ゲストオペレーティングシステムのためのメモリのゲスト部分のメモリ位置にアクセスする間のプロセスを示すフローチャートである。 いくつかの実施形態による、ＩＯＭＭＵが、メモリのゲスト部分におけるゲストバッファ又はログから読み取りを行う間のプロセスを示すフローチャートである。 いくつかの実施形態による、ＩＯＭＭＵが、メモリのゲスト部分におけるゲストバッファ又はログに書き込みを行う間のプロセスを示すフローチャートである。

図面及び説明を通じて、同様の符号は同じ図面要素を指す。

以下の説明は、当業者が、記載された実施形態を製造及び使用することを可能にするために示され、特定の用途及びその要件に照らして提供される。記載された実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で定義される一般的原理は、他の実施形態及び用途に適用されてもよい。したがって、記載された実施形態は、示された実施形態に限定されず、本明細書で開示される原理及び特徴と一致する最も広い範囲が与えられるべきである。

（用語）
以下の説明では、様々な用語が実施形態を説明するために用いられる。以下は、これらの用語の簡略化された一般的な説明である。この用語は、明確且つ簡潔にするために、本明細書に記載されていない重要な追加特徴を有していてもよく、したがって、この説明は用語を限定することを意図していないことに留意されたい。

機能ブロック：機能ブロックは、集積回路要素、ディスクリート回路要素等のように、相互に関連する１つ以上の回路要素のグループ、集合、及び／又は、セットを指す。回路要素は、回路要素が少なくとも１つの特性を共有するという点で「相互に関連」している。例えば、相互に関連している回路要素は、特定の集積回路チップ又はその一部に含まれ、その上に組み立てられ、又は、他の方法で結合され得、所定の機能（計算又は処理機能、メモリ機能等）の性能に関与し得、共通の制御要素及び／又は共通のクロックによって制御され得る等である。機能ブロックは、単一の回路要素（例えば、単一の集積回路論理ゲート）から数百万又は数十億の回路要素（例えば、集積回路メモリ）に至るまでの任意の数の回路要素を含むことができる。

（仮想化、仮想マシン及びハイパーバイザ）
記載された実施形態は、メモリ、入出力（ＩＯ）デバイス等の電子デバイスハードウェアの「仮想化」をサポートする。仮想化は、一般に、電子デバイス上又は電子デバイス内の中間エンティティが、電子デバイス上で実行中のソフトウェアのインスタンスに対して、ソフトウェアのインスタンスが電子デバイスハードウェアに直接アクセス可能であるというような錯覚を与えるが、実際には、中間エンティティが、ソフトウェアのインスタンスが行うアクセスをインターセプト／リダイレクト又は他の方法で補助することを含む。例えば、ソフトウェアのインスタンスは、中間エンティティによって、電子デバイスの実際のデバイスレジスタ、メモリ位置等としてソフトウェアのインスタンスに出現するが中間エンティティによって示される単なるコピーである電子デバイスレジスタ、メモリ位置、電子デバイス設定、及び、他の機能ブロックのセットを用いて提示され得る。この場合、中間エンティティは、電子デバイスハードウェアのコピーのアクセスを受信、傍受（インターセプト）又は他の方法で取得し、ソフトウェアのインスタンスに代わって実際の電子デバイスハードウェアと対応する相互作用を行う。電子デバイスハードウェアの仮想化は、様々な電子デバイスが様々な構成の電子デバイスハードウェア、電子デバイスハードウェアの様々等レス、位置又は識別子等を用いることを可能にし、ソフトウェアのインスタンスが、電子デバイスハードウェアへの同一のインタフェースを用いて中間エンティティを介して示される等の多くの利点がある。さらに、中間エンティティは、ソフトウェアの所定のインスタンスによる電子デバイスハードウェアのアクセスを許可するかブロックするかを決定することができ、したがって、電子デバイスハードウェアの仮想化により、電子デバイスハードウェア（又は、その一部）及び／又は電子デバイス上で実行中のソフトウェアのインスタンスの保護を可能にする。上述したようにアクセスを制御することによって、中間エンティティは、ソフトウェアのいくつかのインスタンス間で電子デバイスハードウェアを共有し、及び／又は、ソフトウェアの個々のインスタンスに、電子デバイスハードウェアの一部への排他的アクセスを提供することができる。

記載された実施形態では、中間エンティティは、「仮想マシン」を含む。仮想マシンは、電子デバイスハードウェアを抽象化し、実際の又はエミュレートされた電子デバイスハードウェアへの既知のインタフェースをソフトウェアのインスタンスに示すソフトウェアエンティティである。ハードウェアを抽象化することによって、ソフトウェアのインスタンスが、様々なタイプ及び構成の電子デバイスハードウェア（ソフトウェアのインスタンスが互換性を有しない電子デバイスハードウェアを含む可能性がある）上で実行されることを可能にする。記載された実施形態では、仮想マシンは、「ゲスト」オペレーティングシステムと呼ばれるオペレーティングシステムの１つ以上のインスタンスの実行をサポートする。ゲストオペレーティングシステムは、アプリケーション、データベース等の他のソフトウェアプログラムを実行するための環境を提供する。

記載された実施形態では、仮想マシンは、ハイパーバイザとして知られるソフトウェアエンティティによって管理及び制御される。ハイパーバイザは、仮想マシンを起動又は初期化すること、仮想マシンによる電子デバイスハードウェアのアクセスを制御、監視及び支援すること、仮想マシンを終了又はクローズすること等を行い得る。図３は、いくつかの実施形態による、仮想マシン及びハイパーバイザを示すブロック図である。図３に見られるように、３つの仮想マシン（ＶＭ）３００があり、これらの各々の下で、ゲストオペレーティングシステム（ゲストＯＳ）３０２及びデータベース、ソフトウェアアプリケーション等の１つ以上のプログラム（ＰＲＧＲＭＳ）３０４が実行される。仮想マシン３００は、ハイパーバイザ３０６と通信し、ハイパーバイザ３０６は、ホストオペレーティングシステム（ホストＯＳ）３０８と仮想マシン３００との間をインタフェースする。ホストオペレーティングシステム３０８は、電子デバイスハードウェア３１０とハイパーバイザ３０６との間のインタフェースを提供する。既存の電子デバイスについて図１に示したものとは異なり、図３において、ＩＯＭＭＵ３１２は、ハイパーバイザ３０６が介在することなく、ゲストオペレーティングシステム３０２とＩＯデバイスハードウェア３１４との間を直接インタフェースする（ＩＯＭＭＵ３１２とゲストオペレーティングシステム３０２との間の太い線で示されるように）。したがって、既存の電子デバイスとは異なり、記載された実施形態では、ハイパーバイザ３０６は、本明細書で説明するように、ゲストオペレーティングシステム３０２とＩＯＭＭＵ３１２との間の通信を処理するための動作の少なくとも一部の実行に関与しない。しかしながら、ハイパーバイザ３０６とＩＯＭＭＵ３１２との間の線で示すように、ＩＯＭＭＵ３１２とハイパーバイザ３０６との間で特定の通信が行われることに留意されたい。さらに、いくつかの実施形態では、ホストオペレーティングシステム３０８が存在せず、ハイパーバイザ３０６が電子デバイスハードウェア３１０とより直接的に通信することに留意されたい。

（概要）
記載された実施形態では、電子デバイスは、プロセッサと、メモリ（例えば、メインメモリ）と、いくつかの入出力（ＩＯ）デバイス（例えば、ネットワークインタフェースデバイス、ディスクコントローラ等）と、プロセッサとＩＯデバイスとの間をインタフェースする入出力メモリ管理ユニット（ＩＯＭＭＵ）と、を含む。プロセッサは、ハイパーバイザ、１つ以上の仮想マシン、及び、仮想マシンにおけるゲストオペレーティングシステムを実行する。各ゲストオペレーティングシステムは、そのゲストオペレーティングシステムがアクセスするデータ及び情報を記憶するために予約されたメモリのゲスト部分（連続若しくは非連続の領域又はメモリのブロック）が割り当てられる。記載された実施形態では、ＩＯＭＭＵは、ゲストオペレーティングシステムとＩＯＭＭＵとの間の通信を処理するための動作を実行する。

ゲストオペレーティングシステムとＩＯＭＭＵとの間の通信処理の一環として、既存のシステムのように特定のバッファとログの単一のＩＯＭＭＵコピーを使用する代わりに、ＩＯＭＭＵは、メモリの対応するゲスト部分にある各ゲストオペレーティングシステムのバッファとログに直接アクセスする。つまり、ＩＯＭＭＵは、既存のシステムのＩＯＭＭＵ（及び、ハイパーバイザ）によって維持されているバッファとログのコピーの代わりに、各ゲストオペレーティングシステムによって使用されるバッファとログの個別のコピーにアクセスする。例えば、いくつかの実施形態では、各ゲストオペレーティングシステムは、メモリの対応するゲスト部分において、コマンドバッファ、イベントログ及び／又は周辺ページ要求（ＰＰＲ）ログを含むバッファ及びログを維持する。ＩＯＭＭＵは、メモリのうち当該ゲストオペレーティングシステム部分にある各ゲストオペレーティングシステムのバッファ及びログのメモリ位置（例えば、エントリ）から情報を直接読み取り／又はそこに情報を書き込むことができる。

ＩＯＭＭＵがバッファとログの単一コピーを使用する既存のシステムでは、ＩＯＭＭＵは、バッファとログに関する情報を記憶するために使用されるＩＯＭＭＵメモリマップ入出力（ＭＭＩＯ）レジスタのセットを維持する。例えば、ＩＯＭＭＵ ＭＭＩＯレジスタは、ポインタのセット（例えば、各ログやバッファのヘッドポインタ及び／又はテールポインタ等）や、バッファとログ用の制御値（例えば、各ログやバッファのサイズインジケータ及び／又は構成値等）等の情報を含む。説明する実施形態では、ＩＯＭＭＵは、メモリの異なるゲスト部分（すなわち、異なるメモリアドレスで、場合によっては異なる制御値で）のバッファ及びログに別々にアクセスするので、ＩＯＭＭＵ ＭＭＩＯレジスタの単一のセットは不十分である。したがって、説明する実施形態では、ＩＯＭＭＵは、メモリの対応するゲスト部分のバッファ及びログにアクセスするために使用される、ゲストオペレーティングシステム毎のＩＯＭＭＵ ＭＭＩＯレジスタのセットの個別のコピーを備える。言い換えると、いくつかの実施形態では、Ｎ個のゲストオペレーティングシステムがシステムによってサポートされる場合、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタ（すなわち、バッファ及びログのポインタ及び制御値のセット）のＮ個のコピーを、ゲストオペレーティングシステム毎に１つ備える。

考えられる全てのゲストオペレーティングシステムのバッファとログを追跡するために必要なレジスタの数（非常に大きくなる可能性がある）のため、ＩＯＭＭＵ ＭＭＩＯレジスタの個別のコピーは、ＩＯＭＭＵ内に物理的に存在しない（つまり、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタのコピーのハードウェア回路を含まない）。代わりに、ゲストオペレーティングシステム用のＩＯＭＭＵ ＭＭＩＯレジスタのセットの個別のコピーが、ＩＯＭＭＵのデータと情報を記憶するために予約されているメインメモリの一部であるＩＯＭＭＵバッキングストアに記憶される。記載された実施形態では、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタを「仮想化」するか、ゲストオペレーティングシステム（及び、他のエンティティ（例えば、ハイパーバイザ等））が指定されたＩＯＭＭＵ ＭＭＩＯアドレスを介してＩＯＭＭＵ ＭＭＩＯレジスタにアクセスできるような外観（appearance）をゲストオペレーティングシステムに示す。しかしながら、ＩＯＭＭＵ ＭＭＩＯアドレスにはレジスタがない。代わりに、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯアドレスのＩＯＭＭＵ ＭＭＩＯレジスタへのゲストオペレーティングシステムによるアクセスをインターセプトし、ＩＯＭＭＵ ＭＭＩＯレジスタのアクセスをＩＯＭＭＵバッキングストア内の対応する位置にリダイレクトする。例えば、いくつかの実施形態では、ＩＯＭＭＵ ＭＭＩＯアドレスは、ＩＯＭＭＵインタフェース／アパーチャ内のＩＯＭＭＵによって提供される特定の範囲のアドレスからのアドレスを含み、これらのアドレスは、通信をＩＯＭＭＵバッキングストア内のＩＯＭＭＵレジスタのコピーにマッピングするために使用される。

動作中、ＩＯＭＭＵは、メモリのゲスト部分におけるゲストバッファ又はログ（又は、より一般的には、対応するメモリ位置）にアクセスするためのいくつかの動作を実行する。例えば、ＩＯＭＭＵは、ゲストオペレーティングシステム（又は、ＩＯＭＭＵ自体を含む別のエンティティ）によってゲストバッファ又はログに書き込まれた情報を、ゲストバッファ又はログから読み取ることができる。いくつかの実施形態では、ゲストオペレーティングシステムがメモリの各々のゲスト部分におけるゲストバッファ又はログに情報を書き込む場合、ＩＯＭＭＵによってゲストバッファ又はログを読み取るための動作が開始される。例えば、ゲストオペレーティングシステムは、メモリのゲスト部分におけるコマンドバッファにコマンドを書き込むことができ、このコマンドは、ＩＯＭＭＵによって処理される場合に、対応するアクションをＩＯＭＭＵに実行させる。次に、ゲストオペレーティングシステムは、ＩＯＭＭＵ ＭＭＩＯレジスタ（及び／又は、他のコマンドバッファＩＯＭＭＵ ＭＭＩＯレジスタ）におけるコマンドバッファテールポインタを更新するためのメモリ書き込みを送信する。これは、ＩＯＭＭＵによって、受信、インターセプト又は他の方法で検出される。次に、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストアにおいて、コマンドバッファテールポインタが記憶されているゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーへの対応する書き込みを実行する。例を続けると、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのコマンドバッファテールポインタレジスタのコピーに、コマンドバッファテールポインタの新しいアドレスやオフセット等の更新されたデータを書き込むことができる。さらに、ＩＯＭＭＵは、ゲストオペレーティングシステムからのこのような書き込みを監視（例えば、ＩＯＭＭＵ ＭＭＩＯレジスタへの書き込みを監視）する。次に、ＩＯＭＭＵは、コマンドバッファのヘッドポインタからの情報を直接又は間接的に使用して、メモリのゲスト部分におけるゲストコマンドバッファからコマンドを読み取る。次に、ＩＯＭＭＵは、コマンドを処理し、それによって、ＩＯＭＭＵに対応するアクションを実行させる。コマンドの処理後、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーにおいてコマンドバッファのヘッドポインタを更新し、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムの他のコマンドバッファ情報を更新することができる。例えば、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタのコピー内のコマンドバッファのヘッドポインタを更新して（コマンドバッファのヘッドポインタを、コマンドバッファ内の次のエントリを示すように前進させることによって等）、コマンドが処理され、これにより、メモリのゲスト部分におけるコマンドバッファ内に存在しないことを示すことができる。

情報をゲストバッファ又はログから読み取ることに加えて、ＩＯＭＭＵは、ゲストオペレーティングシステム（又は、ＩＯＭＭＵ自体を含む別のエンティティ）によって読み取られる情報をゲストバッファ又はログに書き込むことができる。例えば、ＩＯＭＭＵは、ゲストオペレーティングシステムのメモリのゲスト部分におけるイベントログにイベントに関する情報を書き込むことができる。いくつかの実施形態では、所定のゲストオペレーティングシステムのゲストバッファ又はログに情報を書き込む場合、ＩＯＭＭＵは、最初に、所定のゲストオペレーティングシステムのメモリのゲスト部分におけるゲストバッファ又はログ（又は、その中のエントリ）の位置を決定する。この動作の場合、ＩＯＭＭＵは、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのシステム物理アドレスを決定する。これには、ＩＯＭＭＵバッキングストアにおけるゲストバッファ又はログの位置情報が含まれる。例を続けると、ＩＯＭＭＵは、イベントログのテールポインタが記憶されているＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのシステム物理アドレスを決定する。次に、ＩＯＭＭＵは、システム物理アドレスにおけるＩＯＭＭＵ ＭＭＩＯレジスタのコピーから、ゲストオペレーティングシステムのゲストバッファ又はログの位置情報（例えば、エントリのシステム物理アドレス、エントリカウンタ等）を取得する。次に、ＩＯＭＭＵは、位置情報を使用して、メモリ内の所定のゲストバッファ又はログに情報を書き込む。例えば、ＩＯＭＭＵは、位置情報を使用して、メモリのゲストオペレーティングシステムのゲスト部分におけるイベントログに、イベントに関する情報を書き込むことができる。次に、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内の関連するＩＯＭＭＵ ＭＭＩＯレジスタのコピーを更新して、書き込みが発生したことを示す（例えば、コマンドバッファテールポインタをメモリのゲスト部分におけるコマンドバッファ内の次のエントリに進める）。また、ＩＯＭＭＵは、ＩＯＭＭＵが情報をゲストバッファ又はログに書き込んだことを示す内部割り込みを、ゲストオペレーティングシステムに送信する。次に、ゲストオペレーティングシステムは、メモリのゲスト部分において、割り込みに基づいて、ゲストバッファ又はログから情報を読み取るための動作を実行する（これらの動作については、以下に詳細に説明する）。

ＩＯＭＭＵは、ゲストオペレーティングシステムのメモリのゲスト部分におけるバッファ及びログへの直接のアクセス、つまり、メモリ読み取りと書き込みの実行により、既存のシステムのようなハイパーバイザによる介入／処理に依存したゲストバッファ及びログのアクセスを回避することできる。これらの動作をハイパーバイザ（ソフトウェアで実装）からＩＯＭＭＵ（ハードウェアで実装）に移動することにより、動作が高速化し、必要なメモリシステム帯域幅が縮小し、及び、プロセッサ計算機能ブロックの負荷が低減し、これにより、電子デバイスの総合的な性能が向上する。電子デバイスの性能向上はユーザのより高い満足度につながる。

（電子デバイス）
図４は、いくつかの実施形態による、電子デバイス４００を示すブロック図である。図４に見られるように、電子デバイス４００は、プロセッサ４０２と、メモリ４０４と、大容量記憶装置４０６と、入出力（ＩＯ）デバイス４０８～４１２と、入出力（ＩＯ）ハブ４１４と、メモリコントローラ４１６と、を含む。

プロセッサ４０２は、電子デバイス４００において計算動作を実行する機能ブロックである。プロセッサ４０２は、２つのコア４１８～４２０を含み、これらの各々は、中央処理装置（ＣＰＵ）コア、グラフィックスプロセッシングユニット（ＧＰＵ）コア、組み込みプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、及び／又は、他の計算機構等の１つ以上の計算メカニズムを含む。また、プロセッサ４０２は、メモリ管理ユニット（ＭＭＵ）４２２を含み、これは、アドレス変換に関連する動作（例えば、ページテーブルウォーク、変換ルックアサイドバッファルックアップ等）、コア４１８～４２０によるメモリアクセスのためのメモリアクセス保護等を実行する機能ブロックである。

メモリ４０４は、電子デバイス４００内のメモリ（例えば、「メイン」メモリ）の動作を実行する機能ブロックである。メモリ４０４は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ダブルデータレート同期ＤＲＡＭ（ＤＤＲ ＳＤＲＡＭ）、及び／又は、電子デバイス４００内の他の機能ブロックによって用いられるデータ及び命令を記憶する他のタイプのメモリ回路のうち１つ以上のメモリ回路と、メモリ回路に記憶されたデータ及び命令のアクセス（例えば、読み取り、書き込み、チェック、削除、無効化等）を処理する制御回路と、を含む。

大容量記憶装置４０６は、電子デバイス４００の他の機能ブロックによって用いられるデータ及び命令を記憶するための大容量不揮発性記憶要素の動作を実行する機能ブロック及び／又はデバイスである。大容量記憶装置４０６は、大容量半導体メモリ（例えば、フラッシュメモリ等）、ディスクドライブ（ハードドライブ等）、光学ドライブ等であってもよく、又は、これらを含むことができる。大容量記憶装置４０６に記憶されたデータ及び命令のコピーは、電子デバイス４００内の他の機能ブロックによって用いられるために、取得されメモリ４０４に記憶される。例えば、いくつかの実施形態において、データ及び／又は命令は、所定のサイズ（例えば、４ｋＢ、２ＭＢ等）のブロック又は「ページ」で大容量記憶装置４０６から取得され、ページは、他の機能ブロックによるアクセスのためにメモリ４０４に記憶される。さらに、ページは、メモリ４０４内の利用可能な位置に新たに生成され得る（例えば、計算結果を記憶するために）。

ＩＯデバイス４０８～４１２は、対応するＩＯ動作を実行する機能ブロック及び／又はデバイスである。ＩＯデバイス４０８～４１２の各々によって実行されるＩＯ動作の特定の性質は、ＩＯデバイスの性質に依存する。例えば、ＩＯデバイス４０８～４１２は、ヒューマンインタフェースデバイス、ネットワークインタフェースデバイス、オーディオ／ビジュアル処理又は提供デバイス、ＧＰＵ、センサデバイス、ディスクコントローラ、ペリフェラルコンポーネントインタフェース（ＰＣＩ）デバイス、ユニバーサルシリアルバス（ＵＳＢ）デバイス等を含むことができ、各ＩＯデバイスは、人間からの入力（例えば、キーボード、マウス等）の受信、ネットワーク上でのデータの受信又は送信等の関連する動作を実行する。ＩＯデバイス４０８～４１２は、データ及び／又は命令を、電子デバイス４００の他の機能ブロックに提供するか、これらからデータ及び／又は命令を消費する。例えば、いくつかの実施形態では、ＩＯデバイス４０８～４１２は、ゲストメモリ４２８内のメモリページ内のデータ（つまり、所定のゲストオペレーティングシステム用に予約されているメモリの一部）にアクセス（すなわち、読み取り、書き込み、無効化等）する。

ＩＯハブ４１４は、ＩＯデバイス４０８～４１２と電子デバイス４００の他の機能ブロック（例えば、プロセッサ４０２、メモリ４０４等）との間をインタフェースする入出力ハブの動作を実行する機能ブロックである。ＩＯハブ４１４によって実行される動作は、ＩＯデバイス４０８～４１２宛の通信が目的のＩＯデバイスに到達すること、ＩＯデバイス４０８～４１２からの通信が他の機能ブロックに適切に到達すること、他の機能ブロックがＩＯデバイス４０８～４１２によって許容できないアクセスから安全に守られること又はその逆等を保証するための動作を含む。いくつかの実施形態では、ＩＯハブ４１４は、異なる通信規格を用いるバス間（例えば、ペリフェラルコンポーネントインタフェースエクスプレス（ＰＣＩｅ）バスとＨｙｐｅｒＴｒａｎｓｐｏｒｔ ｌｉｎｋ（登録商標）との間）の関連する通信をインタフェースし、変換又は翻訳する。

ＩＯハブ４１４は、ＩＯＭＭＵ４２４を含み、ＩＯＭＭＵ４２４は、ＩＯデバイス４０８～４１２がメモリ４０４内のデータ及び／又は命令にアクセスすることを可能とする動作を実行し、プロセッサ４０２（及び、それによって実行されるゲストオペレーティングシステム）と通信する等の機能ブロックである。これらの実施形態では、データ及び命令がメモリ４０４においてＩＯデバイス（例えば、ＩＯデバイス４０８）によってアクセスされる場合、ＩＯデバイスは、メモリアクセスリクエスト（例えば、直接メモリアクセスリクエスト又はＤＭＡ）をＩＯＭＭＵ４２４に送信する。次に、ＩＯＭＭＵ４２４は、メモリアクセスリクエストを満たすために、対応するリクエストをメモリ４０４に送信する。例えば、いくつかの実施形態では、メモリアクセスリクエストに基づいてデータが取得される場合、ＩＯＭＭＵ４２４は、メモリ４０４（又は、データがメモリ４０４に存在しない場合には大容量記憶装置４０６）からデータを取得し、データを、リクエストしているＩＯデバイスに転送する。いくつかの実施形態では、ＩＯＭＭＵ４２４は、ページテーブル、変換ルックアサイドバッファ、及び／又は、ＩＯデバイス４０８～４１２によって用いられる「仮想」若しくはローカルメモリアドレスを、データが実際に位置するメモリ４０４の物理アドレスに変換するために用いられる他の機能ブロックを含む。

記載された実施形態では、ＩＯＭＭＵ４２４は、仮想マシン内のコア４１８～４２０によって実行されるゲストオペレーティングシステムと通信し、その逆も同様である。例えば、いくつかの実施形態では、ＩＯＭＭＵ４２４（又は、ＩＯＭＭＵ４２４を介したＩＯデバイス４０８～４１２）は、イベント及び周辺ページ要求（ＰＰＲ）をゲストオペレーティングシステムに通信する。これらの実施形態では、ＩＯＭＭＵ４２４は、ＩＯページフォールト（ＩＯデバイス４０８～４１２に代わってページテーブルウォークに対して）、ＩＯＭＭＵ４２４ハードウェアエラー等のイベントを、メモリ４０４内の共有ゲストイベントログを介してゲストオペレーティングシステムに報告する。さらに、これらの実施形態では、ＩＯＭＭＵ４２４は、メモリ４０４内の共有ゲストＰＰＲログを介して、メモリページ提供動作のために（すなわち、ゲストオペレーティングシステムによってアクセス可能な、メモリ４０４におけるページに関する動作を実行するために）、ＰＰＲを、周知のアドレス変換サービス又はＡＴＳ規格を用いる周辺機器（ＩＯデバイス）からゲストオペレーティングシステムに転送する。別の例として、いくつかの実施形態では、ゲストオペレーティングシステムは、コマンドをＩＯＭＭＵ４２４に通信する。これらの実施形態では、ゲストオペレーティングシステムは、メモリ４０４内の共有ゲストコマンドバッファを介して、完了待機（ＩＯＭＭＵ４２４が続行する前に、前のコマンドを完了させるコマンドバリアとして機能する）、デバイステーブルエントリの無効化、ＩＯＭＭＵ４２４変換ルックアサイドバッファエントリの無効化等のコマンドをＩＯＭＭＵ４２４に発行して、ＩＯＭＭＵ４２４及び／又はＩＯデバイス４０８～４１２を制御する。

いくつかの実施形態では、ＩＯＭＭＵ４２４は、ゲストオペレーティングシステムへのインタフェースを提供し、このインタフェースは、ＩＯＭＭＵ４２４と通信するために用いられるメモリマップ位置、レジスタ等を含む。例えば、いくつかの実施形態では、ＩＯＭＭＵ４２４は、ゲストオペレーティングシステムが値を書き込むことができるメモリマップド入出力（ＭＭＩＯ）メモリロケーションのセットを提供し、値がＩＯＭＭＵ４２４によって受信されるようにする。いくつかの実施形態では、インタフェースが仮想化される。すなわち、メモリ位置、レジスタ等は、ゲストオペレーティングシステムによって想定されるように、値を記憶するために用いられず、代わりに、ＩＯＭＭＵ４２４によって単に提示されるのみである。これらの実施形態では、ＩＯＭＭＵ４２４は、ゲストオペレーティングシステムからインタフェースを介して値を受信し得るが、ゲストオペレーティングシステム（例えば、ＩＯＭＭＵ ＭＭＩＯアドレス等にアドレス指定される）毎に、メモリ位置、レジスタ等の値の別々のコピーを記憶するために、ＩＯＭＭＵバッキングストア４２６及び／又はメモリ４０４内の他の位置を用いる。ゲストオペレーティングシステム及び他のエンティティ（例えば、プロセッサ４０２等）と通信するためにＩＯＭＭＵ４２４によってアクセスされるメモリについては、以下により詳細に説明する。

いくつかの実施形態では、図４に示されていないが、ＩＯＭＭＵ４２４は、ＩＯＭＭＵ４２４のデータ又は情報のコピーを記憶するために使用されるローカルキャッシュメモリを含む。例えば、いくつかの実施形態では、キャッシュメモリは、所定のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタの値のセット及び／又はそこからの個々の値等のように、ＩＯＭＭＵバッキングストア４２６からの最近使用され又は頻繁に使用されるデータのコピーを記憶するために使用される。キャッシュメモリは、ＩＯＭＭＵバッキングストア４２６よりも小さいため、ＩＯＭＭＵバッキングストア４２６に記憶されたデータ及び情報の一部（及び、おそらくはごく一部）を記憶するための容量（すなわち、メモリ位置）のみを有し得る。

ゲストメモリ４２８は、ゲストオペレーティングシステムによって用いられるデータ及び情報を記憶するために、対応するゲストオペレーティングシステムによって用いられるメモリ４０４の一部（例えば、１つ以上の連続又は非連続のページ又はメモリのブロック）である。一般に、ゲストメモリ４２８は、ゲストオペレーティングシステム及び／又は他のエンティティによって用いられる任意の形式のデータ及び情報を記憶するために、ゲストオペレーティングシステム及び／又は他のエンティティによって用いることができる。いくつかの実施形態では、ゲストメモリ４２８が保護され、特定のエンティティのみがゲストメモリ４２８にアクセスすることが許可されている。例えば、対応するゲストオペレーティングシステム、ハイパーバイザ、セキュリティプロセッサ、及び／又は、電子デバイス４００内のオペレーティングシステムは、ゲストメモリ４２８のアクセスを、対応するゲストオペレーティングシステム並びに指定された他のデバイス及び／又は機能ブロックに制限することによって、ゲストメモリ４２８を「保護」することができる。いくつかの実施形態では、ゲストメモリ４２８は、暗号化されるか、さもなければ、望ましくないエンティティによってアクセス不能にされる。いくつかの実施形態では、ゲストメモリ４２８は、ゲストイベントログ、ゲストペリフェラルページリクエスト（ＰＰＲ）ログ、及び、ゲストコマンドバッファを記憶するために用いられ、ゲストコマンドバッファは、ゲストオペレーティングシステムとＩＯＭＭＵとの間で通信するために用いられるデータ構造（例えばテーブル、リスト等）である。ゲストイベントログ、ゲスト周辺ページ要求（ＰＰＲ）ログ、及び、ゲストコマンドバッファについては、以下により詳細に説明する。

いくつかの実施形態では、通信経路は、要素間の矢印線で示すように、電子デバイス４００の様々な機能ブロック（プロセッサ４０２、メモリコントローラ４１６、メモリ４０４等）の間で結合される。通信経路には、１つ以上のバス、ワイヤ、ガイド、及び／又は、場合によってはコントローラ、ファブリック要素（スイッチ、ルータ等）、回路要素等とともに他の接続部が含まれる。通信経路は、コマンド、データ、制御信号、及び／又は、他の情報を機能ブロック間でルーティングするために用いられる。例えば、いくつかの実施形態において、コヒーレントバスファブリック又は相互接続部は、ＩＯハブ４１４、プロセッサ４０２（例えば、ＭＭＵ４２２）、メモリ４０４間で結合される。電子デバイス４００内の一部の通信経路は、明確にするために図４に示されていないことに留意されたい。

いくつかの実施形態において、図３の電子デバイスハードウェア３１０は、プロセッサ４０２及びメモリ４０４等の機能ブロック及びデバイスを含み、ＩＯデバイスハードウェア３１４は、ＩＯデバイス４０８～４１２等の機能ブロック及びデバイスを含む。これらの実施形態では、図３のＩＯＭＭＵ３１２及び図４のＩＯＭＭＵ４２４は、同じ動作の少なくとも一部を実行する。

電子デバイス４００は、特定の数及び構成の要素（例えば、プロセッサ４０２、メモリ４０４等の機能ブロック及びデバイス）及び通信経路を用いて示される。しかしながら、電子デバイス４００は、例示の目的で簡略化されており、いくつかの実施形態では、電子デバイス４００は、異なる数又は構成の要素及び／又は通信経路が存在する。例えば、電子デバイス４００は、電力サブシステム、ディスプレイ等を含み得る。一般に、電子デバイス４００は、本明細書で記載された動作を実行するのに十分な要素及び通信経路を含む。

電子デバイス４００は、計算動作を実行する任意の電子デバイスとすることができ、又は、それに含まれ得る。例えば、電子デバイス４００は、デスクトップコンピュータ、ラップトップコンピュータ、ウェアラブル電子デバイス、タブレットコンピュータ、スマートフォン、サーバ、人工知能装置、仮想若しくは拡張現実装置、ネットワーク機器、玩具、音響映像機器、家庭用電気製品、コントローラ、乗り物等、及び／又は、これらの組み合わせ等の電子デバイスであってもよいし、これに含まれ得る。

（ＩＯＭＭＵによってアクセスされるメモリの一部）
いくつかの実施形態では、ＩＯＭＭＵは、本明細書に記載される動作を実行するために、メモリ（例えば、メモリ４０４）の異なる部分におけるデータ及び情報にアクセスする。これらの実施形態のいくつかにおいて、メモリの一部は、ＩＯＭＭＵバッキングストア（例えば、ＩＯＭＭＵバッキングストア４２６）、ゲストメモリ（例えば、ゲストメモリ４２８）、及び／又は、ハイパーバイザメモリを含む。図５は、いくつかの実施形態による、ＩＯＭＭＵによってアクセスされるメモリの一部を示すブロック図である。図５は一例として示されているが、いくつかの実施形態では、メモリ及び／又はメモリの異なる部分は、異なるタイプ及び／又は構成の情報を記憶する。一般に、メモリは、本明細書で記載された動作を可能にするのに十分な情報を含む。

図５に見られるように、ＩＯＭＭＵバッキングストア５００は、ＩＤ変換テーブル５０２を含む。一般に、ＩＤ変換テーブル５０２は、ゲストオペレーティングシステムからＩＯＭＭＵへの通信においてゲストドメインＩＤ及び／又はデバイスＩＤを、ホストドメインＩＤ及び／又はデバイスＩＤに翻訳又は変換するために、又は、その逆にＩＯＭＭＵからゲストオペレーティングシステムへの通信のために、ＩＯＭＭＵによって用いられる情報を含む。ドメインＩＤ及びデバイスＩＤは、２０１６年１２月のＡＭＤ Ｉ／Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ（ＩＯＭＭＵ）Ｓｐｅｃｉｆｉｃａｔｉｏｎ、ｒｅｖ．３．００でより詳しく説明されており、上述したように参照によって本明細書に援用される。

いくつかの実施形態では、ＩＤ変換テーブル５０２は、ドメインＩＤマッピングテーブル５０４として示されるドメインＩＤ用の、及び、デバイスＩＤマッピングテーブル５０６として示されるデバイスＩＤ用の、別々のテーブルを含むが、別々のテーブルは必須ではない（したがって、全ての変換が単一のテーブルに含まれ得る）。ドメインＩＤマッピングテーブル５０４は、エントリのセットを含み、各エントリは、指定されたホストドメインＩＤに関連するか関係するゲストドメインＩＤの識別又は指標を記憶するために用いられる。デバイスＩＤマッピングテーブル５０６は、エントリのセットを含み、各エントリは、指定されたホストデバイスＩＤに関連するか関係するゲストデバイスＩＤの識別又は指標を記憶するために用いられる。動作中、ゲスト又はホストドメインＩＤ及び／又はデバイスＩＤが通信において翻訳又は変換される場合、ＩＯＭＭＵは、ＩＤ変換テーブル５０２（すなわち、ドメインＩＤマッピングテーブル５０４及び／又はデバイスＩＤマッピングテーブル５０６）でルックアップを実行して、対応する翻訳又は変換を取得する。

ＩＯＭＭＵバッキングストア５００は、ゲストコントロール５０８も含む。一般に、ゲストコントロール５０８は、電子デバイスにおけるゲストオペレーティングシステムのためのインタフェースレジスタ及び制御レジスタに記憶され又はそこからの値のコピーを含む。ゲストコントロール５０８は、サポートされているゲストオペレーティングシステム毎に、ＩＯＭＭＵとそのゲストオペレーティングシステムとの間の相互作用を制御するゲストインタフェースレジスタ及び／又はゲストオペレーティングシステム制御レジスタ（又は、少なくともその中の値）のコピーを含む。例えば、ゲストコントロール５０８は、ゲストオペレーティングシステム毎に、ゲストオペレーティングシステムに対するドメインＩＤ及び／又はデバイスＩＤマッピングをＩＯＭＭＵに通信するために用いられるマップ制御レジスタを含み得る。

ＩＯＭＭＵバッキングストア５００は、ゲストメモリマップド入出力（ＭＭＩＯ）５１０をさらに含む。一般に、ゲストＭＭＩＯ５１０は、メモリ４０４のゲスト部分（例えば、ゲストメモリ４２８）におけるゲストオペレーティングシステムに対するバッファ及びログ（例えば、ゲストコマンドバッファ、ゲストイベントログ及びゲストＰＰＲログ）にアクセスするために用いられるポインタ及び制御情報を含む。より具体的には、ゲストＭＭＩＯ５１０は、サポートされているゲストオペレーティングシステム毎に、メモリ４０４のゲスト部分におけるバッファ及びログのアクセスを制御するために使用される値のコピーを含む。例えば、いくつかの実施形態では、ＩＯＭＭＵは、２^Ｎゲストオペレーティングシステムをサポートする（相互作用、通信を処理等することができる）。ここで、Ｎ＝１０、１６、又は、別の値であり、ゲストＭＭＩＯ５１０は、値の最大２^Ｎのコピーを含み、各々はサポートされているゲストオペレーティングシステムに対するものである。記載された実施形態では、アクセスを制御するために用いられる値は、既存のデバイスのＩＯＭＭＵ ＭＭＩＯレジスタに記憶されている値と同様であるが、値の別々のセットが、サポートされているゲストオペレーティングシステムごとに保持され、メモリ４０４のゲストオペレーティングシステムのゲスト部分を指す（既存のデバイスでのＩＯＭＭＵにおける単一のコピーではない）。

図６は、いくつかの実施形態による、ゲストＭＭＩＯ５１０に記憶された値を示すブロック図である。図６の例では、所定のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタの単一の完全なセットの値が、単一の完全な値のセットの上下にある２つの隣接するＩＯＭＭＵ ＭＭＩＯレジスタのセットの一部の値とともに示されている。図６は、上述したように、いくつかの実施形態では、ＩＯＭＭＵバッキングストア４２６が、所定のゲストオペレーティングシステムに関連付けられた値の各セットである複数の個別の値のセットを含むことを説明するために、このように示されている。図６は例として示されており、いくつかの実施形態では、ゲストＭＭＩＯ５１０は、異なる値又は異なる構成の値を記憶する。一般に、ゲストＭＭＩＯ５１０及び／又は別のエンティティは、本明細書で説明しているように、メモリのゲスト部分にてバッファ及びログにアクセスするのに十分な情報を記憶する。

ゲストＭＭＩＯ５１０の値の各セットの値は、通常、ゲストオペレーティングシステムのゲストコマンド（ＣＭＤ）バッファ、ゲストイベントログ及びゲストＰＰＲログに関連付けられた値にグループ化できる。ゲストコマンドバッファの場合、値には、コマンドテールポインタ６００が含まれ、これは、メモリ４０４の対応するゲスト部分におけるゲストコマンドバッファのテール又は最近書き込まれたエントリを示すポインタ又は他の参照である。言い換えれば、コマンドテールポインタ６００は、メモリアドレス等のポインタ又は参照（例えば、コマンドバッファのテール又は最近書き込まれたエントリが位置する場所）を示す、メモリ４０４のゲスト部分における物理アドレスのビットの一部又は全てを保持している。ゲストコマンドバッファの値には、コマンドヘッドポインタ６０２も含まれる。これは、コマンドバッファのヘッド又はベース、すなわち、メモリ４０４の対応するゲスト部分においてコマンドバッファが開始する場所、及び／又は、バッファリングされたコマンドが開始する場所を示すポインタ又は他の参照である。ゲストコマンドバッファの値には、コマンド長６０４がさらに含まれる。これは、エントリ数やバイト数等のように、コマンドバッファの現在のサイズ又は最大サイズを示す値である。ゲストコマンドバッファの値は、ゲストオペレーティングシステム及び／又はメモリ４０４の対応するゲスト部分におけるコマンドバッファの構成を示すいくつかのビット（又は、それらの組み合わせ）を含むビットのセット又はシーケンスであるコマンド制御６０６をさらに含む。例えば、いくつかの実施形態では、コマンド制御６０６は、特定のコマンドバッファ関連の割り込みが有効であるかどうか、コマンドバッファリング又は処理が有効（又は、無効／停止中）であるかどうか、何れのタイプのコマンドがコマンドバッファに存在し、又は、存在が可能であるか等を示すビットを含む。例えば、いくつかの実施形態では、コマンド制御６０６は、ＡＭＤ Ｉ／Ｏ Ｖｉｒｔｕａｌｉｚａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ （ＩＯＭＭＵ） Ｓｐｅｃｉｆｉｃａｔｉｏｎ， ｒｅｖ． ３．００に記載されているものと同様のコマンドバッファの制御値を含み、これは、上記のように、ＣｍｄＷａｉｔＩｎｔ、ＣｍｄＢｕｆＲｕｎ、ＣｍｄＷａｉｔＩｎｔｅＥｎ、ＣｍｄＢｕｆＥｎ、及び／又は、他の値等がある。

いくつかの実施形態では、コマンドバッファは、コマンドヘッドポインタ６０２を使用してコマンドバッファ内の読み取られる次のエントリ／位置を指し、コマンドテールポインタ６００を使用して最後／直近に追加されたエントリ／コマンドバッファ内の位置を示すことにより、リングバッファとして実装される（コマンドバッファに１つのコマンドのみが記憶されている場合には、同じエントリ／位置であり得る）。これらの実施形態では、コマンドがエントリから読み取られて処理されると、コマンドヘッドポインタ６０２は、コマンドヘッドポインタ６０２とコマンドテールポインタ６００が同じエントリを示すまで、１つのエントリだけ進められる。これらの実施形態のいくつかでは、コマンド長６０４は、コマンドバッファの最大長を記憶する。ポインタを使用してリングバッファを実装することは、当技術分野で一般的に知られており、したがって、本明細書では詳細に説明しない。

イベントログの場合、ゲストＭＭＩＯ５１０の値、すなわち、イベントテールポインタ６０８、イベントヘッドポインタ６１０、イベント長６１２及びイベント制御６１４の機能は、上記でコマンドバッファについて説明した機能と同様であるが、これらの値は、メモリ４０４の対応するゲスト部分のイベントログへのアクセスに対して使用される。同じことがＰＰＲログにも当てはまり、ゲストＭＭＩＯ５１０、ＰＰＲテールポインタ６１６、ＰＰＲヘッドポインタ６１８、ＰＰＲ長さ６２０及びＰＰＲ制御６２２の値が、上記でコマンドバッファについて説明した機能と同様である。ただし、これらの値は、メモリ４０４の対応するゲスト部分のＰＰＲログへのアクセスに対して使用される。

いくつかの実施形態では、サポートされている数より少ない数のゲストオペレーティングシステム（及び、場合によってははるかに少ない数）が、任意の時点で電子デバイス４００において実行されもよい。これらの実施形態のいくつかでは、ＩＯＭＭＵバッキングストア５００は、ゲストＭＭＩＯ５１０等を記憶するのに十分なスペースを含むように動的に調整される。言い換えると、ゲストオペレーティングシステムが初期化され／アクティブになると、ハイパーバイザ及び／又は別のエンティティは、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタ値を記憶するために、ＩＯＭＭＵバッキングストア５００（つまり、ゲストＭＭＩＯ５１０）におけるスペースを割り当て、追加又はアクティブ化することができる。これらの実施形態のいくつかでは、ＩＯＭＭＵバッキングストア５００は、電子デバイス４００内に未だ存在しない（すなわち、初期化されていない）仮想マシンに対しては、追加的に割り当てられた空／未使用スペースを有しない。

いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵバッキングストア５００に対して少なくともいくつかの初期化操作を実行する。例えば、いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵバッキングストアを記憶するために、メモリ、例えば、メモリの連続又は分散したページを、メモリ４０４に割り当てる。上記のように、メモリ４０４は、データ及び情報を記憶するために様々な機能ブロック（例えば、コア４１８～４２０等）によって使用される電子デバイス４００内の汎用メモリであり、ＩＯＭＭＵ内の単なるローカルメモリではない。したがって、この動作は、ＩＯＭＭＵバッキングストアを記憶するために、ハイパーバイザが電子デバイス４００の「メイン」メモリ内にスペースを割り当てることを含む。別の例として、いくつかの実施形態では、ハイパーバイザは、ＩＯＭＭＵを介して、各アクティブゲストオペレーティングシステムのバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに初期値を書き込む。したがって、ハイパーバイザは、ゲストオペレーティングシステムの起動時等に、ＩＯＭＭＵバッキングストアのＩＯＭＭＵ ＭＭＩＯレジスタの各々のコピーに各アクティブゲストオペレーティングシステムのポインタの初期値と制御値を書き込む。

いくつかの実施形態では、利用可能なＩＯＭＭＵ ＭＭＩＯレジスタのサブセットのみが、ＩＯＭＭＵバッキングストア内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーに含まれる。これらの実施形態では、他のレジスタがＩＯＭＭＵ自体によって提供されてもよい。例えば、いくつかの実施形態では、ＩＯＭＭＵ制御値（例えば、ＩＯＭＭＵの有効化／無効化等）、ページテーブルのベースアドレス等を記憶するＩＯＭＭＵ内のレジスタは、ＩＯＭＭＵによって提供される。一般に、ゲストオペレーティングシステムのメモリの一部のバッファ及びログへのアクセスに使用されないＩＯＭＭＵ ＭＭＩＯレジスタはコピーとして表示されないが、代わりに、各レジスタの単一のコピーがＩＯＭＭＵによって提供される。これらの実施形態のいくつかでは、ハイパーバイザは、ゲストオペレーティングシステム用にこれらのＩＯＭＭＵレジスタをエミュレートするが、アクセスは、ＩＯＭＭＵ内のレジスタ用にＩＯＭＭＵによって受信され、処理される。

図５に戻ると、ゲストメモリ５１２は、ゲストオペレーティングシステムのためのゲストイベントログ５１４、ゲスト周辺ページ要求（ＰＰＲ）ログ５１６、及び、ゲストコマンドバッファ５１８を含む。概して、ゲストイベントログ５１４、ゲストＰＰＲログ５１６、及び、ゲストコマンドバッファ５１８は、ＩＯＭＭＵ及び／又はゲストオペレーティングシステムによってアクセスされる、対応するイベント、ＰＰＲ要求及びコマンドを記憶するために用いられるメモリ構造（例えば、リスト、テーブル、バッファ等）である。例えば、ゲストイベントログ５１４は、いくつか（例えば、２４個、５０個等）のエントリを含むテーブル又はリングバッファであってもよく、各エントリは、対応するゲストオペレーティングシステムによって処理されることになるＩＯＭＭＵ内で発生した特定のイベントを表す情報（例えば、ビットのパターン）を保持するためのものである。動作中、ＩＯＭＭＵは、ゲストメモリ５１２内のゲストイベントログ５１４及びゲストＰＰＲログ５１６の対応するログを介して、ゲストオペレーティングシステムにイベント及びＰＰＲを通信する。さらに、ゲストオペレーティングシステムは、ゲストメモリ５１２内のゲストコマンドバッファ５１８における対応するコマンドバッファを介して、ＩＯＭＭＵにコマンドを通信する。

いくつかの実施形態では、電子デバイス４００でアクティブな各ゲストオペレーティングシステムは、そのゲストオペレーティングシステムによって用いられ、ＩＯＭＭＵによってアクセス可能なゲストイベントログ、ペリフェラルページリクエストログ及びゲストコマンドバッファを含む、メモリの対応する別々のゲストの部分（すなわち、メモリ４０４におけるいくつかのページ）に関連する。このことは、図５に、ゲストメモリ５１２の後ろの追加のゲストメモリ５２０～５２２として示されている。

ハイパーバイザメモリ５２４は、デバイステーブル５２６を含む。一般に、デバイステーブル５２６は、電子デバイスに関連及び／又は結合するデバイス（実際の／物理的なデバイス又は仮想デバイスであり得る）に関するデバイス関連情報が記憶されるテーブルである。デバイステーブル５２６は、エントリのセットを含み、各エントリは、ページテーブル及び割り込みテーブルへのポインタ、制御及び構成値、機能インジケータ、モードインジケータ、ドメインＩＤ、セキュリティ情報及び設定等のように、対応するデバイスに関する情報を記憶するのに使用可能である。さらに、記載された実施形態では、既存のデバイステーブルとは異なり、デバイステーブル５２６の各エントリは、デバイスＩＤ及びデバイスと通信する、関与する、又は、他の方法で関連するゲストオペレーティングシステムのゲスト識別子を含む。動作中、デバイスに関する情報を決定するためにデバイステーブルを用いることに加えて、ＩＯＭＭＵは、デバイスＩＤ及び／又はゲスト識別子を使用して、ゲストデバイスＩＤをホストデバイスＩＤに翻訳又は変換する。

いくつかの実施形態では、ＩＯＭＭＵバッキングストア５００、ゲストメモリ５１２及びハイパーバイザメモリ５２４の一部／又は全ては、連続的ではなく、その代わりに、メモリの異なる領域又は位置に記憶される。例えば、ゲストイベントログ５１４のベースアドレス（したがって、ゲストイベントログ自体）は、ゲストＰＰＲログ５１６から離れたメモリ内に配置され得る。したがって、ゲストイベントログ５１４は、図５に示すように、ゲストＰＰＲログ５１６に隣接しない場合がある。

いくつかの実施形態では、ＩＯＭＭＵは、ＩＯＭＭＵによってアクセスされるメモリにおける様々なデータ及び情報のメモリ内の位置へのポインタ、その参照、及び／又は、その他の指標を含むプライベートアドレスマップを含む。例えば、いくつかの実施形態では、ＩＯＭＭＵプライベートアドレスマップは、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタの個々のコピーへのポインタ若しくは参照、及び／又は、ＩＯＭＭＵバッキングストア５００内のＩＯＭＭＵ ＭＭＩＯレジスタのコピーのセットの開始点／ベースアドレスを含む。これらの実施形態では、メモリ内のデータ及び情報にアクセスする前に、ＩＯＭＭＵは、データ及び情報の場所についてプライベートアドレスマップ内でルックアップを実行する。

いくつかの実施形態では、ＩＯＭＭＵバッキングストア５００及び／又はその一部（制御ビット等）は、ＩＯＭＭＵを介して（例えば、ＩＯＭＭＵにリクエストを送信することによって）電子デバイス４００の他のエンティティによってアクセスされるか、他のエンティティによってアクセスすることができない。例えば、ＩＯＭＭＵバッキングストア５００におけるデータ及び情報の少なくとも一部は、他のエンティティによって、対応するＩＯＭＭＵ ＭＭＩＯレジスタへの書き込み及びそこからの読み取りを介してアクセスされ得る。

（ＩＯＭＭＵとゲストオペレーティングシステムの通信）
記載された実施形態では、ＩＯＭＭＵ（例えば、ＩＯＭＭＵ４２４）は、ＩＯＭＭＵ（又は、それによってサービスされるＩＯデバイス）とゲストオペレーティングシステムとの間の通信を処理する。図７は、いくつかの実施形態による、ＩＯＭＭＵ７０２によって処理される、ゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信を示すブロック図である。図７には、いくつかの要素が特定の構成で示されているが、他の実施形態では、異なる数又は構成の要素を用いる。一般に、記載された実施形態では、ＩＯＭＭＵ７０２は、本明細書に記載された動作を可能にするのに十分な要素を含むか、それらにアクセスする。図７では、いくつかの要素が点線／点状で示されている。これらの要素は、メモリに（例えば、ＩＯＭＭＵバッキングストア５００に、ゲストメモリ５１２に等）記憶され、ＩＯＭＭＵ７０２、ゲストオペレーティングシステム７００及び／又は他のエンティティによって典型的なメモリアクセス技術を用いてアクセスされるログ、バッファ等である。いくつかの実施形態では、ゲストオペレーティングシステム７００、ＩＯＭＭＵ７０２及びハイパーバイザ７０４は、図３のゲストオペレーティングシステム３０２、ＩＯＭＭＵ３１２及びハイパーバイザ３０６と同様に構成されるが、これは必須要件ではない。

図７に見られるように、既存システムについて図２に示すものとは異なり、記載された実施形態では、ＩＯＭＭＵ７０２とゲストオペレーティングシステム７００は、互いにより直接的に通信する。言い換えれば、ＩＯＭＭＵ７０２とゲストオペレーティングシステム７００は、メモリの（すなわちゲストオペレーティングシステム７００のメモリのゲスト部分（例えば、ゲストメモリ４２８）の）ゲストイベントログ５１４、ゲストＰＰＲログ５１６及びゲストコマンドバッファ（ＢＵＦＦ）５１８を介して互いに通信する。さらに、ゲストオペレーティングシステム７００及びＩＯＭＭＵ７０２は、ゲストコントロール５０８及びゲストＭＭＩＯ５１０を用いて、通信の実行方法を指示する。例えば、いくつかの実施形態では、ＩＯＭＭＵ７０２は、ゲストＭＭＩＯ５１０におけるポインタを用いて、ゲストオペレーティングシステム７００のためのゲストイベントログ５１４、ゲストコマンドバッファ５１８及びゲストＰＰＲログ５１６のメモリにおける位置を決定する。ハイパーバイザ７０４は、これらの通信を完了するための動作の一部又は全てに介入せず、それ以外の方法で関与しない。例えば、ハイパーバイザ７０４は、これらの通信のためのドメインＩＤ及びデバイスＩＤの変換、ゲストＭＭＩＯ５１０のポインタへのアクセス、並びに／又は、メモリのゲスト部分におけるバッファ及びログへのアクセス等の動作を実行しない。代わりに、ＩＯＭＭＵ７０２がこれらの動作を実行する。ＩＯＭＭＵ７０２は、ドメインＩＤ及びデバイスＩＤを変換し、ゲストバッファ及びログ等にアクセスするので、記載された実施形態は、ゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信の少なくとも一部を処理するためにハイパーバイザ７０４を用いることを回避する。このことは、通信がより迅速に完了し、プロセッサ４０２及びメモリ４０４等への負荷が軽減されることを意味し得る。

動作中、コマンドを例として使用すると、ゲストオペレーティングシステム７００は、ｉｎｖａｌｉｄａｔｅ＿ＩＯＭＭＵ＿ｐａｇｅｓコマンドをゲストコマンドバッファ５１８に書き込む。コマンドは、ＩＯＭＭＵ７０２によって処理されると、ＩＯＭＭＵ７０２に、コマンド内のドメインＩＤで指定されたＩＯＭＭＵ変換キャッシュ内のエントリの範囲を無効にさせる。言い換えると、ゲストオペレーティングシステムは、メモリの対応するゲスト部分においてメモリ書き込みを実行し、ゲストコマンドバッファ５１８における次のオープン／利用可能なエントリがｉｎｖａｌｉｄａｔｅ＿ＩＯＭＭＵ＿ｐａｇｅｓコマンドの情報（すなわち、コマンドを表すビット）を含むように更新する。次に、ゲストオペレーティングシステム７００は、書き込みコマンドをＩＯＭＭＵに送信し、対応するＩＯＭＭＵ ＭＭＩＯレジスタにおけるコマンドバッファテールポインタ（例えば、コマンドテールポインタ６００）を更新して（例えば、進めて）、ゲストオペレーティングシステム７００がコマンドバッファにコマンドを書き込んだことを示す。ＩＯＭＭＵ７０２は、ゲストオペレーティングシステム７００によるコマンドバッファテールポインタの書き込みを、例えば、対応するゲストコマンドバッファにおけるアドレスへの書き込みの監視（snooping）、バッファテールポインタの値の変化の検出、ゲストオペレーティングシステム７００からの書き込みコマンドの受信等を介して検出する。コマンドバッファテールポインタの書き込みを検出すると、ＩＯＭＭＵ７０２は、コマンドバッファヘッドポインタ（例えば、コマンドヘッドポインタ６０２）の値を用いて、メモリのゲスト部分におけるコマンドバッファからコマンドを取得し、コマンドを処理のために（例えば、コマンド内のゲストドメインＩＤに関連付けられたホストドメインＩＤを置換える等）準備する。次に、ＩＯＭＭＵ７０２は、コマンドを処理し、これにより、ＩＯＭＭＵ７０２に、ホストドメインＩＤによって示されるＩＯＭＭＵ７０２の変換キャッシュにおけるエントリの範囲を無効化させる。ＩＯＭＭＵ７０２は、ゲストＰＰＲログ５１６及びゲストイベントログ５１４へのＩＯＭＭＵ７０２の書き込みに対して少なくともいくつかの同様の動作を実行するが、逆に、ＩＯＭＭＵ７０２が通常これらのログを書き込み、ゲストオペレーティングシステム７００がログを読み取る。

ハイパーバイザ７０４は、ゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信の特定の部分、例えば、ゲストドメインＩＤのホストドメインＩＤへの変換、には関与しないが、ハイパーバイザ７０４とゲストオペレーティングシステム７００及び／又はＩＯＭＭＵ７０２は、ゲストオペレーティングシステム７００とＩＯＭＭＵ７０２との間の通信に関連付けられた通信を、別々に交換することができる。又は、ハイパーバイザ７０４は、他の方法で、通信がゲストオペレーティングシステム７００及び／又はＩＯＭＭＵ７０２によって適切に処理されることを確保することに関与し得る。例えば、ハイパーバイザ７０４は、ＩＯＭＭＵ７０２又はゲストオペレーティングシステム７００が指定された動作（例えば、バッファ又はログへの書き込み）を実行したことを直接的に（例えば、通信を介して）又は間接的に（例えば、メモリアクセスの監視を介して）判定することができ、また、ゲストオペレーティングシステム７００及び／又はＩＯＭＭＵ７０２への割り込みのシグナリング、フラグとして機能する共有メモリ位置の更新等の動作を実行し得る。上記のように、ハイパーバイザ７０４はＩＯＭＭＵバッキングストアを初期化することもできる。

（メモリのゲスト部分におけるゲストバッファ及びログへのＩＯＭＭＵのアクセスのプロセス）
説明された実施形態では、ＩＯＭＭＵ（例えば、ＩＯＭＭＵ７０２）は、ＩＯＭＭＵとゲストオペレーティングシステム（例えば、ゲストオペレーティングシステム７００）との間で情報を通信するために使用されるメモリのゲスト部分におけるゲストバッファ及びログにアクセスする（例えば、読み取り及び書き込み）ための動作を実行する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、ゲストオペレーティングシステムのメモリの各々のゲスト部分におけるゲストコマンドバッファ、ゲストイベントログ及び／又はゲスト周辺ページ要求（ＰＰＲ）ログにおけるエントリにアクセスする。ハイパーバイザが、メモリアクセス動作を処理すること無しに、メモリの各ゲストオペレーティングシステムの部分におけるゲストバッファ及びログに、ＩＯＭＭＵが通常のメモリアクセス動作を使用してアクセスするという点において、ＩＯＭＭＵは、各ゲストオペレーティングシステムのゲストバッファとログに直接アクセスする。図８は、いくつかの実施形態による、ゲストオペレーティングシステムのためのメモリのゲスト部分におけるバッファ又はログにＩＯＭＭＵがアクセスする間のプロセスを示すフローチャートを示す。図８に示す動作は、いくつかの実施形態によって実行される動作の一般的な例として示されていることに留意されたい。他の実施形態によって実施される動作には、異なる動作、異なる順序で実施される動作、及び／又は、異なるエンティティ若しくは機能ブロックによって実施される動作が含まれる。

図８に示す動作の範囲は一般的なものである。より具体的な例が図９～図１０に示されており、ＩＯＭＭＵがゲストオペレーティングシステムのためのメモリのゲスト部分におけるバッファ又はログから読み取りを行うこと（図９）、及び、ＩＯＭＭＵがゲストオペレーティングシステムのためのメモリのゲスト部分におけるバッファ又はログに書き込みを行うこと（図１０）を含む。

図８に示すように、ＩＯＭＭＵは、ゲストオペレーティングシステムのためのメモリのゲスト部分におけるゲストバッファ又はログにおいて情報へのアクセスを実行し、バッファ又はログは、ＩＯＭＭＵとゲストオペレーティングシステムとの間で情報を通信するために使用される（ステップ８００）。この動作では、ＩＯＭＭＵが最初にアクセスを実行することを決定する。例えば、ＩＯＭＭＵは、情報がゲストオペレーティングシステム又は別のエンティティによってゲストバッファ又はログに書き込まれたという指標を受信した後、特定のゲストバッファ又はログから情報が読み取られることを決定することができる。次に、ＩＯＭＭＵは、メモリのゲスト部分におけるゲストバッファ又はログのアドレス（つまり、アクセスされるエントリの特定のメモリ位置）を決定する。次に、ＩＯＭＭＵは、メモリのゲスト部分におけるバッファ又はログへのアクセスを実行する。バッファ又はログにアクセスするために、ＩＯＭＭＵは、バッファ又はログのアドレスを用いて一般的なメモリアクセス動作を実行する。ＩＯＭＭＵは、それ自身のバッファとログのセット（例えば、ＩＯＭＭＵ ＰＰＲログ２０８等のように、ＩＯＭＭＵバッファ及びログ）を使用する代わりに、メモリのゲスト部分のバッファ又はログに直接アクセスすることにより、ハイパーバイザの関与無しにゲストオペレーティングシステムとの通信を可能にする。

図９は、いくつかの実施形態による、ゲストオペレーティングシステムがメモリのゲスト部分におけるゲストバッファ又はログに書き込みを行い、そこからＩＯＭＭＵが読み取りを行う間のプロセスを示すフローチャートを示す。図９に示す動作は、いくつかの実施形態によって実施される動作の一般的な例として示されていることに留意されたい。他の実施形態によって実施される動作には、異なる動作、異なる順序で実施される動作、及び／又は、異なるエンティティ若しくは機能ブロックによって実施される動作が含まれる。例えば、図９は、例としてゲストコマンドバッファ内のコマンドを使用するが、他の実施形態では、ＩＯＭＭＵは、ゲストＰＰＲログ又はゲストイベントログ等の異なるバッファ又はログから読み取る。これらの実施形態では、ＩＯＭＭＵは、異なるゲストバッファ又はログを読み取るための同じ動作の一部又は全てを実行することができる。

図９の動作はゲストオペレーティングシステム（例えば、ゲストオペレーティングシステム７００）が、メモリ（例えば、ゲストメモリ４２８）のゲスト部分のコマンドバッファ（例えば、ゲストコマンドバッファ５１８）にコマンドを書き込むときに開始する（ステップ９００）。例えば、いくつかの実施形態では、ゲストコマンドバッファは、いくつかのエントリを含むメモリのゲスト部分における循環バッファであり、この動作は、ゲストオペレーティングシステムがコマンド（すなわち、コマンドを表すビットのシーケンス）をゲストコマンドバッファにおける次に使用可能なエントリに書き込むことを含む。

ゲストオペレーティングシステムが、ＩＯＭＭＵ（例えば、ＩＯＭＭＵ７０２）による処理を必要とするコマンドをゲストコマンドバッファに追加したため、ゲストオペレーティングシステムは、ＩＯＭＭＵにコマンドを通知する。より具体的には、ゲストオペレーティングシステムは、コマンドバッファテールポインタを更新するための書き込み要求を送信し、書き込み要求は、コマンドバッファテールポインタが記憶されているＩＯＭＭＵ ＭＭＩＯレジスタのゲスト仮想アドレスに向けられている（ステップ９０２）。記載された実施形態では、ゲストオペレーティングシステムは、ＩＯＭＭＵ ＭＭＩＯレジスタにアクセスするために、ローカル又は「仮想」アドレスを使用する（実際のＩＯＭＭＵアドレスを認識しなくてもよい）。ゲスト仮想アドレスは、ゲストオペレーティングシステムを実行するプロセッサ内のメモリ管理ユニット（ＭＭＵ）によって、ＭＭＩＯレジスタが配置されているＩＯＭＭＵにおけるシステム物理アドレス（つまり、ＩＯＭＭＵ ＭＭＩＯアドレス）に（例えば、ページテーブルウォークを、ゲストオペレーティングシステム等のページテーブルにおいて実行することによって）変換される。上記のように、ＩＯＭＭＵは、ＩＯＭＭＵ ＭＭＩＯレジスタを仮想化するため、ＭＭＵが使用するシステム物理アドレスは、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されているアドレスではなく、代わりに、ＩＯＭＭＵによってＭＭＩＯレジスタのアクセスとして認識されるＩＯＭＭＵのインタフェース／アパーチャにおけるアドレスである。したがって、ＭＭＵにおける変換に続いて、ＭＭＵは、ゲスト仮想アドレスに関連付けられたＩＯＭＭＵ ＭＭＩＯアドレス（すなわち、システム物理アドレス）でＩＯＭＭＵに書き込み要求を転送する（ステップ９０４）。

ＩＯＭＭＵ ＭＭＩＯアドレスは、単に、ゲストオペレーティングシステムからアクセス要求を受信するためにＩＯＭＭＵによって提供されるアドレスであるため、ＩＯＭＭＵは、書き込み要求に基づいて、ゲストオペレーティングシステムのためのコマンドバッファテールポインタのコピーが記憶されているメモリ内の物理アドレスを決定するための変換も実行する（ステップ９０６）。この動作中、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストアにおいてＩＯＭＭＵ ＭＭＩＯレジスタの何れのコピーがアクセスされるかを示すゲストオペレーティングシステムの識別情報を使用して、メモリ内の物理アドレスを決定する。このプロセスでは、ＩＯＭＭＵは、先ず、ゲストオペレーティングシステムの識別子とＭＭＵによって提供されるシステムの物理アドレスに基づいて、アルゴリズムやテーブル等を使用して、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのＩＯＭＭＵ仮想アドレスを計算する。次に、ＩＯＭＭＵは、１つ以上のページテーブルを使用して、ＩＯＭＭＵ仮想アドレスをシステム物理アドレスに変換する。ここで、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーがＩＯＭＭＵバッキングストアに記憶される。

次に、ＩＯＭＭＵは、メモリ内の物理アドレスに、書き込み要求からのデータを記憶し、それによって、ゲストオペレーティングシステムのためのコマンドバッファテールポインタのコピーを更新する（ステップ９０８）。言い換えると、ＩＯＭＭＵは、コマンドバッファテールポインタ、エントリ識別子、実行カウント等の更新されたアドレスのうち１つ以上のビット等のデータを、ゲストオペレーティングシステムに関連付けられたコマンドバッファテールポインタのコピーがＩＯＭＭＵバッキングストアに保存されているメモリ位置に記憶する。この更新により、コマンドバッファテールポインタは、コマンドがゲストコマンドバッファに書き込まれ、したがって、ＩＯＭＭＵによる処理を待機していることを直接又は間接的に示す。いくつかの実施形態では、ＩＯＭＭＵ、ゲストオペレーティングシステム、及び／又は、別のエンティティは、コマンドがゲストコマンドバッファにおいて処理を待機していること、又は、ゲストオペレーティングシステムがコマンドを提供したことを示すために、他のポインタ又はインジケータを設定する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、サポートされるゲストオペレーティングシステム毎に１つのコマンド待機ビットのセットを含み、コマンド待機ビットは、コマンドがゲストコマンドバッファにおいて処理待機中であることを示すために、ゲストオペレーティングシステムに対してセット（又は、クリア）される。

ＩＯＭＭＵは、書き込み要求を検出すること（又は、他の方法でコマンドが処理を待機していると判断すること）に基づいて、コマンドバッファヘッドポインタのコピーからのデータを使用して、メモリのゲスト部分におけるゲストコマンドバッファからコマンドを取得する（ステップ９１０）。この動作では、ＩＯＭＭＵは、直接又は間接的に、コマンドバッファヘッドポインタのコピーからのデータを、場合によっては、バッキングストアからのゲストオペレーティングシステムのための、ＩＯＭＭＵ ＭＭＩＯレジスタのコピーからの他のポインタ又は他の情報（例えば、ゲストコマンドバッファベースのポインタ等）と共に使用して、コマンドが記憶されているゲストコマンドバッファ内のエントリのシステム物理アドレスを決定する。この動作のために、ＩＯＭＭＵは、アドレスを決定すると共に、ゲストコマンドバッファ内のエントリのシステム物理アドレスを決定するための変換等を（例えば、対応するページテーブルを使用して）実行することができる。次に、ＩＯＭＭＵは、システムの物理アドレスからコマンドを読み取る。これは、ＩＯＭＭＵがメモリのゲスト部分における特定のアドレスへのアクセスを許容されていることを前提として、オペレーティングシステム、ハイパーバイザ、メモリ管理ユニット等が、メモリ読み取りの発生を許容することを含み得る。この動作の完了時に、ＩＯＭＭＵは、メモリのゲスト部分から取得したコマンドを有し（例えば、コマンドの個々のビットを有し）、したがって、コマンドを実行する準備ができている。

次に、ＩＯＭＭＵは通信を処理する（ステップ９１２）。この動作の場合、いくつかの実施形態では、ＩＯＭＭＵ内のコマンド処理ロジックがコマンドを処理し、ＩＯＭＭＵにコマンドの動作を実行させる。図９に示されていないが、コマンドを処理した後、ＩＯＭＭＵは、コマンドが処理されたことを示すようにシステム状態を更新する。例えば、いくつかの実施形態では、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムの対応するＩＯＭＭＵ ＭＭＩＯレジスタのコピーにおけるコマンドバッファヘッドポインタを更新し、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムの他のコマンドバッファ情報を更新することができる。

図１０は、いくつかの実施形態による、メモリのゲスト部分におけるゲストバッファ又はログにＩＯＭＭＵが書き込みを行い、そこからゲストオペレーティングシステムが読み取りを行う間のプロセスを示すフローチャートである。図１０に示す動作は、いくつかの実施形態によって実行される動作の一般例として示されていることに留意されたい。他の実施形態によって実施される動作には、異なる動作、異なる順序で実施される動作、及び／又は、異なるエンティティ若しくは機能ブロックによって実施される動作が含まれる。例えば、図１０は、例としてゲストイベントログ内のイベントを使用するが、他の実施形態では、ＩＯＭＭＵは、ゲストＰＰＲログ又はゲストコマンドバッファ等の異なるバッファ又はログに書き込む。これらの実施形態では、ＩＯＭＭＵは、異なるゲストバッファ又はログに書き込むための同じ動作の一部又は全てを実行することができる。

図１０の動作は、ＩＯＭＭＵ（例えば、ＩＯＭＭＵ７０２）が、ゲストオペレーティングシステム（例えば、ゲストメモリ４２８）のメモリのゲスト部分におけるゲストイベントログ（例えば、ゲストイベントログ５１４）のシステム物理アドレスを決定するときに開始する（ステップ１０００）。この動作では、ＩＯＭＭＵは、ゲストオペレーティングシステムの識別子（例えば、ドメインＩＤ）に基づいて、ゲストイベントログのテールポインタを保持するＩＯＭＭＵバッキングストアにおけるゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのシステム物理アドレスを計算、取得、又は、他の方法で決定する。次に、システムは、システムの物理アドレスからゲストイベントログのテールポインタを取得し、直接又は間接的に、ゲストイベントログのテールポインタの値（及び、場合によっては、イベントログベースポインタ等のゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタの他のコピーからの値）をゲストイベントログのシステム物理アドレスとして使用する。いくつかの実施形態では、ＩＯＭＭＵは、イベントログテールポインタの値に基づいてシステム物理アドレスを計算するための、及び／又は、１つ以上のページテーブルを用いてイベントログテールポインタの値を変換するための１つ以上の動作を実行する。

次に、ＩＯＭＭＵは、システム物理アドレスを使用して、ゲストオペレーティングシステムのメモリのゲスト部分におけるゲストイベントログにイベントを書き込む（ステップ１００２）。例えば、いくつかの実施形態では、ゲストコマンドログは、いくつかのエントリを含むメモリのゲスト部分の循環バッファであり、この動作は、ＩＯＭＭＵがイベント（すなわち、イベントを表すビットのシーケンス）をゲストイベントログにおける次に使用可能なエントリに書き込むことを含む。ＩＯＭＭＵは、一般的なメモリアクセス動作を使用して、イベントをゲストイベントログに書き込む。いくつかの実施形態では、メモリのゲスト部分におけるシステム物理アドレスへの書き込みは、ＩＯＭＭＵがメモリのゲスト部分における特定のアドレスへのアクセスを許容されていることを前提として、オペレーティングシステム、ハイパーバイザ、メモリ管理ユニット等が、メモリ書き込みの発生を許容することを含み得る。

ＩＯＭＭＵが、ゲストオペレーティングシステムによる処理を必要とするイベントをゲストイベントログに追加したため、ＩＯＭＭＵは、ゲストオペレーティングシステムにイベントを通知する。いくつかの実施形態では、ゲストオペレーティングシステムに通知することは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのイベントログテールポインタのコピーを更新することと、ゲストオペレーティングシステムに通知するためにゲストオペレーティングシステムに割り込みを送信することと、の両方を含む。したがって、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア内のゲストオペレーティングシステムのイベントログテールポインタのコピーの物理アドレスを決定する（ステップ１００４）。この動作中、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストア並びに1つ以上のＩＯＭＭＵプライベートアドレステーブル及び／又はページテーブルにおいてＩＯＭＭＵ ＭＭＩＯレジスタの何れのコピーがアクセスされるかを示すゲストオペレーティングシステムの識別情報を使用して、メモリ内の物理アドレスを決定する。次に、ＩＯＭＭＵは、物理アドレスにおいて、ゲストオペレーティングシステムのイベントログテールポインタのコピーを更新するデータを記憶する（ステップ１００６）。言い換えると、ＩＯＭＭＵは、イベントログテールポインタ、エントリ識別子、実行カウント等の更新されたアドレスのうち１つ以上のビット等のデータを、ゲストオペレーティングシステムが関連付けられたイベントログテールポインタのコピーがＩＯＭＭＵバッキングストアに保存されているメモリ位置に記憶する。この更新により、イベントログのテールポインタは、イベントがイベントログに書き込まれ、したがって、ゲストオペレーティングシステムによる処理を待機していることを直接又は間接的に示す。

また、ＩＯＭＭＵは、ゲストオペレーティングシステムに割り込みを送信し、割り込みは、イベントがゲストイベントログで待機していることを示す（ステップ１００８）。この動作では、ＩＯＭＭＵは、ゲストオペレーティングシステムに関連付けられた仮想高度プログラマブル割り込みコントローラ（ｖＡＰＩＣ）等を例として使用することにより、ＩＯＭＭＵと適切なゲストオペレーティングシステムとの間で割り込みが受け渡される内部割り込みメカニズムを使用することができる。

割り込みの受信に応じて、ゲストオペレーティングシステムは、イベントログヘッドポインタからデータを読み取るための読み取り要求をＩＯＭＭＵに送信する。読み取り要求は、イベントログヘッドポインタが記憶されているＩＯＭＭＵ ＭＭＩＯレジスタのゲスト仮想アドレスに向けられる（ステップ１０１０）。記載された実施形態では、ゲストオペレーティングシステムは、ＩＯＭＭＵ ＭＭＩＯレジスタにアクセスするために、ローカル又は「仮想」アドレスを使用する（実際の及び／又は仮想のＩＯＭＭＵアドレスを認識しなくてもよい）。ゲスト仮想アドレスは、ゲストオペレーティングシステムを実行するプロセッサにおけるメモリ管理ユニット（ＭＭＵ）によって、ＭＭＩＯレジスタが配置されているＩＯＭＭＵ内のシステム物理アドレス（つまり、ＩＯＭＭＵ ＭＭＩＯアドレス）に（例えば、ゲストオペレーティングシステムのページテーブルにおいてページテーブルウォークを実行することによって等）変換される。上記のように、ＩＯＭＭＵがＩＯＭＭＵ ＭＭＩＯレジスタを仮想化するため、ＭＭＵが使用するシステム物理アドレスは、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーが配置されているアドレスではなく、ＭＭＩＯレジスタのアクセスとしてＩＯＭＭＵによって認識されるＩＯＭＭＵのインタフェース／アパーチャにおけるアドレスである。したがって、ＭＭＵにおける変換に続いて、ＭＭＵは、ゲスト仮想アドレスに関連付けられたＩＯＭＭＵ ＭＭＩＯアドレス（すなわち、システム物理アドレス）でＩＯＭＭＵに読み取り要求を転送する（ステップ１０１２）。

ＩＯＭＭＵ ＭＭＩＯアドレスは、単に、ゲストオペレーティングシステムからのアクセス要求を受信するためにＩＯＭＭＵによって提供されるアドレスであるため、ＩＯＭＭＵは、読み取り要求に基づいて、ゲストオペレーティングシステムのためのイベントログヘッドポインタのコピーが記憶されるメモリ内の物理アドレスを決定するための変換も実行する（ステップ１０１４）。この動作中、ＩＯＭＭＵは、ＩＯＭＭＵバッキングストアにおいてＩＯＭＭＵ ＭＭＩＯレジスタの何れのコピーがアクセスされるかを示すゲストオペレーティングシステムの識別情報を使用して、メモリ内の物理アドレスを決定する。このプロセスでは、ＩＯＭＭＵは、先ず、ゲストオペレーティングシステムの識別子とＭＭＵによって提供されるシステム物理アドレスに基づいて、アルゴリズム、テーブル等を使用して、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのＩＯＭＭＵ仮想アドレスを計算する。次に、ＩＯＭＭＵは、１つ以上のページテーブルを使用して、ＩＯＭＭＵ仮想アドレスを、システム物理アドレスに変換する。ここで、ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーは、ＩＯＭＭＵバッキングストアに記憶される。

次に、ＩＯＭＭＵは、メモリ内の物理アドレスのメモリ位置から、読み取り要求のデータを読み取る。言い換えると、ＩＯＭＭＵは、イベントログヘッドポインタ、エントリ識別子、実行カウント等のアドレスのうち１つ以上のビット等のデータを、ゲストオペレーティングシステムに関連付けられたイベントログヘッドポインタのコピーがＩＯＭＭＵバッキングストアに保存されているメモリ位置において読み取る。イベントログヘッドポインタは、ゲストオペレーティングシステムによる処理を待機しているゲストイベントログに次に書き込まれるイベントを直接又は間接的に示す。いくつかの実施形態では、ＩＯＭＭＵ、ゲストオペレーティングシステム、及び／又は、別のエンティティは、イベントがゲストイベントログで処理を待機していること又はＩＯＭＭＵがイベントを提供したことを示すために、他のポインタ又はインジケータを設定する。例えば、いくつかの実施形態では、ゲストオペレーティングシステム及び／又はハイパーバイザは、サポートされるゲストオペレーティングシステム毎に１つのイベント待機ビットのセットを含み、イベント待機ビットは、イベントがゲストイベントログにおいて待機中であることを示すために、ゲストオペレーティングシステムに対してセット（又は、クリア）される。次に、ＩＯＭＭＵは、イベントログヘッドポインタからゲストオペレーティングシステムにデータを返す（ステップ１０１６）。

次に、ゲストオペレーティングシステムは、ゲストイベントログ内のイベントを処理するための１つ以上の後続の動作を実行するためにデータを使用する（ステップ１０１８）。例えば、いくつかの実施形態では、ゲストオペレーティングシステムのイベントログヘッドポインタのコピーは、イベントログのエントリが配置されているメモリのゲスト部分の場所のアドレスを記憶する。ゲストオペレーティングシステムは、直接又は間接的にアドレスを使用して、イベントを処理する前にゲストイベントログからイベントを取得する。

いくつかの実施形態では、電子デバイス（例えば、電子デバイス４００及び／又はその一部）は、非一時的なコンピュータ可読記憶媒体に記憶されたコード及び／又はデータを使用して、本明細書で説明する動作の一部又は全てを実行する。より具体的には、電子デバイスは、コンピュータ可読記憶媒体からコード及び／又はデータを読み出し、説明した動作を実行する際にコードを実行し及び／又はデータを使用する。コンピュータ可読記憶媒体は、電子デバイスによって使用されるコード及び／又はデータを記憶する任意のデバイス、媒体又はこれらの組み合わせであってもよい。例えば、コンピュータ可読記憶媒体は、フラッシュメモリ、ランダムアクセスメモリ（例えば、ｅＤＲＡＭ、ＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＤＤＲ４ ＳＤＲＡＭ等）、読み出し専用メモリ（ＲＯＭ）、及び／又は、磁気若しくは光学記憶媒体（例えば、ディスクドライブ、磁気テープ、ＣＤ、ＤＶＤ等）を含む揮発性メモリ及び／又は不揮発性メモリを含むことができるが、これらに限定されない。

いくつかの実施形態では、１つ以上のハードウェアモジュールは、本明細書に説明される動作を実行する。例えば、ハードウェアモジュールは、１つ以上のプロセッサ／コア／中央処理ユニット（ＣＰＵ）、特定用途向け集積回路（ＡＳＩＣ）チップ、ニューラルネットワークプロセッサ若しくはアクセラレータ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、計算ユニット、組み込みプロセッサ、グラフィックスプロセッサ（ＧＰＵ）／グラフィックスコア、パイプライン、加速処理ユニット（ＡＰＵ）、スパース性監視装置、機能ブロック、及び／又は、他のプログラマブルロジックデバイスを含めることができるが、これらに限定されない。このようなハードウェアモジュールが起動されると、ハードウェアモジュールは、動作の一部又は全てを実行する。いくつかの実施形態では、ハードウェアモジュールは、命令（プログラムコード、ファームウェア等）を実行することによって動作を実行するように構成された１つ以上の汎用回路を含む。

いくつかの実施形態では、本明細書で説明する構造及びメカニズム（例えば、電子デバイス４００、ＩＯＭＭＵ４２４、及び／又は、これらの一部）の一部又は全てを表すデータ構造は、電子デバイスによって読み出すことができ、構造及びメカニズムを含むハードウェアを製造するために直接的又は間接的に使用することができるデータベース又は他のデータ構造を含む非一時的なコンピュータ可読記憶媒体に記憶されている。例えば、データ構造は、Ｖｅｒｉｌｏｇ又はＶＨＤＬ等の高レベル設計言語（ＨＤＬ）におけるハードウェア機能の動作レベル記述又はレジスタ転送レベル（ＲＴＬ）記述であってもよい。記述は、合成ツールにより読み出されてもよく、合成ツールは、記述を合成して、上述した構造及びメカニズムを含むハードウェアの機能を表すゲート／回路要素のリストを含むネットリストを、合成ライブラリから生成することができる。次に、ネットリストは、配置され、ルーティングされ、マスクに適用される幾何学形状を記述するデータセットが生成され得る。次いで、上述した構造及びメカニズムに対応する１つ以上の半導体回路（例えば、集積回路）を製造するために、様々な半導体製造ステップでマスクが使用され得る。或いは、コンピュータアクセス可能記憶媒体上のデータベースは、必要に応じて、ネットリスト（合成ライブラリの有無にかかわらず）若しくはデータセット又はグラフィックデータシステム（ＧＤＳ）ＩＩデータであってもよい。

本明細書では、変数又は不特定の値（すなわち、値の特定のインスタンスを持たない、値の一般的な説明）は、Ｎ等の文字で表されている。同様の文字が本説明の他の箇所で使用され得るが、本明細書で使用されるように、各場合における変数及び不特定の値は、必ずしも同じではなく、すなわち、一般的な変数及び不特定値の一部又は全てに対して、異なる変数量及び値が存在してもよい。言い換えると、この説明において変数及び不特定値を表すために使用されるＮ及び他の文字は、必ずしも互いに関連するわけではない。

本明細書で使用される「等（et cetra）」又は「等（etc.）」という表現は、「及び／又は」のケース、すなわち、「等」が関連するリスト内の要素のうち「少なくとも１つ」に相当するものを提示することを意図している。例えば、「電子デバイスは、第１の動作、第２の動作等を実行する」という文において、電子デバイスは、第１の動作、第２の動作、及び、他の動作のうち少なくとも１つを実行する。さらに、「等」に関連するリスト内の要素は、一組の実施例の中の単なる例であり、実施例の少なくともいくつかは、いくつかの実施形態では現れない場合がある。

実施形態の上記の説明は、例示及び説明のためにのみ提示されている。これらは、網羅的であること、又は、実施形態を開示された形態に限定することを、意図していない。したがって、当業者は、多くの変更及び変形が明らかであろう。さらに、上記の開示は、実施形態を限定することを意図していない。実施形態の範囲は、添付の特許請求の範囲によって定義される。

Claims (20)

1. ゲストオペレーティングシステムを実行するプロセッサと、
   前記ゲストオペレーティングシステムによってアクセスされるデータ及び情報を記憶するために予約されたゲスト部分を有するメモリと、
   入出力メモリ管理ユニット（ＩＯＭＭＵ）と、を備える電子デバイスであって、
   前記ＩＯＭＭＵは、
   前記ゲスト部分において、前記ＩＯＭＭＵから前記ゲストオペレーティングシステムへの情報の通信に用いられるゲストバッファ及び／又はログに情報を書き込むことと、
   前記ゲストオペレーティングシステムから前記ＩＯＭＭＵへの情報の通信に用いられるゲストバッファ及び／又はログ内の情報を前記ゲスト部分から読み取ることと、
   を行うように構成されている、
   電子デバイス。
2. 前記ＩＯＭＭＵが、前記ゲスト部分において、所定のゲストバッファ又はログに情報を書き込むことは、
   前記ＩＯＭＭＵが、前記メモリ内の前記所定のゲストバッファ又はログのシステム物理アドレスを決定することと、
   前記ＩＯＭＭＵが、前記システム物理アドレスにおける前記メモリ内の前記所定のゲストバッファ又はログに情報を書き込むことと、
   前記ＩＯＭＭＵが、前記ＩＯＭＭＵが前記情報を前記所定のゲストバッファ又はログに書き込んだという指標を、前記ゲストオペレーティングシステムに送信することと、を含む、
   請求項１の電子デバイス。
3. 前記ＩＯＭＭＵが、前記ゲスト部分において、前記所定のゲストバッファ又はログに情報を書き込むことは、
   前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムの識別子に基づいて、ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのシステム物理アドレスを決定することと、
   前記ＩＯＭＭＵが、前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーから前記システム物理アドレスを取得することと、
   前記ＩＯＭＭＵが、前記情報の前記ゲストバッファ又はログへの書き込み後に、前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーを更新して、前記ゲストバッファ又はログへの書き込みを示すことと、を含む、
   請求項２の電子デバイス。
4. 前記指標を前記ゲストオペレーティングシステムに送信することは、
   前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムの割り込みコントローラの仮想コピーを介して、内部割り込みを前記ゲストオペレーティングシステムに送信することを含み、
   前記内部割り込みは、前記所定のゲストバッファ又はログを前記ＩＯＭＭＵが書き込んだことを前記ゲストオペレーティングシステムに通知する、
   請求項２の電子デバイス。
5. 前記ゲストオペレーティングシステムは、前記指標に基づいて、前記情報を前記システム物理アドレスにおける前記ゲスト部分の前記ゲストバッファ又はログから読み取る、
   請求項２の電子デバイス。
6. 前記ゲストオペレーティングシステムが、前記情報を前記ゲスト部分の前記ゲストバッファ又はログから読み取ることは、
   前記ゲストオペレーティングシステムが、前記ＩＯＭＭＵを介して、前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーから情報を取得することと、
   前記ゲストオペレーティングシステムが、前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーからの前記情報を使用して、前記ゲスト部分の前記ゲストバッファ又はログから前記情報を読み取ることと、を含む、
   請求項５の電子デバイス。
7. 前記ＩＯＭＭＵが、前記ゲスト部分の所定のゲストバッファ又はログから情報を読み取ることは、
   前記ＩＯＭＭＵが、前記所定のゲストバッファ又はログに関連付けられているＩＯＭＭＵ ＭＭＩＯレジスタを更新するためのメモリ書き込み要求を前記ゲストオペレーティングシステムから受信することであって、前記ゲストオペレーティングシステムは、前記所定のゲストバッファ又はログに個別に書き込みを行っている、ことと、
   前記ＩＯＭＭＵが、前記更新に基づいて、前記ゲスト部分の前記所定のゲストバッファ又はログのシステム物理アドレスを決定することと、
   前記ＩＯＭＭＵが、前記システム物理アドレスにおける前記メモリ内の前記所定のゲストバッファ又はログから情報を読み取ることと、を含む、
   請求項１の電子デバイス。
8. 前記ＩＯＭＭＵは、
   前記メモリ書き込み要求と前記ゲストオペレーティングシステムの識別子とに基づいて、ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーのシステム物理アドレスを決定することと、
   前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーの対応する更新を実行することと、
   を行うように構成されている、
   請求項７の電子デバイス。
9. 前記ゲストバッファ及び／又はログは、
   コマンドバッファと、
   イベントログと、
   周辺ページ要求（ＰＰＲ）ログと、
   のうち一部又は全てを含む、
   請求項１の電子デバイス。
10. 前記プロセッサは、少なくとも１つの他のゲストオペレーティングシステムを実行し、
    前記メモリは、前記少なくとも１つの他のゲストオペレーティングシステムによってアクセスされるデータ及び情報を記憶するために予約された個別のゲスト部分を有し、
    前記ＩＯＭＭＵは、
    対応するゲスト部分において、前記ＩＯＭＭＵから前記少なくとも１つの他のゲストオペレーティングシステムに情報を通信するために使用されるゲストバッファ及び／又はログに情報を書き込むことと、
    前記少なくとも１つの他のゲストオペレーティングシステムから前記ＩＯＭＭＵに情報を通信するために使用されるゲストバッファ及び／又はログ内の情報を前記対応するゲスト部分から読み取ることと、
    を行うように構成されている、
    請求項１の電子デバイス。
11. ゲストオペレーティングシステムを実行するプロセッサと、前記ゲストオペレーティングシステムによってアクセスされるデータ及び情報を記憶するために予約されたゲスト部分を有するメモリと、入出力メモリ管理ユニット（ＩＯＭＭＵ）と、を備える電子デバイスにおいてゲストバッファ及びログにアクセスする方法であって、
    前記ＩＯＭＭＵが、前記ゲスト部分において、前記ＩＯＭＭＵから前記ゲストオペレーティングシステムへの情報の通信に用いられるゲストバッファ及び／又はログに情報を書き込むことと、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムから前記ＩＯＭＭＵへの情報の通信に用いられるゲストバッファ及び／又はログ内の情報を前記ゲスト部分から読み取ることと、を含む、
    方法。
12. 前記ＩＯＭＭＵが、前記ゲスト部分において、所定のゲストバッファ又はログに情報を書き込むことは、
    前記ＩＯＭＭＵが、前記メモリ内の前記所定のゲストバッファ又はログのシステム物理アドレスを決定することと、
    前記ＩＯＭＭＵが、前記システム物理アドレスにおける前記メモリ内の前記所定のゲストバッファ又はログに情報を書き込むことと、
    前記ＩＯＭＭＵが、前記ＩＯＭＭＵが前記情報を前記所定のゲストバッファ又はログに書き込んだという指標を、前記ゲストオペレーティングシステムに送信することと、を含む、
    請求項１１の方法。
13. 前記ＩＯＭＭＵが、前記ゲスト部分において、前記所定のゲストバッファ又はログに情報を書き込むことは、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムの識別子に基づいて、ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムのＩＯＭＭＵ ＭＭＩＯレジスタのコピーのシステム物理アドレスを決定することと、
    前記ＩＯＭＭＵが、前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーから前記システム物理アドレスを取得することと、
    前記ＩＯＭＭＵが、前記情報の前記ゲストバッファ又はログへの書き込み後に、前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーを更新して、前記ゲストバッファ又はログへの書き込みを示すことと、を含む、
    請求項１２の方法。
14. 前記指標を前記ゲストオペレーティングシステムに送信することは、
    前記ＩＯＭＭＵが、前記ゲストオペレーティングシステムの割り込みコントローラの仮想コピーを介して、内部割り込みを前記ゲストオペレーティングシステムに送信することを含み、
    前記内部割り込みは、前記所定のゲストバッファ又はログを前記ＩＯＭＭＵが書き込んだことを前記ゲストオペレーティングシステムに通知する、
    請求項１２の方法。
15. 前記ゲストオペレーティングシステムが、前記指標に基づいて、前記情報を前記システム物理アドレスにおける前記ゲスト部分の前記ゲストバッファ又はログから読み取ることを含む、
    請求項１２の方法。
16. 前記ゲストオペレーティングシステムが、前記情報を前記ゲスト部分の前記ゲストバッファ又はログから読み取ることは、
    前記ゲストオペレーティングシステムが、前記ＩＯＭＭＵを介して、前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーから情報を取得することと、
    前記ゲストオペレーティングシステムが、前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーからの前記情報を使用して、前記ゲスト部分の前記ゲストバッファ又はログから前記情報を読み取ることと、を含む、
    請求項１５の方法。
17. 前記ＩＯＭＭＵが、前記ゲスト部分の所定のゲストバッファ又はログから情報を読み取ることは、
    前記ＩＯＭＭＵが、前記所定のゲストバッファ又はログに関連付けられているＩＯＭＭＵ ＭＭＩＯレジスタを更新するためのメモリ書き込み要求を前記ゲストオペレーティングシステムから受信することであって、前記ゲストオペレーティングシステムは、前記所定のゲストバッファ又はログに個別に書き込みを行っている、ことと、
    前記ＩＯＭＭＵが、前記更新に基づいて、前記ゲスト部分の前記所定のゲストバッファ又はログのシステム物理アドレスを決定することと、
    前記ＩＯＭＭＵが、前記システム物理アドレスにおける前記メモリ内の前記所定のゲストバッファ又はログから情報を読み取ることと、を含む、
    請求項１１の方法。
18. 前記ＩＯＭＭＵは、
    前記メモリ書き込み要求と前記ゲストオペレーティングシステムの識別子とに基づいて、ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーのシステム物理アドレスを決定することと、
    前記ＩＯＭＭＵバッキングストア内の前記ゲストオペレーティングシステムの前記ＩＯＭＭＵ ＭＭＩＯレジスタのコピーの対応する更新を実行することと、
    を行うように構成されている、
    請求項１７の方法。
19. 前記ゲストバッファ及び／又はログは、
    コマンドバッファと、
    イベントログと、
    周辺ページ要求（ＰＰＲ）ログと、
    のうち一部又は全てを含む、
    請求項１１の方法。
20. 前記プロセッサは、少なくとも１つの他のゲストオペレーティングシステムを実行し、
    前記メモリは、前記少なくとも１つの他のゲストオペレーティングシステムによってアクセスされるデータ及び情報を記憶するために予約された個別のゲスト部分を有し、
    前記ＩＯＭＭＵは、
    対応するゲスト部分において、前記ＩＯＭＭＵから前記少なくとも１つの他のゲストオペレーティングシステムに情報を通信するために使用されるゲストバッファ及び／又はログに情報を書き込むことと、
    前記少なくとも１つの他のゲストオペレーティングシステムから前記ＩＯＭＭＵに情報を通信するために使用されるゲストバッファ及び／又はログ内の情報を前記対応するゲスト部分から読み取ることと、
    を行うように構成されている、
    請求項１１の方法。

Images