JP2022522755A - 量子メモリアドレス指定のための技術ならびに関連のある系および方法 - Google Patents

量子メモリアドレス指定のための技術ならびに関連のある系および方法 Download PDF

Info

Publication number
JP2022522755A
JP2022522755A JP2021551553A JP2021551553A JP2022522755A JP 2022522755 A JP2022522755 A JP 2022522755A JP 2021551553 A JP2021551553 A JP 2021551553A JP 2021551553 A JP2021551553 A JP 2021551553A JP 2022522755 A JP2022522755 A JP 2022522755A
Authority
JP
Japan
Prior art keywords
quantum
mode
register
boson
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021551553A
Other languages
English (en)
Other versions
JP7557209B2 (ja
JPWO2020180672A5 (ja
Inventor
ハン，コナー
チャン，ヤーシン
ザ サード，ロバート，ジェイ． シェールコプフ
ガービン，スティーブン，エム．
ジアン，リアン
ゾウ，チャンリン
チュー，イーウェン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yale University
Original Assignee
Yale University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yale University filed Critical Yale University
Publication of JP2022522755A publication Critical patent/JP2022522755A/ja
Publication of JPWO2020180672A5 publication Critical patent/JPWO2020180672A5/ja
Application granted granted Critical
Publication of JP7557209B2 publication Critical patent/JP7557209B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

ボゾン系の複数のモードを通じて量子情報をルート決定することによりQRAMを実行するための技術が記載される。いくつかの局面によると、単一のボゾン系は、同時に多くの独立したモードに量子情報を維持するように構成され得る。これらのモードにおける適切な操作は、操作により変更されたモードのみがアクセスされるアドレスに関連するものであるように、量子アドレス値を、それぞれのビットに関連するモードにルート決定することを可能にし得る。これらのモードは、記憶された値に基づいて操作され得、次いで抽出され得、アドレスにおいて記憶されたビット値の所望の相互に関連した重ね合わせが得られる。アドレス位置で記憶されるビットは古典的ビットであり得るか、またはキュービットであり得る。

Description

関連出願の他所参照
本願は、2019年3月1日に出願され、その全体において参照により本明細書に援用される発明の名称「Phonon Coupling for QRAM Disclosure」の米国仮特許出願第62/812,533号の35 U.S.C. § 119(e)下の利益を主張する。
背景
量子情報処理は、エネルギー量子化、重ね合わせおよびもつれなどの量子力学的現象を使用して、従来の情報処理では使用されない方法で情報をエンコードして処理する。例えば、特定のコンピューター計算問題は、従来の古典的コンピューター計算ではなく量子コンピューター計算を使用してより効率的に解決され得る。しかしながら、現実的なコンピューター計算選択肢になるために、「キュービット」として知られる多くの量子ビットを正確に制御することおよびこれらのキュービットの間の相互作用を制御することが必要であり得る。特に、キュービットは理想的に、長いコヒーレンス時間を有し、個々に操作され得、多キュービットゲートを実行するために1つ以上の他のキュービットと相互作用し得、効率的に初期化および測定され得、大規模化可能であり得るので、量子コンピューターは多くのキュービットを含み得る。
キュービットは、少なくとも2つの直交する状態を有する任意の物理的量子力学系から形成され得る。例えば、情報をエンコードし得、そのためにそれぞれが量子情報処理のためのキュービットとして使用され得る光子偏向、電子スピンおよび核スピンは、全て二準位系である。キュービットの異なる物理的実行は、異なる利点および欠点を有する。例えば、光子偏向は、長いコヒーレンス時間および単純な単一キュービット操作により利益を受けるが、単純な多キュービットゲートを作成できないことを欠点としてもつ。
概要
いくつかの局面によると、量子ルーターを操作することにより量子アドレスを使用して、メモリにアクセスする方法が提供され、ここで量子ルーターはボゾン系にカップリングされた超伝導回路を含み、ボゾン系は、ボゾン系の少なくともいくつかのモードの周波数間隔において非一様性を示し、該方法は、量子アドレスに基づく値を有する複数のアドレスキュービットを初期化すること、ここで複数のアドレスキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；複数のレジスタキュービットを初期化すること、ここで複数のレジスタキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うこと、ここでそれぞれの量子ゲートは、複数のアドレスキュービットの1つの状態に少なくとも部分的に基づいて、レジスタキュービットの少なくとも1つの状態を変化させる；および超伝導回路にエネルギーを提供することにより、メモリ中に記憶される値に従って、1つ以上のレジスタキュービットの位相シフトを行うことを含む。
いくつかの態様によると、メモリは複数のビットを記憶する古典的メモリである。
いくつかの態様によると、該方法はさらに、メモリに記憶された複数のビットのそれぞれのビットについて、ビットの値に基づいて、ビットに関連のあるレジスタキュービットの位相シフトを行うかどうかを決定することを含む。
いくつかの態様によると、該方法はさらに、1つ以上のレジスタキュービットの位相シフトを行う後に、第2の複数の量子ゲートを行うことを含み、第2の複数の量子ゲートは、1つ以上の位相シフトされたレジスタキュービットの状態に基づく。
いくつかの態様によると、複数のレジスタキュービットを初期化することは、バス値を有するレジスタキュービットの1つを初期化すること、およびレジスタキュービットの残りを互いに同じ状態に初期化することを含む。
いくつかの態様によると、複数の量子ゲートのそれぞれの量子ゲートを行うことは、ボゾン系のモードの周波数に基づいて選択される異なる周波数の2つ以上の駆動を有する超伝導回路を駆動することを含む。
いくつかの態様によると、超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うことは、複数のSWAPゲートを行うことを含む。
いくつかの態様によると、超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うことは、複数のCZゲートを行うことを含む。
いくつかの態様によると、超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うことは、一連の時間ステップにおいて複数の量子ゲートの1つ以上を行うことを含み、ここで一連の時間ステップにおける時間ステップの数は、オーダー(of order)log2(N)であり、Nは、メモリにより記憶されるビットの数である。
いくつかの態様によると、ボゾン系は結晶共振器を含む。
いくつかの態様によると、メモリは複数のキュービットを記憶する量子メモリである。
いくつかの局面によると、メモリ、少なくとも1つの非線形要素を含む超伝導回路および超伝導回路にカップリングされるボゾン系を含む量子ルーター、ここでボゾン系は、ボゾン系の少なくともいくつかのモードの周波数間隔において非一様性を示す、ならびにメモリ内のアドレス位置の重ね合わせを示す量子アドレスに基づいて、超伝導回路にエネルギーを適用することにより、ボゾン系のモードの状態を操作するように構成される少なくとも1つの制御器を含む、量子ランダムアクセスメモリ(QRAM)系が提供される。
いくつかの態様によると、ボゾン系は結晶共振器を含む。
いくつかの態様によると、結晶共振器は、バルク音波(BAW)共振器または表面音波(SAW)共振器である。
いくつかの態様によると、超伝導回路は、トランスモンキュービットを含む。
いくつかの態様によると、該系はさらに、超伝導回路をボゾン系にカップリングする変換器を含む。
いくつかの態様によると、変換器は圧電性材料を含む。
いくつかの態様によると、制御器は、量子アドレスに基づく値を有する複数のアドレスキュービットを初期化する、ここで複数のアドレスキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；複数のレジスタキュービットを初期化する、ここで複数のレジスタキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；および超伝導回路にエネルギーを提供することにより、複数の量子ゲートを行う、ここでそれぞれの量子ゲートは、複数のアドレスキュービットの1つの状態に少なくとも部分的に基づいてレジスタキュービットの少なくとも1つの状態を変化させる、ように構成される。
いくつかの態様によると、複数の量子ゲートのそれぞれの量子ゲートを行うことは、ボゾン系のモードの周波数に基づいて選択される異なる周波数の2つの駆動により超伝導回路を駆動することを含む。
いくつかの態様によると、メモリは複数のキュービットを記憶する量子メモリである。
いくつかの態様によると、メモリは複数のビットを記憶する古典的メモリである。
前述の装置および方法の態様は、先に記載されたかまたは以下にさらに詳細に記載される局面、特徴および行為の任意の適切な組合せにより実行され得る。本教示のこれらのおよび他の局面、態様および特徴は、添付の図面と関連して、以下の説明からより十分に理解され得る。
図面の簡単な説明
以下の図面を参照して、種々の局面および態様を説明する。図は必ずしも一定の割合で描かれていないことが理解されるべきである。図面において、種々の図に図示されるそれぞれの同じであるかまたはほぼ同じである構成要素は、同様の番号で示される。明確化のために、全ての図において、全てではないが構成要素に符号が付されることがある。
図1A～1Bは、古典的RAMおよびQRAMのそれぞれを介したデータベースの質問(querying)を示す。 図2Aは、いくつかの態様による、QRAMの構成要素を示す。 図2Bは、いくつかの態様による、QRAMを使用した読み取り操作を行う方法のフローチャートである。 図3は、いくつかの態様による、古典的メモリが2ビット値を記憶するQRAMにおける情報をルート決定する例を示す。 図4A～4Cは、いくつかの態様による、QRAMにより行われ得る種々のルート決定操作を示す。 図5は、いくつかの態様による、古典的メモリが8ビット値を記憶するQRAMにおいて情報をルート決定する例を示す。 図6Aは、いくつかの態様による、例示目的の例示的QRAM系を示す。 図6Bは、いくつかの態様による、例示目的の例示的QRAM系を示す。 図7Aは、いくつかの態様による、結晶共振器を含む図6Aおよび6BのQRAM系601の実行を示す。 図7Bおよび7Cは、いくつかの態様による、図7Aの系に関するSWAPおよびCZゲートを行うための操作を示す。 図8A～8Dは、いくつかの態様による、適切な非一様性がフォノン系のモードの周波数間隔に導入され得る技術を示す。 図9は、いくつかの態様による、フォノンモードの周波数間隔において非一様性を生成するために外部モードハイブリダイゼーション戦略を使用するSAWデバイスを示す。 図10A～10Bは、いくつかの態様による、フォノンモードの周波数間隔において非一様性を生成するために2モードファミリー戦略を使用するBAW共振器の上面図、側面図および斜視図のそれぞれを示す。 図10Cは、いくつかの態様による、フォノンモードの周波数間隔において非一様性を生成するために2モードファミリー戦略を使用するBAW共振器の上面図、側面図および斜視図のそれぞれを示す。
詳細な説明
量子情報は、種々の量子力学的系のいずれかにおいて記憶され得る。上述のように、量子情報は、典型的に2つ以上の状態を示す量子力学的系である「キュービット」と称される量子ビットを使用して記憶され得る。キュービットの状態は、量子情報をエンコードするために使用され得る。例えば、キュービットは、基底状態および励起状態を有する量子系として実現され得、これらの2つの状態は、0および1の量子ビット値を表すために使用され得る。量子系は2つの状態の重ね合わせにあり得るので、キュービットはまた、0および1状態の任意の量子重ね合わせを表し得る。
量子コンピューターの開発は、いくつかの異なる技術的開発を含み、そのいくつかは互いに基づき合う。最初の要件は、量子情報の1つのビットを、キュービットに書き込まれ、それが操作されかつ読まれるのに十分に長く保持し得る量子系を構築することである。一旦これが達成されると、これらの量子系を操作することにより量子アルゴリズムが遂行され得、DiVincenzo基準として公知のいくつかのさらなる要件も満足されることが推定される。
いくつかの量子アルゴリズムは、メモリ要素の重ね合わせによりアクセスされ得るメモリである量子ランダムアクセスメモリまたは「QRAM」へのアクセスを必要とする。古典的ランダムアクセスメモリ(「RAM」)は、データベースに質問し得るデバイスである。入力としてアドレスを与えると、RAMは、データベースにおけるかかるアドレスで記憶される要素(例えばビット値)を出力し得る。類似して、QRAMは、アドレスの重ね合わせを与えた場合にデータベースに質問し得るデバイスであり、データの相互に関連のある重ね合わせをこれらのアドレスから戻す。
図1A～1Bは、古典的RAMおよびQRAMのそれぞれを介したデータベースの質問を示す。図1Aの例において、「1101」のアドレス値は入力として提供され、古典的RAMは、かかるアドレスに記憶されたビット値にアクセスする(これは、示される例において値「1」を偶然有する)。次いでこのビット値は、古典的RAMにより出力される。一方、図1Bの例において、アドレス「0011」および「1101」の重ね合わせである量子アドレス値は、QRAMへの入力として提供される。次いで、QRAMは、これらのメモリ位置に記憶されるビット値が、それぞれのアドレスともつれる出力を生成し、これは図1Bの例において|0011>|0>+|1101>|1>である。
上述のQRAMは、入力として古典的アドレスを与えられ量子メモリからキュービットを出力する量子メモリとは異なることに注意すべきである。これらのメモリは、しばしば「ランダムアクセス量子メモリ」と称され、それらは入力として古典的アドレスを受け取り、結果的に明確な記憶位置にアクセスする点においてQRAMとは異なる。このように、ランダムアクセス量子メモリは、入力として古典的アドレスが提供される図1Aの例とより類似するが、データベースは、アドレス位置において図1Aのような古典的ビットではなくキュービットを記憶する。
量子情報処理系の所望の構成要素であるQRAMの上述の概念に関わらず、QRAMを構築することは、実際にはいくつかの難題を提示する。1つの主要な難題は、提供されるQRAMは、n個のビットでアドレス指定(address)し、そのために2nのアドレス位置にアクセスし得るので、これらの位置にアクセスするためにほぼ2nの論理ゲートを必要とし得るということである。この制限により、QRAMは、比較的小さいメモリについてさえ多くのハードウェアを必要とし得る。さらに、該プロセスの間に、前記キュービットデコヒーレンス(qubits decohering)なしでQRAMのアクセスを成功裡に行うのに十分な数のキュービットを操作することは、当該技術分野の現在の状態を考慮すると困難であり得る。
本発明者らは、多モードのボゾン系を通じて量子情報をルート決定することによりQRAMを実行するための技術を認識し、理解している。本明細書に記載されるように、ボゾン系は、量子情報を多くの独立したモードに同時に維持するように構成され得る。これらのモードに対する適切な操作は、該操作により変更されるモードのみがアクセスされるアドレスに関連するものとなるように、量子アドレス値を、それぞれのビットに関連のあるモードへとルート決定させ得る。これらのモードは、記憶された値に基づいて操作され得、次いでそれらの値は抽出され、アドレス中の記憶されたビット値の所望の相互に関連する重ね合わせが得られる。該アドレス位置に記憶されるビットは、古典的ビットであり得るかまたはキュービットであり得る。
いくつかの態様において、ボゾン系の該モードに対する操作は、互いに並行して行われ得、ボゾンモードの効率的な操作が、アドレス情報を、メモリの(キュー)ビットに関連するモードへとルート決定することが可能になる。多くのモードを同時に維持する、単一のボゾン系を操作するハードウェア効率にカップリングされるこの操作効率は、Nのアドレス位置を有するメモリについてほぼlog2(N)の操作ステップ(例えば8メモリ位置についてほぼ3ステップ等)において操作され得るコンパクトなQRAMをもたらす。
ボゾン系の複数の独立したモードを初期化および維持して、ゲートがボゾン系のモードの間で行われるような種々の実験構成が構想され得る。適切な系の例を以下にさらに記載する。いくつかの態様によると、ボゾン系と4波混合を介してカップリングされた超伝導回路の間で少なくともいくつかの相互作用が駆動され得る。特に、超伝導回路への適切な駆動の適用は、ボゾン系の1つ以上のモードとの4波混合を引き起こし得る。したがって、ボゾン系のモードは、かかる駆動により操作され得る。4波混合を介した操作は、単一モードスクイージング(squeezing)、2モードスクイージング、3モードカップリングおよび4モードカップリングを含み得る。超伝導回路とボゾン系の間の相互作用は、4波混合相互作用のみに限定され得ず、しかしながら超伝導回路の適切な構成要素(1つまたは複数)へのエネルギーの適切な適用を通じて3波混合も実現され得る。
いくつかの態様によると、ボゾン系は、そのモードの少なくとも1つの周波数間隔において非一様性を示し得る。ボゾンモードのモードが周波数空間において一様に間隔をあけられる場合、モードの1つへのカップリングは、他のモードの1つへの望ましくないカップリングを容易に引き起こし得る。結果的に、モードの周波数間隔においていくつかの種類の非一様性を示すようにボゾン系を工学的に作り変えて、かかる望ましくないカップリングが共鳴でないようにすることが有益であり得る。得られた系は、(例えば上述のようにボゾン系とカップリングされた超伝導回路の間の相互作用を駆動することにより)ボゾン系の所望の単一モードへの選択的カップリングを可能にし得る。ボゾン系のモードの周波数間隔において適切な非一様性を導入するための適切なアプローチは、ボゾン系を外部モードにカップリングすることおよび/または異なる周波数間隔を有する多モードファミリーを示すようにボゾン系を構成することを含む。
以下のものは、多モードのボゾン系を通じて量子情報をルート決定することによりQRAMを実行するための技術についての技術に関する種々の概念および該技術の態様のより詳細な説明である。本明細書に記載される種々の局面は、多くの方法のいずれかにおいて実行され得ることが理解されるべきである。例示目的のみのために特定の実行の例を本明細書に提供する。また、以下の態様に記載される種々の局面は、単独または任意の組み合わせで使用され得、本明細書に明示的に記載される組み合わせには限定されない。
図2Aは、いくつかの態様による、QRAMの構成要素を示す。QRAMを構築するための具体的なアプローチが以下に議論されるが、本明細書に記載されるQRAMを操作するための技術は任意の特定の技術的実行に限定されないので、説明の目的でQRAMの構成要素が最初に導入される。さらに、以下の記載は古典的メモリからのビットへのアクセスに主に焦点を当てるが、これは純粋に説明の目的であり、以下の技術はメモリからのアクセスキュービットにも適用され得ることが理解される。
図2Aの例において、QRAM200は、多モードのボゾン系を含み、そのいくつかは、「レジスタモード」とみなされ、そのいくつかは「アドレスモード」とみなされる。この違いは物理的なものではなく、むしろ操作の目的で、モードのいくつかはレジスタモードと標識され、いくつかはアドレスモードと標識される。そのため図2Aの例において、それぞれの丸は、ボゾン系の別々の独立したモードを表す。量子ルーター250は、レジスタモードおよび/またはアドレスモードを含み得る2つ以上のモードの間で量子ゲートを含む操作を行うように構成される。メモリ260は、複数の(キュー)ビットDNを記憶し、そのそれぞれは、破線で示されるように、レジスタモード211のサブセットの1つと関連する。
操作の間に、QRAM200は最初に、1つ以上のアドレスモードにおいてアクセスされる量子アドレス上に情報を記憶する。この情報は、アドレスモードをキュービットとして処理することおよびアドレスモードの1つにおける量子アドレスのそれぞれのキュービットを記憶することによるなどの任意の適切な方法で表され得る。同様に、レジスタモードは、量子ルーターによる操作のための準備において初期値により初期化される。
続いて、量子ルーターは、レジスタモードおよび/またはアドレスモード上で複数の操作を行うので、レジスタモードの状態は、アドレスモードに記憶されるアドレス情報に基づいて操作される。このプロセスの最後に、メモリ260のビットのそれぞれに関連するNのレジスタモードは、アクセスされるメモリのビットについての情報を記憶する。上述のように、一般的に量子アドレスはアドレス位置の重ね合わせであるので、一般的にメモリ260のビットDNに関連するレジスタモード211は、相関された重ね合わせにある。
一旦レジスタモード211が量子アドレス情報に従って操作されると、これらのモードはさらに、メモリに記憶される値に従って操作され得るので、1つ以上のレジスタモード211の状態は、メモリのそれぞれのビットに記憶される値を反映する。初期化以来どのレジスタモード211が操作されているを決定することは、レジスタモード211の状態を崩壊させてこの情報が消失されることに注意する。このように、メモリ中に記憶される値に従って、レジスタモード211のそれぞれに関して同じ手順を行う。この手順は、それぞれのレジスタモードが同様に処理される限りは、レジスタモード211のそれぞれを操作することを含む必要はない。例えば、メモリに記憶されるそれぞれのビットに従ったレジスタモード211のさらなる操作は、ビットが1つの値(0または1)を有する場合は関連のあるレジスタモードに対して1つの種類の操作を行うこと、およびビットが反対の値(1または0)を有する場合は関連のあるレジスタモードに対して異なる種類の操作を行うかまたは操作を行わないことを含み得る。
いくつかの態様によると、メモリ260は古典的メモリであり得、この場合、レジスタモード211のそれぞれに関して行われる操作は、位相シフト操作を含み得る。特に、該操作は、古典的ビット値に従って、モードに位相を付与することを含み得る。
いくつかの態様によると、メモリ260は量子メモリであり得、この場合、レジスタモード211のそれぞれに関して行われる操作は、メモリからのデータキュービットを、レジスタモード211中の関連のあるレジスタモードの値の値に対して条件づけられたレジスタモードへと抽出する操作を含み得る。
この段階で、レジスタモードは、アドレス位置の重ね合わせにあり、これらのアドレス位置でメモリ260により記憶される値についての情報を伝達もする。この情報を抽出するために、量子ルーターは、レジスタモードおよび/またはアドレスモードに対して複数の操作を行うので、いくつかのもつれたモードにわたってではなく単一モードにおいて情報が記憶されるようになる。上述のプロセスは、図2Bに示される方法280に要約される。
いくつかの態様において、レジスタモード212の1つは、「バス」モードと指定され得る。バスモードは、初期の公知の状態を有するようにレジスタモードの初期化の間に操作され得、上記のプロセスの間に操作され得るので、モードは、メモリ260のビットのそれぞれに関連するNのレジスタモードの1つにルート決定される。結果的に、このプロセスの終わりに、バスモードは、アクセスされるメモリのビットについての情報を記憶する。バスモードは、ボゾン系の単一の物理的モードであり得るか、またはいくつかの場合は多モードのボゾン系の重ね合わせにより表され得る。
上記のプロセスは任意の数の適切な方法で表され得、バイナリーツリーに基づく例示的なアプローチをここで記載する。図3は、このアプローチを使用した、レジスタおよびアドレスモードの例示的な配置を示し、ここで古典的メモリは、ビット値D0およびD1を記憶する。図3のツリー構造は、QRAMのレジスタとアドレスモードの間で情報がどのように移動するかを表すための単なる便宜であり、図3は、図2の系内で適用され得るアドレスモードとレジスタモードの間の関係の例示的な例であることが理解される。
図3に示されるQRAM系の例示的なモードは、読み取り操作を行うためのボゾン系の4モード内のキュービット値を記憶し、該4モードは、3レジスタモードR00、R10およびR11、ならびにアドレスモードAである。図3の例において、量子ルーターが示されるモードに対して操作を行う場合、アドレスモードAはルーターと同様に働き、レジスタモードR00およびアドレスモードの状態に基づいて、レジスタモードR10およびR11において生じた状態を生成する。
図3の系において、初期化の際に、アドレスビットAは、2ビットの古典的メモリから読まれるアドレスのキュービット値により初期化される。上述のように、QRAMにおいて、アドレスは一般的にメモリ位置の重ね合わせであり得る。また、初期化の際に、ルーターモードR10およびR11は、|0>のキュービット値により初期化され、ルーターモードR00は、既知の状態を有する「バス値」により初期化され、これはその後、バス値においてメモリから読まれる値をエンコードするために操作され得る。例えば、バス値は、|+>=|0>+|1>に(または|->=|0>-|1>に)初期化され得、次いで、メモリから読み取られる値をエンコードするように、バス値の位相が操作され得る。任意の適切な値は、バス値について適切であるように選択され得るが、選択は、以下に議論されるようにその後の操作に影響を及ぼす。
ここでレジスタおよびルーターモードが初期化され、量子ルーターは、以下のようにルート決定操作を行う。今後そのように言われる「下流」ルート決定(routing)操作は、アドレスモードAの値が|0>の場合にレジスタモードR00の値をレジスタモードR10に方向づけ、アドレスモードAの値が|1>の場合にレジスタモードR00の値をレジスタモードR11に方向づける。このルート決定効果を、アドレスモードとレジスタモードR10およびR11をつなぐ線に沿った矢印により図3で示す。例えば、下流ルート決定操作は、以下に議論されるようにSWAPゲートおよび制御されたSWAPゲートの適用を通じて行い得る。
下流ルート決定操作の結果、レジスタモードR10およびR11は、QRAMによりアクセスされている量子アドレスを示すキュービット状態を有し、これはアドレスモードAにおいて初期化された。特に、最初にルーターモードR00に記憶されたバス値は、ここではルーターモードR10、ルーターモードR11またはより一般的にはルーターモードR10およびR11の重ね合わせ中に記憶される。
古典的メモリ位置D0およびD1に記憶されるビットの値は、古典的なビット値に基づくルーターモードR10およびR11に対する操作を行うかまたは行わないことによりルーターモードR10およびR11に適用され得る。バスキュービットが|+>状態に初期化される上述の例を使用するために：古典的ビット値が0である場合、バスキュービットに対して位相シフトは行われない。古典的ビット値が1である場合、バスキュービットの状態を裏返す(flip)ように位相シフトが適用される。具体的に、バスが|+>に初期化された場合にバスは|+>から|->に裏返り、バスが|->に初期化された場合に|->から|+>に裏返る。先に注意されるように、この手順は、それらの関連のある古典的ビットD0およびD1のそれぞれに基づいて、ルーターモードR10およびR11のそれぞれについて同じ様式に従うので、ルーターモードR10およびR11により表される情報は完全なまま残るはずである。
この段階で、バス値はルーターモードR10およびR11の1つ以上にルート決定されており、改変されているので、バス値は、アクセスされる量子アドレス位置における古典的ビット値(1つまたは複数)についての情報を伝える。このように「上流ルート決定操作」は、ルーターモード状態R10およびR11をルーターモードR00へと逆に通過させるように行われる。上流ルート決定操作は、アドレスモードAの値が|0>である場合にレジスタモードR10の値をレジスタモードR00に方向づけ、アドレスモードAの値が|1>である場合にレジスタモードR11の値をレジスタモードR00に方向づける。このプロセスの結果は、レジスタモードR00がアクセスされた量子メモリアドレスまたはそれらの重ね合わせで記憶された値を表すキュービットを記憶するということである。
図3の例において、2つの古典的ビットD0およびD1がその代わりにキュービットであった場合、古典的ビットについて行われるものとは異なる操作が、メモリ位置に記憶されるキュービットの値を適用するために行われ得ることに注意。一例として、制御されたSWAP(C-SWAP)操作のペアは、メモリ位置に記憶されたキュービットの値を適用するために行われ得る。特に、R00レジスタモードとキュービットD1をレジスタモードR11の値に対して条件づけて交換する第1のC-SWAP操作およびR00レジスタモードとキュービットD0をレジスタモードR10の値に対して条件づけて交換する第2のC-SWAP。別の例として、R00レジスタモードは、それぞれのCNOTゲートを介して、レジスタモードR10およびR11のそれぞれともつれ得る。
図3の上述のルート決定プロセスを可能にする操作を図4A～4Cにより詳細に示す。これらのゲートの例示的な事務的実行を以下でさらに議論する。
図4Aは、2キュービットの状態を交換し、図3の例示的なバイナリーツリーアプローチにおいてボゾン系の選択されたモード(例えばアドレスモード)を初期化するために行われるSWAPゲートを示す。
図4Bに示される下流ルート決定操作もSWAPゲートを含む。具体的に、下流ルート決定操作は、SWAPゲートの後にC-SWAPゲートを含む。C-SWAPゲートは、ビームスプリッター操作、その後の制御された位相(CZ)ゲート、その後の逆ビームスプリッター操作と同等である。そのため、C-SWAPは、右のキュービットと上のキュービットを、アドレスキュービットの値に対して条件づけて交換する。これらのゲートの正味の結果は、図4Bにおけるアドレスキュービットが値|1>を有する場合、上のキュービットの値は右のキュービットと交換され、アドレスキュービットが値|0>を有する場合、上のキュービットの値は左のキュービットと交換される。
図4Cは、SWAP操作が最初に行われ、次いでC-SWAP操作が行われる以外は、図4Bに示されるものと同じ操作である上流ルート決定操作を示す。これらのゲートの正味結果は、図4Bにおけるアドレスキュービットが値|1>を有する場合、右のキュービットの値が上のキュービットと交換され、アドレスキュービットが値|0>を有する場合、左のキュービットの値が上のキュービットと交換されるということである。
独立したボゾンモードの適切な収集を伴って正しい配列で図4A～4Cに示されるゲートを行うことにより、図3に関連して上述されるQRAMルート決定が生じ得る。図5は、前記ルート決定のより複雑な例を示すが、下記のように図3のものと本質的に同じ手順が辿られる。
図5は、古典的メモリがビット値D0、D1...D8を記憶するQRAMの例を示す。例示的なQRAM系は、読み取り操作を行うために22モードのボゾン系内のキュービット値を記憶し、ここで22モードは15のレジスタモードRijおよび7のアドレスモードAijである。図5の例において、量子ルーターが例示されたモードに対して操作を行う場合、アドレスモードA00、A10、A11、A20、A21、A22およびA23のそれぞれはルーターと同様に働き、連結したレジスタモードおよびアドレスモードの少なくとも1つの状態に基づいて、連結したレジスタモードにおいて得られる状態を生成する。これらのルート決定操作は、上述の同じ下流ルート決定操作および上流ルート決定操作である。
図5の系において、初期化の際に、アドレスキュービットは、8ビット古典的メモリから読まれる量子アドレスのキュービット値により初期化される。アドレスキュービットの初期化は、一連のSWAPおよび下流ルート決定操作を通じて行われ得る。具体的に、最高準位でのアドレスキュービット(図5のA00)は、アドレスキュービットを、A00を表す関連のあるボゾンモードに直接書き込むこと、またはアドレスキュービットを、初期レジスタキュービットR00を表すボゾンモードに書き込み、R00とA00の間でSWAPを行うことのいずれかにより、量子アドレスの第1のキュービットに初期化され得る。ツリーの次の準位のアドレスキュービット(例えばA10およびA11)は次いで、次のアドレスキュービットを、ツリーの上部R00に書き込み、最高準位のアドレスキュービットA00に対して下流ルート決定操作を行うことにより初期化され得る。これは、A00に記憶される第1のアドレスキュービットの値に応じて、次のアドレスキュービットを、レジスタキュービットR10および/またはR11に書き込ませる。その後、第2の準位のレジスタキュービットのそれぞれと、関連のあるアドレスキュービットの間でSWAP操作を行い得る(例えば図5の例においてR10とA10の間のSWAPおよびR11とA11の間のSWAP)。
このプロセスは、量子アドレスからの連続アドレスキュービットについてツリーの頂部から再度行われ得る。これは、それぞれのアドレスキュービットについて、それを最も上のレジスタR00に書き込み、一番上の準位で下流ルート決定操作を行い、第2の準位のレジスタキュービットおよびそれらの関連のあるアドレスキュービットのそれぞれでSWAPを行い、第2の準位のアドレスキュービットのそれぞれで下流ルート決定操作を行い、第3の準位のレジスタキュービットおよびそれらの関連のあるアドレスキュービットのそれぞれでSWAPを行うこと等により、ツリーの関連のある準位にアドレスキュービットを方向づける。
図3の例と同様に、初期化に続いて、バス値は最も上のレジスタR00に書き込まれ、一連の下流ルート決定操作が行われる。図5の例において、7のアドレスキュービットがあるので、下流ルート決定操作は、7のアドレスキュービットのそれぞれについて行われる。これらの操作は、一度に1準位ずつ行われ、下方に進む。これらの操作の全てが関連のあるレジスタキュービットへの変化を生じ得るわけではないが、アドレスキュービット値の結果としてどの経路がたどられるのかは不明であるので、ルート決定操作の全てが行われる。
いくつかの態様において、複数の下流ルート決定操作は並行して行われ得るので、少なくとも2つの操作が同時に行われている。例えば図5の例において、それぞれは他のものとは独立したボゾンモードの組に対して作動するので、アドレスキュービットA10およびA11に対して2つの下流ルート決定操作が同時に行われ得る。このように、下流ルート決定操作が並行して行われる場合、バイナリーツリーのそれぞれの準位について、下流ルート決定操作は、1つのタイムウィンドウ(time window)において行われ得る。図5の例において、例えば3つのタイムウィンドウは、(1) A00；(2) A10およびA11；ならびに(3) A20、A21、A22およびA23に対する下流ルート決定操作を含み得る。
図3の例と同様に、このプロセスの終わりに、レジスタモードR30、R31...R37は、QRAMによりアクセスされている量子アドレスを示すキュービット状態を有し、これはアドレスモードAにおいて初期化された。古典的メモリ位置D0、D1...D8のそれぞれにおいて記憶されるビットの値は、古典的ビット値に基づいて、これらのルーターモードの位相シフトを行うことまたは行わないことにより、それぞれのルーターモードR30、R31...R37に適用され得る。
読み取り値(1つまたは複数)を抽出するために、次いで一度に1準位で7のアドレスキュービットのそれぞれについて上流ルート決定操作を行い得、上方に進み得る。いくつかの態様において、複数の上流ルート決定操作は並行して行われ得るので、少なくとも2つの操作が同時に行われている。例えば、図5の例において、それぞれは他のものから独立したボゾンモードの組に対して作動するので、アドレスキュービットA10およびA11に対して2つの上流ルート決定操作が同時に行われ得る。このように、上流ルート決定操作は、上流ルート決定操作を並行して行う場合、バイナリーツリーのそれぞれの準位について1つのタイムウィンドウ内で行われ得る。図5の例において、例えば3つのタイムウィンドウは、(1) A20、A21、A22およびA23；(2) A10およびA11；ならびに(3) A00に対する上流ルート決定操作を含み得る。
図5の例において、8の古典的ビットD0、D1...D7がその代わりにキュービットである場合には、上述のように、メモリ位置に記憶されるキュービットの値を関連のある経路に適用するための関連のある操作は、制御されたSWAP (C-SWAP)操作のペアであることに注意。特に、R20レジスタモードとキュービットD0をレジスタモードR30の値に対して条件づけて交換する第1のC-SWAP操作、R20レジスタモードとキュービットD1をレジスタモードR31の値に対して条件づけて交換する第2のC-SWAP等。そのために詳しくは、かかるC-SWAP操作の8ペアが行われ得る。
前述の技術は、多モードのボゾン系を通じて量子情報をルート決定することによりQRAMを実行するためのプロセスを提供し、任意の適切な系を使用して実施され得る。図6A～6Bは、いくつかの態様による、例示の目的の例示的なQRAM系を示す。
図6Aの例において、QRAM系601は、超伝導回路610、ボゾン系630および超伝導回路をボゾン系にカップリングする変換器620を含む。系601は、超伝導回路で、ボゾン系630の状態が、変換器620を通じた超伝導回路とボゾン系の間のカップリングを介して、操作されるようにし得る駆動波形612を受信するように構成される。以下でさらに議論される図6Bは、駆動波形をQRAM系601に適用するために適した構成要素を含む系の例を提供する。
いくつかの態様によると、超伝導回路610は、少なくとも1つの非線形系回路要素を含み得る。いくつかの種類の非線形性を示すように超伝導回路610を工学的に作り変えることは、駆動波形612が、ボゾン系に対してその所望の効果を生成するために望ましく(または決定的で)あり得る。例えば、超伝導回路610は、1つ以上のジョセフソン接合を含み得るかまたはそれからなり得る。いくつかの態様において、超伝導回路610は、トランスモンキュービットを含むかまたはそれからなる。いくつかの態様において、超伝導回路610は、超伝導非線形非対称誘導要素(Superconducting Nonlinear Asymmetric Inductive Element)(SNAIL)を含むかまたはそれからなる。
いくつかの態様によると、ボゾン系630は、ボゾン系630のボゾンモードがフォノンモードであるように、1つ以上の共振材料を含む。いくつかの場合において、ボゾン系630は、1つ以上のバルク音波(BAW)共振器、表面音波(SAW)共振器および/またはフォノン性結晶空洞を含み得る共振器として構成された1つ以上の結晶を含む。ボゾン系630の他の適切な実行は、マグノン系およびマイクロ波空洞または共振器を含み得る。
いくつかの態様によると、ボゾン系630は、そのモードの少なくとも1つの周波数間隔において非一様性を示し得る。上で注意されるように、ボゾンモードのモードが周波数間隔で一様に広げられる場合、モードの1つへのカップリングは、他のモードの1つへの望ましくないカップリングを容易に生じ得る。結果的に、ボゾン系630を、そのモードの周波数間隔においていくつかの種類の非一様性を示すように工学的に作り変えて、かかる望ましくないカップリングが共振しないようにすることが有益であり得る。得られる系は、駆動波形612を介して、ボゾン系630と超伝導回路610の間の相互作用を駆動することにより、ボゾン系の所望の単一モードへの選択的なカップリングを可能にし得る。ボゾン系のモードの周波数間隔に適切な非一様性を導入するための適切なアプローチは、ボゾン系を外部モードにカップリングすることおよび/または異なる周波数間隔を有する多モードファミリーを示すようにボゾン系を構成することを含む。
いくつかの態様によると、変換器620は、超伝導回路610とボゾン系630の間のカップリングを生じる任意の構成要素(1つまたは複数)を含み得る。変換器620の形態は、超伝導回路610および/またはボゾン系630の特定の実行に依存し得、いくつかの場合において超伝導回路610とボゾン系630の間の直接カップリングが構想され得る場合には必要とされ得ない。いくつかの態様において、ボゾン系630はフォノンモードを支持し得、変換器620は、超伝導回路610の電場のフォノンモードへのカップリングを可能にし得る1つ以上の圧電性構成要素を含み得る。いくつかの態様において、ボゾン系630はマグノンモードを支持し得、変換器620は、超伝導回路610により、ボゾン系630内でスピン波を生じるように制御され得る電磁場を含み得る。
図6Bに戻り、図6Aに示されるQRAM系601が系650内に示され、これは、電磁放射線の供給源680にカップリングされる制御器690も含む。制御器690は、上述のように、駆動波形612を生じ、超伝導回路610に駆動を提供するように供給源680を操作するように構成され得る。いくつかの態様において、制御器690は、超伝導回路610に複数の駆動波形を同時に供給するように(例えば上述のように複数のゲートを並行して行うように)操作され得る。
制御器690は、例えば、駆動波形612の連続適用を通じてゲートの所望の配列を生じるように操作され得る一般的な目的のプロセッサ、FPGAおよび/またはASICを含み得る。制御器690は、前記駆動波形を生じるように制御器690によりアクセスされ得るデータを記憶する記憶媒体675にカップリングされる。いくつかの例において、駆動波形データは、より複雑な波形についての時間振幅値の配列を含み得るか、または単純に、駆動波形が特定の選択された周波数で固定された振幅の振動シグナルである場合に周波数値を含み得る。制御器690が一般的な目的なプロセッサである場合、記憶媒体675は、供給源680を操作し、駆動波形を超伝導回路610に提供するように制御器690により実行され得る指示(例えばソフトウェア)を記憶し得る。
図7Aは、図6Aおよび6BのQRAM系601の特定の実行を示す。図7Aの例において、QRAM系701は、超伝導系としてトランスモンキュービット710、ボゾン系として結晶共振器730および変換器として圧電性変換器720を含む。
結晶共振器730が、例えばBAW共振器、SAW共振器、またはフォノン性結晶共振器のアレイを支持するかどうかにかかわらず、QRAM系701は、ハミルトニアン：
Figure 2022522755000002
 により記載され得る。
上述において、qおよびmkは、トランスモンキュービットおよびフォノンモードのそれぞれについての消滅演算子を示し；ωqは、トランスモンキュービットの周波数である。トランスモンキュービット710は、カー非線形性αを有する非調和振動子としてモデル化され、カップリング強度gkを有するk番目のフォノンモードにカップリングされる。Hdは、外部駆動波形712についてのハミルトニアンであり、これは：
Figure 2022522755000003
 により与えられ得る。
上述において、Ωjは離調強度であり、ωjはj番目の駆動トーン(tone)の周波数である(「H.c.」は、エルミート共役についての略記である)。
例示的系701において、結晶共振器のフォノンモードの間の相互作用は、オフ共振駆動712をトランスモンキュービット710に適用することにより工学的に作り変えられ得る。特に、トランスモンキュービットのカー非線形性は、それが4波混合体として働くことを可能にするので、フォノンは、トランスモンキュービットを駆動することにより、1つの周波数から別のものに変換され得る。
例えば、フォノンは、共振条件ω2-ω1=ωB-ωAを満足する周波数ω1およびω2を有する駆動トーンを同時に適用することにより周波数ωAからωBに変換され得る。実質的にこの4波混合は、図7Bおよび7Cに示されるSWAPゲートを生成し得る。SWAPゲートは、共振条件に従うように周波数の正確な差を有するフォノンモードの2つにより行われる。上で注意されるように、ボゾン系のモードの周波数間隔において非一様性を有することには利点がある。そのため図7Bおよび7Cは、この利点の一例であり、周波数空間においてモードが一様に間隔をあけられた場合、SWAPゲートは、モードの1ペアのみではなく、その代わりにモードの多くのペアに働く。図7Bおよび7Cにおける垂直の破線は、図7Bおよび7Cに示されるモードの周波数間隔の非一様性を強調するために、一様に間隔をあけられる。
共振条件ω2-ω1=ωB-ωAを満足する周波数ω1およびω2を有する駆動トーンを用いてトランスモンキュービット710を駆動することは、有効ハミルトニアン：
Figure 2022522755000004
 を生じ、
Figure 2022522755000005
 である。
ここで、δj=ωj-ωqおよびβ(1)は、駆動依存訂正(drive-dependent correction)である。時間
Figure 2022522755000006
 の間のこのカップリング下の進展はSWAPゲートを実行し、モードmAおよびmBの状態を交換し、一方で時間
Figure 2022522755000007
 の間の進展は、50:50ビームスプリッター操作を実行する。
3モード相互作用はまた、以下のようにQRAM系701において工学的に作り変えられ得る。周波数ω1=ωA+ωB-ωCを有する単一駆動トーンを適用することにより、有効ハミルトニアン：
Figure 2022522755000008
 を生じ、
Figure 2022522755000009
 である。
この3モード相互作用は、|0,1>フォノンフォック状態においてエンコードされるキュービットについて制御された位相(CZ)ゲートを実行するために使用され得る。モードAとBのキュービットの間でCZゲートを行うために、モードCをアンシラとして使用し、|0>において初期化する。次いで、時間
Figure 2022522755000010
 の間の状態を進展することは、マッピング|110>ABC→|001>→-|110>を起こし、一方で他の初期状態は影響を受けないまま残る。状態|11>ABは、相対的な幾何学的位相を獲得し、それにより図7Cに示されるようにCZゲートを実行する。
さらにQRAM系701において、位相シフトは、SWAP操作の間に駆動位相を調整することにより所望のように付与され得る。
上記に鑑みて、QRAM系701において行われ得るSWAP、CZ、ビームスプリッターおよび位相シフトの操作は、それにより図4A～4Cにおいて示され、議論されるゲートのいずれかを行うように適用され得、それにより、図2、3および5に関連して上で議論されるアドレス指定および量子ルート決定を実行するように適用され得ることが注意され得る。
図8A～8Dは、いくつかの態様による、適切な非一様性周波数間隔がフォノン系のモードに導入され得る技術を示す。図8Aは、例示目的での一様なモード間隔を示し；図8Aにおいて、例示されるモードのそれぞれは、隣のモードから、同じ周波数ギャップだけ離される。
図8Bは、マイクロ波共振器などの外部モードにカップリングされる一様なフォノン系を含む系のフォノンモードを示す。得られるモードハイブリダイゼーションは、外部モードのいくつかの帯域幅内でフォノンモード周波数を有意にシフトし得る。非一様な周波数間隔のこの部類は、1つまたは両方のモードが帯域幅にある場合に選択的2モードカップリングを可能にし得、3つのうちの2つの含まれるモードが帯域幅にある場合に選択される3モードカップリングを可能にし得る。図8Bの例において、AおよびCと標識されるモードは、そうでなければ一様な間隔から離れる、強くハイブリダイズしたモードである。モードAおよびBは、右側の垂直の実線の矢印により示される駆動を適用することによりカップリングされ得、一方でモードA、BおよびCは、垂直の破線の矢印により示される駆動を適用することによりカップリングされ得る。
図8Cは、異なる自由スペクトル領域(FSR)を有するフォノンモードの2つのファミリーを含む系のフォノンモードを示す。それぞれのファミリー内のモードは一様に間隔をあけられるが、FSRの差は、異なるファミリーからのモードの間の間隔を、図8Cに示されるように変化させる。この非一様な周波数間隔は、異なるファミリーからの2つのモードが選択的にカップリングされることを可能にするが、周期性のために、選択性は、1つの周期よりも小さい有限の帯域幅のみにわたり保証される。2つのモードファミリーにより、
Figure 2022522755000011
 モードを含むセット
Figure 2022522755000012
 が見出され得、ここで異なるファミリーからの任意の2つのモードは、Δν=|ν1-ν2|で選択的にカップリングされ得、式中ν1,2は2つのファミリーのFSRである。
3モードカップリングは、1つ以上の外部モードにカップリングすることなく、2つのモードファミリーにより可能にはなり得ないと言われている。かかるカップリングの例は、マイクロ波空洞の内側にBAW共振器を収容することおよびSAW共振器を第2のSAW共振器またはマイクロ波共振器にカップリングすることを含む。いくつかの場合において、フォノン系にカップリングされた超伝導回路は、かかる外部モードとして働き得るが、ゲート忠実度は、超伝導回路のコヒーレンスにより制限され得る。
図8Dは、フォノンが異なる屈折率で媒体中に伝播する複合音響(acoustic)共振器を使用する系のフォノンモードを示す。界面での屈折は、FSRの周期的な変調を生じ得る。図8Cに関連して上記される2つのモードファミリーと同様に、周波数間隔の周期的非一様性は、有限の帯域幅
Figure 2022522755000013
 内での選択的2モードカップリングを可能にし得る。
Figure 2022522755000014
 内での選択的3モードカップリングが実行可能であるかどうかは、FSR変調の特定の性質に依存する。既に可能ではない場合、選択的3モードカップリングは、以前に記載されるようにトランスモンをいくつかの外部モードにカップリングすること、または代替的にトランスモン-フォノンカップリングが認識可能である帯域幅を制限することのいずれかにより可能になり得る。
例えば、図8Dに示されるように、トランスモン-フォノンカップリングが
Figure 2022522755000015
 内でのみ認識可能である場合、系は、有効に有限の数の非一様に間隔をあけられたモードを含むために、選択的3モードカップリングは可能である。SAW系において、カップリング帯域幅は、互いに組み合った(interdigitated)変換器中の指の数を変えることにより調整され得る。BAW系において、カップリング帯域幅は同様に、電気機械変換器の幾何構造を変えることにより調整され得る。例えば、圧電性および非圧電性の材料の交互層で構成される変換器において、かかる層の間隔、厚さおよび数は、カップリングが、ブラッグ反射器内と同様に特定の周波数に中心を置く狭い応答を有するように選択され得る。
さらなる例示の目的で、図9は、図8Bに関連して上述される外部モードハイブリダイゼーション戦略を利用するSAWデバイスを示す。SAW共振器925は、圧電性基板上に作製され、トランスモン910とSAW共振器のフォノン性モードの間のカップリングは、互いに組み合ったコンデンサ930により可能になる。超伝導共面導波管共振器931もフォノン性モードにカップリングされ、フォノン性モードと共振器モードのハイブリダイゼーションは、モードの周波数間隔において必要な非一様性を生成する。
図10A～10Cは、図8Cに関連して上述される2つのモードファミリー戦略を利用するBAW共振器の上面、側面および斜視図を示す。共振器1000において、三次元トランスモン1015はマイクロ波空洞の内側に収容され、トランスモンのパッド1005および1006のそれぞれの上(または中)に作製される圧電性材料(変換器)1010および1011の薄いディスクは、トランスモンが基板1020中のBAWモードにカップリングされることを可能にする。2つの変換器は、トランスモンを、2つのファミリーのモードに同時にカップリングし、図10Bの側面図に見られ得るように、基板1020の厚さは2つの変換器のそれぞれの下が異なるように工学的に作り変えられているので、該モードは異なるFSRを有する。独立したモード空間を有する異なるモードは、2つのモードのそれぞれが周波数間隔において異なる影の部分に示される、図10Cの斜視図に見られ得る。
本発明の少なくとも一態様のいくつかの局面はこのように記載されるが、種々の変更、改変および向上は当業者に容易であることが理解されよう。
かかる変更、改変および向上は、本開示の一部であることが意図され、本発明の精神および範囲にあることが意図される。さらに、本発明の利点が示されるが、本明細書に記載される技術の全ての態様が記載される利点の全てを含むわけではないことが理解されるべきである。いくつかの態様は、本明細書において有利であると記載される特徴を何ら実行しないこともあり、いくつかの例においては記載される特徴の1つ以上を実行して、さらなる態様が達成されることもある。したがって、前述の記載および図面は、例示のみのためのものである。
本明細書に記載される技術の上述の態様は、多くの方法のいずれかにおいて実行され得る。例えば、該態様のいくつかの局面は、ハードウェア、ソフトウェアまたはそれらの組合せを使用して実行され得る。ソフトウェアにおいて実行される場合、ソフトウェアコードは、単一のコンピューターに提供されるかまたは複数のコンピューター間に分配されるかのいずれにせよ、任意の適切なプロセッサまたはプロセッサの集合(collection)により実行され得る。かかるプロセッサは、CPUチップ、GPUチップ、マイクロプロセッサ、マイクロコントローラまたはコプロセッサなどの名称により当該技術分野で公知の市販の集積回路構成要素を含む、集積回路構成要素中の1つ以上のプロセッサを有する集積回路として実行され得る。代替的に、プロセッサは、ASICなどのカスタム回路構成、またはプログラム可能論理デバイスを構成することにより生じるセミカスタム回路構成中で実行され得る。さらなる代替物として、プロセッサは、市販、セミカスタムまたはカスタムのいずれにせよ、より大きな回路または半導体デバイスの一部であり得る。具体例として、いくつかの市販のマイクロプロセッサは、コアの１つまたはコアのサブセットがプロセッサを構成し得るように、複数のコアを有する。しかしながら、プロセッサは、任意の適切な形式で回路構成を使用して実行されてもよい。
本発明の種々の局面は、単独、組合せまたは前述のものに記載される態様中に具体的に記載されない種々の配置で使用され得、そのためその適用において前述の記載に示されるかまたは図面に示される構成要素の詳細および配置に限定されない。例えば、一態様に記載される局面は、何らかの様式で他の態様に記載される局面と組み合されてもよい。
また、本発明は、方法として具体化され得、その例示が提供される。該方法の一部として実施される行為は、任意の適切な方法で順序づけられ得る。したがって、例示態様において連続的な行為として示されてはいるが、示されるものとは異なる順序で行為が実施される態様が構成され得、これにはいくつかの行為を同時に実施することが含まれ得る。
さらに、いくつかの行為は、「ユーザー」が行うように記載され得る。「ユーザー」は、単一の個体である必要はなく、いくつかの態様において、「ユーザー」に属する行為は、個体のチームおよび/またはコンピューター補助ツールもしくは他の機構と組み合わせた個体により実施され得ることが理解されるべきである。
請求項要素を修飾するための特許請求の範囲における例えば「第1」、「第2」、「第3」などの順序を示す用語の使用は、それ自体では、別の請求項要素に対する1つの請求項要素の優先、先行もしくは順序または方法の行為が実施される時間的な順序のいずれも意味しないが、単に、特定の名称を有する1つの請求項要素を、同じ名称(順序を示す用語の使用以外)を有する別の要素と区別して、複数の請求項要素を区別するための標識として使用される。
用語「約(approximately)」および「約(about)」は、いくつかの態様において目的の値の±20%以内、いくつかの態様において目的の値の±10%以内、いくつかの態様において目的の値の±5%以内、およびさらにいくつかの態様において目的の値の±2%以内を意味するように使用され得る。用語「約(approximately)」および「約(about)」は目的の値を含み得る。用語「実質的に等しい」は、いくつかの態様において互いの±20%以内、いくつかの態様において互いの±10%以内、いくつかの態様において互いの±5%以内、およびさらにいくつかの態様において互いの±2%以内にある値をいうために使用され得る。
用語「実質的に」は、いくつかの態様において比較上の基準の±20%以内、いくつかの態様において±10%以内、いくつかの態様において±5%以内、およびさらにいくつかの態様において±2%以内にある値をいうために使用され得る。例えば、第2の方向に対して「実質的に」垂直な第1の方向は、いくつかの態様において第2の方向に90°の角度をなすことの±20%以内、いくつかの態様において第2の方向に90°の角度をなすことの±10%以内、いくつかの態様において第2の方向に90°の角度をなすことの±5%以内、およびさらにいくつかの態様において第2の方向に90°の角度をなすことの±2%以内にある第1の方向をいい得る。
また、本明細書で使用される語法および用語法は、説明を目的とするものであり、限定とみなされるべきではない。本明細書中の「含む(including)」、「含む(comprising)」または「有する(having)」、「含む(containing)」、「含む(involving)」およびそれらの変形の使用は、以降に列挙される項目およびそれらの同等物ならびにさらなる項目を包含することを意味する。

Claims (21)

  1. 量子ルーターを操作することにより量子アドレスを使用してメモリにアクセスする方法であって、量子ルーターは、ボゾン系にカップリングされた超伝導回路を含み、ボゾン系は、ボゾン系の少なくともいくつかのモードの周波数間隔において非一様性を示し、該方法は：
    量子アドレスに基づく値を有する複数のアドレスキュービットを初期化すること、ここで複数のアドレスキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；
    複数のレジスタキュービットを初期化すること、ここで複数のレジスタキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；
    超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うこと、ここでそれぞれの量子ゲートは、複数のアドレスキュービットの1つの状態に少なくとも部分的に基づいて、レジスタキュービットの少なくとも1つの状態を変化させる；および
    超伝導回路にエネルギーを提供することにより、メモリに記憶される値に従って1つ以上のレジスタキュービットの位相シフトを行うこと
    を含む、方法。
  2. メモリが複数のビットを記憶する古典的メモリである、請求項１記載の方法。
  3. メモリに記憶された複数のビットのそれぞれのビットについて、ビットの値に基づいて、ビットに関連するレジスタキュービットの位相シフトを行うかどうかを決定することをさらに含む、請求項２記載の方法。
  4. 1つ以上のレジスタキュービットの位相シフトを行う後に、第2の複数の量子ゲートを行うことをさらに含み、第2の複数の量子ゲートが、1つ以上の位相シフトされたレジスタキュービットの状態に基づく、請求項１記載の方法。
  5. 複数のレジスタキュービットを初期化することが、バス値を有するレジスタキュービットの1つを初期化すること、およびレジスタキュービットの残りを、互いに同じ状態に初期化することを含む、請求項１記載の方法。
  6. 複数の量子ゲートのそれぞれの量子ゲートを行うことが、ボゾン系のモードの周波数に基づいて選択される異なる周波数の2つ以上の駆動により超伝導回路を駆動することを含む、請求項１記載の方法。
  7. 超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うことが、複数のSWAPゲートを行うことを含む、請求項１記載の方法。
  8. 超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うことが、複数のCZゲートを行うことを含む、請求項１記載の方法。
  9. 超伝導回路にエネルギーを提供することにより複数の量子ゲートを行うことが、一連の時間ステップにおいて複数の量子ゲートの1つ以上を行うことを含み、一連の時間ステップにおける時間ステップの数が、オーダーlog2(N)であり、Nが、メモリにより記憶されるビットの数である、請求項１記載の方法。
  10. ボゾン系が結晶共振器を含む、請求項１記載の方法。
  11. メモリが複数のキュービットを記憶する量子メモリである、請求項１記載の方法。
  12. メモリ；
    少なくとも1つの非線形要素を含む超伝導回路；および
    超伝導回路にカップリングされるボゾン系、ここで該ボゾン系は、ボゾン系の少なくともいくつかのモードの周波数間隔において非一様性を示す、
    を含む、量子ルーター；ならびに
    メモリ内のアドレス位置の重ね合わせを表す量子アドレスに基づいて、超伝導回路にエネルギーを適用することにより、ボゾン系のモードの状態を操作するように構成される少なくとも1つの制御器
    を含む、量子ランダムアクセスメモリ(QRAM)系。
  13. ボゾン系が結晶共振器を含む、請求項１２記載のQRAM系。
  14. 結晶共振器が、バルク音波(BAW)共振器または表面音波(SAW)共振器である、請求項１３記載のQRAM系。
  15. 超伝導回路がトランスモンキュービットを含む、請求項１２記載のQRAM系。
  16. 超伝導回路をボゾン系にカップリングする変換器をさらに含む、請求項１２記載のQRAM系。
  17. 変換器が圧電性材料を含む、請求項１６記載のQRAM系。
  18. 制御器が：
    量子アドレスに基づく値を有する複数のアドレスキュービットを初期化する、ここで複数のアドレスキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；
    複数のレジスタキュービットを初期化する、ここで複数のレジスタキュービットのそれぞれは、ボゾン系のそれぞれのモードにより表される；および
    超伝導回路にエネルギーを提供することにより複数の量子ゲートを行う、ここでそれぞれの量子ゲートは、複数のアドレスキュービットの１つの状態に少なくとも部分的に基づいて、レジスタキュービットの少なくとも1つの状態を変化させる、
    ように構成される、請求項１２記載のQRAM系。
  19. 複数の量子ゲートのそれぞれの量子ゲートを行うことが、ボゾン系のモードの周波数に基づいて選択される異なる周波数の2つの駆動により超伝導回路を駆動することを含む、請求項１８記載のQRAM系。
  20. メモリが複数のキュービットを記憶する量子メモリである、請求項１２記載のQRAM系。
  21. メモリが複数のビットを記憶する古典的メモリである、請求項１２記載のQRAM系。
JP2021551553A 2019-03-01 2020-02-28 量子メモリアドレス指定のための技術ならびに関連のあるシステムおよび方法 Active JP7557209B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962812533P 2019-03-01 2019-03-01
US62/812,533 2019-03-01
PCT/US2020/020366 WO2020180672A1 (en) 2019-03-01 2020-02-28 Techniques for quantum memory addressing and related systems and methods

Publications (3)

Publication Number Publication Date
JP2022522755A true JP2022522755A (ja) 2022-04-20
JPWO2020180672A5 JPWO2020180672A5 (ja) 2024-05-21
JP7557209B2 JP7557209B2 (ja) 2024-09-27

Family

ID=72337588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021551553A Active JP7557209B2 (ja) 2019-03-01 2020-02-28 量子メモリアドレス指定のための技術ならびに関連のあるシステムおよび方法

Country Status (8)

Country Link
US (1) US20220147266A1 (ja)
EP (1) EP3931710A4 (ja)
JP (1) JP7557209B2 (ja)
KR (1) KR20210130794A (ja)
CN (1) CN114175061A (ja)
CA (1) CA3132155A1 (ja)
SG (1) SG11202109186VA (ja)
WO (1) WO2020180672A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11645428B1 (en) * 2020-02-11 2023-05-09 Wells Fargo Bank, N.A. Quantum phenomenon-based obfuscation of memory
US11962353B2 (en) 2022-04-06 2024-04-16 Qubit Moving And Storage, Llc Method and system for identifying entangled photons with one-way classical information sharing
US11614771B2 (en) 2020-11-25 2023-03-28 Qubit Moving And Storage, Llc Method for synchronizing and locking clocks
US11367014B2 (en) 2020-05-05 2022-06-21 Qubit Moving And Storage, Llc System and method for quantum cache
US12039409B2 (en) 2020-05-05 2024-07-16 Qubit Moving And Storage, Llc Quantum information system and method with entanglement tracking and generation of verified quantum information using metadata
US20220011958A1 (en) * 2020-07-08 2022-01-13 ColdQuanta, Inc. Runtime quantum-memory remapping
US12003626B2 (en) 2020-11-25 2024-06-04 Qubit Moving And Storage, Llc System and method of verification, authentication, and/or certification using entangled photons
US11616644B2 (en) 2020-11-25 2023-03-28 Qubit Moving And Storage, Llc System and method of verification and authentication using entangled photons
US11983606B2 (en) * 2020-11-30 2024-05-14 Origin Quantum Computing Technology (Hefei) Co., Ltd. Method and device for constructing quantum circuit of QRAM architecture, and method and device for parsing quantum address data
CN114638368B (zh) * 2020-11-30 2023-08-04 本源量子计算科技（合肥）股份有限公司 一种用于qram架构的量子线路的构建方法及装置
CN114626532B (zh) * 2020-12-10 2023-11-03 本源量子计算科技（合肥）股份有限公司 基于地址读取数据的方法、装置、存储介质及电子装置
EP4254275A4 (en) * 2020-11-30 2024-10-16 Origin Quantum Computing Tech Hefei Co Ltd DATA READING METHOD AND DEVICE, STORAGE MEDIUM AND ELECTRONIC DEVICE
WO2023069181A2 (en) * 2021-08-20 2023-04-27 The University Of Chicago Quantum data center
US11933608B2 (en) 2022-05-19 2024-03-19 Qubit Moving And Storage, Llc Quantum interferometer with improved entangled photon identification
US12007272B2 (en) 2022-10-15 2024-06-11 Qubit Moving And Storage, Llc Entangled photon identification system and method for quantum optical measurement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004015545A2 (en) * 2002-08-10 2004-02-19 Routt Thomas J Methods for transmitting data across quantum interfaces and quantum gates using same
US7764568B2 (en) 2007-07-03 2010-07-27 Seth Lloyd Bucket brigade address decoding architecture for classical and quantum random access memories
US11106991B2 (en) * 2015-02-27 2021-08-31 Yale University Techniques for universal quantum control of quantum coherent states and related systems and methods
KR102574909B1 (ko) * 2015-08-05 2023-09-05 디라크 피티와이 리미티드 복수의 양자 처리 소자들을 포함하는 고도 처리 장치
CA3004750C (en) * 2015-12-04 2024-04-16 Yale University Techniques for quantum error correction using bosonic modes and related systems and methods

Also Published As

Publication number Publication date
CA3132155A1 (en) 2020-09-10
EP3931710A4 (en) 2022-12-14
WO2020180672A8 (en) 2021-09-02
JP7557209B2 (ja) 2024-09-27
KR20210130794A (ko) 2021-11-01
WO2020180672A1 (en) 2020-09-10
EP3931710A1 (en) 2022-01-05
CN114175061A (zh) 2022-03-11
US20220147266A1 (en) 2022-05-12
SG11202109186VA (en) 2021-09-29

Similar Documents

Publication Publication Date Title
JP2022522755A (ja) 量子メモリアドレス指定のための技術ならびに関連のある系および方法
JP6843336B2 (ja) 量子情報処理のための振動子状態操作の技術ならびに関連する系および方法
Debnath et al. Demonstration of a small programmable quantum computer with atomic qubits
Davies Does quantum mechanics play a non-trivial role in life?
Xu et al. Quantum factorization of 143 on a dipolar-coupling nuclear magnetic resonance system
Hartmann et al. Effective spin systems in coupled microcavities
EP3589581B1 (en) Techniques for coupling qubits to acoustic resonators and related systems and methods
JP2018513452A (ja) 量子コヒーレント状態のユニバーサル量子制御のための技術ならびに関連のある系および方法
WO2020037301A1 (en) Hybrid quantum-classical computer system and method for performing function inversion
WO2004084132A2 (en) Universal quantum computing
Wunderlich et al. Two-dimensional cluster-state preparation with linear ion traps
JPWO2020180672A5 (ja) 量子メモリアドレス指定のための技術ならびに関連のあるシステムおよび方法
Mc Hugh et al. Trapped-ion qutrit spin molecule quantum computer
Wang et al. All possible coupling schemes in XY spin chains for perfect state transfer
Baßler et al. Synthesis of and compilation with time-optimal multi-qubit gates
Gulliksen et al. Characterization of how dissipation and dephasing errors accumulate in quantum computers
Runge et al. Demonstration of a two-bit controlled-NOT quantum-like gate using classical acoustic qubit-analogues
JP4332167B2 (ja) 近似量子フーリエ変換を行う量子回路、近似量子フーリエ変換演算方法および装置
Hegedűs et al. High-performance GPU computations in nonlinear dynamics: An efficient tool for new discoveries
JP2007233041A (ja) 量子演算装置及び量子演算方法
US20210096443A1 (en) Apparatus and methods for implementing arbitrary unitary transformations on optical modes via a rectangular architecture
Kanaar et al. Non-adiabatic quantum control of quantum dot arrays with fixed exchange using Cartan decomposition
Deymier et al. Separability and nonseparability of elastic states in arrays of one-dimensional elastic waveguides
JP2024505908A (ja) フォールトトレラント量子コンピュータのためのインタリーブモジュール
Koshino Novel method for solving the quantum nonlinear dynamics of photons: Use of a classical input

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20240510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240906

R150 Certificate of patent or registration of utility model

Ref document number: 7557209

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150