JP2022510852A - 再構成可能データ・プロセッサの構成ロード - Google Patents
再構成可能データ・プロセッサの構成ロード Download PDFInfo
- Publication number
- JP2022510852A JP2022510852A JP2021529097A JP2021529097A JP2022510852A JP 2022510852 A JP2022510852 A JP 2022510852A JP 2021529097 A JP2021529097 A JP 2021529097A JP 2021529097 A JP2021529097 A JP 2021529097A JP 2022510852 A JP2022510852 A JP 2022510852A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- configuration
- configurable
- file
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 154
- 230000008569 process Effects 0.000 claims abstract description 111
- 238000012545 processing Methods 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 88
- 230000004044 response Effects 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 11
- 230000000977 initiatory effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 abstract description 16
- 239000000470 constituent Substances 0.000 description 36
- 230000008520 organization Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 241000665848 Isca Species 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000013473 artificial intelligence Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011362 coarse particle Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 1
- 241000723353 Chrysanthemum Species 0.000 description 1
- 235000005633 Chrysanthemum balsamita Nutrition 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
- G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/445—Program loading or initiating
- G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
Description
・ チャンクがスクラッチパッド・メモリか構成ストアデータかを示すビット。
・ チャンク番号を形成するビット。
・ 列識別子を示すビット。
・ 行識別子を示すビット。
・ 構成要素識別子を示すビット。
W(例えば、図3の28)個のスイッチ・ユニット、各ユニットはZ1個のチャンクの構成ビットを必要とする;
X(例えば、9)個のPCUユニット、各ユニットはZ2個のチャンクの構成ビットを必要とする;
Y(例えば、9)個のPMUユニット、各ユニットはZ3個のチャンクの構成ビットを必要とする;
Z(例えば、4)個のAGCUユニット、各ユニットはZ4個のチャンクの構成ビットを必要とする。
・ ラウンドR(i=0)におけるスイッチ・ユニットのそれぞれに対する2つのチャンクの構成ビットの1番目;
・ ラウンドR(i=0)におけるPCUユニットのそれぞれに対する3つのチャンクの構成ビットの1番目;
・ ラウンドR(i=0)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの1番目;
・ ラウンドR(i=0)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの1番目;
・ ラウンドR(i=1)におけるスイッチ・ユニットのそれぞれに対する2つのチャンクの構成ビットの2番目;
・ ラウンドR(i=1)におけるPCUユニットのそれぞれに対する3つのチャンクの構成ビットの2番目;
・ ラウンドR(i=1)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの2番目;
・ ラウンドR(i=1)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの2番目;
・ ラウンドR(i=2)におけるPCUユニットのそれぞれに対する3つのチャンクの構成ビットの3番目;
・ ラウンドR(i=2)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの3番目;
・ ラウンドR(i=2)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの3番目;
・ ラウンドR(i=3)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの4番目;
・ ラウンドR(i=3)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの4番目;
・ ラウンドR(i=3)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの5番目;
・ ラウンドR(i=4)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの5番目;
・ ラウンドR(i=4)における4AGCUユニットのそれぞれに対する6つのチャンクの構成ビットの6番目。
comp_id: 構成要素識別子;
comp_col: 列識別子;
comp_row: 行識別子;
comp_chunk: チャンク番号;
以下の出力を生成する:
linear_address: アンロード・チャンクの線形メモリ・アドレス;
If (comp_id==comp_switch)begin
comp_num = comp_col*NUM_ROW_SW + comp_row;
linear_comp_num = comp_num +(comp_chunk * COMP_COUNT_ALL);
linear_address = linear_comp_num * 16;
end
但し、
・ comp_switchは、スイッチ・ユニットを示し;
・ NUM_ROW_SW は、全てのスイッチ・ユニットの行数であり;
・ COMP_COUNT_ALL は、全ての構成可能ユニットの合計である。
・ ラウンドR(i=0)におけるスイッチ・ユニットのそれぞれに対する2つのチャンクの構成ビットの1番目;
・ ラウンドR(i=0)におけるPCUユニットのそれぞれに対する3つのチャンクの構成ビットの1番目;
・ ラウンドR(i=0)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの1番目;
・ ラウンドR(i=0)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの1番目;
・ ラウンドR(i=1)におけるスイッチ・ユニットのそれぞれに対する2つのチャンクの構成ビットの2番目;
・ ラウンドR(i=1)におけるPCUユニットのそれぞれに対する3つのチャンクの構成ビットの2番目;
・ ラウンドR(i=1)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの2番目;
・ ラウンドR(i=1)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの2番目;
・ ラウンドR(i=2)におけるPCUユニットのそれぞれに対する3つのチャンクの構成ビットの3番目;
・ ラウンドR(i=2)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの3番目;
・ ラウンドR(i=2)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの3番目;
・ ラウンドR(i=3)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの4番目;
・ ラウンドR(i=3)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの4番目;
・ ラウンドR(i=3)におけるPMUユニットのそれぞれに対する5つのチャンクの構成ビットの5番目;
・ ラウンドR(i=4)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの5番目;
・ ラウンドR(i=4)におけるAGCUユニットのそれぞれに対する6つのチャンクの構成ビットの6番目。
Claims (35)
- バス・システムと、
前記バス・システムに接続された構成可能ユニットのアレイと、
前記バス・システムに接続された構成ロード・コントローラを含む、再構成可能データ・プロセッサであって、
前記アレイ中の構成可能ユニットが、対応する構成可能ユニットに特有の構成データの複数のサブファイルを含むユニットファイルを格納する構成データストアを含み、
複数の構成可能ユニット内の構成可能ユニットのそれぞれが、前記バス・システムを介して前記構成可能ユニットに特有のユニットファイルのサブファイルを受信すること、及び、受信した前記サブファイルを前記構成可能ユニットの前記構成ストアにロードすることを含むユニット構成ロード処理を実行するロジックを含み、
前記構成ロード・コントローラが、前記アレイ内の複数の前記構成可能ユニット用のそれぞれが複数の順序付けられたサブファイルを含むユニットファイルを備える構成ファイルを分配することを含むアレイ構成ロード処理を実行するロジックを含み、
前記アレイ構成ロード処理は、Nラウンドのシーケンス(i=0~N-1におけるラウンドR(i))で、前記複数の構成可能ユニット内に最大(i+1)のサブファイルを含む前記構成可能ユニットの全てに、前記バス・システムを介して、順序(i)の1つのユニット・サブファイルを送信することによって実行される、
ことを特徴とする再構成可能データ・プロセッサ。 - 前記複数の構成可能ユニットが、前記構成可能ユニットのアレイ内の全ての前記構成可能ユニットを含み、前記構成可能ユニットの1以上対する前記ユニットファイルが、ノーオペレーション構成を実施する請求項1に記載のプロセッサ。
- 前記複数の構成可能ユニット内の構成可能ユニットの前記構成データストアが、シリアル・チェーンを備え、
前記ユニット構成ロード処理が、前記構成可能ユニットに特有の前記ユニットファイルの第1のサブファイルを、1つのバス・サイクルにおいて前記バス・システムから受信し、前記ユニットファイルの第2のサブファイルを受信する前に、後続のバス・サイクル中に、受信した前記第1のサブファイルを前記シリアル・チェーン内にプッシュすることを開始し、後のバス・サイクルにおいて、前記シーケンスの次のラウンドに対する前記構成可能ユニットに特有の前記ユニットファイルの前記第2のサブファイルを前記バス・システムから受信し、先に受信したサブファイルを前記シリアル・チェーン内にプッシュした後の前記シーケンスのサイクル中に、受信した前記第2のサブファイルを前記シリアル・チェーン内にプッシュすることを開始する請求項1に記載のプロセッサ。 - 前記複数の順序付けられたサブファイル内の前記第2のサブファイルが前記構成可能ユニットによって受信される前に、前記第1のサブファイルが、前記ユニット構成ロード処理によって前記構成可能ユニット内で使用される請求項3に記載のプロセッサ。
- 前記アレイ構成ロード処理が、前記構成ファイルのメモリ内の位置を識別する構成ロード・コマンドをホスト処理から受信すること、及び、前記構成ファイルを取得する前記コマンドに応答して、1以上のメモリ・アクセス・リクエストを生成する請求項1に記載のプロセッサ。
- 前記構成ファイルが、複数の構成可能ユニット内の各構成可能ユニットに対するユニットファイルの複数のサブファイルを含み、前記サブファイルが、前記シーケンスに一致するインターリーブ方式で前記構成ファイル内に配置されており、
前記アレイ構成ロード処理が、前記構成ファイル内の前記サブファイルの位置に基づいて、前記サブファイルを構成可能ユニットにルーティングすることを含む請求項1に記載のプロセッサ。 - サブファイルがビット数Nのデータを有し、
前記バス・システムが、Nビットのデータを1つのバス・サイクルで転送するように構成されている請求項1に記載のプロセッサ。 - 前記複数の構成可能ユニット内の構成可能ユニットの前記構成データストアが、シリアル・チェーンを備え、
前記ユニット構成ロード処理が、前記構成可能ユニットに特有の前記ユニットファイルの第1のサブファイルを、1つのバス・サイクルにおいて前記バス・システムから受信し、受信した前記第1のサブファイルをN回の後続のバス・サイクル中に前記シリアル・チェーン内にプッシュし、後のバス・サイクルにおいて、前記構成可能ユニットに特有の前記ユニットファイルの第2のサブファイルを前記バス・システムから受信し、先に受信したサブファイルを前記シリアル・チェーン内にプッシュした後のN回の後続のバス・サイクル中に、受信した前記第2のサブファイルを前記シリアル・チェーン内にプッシュする請求項7に記載のプロセッサ。 - 前記アレイが、N個より多い構成可能ユニットを含む請求項8に記載のプロセッサ。
- 前記アレイが、複数のタイプの構成可能ユニットを含み、構成可能ユニットの異なるタイプに対する前記ユニットファイルは、構成データの異なる数のサブファイルを含む請求項1に記載のプロセッサ。
- 第1タイプの構成可能ユニットの前記ユニットファイルが、Z1個のサブファイルを含み、第2タイプの構成可能ユニットの前記ユニットファイルが、Z2個のサブファイルを含み、Z1はZ2未満であり、
前記アレイ構成ロード処理が、
(i)が0からZ1-1までにおいて、前記第1及び第2のタイプの全ての前記構成可能ユニットに対する前記ユニットファイルのサブファイル(i)を含む前記構成ファイルのセグメントを検索し、次に、(i)がZ1からZ2-1までにおいて、前記第2のタイプの全ての前記構成可能ユニットに対する前記ユニットファイルのサブファイル(i)を含む前記構成ファイルのセグメントを検索する請求項1に記載のプロセッサ。 - 前記構成可能ユニットのアレイ内の構成可能ユニットが、前記アレイ構成ロードロジックで開始及び終了するデイジー・チェーンで接続されたそれぞれのロード完了状態ロジックを含む請求項1に記載のプロセッサ。
- 前記アレイ構成ロードロジックが、前記構成ファイルが分配された後に前記デイジー・チェーン上においてロード完了信号を転送し、
前記アレイ内の各構成可能ユニットにおいて、前記構成ロード完了状態ロジックが、前記デイジー・チェーンの前のメンバからの前記ロード完了信号が受信され、そのユニットファイルのロードが完了したときに、前記デイジー・チェーン上において前記ロード完了信号を転送する請求項12に記載のプロセッサ。 - 前記バス・システムが、外部データ・インタフェースとアレイ・インタフェースを含むトップ・レベル・ネットワークと、前記アレイ・インタフェース及び前記構成可能ユニットのアレイ内の前記構成可能ユニットに接続されたアレイ・レベル・ネットワークを含む請求項1に記載のプロセッサ。
- 前記アレイ構成ロード処理が、ホスト処理から、前記構成ファイルのメモリ内の位置を識別する構成ロード・コマンドを受信し、前記外部データ・インタフェースを介して前記構成ファイルを取得する前記コマンドに応答して、前記トップ・レベル・ネットワークを介して1以上のメモリ・アクセス・リクエストを生成する請求項14に記載のプロセッサ。
- 前記アレイ構成ロード処理が、前記構成ファイル内の前記サブファイルの位置によって示されるアドレスを使用して、前記構成データのサブファイルを前記アレイ・レベル・ネットワーク経由で構成可能ユニットにルーティングする請求項15に記載のプロセッサ。
- 前記複数の構成可能ユニット内の構成可能ユニットが、前記構成ロード処理においても使用される前記バス・システム内のルートを構成後の実行中に使用する請求項1に記載のプロセッサ。
- バス・システムと、前記バス・システムに接続された構成可能ユニットのアレイを含む、再構成可能データ・プロセッサを操作する方法であって、
前記アレイ中の構成可能ユニットが、前記対応する構成可能ユニットに特有の構成データの複数のサブファイルを含むユニットファイルを格納する構成データストアを含み、
前記方法が、
前記アレイ内の複数の前記構成可能ユニット用のそれぞれが複数の順序付けられたサブファイルを含むユニットファイルを備える構成ファイルを、Nラウンドのシーケンス(i=0~N-1におけるラウンドR(i))で、前記複数の構成可能ユニット内に最大(i+1)のサブファイルを含む前記構成可能ユニットの全てに、前記バス・システムを介して、順序(i)の1つのユニット・サブファイルを送信することによって、分配すること、及び、
前記構成可能ユニットに特有のユニットファイルの前記サブファイルを前記構成可能ユニット内に受信すること、及び、受信した前記サブファイルを前記構成可能ユニットの前記構成ストアにロードすることを備える
ことを特徴とする再構成可能データ・プロセッサを操作する方法。 - 前記複数の構成可能ユニットが、前記構成可能ユニットのアレイ内の全ての前記構成可能ユニットを含み、前記構成可能ユニットの1以上対する前記ユニットファイルが、ノーオペレーション構成を実施する請求項18に記載の方法。
- 前記複数の構成可能ユニット内の構成可能ユニットの前記構成データストアが、シリアル・チェーンを備え、
特定の構成可能ユニット内の前記ユニットファイルの第1のサブファイルを、1つのバス・サイクルにおいて受信すること、
前記ユニットファイルの第2のサブファイルを受信する前に、後続のバス・サイクル中に、受信した前記第1のサブファイルを前記シリアル・チェーン内にプッシュすることを開始すること、
後のバス・サイクルにおいて、前記シーケンスの次のラウンドに対する前記特定の構成可能ユニット内の前記ユニットファイルの前記第2のサブファイルを受信すること、及び、
先に受信したサブファイルの前記シリアル・チェーン内へのプッシュが完了した後の前記シーケンスのサイクル中に、受信した前記第2のサブファイルを前記シリアル・チェーン内にプッシュすることを開始すること、を含む
請求項18に記載の方法。 - 前記複数の順序付けられたサブファイル内の前記第2のサブファイルが前記構成可能ユニットによって受信される前に、前記第1のサブファイルが、ユニット構成ロード処理によって前記構成可能ユニット内で使用される請求項20に記載の方法。
- 前記分配することの前に、前記構成ファイルのメモリ内の位置を識別する構成ロード・コマンドをホスト処理から受信すること、及び、前記構成ファイルを取得する前記コマンドに応答して、1以上のメモリ・アクセス・リクエストを生成することを含む請求項18に記載の方法。
- 前記構成ファイルが、複数の構成可能ユニット内の各構成可能ユニットに対するユニットファイルの複数のサブファイルを含み、前記サブファイルが、前記シーケンスに一致するインターリーブ方式で前記構成ファイル内に配置されており、
前記構成ファイル内の前記サブファイルの位置に基づいて、前記サブファイルを構成可能ユニットにルーティングすることを含む請求項18に記載の方法。 - サブファイルがビット数Nのデータを有し、
前記バス・システムが、Nビットのデータを1つのバス・サイクルで転送するように構成されている請求項23に記載の方法。 - 前記複数の構成可能ユニット内の構成可能ユニットの前記構成データストアが、シリアル・チェーンを備え、
前記構成可能ユニットに特有の前記ユニットファイルの第1のサブファイルを、1つのバス・サイクルにおいて前記構成可能ユニットにおいて受信すること、
受信した前記第1のサブファイルをN回の後続のバス・サイクル中に前記シリアル・チェーン内にプッシュすること、
後のバス・サイクルにおいて、前記構成可能ユニットに特有の前記ユニットファイルの第2のサブファイルを受信すること、及び、
先に受信したサブファイルを前記シリアル・チェーン内にプッシュした後のN回の後続のバス・サイクル中に、受信した前記第2のサブファイルを前記シリアル・チェーン内にプッシュすること、を含む請求項24に記載の方法。 - 前記アレイが、N個より多い構成可能ユニットを含む請求項25に記載の方法。
- 前記アレイが、複数のタイプの構成可能ユニットを含み、構成可能ユニットの異なるタイプに対する前記ユニットファイルは、構成データの異なる数のサブファイルを含む請求項18に記載の方法。
- 第1タイプの構成可能ユニットの前記ユニットファイルが、Z1個のサブファイルを含み、第2タイプの構成可能ユニットの前記ユニットファイルが、Z2個のサブファイルを含み、Z1はZ2未満であり、
(i)が0からZ1-1までにおいて、前記第1及び第2のタイプの全ての前記構成可能ユニットに対する前記ユニットファイルのサブファイル(i)を含む前記構成ファイルのセグメントを検索すること、及び、
次に、(i)がZ1からZ2-1までにおいて、前記第2のタイプの全ての前記構成可能ユニットに対する前記ユニットファイルのサブファイル(i)を含む前記構成ファイルのセグメントを検索すること、を含む請求項18に記載の方法。 - 構成可能ユニットのデイジー・チェーン内でロード完了状態を転送することを含む請求項18に記載の方法。
- 前記構成ファイルが分配された後に前記デイジー・チェーン上の第1ノードからロード完了信号を転送すること、
前記アレイ内の各構成可能ユニットにおいて、前記デイジー・チェーンの前のノードからの前記ロード完了信号が受信され、そのユニットファイルのロードが完了したときに、前記デイジー・チェーン上において前記ロード完了信号を転送する請求項29に記載の方法。 - ホスト処理から、前記構成ファイルのメモリ内の位置を識別する構成ロード・コマンドを受信すること、及び、
前記構成ファイルを取得する前記コマンドに応答して、前記トップ・レベル・ネットワークを介して1以上のメモリ・アクセス・リクエストを生成すること、を含む請求項18に記載の方法。 - 前記アレイ構成ロード処理が、前記構成データのサブファイルを、前記構成ファイル内の前記サブファイルの位置によって示されるアドレスを使用して、前記アレイ・レベル・ネットワーク経由で構成可能ユニットにルーティングする請求項31に記載の方法。
- 前記分配に対しても使用される前記バス・システム内のルートを構成後の実行中に使用する請求項18に記載の方法。
- バス・システムと、
前記バス・システムに接続された構成可能ユニットのアレイと、
前記バス・システムに接続された構成ロード・コントローラを含む、再構成可能データ・プロセッサであって、
前記アレイ中の構成可能ユニットが、シリアル・チェーン内に配置された、対応する構成可能ユニットに特有の構成データの複数のサブファイルを含むユニットファイルを格納する構成データストアを含み、
前記構成ロード・コントローラが、前記アレイ内の複数の前記構成可能ユニット用のユニットファイルを備える構成ファイルを並列サブファイル内に分配するロジックを含む、
ことを特徴とする再構成可能データ・プロセッサ。 - バス・システムと、前記バス・システムに接続された構成可能ユニットのアレイを含む、再構成可能データ・プロセッサを操作する方法であって、
前記アレイ中の構成可能ユニットが、シリアル・チェーン内に配置された、対応する構成可能ユニットに特有の構成データの複数のサブファイルを含むユニットファイルを格納する構成データストアを含み、
前記方法が、前記アレイ内の複数の前記構成可能ユニット用のユニットファイルを備える構成ファイルを、並列サブファイル内に分配することを含む、
ことを特徴とする再構成可能データ・プロセッサを操作する方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/197,826 | 2018-11-21 | ||
US16/197,826 US10831507B2 (en) | 2018-11-21 | 2018-11-21 | Configuration load of a reconfigurable data processor |
PCT/US2019/062287 WO2020106768A1 (en) | 2018-11-21 | 2019-11-19 | Configuration load of a reconfigurable data processor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022510852A true JP2022510852A (ja) | 2022-01-28 |
Family
ID=68916571
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021529097A Pending JP2022510852A (ja) | 2018-11-21 | 2019-11-19 | 再構成可能データ・プロセッサの構成ロード |
Country Status (7)
Country | Link |
---|---|
US (2) | US10831507B2 (ja) |
EP (1) | EP3884394A1 (ja) |
JP (1) | JP2022510852A (ja) |
KR (1) | KR20210116444A (ja) |
CN (1) | CN113383327B (ja) |
CA (1) | CA3120683C (ja) |
WO (1) | WO2020106768A1 (ja) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11188497B2 (en) | 2018-11-21 | 2021-11-30 | SambaNova Systems, Inc. | Configuration unload of a reconfigurable data processor |
US10831507B2 (en) * | 2018-11-21 | 2020-11-10 | SambaNova Systems, Inc. | Configuration load of a reconfigurable data processor |
US10698853B1 (en) | 2019-01-03 | 2020-06-30 | SambaNova Systems, Inc. | Virtualization of a reconfigurable data processor |
US11386038B2 (en) | 2019-05-09 | 2022-07-12 | SambaNova Systems, Inc. | Control flow barrier and reconfigurable data processor |
US11055141B2 (en) | 2019-07-08 | 2021-07-06 | SambaNova Systems, Inc. | Quiesce reconfigurable data processor |
US11327923B2 (en) | 2019-09-04 | 2022-05-10 | SambaNova Systems, Inc. | Sigmoid function in hardware and a reconfigurable data processor including same |
US11327713B2 (en) | 2019-10-01 | 2022-05-10 | SambaNova Systems, Inc. | Computation units for functions based on lookup tables |
US11327717B2 (en) | 2019-11-19 | 2022-05-10 | SambaNova Systems, Inc. | Look-up table with input offsetting |
US11328038B2 (en) | 2019-11-25 | 2022-05-10 | SambaNova Systems, Inc. | Computational units for batch normalization |
US11150872B2 (en) | 2019-12-17 | 2021-10-19 | SambaNova Systems, Inc. | Computational units for element approximation |
US11836629B2 (en) | 2020-01-15 | 2023-12-05 | SambaNova Systems, Inc. | Computationally efficient softmax loss gradient backpropagation |
US11809908B2 (en) | 2020-07-07 | 2023-11-07 | SambaNova Systems, Inc. | Runtime virtualization of reconfigurable data flow resources |
US11782729B2 (en) | 2020-08-18 | 2023-10-10 | SambaNova Systems, Inc. | Runtime patching of configuration files |
US11443823B2 (en) | 2020-10-29 | 2022-09-13 | SambaNova Systems, Inc. | Method and circuit for scan dump of latch array |
US11392740B2 (en) * | 2020-12-18 | 2022-07-19 | SambaNova Systems, Inc. | Dataflow function offload to reconfigurable processors |
US11237880B1 (en) | 2020-12-18 | 2022-02-01 | SambaNova Systems, Inc. | Dataflow all-reduce for reconfigurable processor systems |
US11182221B1 (en) | 2020-12-18 | 2021-11-23 | SambaNova Systems, Inc. | Inter-node buffer-based streaming for reconfigurable processor-as-a-service (RPaaS) |
US11782760B2 (en) | 2021-02-25 | 2023-10-10 | SambaNova Systems, Inc. | Time-multiplexed use of reconfigurable hardware |
WO2022204069A1 (en) | 2021-03-23 | 2022-09-29 | SambaNova Systems, Inc. | Floating point multiply-add, accumulate unit with carry-save accumulator |
US11200096B1 (en) | 2021-03-26 | 2021-12-14 | SambaNova Systems, Inc. | Resource allocation for reconfigurable processors |
US11204889B1 (en) | 2021-03-29 | 2021-12-21 | SambaNova Systems, Inc. | Tensor partitioning and partition access order |
US11366783B1 (en) | 2021-03-29 | 2022-06-21 | SambaNova Systems, Inc. | Multi-headed multi-buffer for buffering data for processing |
US11449404B1 (en) | 2021-07-09 | 2022-09-20 | SambaNova Systems, Inc. | Built-in self-test for processor unit with combined memory and logic |
WO2023283073A1 (en) | 2021-07-09 | 2023-01-12 | SambaNova Systems, Inc. | A processor unit with combined memory, logic, and bist |
US11556494B1 (en) | 2021-07-16 | 2023-01-17 | SambaNova Systems, Inc. | Defect repair for a reconfigurable data processor for homogeneous subarrays |
US11409540B1 (en) | 2021-07-16 | 2022-08-09 | SambaNova Systems, Inc. | Routing circuits for defect repair for a reconfigurable data processor |
US11327771B1 (en) | 2021-07-16 | 2022-05-10 | SambaNova Systems, Inc. | Defect repair circuits for a reconfigurable data processor |
US11709611B2 (en) | 2021-10-26 | 2023-07-25 | SambaNova Systems, Inc. | Determining and using memory unit partitioning solutions for reconfigurable dataflow computing systems |
CN114185611B (zh) * | 2021-11-26 | 2023-09-12 | 京微齐力(深圳)科技有限公司 | 一种待配置器件多列自动复制配置方法及电路 |
US11487694B1 (en) | 2021-12-17 | 2022-11-01 | SambaNova Systems, Inc. | Hot-plug events in a pool of reconfigurable data flow resources |
US20230229623A1 (en) * | 2022-01-20 | 2023-07-20 | SambaNova Systems, Inc. | Fracturable Data Path in a Reconfigurable Data Processor |
US12079157B2 (en) * | 2022-02-09 | 2024-09-03 | SambaNova Systems, Inc. | Reconfigurable data processor with fast argument load using a runtime program on a host processor |
US20230385231A1 (en) * | 2022-05-25 | 2023-11-30 | SambaNova Systems, Inc. | Low Latency Nodes Fusion in a Reconfigurable Data Processor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013254436A (ja) * | 2012-06-08 | 2013-12-19 | Fujitsu Semiconductor Ltd | 動的再構成回路,半導体集積回路および動的再構成回路の制御方法 |
JP2014157508A (ja) * | 2013-02-15 | 2014-08-28 | Canon Inc | 演算装置、アレイ型演算装置およびその制御方法、情報処理システム |
US20180189231A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
Family Cites Families (124)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3006021A (en) | 1957-12-30 | 1961-10-31 | Philip G Patch | Power driven street sweeper |
JPS6238075A (ja) | 1985-08-13 | 1987-02-19 | Fuji Xerox Co Ltd | 行列デ−タの転置処理装置 |
US5963746A (en) | 1990-11-13 | 1999-10-05 | International Business Machines Corporation | Fully distributed processing memory element |
US5430850A (en) | 1991-07-22 | 1995-07-04 | Massachusetts Institute Of Technology | Data processing system with synchronization coprocessor for multiple threads |
US5498975A (en) | 1992-11-19 | 1996-03-12 | Altera Corporation | Implementation of redundancy on a programmable logic device |
US5434995A (en) | 1993-12-10 | 1995-07-18 | Cray Research, Inc. | Barrier synchronization for distributed memory massively parallel processing systems |
CN1076838C (zh) | 1994-08-19 | 2001-12-26 | 财团法人工业技术研究院 | 离散余弦转换/反离散余弦转换电路的转置存储器 |
US5794033A (en) | 1995-10-24 | 1998-08-11 | International Business Machines Corporation | Method and system for in-site and on-line reprogramming of hardware logics with remote loading in a network device |
DE19651075A1 (de) | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
US6105119A (en) | 1997-04-04 | 2000-08-15 | Texas Instruments Incorporated | Data transfer circuitry, DSP wrapper circuitry and improved processor devices, methods and systems |
US7073069B1 (en) | 1999-05-07 | 2006-07-04 | Infineon Technologies Ag | Apparatus and method for a programmable security processor |
AU5805300A (en) | 1999-06-10 | 2001-01-02 | Pact Informationstechnologie Gmbh | Sequence partitioning in cell structures |
US6845445B2 (en) * | 2000-05-12 | 2005-01-18 | Pts Corporation | Methods and apparatus for power control in a scalable array of processor elements |
US6728862B1 (en) | 2000-05-22 | 2004-04-27 | Gazelle Technology Corporation | Processor array and parallel data processing methods |
US6817005B2 (en) | 2000-05-25 | 2004-11-09 | Xilinx, Inc. | Modular design method and system for programmable logic devices |
US6990555B2 (en) | 2001-01-09 | 2006-01-24 | Pact Xpp Technologies Ag | Method of hierarchical caching of configuration data having dataflow processors and modules having two- or multidimensional programmable cell structure (FPGAs, DPGAs, etc.) |
US9411532B2 (en) | 2001-09-07 | 2016-08-09 | Pact Xpp Technologies Ag | Methods and systems for transferring data between a processing device and external devices |
US6766505B1 (en) | 2002-03-25 | 2004-07-20 | Altera Corporation | Parallel programming of programmable logic using register chains |
US7216227B2 (en) | 2002-04-23 | 2007-05-08 | Amiram Grynberg | Method and system for controlling the use of addresses using address computation techniques |
GB0304628D0 (en) | 2003-02-28 | 2003-04-02 | Imec Inter Uni Micro Electr | Method for hardware-software multitasking on a reconfigurable computing platform |
EP1372084A3 (en) | 2002-05-31 | 2011-09-07 | Imec | Method for hardware-software multitasking on a reconfigurable computing platform |
US7111213B1 (en) | 2002-12-10 | 2006-09-19 | Altera Corporation | Failure isolation and repair techniques for integrated circuits |
US7685254B2 (en) | 2003-06-10 | 2010-03-23 | Pandya Ashish A | Runtime adaptable search processor |
US7412581B2 (en) | 2003-10-28 | 2008-08-12 | Renesas Technology America, Inc. | Processor for virtual machines and method therefor |
US7386703B2 (en) | 2003-11-18 | 2008-06-10 | International Business Machines Corporation | Two dimensional addressing of a matrix-vector register array |
JP4594666B2 (ja) * | 2004-07-12 | 2010-12-08 | 富士通株式会社 | 再構成可能な演算装置 |
US7299339B2 (en) | 2004-08-30 | 2007-11-20 | The Boeing Company | Super-reconfigurable fabric architecture (SURFA): a multi-FPGA parallel processing architecture for COTS hybrid computing framework |
US7251804B1 (en) | 2004-10-01 | 2007-07-31 | Xilinx, Inc. | Structures and methods of overcoming localized defects in programmable integrated circuits by routing during the programming thereof |
US7635987B1 (en) | 2004-12-13 | 2009-12-22 | Massachusetts Institute Of Technology | Configuring circuitry in a parallel processing environment |
US7228521B1 (en) | 2005-02-01 | 2007-06-05 | Xilinx Inc. | System for operating a programmable logic device having a defective region |
US20060190517A1 (en) | 2005-02-02 | 2006-08-24 | Guerrero Miguel A | Techniques for transposition of a matrix arranged in a memory as multiple items per word |
JP4804829B2 (ja) | 2005-08-24 | 2011-11-02 | 富士通株式会社 | 回路 |
US7571269B2 (en) | 2005-08-25 | 2009-08-04 | Silicon Image, Inc. | Covert channel for conveying supplemental messages in a protocol-defined link for a system of storage devices |
US7793251B2 (en) | 2006-01-12 | 2010-09-07 | International Business Machines Corporation | Method for increasing the manufacturing yield of programmable logic devices |
US7904848B2 (en) | 2006-03-14 | 2011-03-08 | Imec | System and method for runtime placement and routing of a processing array |
GB0605349D0 (en) | 2006-03-17 | 2006-04-26 | Imec Inter Uni Micro Electr | Reconfigurable multi-processing coarse-grain array |
EP1868094B1 (en) | 2006-06-12 | 2016-07-13 | Samsung Electronics Co., Ltd. | Multitasking method and apparatus for reconfigurable array |
US8456191B2 (en) | 2006-06-21 | 2013-06-04 | Element Cxi, Llc | Data-driven integrated circuit architecture |
US8395414B2 (en) | 2006-06-21 | 2013-03-12 | Element Cxi, Llc | Hierarchically-scalable reconfigurable integrated circuit architecture with unit delay modules |
US8407429B2 (en) | 2006-06-21 | 2013-03-26 | Element Cxi, Llc | Multi-context configurable memory controller |
US7797258B1 (en) | 2006-11-02 | 2010-09-14 | Nvidia Corporation | Graphics system transposer read scheduler |
US7996348B2 (en) | 2006-12-08 | 2011-08-09 | Pandya Ashish A | 100GBPS security and search architecture using programmable intelligent search memory (PRISM) that comprises one or more bit interval counters |
US7669014B2 (en) | 2007-07-23 | 2010-02-23 | Nokia Corporation | Transpose memory and method thereof |
WO2009035185A1 (en) | 2007-09-11 | 2009-03-19 | Core Logic Inc. | Reconfigurable array processor for floating-point operations |
US8526422B2 (en) | 2007-11-27 | 2013-09-03 | International Business Machines Corporation | Network on chip with partitions |
US8001316B2 (en) | 2007-12-27 | 2011-08-16 | Sandisk Il Ltd. | Controller for one type of NAND flash memory for emulating another type of NAND flash memory |
US7906984B1 (en) | 2008-02-26 | 2011-03-15 | The United States Of America As Represented By The Secretary Of The Air Force | Relocatable field programmable gate array bitstreams for fault tolerance |
US8006021B1 (en) | 2008-03-27 | 2011-08-23 | Xilinx, Inc. | Processor local bus bridge for an embedded processor block core in an integrated circuit |
CN101593169A (zh) * | 2008-05-30 | 2009-12-02 | 国际商业机器公司 | 可配置逻辑阵列的配置管理器和配置方法 |
US8045546B1 (en) | 2008-07-08 | 2011-10-25 | Tilera Corporation | Configuring routing in mesh networks |
US7952387B1 (en) | 2008-08-13 | 2011-05-31 | Altera Corporation | Securing memory based IP in FPGAs |
US20100161309A1 (en) | 2008-12-23 | 2010-06-24 | Scaleo Chip | Apparatus and Methods Thereof for Configuration and Control of a System-On-Chip Emulation Platform |
CN101485576A (zh) * | 2008-12-30 | 2009-07-22 | 深圳市蓝韵实业有限公司 | 一种对设备内fpga芯片统一配置和管理的系统 |
KR101581882B1 (ko) * | 2009-04-20 | 2015-12-31 | 삼성전자주식회사 | 재구성 가능한 프로세서 및 그 재구성 방법 |
US7795901B1 (en) | 2009-05-19 | 2010-09-14 | Xilinx, Inc. | Automatic isolation of a defect in a programmable logic device |
GB2471067B (en) | 2009-06-12 | 2011-11-30 | Graeme Roy Smith | Shared resource multi-thread array processor |
US8990740B2 (en) | 2009-12-01 | 2015-03-24 | The Trustees Of Princeton University | Method and system for a run-time reconfigurable computer architecture |
US7902855B1 (en) | 2010-03-03 | 2011-03-08 | Altera Corporation | Repairable IO in an integrated circuit |
KR101076869B1 (ko) * | 2010-03-16 | 2011-10-25 | 광운대학교 산학협력단 | 코어스 그레인 재구성 어레이에서의 메모리 중심 통신 장치 |
US20110264723A1 (en) | 2010-04-21 | 2011-10-27 | Samsung Electronics Co., Ltd. | System and method for successive matrix transposes |
US9201899B2 (en) | 2011-10-14 | 2015-12-01 | Panasonic Intellectual Property Management Co., Ltd. | Transposition operation device, integrated circuit for the same, and transposition method |
US9405552B2 (en) | 2011-12-29 | 2016-08-02 | Intel Corporation | Method, device and system for controlling execution of an instruction sequence in a data stream accelerator |
US9465632B2 (en) | 2012-02-04 | 2016-10-11 | Global Supercomputing Corporation | Parallel hardware hypervisor for virtualizing application-specific supercomputers |
KR101978409B1 (ko) * | 2012-02-28 | 2019-05-14 | 삼성전자 주식회사 | 재구성가능 프로세서, 이를 위한 코드 변환 장치 및 방법 |
US9875105B2 (en) | 2012-05-03 | 2018-01-23 | Nvidia Corporation | Checkpointed buffer for re-entry from runahead |
KR102070199B1 (ko) * | 2012-05-11 | 2020-01-28 | 삼성전자주식회사 | 재구성가능 프로세서 및 재구성가능 프로세서의 코드 압축해제 방법 |
US9160617B2 (en) | 2012-09-28 | 2015-10-13 | International Business Machines Corporation | Faulty core recovery mechanisms for a three-dimensional network on a processor array |
US9448967B2 (en) | 2012-10-31 | 2016-09-20 | Mstar Semiconductor, Inc. | Stream data processor |
US8860460B1 (en) | 2012-11-05 | 2014-10-14 | Altera Corporation | Programmable integrated circuits with redundant circuitry |
US10150285B2 (en) | 2012-11-13 | 2018-12-11 | Hp Indigo B.V. | Formation of a crease and an image on media |
US20140149480A1 (en) | 2012-11-28 | 2014-05-29 | Nvidia Corporation | System, method, and computer program product for transposing a matrix |
US9411715B2 (en) | 2012-12-12 | 2016-08-09 | Nvidia Corporation | System, method, and computer program product for optimizing the management of thread stack memory |
CN103906068B (zh) | 2012-12-26 | 2017-07-21 | 华为技术有限公司 | 虚拟基站创建方法及装置 |
US9569214B2 (en) | 2012-12-27 | 2017-02-14 | Nvidia Corporation | Execution pipeline data forwarding |
US9495154B2 (en) | 2013-03-13 | 2016-11-15 | Qualcomm Incorporated | Vector processing engines having programmable data path configurations for providing multi-mode vector processing, and related vector processors, systems, and methods |
US10628578B2 (en) | 2013-03-15 | 2020-04-21 | Imagine Communications Corp. | Systems and methods for determining trust levels for computing components using blockchain |
KR20140126190A (ko) | 2013-04-22 | 2014-10-30 | 삼성전자주식회사 | 프로세서의 긴 라우팅 처리를 지원하는 메모리 장치, 그 메모리 장치를 이용한 스케줄링 장치 및 방법 |
KR20140131472A (ko) * | 2013-05-03 | 2014-11-13 | 삼성전자주식회사 | 상수 저장 레지스터를 구비하는 재구성 가능 프로세서 |
US9178513B1 (en) | 2013-12-19 | 2015-11-03 | Altera Corporation | Memory blocks with shared address bus circuitry |
US9588774B2 (en) | 2014-03-18 | 2017-03-07 | International Business Machines Corporation | Common boot sequence for control utility able to be initialized in multiple architectures |
US9992057B2 (en) | 2014-04-25 | 2018-06-05 | International Business Machines Corporation | Yield tolerance in a neurosynaptic system |
US10140157B2 (en) | 2014-05-29 | 2018-11-27 | Apple Inc. | Multiple process scheduling of threads using process queues |
TWI570573B (zh) | 2014-07-08 | 2017-02-11 | 財團法人工業技術研究院 | 矩陣轉置電路 |
US9372956B1 (en) | 2014-11-10 | 2016-06-21 | Xilinx, Inc. | Increased usable programmable device dice |
US20160246602A1 (en) | 2015-02-19 | 2016-08-25 | Arizona Board Of Regents On Behalf Of Arizona State University | Path selection based acceleration of conditionals in coarse grain reconfigurable arrays (cgras) |
US10180908B2 (en) | 2015-05-13 | 2019-01-15 | Qualcomm Incorporated | Method and apparatus for virtualized control of a shared system cache |
US20170083313A1 (en) | 2015-09-22 | 2017-03-23 | Qualcomm Incorporated | CONFIGURING COARSE-GRAINED RECONFIGURABLE ARRAYS (CGRAs) FOR DATAFLOW INSTRUCTION BLOCK EXECUTION IN BLOCK-BASED DATAFLOW INSTRUCTION SET ARCHITECTURES (ISAs) |
US10019234B2 (en) | 2015-10-05 | 2018-07-10 | Altera Corporation | Methods and apparatus for sequencing multiply-accumulate operations |
US9697318B2 (en) | 2015-10-08 | 2017-07-04 | Altera Corporation | State visibility and manipulation in integrated circuits |
EP3435545B1 (en) | 2015-10-15 | 2023-06-07 | Menta | System and method for testing and configuration of an fpga |
US10528356B2 (en) | 2015-11-04 | 2020-01-07 | International Business Machines Corporation | Tightly coupled processor arrays using coarse grained reconfigurable architecture with iteration level commits |
GB2545170B (en) | 2015-12-02 | 2020-01-08 | Imagination Tech Ltd | GPU virtualisation |
US10037227B2 (en) | 2015-12-17 | 2018-07-31 | Intel Corporation | Systems, methods and devices for work placement on processor cores |
US10230817B2 (en) | 2015-12-21 | 2019-03-12 | Intel Corporation | Scheduling highly parallel applications |
US9698794B1 (en) | 2015-12-22 | 2017-07-04 | Altera Corporation | Systems and methods for coalescing regions on a virtualized programmable logic device |
JP6669961B2 (ja) | 2015-12-24 | 2020-03-18 | 富士通株式会社 | プロセッサ、再構成可能回路の制御方法及びプログラム |
US10516396B2 (en) | 2016-04-29 | 2019-12-24 | University Of Florida Research Foundation, Incorporated | Overlay architecture for programming FPGAs |
US10146555B2 (en) | 2016-07-21 | 2018-12-04 | Micron Technology, Inc. | Adaptive routing to avoid non-repairable memory and logic defects on automata processor |
US10067911B2 (en) | 2016-07-26 | 2018-09-04 | Advanced Micro Devices, Inc. | High performance inplace transpose operations |
DE102016216944A1 (de) | 2016-09-07 | 2018-03-08 | Robert Bosch Gmbh | Verfahren zur Berechnung einer Neuronenschicht eines mehrschichtigen Perzeptronenmodells mit vereinfachter Aktivierungsfunktion |
US10719470B2 (en) | 2016-09-26 | 2020-07-21 | Wave Computing, Inc. | Reconfigurable fabric direct memory access with multiple read or write elements |
US10459644B2 (en) | 2016-10-28 | 2019-10-29 | Western Digital Techologies, Inc. | Non-volatile storage system with integrated compute engine and optimized use of local fast memory |
US11487445B2 (en) * | 2016-11-22 | 2022-11-01 | Intel Corporation | Programmable integrated circuit with stacked memory die for storing configuration data |
US9952831B1 (en) | 2017-02-16 | 2018-04-24 | Google Llc | Transposing in a matrix-vector processor |
US10261786B2 (en) | 2017-03-09 | 2019-04-16 | Google Llc | Vector processing unit |
US11093278B2 (en) | 2017-06-30 | 2021-08-17 | Intel Corporation | Modifying processor frequency based on interrupt rate |
US11256978B2 (en) | 2017-07-14 | 2022-02-22 | Intel Corporation | Hyperbolic functions for machine learning acceleration |
US11055126B2 (en) | 2017-08-16 | 2021-07-06 | Royal Bank Of Canada | Machine learning computing model for virtual machine underutilization detection |
US10445098B2 (en) | 2017-09-30 | 2019-10-15 | Intel Corporation | Processors and methods for privileged configuration in a spatial array |
US11093251B2 (en) | 2017-10-31 | 2021-08-17 | Micron Technology, Inc. | System having a hybrid threading processor, a hybrid threading fabric having configurable computing elements, and a hybrid interconnection network |
GB2568087B (en) | 2017-11-03 | 2022-07-20 | Imagination Tech Ltd | Activation functions for deep neural networks |
US10599596B2 (en) | 2018-01-08 | 2020-03-24 | Intel Corporation | Management of processor performance based on user interrupts |
US20190303297A1 (en) | 2018-04-02 | 2019-10-03 | Intel Corporation | Apparatus, methods, and systems for remote memory access in a configurable spatial accelerator |
US11048661B2 (en) | 2018-04-16 | 2021-06-29 | Simple Machines Inc. | Systems and methods for stream-dataflow acceleration wherein a delay is implemented so as to equalize arrival times of data packets at a destination functional unit |
US11200186B2 (en) | 2018-06-30 | 2021-12-14 | Intel Corporation | Apparatuses, methods, and systems for operations in a configurable spatial accelerator |
US10642630B1 (en) | 2018-08-27 | 2020-05-05 | Liquid Instruments Pty. Ltd. | Process of programming field programmable gate arrays using partial reconfiguration |
US10831507B2 (en) | 2018-11-21 | 2020-11-10 | SambaNova Systems, Inc. | Configuration load of a reconfigurable data processor |
US11188497B2 (en) | 2018-11-21 | 2021-11-30 | SambaNova Systems, Inc. | Configuration unload of a reconfigurable data processor |
US10698853B1 (en) | 2019-01-03 | 2020-06-30 | SambaNova Systems, Inc. | Virtualization of a reconfigurable data processor |
US10713403B1 (en) | 2019-04-03 | 2020-07-14 | Xilinx, Inc. | Selectively bypassing design process steps for a register-transfer logic (RTL) design in an electronic design automation (EDA) development environment |
US11907828B2 (en) | 2019-09-03 | 2024-02-20 | International Business Machines Corporation | Deep neural network on field-programmable gate array |
US11049586B2 (en) | 2019-11-26 | 2021-06-29 | Mythic, Inc. | Systems and methods for implementing redundancy for tile-based intelligence processing computing architecture |
US11662923B2 (en) | 2020-07-24 | 2023-05-30 | Gowin Semiconductor Corporation | Method and system for enhancing programmability of a field-programmable gate array |
-
2018
- 2018-11-21 US US16/197,826 patent/US10831507B2/en active Active
-
2019
- 2019-11-19 CN CN201980089713.0A patent/CN113383327B/zh active Active
- 2019-11-19 KR KR1020217019007A patent/KR20210116444A/ko unknown
- 2019-11-19 JP JP2021529097A patent/JP2022510852A/ja active Pending
- 2019-11-19 CA CA3120683A patent/CA3120683C/en active Active
- 2019-11-19 WO PCT/US2019/062287 patent/WO2020106768A1/en unknown
- 2019-11-19 EP EP19821361.3A patent/EP3884394A1/en active Pending
-
2020
- 2020-11-09 US US17/093,543 patent/US11609769B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013254436A (ja) * | 2012-06-08 | 2013-12-19 | Fujitsu Semiconductor Ltd | 動的再構成回路,半導体集積回路および動的再構成回路の制御方法 |
JP2014157508A (ja) * | 2013-02-15 | 2014-08-28 | Canon Inc | 演算装置、アレイ型演算装置およびその制御方法、情報処理システム |
US20180189231A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
Also Published As
Publication number | Publication date |
---|---|
CN113383327B (zh) | 2022-12-02 |
CN113383327A (zh) | 2021-09-10 |
US20200159544A1 (en) | 2020-05-21 |
US10831507B2 (en) | 2020-11-10 |
EP3884394A1 (en) | 2021-09-29 |
US20210055940A1 (en) | 2021-02-25 |
KR20210116444A (ko) | 2021-09-27 |
CA3120683C (en) | 2022-07-26 |
CA3120683A1 (en) | 2020-05-28 |
US11609769B2 (en) | 2023-03-21 |
WO2020106768A1 (en) | 2020-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2022510852A (ja) | 再構成可能データ・プロセッサの構成ロード | |
JP2022511754A (ja) | 再構成可能データ・プロセッサの構成アンロード | |
US20230289310A1 (en) | Top level network and array level network for reconfigurable data processors | |
TWI758770B (zh) | 靜止可重組態的資料處理器 | |
US20230325163A1 (en) | Flow control for reconfigurable processors | |
US11561925B2 (en) | Tensor partitioning and partition access order | |
TW202307689A (zh) | 用於緩衝資料以進行處理的多頭多緩衝器 | |
TWI766211B (zh) | 可重組態資料處理器的組態加載和卸載 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20210702 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230712 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240319 |