JP2022191673A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2022191673A
JP2022191673A JP2021100040A JP2021100040A JP2022191673A JP 2022191673 A JP2022191673 A JP 2022191673A JP 2021100040 A JP2021100040 A JP 2021100040A JP 2021100040 A JP2021100040 A JP 2021100040A JP 2022191673 A JP2022191673 A JP 2022191673A
Authority
JP
Japan
Prior art keywords
terminal
negative
positive
insulating sheet
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021100040A
Other languages
English (en)
Inventor
旭人 中込
Akito Nakagome
遼一 加藤
Ryoichi Kato
悠馬 村田
Yuma Murata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021100040A priority Critical patent/JP2022191673A/ja
Priority to CN202210456739.8A priority patent/CN115483174A/zh
Priority to US17/731,456 priority patent/US20220407432A1/en
Publication of JP2022191673A publication Critical patent/JP2022191673A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

Figure 2022191673000001
【課題】本発明は、電力が供給される端子における絶縁性の向上を図ることができる半導体モジュールを提供することを目的とする。
【解決手段】半導体モジュール１は、直流電力の負極性側に接続される負極端子３１ｕと、負極端子３１ｕの一端３１１を含む露出部３１４を露出させた状態で負極端子３１ｕの上方に配置され直流電力の正極性側に接続される正極端子２１ｕと、負極端子３１ｕの一端３１１と正極端子２１ｕの一端２１１との間に露出部６１２を露出した状態で負極端子３１ｕ及び正極端子２１ｕの間に配置され、負極端子３１ｕ及び正極端子２１ｕを絶縁する絶縁シート６１ｕと、絶縁シート６１ｕに接触する正極端子２１ｕの一端２１１の角部２１２を少なくとも覆って形成された第一誘電部７１ｕとを備えている。
【選択図】図４

Description

本発明は、電力変換装置等に適用される半導体モジュールに関する。
近年、省エネルギーの推進と二酸化炭素（ＣＯ２）の排出規制の強化により、自動車業界で電力を動力源としたハイブリット車や電気自動車の開発と普及が加速している。ハイブリット車や電気自動車の動力制御に用いるインバータは、限られたスペースに搭載され、低燃費を意識した軽量化と効率向上が必要である。また、電池やモータの出力に合わせたパワー半導体モジュールが求められている。
パワー半導体モジュールは、内部から外部までラミネート配線された構造を有し外部入力を行う正極端子及び負極端子（ＰＮ端子）と、このＰＮ端子間に挟み込まれた絶縁紙とを有している。さらに、パワー半導体モジュールは、このような構造を有するＰＮ端子がポリフェニレンサルファイド樹脂（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ Ｒｅｓｉｎ：ＰＰＳ）によってインサート成形された形状を有している。
特許文献１には、絶縁基板上に選択的に配置された表側導電体板と、表側導電体板上に配置された半導体チップと、半導体チップ上に配置された固体絶縁物と、絶縁基板を囲うように設けられたケースと、ケース内に充填される柔軟絶縁物とからなる半導体装置が開示されている。特許文献１に開示された半導体装置では、固体絶縁物は、表側導電体板の熱膨張率と絶縁基板の熱膨張率との中間の値の熱膨張率を有している。
特許文献２には、絶縁シートの第２金属部材が設けられる側の面上に設けられる導体層が、第２金属部材の外周縁を積層方向に伸ばした線が絶縁シートの表面と交差する点から、絶縁シートの外周縁方向に延在して設けられる部分を少なくとも有し、且つ絶縁シートの外周縁よりも内側に外周縁を有することにより、第２金属部材と絶縁シートとの電位差が低減し、絶縁シートと第２金属部材と封止樹脂とが接する領域での電界強度が低く抑えられることが開示されている。
特開２００２－７６１９７号公報 特開２０１６－１９２４９７号公報
半導体モジュールの技術分野では、一般的には絶縁性能を担保するために、絶縁距離が国際電気標準会議（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｔｅｃｈｎｉｃａｌ Ｃｏｍｍｉｓｓｉｏｎ：ＩＥＣ）規格に設定される。しかしながら、半導体モジュールに設けられたＰＮ端子の形状次第では、製造過程においてＰＮ端子に不要なエッジが生じた場合、ＰＮ端子の絶縁の信頼性が低下するという問題がある。
本発明の目的は、電力が供給される端子における絶縁性の向上を図ることができる半導体モジュールを提供することにある。
上記目的を達成するために、本発明の一態様による半導体モジュールは、直流電力の第一極性側に接続される第一電力供給端子と、前記第一電力供給端子の一端を含む一部を露出させた状態で前記第一電力供給端子の上方に配置され前記直流電力の第二極性側に接続される第二電力供給端子と、前記第一電力供給端子の前記一端と前記第二電力供給端子の一端との間に一部を露出した状態で前記第一電力供給端子及び前記第二電力供給端子の間に配置され、前記第一電力供給端子及び前記第二電力供給端子を絶縁する絶縁シートと、前記絶縁シートに接触する前記第二電力供給端子の前記一端の角部を少なくとも覆って形成された第一誘電部とを備える。
本発明の一態様によれば、電力が供給される端子における絶縁性の向上を図ることができる。
本発明の第１実施形態による半導体モジュールの概略構成を示す平面図である。 本発明の第１実施形態による半導体モジュールに設けられたインバータ回路の一例を示す回路図である。 本発明の第１実施形態による半導体モジュールに設けられた積層基板に形成された配線パターンの一例を示す図である。 本発明の第１実施形態による半導体モジュールに備えられた電力供給端子の一例を示す図であって図１中に示すＡ－Ａ線で切断した断面図である。 本発明の第１実施形態による半導体モジュールに備えられた電力供給端子の一例を示す図であって図１中に示すＢ－Ｂ線で切断した断面図である。 本発明の第２実施形態による半導体モジュールの概略構成を示す平面図である。 本発明の第２実施形態による半導体モジュールに備えられた電力供給端子の一例を示す図であって図６中に示すＡ－Ａ線で切断した断面図である。 本発明の第１実施形態による半導体モジュールに備えられた電力供給端子の一例を示す図であって図６中に示すＢ－Ｂ線で切断した断面図である。
本発明の各実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
〔第１実施形態〕
本発明の第１実施形態による半導体モジュールについてについて図１から図５を用いて説明する。まず、本実施形態による半導体モジュールの概略構成について図１から図５を用いて説明する。本実施形態では、半導体モジュールとして直流交流変換が可能な電力変換モジュールを例にとって説明する。図１では、理解を容易にするため、本実施形態による半導体モジュールに設けられた積層基板に実装されたインバータ回路や配線パターンなどの図示が省略されている。
図１に示すように、本実施形態による半導体モジュール１は、平面視で長方形状を有するケース１０を備えている。ケース１０は、Ｕ相用のインバータ部を収納する収納部１１と、Ｖ相用のインバータ部を収納する収納部１２と、Ｗ相用のインバータ部を収納する収納部１３とを有している。半導体モジュール１は、収納部１１に収納されたＵ相用の積層基板１１１と、積層基板１１１に実装されたＵ相用のインバータ回路（図１では不図示、図２参照）とを有している。半導体モジュール１は、収納部１２に収納されたＶ相用の積層基板１２１と、積層基板１２１に実装されたＶ相用のインバータ回路（図１では不図示、図２参照）とを有している。半導体モジュール１は、収納部１３に収納されたＷ相用の積層基板１３１と、積層基板１３１に実装されたＷ相用のインバータ回路（図１では不図示、図２参照）とを有している。
ケース１０は、ケース１０の内側に半導体素子（詳細は後述）、積層基板１１１，１２１，１３１、複数の配線パターン（詳細は後述）及び複数の接続部材（詳細は後述）を取り囲む様に配置されている。ケース１０は、放熱ベース又は冷却器（いずれも不図示）の上に搭載され、ケース接合材（不図示）によって放熱ベース又は冷却器に機械的に固定されている。これにより、ケース１０は、半導体素子から生じる熱をケース１０の外部に放出できるようになっている。
半導体モジュール１は、直流電力の第一極性側に接続されるＵ相の負極端子３１ｕ（第一電力供給端子の一例）を備えている。また、半導体モジュール１は、負極端子３１ｕの一端３１１を含む露出部３１４（一部の一例）を露出させた状態で負極端子３１ｕの上方に配置され当該直流電力の第二極性側に接続される正極端子２１ｕ（第二電力供給端子の一例）を備えている。本実施形態では、負極端子３１ｕに接続される第一極性側が当該直流電力の負極側であり、正極端子２１ｕに接続された第二極性側が当該直流電力の正極側である。負極端子３１ｕ及び正極端子２１ｕは、収納部１１の両側の一方であってケース１０の長手側の一端部に設けられている。また、半導体モジュール１は、Ｕ相交流電力が出力される出力端子８１ｕを備えている。出力端子８１ｕは、収納部１１の両側の他方であってケース１０の長手側の他端部に設けられている。正極端子２１ｕ及び負極端子３１ｕは、収納部１１を挟んで出力端子８１ｕと対向して配置されている。
また、半導体モジュール１は、負極端子３１ｕの一端３１１と正極端子２１ｕの一端２１１との間に露出部６１２（一部の一例）を露出した状態で負極端子３１ｕ及び正極端子２１ｕの間に配置され、負極端子３１ｕ及び正極端子２１ｕを絶縁する絶縁シート６１ｕを有している。さらに、半導体モジュール１は、絶縁シート６１ｕに接触する正極端子２１ｕの一端２１１の角部２１２（図１では不図示、図４参照）を少なくとも覆って形成された第一誘電部７１ｕを備えている。
半導体モジュール１は、直流電力の第一極性側に接続されるＶ相の負極端子３１ｖ（第一電力供給端子の一例）を備えている。また、半導体モジュール１は、負極端子３１ｖの一端３１１を含む露出部３１４（一部の一例）を露出させた状態で負極端子３１ｖの上方に配置され当該直流電力の第二極性側に接続される正極端子２１ｖ（第二電力供給端子の一例）を備えている。本実施形態では、負極端子３１ｖに接続される第一極性側が当該直流電力の負極側であり、正極端子２１ｖに接続された第二極性側が当該直流電力の正極側である。負極端子３１ｖ及び正極端子２１ｖは、収納部１２の両側の一方であってケース１０の長手側の一端部に設けられている。また、半導体モジュール１は、Ｖ相交流電力が出力される出力端子８１ｖを備えている。出力端子８１ｖは、収納部１２の両側の他方であってケース１０の長手側の他端部に設けられている。正極端子２１ｖ及び負極端子３１ｖは、収納部１２を挟んで出力端子８１ｖと対向して配置されている。
また、半導体モジュール１は、負極端子３１ｖの一端３１１と正極端子２１ｖの一端２１１との間に露出部６１２（一部の一例）を露出した状態で負極端子３１ｖ及び正極端子２１ｖの間に配置され、負極端子３１ｖ及び正極端子２１ｖを絶縁する絶縁シート６１ｖを有している。さらに、半導体モジュール１は、絶縁シート６１ｖに接触する正極端子２１ｖの一端２１１の角部（不図示）を少なくとも覆って形成された第一誘電部７１ｖを備えている。正極端子２１ｖの一端２１１の当該角部は、正極端子２１ｕにおける角部２１２に対応する。
半導体モジュール１は、直流電力の第一極性側に接続されるＷ相の負極端子３１ｗ（第一電力供給端子の一例）を備えている。また、半導体モジュール１は、負極端子３１ｗの一端３１１を含む露出部３１４（一部の一例）を露出させた状態で負極端子３１ｗの上方に配置され当該直流電力の第二極性側に接続される正極端子２１ｗ（第二電力供給端子の一例）を備えている。本実施形態では、負極端子３１ｗに接続される第一極性側が当該直流電力の負極側であり、正極端子２１ｗに接続された第二極性側が当該直流電力の正極側である。負極端子３１ｗ及び正極端子２１ｗは、収納部１３の両側の一方であってケース１０の長手側の一端部に設けられている。また、半導体モジュール１は、Ｗ相交流電力が出力される出力端子８１ｗを備えている。出力端子８１ｗは、収納部１３の両側の他方であってケース１０の長手側の他端部に設けられている。正極端子２１ｗ及び負極端子３１ｗは、収納部１３を挟んで出力端子８１ｗと対向して配置されている。
また、半導体モジュール１は、負極端子３１ｗの一端３１１と正極端子２１ｗの一端２１１との間に露出部６１２（一部の一例）を露出した状態で負極端子３１ｗ及び正極端子２１ｗの間に配置され、負極端子３１ｗ及び正極端子２１ｗを絶縁する絶縁シート６１ｗを有している。さらに、半導体モジュール１は、絶縁シート６１ｗに接触する正極端子２１ｗの一端２１１の角部２１２を少なくとも覆って形成された第一誘電部７１ｗを備えている。
ケース１０は、正極端子２１ｕ，２１ｖ，２１ｗ、絶縁シート６１ｕ，６１ｖ，６１ｗ及び負極端子３１ｕ，３１ｖ，３１ｗを挿入した射出成形金型内に加熱溶融させた熱可塑性樹脂を射出注入し、挿入した正極端子２１ｕ，２１ｖ，２１ｗ、絶縁シート６１ｕ，６１ｖ，６１ｗ及び負極端子３１ｕ，３１ｖ，３１ｗと樹脂とを一体化するインサート成形によって成形される。熱可塑性樹脂としては、例えば、ポリフェニレンサルファイド（ＰＰＳ）、ポリブチレンテレフタレート（ＰＢＴ）樹脂、ポリブチレンサクシネート（ＰＢＳ）樹脂、ポリアミド（ＰＡ）樹脂、アクリロニトリルブタジエンスチレン（ＡＢＳ）樹脂等がある。また、第一誘電部７１ｕ，７１ｖ，７１ｗは、ケース１０を成形した後に、例えば所定の比誘電率を有する誘電材料を樹脂に分散させた液体をディスペンサーやスピンコートによって所定箇所に塗布することによって形成される。誘電材料としては、酸化チタンまたはチタン酸系材料が用いることができ、具体的なチタン酸系材料としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウムから１種類以上を選択して用いることができる。
次に、半導体モジュール１に備えられたインバータ回路１１２，１２２，１３２の回路構成について図２を用いて説明する。インバータ回路１１２，１２２，１３２は、互いに同じ構成を有しているので、インバータ回路１１２，１２２，１３２の回路構成についてインバータ回路１１２を例にとって説明する。
図２に示すように、半導体モジュール１に設けられたインバータ回路１１２は、負極端子３１ｕ及び正極端子２１ｕの間で直列に接続された複数の半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２及び半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２を備えている。インバータ回路１１２において、半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２は並列に接続され、半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２は並列に接続されている。並列接続された半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２と、並列接続された半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２とが、負極端子３１ｕ及び正極端子２１ｕの間で直列に接続されている。インバータ回路１１２において、並列接続された半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２と、並列接続された半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２との接続部は、Ｕ相交流電力が出力される出力端子８１ｕに接続されている。つまり、インバータ回路１１２において、半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２は、Ｕ相交流電力の上アームＵｕｐを構成し、半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２は、Ｕ相交流電力の下アームＵｌｏを構成している。
半導体モジュール１に設けられたインバータ回路１２２は、負極端子３１ｕを負極端子３１ｖに読み替え、正極端子２１ｕを正極端子２１ｖに読み替え、出力端子８１ｕを出力端子８１ｖに読み替えた場合のインバータ回路１１２と同様の構成を有している。インバータ回路１２２では、半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２は、Ｖ相交流電力の上アームＶｕｐを構成し、半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２は、Ｖ相交流電力の下アームＶｌｏを構成している。
半導体モジュール１に設けられたインバータ回路１３２は、負極端子３１ｕを負極端子３１ｗに読み替え、正極端子２１ｕを正極端子２１ｗに読み替え、出力端子８１ｕを出力端子８１ｗに読み替えた場合のインバータ回路１１２と同様の構成を有している。インバータ回路１３２では、半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２は、Ｗ相交流電力の上アームＷｕｐを構成し、半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２は、Ｗ相交流電力の下アームＷｌｏを構成している。
出力端子８１ｕ、出力端子８１ｖ及び出力端子８１ｗには、半導体モジュール１の駆動対象となる例えばモータ（不図示）が接続されている。これにより、半導体モジュール１は、当該モータに対して、インバータ回路１１２の出力端子８１ｕを介してＵ相交流電力を供給でき、インバータ回路１２２の出力端子８１ｖを介してＶ相交流電力を供給でき、インバータ回路１３２の出力端子８１ｗを介してＷ相交流電力を供給できる。
図２に示すように、半導体素子Ｓｕｐ１１は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｕｐ１１と、トランジスタＱｕｐ１１に逆並列に接続された還流ダイオードＤｕｐ１１とを有している。トランジスタＱｕｐ１１及び還流ダイオードＤｕｐ１１は例えば、１つの半導体基板に形成されて１チップ化されている。
半導体素子Ｓｕｐ１２は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｕｐ１２と、トランジスタＱｕｐ１２に逆並列に接続された還流ダイオードＤｕｐ１２とを有している。トランジスタＱｕｐ１２及び還流ダイオードＤｕｐ１２は例えば、１つの半導体基板に形成されて１チップ化されている。
半導体素子Ｓｕｐ２１は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｕｐ２１と、トランジスタＱｕｐ２１に逆並列に接続された還流ダイオードＤｕｐ２１とを有している。トランジスタＱｕｐ２１及び還流ダイオードＤｕｐ２１は例えば、１つの半導体基板に形成されて１チップ化されている。
半導体素子Ｓｕｐ２２は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｕｐ２２と、トランジスタＱｕｐ２２に逆並列に接続された還流ダイオードＤｕｐ２２とを有している。トランジスタＱｕｐ２２及び還流ダイオードＤｕｐ２２は例えば、１つの半導体基板に形成されて１チップ化されている。
半導体素子Ｓｌｏ１１は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｌｏ１１と、トランジスタＱｌｏ１１に逆並列に接続された還流ダイオードＤｌｏ１１とを有している。トランジスタＱｌｏ１１及び還流ダイオードＤｌｏ１１は例えば、１つの半導体基板に形成されて１チップ化されている。
半導体素子Ｓｌｏ１２は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｌｏ１２と、トランジスタＱｌｏ１２に逆並列に接続された還流ダイオードＤｌｏ１２とを有している。トランジスタＱｌｏ１２及び還流ダイオードＤｌｏ１２は例えば、１つの半導体基板に形成されて１チップ化されている。
半導体素子Ｓｌｏ２１は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｌｏ２１と、トランジスタＱｌｏ２１に逆並列に接続された還流ダイオードＤｌｏ２１とを有している。トランジスタＱｌｏ２１及び還流ダイオードＤｌｏ２１は例えば、１つの半導体基板に形成されて１チップ化されている。
半導体素子Ｓｌｏ２２は、例えばＮ型のＭＯＳＦＥＴであるトランジスタＱｌｏ２２と、トランジスタＱｌｏ２２に逆並列に接続された還流ダイオードＤｌｏ２２とを有している。トランジスタＱｌｏ２２及び還流ダイオードＤｌｏ２２は例えば、１つの半導体基板に形成されて１チップ化されている。
トランジスタＱｕｐ１１，Ｑｕｐ１２，Ｑｕｐ２１，Ｑｕｐ２２及びトランジスタＱｌｏ１１，Ｑｌｏ１２，Ｑｌｏ２１，Ｑｌｏ２２のそれぞれは例えば、ＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ又はＺｎＯなどを含むワイドバンドギャップ半導体素子で構成されている。
トランジスタＱｕｐ１１のゲートは、ゲート信号入力端子Ｇｕｐ１１に接続されている。トランジスタＱｕｐ１１のソースには、基準信号入力端子Ｒｕｐ１１が接続されている。トランジスタＱｕｐ１２のゲートは、ゲート信号入力端子Ｇｕｐ１２に接続されている。トランジスタＱｕｐ１２のソースには、基準信号入力端子Ｒｕｐ１２が接続されている。トランジスタＱｕｐ２１のゲートは、ゲート信号入力端子Ｇｕｐ２１に接続されている。トランジスタＱｕｐ２１のソースには、基準信号入力端子Ｒｕｐ２１が接続されている。トランジスタＱｕｐ２２のゲートは、ゲート信号入力端子Ｇｕｐ２２に接続されている。トランジスタＱｕｐ２２のソースには、基準信号入力端子Ｒｕｐ２２が接続されている。
トランジスタＱｌｏ１１のゲートは、ゲート信号入力端子Ｇｌｏ１１に接続されている。トランジスタＱｌｏ１１のソースには、基準信号入力端子Ｒｌｏ１１が接続されている。トランジスタＱｌｏ１２のゲートは、ゲート信号入力端子Ｇｌｏ１２に接続されている。トランジスタＱｌｏ１２のソースには、基準信号入力端子Ｒｌｏ１２が接続されている。トランジスタＱｌｏ２１のゲートは、ゲート信号入力端子Ｇｌｏ２１に接続されている。トランジスタＱｌｏ２１のソースには、基準信号入力端子Ｒｌｏ２１が接続されている。トランジスタＱｌｏ２２のゲートは、ゲート信号入力端子Ｇｌｏ２２に接続されている。トランジスタＱｌｏ２２のソースには、基準信号入力端子Ｒｌｏ２２が接続されている。
ゲート信号入力端子Ｇｕｐ１１，Ｇｕｐ１２，Ｇｕｐ２１，Ｇｕｐ２２、基準信号入力端子Ｒｕｐ１１，Ｒｕｐ１２，Ｒｕｐ２１，Ｒｕｐ２２、ゲート信号入力端子Ｇｌｏ１１，Ｇｌｏ１２，Ｇｌｏ２１，Ｇｌｏ２２及び基準信号入力端子Ｒｌｏ１１，Ｒｌｏ１２，Ｒｌｏ２１，Ｒｌｏ２２のそれぞれは、インバータ回路１１２，１２２，１３２を制御する制御回路（不図示）に接続されている。制御回路は、指令値及びレファレンス波形を変調することによって、半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２及び半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２のそれぞれのゲートパルス信号を生成する。
ゲートパルス信号は、ゲート信号入力端子Ｇｕｐ１１及び基準信号入力端子Ｒｕｐ１１の間、ゲート信号入力端子Ｇｕｐ１２及び基準信号入力端子Ｒｕｐ１２の間、ゲート信号入力端子Ｇｕｐ２１及び基準信号入力端子Ｒｕｐ２１との間並びにゲート信号入力端子Ｇｕｐ２２及び基準信号入力端子Ｒｕｐ２２の間にそれぞれ印加される。このため、ゲートパルス信号は、ゲートソース間電圧としてＱｕｐ１１，Ｑｕｐ１２，Ｑｕｐ２１，Ｑｕｐ２２に印加される。
また、ゲートパルス信号は、ゲート信号入力端子Ｇｌｏ１１及び基準信号入力端子Ｒｌｏ１１の間、ゲート信号入力端子Ｇｌｏ１２及び基準信号入力端子Ｒｌｏ１２の間、ゲート信号入力端子Ｇｌｏ２１及び基準信号入力端子Ｒｌｏ２１との間並びにゲート信号入力端子Ｇｌｏ２２及び基準信号入力端子Ｒｌｏ２２の間にそれぞれ印加される。このため、ゲートパルス信号は、ゲートソース間電圧としてＱｌｏ１１，Ｑｌｏ１２，Ｑｌｏ２１，Ｑｌｏ２２に印加される。
トランジスタＱｕｐ１１，Ｑｕｐ１２，Ｑｕｐ２１，Ｑｕｐ２２及びトランジスタＱｌｏ１１，Ｑｌｏ１２，Ｑｌｏ２１，Ｑｌｏ２２は例えば、ゲートパルス信号の電圧レベルが高レベルの場合にオン状態となり、ゲートパルス信号の電圧レベルが低レベルの場合にオフ状態となる。詳細な説明は省略するが、インバータ回路１１２，１２２，１３２のそれぞれに設けられたトランジスタＱｕｐ１１，Ｑｕｐ１２，Ｑｕｐ２１，Ｑｕｐ２２及びトランジスタＱｌｏ１１，Ｑｌｏ１２，Ｑｌｏ２１，Ｑｌｏ２２が所定のタイミング及び組み合せでオン状態及びオフ状態を繰り返す。これにより、半導体モジュール１は、位相が所定量だけ互いにずれたＵ相交流電力、Ｖ相交流電力及びＷ相交流電力をインバータ回路１１２，１２２，１３２の出力端子８１ｕ，８１ｖ，８１ｗからモータに供給することができる。
次に、積層基板１１１，１２１，１３１について図１及び図２を参照しつつ図３を用いて説明する。積層基板１１１，１２１，１３１は、互いに同一の構成を有している。このため、以下、積層基板１１１，１２１，１３１について、積層基板１１１を例にとって説明する。
図３に示すように、積層基板１１１は、矩形状の絶縁基板４０と、絶縁基板４０の下面に形成された所定形状の放熱パターン層（不図示）とを有している。積層基板１１１は、絶縁基板４０の両短辺のうちの一方の短辺側に形成された正極側入力端子パターン４１，４２と、負極側入力端子パターン４３とを有している。負極側入力端子パターン４３は、正極側入力端子パターン４１及び正極側入力端子パターン４２の間に配置されている。積層基板１１１は、絶縁基板４０の他方の短辺側に形成された出力端子パターン４９を有している。出力端子パターン４９は、負極側入力端子パターン４３に対向して配置されている。
積層基板１１１は、絶縁基板４０の両長辺のうちの一方の長辺側で絶縁基板４０上に形成された正極部パターン４４を有している。正極部パターン４４は、絶縁基板４０の一方の長辺に沿って絶縁基板４０の両短辺間に延在して配置されている。正極部パターン４４の一端部上に正極側入力端子パターン４１が形成されている。これにより、正極部パターン４４と正極側入力端子パターン４１とは電気的に接続される。
積層基板１１１は、絶縁基板４０の両長辺のうちの他方の長辺側で絶縁基板４０上に形成された正極部パターン４５を有している。正極部パターン４５は、絶縁基板４０の他方の長辺に沿って絶縁基板４０の両短辺間に延在して配置されている。正極部パターン４５の一端部上に正極側入力端子パターン４２が形成されている。これにより、正極部パターン４５と正極側入力端子パターン４２とは電気的に接続される。
積層基板１１１は、絶縁基板４０の一方の短辺側の負極部パターン４６の端部上に形成された負極側入力端子パターン４３を有している。負極部パターン４６と負極側入力端子パターン４３とは電気的に接続されている。負極部パターン４６は、負極側入力端子パターン４３側とは反対の端部側が正極部パターン４４，４５のそれぞれに沿って延在する二又形状を有している。
積層基板１１１は、絶縁基板４０上に形成されて絶縁基板４０の他方の短辺側から中央部に向かって延在する出力部パターン４７を有している。出力部パターン４７は、積層基板１１１の中央部において、負極部パターン４６の二又に分かれた部分の間に挟まれて配置される。絶縁基板４０の他方の短辺側の出力部パターン４７の端部上に出力端子パターン４９が形成されている。これにより、出力部パターン４７と出力端子パターン４９とは電気的に接続される。
図３に示すように、正極部パターン４４の両端のうちの正極側入力端子パターン４１側とは反対の端部寄りには、半導体素子Ｓｕｐ１１，Ｓｕｐ１２が正極部パターン４４と電気的に接続された状態で実装されている。また、半導体素子Ｓｕｐ１１，Ｓｕｐ１２と出力部パターン４７との間には、例えば銅バーで構成された接続部材５１，５２が配置されている。接続部材５１は、半導体素子Ｓｕｐ１１及び出力部パターン４７のそれぞれと電気的に接続されている。これにより、接続部材５１は、半導体素子Ｓｕｐ１１と出力部パターン４７とを電気的に接続することができる。また、接続部材５２は、半導体素子Ｓｕｐ１２及び出力部パターン４７のそれぞれと電気的に接続されている。これにより、接続部材５２は、半導体素子Ｓｕｐ１２と出力部パターン４７とを電気的に接続することができる。
正極部パターン４５の両端のうちの正極側入力端子パターン４２側とは反対の端部寄りには、半導体素子Ｓｕｐ２１，Ｓｕｐ２２が正極部パターン４５と電気的に接続された状態で実装されている。また、半導体素子Ｓｕｐ２１，Ｓｕｐ２２と出力部パターン４７との間には、例えば銅バーで構成された接続部材５５，５６が配置されている。接続部材５５は、半導体素子Ｓｕｐ２１及び出力部パターン４７のそれぞれと電気的に接続されている。これにより、接続部材５５は、半導体素子Ｓｕｐ２１と出力部パターン４７とを電気的に接続することができる。また、接続部材５６は、半導体素子Ｓｕｐ２２及び出力部パターン４７のそれぞれと電気的に接続されている。これにより、接続部材５６は、半導体素子Ｓｕｐ２２と出力部パターン４７とを電気的に接続することができる。
積層基板１１１の中央部に配置された出力部パターン４７の部分には、半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２が出力部パターン４７と電気的に接続された状態で実装されている。また、Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２と、負極部パターン４６との間には、例えば銅バーで構成された接続部材５３，５４，５７，５８が配置されている。
接続部材５３は、半導体素子Ｓｌｏ１１及び負極部パターン４６のそれぞれと電気的に接続されている。これにより、接続部材５３は、半導体素子Ｓｌｏ１１と負極部パターン４６とを電気的に接続することができる。接続部材５４は、半導体素子Ｓｌｏ１２及び負極部パターン４６のそれぞれと電気的に接続されている。これにより、接続部材５４は、半導体素子Ｓｌｏ１２と負極部パターン４６とを電気的に接続することができる。接続部材５７は、半導体素子Ｓｌｏ２１及び負極部パターン４６のそれぞれと電気的に接続されている。これにより、接続部材５７は、半導体素子Ｓｌｏ２１と負極部パターン４６とを電気的に接続することができる。接続部材５８は、半導体素子Ｓｌｏ２２及び負極部パターン４６のそれぞれと電気的に接続されている。これにより、接続部材５８は、半導体素子Ｓｌｏ２２と負極部パターン４６とを電気的に接続することができる。
正極側入力端子パターン４１には、正極端子２１ｕ（図１参照）が電気的に接続されて実装される。出力端子パターン４９には、出力端子８１ｕ（図１参照）が電気的に接続されて実装される。このため、半導体素子Ｓｕｐ１１及び半導体素子Ｓｕｐ１２は、正極側入力端子パターン４１及び正極部パターン４４と、接続部材５１，５２、出力部パターン４７及び出力端子パターン４９とを介して正極端子２１ｕ及び出力端子８１ｕの間に並列に接続される。
正極側入力端子パターン４２には、正極端子２１ｕ（図１参照）が電気的に接続されて実装される。このため、半導体素子Ｓｕｐ２１及び半導体素子Ｓｕｐ２２は、正極側入力端子パターン４２及び正極部パターン４５と、接続部材５５，５６、出力部パターン４７及び出力端子パターン４９とを介して正極端子２１ｕ及び出力端子８１ｕの間に並列に接続される。
負極側入力端子パターン４３には、負極端子３１ｕ（図１参照）が電気的に接続されて実装される。このため、半導体素子Ｓｌｏ１１及び半導体素子Ｓｌｏ１２は、出力部パターン４７及び出力端子パターン４９と、接続部材５３，５４、負極部パターン４６及び負極側入力端子パターン４３とを介して出力端子８１ｕ及び負極端子３１ｕの間に並列に接続される。また、半導体素子Ｓｌｏ２１及び半導体素子Ｓｌｏ２２は、出力部パターン４７及び出力端子パターン４９と、接続部材５７，５８、負極部パターン４６及び負極側入力端子パターン４３とを介して出力端子８１ｕ及び負極端子３１ｕの間に並列に接続される。これにより、インバータ回路１１２は、ハーフブリッジ回路構成を有している。
図示は省略するが、積層基板１２１，１３１も積層基板１１１と同様の構成を有している。このため、インバータ回路１２２，１３２は、ハーフブリッジ回路構成を有している。このように、半導体モジュール１は、ハーフブリッジ回路構成を有するＵ相用のインバータ回路１１２と、ハーフブリッジ回路構成を有するＶ相用のインバータ回路１２２と、ハーフブリッジ回路構成を有するＷ相用のインバータ回路１３２を１つのモジュールとした６ｉｎ１モジュールで構成されている。
正極部パターン４４，４５、負極部パターン４６及び出力部パターン４７は、互いに短絡しないように所定の絶縁間隔を保って隣接して形成されている。また、正極部パターン４４，４５、負極部パターン４６及び出力部パターン４７は、全て又は一部をケース１０（図１参照）に設けられた絶縁性のモールド樹脂（不図示）により封止して固定されている。これにより、正極部パターン４４，４５、負極側入力端子パターン４３及び出力部パターン４７の絶縁性がより向上される。
積層基板１１１は、放熱ベース又は冷却器の上に搭載され、基板下接合材（不図示）によって熱的・機械的に放熱ベース又は冷却器に接合されている。また、上述のとおり、ケース１０は、放熱ベース又は冷却器に機械的に固定されている。このため、半導体モジュール１は、半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２，Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２で発生した熱を積層基板１１１及びケース１０を介して放熱ベース又は冷却器に放出できる。これにより、半導体モジュール１は、発熱によって半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２，Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２が破損してしまうことを防止できる。
（第一電力供給端子及び第二電力供給端子の構成）
次に、本実施形態による半導体モジュール１に備えられた負極端子３１ｕ，３１ｖ，３１ｗ（第一電力供給端子の一例）、正極端子２１ｕ，２１ｖ，２１ｗ（第二電力供給端子の一例）及び絶縁シート６１ｕ，６１ｖ，６１ｗの構成について図１から図３を参照しつつ、図４及び図５を用いて説明する。なお、図４では、積層基板１１１の図示が省略されている。
負極端子３１ｕ，３１ｖ，３１ｗは、同一の構成を有している。このため、負極端子３１ｕ，３１ｖ，３１ｗの構成について負極端子３１ｕを例にとって説明する。また、正極端子２１ｕ，２１ｖ，２１ｗは、同一の構成を有している。このため、正極端子２１ｕ，２１ｖ，２１ｗの構成について正極端子２１ｕを例にとって説明する。絶縁シート６１ｕ，６１ｖ，６１ｗは、同一の構成を有している。このため、絶縁シート６１ｕ，６１ｖ，６１ｗの構成について負極端子３１ｕを例にとって説明する。
図４に示すように、負極端子３１ｕ、絶縁シート６１ｕ及び正極端子２１ｕは、積層された状態でケース１０に設けられている。絶縁シート６１ｕは、負極端子３１ｕ及び正極端子２１ｕのそれぞれに接触した状態で負極端子３１ｕ及び正極端子２１ｕに挟まれて配置されている。これにより、負極端子３１ｕ及び正極端子２１ｕにおける電気的な絶縁が絶縁シート６１ｕによって確保される。
負極端子３１ｕ、絶縁シート６１ｕ及び正極端子２１ｕは、一部分が外部に露出した状態で配置され、残部のうちの一部分がモールド樹脂によって覆われた状態で収納部１１に配置されている。収納部１１側に配置された負極端子３１ｕ及び正極端子２１ｕの部分の間には、絶縁シート６１ｕの厚さ分の間隙が設けられている。モールド樹脂がこの間隙の間にも形成されることにより、負極端子３１ｕ及び正極端子２１ｕの絶縁が確保されるようになっている。
図４に示すように、負極端子３１ｕは、平板形状を有している。負極端子３１ｕは、収納部１１に配置される側に形成された突出部３１２，３１３を有している。突出部３１２，３１３は、収納部１１に積層基板１１１が配置された場合に、負極側入力端子パターン４３上に配置されるようになっている（図１参照）。突出部３１２，３１３は、例えば半田付けによって負極側入力端子パターン４３と機械的及び電気的に接続される。これにより、半導体素子Ｓｌｏ１１，Ｓｌｏ１２，Ｓｌｏ２１，Ｓｌｏ２２が負極端子３１ｕ、負極側入力端子パターン４３及び負極部パターン４６を介して直流電力の負極側に接続される。本実施形態では、負極端子３１ｕと積層基板１１１との接続が容易となるように、２つの突出部３１２，３１３が設けられているが、突出部は１つでもよい。
正極端子２１ｕは、平板形状を有している。正極端子２１ｕは、収納部１１に配置される側に形成された突出部２１４，２１５を有している。突出部２１４は、例えば半田付けによって正極側入力端子パターン４１と機械的及び電気的に接続される。突出部２１５は、例えば半田付けによって正極側入力端子パターン４２と機械的及び電気的に接続される。これにより、半導体素子Ｓｕｐ１１，Ｓｕｐ１２，Ｓｕｐ２１，Ｓｕｐ２２が正極端子２１ｕ、正極側入力端子パターン４１，４２及び正極部パターン４４，４５を介して直流電力の正極側に接続される。
正極端子２１ｕは、突出部２１４，２１５が延在する方向における長さが負極端子３１ｕよりも短く形成されている。このため、図１に示すように、突出部２１４，２１５の一端及び突出部３１２，３１３の一端がほぼ面一となるように配置した場合、負極端子３１ｕの一端３１１は、正極端子の一端２１１よりもケース１０の長手側の一端部側に飛び出した状態となる。
図４に戻って、絶縁シート６１ｕは、一端６１１が正極端子２１ｕの一端２１１と負極端子３１ｕの一端３１１との間に位置するように配置されている。このため、絶縁シート６１ｕは、正極端子２１ｕの一端２１１と負極端子３１ｕの一端３１１との間で所定の広がりを有し外部に露出する露出部６１２を有する。これにより、ケース１０の長手側の一端部において、正極端子２１ｕ、絶縁シート６１ｕ及び負極端子３１ｕが階段状に積層されて配置される。
正極端子２１ｕ及び負極端子３１ｕは、例えば銅又は銅合金で形成されている。正極端子２１ｕ及び負極端子３１ｕは、例えば０．６ｍｍ以上の厚さを有し、０．８ｍｍ以上１．２ｍｍ以下の厚さを有していてもよい。絶縁シート６１ｕは、１枚のシートまたは積層された複数のシートであってもよい。絶縁シート６１ｕは、例えば正極端子２１ｕ及び負極端子３１ｕの厚さより薄い厚さを有している。絶縁シート６１ｕは、例えば０．０５ｍｍ以上の厚さを有していてもよい。絶縁シート６１ｕは、例えばアラミド繊維、ガラス繊維、セラミック、ポリイミド、マイカ又はこれらの材質の１種類以上の複合材料で形成されていてもよい。
正極端子２１ｕは、銅などの金属材料で形成され、外部に露出する露出部２１３を有している。このため、正極端子２１ｕは、直流電力の正極側と電気的及び機械的に接続されることができる。同様に、負極端子３１ｕは、銅などの金属材料で形成され、外部に露出する露出部３１４を有している。このため、負極端子３１ｕは、直流電力の負極側と電気的及び機械的に接続されることができる。正極端子２１ｕの露出部２１３と、負極端子３１ｕの露出部３１４との間には、絶縁シート６１ｕの露出部６１２が配置されている。このため、正極端子２１ｕの露出部２１３と、負極端子３１ｕの露出部３１４との絶縁距離が絶縁シート６１ｕの露出部６１２によって確保される。
図４に示すように、第一誘電部７１ｕは、正極端子２１ｕの一端２１１の角部２１２を少なくとも覆って形成されている。角部２１２は、一端２１１の角部のうちの絶縁シート６１ｕに接触する角部である。本実施形態では、第一誘電部７１ｕは、角部２１２を含み一端２１１の全領域のうちのケース１０から外部に露出する領域と絶縁シート６１ｕの一部に亘って形成されている（図１及び図４参照）。第一誘電部７１ｕは、角部２１２を覆って形成されていれば、正極端子２１ｕの露出部２１３の一部から絶縁シート６１ｕの一部に亘って形成されていてもよい。詳細は後述するが、第一誘電部７１ｕは、例えば絶縁シート６１ｕよりも高い比誘電率を有する。絶縁シート６１ｕが例えば３．２から３．８の比誘電率を有しているとすると、第一誘電部７１ｕは、例えば３．８よりも大きく３０の比誘電率を有する。
ここで、第一誘電部７１ｕの作用・効果について説明する。半導体モジュール１では、正極端子２１ｕを直流電力の正極側に接続させるために、絶縁シート６１ｕ上に正極端子２１ｕの露出部２１３が配置される構造を回避し難い。このため、正極端子２１ｕの一端２１１の角部２１２は、導体である正極端子２１ｕと比誘電率の異なる２つの絶縁体である絶縁シート６１ｕ及び第一誘電部７１ｕとが一点で交わる三重点となる。また、第一誘電部７１ｕが形成されていない場合にも正極端子２１ｕの一端２１１の角部２１２は、導体である正極端子２１ｕと比誘電率の異なる２つの絶縁体である絶縁シート６１ｕ及び空気とが一点で交わる三重点となる。
三重点は、電界が最も集中しやすい部分である。このため、正極端子２１ｕに直流電力の正極電圧が印加され、負極端子３１ｕに直流電力の負極電圧が印加された場合、正極端子２１ｕの一端２１１から負極端子３１ｕ側に向かって生じる電界は、三重点に相当する一端２１１の角部２１２に集中しやすくなる。
絶縁シート６１ｕが絶縁紙など形成されて内部に微小空間を有している場合、第一誘電部７１ｕが形成されていないと、角部２１２における電界集中によって微小空間において放電が発生し、この放電によるマイグレーション進展によって絶縁破壊が引き起こされる可能性がある。
また、２つの絶縁体の比誘電率をεｒ１，εｒ２とし（εｒ１＜εｒ２）、比誘電率εｒ１の絶縁体と金属導体とのなす角度が９０°よりも低い場合、三重点の電界強度は無限大となるので、低電圧の下でも三重点で放電が発生する可能性が懸念される。絶縁シート６１ｕの比誘電率は空気の比誘電率よりも高い。このため、正極端子２１ｕの加工精度などの影響で正極端子２１ｕの一端２１１が絶縁シート６１ｕに向かって傾斜していると、第一誘電部７１ｕが形成されていない場合、三重点に相当する一端２１１の角部２１２において、比誘電率の低い空気と一端２１１との成す角度が９０°よりも小さくなる。このため、第一誘電部７１ｕが形成されていない場合、正極端子２１ｕの一端２１１の角部２１２において放電が発生する可能性が懸念される。
Figure 2022191673000002
表１は、正極端子２１ｕの角部２１２を覆って第一誘電部７１ｕが形成された場合の電界強度及び電界緩和率のシミュレーション結果の一例を示す表である。表１には、第一誘電部７１ｕが図４に示す形状を有し、半導体モジュール１の周辺環境は空気であり、正極端子２１ｕに１２００Ｖの電圧が印加され、負極端子３１ｕに０Ｖの電圧が印加された場合のシミュレーション結果が示されている。表１中に示す「比誘電率」は、角部２１２における比誘電率を表している。「比誘電率」の「１」は、第一誘電部７１ｕが形成されていない場合（すなわち従来の半導体モジュールの構造）に相当し、その他が第一誘電部７１ｕが形成されている場合（すなわち本実施形態による半導体モジュール１の構造）に相当する。表１中に示す「電界強度ＭＶ／ｍ」は、角部２１２における電界強度を表している。表１中に示す「電界緩和率［％］」は、第一誘電部７１ｕが形成されることによって電界強度が緩和された割合を表している。
表１に示すように、三重点に相当する正極端子２１ｕの角部２１２を覆って第一誘電部７１ｕが形成された場合（すなわち比誘電率が１０から３５の場合）、第一誘電部７１ｕが形成されていない場合と比較して、電界強度が減少するとともに、電界緩和率が上昇する。また、表１に示すように、第一誘電部７１ｕの比誘電率が１０から３５まで増加することに伴って、電界強度が５．６０［ＭＶ／ｍ］から４．１１［ＭＶ／ｍ］まで単調に減少するとともに電界緩和率が５２［％］から６４［％］まで単調に増加する。比誘電率が１、すなわち第一誘電部７１ｕが形成されていない場合には、電界強度が１１．５［ＭＶ／ｍ］であるため、比誘電率が１０から３５の範囲の第一誘電部７１ｕが形成されることにより、正極端子２１ｕの角部２１２における電界強度が減少する。
表１では、第一誘電部７１ｕの比誘電率の最小値は１０であるが、比誘電率の増加に伴って電界強度が減少する特性を考慮すると、第一誘電部７１ｕが絶縁シート６１ｕの比誘電率よりも高い比誘電率を有しているとよい。これにより、半導体モジュール１は、正極端子２１ｕの角部２１２における電界強度の減少及び電界緩和の上昇を図ることができる。
第一誘電部７１ｕの比誘電率は、例えば第一誘電部７１ｕを形成する形成材料によって調整することができる。このため、第一誘電部７１ｕの材料選択の観点から、第一誘電部７１ｕの比誘電率は３０以下であるとよい。したがって、第一誘電部７１ｕは、絶縁シート６１ｕの比誘電率よりも高く、かつ３０［Ｆ／ｍ］以下の比誘電率を有していてもよい。
このように、半導体モジュール１は、第一誘電部７１ｕを備えることにより、電界が集中する箇所を三重点に相当する角部２１２からずらして電界集中を緩和し、電力供給端子に相当する正極端子２１ｕ及び負極端子３１ｕの信頼性の向上を図ることができる。さらに、絶縁シート６１ｕに内部に微小空間を有していても、当該微小空間における放電の発生を抑制できるので、半導体モジュール１は、正極端子２１ｕ及び負極端子３１ｕの信頼性の向上を図ることができる。
また、正極端子２１ｕの一端２１１が絶縁シート６１ｕに向かって傾斜していたとしても、角部２１２を覆って第一誘電部７１ｕが形成されることにより、三重点に相当する一端２１１の角部２１２において一端２１１とともに９０°よりも小さい角度を成す絶縁体は、第一誘電部７１ｕとなる。第一誘電部７１ｕは、絶縁シート６１ｕよりも比誘電率が高いので、角部２１２における一端２１１と第一誘電部７１ｕとの成す角度が９０°よりも小さくても、放電が発生する可能性は極めて低くなる。これにより、半導体モジュール１は、正極端子２１ｕ及び負極端子３１ｕの信頼性の向上を図ることができる。
図５に示すように、正極端子２１ｕは、絶縁シート６１ｕが露出されるように一部を貫通して形成された貫通孔２１３ａを有し、半導体モジュール１は、貫通孔２１３ａを形成する内壁面２１３ｂの絶縁シート６１ｕ側の端部２１３ｃを少なくとも覆って形成された第二誘電部７２ｕを備えている。第二誘電部７２ｕは、絶縁シート６１ｕよりも高い比誘電率を有している。第二誘電部７２ｕを形成する誘電材料としては、第一誘電部７１ｕと同様に、酸化チタンまたはチタン酸系材料が用いることができ、具体的なチタン酸系材料としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸カルシウム、チタン酸マグネシウムから１種類以上を選択して用いることができる。第一誘電部７１ｕ及び第二誘電部７２ｕは、同じ材料で形成されていてもよいし、異なる材料で形成されていてもよい。貫通孔２１３ａは、正極端子２１ｕの露出部２１３の所定箇所に２つ形成されている（図１参照）。貫通孔２１３ａは、ケース１０をインサート成形する際に、射出成形金型内に正極端子２１ｕを位置決めするために用いられる。
図５に示すように、貫通孔２１３ａを形成する内壁面２１３ｂの絶縁シート６１ｕ側の端部２１３ｃは、導体である正極端子２１ｕと比誘電率の異なる２つの絶縁体である絶縁シート６１ｕ及び第二誘電部７２ｕとが一点で交わる三重点となる。このため、貫通孔２１３ａに第二誘電部７２ｕが形成されていない場合、内壁面２１３ｂの端部２１３ｃにおいて正極端子２１ｕ、絶縁シート６１ｕ及び貫通孔２１３ａ内の空気が交わるため、第一誘電部７１ｕが設けられていない場合の正極端子２１ｕの一端２１１の角部２１２と同様の上述の問題が生じる可能性がある。
そこで、半導体モジュール１は、貫通孔２１３ａに形成されて絶縁シート６１ｕよりも高い比誘電率を有する第二誘電部７２ｕを備えている。これにより、第二誘電部７２ｕは、内壁面２１３ｂの端部２１３ｃに対し、第一誘電部７１ｕが正極端子２１ｕの一端２１１の角部２１２に対する上述の作用・効果と同様の作用・効果を得ることができる。このため、半導体モジュール１は、電界が集中する箇所を三重点に相当する端部２１３ｃからずらして電界集中を緩和し、正極端子２１ｕ及び負極端子３１ｕの信頼性の向上を図ることができる。
詳細な説明は省略するが、正極端子２１ｖ、絶縁シート６１ｖ、負極端子３１ｖ、第一誘電部７１ｖ及び第二誘電部７２ｖは、正極端子２１ｕ、絶縁シート６１ｕ、負極端子３１ｕ、第一誘電部７１ｕ及び第二誘電部７２ｕと同様の構成を有している。このため、半導体モジュール１は、正極端子２１ｖ及び負極端子３１ｖの信頼性の向上を図ることができる。また、正極端子２１ｗ、絶縁シート６１ｗ、負極端子３１ｗ、第一誘電部７１ｗ及び第二誘電部７２ｗは、正極端子２１ｕ、絶縁シート６１ｕ、負極端子３１ｕ、第一誘電部７１ｕ及び第二誘電部７２ｕと同様の構成を有している。このため、半導体モジュール１は、正極端子２１ｗ及び負極端子３１ｗの信頼性の向上を図ることができる。
以上説明したように、本実施形態による半導体モジュール１は、直流電力の負極性側に接続される負極端子３１ｕ，３１ｖ，３１ｗと、負極端子３１ｕ，３１ｖ，３１ｗの一端３１１を含む露出部３１４を露出させた状態で負極端子３１ｕ，３１ｖ，３１ｗの上方に配置され当該直流電力の正極性側に接続される正極端子２１ｕ，２１ｖ，２１ｗと、負極端子３１ｕ，３１ｖ，３１ｗの一端３１１と正極端子２１ｕ，２１ｖ，２１ｗの一端２１１との間に露出部６１２を露出した状態で負極端子３１ｕ，３１ｖ，３１ｗ及び正極端子２１ｕ，２１ｖ，２１ｗの間に配置され、負極端子３１ｕ，３１ｖ，３１ｗ及び正極端子２１ｕ，２１ｖ，２１ｗを絶縁する絶縁シート６１ｕと、絶縁シート６１ｕ，６１ｖ，６１ｗに接触する正極端子２１ｕ，２１ｗ，２１ｗの一端２１１の角部２１２を少なくとも覆って形成された第一誘電部７１ｕ，７１ｖ，７１ｗとを備えている。
これにより、半導体モジュール１は、電力が供給される正極端子２１ｕ，２１ｖ，２１ｗ及び負極端子３１ｕ，３１ｖ，３１ｗにおける絶縁性の向上を図ることができる。
〔第２実施形態〕
本発明の第２実施形態による半導体モジュールについてについて図６から図８を用いて説明する。まず、本実施形態による半導体モジュールの概略構成について図６から図８を用いて説明する。本実施形態では、半導体モジュールとして直流交流変換が可能な電力変換モジュールを例にとって説明する。図６では、理解を容易にするため、本実施形態による半導体モジュールに設けられた積層基板に実装されたインバータ回路や配線パターンなどの図示が省略されている。また、本実施形態による半導体モジュールの説明において、上記第１実施形態による半導体モジュール１と同様の作用・機能を奏する構成要素には、同一の符号を付してその説明は省略する。
図６に示すように、本実施形態による半導体モジュール２は、直流電力の第一極性側に接続されるＵ相の正極端子２１ｕ（第一電力供給端子の一例）を備えている。また、半導体モジュール２は、正極端子２１ｕの一端２１１を含む露出部２１３（一部の一例）を露出させた状態で正極端子２１ｕの上方に配置され当該直流電力の第二極性側に接続される負極端子３１ｕ（第二電力供給端子の一例）を備えている。本実施形態では、正極端子２１ｕに接続される第一極性側が当該直流電力の正極側であり、負極端子３１ｕに接続された第二極性側が当該直流電力の負極側である。正極端子２１ｕ及び負極端子３１ｕは、収納部１１の両側の一方であってケース１０の長手側の一端部に設けられている。
また、半導体モジュール２は、正極端子２１ｕの一端２１１と負極端子３１ｕの一端３１１との間に露出部６１２（一部の一例）を露出した状態で正極端子２１ｕ及び負極端子３１ｕの間に配置され、正極端子２１ｕ及び負極端子３１ｕを絶縁する絶縁シート６１ｕを有している。さらに、半導体モジュール２は、絶縁シート６１ｕに接触する負極端子３１ｕの一端３１１の角部３１５（図６では不図示、図７参照）を少なくとも覆って形成された第一誘電部７１ｕを備えている。
半導体モジュール２は、直流電力の第一極性側に接続されるＶ相の正極端子２１ｖ（第一電力供給端子の一例）を備えている。また、半導体モジュール２は、正極端子２１ｖの一端３１１を含む露出部３１４（一部の一例）を露出させた状態で正極端子２１ｖの上方に配置され当該直流電力の第二極性側に接続される負極端子３１ｖ（第二電力供給端子の一例）を備えている。本実施形態では、正極端子２１ｖに接続される第一極性側が当該直流電力の正極側であり、負極端子３１ｖに接続された第二極性側が当該直流電力の負極側である。正極端子２１ｖ及び負極端子３１ｖは、収納部１２の両側の一方であってケース１０の長手側の一端部に設けられている。
また、半導体モジュール２は、正極端子２１ｖの一端２１１と負極端子３１ｖの一端３１１との間に露出部６１２（一部の一例）を露出した状態で正極端子２１ｖ及び負極端子３１ｖの間に配置され、正極端子２１ｖ及び負極端子３１ｖを絶縁する絶縁シート６１ｖを有している。さらに、半導体モジュール２は、絶縁シート６１ｖに接触する負極端子３１ｖの一端３１１の角部（不図示）を少なくとも覆って形成された第一誘電部７１ｖを備えている。負極端子３１ｖの一端３１１の当該角部は、負極端子３１ｕにおける角部３１５に対応する。
半導体モジュール２は、直流電力の第一極性側に接続されるＷ相の正極端子２１ｗ（第一電力供給端子の一例）を備えている。また、半導体モジュール２は、正極端子２１ｗの一端２１１を含む露出部２１３（一部の一例）を露出させた状態で正極端子２１ｗの上方に配置され当該直流電力の第二極性側に接続される負極端子３１ｗ（第二電力供給端子の一例）を備えている。本実施形態では、正極端子２１ｗに接続される第一極性側が当該直流電力の正極側であり、負極端子３１ｗに接続された第二極性側が当該直流電力の負極側である。正極端子２１ｗ及び負極端子３１ｗは、収納部１３の両側の一方であってケース１０の長手側の一端部に設けられている。
また、半導体モジュール２は、正極端子２１ｗの一端２１１と負極端子３１ｗの一端３１１との間に露出部６１２（一部の一例）を露出した状態で正極端子２１ｗ及び負極端子３１ｗの間に配置され、正極端子２１ｗ及び負極端子３１ｗを絶縁する絶縁シート６１ｗを有している。さらに、半導体モジュール２は、絶縁シート６１ｗに接触する負極端子３１ｗの一端３１１の角部（不図示）を少なくとも覆って形成された第一誘電部７１ｗを備えている。負極端子３１ｗの一端３１１の当該角部は、負極端子３１ｕにおける角部３１５に対応する。
本実施形態における積層基板１１１，１２１，１３１は、上記第１実施形態における積層基板１１１，１２１，１３１と同一の構成を有しているため、説明は省略する。
（第一電力供給端子及び第二電力供給端子の構成）
次に、本実施形態による半導体モジュール２に備えられた正極端子２１ｕ，２１ｖ，２１ｗ（第一電力供給端子の一例）、負極端子３１ｕ，３１ｖ，３１ｗ（第二電力供給端子の一例）及び絶縁シート６１ｕ，６１ｖ，６１ｗの構成について図６を参照しつつ、図７及び図８を用いて説明する。なお、図７では、積層基板１１１の図示が省略されている。
本実施形態における正極端子２１ｕは、突出部２１４，２１５を絶縁シート６１ｕの下方から積層基板１１１に設けられた正極側入力端子パターン４１，４２（図３参照）に接続するために、突出部２１４，２１５側の形状の一部が上記第１実施形態における正極端子２１ｕの形状と異なっている。また、本実施形態における負極端子３１ｕは、突出部３１２，３１３を絶縁シート６１ｕの情報から積層基板１１１に設けられた負極側入力端子パターン４３（図３参照）に接続するために、突出部３１２，３１３側の形状の一部が上記第１実施形態における正極端子２１ｕの形状と異なっている。
本実施形態における正極端子２１ｖは、突出部２１４，２１５を絶縁シート６１ｖの下方から積層基板１２１に設けられた正極側入力端子パターン４１，４２（不図示、図３参照）に接続するために、突出部２１４，２１５側の形状の一部が上記第１実施形態における正極端子２１ｖの形状と異なっている。また、本実施形態における負極端子３１ｖは、突出部３１２，３１３を絶縁シート６１ｖの情報から積層基板１２１に設けられた負極側入力端子パターン４３（不図示、図３参照）に接続するために、突出部３１２，３１３側の形状の一部が上記第１実施形態における正極端子２１ｖの形状と異なっている。
本実施形態における正極端子２１ｗは、突出部２１４，２１５を絶縁シート６１ｗの下方から積層基板１３１に設けられた正極側入力端子パターン４１，４２（不図示、図３参照）に接続するために、突出部２１４，２１５側の形状の一部が上記第１実施形態における正極端子２１ｗの形状と異なっている。また、本実施形態における負極端子３１ｗは、突出部３１２，３１３を絶縁シート６１ｗの情報から積層基板１３１に設けられた負極側入力端子パターン４３（不図示、図３参照）に接続するために、突出部３１２，３１３側の形状の一部が上記第１実施形態における正極端子２１ｗの形状と異なっている。
半導体モジュール２では、上記第１実施形態による半導体モジュール１とは異なり、負極端子３１ｕが絶縁シート６１ｕ上に配置されている。このため、半導体モジュール２では、負極端子３１ｕを直流電力の負極側に接続させるために、絶縁シート６１ｕ上に負極端子３１ｕの露出部３１４が配置される構造を回避し難い。したがって、図７に示すように、負極端子３１ｕの一端３１１の角部３１５は、導体である負極端子３１ｕと比誘電率の異なる２つの絶縁体である絶縁シート６１ｕ及び第一誘電部７１ｕとが一点で交わる三重点となる。また、第一誘電部７１ｕが形成されていない場合にも負極端子３１ｕの一端３１１の角部３１５は、導体である負極端子３１ｕと比誘電率の異なる２つの絶縁体である絶縁シート６１ｕ及び空気とが一点で交わる三重点となる。
Figure 2022191673000003
表２は、負極端子３１ｕの角部３１５を覆って第一誘電部７１ｕが形成された場合の電界強度及び電界緩和率のシミュレーション結果の一例を示す表である。表２には、半導体モジュール２の周辺環境は空気であり、第一誘電部７１ｕが図７に示す形状を有し、正極端子２１ｕに１２００Ｖの電圧が印加され、負極端子３１ｕに０Ｖの電圧が印加された場合のシミュレーション結果が示されている。当該シミュレーションにおける第一誘電部７１ｕの形状は、角部３１５を含み一端３１１の全領域のうちのケース１０から外部に露出する領域と絶縁シート６１ｕの一部に亘って形成された形状である。表２中に示す各項目は、表１中に示す各項目と同様であるため、説明は省略する。
表２に示すように、三重点に相当する負極端子３１ｕの角部３１５を覆って第一誘電部７１ｕが形成された場合（すなわち比誘電率が１０から３５の場合）、第一誘電部７１ｕが形成されていない場合と比較して、電界強度が減少するとともに、電界緩和率が上昇する。また、表２に示すように、第一誘電部７１ｕの比誘電率が１０から３０までは、比誘電率が１０から３０まで増加することに伴って、電界強度５．９０［ＭＶ／ｍ］から４．３０［ＭＶ／ｍ］まで単調に減少するとともに電界緩和率が４９［％］から６３［％］まで単調に増加する。表２では、第一誘電部７１ｕの比誘電率の最小値は１０であるが、比誘電率の増加に伴って電界強度が減少する特性を考慮すると、第一誘電部７１ｕが絶縁シート６１ｕの比誘電率よりも高い比誘電率を有しているとよい。これにより、半導体モジュール２は、負極端子３１ｕの角部３１５における電界強度の減少及び電界緩和の上昇を図ることができる。
また、第一誘電部７１ｕの比誘電率が３０以上になると電界強度が４．３０［ＭＶ／ｍ］で飽和し、電界緩和率が６３［％］で飽和する。第一誘電部７１ｕの比誘電率は、例えば第一誘電部７１ｕを形成する形成材料によって調整することができる。このため、第一誘電部７１ｕの材料選択の観点から、第一誘電部７１ｕの比誘電率は３０以下であってもよい。したがって、第一誘電部７１ｕは、絶縁シート６１ｕの比誘電率よりも高く、かつ３０［Ｆ／ｍ］以下の比誘電率を有していてもよい。
このように、負極端子３１ｕが絶縁シート６１ｕ上に配置されている構造でも、正極端子２１ｕが絶縁シート６１ｕ上に配置されている構造と同様の作用・効果が得られる。つまり、半導体モジュール２は、第一誘電部７１ｕを備えることにより、上記第１実施形態による半導体モジュール１と同様の作用・効果を得ることができる。
図８に示すように、負極端子３１ｕは、絶縁シート６１ｕが露出されるように一部を貫通して形成された貫通孔３１４ａを有し、半導体モジュール２は、貫通孔３１４ａを形成する内壁面３１４ｂの絶縁シート６１ｕ側の端部３１４ｃを少なくとも覆って形成された第二誘電部７２ｕを備えている。第二誘電部７２ｕは、絶縁シート６１ｕよりも高い比誘電率を有している。貫通孔３１４ａは、負極端子３１ｕの露出部３１４の所定箇所に２つ形成されている（図６参照）。貫通孔３１４ａは、ケース１０をインサート成形する際に、射出成形金型内に負極端子３１ｕを位置決めするために用いられる。
図８に示すように、貫通孔３１４ａを形成する内壁面３１４ｂの絶縁シート６１ｕ側の端部３１４ｃは、導体である負極端子３１ｕと比誘電率の異なる２つの絶縁体である絶縁シート６１ｕ及び第二誘電部７２ｕとが一点で交わる三重点となる。このため、貫通孔３１４ａに第二誘電部７２ｕが形成されていない場合、内壁面３１４ｂの端部３１４ｃにおいて負極端子３１ｕ、絶縁シート６１ｕ及び貫通孔３１４ａ内の空気が交わるため、第一誘電部７１ｕが設けられていない場合の負極端子３１ｕの一端３１１の角部３１５と同様の上述の問題が生じる可能性がある。
しかしながら、半導体モジュール２は、貫通孔３１４ａに形成されて絶縁シート６１ｕよりも高い比誘電率を有する第二誘電部７２ｕを備えている。これにより、第二誘電部７２ｕは、内壁面３１４ｂの端部３１４ｃに対し、第一誘電部７１ｕが負極端子３１ｕの一端３１１の角部３１５に対する上述の作用・効果と同様の作用・効果を得ることができる。このため、半導体モジュール２は、電界が集中する箇所を三重点に相当する端部３１４ｃからずらして電界集中を緩和し、正極端子２１ｕ及び負極端子３１ｕの信頼性の向上を図ることができる。
詳細な説明は省略するが、正極端子２１ｖ、絶縁シート６１ｖ、負極端子３１ｖ、第一誘電部７１ｖ及び第二誘電部７２ｖは、正極端子２１ｕ、絶縁シート６１ｕ、負極端子３１ｕ、第一誘電部７１ｕ及び第二誘電部７２ｕと同様の構成を有している。このため、半導体モジュール２は、正極端子２１ｖ及び負極端子３１ｖの信頼性の向上を図ることができる。また、正極端子２１ｗ、絶縁シート６１ｗ、負極端子３１ｗ、第一誘電部７１ｗ及び第二誘電部７２ｗは、正極端子２１ｕ、絶縁シート６１ｕ、負極端子３１ｕ、第一誘電部７１ｕ及び第二誘電部７２ｕと同様の構成を有している。このため、半導体モジュール２は、正極端子２１ｗ及び負極端子３１ｗの信頼性の向上を図ることができる。
以上説明したように、本実施形態による半導体モジュール２は、直流電力の正極性側に接続される正極端子２１ｕ，２１ｖ，２１ｗと、正極端子２１ｕ，２１ｖ，２１ｗの一端２１１を含む露出部２１３を露出させた状態で正極端子２１ｕ，２１ｖ，２１ｗの上方に配置され当該直流電力の負極性側に接続される負極端子３１ｕ，３１ｖ，３１ｗと、正極端子２１ｕ，２１ｖ，２１ｗの一端２１１と負極端子３１ｕ，３１ｖ，３１ｗの一端３１１との間に露出部６１２を露出した状態で正極端子２１ｕ，２１ｖ，２１ｗ及び負極端子３１ｕ，３１ｖ，３１ｗの間に配置され、正極端子２１ｕ，２１ｖ，２１ｗ及び負極端子３１ｕ，３１ｖ，３１ｗを絶縁する絶縁シート６１ｕと、絶縁シート６１ｕ，６１ｖ，６１ｗに接触する負極端子３１ｕ，３１ｖ，３１ｗの一端３１１の角部３１５を少なくとも覆って形成された第一誘電部７１ｕ，７１ｖ，７１ｗとを備えている。
これにより、半導体モジュール２は、電力が供給される正極端子２１ｕ，２１ｖ，２１ｗ及び負極端子３１ｕ，３１ｖ，３１ｗにおける絶縁性の向上を図ることができる。
本発明は、上記実施形態に限らず、種々の変形が可能である。
上記第１及び第２実施形態では、半導体素子に設けられたトランジスタは、ワイドバンドギャップ半導体素子で構成されているが、ＩＧＢＴで構成されていてもよい。
本発明の技術的範囲は、図示され記載された例示的な実施形態に限定されるものではなく、本発明が目的とするものと均等な効果をもたらす全ての実施形態をも含む。さらに、本発明の技術的範囲は、請求項により画される発明の特徴の組み合わせに限定されるものではなく、全ての開示されたそれぞれの特徴のうち特定の特徴のあらゆる所望する組み合わせによって画され得る。
１，２ 半導体モジュール
１０ ケース
１１，１２，１３ 収納部
２１ｕ，２１ｖ，２１ｗ 正極端子
３１ｕ，３１ｖ，３１ｗ 負極端子
４０ 絶縁基板
４１，４２ 正極側入力端子パターン
４３ 負極側入力端子パターン
４４，４５ 正極部パターン
４６ 負極部パターン
４７ 出力部パターン
４９ 出力端子パターン
５１，５２，５３，５４，５５，５６，５７，５８ 接続部材
６１ｕ，６１ｖ，６１ｗ 絶縁シート
７１ｕ，７１ｖ，７１ｗ 第一誘電部
７２ｕ，７２ｖ，７２ｗ 第二誘電部
８１ｕ，８１ｖ，８１ｗ 出力端子
１１１，１２１，１３１ 積層基板
１１２，１２２，１３２ インバータ回路
２１１，３１１，６１１ 一端
２１２，３１５ 角部
２１３，３１４，６１２ 露出部
２１３ａ，３１４ａ 貫通孔
２１３ｂ，３１４ｂ 内壁面
２１３ｃ，３１４ｃ 端部
２１４，２１５，３１２，３１３ 突出部

Claims (5)

  1. 直流電力の第一極性側に接続される第一電力供給端子と、
    前記第一電力供給端子の一端を含む一部を露出させた状態で前記第一電力供給端子の上方に配置され前記直流電力の第二極性側に接続される第二電力供給端子と、
    前記第一電力供給端子の前記一端と前記第二電力供給端子の一端との間に一部を露出した状態で前記第一電力供給端子及び前記第二電力供給端子の間に配置され、前記第一電力供給端子及び前記第二電力供給端子を絶縁する絶縁シートと、
    前記絶縁シートに接触する前記第二電力供給端子の前記一端の角部を少なくとも覆って形成された第一誘電部と
    を備える半導体モジュール。
  2. 前記第一誘電部は、前記絶縁シートよりも高い比誘電率を有する
    請求項１に記載の半導体モジュール。
  3. 前記第二電力供給端子は、前記絶縁シートが露出されるように一部を貫通して形成された貫通孔を有し、
    前記貫通孔を形成する内壁面の前記絶縁シート側の端部を少なくとも覆って形成された第二誘電部を備える
    請求項１又は２に記載の半導体モジュール。
  4. 前記第二誘電部は、前記絶縁シートよりも高い比誘電率を有する
    請求項３に記載の半導体モジュール。
  5. 前記第一極性側が前記直流電力の負極側であり且つ前記第二極性側が前記直流電力の正極側である、又は前記第一極性側が前記直流電力の正極側であり且つ前記第二極性側が前記直流電力の負極側である
    請求項１から４までのいずれか一項に記載の半導体モジュール。
JP2021100040A 2021-06-16 2021-06-16 半導体モジュール Pending JP2022191673A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021100040A JP2022191673A (ja) 2021-06-16 2021-06-16 半導体モジュール
CN202210456739.8A CN115483174A (zh) 2021-06-16 2022-04-24 半导体模块
US17/731,456 US20220407432A1 (en) 2021-06-16 2022-04-28 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021100040A JP2022191673A (ja) 2021-06-16 2021-06-16 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2022191673A true JP2022191673A (ja) 2022-12-28

Family

ID=84420627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100040A Pending JP2022191673A (ja) 2021-06-16 2021-06-16 半導体モジュール

Country Status (3)

Country Link
US (1) US20220407432A1 (ja)
JP (1) JP2022191673A (ja)
CN (1) CN115483174A (ja)

Also Published As

Publication number Publication date
US20220407432A1 (en) 2022-12-22
CN115483174A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
JP3501685B2 (ja) 電力変換装置
EP2328265B1 (en) Inverter device
US20080105896A1 (en) Power semiconductor module
US20230037158A1 (en) Semiconductor module
US9177948B2 (en) Switching element unit
CN106953504B (zh) 电子的线路单元
JP2001186778A (ja) 電力変換装置
CN103262238B (zh) 电路装置
US20090225523A1 (en) Electronic unit
WO2012039114A1 (ja) 回路装置
JP4538474B2 (ja) インバータ装置
US20040095730A1 (en) Heat dissipation system for semiconductor device
US11147163B2 (en) Semiconductor module unit
JP2008136333A (ja) 電力変換装置
JP4055643B2 (ja) インバータ装置
JP2022191673A (ja) 半導体モジュール
WO2022145097A1 (ja) パワー半導体装置
CN116130474A (zh) 半导体装置
JP2002238260A (ja) 半導体装置
WO2020209166A1 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP2023545030A (ja) 電気パワーモジュールおよびｄｃリンクコンデンサを有する電気システム、およびこのような電気システムを製造するための方法
CN112968025A (zh) 智能功率模块和智能功率模块的制造方法
US20090231822A1 (en) Device, in particular intelligent power module with planar connection
CN219677253U (zh) 一种双面散热的半导体装置及封装
US20220415765A1 (en) Semiconductor module, electrical component, and connection structure of the semiconductor module and the electrical component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240514