JP2022184314A - Imaging element and imaging device - Google Patents

Imaging element and imaging device Download PDF

Info

Publication number
JP2022184314A
JP2022184314A JP2021092087A JP2021092087A JP2022184314A JP 2022184314 A JP2022184314 A JP 2022184314A JP 2021092087 A JP2021092087 A JP 2021092087A JP 2021092087 A JP2021092087 A JP 2021092087A JP 2022184314 A JP2022184314 A JP 2022184314A
Authority
JP
Japan
Prior art keywords
signal
unit
imaging device
signal line
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021092087A
Other languages
Japanese (ja)
Inventor
航 船水
Ko Funamizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2021092087A priority Critical patent/JP2022184314A/en
Publication of JP2022184314A publication Critical patent/JP2022184314A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide an imaging element with which it is possible to suppress an increase in chip area.SOLUTION: The imaging element comprises: a first photoelectric conversion unit for generating electric charges by photoelectric conversion; a second photoelectric conversion unit for generating electric charges by photoelectric conversion; a first signal line in which a first signal based on electric charges generated by the first photoelectric conversion unit is outputted; a second signal line in which a second signal based on electric charges generated by the second photoelectric conversion unit is outputted; a first comparison unit for comparing the signal outputted to the first signal line with a reference signal; a second comparison unit for comparing the signal outputted to the second signal line with a reference signal; and a control unit for exercising first control for causing the first signal to be outputted to the first signal line and the second signal to be outputted to the second signal line and second control for causing the first signal to be outputted to the first and second signal lines.SELECTED DRAWING: Figure 4

Description

本発明は、撮像素子、及び、撮像装置に関する。 The present invention relates to an imaging device and an imaging device.

イメージセンサ回路と相関二重サンプリング回路を有する撮像装置が知られている(特許文献1)。従来から回路面積の削減が求められている。 An imaging device having an image sensor circuit and a correlated double sampling circuit is known (Patent Document 1). Conventionally, there has been a demand for reduction in circuit area.

国際公開第2008/129885号WO2008/129885

第1の態様によると、撮像素子は、光電変換により電荷を生成する第1光電変換部と、光電変換により電荷を生成する第2光電変換部と、前記第1光電変換部で生成された電荷に基づく第1信号が出力される第1信号線と、前記第2光電変換部で生成された電荷に基づく第2信号が出力される第2信号線と、前記第1信号線に出力された信号と基準信号とを比較する第1比較部と、前記第2信号線に出力された信号と基準信号とを比較する第2比較部と、前記第1信号を前記第1信号線へ出力させ、前記第2信号を前記第2信号線へ出力させる第1制御と、前記第1信号を前記第1信号線及び前記第2信号線へ出力させる第2制御とを行う制御部と、を備える。
第2の態様によると、撮像装置は、第1の態様による撮像素子と、前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、を備える。
According to the first aspect, the imaging device includes a first photoelectric conversion unit that generates electric charge by photoelectric conversion, a second photoelectric conversion unit that generates electric charge by photoelectric conversion, and the electric charge generated by the first photoelectric conversion unit. a first signal line for outputting a first signal based on, a second signal line for outputting a second signal based on the charge generated by the second photoelectric conversion unit, and output to the first signal line a first comparison unit that compares the signal and the reference signal; a second comparison unit that compares the signal output to the second signal line and the reference signal; and outputting the first signal to the first signal line. and a control unit that performs first control for outputting the second signal to the second signal line and second control for outputting the first signal to the first signal line and the second signal line. .
According to a second aspect, an imaging device includes the imaging device according to the first aspect, and a generator that generates image data based on a signal output from the imaging device.

実施の形態に係る撮像装置の構成例を示す図である。It is a figure which shows the structural example of the imaging device which concerns on embodiment. 実施の形態に係る撮像素子の構成例を示すブロック図である。1 is a block diagram showing a configuration example of an imaging device according to an embodiment; FIG. 実施の形態に係る撮像素子の画素の構成例を示す図である。3A and 3B are diagrams illustrating configuration examples of pixels of an image sensor according to the embodiment; FIG. 実施の形態に係る撮像素子の一部の構成例を示す図である。It is a figure which shows the example of a structure of a part of image pick-up element which concerns on embodiment. 実施の形態に係る撮像素子による読み出し制御の一例を説明するための図である。FIG. 5 is a diagram for explaining an example of readout control by the imaging element according to the embodiment; 実施の形態に係る撮像素子による読み出し制御の別の例を説明するための図である。FIG. 10 is a diagram for explaining another example of readout control by the imaging device according to the embodiment; 実施の形態に係る撮像素子による読み出し制御の一例を説明するためのタイミングチャートである。4 is a timing chart for explaining an example of readout control by the imaging element according to the embodiment; 変形例1に係る撮像素子の一部の構成例を説明するための図である。FIG. 10 is a diagram for explaining a configuration example of part of an imaging device according to Modification 1; 変形例2に係る撮像素子の一部の構成例を説明するための図である。FIG. 11 is a diagram for explaining a configuration example of part of an imaging device according to modification 2;

(実施の形態)
図1は、実施の形態に係る撮像装置の一例であるカメラ1の構成例を示す図である。カメラ1は、撮影光学系(結像光学系)2、撮像素子3、制御部4、メモリ5、表示部6、及び操作部7を備える。撮影光学系2は、フォーカスレンズ(焦点調節レンズ)を含む複数のレンズと絞り(開口絞り)を有し、撮像素子3に被写体像を結像する。なお、撮影光学系2は、カメラ1から着脱可能にしてもよい。
(Embodiment)
FIG. 1 is a diagram showing a configuration example of a camera 1, which is an example of an imaging device according to an embodiment. The camera 1 includes a photographing optical system (imaging optical system) 2 , an imaging device 3 , a control section 4 , a memory 5 , a display section 6 and an operation section 7 . The photographing optical system 2 has a plurality of lenses including a focus lens (focusing lens) and a diaphragm (aperture diaphragm), and forms a subject image on the imaging device 3 . Note that the photographing optical system 2 may be detachable from the camera 1 .

撮像素子3は、CMOSイメージセンサ、CCDイメージセンサ等の撮像素子である。撮像素子3は、撮影光学系2を通過した光束を受光し、撮影光学系2により形成される被写体像を撮像する。撮像素子3には、光電変換部を有する複数の画素が二次元状(行方向及び列方向)に設けられる。光電変換部は、フォトダイオード(PD)によって構成され、入射した光を電荷に変換する。撮像素子3は、受光した光を光電変換して信号を生成し、生成した信号を制御部4に出力する。 The imaging element 3 is an imaging element such as a CMOS image sensor or a CCD image sensor. The imaging device 3 receives the light flux that has passed through the imaging optical system 2 and captures the subject image formed by the imaging optical system 2 . The imaging element 3 is provided with a plurality of pixels each having a photoelectric conversion unit two-dimensionally (row direction and column direction). The photoelectric conversion unit is composed of a photodiode (PD) and converts incident light into charges. The imaging device 3 photoelectrically converts the received light to generate a signal, and outputs the generated signal to the control unit 4 .

メモリ5は、不揮発性の記憶媒体等により構成される。メモリ5には、画像データ、カメラ1の各部の制御に用いるプログラム及びデータ等が記憶される。制御部4は、メモリ5へのデータの書き込み、及びメモリ5からのデータの読み出しを行う。 The memory 5 is configured by a nonvolatile storage medium or the like. The memory 5 stores image data, programs and data used for controlling each part of the camera 1, and the like. The control unit 4 writes data to the memory 5 and reads data from the memory 5 .

表示部6は、液晶ディスプレイ、有機ELディスプレイ等である。表示部6は、被写体のスルー画像(ライブビュー画像)、メモリ5に記憶された画像データに基づく画像、AF枠などの焦点検出領域(AFエリア)を示す画像、シャッター速度、絞り値等の撮影に関する情報、及びメニュー画面等を表示する。表示部6は、タッチパネルを含んでもよく、入出力部としても機能し得る。表示部(入出力部)6は、ユーザによる操作に基づく信号を生成し、制御部4に出力してもよい。 The display unit 6 is a liquid crystal display, an organic EL display, or the like. The display unit 6 displays a through image (live view image) of the subject, an image based on the image data stored in the memory 5, an image showing the focus detection area (AF area) such as an AF frame, shutter speed, aperture value, and the like. Displays information about and menu screens. The display unit 6 may include a touch panel and function as an input/output unit. The display unit (input/output unit) 6 may generate a signal based on the user's operation and output it to the control unit 4 .

操作部7は、レリーズボタン、電源ボタン(スイッチ)、操作ボタン、各種モードを切り替えるためのスイッチ等の部材を含み、カメラ1に対する操作を受け付ける。操作部7は、ユーザによる操作を検出し、操作に基づく信号を制御部4へ出力する。なお、操作部7は、表示部6のタッチパネルを含み得る。 The operation unit 7 includes members such as a release button, a power button (switch), operation buttons, and switches for switching various modes, and receives operations for the camera 1 . The operation unit 7 detects a user's operation and outputs a signal based on the operation to the control unit 4 . Note that the operation unit 7 may include the touch panel of the display unit 6 .

制御部4は、プロセッサ及びメモリを有し、カメラ1の各部の制御を行う。制御部4は、CPU、GPU、FPGA、ASIC等のデバイス、及びROM、RAM等のメモリを有する。制御部4は、メモリに格納されたプログラムを読み込んで実行する。制御部4は、プログラムに基づいて情報処理を行う処理部(情報処理部)ともいえる。 The control section 4 has a processor and memory, and controls each section of the camera 1 . The control unit 4 has devices such as CPU, GPU, FPGA, and ASIC, and memories such as ROM and RAM. The control unit 4 reads and executes a program stored in the memory. The control unit 4 can also be said to be a processing unit (information processing unit) that performs information processing based on a program.

制御部4は、撮像素子3を制御する信号を撮像素子3に供給し、撮像素子3の動作を制御する。制御部4は、静止画撮影を行う場合、動画撮影を行う場合、表示部6に被写体のスルー画像を表示する場合等に、撮像素子3に被写体像を撮像させて、画素の信号を出力させる。制御部4は、撮像素子3から出力される各画素の信号に各種の画像処理を行って、各画素の信号を含む画像データを生成する。制御部4は、画像データを生成する生成部4でもあり、撮像素子3から出力される信号に基づいて静止画像データ、動画像データを生成する。制御部4は、色補間処理、階調変換処理などの画像処理を行う。 The control unit 4 supplies signals for controlling the image sensor 3 to the image sensor 3 and controls the operation of the image sensor 3 . The control unit 4 causes the image pickup device 3 to pick up a subject image and output pixel signals when performing still image shooting, moving image shooting, displaying a through image of the subject on the display unit 6, or the like. . The control unit 4 performs various image processing on the signal of each pixel output from the image sensor 3 to generate image data including the signal of each pixel. The control unit 4 is also a generation unit 4 that generates image data, and generates still image data and moving image data based on signals output from the imaging device 3 . The control unit 4 performs image processing such as color interpolation processing and gradation conversion processing.

図2は、実施の形態に係る撮像素子の構成例を示すブロック図である。撮像素子3は、複数の画素10が形成された第1基板111と、複数のアナログ/デジタル変換部(AD変換部)60が形成された第2基板112とを積層して構成される。第1基板111及び第2基板112は、それぞれ半導体基板を用いて構成される。第1基板111に設けられた回路、及び第2基板112に設けられた回路は、電極、バンプ等の接続部により電気的に接続される。 FIG. 2 is a block diagram showing a configuration example of an imaging device according to the embodiment. The imaging device 3 is configured by laminating a first substrate 111 on which a plurality of pixels 10 are formed and a second substrate 112 on which a plurality of analog/digital converters (AD converters) 60 are formed. The first substrate 111 and the second substrate 112 are each configured using a semiconductor substrate. The circuits provided on the first substrate 111 and the circuits provided on the second substrate 112 are electrically connected by connecting portions such as electrodes and bumps.

第1基板111は、複数の画素10がそれぞれ配置される複数の領域20を有する。図2に示す例では、6つの領域20を図示している。これら6つの領域20は、それぞれ、第1基板111の画素10が配置される領域を、所定数の画素を含む領域に分けたときの1つの領域を示している。なお、各領域20は、部分的に重なっていてもよいし、重なっていなくてもよい。各領域20の画素の数は、2画素×2画素の4画素であってもよいし、4画素×4画素の16画素であってもよく、任意の数としてよい。以下では、領域20を画素ブロック20と称する。 The first substrate 111 has a plurality of regions 20 in which a plurality of pixels 10 are respectively arranged. In the example shown in FIG. 2, six regions 20 are illustrated. Each of these six regions 20 indicates one region when the region in which the pixels 10 are arranged on the first substrate 111 is divided into regions each including a predetermined number of pixels. In addition, each area|region 20 may overlap partially, and does not need to overlap. The number of pixels in each region 20 may be 4 pixels (2 pixels×2 pixels) or 16 pixels (4 pixels×4 pixels), or may be an arbitrary number. The regions 20 are hereinafter referred to as pixel blocks 20 .

画素10は、後述する光電変換信号及びダーク信号を、第2基板112へ出力する。信号線30は、画素10とAD変換部60とを結ぶ信号線であり、画素10から信号が出力される。信号線30は、電極、バンプ等の接続部を用いた信号線である。複数の信号線30の各々に対して、電流源35とAD変換部60とが設けられる。 The pixels 10 output photoelectric conversion signals and dark signals, which will be described later, to the second substrate 112 . A signal line 30 is a signal line that connects the pixel 10 and the AD converter 60 , and a signal is output from the pixel 10 . The signal line 30 is a signal line using connection portions such as electrodes and bumps. A current source 35 and an AD converter 60 are provided for each of the plurality of signal lines 30 .

第2基板112は、電流源35と、AD変換部60と、読み出し制御部80と、信号処理部100とを有する。撮像素子3では、画素ブロック20毎に、信号線30と電流源35とAD変換部60とが設けられる。電流源35は、信号線30を介して、画素ブロック20の各画素10に接続される。電流源35は、画素10から信号を読み出すための電流を生成し、生成した電流を信号線30と画素ブロック20の各画素10とに供給する。 The second substrate 112 has a current source 35 , an AD conversion section 60 , a read control section 80 and a signal processing section 100 . In the imaging device 3 , a signal line 30 , a current source 35 and an AD converter 60 are provided for each pixel block 20 . A current source 35 is connected to each pixel 10 of the pixel block 20 via a signal line 30 . The current source 35 generates a current for reading out signals from the pixels 10 and supplies the generated current to the signal line 30 and each pixel 10 of the pixel block 20 .

読み出し制御部80は、タイミングジェネレータ、論理回路(AND回路、OR回路等)、ラッチ回路、バッファ等の複数の回路により構成される。読み出し制御部80は、カメラ1の制御部4によって制御され、後述する信号TX、信号RST、信号SELなどの信号を各画素に供給して、各画素の動作を制御する。読み出し制御部80は、画素の各トランジスタのゲートに信号を供給して、トランジスタをオン状態(接続状態、導通状態、短絡状態)又はオフ状態(切断状態、非導通状態、開放状態、遮断状態)とする。なお、読み出し制御部80は、第1基板111と第2基板112に分けて配置してもよいし、第1基板111と第2基板112とは異なる基板に配置してもよい。 The read control unit 80 is composed of a plurality of circuits such as a timing generator, logic circuits (AND circuit, OR circuit, etc.), latch circuits, buffers, and the like. The readout control unit 80 is controlled by the control unit 4 of the camera 1, supplies signals such as a signal TX, a signal RST, and a signal SEL, which will be described later, to each pixel to control the operation of each pixel. The readout control unit 80 supplies a signal to the gate of each transistor of the pixel to turn the transistor on (connected state, conductive state, short-circuited state) or off state (disconnected state, non-conductive state, open state, cutoff state). and The read control unit 80 may be arranged separately on the first substrate 111 and the second substrate 112, or may be arranged on different substrates than the first substrate 111 and the second substrate 112. FIG.

AD変換部60は、後述する比較部と記憶部を含んで構成される。AD変換部60は、画素ブロック20の各画素10から信号線30を介して入力されるアナログ信号である画素の信号(光電変換信号、ダーク信号)を、所定のビット数のデジタル信号に変換する。デジタル信号に変換された画素の信号は、信号処理部100に出力される。 The AD conversion section 60 is configured including a comparison section and a storage section, which will be described later. The AD converter 60 converts the pixel signal (photoelectric conversion signal, dark signal), which is an analog signal input from each pixel 10 of the pixel block 20 via the signal line 30, into a digital signal of a predetermined number of bits. . The pixel signals converted into digital signals are output to the signal processing unit 100 .

信号処理部100は、論理回路、メモリ回路、高速インタフェースに対応した出力回路等の複数の回路により構成される。信号処理部100は、入力された画素の信号に対して、ダーク信号と光電変換信号との差分処理を行う相関二重サンプリング、信号量を補正する処理等の信号処理を行う。信号処理部100は、処理後の信号をカメラ1の制御部4に出力する。 The signal processing unit 100 is composed of a plurality of circuits such as a logic circuit, a memory circuit, and an output circuit compatible with a high-speed interface. The signal processing unit 100 performs signal processing, such as correlated double sampling for performing difference processing between a dark signal and a photoelectric conversion signal, and processing for correcting the amount of signal, on the input pixel signal. The signal processing unit 100 outputs the processed signal to the control unit 4 of the camera 1 .

また、撮像素子3には、信号線30と、その信号線30とは別の信号線30とを電気的に接続又は切断するスイッチSW1(図2ではスイッチSW1a~スイッチSW1e)が設けられる。スイッチSW1は、トランジスタにより構成される。スイッチSW1は、接続部1であり、隣り合う2つの信号線30間を接続する。読み出し制御部80は、スイッチSW1a~SW1eの各スイッチに信号を供給して、各スイッチをオンオフ制御する。スイッチSW1(接続部1)は、接続および切断を切り替える切替部であるともいえる。 The imaging device 3 is also provided with a switch SW1 (switches SW1a to SW1e in FIG. 2) for electrically connecting or disconnecting the signal line 30 and another signal line 30 other than the signal line 30. FIG. The switch SW1 is composed of a transistor. The switch SW1 is the connection section 1 and connects two adjacent signal lines 30 . The read control unit 80 supplies a signal to each of the switches SW1a to SW1e to control on/off of each switch. It can also be said that the switch SW1 (connection unit 1) is a switching unit that switches between connection and disconnection.

本実施の形態に係る撮像素子3は、画素ブロック20の画素の信号をその画素ブロック20に対して設けられたAD変換部60に読み出してAD変換する処理(第1の読み出し制御)を行い得る。また、撮像素子3は、スイッチSW1を制御して、画素の信号を複数のAD変換部60に読み出してAD変換する処理(第2の読み出し制御)も行い得る。カメラ1の制御部4は、撮像素子3を制御して、画素信号の処理方法を選択(設定)する。 The image pickup device 3 according to the present embodiment can perform a process (first readout control) of reading signals of the pixels of the pixel block 20 to the AD conversion unit 60 provided for the pixel block 20 and AD converting them. . The imaging device 3 can also perform a process (second readout control) of AD-converting the pixel signals by controlling the switch SW1 to read them out to the plurality of AD converters 60 . The control unit 4 of the camera 1 controls the imaging element 3 to select (set) a method of processing the pixel signal.

第2の読み出し制御では、画素の信号は、複数のAD変換部60に入力され、複数のAD変換部60においてデジタル信号に変換される。複数のAD変換部60の各々でデジタル信号に変換された画素の信号は、信号処理部100に出力される。信号処理部100は、複数のデジタル信号に変換された画素の信号を平均化する処理を行う。撮像素子3は、1つの画素信号を複数のAD変換部60によりAD変換した後に平均化する処理を行う相関多重サンプリング(CMS;Correlated Multi Sampling)を実現することができる。撮像素子3は、全画素10のうちの特定の画素を間引いて一部の画素から信号を読み出す場合、複数の画素の信号を加算(混合)して読み出す場合等に第2の読み出し制御を行う。信号処理部100は、入力された画素の信号に対してCMS処理等の信号処理を行い、信号処理後の各画素の信号を制御部4に出力する。 In the second readout control, pixel signals are input to a plurality of AD converters 60 and converted into digital signals by the plurality of AD converters 60 . A pixel signal converted into a digital signal by each of the AD converters 60 is output to the signal processor 100 . The signal processing unit 100 performs a process of averaging pixel signals converted into a plurality of digital signals. The imaging device 3 can implement correlated multi sampling (CMS) in which one pixel signal is AD-converted by a plurality of AD converters 60 and then averaged. The imaging device 3 performs second readout control when reading out signals from some pixels by thinning out specific pixels out of all the pixels 10, or when adding (mixing) and reading out signals of a plurality of pixels. . The signal processing unit 100 performs signal processing such as CMS processing on the input pixel signal, and outputs the signal of each pixel after the signal processing to the control unit 4 .

図3は、実施の形態に係る撮像素子の画素の構成例を示す図である。画素10は、光電変換部11と、転送部12と、フローティングディフュージョン(FD)13と、リセット部14と、増幅部15と、選択部16とを有する。光電変換部11は、フォトダイオードPDであり、入射した光を電荷に変換し、光電変換された電荷を蓄積する。 FIG. 3 is a diagram illustrating a configuration example of a pixel of an imaging device according to the embodiment; The pixel 10 has a photoelectric conversion unit 11 , a transfer unit 12 , a floating diffusion (FD) 13 , a reset unit 14 , an amplification unit 15 and a selection unit 16 . The photoelectric conversion unit 11 is a photodiode PD that converts incident light into charges and accumulates the photoelectrically converted charges.

転送部12は、信号TXにより制御されるトランジスタM1から構成され、光電変換部11とFD13とを電気的に接続又は切断する。転送部12は、光電変換部11で光電変換された電荷をFD13に転送する。トランジスタM1は、転送トランジスタである。FD13は、FD13に転送された電荷を蓄積(保持)する。FD13は、蓄積部13であり、光電変換部11で生成された電荷を蓄積する。 The transfer unit 12 is composed of a transistor M1 controlled by a signal TX, and electrically connects or disconnects the photoelectric conversion unit 11 and the FD 13 . The transfer unit 12 transfers the charge photoelectrically converted by the photoelectric conversion unit 11 to the FD 13 . Transistor M1 is a transfer transistor. The FD 13 accumulates (holds) the charges transferred to the FD 13 . The FD 13 is the accumulation unit 13 and accumulates charges generated by the photoelectric conversion unit 11 .

増幅部15は、ゲート(端子)がFD13に接続されるトランジスタM3から構成される。増幅部15は、FD13に蓄積された電荷による信号を増幅して出力する。トランジスタM3のドレイン(端子)は、電源線(電源電圧VDD)に接続される。トランジスタM3のソース(端子)は、選択部16を介して信号線30に接続される。トランジスタM3は、増幅トランジスタである。増幅部15と選択部16とは、光電変換部11により生成された電荷に基づく信号を生成し出力する出力部ともいえる。 The amplifying unit 15 is composed of a transistor M3 whose gate (terminal) is connected to the FD13. The amplification unit 15 amplifies and outputs a signal based on the charges accumulated in the FD 13 . A drain (terminal) of the transistor M3 is connected to a power supply line (power supply voltage VDD). A source (terminal) of the transistor M3 is connected to the signal line 30 via the selection section 16 . Transistor M3 is an amplification transistor. The amplification unit 15 and the selection unit 16 can also be said to be an output unit that generates and outputs a signal based on the charges generated by the photoelectric conversion unit 11 .

リセット部14は、信号RSTにより制御されるトランジスタM2から構成され、FD13により蓄積された電荷をリセットする。リセット部(排出部)14は、FD13に蓄積された電荷を排出し、FD13の電圧をリセット電圧(電圧VDDに応じた電圧)にリセットする。トランジスタM2は、リセットトランジスタである。 The reset unit 14 is composed of a transistor M2 controlled by a signal RST, and resets the charge accumulated by the FD13. A reset unit (discharge unit) 14 discharges the charge accumulated in the FD 13 and resets the voltage of the FD 13 to a reset voltage (voltage corresponding to the voltage VDD). Transistor M2 is a reset transistor.

選択部16は、信号SELにより制御されるトランジスタM4から構成され、増幅部15と信号線30とを電気的に接続又は切断する。選択部16のトランジスタM4は、オン状態の場合に、増幅部16からの信号を信号線30に出力する。トランジスタM4は、選択トランジスタである。 The selection unit 16 is composed of a transistor M4 controlled by a signal SEL, and electrically connects or disconnects the amplification unit 15 and the signal line 30 . The transistor M4 of the selection unit 16 outputs the signal from the amplification unit 16 to the signal line 30 when it is on. Transistor M4 is a select transistor.

画素10は、FD13の電圧をリセットしたときの信号(ダーク信号)と、転送部12により光電変換部11からFD13に転送された電荷に応じた信号(光電変換信号)とを、信号線30に順次出力する。光電変換信号は、光電変換部11によって光電変換された電荷に基づいて生成されるアナログ信号である。ダーク信号は、光電変換信号に対する基準レベルを示すアナログ信号となり、光電変換信号の補正に用いられる。ダーク信号は、光電変換信号に含まれるノイズの除去に用いる信号ともいえる。 The pixel 10 transmits to the signal line 30 a signal (dark signal) when the voltage of the FD 13 is reset and a signal (photoelectric conversion signal) corresponding to the charge transferred from the photoelectric conversion unit 11 to the FD 13 by the transfer unit 12. Output sequentially. The photoelectric conversion signal is an analog signal generated based on charges photoelectrically converted by the photoelectric conversion unit 11 . The dark signal becomes an analog signal indicating a reference level for the photoelectric conversion signal, and is used for correction of the photoelectric conversion signal. A dark signal can also be said to be a signal used for removing noise contained in a photoelectric conversion signal.

読み出し制御部80(図2参照)は、各画素10に入力される信号TX、信号RST、信号SEL等を制御することにより、ダーク信号の読み出しと、光電変換信号の読み出しとを行う。画素10から順次出力されるダーク信号及び光電変換信号は、信号線30を介してAD変換部60に入力され、デジタル信号に変換される。 The readout control unit 80 (see FIG. 2) controls the signal TX, the signal RST, the signal SEL, etc. input to each pixel 10 to read out the dark signal and the photoelectric conversion signal. Dark signals and photoelectric conversion signals sequentially output from the pixels 10 are input to the AD converter 60 via the signal line 30 and converted into digital signals.

図4は、実施の形態に係る撮像素子の一部の構成例を示す図である。撮像素子3は、画素ブロック20と、供給部40と、AD変換部60と、信号処理部100とを有する。なお、図4では、撮像素子3に設けられた複数の画素ブロック20のうちの画素ブロック20a内の1つの画素10(画素10aと称する)と、画素ブロック20b内の1つの画素10(画素10bと称する)を図示している。 FIG. 4 is a diagram illustrating a configuration example of part of an imaging device according to the embodiment. The imaging device 3 has a pixel block 20 , a supply section 40 , an AD conversion section 60 and a signal processing section 100 . 4, one pixel 10 (referred to as pixel 10a) in pixel block 20a of the plurality of pixel blocks 20 provided in image sensor 3 and one pixel 10 (referred to as pixel 10b) in pixel block 20b are shown. ) are shown.

供給部40には、不図示の信号生成部(信号生成回路)から信号線38を介して、時間経過とともに信号レベルが変化する信号であるランプ信号Vrampが入力される。供給部40は、読み出し制御部80(図2参照)により制御され、信号Vrampに基づいて信号Vinを生成し、AD変換部60に供給する。信号Vinは、時間経過とともに信号レベルが変化する信号であり、AD変換部60の比較部50により画素の信号との比較に用いられる基準信号となる。なお、供給部40をAD変換部60に含めてもよい。 A ramp signal Vramp, which is a signal whose signal level changes over time, is input to the supply unit 40 from a signal generation unit (signal generation circuit) (not shown) through the signal line 38 . The supply unit 40 is controlled by the read control unit 80 (see FIG. 2), generates the signal Vin based on the signal Vramp, and supplies the signal to the AD conversion unit 60 . The signal Vin is a signal whose signal level changes with the lapse of time, and serves as a reference signal used by the comparison unit 50 of the AD conversion unit 60 for comparison with pixel signals. Note that the supply unit 40 may be included in the AD conversion unit 60 .

図4に示す例では、供給部40は、第1容量41と、複数の第2容量42(第2容量42a~42d)と、複数のスイッチSW2a及びSW2b(スイッチSW2a1~SW2a4、スイッチSW2b1~SW2b4)とを有する。第1容量41、及び第2容量42a~42dは、それぞれ、例えばCの容量値を有する。供給部40aは、基準信号Vin1を生成してAD変換部60aに出力する。供給部40bは、基準信号Vin2を生成してAD変換部60bに出力する。 In the example shown in FIG. 4, the supply unit 40 includes a first capacitor 41, a plurality of second capacitors 42 (second capacitors 42a to 42d), a plurality of switches SW2a and SW2b (switches SW2a1 to SW2a4, switches SW2b1 to SW2b4). ) and The first capacitor 41 and the second capacitors 42a to 42d each have a capacitance value of C, for example. The supply unit 40a generates the reference signal Vin1 and outputs it to the AD conversion unit 60a. The supply unit 40b generates the reference signal Vin2 and outputs it to the AD conversion unit 60b.

第1容量41は、信号線38とAD変換部60との間に接続される。第1容量41の一方の端子(電極)には、信号線38を介して、時間経過とともに信号レベルが変化するランプ信号Vrampが入力される。第1容量41の他方の端子は、信号線48を介して、複数の第2容量42とAD変換部60とに電気的に接続される。 The first capacitor 41 is connected between the signal line 38 and the AD converter 60 . A ramp signal Vramp whose signal level changes over time is input to one terminal (electrode) of the first capacitor 41 via the signal line 38 . The other terminal of the first capacitor 41 is electrically connected to the plurality of second capacitors 42 and the AD converter 60 via the signal line 48 .

第2容量42は、第1容量41に電気的に接続される容量である。第2容量42の一方の端子は、第1容量41とAD変換部60とに電気的に接続される。第2容量42の他方の端子は、スイッチSW2aを介して信号線39に接続され、スイッチSW2bを介して接地線(グランド線)に接続される。信号線39には、不図示の信号生成部から、所定の電圧(例えば電源電圧または接地電圧)となる信号Voffsetが供給される。 The second capacitor 42 is a capacitor electrically connected to the first capacitor 41 . One terminal of the second capacitor 42 is electrically connected to the first capacitor 41 and the AD converter 60 . The other terminal of the second capacitor 42 is connected to the signal line 39 via the switch SW2a, and is connected to the ground line via the switch SW2b. The signal line 39 is supplied with a signal Voffset having a predetermined voltage (for example, a power supply voltage or a ground voltage) from a signal generator (not shown).

スイッチSW2aは、接続部2aであり、第2容量42と信号Voffsetが入力される信号線39とを電気的に接続又は切断する。スイッチSW2bは、接続部2bであり、第2容量42と接地電圧が与えられる接地線とを電気的に接続又は切断する。スイッチSW2a及びスイッチSW2bは、トランジスタにより構成される。スイッチSW2a、SW2b(接続部2a、2b)は、接続および切断を切り替える切替部であるともいえる。読み出し制御部80は、スイッチSW2a1~SW2a4及びスイッチSW2b1~SW2b4の各スイッチに信号を供給して、各スイッチをオンオフ制御する。 The switch SW2a is the connecting portion 2a, and electrically connects or disconnects the second capacitor 42 and the signal line 39 to which the signal Voffset is input. The switch SW2b is the connecting portion 2b and electrically connects or disconnects the second capacitor 42 and the ground line to which the ground voltage is applied. The switch SW2a and the switch SW2b are composed of transistors. The switches SW2a and SW2b (connection units 2a and 2b) can also be said to be switching units for switching between connection and disconnection. The read control unit 80 supplies a signal to each of the switches SW2a1 to SW2a4 and the switches SW2b1 to SW2b4 to turn on/off each switch.

信号線48に出力される基準信号Vinの大きさは、第1容量41に接続される第2容量42の接続状態によって変化する。読み出し制御部80は、供給部40の各スイッチを制御することにより、第2容量42a~42dの接続先を設定(変更)し、基準信号Vinの電圧を調整可能である。供給部40は、読み出し制御部80により制御され、AD変換部60に供給する基準信号Vinの信号レベルを変化させる。供給部40は、基準信号Vinの信号レベルを調整する調整部ともいえる。 The magnitude of the reference signal Vin output to the signal line 48 changes depending on the connection state of the second capacitor 42 connected to the first capacitor 41 . By controlling each switch of the supply unit 40, the read control unit 80 can set (change) the connection destinations of the second capacitors 42a to 42d and adjust the voltage of the reference signal Vin. The supply unit 40 is controlled by the readout control unit 80 to change the signal level of the reference signal Vin supplied to the AD conversion unit 60 . The supply unit 40 can also be said to be an adjustment unit that adjusts the signal level of the reference signal Vin.

AD変換部60は、比較部50及び記憶部55を有し、信号線30を介して入力される画素の信号をデジタル信号に変換する。比較部50は、コンパレータ回路を含んで構成される。比較部50の第1端子51には、画素10から信号線30を介して、画素信号(光電変換信号、ダーク信号)が入力される。比較部50の第2端子52には、供給部40から信号線48を介して、時間経過とともに信号レベルが変化する基準信号Vinが入力される。比較部50は、画素10から入力される信号と信号Vinとを比較し、比較結果である出力信号を出力端子53から出力する。 The AD conversion unit 60 has a comparison unit 50 and a storage unit 55, and converts pixel signals input via the signal line 30 into digital signals. The comparison unit 50 is configured including a comparator circuit. A pixel signal (photoelectric conversion signal, dark signal) is input from the pixel 10 to the first terminal 51 of the comparison unit 50 via the signal line 30 . The second terminal 52 of the comparing section 50 is supplied with the reference signal Vin whose signal level changes over time from the supplying section 40 via the signal line 48 . The comparison unit 50 compares the signal input from the pixel 10 with the signal Vin, and outputs an output signal, which is the comparison result, from the output terminal 53 .

記憶部55は、記憶されるデジタル信号のビット数に対応して、複数のラッチ回路により構成される。記憶部55には、比較部50から比較結果を示す出力信号が入力され、不図示のカウント部(カウンタ回路)からカウント結果に基づくデジタル信号が入力される。記憶部55は、比較部50の出力信号とカウント部の出力信号とに基づいて、比較部50による比較開始から比較結果が反転するまでの経過時間に応じたカウント値を示すデジタル信号を、変換後の画素の信号として記憶する。図4に示す例では、記憶部55は、比較部50から出力される信号に基づき、画素10から出力された信号のレベルと基準信号Vinのレベルとの大小関係が変化する(反転する)までの時間に応じたカウント値のデジタル信号を記憶する。 The storage unit 55 is composed of a plurality of latch circuits corresponding to the number of bits of the digital signal to be stored. The storage unit 55 receives an output signal indicating the comparison result from the comparison unit 50 and receives a digital signal based on the count result from a counting unit (counter circuit) (not shown). Based on the output signal of the comparison unit 50 and the output signal of the count unit, the storage unit 55 converts a digital signal indicating a count value corresponding to the elapsed time from the start of comparison by the comparison unit 50 until the comparison result is inverted. It is stored as the signal of the subsequent pixel. In the example shown in FIG. 4 , the storage unit 55 stores data until the magnitude relationship between the level of the signal output from the pixel 10 and the level of the reference signal Vin changes (inverts) based on the signal output from the comparison unit 50 . A digital signal of the count value corresponding to the time is stored.

画素10のダーク信号が比較部50に入力されると、比較部50は、ダーク信号と基準信号Vinとを比較して、比較結果を記憶部55に出力する。記憶部55は、比較部50による比較開始時から比較結果の反転時までの経過時間に応じたカウント値を示すデジタル信号を、ダーク信号に基づくデジタル信号として記憶する。また、画素10の光電変換信号が比較部50に入力されると、比較部50は、光電変換信号と基準信号Vinとを比較して、比較結果を記憶部55に出力する。記憶部55は、比較部50による比較開始時から比較結果の反転時までの経過時間に応じたカウント値を示すデジタル信号を、光電変換信号に基づくデジタル信号として記憶する。このように、AD変換部60は、アナログ信号であるダーク信号を所定のビット数のデジタル信号に変換し、アナログ信号である光電変換信号を所定のビット数のデジタル信号に変換し得る。 When the dark signal of the pixel 10 is input to the comparing section 50 , the comparing section 50 compares the dark signal with the reference signal Vin and outputs the comparison result to the storage section 55 . The storage unit 55 stores a digital signal indicating a count value corresponding to the elapsed time from the start of comparison by the comparison unit 50 to the inversion of the comparison result as a digital signal based on the dark signal. Also, when the photoelectric conversion signal of the pixel 10 is input to the comparison unit 50 , the comparison unit 50 compares the photoelectric conversion signal with the reference signal Vin and outputs the comparison result to the storage unit 55 . The storage unit 55 stores a digital signal indicating a count value corresponding to the elapsed time from the start of comparison by the comparison unit 50 to the inversion of the comparison result as a digital signal based on the photoelectric conversion signal. In this manner, the AD converter 60 can convert the dark signal, which is an analog signal, into a digital signal of a predetermined number of bits, and can convert the photoelectric conversion signal, which is an analog signal, into a digital signal of a predetermined number of bits.

AD変換部60によりデジタル信号に変換された画素の信号は、信号処理部100に順次出力される。信号処理部100には、デジタル信号に変換された画素の信号(ダーク信号に基づくデジタル信号、光電変換信号に基づくデジタル信号)が入力される。信号処理部100は、光電変換信号とダーク信号との減算によって光電変換信号を補正する相関二重サンプリングを行う。信号処理部100は、相関二重サンプリング等の信号処理を行った後、処理後の画素の信号を制御部4に出力する。 The pixel signals converted into digital signals by the AD converter 60 are sequentially output to the signal processor 100 . The signal processing unit 100 receives a pixel signal converted into a digital signal (a digital signal based on a dark signal, a digital signal based on a photoelectric conversion signal). The signal processing unit 100 performs correlated double sampling for correcting the photoelectric conversion signal by subtracting the photoelectric conversion signal and the dark signal. After performing signal processing such as correlated double sampling, the signal processing unit 100 outputs the processed pixel signal to the control unit 4 .

本実施の形態では、撮像素子3は、画素の信号を1つのAD変換部60に読み出してAD変換する第1の読み出し制御と、画素の信号を複数のAD変換部60に読み出してAD変換する第2の読み出し制御とを行い得る。以下では、図5及び図6を参照して、第1の読み出し制御及び第2の読み出し制御について説明する。 In the present embodiment, the image sensor 3 performs a first readout control in which pixel signals are read out to one AD converter 60 and AD-converted, and a pixel signal is read out to a plurality of AD converters 60 and AD-converted. A second read control may be performed. The first read control and the second read control will be described below with reference to FIGS. 5 and 6. FIG.

図5及び図6は、実施の形態に係る撮像素子による読み出し制御の一例を説明するための図である。図5及び図6では、画素ブロック20a内の画素10aと、画素ブロック20b内の画素10bと、画素ブロック20c内の画素10(画素10cと称する)と、画素ブロック20d内の画素10(画素10dと称する)とを図示している。 5 and 6 are diagrams for explaining an example of readout control by the imaging element according to the embodiment. 5 and 6, pixel 10a in pixel block 20a, pixel 10b in pixel block 20b, pixel 10 in pixel block 20c (referred to as pixel 10c), and pixel 10 in pixel block 20d (pixel 10d). ) are shown.

読み出し制御部80は、制御部4により第1の読み出し制御が指示された場合、図5に示すように、スイッチSW1a~SW1cをオフ状態とする。また、読み出し制御部80は、図4に示した供給部40a~40dの各々のスイッチSW2a1~SW2a4をオフ状態とし、スイッチSW2b1~SW2b4をオン状態とする。これにより、図5に模式的に示すように、供給部40a~40dの各々において、第2容量42a~42dが共に第1容量41と接地線との間に接続された状態となる。この場合、供給部40a~40dは、ランプ信号Vrampに基づき、同等の信号レベルの基準信号Vin1~Vin4を生成し、AD変換部60a~60dに供給可能となる。 When the control unit 4 instructs the read control unit 80 to perform the first read control, the read control unit 80 turns off the switches SW1a to SW1c as shown in FIG. Further, the read control unit 80 turns off the switches SW2a1 to SW2a4 of the supply units 40a to 40d shown in FIG. 4, and turns on the switches SW2b1 to SW2b4. As a result, as schematically shown in FIG. 5, the second capacitors 42a to 42d are connected between the first capacitor 41 and the ground line in each of the supply units 40a to 40d. In this case, the supply units 40a to 40d can generate the reference signals Vin1 to Vin4 of the same signal level based on the ramp signal Vramp and supply them to the AD conversion units 60a to 60d.

読み出し制御部80は、画素10a~画素10dの選択部16をそれぞれオン状態とする。画素10a~10dの各々の信号は、それぞれ信号線30a~30dを介してAD変換部60a~60dに出力される。AD変換部60a~60dは、入力される画素の信号のAD変換を行う。AD変換部60aは、画素10aの信号と基準信号Vin1とを比較し、画素10aの信号をデジタル信号に変換する。 The read control unit 80 turns on the selectors 16 of the pixels 10a to 10d. Signals of the pixels 10a to 10d are output to the AD converters 60a to 60d via signal lines 30a to 30d, respectively. The AD converters 60a to 60d perform AD conversion of input pixel signals. The AD converter 60a compares the signal of the pixel 10a with the reference signal Vin1, and converts the signal of the pixel 10a into a digital signal.

AD変換部60bは、画素10bの信号と基準信号Vin2とを比較し、画素10bの信号をデジタル信号に変換する。AD変換部60cは、画素10cの信号と基準信号Vin3とを比較し、画素10cの信号をデジタル信号に変換する。AD変換部60dは、画素10dの信号と基準信号Vin4とを比較し、画素10dの信号をデジタル信号に変換する。AD変換部60a~60dの各々の記憶部55には、それぞれ、画素10a~画素10dのデジタル信号に変換された信号が記憶される。 The AD converter 60b compares the signal of the pixel 10b with the reference signal Vin2 and converts the signal of the pixel 10b into a digital signal. The AD converter 60c compares the signal of the pixel 10c with the reference signal Vin3, and converts the signal of the pixel 10c into a digital signal. The AD converter 60d compares the signal of the pixel 10d with the reference signal Vin4, and converts the signal of the pixel 10d into a digital signal. The signals converted into digital signals of the pixels 10a to 10d are stored in the storage units 55 of the AD converters 60a to 60d, respectively.

このように、第1の読み出し制御では、撮像素子3は、画素ブロック20の画素の信号をその画素ブロック20に対して設けられたAD変換部60に読み出してAD変換する。各AD変換部60によりデジタル信号に変換された画素の信号は、信号処理部100によって相関二重サンプリング等の信号処理が施された後に、制御部4に出力される。 As described above, in the first readout control, the image sensor 3 reads the signals of the pixels of the pixel block 20 to the AD converter 60 provided for the pixel block 20 and AD-converts them. The pixel signals converted into digital signals by the AD converters 60 are subjected to signal processing such as correlated double sampling by the signal processor 100, and then output to the controller 4. FIG.

読み出し制御部80は、制御部4により第2の読み出し制御が指示されて相関多重サンプリングを行う場合、図6に示すように、スイッチSW1a~SW1cをオン状態とする。スイッチSW1a~SW1cがオン状態となることで、信号線30aと信号線30bと信号線30cと信号線30dとが電気的に接続される。これにより、或る画素の信号を、複数のAD変換部60に出力することが可能となる。 When the second read control is instructed by the control unit 4 and correlated multiplex sampling is performed, the read control unit 80 turns on the switches SW1a to SW1c as shown in FIG. By turning on the switches SW1a to SW1c, the signal line 30a, the signal line 30b, the signal line 30c, and the signal line 30d are electrically connected. This makes it possible to output a signal of a certain pixel to a plurality of AD converters 60 .

読み出し制御部80は、基準信号Vin1~Vin4が相対的にずれて(シフトして)変化するように、供給部40a~40dの各スイッチを制御する。読み出し制御部80は、図4に示したスイッチSW2a1~SW2a4及びスイッチSW2b1~SW2b4を制御することで、第1容量41と接地線との間に接続される第2容量42の数と、第1容量41と信号線39との間に接続される第2容量42の数とを調整する。図6に示す例では、供給部40aにおいて、第2容量42aが、第1容量41と信号線39との間に接続された状態となる。また、供給部40aの第2容量42b~42dは、それぞれ、第1容量41と接地線との間に接続された状態となる。 The readout control unit 80 controls the switches of the supply units 40a to 40d so that the reference signals Vin1 to Vin4 are shifted relative to each other. The read control unit 80 controls the switches SW2a1 to SW2a4 and the switches SW2b1 to SW2b4 shown in FIG. The number of second capacitors 42 connected between the capacitor 41 and the signal line 39 is adjusted. In the example shown in FIG. 6, the second capacitor 42a is connected between the first capacitor 41 and the signal line 39 in the supply section 40a. Also, the second capacitors 42b to 42d of the supply section 40a are connected between the first capacitor 41 and the ground line, respectively.

供給部40bにおいては、第2容量42a及び第2容量42bが、それぞれ、第1容量41と信号線39との間に接続された状態となる。供給部40bの第2容量42c及び第2容量42dは、それぞれ、第1容量41と接地線との間に接続された状態となる。供給部40cでは、第2容量42a~42cが第1容量41と信号線39との間に接続され、第2容量42dが第1容量41と接地線との間に接続された状態となる。また、供給部40dでは、第2容量42a~42dが、共に第1容量41と信号線39との間に接続された状態となる。供給部40a~40dは、ランプ信号Vramp及び信号Voffsetに基づき、互いに異なる信号レベルから時間経過とともに信号レベルが変化する基準信号Vin1~Vin4を生成する。供給部40a~40dは、時間的にずれた基準信号Vin1~Vin4をAD変換部60a~60dに供給可能となる。 In the supply section 40b, the second capacitor 42a and the second capacitor 42b are connected between the first capacitor 41 and the signal line 39, respectively. The second capacitor 42c and the second capacitor 42d of the supply section 40b are connected between the first capacitor 41 and the ground line, respectively. In the supply section 40c, the second capacitors 42a to 42c are connected between the first capacitor 41 and the signal line 39, and the second capacitor 42d is connected between the first capacitor 41 and the ground line. Further, in the supply section 40d, the second capacitors 42a to 42d are all connected between the first capacitor 41 and the signal line 39. FIG. Based on the ramp signal Vramp and the signal Voffset, the supply units 40a to 40d generate reference signals Vin1 to Vin4 whose signal levels change over time from different signal levels. The supply units 40a to 40d can supply the time-shifted reference signals Vin1 to Vin4 to the AD conversion units 60a to 60d.

読み出し制御部80は、画素ブロック20a~画素ブロック20dのうち、例えば画素ブロック20aの画素10aの選択部16をオン状態とする。画素10aの信号は、画素10aに接続された信号線30aを介して、AD変換部60aに出力される。また、画素10aの信号は、スイッチSW1a~SW1c及び信号線30b~30dにより、AD変換部60b~60dにもそれぞれ出力される。 The readout control unit 80 turns on the selection unit 16 of the pixel 10a of the pixel block 20a among the pixel blocks 20a to 20d, for example. A signal of the pixel 10a is output to the AD converter 60a via the signal line 30a connected to the pixel 10a. The signals of the pixels 10a are also output to AD converters 60b to 60d through switches SW1a to SW1c and signal lines 30b to 30d, respectively.

AD変換部60a~60dは、入力される画素10aの信号を、互いに異なる基準信号Vin1~Vin4と比較してデジタル信号に変換する。AD変換部60毎に異なるタイミングで、画素10aの信号をデジタル信号に変換することが可能となる。AD変換部60a~AD変換部60dの各々の記憶部55には、それぞれ、デジタル信号に変換された画素10aの信号が記憶される。AD変換部60aの記憶部55には、画素10aの信号と基準信号Vin1との比較を行ってデジタル信号に変換された画素10aの信号が記憶される。 The AD converters 60a to 60d compare the input signals of the pixels 10a with different reference signals Vin1 to Vin4 and convert them into digital signals. The signals of the pixels 10a can be converted into digital signals at different timings for each AD converter 60. FIG. The storage unit 55 of each of the AD conversion units 60a to 60d stores the signal of the pixel 10a converted into a digital signal. The storage unit 55 of the AD conversion unit 60a stores the signal of the pixel 10a converted into a digital signal by comparing the signal of the pixel 10a with the reference signal Vin1.

AD変換部60bの記憶部55には、画素10aの信号と基準信号Vin2との比較を行ってデジタル信号に変換された画素10aの信号が記憶される。AD変換部60cの記憶部55には、画素10aの信号と基準信号Vin3との比較を行ってデジタル信号に変換された画素10aの信号が記憶される。また、AD変換部60dの記憶部55には、画素10aの信号と基準信号Vin4との比較を行ってデジタル信号に変換された画素10aの信号が記憶される。AD変換部60a~60dの各々においてデジタル信号に変換された画素10aの信号は、信号処理部100に出力される。信号処理部100は、入力された複数の画素10aの信号を平均化する処理を行う相関多重サンプリングを行う。 The storage unit 55 of the AD conversion unit 60b stores the signal of the pixel 10a converted into a digital signal by comparing the signal of the pixel 10a with the reference signal Vin2. The storage unit 55 of the AD conversion unit 60c stores the signal of the pixel 10a converted into a digital signal by comparing the signal of the pixel 10a with the reference signal Vin3. Further, the signal of the pixel 10a converted into a digital signal by comparing the signal of the pixel 10a and the reference signal Vin4 is stored in the storage unit 55 of the AD conversion unit 60d. The signal of the pixel 10a converted into a digital signal by each of the AD converters 60a to 60d is output to the signal processor 100. FIG. The signal processing unit 100 performs correlated multiple sampling for averaging signals of a plurality of input pixels 10a.

このように、第2の読み出し制御では、撮像素子3は、画素ブロック20の画素の信号を複数のAD変換部60に読み出してAD変換する。複数のAD変換部60によりデジタル信号に変換された画素の信号は、信号処理部100によって平均化処理等の信号処理が施された後に、制御部4に出力される。画素の信号が複数のAD変換部60において異なるタイミングでデジタル信号に変換された後に算術平均されるため、画素の信号に混入するノイズを低減することが可能となる。 As described above, in the second readout control, the image sensor 3 reads out the signals of the pixels of the pixel block 20 to the plurality of AD converters 60 and AD-converts them. The pixel signals converted into digital signals by the plurality of AD conversion units 60 are subjected to signal processing such as averaging processing by the signal processing unit 100 and then output to the control unit 4 . Pixel signals are arithmetically averaged after being converted into digital signals at different timings in the plurality of AD converters 60, so that noise mixed in the pixel signals can be reduced.

撮像素子の画素から出力される信号は、画素において生じるノイズ、他の回路で生じるノイズ等の影響を受けることが考えられる。例えば、画素の増幅トランジスタで生じるノイズに起因して、アナログ信号である画素からの信号の信号レベルが時間的に変動する場合がある。この画素信号の電圧変動のため、AD変換部においてAD変換が行われるタイミングによって、AD変換後の画素信号に含まれるノイズ量が変わることが考えられる。 A signal output from a pixel of an image sensor may be affected by noise generated in the pixel, noise generated in other circuits, and the like. For example, due to noise generated in the amplification transistor of the pixel, the signal level of the signal from the pixel, which is an analog signal, may fluctuate over time. Due to this voltage fluctuation of the pixel signal, it is conceivable that the amount of noise included in the pixel signal after AD conversion changes depending on the timing at which the AD conversion is performed in the AD conversion unit.

本実施の形態に係る撮像素子3は、上述したように、画素の信号を複数のAD変換部60に読み出し、複数のAD変換部60において異なるタイミングでAD変換する第2の読み出し制御を行い得る。撮像素子3は、同じ画素の信号を複数のAD変換部60においてデジタル信号に変換し、複数のデジタル信号に変換された画素の信号を平均化する相関多重サンプリングを行う。このため、画素信号に混入する電圧変動に起因するノイズ成分を低減することができる。画素の信号の品質が低下することを抑制することが可能となる。 As described above, the image sensor 3 according to the present embodiment can perform second readout control in which pixel signals are read out to the plurality of AD converters 60 and AD-converted in the plurality of AD converters 60 at different timings. . The imaging device 3 converts the same pixel signal into a digital signal in a plurality of AD converters 60, and performs correlated multiple sampling for averaging the pixel signals converted into a plurality of digital signals. Therefore, it is possible to reduce the noise component caused by the voltage fluctuation mixed in the pixel signal. It is possible to suppress the deterioration of the signal quality of the pixels.

本実施の形態では、スイッチSW1を制御することにより、画素ブロック20の画素の信号を、その画素ブロック20に対して設けられたAD変換部60と、他の画素ブロック20に対して設けられたAD変換部60とに出力させることが可能となる。このため、撮像素子3の一部の画素から信号を読み出す場合、複数の画素の信号を加算して読み出す場合等に、撮像素子3の各AD変換部60を有効に活用して相関多重サンプリングを行うことができる。相関多重サンプリング用に画素ブロック毎に多数のAD変換部を設ける必要はなく、撮像素子の面積の増大、製造コストの増大を防ぐことができる。 In the present embodiment, by controlling the switch SW1, the signals of the pixels of the pixel block 20 are transferred to the AD conversion section 60 provided for the pixel block 20 and the AD conversion section 60 provided for the other pixel blocks 20. It is possible to output to the AD conversion unit 60. For this reason, when reading signals from some pixels of the image sensor 3, when reading signals by adding signals from a plurality of pixels, etc., each AD conversion unit 60 of the image sensor 3 can be effectively used to perform correlated multiplex sampling. It can be carried out. It is not necessary to provide a large number of AD converters for each pixel block for correlated multiplex sampling, and it is possible to prevent an increase in the area of the image sensor and an increase in manufacturing cost.

図7は、実施の形態に係る撮像素子による第2の読み出し制御の一例を説明するためのタイミングチャートである。以下では、図5及び図6に示す画素10aの信号を読み出す場合を例にして、撮像素子3の動作例について説明する。図7において、ハイレベル(例えば電源電圧)の制御信号(信号SEL、信号RST、信号TX)が入力される画素10aのトランジスタはオン状態となり、ローレベル(例えば接地電圧)の制御信号が入力される画素10aのトランジスタはオフ状態となる。なお、図7に示す時刻t1以前において、スイッチSW1a~SW1cはオン状態とされ、信号線30a~30dが互いに電気的に接続される。 FIG. 7 is a timing chart for explaining an example of second readout control by the imaging device according to the embodiment. An example of the operation of the imaging device 3 will be described below, taking as an example the case of reading the signal of the pixel 10a shown in FIGS. 5 and 6. FIG. In FIG. 7, the transistor of the pixel 10a to which a high level (eg, power supply voltage) control signal (signal SEL, signal RST, signal TX) is input is turned on, and a low level (eg, ground voltage) control signal is input. The transistor of the pixel 10a is turned off. Before time t1 shown in FIG. 7, the switches SW1a to SW1c are turned on, and the signal lines 30a to 30d are electrically connected to each other.

図7に示す時刻t1において、信号RSTがハイレベルになる。信号RSTがハイレベルになることで、画素10aにおいて、リセット部14のトランジスタM2がオン状態になる。リセット部14がオン状態となることで、FD13の電荷がリセットされ、FD13の電圧がリセットされる。 At time t1 shown in FIG. 7, signal RST goes high. When the signal RST becomes high level, the transistor M2 of the reset unit 14 is turned on in the pixel 10a. When the reset unit 14 is turned on, the charge of the FD 13 is reset and the voltage of the FD 13 is reset.

また、時刻t1では、信号SELがハイレベルになる。信号SELがハイレベルになることで、画素10aの選択部16のトランジスタM4がオン状態になる。これにより、画素10aのリセット電圧に基づく信号、即ち画素10aのFD13の電荷をリセットした後の信号が、増幅部15及び選択部16により出力される。リセット電圧に基づく信号は、ダーク信号(リセット信号)として、スイッチSW1a~SW1c及び信号線30a~30dによって、AD変換部60a~60dへそれぞれ出力される。 Also, at time t1, the signal SEL becomes high level. When the signal SEL becomes high level, the transistor M4 of the selection unit 16 of the pixel 10a is turned on. As a result, a signal based on the reset voltage of the pixel 10a, that is, a signal after resetting the charge of the FD 13 of the pixel 10a is output by the amplifier 15 and the selector 16. FIG. A signal based on the reset voltage is output as a dark signal (reset signal) to the AD converters 60a to 60d by the switches SW1a to SW1c and the signal lines 30a to 30d, respectively.

時刻t2では、読み出し制御部80は、供給部40a~40dのスイッチSW2a1~SW2a4及びスイッチSW2b1~SW2b4(図4参照)に制御信号を出力して、図6に示すように第2容量42a~42dの接続先を設定する。これにより、図7に示すように、基準信号Vin1~Vin4の電位(レベル)が変化する。この場合、基準信号Vinの電位の変化量は、第1容量41及び信号線39間に接続される第2容量42の数によって変わることになる。こうして、供給部40a~40dは、互いに異なる初期電位となる基準信号Vin1~Vin4を出力する。 At time t2, the read control unit 80 outputs control signals to the switches SW2a1 to SW2a4 and the switches SW2b1 to SW2b4 (see FIG. 4) of the supply units 40a to 40d, and the second capacitors 42a to 42d as shown in FIG. set the connection destination. As a result, the potentials (levels) of the reference signals Vin1 to Vin4 change as shown in FIG. In this case, the amount of change in the potential of the reference signal Vin varies depending on the number of second capacitors 42 connected between the first capacitors 41 and the signal line 39 . Thus, the supply units 40a to 40d output the reference signals Vin1 to Vin4 having different initial potentials.

時刻t3から時刻t4までの期間において、信号Vrampの電位の変化に伴って、基準信号Vin1~Vin4の電位が時間の経過と共に減少する。基準信号Vin1~Vin4は、互いに異なる信号レベルから時間経過とともに信号レベルが変化する。AD変換部60a~60dの比較部50は、ダーク信号の電位と基準信号Vin1~Vin4の電位との比較を行う。比較部50は、ダーク信号及び基準信号Vinの各々の電位の大小関係が変化するときに、出力信号の信号レベルを反転させる。記憶部55は、比較部50の出力信号の信号レベルが反転したときのカウント値を示すデジタル信号を記憶する。このように、画素10aのダーク信号は、AD変換部60a~60dに入力されデジタル信号に変換される。 During the period from time t3 to time t4, the potentials of the reference signals Vin1 to Vin4 decrease over time as the potential of the signal Vramp changes. The signal levels of the reference signals Vin1 to Vin4 change over time from different signal levels. The comparators 50 of the AD converters 60a-60d compare the potential of the dark signal with the potentials of the reference signals Vin1-Vin4. The comparator 50 inverts the signal level of the output signal when the magnitude relationship between the potentials of the dark signal and the reference signal Vin changes. The storage unit 55 stores a digital signal indicating the count value when the signal level of the output signal of the comparison unit 50 is inverted. Thus, the dark signal of the pixel 10a is input to the AD converters 60a to 60d and converted into digital signals.

時刻t5において、信号TXがハイレベルになる。信号TXがハイレベルになることで、画素10aにおいて、転送部12のトランジスタM1がオン状態になる。転送部12がオン状態となることで、光電変換部11で光電変換された電荷がFD13に転送される。また、時刻t5では、信号SELがハイレベルである。このため、画素10aの光電変換部11で生成された電荷に基づく信号(光電変換信号)が、増幅部15及び選択部16により出力される。画素10aの光電変換信号は、スイッチSW1a~SW1c及び信号線30a~30dにより、AD変換部60a~60dへそれぞれ出力される。 At time t5, the signal TX becomes high level. When the signal TX becomes high level, the transistor M1 of the transfer unit 12 is turned on in the pixel 10a. By turning on the transfer unit 12 , the charge photoelectrically converted by the photoelectric conversion unit 11 is transferred to the FD 13 . Also, at time t5, the signal SEL is at high level. Therefore, a signal (photoelectric conversion signal) based on charges generated by the photoelectric conversion unit 11 of the pixel 10 a is output by the amplification unit 15 and the selection unit 16 . A photoelectric conversion signal of the pixel 10a is output to AD converters 60a to 60d through switches SW1a to SW1c and signal lines 30a to 30d, respectively.

時刻t6から時刻t7までの期間において、信号Vrampの電位の変化に応じて、基準信号Vin1~Vin4の電位が時間の経過と共に減少する。基準信号Vin1~Vin4は、互いに異なる初期電位から時間経過とともに電位が変化する。AD変換部60a~60dの比較部50は、光電変換信号の電位と基準信号Vin1~Vin4の電位との比較を行う。比較部50は、光電変換信号及び基準信号Vinの各々の電位の大小関係が変化するときに、出力信号の信号レベルを反転させる。記憶部55は、比較部50の出力信号の信号レベルが反転したときのカウント値を示すデジタル信号を記憶する。 During the period from time t6 to time t7, the potentials of the reference signals Vin1 to Vin4 decrease over time in accordance with changes in the potential of the signal Vramp. The potentials of the reference signals Vin1 to Vin4 change over time from different initial potentials. The comparator 50 of the AD converters 60a-60d compares the potential of the photoelectric conversion signal with the potential of the reference signals Vin1-Vin4. The comparator 50 inverts the signal level of the output signal when the magnitude relationship between the potentials of the photoelectric conversion signal and the reference signal Vin changes. The storage unit 55 stores a digital signal indicating the count value when the signal level of the output signal of the comparison unit 50 is inverted.

このように、基準信号Vin1~Vin4の初期電位が異なるため、各比較部50の出力信号の信号レベルが反転するタイミングが異なり、異なるタイミングでデジタル信号への変換が行われる。AD変換時の時間相関がAD変換部60毎に異なるともいえる。各AD変換部60でデジタル信号に変換されたダーク信号と光電変換信号は、信号処理部100に出力されて減算処理、平均化処理等の信号処理が施される。このため、画素の信号に含まれるノイズを低減して、画素の信号の品質低下を抑制することができる。 As described above, since the initial potentials of the reference signals Vin1 to Vin4 are different, the timing at which the signal level of the output signal of each comparator 50 is inverted is different, and conversion to a digital signal is performed at different timings. It can also be said that the time correlation at the time of AD conversion differs for each AD converter 60 . The dark signal and the photoelectrically converted signal converted into digital signals by the respective AD conversion units 60 are output to the signal processing unit 100 and subjected to signal processing such as subtraction processing and averaging processing. Therefore, it is possible to reduce the noise included in the pixel signal and suppress deterioration in the quality of the pixel signal.

上述した実施の形態によれば、次の作用効果が得られる。
(1)撮像素子3は、光電変換により電荷を生成する第1光電変換部と、光電変換により電荷を生成する第2光電変換部と、第1光電変換部で生成された電荷に基づく第1信号が出力される第1信号線(信号線30)と、第2光電変換部で生成された電荷に基づく第2信号が出力される第2信号線と、第1信号線に出力された信号と基準信号とを比較する第1比較部(比較部50)と、第2信号線に出力された信号と基準信号とを比較する第2比較部と、第1信号を第1信号線へ出力させ、第2信号を第2信号線へ出力させる第1制御と、第1信号を第1信号線及び第2信号線へ出力させる第2制御とを行う制御部(読み出し制御部80)と、を備える。本実施の形態では、読み出し制御部80は、スイッチSW1を制御することにより、画素の信号を複数のAD変換部60に出力してAD変換した後に平均化する処理を行うことが可能となる。このため、相関多重サンプリングのために画素ブロック毎に多数のAD変換部を設ける場合と比較して、撮像素子3のチップ面積の増大を抑制することができる。
According to the embodiment described above, the following effects are obtained.
(1) The image sensor 3 includes a first photoelectric conversion unit that generates electric charge by photoelectric conversion, a second photoelectric conversion unit that generates electric charge by photoelectric conversion, and a first photoelectric conversion unit based on the electric charge generated by the first photoelectric conversion unit. A first signal line (signal line 30) for outputting a signal, a second signal line for outputting a second signal based on the charge generated by the second photoelectric conversion unit, and a signal output to the first signal line and a reference signal, a second comparison unit for comparing the signal output to the second signal line and the reference signal, and outputting the first signal to the first signal line a control unit (read control unit 80) that performs first control for outputting the second signal to the second signal line and second control for outputting the first signal to the first signal line and the second signal line; Prepare. In the present embodiment, by controlling the switch SW1, the readout control unit 80 can output pixel signals to the plurality of AD conversion units 60, perform AD conversion, and then perform averaging processing. Therefore, it is possible to suppress an increase in the chip area of the image sensor 3 compared to the case where a large number of AD converters are provided for each pixel block for correlated multiplex sampling.

次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。 The following modifications are also within the scope of the present invention, and it is also possible to combine one or more of the modifications with the above-described embodiments.

(変形例1)
AD変換部60に基準信号Vinとして出力する信号を、複数の信号から選択可能としてもよい。図8(a)に示すように、複数のスイッチSW3(スイッチSW3a~スイッチSW3d)を有する選択部70を設けるようにしてもよい。スイッチSW3a~スイッチSW3dは、トランジスタにより構成される。選択部70は、読み出し制御部80により制御され、基準信号Vinとして出力する信号を、ランプ信号Vramp1~Vramp4から選択する。なお、図8(a)において第1容量41は配置しなくてもよい。信号Vramp1~Vramp4を、図8(b)に示す例のように、相対的にずれて変化する信号としてもよい。基準信号Vin1~Vin4は、位相が異なる信号ともいえる。読み出し制御部80は、選択部70の各スイッチをオンオフ制御することにより、AD変換部60に供給する基準信号Vinを変更可能となる。
(Modification 1)
A signal to be output to the AD converter 60 as the reference signal Vin may be selectable from a plurality of signals. As shown in FIG. 8A, a selector 70 having a plurality of switches SW3 (switches SW3a to SW3d) may be provided. The switches SW3a to SW3d are composed of transistors. The selection unit 70 is controlled by the readout control unit 80 and selects a signal to be output as the reference signal Vin from the ramp signals Vramp1 to Vramp4. Note that the first capacitor 41 may not be arranged in FIG. 8(a). The signals Vramp1 to Vramp4 may be signals that change with relative shifts, as in the example shown in FIG. 8(b). The reference signals Vin1 to Vin4 can also be said to be signals with different phases. The read control unit 80 can change the reference signal Vin to be supplied to the AD conversion unit 60 by on/off controlling each switch of the selection unit 70 .

(変形例2)
図9は、変形例2に係る撮像素子の一部の構成例を説明するための図である。撮像素子3には、画素10のFD13と、他の画素10のFD13とを電気的に接続又は切断するスイッチSW4(図9ではスイッチSW4a~スイッチSW4c)が設けられる。スイッチSW4は、トランジスタにより構成される。スイッチSW4は、接続部4であり、複数の画素10の各々のFD13を互いに接続する。
(Modification 2)
FIG. 9 is a diagram for explaining a configuration example of part of an imaging device according to Modification 2. As shown in FIG. The imaging element 3 is provided with switches SW4 (switches SW4a to SW4c in FIG. 9) for electrically connecting or disconnecting the FD13 of the pixel 10 and the FD13 of the other pixels 10. FIG. The switch SW4 is composed of a transistor. The switch SW4 is the connection unit 4 and connects the FDs 13 of the plurality of pixels 10 to each other.

読み出し制御部80は、スイッチSW4a~スイッチSW4cの各スイッチに信号を供給して、各スイッチをオンオフ制御する。図9に示すようにスイッチSW4a~スイッチSW4cがオン状態となることで、或る画素10で蓄積された電荷を他の画素10にも転送することができる。例えば、画素10aの光電変換部11で生成された電荷を、画素10aのFD13と、画素10b~画素10dの各FD13とに転送することができる。このため、画素10aの光電変換部11で生成された電荷に基づく信号を、画素10a~画素10cの各々の増幅部15及び選択部16により、信号線30a~30dに出力させることができる。本変形例に係る撮像素子3は、第2の読み出し制御の場合に、スイッチSW4を制御することにより、画素の信号を複数のAD変換部60に出力してAD変換を行うことが可能となる。 The read control unit 80 supplies a signal to each of the switches SW4a to SW4c to control on/off of each switch. By turning on the switches SW4a to SW4c as shown in FIG. For example, the charge generated by the photoelectric conversion unit 11 of the pixel 10a can be transferred to the FD 13 of the pixel 10a and the FDs 13 of the pixels 10b to 10d. Therefore, signals based on charges generated by the photoelectric conversion unit 11 of the pixel 10a can be output to the signal lines 30a to 30d by the amplification units 15 and the selection units 16 of the pixels 10a to 10c. In the case of the second readout control, the image sensor 3 according to the present modification can output pixel signals to a plurality of AD conversion units 60 and perform AD conversion by controlling the switch SW4. .

(変形例3)
上述した実施の形態では、図6を参照して信号読み出しの一例について説明した。読み出し制御部80は、画素ブロック20a~画素ブロック20dのうち、例えば画素ブロック20aの画素10aの信号を信号線30に出力させ、画素10b~画素10dの信号を信号線30に出力させない制御を行うようにしてもよい。図6の回路図では、読み出し制御部80は、画素ブロック20aの画素10の選択部16をオン状態とし、画素ブロック20b~画素ブロック20dの画素10の選択部16をオフ状態にして、信号読み出しを行い得る。
(Modification 3)
In the embodiment described above, an example of signal readout has been described with reference to FIG. Of the pixel blocks 20a to 20d, for example, the read control unit 80 outputs the signal of the pixel 10a of the pixel block 20a to the signal line 30, and controls the signal of the pixel 10b to the pixel 10d not to be output to the signal line 30. You may do so. In the circuit diagram of FIG. 6, the readout control unit 80 turns on the selectors 16 of the pixels 10 of the pixel block 20a and turns off the selectors 16 of the pixels 10 of the pixel blocks 20b to 20d to read signals. can do

(変形例4)
上述した実施の形態では、画素ブロック20毎に信号線30及びAD変換部60等を設ける例について説明した。しかし、画素10毎に信号線30及びAD変換部60等を設けるようにしてもよい。
(Modification 4)
In the embodiment described above, an example in which the signal line 30 and the AD conversion unit 60 and the like are provided for each pixel block 20 has been described. However, the signal line 30 and AD converter 60 may be provided for each pixel 10 .

(変形例5)
上述した実施の形態では、撮像素子3が第1基板111と第2基板112とを積層して構成される例について説明した。しかし、第1基板111と第2基板112とは積層されていなくてもよい。なお、撮像素子3は、3つ以上の基板によって構成してもよいし、1つの基板によって構成してもよい。
(Modification 5)
In the embodiment described above, an example in which the imaging element 3 is configured by laminating the first substrate 111 and the second substrate 112 has been described. However, the first substrate 111 and the second substrate 112 may not be laminated. Note that the imaging device 3 may be configured with three or more substrates, or may be configured with one substrate.

(変形例6)
上述した実施の形態および変形例では、光電変換部としてフォトダイオードを用いる例について説明した。しかし、光電変換部として光電変換膜(有機光電膜)を用いるようにしてもよい。
(Modification 6)
In the above-described embodiment and modified example, the example using the photodiode as the photoelectric conversion unit has been described. However, a photoelectric conversion film (organic photoelectric film) may be used as the photoelectric conversion part.

(変形例7)
上述の実施の形態及び変形例で説明した撮像素子及び撮像装置は、カメラ、スマートフォン、タブレット、PCに内蔵のカメラ、車載カメラ、無人航空機(ドローン、ラジコン機等)に搭載されるカメラ等に適用されてもよい。
(Modification 7)
The imaging elements and imaging devices described in the above embodiments and modifications are applicable to cameras, smartphones, tablets, cameras built into PCs, vehicle-mounted cameras, cameras mounted on unmanned aerial vehicles (drones, radio-controlled machines, etc.), etc. may be

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。 Although various embodiments and modifications have been described above, the present invention is not limited to these contents. Other aspects conceivable within the scope of the technical idea of the present invention are also included in the scope of the present invention.

1…撮像装置、3…撮像素子、10…画素、11…光電変換部、20…画素ブロック、40…供給部、50…比較部、55…記憶部、60…AD変換部、80…読み出し制御部、100…信号処理部 DESCRIPTION OF SYMBOLS 1... Imaging device 3... Imaging element 10... Pixel 11... Photoelectric conversion part 20... Pixel block 40... Supply part 50... Comparison part 55... Storage part 60... AD conversion part 80... Read control part, 100 ... signal processing part

Claims (13)

光電変換により電荷を生成する第1光電変換部と、
光電変換により電荷を生成する第2光電変換部と、
前記第1光電変換部で生成された電荷に基づく第1信号が出力される第1信号線と、
前記第2光電変換部で生成された電荷に基づく第2信号が出力される第2信号線と、
前記第1信号線に出力された信号と基準信号とを比較する第1比較部と、
前記第2信号線に出力された信号と基準信号とを比較する第2比較部と、
前記第1信号を前記第1信号線へ出力させ、前記第2信号を前記第2信号線へ出力させる第1制御と、前記第1信号を前記第1信号線及び前記第2信号線へ出力させる第2制御とを行う制御部と、
を備える撮像素子。
a first photoelectric conversion unit that generates an electric charge by photoelectric conversion;
a second photoelectric conversion unit that generates an electric charge by photoelectric conversion;
a first signal line for outputting a first signal based on the charge generated by the first photoelectric conversion unit;
a second signal line for outputting a second signal based on the charge generated by the second photoelectric conversion unit;
a first comparison unit that compares the signal output to the first signal line with a reference signal;
a second comparison unit that compares the signal output to the second signal line with a reference signal;
first control for outputting the first signal to the first signal line and outputting the second signal to the second signal line; and outputting the first signal to the first signal line and the second signal line. A control unit that performs a second control that causes
An image sensor.
請求項1に記載の撮像素子において、
前記第1信号線と前記第2信号線とを接続又は切断する第1接続部を有する撮像素子。
In the imaging device according to claim 1,
An imaging device having a first connection portion for connecting or disconnecting the first signal line and the second signal line.
請求項2に記載の撮像素子において、
前記制御部は、前記第2制御において、前記第1接続部により前記第1信号線と前記第2信号線とを接続させ、前記第1信号を前記第1信号線及び前記第2信号線へ出力させる撮像素子。
In the imaging device according to claim 2,
In the second control, the control unit connects the first signal line and the second signal line by the first connection unit, and transmits the first signal to the first signal line and the second signal line. Image sensor for output.
請求項3に記載の撮像素子において、
前記制御部は、前記第1制御において、前記第1接続部により前記第1信号線と前記第2信号線とを切断させ、前記第1信号を前記第1信号線へ出力させ、前記第2信号を前記第2信号線へ出力させる撮像素子。
In the imaging device according to claim 3,
In the first control, the control unit causes the first connection unit to disconnect the first signal line and the second signal line, outputs the first signal to the first signal line, and outputs the second signal line. An imaging device for outputting a signal to the second signal line.
請求項1に記載の撮像素子において、
電荷を蓄積する第1蓄積部と、
電荷を蓄積する第2蓄積部と、
前記第1光電変換部で生成された電荷を前記第1蓄積部に転送する第1転送部と、
前記第2光電変換部で生成された電荷を前記第2蓄積部に転送する第2転送部と、
前記第1蓄積部に蓄積された電荷に基づく信号を出力する第1出力部と、
前記第2蓄積部に蓄積された電荷に基づく信号を出力する第2出力部と、
前記第1蓄積部と前記第2蓄積部とを接続又は切断する第2接続部と、を有する撮像素子。
In the imaging device according to claim 1,
a first accumulation unit that accumulates electric charge;
a second accumulation unit that accumulates electric charge;
a first transfer unit that transfers the charge generated by the first photoelectric conversion unit to the first storage unit;
a second transfer unit that transfers the charge generated by the second photoelectric conversion unit to the second storage unit;
a first output unit that outputs a signal based on the charge accumulated in the first accumulation unit;
a second output unit that outputs a signal based on the charge accumulated in the second accumulation unit;
and a second connection section for connecting or disconnecting the first accumulation section and the second accumulation section.
請求項5に記載の撮像素子において、
前記制御部は、前記第2接続部を制御して前記第1光電変換部で生成された電荷を前記第1蓄積部及び前記第2蓄積部へ転送させ、前記第1出力部により前記第1信号を前記第1信号線へ出力させ、前記第2出力部により前記第1信号を前記第2信号線へ出力させる撮像素子。
In the imaging device according to claim 5,
The control unit controls the second connection unit to transfer the charges generated by the first photoelectric conversion unit to the first storage unit and the second storage unit, and the first output unit to transfer the charge generated by the first photoelectric conversion unit to the first storage unit. An imaging device that outputs a signal to the first signal line and outputs the first signal to the second signal line by the second output section.
請求項1から請求項6までのいずれか一項に記載の撮像素子において、
前記制御部は、前記第1信号を前記第1信号線へ出力させ、前記第2信号を前記第2信号線へ出力させない第3制御を行う撮像素子。
In the imaging device according to any one of claims 1 to 6,
The control unit outputs the first signal to the first signal line and performs third control not to output the second signal to the second signal line.
請求項1から請求項7までのいずれか一項に記載の撮像素子において、
前記第1比較部は、第1基準信号と前記第1信号とを比較し、
前記第2比較部は、第1基準信号とは異なる第2基準信号と前記第1信号とを比較する撮像素子。
In the imaging device according to any one of claims 1 to 7,
The first comparison unit compares the first reference signal and the first signal,
A said 2nd comparison part is an image pick-up element which compares a said 1st signal with a 2nd reference signal different from a 1st reference signal.
請求項8に記載の撮像素子において、
前記第2基準信号は、前記第1基準信号の信号レベルとは異なる信号レベルから時間経過とともに信号レベルが変化する信号である撮像素子。
In the imaging device according to claim 8,
The imaging element, wherein the second reference signal is a signal whose signal level changes over time from a signal level different from the signal level of the first reference signal.
請求項8または請求項9に記載の撮像素子において、
前記第1比較部から出力される信号に基づいてデジタル信号を記憶する第1記憶部と、
前記第2比較部から出力される信号に基づいてデジタル信号を記憶する第2記憶部と、を有する撮像素子。
In the imaging device according to claim 8 or claim 9,
a first storage unit that stores a digital signal based on the signal output from the first comparison unit;
and a second storage unit that stores a digital signal based on the signal output from the second comparison unit.
請求項10に記載の撮像素子において、
前記第1記憶部は、前記第1信号と前記第1基準信号との比較により出力される信号に基づいて第1デジタル信号を記憶し、
前記第2記憶部は、前記第1信号と前記第2基準信号との比較により出力される信号に基づいて第2デジタル信号を記憶する撮像素子。
In the imaging device according to claim 10,
The first storage unit stores a first digital signal based on a signal output by comparing the first signal and the first reference signal,
The second storage unit is an imaging device that stores a second digital signal based on a signal output by comparing the first signal and the second reference signal.
請求項11に記載の撮像素子において、
前記第1デジタル信号と前記第2デジタル信号とを平均する処理部を有する撮像素子。
In the imaging device according to claim 11,
An imaging device having a processing unit that averages the first digital signal and the second digital signal.
請求項1から請求項12までのいずれか一項に記載の撮像素子と、
前記撮像素子から出力される信号に基づいて画像データを生成する生成部と、
を備える撮像装置。
an imaging device according to any one of claims 1 to 12;
a generation unit that generates image data based on a signal output from the imaging device;
An imaging device comprising:
JP2021092087A 2021-06-01 2021-06-01 Imaging element and imaging device Pending JP2022184314A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021092087A JP2022184314A (en) 2021-06-01 2021-06-01 Imaging element and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021092087A JP2022184314A (en) 2021-06-01 2021-06-01 Imaging element and imaging device

Publications (1)

Publication Number Publication Date
JP2022184314A true JP2022184314A (en) 2022-12-13

Family

ID=84437526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021092087A Pending JP2022184314A (en) 2021-06-01 2021-06-01 Imaging element and imaging device

Country Status (1)

Country Link
JP (1) JP2022184314A (en)

Similar Documents

Publication Publication Date Title
JP6735582B2 (en) Imaging device, driving method thereof, and imaging device
TWI394448B (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
US10529756B2 (en) Imaging element and imaging apparatus
US11336844B2 (en) Imaging device, imaging system, and movable object
CN111133750B (en) Image sensor and image pickup apparatus
CN108605105B (en) Solid-state imaging device and imaging device
WO2018012068A1 (en) Solid-state image pickup device, method for driving solid-state image pickup device, and electronic apparatus
CN110249623B (en) Imaging element and electronic camera
JP5906596B2 (en) Imaging device
CN110235435B (en) Image pickup element and image pickup apparatus
KR20140107212A (en) Solid-state imaging element, method for driving same, and camera system
JP2022184314A (en) Imaging element and imaging device
US11418731B2 (en) Image sensor and electronic camera
JP7334567B2 (en) Imaging element and imaging device
JP2017103603A (en) Image pickup device, imaging apparatus, and imaging method
WO2017119331A1 (en) Solid-state image capture device, method for driving solid-state image capture device, and electronic equipment
JP2009044458A (en) Solid-state imaging apparatus
JP6213596B2 (en) Imaging device
WO2022250081A1 (en) Imaging element and imaging device
JP7294407B2 (en) Imaging element and imaging device
US11917310B2 (en) Image sensor and image-capturing device including adjustment unit for reducing capacitance
US20220337776A1 (en) Imaging element and imaging device
WO2019189893A1 (en) Imaging element and imaging device
JP2022181308A (en) Imaging device, and, imaging apparatus
JP2023106550A (en) Imaging element

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20210604

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210715

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210812