JP2022171320A - Backup power supply, control method and control program - Google Patents

Backup power supply, control method and control program Download PDF

Info

Publication number
JP2022171320A
JP2022171320A JP2021077902A JP2021077902A JP2022171320A JP 2022171320 A JP2022171320 A JP 2022171320A JP 2021077902 A JP2021077902 A JP 2021077902A JP 2021077902 A JP2021077902 A JP 2021077902A JP 2022171320 A JP2022171320 A JP 2022171320A
Authority
JP
Japan
Prior art keywords
switching element
mode
voltage
electrically connected
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021077902A
Other languages
Japanese (ja)
Inventor
正明 林
Masaaki Hayashi
和彦 斎藤
Kazuhiko Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2021077902A priority Critical patent/JP2022171320A/en
Publication of JP2022171320A publication Critical patent/JP2022171320A/en
Pending legal-status Critical Current

Links

Images

Abstract

To suppress the number of components.SOLUTION: A backup power supply includes: an electric double layer capacitor; a first switching element; a coil, one end of which is connected to one end of the first switching element and the other end of which is connected to one end of the electric double layer capacitor; a second switching element, one end of which is connected to the one end of the first switching element; and a control part which, when an input voltage is equal to or more than a first set voltage, performs a control in a first mode to charge the electric double layer capacitor by allowing the first switching element to perform switching operation, and when the input voltage is less than the first set voltage, which performs a control in a second mode to discharge the electric double layer capacitor by allowing the second switching element to perform switching operation. The control part allows the second switching element to perform switching operation, as a synchronous rectification element, in the first mode, and allows the first switching element to perform switching operation, as a synchronous rectification element, in the second mode.SELECTED DRAWING: Figure 1

Description

本発明は、バックアップ電源装置、制御方法及び制御プログラムに関する。 The present invention relates to a backup power supply device, control method and control program.

車両は、バッテリ(例えば、補機バッテリ)の電力を利用して動作する種々の機器を搭載している。特許文献1には、交通事故等によりバッテリが電力を出力できなくなった場合であっても上記機器を動作させるための、バックアップ電源装置が記載されている。 A vehicle is equipped with various devices that operate using the power of a battery (for example, an auxiliary battery). Patent Literature 1 describes a backup power supply device for operating the above equipment even when the battery cannot output electric power due to a traffic accident or the like.

特許文献1記載のバックアップ電源装置は、昇圧回路と降圧回路とで、コイルを共用する。つまり、昇圧回路と降圧回路とは、昇降圧回路を構成する。 In the backup power supply device described in Patent Literature 1, the booster circuit and the step-down circuit share a coil. That is, the step-up circuit and the step-down circuit constitute a step-up/step-down circuit.

特許第6643566号公報Japanese Patent No. 6643566

特許文献1記載のバックアップ電源装置は、電気二重層コンデンサから端子部への電流出力経路として、昇圧回路から端子部への方向を順方向として接続された出力整流素子を備える。しかしながら、部品点数を抑制することが望ましい。 The backup power supply device described in Patent Literature 1 includes an output rectifying element connected with the forward direction from the booster circuit to the terminal section as a current output path from the electric double layer capacitor to the terminal section. However, it is desirable to reduce the number of parts.

本発明は、部品点数を抑制できるバックアップ電源装置、制御方法及び制御プログラムを提供することを目的とする。 An object of the present invention is to provide a backup power supply device, a control method, and a control program that can reduce the number of parts.

本発明の一態様のバックアップ電源装置は、
入力端子と、出力端子と、前記出力端子に電気的に接続された接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記接続点に電気的に接続された第1スイッチング素子と、
一端が前記第1スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第1スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第2スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第1設定電圧以上の場合に、前記第1スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第1スイッチング素子をスイッチング動作させることにより、前記第1スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第1モードの制御を行い、前記入力電圧が前記第1設定電圧未満の場合に、前記第2スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第2スイッチング素子をスイッチング動作させることにより、前記第2スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第2モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第1モードにおいて、前記第2スイッチング素子を前記降圧回路の同期整流素子としてスイッチング動作させ、前記第2モードにおいて、前記第1スイッチング素子を前記昇圧回路の同期整流素子としてスイッチング動作させる、
ことを特徴とする。
A backup power supply device according to one aspect of the present invention includes:
an input terminal, an output terminal, a connection point electrically connected to the output terminal, and an input rectifying element having an anode electrically connected to the input terminal and a cathode electrically connected to the connection point. a terminal portion having a
an electric double layer capacitor having one end electrically connected to a reference potential;
a first switching element having one end electrically connected to the connection point;
a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor;
a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil, and having the other end electrically connected to a reference potential;
When the input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on the current flowing through the first switching element and the charging voltage of the electric double layer capacitor. When the switching operation is performed to operate the first switching element and the coil as a step-down circuit to charge the electric double layer capacitor in a first mode, and the input voltage is less than the first set voltage. and switching the second switching element based on the current flowing through the second switching element and the output voltage output from the output terminal, thereby operating the second switching element and the coil as a booster circuit. a control unit that controls a second mode for discharging the electric double layer capacitor;
with
The control unit
In the first mode, the second switching element is switched as a synchronous rectification element of the step-down circuit, and in the second mode, the first switching element is switched as a synchronous rectification element of the step-up circuit.
It is characterized by

前記バックアップ電源装置において、
前記制御部は、
前記第1モードにおいて、前記第2スイッチング素子に流れる電流がゼロになる又は反転するタイミングで、前記第2スイッチング素子をオフにし、前記第2モードにおいて、前記第1スイッチング素子に流れる電流がゼロになる又は反転するタイミングで、前記第1スイッチング素子をオフにする、
ことを特徴とする。
In the backup power supply,
The control unit
The second switching element is turned off at the timing when the current flowing through the second switching element becomes zero or reverses in the first mode, and the current flowing through the first switching element becomes zero in the second mode. turning off the first switching element at the timing of becoming or reversing
It is characterized by

前記バックアップ電源装置において、
前記制御部は、
前記第2モードのスイッチング周波数を、前記第1モードのスイッチング周波数よりも高い周波数にする、
ことを特徴とする。
In the backup power supply,
The control unit
making the switching frequency of the second mode higher than the switching frequency of the first mode;
It is characterized by

前記バックアップ電源装置において、
前記制御部は、
前記電気二重層コンデンサの充電電圧と前記電気二重層コンデンサの目標充電電圧との誤差を検出する第1エラーアンプと、
前記出力電圧と前記出力電圧の目標電圧との誤差を検出する第2エラーアンプと、
を有し、
前記第1モードにおいて、前記第1エラーアンプを使用して前記電気二重層コンデンサの充電電圧を制御し、前記第2モードにおいて、前記第2エラーアンプを使用して前記出力電圧を制御する、
ことを特徴とする。
In the backup power supply,
The control unit
a first error amplifier for detecting an error between a charging voltage of the electric double layer capacitor and a target charging voltage of the electric double layer capacitor;
a second error amplifier that detects an error between the output voltage and a target voltage of the output voltage;
has
In the first mode, the first error amplifier is used to control the charging voltage of the electric double layer capacitor, and in the second mode, the second error amplifier is used to control the output voltage.
It is characterized by

前記バックアップ電源装置において、
前記制御部は、
前記第1モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第2設定電圧以上になった場合に、前記第1スイッチング素子及び前記第2スイッチング素子のスイッチング動作を停止させ、前記第2モードにおいて、前記出力電圧が予め定められた第3設定電圧以上になった場合に、前記第1スイッチング素子及び前記第2スイッチング素子のスイッチング動作を停止させる過電圧保護回路を有する、
ことを特徴とする。
In the backup power supply,
The control unit
In the first mode, when the charging voltage of the electric double layer capacitor reaches or exceeds a predetermined second set voltage, the switching operations of the first switching element and the second switching element are stopped, and the switching operation of the second switching element is stopped. In 2 modes, an overvoltage protection circuit that stops switching operations of the first switching element and the second switching element when the output voltage is equal to or higher than a predetermined third set voltage,
It is characterized by

前記バックアップ電源装置において、
前記制御部は、
前記第1スイッチング素子及び前記第2スイッチング素子のスイッチング周波数を決定する鋸歯状波を生成するための鋸歯状波生成回路を有し、
前記第1モードにおいて、前記鋸歯状波に前記第1スイッチング素子に流れる電流の電流情報を加え、前記第2モードにおいて、前記鋸歯状波に前記第2スイッチング素子に流れる電流の電流情報を加えることにより、電流モード制御を行う、
ことを特徴とする。
In the backup power supply,
The control unit
a sawtooth wave generation circuit for generating a sawtooth wave that determines switching frequencies of the first switching element and the second switching element;
Adding current information of a current flowing through the first switching element to the sawtooth wave in the first mode, and adding current information of a current flowing through the second switching element to the sawtooth wave in the second mode. to perform current mode control,
It is characterized by

前記バックアップ電源装置において、
前記制御部は、
前記第1モードと前記第2モードとの間の切り替えは、スイッチング周期の開始のタイミングで行う、
ことを特徴とする。
In the backup power supply,
The control unit
switching between the first mode and the second mode is performed at the start of a switching cycle;
It is characterized by

本発明の一態様の制御方法は、
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第1スイッチング素子と、一端が前記第1スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第1スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第2スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第1設定電圧以上の場合に、前記第1スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第1スイッチング素子をスイッチング動作させることにより、前記第1スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第1モードの制御を行い、前記入力電圧が前記第1設定電圧未満の場合に、前記第2スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第2スイッチング素子をスイッチング動作させることにより、前記第2スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第2モードの制御を行い、
前記第1モードにおいて、前記第2スイッチング素子を前記降圧回路の同期整流素子としてスイッチング動作させ、前記第2モードにおいて、前記第1スイッチング素子を前記昇圧回路の同期整流素子としてスイッチング動作させる、
ことを特徴とする。
A control method according to one aspect of the present invention includes:
an input terminal, an output terminal, a node electrically connected to the output terminal, and an input rectifying element having an anode electrically connected to the input terminal and a cathode electrically connected to the node. a terminal portion, an electric double layer capacitor having one end electrically connected to a reference potential, a first switching element having one end electrically connected to the connection point, and one end connected to the other end of the first switching element. a coil electrically connected and having the other end electrically connected to the other end of the electric double layer capacitor; one end electrically connected to the other end of the first switching element and one end of the coil; A control method for a backup power supply device comprising: a second switching element having an end electrically connected to a reference potential;
When the input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on the current flowing through the first switching element and the charging voltage of the electric double layer capacitor. When the switching operation is performed to operate the first switching element and the coil as a step-down circuit to charge the electric double layer capacitor in a first mode, and the input voltage is less than the first set voltage. and switching the second switching element based on the current flowing through the second switching element and the output voltage output from the output terminal, thereby operating the second switching element and the coil as a booster circuit. to discharge the electric double layer capacitor, performing control in the second mode,
In the first mode, the second switching element is switched as a synchronous rectification element of the step-down circuit, and in the second mode, the first switching element is switched as a synchronous rectification element of the step-up circuit.
It is characterized by

本発明の一態様の制御プログラムは、
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第1スイッチング素子と、一端が前記第1スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第1スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第2スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第1設定電圧以上の場合に、前記第1スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第1スイッチング素子をスイッチング動作させることにより、前記第1スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第1モードの制御を行い、前記入力電圧が前記第1設定電圧未満の場合に、前記第2スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第2スイッチング素子をスイッチング動作させることにより、前記第2スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第2モードの制御を行い、
前記第1モードにおいて、前記第2スイッチング素子を前記降圧回路の同期整流素子としてスイッチング動作させ、前記第2モードにおいて、前記第1スイッチング素子を前記昇圧回路の同期整流素子としてスイッチング動作させる、
ことを処理装置に実行させる。
A control program according to one aspect of the present invention comprises
an input terminal, an output terminal, a node electrically connected to the output terminal, and an input rectifying element having an anode electrically connected to the input terminal and a cathode electrically connected to the node. a terminal portion, an electric double layer capacitor having one end electrically connected to a reference potential, a first switching element having one end electrically connected to the connection point, and one end connected to the other end of the first switching element. a coil electrically connected and having the other end electrically connected to the other end of the electric double layer capacitor; one end electrically connected to the other end of the first switching element and one end of the coil; A control program for a backup power supply device comprising: a second switching element having an end electrically connected to a reference potential;
When the input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on the current flowing through the first switching element and the charging voltage of the electric double layer capacitor. When the switching operation is performed to operate the first switching element and the coil as a step-down circuit to charge the electric double layer capacitor in a first mode, and the input voltage is less than the first set voltage. and switching the second switching element based on the current flowing through the second switching element and the output voltage output from the output terminal, thereby operating the second switching element and the coil as a booster circuit. to discharge the electric double layer capacitor, performing control in the second mode,
In the first mode, the second switching element is switched as a synchronous rectification element of the step-down circuit, and in the second mode, the first switching element is switched as a synchronous rectification element of the step-up circuit.
Let the processor do that.

本発明の一態様のバックアップ電源装置、制御方法及び制御プログラムは、部品点数を抑制できるという効果を奏する。 A backup power supply device, a control method, and a control program according to one aspect of the present invention have the effect of reducing the number of parts.

図1は、実施の形態のバックアップ電源装置の構成を示す図である。FIG. 1 is a diagram showing the configuration of a backup power supply device according to an embodiment. 図2は、実施の形態のバックアップ電源装置のバッテリ電圧低下監視部及びモード切替タイミング調整部の回路構成を示す図である。FIG. 2 is a diagram showing a circuit configuration of a battery voltage drop monitoring section and a mode switching timing adjustment section of the backup power supply device according to the embodiment. 図3は、実施の形態のバックアップ電源装置のスイッチング周波数設定部の回路構成を示す図である。FIG. 3 is a diagram showing a circuit configuration of a switching frequency setting section of the backup power supply device according to the embodiment. 図4は、実施の形態のバックアップ電源装置の鋸歯状波信号及び周期パルス信号の一例を示す図である。FIG. 4 is a diagram showing an example of a sawtooth wave signal and a periodic pulse signal of the backup power supply device according to the embodiment. 図5は、実施の形態のバックアップ電源装置のスイッチング電流検出部の回路構成を示す図である。FIG. 5 is a diagram showing a circuit configuration of a switching current detector of the backup power supply device according to the embodiment. 図6は、実施の形態のバックアップ電源装置の電流情報検出部の回路構成を示す図である。FIG. 6 is a diagram showing a circuit configuration of a current information detection section of the backup power supply device according to the embodiment. 図7は、実施の形態のバックアップ電源装置の過電圧検出部の回路構成を示す図である。FIG. 7 is a diagram showing a circuit configuration of an overvoltage detector of the backup power supply device according to the embodiment. 図8は、実施の形態のバックアップ電源装置の出力電圧誤差検出部の回路構成を示す図である。FIG. 8 is a diagram showing the circuit configuration of the output voltage error detection section of the backup power supply device according to the embodiment. 図9は、実施の形態のバックアップ電源装置の鋸歯状波信号、電流情報信号、誤差信号及び主スイッチング制御信号の一例を示す図である。FIG. 9 is a diagram showing an example of a sawtooth wave signal, a current information signal, an error signal, and a main switching control signal of the backup power supply device according to the embodiment. 図10は、実施の形態のバックアップ電源装置のドライブ選択部の回路構成を示す図である。FIG. 10 is a diagram showing the circuit configuration of the drive selection unit of the backup power supply device according to the embodiment.

以下に、本発明のバックアップ電源装置、制御方法及び制御プログラムの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。 BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of a backup power supply device, a control method, and a control program according to the present invention will be described in detail below with reference to the drawings. It should be noted that the present invention is not limited by this embodiment.

<実施の形態>
図1は、実施の形態のバックアップ電源装置の構成を示す図である。
<Embodiment>
FIG. 1 is a diagram showing the configuration of a backup power supply device according to an embodiment.

バックアップ電源装置1は、バッテリ2の電圧VINが予め定められた入力電圧閾値以上の場合には、バッテリ2から入力端子1a及び1bを介して供給される電力を使用して、電気二重層コンデンサ3を充電する。 When the voltage V IN of the battery 2 is equal to or higher than a predetermined input voltage threshold, the backup power supply device 1 uses power supplied from the battery 2 via the input terminals 1a and 1b to 3 to charge.

入力電圧閾値が、本開示の「第1設定電圧」の一例に相当する。 The input voltage threshold corresponds to an example of the "first set voltage" of the present disclosure.

バックアップ電源装置1は、バッテリ2の電圧VINが入力電圧閾値未満の場合は、電気二重層コンデンサ3に充電された電力を使用して、出力端子1cから直流電圧を出力する。出力端子1cから出力される電力は、図示しない電子機器に給電される。 When the voltage VIN of the battery 2 is less than the input voltage threshold, the backup power supply 1 uses the electric power charged in the electric double layer capacitor 3 to output a DC voltage from the output terminal 1c. The power output from the output terminal 1c is supplied to an electronic device (not shown).

バッテリ2は、車両に搭載された補機バッテリが例示されるが、本開示はこれに限定されない。電圧VINは、12V又は24Vが例示されるが、本開示はこれに限定されない。入力電圧閾値は、9Vが例示されるが、本開示はこれに限定されない。 The battery 2 is exemplified by an auxiliary battery mounted on a vehicle, but the present disclosure is not limited to this. The voltage V IN is exemplified as 12V or 24V, but the present disclosure is not limited to this. The input voltage threshold is exemplified as 9V, but the present disclosure is not limited to this.

バックアップ電源装置1は、抵抗Rから抵抗R12までと、コンデンサCと、電気二重層コンデンサ3と、昇降圧回路4と、端子部5と、制御部10と、を含む。昇降圧回路4は、スイッチング素子Q及びQと、コイルLと、を含む。端子部5は、入力端子1a及び1bと、出力端子1cと、ダイオードDと、を含む。 The backup power supply device 1 includes resistors R 1 to R 12 , a capacitor C 1 , an electric double layer capacitor 3 , a step-up/down circuit 4 , a terminal section 5 and a control section 10 . The step-up/down circuit 4 includes switching elements Q1 and Q2 and a coil L1. The terminal section 5 includes input terminals 1a and 1b , an output terminal 1c, and a diode D1.

入力端子1aは、バッテリ2の高電位側端に電気的に接続されている。入力端子1bは、バッテリ2の低電位側端に電気的に接続されている。バッテリ2の低電位側端は、基準電位に電気的に接続されている。基準電位は、接地電位が例示されるが、本開示はこれに限定されない。 The input terminal 1a is electrically connected to the high potential end of the battery 2 . The input terminal 1b is electrically connected to the low potential end of the battery 2 . A low potential end of the battery 2 is electrically connected to a reference potential. The reference potential is exemplified by a ground potential, but the present disclosure is not limited to this.

抵抗Rの一端は、高電位側の入力端子1aに電気的に接続されている。抵抗Rの他端は、抵抗Rの一端に電気的に接続されている。抵抗Rの他端は、低電位側の入力端子1bに電気的に接続されている。抵抗R及び抵抗Rは、電圧VINを抵抗分圧した電圧Vを、制御部10に出力する。つまり、V=VIN÷(R+R)×Rである。 One end of the resistor R1 is electrically connected to the input terminal 1a on the high potential side. The other end of resistor R1 is electrically connected to one end of resistor R2 . The other end of the resistor R2 is electrically connected to the input terminal 1b on the low potential side. The resistors R 1 and R 2 output a voltage V 1 obtained by dividing the voltage VIN to the control section 10 . That is, V 1 = VIN /(R 1 +R 2 )×R 2 .

ダイオードDのアノードは、入力端子1aに電気的に接続されている。ダイオードDのカソードは、ノードNに電気的に接続されている。 The anode of diode D1 is electrically connected to input terminal 1a. The cathode of diode D1 is electrically connected to node N1 .

ノードNが、本開示の「接続点」の一例に相当する。 The node N1 corresponds to an example of the "connection point" of the present disclosure.

ダイオードDは、電圧VINがノードNの電圧VN1よりも高い場合には、バッテリ2からノードNへ向かう電流を通過させる。ダイオードDは、電圧VINが電圧VN1よりも低い場合には、ノードNからバッテリ2へ向かう電流を遮断する。 Diode D1 passes current from battery 2 to node N1 when voltage VIN is higher than voltage VN1 at node N1. Diode D1 blocks current from node N1 to battery 2 when voltage VIN is lower than voltage VN1.

コンデンサCの一端は、ノードNに電気的に接続されている。コンデンサCの他端は、入力端子1bに電気的に接続されている。コンデンサCは、電圧VN1を安定化、平滑化する。 One end of capacitor C1 is electrically connected to node N1 . The other end of the capacitor C1 is electrically connected to the input terminal 1b. Capacitor C1 stabilizes and smoothes voltage VN1 .

バックアップ電源装置1が電気二重層コンデンサ3を充電する場合には、電圧VN1は、入力電圧、つまり電圧VINである。バックアップ電源装置1が電気二重層コンデンサ3を放電させる場合には、電圧VN1は、出力電圧である。 When the backup power supply 1 charges the electric double layer capacitor 3, the voltage VN1 is the input voltage, that is, the voltage VIN . When the backup power supply 1 discharges the electric double layer capacitor 3, the voltage VN1 is the output voltage.

抵抗Rの一端は、ノードNに電気的に接続されている。抵抗Rの他端は、抵抗Rの一端に電気的に接続されている。抵抗Rの他端は、入力端子1bに電気的に接続されている。抵抗R及び抵抗Rは、電圧VN1を抵抗分圧した電圧Vを、制御部10に出力する。つまり、V=VN1÷(R+R)×Rである。 One end of resistor R3 is electrically connected to node N1 . The other end of resistor R3 is electrically connected to one end of resistor R4 . The other end of the resistor R4 is electrically connected to the input terminal 1b. The resistor R3 and the resistor R4 output to the control unit 10 a voltage V2 obtained by dividing the voltage VN1. That is, V2 = VN1 / ( R3+ R4 )* R4 .

バックアップ電源装置1が電気二重層コンデンサ3を充電する場合には、電圧Vは、入力電圧、つまり電圧VIN(=電圧VN1)に比例する電圧である。バックアップ電源装置1が電気二重層コンデンサ3を放電させる場合には、電圧Vは、出力電圧、つまり電圧VN1に比例する電圧である。 When the backup power supply device 1 charges the electric double layer capacitor 3, the voltage V2 is proportional to the input voltage, that is, the voltage V IN (=voltage V N1 ). When the backup power supply 1 discharges the electric double layer capacitor 3, the voltage V2 is proportional to the output voltage , that is, the voltage VN1.

抵抗Rの一端は、ノードNに電気的に接続されている。抵抗Rの他端は、スイッチング素子Qのドレインに電気的に接続されている。抵抗Rの一端の電圧V、及び、抵抗Rの他端の電圧Vは、制御部10に入力される。 One end of resistor R5 is electrically connected to node N1 . The other end of resistor R5 is electrically connected to the drain of switching element Q1 . A voltage V 6 at one end of the resistor R 5 and a voltage V 7 at the other end of the resistor R 5 are input to the controller 10 .

スイッチング素子Qのソースは、コイルLの一端に電気的に接続されている。スイッチング素子Qのゲートには、スイッチング制御信号Sが制御部10から抵抗Rを介して入力される。 The source of switching element Q1 is electrically connected to one end of coil L1. A switching control signal S1 is input from the control unit 10 to the gate of the switching element Q1 through the resistor R6 .

スイッチング素子Qが、本開示の「第1スイッチング素子」の一例に相当する。 The switching element Q1 corresponds to an example of the " first switching element" of the present disclosure.

なお、本開示では、各スイッチング素子がMOSFETであることとしたが、これに限定されない。各スイッチング素子は、シリコンパワーデバイス、GaNパワーデバイス、SiCパワーデバイス、IGBT(Insulated Gate Bipolar Transistor)などでも良い。 Note that in the present disclosure, each switching element is a MOSFET, but the present disclosure is not limited to this. Each switching element may be a silicon power device, a GaN power device, a SiC power device, an IGBT (Insulated Gate Bipolar Transistor), or the like.

各スイッチング素子は、寄生ダイオード(ボディダイオード)を有する。寄生ダイオードとは、MOSFETのバックゲートとソース及びドレインとの間のpn接合である。寄生ダイオードは、トランジスタのオフ時の過渡的な逆起電力を逃すためのフリーホイールダイオードとして利用可能である。 Each switching element has a parasitic diode (body diode). A parasitic diode is a pn junction between the back gate and the source and drain of a MOSFET. A parasitic diode can be used as a freewheeling diode to escape the transient back electromotive force when the transistor is turned off.

制御部10は、抵抗Rの両端間の電圧、つまり、電圧Vと電圧Vとの差に基づいて、スイッチング素子Qのドレイン-ソース間に流れる電流を検出できる。 The control unit 10 can detect the current flowing between the drain and source of the switching element Q1 based on the voltage across the resistor R5, that is, the difference between the voltages V6 and V7 .

なお、実施の形態では、バックアップ電源装置1が抵抗Rを備えることとしたが、本開示はこれに限定されない。制御部10は、スイッチング素子Qのドレイン-ソース間の電圧に基づいて、スイッチング素子Qのドレイン-ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置1は、抵抗Rを備えなくても良い。但し、スイッチング素子Qのオン抵抗は、抵抗Rと比較して、温度変化が大きい。従って、バックアップ電源装置1は、高い精度が必要な場合は、抵抗Rを備えることとし、高い精度が必要ではない場合は、スイッチング素子Qのオン抵抗を利用することとすると良い。 In the embodiment, the backup power supply device 1 includes the resistor R5, but the present disclosure is not limited to this. The control unit 10 may detect the current flowing between the drain and source of the switching element Q1 based on the voltage between the drain and source of the switching element Q1 . In this case, the backup power supply device 1 does not have to include the resistor R5. However, the ON resistance of the switching element Q1 changes more with temperature than the resistance R5 . Therefore, the backup power supply device 1 should be provided with the resistor R5 when high accuracy is required, and should use the ON resistance of the switching element Q1 when high accuracy is not required.

スイッチング素子Qのドレインは、スイッチング素子Qのソース及びコイルLの一端に電気的に接続されている。スイッチング素子Qのソースは、抵抗Rの一端に電気的に接続されている。抵抗Rの他端は、入力端子1bに電気的に接続されている。スイッチング素子Qのゲートには、スイッチング制御信号Sが制御部10から抵抗Rを介して入力される。 The drain of switching element Q2 is electrically connected to the source of switching element Q1 and one end of coil L1. The source of switching element Q2 is electrically connected to one end of resistor R8 . The other end of resistor R8 is electrically connected to input terminal 1b. A switching control signal S2 is input from the control unit 10 to the gate of the switching element Q2 through the resistor R7 .

スイッチング素子Qが、本開示の「第2スイッチング素子」の一例に相当する。 The switching element Q2 corresponds to an example of the " second switching element" of the present disclosure.

抵抗Rの一端は、スイッチング素子Qのソース及び抵抗Rの一端に電気的に接続されている。スイッチング素子Qのソース及び抵抗Rの一端の電圧Vは、抵抗Rを介して、制御部10に入力される。 One end of resistor R9 is electrically connected to the source of switching element Q2 and one end of resistor R8 . A voltage V4 at the source of the switching element Q2 and one end of the resistor R8 is input to the control section 10 via the resistor R9.

抵抗R10の一端は、スイッチング素子Qのソース及び抵抗Rの一端に電気的に接続されている。スイッチング素子Qのソース及び抵抗Rの一端の電圧Vは、抵抗R10を介して、制御部10に入力される。 One end of resistor R10 is electrically connected to the source of switching element Q2 and one end of resistor R8 . A voltage V5 at the source of the switching element Q2 and one end of the resistor R8 is input to the control unit 10 via the resistor R10 .

制御部10は、抵抗Rの両端間の電圧、つまり、電圧V又は電圧Vに基づいて、スイッチング素子Qのドレイン-ソース間に流れる電流を検出できる。 The control unit 10 can detect the current flowing between the drain and source of the switching element Q2 based on the voltage across the resistor R8, that is, the voltage V4 or the voltage V5 .

なお、実施の形態では、バックアップ電源装置1が抵抗Rを備えることとしたが、本開示はこれに限定されない。制御部10は、スイッチング素子Qのドレイン-ソース間の電圧に基づいて、スイッチング素子Qのドレイン-ソース間に流れる電流を検出することとしても良い。この場合、バックアップ電源装置1は、抵抗Rを備えなくても良い。但し、スイッチング素子Qのオン抵抗は、抵抗Rと比較して、温度変化が大きい。従って、バックアップ電源装置1は、高い精度が必要な場合は、抵抗Rを備えることとし、高い精度が必要ではない場合は、スイッチング素子Qのオン抵抗を利用することとすると良い。 In addition, although the backup power supply device 1 is provided with the resistor R8 in the embodiment, the present disclosure is not limited to this. The control unit 10 may detect the current flowing between the drain and source of the switching element Q2 based on the voltage between the drain and source of the switching element Q2 . In this case, the backup power supply device 1 does not have to include the resistor R8. However, the ON resistance of the switching element Q2 changes more with temperature than the resistance R8 . Therefore, the backup power supply device 1 should be provided with the resistor R8 when high accuracy is required, and should use the ON resistance of the switching element Q2 when high accuracy is not required.

コイルLの他端は、電気二重層コンデンサ3の一端(高電位側端)に電気的に接続されている。電気二重層コンデンサ3の他端(低電位側端)は、入力端子1bに電気的に接続されている。 The other end of the coil L1 is electrically connected to one end (high potential side end) of the electric double layer capacitor 3 . The other end (low potential side end) of the electric double layer capacitor 3 is electrically connected to the input terminal 1b.

抵抗R11の一端は、電気二重層コンデンサ3の一端に電気的に接続されている。抵抗R11の他端は、抵抗R12の一端に電気的に接続されている。抵抗R12の他端は、電気二重層コンデンサ3の他端に電気的に接続されている。抵抗R11及び抵抗R12は、電気二重層コンデンサ3の電圧VEDLCを抵抗分圧した電圧Vを、制御部10に出力する。つまり、V=VEDLC÷(R11+R12)×R12である。 One end of the resistor R 11 is electrically connected to one end of the electric double layer capacitor 3 . The other end of resistor R11 is electrically connected to one end of resistor R12 . The other end of resistor R12 is electrically connected to the other end of electric double layer capacitor 3 . A resistor R 11 and a resistor R 12 output a voltage V 3 obtained by dividing the voltage V EDLC of the electric double layer capacitor 3 to the control unit 10 . That is, V 3 =V EDLC ÷(R 11 +R 12 )×R 12 .

制御部10は、電圧Vから電圧Vまでに基づいて、昇降圧回路4を制御する。 The control unit 10 controls the step-up/down circuit 4 based on the voltages V1 to V7.

制御部10は、電気二重層コンデンサ3を充電するモード(以下、「第1モード」と称する。)では、電圧VINを降圧して電気二重層コンデンサ3に出力するように、昇降圧回路4を制御する。第1モードでは、昇降圧回路4の入力電圧は、電圧VINであり、出力電圧は、電圧VEDLCである。 In the mode for charging the electric double layer capacitor 3 (hereinafter referred to as “first mode”), the control unit 10 controls the step-up/down circuit 4 so that the voltage VIN is stepped down and output to the electric double layer capacitor 3 . to control. In the first mode, the input voltage of the buck-boost circuit 4 is the voltage VIN and the output voltage is the voltage VEDLC .

制御部10は、第1モードでは、スイッチング素子Q及びコイルLを、降圧回路として動作させる。また、制御部10は、第1モードでは、スイッチング素子Qを主スイッチング素子として動作させ、スイッチング素子Qを同期整流素子として動作させる。 In the first mode, the control unit 10 operates the switching element Q1 and the coil L1 as a step-down circuit. In the first mode, the control unit 10 operates the switching element Q1 as the main switching element and the switching element Q2 as the synchronous rectification element.

制御部10は、電気二重層コンデンサ3を放電させるモード(以下、「第2モード」と称する。)では、電圧VEDLCを昇圧して出力端子1cに出力するように、昇降圧回路4を制御する。第2モードでは、昇降圧回路4の入力電圧は、電圧VEDLCであり、出力電圧は、電圧VN1である。 In the mode of discharging the electric double layer capacitor 3 (hereinafter referred to as the “second mode”), the control unit 10 controls the step-up/step-down circuit 4 so as to step up the voltage VEDLC and output it to the output terminal 1c. do. In the second mode, the input voltage of the buck-boost circuit 4 is the voltage VEDLC and the output voltage is the voltage VN1 .

制御部10は、第2モードでは、スイッチング素子Q及びコイルLを、昇圧回路として動作させる。また、制御部10は、第2モードでは、スイッチング素子Qを主スイッチング素子として動作させ、スイッチング素子Qを同期整流素子として動作させる。 In the second mode, the control unit 10 operates the switching element Q2 and the coil L1 as a booster circuit. Further, in the second mode, the control unit 10 operates the switching element Q2 as a main switching element and operates the switching element Q1 as a synchronous rectification element.

制御部10は、バッテリ電圧低下監視部11と、モード切替タイミング調整部12と、スイッチング周波数設定部13と、スイッチング電流検出部14と、電流情報検出部15と、過電圧検出部16と、出力電圧誤差検出部17と、オンオフ制御部18と、ドライブ選択部19と、第1レベルシフト部20と、第2レベルシフト部21と、ゲート駆動回路B及びBと、を含む。 The control unit 10 includes a battery voltage drop monitoring unit 11, a mode switching timing adjustment unit 12, a switching frequency setting unit 13, a switching current detection unit 14, a current information detection unit 15, an overvoltage detection unit 16, and an output voltage It includes an error detector 17, an on/off controller 18, a drive selector 19, a first level shifter 20, a second level shifter 21, and gate drive circuits B1 and B2.

バッテリ電圧低下監視部11は、電圧Vに基づいて、バッテリ2の電圧VINが入力電圧閾値未満に低下したか否かを監視する。モード切替タイミング調整部12は、バッテリ電圧低下監視部11からの出力信号に基づいて、第1モード又は第2モードを表すモード信号SMODEを、スイッチング周期の先頭のタイミングで切り替える。 The battery voltage drop monitoring unit 11 monitors whether the voltage V IN of the battery 2 has dropped below the input voltage threshold based on the voltage V1. The mode switching timing adjusting section 12 switches the mode signal S MODE representing the first mode or the second mode at the leading timing of the switching cycle based on the output signal from the battery voltage drop monitoring section 11 .

図2は、実施の形態のバックアップ電源装置のバッテリ電圧低下監視部及びモード切替タイミング調整部の回路構成を示す図である。 FIG. 2 is a diagram showing a circuit configuration of a battery voltage drop monitoring section and a mode switching timing adjustment section of the backup power supply device according to the embodiment.

バッテリ電圧低下監視部11は、コンパレータ31と、定電圧源32と、を含む。コンパレータ31の非反転入力端子(+端子)には、定電圧源32の電圧が入力される。定電圧源32の電圧は、入力電圧閾値に応じた電圧である。詳しくは、定電圧源32の電圧は、((入力電圧閾値)÷(R+R)×R)である。コンパレータ31の反転入力端子(-端子)には、電圧Vが入力される。 Battery voltage drop monitoring unit 11 includes a comparator 31 and a constant voltage source 32 . The voltage of the constant voltage source 32 is input to the non-inverting input terminal (+terminal) of the comparator 31 . The voltage of the constant voltage source 32 is a voltage according to the input voltage threshold. Specifically, the voltage of the constant voltage source 32 is ((input voltage threshold)/(R 1 +R 2 )×R 2 ). A voltage V 1 is input to the inverting input terminal (− terminal) of the comparator 31 .

コンパレータ31は、電圧Vが定電圧源32の電圧以上の場合には、ローレベルの信号を出力する。つまり、コンパレータ31は、バッテリ2の電圧VINが入力電圧閾値以上の場合には、ローレベルの信号を出力する。 The comparator 31 outputs a low level signal when the voltage V1 is equal to or higher than the voltage of the constant voltage source 32 . That is, the comparator 31 outputs a low level signal when the voltage VIN of the battery 2 is equal to or higher than the input voltage threshold.

一方、コンパレータ31は、電圧Vが定電圧源32の電圧未満の場合には、ハイレベルの信号を出力する。つまり、コンパレータ31は、バッテリ2の電圧VINが入力電圧閾値未満の場合には、ハイレベルの信号を出力する。 On the other hand, when the voltage V1 is less than the voltage of the constant voltage source 32, the comparator 31 outputs a high level signal. That is, the comparator 31 outputs a high level signal when the voltage VIN of the battery 2 is less than the input voltage threshold.

モード切替タイミング調整部12は、D型フリップフロップ41と、ワンショット回路42と、を含む。 The mode switching timing adjustment section 12 includes a D-type flip-flop 41 and a one-shot circuit 42 .

D型フリップフロップ41のD端子(信号入力端子)には、コンパレータ31の出力信号が入力される。 An output signal of the comparator 31 is input to a D terminal (signal input terminal) of the D flip-flop 41 .

ワンショット回路42は、スイッチング周期を表す周期パルス信号SOSC(後述)がローレベルからハイレベルに変化するタイミングで、ワンショットパルスをD型フリップフロップ41のT端子(トリガ入力端子)に出力する。 The one-shot circuit 42 outputs a one-shot pulse to the T terminal (trigger input terminal) of the D-type flip-flop 41 at the timing when a periodic pulse signal S OSC (described later) representing the switching period changes from low level to high level. .

D型フリップフロップ41は、ワンショット回路42から入力されるワンショットパルスがローレベルからハイレベルに変化するタイミングで、コンパレータ31の出力信号を取り込む。D型フリップフロップ41は、反転出力端子(Qバー端子)から、モードを表すモード信号SMODEを出力する。 The D-type flip-flop 41 takes in the output signal of the comparator 31 at the timing when the one-shot pulse input from the one-shot circuit 42 changes from low level to high level. The D-type flip-flop 41 outputs a mode signal S MODE representing a mode from an inverted output terminal (Q-bar terminal).

モード信号SMODEは、ハイレベルの場合には第1モード(充電モード)を表し、ローレベルの場合には第2モード(放電モード)を表す。 The mode signal S MODE indicates the first mode (charging mode) when it is at high level, and indicates the second mode (discharging mode) when it is at low level.

再び図1を参照すると、スイッチング周波数設定部13は、モード信号SMODEに基づいて、スイッチング周波数を表す周期パルス信号SOSCを出力する。 Referring to FIG. 1 again, the switching frequency setting unit 13 outputs a periodic pulse signal S OSC representing the switching frequency based on the mode signal S MODE .

図3は、実施の形態のバックアップ電源装置のスイッチング周波数設定部の回路構成を示す図である。 FIG. 3 is a diagram showing a circuit configuration of a switching frequency setting section of the backup power supply device according to the embodiment.

スイッチング周波数設定部13は、NOTゲート回路(反転回路)51及び61と、定電流源52、53、56及び57と、トランスファーゲート回路54、55、58、64及び65と、コンデンサ59と、コンパレータ60と、定電圧源62及び63と、を含む。 The switching frequency setting unit 13 includes NOT gate circuits (inverting circuits) 51 and 61, constant current sources 52, 53, 56 and 57, transfer gate circuits 54, 55, 58, 64 and 65, a capacitor 59, and a comparator. 60 and constant voltage sources 62 and 63 .

スイッチング周波数設定部13が、本開示の「鋸歯状波生成回路」の一例に相当する。 The switching frequency setting unit 13 corresponds to an example of the "sawtooth wave generating circuit" of the present disclosure.

NOTゲート回路51は、モード信号SMODEを反転して、トランスファーゲート回路54及び58に出力する。従って、トランスファーゲート回路54及び58は、モード信号SMODEがハイレベル(第1モード)の場合にオフ状態になり、モード信号SMODEがローレベル(第2モード)の場合にオン状態になる。 The NOT gate circuit 51 inverts the mode signal S MODE and outputs it to the transfer gate circuits 54 and 58 . Therefore, the transfer gate circuits 54 and 58 are turned off when the mode signal S MODE is at high level (first mode), and turned on when the mode signal S MODE is at low level (second mode).

コンデンサ59の低電位側端は、基準電位に電気的に接続されている。 The low potential end of capacitor 59 is electrically connected to a reference potential.

定電流源52は、電源電位VDDと、コンデンサ59の高電位側端と、の間に電気的に接続されている。 The constant current source 52 is electrically connected between the power supply potential VDD and the high potential end of the capacitor 59 .

定電流源53の一端は、電源電位VDDに電気的に接続されている。定電流源53の他端は、トランスファーゲート回路54を介して、コンデンサ59の高電位側端に電気的に接続されている。 One end of the constant current source 53 is electrically connected to the power supply potential VDD. The other end of constant current source 53 is electrically connected to the high potential end of capacitor 59 via transfer gate circuit 54 .

モード信号SMODEがハイレベル(第1モード)の場合には、トランスファーゲート回路54がオフ状態になる。従って、コンデンサ59は、定電流源52だけによって充電される。モード信号SMODEがローレベル(第2モード)の場合には、トランスファーゲート回路54がオン状態になる。従って、コンデンサ59は、定電流源52及び53の両方によって充電される。つまり、コンデンサ59は、モード信号SMODEの信号値に応じて充電電流が変わるので、電圧の上昇スピードが変わる。 When the mode signal S MODE is at high level (first mode), the transfer gate circuit 54 is turned off. Therefore, capacitor 59 is charged by constant current source 52 only. When the mode signal S MODE is at low level (second mode), the transfer gate circuit 54 is turned on. Capacitor 59 is therefore charged by both constant current sources 52 and 53 . That is, since the charging current of the capacitor 59 changes according to the signal value of the mode signal S MODE , the voltage rising speed changes.

コンデンサ59の高電位側端の電圧が、鋸歯状波信号SSAWである。 The voltage at the high end of capacitor 59 is sawtooth signal SSAW .

コンパレータ60の反転入力端子(-端子)は、コンデンサ59の高電位側端に電気的に接続されている。コンパレータ60の非反転入力端子(+端子)は、トランスファーゲート回路64を介して、定電圧源62に電気的に接続されているとともに、トランスファーゲート回路65を介して、定電圧源63に電気的に接続されている。 The inverting input terminal (-terminal) of the comparator 60 is electrically connected to the high potential end of the capacitor 59 . A non-inverting input terminal (+ terminal) of the comparator 60 is electrically connected to the constant voltage source 62 via the transfer gate circuit 64 and electrically connected to the constant voltage source 63 via the transfer gate circuit 65 . It is connected to the.

トランスファーゲート回路64は、コンパレータ60の出力信号がハイレベルの場合にオン状態になり、コンパレータ60の出力信号がローレベルの場合にオフ状態になる。 The transfer gate circuit 64 is turned on when the output signal of the comparator 60 is at high level, and turned off when the output signal of the comparator 60 is at low level.

NOTゲート回路61は、コンパレータ60の出力信号を反転して、トランスファーゲート回路55及び65に出力する。従って、トランスファーゲート回路55及び65は、コンパレータ60の出力信号がハイレベルの場合にオフ状態になり、コンパレータ60の出力信号がローレベルの場合にオン状態になる。 The NOT gate circuit 61 inverts the output signal of the comparator 60 and outputs it to the transfer gate circuits 55 and 65 . Therefore, the transfer gate circuits 55 and 65 are turned off when the output signal of the comparator 60 is at high level, and turned on when the output signal of the comparator 60 is at low level.

コンパレータ60は、コンデンサ59の電圧が基準電圧(定電圧源62又は63の電圧)未満の場合は、ハイレベルの信号を出力する。なお、コンパレータ60の出力信号がハイレベルの場合は、トランスファーゲート回路64がオン状態になるので、コンパレータ60の非反転入力端子には、定電圧源62の電圧が基準電圧として入力される。 The comparator 60 outputs a high level signal when the voltage of the capacitor 59 is less than the reference voltage (the voltage of the constant voltage source 62 or 63). When the output signal of the comparator 60 is at high level, the transfer gate circuit 64 is turned on, so the voltage of the constant voltage source 62 is input to the non-inverting input terminal of the comparator 60 as the reference voltage.

コンパレータ60は、コンデンサ59の電圧が基準電圧(定電圧源62又は63の電圧)以上の場合は、ローレベルの信号を出力する。なお、コンパレータ60の出力信号がローレベルの場合は、トランスファーゲート回路65がオン状態になるので、コンパレータ60の非反転入力端子には、定電圧源63の電圧が基準電圧として入力される。 The comparator 60 outputs a low level signal when the voltage of the capacitor 59 is equal to or higher than the reference voltage (the voltage of the constant voltage source 62 or 63). When the output signal of the comparator 60 is low level, the transfer gate circuit 65 is turned on, so that the voltage of the constant voltage source 63 is input to the non-inverting input terminal of the comparator 60 as the reference voltage.

つまり、コンパレータ60の基準電圧は、ローレベルからハイレベルに変化するときと、出力信号がハイレベルからローレベルに変化するときと、で異なる。 That is, the reference voltage of the comparator 60 differs when changing from low level to high level and when the output signal changes from high level to low level.

コンパレータ60の出力信号が、周期パルス信号SOSCである。 The output signal of the comparator 60 is the periodic pulse signal SOSC .

トランスファーゲート回路55の一端は、コンデンサ59の高電位側端に電気的に接続されている。 One end of the transfer gate circuit 55 is electrically connected to the high potential end of the capacitor 59 .

定電流源56は、トランスファーゲート回路55の他端と基準電位との間に電気的に接続されている。 Constant current source 56 is electrically connected between the other end of transfer gate circuit 55 and the reference potential.

トランスファーゲート回路58の一端は、トランスファーゲート回路55の他端に電気的に接続されている。 One end of the transfer gate circuit 58 is electrically connected to the other end of the transfer gate circuit 55 .

定電流源57は、トランスファーゲート回路58と基準電位との間に電気的に接続されている。 Constant current source 57 is electrically connected between transfer gate circuit 58 and the reference potential.

モード信号SMODEがハイレベル(第1モード)の場合には、コンデンサ59は、定電流源56だけによって放電される。モード信号SMODEがローレベル(第2モード)の場合には、トランスファーゲート回路58がオン状態になる。従って、コンデンサ59は、定電流源56及び57の両方によって放電される。つまり、コンデンサ59は、モード信号SMODEの信号値に応じて放電電流が変わるので、電圧の降下スピードが変わる。 When the mode signal S MODE is high level (first mode), the capacitor 59 is discharged only by the constant current source 56 . When the mode signal S MODE is at low level (second mode), the transfer gate circuit 58 is turned on. Capacitor 59 is therefore discharged by both constant current sources 56 and 57 . That is, the discharge current of the capacitor 59 changes according to the signal value of the mode signal S MODE , so the voltage drop speed changes.

以上を総合すると、コンデンサ59は、モード信号SMODEがハイレベル(第1モード)の場合は、相対的に遅いスピードで充放電される。従って、鋸歯状波信号SSAW及び周期パルス信号SOSCの周波数は、相対的に低くなる。 In summary, the capacitor 59 is charged and discharged at a relatively slow speed when the mode signal S MODE is at high level (first mode). Therefore, the frequencies of the sawtooth wave signal S SAW and the periodic pulse signal S OSC are relatively low.

一方、コンデンサ59は、モード信号SMODEがローレベル(第2モード)の場合は、相対的に速いスピードで充放電される。従って、鋸歯状波信号SSAW及び周期パルス信号SOSCの周波数は、相対的に高くなる。 On the other hand, the capacitor 59 is charged and discharged at a relatively high speed when the mode signal S MODE is at low level (second mode). Therefore, the frequencies of the sawtooth wave signal S SAW and the periodic pulse signal S OSC are relatively high.

図4は、実施の形態のバックアップ電源装置の鋸歯状波信号及び周期パルス信号の一例を示す図である。 FIG. 4 is a diagram showing an example of a sawtooth wave signal and a periodic pulse signal of the backup power supply device according to the embodiment.

鋸歯状波信号SSAWは、タイミングtから上昇を開始する。鋸歯状波信号SSAWの上昇スピードは、定電流源52及び53の電流値に依る。周期パルス信号SOSCは、タイミングtでハイレベルとなる。 The sawtooth wave signal SSAW starts rising from timing t0 . The rising speed of sawtooth wave signal S SAW depends on the current values of constant current sources 52 and 53 . The periodic pulse signal SOSC becomes high level at timing t0 .

周期パルス信号SOSCは、鋸歯状波信号SSAWが電圧V100(定電圧源62の電圧)に達したタイミングtで、ローレベルとなる。周期パルス信号SOSCがローレベルになると、基準電圧が電圧V100(定電圧源62の電圧)から電圧V101(定電圧源63の電圧)に切り替わる。鋸歯状波信号SSAWは、タイミングtから下降を開始する。鋸歯状波信号SSAWの下降スピードは、定電流源56及び57の電流値に依る。 The periodic pulse signal S OSC becomes low level at the timing t 1 when the sawtooth wave signal S SAW reaches the voltage V 100 (the voltage of the constant voltage source 62). When the periodic pulse signal S OSC becomes low level, the reference voltage switches from the voltage V 100 (the voltage of the constant voltage source 62) to the voltage V 101 (the voltage of the constant voltage source 63). The sawtooth wave signal SSAW starts falling from timing t1. The falling speed of sawtooth wave signal S SAW depends on the current values of constant current sources 56 and 57 .

周期パルス信号SOSCは、鋸歯状波信号SSAWが電圧V101に達したタイミングtで、ハイレベルとなる。周期パルス信号SOSCがハイレベルになると、基準電圧が電圧V101から電圧V100に切り替わる。鋸歯状波信号SSAWは、タイミングtから上昇を開始する。 The periodic pulse signal S OSC becomes high level at the timing t2 when the sawtooth wave signal S SAW reaches the voltage V101 . When the periodic pulse signal S OSC becomes high level, the reference voltage switches from the voltage V101 to the voltage V100 . The sawtooth wave signal SSAW starts rising from timing t2.

再び図1を参照すると、第1レベルシフト部20は、電圧V及びVをグランドレベルの電圧にレベルシフトして、スイッチング電流検出部14に出力する。 Referring to FIG. 1 again, the first level shifter 20 level-shifts the voltages V 6 and V 7 to ground level voltages and outputs the ground level voltages to the switching current detector 14 .

スイッチング電流検出部14は、電圧V及びVがレベルシフトされた後の電圧に基づいて、抵抗Rを流れる電流、即ちスイッチング素子Qのドレイン-ソース間電流がゼロに達したこと又は反転したことを検出する。 Based on the level-shifted voltages of V6 and V7 , the switching current detector 14 detects that the current flowing through the resistor R5, that is, the current between the drain and the source of the switching element Q1 has reached zero or Detect when it is reversed.

また、スイッチング電流検出部14は、電圧Vに基づいて、抵抗Rを流れる電流、即ちスイッチング素子Qのドレイン-ソース間電流がゼロに達したこと又は反転したことを検出する。 Also, the switching current detector 14 detects that the current flowing through the resistor R8, that is, the current between the drain and source of the switching element Q2 has reached zero or has been reversed, based on the voltage V4.

スイッチング電流検出部14は、第1モードでは、同期整流素子であるスイッチング素子Qのドレイン-ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号SREVをオンオフ制御部18に出力する。 In the first mode, the switching current detection unit 14 outputs the inversion detection signal S REV to the ON/OFF control unit 18 when the current flowing between the drain and source of the switching element Q2 , which is a synchronous rectification element, reaches zero or is reversed. output to

また、スイッチング電流検出部14は、第2モードでは、同期整流素子であるスイッチング素子Qのドレイン-ソース間に流れる電流がゼロに達した又は反転したときに、反転検出信号SREVをオンオフ制御部18に出力する。 In the second mode, the switching current detection unit 14 controls the inversion detection signal S REV on and off when the current flowing between the drain and source of the switching element Q1 , which is a synchronous rectification element, reaches zero or is reversed. output to the unit 18;

図5は、実施の形態のバックアップ電源装置のスイッチング電流検出部の回路構成を示す図である。 FIG. 5 is a diagram showing a circuit configuration of a switching current detector of the backup power supply device according to the embodiment.

スイッチング電流検出部14は、コンパレータ121及び122と、トランスファーゲート回路123及び124と、NOTゲート回路125と、を含む。 The switching current detector 14 includes comparators 121 and 122 , transfer gate circuits 123 and 124 , and a NOT gate circuit 125 .

コンパレータ121の反転入力端子(-端子)は、基準電位に電気的に接続されている。コンパレータ121の非反転入力端子(+端子)には、第1レベルシフト部20の出力信号が入力される。コンパレータ121は、第1レベルシフト部20の出力信号がゼロより大きい場合は、ハイレベルの信号を出力し、第1レベルシフト部20の出力信号がゼロ以下の場合はローレベルの信号を出力する。 The inverting input terminal (-terminal) of the comparator 121 is electrically connected to the reference potential. The output signal of the first level shifter 20 is input to the non-inverting input terminal (+terminal) of the comparator 121 . The comparator 121 outputs a high level signal when the output signal of the first level shifter 20 is greater than zero, and outputs a low level signal when the output signal of the first level shifter 20 is less than zero. .

コンパレータ122の反転入力端子(-端子)は、基準電位に電気的に接続されている。コンパレータ122の非反転入力端子(+端子)には、電圧Vが入力される。コンパレータ122は、電圧Vがゼロより大きい場合は、ハイレベルの信号を出力し、電圧Vがゼロ以下の場合はローレベルの信号を出力する。 The inverting input terminal (-terminal) of the comparator 122 is electrically connected to the reference potential. A voltage V4 is input to the non-inverting input terminal (+ terminal) of the comparator 122 . Comparator 122 outputs a high level signal when voltage V4 is greater than zero and a low level signal when voltage V4 is less than zero.

NOTゲート回路125は、モード信号SMODEを反転して、トランスファーゲート回路124に出力する。 The NOT gate circuit 125 inverts the mode signal S MODE and outputs it to the transfer gate circuit 124 .

トランスファーゲート回路123は、モード信号SMODEがハイレベルの場合は、コンパレータ121の出力信号を、反転検出信号SREVとして出力する。 When the mode signal S MODE is at high level, the transfer gate circuit 123 outputs the output signal of the comparator 121 as the inverted detection signal S REV .

トランスファーゲート回路124は、モード信号SMODEがローレベルの場合は、コンパレータ122の出力信号を、反転検出信号SREVとして出力する。 When the mode signal S MODE is at low level, the transfer gate circuit 124 outputs the output signal of the comparator 122 as the inverted detection signal S REV .

再び図1を参照すると、第2レベルシフト部21は、電圧V及びVをグランドレベルの電圧にレベルシフトして、電流情報検出部15に出力する。 Referring to FIG. 1 again, the second level shifter 21 level-shifts the voltages V 6 and V 7 to ground level voltages and outputs the ground level voltages to the current information detector 15 .

電流情報検出部15は、第1モードの場合は、主スイッチング素子であるスイッチング素子Qのドレイン-ソース間電流の電流情報を検出する。 In the first mode, the current information detector 15 detects the current information of the drain-source current of the switching element Q1 , which is the main switching element.

電流情報検出部15は、第2モードの場合は、主スイッチング素子であるスイッチング素子Qのドレイン-ソース間電流の電流情報を検出する。 In the second mode, the current information detector 15 detects the current information of the drain-source current of the switching element Q2 , which is the main switching element.

図6は、実施の形態のバックアップ電源装置の電流情報検出部の回路構成を示す図である。 FIG. 6 is a diagram showing a circuit configuration of a current information detection section of the backup power supply device according to the embodiment.

電流情報検出部15は、第1電圧電流変換部71と、ダイオード72、75及び79と、抵抗73と、第2電圧電流変換部74と、NOTゲート回路77と、トランスファーゲート回路76及び80と、第3電圧電流変換部78と、を含む。 The current information detector 15 includes a first voltage-current converter 71, diodes 72, 75 and 79, a resistor 73, a second voltage-current converter 74, a NOT gate circuit 77, and transfer gate circuits 76 and 80. , and a third voltage-to-current converter 78 .

第1電圧電流変換部71は、鋸歯状波信号SSAWの電圧を電流に変換して出力する。 The first voltage-current converter 71 converts the voltage of the sawtooth wave signal SSAW into a current and outputs the current.

ダイオード72のアノードは、第1電圧電流変換部71に電気的に接続されている。ダイオード72のカソードは、抵抗73の一端に電気的に接続されている。ダイオード72のカソードと抵抗73の一端との接続点が、ノードNである。抵抗73の他端は、基準電位に電気的に接続されている。 An anode of the diode 72 is electrically connected to the first voltage-current converter 71 . A cathode of the diode 72 is electrically connected to one end of the resistor 73 . A connection point between the cathode of the diode 72 and one end of the resistor 73 is a node N2 . The other end of resistor 73 is electrically connected to a reference potential.

ノードNの電圧が、電流情報信号SCINFOである。 The voltage at node N2 is the current information signal S_CINFO .

第2電圧電流変換部74は、電圧V及びVがレベルシフトされた後の電圧を電流に変換して出力する。 The second voltage - to-current converter 74 converts the level-shifted voltages of V6 and V7 into currents and outputs the currents.

ダイオード75のアノードは、第2電圧電流変換部74に電気的に接続されている。ダイオード75のカソードは、ノードNに電気的に接続されている。 The anode of the diode 75 is electrically connected to the second voltage-current converter 74 . The cathode of diode 75 is electrically connected to node N2 .

トランスファーゲート回路76は、ダイオード75のアノードと基準電位との間に電気的に接続されている。 Transfer gate circuit 76 is electrically connected between the anode of diode 75 and the reference potential.

NOTゲート回路77は、モード信号SMODEを反転して、トランスファーゲート回路76に出力する。従って、トランスファーゲート回路76は、モード信号SMODEがハイレベル(第1モード)の場合にオフ状態になり、モード信号SMODEがローレベル(第2モード)の場合にオン状態になる。 The NOT gate circuit 77 inverts the mode signal S MODE and outputs it to the transfer gate circuit 76 . Therefore, the transfer gate circuit 76 is turned off when the mode signal S MODE is at high level (first mode), and turned on when the mode signal S MODE is at low level (second mode).

トランスファーゲート回路76がオフ状態の場合、第2電圧電流変換部74の出力電流は、ダイオード75を経由して、ノードNに流れる。トランスファーゲート回路76がオン状態の場合、第2電圧電流変換部74の出力電流は、基準電位に流れる。 When the transfer gate circuit 76 is in the off state, the output current of the second voltage-current converter 74 flows through the diode 75 to the node N2 . When the transfer gate circuit 76 is in the ON state, the output current of the second voltage-current converter 74 flows to the reference potential.

第3電圧電流変換部78は、電圧Vを電流に変換して出力する。 The third voltage - current converter 78 converts the voltage V5 into a current and outputs the current.

ダイオード79のアノードは、第3電圧電流変換部78に電気的に接続されている。ダイオード79のカソードは、ノードNに電気的に接続されている。 An anode of the diode 79 is electrically connected to the third voltage-current converter 78 . The cathode of diode 79 is electrically connected to node N2 .

トランスファーゲート回路80は、ダイオード79のアノードと基準電位との間に電気的に接続されている。 Transfer gate circuit 80 is electrically connected between the anode of diode 79 and the reference potential.

トランスファーゲート回路80は、モード信号SMODEがハイレベル(第1モード)の場合にオン状態になり、モード信号SMODEがローレベル(第2モード)の場合にオフ状態になる。 The transfer gate circuit 80 is turned on when the mode signal S MODE is at high level (first mode), and turned off when the mode signal S MODE is at low level (second mode).

トランスファーゲート回路80がオン状態の場合、第3電圧電流変換部78の出力電流は、基準電位に流れる。トランスファーゲート回路80がオフ状態の場合、第3電圧電流変換部78の出力電流は、ダイオード79を経由して、ノードNに流れる。 When the transfer gate circuit 80 is in the ON state, the output current of the third voltage-current converter 78 flows to the reference potential. When the transfer gate circuit 80 is in the off state, the output current of the third voltage-to-current converter 78 flows through the diode 79 to the node N2 .

以上を整理すると、モード信号SMODEがハイレベル(第1モード)の場合、ノードNには、第1電圧電流変換部71の出力電流と、第2電圧電流変換部74の出力電流と、の和が流れる。つまり、電流情報信号SCINFOは、鋸歯状波信号SSAWに、主スイッチング素子であるスイッチング素子Qのドレイン-ソース間電流の情報が加えられた信号となる。 Summarizing the above, when the mode signal S MODE is at high level (first mode), the output current of the first voltage - to-current converter 71, the output current of the second voltage-to-current converter 74, The sum of flows. In other words, the current information signal S_CINFO becomes a signal obtained by adding the drain-to-source current information of the switching element Q1 , which is the main switching element, to the sawtooth wave signal S_SAW .

一方、モード信号SMODEがローレベル(第2モード)の場合、ノードNには、第1電圧電流変換部71の出力電流と、第3電圧電流変換部78の出力電流と、の和が流れる。つまり、電流情報信号SCINFOは、鋸歯状波信号SSAWに、主スイッチング素子であるスイッチング素子Qのドレイン-ソース間電流の情報が加えられた信号となる。 On the other hand, when the mode signal S MODE is at the low level (second mode), the sum of the output current of the first voltage-to-current converter 71 and the output current of the third voltage-to-current converter 78 is at the node N2 . flow. In other words, the current information signal S_CINFO becomes a signal obtained by adding the drain-to-source current information of the switching element Q2 , which is the main switching element, to the sawtooth wave signal S_SAW .

再び図1を参照すると、過電圧検出部16は、第1モード時は、昇降圧回路4の出力電圧(電圧VEDLC)が過電圧であることを検出した場合に、過電圧検出信号SOVPを出力する。 Referring to FIG. 1 again, in the first mode, the overvoltage detector 16 outputs the overvoltage detection signal S OVP when it detects that the output voltage (voltage V EDLC ) of the step-up/down circuit 4 is overvoltage. .

過電圧検出部16は、第2モード時は、昇降圧回路4の出力電圧(電圧VN1)が過電圧であることを検出した場合に、過電圧検出信号SOVPを出力する。 In the second mode, the overvoltage detector 16 outputs the overvoltage detection signal S OVP when it detects that the output voltage (voltage V N1 ) of the step-up/down circuit 4 is overvoltage.

図7は、実施の形態のバックアップ電源装置の過電圧検出部の回路構成を示す図である。 FIG. 7 is a diagram showing a circuit configuration of an overvoltage detector of the backup power supply device according to the embodiment.

過電圧検出部16は、コンパレータ101と、定電圧源102及び103と、トランスファーゲート回路104、105、106及び107と、NOTゲート回路108と、を含む。 The overvoltage detector 16 includes a comparator 101 , constant voltage sources 102 and 103 , transfer gate circuits 104 , 105 , 106 and 107 and a NOT gate circuit 108 .

コンパレータ101が、本開示の「過電圧保護回路」の一例に相当する。 The comparator 101 corresponds to an example of the "overvoltage protection circuit" of the present disclosure.

コンパレータ101の反転入力端子(-端子)は、トランスファーゲート回路104を介して、定電圧源102に電気的に接続されているとともに、トランスファーゲート回路105を介して、定電圧源103に電気的に接続されている。 The inverting input terminal (-terminal) of the comparator 101 is electrically connected to the constant voltage source 102 via the transfer gate circuit 104, and is electrically connected to the constant voltage source 103 via the transfer gate circuit 105. It is connected.

定電圧源102の電圧は、第1モード時での昇降圧回路4の出力電圧(電圧VEDLC)の過電圧閾値である予め定められた第1過電圧閾値に応じた電圧である。詳しくは、定電圧源102の電圧は、((第1過電圧閾値)÷(R11+R12)×R12)である。 The voltage of the constant voltage source 102 is a voltage corresponding to a predetermined first overvoltage threshold, which is the overvoltage threshold of the output voltage (voltage V EDLC ) of the step-up/down circuit 4 in the first mode. Specifically, the voltage of the constant voltage source 102 is ((first overvoltage threshold)÷(R 11 +R 12 )×R 12 ).

定電圧源103の電圧は、第2モード時での昇降圧回路4の出力電圧(電圧VN1)の過電圧閾値である予め定められた第2過電圧閾値に応じた電圧である。詳しくは、定電圧源103の電圧は、((第2過電圧閾値)÷(R+R)×R)である。 The voltage of the constant voltage source 103 is a voltage corresponding to a predetermined second overvoltage threshold that is the overvoltage threshold of the output voltage (voltage V N1 ) of the step-up/down circuit 4 in the second mode. Specifically, the voltage of the constant voltage source 103 is ((second overvoltage threshold)÷(R 3 +R 4 )×R 4 ).

第1過電圧閾値が、本開示の「第2設定電圧」の一例に相当する。第2過電圧閾値が、本開示の「第3設定電圧」の一例に相当する。 The first overvoltage threshold corresponds to an example of the "second set voltage" of the present disclosure. The second overvoltage threshold corresponds to an example of the "third set voltage" of the present disclosure.

NOTゲート回路108は、モード信号SMODEを反転して、トランスファーゲート回路105及び107に出力する。 NOT gate circuit 108 inverts mode signal S MODE and outputs it to transfer gate circuits 105 and 107 .

トランスファーゲート回路104は、モード信号SMODEがハイレベル(第1モード)の場合に、オン状態になり、モード信号SMODEがローレベル(第2モード)の場合に、オフ状態になる。 The transfer gate circuit 104 is turned on when the mode signal S MODE is at high level (first mode), and turned off when the mode signal S MODE is at low level (second mode).

トランスファーゲート回路105は、モード信号SMODEがハイレベル(第1モード)の場合に、オフ状態になり、モード信号SMODEがローレベル(第2モード)の場合に、オン状態になる。 The transfer gate circuit 105 is turned off when the mode signal S MODE is at high level (first mode), and turned on when the mode signal S MODE is at low level (second mode).

コンパレータ101の非反転入力端子(+端子)には、トランスファーゲート回路106を介して電圧Vが入力される。また、コンパレータ101の非反転入力端子には、トランスファーゲート回路107を介して電圧Vが入力される。 A voltage V3 is input to the non-inverting input terminal (+terminal) of the comparator 101 via the transfer gate circuit 106 . Also, the voltage V2 is input to the non - inverting input terminal of the comparator 101 via the transfer gate circuit 107 .

トランスファーゲート回路106は、モード信号SMODEがハイレベル(第1モード)の場合に、オン状態になり、モード信号SMODEがローレベル(第2モード)の場合に、オフ状態になる。 The transfer gate circuit 106 is turned on when the mode signal S MODE is at high level (first mode), and turned off when the mode signal S MODE is at low level (second mode).

トランスファーゲート回路107は、モード信号SMODEがハイレベル(第1モード)の場合に、オフ状態になり、モード信号SMODEがローレベル(第2モード)の場合に、オン状態になる。 The transfer gate circuit 107 is turned off when the mode signal S MODE is at high level (first mode), and turned on when the mode signal S MODE is at low level (second mode).

以上を総合すると、コンパレータ101は、第1モード時は、電圧Vが定電圧源102の電圧以上の場合、つまり、昇降圧回路4の出力電圧である電圧VEDLCが第1過電圧閾値以上の場合に、ハイレベルの過電圧検出信号SOVPを出力する。また、コンパレータ101は、第2モード時は、電圧Vが定電圧源103の電圧以上の場合、つまり、昇降圧回路4の出力電圧である電圧VN1が第2過電圧閾値以上の場合に、ハイレベルの過電圧検出信号SOVPを出力する。 Summarizing the above, in the first mode, the comparator 101 operates when the voltage V3 is equal to or higher than the voltage of the constant voltage source 102, that is, when the voltage VEDLC , which is the output voltage of the step-up/down circuit 4, is equal to or higher than the first overvoltage threshold. In this case, it outputs a high-level overvoltage detection signal S_OVP . Further, in the second mode, when the voltage V2 is equal to or higher than the voltage of the constant voltage source 103, that is, when the voltage VN1, which is the output voltage of the step-up/down circuit 4, is equal to or higher than the second overvoltage threshold, the comparator 101 It outputs a high-level overvoltage detection signal SOVP .

再び図1を参照すると、出力電圧誤差検出部17は、第1モード時は、昇降圧回路4の出力電圧(電圧VEDLC)と目標電圧との誤差を表す誤差信号SERRを出力する。 Referring to FIG. 1 again, in the first mode, the output voltage error detector 17 outputs an error signal S ERR representing the error between the output voltage (voltage V EDLC ) of the step-up/down circuit 4 and the target voltage.

出力電圧誤差検出部17は、第2モード時は、昇降圧回路4の出力電圧(電圧VN1)と目標電圧との誤差を表す誤差信号SERRを出力する。 In the second mode, the output voltage error detector 17 outputs an error signal S ERR representing the error between the output voltage (voltage V N1 ) of the step-up/down circuit 4 and the target voltage.

図8は、実施の形態のバックアップ電源装置の出力電圧誤差検出部の回路構成を示す図である。 FIG. 8 is a diagram showing the circuit configuration of the output voltage error detection section of the backup power supply device according to the embodiment.

出力電圧誤差検出部17は、エラーアンプ(オペアンプ)81及び85と、定電圧源82及び86と、抵抗83及び87と、コンデンサ84及び88と、トランスファーゲート回路89及び90と、NOTゲート回路91と、を含む。 The output voltage error detection unit 17 includes error amplifiers (operational amplifiers) 81 and 85, constant voltage sources 82 and 86, resistors 83 and 87, capacitors 84 and 88, transfer gate circuits 89 and 90, and a NOT gate circuit 91. and including.

エラーアンプ81の非反転入力端子(+端子)には、定電圧源82の電圧が入力される。定電圧源82の電圧は、第2モード時の昇降圧回路4の出力電圧(電圧VN1)の目標電圧に応じた電圧である。詳しくは、定電圧源82の電圧は、((電圧VN1の目標電圧)÷(R+R)×R)である。 A voltage from a constant voltage source 82 is input to the non-inverting input terminal (+terminal) of the error amplifier 81 . The voltage of the constant voltage source 82 is a voltage corresponding to the target voltage of the output voltage (voltage V N1 ) of the step-up/down circuit 4 in the second mode. Specifically, the voltage of the constant voltage source 82 is ((target voltage of voltage VN1)÷(R 3 +R 4 )×R 4 ).

エラーアンプ81の反転入力端子(-端子)には、電圧Vが入力される。エラーアンプ81の反転入力端子と出力端子との間には、抵抗83及びコンデンサ84によって、負帰還が掛けられている。エラーアンプ81は、定電圧源82の電圧と電圧Vとの差電圧に応じた電圧を出力する。 A voltage V2 is input to the inverting input terminal (− terminal) of the error amplifier 81 . A resistor 83 and a capacitor 84 provide negative feedback between the inverting input terminal and the output terminal of the error amplifier 81 . The error amplifier 81 outputs a voltage corresponding to the difference voltage between the voltage of the constant voltage source 82 and the voltage V2.

エラーアンプ85の非反転入力端子(+端子)には、定電圧源86の電圧が入力される。定電圧源86の電圧は、第1モード時の昇降圧回路4の出力電圧(電圧VEDLC)の目標電圧に応じた電圧である。詳しくは、定電圧源86の電圧は、((電圧VEDLCの目標電圧)÷(R11+R12)×R12)である。 A voltage from a constant voltage source 86 is input to the non-inverting input terminal (+terminal) of the error amplifier 85 . The voltage of the constant voltage source 86 is a voltage corresponding to the target voltage of the output voltage (voltage V EDLC ) of the step-up/down circuit 4 in the first mode. Specifically, the voltage of the constant voltage source 86 is ((target voltage of voltage V EDLC )÷(R 11 +R 12 )×R 12 ).

エラーアンプ85の反転入力端子(-端子)には、電圧Vが入力される。エラーアンプ85の反転入力端子と出力端子との間には、抵抗87及びコンデンサ88によって、負帰還が掛けられている。エラーアンプ85は、定電圧源86の電圧と電圧Vとの差電圧に応じた電圧を出力する。 A voltage V3 is input to the inverting input terminal (− terminal) of the error amplifier 85 . A resistor 87 and a capacitor 88 provide negative feedback between the inverting input terminal and the output terminal of the error amplifier 85 . The error amplifier 85 outputs a voltage corresponding to the difference voltage between the voltage of the constant voltage source 86 and the voltage V3 .

NOTゲート回路91は、モード信号SMODEを反転して、トランスファーゲート回路89に出力する。従って、トランスファーゲート回路89は、モード信号SMODEがハイレベル(第1モード)の場合にオフ状態になり、モード信号SMODEがローレベル(第2モード)の場合にオン状態になる。 The NOT gate circuit 91 inverts the mode signal S MODE and outputs it to the transfer gate circuit 89 . Therefore, the transfer gate circuit 89 is turned off when the mode signal S MODE is at high level (first mode), and turned on when the mode signal S MODE is at low level (second mode).

トランスファーゲート回路90は、モード信号SMODEがハイレベル(第1モード)の場合にオン状態になり、モード信号SMODEがローレベル(第2モード)の場合にオフ状態になる。 The transfer gate circuit 90 is turned on when the mode signal S MODE is at high level (first mode), and turned off when the mode signal S MODE is at low level (second mode).

以上を総合すると、出力電圧誤差検出部17は、モード信号SMODEがハイレベル(第1モード)の場合に、電圧Vと定電圧源86の電圧との差電圧に応じた電圧を、誤差信号SERRとして出力する。つまり、出力電圧誤差検出部17は、昇降圧回路4の出力電圧である電圧VEDLCと目標電圧(例えば、3V)との差電圧に応じた誤差信号SERRを出力する。 In summary, when the mode signal S MODE is at high level (first mode) , the output voltage error detector 17 detects the voltage corresponding to the difference voltage between the voltage V3 and the voltage of the constant voltage source 86 as an error. Output as signal S_ERR . In other words, the output voltage error detection unit 17 outputs the error signal S ERR corresponding to the difference voltage between the voltage V EDLC which is the output voltage of the step-up/down circuit 4 and the target voltage (for example, 3 V).

一方、出力電圧誤差検出部17は、モード信号SMODEがローレベル(第2モード)の場合に、電圧Vと定電圧源82の電圧との差電圧に応じた電圧を、誤差信号SERRとして出力する。つまり、出力電圧誤差検出部17は、昇降圧回路4の出力電圧である電圧VN1と目標電圧(例えば、12V)との差電圧に応じた誤差信号SERRを出力する。 On the other hand, when the mode signal S MODE is at the low level ( second mode), the output voltage error detector 17 outputs a voltage corresponding to the difference voltage between the voltage V2 and the voltage of the constant voltage source 82 as the error signal S ERR . output as That is, the output voltage error detection unit 17 outputs the error signal S ERR corresponding to the difference voltage between the voltage VN1, which is the output voltage of the step-up/down circuit 4, and the target voltage (for example, 12V).

再び図1を参照すると、オンオフ制御部18は、周期パルス信号SOSC、反転検出信号SREV、電流情報信号SCINFO、過電圧検出信号SOVP及び誤差信号SERRに基づいて、主スイッチング素子を制御するための主スイッチング制御信号SSW1、及び、同期整流素子を制御するための同期整流スイッチング制御信号SSW2を、ドライブ選択部19に出力する。 Referring to FIG. 1 again, the on/off control unit 18 controls the main switching elements based on the periodic pulse signal S OSC , the inverted detection signal S REV , the current information signal S CINFO , the overvoltage detection signal S OVP and the error signal S ERR . A main switching control signal S SW1 for controlling the synchronous rectification and a synchronous rectification switching control signal S SW2 for controlling the synchronous rectification element are output to the drive selection unit 19 .

オンオフ制御部18は、第1モード時には、スイッチング素子Qをスイッチング制御させるとともに、スイッチング素子Qがオフの期間の一部に、スイッチング素子Qをオンさせる。つまり、オンオフ制御部18は、スイッチング素子Qを主スイッチング素子として動作させるとともに、スイッチング素子Qを同期整流素子として動作させ、同期整流制御を行う。 In the first mode, the on/off control unit 18 controls the switching of the switching element Q1 and turns on the switching element Q2 during part of the period when the switching element Q1 is off. That is, the on/off control unit 18 operates the switching element Q1 as a main switching element and operates the switching element Q2 as a synchronous rectification element to perform synchronous rectification control.

オンオフ制御部18は、第2モード時には、スイッチング素子Qをスイッチング制御させるとともに、スイッチング素子Qがオフの期間の一部に、スイッチング素子Qをオンさせる。つまり、オンオフ制御部18は、スイッチング素子Qを主スイッチング素子として動作させるとともに、スイッチング素子Qを同期整流素子として動作させ、同期整流制御を行う。 In the second mode, the on/off control unit 18 controls the switching of the switching element Q2 and turns on the switching element Q1 during a part of the period when the switching element Q2 is off. That is, the on/off control unit 18 operates the switching element Q2 as a main switching element and operates the switching element Q1 as a synchronous rectification element to perform synchronous rectification control.

オンオフ制御部18は、主スイッチング制御信号SSW1、及び、同期整流スイッチング制御信号SSW2の周波数を、周期パルス信号SOSCの周波数に合わせる。周期パルス信号SOSCの周波数は、第2モード時の方が、第1モード時よりも高い。つまり、主スイッチング制御信号SSW1、及び、同期整流スイッチング制御信号SSW2の周波数は、第2モード時の方が、第1モード時よりも高い。 The on/off control unit 18 matches the frequencies of the main switching control signal S SW1 and the synchronous rectification switching control signal S SW2 to the frequency of the periodic pulse signal S OSC . The frequency of the periodic pulse signal S OSC is higher in the second mode than in the first mode. That is, the frequencies of the main switching control signal S SW1 and the synchronous rectification switching control signal S SW2 are higher in the second mode than in the first mode.

オンオフ制御部18は、昇降圧回路4の出力電圧が目標電圧に近づくように、主スイッチング素子及び同期整流素子を制御する。誤差信号SERRは、第1モード時は、昇降圧回路4の出力電圧である電圧VEDLCと目標電圧との差電圧に応じた信号である。誤差信号SERRは、第2モード時は、昇降圧回路4の出力電圧である電圧VN1と目標電圧との差電圧に応じた信号である。 The on/off control unit 18 controls the main switching element and the synchronous rectification element so that the output voltage of the step-up/down circuit 4 approaches the target voltage. In the first mode, the error signal SERR is a signal corresponding to the difference voltage between the voltage VEDLC , which is the output voltage of the step-up/down circuit 4, and the target voltage. The error signal SERR is a signal corresponding to the difference voltage between the voltage VN1 , which is the output voltage of the step-up/down circuit 4, and the target voltage in the second mode.

オンオフ制御部18は、反転検出信号SREVがハイレベルになったタイミングで、同期整流素子をオフに制御する。つまり、オンオフ制御部18は、第1モードでは、反転検出信号SREVがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Qをオフに制御する。また、オンオフ制御部18は、第2モードでは、反転検出信号SREVがハイレベルになったタイミングで、同期整流素子であるスイッチング素子Qをオフに制御する。 The on/off control unit 18 turns off the synchronous rectification element at the timing when the inverted detection signal S REV becomes high level. That is, in the first mode, the on/off control section 18 turns off the switching element Q2 , which is a synchronous rectification element, at the timing when the inversion detection signal S_REV becomes high level. In the second mode, the on/off control section 18 turns off the switching element Q1 , which is a synchronous rectification element, at the timing when the inversion detection signal S_REV becomes high level.

オンオフ制御部18は、過電圧検出信号SOVPがハイレベルになった場合、主スイッチング素子及び同期整流素子を動作停止させる。 The on/off control unit 18 stops the operation of the main switching element and the synchronous rectification element when the overvoltage detection signal SOVP becomes high level.

オンオフ制御部18は、鋸歯状波信号SSAWに主スイッチング素子のドレイン-ソース間電流を加えた電流情報信号SCINFOに基づいて、主スイッチング素子及び同期整流素子を電流モード制御する。 The on/off control unit 18 performs current mode control of the main switching element and the synchronous rectification element based on the current information signal S_CINFO obtained by adding the drain-source current of the main switching element to the sawtooth wave signal S_SAW .

図9は、実施の形態のバックアップ電源装置の鋸歯状波信号、電流情報信号、誤差信号及び主スイッチング制御信号の一例を示す図である。 FIG. 9 is a diagram showing an example of a sawtooth wave signal, a current information signal, an error signal, and a main switching control signal of the backup power supply device according to the embodiment.

図9(a)は、鋸歯状波信号SSAWに主スイッチング素子のドレイン-ソース間電流を加えない場合、つまり、電圧モード制御の場合の主スイッチング制御信号SSW1を示す図である。 FIG. 9(a) is a diagram showing the main switching control signal S_SW1 when the drain-source current of the main switching element is not added to the sawtooth wave signal S_SAW , that is, in the case of voltage mode control.

オンオフ制御部18は、鋸歯状波信号SSAWが上昇開始するタイミングt10において、主スイッチング制御信号SSW1をハイレベルにする。 The on /off control unit 18 sets the main switching control signal S SW1 to a high level at timing t10 when the sawtooth wave signal S SAW starts rising.

オンオフ制御部18は、鋸歯状波信号SSAWが誤差信号SERRに達したタイミングt11において、主スイッチング制御信号SSW1をローレベルにする。 The on /off control unit 18 changes the main switching control signal SSW1 to a low level at timing t11 when the sawtooth wave signal SSAW reaches the error signal SERR .

図9(b)は、鋸歯状波信号SSAWに主スイッチング素子のドレイン-ソース間電流を加える場合、つまり、電流モード制御の場合の主スイッチング制御信号SSW1を示す図である。 FIG. 9(b) is a diagram showing the main switching control signal S_SW1 when the drain-source current of the main switching element is added to the sawtooth wave signal S_SAW , that is, in the case of current mode control.

信号111は、主スイッチング素子のドレイン-ソース間電流を示す。電流情報信号SCINFOは、鋸歯状波信号SSAWに信号111を加えた信号である。 Signal 111 is indicative of the drain-to-source current of the main switching element. The current information signal S_CINFO is a signal obtained by adding the signal 111 to the sawtooth wave signal S_SAW .

オンオフ制御部18は、電流情報信号SCINFOが上昇開始するタイミングt20において、主スイッチング制御信号SSW1をハイレベルにする。 The on/off control unit 18 sets the main switching control signal S_SW1 to a high level at timing t20 when the current information signal S_CINFO starts to rise.

オンオフ制御部18は、電流情報信号SCINFOが誤差信号SERRに達したタイミングt21において、主スイッチング制御信号SSW1をローレベルにする。主スイッチング制御信号SSW1がローレベルになると、主スイッチング素子がオフ状態になるので、信号111がローレベルになる。 The on/off control unit 18 changes the main switching control signal S- SW1 to a low level at timing t21 when the current information signal S -CINFO reaches the error signal S- ERR . When the main switching control signal SSW1 becomes low level, the main switching element is turned off, so that the signal 111 becomes low level.

再び図1を参照すると、ドライブ選択部19は、モード信号SMODEがハイレベル(第1モード)の場合は、主スイッチング制御信号SSW1をゲート駆動回路Bに出力し、同期整流スイッチング制御信号SSW2をゲート駆動回路Bに出力する。 Referring to FIG. 1 again, when the mode signal S MODE is at a high level (first mode), the drive selector 19 outputs the main switching control signal S SW1 to the gate drive circuit B1 , and outputs the synchronous rectification switching control signal S SW1 to the gate drive circuit B1. S SW2 is output to the gate drive circuit B2.

ドライブ選択部19は、モード信号SMODEがローレベル(第2モード)の場合は、主スイッチング制御信号SSW1をゲート駆動回路Bに出力し、同期整流スイッチング制御信号SSW2をゲート駆動回路Bに出力する。 When the mode signal S MODE is at low level ( second mode), the drive selector 19 outputs the main switching control signal S SW1 to the gate drive circuit B2, and outputs the synchronous rectification switching control signal S SW2 to the gate drive circuit B2. Output to 1 .

図10は、実施の形態のバックアップ電源装置のドライブ選択部の回路構成を示す図である。 FIG. 10 is a diagram showing the circuit configuration of the drive selection unit of the backup power supply device according to the embodiment.

ドライブ選択部19は、ANDゲート回路(論理積回路)131、132、134及び135と、ORゲート回路(論理和回路)133及び136と、NOTゲート回路137と、を含む。 The drive selection unit 19 includes AND gate circuits (logical product circuits) 131 , 132 , 134 and 135 , OR gate circuits (logical sum circuits) 133 and 136 , and a NOT gate circuit 137 .

NOTゲート回路137は、モード信号SMODEを反転して、ANDゲート回路132の一方の入力端子及びANDゲート回路134の一方の入力端子に出力する。 The NOT gate circuit 137 inverts the mode signal S MODE and outputs it to one input terminal of the AND gate circuit 132 and one input terminal of the AND gate circuit 134 .

ANDゲート回路131の一方の入力端子には、モード信号SMODEが入力され、他方の入力端子には、主スイッチング制御信号SSW1が入力される。 One input terminal of the AND gate circuit 131 receives the mode signal S MODE , and the other input terminal receives the main switching control signal S SW1 .

ANDゲート回路132の他方の入力端子には、同期整流スイッチング制御信号SSW2が入力される。 The other input terminal of the AND gate circuit 132 receives the synchronous rectification switching control signal SSW2 .

ANDゲート回路134の他方の入力端子には、主スイッチング制御信号SSW1が入力される。 The main switching control signal S SW1 is input to the other input terminal of the AND gate circuit 134 .

ANDゲート回路135の一方の入力端子には、モード信号SMODEが入力され、他方の入力端子には、同期整流スイッチング制御信号SSW2が入力される。 One input terminal of the AND gate circuit 135 receives the mode signal S MODE , and the other input terminal receives the synchronous rectification switching control signal S SW2 .

ORゲート回路133の一方の入力端子には、ANDゲート回路131の出力信号が入力され、他方の入力端子には、ANDゲート回路132の出力信号が入力される。 The output signal of the AND gate circuit 131 is input to one input terminal of the OR gate circuit 133, and the output signal of the AND gate circuit 132 is input to the other input terminal.

ORゲート回路133は、モード信号SMODEがハイレベル(第1モード)の場合は、主スイッチング制御信号SSW1を、ゲート駆動回路Bに出力する。 The OR gate circuit 133 outputs the main switching control signal S SW1 to the gate drive circuit B1 when the mode signal S MODE is at high level (first mode).

ORゲート回路133は、モード信号SMODEがローレベル(第2モード)の場合は、同期整流スイッチング制御信号SSW2を、ゲート駆動回路Bに出力する。 The OR gate circuit 133 outputs the synchronous rectification switching control signal S_SW2 to the gate drive circuit B1 when the mode signal S_MODE is at low level (second mode).

ORゲート回路136の一方の入力端子には、ANDゲート回路134の出力信号が入力され、他方の入力端子には、ANDゲート回路135の出力信号が入力される。 The output signal of the AND gate circuit 134 is input to one input terminal of the OR gate circuit 136, and the output signal of the AND gate circuit 135 is input to the other input terminal.

ORゲート回路136は、モード信号SMODEがハイレベル(第1モード)の場合は、同期整流スイッチング制御信号SSW2を、ゲート駆動回路Bに出力する。 The OR gate circuit 136 outputs the synchronous rectification switching control signal S SW2 to the gate drive circuit B2 when the mode signal S MODE is at high level ( first mode).

ORゲート回路136は、モード信号SMODEがローレベル(第2モード)の場合は、主スイッチング制御信号SSW1を、ゲート駆動回路Bに出力する。 The OR gate circuit 136 outputs the main switching control signal S SW1 to the gate drive circuit B2 when the mode signal S MODE is at low level ( second mode).

再び図1を参照すると、ゲート駆動回路Bは、モード信号SMODEがハイレベル(第1モード)の場合は、主スイッチング制御信号SSW1を増幅したスイッチング制御信号Sを、スイッチング素子Qのゲートに出力する。 Referring to FIG. 1 again, when the mode signal S MODE is at a high level (first mode), the gate drive circuit B 1 outputs the switching control signal S 1 obtained by amplifying the main switching control signal S SW 1 to the switching element Q 1 . output to the gate of

ゲート駆動回路Bは、モード信号SMODEがローレベル(第2モード)の場合は、同期整流スイッチング制御信号SSW2を増幅したスイッチング制御信号Sを、スイッチング素子Qのゲートに出力する。 When the mode signal S MODE is at low level ( second mode), the gate drive circuit B1 outputs the switching control signal S1, which is obtained by amplifying the synchronous rectification switching control signal S SW2 , to the gate of the switching element Q1 .

ゲート駆動回路Bは、モード信号SMODEがハイレベル(第1モード)の場合は、同期整流スイッチング制御信号SSW2を増幅したスイッチング制御信号Sを、スイッチング素子Qのゲートに出力する。 When the mode signal S MODE is at high level ( first mode), the gate drive circuit B2 outputs the switching control signal S2, which is obtained by amplifying the synchronous rectification switching control signal S SW2 , to the gate of the switching element Q2 .

ゲート駆動回路Bは、モード信号SMODEがローレベル(第2モード)の場合は、主スイッチング制御信号SSW1を増幅したスイッチング制御信号Sを、スイッチング素子Qのゲートに出力する。 When the mode signal S MODE is at low level ( second mode), the gate drive circuit B2 outputs the switching control signal S2, which is obtained by amplifying the main switching control signal SSW1 , to the gate of the switching element Q2 .

(効果)
[1]特許文献1記載のバックアップ電源装置は、放電時には、第2スイッチング素子だけをスイッチング制御し、第1スイッチング素子を制御しない(動作させない)。つまり、特許文献1記載のバックアップ電源装置は、非同期整流動作を行う。
(effect)
[1] The backup power supply device described in Patent Document 1 performs switching control of only the second switching element during discharging, and does not control (do not operate) the first switching element. In other words, the backup power supply device described in Patent Document 1 performs an asynchronous rectification operation.

一方、実施の形態のバックアップ電源装置1は、放電時(第2モード時)には、スイッチング素子Qをスイッチング制御させるとともに、スイッチング素子Qがオフの期間の一部に、スイッチング素子Qをオンさせる。つまり、実施の形態のバックアップ電源装置1は、スイッチング素子Qを同期整流素子として動作させ、同期整流動作を行う。 On the other hand, the backup power supply device 1 of the embodiment controls the switching of the switching element Q2 during discharging (during the second mode), and controls the switching element Q1 during a part of the period when the switching element Q2 is off. turn on. In other words, the backup power supply device 1 of the embodiment operates the switching element Q1 as a synchronous rectification element to perform a synchronous rectification operation.

これにより、実施の形態のバックアップ電源装置1は、特許文献1記載のバックアップ電源装置と比較して、出力整流素子を不要とすることができ、部品点数を抑制できる。 As a result, the backup power supply device 1 of the embodiment can eliminate the need for an output rectifying element and reduce the number of parts, as compared with the backup power supply device described in Patent Document 1.

特許文献1記載のバックアップ電源装置は、充電時には、第1スイッチング素子だけをスイッチング制御し、第2スイッチング素子を制御せず(動作させず)、第2スイッチング素子をダイオードとして機能させている。つまり、特許文献1記載のバックアップ電源装置は、非同期整流動作を行う。 The backup power supply device described in Patent Document 1 performs switching control of only the first switching element during charging, does not control (does not operate) the second switching element, and causes the second switching element to function as a diode. In other words, the backup power supply device described in Patent Document 1 performs an asynchronous rectification operation.

一方、実施の形態のバックアップ電源装置1は、充電時(第1モード時)には、スイッチング素子Qをスイッチング制御させるとともに、スイッチング素子Qがオフの期間の一部に、スイッチング素子Qをオンさせる。つまり、実施の形態のバックアップ電源装置1は、スイッチング素子Qを同期整流素子として動作させ、同期整流動作を行う。 On the other hand, the backup power supply device 1 of the embodiment controls the switching of the switching element Q1 during charging (during the first mode), and controls the switching element Q2 during a part of the period when the switching element Q1 is off. turn on. That is, the backup power supply device 1 of the embodiment operates the switching element Q2 as a synchronous rectification element to perform synchronous rectification.

これにより、実施の形態のバックアップ電源装置1は、特許文献1記載のバックアップ電源装置と比較して、損失を抑制でき、効率を向上させることができる。 As a result, the backup power supply device 1 of the embodiment can suppress losses and improve efficiency compared to the backup power supply device described in Patent Document 1.

[2]実施の形態のバックアップ電源装置1は、電流不連続動作(軽負荷)である場合に、同期整流素子をオンしたままだと、逆流電流が流れ、入力側へエネルギーを回生してしまい効率が低下する。また、実施の形態のバックアップ電源装置1は、電気二重層コンデンサ3の充電電圧が上昇すると、充電エネルギーよりも回生エネルギーが大きくなり、目標電圧まで充電できなくなる。そこで、実施の形態のバックアップ電源装置1は、コイルLがエネルギーを掃き出し、同期整流素子のドレイン-ソース間の電流がゼロとなる又は反転するタイミング、つまり、反転検出信号SREVがハイレベルになったタイミングで、同期整流素子をオフに制御する。これにより、実施の形態のバックアップ電源装置1は、逆流電流を抑制し、効率の低下を抑制できる。また、実施の形態のバックアップ電源装置1は、電気二重層コンデンサ3の充電電圧を目標電圧まで充電できる。 [2] In the backup power supply device 1 of the embodiment, if the synchronous rectification element is left on during discontinuous current operation (light load), a reverse current flows and energy is regenerated to the input side. Less efficient. Further, in the backup power supply device 1 of the embodiment, when the charging voltage of the electric double layer capacitor 3 increases, the regenerative energy becomes larger than the charging energy, and charging to the target voltage becomes impossible. Therefore, in the backup power supply device 1 of the embodiment, the timing at which the coil L 1 sweeps out the energy and the current between the drain and source of the synchronous rectification element becomes zero or is reversed, that is, the reversal detection signal S REV is at a high level. The synchronous rectification element is controlled to be turned off at the timing. As a result, the backup power supply device 1 according to the embodiment can suppress backflow current and reduce efficiency. Further, the backup power supply device 1 of the embodiment can charge the charging voltage of the electric double layer capacitor 3 up to the target voltage.

[3]実施の形態のバックアップ電源装置1は、第1モード時は、充電電流を制限しながらの充電が可能である。しかし、実施の形態のバックアップ電源装置1は、第2モード時は、電子機器が必要とする電力を昇圧しながら供給しなければならないので、回路に大きな電流が流れ得る。 [3] The backup power supply device 1 of the embodiment can charge while limiting the charging current in the first mode. However, in the second mode, the backup power supply device 1 of the embodiment must supply the electric power required by the electronic device while boosting it, so a large current may flow in the circuit.

従って、実施の形態のバックアップ電源装置1は、第2モード時にスイッチング周波数を保ったままとすると、コイルLのサイズを大きくしなければならない。一方、実施の形態のバックアップ電源装置1は、第1モード時は、ノイズ抑制の観点から、スイッチング周波数をあまり高くしないことが望ましい。 Therefore, in the backup power supply device 1 of the embodiment, if the switching frequency is maintained during the second mode, the size of the coil L1 must be increased. On the other hand, in the first mode, the backup power supply device 1 of the embodiment preferably does not set the switching frequency too high from the viewpoint of noise suppression.

そこで、スイッチング周波数設定部13は、第2モード時のスイッチング周波数を、第1モード時のスイッチング周波数よりも高い周波数にする。これにより、実施の形態のバックアップ電源装置1は、コイルLのサイズを抑制できるとともに、ノイズを抑制できる。 Therefore, the switching frequency setting unit 13 sets the switching frequency in the second mode to a higher frequency than the switching frequency in the first mode. As a result, the backup power supply device 1 of the embodiment can suppress the size of the coil L1 and noise.

[4]実施の形態のバックアップ電源装置1は、第1モード時は、昇降圧回路4の出力電圧である電気二重層コンデンサ3の電圧VEDLCと目標電圧との差電圧に基づいて(具体的には、電圧Vに基づいて)制御を行う。実施の形態のバックアップ電源装置1は、第2モード時は、昇降圧回路4の出力電圧である電圧VN1と目標電圧との差電圧に基づいて(具体的には、電圧Vに基づいて)制御を行う。 [4] In the first mode, the backup power supply device 1 of the embodiment is based on the difference voltage between the voltage VEDLC of the electric double layer capacitor 3, which is the output voltage of the step-up/down circuit 4, and the target voltage (specifically ( based on voltage V3). In the second mode, the backup power supply device 1 of the embodiment operates based on the difference voltage between the voltage VN1 , which is the output voltage of the step-up/down circuit 4, and the target voltage ( specifically, based on the voltage V2). ) control.

しかし、モード切り替え時に、1個のエラーアンプの入力側を上記2つの電圧で切り替えることとすると、問題が発生し得る。つまり、モード切り替え時に、エラーアンプの入力電圧を全く別の電圧レベルに切り替えることになるので、モード切り替え前のエラーアンプの出力電圧と、モード切り替え後のエラーアンプの出力電圧と、は全く異なる電圧となる。従って、エラーアンプの出力電圧の応答遅れや不安定動作が発生し得る。 However, if the input side of one error amplifier is switched between the above two voltages at the time of mode switching, a problem may occur. In other words, when the mode is switched, the input voltage of the error amplifier is switched to a completely different voltage level, so the output voltage of the error amplifier before mode switching and the output voltage of the error amplifier after mode switching are completely different voltages. becomes. Therefore, a delay in the response of the output voltage of the error amplifier and unstable operation may occur.

そこで、出力電圧誤差検出部17(図8参照)は、2個のエラーアンプ81及び85を備え、モード切り替え時に、エラーアンプ81及び85の出力側を切り替える。これにより、エラーアンプ81及び85は、常に(制御に使用していない時も)夫々の入力電圧に対応した出力電圧を出力し続けており、モード切り替え時の応答遅れや不安定動作を抑制できる。 Therefore, the output voltage error detection section 17 (see FIG. 8) includes two error amplifiers 81 and 85, and switches the output side of the error amplifiers 81 and 85 at the time of mode switching. As a result, the error amplifiers 81 and 85 always keep outputting output voltages corresponding to their respective input voltages (even when they are not used for control), and response delays and unstable operations during mode switching can be suppressed. .

[5]コンパレータは、エラーアンプと異なり、入力電圧を別の電圧レベルに切り替えることが可能である。そこで、過電圧検出部16(図7参照)は、1個のコンパレータ101を備え、モードに応じて、コンパレータ101の入力電圧を切り替える。即ち、第1モード時は、電気二重層コンデンサ3の電圧VEDLCを抵抗分圧した電圧Vがコンパレータ101に入力される。第2モード時は、出力電圧である電圧VN1を抵抗分圧した電圧を、コンパレータ101の入力側で切り替える。 [5] The comparator can switch the input voltage to another voltage level, unlike the error amplifier. Therefore, the overvoltage detection unit 16 (see FIG. 7) includes one comparator 101, and switches the input voltage of the comparator 101 according to the mode. That is, in the first mode, a voltage V3 obtained by dividing the voltage V_EDLC of the electric double layer capacitor 3 by resistance is input to the comparator 101 . In the second mode, the input side of the comparator 101 switches the voltage obtained by dividing the voltage VN1, which is the output voltage , by resistors.

これにより、実施の形態のバックアップ電源装置1は、1個のコンパレータ101によって、第1モード及び第2モードの両方のモードで過電圧検出が可能であり、回路を抑制できる。 As a result, the backup power supply device 1 of the embodiment can detect overvoltage in both the first mode and the second mode with one comparator 101, and can suppress the circuit.

[6]一般に、電流モード制御の方が、電圧モード制御よりも位相補償が容易であり、応答を上げた(周波数ゲインを上げた)設定が可能である。そこで、オンオフ制御部18は、電流情報信号SCINFOを加味した電流モード制御を採用している。但し、第1モード時と第2モード時とでは、電流検出点が異なっている。 [6] In general, current mode control is easier to perform phase compensation than voltage mode control, and can be set to increase response (increase frequency gain). Therefore, the on/off control section 18 employs current mode control in which the current information signal S-- CINFO is taken into account. However, the current detection point differs between the first mode and the second mode.

そこで、電流情報検出部15(図6参照)は、鋸歯状波信号SSAWに加える電流情報を、モードにより切り替える。つまり、電流情報検出部15は、第1モード時は、主スイッチング素子であるスイッチング素子Qのドレイン-ソース間に流れる電流の電流情報を検出する。また、電流情報検出部15は、第2モード時は、主スイッチング素子であるスイッチング素子Qのドレイン-ソース間に流れる電流の電流情報を検出する。 Therefore, the current information detector 15 (see FIG. 6) switches the current information to be added to the sawtooth wave signal SSAW depending on the mode. In other words, in the first mode, the current information detection section 15 detects the current information of the current flowing between the drain and source of the switching element Q1 , which is the main switching element. In the second mode, the current information detection unit 15 detects current information about the current flowing between the drain and source of the switching element Q2 , which is the main switching element.

これにより、実施の形態のバックアップ電源装置1は、第1モード及び第2モードのどちらのモードでも、電流モード制御を実現できる。 As a result, the backup power supply device 1 of the embodiment can realize current mode control in both the first mode and the second mode.

[7]第1モードと第2モードとは全く異なる制御である。従って、スイッチング周期の途中でモード切替を行うこととすると、1つのスイッチング周期のこととは言え、アブノーマル動作となる。 [7] The control is completely different from the first mode and the second mode. Therefore, if mode switching is performed in the middle of a switching cycle, it will be an abnormal operation, even though it is one switching cycle.

そこで、モード切替タイミング調整部12(図2参照)は、スイッチング周期の途中でモード変更条件、つまり電圧VINと入力電圧閾値との大小関係が変化しても、次のスイッチング周期の開始、つまり周期パルス信号SOSCの立ち上がりまで待って、モード信号SMODEを切り替える。これにより、実施の形態のバックアップ電源装置1は、上記アブノーマル動作を抑制できる。 Therefore, even if the mode change condition, that is, the magnitude relationship between the voltage VIN and the input voltage threshold changes in the middle of the switching cycle, the mode switching timing adjustment unit 12 (see FIG. 2) is configured to start the next switching cycle, that is, After waiting until the periodic pulse signal S OSC rises, the mode signal S MODE is switched. Thereby, the backup power supply device 1 of the embodiment can suppress the abnormal operation.

<付記>
実施の形態では、制御部10をハードウェア回路で構成したが、本開示はこれに限定されない。制御部10は、処理装置(CPU(Central Processing Unit)、DSP(Digital Signal Processor)等)とプログラムとで構成しても良い。
<Appendix>
Although the control unit 10 is configured by a hardware circuit in the embodiment, the present disclosure is not limited to this. The control unit 10 may be composed of a processing device (CPU (Central Processing Unit), DSP (Digital Signal Processor), etc.) and a program.

本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and gist of the invention, as well as the scope of the invention described in the claims and equivalents thereof.

1 バックアップ電源装置
2 バッテリ
3 電気二重層コンデンサ
4 昇降圧回路
5 端子部
10 制御部
11 バッテリ電圧低下監視部
12 モード切替タイミング調整部
13 スイッチング周波数設定部
14 スイッチング電流検出部
15 電流情報検出部
16 過電圧検出部
17 出力電圧誤差検出部
18 オンオフ制御部
19 ドライブ選択部
20 第1レベルシフト部
21 第2レベルシフト部
、Q スイッチング素子
コイル
1 Backup Power Supply Device 2 Battery 3 Electric Double Layer Capacitor 4 Buck-Boost Circuit 5 Terminal Section 10 Control Section 11 Battery Voltage Drop Monitoring Section 12 Mode Switching Timing Adjustment Section 13 Switching Frequency Setting Section 14 Switching Current Detection Section 15 Current Information Detection Section 16 Overvoltage Detector 17 Output voltage error detector 18 ON/OFF controller 19 Drive selector 20 First level shifter 21 Second level shifter Q1 , Q2 switching element L1 coil

Claims (9)

入力端子と、出力端子と、前記出力端子に電気的に接続された接続点と、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子と、を有する端子部と、
一端が基準電位に電気的に接続された電気二重層コンデンサと、
一端が前記接続点に電気的に接続された第1スイッチング素子と、
一端が前記第1スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、
一端が前記第1スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第2スイッチング素子と、
前記入力端子に入力される入力電圧が予め定められた第1設定電圧以上の場合に、前記第1スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第1スイッチング素子をスイッチング動作させることにより、前記第1スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第1モードの制御を行い、前記入力電圧が前記第1設定電圧未満の場合に、前記第2スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第2スイッチング素子をスイッチング動作させることにより、前記第2スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第2モードの制御を行う、制御部と、
を備え、
前記制御部は、
前記第1モードにおいて、前記第2スイッチング素子を前記降圧回路の同期整流素子としてスイッチング動作させ、前記第2モードにおいて、前記第1スイッチング素子を前記昇圧回路の同期整流素子としてスイッチング動作させる、
ことを特徴とする、バックアップ電源装置。
an input terminal, an output terminal, a connection point electrically connected to the output terminal, and an input rectifying element having an anode electrically connected to the input terminal and a cathode electrically connected to the connection point. a terminal portion having a
an electric double layer capacitor having one end electrically connected to a reference potential;
a first switching element having one end electrically connected to the connection point;
a coil having one end electrically connected to the other end of the first switching element and the other end electrically connected to the other end of the electric double layer capacitor;
a second switching element having one end electrically connected to the other end of the first switching element and one end of the coil, and having the other end electrically connected to a reference potential;
When the input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on the current flowing through the first switching element and the charging voltage of the electric double layer capacitor. When the switching operation is performed to operate the first switching element and the coil as a step-down circuit to charge the electric double layer capacitor in a first mode, and the input voltage is less than the first set voltage. and switching the second switching element based on the current flowing through the second switching element and the output voltage output from the output terminal, thereby operating the second switching element and the coil as a booster circuit. a control unit that controls a second mode for discharging the electric double layer capacitor;
with
The control unit
In the first mode, the second switching element is switched as a synchronous rectification element of the step-down circuit, and in the second mode, the first switching element is switched as a synchronous rectification element of the step-up circuit.
A backup power supply, characterized by:
前記制御部は、
前記第1モードにおいて、前記第2スイッチング素子に流れる電流がゼロになる又は反転するタイミングで、前記第2スイッチング素子をオフにし、前記第2モードにおいて、前記第1スイッチング素子に流れる電流がゼロになる又は反転するタイミングで、前記第1スイッチング素子をオフにする、
ことを特徴とする、請求項1に記載のバックアップ電源装置。
The control unit
The second switching element is turned off at the timing when the current flowing through the second switching element becomes zero or reverses in the first mode, and the current flowing through the first switching element becomes zero in the second mode. turning off the first switching element at the timing of becoming or reversing
The backup power supply device according to claim 1, characterized by:
前記制御部は、
前記第2モードのスイッチング周波数を、前記第1モードのスイッチング周波数よりも高い周波数にする、
ことを特徴とする、請求項1又は2に記載のバックアップ電源装置。
The control unit
making the switching frequency of the second mode higher than the switching frequency of the first mode;
3. The backup power supply device according to claim 1 or 2, characterized in that:
前記制御部は、
前記電気二重層コンデンサの充電電圧と前記電気二重層コンデンサの目標充電電圧との誤差を検出する第1エラーアンプと、
前記出力電圧と前記出力電圧の目標電圧との誤差を検出する第2エラーアンプと、
を有し、
前記第1モードにおいて、前記第1エラーアンプを使用して前記電気二重層コンデンサの充電電圧を制御し、前記第2モードにおいて、前記第2エラーアンプを使用して前記出力電圧を制御する、
ことを特徴とする、請求項1から3のいずれか1項に記載のバックアップ電源装置。
The control unit
a first error amplifier for detecting an error between a charging voltage of the electric double layer capacitor and a target charging voltage of the electric double layer capacitor;
a second error amplifier that detects an error between the output voltage and a target voltage of the output voltage;
has
In the first mode, the first error amplifier is used to control the charging voltage of the electric double layer capacitor, and in the second mode, the second error amplifier is used to control the output voltage.
The backup power supply device according to any one of claims 1 to 3, characterized in that:
前記制御部は、
前記第1モードにおいて、前記電気二重層コンデンサの充電電圧が予め定められた第2設定電圧以上になった場合に、前記第1スイッチング素子及び前記第2スイッチング素子のスイッチング動作を停止させ、前記第2モードにおいて、前記出力電圧が予め定められた第3設定電圧以上になった場合に、前記第1スイッチング素子及び前記第2スイッチング素子のスイッチング動作を停止させる過電圧保護回路を有する、
ことを特徴とする、請求項1から4のいずれか1項に記載のバックアップ電源装置。
The control unit
In the first mode, when the charging voltage of the electric double layer capacitor reaches or exceeds a predetermined second set voltage, the switching operations of the first switching element and the second switching element are stopped, and the switching operation of the second switching element is stopped. In 2 modes, an overvoltage protection circuit that stops switching operations of the first switching element and the second switching element when the output voltage is equal to or higher than a predetermined third set voltage,
The backup power supply device according to any one of claims 1 to 4, characterized in that:
前記制御部は、
前記第1スイッチング素子及び前記第2スイッチング素子のスイッチング周波数を決定する鋸歯状波を生成するための鋸歯状波生成回路を有し、
前記第1モードにおいて、前記鋸歯状波に前記第1スイッチング素子に流れる電流の電流情報を加え、前記第2モードにおいて、前記鋸歯状波に前記第2スイッチング素子に流れる電流の電流情報を加えることにより、電流モード制御を行う、
ことを特徴とする、請求項1から5のいずれか1項に記載のバックアップ電源装置。
The control unit
a sawtooth wave generation circuit for generating a sawtooth wave that determines switching frequencies of the first switching element and the second switching element;
Adding current information of a current flowing through the first switching element to the sawtooth wave in the first mode, and adding current information of a current flowing through the second switching element to the sawtooth wave in the second mode. to perform current mode control,
The backup power supply device according to any one of claims 1 to 5, characterized in that:
前記制御部は、
前記第1モードと前記第2モードとの間の切り替えは、スイッチング周期の開始のタイミングで行う、
ことを特徴とする、請求項1から6のいずれか1項に記載のバックアップ電源装置。
The control unit
switching between the first mode and the second mode is performed at the start of a switching cycle;
The backup power supply device according to any one of claims 1 to 6, characterized in that:
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第1スイッチング素子と、一端が前記第1スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第1スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第2スイッチング素子と、を備えるバックアップ電源装置の制御方法であって、
前記入力端子に入力される入力電圧が予め定められた第1設定電圧以上の場合に、前記第1スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第1スイッチング素子をスイッチング動作させることにより、前記第1スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第1モードの制御を行い、前記入力電圧が前記第1設定電圧未満の場合に、前記第2スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第2スイッチング素子をスイッチング動作させることにより、前記第2スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第2モードの制御を行い、
前記第1モードにおいて、前記第2スイッチング素子を前記降圧回路の同期整流素子としてスイッチング動作させ、前記第2モードにおいて、前記第1スイッチング素子を前記昇圧回路の同期整流素子としてスイッチング動作させる、
ことを特徴とする、制御方法。
an input terminal, an output terminal, a node electrically connected to the output terminal, and an input rectifying element having an anode electrically connected to the input terminal and a cathode electrically connected to the node. a terminal portion, an electric double layer capacitor having one end electrically connected to a reference potential, a first switching element having one end electrically connected to the connection point, and one end connected to the other end of the first switching element. a coil electrically connected and having the other end electrically connected to the other end of the electric double layer capacitor; one end electrically connected to the other end of the first switching element and one end of the coil; A control method for a backup power supply device comprising: a second switching element having an end electrically connected to a reference potential;
When the input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on the current flowing through the first switching element and the charging voltage of the electric double layer capacitor. When the switching operation is performed to operate the first switching element and the coil as a step-down circuit to charge the electric double layer capacitor in a first mode, and the input voltage is less than the first set voltage. and switching the second switching element based on the current flowing through the second switching element and the output voltage output from the output terminal, thereby operating the second switching element and the coil as a booster circuit. to discharge the electric double layer capacitor, performing control in the second mode,
In the first mode, the second switching element is switched as a synchronous rectification element of the step-down circuit, and in the second mode, the first switching element is switched as a synchronous rectification element of the step-up circuit.
A control method characterized by:
入力端子、出力端子、前記出力端子に電気的に接続された接続点、及び、アノードが前記入力端子に電気的に接続され、カソードが前記接続点に電気的に接続された入力整流素子を有する端子部と、一端が基準電位に電気的に接続された電気二重層コンデンサと、一端が前記接続点に電気的に接続された第1スイッチング素子と、一端が前記第1スイッチング素子の他端に電気的に接続され、他端が前記電気二重層コンデンサの他端に電気的に接続されたコイルと、一端が前記第1スイッチング素子の他端及び前記コイルの一端に電気的に接続され、他端が基準電位に電気的に接続された第2スイッチング素子と、を備えるバックアップ電源装置の制御プログラムであって、
前記入力端子に入力される入力電圧が予め定められた第1設定電圧以上の場合に、前記第1スイッチング素子に流れる電流及び前記電気二重層コンデンサの充電電圧に基づいて、前記第1スイッチング素子をスイッチング動作させることにより、前記第1スイッチング素子及び前記コイルを降圧回路として動作させて前記電気二重層コンデンサを充電する、第1モードの制御を行い、前記入力電圧が前記第1設定電圧未満の場合に、前記第2スイッチング素子に流れる電流及び前記出力端子から出力される出力電圧に基づいて、前記第2スイッチング素子をスイッチング動作させることにより、前記第2スイッチング素子及び前記コイルを昇圧回路として動作させて前記電気二重層コンデンサを放電させる、第2モードの制御を行い、
前記第1モードにおいて、前記第2スイッチング素子を前記降圧回路の同期整流素子としてスイッチング動作させ、前記第2モードにおいて、前記第1スイッチング素子を前記昇圧回路の同期整流素子としてスイッチング動作させる、
ことを処理装置に実行させる、制御プログラム。
an input terminal, an output terminal, a node electrically connected to the output terminal, and an input rectifying element having an anode electrically connected to the input terminal and a cathode electrically connected to the node. a terminal portion, an electric double layer capacitor having one end electrically connected to a reference potential, a first switching element having one end electrically connected to the connection point, and one end connected to the other end of the first switching element. a coil electrically connected and having the other end electrically connected to the other end of the electric double layer capacitor; one end electrically connected to the other end of the first switching element and one end of the coil; A control program for a backup power supply device comprising: a second switching element having an end electrically connected to a reference potential;
When the input voltage input to the input terminal is equal to or higher than a predetermined first set voltage, the first switching element is switched on based on the current flowing through the first switching element and the charging voltage of the electric double layer capacitor. When the switching operation is performed to operate the first switching element and the coil as a step-down circuit to charge the electric double layer capacitor in a first mode, and the input voltage is less than the first set voltage. and switching the second switching element based on the current flowing through the second switching element and the output voltage output from the output terminal, thereby operating the second switching element and the coil as a booster circuit. to discharge the electric double layer capacitor, performing control in the second mode,
In the first mode, the second switching element is switched as a synchronous rectification element of the step-down circuit, and in the second mode, the first switching element is switched as a synchronous rectification element of the step-up circuit.
A control program that causes a processor to do things.
JP2021077902A 2021-04-30 2021-04-30 Backup power supply, control method and control program Pending JP2022171320A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021077902A JP2022171320A (en) 2021-04-30 2021-04-30 Backup power supply, control method and control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021077902A JP2022171320A (en) 2021-04-30 2021-04-30 Backup power supply, control method and control program

Publications (1)

Publication Number Publication Date
JP2022171320A true JP2022171320A (en) 2022-11-11

Family

ID=83946257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021077902A Pending JP2022171320A (en) 2021-04-30 2021-04-30 Backup power supply, control method and control program

Country Status (1)

Country Link
JP (1) JP2022171320A (en)

Similar Documents

Publication Publication Date Title
EP3514932B1 (en) Soft start of switched capacitor converters
US8289000B2 (en) Charge control circuit
US8704505B2 (en) Switching power source apparatus
US7928715B2 (en) Switching regulator
EP0993103B1 (en) Controller for DC-DC converter
KR100718522B1 (en) Dc-dc converter, circuit for controlling dc-dc converter, and method for controlling dc-dc converter
US10389237B1 (en) Light-load efficiency improvement of hybrid switched capacitor converter
US8593124B2 (en) Switching power source apparatus
US20140049994A1 (en) Device for synchronous dc-dc conversion and synchronous dc-dc converter
US20140002041A1 (en) Digital low drop-out regulator
JP2008072873A (en) Dc-dc converter and control method therefor
US9543933B2 (en) Control circuit, DCDC converter, and driving method
JP2009247202A (en) Reverse current reduction technique for dc/dc system
US9276467B2 (en) Control circuit for DC-DC converter, DC-DC converter, and control method of DC-DC converter
JP2001078370A (en) Charger and charging control circuit
US10056837B2 (en) DC-DC converter and power source device
CN109617429B (en) Voltage conversion integrated circuit, high-voltage BUCK converter and control method
US9559593B2 (en) Synchronous rectification converter and control method of synchronous rectification converter
JP6794250B2 (en) Phase compensation circuit and DC / DC converter using it
JPWO2014167938A1 (en) Power device drive circuit
US11689109B2 (en) Input-parallel output-series multi-converter switching power supply
JP2012060715A (en) Integrated circuit
US20180006565A1 (en) Area-friendly method for providing duty cycle inverse to supply voltage
KR101404568B1 (en) Current mode controlled pulse width modulation converter
JP2022171320A (en) Backup power supply, control method and control program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240411