JP2022152637A - 撮像装置、撮像装置の製造方法、及び、電子機器 - Google Patents

撮像装置、撮像装置の製造方法、及び、電子機器 Download PDF

Info

Publication number
JP2022152637A
JP2022152637A JP2021055479A JP2021055479A JP2022152637A JP 2022152637 A JP2022152637 A JP 2022152637A JP 2021055479 A JP2021055479 A JP 2021055479A JP 2021055479 A JP2021055479 A JP 2021055479A JP 2022152637 A JP2022152637 A JP 2022152637A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
imaging device
pixel
pixels
imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021055479A
Other languages
English (en)
Inventor
孝好 本多
Takayoshi Honda
正真 塩山
Tadamasa SHIOYAMA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021055479A priority Critical patent/JP2022152637A/ja
Priority to PCT/JP2022/005777 priority patent/WO2022209365A1/ja
Publication of JP2022152637A publication Critical patent/JP2022152637A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Element Separation (AREA)

Abstract

【課題】位相差検出の精度を向上させつつ、撮像画像の劣化を避けることができる撮像装置及び電子機器を提供する。【解決手段】半導体基板と、前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う複数の撮像素子とを備える撮像装置であって、前記各撮像素子は、前記半導体基板内に互いに隣接するように設けられた複数の画素と、前記複数の画素を取り囲み、且つ、前記半導体基板を貫通するように設けられた素子分離壁と、前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、前記複数の画素を分離する第１の画素分離部とを有する、撮像装置を提供する。【選択図】図４

Description

本開示は、撮像装置、撮像装置の製造方法、及び、電子機器に関する。
近年、撮像装置においては、オートフォーカス機能として、一対の位相差検出画素を用いて位相差を検出する手法が採用されている。このような例としては、下記の特許文献１に開示されている撮像素子を挙げることができる。当該特許文献１に開示の技術においては、受光面上に、被写体の撮像を行う有効画素と、上述のような位相差を検出する位相差検出画素との両方が、別々に設けられている。
特開２０００－２９２６８５号公報
しかしながら、上記特許文献１に開示の技術においては、被写体の撮像画像を取得する際、位相差検出画素で得られる情報は、撮像画素からの情報と同様の情報として利用することが難しい。そのため、位相差検出画素の周辺の有効画素からの情報を用いて、位相差検出画素に対応する画素の画像に対して補間を行い、撮像画像を生成することとなる。すなわち、上記特許文献１に開示の技術においては、位相差検出を行うために位相差検出画素を設けることから、位相差検出画素に対応する撮像画像の情報の欠損による、撮像画像の劣化を避けることが難しい。
そこで、本開示では、位相差検出の精度を向上させつつ、撮像画像の劣化を避けることができる撮像装置及び電子機器を提案する。
本開示によれば、半導体基板と、前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子とを備える撮像装置であって、前記各撮像素子は、前記半導体基板内に互いに隣接するように設けられた複数の画素と、前記複数の画素を取り囲み、且つ、前記半導体基板を貫通するように設けられた素子分離壁と、前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、前記複数の画素を分離する第１の画素分離部とを有し、前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第１の画素分離部は、前記素子分離壁の幅に比べて狭い幅を持つ幅狭部を有し、前記幅狭部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、撮像装置が提供される。
また、本開示によれば、半導体基板と、前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子とを備える撮像装置であって、前記各撮像素子は、前記半導体基板内に互いに隣接するように設けられた複数の画素と、前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、前記複数の画素を分離する１つ又は複数の第２の画素分離部とを有し、前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第２の画素分離部は、略円状の断面を持つ、撮像装置が提供される。
また、本開示によれば、変化する幅を持つ矩形状の開口部を持つマスクを用いて、半導体基板をエッチングし、前記エッチングにより形成された溝に、絶縁膜を埋め込む、ことを含む、撮像装置の製造方法が提供される。
さらに、本開示によれば、半導体基板と、前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子と、を有する撮像装置を含む電子機器であって、前記各撮像素子は、前記半導体基板内に互いに隣接するように設けられた複数の画素と、前記複数の画素を取り囲み、且つ、前記半導体基板を貫通するように設けられた素子分離壁と、前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、前記複数の画素を分離する第１の画素分離部とを有し、前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第１の画素分離部は、前記素子分離壁の幅に比べて狭い幅を持つ幅狭部を有し、前記幅狭部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、電子機器が提供される。
本開示の実施形態に係る撮像装置１の平面構成例を示す説明図である。 本開示の第１の実施形態及び比較例に係る撮像素子１００の断面を示す説明図である。 比較例に係る撮像素子１００の平面を示す説明図（その１）である。 本開示の第１の実施形態に係る撮像素子１００の平面を示す説明図である。 本開示の第１の実施形態に係る撮像素子１００の断面を示す説明図である。 本開示の第１の実施形態に係る撮像素子１００の製造方法を示す説明図（その１）である。 本開示の第１の実施形態に係る撮像素子１００の製造方法を示す説明図（その２）である。 本開示の第１の実施形態に係る撮像素子１００の製造方法を示す説明図（その３）である。 本開示の第１の実施形態の変形例１に係る撮像素子１００の平面を示す説明図である。 本開示の第１の実施形態の変形例１に係る撮像素子１００の断面を示す説明図（その１）である。 本開示の第１の実施形態の変形例１に係る撮像素子１００の断面を示す説明図（その２）である。 本開示の第１の実施形態の変形例２に係る撮像素子１００の平面を示す説明図（その１）である。 本開示の第１の実施形態の変形例２に係る撮像素子１００の断面を示す説明図（その１）である。 本開示の第１の実施形態の変形例２に係る撮像素子１００の平面を示す説明図（その２）である。 本開示の第１の実施形態の変形例２に係る撮像素子１００の断面を示す説明図（その２）である。 本開示の第１の実施形態の変形例２に係る撮像素子１００の平面を示す説明図（その３）である。 比較例に係る撮像素子１００の断面の一部を示す説明図である。 比較例に係る撮像素子１００の平面を示す説明図（その２）である。 本開示の第２の実施形態に係る撮像素子１００の平面を示す説明図である。 本開示の第２の実施形態に係る撮像素子１００の製造方法を示す説明図（その１）である。 本開示の第２の実施形態に係る撮像素子１００の製造方法を示す説明図（その２）である。 本開示の第２の実施形態に係る撮像素子１００の製造方法を示す説明図（その３）である。 本開示の第２の実施形態の変形例に係る撮像素子１００の平面を示す説明図（その１）である。 本開示の第２の実施形態の変形例に係る撮像素子１００の平面を示す説明図（その２）である。 カメラの概略的な機能構成の一例を示す説明図である。 スマートフォンの概略的な機能構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下に、添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。また、本明細書及び図面において、実質的に同一又は類似の機能構成を有する複数の構成要素を、同一の符号の後に異なるアルファベットを付して区別する場合がある。ただし、実質的に同一又は類似の機能構成を有する複数の構成要素の各々を特に区別する必要がない場合、同一符号のみを付する。
また、以下の説明で参照される図面は、本開示の一実施形態の説明とその理解を促すための図面であり、わかりやすくするために、図中に示される形状や寸法、比などは実際と異なる場合がある。さらに、図中に示される撮像装置は、以下の説明と公知の技術を参酌して適宜、設計変更することができる。また、撮像装置の断面図を用いた説明においては、撮像装置の積層構造の上下方向は、撮像装置に対して入射する光が入ってくる受光面を上とした場合の相対方向に対応し、実際の重力加速度に従った上下方向とは異なる場合がある。
以下の説明において表現される寸法や形状は、数学的又は幾何学的に定義される寸法や形状だけを意味するだけでなく、撮像装置の動作及び撮像装置の製造工程において許容される程度の違い（誤差・ひずみ）を含む寸法や類似する形状も含むことを意味する。さらに、以下の説明において具体的な寸法に対して使用される「略同一」は、数学的又は幾何学的に完全に一致している場合だけを意味するものではなく、撮像装置の動作及び撮像装置の製造工程において許容される程度の違い（誤差・ひずみ）を有する場合も含まれているものとする。
さらに、以下の説明において、「電気的に接続する」とは、複数の要素の間を、直接的に、もしくは、他の要素を介して間接的に接続することを意味する。
また、以下の説明においては、「共有」とは、互いに異なる要素（例えば、画素等）間で１つの他の要素（例えば、オンチップレンズ等）を共に利用することである。
なお、説明は以下の順序で行うものとする。
１． 撮像装置の概略構成
２． 本発明者らが本開示に係る実施形態を創作するに至った背景
３． 第１の実施形態
３．１ 第１の実施形態の背景
３．２ 平面構成
３．３ 断面構成
３．４ 製造方法
３．５ 変形例１
３．６ 変形例２
４． 第２の実施形態
４．１ 第２の実施形態の背景
４．２ 構成
４．３ 製造方法
４．４ 変形例
５．まとめ
６． カメラへの応用例
７． スマートフォンへの応用例
８． 内視鏡手術システムへの応用例
９． 移動体への応用例
１０． 補足
＜＜１．撮像装置の概略構成＞＞
まずは、図１を参照して、本開示の実施形態に係る撮像装置１の概略構成について説明する。図１は、本開示の実施形態に係る撮像装置１の平面構成例を示す説明図である。図１に示すように、本開示の実施形態に係る撮像装置１は、例えばシリコンからなる半導体基板１０上に、複数の撮像素子１００がマトリック状に配置されている画素アレイ部３０と、当該画素アレイ部３０を取り囲むように設けられた周辺回路部とを有する。さらに、上記撮像装置１には、当該周辺回路部として、垂直駆動回路部３２、カラム信号処理回路部３４、水平駆動回路部３６、出力回路部３８、制御回路部４０等が含まれる。以下に、撮像装置１の各ブロックの詳細について説明する。
（画素アレイ部３０）
画素アレイ部３０は、半導体基板１０上に、行方向（図１中Ｘ方向）及び列方向（図１中Ｙ方向）に沿ってマトリックス状に、２次元配置された複数の撮像素子１００を有する。各撮像素子１００は、入射された光に対して光電変換を行う素子であって、光電変換部（図示省略）と、複数の画素トランジスタ（例えばＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ）（図示省略）とを有している。そして、当該画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのＭＯＳトランジスタを含む。さらに、画素アレイ部３０においては、例えばベイヤー配列に従って、複数の撮像素子１００が２次元状に配列している。ここで、ベイヤー配列とは、緑色の波長（例えば波長４９５ｎｍ～５７０ｎｍ）をもつ光を吸収して電荷を発生する撮像素子１００が市松状に並び、残りの部分に、赤色の波長（例えば波長６２０ｎｍ～７５０ｎｍ）をもつ光を吸収して電荷を発生する撮像素子１００と、青色の波長（例えば波長４５０ｎｍ～４９５ｎｍ）をもつ光を吸収して電荷を発生する撮像素子１００とが一列ごとに交互に並ぶような、配列パターンである。なお、撮像素子１００の詳細構造については後述する。
（垂直駆動回路部３２）
垂直駆動回路部３２は、例えばシフトレジスタによって形成され、画素駆動配線４２を選択し、選択された画素駆動配線４２に撮像素子１００を駆動するためのパルスを供給し、行単位で撮像素子１００を駆動する。すなわち、垂直駆動回路部３２は、画素アレイ部３０の各撮像素子１００を行単位で順次垂直方向（図１中のＹ方向）に選択走査し、各撮像素子１００の光電変換部（図示省略）の受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線４４を通して後述するカラム信号処理回路部３４に供給する。
（カラム信号処理回路部３４）
カラム信号処理回路部３４は、撮像素子１００の列ごとに配置されており、１行分の撮像素子１００から出力される画素信号に対して画素列ごとにノイズ除去等の信号処理を行う。例えば、カラム信号処理回路部３４は、画素固有の固定パターンノイズを除去するためにＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関２重サンプリング)およびＡＤ（Ａｎａｌｏｇ－Ｄｅｇｉｔａｌ）変換等の信号処理を行う。
（水平駆動回路部３６）
水平駆動回路部３６は、例えばシフトレジスタによって形成され、水平走査パルスを順次出力することによって、上述したカラム信号処理回路部３４の各々を順番に選択し、カラム信号処理回路部３４の各々から画素信号を水平信号線４６に出力させる。
（出力回路部３８）
出力回路部３８は、上述したカラム信号処理回路部３４の各々から水平信号線４６を通して順次に供給される画素信号に対し、信号処理を行って出力する。出力回路部３８は、例えば、バッファリング（ｂｕｆｆｅｒｉｎｇ）を行う機能部として機能してもよく、もしくは、黒レベル調整、列ばらつき補正、各種デジタル信号処理等の処理を行ってもよい。なお、バッファリングとは、画素信号のやり取りの際に、処理速度や転送速度の差を補うために、一時的に画素信号を保存することをいう。さらに、入出力端子４８は、外部装置との間で信号のやり取りを行うための端子である。
（制御回路部４０）
制御回路部４０は、入力クロックと、動作モード等を指令するデータを受け取り、また撮像装置１の内部情報等のデータを出力する。すなわち、制御回路部４０は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路部３２、カラム信号処理回路部３４及び水平駆動回路部３６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路部４０は、生成したクロック信号や制御信号を、垂直駆動回路部３２、カラム信号処理回路部３４及び水平駆動回路部３６等に出力する。
＜＜２． 本発明者らが本開示に係る実施形態を創作するに至った背景＞＞
次に、本開示に係る実施形態の詳細を説明する前に、本発明者らが本開示に係る実施形態を創作するに至った背景について説明する。
ところで、本発明者らは、撮像画像の劣化を避けつつ、オートフォーカス機能をさらに向上させる、すなわち、位相差検出の精度を向上させるために、撮像装置１の画素アレイ部３０の全面に位相差検出画素を設けることについて（全画素位相差検出）、鋭意検討を進めていた。このような状況の中、撮像時には１つの撮像素子として機能し、且つ、位相差検出時には一対の位相差検出画素として機能する撮像素子を、画素アレイ部３０の全面に設けることが検討された（デュアルフォトダイオード構造）。このような全画素位相差検出においては、全面に位相差検出画素を設けていることから、位相差検出の精度を向上させることができ、さらには、すべての撮像素子で撮像を行うことができることから、撮像画像の劣化を避けることができる。
さらに、本発明者らは、全画素位相差検出において、位相差検出の精度を向上させるために、位相差検出の際に、一対の位相差検出画素の出力が混ざることを避けるための、位相差検出画素を物理的且つ電気的に分離する要素を設けることを着想した。加えて、本発明者らは、全画素位相差検出において、撮像画像の劣化を避けるべく、一対の位相差検出画素の間にオーバーフローパスを設けることを着想した。詳細には、通常の撮像時に、位相差検出画素のいずれか一方の画素の電荷が飽和しそうになった際には、上記オーバーフローパスを介して他方の画素に電荷を移動させることにより、一方の画素の飽和を避けることができる。そして、このようなオーバーフローパスを設けることで、撮像素子から出力される画素信号のリニアリティを確保し、撮像画像の劣化を防ぐことができる。
すなわち、上述のような着眼点に基づき、本発明者らは、位相差検出の精度を向上させつつ、撮像画像の劣化を避けることを可能にする、本開示に係る実施形態を創作するに至った。以下に、本発明者らが創作した本開示に係る実施形態の詳細について順次説明する。
＜＜３． 第１の実施形態＞＞
＜３．１ 第１の実施形態の背景＞
まずは、図２及び図３を参照して、本発明者らの創作した本開示の第１の実施形態の背景を説明する。図２は、本開示の第１の実施形態及び比較例に係る撮像素子１００の断面を示す説明図であり、図３は、比較例に係る撮像素子１００の平面を示す説明図である。詳細には、図３は、図２に示すＡ－Ａ´線で撮像素子１００を切断した際の断面に対応する。なお、ここで、比較例とは、本発明者らが本開示の実施形態をなす前に、検討を重ねていた撮像素子１００のことを意味するものとする。
図２及び図３に示すように、比較例に係る撮像素子１００は、オンチップレンズ２００と、カラーフィルタ２０２と、遮光部２０４と、半導体基板１０と、転送ゲート４００ａ、４００ｂとを有する。さらに、本実施形態においては、半導体基板１０は、光電変換部３０２をそれぞれ有する、互いに隣り合う一対の画素３００ａ、３００ｂを有する。また、半導体基板１０は、これら一対の画素３００ａ、３００ｂを分離する画素分離部３０４と、画素３００ａ、３００ｂを取り囲む素子分離壁３１０と、画素分離部３０４及び素子分離壁３１０の周囲に設けられた拡散領域３０６、３０８とを含む。以下に、本実施形態に係る撮像素子１００の積層構造について説明するが、以下の説明においては、図２中の上側（受光面１０ａ側）から下側に向かう順に従って説明する。なお、図２中の５００の領域については、本開示の第２の実施形態で説明する。
図２に示すように、撮像素子１００は、半導体基板１０の受光面（第１の面）１０ａの上方に設けられ、入射光を光電変換部３０２に集光する１つのオンチップレンズ２００を有する。当該撮像素子１００においては、１つのオンチップレンズ２００に対し、一対の画素３００ａ、３００ｂが設けられた構造を持つ。すなわち、オンチップレンズ２００は、２つの画素３００ａ、３００ｂにより共有されている。なお、オンチップレンズ２００は、例えば、シリコン窒化膜（ＳｉＮ）、又は、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、もしくは、シロキサン系樹脂等の樹脂系材料によって形成することができる。
そして、オンチップレンズ２００により集光された入射光は、オンチップレンズ２００の下方に設けられたカラーフィルタ２０２を介して、一対の画素３００ａ、３００ｂの光電変換部３０２のそれぞれに照射される。当該カラーフィルタ２０２は、赤色の波長成分を透過するカラーフィルタ、緑色の波長成分を透過するカラーフィルタ、又は、青色の波長成分を透過するカラーフィルタのいずれかである。例えば、カラーフィルタ２０２は、例えば、シリコーン等の透明バインダ中に顔料又は染料が分散させた材料から形成することができる。
また、カラーフィルタ２０２を取り囲むように、半導体基板１０の受光面１０ａ上に、遮光部２０４が設けられている。当該遮光部２０４は、隣り合う撮像素子１００の間に設けられることにより、隣り合う撮像素子１００間でのクロストークを抑制し、位相差検出の際の精度をより向上させるために撮像素子１００の間の遮光を行うことができる。遮光部２０４は、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）等を含む金属材料等から形成することができる。
さらに、図２及び図３に示すように、例えば、第２の導電型（例えばｐ型）の半導体基板１０内に、第１の導電型（例えばｎ型）の不純物を持つ、光電変換部３０２が、互いに隣接する画素３００ａ、３００ｂごとに設けられている。光電変換部３０２は、先に説明したように、カラーフィルタ２０２を介して入射された、赤色の波長成分、緑色の波長成分、又は、青色の波長成分を有する光を吸収して、電荷を生成する。そして、当該撮像素子１００においては、画素３００ａの光電変換部３０２と画素３００ｂの光電変換部３０２とは、位相差検出時には、一対の位相差検出画素として機能することができる。すなわち、当該撮像素子１００においては、画素３００ａの光電変換部３０２と画素３００ｂの光電変換部３０２とで生成した電荷に基づく画素信号の差分を検出することにより、位相差を検出することができる。
詳細には、光電変換部３０２は、自身の光軸（受光面に垂直な軸）に対する光の入射角に依存して、生成する電荷量、すなわち感度が変化する。例えば、光電変換部３０２は、入射角が０度である場合には、最も感度が高く、さらに、光電変換部３０２の感度は、入射角に対して、入射角が０度のときを対象軸とした線対称の関係を有している。従って、画素３００ａの光電変換部３０２と画素３００ｂの光電変換部３０２とにおいては、同じ点からの光が異なる入射角で入射され、入射角に応じた量の電荷をそれぞれ生成することから、検出する像にずれ（位相差）が生じることとなる。すなわち、画素３００ａの光電変換部３０２と画素３００ｂの光電変換部３０２とで生成した電荷量に基づく画素信号の差分を検出することにより、位相差を検出することができる。そこで、このような画素信号の差（位相差）を、例えば、出力回路部３８の検出部（図示省略）において差分信号として検出し、検出した位相差に基づいて、デフォーカス量を算出し、結像レンズ（図示省略）を調整（移動）することで、オートフォーカスを実現することができる。なお、上述の説明においては、位相差を画素３００ａの光電変換部３０２と画素３００ｂの光電変換部３０２の画素信号の差として検出するとして説明したが、本実施形態においては、これに限定されるものではなく、例えば、画素３００ａの光電変換部３０２と画素３００ｂの光電変換部３０２の画素信号の比として位相差を検出してもよい。
さらに、図２及び図３に示すように、当該撮像素子１００においては、２つの光電変換部３０２は、画素分離部３０４によって物理的に分離されている。当該画素分離部３０４は、ＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）として、半導体基板１０を、当該半導体基板１０の厚み方向に沿って、半導体基板１０の受光面と反対側の面（第２の面）１０ｂから当該半導体基板１０の途中まで貫くように設けられた溝部（トレンチ）（図示省略）と、当該トレンチに埋め込まれた、シリコン酸化膜（ＳｉＯ）、シリコン窒化膜、アモルファスシリコン、多結晶シリコン、チタン酸化膜（ＴｉＯ）、アルミニウム、タングステン等の酸化膜や金属膜からなる材料とからなる。撮像素子１００においては、位相差検出時に、一対の画素３００ａ、３００ｂの出力した画素信号が互いに混じり合い、混色を生じた場合には、位相差検出の精度が劣化する。そこで、当該撮像素子１００においては、画素分離部３０４により、一対の画素３００ａ、３００ｂを効果的に物理的に分離することができ、その結果、混色の発生を抑え、位相差検出の精度をより向上させることができる。
さらに、図２及び図３に示すように、画素分離部３０４の周囲には、第２の導電型（例えばｐ型）の不純物が拡散され、拡散領域３０６が形成されている。当該拡散領域３０６は、位相差検出の精度をより向上させるため、一対の画素３００ａ、３００ｂを電気的に分離し、混色が生じることを抑制することができる。
さらに、当該撮像素子１００においては、図２に示すように、画素分離部３０４の上方（受光面１０ａ側）には、第１の導電型（例えばｎ型）の不純物を含む拡散領域３２０が設けられており、当該拡散領域３２０は、画素３００ａ、３００ｂの間で生成された電荷をやり取りすることができるオーバーフローパスとして機能する。具体的には、通常の撮像時に、画素３００ａ、３００ｂのいずれか一方の画素の電荷が飽和しそうになった際には、上記オーバーフローパスを介して他方の画素に電荷を移動させることにより、一方の画素の飽和を避けることができる。そして、このようなオーバーフローパスを設けることにより、撮像素子１００から出力される画素信号のリニアリティを確保し、撮像画像の劣化を防ぐことができる。
また、当該撮像素子１００においては、半導体基板１０内には、画素３００ａ、３００ｂを取り囲み、隣り合う撮像素子１００を物理的に分離する、素子分離壁３１０が設けられている。素子分離壁３１０は、半導体基板１０を、当該半導体基板１０の厚み方向に沿って貫通するように設けられた溝部（トレンチ）（図示省略）と、当該トレンチに埋め込まれた、シリコン酸化膜、シリコン窒化膜、アモルファスシリコン、多結晶シリコン、チタン酸化膜、アルミニウム、タングステン等の酸化膜や金属膜からなる材料とからなる。
さらに、当該撮像素子１００においては、画素３００ａの光電変換部３０２と画素３００ｂの光電変換部３０２で生成された電荷は、半導体基板１０の受光面１０ａとは反対側に位置する面１０ｂ上に設けられた転送トランジスタ（上述した画素トランジスタの１種）の転送ゲート４００ａ、４００ｂを介して、転送されることとなる。転送ゲート４００ａ、４００ｂは、例えば金属膜から形成することができる。そして、当該電荷は、例えば、半導体基板１０内に設けられた第１の導電型（例えばｎ型）を持つ半導体領域に設けられたフローティングディフュージョン部（図示省略）に蓄積されてもよい。なお、当該撮像素子１００においては、上記フローティングディフュージョン部は、半導体基板１０内に設けられていることに限定されるものではなく、例えば、半導体基板１０に積層された他の基板（図示省略）に設けられていてもよい。
さらに、半導体基板１０の表面１０ｂ上には、電荷を画素信号として読み出したりするため等に用いる、上述した転送トランジスタ以外の複数の画素トランジスタ（図示省略）が設けられていてもよい。さらに、当該撮像素子１００においては、当該画素トランジスタは、半導体基板１０に設けられていてもよく、もしくは、半導体基板１０に積層された他の基板（図示省略）に設けられていてもよい。
以上説明したように、比較例に係る撮像素子１００においては、一対の画素３００ａ、３００ｂを物理的に分離する画素分離部３０４と電気的に分離する拡散領域３０６とを設けていることから、画素３００ａ、３００ｂを用いた位相差検出が可能である。さらに、比較例に係る撮像素子１００においては、オーバーフローパスを設けていることから、通常の撮像時に、画素３００ａ、３００ｂのいずれか一方の画素の電荷が飽和しそうになった際には、上記オーバーフローパスを介して他方の画素に電荷を移動させることにより、一方の画素の飽和を避けることができる。すなわち、比較例に係る撮像素子１００においては、このようなオーバーフローパスを設けることにより、撮像素子１００から出力される画素信号のリニアリティを確保し、撮像画像の劣化を防ぐことができる。
本発明者らは、上述のような撮像素子１００をより微細化した場合であっても、強い光を飽和することなく検出することができるように、撮像素子１００において光電変換によって発生し得る電荷量の最大値（飽和電荷量Ｑｓ）をより大きくしたいと考えていた。しかしながら、本発明者らが検討したところ、上述した比較例に係る撮像素子１００の構成においては、飽和電荷量Ｑｓをより大きくすることには限界があった。
詳細には、上述した比較例に係る撮像素子１００においては、先に説明したように、画素分離部３０４の上方（受光面１０ａ側）にオーバーフローパスとして機能する拡散領域３２０が設けられている。すなわち、当該拡散領域３２０は、オーバーフローパスとして機能するものであり、光電変換部として機能しない。従って、当該撮像素子１００においては、オーバーフローパスの存在により、光を吸収して電荷を発生する光電変換部３０２の体積を大きくすることに制限があることから、飽和電荷量Ｑｓをより大きくさせることに限界があった。
また、比較例に係る撮像素子１００においては、半導体基板１０の膜厚の途中まで貫く画素分離部３０４を形成する工程は、半導体基板１０を貫通する素子分離壁３１０の形成とは別工程で行われることとなる。そして、これらが異なる工程で行われるため、素子分離壁３１０に対して画素分離部３０４が位置ずれを起こす可能性が生じる。従って、このような位置ずれにも対処するべく、画素分離部３０４、当該画素分離部３０４の周囲の拡散領域３０６、及び、オーバーフローパスとなる拡散領域３２０のレイアウトに、多少の余裕を持たせることが求められる。その結果、レイアウトに余裕を持たせた分だけ光電変換部３０２の体積が小さくなり、上述と同様に、飽和電荷量Ｑｓを大きくすることに限界があった。
そこで、飽和電荷量Ｑｓをより大きくするため、増加させるため、本発明者らは比較例に係る撮像素子１００を鋭意検討し、画素分離部３０４の一部の幅を狭くし、オーバーフローパスとして機能する領域の体積をより小さくすることにより、光電変換部３０２の体積を大きくすることを着想した。さらに、本発明者らは、画素分離部３０４の一部の幅を狭くすることにより、マイクロローディング効果及びセルフストップ現象を利用することができることを独自に見出し、画素分離部３０４と素子分離壁３１０とを同時に形成することができる、本開示の第１の実施形態を創作した（なお、マイクロローディング効果及びセルフストップ現象については、後述する）。以下、本発明者らが創作した本開示の第１の実施形態の詳細を順次説明する。
＜３．２ 平面構成＞
まずは、図４を参照して、本実施形態に係る撮像素子１００の平面構成を説明する。図４は、本実施形態に係る撮像素子１００の平面を示す説明図であり、詳細には、図２に示すＡ－Ａ´線で撮像素子１００を切断した断面に対応する。なお、以下の説明においては、図２及び図３を参照して説明した比較例に係る撮像素子１００と共通する構成については、説明を省略する。
図４に示すように、本実施形態においては、互いに隣接する画素３００ａ、３００ｂは、素子分離壁３１０と一体となって形成された画素分離部（第１の画素分離部）３０４によって分離されている。詳細には、当該画素分離部３０４は、撮像素子１００を受光面１０ａの反対側の面１０ｂの上方から見た場合、撮像素子１００の中心において、素子分離壁３１０の幅ａに比べて狭い幅ｃを持つ幅狭部３０４ａを有する。また、画素分離部３０４は、幅狭部３０４ａを挟むように幅広部３０４ｂをさらに有し、幅広部３０４ｂの幅ｂは、例えば、素子分離壁３１０の幅ａと略同一である。さらに、図４に示すように、画素分離部３０４の周囲には、第２の導電型（例えばｐ型）の不純物を含む拡散領域３０６が形成されている。また、後述するように、幅狭部３０４ａと半導体基板１０の受光面１０ａとの間には、第１の導電型（例えばｎ型）の不純物を含む拡散領域３２０からなるオーバーフローパス（図４中矢印で示される）が設けられる。
なお、本実施形態においては、例えば、素子分離壁３１０の幅ａが幅広部３０４ｂの幅ｂと略同一とした場合、幅狭部３０４ａの幅ｃは、素子分離壁３１０の幅ａに対して、０．５×ａ＜ｃ＜０．９５×ａであることが好ましい。また、本実施形態においては、例えば、幅狭部３０４ａの長さｅは、撮像素子１００の長さｄに対して、ｅ＜ｄ×０．８であることが好ましい。
以上のように、本実施形態においては、画素分離部３０４の一部として幅の狭い幅狭部３０４ａを設けている。従って、本実施形態によれば、幅狭部３０４ａの幅が狭いことにより、オーバーフローパスの領域が小さくなることから、オーバーフローパスが存在しても、光電変換部３０２の体積をより大きくすることができ、ひいては飽和電荷量Ｑｓをより大きくすることができる。
さらに、比較例に係る撮像素子１００では、光が、画素分離部３０４の上側（受光面１０ａ側）の端面に反射されたり、散乱されたりして、隣接する撮像素子１００へ入射されてしまい、混色等を生じる場合があった（図２及び図３参照）。しかしながら、本実施形態においては、画素分離部３０４の一部として幅の狭い幅狭部３０４ａを設けることにより、画素分離部３０４の上側の端面が狭くなるため、当該端面での光の反射や散乱を抑制することができる。従って、本実施形態によれば、混色の発生を抑えることができる。
＜３．３ 断面構成＞
次に、図５を参照して、本実施形態に係る撮像素子１００の断面構成を説明する。図５は、本実施形態に係る撮像素子１００の断面を示す説明図であって、詳細には、図４に示すＢ－Ｂ´線で撮像素子１００を切断した断面に対応する。なお、図４において、本実施形態に係る撮像素子１００をＢ－Ｂ線に対して垂直に交わる線で切断した場合には、先に説明した図２に示す断面となるため、当該断面に対する説明を省略する。すなわち、以下の説明においては、図２及び図３を参照して説明した比較例に係る撮像素子１００と共通する構成については、説明を省略する。
図５に示すように、撮像素子１００の中心に位置する幅狭部３０４ａは、半導体基板１０を、当該半導体基板１０の厚み方向に沿って、半導体基板１０の受光面と反対側の面（第２の面）１０ｂから当該半導体基板１０の途中まで貫くように設けられている。詳細には、幅狭部３０４ａは、半導体基板１０を、当該半導体基板１０の厚み方向に沿って、半導体基板１０の受光面と反対側の面１０ｂから当該半導体基板１０の途中まで貫くように設けられた溝部（トレンチ）（図示省略）と、当該トレンチに埋め込まれた酸化膜や金属膜等からなる材料とからなる。一方、幅広部３０４ｂは、半導体基板１０を、当該半導体基板１０の厚み方向に沿って、半導体基板１０を貫通するように設けられている。さらに、本実施形態においては、幅狭部３０４ａと半導体基板１０の受光面１０ａとの間には、第１の導電型（例えばｎ型）の不純物を含む拡散領域３２０からなるオーバーフローパスが設けられている。また、半導体基板１０の受光面１０ａと反対側の面１０ｂ上には、トランジスタのゲート電極４０２等が設けられている。
本実施形態においては、例えば、半導体基板１０の膜厚方向における幅狭部３０４ａの長さ（深さ）ｇは、幅広部３０４ｂの長さ（深さ）ｈに対して、０．５×ｈ＜ｇ＜０．９５×ｈであることが好ましい。
以上のように、本実施形態においては、画素分離部３０４の一部として幅の狭い幅狭部３０４ａを設けている。従って、本実施形態によれば、幅狭部３０４ａの幅が狭いことにより、オーバーフローパスの領域が小さくなることから、オーバーフローパスが存在しても、光電変換部３０２の体積をより大きくすることができ、ひいては飽和電荷量Ｑｓをより大きくすることができる。
＜３．４ 製造方法＞
次に、図６Ａから図６Ｃを参照して、本実施形態に係る撮像素子１００の製造方法を説明する。図６Ａから図６Ｃは、本実施形態に係る撮像素子１００の製造方法を示す説明図であり、詳細には、各図面の上段は、図４に示す平面を９０度右回転した平面図に対応し、各図面の下段は、図５に示す断面を上下反転した断面図に対応する。
まず、図６Ａに示すように、リソグラフィを用いてレジストをパターニングし、画素分離部３０４と素子分離壁３１０となる位置に、異なる幅を持つ矩形状の開口部を有するマスク６００を形成する。
次に、図６Ｂに示すように、マスク６００のパターンに従って、ドライエッチングを用いて、半導体基板１０を加工して、トレンチ（溝）６１０を形成する。
ドライエッチングにおいては、パターン寸法の微細化やアスペクト比の増大に応じて、エッチング速度が遅くなる現象、マイクロローディング現象が生じ得る。従って、マイクロローディング現象により、幅狭部３０４ａに対応する幅の狭い開口部におけるエッチングにおいては、幅広部３０４ｂに対応する幅の広い開口部におけるエッチングに比べて、エッチング速度が遅くなる。さらに、最終的には、幅狭部３０４ａに対応する幅の狭い開口部におけるエッチングが停止してしまうことになる（セルフストップ現象）。
従って、幅狭部３０４ａ、幅広部３０４ｂ及び素子分離壁３１０に対応するトレンチ６１０の形成を、ドライエッチングによって同時に行っても、それぞれに対応するパターンの開口部の幅に応じた深さでトレンチ６１０を掘ることができる。言い換えると、本実施形態においては、トレンチ６１０の幅を狭くすると浅くしか掘れず、一方、トレンチ６１０の幅を広くすると深くまで掘れること利用することで、幅狭部３０４ａ、幅広部３０４ｂ及び素子分離壁３１０に対応するトレンチ６１０の形成を同時に行うことができる。
そして、図６Ｂの下段に示すように、幅狭部３０４ａに対応する領域においては、トレンチ６１０が浅く、幅広部３０４ｂに対応する領域においては、トレンチ６１０が深くなる。すなわち、本実施形態においては、マイクロローディング現象及びセルフストップ現象を利用して、半導体基板１０の膜厚の途中まで貫く幅狭部３０４ａと、半導体基板１０を貫通する幅広部３０４ｂ及び素子分離壁３１０とを同時に（同工程で）形成することができる。
なお、本実施形態においては、半導体基板１０の材質や膜厚、幅狭部３０４ａの幅ｃ、幅広部３０４ｂの幅ｂ、素子分離壁３１０の幅ａ等に応じて、エッチング条件等を適宜選択することが好ましい。
そして、図６Ｃに示すように、トレンチ６１０を絶縁膜等の埋め込み膜で埋め込むことにより、画素分離部３０４（幅狭部３０４ａ、幅広部３０４ｂ）及び素子分離壁３１０を形成することができる。なお、図６Ｃの下段に示す図において、幅狭部３０４ａの下方に位置する半導体基板１０の領域は、オーバーフローパスとなる。その後、拡散工程や、トランジスタ及び配線の形成工程、裏面加工工程等が行われることとなる。その際、半導体基板１０の薄肉化工程において、図６Ｃの下段に示す図において一番下に残存する半導体基板１０の領域が除去され、オーバーフローパスとなる領域のみが残ることとなる。
このように、本実施形態においては、マイクロローディング効果及びセルフストップ現象を利用することにより、半導体基板１０の膜厚の途中まで貫く幅狭部３０４ａと、半導体基板１０を貫通する幅広部３０４ｂ及び素子分離壁３１０とを同時に（同工程で）形成することができる。従って、本実施形態においては、これらが同一工程で形成されるため、素子分離壁３１０に対して画素分離部３０４（詳細には、幅狭部３０４ａ及び幅広部３０４ｂ）が位置ずれを起こす可能性がないことから、画素分離部３０４、拡散領域３０６及び拡散領域３２０のレイアウトに、多少の余裕を持たせることは必要がなくなる。その結果、本実施形態によれば、光電変換部３０２の体積をより大きくすることができ、飽和電荷量Ｑｓをより大きくすることができる。
さらに、本実施形態によれば、幅狭部３０４ａ、幅広部３０４ｂ及び素子分離壁３１０を同時に形成することができことから、工程数を減らすことができ、ひいては撮像装置１の製造コストの増加を抑えることができる。また、本実施形態によれば、画素分離部３０４（詳細には、幅狭部３０４ａ及び幅広部３０４ｂ）と素子分離壁３１０とを繋がったものして形成することができるため、画素分離部３０４と素子分離壁３１０との間につなぎ目があることによる不具合も生じ難い。詳細には、このようなつなぎ目が存在すると、画素分離部３０４と素子分離壁３１０との合わせズレにより、両者が重なった箇所が深くなったり（半導体基板１０の厚み方向における長さが長くなる）、両者が重ならない場合には、トレンチ（溝）が分断したりといった不具合が生じる可能性がある。なお、従来技術においては、幅狭部３０４ａと幅広部３０４ｂとは、半導体基板１０の厚み方向における長さ（深さ）が異なるため、別工程で形成することとなる。
以上説明したように、本実施形態によれば、位相差検出時には、一対の画素３００ａ、３００ｂを物理的に分離する画素分離部３０４と電気的に分離する拡散領域３０６と、一対の画素３００ａ、３００ｂを電気的に分離する拡散領域３２０とを設けていることから、位相差検出の精度を向上させる。さらに、本実施形態においては、オーバーフローパスを設けていることから、通常の撮像時に、画素３００ａ、３００ｂのいずれか一方の画素の電荷が飽和しそうになった際には、上記オーバーフローパスを介して他方の画素に電荷を移動させることにより、一方の画素の飽和を避けることができる。従って、本実施形態によれば、このようなオーバーフローパスを設けることにより、撮像素子１００から出力される画素信号のリニアリティを確保し、撮像画像の劣化を防ぐことができる。
加えて、本実施形態によれば、画素分離部３０４の一部として幅の狭い幅狭部３０４ａを設けることにより、オーバーフローパスの領域が小さくなることから、オーバーフローパスが存在しても、光電変換部３０２の体積をより大きくすることができ、ひいては撮像素子１００の飽和電荷量Ｑｓをより大きくすることができる。また、本実施形態によれば、幅狭部３０４ａの幅の狭くすることにより、幅狭部３０４ａの上側の端面が狭くなるため、当該端面による光の反射や散乱を抑制することができ、その結果、混色の発生を抑えることができる。
また、本実施形態においては、マイクロローディング効果及びセルフストップ現象を利用することにより、半導体基板１０の膜厚の途中まで貫く幅狭部３０４ａと、半導体基板１０を貫通する幅広部３０４ｂ及び素子分離壁３１０とを同時に（同工程で）形成することができる。従って、本実施形態においては、これらが同一工程で行われるため、素子分離壁３１０に対して画素分離部３０４が位置ずれを起こす可能性がないことから、画素分離部３０４、拡散領域３０６及び拡散領域３２０のレイアウトに、多少の余裕を持たせることは必要がなくなる。その結果、本実施形態によれば、光電変換部３０２の体積をより大きくすることができ、飽和電荷量Ｑｓをより大きくすることができる。
さらに、本実施形態によれば、幅狭部３０４ａ、幅広部３０４ｂ及び素子分離壁３１０を同時に形成することができことから、工程数を減らすことができ、ひいては撮像装置１の製造コストの増加を抑えることができる。また、本実施形態によれば、画素分離部３０４（詳細には、幅狭部３０４ａ及び幅広部３０４ｂ）と素子分離壁３１０とを繋がったものして形成することができるため、画素分離部３０４（詳細には、幅狭部３０４ａ及び幅広部３０４ｂ）と素子分離壁３１０との間につなぎ目があることによる不具合も生じ難い。
また、本実施形態においては、オーバーフローパス（すなわち、幅狭部３０４ａ）の位置や個数や大きさを任意に変えることが容易であることから、以下に説明するような変形例１も可能となる。以下に、本実施形態の変形例１の詳細を説明する。
＜３．５ 変形例１＞
次に、図７から図９を参照して、本実施形態の変形例１に係る撮像素子１００を説明する。図７は、本実施形態の変形例１に係る撮像素子１００の平面を示す説明図であり、図８及び図９は、本実施形態の変形例１に係る撮像素子１００の断面を示す説明図であり、詳細には、図７に示すＣ－Ｃ´線で撮像素子１００を切断した断面に対応する。
例えば、図７及び図８に示すように、本変形例１においては、画素分離部３０４は、交互に配置された複数の幅狭部３０４ａと複数の幅広部３０４ｂとを有することができる。そして、図８の示すように、各幅狭部３０４ａと半導体基板１０の受光面１０ａとの間に、第１の導電型（例えばｎ型）の不純物を含む拡散領域３２０からなるオーバーフローパスが設けられることとなる。
また、本変形例１においては、各幅狭部３０４ａの幅ｃを略同一にすることにより、図８に示すように、半導体基板１０の膜厚方向における各幅狭部３０４ａの長さ（深さ）ｇを略同一としてもよい。
もしくは、本変形例１においては、各幅狭部３０４ａの幅ｃを異なるものにすることにより、図９に示すように、半導体基板１０の膜厚方向における各幅狭部３０４ａの長さ（深さ）ｇを異なるものとしてもよい。本変形例１においては、本実施形態と同様に、マイクロローディング効果及びセルフストップ現象を利用することにより、各幅狭部３０４ａの幅ｃに応じて、半導体基板１０の膜厚方向における各幅狭部３０４ａの長さ（深さ）ｇを制御することが容易であることから、図９に示すような構成も容易に形成することができる。
また、本実施形態によれば、画素分離部３０４は、半導体基板１０の平面において矩形状であることに限定されるものではなく、台形状、波状、矩形波状等、様々な形状にすることができることから、以下に説明するような変形例２も可能となる。以下に、本実施形態の変形例２の詳細を説明する。
＜３．６ 変形例２＞
さらに、図１０から図１４を参照して、本実施形態の変形例２に係る撮像素子１００を説明する。図１０は、本実施形態の変形例２に係る撮像素子１００の平面を示す説明図であり、図１１は、本実施形態の変形例２に係る撮像素子１００の断面を示す説明図であって、詳細には、図１０に示すＤ－Ｄ´線で撮像素子１００を切断した断面に対応する。また、図１２は、本実施形態の変形例２に係る撮像素子１００の平面を示す説明図であり、図１３は、本実施形態の変形例２に係る撮像素子１００の断面を示す説明図であって、詳細には、図１２に示すＥ－Ｅ´線で撮像素子１００を切断した断面に対応する。さらに、図１４は、本実施形態の変形例２に係る撮像素子１００の平面を示す説明図である。
本変形例２においては、例えば、図１０に示すように、撮像素子１００を半導体基板１０の受光面１０ａとは反対側の面１０ｂから見た場合、画素分離部３０４は、撮像素子１００の中心に向かって暫時狭くなる幅ｃを有してもよい。
また、図１０に示すような構成の場合、撮像素子１００の断面は、図１１に示すように形成される。詳細には、図１１に示すように、半導体基板１０の膜厚方向における画素分離部３０４の長さ（深さ）ｇは、画素分離部３０４の幅ｃが広くなるに従って、長くなる。そして、画素分離部３０４の長さｇが最も短くなっている個所の上方に、オーバーフローパスとなる拡散領域３２０を設けられることとなる。
また、本変形例２においては、例えば、図１２に示すように、撮像素子１００を半導体基板１０の受光面１０ａとは反対側の面１０ｂから見た場合、画素分離部３０４は、撮像素子１００の列方向（図１２中Ｙ方向）に沿って、暫時狭くなる幅ｃを有してもよい。なお、本変形例２においては、画素分離部３０４は、図１２中上下に位置する画素３００ａ、３００ｂを分離するために、撮像素子１００の行方向（図１２中Ｘ方向）に沿って、暫時狭くなる幅ｃを有してもよい。
また、図１２に示すような構成の場合、撮像素子１００の断面は、図１３に示すように形成される。詳細には、図１３に示すように、半導体基板１０の膜厚方向における画素分離部３０４の長さ（深さ）ｇは、画素分離部３０４の幅ｃが広くなるに従って、長くなる。そして、画素分離部３０４の長さｇが最も短くなっている個所の上方に、オーバーフローパスとなる拡散領域３２０を設けられることとなる。
本変形例２においては、例えば、素子分離壁３１０の幅ａが幅広部３０４ｂの幅ｂと略同一とした場合、画素分離部３０４の幅の最大値ｃｍａｘと最小値ｃｍｉｎとは、素子分離壁３１０の幅ａに対して、ｃｍｉｎ＜ｃｍａｘ＜ａ、ｃｍｉｎ×１＜ｃｍａｘ－ｃｍｉｎ＜ｃｍａｘ×０．８であることが好ましい。さらに、本変形例においては、例えば、半導体基板１０の膜厚方向における画素分離部３０４の長さ（深さ）の最大値ｇｍａｘと最小値ｇｍｉｎとは、素子分離壁３１０の長さ（深さ）ｎに対して、ｇｍｉｎ＜ｇｍａｘ＜ｎ、ｇｍｉｎ×０．０５＜ｇｍａｘ－ｇｍｉｎ＜ｎ×０．７であることが好ましい。
なお、本変形例２においては、変形例１と組み合わせてもよい。例えば、図１４に示すように、画素分離部３０４は、撮像素子１００の列方向（図１４中Ｙ方向）に沿って、暫時狭くなり、広くなる幅ｃを繰り返す山形波状に形成されてもよい。
＜＜４． 第２の実施形態＞＞
＜４．１ 第２の実施形態の背景＞
まずは、図１５及び図１６を参照して、本発明者らの創作した本開示の第２の実施形態の背景を説明する。図１５は、比較例に係る撮像素子１００の断面の一部を示す説明図であり、詳細には、図２に示す領域５００の拡大図である。また、図１６は、比較例に係る撮像素子１００の平面を示す説明図であり、図２に示すＡ－Ａ´線で撮像素子１００を切断した際の断面に対応する。なお、ここで、比較例とは、本発明者らが本開示の実施形態をなす前に、検討を重ねていた撮像素子１００のことを意味するものとする。
図１５及び図１６に示すように、比較例に係る撮像素子１００においては、画素分離部３０４は、ポリシリコンからなる中心部３３０と、当該中心部３３０の外周を覆うシリコン酸化膜からなる外周部３３２とで構成される。このような構造においては、シリコン酸化膜からなる外周部３３２とシリコンからなる半導体基板１０とでは、屈折率が異なることから、外周部３３２と半導体基板１０との界面で入射光が反射されてしまう。そして、反射された光は、本来吸収されるべき撮像素子１００に隣り合う他の撮像素子１００へ入射してしまう。さらに、他の撮像素子１００が、一方の撮像素子１００と異なる色の光を検出するための撮像素子１００であった場合には、他の撮像素子１００において混色が生じることから、色ノイズや象のボケ（ＭＴＦ（Ｍｏｄｕｌａｔｉｏｎ Ｔｒａｎｓｆｅｒ Ｆｕｎｃｔｉｏｎ）の悪化）等が発生してしまう。
そこで、図１５及び図１６に示すように、比較例に係る撮像素子１００においては、画素分離部３０４の中心部３３０を半導体基板１０と同等の屈折率を持つポリシリコンで形成することにより、中心部３３０でも光を吸収するようにして、上述のような界面での反射を抑制している。
このような状況において、本発明者らが上述のような撮像素子１００の構成をより詳細に検討したところ、当該構成においては、撮像素子１００をより微細化した場合により強く求められる撮像素子１００の光電変換効率（Ｑｅ）の向上に限界があることがわかった。詳細には、画素分離部３０４の中心部３３０で吸収された光は、光電変換されることがないため画素信号として利用することができない。従って、撮像素子１００に入射した光の一部が中心部３３０で吸収されてしまうことから、光電変換部３０２に入射する光が減少し、光電変換部３０２で発生する電荷量が少なくなってしまうことから、光電変換効率（Ｑｅ）の向上には限界があった。
この状況を鑑みて、本発明者らは、上述した界面での光の反射を抑えつつ、中心部３３０での光の吸収を抑えることできる構成について鋭意検討を行い、以下に説明する本開示の第２の実施形態を創作するに至った。以下、本発明者らが創作した本開示の第２の実施形態の詳細を順次説明する。
＜４．２ 構成＞
まずは、図１７を参照して、本実施形態に係る撮像素子１００の構成を説明する。図１７は、本実施形態に係る撮像素子１００の平面を示す説明図であり、詳細には、図２に示すＡ－Ａ´線で撮像素子１００を切断した断面に対応する。なお、以下の説明においては、図２及び図３を参照して説明した比較例に係る撮像素子１００と共通する構成については、説明を省略する。
図１７に示すように、本実施形態においては、撮像素子１００の中心に列方向（図１７中Ｙ方向）に沿って並ぶ複数の画素分離部（第２の画素分離部）３５０により、画素３００ａと画素３００ｂとは分離されている。詳細には、画素分離部３５０は、撮像素子１００を受光面１０ａの反対側の面１０ｂの上方から見た場合、略円状の中心部３５２と、中心部３５２の外周を覆う外周部３５４とから構成される。
さらに詳細には、画素分離部３５０は、半導体基板１０の厚み方向に沿って、半導体基板１０の受光面と反対側の面（第２の面）１０ｂから当該半導体基板１０の途中まで貫く略円柱として形成される。そして、画素分離部３５０の上側に位置する、画素分離部３５０と半導体基板１０の受光面１０ａとの間には、第１の導電型（例えばｎ型）の不純物を含む拡散領域３２０からなるオーバーフローパスが設けられることとなる。さらに、図１７に示すように、画素分離部３５０の周囲には、第２の導電型（例えばｐ型）の不純物を含む拡散領域３０６が形成されている。
また、本実施形態においては、中心部３５２は、例えば、ポリシリコン、シリコン酸化膜、シリコン窒化膜、チタン窒化膜等から形成することができ、すなわち、半導体基板１０と屈折率がより近い材料から形成されることが好ましい。さらに、本実施形態においては、外周部３５４は、設けることが必須ではないが、設けた場合には、シリコン酸化膜、シリコン窒化膜、チタン窒化膜等から形成することができる。
さらに、本実施形態においては、光の吸収を抑えるために、中心部３５２の直径Ｒは小さいことが好ましい。しかしながら、本実施形態においては、複数の画素分離部３５０及び拡散領域３０６により、画素３００ａと画素３００ｂとを分離するために、図１７に示す、中心部３５２の直径Ｒや、画素分離部３５０の中心から隣り合う画素分離部３５０の中心までの距離（ピッチ）Ｐや、拡散領域３０６の長さ（拡散長）Ｄは、Ｐ≦Ｒ＋Ｄ×２の関係を満たすことが好ましい。なお、本実施形態においては、このような条件を満たすように、画素分離部３５０の数やピッチＰ、中心部３５２の直径Ｒを適宜選択することが好ましく、さらに、拡散長Ｄ決定する拡散条件等についても適宜選択することが好ましい。
また、本実施形態においては、複数の画素分離部３５０は、列方向（図１７中Ｙ方向）に沿って並ぶことに限定されるものではなく、行方向（図１７中Ｘ方向）に沿って並んでもよい。さらに、本実施形態においては、画素分離部３５０の数も３つに限定されるものではなく、２つ以上あればよい。
図１６に示すような比較例に係る撮像素子１００では、直線的な構成を持つ画素分離部３０４により画素３００ａと画素３００ｂとを分離していた。一方、本実施形態においては、図１７に示すように、略円状の画素分離部３５０を複数個並べることにより、画素３００ａと画素３００ｂとを分離する。本実施形態においては、図１７に示されるような構成にすることにより、比較例に比べて、シリコン酸化膜で形成された外周部３５４を少なくすることができることから、外周部３５４と半導体基板１０との界面での光の反射を抑え、ひいては混色等の発生を抑えることができる。
さらに、本実施形態によれば、図１７に示されるような構成にすることにより、比較例に比べて、シリコンで形成された中心部３５２を少なくすることができることから、中心部３５２による光の吸収を抑えることができる。従って、本実施形態によれば、撮像素子１００の光電変換効率（Ｑｅ）をより向上させることができる。
＜４．３ 製造方法＞
次に、図１８Ａから図１８Ｃを参照して、本実施形態に係る撮像素子１００の製造方法を説明する。図１８Ａから図１８Ｃは、本実施形態に係る撮像素子１００の製造方法を示す説明図であり、詳細には、各図面の上段は、図１７に示す平面図に対応し、各図面の下段は、図１７に示すＦ－Ｆ´線で撮像素子１００を切断した断面に対応するが、下側が受光面１０ａとなる。
まず、図１８Ａに示すように、リソグラフィ及びドライエッチングを用いて、半導体基板１０を加工して、トレンチ（溝）６１０を形成する。この際、素子分離壁３１０に対応するトレンチ６１０は、深く、且つ、矩形状に、画素分離部６５０に対応するトレンチ６１０は、浅く、略円状に形成する。
次に、図１８Ｂに示すように、トレンチ６１０内にＢＳＧ（Ｂｒｏｎ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）３６２を成膜し、熱を印加して、ボロンをＢＳＧ３６２から半導体基板１０へ拡散させる。
さらに、図１８Ｃに示すように、トレンチ６１０内にポリシリコン３５２を埋め込み、さらに拡散工程を行う。その後、トランジスタ及び配線の形成工程、裏面加工工程、ウエハ貼り合わせ工程等が行われることとなる。
以上説明したように、本実施形態によれば、位相差検出時には、一対の画素３００ａ、３００ｂを物理的に分離する画素分離部３０４と電気的に分離する拡散領域３０６と、一対の画素３００ａ、３００ｂを電気的に分離する拡散領域３２０等とを設けていることから、位相差検出の精度を向上させる。さらに、本実施形態においては、オーバーフローパスを設けていることから、通常の撮像時に、画素３００ａ、３００ｂのいずれか一方の画素の電荷が飽和しそうになった際には、上記オーバーフローパスを介して他方の画素に電荷を移動させることにより、一方の画素の飽和を避けることができる。従って、本実施形態によれば、このようなオーバーフローパスを設けることにより、撮像素子１００から出力される画素信号のリニアリティを確保し、撮像画像の劣化を防ぐことができる。
加えて、本実施形態によれば、シリコン酸化膜で形成された外周部３５４を少なくすることができることから、外周部３５４と半導体基板１０との界面での光の反射を抑えることができ、ひいては混色等の発生を抑えることができる。さらに、本実施形態によれば、シリコンで形成された中心部３５２を少なくすることができることから、中心部３５２による光の吸収を抑えることができる。従って、本実施形態によれば、撮像素子１００の光電変換効率（Ｑｅ）をより向上させることができる。
＜４．４ 変形例＞
次に、図１９及び図２０を参照して、本実施形態の変形例に係る撮像素子１００を説明する。図１９及び図２０は、本実施形態の変形例に係る撮像素子１００の平面を示す説明図である。
本変形例においては、図１９に示すように、画素分離部（第３の画素分離部）３５０は、略円状の断面を持つものだけでなく、略矩形状の断面を持っていてもよい。さらに、本変形例においては、複数の画素分離部３５０は、行方向（図１９中Ｘ方向）に沿って並んでもよい。
また、本変形例においては、図２０に示すように、複数の画素分離部３５０は、行方向（図２０中Ｘ方向）に沿って並んでもよく、さらに、複数の画素分離部３５０で構成される列は、撮像素子１００の中心を通過するものでなくてもよい。
＜＜５． まとめ＞＞
以上説明したように、本開示の各実施形態によれば、位相差検出時には一対の画素３００ａ、３００ｂを分離する要素と、通常撮影時にオーバーフローパスとしての機能する要素とを設けていることから、位相差検出の精度を向上させつつ、撮像画像の劣化を避けることができる。
なお、上述した本開示の実施形態においては、裏面照射型ＣＭＯＳイメージセンサ構造に適用した場合について説明したが、本開示の実施形態はこれに限定されるものではなく、他の構造に適用されてもよい。
なお、上述した本開示の実施形態においては、第１の導電型をｎ型とし、第２の導電型をｐ型とし、電子を信号電荷として用いた撮像素子１００について説明したが、本開示の実施形態はこのような例に限定されるものではない。例えば、本実施形態は、第１の導電型をｐ型とし、第２の導電型をｎ型とし、正孔を信号電荷として用いる撮像素子１００に適用することが可能である。
また、上述した本開示の実施形態においては、半導体基板１０は、必ずしもシリコン基板でなくてもよく、他の基板（例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板やＳｉＧｅ基板など）であっても良い。また、上記半導体基板１０は、このような種々の基板上に半導体構造等が形成されたものでも良い。
さらに、本開示の実施形態に係る撮像装置１は、可視光の入射光量の分布を検知して画像として撮像する撮像装置に限定されるものではない。例えば、本実施形態は、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する撮像装置や、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の撮像装置（物理量分布検知装置）に対して適用することができる。
また、本開示の実施形態に係る撮像装置１は、一般的な半導体装置の製造に用いられる、方法、装置、及び条件を用いることで製造することが可能である。すなわち、本実施形態に係る撮像装置１は、既存の半導体装置の製造工程を用いて製造することが可能である。
なお、上述の方法としては、例えば、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法及びＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を挙げることができる。ＰＶＤ法としては、真空蒸着法、ＥＢ（電子ビーム）蒸着法、各種スパッタリング法（マグネトロンスパッタリング法、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）－ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）結合形バイアススパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットスパッタリング法、高周波スパッタリング法等）、イオンプレーティング法、レーザーアブレーション法、分子線エピタキシー法（ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法）、レーザー転写法を挙げることができる。また、ＣＶＤ法としては、プラズマＣＶＤ法、熱ＣＶＤ法、有機金属（ＭＯ）ＣＶＤ法、光ＣＶＤ法を挙げることができる。さらに、他の方法としては、電解メッキ法や無電解メッキ法、スピンコート法；浸漬法；キャスト法；マイクロコンタクトプリント法；ドロップキャスト法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法、フレキソ印刷法といった各種印刷法；スタンプ法；スプレー法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法といった各種コーティング法を挙げることができる。さらに、パターニング法としては、シャドーマスク、レーザー転写、フォトリソグラフィー等の化学的エッチング、紫外線やレーザー等による物理的エッチング等を挙げることができる。加えて、平坦化技術としては、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法、レーザー平坦化法、リフロー法等を挙げることができる。
＜＜６． カメラへの応用例＞＞
本開示に係る技術（本技術）は、さらに様々な製品へ応用することができる。例えば、本開示に係る技術は、カメラ等に適用されてもよい。そこで、図２１を参照して、本技術を適用した電子機器としての、カメラ７００の構成例について説明する。図２１は、本開示に係る技術（本技術）が適用され得るカメラ７００の概略的な機能構成の一例を示す説明図である。
図２１に示すように、カメラ７００は、撮像装置７０２、光学レンズ７１０、シャッタ機構７１２、駆動回路ユニット７１４、及び、信号処理回路ユニット７１６を有する。光学レンズ７１０は、被写体からの像光（入射光）を撮像装置７０２の撮像面上に結像させる。これにより、撮像装置７０２の撮像素子１００内に、一定期間、信号電荷が蓄積される。シャッタ機構７１２は、開閉することにより、撮像装置７０２への光照射期間及び遮光期間を制御する。駆動回路ユニット７１４は、撮像装置７０２の信号の転送動作やシャッタ機構７１２のシャッタ動作等を制御する駆動信号をこれらに供給する。すなわち、撮像装置７０２は、駆動回路ユニット７１４から供給される駆動信号（タイミング信号）に基づいて信号転送を行うこととなる。信号処理回路ユニット７１６は、各種の信号処理を行う。例えば、信号処理回路ユニット７１６は、信号処理を行った映像信号を例えばメモリ等の記憶媒体（図示省略）に出力したり、表示部（図示省略）に出力したりする。
＜＜７． スマートフォンへの応用例＞＞
本開示に係る技術（本技術）は、さらに様々な製品へ応用することができる。例えば、本開示に係る技術は、スマートフォン等に適用されてもよい。そこで、図２２を参照して、本技術を適用した電子機器としての、スマートフォン９００の構成例について説明する。図２２は、本開示に係る技術（本技術）が適用され得るスマートフォン９００の概略的な機能構成の一例を示すブロック図である。
図２２に示すように、スマートフォン９００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）９０１、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）９０２、及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）９０３を含む。また、スマートフォン９００は、ストレージ装置９０４、通信モジュール９０５、及びセンサモジュール９０７を含む。さらに、スマートフォン９００は、撮像装置９０９、表示装置９１０、スピーカ９１１、マイクロフォン９１２、入力装置９１３、及びバス９１４を含む。また、スマートフォン９００は、ＣＰＵ９０１に代えて、又はこれとともに、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等の処理回路を有してもよい。
ＣＰＵ９０１は、演算処理装置及び制御装置として機能し、ＲＯＭ９０２、ＲＡＭ９０３、又はストレージ装置９０４等に記録された各種プログラムに従って、スマートフォン９００内の動作全般又はその一部を制御する。ＲＯＭ９０２は、ＣＰＵ９０１が使用するプログラムや演算パラメータなどを記憶する。ＲＡＭ９０３は、ＣＰＵ９０１の実行において使用するプログラムや、その実行において適宜変化するパラメータ等を一次記憶する。ＣＰＵ９０１、ＲＯＭ９０２、及びＲＡＭ９０３は、バス９１４により相互に接続されている。また、ストレージ装置９０４は、スマートフォン９００の記憶部の一例として構成されたデータ格納用の装置である。ストレージ装置９０４は、例えば、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等の磁気記憶デバイス、半導体記憶デバイス、光記憶デバイス等により構成される。このストレージ装置９０４は、ＣＰＵ９０１が実行するプログラムや各種データ、及び外部から取得した各種のデータ等を格納する。
通信モジュール９０５は、例えば、通信ネットワーク９０６に接続するための通信デバイスなどで構成された通信インタフェースである。通信モジュール９０５は、例えば、有線又は無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＷＵＳＢ（Ｗｉｒｅｌｅｓｓ ＵＳＢ）用の通信カード等であり得る。また、通信モジュール９０５は、光通信用のルータ、ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）用のルータ、又は、各種通信用のモデム等であってもよい。通信モジュール９０５は、例えば、インターネットや他の通信機器との間で、ＴＣＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ）／ＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）等の所定のプロトコルを用いて信号等を送受信する。また、通信モジュール９０５に接続される通信ネットワーク９０６は、有線又は無線によって接続されたネットワークであり、例えば、インターネット、家庭内ＬＡＮ、赤外線通信又は衛星通信等である。
センサモジュール９０７は、例えば、モーションセンサ（例えば、加速度センサ、ジャイロセンサ、地磁気センサ等）、生体情報センサ（例えば、脈拍センサ、血圧センサ、指紋センサ等）、又は位置センサ（例えば、ＧＮＳＳ（Ｇｌｏｂａｌ Ｎａｖｉｇａｔｉｏｎ Ｓａｔｅｌｌｉｔｅ Ｓｙｓｔｅｍ）受信機等）等の各種のセンサを含む。
撮像装置９０９は、スマートフォン９００の表面に設けられ、スマートフォン９００の裏側又は表側に位置する対象物等を撮像することができる。詳細には、撮像装置９０９は、本開示に係る技術（本技術）が適用され得るＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ ＭＯＳ）イメージセンサ等の撮像素子（図示省略）と、撮像素子で光電変換された信号に対して撮像信号処理を施す信号処理回路（図示省略）とを含んで構成することができる。さらに、撮像装置９０９は、撮像レンズ、ズームレンズ、及びフォーカスレンズ等により構成される光学系機構（図示省略）及び、上記光学系機構の動作を制御する駆動系機構（図示省略）をさらに有することができる。そして、上記撮像素子は、対象物からの入射光を光学像として集光し、上記信号処理回路は、結像された光学像を画素単位で光電変換し、各画素の信号を撮像信号として読み出し、画像処理することにより撮像画像を取得することができる。
表示装置９１０は、スマートフォン９００の表面に設けられ、例えば、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ等の表示装置であることができる。表示装置９１０は、操作画面や、上述した撮像装置９０９が取得した撮像画像などを表示することができる。
スピーカ９１１は、例えば、通話音声や、上述した表示装置９１０が表示する映像コンテンツに付随する音声等を、ユーザに向けて出力することができる。
マイクロフォン９１２は、例えば、ユーザの通話音声、スマートフォン９００の機能を起動するコマンドを含む音声や、スマートフォン９００の周囲環境の音声を集音することができる。
入力装置９１３は、例えば、ボタン、キーボード、タッチパネル、マウス等、ユーザによって操作される装置である。入力装置９１３は、ユーザが入力した情報に基づいて入力信号を生成してＣＰＵ９０１に出力する入力制御回路を含む。ユーザは、この入力装置９１３を操作することによって、スマートフォン９００に対して各種のデータを入力したり処理動作を指示したりすることができる。
以上、スマートフォン９００の構成例を示した。上記の各構成要素は、汎用的な部材を用いて構成されていてもよいし、各構成要素の機能に特化したハードウェアにより構成されていてもよい。かかる構成は、実施する時々の技術レベルに応じて適宜変更され得る。
＜＜８． 内視鏡手術システムへの応用例＞＞
本開示に係る技術（本技術）は、さらに様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ： Ｃａｍｅｒａ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザー光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザー光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザー光源それぞれからのレーザー光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ Ｂａｎｄ Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２４は、図２３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ Ｗｈｉｔｅ Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、内視鏡１１１００や、カメラヘッド１１１０２（の撮像部１１４０２）、ＣＣＵ１１２０１（の画像処理部１１４１２）等）に適用され得る。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜＜９． 移動体への応用例＞＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ Ｄｒｉｖｅｒ Ａｓｓｉｓｔａｎｃｅ Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２６は、撮像部１２０３１の設置位置の例を示す図である。
図２６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１等に適用され得る。
＜＜１０． 補足＞＞
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、本技術は以下のような構成も取ることができる。
（１）
半導体基板と、
前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子と、
を備える撮像装置であって、
前記各撮像素子は、
前記半導体基板内に互いに隣接するように設けられた複数の画素と、
前記複数の画素を取り囲み、且つ、前記半導体基板を貫通するように設けられた素子分離壁と、
前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、
前記複数の画素を分離する第１の画素分離部と、
を有し、
前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第１の画素分離部は、前記素子分離壁の幅に比べて狭い幅を持つ幅狭部を有し、
前記幅狭部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、
撮像装置。
（２）
前記幅狭部と前記第１の面との間には、前記複数の画素の間で飽和電荷をやり取りするオーバーフローパスが設けられている、上記（１）に記載の撮像装置。
（３）
前記第１の画素分離部の周囲には、不純物を含む拡散領域が設けられている、上記（１）又は（２）に記載の撮像装置。
（４）
前記第１の画素分離部は、複数の前記幅狭部を有する、上記（１）～（３）のいずれか１つに記載の撮像装置。
（５）
前記第２の面の上方から見た場合、
前記第１の画素分離部は、前記素子分離壁の幅と略同一の幅を持つ幅広部を有し、
前記幅広部は、前記半導体基板を貫通する、
上記（１）～（４）のいずれか１つに記載の撮像装置。
（６）
前記第１の画素分離部は、複数の前記幅広部を有する、上記（５）に記載の撮像装置。
（７）
前記第２の面の上方から見た場合、
前記第１の画素分離部は、前記行方向及び前記列方向に沿って、暫時狭くなる幅を有する、
上記（１）に記載の撮像装置。
（８）
前記第２の面の上方から見た場合、
前記第１の画素分離部は、前記撮像素子の中心に向かって暫時狭くなる幅を有する、
上記（１）に記載の撮像装置。
（９）
前記半導体基板の膜厚方向における、前記第２の面からの前記第１の画素分離部の長さは、前記第１の画素分離部の前記幅が広くなるに従って、長くなる、上記（７）又は（８）に記載の撮像装置。
（１０）
半導体基板と、
前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子と、
を備える撮像装置であって、
前記各撮像素子は、
前記半導体基板内に互いに隣接するように設けられた複数の画素と、
前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、
前記複数の画素を分離する１つ又は複数の第２の画素分離部と、
を有し、
前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第２の画素分離部は、略円状の断面を持つ、
撮像装置。
（１１）
前記第２の画素分離部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫き、
前記第２の画素分離部と前記第１の面との間には、前記複数の画素の間で飽和電荷をやり取りするオーバーフローパスが設けられている、
上記（１０）に記載の撮像装置。
（１２）
前記第２の画素分離部の周囲には、不純物を含む拡散領域が設けられている、
上記（１０）又は（１１）に記載の撮像装置。
（１３）
前記第２の画素分離部は、シリコン、シリコン酸化膜、シリコン窒化膜、チタン窒化膜のうちから選択されるいずれか１つの材料からなる、上記（１０）～（１２）のいずれか１つに記載の撮像装置。
（１４）
前記第２の画素分離部は、前記第２の画素分離部の外周を覆う外周部を有する、上記（１０）～（１３）のいずれか１つに記載の撮像装置。
（１５）
前記外周部は、シリコン酸化膜、シリコン窒化膜、チタン窒化膜のうちから選択されるいずれか１つの材料からなる、上記（１４）に記載の撮像装置。
（１６）
前記複数の第２の画素分離部は、前記第２の面の上方から見た場合、前記行方向及び前記列方向に沿って並ぶように設けられている、上記（１０）～（１５）のいずれか１つに記載の撮像装置。
（１７）
前記撮像素子は、前記第２の面の上方から見た場合、略矩形状の断面持つ１つ又は複数の第３の画素分離部をさらに有し、
前記第３の画素分離部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、
上記（１０）～（１６）のいずれか１つに記載の撮像装置。
（１８）
異なる幅を持つ矩形状の開口部を持つマスクを用いて、半導体基板をエッチングし、
前記エッチングにより形成された溝に、絶縁膜を埋め込む、
ことを含む、撮像装置の製造方法。
（１９）
半導体基板と、前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子と、を有する撮像装置を含む電子機器であって、
前記各撮像素子は、
前記半導体基板内に互いに隣接するように設けられた複数の画素と、
前記複数の画素を取り囲み、且つ、前記半導体基板を貫通するように設けられた素子分離壁と、
前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、
前記複数の画素を分離する第１の画素分離部と、
を有し、
前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第１の画素分離部は、前記素子分離壁の幅に比べて狭い幅を持つ幅狭部を有し、
前記幅狭部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、
電子機器。
１ 撮像装置
１０ 半導体基板
１０ａ、１０ｂ 面
３０ 画素アレイ部
３２ 垂直駆動回路部
３４ カラム信号処理回路部
３６ 水平駆動回路部
３８ 出力回路部
４０ 制御回路部
４２ 画素駆動配線
４４ 垂直信号線
４６ 水平信号線
４８ 入出力端子
１００ 撮像素子
２００ オンチップレンズ
２０２ カラーフィルタ
２０４ 遮光部
３００ａ、３００ｂ 画素
３０２ 光電変換部
３０４、３５０ 画素分離部
３０４ａ 幅狭部
３０４ｂ 幅広部
３０６、３０８、３２０ 拡散領域
３１０ 素子分離壁
３３０、３５２ 中心部
３３２、３５４ 外周部
４００ａ、４００ｂ 転送ゲート
４０２ ゲート電極
５００ 領域
６００ マスク
６１０ トレンチ
６１２ ＢＳＧ

Claims (19)

  1. 半導体基板と、
    前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子と、
    を備える撮像装置であって、
    前記各撮像素子は、
    前記半導体基板内に互いに隣接するように設けられた複数の画素と、
    前記複数の画素を取り囲み、且つ、前記半導体基板を貫通するように設けられた素子分離壁と、
    前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、
    前記複数の画素を分離する第１の画素分離部と、
    を有し、
    前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第１の画素分離部は、前記素子分離壁の幅に比べて狭い幅を持つ幅狭部を有し、
    前記幅狭部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、
    撮像装置。
  2. 前記幅狭部と前記第１の面との間には、前記複数の画素の間で飽和電荷をやり取りするオーバーフローパスが設けられている、請求項１に記載の撮像装置。
  3. 前記第１の画素分離部の周囲には、不純物を含む拡散領域が設けられている、請求項１に記載の撮像装置。
  4. 前記第１の画素分離部は、複数の前記幅狭部を有する、請求項１に記載の撮像装置。
  5. 前記第２の面の上方から見た場合、
    前記第１の画素分離部は、前記素子分離壁の幅と略同一の幅を持つ幅広部を有し、
    前記幅広部は、前記半導体基板を貫通する、
    請求項１に記載の撮像装置。
  6. 前記第１の画素分離部は、複数の前記幅広部を有する、請求項５に記載の撮像装置。
  7. 前記第２の面の上方から見た場合、
    前記第１の画素分離部は、前記行方向及び前記列方向に沿って、暫時狭くなる幅を有する、
    請求項１に記載の撮像装置。
  8. 前記第２の面の上方から見た場合、
    前記第１の画素分離部は、前記撮像素子の中心に向かって暫時狭くなる幅を有する、
    請求項１に記載の撮像装置。
  9. 前記半導体基板の膜厚方向における、前記第２の面からの前記第１の画素分離部の長さは、前記第１の画素分離部の前記幅が広くなるに従って、長くなる、請求項７に記載の撮像装置。
  10. 半導体基板と、
    前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子と、
    を備える撮像装置であって、
    前記各撮像素子は、
    前記半導体基板内に互いに隣接するように設けられた複数の画素と、
    前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、
    前記複数の画素を分離する１つ又は複数の第２の画素分離部と、
    を有し、
    前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第２の画素分離部は、略円状の断面を持つ、
    撮像装置。
  11. 前記第２の画素分離部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫き、
    前記第２の画素分離部と前記第１の面との間には、前記複数の画素の間で飽和電荷をやり取りするオーバーフローパスが設けられている、
    請求項１０に記載の撮像装置。
  12. 前記第２の画素分離部の周囲には、不純物を含む拡散領域が設けられている、
    請求項１０に記載の撮像装置。
  13. 前記第２の画素分離部は、シリコン、シリコン酸化膜、シリコン窒化膜、チタン窒化膜のうちから選択されるいずれか１つの材料からなる、請求項１０に記載の撮像装置。
  14. 前記第２の画素分離部は、前記第２の画素分離部の外周を覆う外周部を有する、請求項１０に記載の撮像装置。
  15. 前記外周部は、シリコン酸化膜、シリコン窒化膜、チタン窒化膜のうちから選択されるいずれか１つの材料からなる、請求項１４に記載の撮像装置。
  16. 前記複数の第２の画素分離部は、前記第２の面の上方から見た場合、前記行方向及び前記列方向に沿って並ぶように設けられている、請求項１０に記載の撮像装置。
  17. 前記撮像素子は、前記第２の面の上方から見た場合、略矩形状の断面持つ１つ又は複数の第３の画素分離部をさらに有し、
    前記第３の画素分離部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、
    請求項１０に記載の撮像装置。
  18. 異なる幅を持つ矩形状の開口部を持つマスクを用いて、半導体基板をエッチングし、
    前記エッチングにより形成された溝に、絶縁膜を埋め込む、
    ことを含む、撮像装置の製造方法。
  19. 半導体基板と、前記半導体基板上に行方向及び列方向に沿ってマトリックス状に配列し、入射された光に対して光電変換を行う、複数の撮像素子と、を有する撮像装置を含む電子機器であって、
    前記各撮像素子は、
    前記半導体基板内に互いに隣接するように設けられた複数の画素と、
    前記複数の画素を取り囲み、且つ、前記半導体基板を貫通するように設けられた素子分離壁と、
    前記複数の画素が共有するように前記半導体基板の第１の面の上方に設けられたオンチップレンズと、
    前記複数の画素を分離する第１の画素分離部と、
    を有し、
    前記半導体基板の、前記第１の面と対向する第２の面の上方から見た場合、前記第１の画素分離部は、前記素子分離壁の幅に比べて狭い幅を持つ幅狭部を有し、
    前記幅狭部は、前記半導体基板の膜厚方向に沿って、前記第２の面から当該半導体基板の途中まで貫く、
    電子機器。
JP2021055479A 2021-03-29 2021-03-29 撮像装置、撮像装置の製造方法、及び、電子機器 Pending JP2022152637A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021055479A JP2022152637A (ja) 2021-03-29 2021-03-29 撮像装置、撮像装置の製造方法、及び、電子機器
PCT/JP2022/005777 WO2022209365A1 (ja) 2021-03-29 2022-02-15 撮像装置、撮像装置の製造方法、及び、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021055479A JP2022152637A (ja) 2021-03-29 2021-03-29 撮像装置、撮像装置の製造方法、及び、電子機器

Publications (1)

Publication Number Publication Date
JP2022152637A true JP2022152637A (ja) 2022-10-12

Family

ID=83458361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021055479A Pending JP2022152637A (ja) 2021-03-29 2021-03-29 撮像装置、撮像装置の製造方法、及び、電子機器

Country Status (2)

Country Link
JP (1) JP2022152637A (ja)
WO (1) WO2022209365A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024142599A1 (ja) * 2022-12-26 2024-07-04 ソニーセミコンダクタソリューションズ株式会社 光検出装置、光検出装置の製造方法、及び電子機器
JP2024137356A (ja) * 2023-03-24 2024-10-07 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6738200B2 (ja) * 2016-05-26 2020-08-12 キヤノン株式会社 撮像装置
TWI833775B (zh) * 2018-07-10 2024-03-01 日商索尼半導體解決方案公司 固態攝像裝置及電子裝置
JP2020068289A (ja) * 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
WO2020095689A1 (ja) * 2018-11-06 2020-05-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子、および電子機器

Also Published As

Publication number Publication date
WO2022209365A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
WO2019159711A1 (ja) 撮像素子
TWI814902B (zh) 攝像裝置
WO2021193254A1 (ja) 撮像装置及び電子機器
WO2021193915A1 (ja) 撮像装置及び電子機器
WO2019220945A1 (ja) 撮像素子、電子機器
WO2019092988A1 (ja) 撮像素子および撮像装置
WO2022209365A1 (ja) 撮像装置、撮像装置の製造方法、及び、電子機器
WO2019003681A1 (ja) 固体撮像素子および撮像装置
WO2021125116A1 (ja) 受光装置
WO2020137203A1 (ja) 撮像素子および撮像装置
WO2022220084A1 (ja) 撮像装置
WO2019239754A1 (ja) 固体撮像素子および固体撮像素子の製造方法ならびに電子機器
WO2021124974A1 (ja) 撮像装置
US20230042668A1 (en) Imaging device and electronic device
WO2023042462A1 (ja) 光検出装置、光検出装置の製造方法、及び電子機器
JP2019165066A (ja) 撮像素子、電子機器
JP7275125B2 (ja) 撮像素子、電子機器
WO2019176302A1 (ja) 撮像素子および撮像素子の製造方法
WO2023047632A1 (ja) 撮像装置及び電子機器
US20200286936A1 (en) Semiconductor device and manufacturing method of semiconductor device
WO2023017650A1 (ja) 撮像装置及び電子機器
WO2023119840A1 (ja) 撮像素子、撮像素子の製造方法、電子機器
WO2023021740A1 (ja) 撮像素子、撮像装置、製造方法
WO2023068172A1 (ja) 撮像装置
WO2024142627A1 (en) Photodetector and electronic apparatus