JP2022146813A - 半導体装置の製造方法およびイオンビーム照射装置 - Google Patents

半導体装置の製造方法およびイオンビーム照射装置 Download PDF

Info

Publication number
JP2022146813A
JP2022146813A JP2021047982A JP2021047982A JP2022146813A JP 2022146813 A JP2022146813 A JP 2022146813A JP 2021047982 A JP2021047982 A JP 2021047982A JP 2021047982 A JP2021047982 A JP 2021047982A JP 2022146813 A JP2022146813 A JP 2022146813A
Authority
JP
Japan
Prior art keywords
region
ion beam
insulator
irradiated
scans
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021047982A
Other languages
English (en)
Inventor
惇一 橋本
Junichi Hashimoto
俊行 佐々木
Toshiyuki Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2021047982A priority Critical patent/JP2022146813A/ja
Priority to TW110127368A priority patent/TWI794906B/zh
Priority to CN202110971244.4A priority patent/CN115117076A/zh
Priority to US17/472,444 priority patent/US12040155B2/en
Publication of JP2022146813A publication Critical patent/JP2022146813A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H01J37/3233—Discharge generated by other radiation using charged particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/04—Arrangements of electrodes and associated parts for generating or controlling the discharge, e.g. electron-optical arrangement, ion-optical arrangement
    • H01J37/147—Arrangements for directing or deflecting the discharge along a desired path
    • H01J37/1472—Deflecting along given lines
    • H01J37/1474—Scanning means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/047—Coating on selected surface areas, e.g. using masks using irradiation by energy or particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C23C16/486—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation using ion beam radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】製造効率を向上した半導体装置の製造方法およびイオンビーム照射装置を提供する。【解決手段】 半導体装置の製造方法は、半導体基板に配置され、第１の領域および第１の領域より半導体基板からの高さが低い第２の領域を含む段差構造体を準備し、第１の領域および第２の領域にイオンビームを照射することで段差構造体をエッチングし、第１の領域に照射するイオンビームの照射量は第２の領域に照射するイオンビームの照射量より大きいこと、を含む。【選択図】図５

Description

本開示の実施形態は、半導体装置の製造方法およびイオンビーム照射装置に関する。
半導体装置としてのＮＡＮＤ型フラッシュメモリを用いた半導体パッケージが知られている。このようなＮＡＮＤ型フラッシュメモリを大容量化するために、多くのメモリセルを積層した構成をとる３次元ＮＡＮＤ型フラッシュメモリが実用化されている。それぞれのメモリセルに接続される複数の導電層は基板上に積層され、駆動回路などに接続される。
米国特許第７３３５５８０号明細書 米国特許第９４６６５３７号明細書 米国特許第１０３４７５０２号明細書
本開示に係る実施形態は、製造効率を向上した半導体装置の製造方法およびイオンビーム照射装置を提供する。
一実施形態に係る半導体装置の製造方法は、半導体基板に配置され、第１の領域および第１の領域より半導体基板からの高さが低い第２の領域を含む段差構造体を準備し、第１の領域および第２の領域にイオンビームを照射することで段差構造体をエッチングし、第１の領域に照射するイオンビームの照射量は第２の領域に照射するイオンビームの照射量より大きいこと、を含む。
一実施形態に係る半導体装置の全体構成を示す斜視図である。 一実施形態に係る半導体装置のメモリセル領域ＭＣＲと引き出し領域ＨＵＲの構成を示す斜視図である。 一実施形態に係る積層配線構造体の構成を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係るイオンビーム照射装置の構成を示す模式図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の構成を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。 一実施形態に係る積層配線構造体の製造方法を示す上面図および断面図である。
以下、本実施形態に係る半導体装置の製造方法およびイオンビーム照射装置について図面を参照して具体的に説明する。以下の説明において、略同一の機能及び構成を有する要素について、同一符号又は同一符号の後にアルファベットが追加された符号が付されており、必要な場合にのみ重複して説明する。以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示する。実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定されない。実施形態の技術的思想は、特許請求の範囲に対して、種々の変更を加えたものであってもよい。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図面において、既出の図面に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
同一のプロセスにより形成された複数の膜は、同一の層構造を有し、かつ、同一の材料で構成される。本明細書においては、複数の膜がそれぞれ異なる機能又は役割を果たす場合であっても、このように同一のプロセスにより形成された複数の膜は、それぞれ同一の層に存在する膜として扱う。
本発明の各実施の形態において、基板からメモリセルに向かう方向を上方という。逆に、メモリセルから基板に向かう方向を下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板とメモリセルとの上下関係が図示と逆になるように配置されてもよい。また、以下の説明で、例えば基板上のメモリセルという表現は、上記のように基板とメモリセルとの上下関係を説明しているに過ぎず、基板とメモリセルとの間に他の部材が配置されていてもよい。
本明細書において「αはＡ、Ｂ又はＣ」を含む、「αはＡ，Ｂ及びＣのいずれか」を含む、「αはＡ，Ｂ及びＣからなる群から選択される一つ」を含む、といった表現は、特に明示が無い限り、αがＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
以下の各実施形態は、技術的な矛盾を生じない限り、互いに組み合わせることができる。
以下の各実施形態では、半導体装置としてメモリセルアレイを例示して説明するが、本開示の技術をメモリセルアレイ以外の半導体装置（例えば、ＣＰＵ、ディスプレイ、インターポーザなど）に適用することができる。
＜第１実施形態＞
［半導体装置の全体構成］
本実施形態に係る半導体装置の全体構成について、図１を用いて説明する。図１は本実施形態にかかる半導体装置１０の各要素の配置を示した斜視図である。
半導体装置１０はＮＡＮＤ型フラッシュメモリ装置であり、３次元配置されたメモリセルを含む。具体的には、半導体基板１１の表面に対して垂直方向にソース側セレクトゲートトランジスタ、多数（例えば６４個）のメモリセルトランジスタ、及びドレイン側セレクトゲートトランジスタが直列に接続されてメモリストリングを構成している。なお、直列に接続された多数のメモリセルトランジスタの両端、または多数のメモリセルトランジスタ間のうちの一部の間に、ダミーセルトランジスタを含んでも良い。
半導体装置１０は半導体基板１１上に形成される。半導体基板１１上にはメモリセル領域ＭＣＲ、引き出し領域ＨＵＲが区画されている。メモリセル領域ＭＣＲには３次元に積層された複数のメモリセルを含むメモリセルアレイ１６が形成されている。メモリセルアレイ１６は、複数の導電層及び複数の絶縁層が交互に積層された積層体を有する。この複数の導電層がメモリストリングの各トランジスタに接続されたソース側セレクトゲート線、ワード線、ドレイン側セレクトゲート線となる。複数の導電層及び複数の絶縁層は引き出し領域ＨＵＲに延在して積層配線構造体１７が形成されている。メモリセルアレイ１６上には、図示しないビット線が設けられ、周辺回路１８に接続される。積層配線構造体１７上には、図示しない配線が設けられ、周辺回路１８に接続される。
半導体基板１１上はさらに周辺回路領域ＰＥＲが区画されている。周辺回路領域ＰＥＲには周辺回路１８が形成される。周辺回路１８は、多数のＣＭＯＳトランジスタを有する。周辺回路１８は、メモリセルに接続された各ワード線を駆動する駆動回路、各ワード線を選択するデコーダ回路、読出時にビット線電位をセンスするセンスアンプ、及び書込時にビット線に電圧を供給するビット線電位制御回路を含むカラム系回路等を有する。なお、図１において周辺回路領域ＰＥＲの配線は省略する。半導体基板１１は、チップ外部と信号のやりとりや電源の供給をうけるところのパッド列１９を有する。
［メモリセル領域ＭＣＲ及び引き出し領域ＨＵＲの構成］
図２は本実施形態に係る半導体装置のメモリセル領域ＭＣＲと引き出し領域ＨＵＲの構成を示す斜視図である。図が錯綜するのを防ぐため、導電性を有する部材を示し、図中のハッチングを省略してある。図２で部材が示されていない部分には、二酸化シリコン等の絶縁材料を用いて絶縁されている。
メモリセル領域ＭＣＲには、シリコン単結晶を用いた半導体基板１１上にメモリセルアレイ１６が形成されている。メモリセルアレイ１６は、半導体基板１１の表面に対して平行に伸びる絶縁層、導電層７１、絶縁層、導電層７２、絶縁層、導電層７３、絶縁層、導電層７４、絶縁層を有する。メモリセルアレイ１６は、これら複数の絶縁層と複数の導電層とが交互に積層された積層体を有する。図中では導電層が４層しか示されていないが、３３層、６５層というようにさらに多数の層が積層される。これら導電層はトランジスタに接続されたソース側セレクトゲート線、ワード線、またはドレイン側セレクトゲート線に対応する。
メモリセル領域ＭＣＲには、複数の絶縁層と複数の導電層を貫通するメモリピラー４０が形成される。メモリピラー４０は円筒状であり、外周側から中心側に向かって、二酸化シリコン膜を含むブロック絶縁膜、窒化シリコン膜を含む電荷蓄積膜、二酸化シリコン膜を含むトンネル絶縁膜、アモルファス又は多結晶シリコン膜を含む半導体チャネル、二酸化シリコン膜が積層されている。導電層７１、７２、７３、７４（セレクトゲート線、またはワード線に対応する）に囲まれた部分は、窒化シリコン膜にキャリアをトラップする不揮発性のメモリセルの一部として機能する。
引き出し領域ＨＵＲには、シリコン単結晶を用いた半導体基板１１上に積層配線構造体１７が形成されている。引き出し領域ＨＵＲにも、メモリセル領域ＭＣＲから延在する複数の絶縁層と複数の導電層とが形成されている。積層配線構造体１７は、半導体基板１１の表面に対して平行に伸びる絶縁層、導電層７１、絶縁層、導電層７２、絶縁層、導電層７３、絶縁層、導電層７４、絶縁層を有する。積層配線構造体１７は、これら複数の絶縁層と複数の導電層が交互に積層された積層体を有する。図中では導電層が４層しか示されていないが、３３層、６５層というようにさらに多数の層が積層されることは前述したとおりである。そして、これら導電層は引き出し領域ＨＵＲにおいては、ワード線、ソース側セレクトゲート線、またはドレイン側セレクトゲート線から引き出された配線に対応する。
引き出し領域ＨＵＲにおいて、複数の導電層７１、７２、７３、７４（セレクトゲート線、またはワード線から引き出された配線に対応する）は、下層の導電層の一部を露出するように階段構造に形成されている。導電層７１、７２、７３、７４は、階段構造で露出される領域においてそれぞれ対応するコンタクトプラグ５１、５２、５３、５４（ここでコンタクトプラグ５１、５２、５３、５４を区別しないときにはコンタクトプラグ５０とする）に接続される。各コンタクトプラグ５０は、図示しない絶縁体を貫通するコンタクトホールを介して積層配線構造体１７の上に引き出される。
コンタクトプラグ５０は、メモリピラー４０よりも直径が大きく、断面積が大きい。また、コンタクトプラグ５０は、メモリピラー４０よりも配置密度が小さい。言い換えると、コンタクトプラグ５０は、メモリピラー４０のように狭い面積に高密度に配置する必要がない。
［積層配線構造体の構成］
図３は、積層配線構造体１７の構成を示す（Ａ）上面図及び（Ｂ）断面図である。積層配線構造体１７は、半導体基板１１上に積層された複数の導電層７１、７２、７３、７４、７５、７６、７７（ここで複数の導電層７１～７７を区別しないときには導電層７０とする）を有する。複数の導電層７１、７２、７３、７４、７５、７６、７７は、複数の絶縁層３１、３２、３３、３４、３５、３６、３７（ここで複数の絶縁層３１～３７を区別しないときには絶縁層３０とする）と交互に、半導体基板１１の主面に対して垂直な方向（積層方向）に周期的に積層されている。図中では導電層が７層しか示されていないが、３３層、６５層というようにさらに多数の層が積層されることは前述したとおりである。各々の導電層７０は単層である。つまり、１つの導電層７０について断面形状を観察した場合、導電層７０の膜厚方向（Ｚ方向）に単一の材料が連続していてよい。また、１つの導電層７０内部に界面は存在しなくてよい。導電層７０の材料は例えばタングステンであってもよい。
積層方向に隣接する導電層７０と導電層７０との間に、絶縁層３０が形成されている。半導体基板１１と最下層の導電層７１との間にも絶縁層３１が形成されている。積層方向に隣接する導電層７０は互いに絶縁されていればよく、絶縁層３０の材料は例えば二酸化シリコン（ＳｉＯ2）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）などの酸化シリコンであってもよい。絶縁層３０は例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて堆積される。
複数の導電層７０および複数の絶縁層３０はそれぞれ、下層の導電層７０の一部を露出するように階段構造に形成されている。積層体の階段構造の上には階段構造を包埋する絶縁体９０が形成されている。絶縁体９０の材料は例えば二酸化シリコン（ＳｉＯ2）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）などの酸化シリコンであってもよい。
図３には示さなかったが、絶縁体９０には、複数のコンタクトホールＣＨが形成されている。コンタクトホールＣＨは、対応する導電層７０まで、絶縁体９０を貫通して形成されている。コンタクトホールＣＨは、階段構造において対応する導電層７０を底部に露出する。すなわち、コンタクトホールＣＨはそれぞれ、半導体装置上面からの深さが異なる。
コンタクトホールＣＨにはコンタクトプラグ５０が形成されている。コンタクトプラグ５０はコンタクトホールＣＨの底部において導電層７０と接続されている。すなわち、コンタクトプラグ５０はそれぞれ、積層配線構造体１７上面からの長さが異なる。コンタクトプラグ５０はいずれも円柱形であり、コンタクトプラグ５０の材料は例えばタングステンなどの金属であってもよい。
［積層配線構造体の製造方法］
図４～図８を参照して、本実施形態に係る積層配線構造体１７の製造方法について説明する。
まず図４に示すように、半導体基板１１上に、絶縁層３１（ＴＥＯＳ膜）、犠牲層２１（ＳｉＮ膜）、絶縁層３２（ＴＥＯＳ膜）、犠牲層２２（ＳｉＮ膜）、絶縁層３３（ＴＥＯＳ膜）、犠牲層２３（ＳｉＮ膜）、絶縁層３４（ＴＥＯＳ膜）、犠牲層２４（ＳｉＮ膜）、絶縁層３５（ＴＥＯＳ膜）、犠牲層２５（ＳｉＮ膜）、絶縁層３６（ＴＥＯＳ膜）、犠牲層２６（ＳｉＮ膜）、絶縁層３７（ＴＥＯＳ膜）、犠牲層２７（ＳｉＮ膜）を順に成膜して、積層体を形成する。これら絶縁層３１、３２、３３、３４、３５、３６、３７（ＴＥＯＳ膜）および犠牲層２１、２２、２３、２４、２５、２６、２７（ＳｉＮ膜、ここで犠牲層２１、２２、２３、２４、２５、２６、２７を区別しないときには犠牲層２０とする）は例えばＣＶＤ装置を用いて堆積される。交互に積層された絶縁層３０と犠牲層２０とは互いに接するように形成される。複数の犠牲層２０および複数の絶縁層３０はそれぞれ、下層の犠牲層２０の一部を露出するように階段構造に形成する。本実施形態において絶縁層３０の材料はＴＥＯＳ膜を例示したが、絶縁層３０の材料はこれに限定されず、例えば二酸化シリコン（ＳｉＯ2）であってもよい。本実施形態において犠牲層２０の材料は窒化シリコン膜（ＳｉＮ）を例示したが、犠牲層２０の材料はこれに限定されず、例えばシリコンであってもよく、タングステンなどの金属であってもよい。
積層体の上には、積層体の階段構造を包埋する絶縁体９０を成膜して、段差構造体を形成する。絶縁体９０は略均一の厚みを有することから、階段構造の大きな段差を反映する。すなわち、段差構造体の上面（絶縁体９０の上面）は、絶縁層３１の上面から犠牲層２７の上面までの大きな段差を有する。ここで、図４においては、絶縁体９０の上面は、各層の階段構造の小さな段差が緩和され大きな段差をつなぐ斜面が形成されている。しかしながらこれに限定されず、絶縁体９０の上面は、各層の階段構造の小さな段差の少なくとも一部が反映されていてもよい。絶縁体９０は、その上面の最も低い部分（矢印）が犠牲層２７の上面より高くなるように形成する。すなわち、絶縁体９０は、階段構造の大きな段差（絶縁層３１の上面から犠牲層２７の上面まで）よりも厚く形成する。絶縁体９０は例えばＣＶＤ装置を用いて堆積される。絶縁体９０の材料は例えば二酸化シリコン（ＳｉＯ2）、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）などの酸化シリコンであってもよい。
段差を有する段差構造体の表面形状（絶縁体９０の表面形状）は、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）などによって測定する。基板上の段差構造体の表面形状を測定することで、基板上の３次元マップを作製する。基板上の３次元マップからは、絶縁体９０上面の段差情報を得ることができる。絶縁体９０上面の段差情報に基づいて、半導体基板１１から絶縁体９０の上面までの高さによって、後述する複数の領域（領域Ａ～Ｃ）に区画する。
図５～７に示すように、段差構造体の段差（絶縁体９０の段差）は、後述するイオンビーム照射装置を用いて特定の領域にイオンビームを照射することによりエッチングをすることで平坦化する。まず図５に示すように、半導体基板１１から絶縁体９０の上面までの高さが最も高い領域Ａ（犠牲層２７の上）にイオンビームを照射することにより、領域Ａ内の段差構造体の絶縁体９０をエッチングする。絶縁体９０が酸化シリコンを含む場合、イオンビームに含まれるイオン種はＨを含まないＣｘＦｙ＋イオンであることが好ましい。ＣｘＦｙ＋イオンとしては例えば、Ｃ3Ｆ5＋イオンであってもよく、Ｃ4Ｆ6＋イオンであってもよい。このようなイオン種を含むイオンビームを照射することにより、絶縁体９０をエッチングすることができる。また、犠牲層２７が窒化シリコン、シリコン、又はタングステン含む場合、犠牲層２７がエッチングストッパとなり、絶縁体９０を選択的にエッチングすることもできる。
領域Ａに照射するイオンビームの照射量は、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ａ）に応じて適宜調整することができる。イオンビームの照射量は、イオンビームの走査速度、走査回数、密度によって制御することができる。イオンビームの照射量は、イオンビームの走査速度、走査回数によって制御することが好ましい。ここで、図５においては、犠牲層２７の上面まで絶縁体９０をエッチングした。しかしながらこれに限定されず、絶縁体９０は一部残してもよい。絶縁体９０は、その上面の最も低い部分から犠牲層２７の上面の間までエッチングすればよい。
図６に示すように、半導体基板１１から絶縁体９０の上面までの高さが領域Ａの次に高い領域Ｂ（階段構造の上半分の上）にイオンビームを照射することにより、領域Ｂ内の段差構造体の絶縁体９０をエッチングする。領域Ｂは、領域Ａより半導体基板１１から絶縁体９０の上面までの高さが低く、領域Ａを含まない。
領域Ｂに照射するイオンビームの照射量は、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ｂ）に応じて適宜調整することができる。領域Ｂに照射するイオンビームの照射量は、領域Ａに照射するイオンビームの照射量より小さい。領域Ｂに照射するイオンビームの走査速度は、領域Ａに照射するイオンビームの走査速度より大きくてもよい。領域Ｂに照射するイオンビームの走査回数は、領域Ａに照射するイオンビームの走査回数より少なくてもよい。領域Ｂに照射するイオンビームの密度は、領域Ａに照射するイオンビームの密度より小さくてもよい。ここで、図６においては、絶縁体９０上面の最も低い部分まで絶縁体９０をエッチングした。しかしながらこれに限定されず、絶縁体９０は、その上面の最も低い部分から犠牲層２７の上面の間までエッチングすればよい。
図７に示すように、半導体基板１１から絶縁体９０の上面までの高さが領域Ｂの次に高い領域Ｃ（階段構造の下半分の上）にイオンビームを照射することにより、領域Ｃ内の段差構造体の絶縁体９０をエッチングする。領域Ｃは、領域Ｂより半導体基板１１から絶縁体９０の上面までの高さが低く、領域ＡおよびＢを含まない。
領域Ｃに照射するイオンビームの照射量は、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ｃ）に応じて適宜調整することができる。領域Ｃに照射するイオンビームの照射量は、領域Ｂに照射するイオンビームの照射量より小さい。領域Ｃに照射するイオンビームの走査速度は、領域Ｂに照射するイオンビームの走査速度より大きくてもよい。領域Ｃに照射するイオンビームの走査回数は、領域Ｂに照射するイオンビームの走査回数より少なくてもよい。領域Ｃに照射するイオンビームの密度は、領域Ｂに照射するイオンビームの密度より小さくてもよい。ここで、図７においては、絶縁体９０上面の最も低い部分まで絶縁体９０をエッチングした。しかしながらこれに限定されず、絶縁体９０は、その上面の最も低い部分から犠牲層２７の上面の間までエッチングすればよい。
本実施形態においては、大きな段差を有する段差構造体を半導体基板１１からの高さに応じて異なる３つの領域（領域Ａ～Ｃ）にわけてエッチングすることで簡単に略平坦化する方法を示した。しかしながらこれに限定されず、半導体基板１１からの高さによる領域の区画をさらに細分化することで、より微調整が可能となる。本実施形態においては、半導体基板１１からの高さが高い領域Ａから半導体基板１１からの高さが低い領域Ｃの順に段差構造体をエッチングすることで略平坦化する方法を示した。しかしながらこれに限定されず、半導体基板１１からの高さが低い領域Ｃから半導体基板１１からの高さが高い領域Ａの順に段差構造体をエッチングしてもよい。
上述のように本実施形態に係る半導体装置の製造方法は、特定の領域に特定の照射量のイオンビームを照射することによりエッチングすることで、大きな段差を有する段差構造体を略平坦化することができ、半導体装置の製造効率を向上することができる。
図８に示すように、絶縁体９０の上面は、化学機械研磨（ＣＭＰ：ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）によって犠牲層２７の上面まで研磨して平坦化してもよい。
絶縁体９０および犠牲層２７の上には、絶縁膜９１を成膜する。さらに、積層体の所定領域に図示しないスリットを掘り下げ、そのスリットより、積層体に含まれる犠牲層２０を一括して除去する。その結果、犠牲層２０が存在していた部分に空洞が生じる。そして、その空洞にタングステン等の金属を埋め込むことによって、図３に示す導電層７０が形成される。
上述のように本実施形態に係る半導体装置の製造方法は、特定の領域に特定の照射量のイオンビームを照射することによりエッチングすることで、大きな段差を有する段差構造体を容易に略平坦化することができる。ウェットエッチングによって複数工程を駆使する必要がなく、半導体装置の製造効率を向上することができる。
［イオンビーム照射装置の構成］
図９は、イオンビーム照射装置の構成を示す模式図である。図９に示すイオンビーム照射装置１００は、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ型であり、プラズマ生成室２００と、ビームライン３００と、ビーム照射室４００と、を備える。
プラズマ生成室２００は、真空チャンバ内で磁界を発生させてマイクロ波を導入することでプラズマを発生する。プラズマが発生した状態でガスを導入して、加速電極に所定の加速電圧を印加すると、イオンビームを生成する。プラズマ生成室２００は、例えば、Ｃ4Ｆ6ガスおよびＯ2ガスを用いて、絶縁体９０をエッチングするＣ3Ｆ5＋イオンまたはＣ4Ｆ6＋イオンを含むイオンビームを生成してもよい。このときのイオンエネルギーは例えば１０００ｅＶ以上であることが好ましい。プラズマ生成室２００は、イオンビームの密度を制御することができる。
プラズマ生成室２００で生成されたイオンビームは、マスセレクタ２１０、シャッタ２２０を介してビームライン３００に到達する。マスセレクタ２１０は、目的イオンを分離して引き出す。例えば、真空チャンバ内で、炭素元素およびフッ素元素を含むＣＦ系のプラズマを発生させた後、マスセレクタ２１０でＣ3Ｆ5＋イオンまたはＣ4Ｆ6＋イオンを抽出することができる。シャッタ２２０は、例えばファラデーカップでありイオンビームを遮蔽する。シャッタ制御部２３０は、シャッタ２２０の開閉を制御する。
ビームライン３００は、プラズマ生成室２００で生成されたイオンビームを、コンデンサレンズ３１０、絞り３２０、偏向器３３０、対物レンズ３４０を介してビーム照射室４００まで到達させる。イオンビームは、コンデンサレンズ３１０、絞り３２０、対物レンズ３４０で集束することによってイオンビームのスポットサイズを制御することができる。イオンビームのスポットサイズ（半値全幅）は例えばナノメートルオーダーからマイクロメートルオーダーであってもよい。
偏向器３３０は、イオンビームを一定の順序で走査したり、任意の位置に偏向することができる。偏向器制御部３５０は、イオンビームの走査速度および走査回数を制御することができる。偏向器制御部３５０は、基板上の３次元マップから得られる段差構造体の段差情報に基づいて、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さに応じて、イオンビームの走査速度および走査回数を制御する。このような構成を有することで、特定の照射領域に特定の照射量のイオンビームを照射することができる。
ビーム照射室４００は、基板を固定するステージ４１０と、ステージ４１０とイオンビームの相対位置を制御する相対位置制御部４２０と、を備える。相対位置制御部４２０は、例えばステージ４１０を動かすことによってイオンビームの照射領域を制御することができる。相対位置制御部４２０は、基板上の３次元マップから得られる段差構造体の段差情報に基づいて、半導体基板１１から絶縁体９０の上面までの高さに応じて、複数の照射領域（例えば、上述の領域Ａ～Ｃ）に区画する。このような構成を有することで、イオンビームを照射する領域を制御することができる。
上述のように本実施形態に係るイオンビーム照射装置は、特定の領域に特定の照射量のイオンビームを照射することによりエッチングすることで、大きな段差を有する段差構造体を容易に略平坦化することができる。ウェットエッチングによって複数工程を駆使する必要がなく、半導体装置の製造効率を向上することができる。
＜変形例＞
本変形例に係る積層配線構造体の構成は、第１実施形態に係る積層配線構造体の構成と同じである。本実施形態に係る積層配線構造体の製造方法は、イオンビームの照射領域以外、第１実施形態に係る積層配線構造体の製造方法と同じである。第１実施形態と同じである説明は省略し、ここでは第１実施形態に係る積層配線構造体の製造方法と相違する部分について説明する。
［積層配線構造体の製造方法］
図１０～１２を参照して、本実施形態に係る積層配線構造体１７の製造方法について説明する。
まず図４で説明した方法によって、段差構造体が形成される。段差を有する段差構造体の表面形状（絶縁体９０の表面形状）は、ＡＦＭなどによって測定する。基板上の段差構造体の表面形状を測定することで、基板上の３次元マップを作製する。基板上の３次元マップからは、絶縁体９０上面の段差情報を得ることができる。絶縁体９０上面の段差情報に基づいて、半導体基板１１から絶縁体９０の上面までの高さによって、後述する複数の領域（領域Ａ’～Ｃ’）に区画する。
図１０～１２に示すように、段差構造体の段差（絶縁体９０の段差）は、イオンビーム照射装置を用いて特定の領域にイオンビームを照射することによりエッチングをすることで平坦化する。まず図１０に示すように、半導体基板１１から絶縁体９０の上面までの高さが高い領域Ａ’にイオンビームを照射することにより、領域Ａ’内の段差構造体の絶縁体９０の一部をエッチングする。
領域Ａ’に照射するイオンビームの照射量は、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ａ）に応じて適宜調整することができる。イオンビームの照射量は、イオンビームの走査速度、走査回数、密度によって制御することができる。ここで、図１０においては、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ａ）の２／３の高さ（ｂ）まで絶縁体９０をエッチングした。
図１１に示すように、領域Ａ’と半導体基板１１から絶縁体９０の上面までの高さが領域Ａ’の次に高い領域Ｂ’（領域Ａ’＋Ｂ’）にイオンビームを照射することにより、領域Ａ’＋Ｂ’内の段差構造体の絶縁体９０の一部をエッチングする。領域Ｂ’は、領域Ａ’より半導体基板１１から絶縁体９０の上面までの高さが低く、領域Ａ’を含まない。
領域Ａ’＋Ｂ’に照射するイオンビームの照射量は、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ｂ）に応じて適宜調整することができる。領域Ａ’＋Ｂ’に照射するイオンビームの照射量は、図１０で領域Ａ’に照射したイオンビームの照射量と同じである。領域Ａ’＋Ｂ’に照射するイオンビームの走査速度は、図１０で領域Ａ’に照射したイオンビームの走査速度と同じであってもよい。領域Ａ’＋Ｂ’に照射するイオンビームの走査回数は、図１０で領域Ａ’に照射したイオンビームの走査回数と同じであってもよい。領域Ａ’＋Ｂ’に照射するイオンビームの密度は、図１０で領域Ａ’に照射したイオンビームの密度と同じであってもよい。ここで、図１１においては、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ｂ）の１／２の高さ（ｃ）まで絶縁体９０をエッチングした。
図１２に示すように、領域Ａ’＋Ｂ’と半導体基板１１から絶縁体９０の上面までの高さが領域Ｂ’の次に高い領域Ｃ’（領域Ａ’＋Ｂ’＋Ｃ’）にイオンビームを照射することにより、領域Ａ’＋Ｂ’＋Ｃ’内の段差構造体の絶縁体９０の一部をエッチングする。領域Ｃ’は、領域Ｂ’より半導体基板１１から絶縁体９０の上面までの高さが低く、領域Ａ’およびＢ’を含まない。
領域Ａ’＋Ｂ’＋Ｃ’に照射するイオンビームの照射量は、絶縁体９０上面の最も低い部分（矢印）から絶縁体９０の上面までの高さ（ｃ）に応じて適宜調整することができる。領域Ａ’＋Ｂ’＋Ｃ’に照射するイオンビームの照射量は、図１１で領域Ａ’＋Ｂ’に照射したイオンビームの照射量と同じである。領域Ａ’＋Ｂ’＋Ｃ’に照射するイオンビームの走査速度は、図１１で領域Ａ’＋Ｂ’に照射したイオンビームの走査速度と同じであってもよい。領域Ａ’＋Ｂ’＋Ｃ’に照射するイオンビームの走査回数は、図１１で領域Ａ’＋Ｂ’に照射したイオンビームの走査回数と同じであってもよい。領域Ａ’＋Ｂ’＋Ｃ’に照射するイオンビームの密度は、図１１で領域Ａ’＋Ｂ’に照射したイオンビームの密度と同じであってもよい。ここで、図１２においては、絶縁体９０上面の最も低い部分まで絶縁体９０をエッチングした。しかしながらこれに限定されず、絶縁体９０は、その上面の最も低い部分から犠牲層２７の上面の間までエッチングすればよい。
本実施形態においては、大きな段差を有する段差構造体を半導体基板１１からの高さに応じて異なる３つの領域（領域Ａ’～Ｃ’）にわけ、半導体基板１１からの高さが高い領域を重畳してエッチングすることで簡単に略平坦化する方法を示した。３回のイオンビームの照射によって、領域Ａ’に照射したイオンビームの照射量は領域Ｂ’に照射したイオンビームの照射量より大きく、領域Ｂ’に照射したイオンビームの照射量は領域Ｃ’に照射したイオンビームの照射量より大きい。領域Ａ’に照射したイオンビームの走査回数は領域Ｂ’に照射したイオンビームの走査回数より多く、領域Ｂ’に照射したイオンビームの走査回数は領域Ｃ’に照射したイオンビームの走査回数より多い。
本実施形態においては、大きな段差を有する段差構造体を半導体基板１１からの高さに応じて異なる３つの領域（領域Ａ’～Ｃ’）にわけた。しかしながらこれに限定されず、半導体基板１１からの高さによる領域の区画をさらに細分化することで、より微調整が可能となる。本実施形態においては、半導体基板１１からの高さが高い領域Ａ’から領域Ａ’＋Ｂ’、領域Ａ’＋Ｂ’＋Ｃ’の順に段差構造体をエッチングすることで略平坦化する方法を示した。しかしながらこれに限定されず、領域Ａ’＋Ｂ’＋Ｃ’から領域Ａ’＋Ｂ’、領域Ａ’の順に段差構造体をエッチングしてもよい。
上述のように本実施形態に係る半導体装置の製造方法は、特定の領域に特定の照射量のイオンビームを照射することによりエッチングすることで、大きな段差を有する段差構造体を略平坦化することができ、半導体装置の製造効率を向上することができる。
次に図８で説明した方法によって、図３に示す積層配線構造体１７が形成される。
＜第２実施形態＞
本実施形態に係る積層配線構造体の構成は、複数の導電層および複数の絶縁層の数以外、第１実施形態に係る積層配線構造体の構成と同じである。本実施形態に係る積層配線構造体の製造方法は、イオンビームを照射してエッチングする代わりに、イオンビームを照射して成膜すること以外、第１実施形態に係る積層配線構造体の製造方法と同じである。第１実施形態と同じである説明は省略し、ここでは第１実施形態に係る積層配線構造体の製造方法と相違する部分について説明する。
［積層配線構造体の構成］
図１３は、積層配線構造体１７の構成を示す（Ａ）上面図及び（Ｂ）断面図である。図中では導電層が４層しか示されていないが、３３層、６５層というようにさらに多数の層が積層されることは前述したとおりである。本実施形態に係る積層配線構造体の構成は、複数の導電層および複数の絶縁層の数以外、第１実施形態に係る積層配線構造体の構成と同じであることから、ここでは説明は省略する。
［積層配線構造体の製造方法］
図１４～図１９を参照して、本実施形態に係る積層配線構造体１７の製造方法について説明する。
まず図１４に示すように、半導体基板１１上に、絶縁層３１（ＴＥＯＳ膜）、犠牲層２１（ＳｉＮ膜）、絶縁層３２（ＴＥＯＳ膜）、犠牲層２２（ＳｉＮ膜）、絶縁層３３（ＴＥＯＳ膜）、犠牲層２３（ＳｉＮ膜）、絶縁層３４（ＴＥＯＳ膜）、犠牲層２４（ＳｉＮ膜）を順に成膜して、積層体（段差構造体）を形成する。これら絶縁層３１、３２、３３、３４（ＴＥＯＳ膜、ここで絶縁層３１、３２、３３、３４を区別しないときには絶縁層３０とする）および犠牲層２１、２２、２３、２４（ＳｉＮ膜、ここで犠牲層２１、２２、２３、２４を区別しないときには犠牲層２０とする）は例えばＣＶＤ装置を用いて堆積される。交互に積層された絶縁層３０と犠牲層２０とは互いに接するように形成される。複数の犠牲層２０および複数の絶縁層３０はそれぞれ、下層の犠牲層２０の一部を露出するように階段構造に形成する。本実施形態において絶縁層３０の材料はＴＥＯＳ膜を例示したが、絶縁層３０の材料はこれに限定されず、例えば二酸化シリコン（ＳｉＯ2）であってもよい。本実施形態において犠牲層２０の材料は窒化シリコン膜（ＳｉＮ）を例示したが、犠牲層２０の材料はこれに限定されず、例えばシリコンであってもよく、タングステンなどの金属であってもよい。
段差を有する段差構造体の表面形状（積層体の表面形状）は、原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）などによって測定する。基板上の段差構造体の表面形状を測定することで、基板上の３次元マップを作製する。基板上の３次元マップからは、絶縁層３１および犠牲層２１、２２、２３、２４上面の段差情報を得ることができる。絶縁層３１および犠牲層２１、２２、２３、２４上面の段差情報に基づいて、半導体基板１１から絶縁層３１および犠牲層２１、２２、２３、２４の上面までの高さによって、後述する複数の領域（領域Ｄ～Ｇ）に区画する。
図１５～１８に示すように、段差構造体の段差（積層体の段差）は、後述するイオンビーム照射装置を用いて特定の領域にイオンビームを照射することにより成膜をすることで平坦化する。まず図１５に示すように、半導体基板１１から積層体の上面までの高さが最も低い領域Ｄ（絶縁層３１が露出する領域）にイオンビームを照射することにより、領域Ｄの絶縁層３１上に絶縁体９０を成膜する。領域Ｄに成膜する絶縁体９０は、半導体基板１１から積層体の上面までの高さが２番目に低い領域Ｅ（犠牲層２１が露出する領域）の高さより高くなるように成膜する。すなわち、領域Ｄに成膜する絶縁体９０の厚さは、領域Ｄと領域Ｅの段差（犠牲層２１の厚さ）ｄより大きく形成する。領域Ｄに成膜する絶縁体９０の厚さは、領域Ｄと領域Ｅの段差（犠牲層２１の厚さ）ｄの１１０％以上１３０％以下であることが好ましい。
絶縁体９０が二酸化シリコン（ＳｉＯ2）を含む場合、イオンビームに含まれるイオン種は、ＳｉＨｘ＋イオンとＯ2＋イオンであることが望ましい。例えば、ＳｉＨ4＋イオンであってもよく、ＳｉＨ2＋イオンであってもよい。このようなイオン種を含むイオンビームを照射することにより、絶縁体９０を成膜することができる。
領域Ｄに照射するイオンビームの照射量は、領域Ｄと領域Ｅの段差（犠牲層２１の厚さ）ｄに応じて適宜調整することができる。イオンビームの照射量は、イオンビームの走査速度、走査回数、密度によって制御することができる。イオンビームの照射量は、イオンビームの走査速度によって制御することが好ましい。
図１６に示すように、領域Ｄと半導体基板１１から積層体の上面までの高さが領域Ｄの次に低い領域Ｅ（領域Ｄ＋Ｅ）にイオンビームを照射することにより、領域Ｄ＋Ｅの段差構造体上に絶縁体９０を成膜する。領域Ｅは、領域Ｄより半導体基板１１から積層体の上面までの高さが高く、領域Ｄを含まない。
領域Ｄ＋Ｅに成膜する絶縁体９０は、半導体基板１１から積層体の上面までの高さが３番目に低い領域Ｆ（犠牲層２２が露出する領域）の高さより高くなるように成膜する。すなわち、領域Ｄ＋Ｅに成膜する絶縁体９０の厚さは、領域Ｅと領域Ｆの段差（絶縁層３２と犠牲層２２の厚さ）ｅより大きく形成する。領域Ｄ＋Ｅに成膜する絶縁体９０の厚さは、領域Ｅと領域Ｆの段差（絶縁層３２と犠牲層２２の厚さ）ｅの１１０％以上１３０％以下であることが好ましい。
領域Ｄ＋Ｅに照射するイオンビームの照射量は、領域Ｅと領域Ｆの段差（絶縁層３２と犠牲層２２の厚さ）ｅに応じて適宜調整することができる。領域Ｄ＋Ｅに照射するイオンビームの照射量は、図１５で領域Ｄに照射したイオンビームの照射量より大きくてもよい。領域Ｄ＋Ｅに照射するイオンビームの走査速度は、図１５で領域Ｄに照射したイオンビームの走査速度より小さくてもよい。領域Ｄ＋Ｅに照射するイオンビームの走査回数は、図１５で領域Ｄに照射したイオンビームの走査回数より多くてもよい。領域Ｄ＋Ｅに照射するイオンビームの密度は、図１５で領域Ｄに照射したイオンビームの密度より大きくてもよい。
図１７に示すように、領域Ｄ＋Ｅと半導体基板１１から積層体の上面までの高さが領域Ｅの次に低い領域Ｆ（領域Ｄ＋Ｅ＋Ｆ）にイオンビームを照射することにより、領域Ｄ＋Ｅ＋Ｆの段差構造体上に絶縁体９０を成膜する。領域Ｆは、領域Ｅより半導体基板１１から積層体の上面までの高さが高く、領域ＤおよびＥを含まない。
領域Ｄ＋Ｅ＋Ｆに成膜する絶縁体９０は、半導体基板１１から積層体の上面までの高さが４番目に低い領域Ｇ（犠牲層２３が露出する領域）の高さより高くなるように成膜する。すなわち、領域Ｄ＋Ｅ＋Ｆに成膜する絶縁体９０の厚さは、領域Ｆと領域Ｇの段差（絶縁層３３と犠牲層２３の厚さ）ｆより大きく形成する。領域Ｄ＋Ｅ＋Ｆに成膜する絶縁体９０の厚さは、領域Ｆと領域Ｇの段差（絶縁層３３と犠牲層２３の厚さ）ｆの１１０％以上１３０％以下であることが好ましい。
領域Ｄ＋Ｅ＋Ｆに照射するイオンビームの照射量は、領域Ｆと領域Ｇの段差（絶縁層３３と犠牲層２３の厚さ）ｆに応じて適宜調整することができる。領域Ｄ＋Ｅ＋Ｆに照射するイオンビームの照射量は、図１６で領域Ｄ＋Ｅに照射したイオンビームの照射量と同じであってもよい。領域Ｄ＋Ｅ＋Ｆに照射するイオンビームの走査速度は、図１６で領域Ｄ＋Ｅに照射したイオンビームの走査速度と同じであってもよい。領域Ｄ＋Ｅ＋Ｆに照射するイオンビームの走査回数は、図１６で領域Ｄ＋Ｅに照射したイオンビームの走査回数と同じであってもよい。領域Ｄ＋Ｅ＋Ｆに照射するイオンビームの密度は、図１６で領域Ｄ＋Ｅに照射するイオンビームの密度と同じであってもよい。
図１８に示すように、領域Ｄ＋Ｅ＋Ｆと半導体基板１１から積層体の上面までの高さが領域Ｆの次に低い領域Ｇ（領域Ｄ＋Ｅ＋Ｆ＋Ｇ）にイオンビームを照射することにより、領域Ｄ＋Ｅ＋Ｆ＋Ｇの段差構造体上に絶縁体９０を成膜する。領域Ｇは、領域Ｆより半導体基板１１から積層体の上面までの高さが高く、領域Ｄ、ＥおよびＦを含まない。
領域Ｄ＋Ｅ＋Ｆ＋Ｇに成膜する絶縁体９０は、半導体基板１１から積層体の上面までの高さが５番目に低い犠牲層２４が露出する領域の高さより高くなるように成膜する。すなわち、領域Ｄ＋Ｅ＋Ｆ＋Ｇに成膜する絶縁体９０の厚さは、領域Ｇと犠牲層２４が露出する領域の段差（絶縁層３４と犠牲層２４の厚さ）ｇより大きく形成する。領域Ｄ＋Ｅ＋Ｆ＋Ｇに成膜する絶縁体９０の厚さは、領域Ｇと犠牲層２４が露出する領域の段差（絶縁層３４と犠牲層２４の厚さ）ｇの１１０％以上１３０％以下であることが好ましい。
領域Ｄ＋Ｅ＋Ｆ＋Ｇに照射するイオンビームの照射量は、領域Ｇと犠牲層２４が露出する領域の段差（絶縁層３４と犠牲層２４の厚さ）ｇに応じて適宜調整することができる。領域Ｄ＋Ｅ＋Ｆ＋Ｇに照射するイオンビームの照射量は、図１７で領域Ｄ＋Ｅ＋Ｆに照射したイオンビームの照射量より大きくてもよい。領域Ｄ＋Ｅ＋Ｆ＋Ｇに照射するイオンビームの走査速度は、図１７で領域Ｄ＋Ｅ＋Ｆに照射したイオンビームの走査速度より小さくてもよい。領域Ｄ＋Ｅ＋Ｆ＋Ｇに照射するイオンビームの走査回数は、図１７で領域Ｄ＋Ｅ＋Ｆに照射したイオンビームの走査回数より多くてもよい。領域Ｄ＋Ｅ＋Ｆ＋Ｇに照射するイオンビームの密度は、図１７で領域Ｄ＋Ｅ＋Ｆに照射するイオンビームの密度より大きくてもよい。
本実施形態においては、大きな段差を有する段差構造体（積層体）を半導体基板１１からの高さに応じて異なる４つの領域（領域Ｄ～Ｇ）にわけ、導体基板１１からの高さが低い領域を重畳して成膜することで簡単に略平坦化する方法を示した。４回のイオンビームの照射によって、領域Ｄに照射したイオンビームの照射量は領域Ｅに照射したイオンビームの照射量より大きく、領域Ｅに照射したイオンビームの照射量は領域Ｆに照射したイオンビームの照射量より大きく、領域Ｆに照射したイオンビームの照射量は領域Ｇに照射したイオンビームの照射量より大きい。領域Ｄに照射したイオンビームの走査回数は領域Ｅに照射したイオンビームの走査回数より多く、領域Ｅに照射したイオンビームの走査回数は領域Ｆに照射したイオンビームの走査回数より多く、領域Ｆに照射したイオンビームの走査回数は領域Ｇに照射したイオンビームの走査回数より多い。
本実施形態においては、大きな段差を有する段差構造体（積層体）を半導体基板１１からの高さに応じて異なる４つの領域（領域Ｄ～Ｇ）にわけた。しかしながらこれに限定されず、半導体基板１１からの高さによる領域の区画をさらに細分化することで、より微調整が可能となる。本実施形態においては、半導体基板１１からの高さが低い領域Ｄから領域Ｄ＋Ｅ、領域Ｄ＋Ｅ＋Ｆ、領域Ｄ＋Ｅ＋Ｆ＋Ｇの順に段差構造体を成膜することで略平坦化する方法を示した。しかしながらこれに限定されず、領域Ｄ＋Ｅ＋Ｆ＋Ｇから領域Ｄ＋Ｅ＋Ｆ、領域Ｄ＋Ｅ、領域Ｄの順に段差構造体を成膜してもよい。
本実施形態においては、それぞれの段差よりも大きな膜厚の絶縁体９０を成膜した。絶縁体９０の厚さをそれぞれの段差より大きく形成することで、絶縁体９０の成膜ムラに対応することができる。
上述のように本実施形態に係る半導体装置の製造方法は、特定の領域に特定の照射量のイオンビームを照射することにより成膜することで、大きな段差を有する段差構造体を略平坦化することができ、半導体装置の製造効率を向上することができる。
絶縁体９０および犠牲層２７の上には、絶縁膜９１を成膜する。さらに、積層体の所定領域に図示しないスリットを掘り下げ、そのスリットより、積層体に含まれる犠牲層２０を一括して除去する。その結果、犠牲層２０が存在していた部分に空洞が生じる。そして、その空洞にタングステン等の金属を埋め込むことによって、図１３に示す導電層７０が形成される。
上述のように本実施形態に係る半導体装置の製造方法は、特定の領域に特定の照射量のイオンビームを照射することにより成膜することで、大きな段差を有する段差構造体を容易に略平坦化することができ、半導体装置の製造効率を向上することができる。
［イオンビーム照射装置の構成］
本実施形態に係るイオンビーム照射装置の構成は、ガスの種類とエネルギー以外、第１実施形態に係るイオンビーム照射装置の構成と同じである。第１実施形態と同じである説明は省略し、ここでは第１実施形態に係るイオンビーム照射装置の構成と相違する部分について説明する。
プラズマ生成室２００は、真空チャンバ内で磁界を発生させてマイクロ波を導入することでプラズマを発生する。プラズマが発生した状態でガスを導入して、加速電極に所定の加速電圧を印加すると、イオンビームを生成する。プラズマ生成室２００は、例えば、ＳｉＨ4ガスおよびＯ2ガスを用いて、二酸化シリコンを成膜するＳｉＨ4＋イオンとＯ2＋イオンを含むイオンビームを生成してもよい。ＳｉＨ2ガスおよびＮＯガスを用いて、ＳｉＨ2＋イオンとＮＯ＋イオンを含むイオンビームを生成してもよい。ＳｉＨ2ガスおよびＮ2Ｏガスを用いて、ＳｉＨ2＋イオンとＮ2Ｏ＋イオンを含むイオンビームを生成してもよい。ＳｉＨ2Ｃｌ2ガスおよびＨ2Ｏガスを用いて、ＳｉＨｘ＋イオンを含むイオンビームを生成してもよい。ＳｉＨ2Ｃｌ2ガスおよびＨ2Ｏガスを用いて、ＳｉＨ2Ｃｌ2＋ガスおよびＨ2Ｏ＋ガスを含むイオンビームを生成してもよい。ＳｉＨ4ガスおよびＣＯ2、Ｈ2ガスを用いて、ＳｉＨ4＋イオンとＣＯ2＋イオンとＨ2＋イオンを含むイオンビームを生成してもよい。
このときのイオンエネルギーは例えば３００ｅＶ以下であることが好ましい。
１０：半導体装置、１１：半導体基板、１６：メモリセルアレイ、１７：半導体装置、１８：周辺回路、１９：パッド列、２０：犠牲層、３０：絶縁層、４０：メモリピラー、５０：コンタクトプラグ、７０：導電層、９１：絶縁膜、１００：イオンビーム照射装置、２００：プラズマ生成室、２１０：マスセレクタ、２２０：シャッタ、２３０：シャッタ制御部、３００：ビームライン、３１０：コンデンサレンズ、３３０：偏向器、３４０：対物レンズ、３５０：偏向器制御部、４００：ビーム照射室、４１０：ステージ、４２０：相対位置制御部

Claims (17)

  1. 半導体基板に配置され、第１の領域および前記第１の領域より前記半導体基板からの高さが低い第２の領域を含む段差構造体を準備し、
    前記第１の領域および前記第２の領域にイオンビームを照射することで前記段差構造体をエッチングし、前記第１の領域に照射するイオンビームの照射量は前記第２の領域に照射するイオンビームの照射量より大きいこと、
    を含む、半導体装置の製造方法。
  2. 前記第１の領域に照射するイオンビームの走査速度は前記第２の領域に照射するイオンビームの走査速度より小さい、
    請求項１に記載の半導体装置の製造方法。
  3. 前記第１の領域に照射するイオンビームの走査回数は前記第２の領域に照射するイオンビームの走査回数より多い、
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記段差構造体は酸化シリコンを含み、
    前記イオンビームはＣｘＦｙ＋イオンを含む、
    請求項１乃至３の何れか１項に記載の半導体装置の製造方法。
  5. 半導体基板に配置され、第１の領域および前記第1の領域より前記半導体基板からの高さが低い第２の領域を含む段差構造体を準備し、
    前記第１の領域および前記第２の領域にイオンビームを照射することで前記段差構造体に成膜し、前記第１の領域に照射するイオンビームの照射量は前記第２の領域に照射するイオンビームの照射量より小さいこと、
    を含む半導体装置の製造方法。
  6. 前記第１の領域に照射するイオンビームの走査速度は前記第２の領域に照射するイオンビームの走査速度より大きい、
    請求項５に記載の半導体装置の製造方法。
  7. 前記第１の領域に照射するイオンビームの走査回数は前記第２の領域に照射するイオンビームの走査回数より少ない、
    請求項５または６に記載の半導体装置の製造方法。
  8. 前記イオンビームはＳｉＨｘ＋イオンを含み、
    二酸化シリコンを含む膜を形成する、
    請求項５乃至７の何れか１項に記載の半導体装置の製造方法。
  9. イオンビームを生成するプラズマ生成室と、
    前記イオンビームを走査または偏向する偏向器と、
    前記偏向器による前記イオンビームの走査速度または走査回数を制御する偏向器制御部と、
    基板を固定するステージと、前記ステージと前記イオンビームの相対位置を制御する相対位置制御部と、を含むビーム照射室と、を備え、
    前記相対位置制御部は、前記基板上の段差構造体の段差情報を基に第１の領域および前記第1の領域とは前記基板からの高さが異なる第２の領域を決定し、
    前記偏向器制御部は、前記第1の領域および前記第２の領域に異なる照射量のイオンビームを照射する、イオンビーム照射装置。
  10. 前記第１の領域の前記基板からの高さが前記第２の領域の前記基板からの高さより高いとき、
    前記偏向器制御部は、前記第１の領域に前記第２の領域より大きい照射量のイオンビームを照射する、請求項９に記載のイオンビーム照射装置。
  11. 前記段差構造体が酸化シリコンを含むとき、
    前記プラズマ生成室はＣｘＦｙ＋イオンを含むイオンビームを生成する、
    請求項１０に記載のイオンビーム照射装置。
  12. 前記偏向器制御部は、前記第１の領域に照射するイオンビームの走査速度を前記第２の領域に照射するイオンビームの走査速度より小さくする、
    請求項１０または１１に記載のイオンビーム照射装置。
  13. 前記偏向器制御部は、前記第１の領域に照射するイオンビームの走査回数を前記第２の領域に照射するイオンビームの走査回数より多くする、
    請求項１０乃至１２の何れか１項に記載のイオンビーム照射装置。
  14. 前記第１の領域の前記基板からの高さが前記第２の領域の前記基板からの高さより高いとき、
    前記偏向器制御部は、前記第１の領域に前記第２の領域より小さい照射量のイオンビームを照射する、請求項９に記載のイオンビーム照射装置。
  15. 前記プラズマ生成室はＳｉＨｘを含むイオンビームを生成する、
    請求項１４に記載のイオンビーム照射装置。
  16. 前記偏向器制御部は、前記第１の領域に照射するイオンビームの走査速度を前記第２の領域に照射するイオンビームの走査速度より大きくする、
    請求項１４または１５に記載のイオンビーム照射装置。
  17. 前記偏向器制御部は、前記第１の領域に照射するイオンビームの走査回数を前記第２の領域に照射するイオンビームの走査回数より少なくする、
    請求項１４乃至１６の何れか１項に記載のイオンビーム照射装置。
JP2021047982A 2021-03-22 2021-03-22 半導体装置の製造方法およびイオンビーム照射装置 Pending JP2022146813A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021047982A JP2022146813A (ja) 2021-03-22 2021-03-22 半導体装置の製造方法およびイオンビーム照射装置
TW110127368A TWI794906B (zh) 2021-03-22 2021-07-26 半導體裝置之製造方法及離子束照射裝置
CN202110971244.4A CN115117076A (zh) 2021-03-22 2021-08-20 半导体装置的制造方法及离子束照射装置
US17/472,444 US12040155B2 (en) 2021-03-22 2021-09-10 Method of manufacturing semiconductor device and ion beam irradiation apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021047982A JP2022146813A (ja) 2021-03-22 2021-03-22 半導体装置の製造方法およびイオンビーム照射装置

Publications (1)

Publication Number Publication Date
JP2022146813A true JP2022146813A (ja) 2022-10-05

Family

ID=83284125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021047982A Pending JP2022146813A (ja) 2021-03-22 2021-03-22 半導体装置の製造方法およびイオンビーム照射装置

Country Status (4)

Country Link
US (1) US12040155B2 (ja)
JP (1) JP2022146813A (ja)
CN (1) CN115117076A (ja)
TW (1) TWI794906B (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7118988B2 (en) 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US6288357B1 (en) 2000-02-10 2001-09-11 Speedfam-Ipec Corporation Ion milling planarization of semiconductor workpieces
JP4909913B2 (ja) * 2008-01-10 2012-04-04 株式会社東芝 インプリントマスクの製造方法および半導体装置の製造方法
US8313663B2 (en) * 2008-09-24 2012-11-20 Tel Epion Inc. Surface profile adjustment using gas cluster ion beam processing
US10670960B2 (en) * 2010-08-23 2020-06-02 Exogenesis Corporation Enhanced high aspect ratio etch performance using accelerated neutral beams derived from gas-cluster ion beams
US9041158B2 (en) * 2012-02-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming fin field-effect transistors having controlled fin height
KR102410666B1 (ko) 2015-01-09 2022-06-20 삼성전자주식회사 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
US10546719B2 (en) 2017-06-02 2020-01-28 Fei Company Face-on, gas-assisted etching for plan-view lamellae preparation
KR102374697B1 (ko) * 2017-09-07 2022-03-15 삼성전자주식회사 반도체 소자의 제조방법
US10354874B2 (en) * 2017-11-14 2019-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Directional processing to remove a layer or a material formed over a substrate

Also Published As

Publication number Publication date
TW202238954A (zh) 2022-10-01
US20220301809A1 (en) 2022-09-22
US12040155B2 (en) 2024-07-16
CN115117076A (zh) 2022-09-27
TWI794906B (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US11825656B2 (en) 3D NAND memory device and method of forming the same
US20180190667A1 (en) Select transistors with tight threshold voltage in 3d memory
US10020314B1 (en) Forming memory cell film in stack opening
TW565947B (en) Non-volatile memory cells with selectively formed floating gate
US9929041B1 (en) Semiconductor device and method for manufacturing same
US10971513B2 (en) Three-dimensional semiconductor memory devices and method of manufacturing the same
CN109585454B (zh) 3d存储器件及其制造方法
US9779948B1 (en) Method of fabricating 3D NAND
CN111223870B (zh) 3d存储器件及其制造方法
US9960046B2 (en) Methods of manufacturing semiconductor device having a blocking insulation layer
US9502470B2 (en) Semiconductor memory device and method for manufacturing same
TWI794906B (zh) 半導體裝置之製造方法及離子束照射裝置
TWI817158B (zh) 半導體裝置之製造方法、積層配線構造體之製造方法
US20230075852A1 (en) Semiconductor storage device and manufacturing method thereof
JP2024087306A (ja) 半導体記憶装置