JP2022127734A - スイッチング電源装置及び電流検出値変換装置 - Google Patents

Abstract

【課題】部品等のばらつきに起因した電流バランス制御用の出力電流検出値のばらつきを補正して精度の高い電流バランス動作を可能とするスイッチング電源装置及び電流検出値変換装置を提供する。【解決手段】スイッチング電源装置１０Ａ、１０Ｂにおいて、電流バランス回路３２は、出力を並列接続した場合に出力電流値を略揃える。電流検出値変換部３０は、１次側に流れるスイッチ電流に対応して検出された第１の出力電流検出値を、パルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して電流バランス回路に出力する。電流検出値変換部の変換特性は所定の１次関数の変換特性であり、パルス周期を変更することで１次関数の傾きが、第１の電流検出値のバイアス値を変更することで１次関数の切片が補正される。適切なパルス周期とバイアス値の設定により、第１の出力電流検出値がばらついても第２の出力電流検出値を揃えることを可能とする。【選択図】図１

Description

本発明は、並列接続した複数のスイッチング電源装置の出力電流値をほぼ同じ値に揃える電流バランス回路を備えたスイッチング電源装置及び電流検出値変換装置に関する。

従来、図１０に示すように、２台のスイッチング電源装置１００Ａ、１００Ｂを負荷１０２に対し並列接続して使用する際には、出力端子＋Ｖ，－Ｖを並列接続すると共に電流バランス端子ＣＢ間を接続し、電流バランス回路によりスイッチング電源装置１００Ａ，１００Ｂの出力電流値をほぼ同じ値に揃えるようにそれぞれで出力電圧の制御を行っている。

図１１は電流バランス回路を備えた従来のスイッチング電源装置の回路である。交流の入力電圧Ｖｉｎは入力整流平滑回路１０３で整流平滑された後、出力トランス１０４、ＭＯＳ－ＦＥＴを用いたインバータ素子１０５、ドライブ制御回路１０６、整流平滑回路１０７で構成されるインバータ回路のスイッチングにより一定の出力電圧Ｖｏｕｔを出力端子＋Ｖ，－Ｖから負荷に供給している。

出力端子＋Ｖ，－Ｖはセンシング端子＋Ｓ，－Ｓに接続され、誤差検出回路１０８に出力電圧Ｖｏｕｔを入力している。誤差検出回路１０８は、抵抗Ｒ１１６，Ｒ１１７，Ｒ１１８の直列回路の入力電圧と基準電圧ＶＲの差に応じた出力電流を差動アンプ１１１により抵抗Ｒ１１９と直列接続したフォトカプラ発光素子１１３ａに流して発光駆動させ、負帰還１１０により入力側へ帰還させている。

フォトカプラ発光素子１１３ａからの光はドライブ制御回路１０６に内蔵しているフォトカプラ受光素子１１３ｂで受光され、出力電圧を一定電圧に保つようにインバータ素子１０５をスイッチング制御する。

電流バランス回路１０９は、抵抗Ｒ１１１，Ｒ１１２、Ｒ１１５、トランジスタＴＲ１１１，ＴＲ１１２で構成された第１カレントミラー回路１１５と、抵抗Ｒ１１３，Ｒ１１４、トランジスタＴＲ１１３，ＴＲ１１４で構成された第２カレントミラー回路１１６を備える。

第１カレントミラー回路１１５はバイアス電圧源１１４より一定のバイアス電圧ＶＢを受けている。また、第２カレントミラー回路１１６には、バイアス電圧ＶＢに電流カレントトランス１１２によるインバータ１次電流Ｉｓｗから検出した出力電流Ｉｏｕｔに比例する出力電流検出電圧Ｖ１を加算した電圧（ＶＢ＋Ｖ１）が印加される。

カレントトランス１１２は１次巻線をインバータ１次側に接続し、２次巻線の出力をダイオードＤ１１１、Ｄ１１２、電流検出用の抵抗Ｒ１２０及びコンデンサＣ１１０により整流平滑して出力電流検出電圧Ｖ１を取り出している。

第１カレントミラー回路１１５は、バイアス電圧ＶＢの印加によりトランジスタＴＲ１１１に一定電流ＩＲを流し、このため他方のトランジスタＴＲ１１２にも一定電流ＩＲが流れ、トランジスタＴＲ１１２側は第２カレントミラー回路１１６のトランジスタＴＲ１１３側に接続された定電流源として動作する。

電流バランス回路１０９の動作は次のようになる。第２カレントミラー回路１１６のトランジスタＴＲ１１３には定電流源として機能する第１カレントミラー回路１１５のトランジスタＴＲ１１２により一定電流ＩＲが流れている。また電流バランス端子ＣＢには、出力電流に比例した出力電流検出電圧Ｖ１から定電流ＩＲによる抵抗Ｒ１１３とトランジスタＴＲ１１３の電圧降下分だけ低い電流バランス電圧ＶＣＢが加わっている。

ここで電流バランス端子ＣＢに接続している別のスイッチング電源装置の電流バランス端子の電流バランス電圧ＶＣＢが低かったとすると、両者の差に応じた電流バランス電流ＩＣが流れ出し、このためトランジスタＴＲ１１３のコレクタ電流は（ＩＲ＋ＩＣ）となる。このため他方のトランジスタＴＲ１１４のコレクタ電流も（ＩＲ＋ＩＣ）となり、抵抗Ｒ１１８に発生する電圧が電流バランス電流ＩＣに応じて増加する。

これにより差動アンプ１１１の出力も増加し、ドライブ制御回路１０６は出力電圧Ｖｏｕｔを低下させるようにインバータ素子１０５をスイッチング制御し、出力電流Ｉｏｕｔが低下し、電流バランスをとるようになる

特開２０１３－１５０５１３号公報

しかしながら、このような従来のカレントトランスを用いた電流バランス回路にあっては、本来比例関係にある１次側のスイッチ電流Ｉｓｗと出力電流Ｉｏｕｔとの関係に、出力トランス１０４のインダクタンス等の部品特性のばらつきよって装置ごとのずれが生じており、このため１次側スイッチ電流Ｉｓｗを絶縁型のカレントトランス１１２により２次側に伝達して整流平滑された出力電流検出電圧Ｖ１と出力電流Ｉｏｕｔとの関係にも装置ごとのずれが生じている。

このため、スイッチ電源装置を複数台並列接続する場合は、当該ずれを考慮する必要があり、つまり、当該ずれは電流バランスの精度を低下させ、並列接続時における許容出力電流を低減させなければならない、という問題があった。

本発明は、部品等の装置固有のばらつきに起因した電流バランス制御用の出力電流検出値のばらつきを補正して精度の高い電流バランス動作を可能とするスイッチング電源装置を提供することを目的とする。

また、本発明は、部品等の装置固有のばらつきに起因した出力電流検出値のばらつきを補正して精度の高い電流モニタなどを可能とする電流検出値変換装置を提供することを目的とする。

（第１発明：スイッチング電源装置）
本発明は、複数のスイッチング電源装置の出力を並列接続した場合に、１次側に流れるスイッチ電流に基づく出力電流検出値より各スイッチング電源装置の出力電流値をほぼ同じ値に揃える電流バランス回路を備えたスイッチング電源装置であって、
１次側に流れるスイッチ電流に対応して検出された第１の出力電流検出値を、パルス幅変調変換を利用したパルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して電流バランス回路に出力する電流検出値変換部を備え、
所定の要素を変更して設定保持することにより変換特性を補正可能とするように構成されたことを特徴とする。

（出力電流検出値の変換特性の補正）
電流検出値変換部の変換特性は、所定の１次関数の変換特性であり、
所定の要素は、パルス幅変調変換のパルス周期を決めるための要素、及び又はパルス幅変調部に入力される第１の出力電流検出値に付加されるバイアス値であり、
パルス周期を決めるための要素を変更して設定保持することで１次関数の傾きが補正され、バイアス値を変更して設定保持することで１次関数が切片を補正される。

（パルス変調部）
パルス幅変調部は、
１次側に流れるスイッチ電流を分流して整流平滑することで第１の出力電流検出値を検出して入力する電流検出値入力部と、
所定の周期でリセット信号を出力するリセット部と、
リセット信号に基づく周期で三角波信号の発生を繰り返す三角波発生器と、
第１の出力電流検出値と三角波信号を入力して比較することでパルス幅変調変換してパルス幅変調信号を出力する比較器と、
パルス幅変調信号をセット端子に入力し、リセット信号をリセット端子に入力し、反転されたパルス幅変調信号を反転出力端子から出力すると共に三角波発生部に供給して三角波信号の発生を停止した後に再度発生させるセットリセット型のフリップフロップと、
反転出力端子から出力された反転されたパルス幅変調信号をフォトカプラの光結合により電気的に分離して２次側に伝達する信号伝達部と、
信号伝達部で伝達された反転されたパルス幅変調信号の平滑により第２の出力電流検出値を生成して電流バランス回路へ出力する電流検出値出力部と、
を備え、
リセット部から出力するリセット信号の周期を変更して設定保持し、パルス幅変調信号の周期を変更させることで１次関数の傾きが補正され、比較器に入力する第１の出力電流検出値のバイアス値を変更して設定保持することで１次関数の切片が補正される。

（第２発明：電流検出値変換装置）
本発明は、電流検出値変換装置であって、
入力された第１の出力電流検出値をパルス幅変調変換を利用したパルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して出力する電流検出値変換装置であって、
所定の要素を変更して設定保持することにより変換特性が補正可能に構成されたことを特徴とする。

（出力電流検出値の変換特性の補正）
変換特性は、所定の１次関数に従った変換特性であり、
所定の要素は、パルス幅変調変換のパルス周期を決めるための要素、及び又はパルス幅変調部に入力される第１の出力電流検出値に付加されるバイアス値であり、
パルス周期を決めるための要素を変更して設定保持することで１次関数の傾きが補正され、バイアス値を変更して設定保持することで１次関数の切片が補正される。

（パルス変調部）
パルス幅変調部は、
所定の対象装置に流れる所定の電流から第１の出力電流検出値を検出して入力する電流検出値入力部と、
所定の周期でリセット信号を出力するリセット部と、
リセット信号に基づく周期で三角波信号の発生を繰り返す三角波発生器と、
第１の出力電流検出値と三角波信号を入力して比較することでパルス幅変調変換してパルス幅変調信号を出力する比較器と、
パルス幅変調信号をセット端子に入力し、リセット信号をリセット端子に入力し、反転されたパルス幅変調信号を反転出力端子から出力すると共に三角波発生部に供給して三角波信号の発生を停止した後に再度発生させるセットリセット型のフリップフロップと、
反転されたパルス幅変調信号の平滑により第２の出力電流検出値を生成して出力する電流検出値出力部と、
を備え、
リセット部から出力するリセット信号の周期を変更して設定保持し、パルス幅変調信号の周期を変更させることで１次関数の傾きが補正され、比較器に入力する第１の出力電流検出値のバイアス値を変更して設定保持することで１次関数の切片が補正される。

（フォトカプラの信号伝達部）
パルス幅変調部は、さらに、フリップフロップの反転出力端子から出力された反転されたパルス幅変調信号をフォトカプラの光結合により電気的に分離して電流検出値出力部に伝達する信号伝達部を備える。

（第１発明：スイッチング電源装置の効果）
本発明のスイッチング電源装置によれば、出力トランスのインダクタンス値などの装置部品などに起因したばらつきによって、電流バランス制御に使用する１次側スイッチ電流の電流検出値に装置固有のばらつきがあっても、１次側に流れるスイッチ電流に対応して検出された第１の出力電流検出値を、パルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して電流バランス回路に出力し、パルス幅変調部の所定の要素を変更することにより変換特性が補正され、装置ごとにばらつく第１の出力電流検出値から変換した第２の出力電流検出値のばらつきを低減して規定範囲に収めることができ、精度の良い電流バランス動作を可能とすることで、負荷に対し複数のスイッチング電源装置を並列接続した場合の許容出力電流の低減度合を低くすることを可能とする。

（出力電流検出値の変換特性の補正による効果）
また、電流検出値変換部の変換特性は所定の１次関数の変換特性となることから、パルス幅変調部のパルス周期を変更することで１次関数の傾きが補正され、パルス幅変調部に入力する第１の出力電流検出値のバイアス値を変更することで１次関数の切片が補正され、これによって並列接続するスイッチング電源装置に部品などに起因して第１の出力電流検出値にばらつきがあっても、パルス周期及び又はバイアス値の変更による変換特性の補正で、変換出力される第２の出力電流検出値を適切に揃える補正が可能となる。

この変換特性の補正は、スイッチング電源装置を製造した後の工程で、パーソナルコンピュータ等の専用の調整装置を使用することで、出力電流を変えながら第１の出力電圧検出値と第２の電流検出値を測定して１次関数の変換特性をプロットし、基準となる特性となるようにパルス周期とバイアス値を補正する操作を行い、補正後にパルス周期とバイアス値をスイッチング電源装置側に設定値として記憶させることで、簡単且つ容易に、変換特性の補正を行うことができる。

（パルス変調部の効果）
また、パルス幅変調部は、整流平滑回路を用いた電流検出値入力部、リセット部、三角波発生器、比較器、セットリセット型フリップフロップ、フォトカプラの信号伝達部、及び、平滑回路を用いた電流検出値出力部を備えた公知のパルス幅変調回路を基本とすることから簡単且つ容易に構成することができ、また、１次関数の変換特性は、リセット信号の周期、即ちパルス幅変調信号のパルス周期を変更して設定記憶させることで１次関数の傾きが補正され、また、比較器に入力する第１の出力電流検出値のバイアス値を変更して設定記憶させることで１次関数の切片が補正できる。また、カレントトランスを使用せずに、安価なフォトカプラで１次側から２次側に信号が伝達できる。

（第２発明：電流検出値変換装置の効果）
本発明は、電流バランス回路を備えたスイッチング電源装置に限定されるものではなく、例えば、任意の対象装置に流れている電流をモニタ又は電流に基づき所定の制御するための電流検出値変換装置としての使用を可能とし、対象装置の部品などのばらつきに起因して装置ごとに電流のばらつきがあっても、対象装置に流れる電流から検出された第１の出力電流検出値を、パルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換してモニタ又は制御のために出力し、パルス幅変調部の所定の要素を変更することにより変換特性を補正し、第１の出力電流検出値から変換した第２の出力電流検出値の装置ごとのばらつきを低減して規定範囲に収めることができ、対象装置が異なっても精度の良い電流モニタや電流に基づく制御を可能とすることで、対象装置の性能や品質を高いレベルに保つことを可能とする。

また、「出力電流検出値の変換特性の補正による効果」及び「パルス変調部の効果」は、前述したスイッチング電源装置の場合と基本的に同様となる。

また、電流検出値変換装置は、スイッチング電源装置とは異なり、１次側と２次側の絶縁分離は必ずしも必要としないことから、パルス幅変調部の構成に「フォトカプラの伝達部」は含めておらず、その分、簡単な構成にできる。一方、対象装置が１次側と２次側に絶縁分離されており、変換結果を２次側で使用する場合には、スイッチング電源装置と同様に、パルス幅変調部に「フォトカプラの伝達部」を含めて対応可能とする。

並列接続された本発明のスイッチング電源装置の実施形態を示した回路ブロック図である。 図１の電流検出値変換部の実施形態を示した回路ブロック図である。 図２の電流検出値変換部の各部の信号波形を示したタイムチャートである。 図３の電流検出値変換部による第１の出力電流検出値Ｖ１と第２の出力電流検出値Ｖ２の変換特性を示したグラフ部である。 図２の電流検出値変換部でバイアス値を変更した場合の各部の信号波形を示したタイムチャートである。 図５のバイアス値の変更に伴う電流検出値変換部による第１の出力電流検出値Ｖ１と第２の出力電流検出値Ｖ２の変換特性の変化を示したグラフ部である。 図２の電流検出値変換部でパルス周期を変更した場合の各部の信号波形を示したタイムチャートである。 図５のパルス周期の変更に伴う電流検出値変換部による第１の出力電流検出値Ｖ１と第２の出力電流検出値Ｖ２の変換特性の変化を示したグラフ部である。 本発明による電流検出値変換装置の実施形態を示したブロック図である。 並列接続して使用するスイッチング電源装置を示した説明図である。 電流バランス回路を備えた従来のスイッチング電源装置を示した回路ブロック図である。

以下に、本発明に係るスイッチング電源装置及び電流検出値変換装置の実施形態を図面に基づいて詳細に説明する。なお、以下の実施形態により、本発明が限定されるものではない。

［実施形態の基本的な概念］
まず、実施形態の基本的概念について説明する。本願の第１発明に係る実施形態は、概略的に、電流バランス回路を備えたスイッチング電源装置に関するものである。

ここで、「スイッチング電源装置」とは、１次側の入力電力をスイッチング素子により、２次側で利用する所定の直流電力に変換し、フィードバック制御により出力電圧を一定に保つようにスイッチング素子を制御する装置で、電流バランス回路を備えたものであり、スイッチング安定化電源、スイッチングレギュレータ等を含み、ＡＣ－ＤＣコンバータ、ＤＣ－ＤＣコンバータ等を含む概念である。

また「スイッチング電源装置」は、非絶縁型と絶縁型に分けられるが、本実施形態は、トランス結合により１次側から２次側に電力を伝達する絶縁型のＤＣ－ＤＣコンバータを一例として取り上げており、回路方式として、ＬＬＣ共振方式、フォワード方式、フライバック方式、ハーフブリッジ方式、フルブリッジ方式等を含むものである。

また、「電流バランス回路」とは、複数のスイッチング電源装置を負荷に対し並列接続した場合に、各スイッチング電源装置の出力電流値をほぼ同じ値に揃えるようにスイッチング素子を制御する回路であり、カレントミラー回路を用いた回路等を含む概念である。

またスイッチング電源装置は、電流検出値変換部を備えるものである。「電流検出値変換部」とは、１次側に流れるスイッチ電流に対応して検出された第１の出力電流検出値を、パルス幅変調変換を利用したパルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して電流バランス回路に出力するものであり、所定の要素を変更して設定保持（設定記憶）させることにより変換特性を補正可能に構成されたものである。

ここで、「第１の出力電流検出値」とは、例えば１次側に流れるスイッチ電流を分流して整流平滑することで検出された検出電圧である「第１の出力電流検出電圧」であり、従来は、そのまま電流バランス回路に出力しているが、本実施形態にあっては、電流検出値変換部により所定の変換特性に従って第２の出力電流検出値に変換した後に、電流バランス回路に出力するものである。

また、「パルス幅変調部」とは、入力した第１の出力電流検出値に対応したパルス幅をもつパルス幅変調信号に変換して出力するものであり、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）を利用するである。ここで、パルス幅とは、パルス信号がパルス内でＨレベルとなっている時間であり、パルス幅をパルス周期で割った「デューティ（オン・デューティ或いはデューティ比ともいう）として表現することもでき、この場合、「パルス幅変調部」とは、入力した第１の出力電流検出値に対応したデューティをもつパルス幅変調信号に変換して出力するものである、ということもできる。

パルス幅変調部は公知であり、その構成や機能は任意であるが、例えば、少なくとも比較器と三角波発生器を含むものであり、比較器に第１の出力電圧検出値と所定パルス周期で発生する三角波信号を入力してパルス幅変調信号を出力するものである。

また、「所定の変換特性」とは、第１の出力電流検出値をパルス幅（デューティ）に変換する特性と、変換したパルス幅（デューティ）を第２の出力電流検出値に変換する特性とを合わせた変換特性であり、本実施形態にあっては、第１の出力電流検出値を第１の出力電流検出電圧Ｖ１、第２の出力電流検出値を第２の出力電流検出電圧Ｖ２としており、
Ｖ２＝ａＶ１＋ｂ
の１次関数に従った変換特性となる。ここで、ａが１次関数の傾きであり、ｂが１次関数の切片である。

また本実施形態のスイッチング電源装置は、所定の要素を変更して設定保持させることにより
Ｖ２＝ａＶ１＋ｂ
の変換特性を補正可能に構成されたものである。

ここで、「所定の要素」とは、パルス幅変調変換のパルス周期を決めるための要素と、パルス幅変調部に入力する第１の出力電流検出値に付加されるバイアス値がある。パルス幅変調変換のパルス周期を決めるための要素を変更してパルス幅変調部のパルス周期を変更すると、１次関数の変換特性における傾きａが補正されるものである。また、バイアス値を変更すると、１次関数の変換特性における切片ｂが補正されるものである。このパルス幅変調部の変換特性の補正によって、電流検出値変換部から出力される第２の出力電流検出値を適正な値に調整できる。

スイッチング電源装置の１次側に流れるスイッチ電流と２次側からの出力電流は所定の関係にあるが、出力トランスのインダクタンス値等の部品のばらつきにより、装置ごとでずれが生じている。このため、１次側に流れるスイッチ電流を分流して整流平滑した第１の出力電流検出値も、部品のばらつきに起因して、出力電流との関係で装置ごとのずれがあり、そのまま電流バランス動作に用いると、並列接続している他のスイッチング電源装置の出力電流と揃える電流バランスの精度が低下する。

そこで、本実施形態にあっては、スイッチング電源装置の製造が完了した後の工程において、パルス幅変調部の第１の出力電流検出値と第２の出力電流検出値を、負荷に対する出力電流を変化させながら測定して、例えば１次関数の変換特性を取得し、この取得した１次関数の変換特性が予め決めた基準となる１次関数の変換特性に一致させるように補正する操作を行って最適なパルス周期とバイアス値を取得し、スイッチング電源装置のパルス幅変調部に設定保持させるものである。

これによって、製造されるスイッチング装置の１次側のスイッチ電流と出力電流との間に部品のばらつきなどによるずれが存在しても、電流バランス制御に用いる第２の出力電流検出値の装置ごとのずれが低減除去され、スイッチング電源装置を負荷に対し並列接続して使用する場合に精度の高い電流バランス動作が行われるものである。

また、本願の第２発明に係る電流検出値変換装置は、電流バランス回路を備えたスイッチング電源装置に限定されるものではなく、入力した第１の出力電流検出値をパルス幅変調変換を利用したパルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して出力するものであり、スイッチング電源装置の場合と同様に、例えばパルス幅変調変換のパルス周期を決めるための要素とバイアス値の変更により１次関数に従って変換特性の傾きと切片を補正し、装置固有のばらつきに起因したずれがあっても、第２の出力電流検出値を基準とする１次関数の変換特性に合わせ、例えば第２の出力電流検出値をモニタしたり、第２の出力電流検出値に基づき所定の制御を行う場合の精度を向上するものである。

以下、具体的な実施形態を説明する。以下に示す具体的な実施形態では、「スイッチンング電源装置」が「ＬＬＣ共振型のスイッチング電源装置」であり、「第１の出力電流検出値」が「第１の出力電流検出電圧Ｖ１」であり、「第２の出力電流検出値」が「第２の出力電流検出電圧Ｖ２」である場合について説明する。

［スイッチング電源装置の具体的な実施形態］
スイッチング電源装置の実施形態の具体的内容について、より詳細に説明する。その内容については以下のように分けて説明する。

ａ．並列接続されたスイッチング電源装置
ａ１．スイッチング電源装置１０Ａ
ａ２．ＬＬＣ共振コンバータ
ａ３．電流バランス回路３２
ｂ．電流検出値変換部３０
ｂ１．電流検出値入力部４６
ｂ２．パルス幅変調部３８
ｂ２－１．三角波発生器５０
ｂ２－２．比較器４８
ｂ２－３．リセット部５４
ｂ２－４．ＲＳ－ＦＦ５２
ｂ３．フォトカプラ５８
ｂ４．電流検出値出力部６０
ｂ５．バイアス部６４
ｃ．電流検出値変換部の変換特性の補正
ｃ１．電流検出値変換部３０の動作と変換特性
ｃ２．Ｖ１－Ｖ２変換特性
ｄ．パルス周期の変更によるＶ１－Ｖ２変換特性の補正
ｅ．バイアス電圧値の変更によるＶ１－Ｖ２変換特性の補正
ｆ．スイッチング電源装置の調整作業
ｇ．電流検出値変換装置
ｈ．本発明の変形例

［ａ．並列接続されたスイッチング電源装置］
まず、電流バランス回路を備えたスイッチング電源装置について、より詳細に説明する。図１は、２台のＬＬＣ共振型のスイッチング電源装置の実施形態を示した回路ブロック図である。図１に示すように、２台のスイッチング電源装置１０Ａ、１０Ｂを負荷２６に対し並列接続して使用する際には、出力端子２４ａ，２４ｂを並列接続すると共に電流バランス端子２５間を接続し、電流バランス回路３２によりスイッチング電源装置１０Ａ，１０Ｂの出力電流値Ｉｏｕｔをほぼ同じ値に揃えるようにそれぞれで出力電圧Ｖｏｕｔの制御を行っている。

（ａ１．スイッチング電源装置１０Ａ）
スイッチング電源装置１０Ａについて説明すると（スイッチング電源装置１０Ｂも同様となる）、交流の入力電圧Ｖｉｎは入力整流平滑回路１４で整流平滑された後、出力トランス２０、ＭＯＳ－ＦＥＴを用いたスイッチング素子１５，１６、ドライブ制御部１８、整流平滑回路２２で構成されるＬＬＣ共振コンバータのスイッチングにより一定の出力電圧Ｖｏｕｔを出力端子２４ａ，２４ｂから負荷２６に供給している。ここで、２次側の整流平滑回路２２は任意であるが、例えば、中点タップを有する二次巻線Ｌ２を用いた倍電圧整流平滑回路としている。

（ａ２．ＬＬＣ共振コンバータ）
ＬＬＣ共振コンバータはハーフブリッジ形を例にとっており、スイッチング素子１５，１６の直列回路、共振コンデンサＣ１、出力トランス２０、平滑整流回路２２から構成される。出力トランス２０は１次巻線Ｌ１と二次巻線Ｌ２を有し、結合係数を小さくすることで等価的に示す漏れインダクタンスＬｒを大きくし、これを共振インダクタとして利用している。また、１次巻線Ｌ１には等価的に励磁インダクタンスＬｍが並列接続される。

ＬＬＣ共振コンバータの動作の概略は次のようになる。ドライブ制御部１８により所定のスイッチング周波数でスイッチング素子１５，１６を交互にオン、オフさせている。スイッチング素子１６がオフの状態でスイッチング素子１５をオンすると、電源プラス１２ａ側、漏れインダクタンスＬｒ、１次巻線Ｌ１及び励磁インダクタンスＬｍ、及び共振コンデンサＣ１、電源マイナス１２ｂ側となる経路で正方向に共振電流が流れる。

共振コンデンサＣ１の充電に伴い正方向の共振電流が低下し、２次側の整流平滑回路２２を構成する倍電圧整流回路の一方の整流ダイオードに流れる電流が零に近づいたタイミングでスイッチング素子１５をオフし、続いてスイッチング素子１６をオンする零電圧スイッチング（ＺＶＣ： Ｚｅｒｏ Ｖｏｌｔａｇｅ Ｓｗｉｔｃｈｉｎｇ）を行う。これにより共振コンデンサＣ１に蓄積された電気エネルギーにより、スイッチング素子１６、１次巻線Ｌ１及び励磁インダクタンスＬｍ、漏れインダクタンスＬｒ、共振コンデンサＣ１となる経路で負方向に共振電流が流れる。

共振コンデンサＣ１の放電により負方向の共振電流が低下し、２次側整流平滑回路２２を構成する倍電圧整流回路の他方の整流ダイオードに流れる電流が零に近づいたタイミングでスイッチング素子１６をオフし、続いてスイッチング素子１５をオンする零電圧スイッチング（ＺＶＣ）を行い、これを繰り返す。なお、スイッチング素子１５，１６の零電圧スイッチング（ＺＶＣ）の動作の詳細は公知であり、これは省略している。

また、ＬＬＣ共振コンバータは、周波数変調で出力電圧Ｖｏｕｔを制御する回路方式である。ＬＣＣ共振コンバータのスイッチング周波数に対する入出力電圧比の関係は、入出力電圧比の最大値を境界に動作モードが異なり、入出力電圧比が最大値よりも高い周波数領域で使用する。この使用周波数領域では、スイッチング周波数の増加に対し入出力電圧比が減少する関係にある。即ち、ドライブ制御部１８でスイッチング周波数を増加させることで出力電圧Ｖｏｕｔを低下させ、スイッチング周波数を低下させることで出力電圧Ｖｏｕｔを増加させることができる。

誤差検出部２８には出力電圧Ｖｏｕｔが入力されている。誤差検出部２８は、出力電圧Ｖｏｕｔを抵抗Ｒ３，Ｒ４の直列回路により分圧した電圧と基準電圧源３６の基準電圧ＶＲの差に応じた出力電流を差動アンプ３４によりフォトカプラ発光素子４０ａに流して発光駆動する。

フォトカプラ発光素子４０ａからの光はドライブ制御部１８に内蔵しているフォトカプラ受光素子４０ｂで受光され、出力電圧を一定電圧に保つようにスイッチング素子１５，１６のスイッチング周波数を制御する。ドライブ制御部１８は、例えば、マイクロプロセッサ等のＣＰＵ、メモリ、各種入出力ポート等を備えたコンピュータ回路であり、プログラムの実行により、ドライブ制御部１８の機能が実現されている。

（ａ３．電流バランス回路３２）
電流バランス回路３２は、抵抗Ｒ１，Ｒ２、トランジスタＴＲ１，ＴＲ２で構成されたカレントミラー回路を備え、トランジスタＴＲ１のコレクタは定電流源４２とバイアス電圧ＶＢのバイアス電源４４に直列に接続されている。

電流検出値変換部３０は、共振コンデンサＣ１に流れるスイッチ電流を分流して整流平滑することで第１の出力電流検出電圧Ｖ１を検出し、続いてパルス幅変調した後に平滑して得られた第２の出力電流検出電圧Ｖ２を電流バランス回路３２のカレントミラー回路に印加している。

このためカレントミラー回路には、バイアス電圧ＶＢに電流検出値変換部３０からされた出力電流Ｉｏｕｔに比例する第２の出力電流検出電圧Ｖ２が加算された電圧（ＶＢ＋Ｖ２）が印加される。

電流バランス回路３２の動作は次のようになる。カレントミラー回路のトランジスタＴＲ１には定電流源４２により一定電流ＩＲが流れている。また電流バランス端子２５には、出力電流に比例した第２の出力電流検出電圧Ｖ２から定電流ＩＲによる抵抗Ｒ１とトランジスタＴＲ１の電圧降下分だけ低い電流バランス電圧ＶＣＢが加わっている。

ここで電流バランス端子２５に接続している別のスイッチング電源装置１０Ｂの電流バランス端子２５の電流バランス電圧ＶＣＢが低かったとすると、両者の差に応じた電流バランス電流ＩＣが流れ出し、このためトランジスタＴＲ１のコレクタ電流は（ＩＲ＋ＩＣ）となる。このため他方のトランジスタＴＲ２のコレクタ電流も（ＩＲ＋ＩＣ）となり、抵抗Ｒ４に発生する電圧が電流バランス電流ＩＣに応じて増加する。

これにより差動アンプ３４の出力も増加し、ドライブ制御部１８はスイッチング素子１５，１６のスイッチング周波数を増加させることで出力電圧Ｖｏｕｔを低下させるように制御し、出力電流Ｉｏｕｔが低下し、電流バランスをとるようになる。

一方、他方のスイッチング電源装置１０Ｂにおける電流バランス回路３２のトランジスタＴＲ２のコレクタ電流は（ＩＲ－ＩＣ）となり、抵抗Ｒ４に発生する電圧が減少する。これにより差動アンプ３４の出力も減少し、ドライブ制御部１８はスイッチング素子１５，１６のスイッチング周波数を低下させることで出力電圧Ｖｏｕｔを増加させるように制御し、出力電流Ｉｏｕｔが増加し、電流バランスをとるようになる。

［ｂ．電流検出値変換部３０］
次に、図１に示した電流検出値変換部３０について、より詳細に説明する。電流検出値変換部３０は、スイッチング素子１５，１６のオン、オフに伴い１次側に流れるスイッチ電流となる共振電流に対応して検出された第１の出力電流検出電圧Ｖ１を、パルス幅変調部３８に基づく所定の変換特性に従って第２の出力電流検出電圧Ｖ２に変換して電流バランス回路３２のカレントミラー回路に印加するものであり、特に、パルス幅変調部３８におけるパルス周期Ｔと入力する第１の出力電流検出電圧Ｖ１のバイアス値Ｖｂを変更して設定記憶させることにより、第１の出力電流検出電圧Ｖ１を第２の出力電流検出電圧Ｖ２に変換する変換特性（以下「Ｖ１－Ｖ２変換特性」という）を補正可能に構成されたこと特徴とするものである。

図２は電流検出値変換部の実施形態を示した回路ブロックであり、図２に示すように、一例として、電流検出値変換部３０は、電流検出値入力部４６、比較器４８、三角波発生器５０、ＲＳ－ＦＦ（セットリセット型フリップフロップ）５２、リセット部５４、フォトカプラ５８、電流検知値出力部６０及びバイアス部６４で構成される。このうち、パルス幅変調部３８は、比較器４８、三角波発生器５０、ＲＳ－ＦＦ５２及びリセット部５４で構成される。

（ｂ１．電流検出値入力部４６）
電流検出値入力部４６について、より詳細に説明する。電流検出値入力部４６は、一例として、コンデンサＣ２，Ｃ３，Ｃ４、ダイオードＤ１，Ｄ２及び抵抗Ｒ５，Ｒ６で構成される。即ち、１次巻線Ｌ１と共振コンデンサＣ１の間をコンデンサＣ２，Ｃ３の直列回路に接続し、コンデンサＣ２，Ｃ３の間にダイオードＤ１のアノードダイオードＤ２のカソードを接続し、ダイオードＤ２のカソードにコンデンサＣ４の一端と抵抗Ｒ５，Ｒ６の直列回路を接続し、抵抗Ｒ５，Ｒ６の間から第１の出力電流検出電圧Ｖ１を取り出している。

電流検出値入力部４６は、共振コンデンサＣ１に流れる電流をコンデンサＣ３，Ｃ４で分流してダイオードＤ１，Ｄ２で整流し、続いて、コンデンサＣ４で平滑して抵抗Ｒ５，Ｒ６により分圧し、１次側に流れる共振電流（スイッチ電流）に比例した第１の出力電流検出電圧Ｖ１を検出している。

（ｂ２．パルス幅変調部３８）
パルス幅変調部３８について、より詳細に説明する。パルス幅変調部３８は、三角波発生器５０、比較器４８、ＲＳ－ＦＦ５２及びリセット部５４で構成されるものである。

（ｂ２－１．三角波発生器５０）
三角波発生器５０について、より詳細に説明する。三角波発生器５０は、所定のパルス周期Ｔで、時間の経過伴って直線的に増加する三角波を発生するものであり、その構成や機能は任意であるが、一例とし、定電流源６２とコンデンサＣ５の直列回路で構成される。コンデンサＣ５は所定のパルス周期ごとに放電リセットされており、放電リセットが解除されると、定電流源６２からの一定電流でコンデンサＣ５が充電され、時間の経過に伴って直線的に増加するコンデンサ充電電圧を三角波信号（三角波電圧）Ｖｔとして比較器４８へ出力する。

（ｂ２－２．比較器４８）
比較器４８について、より詳細に説明する。比較器４８は、電流検出値入力部４６からの第１の出力電流検出電圧Ｖ１をプラス入力端子に入力し、三角波発生器５０からの三角波信号（三角波電圧）Ｖｔをマイナス入力端子に入力し、両者を比較することでパルス幅変調信号を出力するものである。

即ち、パルス周期Ｔにおいて、時間の経過に伴って増加する三角波信号Ｖｔが第１の出力電流検出電圧Ｖ１より小さい場合、比較器４８の出力はＨレベルとなり、三角波信号Ｖｔが第１の出力電流検出電圧Ｖ１に達すると比較器４８の出力はＬレベルに切り替わり、第１の出力電流検出電圧Ｖ１の大きさに比例したパルス幅のパルス幅変調信号を出力する。ここで、パルス幅変調信号のパルス周期に対するパルス幅の割合はデューティであり、比較器４８は第１の出力電流検出電圧Ｖ１の大きさに比例したデューティのパルス幅変調信号を出力するものである。

（ｂ２－３．リセット部５４）
リセット部５４について、より詳細に説明する。リセット部５４はパルス幅変調信号のパルス周期Ｔを決める所定の周期でリセットパルスＶｒを出力するものであり、その構成や機能は任意であるが、例えば、図１のドライブ制御部１８の機能を実現するマイクロプロセッサ等のコンピュータ回路のプログラムの実行で実現されるパルス発生機能５６により実現される。即ち、リセット部５４のパルス発生機能５６は、メモリの記憶機能として実現されるパルス周期設定部５７に記憶されたパルス周期設定値に基づいた周期ごとに、所定パルス幅のリセットパルスＶｒを発生し、ＲＳ－ＦＦ５２のリセット端子Ｒに出力するものである。

（ｂ２－４．ＲＳ－ＦＦ５２）
ＲＳ－ＦＦ５２について、より詳細に説明する。ＲＳ－ＦＦ５２は、公知のように、セット入力Ｓとリセット入力Ｒ及び非反転出力Ｑと反転出力Ｑｂａｒを有し、入力（Ｒ Ｓ）と出力（Ｑ Ｑｂａｒ）の関係は、
（Ｌ Ｌ）で（保 持）
（Ｈ Ｌ）で（Ｈ Ｌ）
（Ｌ Ｈ）で（Ｌ Ｈ）
（Ｈ Ｈ）で（禁 止）
となる。なお、反転出力Ｑｂａｒは図面上では、公知のように、Ｑの上部に横棒を配置した記号で表示している。

本実施形態では、比較器４８の出力がＲＳ－ＦＦ５２のセット入力Ｓとなり、リセット部５６の出力（リセットパルスＶｒ）がＲＳ－ＦＦ５２のリセット入力Ｒとなり、Ｑｂａｒ出力が次段のフォトカプラ５８に出力されていることから、比較器４８から出力されたパルス幅変調信号はＲＳ－ＦＦ５２で反転されてフォトカプラ５８に出力される。

また、ＲＳ－ＦＦ５２のＱｂａｒ出力は三角波発生器５０の定電流源６２とコンデンサＣ５の間にダイオードＤ３を介して接続されている。このため、比較器４８で三角波信号Ｖｔが第１の出力電流検出電圧Ｖ１に達し、比較器４８の出力がＬレベルからＨレベルに立ち上がってＲＳ－ＦＦ５２のＱｂａｒ出力がＬレベルへの立ち下がりにより、ダイオードＤ３を介して三角波発生器５０のコンデンサＣ５が放電リセットされ、三角波信号Ｖｔが停止される。次にリセットパルスＶｒが出力された場合のＲＳ－ＦＦ５２のリセットによるＱｂａｒ出力のＨレベルへの立ち上りにより、ダイオードＤ３が逆バイアスによりオフとなり、三角波発生器５０の定電流源６２によるコンデンサＣ５の充電が再開されることで、新たな三角波信号Ｖｔの発生が開始される。

（ｂ３．フォトカプラ５８）
フォトカプラ５８について、より詳細に説明する。フォトカプラ５８は電流検出値変換部３０の１次側と２次側を電気的に絶縁分離させる信号伝達部として機能し、電気信号を光信号に変換して伝達した後に再び電気信号に変換するものであり、その構成や種類は任意であるが、例えば、発光ダイオード５８ａとフォトトランジスタ５８ｂを備え、それぞれ抵抗Ｒ９，Ｒ１０により電源ラインにプルアップ接続されており、ＲＳ－ＦＦ５２で反転されたパルス幅変調信号により発光ダイオード５８ａを発光駆動し、フォトトランジスタ５８ｂで受光してパルス幅変調信号Ｖｐｗｍに変換し、電流検出値出力部６０へ出力するものである。

（ｂ４．電流検出値出力部６０）
電流検出値出力部６０について、より詳細に説明する。電流検出値出力部６０は、抵抗Ｒ１１とコンデンサＣ７を直列接続した平滑回路であり、フォトカプラ５８から出力されたパルス幅変調信号Ｖｐｍｗを平滑したコンデンサＣ７の充電電圧を、第２の出力電流検出電圧Ｖ２として、図１に示した電流バランス回路３２のカレントミラー回路に印加するものである。

（ｂ５．バイアス部６４）
バイアス部６４について、より詳細に説明する。バイアス部６４は、バイアス値設定部６８、デューティパルス発生機能６６、抵抗Ｒ７、Ｒ８及びコンデンサＣ６で構成される。デューティパルス発生機能６６は、例えば、図１のドライブ制御部１８の機能を実現するマイクロプロセッサ等のコンピュータ回路のプログラムの実行で実現されるものであり、メモリの記憶機能として実現されるバイアス値設定部６８で設定されたデューティのパルス信号を所定周期で発生する。

抵抗Ｒ７とコンデンサＣ６は平滑回路を構成し、デューティパルス発生機能６６から出力されたデューティパルスを平滑してデューティに対応した平滑電圧を生成し、抵抗Ｒ８を介してバイアス電圧Ｖｂを出力し、電流検出値入力部４６から出力された第１の出力電流検出電圧Ｖ１に加算し、（Ｖ１＋Ｖｂ）を比較器４８に出力するものである。

［ｃ．電流検出値変換部の変換特性の補正］
電流検出値変換部３０における第１の出力電流検出電圧Ｖ１を第２の出力電流検出電圧Ｖ２に変換するためのＰＷＭ変調回路部３８に基づく変換特性は、所定の１次関数の変換特性となり、
Ｖ２＝ａ・Ｖ１＋ｂ
で与えられる。ここで、ａは１次関数のグラフでの傾き、ｂはＶ２軸上の切片となる。

（ｃ１．電流検出値変換部３０の動作と変換特性）
バイアス部６４でバイアス電圧Ｖｂを零としていた場合の図２の電流検出値変換部３０の動作を、図３の各部の信号波形を示したタイムチャートを参照して説明すると次のようになる。

比較器４８には、図３（Ａ）に示すように、第１の出力電流検出電圧Ｖ１と三角波信号Ｖｔが入力され、図３（Ｂ）に示すリセットパルスＶｒで決まるパルス周期Ｔ１で三角波信号Ｖｔの発生が繰り返されている。リセットパルスＶｒのＨレベルへの立ち上りに同期して三角波信号Ｖｔは増加を始め、第１の出力電流検出電圧Ｖ１より小さい場合、比較器４８の出力はＬレベルにあり、図３（Ｄ）に示すＲＳ－ＦＦ５２のＱｂａｒ出力はＨレベルとなっている。

三角波信号Ｖｔが第１の出力電流検出電圧Ｖ１に到達して一致すると比較器４８の出力はＨレベルに立ち上り、ＲＳ－ＦＦ５２のＱｂａｒ出力はＬレベルに立ち下がる。このためＲＳ－ＦＦ５２のＱｂａｒ出力は、第１の出力電流検出電圧Ｖ１のａ点、ｂ点、ｃ点の電圧に比例したパルス幅（デューティ）のパルス幅変調信号となる。ＲＳ－ＦＦ５２のＱｂａｒからのパルス幅変調信号はフォトカプラ５８を介して２次側の電流検出値出力部６０へ伝達され、平滑されることでパルス幅（デューティ）に対応した第２の出力電流検出電圧Ｖ２に変換され、電流バランス回路３２へ出力される。

（ｃ２．Ｖ１－Ｖ２変換特性）
図４は図３のタイムチャートによる動作に対応した電流検出値変換部３０の変換特性、即ち、Ｖ１－Ｖ２変換特性７０であり、
Ｖ２＝ａ・Ｖ１＋ｂ
で示される所定の１次関数に従った変換特性となっている。

ここで、スイッチング電源装置１０Ａ，１０Ｂの１次側のスイッチ電流は出力電流Ｉｏｕｔに比例しているが、出力トランス２０のインダクタンス値などのばらつきにより装置固有のずれを生じている。このため図４に示す電流検出値変換部３０のＶ１－Ｖ２特性も、１次側スイッチ電流のずれにより異なった特性となる。そこで、本実施形態にあっては、スイッチング電源装置ごとに、出力電流Ｉｏｕｔに比例する１次側のスイッチング電流にずれがあっても、このずれを無くすように、電流値変換部３０によるＶ１－Ｖ２変換特性を補正するものである。

［ｄ．パルス周期の変更によるＶ１－Ｖ２変換特性の補正］
電流検出値変換部３０のＶ１－Ｖ２変換特性における１次関数の傾きａは、パルス幅変調部３８のパルス周期Ｔを変更することで補正できる。

図５は、リセット部５４から出力するリセットパルスＶｒのパルス周期を、図３のパルス周期Ｔ１より長いパルス周期Ｔ２に変更した場合の各部の信号波形を示している。このように長いパルス周期Ｔ２に変更すると、図６のＶ１－Ｖ２変換特性のグラフに示すように、パルス周期Ｔ１のＶ１－Ｖ２変換特性７０に対し、長いパルス周期Ｔ２に変更したＶ１－Ｖ２変換特性７２は、１次関数の傾きａを増加させる補正ができる。一方、パルス周期を短い周期に変更すれば、１次関数の傾きａを減少させる補正ができる。

［ｅ．バイアス電圧値の変更によるＶ１－Ｖ２変換特性の補正］
電流検出値変換部３０のＶ１－Ｖ２変換特性における１次関数の切片ｂは、バイアス部６４によりバイアス電圧Ｖｂを変更することで補正できる。

図７は、バイアス部６４からバイアス電圧ＶＢを出力して比較器２０に対し（Ｖ１＋Ｖｂ）を入力させた場合の各部の信号波形を示している。このようにバイアス電圧Ｖｂを加えて第１の出力電流検出電圧Ｖ１を増加した値に変更すると、図８のＶ１－Ｖ２変換特性のグラフに示すように、バイアス電圧Ｖｂ無しのＶ１－Ｖ２変換特性７０に対し、バイアス電圧Ｖｂを加えた場合のＶ１－Ｖ２変換特性７４は、１次関数の切片ｂを切片ｂ１に増加させる補正ができる。勿論、バイアス電圧ＶＢを減少させれば、１次関数の切片ｂ１を減少させる補正ができる。

［ｆ．スイッチング電源装置の調整作業］
本実施形態のスイッチング電源装置にあっては、その製造が完了した後の検査等の工程において、装置毎に、出力電流Ｉｏｕｔを変化させながら、電流検出値変換部の第１の出力電流検出電圧Ｖ１と第２の出力電流検出電圧Ｖ２を測定して図４に示したＶ１－Ｖ２変換特性のグラフを作成し、予め定めた基準Ｖ１－Ｖ２変換特性に一致させるかずれを最小とするように、パルス周期設定部５７によりパルス周期を変更してＶ１－Ｖ２変換特性における傾きａを補正し、また、バイアス値設定部６８によりバイアス値を変更してＶ１－Ｖ２変換特性における切片ｂを補正する操作を行うこととなる。ここで、パルス周期設定部５７及びバイアス値設定部６８は、各設定値をメモリに記憶することで実現しており、補正操作が終了すれば、メモリに記憶された変更後のパルス周期及びバイアス値に基づくパルス幅変調により、基準Ｖ１－Ｖ２変換特性に従った変換が行われることになる。

このようにＶ１－Ｖ２変換特性を基準Ｖ１－Ｖ２変換特性に合わせる補正作業は、例えば、パーソナルコンピュータ等による専用の調整装置を準備し、出力電流Ｉｏｕｔを変化させながら、電流検出値変換部の第１の出力電流検出電圧Ｖ１と第２の出力電流検出電圧Ｖ２を測定してＶ１－Ｖ２変換特性をディスプレイにグラフ表示し、キーボード等でパルス周期設定部５７及びバイアス値設定部６８の各設定値を変更し、補正完了で各設定値をスイッチング電源装置に設けているマイクロプロセッサのメモリに記憶させるようにする。

［ｇ．電流検出値変換装置］
本願の第２発明に係る電流検出値変換装置の実施形態について、より詳細に説明する。図９は電流検出値変換装置８０の実施形態を示したブロック図であり、一例として、電流検出値変換装置８０は、電流検出値入力部４６、比較器４８、三角波発生器５０、ＲＳ－ＦＦ５２、リセット部５４、パルス周期設定部５７、フォトカプラ５８、電流検知値出力部６０、バイアス部６４及びバイアス値設定部６８で構成される。このうちパルス幅変調部３８は、比較器４８、三角波発生器５０、ＲＳ－ＦＦ５２及びリセット部５４で構成されている。

本実施形態の電流検出値変換装置８０は、任意の対象装置の１次側に流れるスイッチ電流に対応して検出された第１の出力電流検出電圧Ｖ１を、パルス幅変調部３８に基づく所定の変換特性に従って第２の出力電流検出電圧Ｖ２に変換し、例えば電流モニタ値又は制御電流値として出力するものであり、特に、パルス幅変調部３８におけるパルス周期と入力する第１の出力電流検出電圧Ｖ１のバイアス値を変更して設定記憶させることにより、第１の出力電流検出電圧Ｖ１を第２の出力電流検出電圧Ｖ２に変換するＶ１－Ｖ２変換特性を補正可能に構成されたものである。

また、電流検出値入力部４６、比較器４８、三角波発生器５０、ＲＳ－ＦＦ５２、リセット部５４、パルス周期設定部５７、フォトカプラ５８、電流検知値出力部６０、バイアス部６４及びバイアス値設定部６８の詳細は、図２の電流検出値変換部３０として示したと同様となることから、説明を省略する。また、対象装置が１次側と２次側を絶縁分離する必要がない場合には、信号伝送部として機能するフォトカプラ５８は不要となる。

このような電流検出値変換装置８０によれば、対象装置の部品などのばらつきに起因して装置ごとに電流にばらつきがあっても、対象装置に流れる電流から検出された第１の出力電流検出値Ｖ１を、パルス幅変調部３８に基づく所定の変換特性に従って第２の出力電流検出値Ｖ２に変換してモニタ又は制御のために出力し、パルス幅変調部３８のパルス周期及び又は第１の出力電流検出電圧Ｖ１に加算するバイアス電圧Ｖｂを変更することにより１次関数に従った変換特性における傾きと切片を補正し、第１の出力電流検出値Ｖ１から変換した第２の出力電流検出値Ｖ２の装置ごとのばらつきを低減して規定範囲に収めることができ、対象装置が異なっても精度の良い電流モニタや電流に基づく制御を可能とすることで、対象装置の性能や品質を高いレベルに保つことを可能とする。

図９の電流検出値変換部３０の電流検出値入力部４６は、対象装置の１次側に流れるスイッチ電流を分流して整流平滑することで第１の出力電流検出電圧Ｖ１を検出しているが、これに限定されず対象装置の電流を検出するものであれば任意であり、例えば、電流検出値入力部４６は対象装置に流れる電流を電圧信号に変換する電流検出抵抗等を用いた電流電圧変換回路としてもよい。

［ｈ．本発明の変形例］
本発明によるスイッチング電源装置の変形例について、より詳細に説明する。本発明の車載情報表示装置は、上記の実施形態以外に、以下の変形を含むものである。

（ＬＬＣ共振コンバータ）
上記の実施形態のスイッチング電源装置は、ハーフブリッジ形のＬＬＣ共振コンバータを例にとっているが、フルブリッジ形のＬＬＣ共振コンバータとしてもよい。

（Ｖ１－Ｖ２変換特性の補正）
上記の実施形態は、専用の調整装置を使用して補正したパルス周期とバイアス値の設定値を、スイッチング電源装置のドライブ制御部として機能するマイクロプロセッサのメモリに記憶させているが、これに限定されず、デップスイッチ等の設定操作部により設定するものであってもよい。

（その他）
また本発明は上記の実施形態に限定されず、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

１０Ａ，１０Ｂ：スイッチング電源装置
１２ａ，１２ｂ：入力端子
１４：入力整流平滑回路
１５，１６：スイッチング素子
１８：ドライブ制御部
２０：出力トランス
２２：整流平滑回路
２４ａ，２４ｂ：出力端子
２５：電流バランス端子
２６：遮光体
２６：負荷
２８：誤差検出部
３０：電流検出値変換部
３２：電流バランス回路
３４：差動アンプ
３６：基準電圧源
３８：パルス幅変調部
４０ａ：フォトカプラ発光素子
４０ｂ：フォトカプラ受光素子
４２，６２：定電流源
４４：バイアス電圧源
４６：電流検出値入力部
４８：比較器
５０：三角波発生器
５２：ＲＳ－ＦＦ
５４：リセット部
５６：リセットパルス発生機能
５７：パルス周期設定部
５８：フォトカプラ
６０：電流検出値出力部
６４：バイアス部
６６：デューティパルス発生機能
６８：バイアス値設定部
７０，７２，７４：Ｖ１－Ｖ２変換特性

Claims (7)

1. 複数のスイッチング電源装置の出力を並列接続した場合に、１次側に流れるスイッチ電流に基づく出力電流検出値より各スイッチング電源装置の出力電流値をほぼ同じ値に揃える電流バランス回路を備えたスイッチング電源装置であって、
   １次側に流れるスイッチ電流に対応して検出された第１の出力電流検出値を、パルス幅変調変換を利用したパルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して前記電流バランス回路に出力する電流検出値変換部を備え、
   所定の要素を変更して設定保持することにより前記変換特性を補正可能に構成されたことを特徴とするスイッチング電源装置。
   
2. 請求項１記載のスイッチング電源装置に於いて、
   前記電流検出値変換部の前記変換特性は、所定の１次関数の変換特性であり、
   前記所定の要素は、前記パルス幅変調変換のパルス周期を決めるための要素、及び又は前記パルス幅変調部に入力される前記第１の出力電流検出値に付加されるバイアス値であり、
   前記パルス周期を決めるための要素を変更して設定保持することで前記１次関数の傾きが補正され、前記バイアス値を変更して設定保持することで前記１次関数の切片が補正される、
   ことを特徴とするスイッチング電源装置。
   
3. 請求項２記載のスイッチング電源装置に於いて、
   前記パルス幅変調部は、
   前記１次側に流れるスイッチ電流を分流して整流平滑することで前記第１の出力電流検出値を検出して入力する電流検出値入力部と、
   所定の周期でリセット信号を出力するリセット部と、
   前記リセット信号に基づく前記周期で三角波信号の発生を繰り返す三角波発生器と、
   前記第１の出力電流検出値と前記三角波信号を入力して比較することでパルス幅変調変換してパルス幅変調信号を出力する比較器と、
   前記パルス幅変調信号をセット端子に入力し、前記リセット信号をリセット端子に入力し、反転された前記パルス幅変調信号を反転出力端子から出力すると共に前記三角波発生部に供給して前記三角波信号の発生を停止した後に再度発生させるセットリセット型のフリップフロップと、
   前記反転出力端子から出力された前記反転されたパルス幅変調信号をフォトカプラの光結合により電気的に分離して２次側に伝達する信号伝達部と、
   前記信号伝達部で伝達された前記反転されたパルス幅変調信号の平滑により前記第２の出力電流検出値を生成して前記電流バランス回路へ出力する電流検出値出力部と、
   を備え、
   前記リセット部から出力する前記リセット信号の周期を変更して設定保持し、前記パルス幅変調信号の周期を変更させることで前記１次関数の傾きを補正し、前記比較器に入力する前記１の出力電流検出値のバイアス値を変更して設定保持することで前記１次関数の切片が補正される、
   ことを特徴とするスイッチング電源装置。
   
4. 入力された第１の出力電流検出値をパルス幅変調変換を利用したパルス幅変調部に基づく所定の変換特性に従って第２の出力電流検出値に変換して出力する電流検出値変換装置であって、
   所定の要素を変更して設定保持することにより前記変換特性が補正可能に構成されたことを特徴とする電流検出値変換装置。
   
5. 請求項４記載の電流検出値変換装置に於いて、
   前記変換特性は、所定の１次関数に従った変換特性であり、
   前記所定の要素は、前記パルス幅変調変換のパルス周期を決めるための要素、及び又は前記パルス幅変調部に入力される前記第１の出力電流検出値に付加されるバイアス値であり、
   前記パルス周期を決めるための要素を変更して設定保持することで前記１次関数の傾きが補正され、前記バイアス値を変更して設定保持することで前記１次関数の切片が補正される、
   ことを特徴とする電流検出値変換装置。
   
6. 請求項５記載の電流検出値変換装置に於いて、
   前記パルス幅変調部は、
   所定の対象装置に流れる所定の電流から前記第１の出力電流検出値を検出して入力する電流検出値入力部と、
   所定の周期でリセット信号を出力するリセット部と、
   前記リセット信号に基づく前記周期で三角波信号の発生を繰り返す三角波発生器と、
   前記第１の出力電流検出値と前記三角波信号を入力して比較することでパルス幅変調変換してパルス幅変調信号を出力する比較器と、
   前記パルス幅変調信号をセット端子に入力し、前記リセット信号をリセット端子に入力し、反転された前記パルス幅変調信号を反転出力端子から出力すると共に前記三角波発生部に供給して前記三角波信号の発生を停止した後に再度発生させるセットリセット型のフリップフロップと、
   前記反転されたパルス幅変調信号の平滑により前記第２の出力電流検出値を生成して出力する電流検出値出力部と、
   を備え、
   前記リセット部から出力する前記リセット信号の周期を変更して設定保持し、前記パルス幅変調信号の周期を変更させることで前記１次関数の傾きが補正され、前記比較器に入力する前記１の出力電流検出値のバイアス値を変更して設定保持することで前記１次関数の切片が補正される、
   ことを特徴とする電流検出値変換装置。
   
7. 請求項６記載の電流検出値変換装置に於いて、
   前記パルス幅変調部は、さらに、前記フリップフロップの前記反転出力端子から出力された前記反転されたパルス幅変調信号をフォトカプラの光結合により電気的に分離して前記電流検出値出力部に伝達する信号伝達部を備えたことを特徴とする電流検出値変換装置。

Images