JP2022123986A - 固体撮像素子および撮像方法、並びに電子機器 - Google Patents

固体撮像素子および撮像方法、並びに電子機器 Download PDF

Info

Publication number
JP2022123986A
JP2022123986A JP2021021488A JP2021021488A JP2022123986A JP 2022123986 A JP2022123986 A JP 2022123986A JP 2021021488 A JP2021021488 A JP 2021021488A JP 2021021488 A JP2021021488 A JP 2021021488A JP 2022123986 A JP2022123986 A JP 2022123986A
Authority
JP
Japan
Prior art keywords
electrodes
charge
transfer direction
electrode
substantially perpendicular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021021488A
Other languages
English (en)
Inventor
博亮 村上
Hirosuke Murakami
直子 石川
Naoko Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2021021488A priority Critical patent/JP2022123986A/ja
Priority to PCT/JP2021/048923 priority patent/WO2022172642A1/ja
Publication of JP2022123986A publication Critical patent/JP2022123986A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】電荷の転送効率を向上させる。【解決手段】固体撮像素子は、入射した光を電荷に変換する光電変換部と、電荷を保持するとともに、保持している電荷を転送する電荷保持部とを備え、電荷保持部は、電荷の転送方向と略垂直な方向に並ぶ、電荷保持部に電圧を印加するための複数の電極を有している。本技術は電子機器に適用することができる。【選択図】図2

Description

本技術は、固体撮像素子および撮像方法、並びに電子機器に関し、特に、電荷の転送効率を向上させることができるようにした固体撮像素子および撮像方法、並びに電子機器に関する。
従来、全画素で同時に露光を行うグローバルシャッタ機能を有するCMOS(Complementary Metal Oxide Semiconductor)イメージセンサが知られている。
そのようなCMOSイメージセンサでは、各画素において同時にPD(Photodiode)で得られた電荷(電子)を電荷保持部のメモリに転送して保持させることでグローバルシャッタ機能が実現されている。メモリに保持された電荷は、さらにFD(Floating Diffusion)へと転送されて電気信号に変換され、得られた電気信号が読み出される。
しかし、画素内における電荷保持部のメモリの配置位置やFDへの電荷の転送を考慮すると、電荷の転送方向におけるメモリの長さが長くなってしまい、電荷の転送効率が低下してしまう。
そこで、メモリに電圧を印加するための電極を、電荷の転送方向に分割して複数設けることで電位勾配を形成し、転送効率を向上させる技術が提案されている(例えば、特許文献1参照)。
特開2017-130567号公報
しかしながら、上述した技術では、メモリにおける電荷転送方向と略垂直な方向の端からメモリ中央へと電荷を移動させる電界が弱いため、十分に電荷の転送効率を向上させることができなかった。
本技術は、このような状況に鑑みてなされたものであり、電荷の転送効率を向上させることができるようにするものである。
本技術の第1の側面の固体撮像素子は、入射した光を電荷に変換する光電変換部と、前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部とを備え、前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している。
本技術の第1の側面においては、入射した光を電荷に変換する光電変換部と、前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部とが固体撮像素子に設けられ、前記電荷保持部には、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極が設けられる。
本技術の第2の側面の撮像方法は、入射した光を電荷に変換する光電変換部と、前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部とを備え、前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している固体撮像素子の撮像方法であって、前記電荷の転送時において、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの中央にある前記電極から外側にある前記電極まで順番に、各前記電極をより高い電圧が印加されたオン状態としていくステップを含む。
本技術の第2の側面においては、入射した光を電荷に変換する光電変換部と、前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部とを備え、前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している固体撮像素子において、前記電荷の転送時において、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの中央にある前記電極から外側にある前記電極まで順番に、各前記電極がより高い電圧が印加されたオン状態とされていく。
本技術の第3の側面の電子機器は、入射した光を電荷に変換する光電変換部と、前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部とを備える固体撮像素子を有し、前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している。
本技術の第3の側面においては、入射した光を電荷に変換する光電変換部と、前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部とを備える固体撮像素子が設けられ、前記電荷保持部には、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極が設けられている。
固体撮像装置の構成例を示す図である。 画素の構成と電極の配置例を示す図である。 電子の転送について説明する図である。 画素の断面の構成例を示す図である。 画素の回路構成例を示す図である。 電極の駆動について説明する図である。 撮像処理を説明するフローチャートである。 画素の回路構成例を示す図である。 電極の配置例を示す図である。 画素の断面の構成例を示す図である。 撮像装置の構成例を示す図である。 イメージセンサの使用例について説明する図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照して、本技術を適用した実施の形態について説明する。
〈第1の実施の形態〉
〈固体撮像装置の構成例〉
本技術では、電荷保持部のメモリに電圧を印加するための電極を、電荷の転送方向と略垂直な方向に分割して複数設けることで、メモリにおける電荷の転送方向と略垂直な方向の端からメモリ中央へと電荷(電子)を移動させる駆動を実現できるようにした。これにより、電荷の転送効率を向上させ、より多くの電荷をFDへと転送することができる。
図1は、本技術を適用した固体撮像装置の一実施の形態の構成例を示す図である。
固体撮像装置11は、例えばグローバルシャッタ機能を有するCMOSイメージセンサなどの固体撮像素子からなり、画素アレイ部21、垂直駆動部22、カラム信号処理部23、および制御部24を有している。
画素アレイ部21は、行方向および列方向に2次元配置された複数の画素31を有している。なお、ここでは図を見やすくするため、一部の画素31にのみ符号が付されている。また、ここでは行方向とは図中、横方向であり、列方向とは図中、縦方向である。
固体撮像装置11では、行方向に並ぶ複数の画素31からなる画素行ごとに、画素行に沿って配線された制御線32が設けられており、画素行を構成する画素31と垂直駆動部22とが制御線32により接続されている。なお、ここでは図を見やすくするため、画素31と垂直駆動部22とが1本の制御線32により接続されているが、実際には複数の制御線32により画素31と垂直駆動部22が接続されている。
また、固体撮像装置11では、列方向に並ぶ複数の画素31からなる画素列ごとに、画素列に沿って配線された垂直信号線33が設けられており、画素列を構成する画素31とカラム信号処理部23とが垂直信号線33により接続されている。
各画素31は、入射した光を受光して光電変換することで、受光した光の量に応じた大きさの電気信号である画素信号を生成し、垂直信号線33に出力する。
垂直駆動部22は、制御線32を介して各画素31の駆動を制御する。例えば垂直駆動部22は、全ての画素31の露光動作を同時に開始および終了させることで、グローバルシャッタ機能を実現する。
カラム信号処理部23は、各画素31から出力された画素信号に対してAD(Analog to Digital)変換等の各種の信号処理を行うことで、デジタルの各画素の画素信号からなる画像信号を生成し、出力する。
制御部24は、タイミングジェネレータなどからなり、タイミング信号を生成し、生成したタイミング信号に基づいて垂直駆動部22およびカラム信号処理部23を制御する。
〈本技術について〉
続いて、本技術による電荷(電子)の転送について説明する。
各画素31には、例えば図2に示すようにPD(フォトダイオード)61、オーバーフローゲート62、電荷保持部63、FD(フローティングディフュージョン)64、および信号生成部65が設けられている。なお、図2において、例えば横方向(X方向)は行方向を示しており、縦方向(Y方向)は列方向を示している。
PD61は、入射した光を、その入射した光の量に応じた電荷、より詳細には電子に変換(光電変換)する光電変換部として機能する。PD61での光電変換により生成された電荷は、PD61から電荷保持部63へと転送される。
オーバーフローゲート62は、トランジスタからなり、制御線32を介して垂直駆動部22から供給される駆動信号OFGによりオン状態(導通状態)とされている。オーバーフローゲート62は、PD61で過剰に生成された電荷を排出する。
電荷保持部63は、画素アレイ部21を構成する半導体基板に形成された図示せぬメモリと、その半導体基板の面上におけるメモリの上部に配置された電極71a乃至電極74cとを有している。
電荷保持部63は、PD61から転送されてきた電荷(電子)を一時的にメモリに保持するとともに、メモリに保持している電荷をFD64へと転送(出力)する。
FD64は、電荷保持部63のメモリから転送されてきた電荷を保持する出力電荷保持部として機能する。信号生成部65は、トランジスタなどからなる画素トランジスタ部であり、FD64に保持(蓄積)されている電荷の量に応じた電圧信号を画素信号として垂直信号線33に出力する電荷電圧変換部として機能する。すなわち、信号生成部65は、FD64に保持されている電荷を画素信号に変換することで、画素信号を生成する。
固体撮像装置11では、各画素31においてPD61とFD64の間に電荷保持部63が設けられた構造(以下、GS(Global Shutter)構造とも称する)によって、グローバルシャッタ機能の実現が可能となっている。
ところで、電荷保持部63では、メモリに保持(蓄積)されている電荷(電子)をFD64へと転送するために、メモリとなる領域に電圧を印加して電界、すなわち電位勾配を形成するための電極71a乃至電極74cが設けられている。
この例では、図中、右方向がメモリからFD64への電荷の転送方向となっており、電荷の転送方向と略垂直な方向に並ぶ複数の電極からなる電極群が、転送方向に複数並べられて配置されている。
具体的には、電荷保持部63では、転送方向における最もPD61側、すなわち電荷の転送経路の最もPD61側に、長方形状の電極71a乃至電極71cが、転送方向と略垂直な方向(図中、縦方向)に並べられて配置されている。より詳細には、電極71a乃至電極71cは、転送方向と略垂直、かつ画素31が形成された半導体基板の面と平行な方向に並べられて配置されている。
具体的には、転送方向と略垂直な方向に並ぶ3つの電極71a乃至電極71cのうち、電極71aは中央(中心)に配置されており、電極71bと電極71cは転送方向と略垂直な方向における外側、すなわち電極71aの両端に配置されている。
また、これらの3つの電極71a乃至電極71cにより矩形状の領域が形成されている。換言すれば、矩形状の1つの電極が転送方向と略垂直な方向に3分割されて、電極71a乃至電極71cとされている。
垂直駆動部22は、制御線32を介して電極71a乃至電極71cに、ゲート信号TR1a乃至ゲート信号TR1cを供給することで、電極71a乃至電極71cをオン状態またはオフ状態とする。
なお、以下、電極71a乃至電極71cを特に区別する必要のない場合、単に電極71とも称することとする。また、以下、ゲート信号TR1a乃至ゲート信号TR1cを特に区別する必要のない場合、単にゲート信号TR1とも称することとする。
ここで、オン状態とは、ゲート信号TR1がより高いハイ(High)レベルとされ、電極71、すなわちメモリにおける電極71直下の領域に対して、GNDレベル等の所定の基準電圧よりも高い電圧が印加された状態である。
これに対してオフ状態とは、ゲート信号TR1がより低いロー(Low)レベルとされ、電極71、すなわちメモリにおける電極71直下の領域に対して、所定の基準電圧(より低い電圧)が印加された状態である。
また、電荷保持部63では、電極71a乃至電極71cと同様にして、長方形状の電極72a乃至電極72c、電極73a乃至電極73c、および電極74a乃至電極74cが配置されている。
すなわち、電極72a乃至電極72cは、電極71a乃至電極71cに対して、電荷の転送方向側に隣接して配置されており、これらの3つの電極72a乃至電極72cにより矩形状の領域が形成されている。
特に、転送方向と略垂直な方向に並ぶ3つの電極72a乃至電極72cのうち、電極72aは中央に配置されており、電極72bと電極72cは、電極72aに対して転送方向と略垂直な方向における外側(両端)に配置されている。
垂直駆動部22は、制御線32を介して電極72a乃至電極72cに、ゲート信号TR2a乃至ゲート信号TR2cを供給することで、電極72a乃至電極72cをオン状態またはオフ状態とする。
なお、以下、電極72a乃至電極72cを特に区別する必要のない場合、単に電極72とも称することとする。また、以下、ゲート信号TR2a乃至ゲート信号TR2cを特に区別する必要のない場合、単にゲート信号TR2とも称することとする。
同様に、電極73a乃至電極73cは、電極72a乃至電極72cに対して、電荷の転送方向側に隣接して配置されており、これらの3つの電極73a乃至電極73cにより矩形状の領域が形成されている。
特に、転送方向と略垂直な方向に並ぶ3つの電極73a乃至電極73cのうち、電極73aは中央に配置されており、電極73bと電極73cは、電極73aに対して転送方向と略垂直な方向における外側(両端)に配置されている。
垂直駆動部22は、制御線32を介して電極73a乃至電極73cに、ゲート信号TR3a乃至ゲート信号TR3cを供給することで、電極73a乃至電極73cをオン状態またはオフ状態とする。
なお、以下、電極73a乃至電極73cを特に区別する必要のない場合、単に電極73とも称することとする。また、以下、ゲート信号TR3a乃至ゲート信号TR3cを特に区別する必要のない場合、単にゲート信号TR3とも称することとする。
電極74a乃至電極74cは、電極73a乃至電極73cに対して、電荷の転送方向側に隣接して配置されており、これらの3つの電極74a乃至電極74cにより矩形状の領域が形成されている。この例では、電極74a乃至電極74cは、電荷保持部63に設けられた電極のなかで、転送方向における最もFD64側(転送方向側)に位置している。
転送方向と略垂直な方向に並ぶ3つの電極74a乃至電極74cのうち、電極74aは中央に配置されており、電極74bと電極74cは、電極74aに対して転送方向と略垂直な方向における外側(両端)に配置されている。
垂直駆動部22は、制御線32を介して電極74a乃至電極74cに、ゲート信号TR4a乃至ゲート信号TR4cを供給することで、電極74a乃至電極74cをオン状態またはオフ状態とする。
なお、以下、電極74a乃至電極74cを特に区別する必要のない場合、単に電極74とも称することとする。また、以下、ゲート信号TR4a乃至ゲート信号TR4cを特に区別する必要のない場合、単にゲート信号TR4とも称することとする。
なお、ここでは電極71a乃至電極71cなど、転送方向と略垂直な方向に3つの電極が並べられて設けられている例について説明したが、転送方向と略垂直な方向に並べられて設けられる複数の電極は、3以上であればいくつであってもよい。
また、以下では、電極71aや電極72aが配置されている位置など、電荷の転送方向と略垂直な方向における電荷保持部63の中央(中心)付近の位置を、単に中央や中央の位置とも称する。さらに、以下、電極71bや電極72cが配置されている位置など、電荷の転送方向と略垂直な方向における電荷保持部63の中央から離れた位置を、外側や外側の位置とも称する。
以上のように、各画素31では、電荷保持部63のメモリに保持されている電荷(電子)を転送するための電極が転送方向に複数並べられて設けられているだけでなく、転送方向と略垂直な方向(以下、単に垂直方向とも称する)にも複数並べられて設けられている。
したがって、これらの電極71乃至電極74に適切にゲート信号TR1乃至ゲート信号TR4を供給することで、メモリに保持された電荷を中央に移動させつつ転送方向へと転送させる駆動を実現することができる。これにより、電荷の転送効率を向上させ、より多くの電荷をFD64へと転送することができる。
例えば図2の左側には、電極72および電極73の部分が拡大されて示されている。この部分では、文字「e-」が記された円は電子(電荷)を表しており、図中、斜め方向の矢印は、メモリの領域で生じる電界の向きを表している。さらに、図中、左側部分において描かれた右向きの矢印は転送方向を表している。
垂直駆動部22は、例えば中央にある電極が先にオン状態となり、少し遅れて外側の電極がオン状態となるようなゲート信号を供給する。
これにより、図中、左側に示すように、垂直方向における外側、つまりメモリの端部分から中央へと向かう斜め方向の電界が発生し、外側にある電子(電荷)が中央へと引き寄せられながら転送方向へと転送されるようになる。
また、メモリ部分を図2における縦方向(Y方向)、すなわち列方向から見た場合、メモリに保持されている電荷(電子)は、例えば図3に示すように転送される。
図3は、電荷保持部63のメモリ部分を列方向から見たときの断面図を示している。なお、図3において図2における場合と対応する部分には同一の符号が付されており、その説明は適宜省略する。また、図3において横方向は行方向、すなわち図2におけるX方向(横方向)を示しており、図3中、縦方向はポテンシャルの深さを示している。
図3では、PD61とFD64の間にある領域が電荷保持部63のメモリの領域となっており、特に矢印Q11乃至矢印Q14により示される部分が、電極71乃至電極74の直下の領域となっている。
図3の例では、ゲート信号TR1がローレベル(Low)とされ、ゲート信号TR2乃至ゲート信号TR4がハイレベル(High)とされている。そのため、矢印Q11に示す電極71直下の領域と比較して、矢印Q12乃至矢印Q14に示す電極72乃至電極74の直下の領域のポテンシャルがより深くなっており、勾配が形成されていることが分かる。また、FD64に隣接する領域は画素間バリアの領域とされており、隣接する画素31と電気的に分離されている。
例えば垂直駆動部22は、転送方向に対して、一度、電極72乃至電極74をオン状態とした後、電極71から電極74まで順番にオフ状態としていくことで、電子(電荷)をFD64へと転送する。
また、上述したように、垂直駆動部22は、垂直方向については、電極72aや電極73aなどの中央に位置する電極がオン状態とされた後、電極72bや電極72c、電極73b、電極73cなどの外側(端側)にある電極がオフ状態からオン状態にされる。
このような電極の駆動を行うことで、メモリ部分の外側から中央に向かう電界を発生させ、電子(電荷)をメモリの中央に集めながら(引き寄せながら)転送方向へと転送させることができる。
ここで、仮に電極71乃至電極74が垂直方向に分割されていない場合について考えることとする。すなわち、例えば電極71a乃至電極71cが分割されていない1つの電極71、つまり電極71a乃至電極71cが連結された1つの電極71であり、他の電極72乃至電極74も、電極71と同様に1つの電極であるものとする。
そのような場合、4つの矩形状の電極71乃至電極74が転送方向に並べられて設けられていることになるため、本技術のような電極駆動を行うことができないので、メモリ領域の外側から中央へと向かう電界を十分な大きさで発生させることができない。
また、メモリでの電位勾配を大きくするためにポテンシャルを深くすると、メモリの表面側の強電界に起因して白点が生じてしまう。さらに、電極が矩形であると、例えばメモリの外側部分(端部分)における電極71と電極72の間の領域など、転送方向に並ぶ電極間の端部分の領域で電子(電荷)が転送されにくくなってしまう。
この点、本技術では、垂直方向に複数の電極を設けているため、メモリ領域の外側から中央へと向かう電界を十分な大きさで発生させることができる。
したがって、本技術では、比較的小さい電位勾配で十分に電荷を転送できるため、白点の発生を抑制することができる。また、電荷(電子)を中央に引き寄せて転送することができるので、メモリの外側部分(端部分)における電極間の領域で転送される電荷を少なくし、転送効率を向上させることができる。
その他、一般的なGS構造では、メモリの飽和特性を得るために、メモリ部分の不純物濃度を濃くする必要があり、離散ドーパントの影響を受けやすい。そのため、十分な飽和特性と転送効率を得ることが困難である。すなわち、飽和特性と転送効率の両立が困難である。これに対して、本技術では、上述の電極駆動により十分な転送効率を得ることができるため、適切な不純物濃度で飽和特性と転送効率の両立を実現することができる。
〈画素の断面の構成例〉
次に、画素31の断面の構成例について説明する。
例えば固体撮像装置11が表面型のGS構造のものである場合、画素31の断面の構成は、例えば図4に示すようになっている。なお、図4において図1または図2における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図4では、N型の半導体基板151に形成されたP型のウェル領域152に、PD61等が形成されて画素31とされている。
例えば、ウェル領域152内にはN型半導体領域153およびN型半導体領域154が形成されている。このN型半導体領域154と、N型半導体領域154の周囲のP型半導体領域(ウェル領域152)とによりPD61が形成されている。
この例では、画素31の図中、上側の面が光の入射面となっており、図中、上側から光が入射すると、N型半導体領域154と、そのN型半導体領域154の周囲のP型半導体領域との界面におけるPN接合部分で電荷(電子)が生成され、N型半導体領域154に蓄積される。
また、N型半導体領域154の図中、上側にはP型半導体領域155が形成されており、P型半導体領域155によるピンニングによって暗電流の発生が抑制される。
ウェル領域152におけるN型半導体領域153とN型半導体領域154の間の領域、およびその領域の図中、上側に形成されたシリコン酸化膜やゲートによってオーバーフローゲート62が構成されている。N型半導体領域154に蓄積された過剰な電荷は、オーバーフローゲート62およびN型半導体領域153を介して、N型半導体領域153に接続された信号線OFDに排出される。
ウェル領域152内には、N型半導体領域154に隣接してN型半導体領域156が形成されており、このN型半導体領域156がPD61から転送されてくる電荷(電子)を保持する電荷保持部63のメモリとして機能する。さらに、ウェル領域152内におけるN型半導体領域156の図中、上側には、N型半導体領域156における半導体界面のピンニングのためのP型半導体領域157が形成されている。
ウェル領域152内では、N型半導体領域156の近傍にN型半導体領域158が形成されており、さらにそのN型半導体領域158の近傍にはN型半導体領域159が形成されている。
ウェル領域152内におけるN型半導体領域158の部分がFD64として機能する。したがって、メモリであるN型半導体領域156から転送されて、FD64としてのN型半導体領域158に保持された電荷の量に応じた画素信号が、N型半導体領域158に接続された信号生成部65によって読み出され、垂直信号線33へと出力される。
また、半導体基板、より詳細にはウェル領域152における光入射側の面上には、シリコン酸化膜161乃至シリコン酸化膜164が設けられており、それらのシリコン酸化膜161乃至シリコン酸化膜164の上部に、電極71乃至電極74が設けられている。
ここでは、電極71乃至電極74は、N型半導体領域156およびP型半導体領域157の上部に配置されている。換言すれば、電極71乃至電極74の直下にメモリとしてのN型半導体領域156が位置している。また、より詳細には、例えば図4中、手前側から奥行き方向へと電極71c、電極71a、および電極71bの順番で各電極71が並べられて配置されている。
垂直駆動部22が制御線32を介して電極71乃至電極74に、ハイレベル(High)のゲート信号TR1乃至ゲート信号TR4を供給し、それらの電極71乃至電極74をオン状態とすると、N型半導体領域156には電極71乃至電極74によってより高い電圧が印加されることになる。
画素31では、電極71乃至電極74、シリコン酸化膜161乃至シリコン酸化膜164、N型半導体領域156、およびP型半導体領域157によって電荷保持部63が構成されている。
また、ウェル領域152におけるN型半導体領域158とN型半導体領域159の間の領域、およびその領域の図中、上側に形成されたシリコン酸化膜やゲートによってリセットトランジスタ165が形成されている。
リセットトランジスタ165は、制御線32を介して垂直駆動部22から供給されるリセット信号RSTによってオン(導通状態)またはオフ(非導通状態)とされる。
リセットトランジスタ165がオンされると、N型半導体領域158やN型半導体領域156に保持されている電荷は、N型半導体領域159を介して、N型半導体領域159に接続されている信号線Vrst、すなわち定電圧源VDDに排出される。
図4に示した構成の画素31を有する固体撮像装置11は、半導体基板(ウェル領域152)における、PD61へと光が入射する側の面に、画素31を駆動するためのオーバーフローゲート62や電極71乃至電極74等が形成された表面型の固体撮像装置となっている。
〈画素の回路構成例〉
図5は、図4に示した構成の画素31の回路構成(回路図)を示す図である。なお、図5において図2または図4における場合と対応する部分には同一の符号を付してあり、その説明は適宜、省略する。
図5に示す画素31では、PD61にはオーバーフローゲート62および電荷保持部63が接続されている。
PD61は、入射した光を受光して光電変換するとともに、電荷保持部63の電極71がオン状態とされると、光電変換により生成した電荷(電子)を電荷保持部63のメモリ(N型半導体領域156)へと転送する。
電荷保持部63は、電極71a乃至電極74cおよびN型半導体領域156を有しており、PD61から転送されてきた電荷(電子)を一時的に保持するとともに、保持している電荷をFD64へと転送する。
なお、画素31では、電極71等の電極と、N型半導体領域156における電極直下の領域とにより、トランジスタ(転送ゲート)の機能が実現されるともいうことができるため、図5では電極71a乃至電極74cのそれぞれがトランジスタとして描かれている。この場合、より詳細には電極71a乃至電極74cの各電極はトランジスタのゲート(ゲート電極)として機能する。
FD64は、電荷保持部63に接続されており、電荷保持部63のメモリ(N型半導体領域156)から転送されてきた電荷を保持する。
また、FD64には、リセットトランジスタ165および増幅トランジスタ191が接続されており、特にFD64は増幅トランジスタ191のゲートに接続されている。また、増幅トランジスタ191には選択トランジスタ192が接続されている。
この例では、増幅トランジスタ191および選択トランジスタ192によって、上述した信号生成部65が構成されている。
増幅トランジスタ191は、垂直信号線33を介して接続されている定電流源とソースフォロワ回路を構成し、FD64に保持されている電荷の量、すなわち電位に応じた画素信号を出力する。
選択トランジスタ192は、垂直駆動部22から制御線32を介して供給される選択信号SELによってオン(導通状態)またはオフ(非導通状態)とされる。
選択トランジスタ192がオンされて画素31が選択状態とされると、FD64に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ191から選択トランジスタ192および垂直信号線33を介してカラム信号処理部23に出力される。
〈電極の駆動例〉
続いて、図6を参照して、垂直駆動部22による電極71乃至電極74の具体的な駆動例について説明する。なお、図6において横方向は時間方向を示している。
図6では、折れ線L11乃至折れ線L22は、電極71a乃至電極74cに供給されるゲート信号TR1a乃至ゲート信号TR4cを示している。換言すれば、折れ線L11乃至折れ線L22は、電極71a乃至電極74cのオン、オフの状態を示している。
特に、折れ線L11乃至折れ線L22における図中、上側に凸となっている部分は、ゲート信号がハイレベル(High)となっている区間、すなわち電極がオン状態とされている区間を示している。また、折れ線L11乃至折れ線L22における図中、下側に凸となっている部分は、ゲート信号がローレベル(Low)となっている区間、すなわち電極がオフ状態とされている区間を示している。
図6に示す例では、垂直駆動部22は、電荷保持部63に保持されている電荷のFD64への転送時には、まず時刻t1において中央に位置する電極71a、電極72a、電極73a、および電極74aをオン状態とする。
このとき、転送方向と略垂直な垂直方向における端側(外側)に位置する電極71b、電極72b、電極73b、電極74b、電極71c、電極72c、電極73c、および電極74cはオフ状態のままとされている。
これにより、まずは電荷保持部63のメモリ(N型半導体領域156)の中央にある電荷(電子)がFD64へと引き寄せられる。
また、時刻t1直後の時刻t2において、垂直駆動部22は、垂直方向の端側(外側)に位置する電極71b、電極72b、電極73b、電極74b、電極71c、電極72c、電極73c、および電極74cをオン状態とする。
このように垂直駆動部22は、電荷の転送時には、垂直方向に並ぶ複数の電極71a乃至電極74cのうち、中央にある電極から外側にある電極まで順番にオン状態としていく。すなわち、垂直駆動部22は、各電極をオン状態とするときには、中央に位置する電極をオン状態とするタイミングに対して、その中央に位置する電極の両端、つまり垂直方向における外側に位置する電極をオン状態とするタイミングを遅らせる。
これにより、例えば図2を参照して説明したように、垂直方向におけるメモリ(N型半導体領域156)の端部分から中央へと向かう斜め方向の電界が発生し、外側にある電子(電荷)が中央へと引き寄せられながら転送方向へと転送されるようになる。
また、時刻t3において垂直駆動部22は、最もPD61側に位置し、垂直方向に並んでいる3つの電極71のうちの外側に位置する電極71bおよび電極71cをオフ状態とし、続く時刻t4では、垂直駆動部22は中央に位置する電極71aをオフ状態とする。
したがって、垂直方向に並ぶ3つの電極71に注目すると、それらの電極71a乃至電極71cのうち、外側にある電極71から中央にある電極71まで順番にオフ状態とされていく。すなわち、電極71直下の領域では、電荷(電子)が外側から中央へと引き寄せられるように、つまり電荷が外側へと移動しないようにしつつ、全電極71がオフ状態とされる。
全電極71がオフ状態とされると、電荷保持部63のメモリ(N型半導体領域156)と、PD61とが電気的に分離された状態となるので、PD61での露光動作(露光期間)が終了したことになる。
時刻t5において垂直駆動部22は、オフ状態とした電極71に隣接し、垂直方向に並んでいる3つの電極72のうちの外側に位置する電極72bおよび電極72cをオフ状態とし、続く時刻t6では、垂直駆動部22は中央に位置する電極72aをオフ状態とする。
同様に、時刻t7において垂直駆動部22は、オフ状態とした電極72に隣接する3つの電極73のうちの外側に位置する電極73bおよび電極73cをオフ状態とし、続く時刻t8では、垂直駆動部22は中央に位置する電極73aをオフ状態とする。
さらに、時刻t9において垂直駆動部22は、オフ状態とした電極73に隣接する3つの電極74のうちの外側に位置する電極74bおよび電極74cをオフ状態とし、続く時刻t10では、垂直駆動部22は中央に位置する電極74aをオフ状態とする。
以上の電極の駆動(制御)により、全電極がオン状態とされた後、それらの電極が、最もPD61側にある電極71から最もFD64側にある電極74まで順番にオフ状態とされていく。このようにすることで、メモリ(N型半導体領域156)内の電荷が転送方向とは逆方向に移動してしまうことを防止し、電荷の転送効率を向上させることができる。
また、各電極をオフ状態とするときには、垂直駆動部22は垂直方向に並ぶ電極については、外側にある電極から中央にある電極まで順番に、各電極をオフ状態としていく。すなわち、垂直駆動部22は、各電極をオフ状態とするときには、外側に位置する電極をオフ状態とするタイミングに対して、中央に位置する電極をオフ状態とするタイミングを遅らせる。
以上のようにして電極71乃至電極74をオン、オフさせることで、電荷の転送効率を向上させ、より多くの電荷をFD64へと転送することができる。
〈撮像処理の説明〉
次に、固体撮像装置11の動作について説明する。すなわち、以下、図7のフローチャートを参照して、固体撮像装置11による撮像処理について説明する。
ステップS11において垂直駆動部22は、撮像を開始する。
例えば垂直駆動部22は、電極71乃至電極74に対して制御線32を介してハイレベルのゲート信号TR1乃至ゲート信号TR4を供給するとともに、リセットトランジスタ165に対して制御線32を介してハイレベルのリセット信号RSTを供給する。
これにより、電極71乃至電極74およびリセットトランジスタ165がオン状態とされて、PD61、電荷保持部63のメモリ(N型半導体領域156)、およびFD64に保持されている電荷が排出される。すなわち、PD61、電荷保持部63のメモリ、およびFD64がリセットされる。なお、PD61のリセットは、オーバーフローゲート62をオンすることにより行われてもよい。
このようなリセット動作が行われると、その後、電極71乃至電極74およびリセットトランジスタ165がオフ状態とされ、PD61での露光(露光期間)、すなわちPD61による画像の撮像が開始される。
露光期間においては、PD61は外部から入射した光を光電変換することで電荷(電子)を生成し、得られた電荷を蓄積する。
また、垂直駆動部22は、適切なタイミングで、制御線32を介してハイレベル(High)の選択信号SELを選択トランジスタ192に供給し、選択トランジスタ192をオンさせることで、画素31を選択状態とする。
ステップS12において垂直駆動部22は、電極71乃至電極74に対して制御線32を介してハイレベルのゲート信号TR1乃至ゲート信号TR4を供給することで、中央側の電極から順番に各電極をオン状態とする。
例えばステップS12では、図6を参照して説明した時刻t1および時刻t2における駆動が行われる。これにより、PD61で生成された電荷(電子)が電荷保持部63のメモリ(N型半導体領域156)に転送されて保持される。
ステップS13において垂直駆動部22は、電極71乃至電極74に対して制御線32を介してローレベルのゲート信号TR1乃至ゲート信号TR4を供給することで、PD61側の電極から順番に各電極をオフ状態とする。
例えばステップS13では、図6を参照して説明した時刻t3から時刻t10における駆動が行われる。これにより、PD61での露光が終了するとともに、電荷保持部63のメモリ(N型半導体領域156)に保持されている電荷がFD64へと転送される。
また、FD64へと電荷が転送されると、信号生成部65は、FD64に蓄積されている電荷の量に応じた画素信号を、垂直信号線33を介してカラム信号処理部23に供給する。
ステップS14においてカラム信号処理部23は、垂直信号線33を介して各画素31の信号生成部65から供給された画素信号に対してAD変換等の各種の信号処理を行うことで画像信号を生成し、出力する。このようにして画像信号が出力されると、撮像処理は終了する。
以上のようにして固体撮像装置11は、転送方向、および転送方向と略垂直な方向に複数並べられて設けられた電極71乃至電極74を適切にオン、オフさせる駆動を行うことで電荷をFD64へと転送する。このようにすることで、電荷の転送効率を向上させることができる。
〈第1の実施の形態の変形例1〉
〈画素の回路構成例〉
なお、図5に示した例では、図6を参照して説明した駆動を実現するために、垂直駆動部22と、電極71a乃至電極74cのそれぞれとが個別に制御線32によって接続されていた。つまり、制御線32もゲート信号も電荷保持部63に設けられた電極の数だけ必要であった。
そのため、例えば垂直駆動部22で電極数分のゲート信号を生成して各電極へと供給しようとすると、垂直駆動部22内部等に設けるトランジスタの数が増えてしまう。
そこで、抵抗を利用してゲート信号の供給タイミング、すなわち電極をオン、オフさせるタイミングをずらすことで、トランジスタ数や配線数を削減し、固体撮像装置11の回路規模を低減させるようにしてもよい。
そのような場合、例えば図8に示すように、電荷保持部63に設けられた各電極71乃至電極74のうち、外側に位置する電極には抵抗が接続される。
なお、図8において図5における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図8に示す画素31は、PD61、オーバーフローゲート62、電荷保持部63、FD64、リセットトランジスタ165、増幅トランジスタ191、および選択トランジスタ192を有しており、画素31の回路構成は、図5に示した例と同じとなっている。
但し、図8に示す例では、垂直方向における外側に設けられた電極と、垂直駆動部22との間に抵抗211乃至抵抗214が設けられている。これらの抵抗211乃至抵抗214は、垂直駆動部22の内部に設けられていてもよいし、画素アレイ部21や画素31の内部に設けられるようにしてもよい。
図8では、垂直駆動部22と、電極71a乃至電極71cとは、基本的に同じ1つの制御線32(以下、制御線32Aとも称する)によって接続されているが、その制御線32Aと、電極71bおよび電極71cのそれぞれとの間に抵抗211が設けられている。
すなわち、電極71bおよび電極71cのそれぞれと、垂直駆動部22との間には抵抗211が設けられているが、電極71aは、制御線32Aにより直接、垂直駆動部22と接続されており、電極71aと垂直駆動部22との間には抵抗は設けられていない。
いま、垂直駆動部22が1つのゲート信号TR1を制御線32Aに出力したとする。
すると、垂直駆動部22から出力されたゲート信号TR1は、制御線32Aを介して電極71aに供給されるとともに、制御線32Aおよび抵抗211を介して、電極71bと電極71cにも供給される。
このように、電極71a乃至電極71cには、垂直駆動部22から出力された同じゲート信号TR1が供給される。
しかし、電極71bおよび電極71cと、垂直駆動部22との間には抵抗211が設けられているため、電極71bおよび電極71cでは、ゲート信号TR1が変化するタイミングが、電極71aにおいてゲート信号TR1が変化するタイミングと異なる。すなわち、抵抗211を介してゲート信号TR1を供給すると、ゲート信号TR1の立ち上がりが遅くなり、ゲート信号TR1の立ち下がりが早くなる。
具体的な例として、例えば垂直駆動部22が図6の折れ線L11に示したゲート信号TR1を出力したとする。
この場合、電極71aには、折れ線L11に示した波形のゲート信号TR1が供給される。すなわち、電極71aにおいては、ゲート信号TR1は時刻t1に立ち上がり、時刻t4に立ち下がる。
これに対して、垂直駆動部22が図6の折れ線L11に示したゲート信号TR1を出力すると、電極71bおよび電極71cでは、図6の折れ線L12や折れ線L13に示した波形のゲート信号TR1が観測される。すなわち、電極71bおよび電極71cにおいては、ゲート信号TR1は時刻t2に立ち上がり、時刻t3に立ち下がる。
このように、電極71bおよび電極71cと、垂直駆動部22との間に抵抗211を設け、垂直駆動部22から電極71a乃至電極71cに対して同じゲート信号TR1を供給することでも、図5に示した構成における場合と同じ制御を実現することができる。
電極71における場合と同様に、電極72乃至電極74のそれぞれに対しても抵抗212乃至抵抗214が設けられている。
すなわち、垂直駆動部22と、電極72a乃至電極72cとが1つの制御線32(以下、制御線32Bとも称する)によって接続されている。また、制御線32Bと、電極72bおよび電極72cのそれぞれとの間には抵抗212が設けられているが、電極72aと垂直駆動部22との間には抵抗は設けられていない。
同様に、垂直駆動部22と、電極73a乃至電極73cとが1つの制御線32(以下、制御線32Cとも称する)によって接続されている。制御線32Cと、電極73bおよび電極73cのそれぞれとの間には抵抗213が設けられているが、電極73aと垂直駆動部22との間には抵抗は設けられていない。
垂直駆動部22と、電極74a乃至電極74cとが1つの制御線32(以下、制御線32Dとも称する)によって接続されている。制御線32Dと、電極74bおよび電極74cのそれぞれとの間には抵抗214が設けられているが、電極74aと垂直駆動部22との間には抵抗は設けられていない。
図8の例では、垂直駆動部22が制御線32A乃至制御線32Dのそれぞれに対して、図6の折れ線L11、折れ線L14、折れ線L17、および折れ線L20のそれぞれに示した波形のゲート信号を出力することで、図6を参照して説明した駆動を実現することができる。
この例では、新たに抵抗211乃至抵抗214を設ける必要はあるが、トランジスタや配線を削減することができるので、全体として固体撮像装置11の回路規模を低減させることが可能である。
〈第1の実施の形態の変形例2〉
〈電極の形状について〉
また、以上においては、電極71乃至電極74自体や、垂直方向に並べられた3つの電極により形成される形状が矩形である例について説明した。
しかし、これに限らず、各電極の形状や、垂直方向に並べられた複数の電極により形成される形状は、矩形以外の形状であってもよい。
具体的には、例えば図9に示すように電荷保持部63を、その電荷保持部63が設けられた半導体基板の面と垂直な方向から見たときに、電荷保持部63に設けられた複数の電極により、電荷の転送方向側に凸となる矢形の形状が形成されるようにしてもよい。
なお、図9において、図2における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図9に示す画素31の構成は、電極71乃至電極74に代えて電極241a乃至電極244cが設けられている点で図2に示した画素31の構成と異なり、その他の点では図2に示した画素31と同じ構成となっている。
すなわち、図9では、垂直駆動部22から制御線32を介して供給されるゲート信号に応じて、電荷保持部63のメモリ(N型半導体領域156)に電圧を印加する電極241a乃至電極244cがメモリの上部に配置されている。
具体的には、電荷保持部63内の転送方向における最もPD61側に電極241a乃至電極241cが、転送方向と略垂直な方向(垂直方向)に並べられて配置されている。より詳細には、電極241a乃至電極241cは、転送方向と略垂直、かつ画素31が形成された半導体基板の面と平行な方向に並べられて配置されている。
垂直方向に並ぶ3つの電極241a乃至電極241cのうち、電極241aは中央(中心)に配置されており、電極241bと電極241cは垂直方向における外側、すなわち電極241aの両端に配置されている。
これらの電極241a乃至電極241cにおける転送方向側の端(図中、右側の端)の位置は、中央の位置に近い部分ほど、より転送方向側に位置している。例えば電極241aの図中、右側の端部分は、転送方向側に凸の三角形の形状となっている。また、例えば電極241bの図中、右側の端部分は、図中、右斜め下方向に傾斜している。
以下、電極241a乃至電極241cを特に区別する必要のない場合、単に電極241とも称することとする。
電極242a乃至電極242cは、電極241a乃至電極241cに対して電荷の転送方向側に隣接して配置されている。特に、垂直方向に並ぶ3つの電極242a乃至電極242cのうち、電極242aは中央に配置されており、電極242bと電極242cは垂直方向における外側、すなわち電極242aの両端に配置されている。
これらの3つの電極242a乃至電極242cによって、転送方向側に凸となる矢形の形状が形成されている。
すなわち、電極242a乃至電極242cにおける転送方向側の端(図中、右側の端)の位置は中央に近い部分ほど、より転送方向側に位置している。同様に、電極242a乃至電極242cにおける転送方向側とは反対側の端(図中、左側の端)の位置も中央に近い部分ほど、より転送方向側に位置している。
以下、電極242a乃至電極242cを特に区別する必要のない場合、単に電極242とも称することとする。
電極243a乃至電極243cは、電極242a乃至電極242cに対して電荷の転送方向側に隣接して配置されている。特に、垂直方向に並ぶ3つの電極243a乃至電極243cのうち、電極243aは中央に配置されており、電極243bと電極243cは垂直方向における外側に配置されている。
これらの3つの電極243a乃至電極243cのそれぞれは、電極242a乃至電極242cのそれぞれと同様の形状を有しており、電極243a乃至電極243cによって、転送方向側に凸となる矢形の形状が形成されている。
以下、電極243a乃至電極243cを特に区別する必要のない場合、単に電極243とも称することとする。
電極244a乃至電極244cは、電極243a乃至電極243cに対して電荷の転送方向側に隣接して配置されている。特に、垂直方向に並ぶ3つの電極244a乃至電極244cのうち、電極244aは中央に配置されており、電極244bと電極244cは垂直方向における外側に配置されている。
これらの3つの電極244a乃至電極244cのそれぞれは、電極242a乃至電極242cのそれぞれと同様の形状を有しており、電極244a乃至電極244cによって、転送方向側に凸となる矢形の形状が形成されている。
以下、電極244a乃至電極244cを特に区別する必要のない場合、単に電極244とも称することとする。
このように図9の例では、垂直方向に並ぶ電極により矢形の形状が形成されている。換言すれば、電極の端が転送方向側に凸の形状となっている。
この場合、電極241乃至電極244をオン状態とすると、例えば図中、左側に示すように、メモリ(N型半導体領域156)では電極241乃至電極244における転送方向と平行な方向側の端の形状に沿って電界が形成される。
なお、図9の左側には、電極242および電極243の部分が拡大されて示されている。この部分では、文字「e-」が記された円は電子(電荷)を表しており、図中、斜め方向の矢印は、メモリの領域で生じる電界の向きを表している。さらに、図中、左側部分において描かれた右向きの矢印は転送方向を表している。
図中、左側に示す例では電極242や電極243の図中、左右の端に沿って電界が形成されているため、メモリ内の電荷(電子)は、その電界の方向へと移動する。特に、この例では、図2に示した例における場合よりも、より中央へと向かう方向の電界が形成される。したがって、メモリ内では、外側にある電子(電荷)はより中央へと引き寄せられながら転送方向へと転送されるので、さらに転送効率を向上させることができる。
なお、電極の形状により電荷の転送効率を向上させることは、例えば特開2010-182759号公報などに詳細に記載されている。
以上のような電極241a乃至電極244cに対しても、垂直駆動部22は、図6を参照して説明した駆動と同様の駆動を行う。
すなわち、垂直駆動部22は、電極241a乃至電極244cに対して、図6に示した波形のゲート信号TR1a乃至ゲート信号TR4cを供給し、メモリ内の電荷をFD64へと転送させる。
〈第1の実施の形態の変形例3〉
〈画素の断面の構成例〉
さらに、以上においては固体撮像装置11が表面型のGS構造を有している場合を例として説明したが、これに限らず固体撮像装置11は、裏面型のGS構造や積層型のGS構造を有するものであってもよい。
例えば裏面型のGS構造を有する固体撮像装置11では、上述したオーバーフローゲート62や電極71乃至電極74が、半導体基板のPD61やFD64が形成された層に対して、光が入射する側とは反対側に隣接して設けられている。
また、例えば積層型のGS構造を有する固体撮像装置11では、半導体基板においてPD61と電荷保持部63とが、半導体基板と垂直な方向に並ぶように積層されて形成されている。すなわち、PD61と電荷保持部63とが異なる層に形成されている。
ここで、図10に固体撮像装置11が積層型のGS構造を有する場合における、画素31の断面の構成例を示す。なお、図10において図4における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
図10の例では、半導体基板には、少なくとも階層LY0乃至階層LY2が設けられており、図中、最も下側にある階層LY0に隣接してオンチップレンズ301が形成されている。また、階層LY0にはカラーフィルタが形成されている。
階層LY0におけるオンチップレンズ301側とは反対側の面には、半導体材料からなる階層LY1が形成されており、この階層LY1にPD61が形成されている。
したがって、この例では、図中、下側から上方向に向かって外部からの光が入射する。すなわち、外部からの光は、オンチップレンズ301およびカラーフィルタを通ってPD61へと入射する。
また、階層LY1における階層LY0側とは反対側には階層LY2が設けられており、この階層LY2には、少なくとも上述したオーバーフローゲート62、電荷保持部63、FD64、リセットトランジスタ165、および増幅トランジスタ191が形成されている。
また、PD61には、縦型トレンチゲート302が接続されており、PD61に蓄積された電荷(電子)は、縦型トレンチゲート302により、電荷保持部63のメモリ303に転送される。
ここで、メモリ303は、図4の例におけるN型半導体領域156に対応し、PD61から転送されてきた電荷を一時的に保持する。また、メモリ303の図中、上側には電極71乃至電極74が、例えば図2における場合と同様の配置で形成されている。
したがって、垂直駆動部22がゲート信号TR1乃至ゲート信号TR4により電極71乃至電極74に電圧を印加すると、メモリ303部分には図2における場合と同様の電界が形成され、メモリ303に保持されている電荷がFD64へと転送される。なお、メモリ303の上部に図9に示した電極241乃至電極244が設けられる構成とされてもよい。
さらに、図10の例では、PD61とメモリ303との間には、メモリ303への光の入射を防止するための遮光膜304が設けられている。
以上のような積層型のGS構造を有する固体撮像装置11においても、表面型のGS構造を有する固体撮像装置11における場合と同様に、電荷の転送効率を向上させることができる。
〈電子機器への適用例〉
なお、本技術は、固体撮像装置への適用に限られるものではない。すなわち、本技術はデジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図11は、本技術を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
図11の撮像装置401は、レンズ群などからなる光学部411、図1の固体撮像装置11の構成が採用される固体撮像装置(撮像デバイス)412、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路413を備える。
また、撮像装置401は、フレームメモリ414、表示部415、記録部416、操作部417、および電源部418も備える。DSP回路413、フレームメモリ414、表示部415、記録部416、操作部417、および電源部418は、バスライン419を介して相互に接続されている。
光学部411は、被写体からの入射光(像光)を取り込んで固体撮像装置412の撮像面上に結像する。固体撮像装置412は、光学部411によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
表示部415は、例えばLCD(Liquid Crystal Display)や有機EL(Electro Luminescence)ディスプレイ等の薄型ディスプレイで構成され、固体撮像装置412で撮像された動画または静止画を表示する。記録部416は、固体撮像装置412で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部417は、ユーザによる操作の下に、撮像装置401が持つ様々な機能について操作指令を発する。電源部418は、DSP回路413、フレームメモリ414、表示部415、記録部416、および操作部417の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
〈イメージセンサの使用例〉
図12は、上述の固体撮像装置11を用いたイメージセンサの使用例を示す図である。
上述の固体撮像装置11を用いたイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
〈移動体への応用例〉
このように、本開示に係る技術(本技術)は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図13は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム12000は、通信ネットワーク12001を介して接続された複数の電子制御ユニットを備える。図13に示した例では、車両制御システム12000は、駆動系制御ユニット12010、ボディ系制御ユニット12020、車外情報検出ユニット12030、車内情報検出ユニット12040、及び統合制御ユニット12050を備える。また、統合制御ユニット12050の機能構成として、マイクロコンピュータ12051、音声画像出力部12052、及び車載ネットワークI/F(interface)12053が図示されている。
駆動系制御ユニット12010は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット12010は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット12020は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット12020は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット12020には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット12020は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット12030は、車両制御システム12000を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット12030には、撮像部12031が接続される。車外情報検出ユニット12030は、撮像部12031に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット12030は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部12031は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部12031は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部12031が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット12040は、車内の情報を検出する。車内情報検出ユニット12040には、例えば、運転者の状態を検出する運転者状態検出部12041が接続される。運転者状態検出部12041は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット12040は、運転者状態検出部12041から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット12010に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むADAS(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030又は車内情報検出ユニット12040で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ12051は、車外情報検出ユニット12030で取得される車外の情報に基づいて、ボディ系制御ユニット12020に対して制御指令を出力することができる。例えば、マイクロコンピュータ12051は、車外情報検出ユニット12030で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部12052は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図13の例では、出力装置として、オーディオスピーカ12061、表示部12062及びインストルメントパネル12063が例示されている。表示部12062は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図14は、撮像部12031の設置位置の例を示す図である。
図14では、車両12100は、撮像部12031として、撮像部12101,12102,12103,12104,12105を有する。
撮像部12101,12102,12103,12104,12105は、例えば、車両12100のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部12101及び車室内のフロントガラスの上部に備えられる撮像部12105は、主として車両12100の前方の画像を取得する。サイドミラーに備えられる撮像部12102,12103は、主として車両12100の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部12104は、主として車両12100の後方の画像を取得する。撮像部12101及び12105で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図14には、撮像部12101ないし12104の撮影範囲の一例が示されている。撮像範囲12111は、フロントノーズに設けられた撮像部12101の撮像範囲を示し、撮像範囲12112,12113は、それぞれサイドミラーに設けられた撮像部12102,12103の撮像範囲を示し、撮像範囲12114は、リアバンパ又はバックドアに設けられた撮像部12104の撮像範囲を示す。例えば、撮像部12101ないし12104で撮像された画像データが重ね合わせられることにより、車両12100を上方から見た俯瞰画像が得られる。
撮像部12101ないし12104の少なくとも1つは、距離情報を取得する機能を有していてもよい。例えば、撮像部12101ないし12104の少なくとも1つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を基に、撮像範囲12111ないし12114内における各立体物までの距離と、この距離の時間的変化(車両12100に対する相対速度)を求めることにより、特に車両12100の進行路上にある最も近い立体物で、車両12100と略同じ方向に所定の速度(例えば、0km/h以上)で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ12051は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御(追従停止制御も含む)や自動加速制御(追従発進制御も含む)等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ12051は、撮像部12101ないし12104から得られた距離情報を元に、立体物に関する立体物データを、2輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ12051は、車両12100の周辺の障害物を、車両12100のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ12051は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ12061や表示部12062を介してドライバに警報を出力することや、駆動系制御ユニット12010を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部12101ないし12104の少なくとも1つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ12051は、撮像部12101ないし12104の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部12101ないし12104の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ12051が、撮像部12101ないし12104の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部12052は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部12062を制御する。また、音声画像出力部12052は、歩行者を示すアイコン等を所望の位置に表示するように表示部12062を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031等に適用され得る。具体的には、例えば図1に示した固体撮像装置11を撮像部12031として用いることができ、電荷の転送効率を向上させることができる。
なお、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置(物理量分布検知装置)全般に対して適用可能である。
また、本技術は、固体撮像装置に限らず、他の半導体集積回路を有する半導体装置全般に対して適用可能である。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
さらに、本技術は、以下の構成とすることも可能である。
(1)
入射した光を電荷に変換する光電変換部と、
前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部と
を備え、
前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している
固体撮像素子。
(2)
前記電極に電圧を印加する駆動部をさらに備え、
前記駆動部は、前記電荷の転送時において、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの中央にある前記電極から外側にある前記電極まで順番に、各前記電極をより高い電圧が印加されたオン状態としていく
(1)に記載の固体撮像素子。
(3)
前記駆動部は、前記電荷の転送時において、前記電極をオン状態とした後、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極から中央にある前記電極まで順番に、各前記電極をより低い電圧が印加されたオフ状態としていく
(2)に記載の固体撮像素子。
(4)
前記転送方向と略垂直な方向に並ぶ前記複数の前記電極が、前記転送方向に複数並べられて設けられている
(3)に記載の固体撮像素子。
(5)
前記駆動部は、前記電荷の転送時において、前記電極をオン状態とした後、前記光電変換部側にある前記電極から順番に、前記転送方向に並ぶ複数の各前記電極をオフ状態としていく
(4)に記載の固体撮像素子。
(6)
前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極と前記駆動部との間には抵抗が設けられており、
前記駆動部は、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極に対して同じ信号を供給することで、前記複数の前記電極をオン状態またはオフ状態とさせる
(3)乃至(5)の何れか一項に記載の固体撮像素子。
(7)
前記転送方向と略垂直な方向に並ぶ前記複数の前記電極によって前記転送方向側に凸となる矢型の形状が形成されるように、前記複数の前記電極が配置されている
(1)乃至(6)の何れか一項に記載の固体撮像素子。
(8)
前記転送方向と略垂直な方向に並ぶ前記複数の前記電極として、3以上の前記電極が設けられている
(1)乃至(7)の何れか一項に記載の固体撮像素子。
(9)
入射した光を電荷に変換する光電変換部と、
前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部と
を備え、
前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している
固体撮像素子が、
前記電荷の転送時において、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの中央にある前記電極から外側にある前記電極まで順番に、各前記電極をより高い電圧が印加されたオン状態としていく
撮像方法。
(10)
前記電荷の転送時において、前記電極をオン状態とした後、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極から中央にある前記電極まで順番に、各前記電極をより低い電圧が印加されたオフ状態としていく
(9)に記載の撮像方法。
(11)
前記転送方向と略垂直な方向に並ぶ前記複数の前記電極が、前記転送方向に複数並べられて設けられており、
前記電荷の転送時において、前記電極をオン状態とした後、前記光電変換部側にある前記電極から順番に、前記転送方向に並ぶ複数の各前記電極をオフ状態としていく
(10)に記載の撮像方法。
(12)
前記電極に電圧を印加する駆動部と、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極との間には抵抗が設けられており、
前記駆動部が、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極に対して同じ信号を供給することで、前記複数の前記電極をオン状態またはオフ状態とさせる
(10)または(11)に記載の撮像方法。
(13)
前記転送方向と略垂直な方向に並ぶ前記複数の前記電極によって前記転送方向側に凸となる矢型の形状が形成されるように、前記複数の前記電極が配置されている
(9)乃至(12)の何れか一項に記載の撮像方法。
(14)
前記転送方向と略垂直な方向に並ぶ前記複数の前記電極として、3以上の前記電極が設けられている
(9)乃至(13)の何れか一項に記載の撮像方法。
(15)
入射した光を電荷に変換する光電変換部と、
前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部と
を備える固体撮像素子を有し、
前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している
電子機器。
11 固体撮像装置, 21 画素アレイ部, 22 垂直駆動部, 23 カラム信号処理部, 31 画素, 32 制御線, 33 垂直信号線, 61 PD, 63 電荷保持部, 64 FD, 71a乃至71c,71 電極, 72a乃至72c,72 電極, 73a乃至73c,73 電極, 74a乃至74c,74 電極, 156 N型半導体領域

Claims (15)

  1. 入射した光を電荷に変換する光電変換部と、
    前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部と
    を備え、
    前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している
    固体撮像素子。
  2. 前記電極に電圧を印加する駆動部をさらに備え、
    前記駆動部は、前記電荷の転送時において、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの中央にある前記電極から外側にある前記電極まで順番に、各前記電極をより高い電圧が印加されたオン状態としていく
    請求項1に記載の固体撮像素子。
  3. 前記駆動部は、前記電荷の転送時において、前記電極をオン状態とした後、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極から中央にある前記電極まで順番に、各前記電極をより低い電圧が印加されたオフ状態としていく
    請求項2に記載の固体撮像素子。
  4. 前記転送方向と略垂直な方向に並ぶ前記複数の前記電極が、前記転送方向に複数並べられて設けられている
    請求項3に記載の固体撮像素子。
  5. 前記駆動部は、前記電荷の転送時において、前記電極をオン状態とした後、前記光電変換部側にある前記電極から順番に、前記転送方向に並ぶ複数の各前記電極をオフ状態としていく
    請求項4に記載の固体撮像素子。
  6. 前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極と前記駆動部との間には抵抗が設けられており、
    前記駆動部は、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極に対して同じ信号を供給することで、前記複数の前記電極をオン状態またはオフ状態とさせる
    請求項3に記載の固体撮像素子。
  7. 前記転送方向と略垂直な方向に並ぶ前記複数の前記電極によって前記転送方向側に凸となる矢型の形状が形成されるように、前記複数の前記電極が配置されている
    請求項1に記載の固体撮像素子。
  8. 前記転送方向と略垂直な方向に並ぶ前記複数の前記電極として、3以上の前記電極が設けられている
    請求項1に記載の固体撮像素子。
  9. 入射した光を電荷に変換する光電変換部と、
    前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部と
    を備え、
    前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している
    固体撮像素子が、
    前記電荷の転送時において、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの中央にある前記電極から外側にある前記電極まで順番に、各前記電極をより高い電圧が印加されたオン状態としていく
    撮像方法。
  10. 前記電荷の転送時において、前記電極をオン状態とした後、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極から中央にある前記電極まで順番に、各前記電極をより低い電圧が印加されたオフ状態としていく
    請求項9に記載の撮像方法。
  11. 前記転送方向と略垂直な方向に並ぶ前記複数の前記電極が、前記転送方向に複数並べられて設けられており、
    前記電荷の転送時において、前記電極をオン状態とした後、前記光電変換部側にある前記電極から順番に、前記転送方向に並ぶ複数の各前記電極をオフ状態としていく
    請求項10に記載の撮像方法。
  12. 前記電極に電圧を印加する駆動部と、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極のうちの外側にある前記電極との間には抵抗が設けられており、
    前記駆動部が、前記転送方向と略垂直な方向に並ぶ前記複数の前記電極に対して同じ信号を供給することで、前記複数の前記電極をオン状態またはオフ状態とさせる
    請求項10に記載の撮像方法。
  13. 前記転送方向と略垂直な方向に並ぶ前記複数の前記電極によって前記転送方向側に凸となる矢型の形状が形成されるように、前記複数の前記電極が配置されている
    請求項9に記載の撮像方法。
  14. 前記転送方向と略垂直な方向に並ぶ前記複数の前記電極として、3以上の前記電極が設けられている
    請求項9に記載の撮像方法。
  15. 入射した光を電荷に変換する光電変換部と、
    前記電荷を保持するとともに、保持している前記電荷を転送する電荷保持部と
    を備える固体撮像素子を有し、
    前記電荷保持部は、前記電荷の転送方向と略垂直な方向に並ぶ、前記電荷保持部に電圧を印加するための複数の電極を有している
    電子機器。
JP2021021488A 2021-02-15 2021-02-15 固体撮像素子および撮像方法、並びに電子機器 Pending JP2022123986A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021021488A JP2022123986A (ja) 2021-02-15 2021-02-15 固体撮像素子および撮像方法、並びに電子機器
PCT/JP2021/048923 WO2022172642A1 (ja) 2021-02-15 2021-12-28 固体撮像素子および撮像方法、並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021021488A JP2022123986A (ja) 2021-02-15 2021-02-15 固体撮像素子および撮像方法、並びに電子機器

Publications (1)

Publication Number Publication Date
JP2022123986A true JP2022123986A (ja) 2022-08-25

Family

ID=82837541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021021488A Pending JP2022123986A (ja) 2021-02-15 2021-02-15 固体撮像素子および撮像方法、並びに電子機器

Country Status (2)

Country Link
JP (1) JP2022123986A (ja)
WO (1) WO2022172642A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165467A (ja) * 2002-11-14 2004-06-10 Toshiba Corp 半導体撮像装置及びイメージセンサ
JP2005050951A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 固体撮像装置および電荷転送装置
JP5205002B2 (ja) * 2007-07-11 2013-06-05 ブレインビジョン株式会社 固体撮像素子の画素構造
JP2010182759A (ja) * 2009-02-04 2010-08-19 Panasonic Corp 電荷転送装置
JP6141160B2 (ja) * 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法

Also Published As

Publication number Publication date
WO2022172642A1 (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
KR102538712B1 (ko) 고체 촬상 장치, 및 전자 기기
WO2018216477A1 (ja) 固体撮像素子および電子機器
JP7370413B2 (ja) 固体撮像装置、及び電子機器
WO2020195825A1 (ja) 撮像装置および電子機器
JPWO2019031001A1 (ja) 固体撮像装置、電子装置および固体撮像装置の制御方法
JP6803989B2 (ja) 固体撮像装置及びその駆動方法
CN112740410A (zh) 固体摄像装置和电子设备
US20220013557A1 (en) Solid-state imaging device and electronic apparatus
WO2020045142A1 (ja) 撮像装置および電子機器
WO2018139187A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
WO2022172642A1 (ja) 固体撮像素子および撮像方法、並びに電子機器
US11523070B2 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
JP7281895B2 (ja) 撮像素子および電子機器
WO2022201802A1 (ja) 固体撮像装置および電子機器
WO2024135307A1 (ja) 固体撮像装置
WO2022269997A1 (ja) 固体撮像装置および電子機器
US11438534B2 (en) Solid-state imaging device and electronic apparatus
WO2022244328A1 (ja) 固体撮像装置および電子機器
WO2023079840A1 (ja) 撮像装置および電子機器
WO2021145257A1 (ja) 撮像装置及び電子機器
WO2021157263A1 (ja) 撮像装置及び電子機器
JP2023069162A (ja) 撮像素子、電子機器
TW202015395A (zh) 固態攝像裝置及其驅動方法以及電子機器