JP2022112621A - 通信装置、通信システム、通知方法及びプログラム - Google Patents

Abstract

【課題】リアルタイム通信で要求される転送処理の遅延を抑える通信装置、通信システム、通知方法及びプログラムを提供する。【解決手段】実施形態の通信装置は、タスクと通知部とを備える。タスクは、所定の処理を実行した後に、仮想マシンモニタを介して通知先の仮想マシンへ通知される通知情報を、記憶部に記憶する。通知部は、前記記憶部に記憶された複数の前記通知情報をまとめて、前記仮想マシンモニタへ通知する。【選択図】図１３

Description

本発明の実施形態は通信装置、通信システム、通知方法及びプログラムに関する。

工場内の各機器を接続する産業用ネットワークや、車載システムの制御コントローラを接続する車載ネットワークなどの分野では、リアルタイム性が求められる。近年、産業用ネットワークや車載ネットワークなどでは、イーサネット（登録商標）の利用が進んでおり、様々なリアルタイムイーサネット規格が提案されている。また、産業用システムや車載システムにおいては、仮想計算機技術の適用が進んでいる。１台の物理計算機上に複数の仮想マシンを集約することでコスト低減などの効果が見込まれる。このような背景から仮想マシン間の通信処理を担うソフトウェアスイッチもリアルタイムイーサネットに対応することが求められる。

特開２００１―２１６１７０号公報 特開２００６―２６８０９２号公報 特開２００７―３２３２５６号公報 特開平６―１９８２３号公報

しかしながら、従来の技術では、リアルタイム通信で要求される転送処理の遅延を抑えることが難しかった。

実施形態の通信装置は、タスクと通知部とを備える。タスクは、所定の処理を実行した後に、仮想マシンモニタを介して通知先の仮想マシンへ通知される通知情報を、記憶部に記憶する。通知部は、前記記憶部に記憶された複数の前記通知情報をまとめて、前記仮想マシンモニタへ通知する。

複数の仮想マシンが動作する通信装置の例を示す概略図。 通常のハードウェアを用いたＱｂｖ対応のＴＳＮスイッチの例を示す図。 仮想マシンを用いたＱｂｖ対応のソフトウェアＴＳＮスイッチの例を示す図。 Ｑｂｖに関わる処理を１つの仮想マシンに集約する場合の例を示す図。 仮想マシン間のデータ受け渡しについて説明するための図。 第１実施形態の通信装置の入出力処理に係る構成の例１を示す概略図。 第１実施形態の通信装置の入出力処理に係る構成の例２を示す概略図。 第１実施形態のタスクの実行イメージを示す図。 第１実施形態の通信装置のタスク制御処理に係る構成の例を示す図。 第１実施形態のタスクスケジュール情報の例１を示す図。 第１実施形態のタスクスケジュール情報の例２を示す図。 ｈｙｐｅｒｃａｌｌによるイベント通知の課題を説明するための図。 第１実施形態のｈｙｐｅｒｃａｌｌ発行タイミングの例を示す図。 第１実施形態の通信装置の通知処理に係る構成の例を示す図。 第１実施形態の通知情報の例を示す図。 第１実施形態の通知方法の例を示すフローチャート。 第２実施形態の通信装置の通知処理に係る構成の例を示す図。 第２実施形態のタスクスケジュール情報の例を示す図。 第３実施形態のｈｙｐｅｒｃａｌｌ数と性能（実行時間）との関係を示す図。 第４実施形態の通信装置の機能構成の例を示す図。 第４実施形態の通信装置の機能構成の例を示す図。 第５実施形態の通信システムの装置構成の例を示す図。 第１乃至第５実施形態の通信装置のハードウェア構成の例を示す図。

以下に添付図面を参照して、通信装置、通信システム、通知方法及びプログラムの実施形態を詳細に説明する。

仮想マシン間のリアルタイム通信処理をソフトウェアで実現する場合、通信処理の処理遅延が問題となる。具体的には、仮想マシン間でデータ受け渡しを行う時のデータコピーとｈｙｐｅｒｃａｌｌ発行によるオーバーヘッドが大きく影響する。

ｈｙｐｅｒｃａｌｌの発行回数を減らす方法として、割り込みベースのイベント通知方法ではなく、ポーリングによるイベント通知を用いる方法が考えられる。しかし、ポーリングベースだと、イベントを検知する側の仮想マシンが常にキューの状態などを監視することになり、イベントが発生していないときもＣＰＵリソースを消費する。そのため、ポーリングによるイベント通知を用いる方法は効率が悪い。また、ゲストＯＳにＬｉｎｕｘ（登録商標）などの汎用ＯＳを利用する場合も考えられ、全てをポーリング処理にするのは難しい。

割り込みとポーリングとを組み合わせたＮＡＰＩ（ＮＥＷ ＡＰＩ）のような通知方法も考えられるが、最悪遅延を保証する必要があるＴＳＮ（Ｔｉｍｅ－Ｓｅｎｓｉｔｉｖｅ Ｎｅｔｗｏｒｋｉｎｇ）などの用途では、割り込み（ｈｙｐｅｒｃａｌｌ）が発生した場合の処理が最悪処理時間となり、ジッタを低減することはできない。

以下の実施形態では、リアルタイム通信で要求されるフレームの転送タイミング制御をソフトウェアスイッチによって実現し、かつ、ｈｙｐｅｒｃａｌｌの回数を削減できる通信装置、通信システム、通知方法及びプログラムについて説明する。

＜ＴＳＮの説明＞
はじめに、高いリアルタイム性が求められる産業用ネットワーク及び車載ネットワークなどの分野で利用されている規格の例について説明する。

例えば、イーサネット（登録商標）上でリアルタイム性を実現する規格として、ＴＳＮ（Ｔｉｍｅ－Ｓｅｎｓｉｔｉｖｅ Ｎｅｔｗｏｒｋｉｎｇ）の規格化が、ＩＥＥＥ ８０２．１ ＴＳＮ Ｔａｓｋで進んでいる。ＴＳＮは複数の規格から構成される。ＴＳＮは、プロオーディオなどで用いられている低遅延性を実現するＡＶＢ（Ａｕｄｉｏ／Ｖｉｄｅｏ Ｂｒｉｄｇｉｎｇ）を拡張した規格である。ＴＳＮは、産業用ネットワーク及び車載ネットワークなどにも適用できるようにするため、ＡＶＢよりも高いリアルタイム性に加えて、高信頼性の実現を目指す規格である。

ＴＳＮ規格の１つにＩＥＥＥ ８０２．１Ｑｂｖがある。ＩＥＥＥ ８０２．１Ｑｂｖは、優先度が異なる複数の送信バッファ（送信キュー）を事前に設定したスケジュール情報（ゲートコントロールリスト）に従って制御することで、優先度（トラフィッククラス）ごとにデータ（フレーム）の送信タイミングを厳密に制御することが可能になる。各送信バッファにはデータの送信を許可するゲートを設ける。ゲートが開いている場合（オープン状態）は、データの送信が許可され、閉じている場合（クローズ状態）はデータの送信は禁止される。

＜仮想マシンとソフトウェアスイッチの説明＞
次に、産業用システム及び車載システムなどに仮想化技術などのソフトウェア技術を適用する場合の例について説明する。例えば、仮想マシン間を接続するスイッチ（仮想スイッチ）をソフトウェアで実現することが考えられる。

図１は、複数の仮想マシン１ａ～１ｃが動作する通信装置１００の例を示す概略図である。図１の例では、ホストプロセッサ１０上で動作する仮想マシン１ａによりスイッチ機能を実現する場合を示す。通信装置１００は、ホストプロセッサ１０、ＮＩＣ（Ｎｅｔｗｏｒｋ Ｉｎｔｅｒｆａｃｅ Ｃａｒｄ）２０ａ及び２０ｂを備える。以下、ＮＩＣ２０ａ及び２０ｂを区別しない場合は、単にＮＩＣ２０という。

ホストプロセッサ１０は、通信装置１００を制御する装置である。ＮＩＣ２０は、通信装置１００の物理インタフェースである。仮想マシンモニタ２は、仮想マシン１ａ～１ｃを制御する。仮想マシンモニタ２はホストプロセッサ１０によって実現される。仮想マシン１ａ～１ｃは、仮想マシンモニタ２上で動作する。

仮想マシン１ａは、ソフトウェアスイッチ３を備える。ソフトウェアスイッチ３は、ネットワークドライバ４ａ～４ｂ、フォワーディング処理部５、ＦＤＢ（ｆｏｒｗａｒｄｉｎｇ／ｆｉｌｔｅｒｉｎｇ ｄａｔａｂａｓｅ）６及びバックエンド仮想ネットワークドライバ７ｂ～７ｃを備える。

ネットワークドライバ４ａ～４ｂは、ＮＩＣ２０とフォワーディング処理部５との間の通信を制御する。ネットワークドライバ４ａ～４ｂは、ＮＩＣ２０が受信したフレーム（データ）を読み出し、フォワーディング処理部５へ入力する。また、ネットワークドライバ４ａ～４ｂは、フォワーディング処理部５から受け取ったフレームをＮＩＣ２０へ書き込む。

フォワーディング処理部５は、ＦＤＢ６を参照して、フレームの転送先を制御する。

バックエンド仮想ネットワークドライバ７ｂ～７ｃは、ソフトウェアスイッチ３が動作する仮想マシン１ａと、その他の仮想マシン１ｂ～１ｃ（ゲストＯＳ）との間の通信を制御する。

仮想マシン１ｂは、フロントエンド仮想ネットワークドライバ８ｂ及びアプリケーション／ネットワークスタック（アプリ／スタック）９ｂを備える。フロントエンド仮想ネットワークドライバ８ｂは、アプリ／スタック９ｂとソフトウェアスイッチ３の間の通信を制御する。

仮想マシン１ｃは、フロントエンド仮想ネットワークドライバ８ｃ及びアプリケーション／ネットワークスタック（アプリ／スタック）９ｃを備える。フロントエンド仮想ネットワークドライバ８ｃは、アプリ／スタック９ｃとソフトウェアスイッチ３の間の通信を制御する。

＜ソフトウェアスイッチでＩＥＥＥ ８０２．１Ｑｂｖを実現する説明＞
ＩＥＥＥ ８０２．１Ｑｂｖのような各フレームの送信タイミングを厳密に制御する通信処理をソフトウェアスイッチで実現する場合について説明する。

図２は通常のハードウェアを用いたＱｂｖ対応のＴＳＮスイッチ２００の例を示す。図２では、ＴＳＮスイッチ２００は３つのネットワークインタフェース２１ａ～２１ｃを持つ。各ネットワークインタフェース２１ａ～２１ｃは、ノード３１ａ～３１ｃのネットワークインタフェース３２ａ～３２ｃと接続している。各ネットワークインタフェース３２ａ～３２ｃは、送信処理（Ｔｘ）と受信処理（Ｒｘ）とを実施する。送信処理（Ｔｘ）は、ＩＥＥＥ ８０２．１Ｑｂｖに対応しており、事前に設定されたスケジュール情報に従ってフレームの送信タイミングを決定する（Ｑｂｖ）。

図３は仮想マシン１ｄを用いたＱｂｖ対応のソフトウェアＴＳＮスイッチ２００－２の例を示す図である。図３の例は、図２のノード３１ａ～３１ｃを仮想マシン１ｅ～１ｇとして１台の物理マシンに集約し、それらの仮想マシン１ｅ～１ｇを仮想マシン１ｄで実現したＴＳＮスイッチ（ソフトウェアＴＳＮスイッチ２００－２）で接続した場合を示す。

図３のように、単純にＴＳＮスイッチを仮想化するとゲストＯＳ（仮想マシン１ｅ～１ｇ）のフロントエンド仮想ネットワークドライバ８ｅ～８ｇと、ソフトウェアＴＳＮスイッチ２００－２のバックエンド仮想ネットワークドライバ７ｅ～７ｇがそれぞれＱｂｖ処理を実施する。

この場合、以下の２つの問題が発生する。
（１）仮想マシン間の時刻同期
（２）ゲストＯＳの処理オーバーヘッド

まず、（１）に関して説明する。ＴＳＮ（Ｑｂｖ）では各ネットワークノードが時刻同期し、同期された時刻とスケジュール情報とを参照して、フレームの送信タイミングを制御する。このため、図３の構成においても、各仮想マシン１ｄ～１ｇが持つシステムクロックやＲＴＣ（Ｒｅａｌ Ｔｉｍｅ Ｃｌｏｃｋ）などの時刻を同期する必要がある。同期方法としては、通常のネットワーク処理と同じようにＰＴＰ（Ｐｒｅｃｉｓｉｏｎ Ｔｉｍｅ Ｐｒｏｔｏｃｏｌ）を用いる方法や、仮想マシンモニタやドライバが時刻同期機能を提供する方法が考えられるが、どの場合も処理オーバーヘッドとなる。

次に、（２）に関して説明する。ＴＳＮのようなリアルタイム通信をソフトウェアで実現する場合、ＲＴＯＳ（Ｒｅａｌ Ｔｉｍｅ ＯＳ）を用いるなどして、処理時間や処理時間の揺らぎ（ジッタ）を小さくすることが望ましい。しかしながら、仮想マシン１ｅ～１ｇ（各ネットワークノード）で動作するＯＳは、アプリケーションによっては汎用ＯＳが用いられる。汎用ＯＳのタスクスケジューリングでは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の利用効率や省電力化などのために複雑な制御が発生する。これは実行時間が見積困難となる要因となり、リアルタイム処理（リアルタイム通信）で要求される決定論的な（Ｄｅｔｅｒｍｉｎｉｓｔｉｃ）動作を実現できなくなる。

上記の問題を解決する方法として、Ｑｂｖに係わる処理を１つの仮想マシン１ｄに集約することが考えらえる。

図４はＱｂｖに関わる処理を１つの仮想マシン１ｈに集約する場合の例を示す図である。図４では、図３のフロントエンド仮想ネットワークドライバ８ｅ～８ｇの処理を、ＴＳＮに係わるバックエンド処理部（Ｔｘ＿ｂｅ、Ｒｘ＿ｂｅ）と、それ以外のフロントエンド処理部（Ｔｘ＿ｆｅ、Ｒｘ＿ｆｅ）とに分離している。ＴＳＮに係わる部分はソフトウェアＴＳＮスイッチ２００－３のバックエンド仮想ネットワークドライバ７ｉ～７ｋで処理する。

Ｔｘ＿ｂｅは、各仮想マシン１ｉ～１ｋのＱｂｖ処理を含む送信処理を実施する。Ｑｂｖ処理の他には、ＩＥＥＥ ８０２．１ＱａｖやＳｔｒｉｃｔ Ｐｒｉｏｒｉｔｙ（キューの優先度制御）、ＩＥＥＥ８０２．１ＣＢ（冗長化処理）などが考えられるが、これらに限定されるものではない。

Ｒｘ＿ｂｅは、各仮想マシン１ｉ～１ｋの受信処理を実施する。Ｒｘ＿ｂｅでは、ＩＥＥＥ ８０２．１Ｑｃｉ（フィルタリング処理）、ＩＥＥＥ８０２．１ＣＢ（冗長化処理）などが考えられるが、これらに限定されるものではない。

Ｔｘ＿ｆｅ及びＲｘ＿ｆｅは、各仮想マシン１ｉ～１ｋとソフトウェアＴＳＮスイッチ２００－３の間のフレーム受け渡し処理を実施する。

以上のように、図４の構成により、ＴＳＮに係わる処理を１つの仮想マシン１ｈ（ソフトウェアＴＳＮスイッチ２００－３）に集約する。これにより、ＴＳＮ処理で参照する時刻は１つに集約でき、図３のような複数仮想マシン１ｉ～１ｋ間での時刻同期処理をする必要がない。また、各仮想マシン１ｉ～１ｋで汎用ＯＳを利用したとしても、ＴＳＮ処理に係わる部分は汎用ＯＳのタスクスケジューリングなどの影響を受けなくなる。

なお、通信装置１００で動作する仮想マシンの数は、図４の例に限られず任意でよい。また、通信装置１００で動作する仮想マシンの数は、通信装置１００の動作中に変更されてもよい。

＜仮想マシン間のデータ受け渡しに関する説明＞
図５は仮想マシン１ｌ及び１ｍ間のデータ受け渡しについて説明するための図である。

仮想マシン１ｌは、アプリケーション４１ｌ及びカーネル４２ｌを備える。アプリケーション４１ｌでは、仮想メモリ（Ｖｉｒｔｕａｌ ｍｅｍｏｒｙ）４３ｌによってデータの記憶制御が行われる。カーネル４２ｌでは、疑似物理メモリ（Ｐｓｅｕｄｏ－ｐｈｙｓｉｃａｌ ｍｅｍｏｒｙ）４４ｌによってデータの記憶制御が行われる。同様に、アプリケーション４１ｍでは、仮想メモリ４３ｍによってデータの記憶制御が行われる。カーネル４２ｍでは、疑似物理メモリ４４ｍによってデータの記憶制御が行われる。

以下、仮想マシン１ｌ及び１ｍを区別しない場合は、単に仮想マシン１という。同様に、仮想メモリ４３ｌ及び４３ｍを区別しない場合は、単に仮想メモリ４３という。同様に、疑似物理メモリ４４ｌ及び４４ｍを区別しない場合は、単に疑似物理メモリ４４という。

セキュリティなどの観点から各仮想マシン１は自身以外の仮想マシン１が管理するリソースには直接アクセスできないように、ゲストＯＳ（仮想マシン１）へ提供される機能は制限されている。例えば、物理メモリ４５へのアクセスやＮＩＣやストレージデバイスなどのハードウェア制御、特権命令の発行といった処理は、仮想マシンモニタ２が担う。仮想マシン１はｈｙｐｅｒｃａｌｌやＶＭＥｘｉｔといった命令を発行することで、仮想マシンモニタ２が、ｈｙｐｅｒｃａｌｌやＶＭＥｘｉｔに応じた処理を実行する（以降は、ｈｙｐｅｒｃａｌｌを用いて説明する）。

仮想マシン１間のデータ受け渡しは、上記のｈｙｐｅｒｃａｌｌを発行することで実現する。図５の例では、複数の仮想マシン１ｌ及び１ｍで同一物理メモリ領域４６を共有することによるデータ受け渡しの例を示す。各仮想マシン１は、仮想メモリ４３と疑似物理メモリ４４へ直接アクセスでき、仮想メモリ４３と疑似物理メモリ４４のマップ情報（対応関係）を管理する。仮想マシンモニタ２は、物理メモリ（Ｍａｃｈｉｎｅ ｍｅｍｏｒｙ）４５と疑似物理メモリ４４のマップ情報を管理する。

メモリマップ情報は、ページ単位（４ＫＢや６４ＫＢといったサイズ）で管理される。ＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）によって、仮想メモリアドレスや疑似物理アドレスと、物理アドレスとの変換を行い、仮想メモリアドレスや疑似物理アドレスから、物理メモリへアクセスできる。通常は、物理メモリ４５の１つの領域（ページ）は、仮想メモリ４３及び疑似物理メモリ４４と１対１でマッピングされる。

仮想マシン１間でデータ受け渡しをする方法の１つとして、物理メモリ領域４６のように、複数の仮想マシン１から同一の物理メモリ４５へアクセス可能にする方法がある。仮想マシン１ｌの疑似物理メモリ領域４７ｌ（仮想メモリ領域４８ｌ）と、仮想マシン１ｍの疑似物理メモリ領域４７ｍ（仮想メモリ領域４８ｍ）とを同一物理メモリ領域４６へ対応付ける動作の一例を示す（動作はこれに限定されるものではない）。

仮想マシン１ｌは、メモリマップを指示するｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ）を発行して、疑似物理メモリ領域４７ｌを仮想マシン１ｍからマップ可能にするよう仮想マシンモニタ２へ通知する。通知する情報としては、疑似物理メモリ領域４７ｌのアドレスや、マップを許可する仮想マシン１の情報（図５の場合、仮想マシン１ｍ）、アクセス制限（Ｒｅａｄ ＯｎｌｙやＲｅａｄ／Ｗｒｉｔｅなど）などである。

仮想マシンモニタ２は、ｈｙｐｅｒｃａｌｌを受け、疑似物理メモリ領域４７ｌにマップされた物理メモリ領域４６を仮想マシン１ｍからもマップ可能にし、該当するメモリマップ情報の識別子を仮想マシン１ｌへ返す。仮想マシン１ｌは、仮想マシンモニタ２が提供する制御用インタフェース等を用いて受け取った識別子を仮想マシン１ｍに通知する。

仮想マシン１ｍは、ｈｙｐｅｒｃａｌｌ（ｍａｐ）を発行して、疑似物理メモリ領域４７ｌと疑似物理メモリ領域４７ｍをマップするように仮想マシンモニタ２へ指示する。通知される情報としては、疑似メモリ領域４７ｍのアドレスや、仮想マシン１ｌから通知された識別子、マップ先の仮想マシン情報などである。仮想マシンモニタ２は、通知された識別子から物理メモリアドレス領域４６を特定し、疑似物理メモリ領域４７ｍをマップする。

仮想マシン１ｌから仮想マシン１ｍへデータを受け渡すには、仮想マシン１ｌがデータを書き込んだページ（仮想メモリ領域４８ｌまたは疑似物理メモリ領域４７ｌ）を仮想マシン１ｍのページとマップすることで、仮想マシン１ｍからデータを参照可能とする。データの受け渡しが完了した（仮想マシン１ｍがデータを読み出した）後は、疑似物理メモリ領域４７ｍと物理メモリ４６のマップを解除するように仮想マシン１ｍがｈｙｐｅｒｃａｌｌ（ｕｎｍａｐ）を発行する。

以上が、同一物理メモリ領域４６のマップによるデータ受け渡し処理である。

同一物理メモリ領域４６へのマップ（ｍａｐ）以外にも、コピー（ｃｏｐｙ）や転送（Ｔｒａｎｓｆｅｒ）などの方法で、データを受け渡す方法もある。コピーは、仮想マシンモニタ２が指定された２つの仮想メモリ領域（疑似物理メモリ領域）が参照する物理メモリ領域間でデータをコピーする。転送は、仮想マシンモニタ２が指定された２つの仮想メモリ領域（疑似物理メモリ領域）が参照する２つの物理メモリ領域のマッピングを入れ替える。どちらも物理メモリ４５を制御するため、仮想マシン１は仮想マシンモニタ２にｈｙｐｅｒｃａｌｌを発行する必要がある。

＜ｈｙｐｅｒｃａｌｌに関して＞
ｈｙｐｅｒｃａｌｌは、上記のデータ受け渡し以外にも、仮想マシンモニタ２へイベントを通知する際に利用される。例えば、フレームの転送処理の転送通知や完了通知などにもｈｙｐｅｒｃａｌｌが利用される。具体的には、仮想マシン１から別の仮想マシン１へフレームが送信される場合、送信元の仮想マシン１が、宛先の仮想マシン１と共有している共有メモリ上にフレームを書き込み、ｈｙｐｅｒｃａｌｌを宛先の仮想マシン１へ発行する。これにより、宛先の仮想マシン１は、共有メモリにフレームを書き込まれたことを検知し、共有メモリからフレームを読み出すことができる。その後、宛先の仮想マシン１がフレームを読み出すと、フレーム読み出しが完了したことを送信元の仮想マシン１へｈｙｐｅｒｃａｌｌを発行することで通知する。このように、仮想マシン１間で何らかのイベントを通知する際にもｈｙｐｅｒｃａｌｌが利用される。

他にも、コンソール画面への入出力処理などは、仮想マシンモニタ２や管理用の仮想マシン１によって実際の画面出力処理が実施される。そのため、仮想マシンモニタ２や管理用の仮想マシン１が、入出力の文字列の受け渡しをｈｙｐｅｒｃａｌｌによって行う。また、タイマー割り込みなどを発生させる場合も、タイマー自体の管理は仮想マシンモニタ２や管理用の仮想マシン１が担うため、タイマーの設定もｈｙｐｅｒｃａｌｌによって通知される。

図６は第１実施形態の通信装置１００の入出力処理に係る構成の例１を示す概略図である。第１実施形態の通信装置１００は、仮想マシン１ｉ、仮想マシン１ｊ及びＮＩＣ２０と接続される。通信装置１００は、仮想マシン１ｉ、仮想マシン１ｊ及びＮＩＣ２０の間でデータ転送処理（フレーム転送処理）を実施する。

ソフトウェアＴＳＮスイッチ２００－３は、仮想マシン１ｉ、仮想マシン１ｊ及びＮＩＣ２０と接続するネットワークポート毎に、入力処理部３０１ａ～ｃ、出力処理部３０２ａ～ｃ、入力バッファ３０３ａ～ｃ、転送バッファ３０４ａ～ｃ及び出力バッファ３０５ａ～ｃを備える。

入力処理部３０１ａ～ｃを区別しない場合、単に入力処理部３０１という。同様に、出力処理部３０２ａ～ｃを区別しない場合、単に出力処理部３０２という。同様に、入力バッファ３０３ａ～ｃを区別しない場合、単に入力バッファ３０３という。同様に、転送バッファ３０４ａ～ｃを区別しない場合、単に転送バッファ３０４という。同様に、出力バッファ３０５ａ～ｃを区別しない場合、単に出力バッファ３０５という。

入力処理部３０１ａは、入力バッファ３０３ａを介して仮想マシン１ｉからデータ（フレーム）を受信すると、当該データのヘッダ情報を参照して転送先のネットワークポートを決定し、該当する転送バッファ３０４へデータを書き込む。入力処理部３０１ａは、例えば、データの宛先が仮想マシン１ｊの場合、転送バッファ３０４ｂへデータを書き込む。

出力処理部３０２ａは、転送バッファ３０４ａからデータを取得すると、出力バッファ３０５ａを介して仮想マシン１ｉへデータを出力する。

入力処理部３０１ｂ及び３０１ｃの説明は、入力処理部３０１ａと同様なので省略する。同様に、出力処理部３０２ｂ及び３０２ｃの説明は、出力処理部３０２ａと同様なので省略する。

第１実施形態の通信装置１００は、各ネットワークポートの入力処理部３０１及び出力処理部３０２をタスク（入力処理タスク及び出力処理タスク）により実現し、当該タスクをスケジュールされた順番に周期的に実行する。これにより、コンテキストスイッチなどによる見積困難な処理時間の揺らぎを排除する。

なお、入力処理部３０１及び出力処理部３０２を、ネットワークポート毎に備えずに、図７に示すように入力処理部３０１及び出力処理部３０２をそれぞれ１つずつの構成で、図６と同様の機能を実現してもよい。

図７は第１実施形態の通信装置１００の入出力処理の例２を示す概略図である。図７の場合は、入力処理部３０１／出力処理部３０２が、処理対象のネットワークポート（仮想マシン１ｉ／仮想マシン１ｊ／ＮＩＣ２０）を切り替えながらフレーム転送を実施する。

入力処理部３０１は、図４のバックエンド仮想ネットワークドライバ７のＴｘ＿ｂｅ及びＲｘに該当する。入力処理部３０１は、入力バッファ３０３を介して仮想マシン１ｉ、１ｊまたはＮＩＣ２０からフレームを受け取ると、ヘッダ情報を参照して転送先のネットワークポートを決定し、該当する転送バッファ３０４へフレームを書き込む。入力処理部３０１は、フレームの転送処理が完了したことを送信元の仮想マシン１に通知するために、仮想マシンモニタ２にｈｙｐｅｒｃａｌｌを発行する。仮想マシンモニタ２は、ｈｙｐｅｒｃａｌｌで指定された送信元の仮想マシン１に転送処理が完了したことを通知する。送信元の仮想マシン１は、当該通知を受けると、入力バッファ３０３を解放する。

出力処理部３０２は、図４のバックエンド仮想ネットワークドライバ７のＴｘ及びＲｘ＿ｂｅに該当する．出力処理部３０２は、転送バッファ３０４からフレームを受け取り、出力バッファ３０５を介して仮想マシン１（またはＮＩＣ２０）へフレームを受け渡す。最後に出力処理部３０２は、宛先の仮想マシン１へフレームを出力バッファ３０５へ書き込んだことを通知するために、仮想マシンモニタ２にｈｙｐｅｒｃａｌｌを発行する。仮想マシンモニタ２は、ｈｙｐｅｒｃａｌｌで指定された宛先の仮想マシン１にフレームを転送したことを通知する。宛先の仮想マシン１は、当該通知を受けると、出力バッファ３０５からフレームを読み出す。

図８は第１実施形態のタスクの実行イメージを示す図である。図８の例は、ソフトウェアＴＳＮスイッチ２００－３を動作させるＣＰＵが１つの場合のタスクの実行イメージを示す。また、図８の例は、物理ネットワークの通信速度が１Ｇｂｐｓである場合を示す。

ソフトウェアＴＳＮスイッチ２００－３は、各タスクを周期的に実行する。ｂｒ＿ｏｕｔ（ｐｉｆ）は、出力処理部３０２ｃのタスクを示す。ｂｒ＿ｉｎ（ｐｉｆ）は、入力処理部３０１ｃのタスクを示す。ｐｉｆは、物理ＩＦを表し、図６のＮＩＣ２０に対応する。

ｂｒ＿ｏｕｔ（ｖｉｆ１）は、出力処理部３０２ａのタスクを示す。ｂｒ＿ｉｎ（ｖｉｆ１）は、入力処理部３０１ａのタスクを示す。ｖｉｆ１は、仮想ＩＦを表し、図６の仮想マシン１ｉに対応する。

ｂｒ＿ｏｕｔ（ｖｉｆ２）は、出力処理部３０２ｂのタスクを示す。ｂｒ＿ｉｎ（ｖｉｆ２）は、入力処理部３０１ｂのタスクを示す。ｖｉｆ２は、仮想ＩＦを表し、図６の仮想マシン１ｊに対応する。

図９は第１実施形態の通信装置１００のタスク制御処理に係る構成の例を示す図である。図９の例では、選択部３０７が、タスクスケジュール情報ＤＢ３０８を参照して、順次起動するタスクを決定する。なお、入力処理部３０１及び出力処理部３０２は、ネットワークポート毎に個別に備えられていてもよいし（図６の構成）、入力処理部３０１及び出力処理部３０２がそれぞれ１つずつ備えられていてもよい（図７の構成）。

タスクスケジュール情報ＤＢ３０８には、実行されるタスクの情報が格納される。タスクスケジュール情報ＤＢ３０８は、複数のタスクの実行順序を示すスケジュール情報（第１のスケジュール情報）を記憶する。複数のタスクは、このスケジュール情報に基づいて周期的に実行される。

図１０Ａは第１実施形態のタスクスケジュール情報ＤＢ３０８の例１を示す図である。図１０Ａは、通信装置１００の入出力処理に係る構成が図６の場合のタスクスケジュール情報ＤＢ３０８を示す。

ｂｒ＿ｉｎ（）は、入力処理部３０１のタスクを示し、（）内は、入力処理の対象となるインタフェースを示す。例えば、ｂｒ＿ｉｎ（ｐｉｆ）は、入力処理部３０１ｃのタスクを示す。ｂｒ＿ｏｕｔ（）は、出力処理部３０２のタスクを示し、（）内は、出力処理の対象となるインタフェースを示す。例えば、ｂｒ＿ｏｕｔ（ｐｉｆ）は、出力処理部３０２ｃのタスクを示す。ｆｄｂ＿ｃｌｅａｎは、ＦＤＢ（ｆｏｒｗａｒｄｉｎｇ／ｆｉｌｔｅｒｉｎｇ ｄａｔａｂａｓｅ）の古いエントリを削除するタスクを示す。ｓｔａｔ＿ｕｐｄａｔｅは、通信装置１００の統計情報（例えば送信フレーム数及び受信フレーム数等）を処理するタスクを示す。

なお、タスクスケジュール情報ＤＢ３０８でスケジュール管理されるタスクは、ノンプリエンプトタスクとし、実行中に他のタスクに割り込まれないタスクとする。

図１０Ｂは第１実施形態のタスクスケジュール情報ＤＢ３０８の例２を示す図である。図１０Ｂは、通信装置１００の入出力処理に係る構成が図７の場合のタスクスケジュール情報ＤＢ３０８を示す。

図１０Ａの場合は実行されるタスクが保持されるが、図１０Ｂの場合は実行されるタスクと、その引数（ａｒｇｕｍｅｎｔ）が保持される。実行されるタスクが入力処理部（ｂｒ＿ｉｎ）／出力処理部（ｂｒ＿ｏｕｔ）の場合は、引数は対象のネットワークポートである。

選択部３０７は、タスクスケジュール情報ＤＢ３０８に記憶されたタスクスケジュール情報に基づいて順次タスクを実行する。具体的には、選択部３０７は、ｎｅｘｔ＿ｔａｓｋで指定されているタスクを選択し、ｎｅｘｔ＿ｔａｓｋを＋１する。選択部３０７は、選択したタスクの処理が完了したら、＋１されたｎｅｘｔ＿ｔａｓｋで指定されているタスクを選択し、ｎｅｘｔ＿ｔａｓｋを＋１する。これにより、タスクスケジュール情報に含まれるタスクが順次実行される。ｎｅｘｔ＿ｔａｓｋにより指定されるＩＤがスケジュール情報ＤＢの末尾になった場合（図１０の例ではＩＤが１０の場合）には、ＩＤが１のタスクに戻る。

このように、タスク（入力処理部３０１／出力処理部３０２）を仮想マシン１毎に周期的に実行することで、各仮想マシン１のフレームの転送タイミングが一定間隔で実施され、ＴＳＮなどのリアルタイム処理（リアルタイム通信）で要求される決定論的な（Ｄｅｔｅｒｍｉｎｉｓｔｉｃ）動作が実現できる。

図９に戻り、入力バッファ３０３は、仮想マシン１からソフトウェアＴＳＮスイッチ２００－３へフレームを受け渡す際に利用されるバッファである。ＩＥＥＥ８０２．１Ｑｂｖの場合、入力バッファ３０３は、トラフィッククラス毎に分割された複数のキューを備える。入力バッファ３０３は、ソフトウェアＴＳＮスイッチ２００－３側に備えても良いし、仮想マシン１側に備えても良いし、仮想マシンモニタ２（ＶＭＭ（Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ Ｍｏｎｉｔｏｒ、またはハイパーバイザー））側に備えても良い。

入力処理部３０１は、選択部３０７からの通知を受けて起動し、前述の通り、入力バッファ３０３のフレームを読み出し、転送先を判定して、該当する転送バッファ３０４へフレームを書き込む。

転送バッファ３０４は、入力処理部３０１から出力処理部３０２へフレームを受け渡す際に利用するバッファである。ＩＥＥＥ８０２．１Ｑｂｖの場合、転送バッファ３０４は、トラフィッククラス毎に分割された複数のキューを備える。

出力処理部３０２は、選択部３０７からの通知を受けて起動し、前述の通り、転送バッファ３０４のフレームを読み出し、出力バッファ３０５へフレームを書き込む。

出力バッファ３０５は、ソフトウェアＴＳＮスイッチ２００－３から仮想マシン１へフレームを受け渡す際に利用するバッファである。出力バッファ３０５は、ソフトウェアＴＳＮスイッチ２００－３側に備えても良いし、仮想マシン１側に備えても良いし、仮想マシンモニタ２側に備えても良い。

＜ｈｙｐｅｒｃａｌｌによるイベント通知の課題＞
ここで、図１１を参照して、ｈｙｐｅｒｃａｌｌによるイベント通知の課題について説明する。

図１１は、ｈｙｐｅｒｃａｌｌによるイベント通知の課題を説明するための図である。図１１の例では、ｈｙｐｅｒｃａｌｌによるフレーム転送完了通知（入力処理部３０１から送信元の仮想マシン１への通知）、及び、フレーム転送通知（出力処理部３０２から仮想マシンモニタ２への通知）を実施するタイミングの例を示す。図９のように、ネットワークポート毎に入力処理部３０１及び出力処理部３０２を周期的に実行する場合、通常は図１１のように各入力処理部３０１／出力処理部３０２がｈｙｐｅｒｃａｌｌを発行する。ｈｙｐｅｒｃａｌｌにより仮想マシンモニタ２へ処理が移り、仮想マシンモニタ２がｈｙｐｅｒｃａｌｌで通知された情報に従って適切な処理を実施することになる。この仮想マシンモニタ２へ処理が移行（トラップ）する際、ＣＰＵの動作モードをより権限の高い特権モードへ切り変えるなどの処理が発生する。この処理がオーバーヘッドとなり、見積困難な処理遅延を発生させるという課題が生じる。

そこで第１実施形態の通信装置１００では、一定周期で実行される複数のタスクのｈｙｐｅｒｃａｌｌを１つにまとめて発行する（バッチ処理）。

図１２は第１実施形態のｈｙｐｅｒｃａｌｌ発行タイミングの例を示す図である。図１２の例では、６つのイベント通知が１つのｈｙｐｅｒｃａｌｌにより一括で処理されている。

図１３は第１実施形態の通信装置１００の通知処理に係る構成の例を示す図である。入力処理部３０１は、入力バッファ３０３を介して仮想マシン１ｉ、１ｊまたはＮＩＣ２０からフレームを受け取ると、ヘッダ情報を参照して転送先のネットワークポートを決定し、該当する転送バッファ３０４へフレームを書き込む。

入力処理部３０１は、フレームの転送処理が完了したことを送信元の仮想マシン１に通知するために、入力完了情報（読み出し完了通知）を通知情報ＤＢ３０６に記憶する。

次に、出力処理部３０２は、転送バッファ３０４からフレームを受け取り、出力バッファ３０５を介して仮想マシン１（またはＮＩＣ２０）へフレームを受け渡す。最後に、出力処理部３０２は、宛先の仮想マシン１へフレームを出力バッファ３０５へ書き込んだことを通知するために、出力完了情報（書き込み完了通知）を通知情報ＤＢ３０６に記憶する。

通知情報ＤＢ３０６は、前回のｈｙｐｅｒｃａｌｌを発行してから次のｈｙｐｅｒｃａｌｌを発行するまでの一周期内で、各タスクから発生した通知情報（例えば、上述の入力完了情報及び出力完了情報等のイベント通知等）を記憶する。

通知部３０９は、通知情報ＤＢ３０６に記憶された複数の通知情報をまとめて、仮想マシンモニタ２へ通知する。具体的には、通知部３０９は、例えば一周期内で実行された複数のタスクによって通知情報ＤＢ３０６に記憶された複数の通知情報をまとめて、仮想マシンモニタ２へ通知する。また例えば、通知部３０９は、通知情報ＤＢ３０６に記憶された複数の通知情報を１回のｈｙｐｅｒｃａｌｌによって仮想マシンモニタ２に通知する。仮想マシンモニタ２は、ｈｙｐｅｒｃａｌｌを受信すると、当該ｈｙｐｅｒｃａｌｌによって通知された通知情報を仮想マシン１及びＮＩＣ２０等の通知先に通知する。

なお図１３の例では、入力処理部３０１／出力処理部３０２がそれぞれ１つずつの場合を示しているが、図６のように、入力処理部３０１／出力処理部３０２が複数あってもよい。

＜通知情報の例＞
図１４は第１実施形態の通知情報ＤＢ３０６の例を示す図である。通知情報ＤＢ３０６では、ｈｙｐｅｒｃａｌｌのタイプ、通知先仮想マシンを示す情報、及び、各ｈｙｐｅｒｃａｌｌで通知される情報等を含む。

例えば、入力処理部３０１／出力処理部３０２はフレーム転送を実施後に、自身でｈｙｐｅｒｃａｌｌを発行せずに、通知情報ＤＢ３０６へ通知情報を登録する。通知部３０９は、通知情報ＤＢ３０６から複数の通知情報を取得し、当該複数の通知情報を含むｈｙｐｅｒｃａｌｌを仮想マシンモニタ２（ＶＭＭ）に通知する。そして、通知部３０９は、通知済みの通知情報を通知情報ＤＢ３０６から消去する。

なお、通知部３０９は、通知情報ＤＢ３０６に保持された通知情報を、１回のｈｙｐｅｒｃａｌｌで通知してもよいし、複数の通知情報を含むｈｙｐｅｒｃａｌｌを複数回に分けて通知してもよい。仮想マシンモニタ２は、通知部３０９からｈｙｐｅｒｃａｌｌによって通知された通知情報に基づいて、各仮想マシン１に通知情報を通知する。

ここで、通知部３０９の実行タイミングとしては、前述のタスクスケジュール情報に通知部３０９をタスクとして登録して周期的に動作させても良いし、タイマーなどを利用して一定時間間隔で通知部３０９を実行させても良い。

＜通知方法の例＞
図１５は第１実施形態の通知方法の例を示すフローチャートである。はじめに、各タスク（例えば入力処理部３０１及び出力処理部３０２等）が、処理（タスク毎に定めれた所定の処理）を実行する（ステップＳ１）。

次に、各タスクが、ステップＳ１の処理に基づく通知情報を通知情報ＤＢ３０６へ登録する（ステップＳ２）。次に、通知部３０９が、通知情報ＤＢ３０６を参照し（ステップＳ３）、複数の通知情報を含むｈｙｐｅｒｃａｌｌを仮想マシンモニタ２（ＶＭＭ）に通知する。次に、仮想マシンモニタ２が、各通知先へ通知情報を通知する（ステップＳ５）。

以上説明したように、第１実施形態の通信装置１００では、タスク（例えば入力処理部３０１及び出力処理部３０２等）が、所定の処理を実行した後に、仮想マシンモニタ２を介して通知先の仮想マシン１へ通知される通知情報を、記憶部（実施形態では、通知情報ＤＢ３０６）に記憶する。そして、通知部３０９が、記憶部に記憶された複数の通知情報をまとめて、仮想マシンモニタ２へ通知する。

これにより第１実施形態の通信装置１００によれば、リアルタイム通信で要求される転送処理の遅延を抑えることができる。具体的には、第１実施形態の通信装置１００では、通知部３０９が、例えばタスクスケジュール情報の一周期で実行されるタスクの通知情報を、１つのｈｙｐｅｒｃａｌｌでまとめて仮想マシンモニタ２（ＶＭＭ）に通知できる。これにより、ｈｙｐｅｒｃａｌｌの発行回数及び仮想マシンモニタ２へのトラップ回数が削減でき、リアルタイム処理（リアルタイム通信）で要求される決定論的な（Ｄｅｔｅｒｍｉｎｉｓｔｉｃ）動作が実現できる。

（第２実施形態）
次に第２実施形態について説明する。第２実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。第２実施形態では、通知情報をまとめて通知するか否かを通知先毎に制御する場合について説明する。

図１６は第２実施形態の通信装置１００の通知処理に係る構成の例を示す図である。第２実施形態では、第１実施形態の構成（図１３参照）に更に通知制御情報ＤＢ３１０が追加されている。

通知制御情報ＤＢ３１０は、通知情報の通知制御方法を転送先毎に記憶する。図１６の例では、例えば仮想マシン（ＶＭ）１ｉ及び１ｋは、通知情報を、ポーリングで取得する。一方、仮想マシン（ＶＭ）１ｊ及びＮＩＣ２０は、通知情報を、割り込み（ｈｙｐｅｒｃａｌｌ）を受信することによって受け付ける。

また、第２実施形態のタスクスケジュール情報ＤＢ３０８では、図１７に示されるように、通知情報の通知制御方法もタスク毎に記憶する。各タスクで発生するイベントの通知制御は、割り込み（ｈｙｐｅｒｃａｌｌ）またはポーリングで実施される。

割り込み（ｈｙｐｅｒｃａｌｌ）の場合は、第１実施形態と同様に入力処理部３０１／出力処理部３０２が通知情報ＤＢ３０６へ通知情報を登録する。一方、ポーリングの場合は、通知先が、常にイベントが発生しているか否かを自身で確認する。そのため、ポーリングの場合は、入力処理部３０１／出力処理部３０２は、フレーム転送が完了しても通知情報ＤＢ３０６へ通知情報を登録しない。

すなわち、第２実施形態では、記憶部（本実施形態では、通知制御情報ＤＢ３１０）が、仮想マシン１毎の通知情報の通知制御方法を記憶する。入力処理タスク（入力処理部３０１）は、読み出し処理を実行した後に、通知制御方法が割り込みの場合、読み出し完了通知を記憶部（本実施形態では、通知情報ＤＢ３０６）へ記憶し、通知制御方法がポーリングの場合、読み出し完了通知を当該記憶部へ記憶しない（仮想マシンモニタへ発行しない）。また、出力処理タスク（出力処理部３０２）は、書き込み処理を実行した後に、通知制御方法が割り込みの場合、書き込み完了通知を記憶部（本実施形態では、通知情報ＤＢ３０６）へ記憶し、通知制御方法がポーリングの場合、書き込み完了通知を当該記憶部へ記憶しない（仮想マシンモニタへ発行しない）。

これにより第２実施形態によれば、通知情報をまとめて通知するか否かを通知先の動作状況に応じて柔軟に変更することができる。

（第３実施形態）
次に第３実施形態について説明する。第３実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。第３実施形態では、通知情報をまとめて通知するか否かを、通知される通知情報の数に基づいて制御する場合について説明する。

図１８は第３実施形態のｈｙｐｅｒｃａｌｌ数と性能（実行時間）との関係を示す図である。バッチ処理によって通知するイベント数が少ない場合は、処理時間がバッチ処理をしない場合と比較して悪化する可能性がある。そのため、第３実施形態の通知部３０９は、一周期内で発生するｈｙｐｅｒｃａｌｌ数に基づいて、通知情報をまとめる処理（バッチ処理）をするか否かを判定する。例えば、通信装置１００に収容される仮想マシン１の数から、一周期内で発生するイベントに基づく通知情報の数は見積もれる。

例えば、通知部３０９は、仮想マシン１の数に基づいて通知情報の数を見積もり、通知情報の数が閾値以下の場合、所定の処理を実行した後に、仮想マシンモニタ２を介して通知情報を仮想マシン１に通知することをタスクに要求し、通知情報の数が閾値より大きい場合、所定の処理を実行した後に、通知情報を記憶部（実施形態では、通知情報ＤＢ３０６）に記憶することをタスクに要求する。

具体的には、通知部３０９は、例えばＮ＝仮想マシン数×２（入力処理部３０１／出力処理部３０２）＋α（コンソール出力処理等のタスクによるｈｙｐｅｒｃａｌｌ）によって通知情報の数Ｎを見積もる。通知部３０９は、Ｎが閾値より大きければ、通知情報の通知制御をバッチ処理に切り替える。

以上説明したように、第３実施形態では、タスクが、所定の期間内で発生する通知情報の数が閾値以下の場合、所定の処理を実行した後に、仮想マシンモニタ２を介して通知情報を仮想マシン１に通知し、通知情報の数が閾値より大きい場合、所定の処理を実行した後に、通知情報を記憶部（実施形態では、通知情報ＤＢ３０６）に記憶する。そして、通知部３０９は、通知情報の数が閾値より大きい場合、記憶部に記憶された複数の通知情報をまとめて、仮想マシンモニタ２へ通知する。

これにより第３実施形態によれば、例えば通信装置１００で動作する仮想マシン１の数が変動する場合であっても、リアルタイム通信で要求される転送処理の遅延を抑えることができる。

（第４実施形態）
次に第４実施形態について説明する。第４実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。第４実施形態では、ＩＥＥＥ８０２．１Ｑｂｖによる制御も含めた詳細な構成について説明する。

図１９Ａ及びＢは第４実施形態の通信装置１００－２の機能構成の例を示す図である。第４実施形態の通信装置１００－２は、仮想マシン１－１～１－ｎ、及び、ソフトウェアＴＳＮスイッチ２００－４を備える。図１９Ａ及びＢは、ソフトウェアＴＳＮスイッチ（転送制御部）２００－４がＩＥＥＥ８０２．１Ｑｂｖに対応した例を示す。図１９Ａ及びＢでは、ｎ個の仮想マシン１－１～１－ｎがソフトウェアＴＳＮスイッチ２００－４に接続されている。

以下、仮想マシン１－１～１－ｎを区別しない場合は、単に仮想マシン１という。なお、複数存在する他の機能ブロックについても、区別しない場合には、同様の方法で称呼する。

仮想マシン１－１は、フレーム出力部９１－１及びフレーム入力部９２－１を備える。

フレーム出力部９１－１は、書き込み部６１－１、記述子送信部６２－１、仮想ＦＤＢ９３－１、記述子送信バッファ９４－１、及び、１－２送信仮想記憶領域～１－ｎ送信仮想記憶領域を備える。

フレーム入力部９２－１は、読み出し部６３－１、記述子受信部６４－１、記述子受信バッファ９５－１、及び、２－１受信仮想記憶領域～ｎ－１受信仮想記憶領域を備える。

仮想マシン１－２～１－ｎの構成も、仮想マシン１－１の構成と同じである。

ソフトウェアＴＳＮスイッチ２００－４は、転送処理部１０１－１～１０１－ｎ、ＦＤＢ１２０、通知情報ＤＢ３０６及び通知部３０９を備える。転送処理部１０１－１～１０１－ｎは、対応する仮想マシン１－１～１－ｎに接続される。なお、ソフトウェアＴＳＮスイッチ２００－４は、ソフトウェアではなく、専用ＨＷにより実現されていてもよい。

転送処理部１０１－１は、入力処理部１１１－１及び出力処理部１１２－１を備える。

入力処理部１１１－１は、記述子入力バッファ１０２－１、送信制御部１０３－１、転送先決定部１０４－１、ＦＤＢ更新部１０５－１、転送部１０６－１及びスケジュール情報（第２のスケジュール情報）１１０－１１を備える。

出力処理部１１２－１は、記述子出力バッファ１０７－１、送信制御部１０８－１、記述子転送バッファ１０９－１及びスケジュール情報（第２のスケジュール情報）１１０－１２を備える。

転送処理部１０１－２～１０１－ｎの構成も、転送処理部１０１－１の構成と同じである。

はじめに、仮想ＦＤＢ９３について説明する。各仮想マシン１の仮想ＦＤＢ９３を記憶する疑似物理メモリ（仮想メモリ）は、ソフトウェアＴＳＮスイッチ２００－４のＦＤＢ１２０を記憶する記憶部（物理メモリ）にマップされている。つまり、各仮想マシン１は同一のＦＤＢ１２０を参照することになる。仮想ＦＤＢ９３とＦＤＢ１２０のマップは、例えば通信装置１００－２（スイッチ）の初期化時などに実行される。

また、図１９Ａ及びＢの例では、ＦＤＢ１２０の更新はソフトウェアＴＳＮスイッチ２００－４（ＦＤＢ更新部１０５）によって実行され、フレーム出力部９１は読み出しを実行する（Ｒｅａｄ－Ｏｎｌｙ）。ＦＤＢ１２０（仮想ＦＤＢ９３）には、フレームの転送先を決定するための情報が含まれる。具体的には、転送先を決定するための情報は、転送先のネットワークポート（ネットワークインタフェース、または仮想マシン１）の識別子、ＭＡＣアドレス、ＶＬＡＮ ＩＤ、及び最終送信時刻などの情報を含む。

次に、フレーム出力部９１の送信仮想記憶領域と、フレーム入力部９２の受信仮想記憶領域について説明する。送信仮想記憶領域は、フレーム出力部９１の送信バッファ、受信仮想記憶領域は、フレーム入力部９２の受信バッファとして利用される。送信／受信仮想記憶領域は、送信元の仮想マシン１及び宛先の仮想マシン１のペア毎に領域が分かれている。例えば、送信元が仮想マシン１－１、宛先が仮想マシン１－３のフレームが転送される場合は、１－３送信仮想記憶領域と１－３受信仮想記憶領域とが利用される。

以下、第４実施形態では、スイッチの起動時などに、送信仮想記憶領域と受信仮想記憶領域とをペア毎に同一の物理メモリ領域４６（図５参照）に予めマップしておく方法を例にして説明する。

次に、記述子送信バッファ９４及び記述子入力バッファ１０２について説明する。記述子送信バッファ９４及び記述子入力バッファ１０２は、フレームのトラフィッククラス（ＴＣ）毎にキュー（ＦＩＦＯ）が分かれている。ＩＥＥＥ ８０２．１Ｑのヘッダに含まれるＰＣＰ（Ｐｒｉｏｒｉｔｙ Ｃｏｄｅ Ｐｏｉｎｔ）とトラフィッククラスの対応関係は事前に指定される。

記述子送信バッファ９４は、仮想マシン１が管理する仮想メモリ領域（疑似物理メモリ領域）である。記述子入力バッファ１０２は、ソフトウェアＴＳＮスイッチ２００－４が管理するメモリ領域である。

記述子送信バッファ９４及び記述子入力バッファ１０２は、通信装置１００－２（スイッチ）の初期化時などに予め同一の物理メモリ領域をマップする。記述子送信バッファ９４及び記述子入力バッファ１０２は、フレーム出力部９１と入力処理部１１１間の記述子の受け渡しに利用される。

次に、記述子受信バッファ９５及び記述子出力バッファ１０７について説明する。記述子受信バッファ９５は、仮想マシン１が管理する仮想メモリ領域（疑似物理メモリ領域）である。記述子出力バッファ１０７は、ソフトウェアＴＳＮスイッチ２００－４が管理するメモリ領域である。

記述子受信バッファ９５及び記述子出力バッファ１０７は、通信装置１００－２（スイッチ）の初期化時などに予め同一の物理メモリ領域をマップする。記述子受信バッファ９５及び記述子出力バッファ１０７は、フレーム入力部９２と出力処理部１１２間の記述子の受け渡しに利用される。

次に、第４実施形態の動作について説明する。はじめに、フレーム出力部９１について説明する。まず、書き込み部６１はアプリケーションやネットワークスタックから転送対象のフレームを受け取る。書き込み部６１は、受け取ったフレームのヘッダ情報と、仮想ＦＤＢとを参照し、フレームの転送先を決定する。

書き込み部６１は、宛先の仮想マシン１用の送信仮想記憶領域へフレームを書き込む。リングバッファを用いる場合は、書き込み部６１は、バッファ情報を参照し、空き領域が存在すればＨｅａｄのバッファへフレームを書き込み、Ｈｅａｄを１進める。

空き領域が存在しない場合は、フレームを廃棄するか、宛先の仮想マシン１がバッファを解放するまで待機する（空き領域ができるまで待機する）。また例えば、書き込み部６１は、ポーリングでＨｅａｄ／Ｔａｉｌを確認してもよい。また例えば、宛先の仮想マシン１から空き領域ができたことを通知する制御インタフェースを別途設けてもよい。

書き込み部６１は、記述子送信部６２へフレーム書き込み通知を発行する。フレーム書き込み通知では、転送先の仮想マシン１の識別子や、フレームを書き込んだ送信仮想記憶領域の位置情報（リングバッファの識別子等）、ＭＡＣアドレスやＶＬＡＮ ＩＤなどの転送処理で必要となる情報、フレームのＰＣＰ（Ｐｒｉｏｒｉｔｙ Ｃｏｄｅ Ｐｏｉｎｔ）やＴＣ（Ｔｒａｆｆｉｃ Ｃｌａｓｓ）、フレームサイズなどのＴＳＮ処理で必要となる情報などを通知する。

次に、記述子送信部６２の動作について説明する。記述子送信部６２は、受け取ったフレーム書き込み通知に含まれるＰＣＰやＴＣから、記述子を書き込む記述子送信バッファ９４の位置を決定する。記述子送信部６２は、書き込み部６１から受け取った情報を記述子に格納し、記述子送信バッファ９４へ書き込む。記述子には、書き込み部６１から受け取ったフレーム書き込み通知に含まれる情報の他に、送信時刻や統計情報などを含めても良い。

また例えば、記述子送信部６２は、書き込み部６１からフレームが書き込まれた送信仮想記憶領域のバッファアドレスのみを受け取り、記述子送信部６２がバッファからフレームのヘッダ情報等を参照して記述子の生成、書き込みをしても良い。前述の通り、記述子送信バッファ９４は、ソフトウェアＴＳＮスイッチ２００－４の記述子入力バッファ１０２と同一物理メモリにマップされているため、後述の送信制御部１０３から参照可能になる。

以上が、フレーム出力部９１の動作説明である。

次に、転送処理部１０１の入力処理部１１１について説明する。

まず、送信制御部１０３の動作について説明する。まず、送信制御部１０３は、現在時刻と、スケジュール情報ＤＢ１１０のスケジュール情報（ゲートコントロールリスト）とから、送信が許可されているトラフィッククラスを確認する。次に、送信制御部１０３は、送信が許可されているトラフィッククラスのキュー（記述子入力バッファ１０２）から転送対象のフレームの記述子を読み出す。複数のトラフィッククラスのフレーム（記述子）が送信可能な場合は、送信制御部１０３は、優先度順（Ｓｔｒｉｃｔ Ｐｒｉｏｒｉｔｙ）やＣｒｅｄｉｔ Ｂａｓｅｄ Ｓｈａｐｅｒ（ＩＥＥＥ ８０２．１Ｑａｖ）等の手法によって決定する。送信制御部１０３は、読み出した記述子を転送先決定部１０４へ入力する。送信可能なフレームが存在しない場合は、処理を終了し次のフレーム送信処理に移る（記述子が新たに書き込まれるまで待機する、スケジュール状態が変わるまで待機する等）。

以上が送信制御部１０３の動作である。上記の処理以外に、送信制御部１０３は、読み出した記述子に格納されたフレームサイズと現在時刻、スケジュール情報ＤＢ１１０のスケジュール情報から、ガードバンド等を考慮してスケジュールで許可された時間内でフレームが送信可能かどうかの判定処理などを実施しても良い。また、第４実施形態ではＩＥＥＥ８０２．１ Ｑｂｖの処理を想定しているが、これに限定されるものではない。

次に、転送先決定部１０４の動作について説明する。転送先決定部１０４は、記述子に記載された転送先の仮想マシン１の識別子を参照し、記述子を書き込む記述子転送バッファ１０９を決定する。例えば、転送先が仮想マシン１－３の場合、転送処理部１０１－３の記述子転送バッファ１０９－３が書き込み先となる。

次に、ＦＤＢ更新部１０５の動作について説明する。まず、ＦＤＢ更新部１０５は、送信元の仮想マシン１のエントリ（ＭＡＣアドレス、ＶＬＡＮ ＩＤ）がＦＤＢ１２０に存在するか否かを確認する。存在しない場合は、ＦＤＢ更新部１０５は、エントリを登録し、ネットワークインタフェース、ＭＡＣアドレスやＶＬＡＮ ＩＤ、最終送信時刻等を書き込む。存在する場合は、エントリの最終時刻の更新等を実施する。

最後に、転送部１０６の動作について説明する。転送部１０６は、転送先決定部１０４によって決定された記述子転送バッファ１０９の該当するトラフィッククラスのキューに記述子を書き込む。シングルタスクで動作する場合（ＣＰＵ１コアで動作する場合等）、各仮想マシン１の入力処理部１１１が順番に実行されるため、記述子転送バッファ１０９で記述子の入力がシリアライズされる。一方、マルチタスクで動作する場合（マルチコアで動作する場合、ＨＷで並列処理する場合等）、各仮想マシン１の入力処理が並列で複数実行されることになるため、記述子転送バッファ１０９への書き込みは、ロックを取るなどしてアクセス競合が発生しないようにして、記述子の転送順をシリアライズ必要がある。

入力処理部１１１の転送部１０６は、転送先の出力処理部１１２へ記述子を書き込みが完了すると、通知情報ＤＢ３０６へ転送完了通知を登録する。

以上が入力処理部１１１の動作である。入力処理部１１１により、各仮想マシン１から送信されたフレーム（記述子）を、ＩＥＥＥ８０２．１ Ｑｂｖの送信タイミングに従って宛先の仮想マシン１用の出力処理部１１２へ転送することができる。これは、送信元の仮想マシン１のネットワークインタフェースのＱｂｖ処理が実施されたことになる（図４のＴｘ＿ｂｅに該当）。

次に、出力処理部１１２の動作について説明する。送信制御部１０８の動作は基本的に入力処理部１１１の送信制御部１０３と同様の処理を実施する。出力処理部１１２の送信制御部１０８では、読み出し元のバッファが記述子転送バッファ１０９となり、書き込み先が記述子出力バッファ１０７（記述子受信バッファ９５）となる。ここで、記述子出力バッファ１０７（記述子受信バッファ９５）は１つのキュー（ＦＩＦＯ）を提供しているが、記述子入力バッファ１０２や記述子転送バッファ１０９のようにトラフィッククラス毎にキューを分けても良い。

出力処理部１１２の送信制御部１０８は、転送先の仮想マシン１（記述子受信バッファ９５）へ記述子を書き込みが完了すると、通知情報ＤＢ３０６へ転送通知を登録する。

以上が出力処理部１１２の動作である。出力処理部１１２により、ＩＥＥＥ８０２．１ Ｑｂｖの送信タイミングに従って宛先の仮想マシン１へ、記述子を転送することができる。これは、ソフトウェアＴＳＮスイッチ２００－４（スイッチ）のネットワークインタフェースのＱｂｖ処理が実施されたことになる（図４のＴｘに該当）。

通知部３０９は、通知情報ＤＢ３０６から複数の通知情報を取得し、当該複数の通知情報を含むｈｙｐｅｒｃａｌｌを、仮想マシンモニタ２（ＶＭＭ）を介して、各仮想マシン１に通知する。そして、通知部３０９は、通知済みの通知情報を通知情報ＤＢ３０６から消去する。

次に、フレーム入力部９２の動作について説明する。まず、記述子受信部６４が記述子受信バッファ９５のキュー（ＦＩＦＯ）から記述子を読み出す。記述子受信部６４は、記述子からフレームが格納された送信仮想記憶領域を特定して読み出し部６３へ通知する。

読み出し部６３は、通知された仮想記憶領域のバッファ情報を参照し、先頭のフレーム（Ｔａｉｌ位置に書き込まれたフレーム）を読み出し、アプリケーションやネットワークスタックへ受け渡す。読み出し部６３は、フレームの受け渡しが完了したら、バッファを解放し、Ｔａｉｌを＋１加算する。

以上が、第４実施形態の転送動作である。以下、いくつか補足をする。

まず、送信／受信仮想記憶領域と物理メモリ領域４５とのマップについて補足する。送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、例えば通信装置１００－２（スイッチ）の初期化時等に行われてもよい。また例えば、送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、第１実施形態のようにフレームを送信するたびにｈｙｐｅｒｃａｌｌ（ｍａｐ）／（ｕｎｍａｐ）を発行することによって行ってもよい。

また例えば、送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、ＦＤＢ１２０に新たにエントリが登録されたタイミングで行われてもよい。この場合、例えば送信／受信仮想記憶領域と物理メモリ領域４５とのマップは、一定時間フレームが送信されないなどの理由でＦＤＢ１２０からエントリが削除されたタイミングで解除される。

ＦＤＢ１２０に新たにエントリが登録されたタイミングとは、別の言い方をすると送信元の仮想マシン１と宛先の仮想マシン１との通信ペアが生成されたタイミングである。これにより、仮想マシン１間で通信が確立していない場合は、送信／受信仮想記憶領域をマップしない（利用しない）ことで無駄なメモリリソースを消費しないというメリットがある。

動作の例としては、書き込み部６１が仮想ＦＤＢ９３を参照した際に、送信先の通信インタフェースのエントリが存在しない場合に、新たに送信仮想記憶領域を確保して、他の仮想マシン１からマップ可能に設定する（ｈｙｐｅｒｃａｌｌ（ｓｅｔｕｐ））。ＦＤＢ１２０にエントリが存在しないフレームは、マルチキャスト（ブロードキャスト）され、全ての仮想マシン１のフレーム入力部９２へ転送される。この際、書き込み部６１（または記述子送信部６２）は、記述子にフレームがマルチキャスト（ブロードキャスト）であることを示す情報を付加する。

読み出し部６３は、転送制御部６０から受け取った記述子を参照し、フレームがマルチキャスト（ブロードキャスト）であり、かつ、フレームの転送先の仮想マシン１の読み出し部６３である場合、新たに受信仮想記憶領域を確保し、記述子に記載された送信仮想領域とマップする（ｈｙｐｅｒｃａｌｌ（ｍａｐ））。具体的には、読み出し部６３は、転送元の仮想マシン１に対応する送信仮想記憶領域がマップされた第一記憶領域に、転送先の仮想マシン１に対応する受信仮想記憶領域をマップする。

（第５実施形態）
次に第５実施形態について説明する。第５実施形態の説明では、第１実施形態と同様の説明については省略し、第１実施形態と異なる箇所について説明する。第５実施形態では、制御対象装置を含む通信システムの構成について説明する。

図２０は第５実施形態の通信システム３００の装置構成の例を示す図である。第５実施形態の通信装置１００－３は、通信装置１００－３、ネットワーク１５０及び制御対象装置１６０ｉ～１６０ｋを備える。

通信装置１００－３は、仮想マシン１ｈ～１ｋ及びＮＩＣ２０を備える。仮想マシン１ｈでは、ソフトウェアＴＳＮスイッチ２００－３が動作する。仮想マシン１ｉは、制御対象装置１６０ｉを制御する。仮想マシン１ｊは、制御対象装置１６０ｊを制御する。仮想マシン１ｋは、制御対象装置１６０ｋを制御する。ＮＩＣ２０は、ネットワーク１５０に接続するインタフェースである。

ネットワーク１５０は、有線、無線、または、有線及び無線を組み合わせて構築された通信ネットワークである。ネットワーク１５０は、例えば産業用ネットワーク及び車載ネットワークなどである。

制御対象装置１６０ｉ～１６０ｋは、通信装置１００－３から制御される装置である。制御対象装置１６０ｉ～１６０ｋは、例えばエッジコンピュータ、ロボット、センサー、アクチュエータ及びベルトコンベア等の任意の装置でよい。

第５実施形態の通信装置１００－３を、このような通信システム３００で動作させることによって、制御対象装置１６０ｉ～１６０ｋのリアルタイム通信で要求される転送処理の遅延を抑えることができる。

最後に、第１乃至第５実施形態の通信装置１００～１００－３のハードウェア構成の例について説明する。

［ハードウェア構成の例］
図２０は第１乃至第５実施形態の通信装置１００～１００－３のハードウェア構成の例を示す図である。

通信装置１００～１００－３は、制御装置４０１、主記憶装置４０２、補助記憶装置４０３、表示装置４０４、入力装置４０５及び通信ＩＦ４０６を備える。制御装置４０１、主記憶装置４０２、補助記憶装置４０３、表示装置４０４、入力装置４０５及び通信ＩＦ４０６は、バス４１０を介して接続されている。

制御装置４０１は、補助記憶装置４０３から主記憶装置４０２に読み出されたプログラムを実行する。主記憶装置４０２は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及び、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメモリである。補助記憶装置４０３は、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、及び、メモリカード等である。

表示装置４０４は表示情報を表示する。表示装置４０４は、例えば液晶ディスプレイ等である。入力装置４０５は、通信装置１００（１００－２，１００－３）として動作させるコンピュータを操作するためのインタフェースである。入力装置４０５は、例えばキーボードやマウス等である。なお、表示装置４０４及び入力装置４０５は、通信装置１００（１００－２，１００－３）と接続可能な外部の管理端末等の表示機能及び入力機能を利用してもよい。

通信ＩＦ４０６は、他の装置と通信するためのインタフェースである。

コンピュータで実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでＣＤ－ＲＯＭ、メモリカード、ＣＤ－Ｒ及びＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等のコンピュータで読み取り可能な記憶媒体に記録されてコンピュータ・プログラム・プロダクトとして提供される。

またコンピュータで実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。またコンピュータで実行されるプログラムをダウンロードさせずにインターネット等のネットワーク経由で提供するように構成してもよい。

またコンピュータで実行されるプログラムを、ＲＯＭ等に予め組み込んで提供するように構成してもよい。

コンピュータで実行されるプログラムは、上述の通信装置１００（１００－２，１００－３）の機能構成（機能ブロック）のうち、プログラムによっても実現可能な機能ブロックを含むモジュール構成となっている。当該各機能ブロックは、実際のハードウェアとしては、制御装置４０１が記憶媒体からプログラムを読み出して実行することにより、上記各機能ブロックが主記憶装置４０２上にロードされる。すなわち上記各機能ブロックは主記憶装置４０２上に生成される。

なお上述した各機能ブロックの一部又は全部をソフトウェアにより実現せずに、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等のハードウェアにより実現してもよい。

また複数のプロセッサを用いて各機能を実現する場合、各プロセッサは、各機能のうち１つを実現してもよいし、各機能のうち２つ以上を実現してもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 仮想マシン
２ 仮想マシンモニタ
３ ソフトウェアスイッチ
４ ネットワークドライバ
５ フォワーディング処理部
６ ＦＤＢ
７ バックエンド仮想ネットワークドライバ
８ フロントエンド仮想ネットワークドライバ
９ アプリ／スタック
１０ ホストプロセッサ
２１ ネットワークインタフェース
３１ ノード
３２ ネットワークインタフェース
６１ 書き込み部
６２ 記述子送信部
６３ 読み出し部
６４ 記述子受信部
９１ フレーム出力部
９２ フレーム入力部
９３ 仮想ＦＤＢ
９４ 記述子送信バッファ
９５ 記述子受信バッファ
１００ 通信装置
１０１ 転送処理部
１０２ 記述子入力バッファ
１０３ 送信制御部
１０４ 転送先決定部
１０５ ＦＤＢ更新部
１０６ 転送部
１０７ 記述子出力バッファ
１０８ 送信制御部
１０９ 記述子転送バッファ
１１０ スケジュール情報ＤＢ
１１１ 入力処理部
１１２ 出力処理部
１２０ ＦＤＢ
１５０ ネットワーク
１６０ 制御対象装置
２００ ソフトウェアＴＳＮスイッチ（転送制御部）
３００ 通信システム
３０１ 入力処理部
３０２ 出力処理部
３０３ 入力バッファ
３０４ 転送バッファ
３０５ 出力バッファ
３０６ 通知情報ＤＢ
３０７ 選択部
３０８ タスクスケジュール情報ＤＢ
３０９ 通知部
３１０ 通知制御情報ＤＢ
４０１ 制御装置
４０２ 主記憶装置
４０３ 補助記憶装置
４０４ 表示装置
４０５ 入力装置
４０６ 通信ＩＦ
４１０ バス

Claims (11)

1. 所定の処理を実行した後に、仮想マシンモニタを介して通知先の仮想マシンへ通知される通知情報を、記憶部に記憶するタスクと、
   前記記憶部に記憶された複数の前記通知情報をまとめて、前記仮想マシンモニタへ通知する通知部と、
   を備える通信装置。
2. 前記通知部は、複数の前記通知情報をまとめて１つのｈｙｐｅｒｃａｌｌで仮想マシンモニタへ通知する、
   請求項１に記載の通信装置。
3. 前記通信装置は、複数の前記タスクを備え、
   前記複数のタスクは、前記複数のタスクの実行順序を示す第１のスケジュール情報に基づいて周期的に実行され、
   前記通知部は、一周期内で実行された前記複数のタスクによって前記記憶部に記憶された前記複数の通知情報をまとめて、前記仮想マシンモニタへ通知する、
   請求項１又は２に記載の通信装置。
4. 前記タスクは、所定の期間内で発生する前記通知情報の数が閾値以下の場合、前記所定の処理を実行した後に、仮想マシンモニタを介して前記通知情報を前記仮想マシンに通知し、前記通知情報の数が前記閾値より大きい場合、前記所定の処理を実行した後に、前記通知情報を前記記憶部に記憶し、
   前記通知部は、前記通知情報の数が閾値より大きい場合、前記記憶部に記憶された複数の前記通知情報をまとめて、前記仮想マシンモニタへ通知する、
   請求項１乃至３のいずれか１項に記載の通信装置。
5. 前記通信装置で動作する前記仮想マシンの数は変動し、
   前記通知部は、前記仮想マシンの数に基づいて前記通知情報の数を見積もり、前記通知情報の数が閾値以下の場合、前記所定の処理を実行した後に、仮想マシンモニタを介して前記通知情報を前記仮想マシンに通知することを前記タスクに要求し、前記通知情報の数が前記閾値より大きい場合、前記所定の処理を実行した後に、前記通知情報を前記記憶部に記憶することを前記タスクに要求する、
   請求項４に記載の通信装置。
6. 前記通信装置は、
   転送元の前記仮想マシンから転送されるフレームの読み出し処理を実行する入力処理タスクと、
   転送先の前記仮想マシンへ転送されるフレームの書き込み処理を実行する出力処理タスクと、を備え、
   前記入力処理タスクは、前記読み出し処理を実行した後に、前記通知情報として読み出し完了通知を前記記憶部に記憶し、
   前記出力処理タスクは、前記書き込み処理を実行した後に、前記通知情報として書き込み完了通知を前記記憶部に記憶する、
   請求項１乃至５のいずれか１項に記載の通信装置。
7. 前記記憶部は、前記仮想マシン毎の前記通知情報の通知制御方法を更に記憶し、
   前記入力処理タスクは、前記読み出し処理を実行した後に、前記通知制御方法が割り込みの場合、前記読み出し完了通知を前記記憶部へ記憶し、前記通知制御方法がポーリングの場合、前記読み出し完了通知を、前記記憶部へ記憶しない、
   前記出力処理タスクは、前記書き込み処理を実行した後に、前記通知制御方法が割り込みの場合、前記書き込み完了通知を前記記憶部へ記憶し、前記通知制御方法がポーリングの場合、前記書き込み完了通知を、前記記憶部へ記憶しない、
   請求項６に記載の通信装置。
8. 前記入力処理タスクは、ＩＥＥＥ ８０２．１Ｑｂｖによって定義される第２のスケジュール情報に基づいて前記読み出し処理を実行し、
   前記出力処理タスクは、前記第２のスケジュール情報に基づいて前記書き込み処理を実行する、
   請求項６又は７に記載の通信装置。
9. 通信装置と、
   前記通信装置で動作する１以上の仮想マシンによって制御される１以上の制御対象装置と、を備え、
   前記通信装置は、
   所定の処理を実行した後に、仮想マシンモニタを介して通知先の前記仮想マシンへ通知される通知情報を、記憶部に記憶するタスクと、
   前記記憶部に記憶された複数の前記通知情報をまとめて、前記仮想マシンモニタへ通知する通知部と、
   を備える通信システム。
10. タスクが、所定の処理を実行した後に、仮想マシンモニタを介して通知先の仮想マシンへ通知される通知情報を、記憶部に記憶するステップと、
    通知部が、前記記憶部に記憶された複数の前記通知情報をまとめて、前記仮想マシンモニタへ通知するステップと、
    を含む通知方法。
11. コンピュータを、
    所定の処理を実行した後に、仮想マシンモニタを介して通知先の仮想マシンへ通知される通知情報を、記憶部に記憶するタスクと、
    前記記憶部に記憶された複数の前記通知情報をまとめて、前記仮想マシンモニタへ通知する通知部、
    として機能させるためのプログラム。

Images