JP2022099911A - イメージセンサ - Google Patents

Abstract

【課題】撮像データが壊れるのを防ぐことが可能なイメージセンサを提供する。【解決手段】イメージセンサは、トランジスタＮＭ１、ＮＭ２を介してフォトダイオードＰＤ１、ＰＤ２が接続されたＦノードＦＤを有する画素ＰＬを備え、フォトダイオードＰＤ１をリセットするリセット動作と、フォトダイオードＰＤ２からデータを読み出す読み出し動作とが、１水平制御期間１Ｈにおいて異なるタイミングで行われる。【選択図】図１

Description

本発明は、イメージセンサに関し、例えば、像面位相差オートフォーカス（以下、オートフォーカスはＡＦとも称する）画素を備えたイメージセンサに関する。

イメージセンサとしては、例えば非特許文献１に記載されているものが知られている。非特許文献１には、１つのマイクロレンズ内に２つのフォトダイオード（以下、光検出素子またはＰダイオードとも称する）で構成された画素が設けられ、Ｐダイオードの一部を遮光することにより、ＡＦの機能が提供されている。

Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｍａｇｅ Ｓｅｎｓｏｒ Ｗｏｒｋｓｈｏｐ（ＩＩＳＷ） ２０１５、 "Ａ ４Ｍ ｐｉｘｅｌ ｆｕｌｌ－ＰＤ ＡＦ ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ ｗｉｔｈ １．５８μｍ ２ｘ１ Ｏｎ－ｃｈｉｐ Ｍｉｃｒｏ－Ｓｐｌｉｔ－Ｌｅｎｓ ｔｅｃｈｎｏｌｏｇｙ"

例えば、Ｐダイオードの一部を遮光することにより、像面位相差ＡＦ画素が構成される。像面位相差ＡＦ画素を搭載したイメージセンサで、例えば全ての画素の撮像をした後で、像面位相差ＡＦ画素からの撮像信号で焦点ずれを検出するようにすると、焦点のずれ量を検出するのに１フレーム分の撮像時間が必要となる。そこで、本発明者らは、像面位相差ＡＦ画素のみで撮像を行い、その後で、通常の撮像を行う通常画素で撮像を行うことを考えた。これにより、像面位相差ＡＦ画素からの撮像信号（焦点データ）をより早く取得することが可能となり、焦点調整までの時間を短縮することが可能となる。また、像面位相差ＡＦ画素のみで、部分的に撮像を行っている途中で、通常画素による撮像を開始することにより、更に焦点調整した画像を高速に撮像することが可能となる。

一方、高解像度化、ダイナミックレンジ拡大、感度向上等を図るために、増幅トランジスタを複数行に配置された複数のＰダイオードで共有するような画素が、イメージセンサ（例えば、ＣＭＯＳイメージセンサ）に搭載されている。本発明者らは、このような増幅トランジスタを共有して使用する画素を搭載するイメージセンサにおいて、前記したように像面位相差ＡＦ画素のみを部分的に撮像している途中で、通常画素による撮像を開始すると、撮像データが壊れることがあるという課題があることを発見した。

このような課題は、非特許文献１には記載されていない。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、実施の形態に係るイメージセンサは、転送スイッチを介して複数のフォトダイオードが接続されたフローティングディフュージョンを有する画素を備え、複数のフォトダイオードのうちの１つのフォトダイオードをリセットするリセット動作と、複数のフォトダイオードのうちの他のフォトダイオードからデータを読み出す読み出し動作とが、1水平制御期間において異なるタイミングで行われる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、撮像データが壊れるのを防ぐことが可能なイメージセンサを提供することができる。

（Ａ）および（Ｂ）は、実施の形態１に係るイメージセンサを説明するための図である。 （Ａ）および（Ｂ）は、実施の形態１に係るイメージセンサを説明するための図である。 実施の形態１に係るイメージセンサを搭載したカメラの構成を示す図である。 実施の形態１に係るイメージセンサの構成を示す模式的な平面図である。 実施の形態１に係るイメージセンサを説明するための図である。 実施の形態１に係るイメージセンサを説明するための図である。 実施の形態１の変形例に係るイメージセンサを説明するための波形図である。 実施の形態２に係るイメージセンサを説明するための波形図である。 実施の形態１に係る画素におけるＦノードＦＤの電位の変化を示す波形図である。 実施の形態３に係る画素のＦノードの電位の変化を示す波形図である。 実施の形態４に係るイメージセンサの動作を説明するための波形図である。 実施の形態４の変形例に係るイメージセンサの動作を説明するための波形図である。 実施の形態５を説明するための波形図である。 実施の形態５に係るイメージセンサの動作を説明するための波形図である。 実施の形態５の変形例に係るイメージセンサの動作を説明するための波形図である。 ＡＦ画素と通常画素を搭載したイメージセンサの動作を示す図である。 （Ａ）および（Ｂ）は、本発明者らが検討した画素の構成を示す図である。

以下、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施の形態１）
実施の形態１に係るイメージセンサを説明する前に、本発明者らが見出した課題を説明する。

＜課題説明＞
図１６は、ＡＦ画素と通常画素を搭載したイメージセンサの動作を示す図である。図１６において、横軸は時間を示し、縦軸はイメージセンサの垂直方向の画素駆動を示している。

イメージセンサは、通常画素とＡＦ画素がアレイ状に配置された画素アレイを備えている。イメージセンサの１フレームにおいて、画素アレイに配置された画素（通常画素およびＡＦ画素）が、垂直方向（例えば、画素アレイの上側から下側に向けて）に駆動される。この駆動において、画素のリセットと、読み出しが行われる。ここで、ＡＦ画素のリセットとＡＦ画素の読み出しとの間の期間がＡＦ露光時間となり、通常画素のリセットと通常画素の読み出しとの間の期間が通常画素の露光時間となる。

図１６において、細線のＮ＿ＲＴは、通常画素のリセットに関する駆動（リセット動作）を示し、実線のＮ＿ＲＤは、通常画素の読み出しに関する駆動（読み出し動作）を示している。また、一点鎖線のＡＦ＿ＲＴは、ＡＦ画素のリセットに関する駆動を示し、破線のＡＦ＿ＲＤは、ＡＦ画素の読み出しを示している。通常画素においては、リセット動作の後の露光時間で撮像が行われ、読み出し動作で、撮像データとして読み出される。ＡＦ画素においても、リセット動作の後のＡＦ露光時間で撮像が行われ、読み出し動作で、焦点データとして読み出しが行われる。

図１６では、通常画素に対してリセット動作Ｎ＿ＲＴが行われている期間において、ＡＦ画素に対して読み出し動作ＡＦ＿ＲＤが開始され、通常画素に対して読み出し動作Ｎ＿ＲＤが行われる期間において、ＡＦ画素に対してリセット動作ＡＦ＿ＲＴが開始されるように駆動される。このような駆動が、図１６に示すように繰り返される。これにより、通常画素から撮像データを取得する前に、焦点データを取得することが可能となり、焦点調整までの時間を短くすることが可能となる。また、ＡＦ露光期間において、通常画素の一部については、露光を開始するため、焦点調整した画像を高速に撮像することが可能となる。図１６において、領域ＡおよびＢについては、後で図１７を用いて説明するが、リセット動作と読み出し動作が重なっている部分を示している。

図１７は、本発明者らが検討した画素の構成を示す図である。ここで、図１７（Ａ）は、画素の構成を示す回路図であり、図１７（Ｂ）は、画素を駆動するパルスの波形図である。

図１７（Ａ）において、ＰＬは、画素（画素回路）を示している。画素ＰＬは、ＡＦ画素、通常画素、ＡＦ画素および通常画素に対応した第１および第２転送スイッチ、およびＡＦ画素および通常画素に対して共通の共通回路によって構成されている。図１７（Ａ）では、ＡＦ画素がＰダイオードＰＤ１によって構成され、通常画素がＰダイオードＰＤ２によって構成されている。第１および第２転送スイッチは、Ｎチャンネル型電界効果トランジスタ（以下、単にトランジスタとも称する）ＮＭ１、ＮＭ２によって構成されている。ＰダイオードＰＤ１と、このＰダイオードＰＤ１に対応するトランジスタＮＭ１は、フローティングディフュージョンのノード（以下、Ｆノードとも称する）ＦＤと接地電圧Ｖｓとの間に直列的に接続されている。同様に、ＰダイオードＰＤ２と、このＰダイオードＰＤ２に対応するトランジスタＮＭ２も、ＦノードＦＤと接地電圧Ｖｓとの間に直列的に接続されている。

画素ＰＬにおける共通回路は、符号ＣＭで示されている。この共通回路ＣＭは、ＦノードＦＤと所定の電源電圧Ｖｄｄとの間で、ソース・ドレイン経路が直列的に接続されたトランジスタ（リセットスイッチ）ＮＭ３と、電源電圧Ｖｄｄと出力Ｏｕｔとの間で、ソース・ドレイン経路が直列的に接続されたトランジスタＮＭ４、ＮＭ５とを備えている。また、図１７（Ａ）において、Ｃｆｄは、ＦノードＦＤに付随するフローティングディフュージョンの容量（以下、ＦＤ容量とも称する）を示し、図１７（Ａ）では、ＦＤ容量Ｃｆｄは、ＦノードＦＤと接地電圧Ｖｓとの間に接続されている。

ＡＦ駆動パルスＴＸ１をハイレベルにすることで、トランジスタＮＭ１がオン状態となる。これにより、ＰダイオードＰＤ１がＦノードＦＤに接続され、焦点に係る電荷がＦＤ容量Ｃｆｄに蓄積される。ＦノードＦＤにおける電位は、トランジスタＮＭ４によって増幅され、画素選択信号ＳＥＬをハイレベルにすることで、トランジスタＮＭ５がオン状態となり、トランジスタＮＭ５を介して、焦点データとして出力Ｏｕｔから出力される。

一方、通常駆動パルスＴＸ２をハイレベルにすることで、トランジスタＮＭ２がオン状態なる。ＰダイオードＰＤ２がＦノードＦＤに接続され、通常撮像に係る電荷がＦＤ容量Ｃｆｄに蓄積される。ＦノードＦＤにおける電位は、トランジスタＮＭ４によって増幅され、画素選択信号ＳＥＬをハイレベルにすることで、トランジスタＮＭ５がオン状態となり、トランジスタＮＭ５を介して、撮像データとして出力Ｏｕｔから出力される。

また、ＡＦ画素および通常画素のリセットは、リセットパルスＲＳＴをハイレベルにし、その後ＡＦ駆動パルスＴＸ１および通常駆動パルスＴＸ２をハイレベルにすることで行われる。すなわち、リセットパルスＲＳＴをハイレベルにすることで、トランジスタＮＭ３がオン状態となり、ＦノードＦＤにおけるＦＤ容量Ｃｆｄが、電源電圧Ｖｄｄにより充電される。その後ＡＦ駆動パルスＴＸ１または通常駆動パルスＴＸ２をハイレベルにすることで、ＡＦ画素であるＰダイオードＰＤ１または通常画素であるＰダイオードＰＤ２が、ＦノードＦＤに接続され、ＰダイオードＰＤ１またはＰダイオードＰＤ２の電荷がリセットされる。

図１６に示した領域Ａにおいては、同一の画素に対してＡＦ画素に対するリセット動作ＡＦ＿ＲＴと通常画素に対する読み出し動作Ｎ＿ＲＤとが実行されることになる。また、領域Ｂにおいては、同一の画素に対して通常画素に対するリセット動作Ｎ＿ＲＴとＡＦ画素に対する読み出し動作ＡＦ＿ＲＤとが実行されることになる。

図１７（Ｂ）には、領域Ａに配置された画素に対する駆動パルスの波形が示されている。図１７（Ｂ）において、１Ｈは、イメージセンサの１水平制御期間を示している。この水平制御期間は、図１６の縦軸のイメージセンサの垂直方向の画素駆動の基本単位となるもので、画素アレイの垂直方向に配置された複数の画素行の制御の基本単位期間である。図１７（Ｂ）の右側に示した１水平制御期間１Ｈにおいては、ＰダイオードＰＤ１をリセットするために、ＡＦ駆動パルスＴＸ１がハイレベルに変化する。このとき、通常画素であるＰダイオードＰＤ２から電荷を読み出すために、一点鎖線で示すように通常駆動パルスＴＸ２もハイレベルに変化する。これにより、トランジスタＮＭ１とＮＭ２とが同時にオン状態となる。その結果、ＦＤ容量Ｃｆｄには、ＰダイオードＰＤ１からの電荷とＰダイオードＰＤ２からの電荷とが供給されることになり、２つのＰダイオードＰＤ１、ＰＤ２のデータが混合されてしまう。撮像データを読み出すために、画素選択信号ＳＥＬがハイレベルになるが、ＦＤ容量Ｃｆｄの電荷は、混合したデータに従ったものであるため、正しい撮像データが、出力Ｏｕｔとして出力されない。

図１６に示した領域Ｂにおいても同様にして、２つのＰダイオードＰＤ１、ＰＤ２のデータが混合し、正しい焦点データが、出力Ｏｕｔとして出力されない。すなわち、領域ＡおよびＢに配置された画素においては、撮像データおよび焦点データが破壊されることになる。

＜実施の形態１に係る画素およびその動作＞
図１は、実施の形態１に係るイメージセンサを説明するための図である。ここで、図１（Ａ）は、画素の構成を示す回路図であり、図１（Ｂ）は、画素を駆動するパルスの波形図である。図１（Ａ）は、図１７（Ａ）と類似しているので、主に相違点を説明する。

図１（Ａ）においては、ＡＦ画素のリセット動作が、通常画素の読み出し動作よりも先に行われることを明示するように、「先にリセット、後で読み出し」が記載されている。また、図１（Ａ）は、図１６に示した領域Ａに配置された画素ＰＬを示している。

実施の形態１に係るイメージセンサにおいては、画素のリセット動作に係る制御と、画素からデータを読み出す動作に係る制御とが、１水平制御期間１Ｈにおいて異なるタイミング行われる。すなわち、領域Ａに配置された画素ＰＬの場合、ＡＦ画素であるＰダイオードＰＤ１をリセットするリセット動作のタイミングと、通常画素であるＰダイオードＰＤ２から撮像データを読み出す動作のタイミングが、１水平制御期間１Ｈにおいて異なるようにされる。

ＰダイオードＰＤ１のリセット動作は、図１（Ｂ）に示したリセット期間ＴＳ（時刻ｔ１～ｔ３）において実行され、ＰダイオードＰＤ２からの撮像データの読み出し動作は、読み出し期間ＴＲ（時刻ｔ３～ｔ５）において実行される。

すなわち、時刻ｔ１において、リセットパルスＲＳＴがハイレベルへ変化（ＴＳ＿１）し、ＦＤ容量Ｃｆｄが電源電圧Ｖｄｄに充電される。その後、時刻ｔ２～ｔ３の間、ＡＦ駆動パルスＴＸ１がハイレベル（ＴＳ＿２）となることにより、ＰダイオードＰＤ１は、トランジスタＮＭ１を介してＦノードＦＤに接続され、ＰダイオードＰＤ１の電荷がＦノードＦＤに排出され、リセットされる。次に、時刻ｔ３において、リセットパルスＲＳＴが再びハイレベルへ変化（ＴＲ＿１）し、ＦＤ容量Ｃｆｄが電源電圧Ｖｄｄに充電され、ＦノードＦＤは所定の電位にされる。時刻ｔ４において、通常駆動パルスＴＸ２がハイレベル（ＴＲ＿２）となることにより、ＰダイオードＰＤ２は、トランジスタＮＭ１を介してＦノードＦＤに接続される。これにより、ＰダイオードＰＤ２の電荷は、ＦノードＦＤに排出され、ＦノードＦＤおける電位は、露光時間においてＰダイオードＰＤ２によって撮像された電荷に従って変化し、撮像データとして出力される。

領域Ａに配置されている画素を例にして説明したが、領域Ｂに配置されている画素でも同様である。次に領域Ｂに配置されている画素の構成および動作を、図面を用いて説明する。図２は、実施の形態１に係るイメージセンサを説明するための図である。ここで、図２（Ａ）は、画素の構成を示す回路図であり、図２（Ｂ）は、画素を駆動するパルスの波形図である。図２は、図１と類似しているので、主に相違点を説明する。

図２（Ａ）では、通常画素のリセット動作が、ＡＦ画素の読み出し動作よりも先に実施されることを明示するために、「後で読み出し、先にリセット」が記載されている。

時刻ｔ１～ｔ３のリセット期間ＴＳにおいては、図２（Ｂ）に示すように、時刻ｔ１でリセットパルスＲＳＴがハイレベルに変化（ＴＳ＿１）し、時刻ｔ２～ｔ３で通常駆動パルスＴＸ２がハイレベルに変化（ＴＳ＿２）する。これにより、ＦＤ容量Ｃｆｄが電源電圧Ｖｄｄに充電され、ＰダイオードＰＤ２はトランジスタＮＭ２を介してＦノードＦＤに接続され、ＰダイオードＰＤ２の電荷は、ＦノードＦＤに排出され、ＰダイオードＰＤ２はリセットされる。

時刻ｔ３～ｔ５の読み出し期間ＴＲにおいては、時刻ｔ３において、リセットパルスＲＳＴがハイレベルに変化（ＴＲ＿１）し、時刻ｔ４でＡＦ駆動パルスＴＸ１がハイレベルに変化（ＴＲ＿２）する。これにより、ＦノードＦＤが、所定の電圧にされた後、ＰダイオードＰＤ１は、トランジスタＮＭ１を介してＦノードＦＤに接続され、ＰダイオードＰＤ１の電荷が、ＦノードＦＤに排出される。ＦノードＦＤにおける電位は、ＡＦ露光時間においてＰダイオードＰＤ１によって撮像された電荷に従って変化し、焦点データとして出力される。

このように、撮像データおよび焦点データが壊れないように、ＰダイオードＰＤ１またはＰＤ２の電荷をＦノードＦＤに排出して、ＰダイオードＰＤ１またはＰＤ２をリセットするタイミング（リセット期間ＴＳ）と、ＰダイオードＰＤ２またはＰＤ１からＦノードＦＤに電荷を排出して、ＰダイオードＰＤ２またはＰＤ１から読み出しを行うタイミング（読み出し期間ＴＲ）が、１水平制御期間１Ｈにおいて、異なるように、トランジスタＮＭ１～ＮＭ３は制御される。

＜イメージセンサの構成＞
次に、実施の形態１に係るイメージセンサを、図面を用いて説明する。図３は、実施の形態１に係るイメージセンサを搭載したカメラの構成を示す図である。ここでは、イメージセンサを搭載した電子装置として、カメラを例にして説明するが、イメージセンサを搭載する電子装置は、カメラに限定されるものではない。図３において、ＣＭＲはカメラを示している。図３において、図面の上側には、カメラの外観が斜視図で示されており、図面の下側には、カメラＣＭＲの内部構成がブロック図で示されている。以下、図３の下側に示したブロック図を基にして、カメラＣＭＲの内部構成を説明する。

カメラＣＭＲは、アクチュエータによって制御されるズームレンズ、固定レンズ、アクチュエータによって制御されるフォーカスレンズを備えている。また、カメラＣＭＲは，センサ、信号処理半導体装置（信号処理ＬＳＩ）、カメラシステム制御マイコン、モニターおよび記憶装置を備えている。

撮像対象からの入射光は、ズームレンズ、固定レンズおよびフォーカスレンズを通過して、センサに入射する。センサでは、入射光を画像信号に変換し、信号処理ＬＳＩに供給する。信号処理ＬＳＩにおいて、画像信号に対して信号処理が行われ、信号処理された画像が、モニターで表示され、記憶装置に記憶される。

カメラシステム制御マイコンには、センサから解像度情報、輝度分布情報等が供給され、カメラシステム制御マイコンは、センサに対して露光制御、ゲイン制御等を行う。また、カメラシステム制御マイコンには、信号処理ＬＳＩから輝度情報、色情報等が供給され、カメラシステム制御マイコンは、信号処理ＬＳＩに対して、輝度制御、色制御等を行う。さらに、カメラシステム制御マイコンは、Ｚｏｏｍ制御信号によって、アクチュエータを制御し、ズームレンズを所望に位置に移動させる。また、カメラシステム制御マイコンは、ＡＦ制御信号によって、アクチュエータを制御し、フォーカスレンズを移動し、焦点を制御する。前記した撮像データは、画像信号を生成する際に用いられ、前記した焦点データは、ＡＦ制御信号を生成する際に用いられる。

実施の形態１に係るイメージセンサ１は、特に制限されないが、図３に示したセンサおよび信号処理ＬＳＩを備えている。勿論、これに限定されるものではなく、例えばイメージセンサ１はカメラシステム制御マイコンも備えるようにしてもよい。

図４は、実施の形態１に係るイメージセンサの構成を示す模式的な平面図である。図３では、センサおよび信号処理ＬＳＩのような機能的な構成でイメージセンサ１の構成を説明したが、図４では、回路ブロックでイメージセンサ１の構成が示されている。すなわち、イメージセンサ１は、画素アレイ（撮像画素部）１０と、画素部垂直制御回路（垂直制御回路）２０と、タイミング発生回路（ＴＧ）３０と、画素出力信号処理回路４０と、出力制御回路５０と、出力回路６０とを備えている。

画素アレイ１０には、複数の画素ＰＬが、アレイ状に配置されている。画素アレイ１０に配置されている画素ＰＬのそれぞれの構成は、図１および図２で説明した構成である。図４において、１０＿１は、画素アレイ１０に配置されている像面位相差ＡＦ画素領域を示している。この像面位相差ＡＦ画素領域には、画素ＰＬが配置され、画素ＰＬ内のＰダイオードＰＤ１、ＰＤ２の一部の領域が遮光されている。図４では、遮光された領域が黒く塗りつぶされている。これにより、像面位相差ＡＦ画素が実現されている。

垂直制御回路２０は、画素アレイ１０に対して垂直方向の制御を行う回路である。画素出力信号処理回路４０は、画像アレイ１０から出力されたデータ（撮像データおよび焦点データ）を処理する回路である。出力回路６０は、画素出力信号処理回路４０で処理されたデータを、イメージセンサ１の外部に出力する回路であり、出力制御回路５０は、出力回路６０を制御する回路である。また、タイミング発生回路３０は、各種のタイミング信号を生成して、各回路に供給する回路である。

図１および図２で説明した通常駆動パルスＴＸ２、ＡＦ駆動パルスＴＸ１、リセットパルスＲＳＴおよび画素選択信号ＳＥＬは、タイミング発生回路３０からのタイミング信号に基づいて、垂直制御回路２０が生成し、画素アレイ１０に配置された画素ＰＬに供給される。次に、通常駆動パルスＴＸ２、ＡＦ駆動パルスＴＸ１、リセットパルスＲＳＴおよび画素選択信号ＳＥＬの生成について、図面を用いて説明する。

図５および図６は、実施の形態１に係るイメージセンサを説明するための図である。ここで、図５は、通常駆動パルスＴＸ２、ＡＦ駆動パルスＴＸ１、リセットパルスＲＳＴおよび画素選択信号ＳＥＬを生成する構成を示すブロック図である。前記したように、通常駆動パルスＴＸ２、ＡＦ駆動パルスＴＸ１、リセットパルスＲＳＴおよび画素選択信号ＳＥＬは、垂直制御回路２０とタイミング発生回路３０とによって生成されるが、図５では、説明に必要なブロックのみが、垂直制御回路２０およびタイミング発生回路３０から抽出され、描かれている。また、図６は、図５の動作を説明するためのタイミング図である。

図５に示すように、垂直制御回路２０は、アドレス生成回路２０＿１と、デコーダ２０＿２と、ドライバ２０＿３を備えている。

前記したように、画素アレイ１０には、画素ＰＬがアレイ状に配置されている。図５では、画素アレイ１０の行１０Ｖ＿０、１０Ｖ＿ｈ、１０Ｖ＿ｍおよび１０Ｖ＿ｎに配置された画素ＰＬが〇印で示されている。イメージセンサ１の１水平制御期間１Ｈにおいて、複数の行のうちの例えば1行（例えば１０Ｖ＿０）が選択され、イメージセンサ１の1フレーム期間において、画素アレイ１０に配置された複数の行が、例えば順番に選択される。

アドレス生成回路２０＿１は、画素アレイ１０における複数の行から行を指定するアドレス信号を生成する。生成されたアドレス信号は、デコーダ２０＿２によってデコードされる。デコーダ２０＿２によるデコードの結果と、タイミング発生回路（ＴＧ）３０によって形成されたパルス信号が、ドライバ２０＿３に供給され、ドライバ２０＿３から、アドレス信号によって指定された行に対して、通常駆動パルスＴＸ２、ＡＦ駆動パルスＴＸ１、リセットパルスＲＳＴおよび画素選択信号ＳＥＬが供給される。

図５では、デコーダ２０＿２は、それぞれアドレス信号が供給されるデコーダ回路２０＿２＿０～２０＿２＿ｎによって構成されている。それぞれのデコーダ回路は、対応するアドレス信号が供給されたときに、例えばハイレベルのデコード結果を出力する。ドライバ２０＿３は、画素アレイ１０に配置された行に対応するドライバ回路２０＿３＿０～２０＿３＿ｎを備えている。ドライバ回路２０＿３＿０～２０＿３＿ｎは、イネーブル入力と駆動信号入力とを備えている。イネーブル入力には、対応するデコーダ回路からの出力が供給され、駆動信号入力にはタイミング発生回路３０からのパルス信号が供給されている。また、タイミング発生回路３０は、パルス生成回路３０＿１とレジスタとを備えている。パルス生成回路３０＿１は、レジスタに設定された情報に従って、生成するパルス信号のタイミングが定められる。

実施の形態１に係るアドレス生成回路２０＿１は、図６に示すように、１水平制御期間１Ｈにおいて、２つのアドレス信号を生成し、パルス生成回路３０＿１も、１水平制御期間１Ｈにおいて、２つのパルス信号を生成する。１水平制御期間１Ｈにおいて生成される２つのアドレス信号のうちの一方のアドレス信号は、リセット動作が行われるべきＰダイオードＰＤ１またはＰダイオードＰＤ２が配置されている行を指定するアドレス信号であり、他方のアドレス信号は、読み出し動作が行われるべきＰダイオードＰＤ２またはＰダイオードＰＤ１が配置されている行を指定するアドレス信号である。１水平制御期間１Ｈにおいて生成される２つのパルス信号のうちの一方のパルス信号に同期して、一方のアドレス信号で指定された行に配置されているＰダイオードＰＤ１またはＰダイオードＰＤ２のリセット動作が行われ、他方のパルス信号に同期して、他方のアドレス信号で指定された行に配置されているＰダイオードＰＤ２またはＰダイオードＰＤ１からの読み出し動作が行われる。次に、図６を参照して、具体的に説明する。

図６では、１水平制御期間１Ｈは、時刻ｔ１～ｔ４と、時刻ｔ４～ｔ７の２つの期間に分けられ、時間的に先の期間（時刻ｔ１～ｔ４）がリセット動作が行われるリセット期間に割り当てられ、後の期間（時刻ｔ４～ｔ７）が読み出し動作が行われる読み出し期間に割り当てられている。

アドレス生成回路２０＿１が読み出し動作用のアドレス信号を生成する。生成したアドレス信号は、時刻ｔ２から転送される。すなわち、生成されたアドレス信号は、デコーダ２０＿２等に転送され、デコードが行われる。デコードの結果（アドレス信号による指定）は、次の読み出し期間の開始の際に反映される。読み出し期間において、時刻ｔ６でパルス信号が発生することにより、デコードの結果によって指定された行に対応するドライバ回路が、パルス信号を、読み出し動作を行う行（読み出し選択行）の駆動パルスＴＸ（通常駆動パルスＴＸ２またはＡＦ駆動パルスＴＸ１）として出力する。また、このとき、ドライバ回路は、読み出し選択行に対して、画素選択信号ＳＥＬを出力する。これにより、1水平制御期間１Ｈにおいて、時刻ｔ４～ｔ７の期間で、アドレス信号に従った画素（通常画素またはＡＦ画素）からデータ（撮像データまたは焦点データ）を読み出すことが可能となる。

次に、アドレス生成回路２０＿１がリセット動作用のアドレス信号を生成する。生成したアドレス信号は、時刻ｔ５から転送される。すなわち、生成されたアドレス信号は、デコーダ２０＿２等に転送され、デコードが行われる。デコードの結果（アドレス信号による指定）は、次のリセット期間の開始の際に反映される。リセット期間において、時刻（ｔ３）でパルス信号が発生することにより、デコードの結果によって指定された行に対応するドライバ回路が、パルス信号を、リセット動作を行う行（リセット選択行）の駆動パルスＴＸ（ＡＦ駆動パルスＴＸ１または通常駆動パルスＴＸ２）として出力する。これにより、1水平制御期間１Ｈにおいて、時刻（ｔ１）～（ｔ４）の期間で、アドレス信号に従った画素（ＡＦ画素または通常画素）のリセット動作が行われる。

以上述べた動作が繰り返される。なお、図１および図２に示したリセットパルスＲＳＴは、例えばリセット期間および読み出し期間のそれぞれの始まりにおいて、ドライバ回路が発生すればよい。

＜変形例＞
図７は、実施の形態１の変形例に係るイメージセンサを説明するための波形図である。変形例に係るイメージセンサ１においては、通常画素または／およびＡＦ画素に対して読み出し動作を行う1水平制御期間１Ｈ＿Ｒ以外の１水平制御期間において、駆動パルスまたは／およびリセットパルスが追加されている。

図７には、アドレス信号ｎによって指定される行に配置された画素ＰＬを駆動するＡＦ駆動パルスＴＸ１［ｎ］、通常駆動パルスＴＸ２［ｎ］、リセットパルスＲＳＴ［ｎ］および画素選択信号ＳＥＬ［ｎ］の波形が示されている。図７においては、ＰダイオードＰＤ２に対する読み出し動作が、１水平制御期間１Ｈ＿Ｒにおいて行われる。変形例においては、この１水平制御期間１Ｈ＿Ｒの後の２つの１水平制御期間１Ｈにおいて、ＡＦ駆動パルスＴＸ１［ｎ］およびリセットパルスＲＳＴ［ｎ］が発生されている。これにより、この２つの１水平制御期間１Ｈにおいては、ＡＦ画素であるＰダイオードＰＤ１に対してリセット動作が行われることになる。また、１水平制御期間１Ｈ＿Ｒよりも前の１水平制御期間では、リセットパルスＲＳＴ［ｎ］が発生され、ＦノードＦＤのリセットが行われている。これにより、より確実にＦノードＦＤのリセットを行うことが可能である。

図７では、ＡＦ駆動パルスＴＸ１［ｎ］およびリセットパルスＲＳＴ［ｎ］を追加する例が示されているが、通常駆動パルスＴＸ２［ｎ］およびリセットパルスＲＳＴ［ｎ］を追加するようにしてもよい。

（実施の形態２）
実施の形態１では、画素のリセット期間において、リセットパルスＲＳＴと転送スイッチを制御する駆動パルス（ＴＸ２またはＴＸ１）とを異なるタイミングで発生していた。そのため、１水平制御期間１Ｈが長くなることが危惧される。実施の形態２においては、駆動パルスとリセットパルスとが、時間的に重なって発生する。

図８は、実施の形態２に係るイメージセンサを説明するための波形図である。図８では、ＡＦ画素に対してリセット動作を行い、通常画素に対して読み出し動作を行う場合が示されている。ＡＦ駆動パルスＴＸ１とリセットパルスＲＳＴが、時間的に重なってハイレベルにされ、さらにリセットパルスＲＳＴは、読み出し期間の始めにおいてもハイレベルに維持されている。

ＡＦ駆動パルスＴＸ１とリセットパルスＲＳＴがハイレベルとなることにより、ＰダイオードＰＤ１に対してリセットが行われる。続く読み出し期間においては、リセットパルスＲＳＴがロウレベルに変化した後で、通常駆動パルスＴＸ２がハイレベルとなる。これにより、ＰダイオードＰＤ２からの読み出しが行われる。結果として、１水平制御期間１Ｈが長くなるのを抑制することが可能である。

図８では、ＡＦ画素をリセットする場合を例にして述べたが、通常画素をリセットする場合も同様である。

また、ＦＤ容量Ｃｆｄに蓄積できる電荷量が、ＰダイオードＰＤ１、ＰＤ２に蓄積できる電荷量よりも小さい場合であっても、リセット期間においては、トランジスタＮＭ３とＮＭ１またはＮＭ２を介して、ＰダイオードＰＤ１またはＰＤ２は、電源電圧Ｖｄｄに接続されることになるため、確実にＰダイオードＰＤ１、ＰＤ２の電荷をリセットすることが可能である。すなわち、ＡＦ画素であるＰダイオードＰＤ１、通常画素であるＰダイオードＰＤ２に電荷が残るのを防ぐことが可能である。

（実施の形態３）
図１および図２に示したように、画素ＰＬでは、ＦノードＦＤが、隣接して配置（例えば隣接した複数の行に配置）されたＰダイオードＰＤ１とＰダイオードＰＤ２で共通にされている。このＦノードＦＤの電位は、読み出し動作が行われる１水平制御期間１Ｈの前の複数の１水平制御期間１Ｈにおけるリセット動作により、所定の電位へ変化する。図９は、実施の形態１に係る画素におけるＦノードＦＤの電位の変化を示す波形図である。図９では、１水平制御期間１Ｈ＿Ｒにおいて、ＰダイオードＰＤ１に対してリセット動作が行われ、ＰダイオードＰＤ２に対して読み出し動作が行う場合が示されている。

１水平制御期間１Ｈ＿Ｒよりも時間的に前の複数の１水平制御期間１Ｈにおいて、リセットパルスＲＳＴ［ｎ］が発生（ハイレベルへ変化）することにより、ＦノードＦＤの電位(ＦＤ電位)は徐々に高くなり、所定の電位となる。１水平制御期間１Ｈ＿Ｒにおいては、ＰダイオードＰＤ１（図１）をリセットするために、リセットパルスＲＳＴ［ｎ］が発生した後、破線の〇で囲んだようにＡＦ駆動パルスＴＸ１［ｎ］が発生する。ＡＦ駆動パルスＴＸ１［ｎ］が発生することにより、トランジスタＮＭ１（図１）がオン状態となり、ＦノードＦＤにおけるＦＤ容量Ｃｆｄ（図１）からＰダイオードＰＤ１へ多くの電荷が移動する。その結果、ＦノードＦＤの電位（ＦＤ電位）は、破線の〇で示すように大きく低下するように変動する。

１水平制御期間１Ｈ＿Ｒにおいては、通常駆動パルスＴＸ２［ｎ］が発生する前に、1回リセットパルスＲＳＴ［ｎ］が発生する。これにより、ＦノードＦＤの電位は上昇するが、所定の電位まで到達しない。そのため、ＦノードＦＤにゲート電極が接続されたトランジスタ（ＡＭＩトランジスタ）ＮＭ４のバイアスが所定の電位よりも低くなる。その結果、読み出し動作で出力される撮像データの振幅が、他の行に配置された画素から出力される画素データよりも小さくなる。これにより、例えば均一な明るさの被写体を撮影したときに、振幅の小さい撮像データの行が、横線として視認されることになる。

実施の形態３においては、１水平制御期間１Ｈ＿Ｒよりも前の少なくとも１つの1水平制御期間１Ｈにおいて、ＰダイオードＰＤ１に対してリセット動作が行われるように、ＡＦ駆動パルスＴＸ１とリセットパルスＲＳＴが発生される。具体例を、図面を用いて説明する。図１０は、実施の形態３に係る画素のＦノードの電位の変化を示す波形図である。図１０は、図９に類似している。相違点は、リセット動作と読み出し動作が行われる１水平制御期間１Ｈ＿Ｒよりも前の３つ１水平制御期間１Ｈにおいて、破線ＡＤＲで示されているように、ＡＦ駆動パルスＴＸ１［ｎ］とリセットパルスＲＳＴ［ｎ］が発生していることである。１水平制御期間１Ｈ＿Ｒよりも前の１水平制御期間１Ｈにおいて、ＰダイオードＰＤ１のリセット動作を実行することにより、ＰダイオードＰＤ１の電荷は、徐々に蓄積される。これにより、１水平制御期間１Ｈ＿Ｒにおいて、ＰダイオードＰＤ１のリセット動作が行われても、ＦノードＦＤの電位が大きく低下するのを抑制することが可能である。その結果、ＡＭＩトランジスタのバイアスを所定の電位に維持することが可能となり、横線が視認されるのを防ぐことが可能である。

図１０は、１水平制御期間１Ｈ＿Ｒにおいて、ＰダイオードＰＤ１に対してリセット動作を行い、ＰダイオードＰＤ２に対して読み出し動作をする場合を説明したが、１水平制御期間１Ｈ＿Ｒにおいて、ＰダイオードＰＤ２に対してリセット動作を行い、ＰダイオードＰＤ１に対して読み出し動作をする場合も同様である。この場合には、１水平制御期間１Ｈ＿Ｒよりも前の１水平制御期間において、ＰダイオードＰＤ２に対してリセット動作を行うようにする。

また、実施の形態３は、図１６に示した領域ＡおよびＢの場合にのみ適用してもよい。すなわち、ＡＦ画素または通常画素に対するリセット動作と、通常画素またはＡＦ画素に対する読み出し動作が重なる場合にのみ、図１０に示したようなリセット動作を追加するようにしてもよい。

（実施の形態４）
図９で説明したように、ＰダイオードＰＤ１に多くの電荷が蓄積されていた場合、このＰダイオードＰＤ１をリセットするために、トランジスタＮＭ１をオン状態にすると、ＦノードＦＤにおけるＦＤ容量Ｃｆｄに、ＰダイオードＰＤ１から多くの電荷が転送され、ＦノードＦＤの電位が大きく変化することがあり、直後の読み出し動作に影響が生じることがある。

実施の形態３では、読み出し動作を行う前に、1水平制御期間１Ｈにおいて、ＦＤ容量Ｃｆｄに予め電荷を蓄積する例を示したが、実施の形態４では、これとは異なる構成が提供される。すなわち、実施の形態４においては、リセット動作に続いて実行される読み出し動作におけるＦＤ容量Ｃｆｄのリセットにおいて、ＦＤ容量Ｃｆｄに対する電荷の蓄積が多くなるようにされる。

図１１は、実施の形態４に係るイメージセンサの動作を説明するための波形図である。図１１には、画素ＰＬを駆動する駆動パルスの波形が示されている。図１１は、例えば図１（Ｂ）に示した読み出し動作の波形図と類似している。相違点は、図１１においては、読み出し期間ＴＲにおけるリセットパルスＲＳＴ［ｎ］のパルス幅（パルスの長さ）が、破線の〇で囲んであるように、他のリセットパルスＲＳＴ［ｎ］のパルス幅よりも長くなっていることである。例えば、図１（Ｂ）および図２（Ｂ）では、リセットパルスＲＳＴのパルス幅は、全て同じ長さであったが、図１１では、例えばリセット期間ＴＳにおけるリセットパルスＲＳＴ［ｎ］の幅に比べて、読み出し期間ＴＲにおけるリセットパルスＲＳＴ［ｎ］のパルス幅は長くなっている。

これにより、読み出し期間ＴＲにおいて、比較的長い時間、トランジスタＮＭ３をオン状態に維持し、ＦＤ容量Ｃｆｄに対する電荷蓄積時間を長くしている。その結果、読み出し期間ＴＲにおいて、通常駆動パルスＴＸ２［ｎ］がハイレベルとなる前に、ＦノードＦＤの電位（ＦＤ電位）を所定の電位に設定することが可能となり、表示画像の乱れを防ぐことが可能である。

＜変形例＞
図１２は、実施の形態４の変形例に係るイメージセンサの動作を説明するための波形図である。図１２は、図１１と類似している。相違点は、図１２では、読み出し期間ＴＲにおけるリセット期間ＴＲ＿１において、リセットパルスＲＳＴ［ｎ］が２回発生していることである。図１２では、リセットパルスＲＳＴ［ｎ］を２回発生する例を示しているが、これに限定されるものではなく、複数であればよい。また、リセット期間ＴＲ＿１におけるリセットパルスＲＳＴ［ｎ］のパルス幅は、リセット期間ＴＳにおけるリセットパルスＲＳＴ［ｎ］のパルス幅と同じである。勿論、リセット期間ＴＲ＿１におけるリセットパルスＲＳＴ［ｎ］のパルス幅は、リセット期間ＴＳにおけるリセットパルスＲＳＴ［ｎ］のパルス幅と異なっていてもよい。

変形例によれば、読み出し期間ＴＲにおいて、複数回に渡って、ＦＤ容量Ｃｆｄに電荷を蓄積することにより、ＦＤ容量Ｃｆｄに対する電荷蓄積時間を長くしている。その結果、読み出し期間ＴＲにおいて、通常駆動パルスＴＸ２［ｎ］がハイレベルとなる前に、ＦノードＦＤの電位を所定の電位に設定することが可能となり、表示画像の乱れを防ぐことが可能である。

図１１および図１２では、ＡＦ画素であるＰダイオードＰＤ１に対してリセット動作を行い、通常画素であるＰダイオードＰＤ２に対して読み出し動作を行う場合を説明したが、通常画素であるＰダイオードＰＤ２に対してリセット動作を行い、ＡＦ画素であるＰダイオードＰＤ１に対して読み出し動作を行う場合も同様である。

また、実施の形態４も、図１６に示した領域ＡおよびＢの場合にのみ適用してもよい。すなわち、ＡＦ画素または通常画素に対するリセット動作と、通常画素またはＡＦ画素に対する読み出し動作が重なる場合にのみ、図１１または図１２に示したようなリセット動作が行われるようにしてもよい。言い換えるならば、例えば、ＰダイオードＰＤ１のリセットと、ＰダイオードＰＤ２からの電荷の排出とが重なる場合に、重ならない場合に比べて、ＰダイオードＰＤ１をリセットするためのリセットスイッチ（トランジスタＮＭ３）が導通している期間が長くまたは導通する回数が多くされるようにしてもよい。

（実施の形態５）
図１３は、実施の形態５を説明するための波形図である。図１３では、１水平制御期間１Ｈ＿Ｒにおいて、ＰダイオードＰＤ２に対して読み出し動作が行われ、１水平制御期間１Ｈ＿Ｒに続く１水平制御期間１Ｈ＿Ｓにおいて、ＰダイオードＰＤ１に対してリセット動作が行われている。ＰダイオードＰＤ１をリセットするために、１水平制御期間１Ｈ＿Ｓにおいては、破線〇で囲んだように、先ずリセットパルスＲＳＴ［ｎ］が発生し、続いてＡＦ駆動パルスＴＸ１が発生する。

この１水平制御期間１Ｈ＿Ｓに移行する前では、１水平制御期間１Ｈ＿Ｒにおいて、読み出し動作が行われているため、ＦノードＦＤの電位は、読み出したＰダイオードＰＤ２からの電荷に従って変化していることになる。そのため、１水平制御期間１Ｈ＿Ｓにおいて、リセットパルスＲＳＴが発生しても、ＦＤ容量Ｃｆｄは十分に電荷の蓄積が行われず、図１３に示すように、ＦノードＦＤの電位（ＦＤ電位）は十分に上昇していないことが考えられる。この場合、１水平制御期間１Ｈ＿Ｓにおいて、ＡＦ駆動パルスＴＸ１が発生して、トランジスタＮＭ１がオン状態になっても、ＰダイオードＰＤ１には電荷が残っていることが危惧される。

実施の形態５では、ＡＦ画素または通常画素から読み出しを行った後のリセット動作で、通常画素またはＡＦ画素に対応するＰダイオードに電荷が残るのを防ぐことが可能なイメージセンサが提供される。

図１４は、実施の形態５に係るイメージセンサの動作を説明するための波形図である。実施の形態５に係る画素においては、図１４に示すように、リセット期間ＴＳにおける駆動パルスのパルス幅が、読み出し期間ＴＲにおける駆動パルスのパルス幅よりも長くされている。すなわち、図１４に示すように、リセット期間ＴＳにおけるＡＦ駆動パルスＴＸ１［ｎ］とリセットパルスＲＳＴ［ｎ］のパルス幅が長くなっている。これにより、Ｆ容量ＣｆｄおよびＰダイオードＰＤ１に対して電荷を蓄積している蓄積時間を長くすることが可能となり、ＰダイオードＰＤ１に電荷が残ることを低減することが可能である。

<変形例>
図１５は、実施の形態５の変形例に係るイメージセンサの動作を説明するための波形図である。変形例においては、図１５において破線で囲んでいるように、リセット期間ＴＳにおいて複数の駆動パルス（ＴＸ１［ｎ］、ＲＳＴ［ｎ］）が発生されている。これにより、ＦＤ容量ＣｆｄおよびＰダイオードＰＤ１をリセットしているリセット時間を長くすることが可能となり、ＰダイオードＰＤ１に電荷が残ることを低減することが可能である。なお、図１５では、リセット期間ＴＳにおいて発生するそれぞれの駆動パルスのパルス幅は、読み出し期間ＴＲにおける駆動パルスの幅と同じである。勿論、駆動パルスのパルス幅を、リセット期間ＴＳと読み出し期間ＴＲとで変えてもよい。

図１４および図１５では、ＡＦ画素であるＰダイオードＰＤ１に対してリセット動作を行い、通常画素であるＰダイオードＰＤ２に対して読み出し動作を行う場合を説明したが、通常画素であるＰダイオードＰＤ２に対してリセット動作を行い、ＡＦ画素であるＰダイオードＰＤ１に対して読み出し動作を行う場合も同様である。

また、実施の形態５も、図１６に示した領域ＡおよびＢの場合にのみ適用してもよい。すなわち、ＡＦ画素または通常画素に対するリセット動作と、通常画素またはＡＦ画素に対する読み出し動作が重なる場合にのみ、図１４または図１５に示したようなリセット動作が行われるようにしてもよい。言い換えるならば、例えば、ＰダイオードＰＤ１のリセットと、ＰダイオードＰＤ２からの電荷の排出とが重なる場合に、重ならない場合に比べて、イメージセンサの１水平制御期間において、トランジスタＮＭ１およびＮＭ３が導通している期間が長くまたはトランジスタＮＭ１およびＮＭ３が複数回導通するように制御されるようにしてもよい。

なお、図１（Ｂ）および図２（Ｂ）等で示したように、リセット期間ＴＳにおいて、リセットパルスＲＳＴをロウレベルに変化させた後、ＡＦ駆動パルスＴＸ１または通常駆動パルスＴＸ２を変化させると、ＡＦ駆動パルスＴＸ１または通常駆動パルスＴＸ２が供給されるトランジスタのゲート電極とＦノードＦＤとの間の寄生容量を介して、駆動パルスの電位変化が、ＦノードＦＤに伝達されることが考えられる。実施の形態１～５においては、読み出し期間ＴＲの始めにおいて、リセットパルスＲＳＴをハイレベルにすることにより、ＦノードＦＤを所定の電位にすることにより、リセット期間ＴＳにおける駆動パルスの変化による影響を低減している。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１ イメージセンサ
１Ｈ 1水平制御期間
Ｃｆｄ ＦＤ容量
ＣＭ 共通回路
ＦＤ Ｆノード
ＮＭ１～ＮＭ５ トランジスタ
ＰＤ１、ＰＤ２ フォトダイオード
ＰＬ 画素
ＲＳＴ リセットパルス
ＳＥＬ 画素選択信号
ＴＸ１ ＡＦ駆動パルス
ＴＸ２ 通常駆動パルス

Claims (10)

1. 転送スイッチを介して複数の光検出素子が接続されたフローティングディフュージョンを有する画素を備え、
   前記複数の光検出素子のうちの１つの光検出素子をリセットするリセット動作と、前記複数の光検出素子のうちの他の光検出素子からデータを読み出す読み出し動作とが、１水平制御期間において異なるタイミングで行われる、イメージセンサ。
2. 請求項１に記載のイメージセンサにおいて、
   前記１つの光検出素子は、オートフォーカスに用いられる光検出素子であり、前記他の光検出素子は、通常撮像に用いられる光検出素子である、イメージセンサ。
3. 複数の画素回路が配置された画素アレイを備えたイメージセンサであって、
   前記画素回路は、
   オートフォーカスに用いられる第１光検出素子とフローティングディフュージョンとの間に接続された第１転送スイッチと、
   前記第１光検出素子に隣接して配置された撮影に用いられる第２光検出素子と前記フローティングディフュージョンとの間に接続された第２転送スイッチと、
   前記フローティングディフュージョンと所定の電圧との間に接続されたリセットスイッチと、
   前記フローティングディフュージョンにおける電圧に従ったデータを、選択的に出力する共通回路と、
   を備え、
   前記第１光検出素子または前記第２光検出素子の電荷を前記フローティングディフュージョンに排出して、前記第１光検出素子または前記第２光検出素子をリセットするタイミングと、前記第２光検出素子または前記第１光検出素子から前記フローティングディフュージョンに電荷を排出するタイミングとが異なるように、前記第１転送スイッチ、前記第２転送スイッチおよび前記リセットスイッチが制御される、イメージセンサ。
4. 請求項３に記載のイメージセンサにおいて、
   前記画素回路は、前記第２または第１光検出素子から前記フローティングディフュージョンに電荷を排出するために、前記フローティングディフュージョンを所定の電圧にリセットされた後で、前記第２光検出素子または前記第1光検出素子から前記フローティングディフュージョンに電荷が排出され、排出された電荷に従ったデータを出力する、イメージセンサ。
5. 請求項４に記載のイメージセンサにおいて、
   前記第１光検出素子または前記第２光検出素子のリセットは、前記第１転送スイッチまたは前記第２転送スイッチと前記リセットスイッチとを互いに異なるタイミングで、交互に導通させることにより実行される、イメージセンサ。
6. 請求項４に記載のイメージセンサにおいて、
   前記第１転送スイッチまたは前記第２転送スイッチと前記リセットスイッチとは、時間的に重なって導通となる期間を有するように制御される、イメージセンサ。
7. 請求項４に記載のイメージセンサにおいて、
   前記第２光検出素子または前記第１光検出素子から前記フローティングディフュージョンに排出された電荷に従った前記フローティングディフュージョンにおける電位に従ったデータを出力する前であって、前記イメージセンサの複数の水平制御期間において、前記第１転送スイッチまたは前記第２転送スイッチおよび前記リセットスイッチが導通され、前記フローティングディフュージョンが所定の電位にされる、イメージセンサ。
8. 請求項４に記載のイメージセンサにおいて、
   前記第１光検出素子または前記第２光検出素子のリセットと、前記第２光検出素子または前記第１光検出素子から前記フローティングディフュージョンに電荷を排出するために、前記フローティングディフュージョンを前記所定の電圧にするリセットとが重なる場合には、重ならない場合に比べて、前記リセットスイッチが導通している期間が長くまたは導通する回数が多くなるように制御される、イメージセンサ。
9. 請求項４に記載のイメージセンサにおいて、
   前記第１光検出素子または前記第２光検出素子のリセットと、前記第２光検出素子または前記第１光検出素子から前記フローティングディフュージョンに電荷を排出するために、前記フローティングディフュージョンを前記所定の電圧にするリセットとが重なった場合には、重ならない場合に比べて、前記イメージセンサの１水平制御期間において、前記第１転送スイッチおよび前記リセットスイッチが導通している期間が長くまたは前記第１転送スイッチおよび前記リセットスイッチが複数回導通するように制御される、イメージセンサ。
10. 請求項４～９のうちのいずれか１項に記載のイメージセンサにおいて、
    前記第１光検出素子および前記第２光検出素子は、フォトダイオードを備えている、イメージセンサ。

Images