JP2022099148A - Manufacturing method of device chip - Google Patents
Manufacturing method of device chip Download PDFInfo
- Publication number
- JP2022099148A JP2022099148A JP2020212933A JP2020212933A JP2022099148A JP 2022099148 A JP2022099148 A JP 2022099148A JP 2020212933 A JP2020212933 A JP 2020212933A JP 2020212933 A JP2020212933 A JP 2020212933A JP 2022099148 A JP2022099148 A JP 2022099148A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- protective film
- device chip
- crack
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 230000001681 protective effect Effects 0.000 claims abstract description 108
- 239000002346 layers by function Substances 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000007888 film coating Substances 0.000 claims abstract description 20
- 238000009501 film coating Methods 0.000 claims abstract description 20
- 238000004140 cleaning Methods 0.000 claims abstract description 10
- 230000002745 absorbent Effects 0.000 claims abstract description 3
- 239000002250 absorbent Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 25
- 239000007788 liquid Substances 0.000 claims description 15
- 238000005192 partition Methods 0.000 claims description 3
- 238000005452 bending Methods 0.000 abstract description 16
- 230000001678 irradiating effect Effects 0.000 abstract description 3
- 239000011248 coating agent Substances 0.000 abstract description 2
- 238000000576 coating method Methods 0.000 abstract description 2
- 238000002834 transmittance Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 142
- 238000012545 processing Methods 0.000 description 35
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000003292 glue Substances 0.000 description 6
- 238000002679 ablation Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 229920003002 synthetic resin Polymers 0.000 description 3
- 239000000057 synthetic resin Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- 230000002742 anti-folding effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010128 melt processing Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920002994 synthetic fiber Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Laser Beam Processing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
Description
本発明は、デバイスチップの製造方法に関する。 The present invention relates to a method for manufacturing a device chip.
各種電子機器に用いられる半導体デバイスチップは、シリコンやガリウムヒ素等の各種半導体ウェーハの表面にデバイスを形成し、ウェーハを薄化し、デバイスを区画するストリートに沿ってウェーハを分割してデバイスチップを製造する。デバイスチップは、ウェーハ1枚当たりのチップの個数を増やすために、ストリートを狭く細くする傾向にあり、従来用いられてきた切削ブレードによるダイシングからレーザー加工による加工が用いられるようになってきている。 Semiconductor device chips used in various electronic devices form devices on the surface of various semiconductor wafers such as silicon and gallium arsenide, thin the wafers, and divide the wafers along the streets that partition the devices to manufacture device chips. do. Device chips tend to narrow and narrow the streets in order to increase the number of chips per wafer, and processing by laser processing has come to be used instead of dicing with a cutting blade which has been conventionally used.
レーザーによる加工は、デバイスを形成する機能層(Low-k層等)を基板からの剥離無く分割するアブレーション加工(例えば、特許文献1参照)や、基板の内部に集光点を位置付けて基板の内部に破断起点となる改質層を形成する加工が使われる。 Laser processing includes ablation processing (see, for example, Patent Document 1) that divides the functional layer (Low-k layer, etc.) that forms the device without peeling from the substrate, or positions the condensing point inside the substrate to position the substrate. Processing is used to form a modified layer that serves as a fracture starting point inside.
また、チップの抗折強度を上げるため、所謂DBG(Dicing Before Grinding)やSDBG(Stealth Dicing Before Grinding)といった、ストリートに沿って溝や改質層を形成してから研削して分割する方法が採用されることもある。とくに、SDBGは、レーザー加工により挟ストリートに対応でき、裏面チッピングがほぼ無いため抗折強度が高くなる。 In addition, in order to increase the bending strength of the chip, a method such as so-called DBG (Dicing Before Grinding) or SDBG (Stealth Dicing Before Grinding) is adopted in which grooves and modified layers are formed along the street and then ground and divided. It may be done. In particular, SDBG can be used for sandwiched streets by laser processing, and since there is almost no backside chipping, the anti-folding strength is high.
しかし、機能層を分割するためにアブレーション加工を行う場合、基板から出るデブリがデバイスに付着する事があり、それを防ぐ目的でウェーハの表面に、例えば水溶性の液状樹脂からなる保護層を被覆する。保護層はレーザー光線を遮ったり拡散させるため、保護層が無い場合に比べ高いパワーのレーザー光線を照射することになり、熱の影響によってレーザー加工溝周辺に歪みが発生し、抗折強度を下げてしまうという課題が有った。 However, when ablation processing is performed to divide the functional layer, debris emitted from the substrate may adhere to the device, and in order to prevent this, the surface of the wafer is coated with a protective layer made of, for example, a water-soluble liquid resin. do. Since the protective layer blocks or diffuses the laser beam, it irradiates a laser beam with higher power than when there is no protective layer, and the heat causes distortion around the laser machined groove, reducing the bending strength. There was a problem.
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、機能層が剥離することを抑制しながらもデバイスチップの抗折強度の低下を抑制することができるデバイスチップの製造方法を提供することである。 The present invention has been made in view of the above problems, and an object thereof is a method for manufacturing a device chip capable of suppressing a decrease in the bending strength of the device chip while suppressing peeling of the functional layer. Is to provide.
上述した課題を解決し、目的を達成するために、本発明のデバイスチップの製造方法は、基板の表面に積層された機能層によってデバイスが形成されたウェーハを、該デバイスを区画する複数のストリートに沿って分割しデバイスチップを製造するデバイスチップの製造方法であって、デバイスが形成されたウェーハの表面側に保護部材を貼着する保護部材貼着ステップと、該保護部材が貼着されたウェーハに、該基板に対して透過性を有する波長のレーザー光線をウェーハの裏面側から照射し、該基板の内部に該ストリートに沿った改質層を形成するとともに、該改質層から伸展してウェーハの表面側に至る該ストリートに沿った亀裂を形成する亀裂形成ステップと、該亀裂形成ステップ実施後、環状フレームの開口を塞ぐテープにウェーハの裏面側を固定し、ウェーハの表面側から該保護部材が剥離する貼り替えステップと、該環状フレームに固定されたウェーハの表面に液状の保護膜を被覆する保護膜被覆ステップと、該保護膜が被覆されたウェーハの表面側に、基板に対して吸収性を有する波長のレーザー光線を該亀裂に沿って照射し、該ストリートに沿ったレーザー加工溝を形成して該機能層を分割する機能層分割ステップと、該レーザー加工溝が形成されたウェーハから該保護膜を洗浄して除去する保護膜除去ステップと、ウェーハに対して外力を付与し、該改質層を破断起点にしてウェーハを分割し、複数のデバイスチップを形成する分割ステップと、を備え、該保護膜被覆ステップでは、ウェーハの表面側に露出した該亀裂の周辺は該保護膜の厚さが薄くなっていることを特徴とする。 In order to solve the above-mentioned problems and achieve the object, the method for manufacturing a device chip of the present invention comprises a wafer in which a device is formed by a functional layer laminated on the surface of a substrate, and a plurality of streets for partitioning the device. It is a method of manufacturing a device chip for manufacturing a device chip by dividing it according to the above method, in which a protective member attaching step for attaching a protective member to the surface side of a wafer on which the device is formed and the protective member being attached are attached. The wafer is irradiated with a laser beam having a wavelength that is transparent to the substrate from the back surface side of the wafer to form a modified layer along the street inside the substrate and extended from the modified layer. After performing the crack forming step of forming a crack along the street leading to the front surface side of the wafer and the crack forming step, the back surface side of the wafer is fixed to a tape that closes the opening of the annular frame, and the protection is provided from the front surface side of the wafer. A reattachment step in which the member is peeled off, a protective film coating step in which the surface of the wafer fixed to the annular frame is coated with a liquid protective film, and a protective film coating step on the surface side of the wafer coated with the protective film, with respect to the substrate. From the functional layer division step of irradiating a laser beam having an absorbent wavelength along the crack to form a laser machined groove along the street and dividing the functional layer, and from the wafer on which the laser machined groove is formed. A protective film removing step of cleaning and removing the protective film, and a dividing step of applying an external force to the wafer and dividing the wafer using the modified layer as a break starting point to form a plurality of device chips. The protective film coating step is characterized in that the thickness of the protective film is thin around the cracks exposed on the surface side of the wafer.
前記デバイスチップの製造方法において、該分割ステップは、ウェーハを裏面側から研削砥石で研削することを含んでも良い。 In the method for manufacturing a device chip, the division step may include grinding the wafer from the back surface side with a grinding wheel.
本発明のデバイスチップの製造方法は、機能層が剥離することを抑制しながらもデバイスチップの抗折強度の低下を抑制することができるという効果を奏する。 The method for manufacturing a device chip of the present invention has an effect that it is possible to suppress a decrease in the bending strength of the device chip while suppressing peeling of the functional layer.
本発明を実施するための形態(実施形態)につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。 An embodiment (embodiment) for carrying out the present invention will be described in detail with reference to the drawings. The present invention is not limited to the contents described in the following embodiments. In addition, the components described below include those that can be easily assumed by those skilled in the art and those that are substantially the same. Furthermore, the configurations described below can be combined as appropriate. In addition, various omissions, substitutions or changes of the configuration can be made without departing from the gist of the present invention.
〔実施形態1〕
本発明の実施形態1に係るデバイスチップの製造方法を図面に基づいて説明する。図1は、実施形態1に係るデバイスチップの製造方法の加工対象のウェーハの一例を示す斜視図である。図2は、実施形態1に係るデバイスチップの製造方法の流れを示すフローチャートである。
[Embodiment 1]
The method for manufacturing the device chip according to the first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a perspective view showing an example of a wafer to be processed in the device chip manufacturing method according to the first embodiment. FIG. 2 is a flowchart showing a flow of a device chip manufacturing method according to the first embodiment.
実施形態1に係るデバイスチップの製造方法は、図1に示されたウェーハ1を加工する方法である。実施形態1に係るデバイスチップの製造方法の加工対象のウェーハ1は、シリコン(Si)、サファイア(Al2O3)、ガリウムヒ素(GaAs)または炭化ケイ素(SiC)等を基板2とする円板状の半導体ウェーハ、又は光デバイスウェーハなどのウェーハである。
The method for manufacturing a device chip according to the first embodiment is a method for processing a
ウェーハ1は、図1に示すように、交差する複数のストリート3で区画された表面4の各領域それぞれにデバイス5が形成されている。デバイス5は、例えば、IC(Integrated Circuit)、あるいやLSI(Large Scale Integration)等の集積回路、CCD(Charge Coupled Device)、あるいはCMOS(Complementary Metal Oxide Semiconductor)等のイメージセンサ等である。
As shown in FIG. 1, the
実施形態1において、ウェーハ1は、基板2の表面に機能層6が積層されている。機能層6は、SiOF、BSG(SiOB)等の無機物系の膜やポリイミド系、パリレン系等のポリマー膜である有機物系の膜からなる低誘電率絶縁体被膜(以下、Low-k膜と呼ぶ)と、導電性の金属により構成された導電体膜とを備えている。Low-k膜は、導電体膜と積層されて、デバイス5を形成する。導電体膜は、デバイス5の回路を構成する。このために、デバイス5は、基板2の表面に積層された機能層6の互いに積層されたLow-k膜と、Low-k膜間に積層された導電体膜とによって形成される。なお、ストリート3の機能層6は、Low-k膜により形成され、TEG(Test Element Group)を除いて導電体膜を備えていない。TEGは、デバイス5に発生する設計上や製造上の問題を見つけ出すための評価用の素子である。
In the first embodiment, in the
実施形態1において、ウェーハ1は、ストリート3に沿って切断されて、複数のデバイスチップ7に分割される。なお、デバイスチップ7は、基板2の一部分とデバイス5とにより構成される。
In the first embodiment, the
実施形態1に係るデバイスチップの製造方法は、基板2の表面に積層された機能層6によってデバイス5が形成されたウェーハ1を、デバイス5を区画する複数のストリート3に沿って分割し、デバイスチップ7を製造する方法である。実施形態1に係るデバイスチップの製造方法は、図2に示すように、保護部材貼着ステップ101と、亀裂形成ステップ102と、貼り替えステップ103と、保護膜被覆ステップ104と、機能層分割ステップ105と、保護膜除去ステップ106と、第2貼り替えステップ107と、分割ステップ108と、を備える。
In the method for manufacturing a device chip according to the first embodiment, a
(保護部材貼着ステップ)
図3は、図2に示されたデバイスチップの製造方法の保護部材貼着ステップを示す斜視図である。図4は、図2に示されたデバイスチップの製造方法の保護部材貼着ステップ後のウェーハの斜視図である。保護部材貼着ステップ101は、デバイス5が形成されたウェーハ1の表面4側に保護部材である保護テープ10を貼着するステップである。
(Protective member attachment step)
FIG. 3 is a perspective view showing a step of attaching a protective member in the method of manufacturing the device chip shown in FIG. FIG. 4 is a perspective view of the wafer after the protective member attaching step of the device chip manufacturing method shown in FIG. The protective
実施形態1において、保護部材貼着ステップ101では、図3に示すように、ウェーハ1と同径の円板状の保護テープ10の糊層をウェーハ1の表面4側に対向させて、図4に示すように、保護テープ10をウェーハ1の表面4に貼着する。なお、保護テープ10は、可撓性と非粘着性を有する合成樹脂により構成された基材層と、基材層に積層された可撓性と粘着性とを有する合成樹脂により構成された糊層とを含む。実施形態1では、保護部材として保護テープ10を用いるが、本発明では、保護部材は、保護テープ10に限定されない。
In the first embodiment, in the protective
(亀裂形成ステップ)
図5は、図2に示されたデバイスチップの製造方法の亀裂形成ステップを一部断面で示す側面図である。図6は、図2に示されたデバイスチップの製造方法の亀裂形成ステップ後のウェーハの要部の断面図である。亀裂形成ステップ102は、保護テープ10が貼着されたウェーハ1に、基板2に対して透過性を有する波長のレーザー光線24(図5に示す)をウェーハ1の裏面8側から照射し、基板2の内部にストリート3に沿った改質層11を形成するとともに、改質層11から伸展してウェーハ1の表面4側に至るストリート3に沿った亀裂12を形成するステップである。
(Crack formation step)
FIG. 5 is a side view showing a partial cross-sectional view of the crack forming step of the device chip manufacturing method shown in FIG. FIG. 6 is a cross-sectional view of a main part of the wafer after the crack formation step of the device chip manufacturing method shown in FIG. In the
なお、改質層11とは、密度、屈折率、機械的強度やその他の物理的特性が周囲のそれとは異なる状態になった領域のことを意味し、溶融処理領域、クラック領域、絶縁破壊領域、屈折率変化領域、及びこれらの領域が混在した領域等を例示できる。また、改質層11は、ウェーハ1の他の部分よりも機械的な強度等が低い。
The modified
実施形態1において、亀裂形成ステップ102では、レーザー加工装置20が保護テープ10を介してウェーハ1の表面4側をチャックテーブル21の保持面22に吸引保持する。亀裂形成ステップ102では、レーザー光線照射ユニット23が照射する基板2に対して透過性を有する波長のレーザー光線24の集光点を基板2の内部の表面4側の表層に設定して、レーザー加工装置20が、チャックテーブル21とレーザー光線照射ユニット23とをストリート3に沿って相対的に移動させながらパルス状のレーザー光線24をストリート3に沿って照射する。
In the first embodiment, in the
実施形態1において、亀裂形成ステップ102では、レーザー加工装置20が、レーザー光線照射ユニット23をチャックテーブル21に吸引保持されたウェーハ1に対して相対的に図5中に点線で示す位置から図5中に実線で示す位置に向かうように、チャックテーブル21を移動させながらレーザー光線24を照射する。亀裂形成ステップ102では、レーザー加工装置20が、ウェーハ1の基板2に対して透過性を有する波長を有するレーザー光線24を照射するために、図6に示すように、基板2の内部の表層にストリート3に沿って改質層11を形成する。
In the first embodiment, in the
また、亀裂形成ステップ102では、レーザー加工装置20が、レーザー光線24の集光点をウェーハ1の表面4からの厚さ方向の距離が30μm以上でかつ150μm以下となる位置に設定して、レーザー光線24を裏面8側からウェーハ1に照射する。即ち、本発明でいうウェーハ1の表層とは、ウェーハ1の表面4からの厚さ方向の距離が30μm以上でかつ150μm以下となる位置をいう。
Further, in the
このために、改質層11が形成された部分は改質層11の形成前より膨張するため、図6に示すように、改質層11から亀裂12が厚さ方向に伸展し、ウェーハ1表面4に近い位置に形成された改質層11からの亀裂12がウェーハ1の表面4に到達する。こうして、亀裂形成ステップ102では、レーザー加工装置20が、ウェーハ1の基板2の内部に改質層11を形成し、改質層11から伸展して表面4側まで至る亀裂12を形成する。
For this reason, the portion where the modified
なお、レーザー光線24の集光点をウェーハ1の表面4からの厚さ方向の距離が30μm以上とするのは、30μm未満となる位置に集光点を設定することが困難であるからである。また、レーザー光線24の集光点をウェーハ1の表面4からの厚さ方向の距離が150μm以下とするのは、150μmを超える位置に集光点を設定すると、亀裂12が表面4まで到達しないからである。また、本発明は、レーザー光線24の集光点をウェーハ1の基板2の内部に設定できかつ改質層11から伸展した亀裂12を表面4に至らせることができるために、レーザー光線24の集光点をウェーハ1の表面4からの厚さ方向の距離が50μm以上でかつ100μm以下となる位置に設定するのが望ましく、レーザー光線24の集光点をウェーハ1の表面4からの厚さ方向の距離が70μmとなる位置に設定するのが更に望ましい。
The reason why the distance of the focusing point of the
なお、本発明において、亀裂形成ステップ102では、ストリート3の表面4に亀裂12を到達させた後、集光点の位置を基板2の裏面8寄りの位置に設定して、再度、レーザー光線24をストリート3に沿って照射して、各ストリート3に沿って基板2の内部に改質層11を厚さ方向に複数形成しても良い。実施形態において、亀裂形成ステップ102では、各ストリート3に沿って基板2の内部に改質層11を厚さ方向に2つ形成する。
In the present invention, in the
(貼り替えステップ)
図7は、図2に示されたデバイスチップの製造方法の貼り替えステップ後のウェーハの斜視図である。貼り替えステップ103は、亀裂形成ステップ102実施後、環状フレーム13の内側の開口14を塞ぐテープ15にウェーハ1の裏面8側を固定し、ウェーハ1の表面4側から保護テープ10が剥離するステップである。なお、テープ15は、保護テープ10と同様に、可撓性と非粘着性を有する合成樹脂により構成された基材層と、基材層に積層された可撓性と粘着性とを有する合成樹脂により構成された糊層とを含む。
(Replacement step)
FIG. 7 is a perspective view of the wafer after the replacement step of the device chip manufacturing method shown in FIG. In the
貼り替えステップ103では、周知のマウンタが、保護テープ10を介してウェーハ1の表面4側と、内径がウェーハ1の外径よりも大径なリング状の環状フレーム13とを保持テーブル上に互いに同軸となる位置に保持し、円板状のテープ15を環状フレーム13及びウェーハ1の裏面8側に送り出して、テープ15の糊層の外縁部を環状フレーム13に貼着し、テープ15の糊層の中央部をウェーハ1の裏面8に貼着する。貼り替えステップ103では、マウンタが、テープ15を環状フレーム13及びウェーハ1の裏面8側に貼着した後、図7に示すように、保護テープ10をウェーハ1の表面4側から剥がす。
In the
(保護膜被覆ステップ)
図8は、図2に示されたデバイスチップの製造方法の保護膜被覆ステップを一部断面で示す側面図である。図9は、図2に示されたデバイスチップの製造方法の保護膜被覆ステップ後のウェーハの要部の断面図である。保護膜被覆ステップ104は、環状フレーム13に固定されたウェーハ1の表面4に液状の保護膜16を被覆するステップである。なお、図8は、改質層11及び亀裂12を省略している。
(Protective film coating step)
FIG. 8 is a side view showing a partial cross-sectional view of the protective film coating step of the device chip manufacturing method shown in FIG. FIG. 9 is a cross-sectional view of a main part of the wafer after the protective film coating step of the device chip manufacturing method shown in FIG. The protective
保護膜被覆ステップ104では、保護膜形成装置30が、テープ15を介してウェーハ1の裏面8側をスピンナーテーブル31の保持面32に吸引保持し、環状フレーム13をクランプ部33でクランプする。保護膜被覆ステップ104では、保護膜形成装置30は、スピンナーテーブル31を軸心回りに回転させた状態で、水溶性樹脂供給ノズル34から水溶性の液状の樹脂35をウェーハ1の表面4に滴下するとともに、水溶性樹脂供給ノズル34をウェーハ1の表面4に沿って移動する。滴下された水溶性の液状の樹脂35は、スピンナーテーブル31の回転により発生する遠心力によって、ウェーハ1の表面4上を中心側から外周側に向けて流れていき、ウェーハ1の表面4の全面に塗布される。
In the protective
水溶性の液状の樹脂35は、例えば、ポリビニルアルコール(polyvinyl alcohol:PVA)またはポリビニルピロリドン(Polyvinylpyrrolidone:PVP)等の水溶性樹脂である。なお、本発明では、樹脂35として、例えば、株式会社ディスコ社製のHogomax(登録商標)を用いることができる。保護膜被覆ステップ104では、ウェーハ1の表面4の全面に塗布された樹脂35を乾燥させて、ウェーハ1の表面4に水溶性の樹脂35で構成される保護膜16をウェーハ1の表面4上に形成する。
The water-soluble liquid resin 35 is, for example, a water-soluble resin such as polyvinyl alcohol (PVA) or polyvinylpyrrolidone (PVP). In the present invention, for example, Hogomax (registered trademark) manufactured by DISCO Co., Ltd. can be used as the resin 35. In the protective
実施形態1では、保護膜被覆ステップ104前の亀裂形成ステップ102において、ウェーハ1の表面4にストリート3に沿って亀裂12が形成されている。このために、表面張力等によって、ウェーハ1の表面4に塗布された液状の樹脂35は、亀裂12上の厚さが亀裂12から離れた位置に厚さよりも薄く(実施形態1では、亀裂12上では、樹脂35が塗布されていない又は厚さが非常に薄く)なっている。また、ウェーハ1の表面4に塗布された液状の樹脂35の亀裂12から離れた位置の厚さは、従来から用いられてきた保護膜と同等の所定の厚さとなっている。このために、保護膜被覆ステップ104において、ウェーハ1の表面4に形成された保護膜16は、図9に示すように、亀裂12上の厚さが亀裂12から離れた位置に厚さよりも薄く(実施形態1では、亀裂12上では、保護膜16が形成されていない又は厚さが非常に薄く)なっている。こうして、保護膜被覆ステップ104では、ウェーハ1の表面4側に露出した亀裂12の周辺は、保護膜16の厚さが亀裂12の周辺よりも亀裂12から離れた位置よりも薄くなっている。
In the first embodiment, in the
(機能層分割ステップ)
図10は、図2に示されたデバイスチップの製造方法の機能層分割ステップを一部断面で示す側面図である。図11は、図2に示されたデバイスチップの製造方法の機能層分割ステップ後のウェーハの要部の断面図である。機能層分割ステップ105は、保護膜16が被覆されたウェーハ1の表面4側に、基板2に対して吸収性を有する波長のレーザー光線44(図10に示す)を亀裂12に沿って照射し、ストリート3に沿ったレーザー加工溝17(図11に示す)を形成して機能層6を分割するステップである。
(Functional layer division step)
FIG. 10 is a side view showing a partial cross-sectional view of the functional layer division step of the device chip manufacturing method shown in FIG. FIG. 11 is a cross-sectional view of a main part of the wafer after the functional layer division step of the device chip manufacturing method shown in FIG. In the functional
実施形態1において、機能層分割ステップ105では、レーザー加工装置40がテープ15を介してウェーハ1の表面4側をチャックテーブル41の保持面42に吸引保持し、環状フレーム13をクランプ部45でクランプする。機能層分割ステップ105では、レーザー加工装置40が、チャックテーブル41とレーザー光線照射ユニット43とを亀裂12に沿って相対的に移動させながらパルス状の基板2に対して吸収性を有する波長のレーザー光線44をレーザー光線照射ユニット43からストリート3に沿って照射する。
In the first embodiment, in the functional
実施形態1において、機能層分割ステップ105では、レーザー加工装置40が、レーザー光線照射ユニット43をチャックテーブル41に吸引保持されたウェーハ1に対して相対的に図10中に点線で示す位置から図10中に実線で示す位置に向かうように、チャックテーブル41を移動させながらレーザー光線44を照射する。機能層分割ステップ105では、レーザー加工装置40が、ウェーハ1の基板2に対して吸収性を有する波長を有するレーザー光線44を亀裂12に沿って照射するために、図11に示すように、亀裂12に沿ってウェーハ1にアブレーション加工を施して水溶性の保護膜16及び機能層6を除去する。
In the first embodiment, in the functional
機能層分割ステップ105では、レーザー加工装置40が、図11に示すように、溝底に基板2及び亀裂12を露出させて機能層6をストリート3に沿って分割するレーザー加工溝17を形成する。また、機能層分割ステップ105では、アブレーション加工により生じたデブリ18が、保護膜16に付着する。
In the functional
また、機能層分割ステップ105では、レーザー加工装置40が照射するレーザー光線44の出力は、亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法のレーザー光線の出力の20%以上でかつ80%以下である。このために、機能層分割ステップ105においてウェーハ1の基板2のレーザー光線44の熱等の影響を受ける領域は、亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法においてウェーハ1の基板2のレーザー光線44の熱等の影響を受ける領域よりも狭くなる。
Further, in the functional
なお、機能層分割ステップ105では、レーザー加工装置40が照射するレーザー光線44の出力を、亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法のレーザー光線の出力の20%以上とするのは、20%未満であると機能層6を分割することが困難であるからである。また、機能層分割ステップ105では、レーザー加工装置40が照射するレーザー光線44の出力を、亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法のレーザー光線の出力の80%以下とするのは、80%を超えると基板2のレーザー光線44の熱等の影響を受ける領域が従来の製造方法と同等の大きさになるからである。また、本発明は、機能層6を分割できかつ基板2のレーザー光線44の熱等の影響を受ける領域を抑制するために、レーザー加工装置40が照射するレーザー光線44の出力を、亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法のレーザー光線の出力の40%以上でかつ60%以下とするのが望ましい。
In the functional
(保護膜除去ステップ)
図12は、図2に示されたデバイスチップの製造方法の保護膜除去ステップ後のウェーハの要部の断面図である。保護膜除去ステップ106は、レーザー加工溝17が形成されたウェーハ1から保護膜16を洗浄して除去するステップである。
(Protective film removal step)
FIG. 12 is a cross-sectional view of a main part of the wafer after the protective film removal step of the device chip manufacturing method shown in FIG. The protective
保護膜除去ステップ106では、洗浄装置が、テープ15を介してウェーハ1の裏面8側をスピンナーテーブルの保持面に吸引保持し、環状フレーム13をクランプ部でクランプする。保護膜除去ステップ106では、洗浄装置は、スピンナーテーブルを軸心回りに回転させた状態で、洗浄液供給ノズルから純水からなる洗浄液をウェーハ1の表面4に供給するとともに、洗浄液供給ノズルをウェーハ1の表面4に沿って移動する。ウェーハ1の表面4に供給された洗浄液は、スピンナーテーブルの回転により発生する遠心力によって、ウェーハ1の表面4上を中心側から外周側に向けて流れてウェーハ1の表面4を洗浄して、デブリ18とともに保護膜16をウェーハ1の表面4上から除去する。
In the protective
(第2貼り替えステップ)
図13は、図2に示されたデバイスチップの製造方法の第2貼り替えステップ後のウェーハの要部の断面図である。第2貼り替えステップ107は、ウェーハ1の表面4に保護部材である保護テープ10を貼着するとともに、ウェーハ1の裏面8からテープ15が剥離するステップである。
(2nd replacement step)
FIG. 13 is a cross-sectional view of a main part of the wafer after the second replacement step of the device chip manufacturing method shown in FIG. The
第2貼り替えステップ107では、図13に示すように、ウェーハ1と同径の円板状の保護テープ10の糊層をウェーハ1の表面4側に貼着して、ウェーハ1の裏面8からテープ15が剥離する。
In the
(分割ステップ)
図14は、図2に示されたデバイスチップの製造方法の分割ステップの要部を示す断面図である。図15は、図2に示されたデバイスチップの製造方法の分割ステップ後のウェーハの要部の断面図である。分割ステップ108は、ウェーハ1に対して外力を付与し、改質層11を破断起点にしてウェーハ1をストリート3に沿って分割し、複数のデバイスチップ7を形成するステップである。
(Split step)
FIG. 14 is a cross-sectional view showing a main part of the division step of the device chip manufacturing method shown in FIG. FIG. 15 is a cross-sectional view of a main part of the wafer after the division step of the device chip manufacturing method shown in FIG. The
分割ステップ108では、研削装置50は、保護テープ10を介してチャックテーブル51の保持面52にウェーハ1を吸引保持し、図14に示すように、研削水供給ノズルから研削液を供給しつつ軸心回りに回転する研削ホイールの研削砥石53をウェーハ1の裏面8側に鉛直方向に沿って押圧して、ウェーハ1を裏面8側から研削する。分割ステップ108では、ウェーハ1は、研削砥石53により薄化させて図15に示す所定の仕上げ厚さ19まで薄化されるとともに、研削砥石53から外力である押圧力が作用する。すると、ウェーハ1は、基板2の内部に改質層11が形成されているので、改質層11を破断起点にして破断して、図15に示すように、ストリート3に沿って個々のデバイスチップ7に分割される。こうして、実施形態1において、分割ステップ108は、ウェーハ1を裏面8側から研削砥石53で研削して、ウェーハ1をデバイスチップ7に分割する。
In the dividing
以上説明した実施形態1に係るデバイスチップの製造方法は、レーザー加工溝17を形成する機能層分割ステップ105の前に予めウェーハ1の内部に改質層11を形成してウェーハ1の表面4側まで伸展する亀裂12を形成しておくことで、保護膜被覆ステップ104においてウェーハ1の表面4に被覆した保護膜16を亀裂12の周辺部分のみ薄くする。これにより、実施形態1に係るデバイスチップの製造方法は、機能層分割ステップ105においてアブレーション加工で照射するレーザー光線44の出力を亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法のレーザー光線44の出力よりも小さくしても溝底に基板2を露出させる所望の深さのレーザー加工溝17が形成できる。
In the device chip manufacturing method according to the first embodiment described above, the modified
実施形態1に係るデバイスチップの製造方法は、レーザー加工溝17を形成する前に保護膜16を形成するので、機能層6が剥離することを抑制できる。また、実施形態1に係るデバイスチップの製造方法は、レーザー加工溝17を形成するためのレーザー光線44の出力よりも小さくするので、ウェーハ1の基板2のレーザー光線44の熱等の影響を受ける領域を抑制することができる。その結果、デバイスチップの製造方法は、機能層6が剥離することを抑制しながらもウェーハ1を個々のデバイスチップ7に分割でき、デバイスチップ7の抗折強度の低下を抑制することができるという効果を奏する。
In the method for manufacturing a device chip according to the first embodiment, since the
また、実施形態1に係るデバイスチップの製造方法は、デバイス5に被覆された保護膜16の厚さは所定の厚さであるため、デバイス5へのデブリ18の付着も抑えられる。
Further, in the method for manufacturing the device chip according to the first embodiment, since the thickness of the
次に、本発明の発明者らは前述した実施形態1に係るデバイスチップの製造方法の効果を製造したデバイスチップ7の抗折強度を測定することで確認した。結果を表1に示す。
Next, the inventors of the present invention confirmed by measuring the bending strength of the
表1の本発明品1と比較例1とは同じ加工対象のウェーハ1から分割したデバイスチップ7の抗折強度を測定した。表1の本発明品1は、実施形態1に係るデバイスチップの製造方法でデバイスチップ7を製造し、比較例1は、亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法でデバイスチップ7を製造した。表1の本発明品1と比較例1とは、亀裂形成ステップ102の有無、機能層分割ステップ105のレーザー光線44の出力を除いて加工条件を同じにした。
The bending strength of the
表1の本発明品2と比較例2とは同じ加工対象のウェーハ1から分割したデバイスチップ7の抗折強度を測定した。表1の本発明品2は、実施形態1に係るデバイスチップの製造方法でデバイスチップ7を製造し、比較例2は、亀裂12を形成することなく保護膜16を形成したウェーハ1にレーザー加工溝17を形成する従来の製造方法でデバイスチップ7を製造した。表1の本発明品2と比較例2とは、亀裂形成ステップ102の有無、機能層分割ステップ105のレーザー光線44の出力を除いて加工条件を同じにした。
The bending strength of the
本発明品1、本発明品2、比較例1及び比較例2それぞれにおいて、複数のデバイスチップ7の抗折強度を測定し、表1は、本発明品1、本発明品2、比較例1及び比較例2は、それぞれ、複数のデバイスチップ7の抗折強度の平均値を示している。
In each of the
表1によれは、比較例1の抗折強度が236.23Mpaであるのに対し、本発明品1の抗折強度が251.22Mpaであった。
According to Table 1, the bending strength of Comparative Example 1 was 236.23Mpa, whereas the bending strength of the
また、表1によれは、比較例2の抗折強度が255.51Mpaであるのに対し、本発明品2の抗折強度が260.12Mpaであった。
Further, according to Table 1, the bending strength of Comparative Example 2 was 255.51 Mpa, whereas the bending strength of the
よって、表1によれは、レーザー加工溝17を形成する機能層分割ステップ105の前に予めウェーハ1の内部に改質層11を形成してウェーハ1の表面4側まで伸展する亀裂12を形成しておくことで、機能層6が剥離することを抑制しながらもウェーハ1を個々のデバイスチップ7に分割でき、デバイスチップ7の抗折強度の低下を抑制することができることが明らかとなった。
Therefore, according to Table 1, the modified
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。例えば、本発明は、第2貼り替えステップ107を実施することなく、分割ステップ108において、テープ15を拡張して、ウェーハ1を改質層11を破断起点に破断して、個々のデバイスチップ7に分割しても良い。この場合、本発明は、レーザー加工溝17を形成する機能層分割ステップ105の実施前に、研削装置50を用いてウェーハ1を仕上げ厚さ19まで薄化するのが望ましい。
The present invention is not limited to the above embodiment. That is, it can be variously modified and carried out within a range that does not deviate from the gist of the present invention. For example, in the present invention, in the dividing
1 ウェーハ
2 基板
3 ストリート
4 表面
5 デバイス
6 機能層
7 デバイスチップ
8 裏面
10 保護テープ(保護部材)
11 改質層
12 亀裂
13 環状フレーム
14 開口
15 テープ
16 保護膜
17 レーザー加工溝
24 レーザー光線
35 液状の樹脂
44 レーザー光線
53 研削砥石
101 保護部材貼着ステップ
102 亀裂形成ステップ
103 貼り替えステップ
104 保護膜被覆ステップ
105 機能層分割ステップ
106 保護膜除去ステップ
108 分割ステップ
1
11
Claims (2)
デバイスが形成されたウェーハの表面側に保護部材を貼着する保護部材貼着ステップと、
該保護部材が貼着されたウェーハに、該基板に対して透過性を有する波長のレーザー光線をウェーハの裏面側から照射し、該基板の内部に該ストリートに沿った改質層を形成するとともに、該改質層から伸展してウェーハの表面側に至る該ストリートに沿った亀裂を形成する亀裂形成ステップと、
該亀裂形成ステップ実施後、環状フレームの開口を塞ぐテープにウェーハの裏面側を固定し、ウェーハの表面側から該保護部材が剥離する貼り替えステップと、
該環状フレームに固定されたウェーハの表面に液状の保護膜を被覆する保護膜被覆ステップと、
該保護膜が被覆されたウェーハの表面側に、基板に対して吸収性を有する波長のレーザー光線を該亀裂に沿って照射し、該ストリートに沿ったレーザー加工溝を形成して該機能層を分割する機能層分割ステップと、
該レーザー加工溝が形成されたウェーハから該保護膜を洗浄して除去する保護膜除去ステップと、
ウェーハに対して外力を付与し、該改質層を破断起点にしてウェーハを分割し、複数のデバイスチップを形成する分割ステップと、を備え、
該保護膜被覆ステップでは、ウェーハの表面側に露出した該亀裂の周辺は該保護膜の厚さが薄くなっていることを特徴とするデバイスチップの製造方法。 A device chip manufacturing method for manufacturing a device chip by dividing a wafer in which a device is formed by a functional layer laminated on the surface of a substrate along a plurality of streets that partition the device.
A protective member attachment step for attaching a protective member to the surface side of the wafer on which the device is formed,
The wafer to which the protective member is attached is irradiated with a laser beam having a wavelength that is transparent to the substrate from the back surface side of the wafer to form a modified layer along the street inside the substrate. A crack forming step that extends from the modified layer to form a crack along the street leading to the surface side of the wafer.
After performing the crack forming step, the back surface side of the wafer is fixed to the tape that closes the opening of the annular frame, and the protective member is peeled off from the front surface side of the wafer.
A protective film coating step that coats the surface of the wafer fixed to the annular frame with a liquid protective film,
The surface side of the wafer coated with the protective film is irradiated with a laser beam having a wavelength that is absorbent to the substrate along the cracks, and a laser machined groove along the street is formed to divide the functional layer. Functional layer division steps to be performed and
A protective film removal step of cleaning and removing the protective film from the wafer on which the laser-machined groove is formed, and
A division step of applying an external force to the wafer, dividing the wafer using the reformed layer as a fracture starting point, and forming a plurality of device chips is provided.
In the protective film coating step, a method for manufacturing a device chip, characterized in that the thickness of the protective film is thin around the cracks exposed on the surface side of the wafer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020212933A JP2022099148A (en) | 2020-12-22 | 2020-12-22 | Manufacturing method of device chip |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020212933A JP2022099148A (en) | 2020-12-22 | 2020-12-22 | Manufacturing method of device chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022099148A true JP2022099148A (en) | 2022-07-04 |
Family
ID=82261749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020212933A Pending JP2022099148A (en) | 2020-12-22 | 2020-12-22 | Manufacturing method of device chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022099148A (en) |
-
2020
- 2020-12-22 JP JP2020212933A patent/JP2022099148A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4471632B2 (en) | Wafer processing method | |
JP6325279B2 (en) | Wafer processing method | |
JP2005353935A (en) | Wafer processing method | |
US10825678B2 (en) | Wafer processing method | |
TW201436013A (en) | Wafer processing method | |
JP2005032903A (en) | Semiconductor device and its manufacturing method | |
JP6438304B2 (en) | Wafer processing method | |
JP2022099148A (en) | Manufacturing method of device chip | |
CN115440580A (en) | Method for processing wafer | |
TWI831886B (en) | Device chip manufacturing method | |
JP2023135423A (en) | Wafer processing method | |
JP2006287271A (en) | Method of manufacturing semiconductor device | |
JP2020009864A (en) | Grinding method of workpiece | |
JP2024005648A (en) | Processing method | |
JP2022077825A (en) | Manufacturing method for chip | |
US20240128087A1 (en) | Wafer processing method | |
US20220399235A1 (en) | Manufacturing method for device chip | |
JP2021019136A (en) | Processing method of wafer | |
CN114464572A (en) | Method for processing wafer | |
JP2024025991A (en) | Wafer processing method | |
TW202326844A (en) | Wafer processing method capable of forming elements in areas divided by a plurality of intersecting predetermined dividing lines | |
JP2021158164A (en) | Device chip manufacturing method | |
JP2021153126A (en) | Workpiece processing method | |
JP2022054894A (en) | Wafer processing method | |
KR20220076308A (en) | Method for processing wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231030 |