JP2022096640A - 応力センサ及びその操作方法 - Google Patents

Abstract

【課題】正確且つ容易に読み取ることができ、感度及び分解能が高く且つ安定性が向上した、単純な応力センサを提供する。【解決手段】応力センサ回路１００は、基板１０２及びブリッジ回路１１０を含む。ブリッジ回路は、出力ノードＶｏｕｔと接地ノードＧＮＤとの間に接続され、第１ブランチ１１２及び第２ブランチ１２０を含み、第１ブランチは、第１中間ノード１１８において可変抵抗器１１６と第１抵抗器１１４を有する。第２ブランチは、第２中間ノード１２６において値Ｒｒｅｆの可変基準抵抗器１２４と第２抵抗器１２２を有し、可変基準抵抗器は、複数の離散値Ｒｒｅｆにわたってスイープされる。ブリッジ回路は、増幅器１４０も含み、増幅器は、基板に加わる機械的応力及び値Ｒｒｅｆの関数としてのデジタル電圧出力を前記出力ノードに生成するように構成されている。【選択図】図１

Description

本開示の分野は、概して、応力センサに関し、より具体的には、応力監視用に構成されたブリッジ回路を含む応力センサ及びその操作方法に関する。

多くの電気システムは、例えばシリコンウエハなどの半導体ウエハ上に作製された電子回路に実装されるか、あるいは電子回路を含んでいる。半導体ウエハの加工やパッケージングは、切断作業そのものや、パッケージにダイを封入するためのその後のモールディングプロセスによって、ウエハから切り出されるダイに機械的な応力を加えてしまうことがある。このような応力は、電気システム、その回路、及びその構造体の性能に影響を与える場合がある。例えば、パッケージング後の応力は、アナログ／デジタル変換器、デジタル／アナログ変換器、及び、電圧基準回路の精度に顕著な影響を与える。そのような応力は、さらに、ウエハに実装されたトランジスタのキャリア移動度にも影響を与える。従って、応力センサを電子回路に組み込むことにより、より大きな回路またはシステムオンチップ（ＳｏＣ）に作用する機械的応力を特定することが頻繁に行われている。

（１）正確且つ容易に読み取ることができ、（２）感度及び分解能が高く且つ安定性が向上した、単純な応力センサが所望されている。

本開示の一態様によれば、応力センサ回路が提供される。当該応力センサ回路は、機械的応力を受けるように構成された基板と、前記基板に配置され且つ出力ノードと接地ノードとの間に接続されたブリッジ回路とを含む。前記ブリッジ回路は、値Ｒ１の第１抵抗器を有する第１ブランチを含み、前記第１抵抗器は、第１中間ノードにおいて、値Ｒの可変抵抗器に接続されている。前記ブリッジ回路は、値Ｒ２の第２抵抗器を有する第２ブランチも含み、前記第２抵抗器は、第２中間ノードにおいて、値Ｒｒｅｆの可変基準抵抗器に接続されており、前記可変基準抵抗器は、複数の離散値Ｒｒｅｆにわたってスイープするように構成されている。前記ブリッジ回路は、前記第１中間ノードに接続された正の入力端子及び前記第２中間ノードに接続された負の入力端子を有する増幅器をさらに含む。前記増幅器は、前記基板に加わる前記機械的応力及び前記値Ｒｒｅｆの関数としてのデジタル電圧出力を前記出力ノードに生成するように構成されている。

本開示の別の態様によれば、基板に加わる機械的応力を測定する方法が提供される。当該方法は、出力ノードとグラウンドとの間に接続されたブリッジ回路に電圧を供給することを含む。前記ブリッジ回路は、値Ｒの可変抵抗器に接続された値Ｒ１の第１抵抗器を有する第１ブランチと、値Ｒｒｅｆの可変基準抵抗器に接続された値Ｒ２の第２抵抗器を有する第２ブランチとを含む。当該方法は、複数の離散値Ｒｒｅｆにわたって前記可変基準抵抗器をスイープすることによって前記値Ｒｒｅｆを変化させることと、前記機械的応力及び前記値Ｒｒｅｆの関数として変化する前記出力ノードにおけるデジタル電圧出力を読み取ることとをさらに含む。

本開示のさらなる態様によれば、応力センサシステムが提供される。当該システムは、機械的応力を受けるように構成された基板と、前記基板に配置され且つ出力ノードと接地ノードとの間に接続されたブリッジ回路と、を含む。前記ブリッジ回路は、値Ｒ１の第１抵抗器であって、第１中間ノードにおいて値Ｒの可変抵抗器に接続された第１抵抗器を有する第１ブランチと、値Ｒ２の第２抵抗器であって、第２中間ノードにおいて値Ｒｒｅｆの可変基準抵抗器に接続された第２抵抗器を有する第２ブランチとを含む。前記ブリッジ回路は、前記第１中間ノードに接続された正の入力端子及び前記第２中間ノードに接続された負の入力端子を有する増幅器も含む。前記増幅器は、前記基板に加わる前記機械的応力及び前記値Ｒｒｅｆの関数としてのデジタル電圧出力を前記出力ノードに生成するように構成されている。前記システムは、前記可変基準抵抗器及び前記出力ノードに接続されたマイクロプロセッサも含む。前記マイクロプロセッサは、複数の離散値Ｒｒｅｆにわたってスイープするように前記可変基準抵抗器を制御するとともに、前記出力ノードにおける前記デジタル電圧出力を読み取るように構成されている。

上述した特徴、機能、及び、利点は、様々な実施形態において個別に達成することができ、あるいは、さらに他の実施形態と組み合わせてもよく、そのさらなる詳細は、以下の記載及び図面を参照することによって明らかになるものである。

応力センサ回路の一実施形態の概略図である。 図１に示した応力センサ回路における抵抗値シフトに対する例示的なデジタル電圧出力のグラフである。 図１に示した応力センサ回路における基準抵抗値の制御下での変化に対する例示的なデジタル電圧出力のグラフである。 基板に加わる機械的応力を測定する方法の一実施形態のフローチャートである。 基板に加わる機械的応力を測定する方法の別の実施形態のフローチャートである。

本明細書において、単数形で記載されている要素または工程は、特に明示されていない限り、複数の要素あるいは工程を必ずしも排除するものではない。加えて、本発明の「一実施形態」や「例示的な実施形態」に言及することは、記載した特徴を同様に取り入れた別の実施形態の存在を排除することを意図するものではない。

本明細書に記載の応力センサの実施形態は、イリノイ州シカゴのボーイングカンパニーに譲渡された米国特許第９，４０５，３０５号「Precision Voltage Reference Circuit with Tunable Resistance」に記載のＰＶＲ回路、及び、イリノイ州シカゴのボーイングカンパニーに譲渡された米国特許第１０，７０４，９６９号「Stress Sensor」に記載の応力センサ回路などの、ある種の高精度電圧基準（PVR: precision voltage reference）回路に構造が類似するブリッジ回路を提供するものであり、これらの米国特許はいずれも、参照によりその全体が本明細書に組み込まれる。このようなＰＶＲ回路は、一般に、経年変化、温度変化、放射線事象のもとでも安定した電圧出力を実現するように設計される。電圧基準のわずかな変化でさえも、加速度、位置、及び回転のエラーにつながるため、このような精度は非常に重要である。例えば、大陸間ミサイルや宇宙船などの長距離誘導ビークルのようなビークルでは、精度及び正確度の誤差の許容度が低く、これを満たすために慣性振り子方式の航法システムやジャイロ方式の航法システム、あるいはこれらの組み合わせを使用しているものがある。

本開示のシステム及び方法は、応力センサの安定性及び分解能を向上させ、特に、その出力が、温度、供給電圧、周波数、及びその他の環境変数の好ましくない変動に対応することができる。応力センサからの電圧出力が高出力と低出力（例えば高出力を「１」、低出力を「０」と称する）との間で切り替わる、すなわちトグルするトグル閾値の間で、応力センサの１つの抵抗素子をデジタル駆動する。開示のシステム及び方法は、これらの応力センサのヒステリシス性と平均化の利点を利用して、これらのトグル閾値のデジタル表示を高い分解能で特定することを実現する。これらの利点は、応力センサ内にＡＤＣを必要とせずに実現される。本開示のシステム及び方法は、本明細書に詳述するように、応力センサの電圧出力の特性にも依存しており、有効にデジタル出力を模して、当該出力をデジタルデバイス（例えば、マイクロコントローラ、マイクロプロセッサ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）など）に直接供給できるようにする。

本明細書に記載の応力センサは、大型の機械構造体に組み込まれる半導体ウエハにも実施することができ、大型機械構造体の機械的な歪みは、半導体ウエハ自体の機械的な歪みに密接につながっている。いくつかの実施形態は、より大型の機械構造体に加わる局所的な応力を、マイクロスケールで監視することを実現する。本明細書に記載の応力センサの実施形態は、より高い感度及びより単純な実装と、例えばより単純且つ正確なデジタル読み出しなどのより簡単な操作とを実現する。

図１は、基板１０２に配置された応力センサ回路１００の一実施形態の概略図である。応力センサ回路１００は、出力ノードＶｏｕｔと接地ノードＧＮＤとの間に接続されたブリッジ回路１１０を含む。出力ノードと、当該出力ノードに存在する出力電圧とを、本明細書では互換的にＶｏｕｔと称する。ブリッジ回路１１０は、チューニングブランチと称されることもある第１ブランチ１１２を含んでおり、当該ブランチは、値Ｒ１の抵抗器１１４及び値Ｒの抵抗器１１６を有する。第１ブランチ１１２内において、抵抗器１１４と抵抗器１１６との間に第１中間ノード１１８がある。ブリッジ回路１１０は、可変ブランチと称されることもある第２ブランチ１２０も含んでおり、当該ブランチは、値Ｒ２の抵抗器１２２及び値Ｒｒｅｆの可変基準抵抗器１２４を有する。第２ブランチ１２０内において、抵抗器１２２と抵抗器１２４との間に第２中間ノード１２６がある。いくつかの実施形態において、第１ブランチ１１２及び第２ブランチ１２０の各抵抗器１１４及び１２２、ならびに抵抗器１２４は、高精度の抵抗器であり、温度安定性及び放射線安定性を有する。いくつかの実施形態では、抵抗器１１４と抵抗器１２２は値が等しく、また、他の実施形態では、抵抗器１１４と抵抗器１２２は値が異なる。また、抵抗器１１４と抵抗器１２２とが同じ配向を有するものとして示しているが、実施形態によっては、抵抗器１２２を抵抗器１１４に対して実質的に垂直に配向してもよい。

ブリッジ回路１１０は、第１中間ノード１１８と第２中間ノード１２６との間にブリッジとして接続された増幅器１４０も含む。増幅器１４０には、電圧Ｖｄｄが供給される。増幅器１４０は、第１中間ノード１１８に接続された正の入力端子と、第２中間ノード１２６に接続された負の入力端子とを含む。増幅器１４０は、Ｖｏｕｔに接続された出力端子も含む。いくつかの実施形態において、増幅器１４０は、複数の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、これにより、増幅器１４０は、温度安定性及び放射線安定性を有する。

動作の際は、Ｖｏｕｔが、其々、値Ｒ１及びＲと値Ｒ２及びＲｒｅｆとに基づいて、第１ブランチ１１２及び第２ブランチ１２０によって分圧される。中間ノード１１８には電圧Ｖｂが、第２中間ノード１２６には電圧Ｖａが生じる。第２ブランチ１２０によって形成される分圧器は、比較的線形であり、すなわち、ＶａはＶｏｕｔに対して線形である。ＰＶＲ回路などのいくつかの実施形態において、第１ブランチ１１２によって形成される分圧器は、好ましくは、抵抗器１１６の実装及びその値Ｒに基づいて、実質的に非線形であり、すなわち、ＶｂはＶｏｕｔに対して実質的に非線形である。このような構成によれば、ＰＶＲ回路の出力は、抵抗値Ｒ１、Ｒ２及びＲｒｅｆの変化に対する感度が低くなる。本明細書に記載のブリッジ回路の他の実施形態において、第１ブランチ１１２によって形成される分圧器は、好ましくは、抵抗器１１６の実装に基づいて、より線形（例えばわずかに非線形）であり、例えば機械的応力によって相対的な抵抗値Ｒ１、Ｒ２、及びＲｒｅｆが互いに対して変化すると、Ｖｏｕｔがより大きく且つ急峻な感度を呈する。

増幅器１４０は、線形で高利得の誤差増幅器として動作してＶｏｕｔを生成し、これがブランチにフィードバックされて、ブリッジ回路１１０の自己参照として機能する。増幅器１４０を用いたブリッジ回路１１０の自己参照は、供給依存性を実質的になくし、起動回路（図示せず）を介して起動電圧が印加されると、閉ループ収束を実現する。起動回路は、例えば、電源投入時に第２中間ノード１２６の電圧Ｖａを上げることにより、ループを起動させる。増幅器１４０は、ほぼ非調整の電圧供給源によって供給され、少なくとも１００ｄＢの電源除去（ＰＳＲ：power supply rejection）で実装することができる。また、増幅器１４０は、閉ループの順方向経路で動作し、これにより、例えば温度や放射に対する増幅器自体のシフトがブリッジの安定性に与える影響を低減及び／又は最小限に抑制する。

応力センサ回路の１つの実施形態において、抵抗器１１６の値Ｒ（Ｒ＝１／ＣＦ）は、準一定に維持される。これは、周波数Ｆを一定値に、且つキャパシタンスＣを一定値に調整し、寄生素子（例えば米国特許第１０，７０４，９６９号に示すようなスイッチトキャパシタ等価抵抗１１６を形成する半導体スイッチの接合コンデンサなど）の小さな残留非線形性を利用して、ブリッジの中間ノード、ひいてはその出力（Ｖｏｕｔ）を含む回路全体の均衡を実現することによって達成される。これにより、応力センサ回路１００は、Ｒ１、Ｒ２、またはこれらの差の変化に対して、相対的により感度が高い。これらの値のいずれかが変化すると、Ｖｏｕｔは、高出力から低出力に（例えば、「１」として設定される高出力から「０」として設定される低出力に）比較的急峻に変化する。場合によっては、応力センサ回路１００が最適な感度となるように抵抗器Ｒを所望の初期状態に調整することが難しいことがある。さらに、温度、経年変化、供給電圧、及び周波数が、応力センサ回路１００の初期設定の時点とセンサからの読み取りの時点との間で変化する。このような場合には、センサ出力の誤トリガーまたはミストリガーが発生し得る。

本開示によれば、第１ブランチ１１２が増幅器１４０を介して少なくともある程度の正のフィードバックを呈することが実現される。具体的には、Ｖｏｕｔが高出力である際、抵抗器１１４と抵抗器１１６での分圧の結果、この電圧出力が、増幅器１４０の正の端子における対応して高い電圧に寄与し、その逆も然りである。例示的な実施形態では、増幅器１４０は、値Ｒ１またはＲ２（またはこれらの差）の変化を受けて、高出力から低出力への電圧出力の急峻なシフトを示す。この電圧出力シフトを、電圧出力曲線２００として図２にグラフで示す。従って、ブリッジ回路の抵抗素子のうちの１つの抵抗値（具体的には抵抗器１２４の値Ｒｒｅｆ）を変化させることによって、高出力と低出力、及び、低出力と高出力との間で切り替えまたはスイッチするようにＶｏｕｔを駆動することを、さらに実現することができる。この正のフィードバック挙動の結果は、センサのループのヒステリシス性でもあり（例えば、増幅器１４０の周囲にループ配置された第１ブランチ１１２は、調整可能なヒステリシスコンパレータまたは調整可能なシュミットトリガーと機能的に等価である）、これが（抵抗値の上昇スイープ中と下降スイープ中に）反対の出力トグル閾値を呈し、これらは同時ではなく、変化させている抵抗素子の２つの異なる値（具体的には抵抗器１２４の値Ｒｒｅｆ）において発生するものである。従って、図２に示す電圧出力挙動は、２つの異なるトグル閾値、すなわち、一度は抵抗値の上昇変化スティミュラス、一度は抵抗値の下降変化スティミュラスで、繰り返される（本明細書でさらに説明する図３も参照のこと）。

本明細書でさらに詳述するように、他のすべての要素を固定し且つ環境条件を可能な限り一定にした状態で、ブリッジ回路１１０のトグル閾値を含む所定範囲の値の間でＲｒｅｆを変化させることによって、電圧出力のトグルを引き起こすことができ、結果としてこれらのトグル閾値を容易に特定することができる。Ｒｒｅｆをこの値の範囲内で上昇スイープと下降スイープの両方で繰り返し駆動することによって、Ｖｏｕｔの出力レベルの（高出力から低出力、及び、低出力から高出力への）トグルが起こるＲｒｅｆの値（または、同様にその駆動パラメータ）の統計分布を得ることができる。この統計分布から平均化を行うことができ、これにより、当該システムは、平均化技術で知られる読み取りの安定性及びノイズフィルタリングの利点を得ることができる。特に、Ｖｏｕｔを切り替えさせる離散的なＲｒｅｆ値の上昇及び下降のデジタル「スイープ」を繰り返すことにより、ランダムなノイズがある場合でも、センサの切り替わり点の正確な位置についてのより統計的な信頼性を蓄積することができる。

Ｒｒｅｆを、繰り返し、（ｉ）電圧Ｖｏｕｔが高出力から低出力に切り替わる高トグル閾値を通って、Ｒｒｅｆの最小値からＲｒｅｆの最大値まで上昇させ、且つ、（ｉｉ）電圧Ｖｏｕｔが低出力から高出力に切り替わる低トグル閾値を通って、Ｒｒｅｆの上記最大値からＲｒｅｆの上記最小値まで降下させる。本明細書でさらに詳述する、Ｒｒｅｆの変化に対するＶｏｕｔのヒステリシス差動電圧応答を、図３にグラフ３００で示す。横軸は、抵抗値（例えばＲｒｅｆの値）であり、縦軸は、電圧（例えば電圧出力Ｖｏｕｔ）である。具体的には、Ｒｒｅｆを変化させることによって、Ｖｏｕｔが、高出力（Ｖｒｅｆ＋、例えば「１」）と低出力（Ｖｒｅｆ－、例えば「０」）との間で選択的に切り替えられる。Ｒｒｅｆが最小値から最大値までドライブされる際に、Ｖｏｕｔは、出力カーブ３０２を横切り、ヒステリシスコンパレータの差動入力は、比例して、β・Ｖｒｅｆ－からβ・Ｖｒｅｆ＋に変化する。Ｒｒｅｆが（例えば３０６において）高トグル閾値に達すると、出力カーブ３０２は、Ｖｒｅｆ＋からＶｒｅｆ－へのＶｏｕｔの遷移を反映する。同様に、Ｒｒｅｆが最大値から最小値までドライブされる際に、Ｖｏｕｔは、出力カーブ３０４を横切り、ヒステリシスコンパレータの差動入力は、比例して、β・Ｖｒｅｆ＋からβ・Ｖｒｅｆ－に戻るように変化する。Ｒｒｅｆが（例えば３０８において）低トグル閾値に達すると、出力カーブ３０４は、Ｖｒｅｆ－からＶｒｅｆ＋へのＶｏｕｔの遷移を反映する。本実施形態において、係数β＝Ｒ（Ｖｒｅｆ）／[Ｒ１＋Ｒ（Ｖｒｅｆ）]であり、ここで、上述のように、Ｒは、クロック周波数Ｆと固定容量Ｃによって決まる。また、Ｒｒｅｆの最大値及び最小値は、其々、（実際の閾値とノイズとの区別を可能にする所定のマージン分）高トグル閾値より高い値、及び、低トグル閾値より低い値に設定及び選択される。

例示的な実施形態において、抵抗器１２４は、デジタル制御のポテンショメーターまたはＲ－ＤＡＣとして実施することができ、本明細書では「Ｒ－ＤＡＣ１２４」と称する場合がある。Ｒ－ＤＡＣ１２４は、デジタル「ワード」とも称されるデジタルコードを用いてＲｒｅｆの値を変化させ、各コードは、固有の抵抗値を表す（例えば直列に配置された内部抵抗の組合せ）を表す。例示的な実施形態において、Ｒ－ＤＡＣ１２４は、少なくとも８ビット長のデジタルワードに対応する。特定の一実施形態において、Ｒ－ＤＡＣ１２４は、ＬＳＢ（Least Significant Bit）あたり２．５ｋΩ／２５６＝９．８Ωの分解能を実現する８ビットインターフェースの２．５ｋΩデジタルポテンショメータを含み、この分解能は、ブリッジ回路１１０における同等の感知分解能になる。このデータから、対応する検知可能な最小応力量（例えば圧力としてｋＰａで表される）を計算することができる。

いくつかの実施形態において、Ｒ－ＤＡＣ１２４は、マイクロコントローラ、マイクロプロセッサ、ＤＳＰ、ＦＰＧＡなどのデジタルデバイス１５０によって、インターフェースを介して制御可能である。デジタルデバイス１５０は、デジタルデバイス１４０とＲ－ＤＡＣ１２４とが通信できるように、Ｒ－ＤＡＣ１２４に接続されている。デジタルデバイス１５０は、Ｒ－ＤＡＣ１２４を制御する（例えば、値Ｒｒｅｆを変化させるためにＲ－ＤＡＣ１２４が用いるデジタルワードを保存する）のに適したデジタルメモリレジスタを含む。これに加えてまたは代えて、デジタルデバイス１５０は、Ｒｒｅｆを制御する各デジタルワードをＲ－ＤＡＣ１２４から読み取り且つ記録する。さらに、デジタルデバイス１５０は、増幅器１４０の出力ノードにおけるＶｏｕｔを読み取る。従って、デジタルデバイス１５０は、Ｖｏｕｔが高出力（例えば１）から低出力（例えば０）に、そして低出力から高出力に切り替わる、Ｒ－ＤＡＣ１２４に供給されるＲｒｅｆ（等価的にはＲｒｅｆの値）を制御するデジタルワードを、読み取って記録するように構成されている。デジタルデバイス１５０は、センサのデジタル出力電圧がトグルされた際に、これらのＲｒｅｆ値をＲ－ＤＡＣ１２４に供給された対応するデジタルワードとして特定し、これらのＲｒｅｆ値を、其々、高トグル閾値及び低トグル閾値として記録する。

注目すべきこととして、グラフ３００に示すような高出力から低出力及び低出力から高出力へのＶｏｕｔの特徴的な応答は、アナログ状態であるが、十分に急峻であるため、デジタルデバイス１５０によって直接的に識別及び読み取りが可能である。従って、上述したように、Ｖｏｕｔは、機能的にはデジタル出力と同等と考えることができる。このデジタル出力は、信号の前調整を行うことなく、且つ、追加の比較器を必要とすることなく、ブリッジ回路１１０を用いて直接取得することができる。従って、本開示のブリッジ回路１１０は、デジタル入力（例えばＲ－ＤＡＣ１２４によって用いられるデジタルワード）及びデジタル出力（例えばデジタルデバイス１５０によって直接読み取られるＶｏｕｔレベル）を含むものとみなすことができる。

なお、高電圧値及び低電圧値は、一般的にはＨｉｇｈまたは「１」の出力、及び、Ｌｏｗまたは「０」の出力と称されるが、ブリッジ回路１１０の固有の構造、当該回路に含まれる種々の抵抗素子の値、ならびに増幅器１４０の特性に依存する。例えば、特定の一実施形態では、高出力は、１．０Ｖと１．２Ｖとの間であり、低出力は、０．２Ｖと０．４Ｖとの間である。ただし、本開示は、好適に一般化されて、高出力と低出力との差が、（例えばＲｒｅｆのトグル閾値における）これらの間のシフトの急峻さによって容易に識別できるような高分解能のＶｏｕｔを実現する。さらに、ブリッジ回路１１０は、その実質的にデジタルの特性によって、比較的高いノイズ耐性を呈する。

Ｖｏｕｔの遷移がデジタルデバイス１５０で検知された際の値Ｒｒｅｆ（これは、値Ｒｒｅｆを制御するためにＲ－ＤＡＣ１２４に対して発行されたデジタルワードで表され得る）は、熱雑音やその他の作用による影響を受け、これらの作用は、事実上ランダムな場合、固有の「ディザー（dither）」と解釈することができる。このディザーを、応力センサ回路１００の分解能を上げるために有利に利用することができる。いくつかの実施形態において、応力センサ回路１００の動作中に、人工的な（例えばデジタルの）ディザーが意図的に導入される。いくつかのこのような実施形態において、このデジタルディザーは、疑似乱数生成（ＰＲＮＧ：Pseudo-Random Number Generator）回路（図示せず）で生成されたランダムなバイナリノイズの形で導入される。Ｖｏｕｔの各遷移値は、ＤＣ定数値であり、観測対象の変数は当然遅いので、（例えば非常に長い平均化を用いて）この人工ノイズの単純なローパスフィルタリングを行うことができ、これにより、ほとんどのノイズを排除して、対象の値を分離することができる。特定の一実施形態において、抵抗Ｒｒｅｆに並列または直列のデジタルポテンショメータの形で、微細なディザーが導入される。この追加のデジタルポテンショメータは、Ｒ－ＤＡＣ１２４の元のデジタル分解能の１ＬＳＢを越えてトグル閾値の範囲を広げるランダムなデジタルワードによって変調される。平均化の手法と組み合わせることで、この手法により、正確なトグル閾値Ｒｒｅｆ（Ｒ－ＤＡＣ１２４に供給される固有のデジタルワードで表される）の特定が容易になる。

応力センサ回路１００を効果的にデジタル化する本手法は、以前の応力センサと同様に、回路の経年変化や環境条件（例えば温度）の変化に対してやや脆弱である。これらの変動は、トグル閾値Ｒｒｅｆに、ランダムまたは系統的に影響を与え得る。いくつかの実施態様において、例えば、トグル閾値Ｒｒｅｆは、クロック周波数Ｆ、印加電圧Ｖｄｄ、及び／又は温度の変化によって、４～６ＬＳＢもシフトする。このようなシフトにより、応力センサ回路１００の偽陽性トリガーが発生する可能性があり、あるいは、シフトが大きすぎて、応力センサ回路１００が検知すべき機械的応力の変化が検知されない可能性がある。

Ｒｒｅｆの高トグル閾値と低トグル閾値の両方が、これらの状況によって同様に影響されることが、本開示の有利な形での実現である。従って、デジタルデバイス１５０は、Ｒｒｅｆの高トグル閾値と低トグル閾値のデジタルワード表示を記録することによって、それらの差を計算するように構成されている。すなわち、デジタルデバイス１５０は、Ｒｒｅｆが最小値から最大値まで上向きに増加するＲｒｅｆ上昇スイープ中に、高出力から低出力へのＶｏｕｔの遷移をデジタルデバイス１５０が検知した際に高トグル閾値を記録する。同様に、デジタルデバイス１５０は、Ｒｒｅｆが最大値から最小値まで下向きに減少する次のＲｒｅｆ下降スイープ中に、低出力から高出力へのＶｏｕｔの遷移をデジタルデバイス１５０が検知した際に低トグル閾値を記録する。デジタルデバイス１５０は、差分読み出し値と称される、高トグル閾値と低トグル閾値との差を計算する。例示的な一実施形態において、上述した絶対的なトグル閾値の大きなシフトとは異なり、この差分読み出し値は、クロック周波数Ｆ、印加電圧Ｖｄｄ、及び／又は温度の大幅な変動を受けても、２ＬＳＢまでしかシフトしない。

従って、この差分読み出し値は、絶対的なトグル閾値よりも高い安定性及び信頼性を呈する。ひいては、環境・経年変化による影響を受けにくくして、応力センサ回路１００のより正確な動作を実現することができる。Ｒｒｅｆの絶対的トグル閾値に関して本明細書で上述した平均化の利点は、差分読み出し値にも同様に当てはめることができる。具体的には、ノイズ及び／又は他のパラメータの変動の導入、または、システム内で自然に発生するノイズ・変動の利用を行いつつ、上昇スイープ及び下降スイープを任意の回数繰り返して、センサの差分読み出し値の分解能を上げることができる。

従って、応力センサ回路１００は、高感度の「抵抗値－デジタル変換器（ＲＤＣ）」回路であり、抵抗器１１４及び１２２の移動（またはこれらの差）をより高い分解能で測定することができる。

図４は、ブリッジ回路１１０が配置された基板１０２に加わる機械的応力を測定する方法４００の一実施形態のフローチャートである。４１０において、出力ノードＶｏｕｔと接地ノードＧＮＤとの間に接続されたブリッジ回路１１０に、電圧が供給される。ブリッジ回路１１０は、抵抗器１１４（値Ｒ１を有する）、可変抵抗器１１６（値Ｒを有する）、抵抗器１２２（値Ｒ２を有する）、及び、可変基準抵抗器１２４（可変値Ｒｒｅｆを有する）を含む。ブリッジ回路の平衡点と出力ノード電圧は、基板１０２が受ける機械的応力の関数として変化する。

４２０において、可変基準抵抗器を複数のＲｒｅｆの複数の離散値にわたってスイープさせることによって値Ｒｒｅｆを変化させ、４３０において、出力ノードにおけるデジタル電圧出力を読み取る。ここで、当該デジタル出力は、基板１０２に加わる機械的応力及び値Ｒｒｅｆの関数として変化する。

方法４００は、追加のステップや代替のステップを含んでいてもよいし、上記よりステップが少なくてもよい。例えば、図５は、基板１０２に加わる機械的応力を測定する別の方法５００の実施形態のフローチャートを示しており、これは、上述のステップ４１０、４２０、４３０ならびに追加のステップを含むものである。具体的には、５１０において（例えばＲ－ＤＡＣ１２４によって）値Ｒｒｅｆを第１の値から第２の値まで上昇スイープで増大させることによって、値Ｒｒｅｆを変化させる（４２０）。各値は、複数ビットのデジタルワード（例えば８ビット以上のデジタルワード）を含み得る。５２０において上昇スイープ中におけるハイレベルからローレベルへのデジタル電圧出力の第１遷移を（例えばデジタルデバイス１５０によって）検知することによって、出力ノードにおけるデジタル電圧を読み取る（４３０）。５３０において、検知した第１遷移に対応する値Ｒｒｅｆの複数ビットのデジタルワード表示を、（例えばデジタルデバイス１５０によって）高トグル閾値として記録する。

その後、５４０において（例えばＲ－ＤＡＣ１２４によって）値Ｒｒｅｆを第２の値から第１の値まで下降スイープで減少させることによって、値Ｒｒｅｆを変化させる（４２０）。５５０において下降スイープ中におけるローレベルからハイレベルへのデジタル電圧出力の第２遷移を（例えばデジタルデバイス１５０によって）検知することによって、出力ノードにおけるデジタル電圧を読み取る（４３０）。５６０において、検知した第２遷移に対応する値Ｒｒｅｆの複数ビットのデジタルワード表示を、（例えばデジタルデバイス１５０によって）低トグル閾値として記録する。

５７０において、高トグル閾値と低トグル閾値の差を、（例えばデジタルデバイス１５０によって）差分読み出し値として記録する。本明細書に記載のように、この方法５００は、何度も繰り返すことができる。

一実施形態において、方法４００または方法５００は、その任意のステップまたはすべてのステップの際に、応力センサ回路に人工ノイズを導入すること、及び、（例えば適当なフィルタリングの後に）差分読み出し値に対する当該人工ノイズの影響を記録することを含む。

本明細書に記載の方法、システム、および装置の例示的な技術的効果は、（ａ）既知のセンシング回路に比べて応力センサ回路の感度及び安定性を改善すること、（ｂ）平均化の利点を適用することにより、センサからのデジタル読み取りの分解能を上げること、（ｃ）これらの利点をＡＤＣを必要とせずに実現すること、のうちの少なくとも１つを含む。

本明細書に記載のシステム及び方法は、本明細書に記載の特定の実施形態に限定されるものではなく、むしろ、システム及び／又は方法のステップの要素を、本明細書に記載の他の要素及び／又はステップとは独立させて別個に用いることもできる。

また、本開示の様々な実施形態の具体的な特徴を、ある図面には図示し、別の図面には示していないことがあるが、これは単に便宜上のものである。本発明の原理に従って、ある図面の任意の特徴は、任意の他の図面の任意の特徴と組み合わせて参照及び／又は権利請求することができる。

また、本開示は、以下の付記による実施例を含む。

付記１． デジタル電圧出力を生成するように動作可能な応力センサ回路であって、
機械的応力を受けるように構成された基板と、
前記基板に配置され且つ出力ノードと接地ノードとの間に接続されたブリッジ回路と、を含み、前記ブリッジ回路は、
値Ｒ１の第１抵抗器であって、第１中間ノードにおいて値Ｒの可変抵抗器に接続された第１抵抗器を有する第１ブランチと、
値Ｒ２の第２抵抗器であって、第２中間ノードにおいて値Ｒｒｅｆの可変基準抵抗器に接続された第２抵抗器を有する第２ブランチと、を含み、前記可変基準抵抗器は、複数の離散値Ｒｒｅｆにわたってスイープするように構成されており、
前記ブリッジ回路は、前記第１中間ノードに接続された正の入力端子及び前記第２中間ノードに接続された負の入力端子を有する増幅器をさらに含み、前記増幅器は、前記基板に加わる前記機械的応力及び前記値Ｒｒｅｆの関数としてのデジタル電圧出力を前記出力ノードに生成するように構成されている、応力センサ回路。

付記２． 前記可変基準抵抗器は、デジタルポテンショメータまたはＲ－ＤＡＣであり、前記値Ｒｒｅｆをデジタル制御するように構成されている、付記１に記載の応力センサ回路。

付記３． 前記可変基準抵抗器は、少なくとも８ビットの分解能を有する、付記２に記載の応力センサ回路。

付記４． 前記出力ノードに接続されるとともに、前記出力ノードにおける前記デジタル電圧出力を読み取るように構成されたデジタルデバイスをさらに含む、付記１～３のいずれか１つに記載の応力センサ回路。

付記５． 前記可変基準抵抗器は、第１の値から第２の値までの上昇スイープ及びその後の前記第２の値から前記第１の値までの下降スイープで、前記値Ｒｒｅｆをデジタル制御するように構成されたＲ－ＤＡＣである、付記４に記載の応力センサ回路。

付記６． 前記デジタルデバイスは、前記上昇スイープ中における前記デジタル電圧出力のハイレベルからローレベルへの第１遷移、及び、前記下降スイープ中における前記デジタル電圧出力の前記ローレベルから前記ハイレベルへの第２遷移を検知するようにさらに構成されている、付記５に記載の応力センサ回路。

付記７． 前記デジタルデバイスは、検知した前記第１遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を高トグル閾値として、且つ、検知した前記第２遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を低トグル閾値として記録するようにさらに構成されている、付記６に記載の応力センサ回路。

付記８． 前記デジタルデバイスは、前記高トグル閾値と前記低トグル閾値の差を差分読み出し値として記録するようにさらに構成されている、付記７に記載の応力センサ回路。

付記９． 前記Ｒ－ＤＡＣは、上昇スイープ及び下降スイープの複数回の繰り返しにおいて前記値Ｒｒｅｆをデジタル制御するようにさらに構成されており、前記デジタルデバイスは、上昇スイープ及び下降スイープの前記複数回の繰り返しにおける上昇スイープと下降スイープの各対における差分読み出し値を記録するようにさらに構成されている、付記８に記載の応力センサ回路。

付記１０． 前記第１の値Ｒｒｅｆは、前記高トグル閾値以上であり、前記第２の値Ｒｒｅｆは、前記低トグル閾値以下である、付記７～９のいずれか１つに記載の応力センサ回路。

付記１１． 前記デジタルデバイスは、前記Ｒ－ＤＡＣを制御してＲｒｅｆの各値を決定するように構成されたデジタルメモリレジスタを含む、付記５～１０のいずれか１つに記載の応力センサ回路。

付記１２． 前記デジタルデバイスは、マイクロコントローラ、マイクロプロセッサ、またはＦＰＧＡを含む、付記５～１１のいずれか１つに記載の応力センサ回路。

付記１３． 基板に加わる機械的応力を測定する方法であって、
出力ノードとグラウンドとの間に接続されたブリッジ回路に電圧を供給し、前記ブリッジ回路は、
値Ｒの可変抵抗器に接続された値Ｒ１の第１抵抗器を有する第１ブランチと、
値Ｒｒｅｆの可変基準抵抗器に接続された値Ｒ２の第２抵抗器を有する第２ブランチと、を含み、
複数の離散値Ｒｒｅｆにわたって前記可変基準抵抗器をスイープすることによって前記値Ｒｒｅｆを変化させ、
前記機械的応力及び前記値Ｒｒｅｆの関数として変化する前記出力ノードにおけるデジタル電圧出力を読み取る、方法。

付記１４． 前記値Ｒｒｅｆを変化させることは、
前記値Ｒｒｅｆを第１の値から第２の値までの上昇スイープで増大させることと、
前記値Ｒｒｅｆを、その後の前記第２の値から前記第１の値までの下降スイープで減少させること、を含む、付記１３に記載の方法。

付記１５． 前記デジタル電圧出力を読み取ることは、
前記上昇スイープ中における前記デジタル電圧出力のハイレベルからローレベルへの第１遷移を検知することと、
前記下降スイープ中における前記デジタル電圧出力の前記ローレベルから前記ハイレベルへの第２推移を検知すること、を含む、付記１４に記載の方法。

付記１６． 検知した前記第１遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を高トグル閾値として記録することと、
検知した前記第２遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を低トグル閾値として記録することをさらに含む、付記１５に記載の方法。

付記１７． 前記高トグル閾値と前記低トグル閾値の差を差分読み出し値として記録することをさらに含む、付記１６に記載の方法。

付記１８． 前記ブリッジ回路に人工ノイズを導入することと、
前記差分読み出し値への前記人口ノイズの影響を記録することをさらに含む、付記１７に記載の方法。

付記１９． 上昇スイープ及び下降スイープの複数回の繰り返しで前記値Ｒｒｅｆを増減させることと、
上昇スイープ及び下降スイープの前記複数回の繰り返しにおける上昇スイープと下降スイープの各対における差分読み出し値を記録することをさらに含む、付記１７または１８に記載の方法。

付記２０． 前記可変基準抵抗器と前記出力ノードとの間にデジタルデバイスを接続することをさらに含み、前記デジタルデバイスは、前記変化させること及び前記読み取ることを行うように構成されている、付記１３～１９のいずれか１つに記載の方法。

付記２１． 機械的応力を受けるように構成された基板と、
前記基板に配置され且つ出力ノードと接地ノードとの間に接続されたブリッジ回路と、を含む応力センサシステムであって、前記ブリッジ回路は、
値Ｒ１の第１抵抗器であって、第１中間ノードにおいて値Ｒの可変抵抗器に接続された第１抵抗器を有する第１ブランチと、
値Ｒ２の第２抵抗器であって、第２中間ノードにおいて値Ｒｒｅｆの可変基準抵抗器に接続された第２抵抗器を有する第２ブランチと、
前記第１中間ノードに接続された正の入力端子及び前記第２中間ノードに接続された負の入力端子を有する増幅器であって、前記基板に加わる前記機械的応力及び前記値Ｒｒｅｆの関数としてのデジタル電圧出力を前記出力ノードに生成するように構成された増幅器とを含み、
前記応力センサシステムは、前記可変基準抵抗器及び前記出力ノードに接続されたマイクロプロセッサをさらに含み、前記マイクロプロセッサは、
複数の離散値Ｒｒｅｆにわたってスイープするように前記可変基準抵抗器を制御するとともに、
前記出力ノードにおける前記デジタル電圧出力を読み取るように構成されている、応力センサシステム。

付記２２． 前記マイクロプロセッサは、
第１の値から第２の値までの上昇スイープ及びその後の前記第２の値から前記第１の値までの下降スイープで前記値Ｒｒｅｆをデジタル制御するとともに、
前記上昇スイープ中における前記デジタル電圧出力のハイレベルからローレベルへの第１遷移、及び、前記下降スイープ中における前記デジタル電圧出力の前記ローレベルから前記ハイレベルへの第２遷移を検知するように、さらに構成されている、付記２１に記載の応力センサシステム。

付記２３． 前記マイクロプロセッサは、
検知した前記第１遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を高トグル閾値として、検知した前記第２遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を低トグル閾値として、其々記録するとともに、
前記高トグル閾値と前記低トグル閾値の差を差分読み出し値として記録するように、さらに構成されている、付記２２に記載の応力センサシステム。

本明細書の記載は、例を用いてベストモードを含む様々な実施形態を開示するものであり、また、任意の装置又はシステムの作製および使用、並びに、組み入れられた方法の実行を含む様々な実施形態を当業者にとって実施可能にするものである。特許可能な範囲は、特許請求の範囲によって規定されるものであり、当業者が想定しうる他の例を含みうる。そのような他の例は、それらが、特許請求の範囲の文言と相違のない構成要素を有する場合、または、特許請求の範囲の文言に対して非本質的な相違を有するだけの均等の構成要素を含む場合、特許請求の範囲に包含されると考えられるべきである。

Claims (20)

1. デジタル電圧出力を生成するように動作可能な応力センサ回路であって、
   機械的応力を受けるように構成された基板と、
   前記基板に配置され且つ出力ノードと接地ノードとの間に接続されたブリッジ回路と、を含み、前記ブリッジ回路は、
   値Ｒ１の第１抵抗器であって、第１中間ノードにおいて値Ｒの可変抵抗器に接続された第１抵抗器を有する第１ブランチと、
   値Ｒ２の第２抵抗器であって、第２中間ノードにおいて値Ｒｒｅｆの可変基準抵抗器に接続された第２抵抗器を有する第２ブランチと、を含み、前記可変基準抵抗器は、複数の離散値Ｒｒｅｆにわたってスイープするように構成されており、
   前記ブリッジ回路は、前記第１中間ノードに接続された正の入力端子及び前記第２中間ノードに接続された負の入力端子を有する増幅器をさらに含み、前記増幅器は、前記基板に加わる前記機械的応力及び前記値Ｒｒｅｆの関数としてのデジタル電圧出力を前記出力ノードに生成するように構成されている、応力センサ回路。
2. 前記可変基準抵抗器は、デジタルポテンショメータまたはＲ－ＤＡＣであり、前記値Ｒｒｅｆをデジタル制御するように構成されている、請求項１に記載の応力センサ回路。
3. 前記可変基準抵抗器は、少なくとも８ビットの分解能を有する、請求項２に記載の応力センサ回路。
4. 前記出力ノードに接続されるとともに、前記出力ノードにおける前記デジタル電圧出力を読み取るように構成されたデジタルデバイスをさらに含む、請求項１～３のいずれか１つに記載の応力センサ回路。
5. 前記可変基準抵抗器は、第１の値から第２の値までの上昇スイープ及びその後の前記第２の値から前記第１の値までの下降スイープで、前記値Ｒｒｅｆをデジタル制御するように構成されたＲ－ＤＡＣである、請求項４に記載の応力センサ回路。
6. 前記デジタルデバイスは、前記上昇スイープ中における前記デジタル電圧出力のハイレベルからローレベルへの第１遷移、及び、前記下降スイープ中における前記デジタル電圧出力の前記ローレベルから前記ハイレベルへの第２遷移を検知するようにさらに構成されている、請求項５に記載の応力センサ回路。
7. 前記デジタルデバイスは、検知した前記第１遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を高トグル閾値として、且つ、検知した前記第２遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を低トグル閾値として記録するようにさらに構成されている、請求項６に記載の応力センサ回路。
8. 前記デジタルデバイスは、前記高トグル閾値と前記低トグル閾値の差を差分読み出し値として記録するようにさらに構成されている、請求項７に記載の応力センサ回路。
9. 前記Ｒ－ＤＡＣは、上昇スイープ及び下降スイープの複数回の繰り返しにおいて前記値Ｒｒｅｆをデジタル制御するようにさらに構成されており、前記デジタルデバイスは、上昇スイープ及び下降スイープの前記複数回の繰り返しにおける上昇スイープと下降スイープの各対における差分読み出し値を記録するようにさらに構成されている、請求項８に記載の応力センサ回路。
10. 前記第１の値Ｒｒｅｆは、前記高トグル閾値以上であり、前記第２の値Ｒｒｅｆは、前記低トグル閾値以下である、請求項７～９のいずれか１つに記載の応力センサ回路。
11. 前記デジタルデバイスは、前記Ｒ－ＤＡＣを制御してＲｒｅｆの各値を決定するように構成されたデジタルメモリレジスタを含む、請求項５～１０のいずれか１つに記載の応力センサ回路。
12. 前記デジタルデバイスは、マイクロコントローラ、マイクロプロセッサ、またはＦＰＧＡを含む、請求項５～１１のいずれか１つに記載の応力センサ回路。
13. 基板に加わる機械的応力を測定する方法であって、
    出力ノードとグラウンドとの間に接続されたブリッジ回路に電圧を供給し、前記ブリッジ回路は、
    値Ｒの可変抵抗器に接続された値Ｒ１の第１抵抗器を有する第１ブランチと、
    値Ｒｒｅｆの可変基準抵抗器に接続された値Ｒ２の第２抵抗器を有する第２ブランチと、を含み、
    複数の離散値Ｒｒｅｆにわたって前記可変基準抵抗器をスイープすることによって前記値Ｒｒｅｆを変化させ、
    前記機械的応力及び前記値Ｒｒｅｆの関数として変化する前記出力ノードにおけるデジタル電圧出力を読み取る、方法。
14. 前記値Ｒｒｅｆを変化させることは、
    前記値Ｒｒｅｆを第１の値から第２の値までの上昇スイープで増大させることと、
    前記値Ｒｒｅｆを、その後の前記第２の値から前記第１の値までの下降スイープで減少させること、を含む、請求項１３に記載の方法。
15. 前記デジタル電圧出力を読み取ることは、
    前記上昇スイープ中における前記デジタル電圧出力のハイレベルからローレベルへの第１遷移を検知することと、
    前記下降スイープ中における前記デジタル電圧出力の前記ローレベルから前記ハイレベルへの第２推移を検知すること、を含む、請求項１４に記載の方法。
16. 検知した前記第１遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を高トグル閾値として記録することと、
    検知した前記第２遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を低トグル閾値として記録することをさらに含む、請求項１５に記載の方法。
17. 前記可変基準抵抗器と前記出力ノードとの間にデジタルデバイスを接続することをさらに含み、前記デジタルデバイスは、前記変化させること及び前記読み取ることを行うように構成されている、請求項１３～１６のいずれか１つに記載の方法。
18. 機械的応力を受けるように構成された基板と、
    前記基板に配置され且つ出力ノードと接地ノードとの間に接続されたブリッジ回路と、を含む応力センサシステムであって、前記ブリッジ回路は、
    値Ｒ１の第１抵抗器であって、第１中間ノードにおいて値Ｒの可変抵抗器に接続された第１抵抗器を有する第１ブランチと、
    値Ｒ２の第２抵抗器であって、第２中間ノードにおいて値Ｒｒｅｆの可変基準抵抗器に接続された第２抵抗器を有する第２ブランチと、
    前記第１中間ノードに接続された正の入力端子及び前記第２中間ノードに接続された負の入力端子を有する増幅器であって、前記基板に加わる前記機械的応力及び前記値Ｒｒｅｆの関数としてのデジタル電圧出力を前記出力ノードに生成するように構成された増幅器とを含み、
    前記応力センサシステムは、前記可変基準抵抗器及び前記出力ノードに接続されたマイクロプロセッサをさらに含み、前記マイクロプロセッサは、
    複数の離散値Ｒｒｅｆにわたってスイープするように前記可変基準抵抗器を制御するとともに、
    前記出力ノードにおける前記デジタル電圧出力を読み取るように構成されている、応力センサシステム。
19. 前記マイクロプロセッサは、
    第１の値から第２の値までの上昇スイープ及びその後の前記第２の値から前記第１の値までの下降スイープで前記値Ｒｒｅｆをデジタル制御するとともに、
    前記上昇スイープ中における前記デジタル電圧出力のハイレベルからローレベルへの第１遷移、及び、前記下降スイープ中における前記デジタル電圧出力の前記ローレベルから前記ハイレベルへの第２遷移を検知するように、さらに構成されている、請求項１８に記載の応力センサシステム。
20. 前記マイクロプロセッサは、
    検知した前記第１遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を高トグル閾値として、検知した前記第２遷移に対応する前記値Ｒｒｅｆのデジタルワード表示を低トグル閾値として、其々記録するとともに、
    前記高トグル閾値と前記低トグル閾値の差を差分読み出し値として記録するように、さらに構成されている、請求項１９に記載の応力センサシステム。

Images