JP2022094755A - 情報処理装置、方法及びプログラム - Google Patents

Abstract

【課題】データの真正性を担保する仕組みを低コストで実現することが可能な情報処理装置、方法及びプログラムを提供することにある。【解決手段】実施形態によれば、制御部は、データを生成もしくは取得する命令実行部と、データに対するタイムスタンプ発行要求を受け付け、タイムスタンプを発行する発行部と、情報処理装置の第１動作に応じて第１カウンタ値を更新する第１更新部と、タイムスタンプの発行に応じて第２カウンタ値を更新する第２更新部と、第１カウンタ値及び秘密鍵を保持する第１不揮発性メモリと、揮発性レジスタとを含む。タイムスタンプは、秘密鍵を用いて、第１カウンタ値、第２カウンタ値、及びデータから発行されるメッセージ認証コードまたはデジタル署名である。第２カウンタ値は、第１不揮発性メモリに格納されず、揮発性レジスタに保持される。【選択図】図３

Description

本発明の実施形態は、情報処理装置、方法及びプログラムに関する。

近年では、ＩｏＴ（Internet of Things）技術が広く知られているが、当該ＩｏＴ技術において、エッジデバイス（ＩｏＴノード）として動作する情報処理装置は、センサによって定期的に測定されたデータ（以下、時系列データと表記）をサーバ装置に送信するように動作する。これにより、サーバ装置は、情報処理装置から時系列データを収集し、様々な目的のために利用することができる。

時系列データはサーバに送信される以外にも例えば情報処理装置内に（つまり、ローカルに）保存されるが、一時的な保存を含めてこのようにローカルに保存される時系列データにおいては、装置内において改ざん等の脅威に対する対策が必要である。

このとき、データ単体の改ざんに加えて、生成順序の入れ替えや消去も脅威の一つであり、このような脅威に対して、低コストな対策が求められている。

特許第５０４６１６５号公報

そこで、本発明が解決しようとする課題は、データの真正性を担保する仕組みを低コストで実現することが可能な情報処理装置、方法及びプログラムを提供することにある。

実施形態によれば、制御部を備える情報処理装置が提供される。前記制御部は、データを生成もしくは取得する命令実行部と、前記データに対するタイムスタンプ発行要求を受け付け、タイムスタンプを発行する発行部と、前記情報処理装置の第１動作に応じて前記データの順序を管理するための第１カウンタ値を更新する第１更新部と、前記タイムスタンプの発行に応じて前記データの順序を管理するための第２カウンタ値を更新する第２更新部と、前記第１カウンタ値及び秘密鍵を保持する第１不揮発性メモリと、揮発性レジスタとを含む。前記タイムスタンプは、前記秘密鍵を用いて、前記第１カウンタ値、前記第２カウンタ値、及び前記データから発行されるメッセージ認証コードまたはデジタル署名である。前記第２カウンタ値は、前記第１不揮発性メモリに格納されず、前記揮発性レジスタに保持される。

実施形態に係る情報処理装置の使用態様について説明するための図。 ローカルタイムスタンプ技術の概要について説明するための図。 情報処理装置に備えられるＭＣＵの構成の一例を示すブロック図。 情報処理装置が起動される際のＭＣＵの処理手順の一例を示すフローチャート。 時系列データ処理アプリケーションの実行が開始された後のＭＣＵの処理手順の一例を示すフローチャート。 ＭＣＵの一連の動作を概略的に説明するための図。 起動サイクルにおいて処理された時系列データの数について具体的に説明するための図。 ソフトウェアのバージョンを識別するための識別情報に対応するタイムスタンプを発行しない構成について説明するための図。 上位カウンタ値格納領域について説明するための図。 上位カウンタ値更新処理の処理手順の一例を示すフローチャート。 時系列データの総数を不揮発性メモリに格納しておく場合のＭＣＵの処理手順の一例を示すフローチャート。 アテステーション処理に応じて上位カウンタ値を更新する際の処理手順の一例を示すフローチャート。 本実施形態におけるセキュリティ機能がソフトウェアによる機能モジュールとして実現される場合のＭＣＵの構成の一例を示すブロック図。

以下、図面を参照して、実施形態について説明する。
まず、図１を参照して、本実施形態に係る情報処理装置の使用態様について簡単に説明する。

本実施形態に係る情報処理装置１０は、エッジデバイス（ＩｏＴノード）として動作する電子機器であり、サーバ装置２０とインターネットのようなネットワーク３０を介して通信可能に接続されている。

情報処理装置１０は、ＭＣＵ（Micro Controller Unit）１１を備えている。ＭＣＵ１１は、情報処理装置１０の動作を制御するための組み込み用のワンチップマイクロコントローラ（制御部）である。本実施形態において、情報処理装置１０（ＭＣＵ１１）は、例えば後述するアプリケーションプログラムによって実現される命令実行部を備え、センサ４０によって定期的に測定されたデータ（以下、時系列データと表記）を当該命令実行部により生成または取得することが可能に構成されている。

このような時系列データは、情報処理装置１０からサーバ装置２０に送信され、当該サーバ装置２０によって受信される。

これにより、サーバ装置２０は、情報処理装置１０（ＭＣＵ１１）から受信される時系列データを処理することによって、当該時系列データを利用した様々なサービスを提供することが可能となる。

なお、サーバ装置２０は各種クラウドコンピューティングサービスを提供するサーバ装置であってもよく、当該サーバ装置２０と接続される情報処理装置１０は複数であってもよい。

ここで、例えば情報処理装置１０とサーバ装置２０との間の通信に不具合（障害）等が発生した場合には、当該情報処理装置１０からサーバ装置２０に対して時系列データを送信することができない。

図１に示すように情報処理装置１０はマイクロＳＤカード１２（メモリカード）のような不揮発性メモリを備えており、上記したように通信の不具合が発生している時間帯において取得された時系列データは、このマイクロＳＤカード１２（つまり、ローカル）に保存しておくことができる。

ところで、上記したように情報処理装置１０からサーバ装置２０に送信される時系列データについては通信セキュリティによって適切に保護され、サーバ装置２０において受信された時系列データについても当該サーバ装置２０（クラウド）内で適切に保護される。

一方、上記したように情報処理装置１０においてローカルに保存された時系列データについては、物理アクセスによる改ざん等の脅威が懸念される。具体的には、例えばマイクロＳＤカード１２は情報処理装置１０から取り外し可能に構成されているが、当該マイクロＳＤカード１２が情報処理装置１０から取り外された場合には、当該マイクロＳＤカード１２に保存されている時系列データが改ざんされる可能性がある。

なお、マイクロＳＤカード１２に保存される時系列データには、例えば情報処理装置１０とサーバ装置２０との通信に関するログ（通信ログ）等が含まれていてもよい。このような通信ログは例えば遠隔からのサイバー攻撃等の解析に有用であるが、当該通信ログについても改ざん等の脅威に対する対策が必要である。

そこで、本実施形態に係る情報処理装置１０は、ローカルに保存される時系列データ（センサ４０によって測定されるデータ及び通信ログ等）の真正性を担保するために、ローカルタイムスタンプ技術を利用する。

以下、図２を参照して、ローカルタイムスタンプ技術の概要について簡単に説明する。なお、ローカルタイムスタンプ（技術）とは、物理アクセス可能な不揮発性メモリ（マイクロＳＤカード１２）に保存された時系列データに対する改ざんの検証（検出）を目的とした技術であり、本実施形態で用いる用語である。タイムスタンプと称しているが、実体はカウンタをベースとした論理時間と暗号に基づく署名またはＭＡＣを組み合わせた方式である。

ここで、図２には、ローカルタイムスタンプ（タイムスタンプ）技術を利用する本実施形態の比較例に係る情報処理装置１０´が示されている。なお、情報処理装置１０´は、上記した図１に示すＭＣＵ１１及びマイクロＳＤカード１２に相当するＭＣＵ１１´及びマイクロＳＤカード１２´と、セキュリティチップ１３´とを備えている。

このような情報処理装置１０´において、セキュリティチップ１３´は、上記したようにＭＣＵ１１´によって時系列データが取得された場合に当該時系列データに対応するタイムスタンプを発行する機能を有する。

なお、セキュリティチップ１３´には、例えば予め発行された秘密鍵が格納されているものとする。更に、セキュリティチップ１３´は、上記した時系列データの順序を管理するためのカウンタレジスタ（一方向カウンタまたはモノトニックカウンタ）を備える。なお、このカウンタレジスタは、時系列データに対応するタイムスタンプを発行する度にインクリメントされるカウンタ値を保持する。カウンタに対するデクリメント処理は禁止される。上記した時系列データに対応するタイムスタンプは、この秘密鍵及びカウンタ値を用いて発行される。

具体的には、タイムスタンプとしては、ＨＭＡＣと称されるメッセージ認証コードを用いることができる。この場合、セキュリティチップ１３´は、上記した秘密鍵、カウンタ値及び対象データを連結し、当該連結されたデータのハッシュ値を計算することによって、メッセージ認証コードを発行する。このようなメッセージ認証コードを時系列データ及びカウンタ値に付加してマイクロＳＤカード１２´に保存しておくことにより、当該メッセージ認証コードを疑似的なタイムスタンプとして利用することができる。なお、時系列データに対する改ざんの検証は、当該時系列データ、秘密鍵及びカウンタ値から生成（発行）されるメッセージ認証コードと、当該時系列データに付加されているメッセージ認証コードとを比較することによって行われる。また、このようなメッセージ認証コードによれば、カウンタ値の改ざんも検証することができるため、当該カウンタ値に基づいて時系列データの順序保証を実現することもできる。

ここではタイムスタンプがメッセージ認証コードであるものとして説明したが、当該タイムスタンプは例えば秘密鍵を用いて生成されるデジタル署名等であっても構わない。

上記したローカルタイムスタンプ技術によれば、ローカルに保存された時系列データの真正性を担保する仕組みを実現することができる。

しかしながら、本実施形態の比較例に係る情報処理装置１０´において時系列データの順序保証を実現する（つまり、カウンタ値の一意性を担保する）ためには、上記したように時系列データに対応するタイムスタンプが発行される度にインクリメントされるカウンタ値を繰り返し不揮発性メモリに書き込む必要がある。カウンタを保持するレジスタが揮発性の場合、電源断の都度カウンタが初期値に戻ってしまい、同一のカウンタ値に対するタイムスタンプが複数発行されてしまうことになる。同様に不正操作によりカウンタがデクリメントされた場合も、一つのカウンタ値に２通りのタイムスタンプが発行されてしまうことから、カウンタ値の不正操作に対する防止機構も必要である。

ここで、ＩｏＴノードにおいては高い頻度で時系列データが取得されることが想定されるが、一般にＭＣＵ内蔵不揮発性メモリとして用いられるフラッシュメモリは、メモリページに対するデータの書き換え（つまり、データの消去及び書き込み）を繰り返すことによって製品寿命（書き換え寿命）に到達することが知られている。このため、セキュリティチップ１３´においてはカウンタ値の管理のためにＭＣＵ１１´に内蔵されている不揮発性メモリ１１ａ´（フラッシュメモリ）よりも書き込み回数の寿命が長いＥＥＰＲＯＭ等を使用する場合があるが、書き込み回数２００万回のＥＥＰＲＯＭを使用した場合であっても、例えば１秒毎に時系列データを取得してタイムスタンプを発行するような構成の場合には８か月程度で当該ＥＥＰＲＯＭの製品寿命に到達する。

すなわち、上記した本実施形態の比較例に係る情報処理装置１０´においては、製品寿命の長い不揮発性メモリを別途用意する必要があり、時系列データの真正性を担保する仕組みを実現するためのコストが高くなる。

カウンタを保持するメモリにＭＣＵ外部のＥＥＰＲＯＭを用いる場合、カウンタの不正操作を防止する観点から、本実施形態の比較例に係る情報処理装置１０´においては、ワンチップマイクロコントローラであるＭＣＵ１１´とは別にセキュリティチップ１３´を設ける必要がある。上記したタイムスタンプを発行するセキュリティ機能をワンチップで実現する（つまり、ワンチップ化する）ことができない。なお、セキュリティ機能をワンチップ化するためには、上記したカウンタ値の管理にＭＣＵ１１´に内蔵されている不揮発性メモリ１１ａ´（フラッシュメモリ）を利用することが考えられるが、その場合には、ＥＥＰＲＯＭよりも更に製品寿命が短くなる。ＭＣＵ内蔵のフラッシュメモリは大容量のプログラムを格納するため、一般にトレードオフ関係にある書き込み回数を犠牲にして小面積化を優先しているためである。

そこで、本実施形態においては、時系列データの真正性を担保する仕組み（時系列データの順序保証）を低コストで実現する構成を採用する。なお、以下の説明においてはマイクロＳＤカード１２に保存されるデータを時系列データと称するが、当該時系列データは、情報処理装置１０からサーバ装置２０に送信されるデータ（例えば、センサ４０によって測定されたデータ等）であってもよいし、サーバ装置２０に送信されないデータ（例えば、通信ログ等）であってもよい。また、時系列データは、サーバ装置２０に送信されるデータ（例えば、センサデータ等）とサーバ装置２０に送信されないデータ（例えば、通信ログ等）とが混在していてもよい。

（図３の説明）
図３は、本実施形態に係る情報処理装置１０に備えられるＭＣＵ１１（制御部）の構成の一例を示すブロック図である。

図３に示すように、ＭＣＵ１１は、ＣＰＵ１１１、ＲＯＭ１１２、ＳＲＡＭ１１３、通信インタフェース（Ｉ/Ｆ）１１４、Ａ／Ｄコンバータ１１５、タイムスタンプ管理部１１６、不揮発性メモリ１１７及びＳＤカードインタフェース（Ｉ/Ｆ）コントローラ１１８を含む。

ＣＰＵ１１１は、ＭＣＵ１１（情報処理装置１０）内の様々なコンポーネントの動作を制御するためのプロセッサである。なお、ＣＰＵ１１１は、単一のプロセッサであってもよいし、複数のプロセッサで構成されていてもよい。ＣＰＵ１１１は、例えば不揮発性メモリ１１７に格納されている様々なプログラム（ソフトウェア）を実行する。ＣＰＵ１１１によって実行されるプログラムには、上記した時系列データを処理するためのアプリケーションプログラム（以下、時系列データ処理アプリケーションと表記）及び各種ファームウェア（ＦＷ）等が含まれる。すなわち、ＣＰＵ１１１によって実行されるプログラムにより、ＣＰＵ１１１が時系列データの生成および取得を行う命令実行部を担う場合がある。また、ＣＰＵ１１１は処理部１１１と称されてもよい。ＳＲＡＭ１１３は、ＣＰＵ１１１の作業用メモリとして使用される主記憶装置である。なお、ＲＯＭ１１２はマスクＲＯＭであり、起動用ＦＷが格納される。マスクＲＯＭであるため書き換えはできない。時系列データ処理アプリケーションは、後述のようにアプリケーション格納領域１１７ｅに格納され、書き換えが可能である。

通信インタフェース１１４は、情報処理装置１０の外部装置（例えば、サーバ装置２０等）との通信を制御するためのインタフェースである。

Ａ／Ｄコンバータ１１５は、上記したセンサ４０と接続されており、当該センサによって定期的に測定されたアナログデータをデジタルデータに変換し、当該デジタルデータを出力する。

（不揮発性メモリの説明）
不揮発性メモリ１１７は、例えばＭＣＵ１１に内蔵されているフラッシュメモリであり、上位カウンタ値格納領域１１７ａ、秘密鍵格納領域１１７ｂ、ハッシュ期待値格納領域１１７ｃ、追加情報格納領域１１７ｄ及びアプリケーション格納領域１１７ｅ等を含む。

上位カウンタ値格納領域１１７ａは、上記した上位カウンタ値が格納される領域である。

秘密鍵格納領域１１７ｂは、上記したタイムスタンプ（メッセージ認証コードまたはデジタル署名）の発行に用いられる秘密鍵が格納される領域である。

ハッシュ期待値格納領域１１７ｃは、ＣＰＵ１１１によって実行されるファームウェア（例えば、情報処理装置１０の起動時に実行される起動用ファームウェア）に対する改ざんを検証するために用いられるハッシュ期待値が格納される領域である。なお、このファームウェア自体は上記したＲＯＭ（マスクＲＯＭ）１１２に格納されているものとする。

追加情報格納領域１１７ｄは、後述するＭＣＵ１１において実行される各種処理において用いられる情報が格納される領域である。

アプリケーション格納領域１１７ｅは、ＣＰＵ１１１によって実行される時系列データ処理アプリケーションが格納される領域である。なお、本実施形態における時系列データ処理アプリケーションは、例えば一般アプリケーションまたは一般ファームウェア等と称されてもよい。更に、時系列データ処理アプリケーションにはサーバとの通信処理などを行う通信処理を行うＲＴＯＳも含まれる。時系列データ処理アプリケーションの計測アルゴリズムの不具合や通信処理の脆弱性があった場合、時系列データ処理アプリケーション（一般ＦＷ）の更新を行い、更新以後に不具合や脆弱性の悪影響を解消することができる。ＭＣＵにおける一般ＦＷの更新については、特開２０１７－３３１４９号公報に記載されている方法等が知られているが、その実現方法はこれに限定されない。

なお、本実施形態において、上記したカウンタレジスタ１１６ｃ及び最終タイムスタンプ発行済フラグ１１６ｈや不揮発性メモリ１１７に含まれる例えば領域１１７ａ～１１７ｄは、所定の権限（特権）が付与された場合にのみアクセス可能であるものとする。後述する、アプリケーション脆弱性に起因する不正動作対策として、アプリケーション格納領域１１７ｅに格納されたプログラムの実行時にはアクセス可能範囲を限定するアクセス制御機能１１７ｆを備える。

（タイムスタンプ管理部の説明）
タイムスタンプ管理部１１６は、上記したタイムスタンプ（メッセージ認証コードまたはデジタル署名等）を管理する機能（セキュリティ機能）を有する。なお、本実施形態において、タイムスタンプ管理部１１６は、時系列データ処理アプリケーションによる内部アクセスが禁止された、ハードウェアモジュールとして実現されているものとする。

タイムスタンプ管理部１１６は、データ入力レジスタ１１６ａ、タイムスタンプ出力レジスタ１１６ｂ、最終タイムスタンプ要求レジスタ１１６ｃ、タイムスタンプ発行部１１６ｄ、アクセス制御部１１６ｅ、カウンタレジスタ１１６ｆ、秘密鍵レジスタ１１６ｇ、最終タイムスタンプ発行済みフラグ１１６ｈを含む。カウンタレジスタ１１６ｆは上位ビット格納部１１６ｆ－１、下位ビット格納部１１６ｆ－２で構成されている。

マイクロＳＤカード１２は、大容量データの保存先である。後述するフラッシュメモリと異なり、物理的なアクセス保護機能を持たないため、物理的アクセスならびに不正ソフトウェア実行による不正書き換えやデータ消去の脅威にさらされる。

タイムスタンプ発行部１１６ｄは、データ入力レジスタ１１６ａに入力された時系列データ（上記した命令実行部が生成または取得したデータに対するタイムスタンプ発行要求）を受け付け、当該時系列データに対応するタイムスタンプを発行（生成）し、タイムスタンプ出力レジスタ１１６ｂに出力する。なお、本実施形態におけるタイムスタンプは、後述するカウンタレジスタ１１６ｆ及び最終タイムスタンプ発行済フラグ１１６ｈならびに秘密鍵レジスタ１１６ｇに設定されている値に基づいて発行される。

アクセス制御部１１６ｅは、後述する図４において説明する起動時に行われる初期設定期間中に限定してＣＰＵ１１１からタイムスタンプ管理部内部レジスタ（１１６ｆ～１１６ｈ）に対するアクセスを許可し、後述する図５において説明する、アプリケーション格納領域１１７ｅに格納されたアプリケーションの実行中には、ＣＰＵ１１１からタイムスタンプ管理部内部レジスタに対する変更を禁止する、特権状態に基づいたアクセス制限を行う機能である。秘密鍵レジスタ１１６ｇについてはアプリケーション実行中は一切の読出しと書込みを禁止する。

カウンタレジスタ１１６ｆには、時系列データの順序を管理するためのカウンタ値が設定（保持）される。なお、カウンタレジスタ１１６ｆは、揮発性メモリの領域が割り当てられている揮発性レジスタである。

ここで、上記したように例えば単にタイムスタンプが発行される度にカウンタ値をインクリメントするように時系列データの順序を管理する場合、当該カウンタ値が更新される度に当該カウンタ値を不揮発性メモリに書き込まなければならず、書き換え寿命の長い不揮発性メモリを用意する必要がある。

これに対して、本実施形態においてカウンタレジスタ１１６ｆに設定されるカウンタ値は、上位ビットに相当するカウンタ値（以下、上位カウンタ値と表記）及び下位ビットに相当するカウンタ値（以下、下位カウンタ値と表記）から構成される。

本実施形態において、上位カウンタ値は、例えば情報処理装置１０の起動（情報処理装置１０を起動する処理の実行）に応じて更新（インクリメント）される。なお、上位カウンタ値はタイムスタンプの発行処理等のためにカウンタレジスタ１１６ｆに設定されるが、当該上位カウンタ値は、不揮発性メモリ１１７に格納されて一意性を保証するように管理される。より具体的には、電源断状態において上位カウンタ値は、不揮発性メモリ１１７に保持される。電源投入後の初期化時に上位カウンタ値は、マスクＲＯＭ１１２に格納された初期化プログラム実行時に不揮発性メモリ１１７に格納された上位カウンタ値に対するインクリメント操作が行われた後、揮発性のカウンタレジスタ１１６ｆの上位ビット相当領域に初期設定される。詳細は後述する図４において説明する。

一方、下位カウンタ値は、タイムスタンプ発行部１１６ｄによってタイムスタンプが発行される都度、更新（インクリメント）される。なお、下位カウンタ値は、不揮発性メモリ１１７には格納されず、カウンタレジスタ１１６ｆ（揮発性メモリ）に保持されて管理される。詳細は後述する図５において説明する。

本実施形態においては、このように情報処理装置１０の起動に応じて更新される上位カウンタ値を不揮発性メモリ１１７に格納し（書き込み）、起動に対して回数の多いタイムスタンプ発行毎に更新される下位カウンタ値を不揮発性メモリ１１７に格納しない（書き込まない）構成とすることによって、タイムスタンプの発行回数に対して不揮発性メモリ１１７に対するカウンタ値の書き換え回数を低減させる効果が得られる。

ここで、例えばマイクロＳＤカード１２に保存されているデータが不正に消去されるような脅威に対する対策としてタイムスタンプの発行総数を管理することが考えられるが、上記したように時系列データの順序を上位カウンタ値及び下位カウンタ値で管理する場合、上位カウンタ値が更新されるサイクル（以下、起動サイクルと表記）の間に発行されたタイムスタンプの数を把握する必要がある。

このため、上記したように情報処理装置１０の起動に応じて上位カウンタ値が更新される構成の場合には、最終タイムスタンプ要求レジスタ１１６ｃ及び最終タイムスタンプ発行済フラグ１１６ｈを利用した制御を行う。詳細は後述する図５において説明するが、最終タイムスタンプ発行済フラグ１１６ｈを用いて上記した起動サイクルの終了を管理する。

ＳＤカードインタフェースコントローラ１１８は、シリアルバス（ＳＰＩ）を介してマイクロＳＤカード１２と接続され、上記した時系列データ及びタイムスタンプ等をマイクロＳＤカード１２に出力するように構成されている。

なお、本実施形態においてはマイクロＳＤカード１２が用いられるものとして説明するが、当該マイクロＳＤカード１２は、例えば汎用の外付けの不揮発性メモリであればよい。

（図４の説明）
以下、本実施形態に係る情報処理装置１０（ＭＣＵ１１）の動作について説明する。まず、図４のフローチャートを参照して、情報処理装置１０が起動される際のＭＣＵ１１の処理手順の一例について説明する。

本実施形態においては、情報処理装置１０の起動時に上記したＲＯＭ１１２に格納されている起動用ファームウェアがＣＰＵ１１１によって実行され、一連の初期設定手順が実行される。

具体的には、情報処理装置１０の電源がオンされると、マスクＲＯＭ１１２に格納された起動用ファームウェアが実行され、初期化処理完了後に起動されるアプリケーション格納領域１１７ｅの改ざん検証を行う。起動直後に実行されるマスクＲＯＭ実行時は領域１１７ａ～１１７ｄに格納された情報に対するアクセスが可能とし、起動処理完了後、アプリケーションの実行中は１１７ａ～１１７ｄの領域はアクセスが禁止される。アプリケーション格納領域１１７ｅのハッシュ期待値が不揮発性メモリ１１７に含まれるハッシュ期待値格納領域１１７ｃから取得される（ステップＳ１）。なお、ハッシュ期待値格納領域１１７ｃに格納されているハッシュ期待値は、アプリケーション格納領域が不揮発性メモリ１１７に格納された際に導入されたハッシュ値である。アプリケーション格納領域１１７ｅに格納されるアプリケーションプログラム配布時の検証用デジタル署名から取得することができる。

次に、不揮発性メモリ１１７のアプリケーション格納領域１１７ｅのハッシュ値が計算される（ステップＳ２）。

ステップＳ２の処理が実行されると、ステップＳ１において取得されたハッシュ期待値とステップＳ２において計算されたハッシュ値とが比較され、当該計算されたハッシュ値がハッシュ期待値と一致するか否かが判定される（ステップＳ３）。

ステップＳ２において計算されたハッシュ値がハッシュ期待値と一致しないと判定された場合（ステップＳ３のＮＯ）、アプリケーション格納領域１１７ｅに格納されているアプリケーションは改ざんされている可能性があるため、情報処理装置１０の起動は異常終了される。

一方、ステップＳ２において計算されたハッシュ値がハッシュ期待値と一致すると判定された場合（ステップＳ３のＹＥＳ）、マスクＲＯＭ１１２に格納された起動用ファームウェアに含まれるステップＳ４～Ｓ９の初期設定が実行される。

この場合、ＣＰＵ１１１は、不揮発性メモリ１１７に含まれる上位カウンタ値格納領域１１７ａにアクセスし、当該上位カウンタ値格納領域１１７ａに格納されている上位カウンタ値を更新する処理（以下、上位カウンタ値更新処理と表記）を実行する（ステップＳ４）。なお、この上位カウンタ値更新処理の詳細については後述する。ステップＳ１～Ｓ１０までの起動処理及びＳ１０以降のアプリケーション処理を通じて、不揮発性メモリの上位カウンタ値格納領域１１７ａの書き換えが行われるのはこのステップＳ４に限られる。フラッシュメモリの特性を利用して、書き換え可能回数を増やす方法については、後述する図９及び図１０において詳細に説明する。

次に、ＣＰＵ１１１は、タイムスタンプ管理部１１６に含まれるアクセス制御部１１６ｅを介して、ステップＳ５の処理が実行されることによって更新された上位カウンタ値を、カウンタレジスタ１１６ｆにおけるカウンタ値の上位ビットに設定する（ステップＳ５）。

ステップＳ５の処理が実行されると、ＣＰＵ１１１は、アクセス制御部１１６ｅを介して、カウンタレジスタ１１６ｆにおけるカウンタ値の下位ビットに初期値を設定する（ステップＳ６）。

ここで、上記した不揮発性メモリ１１７に含まれるハッシュ期待値格納領域１１７ｃに格納されているハッシュ期待値は、アプリケーション（つまり、情報処理装置１０上で動作するソフトウェア）のバージョンを識別するための識別情報としての機能を有する。このため、このようなハッシュ期待値に対応するタイムスタンプを情報処理装置１０の起動（処理）中に発行しておくことで、後続するタイムスタンプのデータを生成したアプリケーションの特定が可能になる。データ異常等、情報処理装置１０に不具合等が生じた際にデータを生成したアプリケーションのバージョンを確実に特定することができると考えられる。

そこで、本実施形態において、タイムスタンプ管理部１１６に含まれるタイムスタンプ発行部１１６ｄは、上記した不揮発性メモリ１１７に含まれるハッシュ期待値格納領域１１７ｃに格納されているハッシュ期待値（またはステップＳ２において計算されたハッシュ値）に対応するタイムスタンプを発行する（ステップＳ７）。より具体的には、アプリケーションハッシュ値のタイムスタンプは当該電源サイクルの初回に発行されるため、下位ビットが初期値（０）となる。このような規約を定めておくことにより、当該電源サイクルにおいて実行されるアプリケーションが特定できる。また、最終タイムスタンプ発行済フラグ１１６ｈにおいて最終ビットフラグは、情報処理装置１０の起動時においてタイムスタンプ管理部１１６（アクセス制御部１１６ｂ）によって「０（オフ）」に設定されている。

起動用ファームウェアの要求により行われる初回タイムスタンプ発行手順は、アプリケーションの要求により行われる手順と基本的に同一であり、詳細は図５において説明する。

なお、タイムスタンプの発行に用いられる秘密鍵は、上記手順に先立って上記した秘密鍵格納領域１１７ｂから読み出され、タイムスタンプ管理部１１６内のタイムスタンプ用秘密鍵レジスタ１１６ｇに保持されているものとする。

ステップＳ７において発行されたタイムスタンプは、マスクＲＯＭ１１２に格納された起動用ファームウェアによりタイムスタンプ管理部１１６から読み出され、上記したハッシュ期待値、カウンタレジスタ１１６ｆに設定されているカウンタ値及び最終タイムスタンプ発行済フラグ１１６ｈに設定されている最終ビットフラグとともにＳＲＡＭ１１３の所定の領域に保持される（ステップＳ８）。

ステップＳ８の処理が実行されると、上記したアクセス権限が解除され（ステップＳ９）、時系列データ処理アプリケーションの実行が開始される（ステップＳ１０）。

なお、図４においては示されていないが、ステップＳ８においてＳＲＡＭ１１３に保持されたタイムスタンプ及び関連情報はマイクロＳＤカード１２に出力され、当該マイクロＳＤカード１２に保存される。タイムスタンプの保存先はシステムの利用形態により異なるため、汎用不揮発性メモリへの保存はアプリケーションの責任により行う。マスクＲＯＭ１１２に格納された起動用ファームウェアは利用形態による変更が困難であるため、タイムスタンプのＳＲＡＭ保存までを実施する。

（図５の説明）
次に、図５のフローチャートを参照して、上記した図４に示すステップＳ１１において時系列データ処理アプリケーションの実行が開始された後のＭＣＵ１１（タイムスタンプ管理部１１６）の処理手順の一例について説明する。

ＣＰＵ１１１によって時系列データ処理アプリケーションが実行されると、ＭＣＵ１１において時系列データが取得され、当該取得された時系列データがマイクロＳＤカード１２に出力（保存）される処理が実行される。

まず、ＭＣＵ１１において時系列データが取得された場合、タイムスタンプ管理部１１６は、当該時系列データを入力する（ステップＳ２１）。なお、タイムスタンプ管理部１１６に入力された時系列データは、データ入力レジスタ１１６ａに保持される。また、上記したように情報処理装置１０のシャットダウンに先立つ最終タイムスタンプ発行時に限り、アプリケーション（命令実行部）は最終タイムスタンプ要求レジスタ１１６ｃに１を設定しておく。

ここで、上記した時系列データ処理アプリケーションを実行するＣＰＵ１１１は、タイムスタンプ管理部１１６に対してタイムスタンプの発行を指示する。

タイムスタンプ管理部１１６（アクセス制御部１１６ｅ）は、上記したＣＰＵ１１１からの指示に基づいて、最終タイムスタンプ発行要求レジスタ１１６ｃを参照する（ステップＳ２２）。

ここで、最終タイムスタンプ発行済フラグ１１６ｈは、既に当該起動サイクルにおいて、一度最終タイムスタンプが発行されたことを示すタイムスタンプ管理部１１６の内部レジスタであり、アクセス制御部１１６ｅによりアプリケーションから直接操作することはできない。

最終タイムスタンプ発行済フラグ１１６ｈに「１」が設定されている場合は、既に最終タイムスタンプが発行されているため、タイムスタンプの発行は行わない（ステップＳ２３のＮＯ）。

最終タイムスタンプ発行済フラグ１１６ｈが「１」であると判定された場合（ステップＳ２３のＹＥＳ）、上記したようにタイムスタンプを発行しないため、図５に示す処理は終了される。

一方、最終タイムスタンプ発行済フラグ１１６ｈが「１」でない（時系列データの取得保存が継続中である）場合（ステップＳ２３のＮＯ）、カウンタレジスタ１１６ｆに設定されているカウンタの下位ビット（つまり、下位カウンタ値）を更新（インクリメント）する（ステップＳ２４）。

ここで、最終タイムスタンプ要求レジスタ１１６ｃが参照され、当該タイムスタンプ生成要求が、最終タイムスタンプ発行要求なのかそれ以外かが判定される（ステップＳ２５）。

最終タイムスタンプ要求レジスタ１１６ｃに「１」が設定されていると判定された場合（ステップＳ２５のＹＥＳ）、タイムスタンプ管理部１１６は、最終タイムスタンプ発行済フラグ１１６ｈに最終ビットフラグ「１（オン）」（つまり、タイムスタンプ発行禁止フラグ）を設定する（ステップＳ２６）。上記したステップＳ２３の処理により、当該タイムスタンプの発行後には再起動を行わない限り新規のタイムスタンプ発行及びタイムスタンプ発行済フラグを「０」にする操作が禁止される。

一方、最終タイムスタンプ要求レジスタ１１６ｃに「１」が設定されていないと判定された場合（ステップＳ２５のＮＯ）、上記したステップＳ２６の処理は実行されず、新規のタイムスタンプ発行可能な状態が維持される。

次に、タイムスタンプ発行部１１６ｄは、ステップＳ２１において入力された時系列データ、カウンタレジスタ１１６ｆに設定されているカウンタ値（上位カウンタ値及び下位カウンタ値）及びタイムスタンプ発行済フラグ１１６ｈに設定されている最終ビットフラグを結合する（ステップＳ２７）。

タイムスタンプ発行部１１６ｄは、ステップＳ２７において結合された時系列データ、カウンタ値及び最終ビットフラグ（以下、結合データと表記）に対応するタイムスタンプを発行する（ステップＳ２８）。

この場合、タイムスタンプ発行部１１６ｄは、結合データとタイムスタンプ用秘密鍵レジスタに保持されている秘密鍵とに基づき、ＦＩＰＳ１９８－１に定義されるメッセージ認証コード（ＨＭＡＣ）をタイムスタンプとして発行してもよいし、当該連結されたデータを秘密鍵を用いて暗号化することによって生成されるデジタル署名をタイムスタンプとして発行してもよい。

ステップＳ２８の処理が実行されると、当該ステップＳ２８において発行されたタイムスタンプは、例えばタイムスタンプ管理部１１６内のタイムスタンプ出力レジスタ１１６ｂに保持される（ステップＳ２９）。

なお、図５においては示されていないが、ステップＳ２９においてタイムスタンプ出力レジスタ１１６ｂに保持されたタイムスタンプは、アプリケーションによって読み出され、ステップＳ２１において入力された時系列データ、カウンタレジスタ１１６ｆに設定されているカウンタ値及び最終タイムスタンプ発行済フラグ１１６ｈに設定されている最終ビットフラグとともにマイクロＳＤカード１２に出力され、当該マイクロＳＤカード１２に保存される。この時点での保存先はマイクロＳＤカードに限定されず、例えば一時的にＥＥＰＲＯＭやＳＲＡＭ等に保存後、マイクロＳＤカード１２の書込みサイズ毎にまとめて保存してもよい。

（図５における効果と初期化手順との関係の補足説明）
上記した図５に示す処理は時系列データがタイムスタンプ管理部１１６に入力される度に実行されるが、このような処理によれば、時系列データが入力される度に下位カウンタ値を更新しながら当該時系列データ（、カウンタ値及び最終ビットフラグを結合した結合データ）に対応するタイムスタンプを発行することができる。上記説明では、図４に基づき説明した初期化手順実行後に、ＣＰＵ１１１において実行されるアプリケーションがタイムスタンプ管理部１１６の機能を利用するものとして記載しているが、初期化手順においてタイムスタンプ管理部１１６内のカウンタレジスタ１１６ｆ、最終タイムスタンプ発行済フラグ１１６ｈ、秘密鍵レジスタ１１６ｇが適切に初期設定されており、カウンタの上位ビットが適切にインクリメントされていれば、初期化手順は上記図４の手順以外の方法でも図５の手順の実行により、タイムスタンプ発行における不揮発性メモリ書き換え回数の削減効果が得られる。

（図６の説明）
ここで、図６は、上記した図４及び図５において説明した一連の動作（処理）を概略的に説明するための図である。

まず、情報処理装置１０が起動（または再起動）される場合、上記したアプリケーションのハッシュ期待値（、カウンタレジスタ１１６ｆに設定されているカウンタ値及び最終タイムスタンプ発行済フラグ１１６ｈに設定されている最終ビットフラグ）に対応するタイムスタンプが自動的に生成され、当該タイムスタンプは、アプリケーションの起動後にカウンタ値、最終ビットフラグ及びハッシュ期待値とともにマイクロＳＤカード１２に保存される。

ここではハッシュ期待値に対応するタイムスタンプが生成されるものとして説明したが、起動用ファームウェアのバージョンを識別するための識別情報として例えば起動用ファームウェアのバージョン番号等に対応するタイムスタンプが発行されてもよい。

なお、図６に示す例では、ハッシュ期待値に対応するタイムスタンプ２０１が発行され、当該タイムスタンプ２０１が上位カウンタ値「３」、下位カウンタ値「０」、最終ビットフラグ「０」及び当該ハッシュ期待値とともにマイクロＳＤカード１２に保存されることが示されている。

上記したようにタイムスタンプ２０１が発行されると、時系列データ処理アプリケーションの実行が開始され、時系列データの各々に対応するタイムスタンプが発行される。

ここで、タイムスタンプ管理部１１６に時系列データＸが入力された場合には、下位カウンタ値が更新（インクリメント）され、図６に示すように、時系列データＸ（、上位カウンタ値「３」、下位カウンタ値「１」及び最終ビットフラグ「０」）に対応するタイムスタンプ２０２が発行される。このタイムスタンプ２０２は、上位カウンタ値「３」、下位カウンタ値「１」、最終ビットフラグ「０」及び時系列データＸとともにマイクロＳＤカード１２に保存される。

なお、図６においては示されていないが、時系列データＸの次に時系列データＹがタイムスタンプ管理部１１６に入力された場合には、時系列データＹ（、上位カウンタ値「３」、下位カウンタ値「２」及び最終ビットフラグ「０」）に対応するタイムスタンプが発行され、当該タイムスタンプは、上位カウンタ値「３」、下位カウンタ値「１」、最終ビットフラグ「０」及び時系列データＹとともにマイクロＳＤカード１２に保存される。

次に、情報処理装置１０のシャットダウン（処理）が開始された後に、時系列データＺがタイムスタンプ管理部１１６に入力された場合を想定する。時系列データＺは、当該シャットダウンが、なんらかの指示に基づく正常終了なのか、異常検出による異常終了なのかを示すデータが考えられる。この場合には、アプリケーションにより最終タイムスタンプ発行済フラグ１１６ｈに最終ビットフラグ「１」が設定され、時系列データＺ（、上位カウンタ「３」、下位カウンタ値「３」及び最終ビットフラグ「１」）に対応するタイムスタンプ２０３が発行される。このタイムスタンプ２０３は、上位カウンタ値「３」、下位カウンタ値「３」、最終ビットフラグ「１」及び時系列データＺとともにマイクロＳＤカード１２に保存される。最終ビットフラグの設定は、あくまで電源断に先立って行われる準備作業である。マイクロＳＤカード１２に対するデータ保存にアプリケーション処理が必要な場合もあるため、最終ビットフラグの設定により自動的に電源断が行われるわけではない。

タイムスタンプ２０３が発行された（最終ビットフラグ「１」が設定された）後は、情報処理装置１０のシャットダウン完了後、再起動が行われるまでの間はタイムスタンプは発行されない。したがって、重要なイベントが想定される処理は最終ビットフラグの設定前に完了しておく必要がある。例えば、遠隔からの攻撃と判定されるパケット受信のログにタイムスタンプを付与して保存する場合、最終ビットフラグがセットされてからではタイムスタンプが生成できない。よって、このような場合、最終ビットフラグのセットに先立って通信機能を停止しておくことが望ましい。

なお、本実施形態において、カウンタレジスタ１１６ｆに設定されているカウンタ値のうちの上位カウンタ値（起動回数）は、不揮発性メモリ１１７（上位カウンタ値格納領域１１７ａ）において管理される。一方、下位カウンタ値（タイムスタンプ発行回数）及び最終ビットフラグは、揮発性メモリ（カウンタ用内蔵メモリ）において管理され、不揮発性メモリ１１７には書き込まれない。

また、本実施形態においては、上記したように時系列データ及びタイムスタンプとともにカウンタ値（上位カウンタ値及び下位カウンタ値）及び最終タイムスタンプ発行済フラグ１１６ｈに設定されている最終ビットフラグがマイクロＳＤカード１２に保存されるが、このカウンタ値及び最終ビットフラグによれば、１回の起動サイクルで処理された時系列データの数（つまり、情報処理装置１０が起動してからシャットダウンするまでの間に処理された時系列データの数）を把握することができる。最終タイムスタンプ発行済フラグ１１６ｈが「１」に設定されたデータが当該起動サイクルにおける最終タイムスタンプであって当該データに対応するカウンタより大きなカウンタ値を持つ有効なタイムスタンプが存在しないことは、最終タイムスタンプ発行後は上記Ｓ２３の判定処理によりタイムスタンプの発行が禁止されることにより明らかである。

具体的には、図６に示す例では、タイムスタンプ２０３とともに上位カウンタ値「３」、下位カウンタ値「３」及び最終ビットフラグ「１」がマイクロＳＤカード１２に保存されている。この場合、最終ビットフラグ「１」は情報処理装置１０の起動からシャットダウンの完了までの間（つまり、１回の起動サイクル）の最後に発行されたタイムスタンプに付されるため、タイムスタンプ２０３に付されている上位カウンタ値「３」、下位カウンタ値「３」及び最終ビットフラグ「１」によれば、情報処理装置１０の３回目の起動サイクルにおいて、当該情報処理装置１０の起動からシャットダウンの完了までの間に３つの時系列データが処理され、それ以降のタイムスタンプが存在しないことが確認できる。

すなわち、本実施形態においては、例えば図７に示すように起動サイクル３及び４が繰り返されたものとすると、上位カウンタ値「３」及び最終ビットフラグ「１」とともにマイクロＳＤカード１２に保存されている下位カウンタ値「３」を参照することにより、起動サイクル３において処理された時系列データの数が３であることが確認できる。一方向カウンタにおいて、単純に下位ビットの保存を省力した場合には通算のタイムスタンプ発行回数の特定ができなくなる問題があるが、本実施形態においては、最終タイムスタンプ発行要求に対して最終タイムスタンプ発行済フラグ１１６ｈに設定されている最終ビットフラグが設定されたタイムスタンプをデータとともにアクセス制御なしのビット単価の低い汎用不揮発性メモリに保存することで、タイムスタンプ発行回数の特定を可能としている。これにより、一方向カウンタの全ビットを不揮発性メモリに保存する既存方式と比較して、アクセス制御が必要なカウンタ用不揮発性メモリの書き換え回数を削減するという課題と、タイムスタンプ発行回数を把握するという課題とを両立させている。

同様に、上位カウンタ値「４」及び最終ビットフラグ「１」とともにマイクロＳＤカード１２に保存されている下位カウンタ値「４」を参照することにより、起動サイクル４において処理された時系列データの数が４であることを容易に把握することができる。タイムスタンプは、下位ビットを順次インクリメントして発行されている。当該電源サイクルで発行されたタイムスタンプの総数がわかるということは、これらデータの一部が削除された場合でも、下位ビットの番号が不連続なデータが何らかの原因により削除されたことがわかることを意味する。また、最終ビットフラグが設定されたタイムスタンプが削除されてしまった場合は、何個のデータが削除されたかは特定できないが、少なくとも最終タイムスタンプを含む１個以上のデータが削除されたことがわかる。この性質は、不正プログラム侵入の痕跡を、保存されたログから事後的に解析する際に役立つ。外部からの侵入者がその痕跡を消すためにログを改ざん、消去など不正操作することはよく知られている。本実施形態のタイムスタンプはログ改ざんの検出に加えて消去の検出が可能であるため、もし削除が見つかったとしても、削除以前のログデータに攻撃の痕跡が一切検出できない場合、それ以前のデータは不正操作を受けていない可能性が高い。不意の電源断やソフトウェア不具合によってもデータ消失は起こりうるため、データ消失を攻撃によるものと特定するためには別途解析が必要となるが、データの改ざんや消去の検出機能がない場合と比較して攻撃の特定が容易になることは明らかである。

ここで、最終ビットフラグを含むタイムスタンプデータは、ビット単価の安いＳＤカードなど汎用不揮発性メモリの任意のページに保存可能であることが重要である。本実施形態は最終ビットフラグによるタイムスタンプ発行制御を行うことで、電源断時の上位カウンタ等を保持する、相対的にビット単価の高いＭＣＵ内蔵不揮発性メモリの書き換えを行うことなくタイムスタンプ発行総数の特定とデータ消去の検出が実現できる。汎用フラッシュメモリとＭＣＵ内蔵不揮発性メモリのビット単価については、この後に詳述する。

なお、本実施形態においてはこのように起動サイクル毎の時系列データの数を把握することができるため、全ての起動サイクルで処理された時系列データの総数を把握することも可能である。

（まとめ）
上記したように本実施形態において、ＭＣＵ１１（制御部）は、時系列データの各々に対応するタイムスタンプを発行し、時系列データの順序を管理するために、情報処理装置１０の起動（第１動作）に応じて上位カウンタ値（第１カウンタ値）を更新し、当該タイムスタンプの生成に応じて下位カウンタ値（第２カウンタ値）を更新する。また、本実施形態においては、時系列データ、当該時系列データに対応するタイムスタンプ及びカウンタ値をマイクロＳＤカード１２に出力する。なお、本実施形態において、上記した上位カウンタ値はＭＣＵ１１に内蔵されている不揮発性メモリ１１７（上位カウンタ値格納領域１１７ａ）に格納されて管理され、下位カウンタ値は不揮発性メモリ１１７には格納されず、カウンタ用内蔵メモリ（揮発性メモリ）に保持されて管理される。

本実施形態においては、上記した構成により、タイムスタンプにより時系列データの改ざんを検証することができるとともに、カウンタ値（上位カウンタ値及び下位カウンタ値）により時系列データの順序保証を実現することができる。また、本実施形態においては、カウンタ値を管理するための寿命の長い不揮発性メモリ（ＥＥＰＲＯＭ等）を別途用意することなく、ＭＣＵ１１に内蔵されている不揮発性メモリ１１７（フラッシュメモリ）を用いる構成であるので、時系列データの真正性を担保する仕組みを低コストで実現することができる。ＭＣＵ１１内蔵の不揮発性メモリ１１７は、アクセス制御機能１１７ｆやデバッグ機能の無効化により端子経由のデータアクセスを禁止することができるが、外付け汎用メモリは外部端子から自由に値を変更できてしまうため、カウンタ値や秘密鍵等の重要データの保存先はＭＣＵ内蔵フラッシュメモリとすべきである。しかしながら、フラッシュメモリに代表されるＭＣＵ内蔵メモリは書き換え回数と容量の制約が厳しく、また書き込み速度はＳＲＡＭと比較して遅い。本実施形態は、汎用メモリ上データの保護機能を提供するタイムスタンプ発行に不可欠なＭＣＵ内蔵メモリの書き換え回数削減により高頻度のタイムスタンプ発行を可能にする。換言すれば、本実施形態の構成によれば、上位カウンタ値の更新回数を通常タイムスタンプ発行回数と比較して頻度の低い回数とする（つまり、不揮発性メモリ１１７の更新回数を削減する）とともに、揮発性メモリと比較して書き込み速度の遅い不揮発性メモリ１１７への書き込みによる処理の遅延を緩和することで、高頻度のタイムスタンプ発行を可能とする。更に、起動サイクルにおける最終タイムスタンプを明示的に発行することにより、下位カウンタの保存を省略した場合であってもタイムスタンプの発行回数を確認可能な機能を提供する。

なお、本実施形態においては、タイムスタンプ管理部１１６をハードウェアモジュールとして実現し、当該タイムスタンプ管理部１１６をＭＣＵ１１上に実装した構成であるため、本実施形態において説明したセキュリティ機能はワンチップのＭＣＵ１１で実現することができる。また、図４に説明した初期設定手順を行う起動用ファームウェアはＲＯＭ１１２に格納されているものとしたが、格納先を不正アプリケーションによる改ざん防止対策が取られた書き換え可能不揮発性メモリとしてもよい。

更に、本実施形態においては、時系列データ処理アプリケーション等が格納される不揮発性メモリ１１７（命令フラッシュメモリ）において上位カウンタ値を格納する上位カウンタ値格納領域１１７ａが確保されている。一般的にＭＣＵ１１に内蔵される不揮発性メモリ１１７（フラッシュメモリ）はセル面積に対する制御回路の面積が大きい。このため、例えば不揮発性メモリ１１７を分割する（つまり、不揮発性メモリ１１７の容量を物理的に分割された２つの不揮発性メモリで実現する）構成とすると、当該２つの不揮発性メモリが占める面積は、不揮発性メモリ１１７を１つ備えた場合に当該不揮発性メモリ１１７が占める面積よりも大きくなる（以下、分割損と表記）。本実施形態においては、不揮発性メモリ１１７（ＭＣＵ１１に内蔵されている不揮発性メモリ）を分割することなく用いることで分割損を回避するとともに、上位カウンタ値格納領域１１７ａへのアクセスを情報処理装置１０の起動時に限定することで、時系列データ処理アプリケーションの実行時におけるアクセス競合を回避することも可能である。

（図６～図８の効果の説明）
また、本実施形態においては、情報処理装置１０のシャットダウン（第２動作）が開始されたか否かを示す最終ビットフラグを設定し、当該最終ビットフラグをマイクロＳＤカード１２に出力する構成により、上記した起動サイクル毎の時系列データの数を容易に把握することができる。

更に、本実施形態においては、不揮発性メモリ１１７（秘密鍵格納領域１１７ｂ）に秘密鍵が格納されており、時系列データに対応するタイムスタンプは、当該秘密鍵を用いてカウンタ値、最終ビットフラグ及び当該時系列データから発行されるメッセージ認証コードまたはデジタル署名であるものとする。本実施形態においては、このような構成により、マイクロＳＤカード１２に保存された時系列データ、カウンタ値及び最終ビットフラグのうちの少なくとも１つの改ざんを検証することが可能となる。

なお、本実施形態においてはマイクロＳＤカード１２に保存された時系列データ等が物理アクセスにより改ざんされる場合について主に説明したが、例えばソフトウェア脆弱性があると、遠隔から送信された不正パケットにより不正プログラムを実行させるようなサイバー攻撃を受ける可能性がある。本実施形態によれば、このような不正プログラムが実行された結果として取得（または生成）される不正データに対してもタイムスタンプが発行されるが、このようなタイムスタンプは正規に発行されたタイムスタンプであるため、当該タイムスタンプでは当該不正データを検出するようなことはできない。しかしながら、上記したようなサイバー攻撃が成功したとしても、過去に戻ってタイムスタンプを発行する（つまり、過去の時系列データに対応するタイムスタンプを再生成する）ことはできないため、当該サイバー攻撃の期間（に相当するカウンタ値）を特定することができれば、当該期間に基づいて有効な過去の時系列データをサルベージ（救済）することは可能である。すなわち、本実施形態においては、サイバー攻撃が行われた場合であっても、過去の時系列データの真正性を担保することができる。

よって、本実施形態に係る情報処理装置１０は、マイクロＳＤカード１２に対する物理アクセスによる改ざん及び遠隔サイバー攻撃の両方に対して有用である。

なお、本実施形態においては、汎用の外付けの不揮発性メモリとしてマイクロＳＤカード１２（メモリカード）を使用し、ＭＣＵ１１に内蔵されている不揮発性メモリ１１７がフラッシュメモリであるものとして説明したが、当該外付けの不揮発性メモリ及び当該ＭＣＵ１１に内蔵されている不揮発性メモリ１１７としては、他の不揮発性メモリが使用されても構わない。

また、本実施形態においては、情報処理装置１０の起動中に、当該情報処理装置１０上で動作するソフトウェア（例えば、起動用ファームウェア等）のバージョンを識別するための識別情報（ハッシュ期待値またはバージョン番号等）に対応するタイムスタンプを発行し、当該タイムスタンプ及び当該識別情報をマイクロＳＤカード１２に出力する。このような構成によれば、例えば情報処理装置１０の予期しない動作によって時系列データが処理されていたような場合に、当該情報処理装置１０において実行されていたソフトウェアのバージョン等を特定することができ、当該動作の解析等に利用することができる。

なお、本実施形態においては上記したように情報処理装置１０の起動中にソフトウェアのバージョンを識別するための識別情報に対応するタイムスタンプを発行するものとして説明したが、図８に示すように、本実施形態に係る情報処理装置１０（ＭＣＵ１１）は、このようなタイムスタンプは発行せず、時系列データに対応するタイムスタンプのみを発行する構成としてもよい。

（図９の説明）
次に、上記した上位カウンタ値更新処理（図４に示すステップＳ４の処理）について説明するが、まず、図９を参照して、不揮発性メモリ１１７に含まれる上位カウンタ値格納領域１１７ａについて説明する。

不揮発性メモリ１１７がフラッシュメモリ（例えば、ＮＡＮＤ型フラッシュメモリ等）である場合、当該不揮発性メモリ１１７はメモリセルアレイ（複数のメモリセル）を含み、当該メモリセルアレイは、複数のページから構成される。また、メモリセルアレイを構成する複数のページの各々は、複数のブロックを含む。なお、このような不揮発性メモリ１１７において、ページはデータの消去単位として機能し、ブロックはデータの書き込み動作（またはデータの読み込み動作）の単位である。

ここで、図９には、１つのページを構成する複数のブロックが示されている。図９に示す例では、ページＰ１は、８つのブロックＢ０～Ｂ７を含む。このようなページＰ１が上位カウンタ値格納領域１１７ａとして割り当てられているものとすると、例えば上位カウンタ値１は、データの書き込み動作の単位であるブロックＢ０に書き込まれる（格納される）。

次に、例えば後述する上位カウンタ値更新処理が実行されることによって上位カウンタ値１が上位カウンタ値２に更新された場合には、当該上位カウンタ値２は、ブロックＢ１に書き込まれる。すなわち、本実施形態において、上位カウンタ値は、空いているブロックに追記する形式で書き込まれる（格納される）。

同様に、上位カウンタ値２が上位カウンタ値３に更新された場合には当該上位カウンタ値３がブロックＢ２に書き込まれ、上位カウンタ値３が上位カウンタ値４に更新された場合には当該上位カウンタ値４がブロックＢ３に書き込まれる。

なお、図９に示す例では、ブロックＢ４～Ｂ７にはデータ（上位カウンタ値）が書き込まれていないことが示されている。このため、上位カウンタ値４が更新された場合には、当該更新後の上位カウンタ値はブロックＢ４に書き込まれることになる。

ところで、本実施形態においてはページがデータの消去単位であると説明したが、不揮発性メモリ１１７（フラッシュメモリ）においては、各ブロックＢ０～Ｂ７に書き込まれたデータを上書きすることができず、一旦ページ単位でデータを消去した後に、再度データを書き込むという動作を行う必要がある。

このため、例えば上位カウンタ値が順次追記されることによってブロックＢ７まで書き込まれた場合には、ページＰ１（ブロックＢ０～Ｂ７）に書き込まれたデータを消去した後に、ブロックＢ０から再度上位カウンタ値を書き込む（追記する）ことになる。

なお、図９においては１つのページＰ１に上位カウンタ値が書き込まれる（格納される）ものとして説明したが、当該上位カウンタ値は複数のページに書き込まれる構成であってもよい（つまり、上位カウンタ値格納領域１１７ａに複数のページが割り当てられていてもよい）。

また、不揮発性メモリ１１７（メモリセル）を構成する各ページにおいては複数のブロックの各々にブロック番号が割り当てられており、上位カウンタ値は、例えば当該ブロック番号が昇順となるように追記されるものとする。なお、図９に示す例では、ブロックＢ０～Ｂ７のブロック番号は、それぞれ「０」～「７」であるものとする。

以下の説明においては、不揮発性メモリ１１７に含まれる上位カウンタ値格納領域１１７ａにおいて上位カウンタ値が図９において説明したように書き込まれる（格納される）ものとして説明する。

（図１０の説明）
次に、図１０のフローチャートを参照して、上位カウンタ値更新処理の処理手順の一例について説明する。以下の説明においては、上位カウンタ値格納領域１１７ａに割り当てられている不揮発性メモリ１１７のページを、便宜的に、対象ページと称する。

まず、不揮発性メモリ１１７に含まれる上位カウンタ値格納領域１１７ａに対するアクセス権限が付与されたＣＰＵ１１１は、当該上位カウンタ値格納領域１１７ａにおいて最後に上位カウンタ値が書き込まれたブロック（以下、最終書き込みブロックと表記）をサーチし、当該最終書き込みブロックに割り当てられているブロック番号（以下、最終書き込みブロック番号と表記）を取得する（ステップＳ３１）。図９に示す例では、最終書き込みブロックはブロックＢ３であるため、ステップＳ３１においては、最終書き込みブロック番号「３」が取得される。なお、上位カウンタ値格納領域１１７ａにおける最終書き込みブロックは、例えば当該最終書き込みブロックを指し示すポインタ等により管理されていればよい。

次に、ＣＰＵ１１１は、最終書き込みブロックに書き込まれている上位カウンタ値を取得する（ステップＳ３２）。

ここで、上記したステップＳ３１において取得された最終書き込みブロック番号が、対象ページに含まれるブロックのうちブロック番号が最大のブロックに割り当てられているブロック番号（以下、最大ブロック番号）であるか否かが判定される（ステップＳ３３）。なお、対象ページに含まれる複数のブロックに対してブロック番号が昇順となるように上位カウンタ値が書き込まれる場合、最大ブロック番号が割り当てられているブロックは、対象ページ（複数のブロック）の中で上位カウンタ値が最後に書き込まれるブロックに相当する。

最終書き込みブロック番号が最大ブロック番号であると判定された場合（ステップＳ３３のＹＥＳ）、対象ページに含まれる全てのブロックに上位カウンタ値が書き込まれた状態であるため、当該対象ページに書き込まれている上位カウンタ値（つまり、対象ページ内のデータ）を消去する処理が実行される（ステップＳ３４）。

ステップＳ３５の処理が実行されると、ＣＰＵ１１１は、次に上位カウンタ値が書き込まれるブロックに割り当てられているブロック番号（以下、書き込みブロック番号）を「０」（つまり、対象ページに含まれる複数のブロックのうちブロック番号が最小のブロックに割り当てられているブロック番号）に設定する（ステップＳ３５）。

次に、ＣＰＵ１１１は、ステップＳ３２において取得された上位カウンタ値をインクリメントする（ステップＳ３６）。

ステップＳ３６においてインクリメントされた上位カウンタ値は、ステップＳ３５において設定されたブロック番号「０」が割り当てられたブロックに書き込まれる（ステップＳ３７）。

一方、最終書き込みブロック番号が最大ブロック番号でないと判定された場合（ステップＳ３３のＮＯ）、最終書き込みブロック番号をインクリメントした値（番号）を書き込みブロック番号として設定する（ステップＳ３８）。

ステップＳ３８の処理が実行されると、ステップＳ３６及びＳ３７の処理が実行される。この場合、ステップＳ３７においては、ステップＳ３８において設定された書き込みブロック番号が割り当てられているブロックに、ステップＳ３６においてインクリメントされた上位カウンタ値が書き込まれればよい。

上記した上位カウンタ値更新処理によれば、情報処理装置１０の起動に応じて適切に上位カウンタ値を更新し、不揮発性メモリ１１７（上位カウンタ値格納領域１１７ａ）に書き込むことができる。

なお、図９及び図１０において説明したブロック番号等は一例であり、本実施形態においては、情報処理装置１０の起動に応じて更新される上位カウンタ値が上位カウンタ値格納領域１１７ａにおいて適切に管理される構成であればよい。

（図９、図１０の効果の説明）
ここで、フラッシュメモリの特性を利用してＭＣＵ内蔵フラッシュによる上位ビットのカウント回数を増やす効果を説明する。本実施形態において、情報処理装置１０の起動に応じて更新される上位カウンタ値は不揮発性メモリ１１７に格納されるが、当該上位カウンタ値は、不揮発性メモリ１１７（フラッシュメモリ）の少なくとも１つのページに対して追記形式で書き込まれる。なお、追記形式とは、アドレスを変えながら最小書き込み単位（ブロック単位）でデータを書き込む形式である。

この場合において、例えば１つのページに対して書き込まれるデータのサイズを４ＫＢ（４０９６Ｂ）とし、最小書き込み単位（つまり、１つのブロックに書き込まれるデータのサイズ）を１６Ｂとすると、１つのページに対して上位カウンタ値を４０９６／１６＝２５６回書き込むことができ、１つのページに含まれる全てのブロックに上位カウンタ値が書き込まれた場合には、当該ページに書き込まれているデータを消去することによって、更新された上位カウンタ値を当該ページに対して再度書き込むことができる。

これによれば、例えば不揮発性メモリ１１７が寿命に到達するまでの書き換え回数（つまり、書き換え寿命）が１０万回である場合であって、上記した不揮発性メモリ１１７に含まれる上位カウンタ値格納領域１１７ａに１つのページが割り当てられている場合には、当該不揮発性メモリ１１７が寿命に到達するまでに２５６×１０＾５回、当該上位カウンタ値を更新する（つまり、書き込む）ことができる。

なお、２０年は６３０×１０＾６秒であるが、仮に情報処理装置１０が１０秒に１回起動（再起動）するような動作を繰り返した場合には、２０年間で上位カウンタ値を不揮発性メモリ１１７（上位カウンタ値格納領域１１７ａ）に６３×１０＾６回書き込む必要がある。この場合には、書き換え回数が１０万回である不揮発性メモリ１１７の３ページ分を上位カウンタ値格納領域１１７ａに割り当てることによって、２０年以上もの間、上位カウンタ値を管理することが可能となる。

情報処理装置１０が正常に動作していれば上記したように１０秒に１回起動するような動作を行うことはないが、例えば遠隔からのサイバー攻撃等によりこのような動作が強制的に行われた場合であっても、不揮発性メモリ１１７が寿命に到達するまで２０年以上確保することができる。すなわち、本実施形態に係る情報処理装置１０（ＭＣＵ１１）は、例えば長期間にわたって高頻度で取得される時系列データを保全する用途に適しているといえる。

ここでは上位カウンタ値について説明したが、下位カウンタ値については、当該下位カウンタ値がオーバーフローしない程度の揮発性メモリ（カウンタ用内蔵メモリ）の領域が割り当てられていればよい。

（図１１の説明）
更に、本実施形態においては、マイクロＳＤカード１２に保存されているカウンタ値（上位カウンタ値及び下位カウンタ値）及び最終ビットフラグに基づいて起動サイクル毎の時系列データの数を把握することによって当該時系列データの総数を把握することができるものとして説明したが、当該時系列データの総数は、不揮発性メモリ１１７に含まれる所定の領域（不揮発性メモリ１１７に確保された上位カウンタ値格納領域１１７ａとは異なる領域）に格納しておく構成としてもよい。なお、この時系列データの総数が格納される所定の領域は、例えば追加情報格納領域１１７ｄであってもよい。

ここで、図１１は、時系列データの総数を不揮発性メモリ１１７（追加情報格納領域１１７ｄ）に格納しておく場合のＭＣＵ１１の処理手順の一例を示すフローチャートである。ここでは、時系列データ処理アプリケーションの実行が開始された後のＭＣＵ１１の処理手順について説明する。なお、図１１に示す処理が実行される時点では、前回の起動サイクルが終了するまでに処理された時系列データの総数（以下、前回までの時系列データの総数と表記）が不揮発性メモリ１１７に格納されているものとする。

まず、図５に示すステップＳ２１～Ｓ２６の処理に相当するステップＳ４１～Ｓ４６の処理が実行される。

ステップＳ４６において最終タイムスタンプ発行済フラグに最終ビットフラグ「１」が設定された場合、時系列データの総数が算出され、当該算出された時系列データの総数が不揮発性メモリ１１７に格納される（ステップＳ４７）。なお、上記したように不揮発性メモリ１１７には前回までの時系列データの総数が格納されているが、ステップＳ４７においては、当該前回までの時系列データの総数に下位カウンタ値（つまり、今回の起動サイクルで処理された時系列データの数）を加算した時系列データの総数が不揮発性メモリ１１７に格納されればよい。

ステップＳ４７の処理が実行されると、図５に示すステップＳ２７～Ｓ２９の処理に相当するステップＳ４８～Ｓ５０の処理が実行される。

このように時系列データの総数を不揮発性メモリ１１７に格納しておく構成とすることで、不正アプリケーションにより最終データフラグが設定されたタイムスタンプが削除された場合においても、発行されたタイムスタンプの総発行回数を確認することができる。

ここでは詳細な説明を省略するが、上記した時系列データの総数は、上位カウンタ値と同様に、追記形式で不揮発性メモリ１１７に書き込まれるものとする。これによれば、不揮発性メモリ１１７の長寿命化を図ることができる。

なお、時系列データの総数は最終タイムスタンプ発行済フラグ１１６ｈに最終ビットフラグ「１」が設定されたタイミング（つまり、情報処理装置１０がシャットダウンされるタイミング）で不揮発性メモリ１１７に書き込まれる（更新される）ため、当該時系列データの総数が不揮発性メモリ１１７に書き込まれる回数と、情報処理装置１０が起動されるタイミングで更新される上位カウンタ値が不揮発性メモリ１１７に書き込まれる回数とは、同一である。このため、時系列データの総数が格納される不揮発性メモリ１１７の領域としては、上位カウンタ値が格納される領域（上位カウンタ値格納領域１１７ａ）と同程度の領域を割り当てておくことが好ましい。

また、本実施形態においては、例えば情報処理装置１０の起動（つまり、情報処理装置１０を起動する処理の実行）に応じて上位カウンタ値が更新され、当該情報処理装置１０のシャットダウン（つまり、情報処理装置１０を停止する処理の実行）が開始された際に最終ビットフラグ「１」が設定されるものとして説明したが、当該上位カウンタ値が更新される動作（第１動作）及び最終ビットフラグ「１」が設定される動作（第２動作）は、他の動作であっても構わない。

（リモートアテステーションの説明）
ここで、上記したように情報処理装置１０がサーバ装置２０と通信可能に接続されている場合、当該サーバ装置２０から情報処理装置１０に対して各種要求が送信され、情報処理装置１０は当該要求に基づく処理を実行する場合がある。

なお、サーバ装置２０から情報処理装置１０に対して送信される要求には、例えばアテステーション要求が含まれる。このアテステーション要求は遠隔の情報処理装置１０が正常に動作しているかをサーバ装置２０が確認するための要求であり、当該アテステーション要求が受信された場合、情報処理装置１０は、当該アテステーション要求に対する応答（つまり、確認結果）をサーバ装置２０に対して返す処理を実行する。

本実施形態においては、このようなアテステーション要求に基づく処理（以下、アテステーション処理と表記）が実行される際に、上位カウンタ値を更新する構成としてもよい。

以下、図１２のフローチャートを参照して、アテステーション処理（第１動作）に応じて上位カウンタ値を更新する際の処理手順の一例について説明する。

まず、ＣＰＵ１１１によって時系列データ処理アプリケーションが実行されている状態で、サーバ装置２０からアテステーション要求（リモートアテステーションメッセージ）が情報処理装置１０に送信された場合を想定する。この場合、ＭＣＵ１１は、サーバ装置２０から送信されたアテステーション要求を取得する（ステップＳ６１）。なお、アテステーション要求は、サーバ装置２０から例えば定期的に送信されるものとする。

ステップＳ６１の処理が実行されると、上記した時系列データ処理アプリケーションの実行が中断され、ＣＰＵ１１１は、ＲＯＭ１１２に格納されているアテステーションファームウェア（ＦＷ）を実行し、アテステーション処理を開始する（ステップＳ６２）。この場合、アテステーションファームウェアを実行するＣＰＵ１１１には、上記したアクセス権限が付与される。

ここで、例えばアテステーション要求はサーバ装置２０において発行された秘密鍵を用いて暗号化されている場合がある。この場合、ＣＰＵ１１１は、サーバ装置２０において発行されている公開鍵（アテステーション要求を暗号化するために用いられた秘密鍵と対となる公開鍵）を用いて当該アテステーション要求の検証を行う（ステップＳ６３）。なお、このアテステーション要求の検証を行うための公開鍵は、予め不揮発性メモリ１１７の所定の領域等に格納されていればよい。

ステップＳ６３の処理が実行されると、当該ステップＳ６３におけるアテステーション要求の検証が成功したか否かが判定される（ステップＳ６４）。

アテステーション要求の検証が成功していない（つまり、失敗した）と判定された場合（ステップＳ６４のＮＯ）、図１２に示す処理（つまり、アテステーション処理）は異常終了される。

一方、アテステーション要求の検証が成功したと判定された場合（ステップＳ６４）、ＣＰＵ１１１は、当該アテステーション要求に含まれるシーケンス番号を取得する（ステップＳ６５）。なお、このシーケンス番号は、例えば上記したように定期的に送信されるアテステーション要求に順番に付される番号である。以下の説明においては、ステップＳ６５において取得されたシーケンス番号を第１シーケンス番号と称する。

ここで、不揮発性メモリ１１７に含まれる追加情報格納領域１１７ｄには、前回のアテステーション要求（つまり、ステップＳ６１において取得されたアテステーション要求よりも前に取得されたアテステーション要求）に含まれていたシーケンス番号が格納されているものとする。

この場合、ＣＰＵ１１１は、追加情報格納領域１１７ｄに格納されているシーケンス番号（以下、第２シーケンス番号と表記）を取得する（ステップＳ６６）。

次に、上記した第１シーケンス番号が第２シーケンス番号以下であるか否かが判定される（ステップＳ６７）。

シーケンス番号がサーバ装置２０から定期的に送信されるアテステーション要求に対して昇順に付される番号であるものとすると、第１シーケンス番号が第２シーケンス番号以下である場合には、ステップＳ６１において取得されたアテステーション要求は、過去にサーバ装置２０から送信されたアテステーション要求等である可能性があると判別することができる。

このため、第１シーケンス番号が第２シーケンス番号以下であると判定された場合（ステップＳ６７のＮＯ）、図１２に示す処理は異常終了される。

一方、第１シーケンス番号が第２シーケンス番号以下でないと判定された場合（ステップＳ６７のＹＥＳ）、上記した第１シーケンス番号を第２シーケンス番号として不揮発性メモリ１１７（追加情報格納領域１１７ｄ）に格納する（ステップＳ６８）。

ステップＳ６８の処理が実行されると、上記した図４に示すステップＳ４～Ｓ６の処理に相当するステップＳ６９～Ｓ７１の処理が実行される。

次に、ＣＰＵ１１１は、アテステーション処理を実行する（ステップＳ７２）。このアステーション処理においては、例えばスタックの破壊等、実行中のファームウェア（アテステーションファームウェア）の内部データの状態を検出する処理が実行される。

ステップＳ７２の処理が実行されると、当該ステップＳ７２において実行されたアテステーション処理の結果がサーバ装置２０に送信されるが、タイムスタンプ発行部１１６ｄは、上記したアテステーション要求、当該アテステーション処理の結果、カウンタ値及び最終ビットフラグの結合データに対応するタイムスタンプを発行する（ステップＳ７３）。なお、このステップＳ７３の処理は上記した図４に示すステップＳ７の処理等に相当する処理であるため、ここではその詳しい説明を省略する。

ステップＳ７３の処理が実行されると、図４に示すステップＳ８及びＳ９の処理に相当するステップＳ７４及びＳ７５の処理が実行される。

ステップＳ７５の処理が実行されると、アテステーション要求によって中断された時系列データ処理アプリケーションの実行が再開される（ステップＳ７６）。

なお、図１２においては示されていないが、ステップＳ７４においてＳＲＡＭ１１３に保持されたタイムスタンプは、アテステーション要求、アテステーション処理の結果、カウンタ値及び最終ビットフラグとともにマイクロＳＤカード１２に出力され、当該マイクロＳＤカード１２に保存される。

ステップＳ７３においては、アテステーション要求と当該アテステーション処理の結果とカウンタ値との結合データに対応するタイムスタンプが発行されるものとして説明したが、例えばアテステーション処理の結果とカウンタ値との結合データに対応するタイムスタンプが発行されてもよい。この場合、タイムスタンプは、アテステーション処理の結果、カウンタ値及び最終ビットフラグとともにマイクロＳＤカード１２に出力されればよい。

また、上記したようにサーバ装置２０からアテステーション要求が送信された場合には当該アテステーション処理に応じて上位カウンタ値が更新されるため、例えばステップＳ６９の処理が実行されるよりも前のタイミングで、上記した図５に示すステップＳ２６～Ｓ２８の処理を実行するようにしてもよい。この場合、ステップＳ６９の処理が実行される際には、最終タイムスタンプ発行済フラグ１１６ｈに最終ビットフラグ「０」を再設定すればよい。

図１２において説明したようにアテステーション要求、アテステーション処理の結果、カウンタ値及び最終ビットフラグに対応するタイムスタンプを発行することにより、当該アテステーション要求及びアテステーション処理の結果に対する偽造を防止するとともに、カウンタ値によりアテステーション処理の実施時点を特定するようなことが可能となる。

上記したように本実施形態においては、アテステーション要求のようなサーバ装置２０から送信される所定の要求に基づく処理の実行に応じて上位カウンタ値を更新するような構成とすることも可能である。

なお、本実施形態においては最終タイムスタンプ発行済フラグ１１６ｈに最終ビットフラグが設定されるものとして説明したが、本実施形態は、上位カウンタ値を不揮発性メモリ１１７（上位カウンタ値格納領域１１７ａ）において管理し、下位カウンタ値を揮発性メモリ（カウンタ用内蔵メモリ）において管理する構成であれば、当該最終ビットフラグを用いない構成としてもよい。

（ソフトウェア処理の説明）
ここで、本実施形態においてはタイムスタンプの発行を含むセキュリティ機能（つまり、タイムスタンプ管理部１１６）がハードウェアモジュールとして実現されるものとして説明したが、当該セキュリティ機能はソフトウェアによる機能モジュールとして実現されても構わない。

図１３は、上記した本実施形態におけるセキュリティ機能がソフトウェアによる機能モジュールとして実現される場合のＭＣＵ１１の構成の一例を示すブロック図である。

なお、図１３の説明においては、上記した図３と同様の部分については同一の参照符号を付してその詳しい説明を省略し、当該図３と異なる部分について述べる。

図１３に示すように、ＭＣＵ１１はＳＲＡＭ１１３を含むが、当該ＳＲＡＭ１１３には、本実施形態において説明したカウンタレジスタ１１６ｆに相当するカウンタに割り当てられたカウンタ用メモリ１１３ａ（上位ビット格納部１１６ｆ－１に相当する領域１１３ａ－１及び下位ビット格納部１１６ｆ－２に相当する領域１１３ａ－２）、及び最終タイムスタンプ発行済フラグ１１６ｈに相当する最終タイムスタンプ発行済フラグ１１３ｂが含まれる。また、ＳＲＡＭ１１３には、時系列データ処理アプリケーションが実行される際に用いられるアプリケーション用領域１１３ｃ等が更に含まれている。また、カウンタ値ならびに最終タイムスタンプ発行済フラグをアプリケーション（の権限を取得した不正プログラム）による改ざんから保護するため、これらを含むメモリ領域にはアプリケーション用領域１１３ｃから隔離するメモリ保護１１３ｄが適用される。メモリ保護１１３ｄ実現の手段としてはＣＰＵ１１１内蔵のメモリ保護機能（ＭＰＵ）などが可能である。

また、不揮発性メモリ１１７には、例えばタイムスタンプ発行ファームウェア（ＦＷ）１１７ｇ及び初期化ファームウェア（ＦＷ）１１７ｈが格納されている。図１３に示す構成の場合には、上記したセキュリティ機能（図３に示すタイムスタンプ管理部１１６の機能）は、ＣＰＵ１１１（つまり、ＭＣＵ１１のコンピュータ）がタイムスタンプ発行ファームウェア１１７ｇを実行することによって実現される。また、初期化ファームウェア１１７ｈは、本実施形態において図４等で説明した初期化ファームウェアに相当する。ＳＲＡＭと同様に、アプリケーション（の権限を取得した不正プログラム）による改ざんや秘密鍵の不正取得から保護するため、アプリケーション格納領域１１７ｅ以外の領域１１７ｆは、アプリケーションからのアクセスが禁止される。これもＭＰＵなどの手段が可能である。

また、図１３に示す例では、ＭＣＵ１１は、暗号アクセラレータ１１９を含む。図１３に示す構成においては、ソフトウェア処理よってタイムスタンプが発行されるが、当該タイムスタンプの発行時におけるハッシュ値の計算は、暗号アクセラレータ１１９を用いて行われてもよい。これによれば、タイムスタンプの発行処理を高速化することができる。

なお、図１３に示す構成は一例であり、上記したセキュリティ機能がソフトウェアによって実現されるのであれば、ＭＣＵ１１（情報処理装置１０）は異なる構成であってもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０…情報処理装置、１１…ＭＣＵ（制御部）、１２…マイクロＳＤカード（第２不揮発性メモリ）、２０…サーバ装置、３０…ネットワーク、４０…センサ、１１１…ＣＰＵ、１１２…ＲＯＭ、１１３…ＳＲＡＭ、１１３ａ…カウンタ用メモリ、１１３ｂ…最終タイムスタンプ発行済フラグ、１１３ｃ…アプリケーション用領域、１１４…通信Ｉ／Ｆ、１１５…Ａ／Ｄコンバータ、１１６…タイムスタンプ管理部、１１６ａ…データ入力レジスタ、１１６ｂ…タイムスタンプ出力レジスタ、１１６ｃ…最終タイムスタンプ要求レジスタ、１１６ｄ…タイムスタンプ発行部、１１６ｅ…アクセス制御部、１１６ｆ…カウンタレジスタ、１１６ｆ－１…上位ビット格納部、１１６ｆ－２…下位ビット格納部、１１６ｇ…秘密鍵レジスタ、１１６ｈ…最終タイムスタンプ発行済フラグ、１１７…不揮発性メモリ（第１不揮発性メモリ）、１１７ａ…上位カウンタ値格納領域（第１領域）、１１７ｂ…秘密鍵格納領域、１１７ｃ…ハッシュ期待値格納領域、１１７ｄ…追加情報格納領域（第２領域）、１１７ｅ…アプリケーション格納領域、１１７ｆ…アクセス制御機能、１１８…ＳＤカードＩ／Ｆコントローラ（出力部）。

Claims (12)

1. 制御部を備える情報処理装置において、
   前記制御部は、
   データを生成もしくは取得する命令実行部と、
   前記データに対するタイムスタンプ発行要求を受け付け、タイムスタンプを発行する発行部と、
   前記情報処理装置の第１動作に応じて前記データの順序を管理するための第１カウンタ値を更新する第１更新部と、
   前記タイムスタンプの発行に応じて前記データの順序を管理するための第２カウンタ値を更新する第２更新部と、
   前記第１カウンタ値及び秘密鍵を保持する第１不揮発性メモリと、
   揮発性レジスタと
   を含み、
   前記タイムスタンプは、前記秘密鍵を用いて、前記第１カウンタ値、前記第２カウンタ値、及び前記データから発行されるメッセージ認証コードまたはデジタル署名であり、
   前記第２カウンタ値は、前記第１不揮発性メモリに格納されず、前記揮発性レジスタに保持される
   情報処理装置。
2. 前記制御部は、前記命令実行部が設定可能な最終タイムスタンプ発行指示部を含み、最終タイムスタンプ発行済フラグを設定し、
   前記最終タイムスタンプ発行済フラグは前記第１動作においてオフに設定され、
   前記最終タイムスタンプ発行指示部の設定に基づき、前記最終タイムスタンプ発行済フラグをオンに設定する動作と最終タイムスタンプ発行が行われ、
   前記最終タイムスタンプ発行済フラグがオンの状態では、タイムスタンプの発行の受付禁止ならびに前記最終タイムスタンプ発行済フラグをオフにする操作が禁止される
   請求項１記載の情報処理装置。
3. 前記第１動作は、前記情報処理装置を起動する処理の実行を含む請求項１または２記載の情報処理装置。
4. 前記第１不揮発性メモリは、フラッシュメモリである請求項１～３のいずれか一項に記載の情報処理装置。
5. 前記第１カウンタ値は、前記フラッシュメモリに確保された第１領域内に追記形式で書き込まれる請求項４記載の情報処理装置。
6. 前記フラッシュメモリは、前記データの総数を更に格納し、
   前記データの総数は、前記フラッシュメモリに確保された前記第１領域とは異なる第２領域内に追記形式で格納される
   請求項５記載の情報処理装置。
7. 前記発行部は、前記情報処理装置の第１動作中に、当該情報処理装置上で動作するソフトウェアのバージョンを識別するための識別情報に対応するタイムスタンプを発行する請求項１～６のいずれか一項に記載の情報処理装置。
8. サーバ装置と通信可能に接続され、
   前記情報処理装置の第１動作は、前記サーバ装置から送信される所定の要求に基づく処理の実行を含み、
   前記発行部は、前記所定の要求に基づく処理結果に対応するタイムスタンプを発行する
   請求項１～７のいずれか一項に記載の情報処理装置。
9. 前記制御部は、ワンチップマイクロコントローラである請求項１～８のいずれか一項に記載の情報処理装置。
10. 前記タイムスタンプ、前記第１カウンタ値及び前記第２カウンタ値は、前記制御部と接続される第２不揮発性メモリに出力される請求項１～９のいずれか一項に記載の情報処理装置。
11. 命令実行部を含む制御部を備える情報処理装置が実行する方法であって、
    前記命令実行部がデータを生成もしくは出力することと、
    前記データに対するタイムスタンプ発行要求を受け付け、タイムスタンプを発行することと、
    前記情報処理装置の第１動作に応じて前記データの順序を管理するための第１カウンタ値を更新することと、
    前記タイムスタンプの発行に応じて前記データの順序を管理するための第２カウンタ値を更新することと
    を具備し、
    前記制御部が備える不揮発性メモリは、前記第１カウンタ値及び秘密鍵を保持し、
    前記タイムスタンプは、前記秘密鍵を用いて、前記第１カウンタ値、前記第２カウンタ値、及び前記データから発行されるメッセージ認証コードまたはデジタル署名であり、
    前記第２カウンタ値は、前記不揮発性メモリに格納されず、前記制御部が備える揮発性レジスタに保持される
    方法。
12. 命令実行部を含む制御部を備える情報処理装置において、当該制御部のコンピュータによって実行されるプログラムであって、
    前記コンピュータに、
    前記命令実行部がデータを生成もしくは取得することと、
    前記データに対するタイムスタンプ発行要求を受け付け、タイムスタンプを発行することと、
    前記情報処理装置の第１動作に応じて前記データの順序を管理するための第１カウンタ値を更新することと、
    前記タイムスタンプの発行に応じて前記データの順序を管理するための第２カウンタ値を更新することと
    を実行させ、
    前記制御部が備える不揮発性メモリは、前記第１カウンタ値及び秘密鍵を保持し、
    前記タイムスタンプは、前記秘密鍵を用いて、前記第１カウンタ値、前記第２カウンタ値、及び前記データから発行されるメッセージ認証コードまたはデジタル署名であり、
    前記第２カウンタ値は、前記不揮発性メモリに格納されず、前記制御部が備える揮発性レジスタに保持される
    プログラム。

Images