JP2022077425A - Manufacturing method of semiconductor method - Google Patents
Manufacturing method of semiconductor method Download PDFInfo
- Publication number
- JP2022077425A JP2022077425A JP2020188285A JP2020188285A JP2022077425A JP 2022077425 A JP2022077425 A JP 2022077425A JP 2020188285 A JP2020188285 A JP 2020188285A JP 2020188285 A JP2020188285 A JP 2020188285A JP 2022077425 A JP2022077425 A JP 2022077425A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- sealing resin
- filler
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims description 18
- 229920005989 resin Polymers 0.000 claims abstract description 81
- 239000011347 resin Substances 0.000 claims abstract description 81
- 238000007789 sealing Methods 0.000 claims abstract description 58
- 239000000945 filler Substances 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 25
- 229920001187 thermosetting polymer Polymers 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 3
- 230000001376 precipitating effect Effects 0.000 claims description 2
- 238000002513 implantation Methods 0.000 abstract 2
- 239000004634 thermosetting polymer Substances 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 34
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- 239000002904 solvent Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 2
- 235000011941 Tilia x europaea Nutrition 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 239000013505 freshwater Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000004571 lime Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000013535 sea water Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本開示は、フィラーを含有した封止樹脂で半導体チップを封止する半導体装置の製造方法に関する。 The present disclosure relates to a method for manufacturing a semiconductor device for encapsulating a semiconductor chip with a sealing resin containing a filler.
振動を印加して封止樹脂のフィラーを半導体チップの周囲に偏在させた半導体装置が提案されている(例えば、特許文献1参照)。 A semiconductor device in which a filler of a sealing resin is unevenly distributed around a semiconductor chip by applying vibration has been proposed (see, for example, Patent Document 1).
しかし、具体的にどのような条件で振動を印加すれば封止樹脂のフィラーを半導体チップの周囲に偏在させることができるかは明らかではなかった。 However, it has not been clarified under what conditions the filler of the sealing resin can be unevenly distributed around the semiconductor chip.
本開示は、上述のような課題を解決するためになされたもので、その目的は封止樹脂のフィラーを半導体チップの周囲に偏在させることができる半導体装置の製造方法を得るものである。 The present disclosure has been made to solve the above-mentioned problems, and an object thereof is to obtain a method for manufacturing a semiconductor device capable of unevenly distributing a filler of a sealing resin around a semiconductor chip.
本開示に係る半導体装置の製造方法は、半導体チップを囲むケースの内部に、絶縁物からなるフィラーと熱硬化性樹脂とを有する封止樹脂を注入して前記半導体チップを覆う工程と、前記封止樹脂を硬化させる工程と、前記封止樹脂の注入中、注入後かつ硬化前、又は硬化中に前記封止樹脂に周波数50Hz~500Hzの振動を印加して、前記半導体チップの周辺における前記フィラーの密度が前記封止樹脂の上面周辺よりも大きくなるように前記フィラーを沈降させる工程とを備えることを特徴とする。 The method for manufacturing a semiconductor device according to the present disclosure includes a step of injecting a sealing resin having a filler made of an insulator and a thermosetting resin into a case surrounding the semiconductor chip to cover the semiconductor chip, and the sealing. The step of curing the stop resin and the filler around the semiconductor chip by applying vibration having a frequency of 50 Hz to 500 Hz to the sealing resin during injection, injection and before curing, or during curing of the sealing resin. It is characterized by comprising a step of precipitating the filler so that the density of the sealing resin becomes larger than that around the upper surface of the sealing resin.
本開示では、封止樹脂に周波数50Hz~500Hzの振動を印加する。これにより、フィラーを半導体チップの周囲に偏在させることができる。 In the present disclosure, vibration having a frequency of 50 Hz to 500 Hz is applied to the sealing resin. As a result, the filler can be unevenly distributed around the semiconductor chip.
実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A method of manufacturing a semiconductor device according to an embodiment will be described with reference to the drawings. The same or corresponding components may be designated by the same reference numerals and the description may be omitted.
実施の形態1.
図1は、実施の形態1に係る半導体装置を示す断面図である。絶縁基板1は、セラミック板2と、その下面に設けられた放熱用の金属パターン3aと、上面に設けられた金属パターン3bとを有する。1枚の絶縁基板1の金属パターン3bに複数の半導体チップ4が接合材5を介して接合され、電気的に接続されている。金属パターン3bの引き回しにより半導体装置内部の電気の流れ道が作られる。半導体チップ4の動作時に発生した熱を絶縁基板1の金属パターン3b、セラミック板2及び金属パターン3aを介して放熱する。絶縁基板1のセラミック板2により金属パターン3aは他の構成から電気的に絶縁されている。
FIG. 1 is a cross-sectional view showing a semiconductor device according to the first embodiment. The
半導体チップ4は電力を制御する素子であり、例えばIGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal-Oxide―Semiconductor Field-Effect Transistor)、ダイオード(diode)である。半導体チップ4の一辺の長さは3mm~20mm程度である。
The
ケース6が半導体チップ4を囲むように絶縁基板1に接着剤(図示せず)を介して接着されている。絶縁基板1とケース6は電気的に絶縁されている。金属ワイヤ7が、半導体チップ4、ケース6に設けられた金属端子8、絶縁基板1の金属パターン3bに超音波接合によりワイヤボンディングされ、互いを電気的に接続している。
The
金属ワイヤ7は純Al又はAlを主成分とした金属材料からなる。金属ワイヤ7の直径は、100μm~500μmであり、金属ワイヤ7を流れる電流容量に応じて使い分けられる。電気抵抗が小さいCuを主成分としたCuワイヤを用いてもよい。
The
封止樹脂9がケース6の内部に充填され、ケース6で囲まれた半導体チップ4と金属ワイヤ7を覆って封止している。金属端子8の上端部はケース6の外部へ露出しており、制御回路を有する制御基板(不図示)に電気的に接続される。
The sealing
図2は、図1の破線で囲んだ部分を拡大した断面図である。封止樹脂9は、主成分として、絶縁物からなるフィラー10と、熱硬化性樹脂11とを有する。フィラー10の粒径は20~200μm程度である。フィラー10の材質はシリカ(SiO2)、アルミナ(Al2O3)、炭化ケイ素(SiC)、窒化ホウ素(BN)などである。熱硬化性樹脂11は例えばエポキシ樹脂である。フィラー10の種類、密度を調整することで熱硬化性樹脂11とフィラー10の混合物である封止樹脂9の線膨張係数を調整する。フィラー10の密度が低くなるほど、封止樹脂9の線膨張係数は熱硬化性樹脂11の値に近づく。
FIG. 2 is an enlarged cross-sectional view of the portion surrounded by the broken line in FIG. The sealing
熱硬化後のエポキシ樹脂の線膨張係数は60(×10-6/K)程度である。フィラー10の線膨張係数は一般的に0.5~10(×10-6/K)程度である。具体的には、シリカ(SiO2)の線膨張係数は0.51~0.58(×10-6/K)である。アルミナ(Al2O3)の線膨張係数は7.8~8.0(×10-6/K)である。炭化ケイ素(SiC)の線膨張係数は4.4(×10-6/K)である。窒化ホウ素(BN)の線膨張係数は0.8(×10-6/K)程度であり、アルミナの1/10である。
The coefficient of linear expansion of the epoxy resin after thermosetting is about 60 (× 10 -6 / K). The coefficient of linear expansion of the
半導体チップ4の基材であるSiの線膨張係数は2.4(×10-6/K)であり、発熱する半導体チップ4の線膨張係数は一般的に2~5(×10-6/K)前後である。封止樹脂9の線膨張係数を半導体チップ4に近づけるためには、線膨張係数0.5~8.0(×10-6/K)程度のシリカ、窒化ホウ素、アルミナなどからなるフィラー10を熱硬化性樹脂11中に適量添加し、フィラー10の機械物性と熱硬化性樹脂11とフィラー10間の流動特性によって線膨張係数を低くする必要がある。なお、半導体装置は様々な異種材料の組み合わせからなる。それらの異種材料のサイズ、半導体装置の電流・電圧の大小、用途、パッケージの大小、動作温度などを考慮して、封止樹脂9の成分、組成、線膨張係数等の特性を調整する必要がある。
The coefficient of linear expansion of Si, which is the base material of the
本実施の形態では、フィラー10が半導体チップ4、金属ワイヤ7、金属パターン3bに近いケース6の底部へ沈降している。このため、半導体チップ4の周辺におけるフィラー10の密度が封止樹脂9の上面周辺よりも大きくなっている。即ち、フィラー10が半導体チップ4の周辺に偏在している。外部に露出した封止樹脂9の上面周辺でフィラー10の密度が低いため、応力を緩和することができる。
In the present embodiment, the
一方、半導体装置の発熱部である半導体チップ4の周囲をフィラー10の密度が高い封止樹脂9で封止する。このため、半導体チップ4の周囲の封止樹脂9の線膨張係数を下げて半導体チップ4の線膨張係数に近づけることができる。これにより、昇温と降温を繰り返す半導体チップ4とその周囲の封止樹脂9との線膨張係数差に起因する封止樹脂9の剥離、半導体チップ4と金属配線との間のクラック、剥離の進行等の不具合リスクが低減する。これは半導体装置の大電流容量化に伴って顕著となる。この結果、信頼性試験項目としてJEITAで規定されるヒートサイクル寿命、パワーサイクル寿命の長寿命化が期待できる。また、線膨張係数差に対する設計的余裕が生まれるため、半導体チップの動作温度を高めることができ、半導体装置の大電流容量化も期待できる。
On the other hand, the periphery of the
また、半導体チップ4の周囲に線膨張係数の低い封止樹脂、封止樹脂9の上面周辺に線膨張係数の高い封止樹脂をそれぞれ個別に積層すると、その体積分どうしても半導体装置が大きくなってしまう。積層する厚みが微小であったとしても2つ以上の封止樹脂を積層することで1つの封止樹脂を使用する場合よりも半導体装置の体積は大きくなる。一方、本実施の形態では、単一の封止樹脂9を用いてフィラー10を半導体チップ4の周囲に偏在させている。これにより、半導体チップ4の周囲と封止樹脂9の上面周辺に、求める特性の複数の封止樹脂をそれぞれ個別に積層する必要は無い。従って、半導体装置の小型化を図ることができる。
Further, when the encapsulating resin having a low linear expansion coefficient is individually laminated around the
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図3は、実施の形態1に係る半導体装置の製造方法のフローチャートである。まず、前工程として、絶縁基板1の金属パターン3bに半導体チップ4を実装する。半導体チップ4を囲むようにケース6を絶縁基板1に接着する。半導体チップ4、ケース6に設けられた金属端子8、絶縁基板1の金属パターン3bを金属ワイヤ7により互いに電気的に接続する(ステップS1)。
Subsequently, a method for manufacturing a semiconductor device according to the present embodiment will be described. FIG. 3 is a flowchart of a method for manufacturing a semiconductor device according to the first embodiment. First, as a pre-process, the
次に、封止樹脂9をケース6の内部に注入して半導体チップ4と金属ワイヤ7と絶縁基板1の上面を覆う(ステップS2)。熱硬化性樹脂11は例えばエポキシ樹脂である。エポキシ樹脂の比重は1.2g/cm3である。フィラー10が窒化ホウ素の場合、その比重は2.6g/cm3程度である。従って、フィラー10はエポキシ樹脂よりも重い。しかし、エポキシ樹脂の粘度が大きく、フィラー10の粒形が小さいため、振動を印加せずに自然放置すると、フィラー10が底部へ沈降する前に熱硬化性樹脂11の硬化が進む。
Next, the sealing
そこで、外部から封止樹脂9に振動を印加する(ステップS3)。外部から与えられた振動は絶縁基板1又はケース6を介して内部に封止された封止樹脂9へ到達する。印可する振動の周波数は50Hz~500Hzであり、フィラー10の固有周波数に依存しない。振動の印加時間は1秒~60秒であればよく、例えば5~15秒である。
Therefore, vibration is applied to the sealing
図4は、振動の印加方法を表す模式図である。載置台12のX-Y平面に半導体装置13を絶縁基板1を下にして載置する。載置台12は周波数50Hz~500Hzの振動を出力できる振動台、又は振動台と接続されたステージである。半導体装置13を載置台12にねじ止め又は治具を用いて固定して振動を印加する。振動の方向はX方向、Y方向、Z方向の何れか1つ又は2つ以上である。振動の周波数は一定でもよいし、途中で変化させてもよい。なお、振動台として、試験装置の類として市販されているものを利用することができる。
FIG. 4 is a schematic diagram showing a method of applying vibration. The
振動により熱硬化性樹脂11に対して重たいフィラー10がケース6の底部へ沈降する。これにより、半導体チップ4の周辺におけるフィラー10の密度が封止樹脂9の上面周辺よりも大きくなるようにフィラー10を偏在させることができる。
Due to the vibration, the
次に、封止樹脂9をキュアして硬化させる(ステップS4)。その後、次工程に進む(S5)。なお、封止樹脂9への振動の印加は、封止樹脂9の注入中に限らず、注入後かつ硬化前、又は硬化中に行ってもよい。
Next, the sealing
以上説明したように、本実施の形態では、封止樹脂9に周波数50Hz~500Hzの振動を印加する。これにより、半導体チップ4の周辺におけるフィラー10の密度が封止樹脂9の上面周辺よりも大きくなるようにフィラー10を半導体チップ4の周囲に偏在させることができる。
As described above, in the present embodiment, vibration having a frequency of 50 Hz to 500 Hz is applied to the sealing
ここで、封止樹脂9に印加する振動の周波数を50Hz~500Hzに設定した理由について、地震による液状化現象とコンクリート打設時のバイブレータを例にして説明する。
Here, the reason why the frequency of the vibration applied to the sealing
地震において、真水又は海水などの溶媒と、砂、石、砂利などの溶質とからなる陸地に、周波数0.2Hz~2Hz程度の振動が印加される。溶質は溶媒を介して適度な間隔を保っていたが、振動の印加により互いの接点がずれて密になる。一方、溶質間に保持されていた溶媒が押し出され、表面に出ると液状化となる。 In an earthquake, vibration with a frequency of about 0.2 Hz to 2 Hz is applied to land composed of a solvent such as fresh water or seawater and a solute such as sand, stone, and gravel. The solutes were kept at an appropriate distance through the solvent, but the contact points of the solutes were displaced and became dense due to the application of vibration. On the other hand, the solvent held between the solutes is extruded, and when it comes out to the surface, it becomes liquefied.
また、コンクリート打設時のバイブレータは、真水などの溶媒と、石灰粉又は砂利などの溶質とから成るコンクリートに、周波数50Hz~250Hzの振動を与える。これにより、コンクリートの充填度を高め、コンクリート内部の気泡と未充填部分を消滅させる。 Further, the vibrator at the time of placing concrete gives vibration of a frequency of 50 Hz to 250 Hz to concrete composed of a solvent such as fresh water and a solute such as lime powder or gravel. This increases the filling degree of the concrete and eliminates air bubbles and unfilled portions inside the concrete.
地震とバイブレータの振動の周波数、それらが与える溶質を密にする作用、溶質のサイズ、溶媒の特性などを総合的に考慮して、封止樹脂9に印加する振動の周波数を求めた。まず、地震による液状化現象の場合、陸地のように数十立法メートルを超すような体積でかつ、溶質、溶媒がそれぞれミリ単位の寸法を持ち、粘度などの特殊な性質を持たず、比重が安定している必要がある。封止樹脂9に印加する振動の周波数は地震よりも大きくする必要がある。次に、溶質であるフィラー10のサイズが石灰粉のサイズに類似し、溶媒であるエポキシ樹脂が水に比べると大きな粘度を持つため、コンクリート打設時の振動の周波数は最低限必要である。従って、封止樹脂9に印加する振動の周波数の下限を50Hzとする。
The frequency of vibration applied to the sealing
一方、振動の周波数を上げ過ぎると、逆に気泡を生成するキャビテーションと呼ばれる現象が発生する可能性がある。コンクリート打設時の振動の周波数の上限が250Hzである。そして、コンクリートの溶媒が水なのに対して、封止樹脂9は粘度の高いエポキシ樹脂である。このため、封止樹脂9にはコンクリートより大きな周波数を与えた方が良い。従って、封止樹脂9に印加する振動の周波数の上限を250Hzの2倍の500Hzとする。
On the other hand, if the frequency of vibration is raised too much, a phenomenon called cavitation that generates bubbles may occur. The upper limit of the vibration frequency during concrete placement is 250 Hz. And while the solvent of concrete is water, the sealing
また、振動装置の動作開始から封止樹脂9への振動の伝播時間を加味すると、振動の印加時間を1秒以上にする必要がある。一方、生産性及び振動による金属ワイヤ7の断線又は変形を防止するため、振動の印加時間を60秒以下にする必要がある。
Further, when the propagation time of the vibration from the start of operation of the vibration device to the sealing
図5は、実施の形態1に係る半導体装置の変形例を示す断面図である。この変形例では、金属ワイヤ7の代わりに金属平板14を用いて、ケース6に設けられた金属端子8と絶縁基板1の金属パターン3bを電気的に接続している。金属平板14は金属ワイヤ7に比べて断面積が大きい。従って、ある大きさの電流を流すために複数本の金属ワイヤ7を用いないといけない場合でも、金属平板14の場合は1本だけでよいため、設計を簡素化できる。また、断面積が大きい金属平板14は電気抵抗が小さいため、発熱量の低減、高電流密度化も可能である。また、加工工数が削減されるため、生産性が向上する。なお、図示しないが、絶縁基板1の金属パターン3b同士の接続、半導体チップ4同士の接続、又は、絶縁基板1の金属パターン3bと半導体チップ4の接続に金属平板14を用いてもよい。
FIG. 5 is a cross-sectional view showing a modified example of the semiconductor device according to the first embodiment. In this modification, a metal
なお、熱硬化性樹脂11は熱の入り具合と注入後の時間によって粘度と硬度が変化する。また、半導体装置のサイズによって必要な封止樹脂9の量が決まる。従って、これらのパラメータも考慮して、封止樹脂9に印加する振動の周波数と印加時間を設定する必要がある。
The viscosity and hardness of the
また、周波数50~500Hzの振動を1秒~60秒印加することにより半導体装置のケース6内の樹脂未充填領域に封止樹脂9を回り込ませることができる。従って、エポキシ樹脂の代わりにシリコーンゲル又はエラストマーを用いた場合でも半導体装置の部分放電破壊などの耐圧性能を向上させることができる。ただし、シリコーンゲルとエラストマーは無色透明であり、フィラー10の含有量が小さく、半導体チップ4の周辺に偏在させたいフィラー10の絶対量が不足する。
Further, by applying vibration having a frequency of 50 to 500 Hz for 1 to 60 seconds, the sealing
実施の形態2.
図6は、実施の形態2に係る半導体装置を示す断面図である。本実施の形態では、ベース板15に絶縁基板1を接合材16を介して接合する。このように絶縁基板1の下にベース板15を設けることにより半導体装置の放熱性能と信頼性を向上させることができる。なお、ベース板15に接合する絶縁基板1は1枚に限らず複数枚でもよい。その他の構成、製造方法及び効果は実施の形態1と同様である。
FIG. 6 is a cross-sectional view showing the semiconductor device according to the second embodiment. In the present embodiment, the insulating
図7は、実施の形態2に係る半導体装置の変形例を示す断面図である。この変形例では、金属ワイヤ7の代わりに金属平板14を用いて、ケース6に設けられた金属端子8と絶縁基板1の金属パターン3bを電気的に接続している。これにより、図5に示した変形例と同様の効果を得ることができる。
FIG. 7 is a cross-sectional view showing a modified example of the semiconductor device according to the second embodiment. In this modification, a metal
なお、半導体チップ4は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップ4は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップ4を用いることで、この半導体チップ4を組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップ4の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップ4の電力損失が低く高効率であるため、半導体装置を高効率化できる。
The
実施の形態3.
本実施の形態は、上述した実施の形態1又は2にかかる半導体装置を電力変換装置に適用したものである。電力変換装置は、例えば、インバータ装置、コンバータ装置、サーボアンプ、電源ユニットなどである。本開示は特定の電力変換装置に限定されるものではないが、以下、三相のインバータに本開示を適用した場合について説明する。
Embodiment 3.
In this embodiment, the semiconductor device according to the above-described first or second embodiment is applied to a power conversion device. The power conversion device is, for example, an inverter device, a converter device, a servo amplifier, a power supply unit, or the like. Although the present disclosure is not limited to a specific power conversion device, the case where the present disclosure is applied to a three-phase inverter will be described below.
図8は、実施の形態3に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。この電力変換システムは、電源100、電力変換装置200、負荷300を備える。電源100は、直流電源であり、電力変換装置200に直流電力を供給する。電源100は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができ、交流系統に接続された整流回路又はAC/DCコンバータで構成してもよい。また、電源100を、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成してもよい。
FIG. 8 is a block diagram showing a configuration of a power conversion system to which the power conversion device according to the third embodiment is applied. This power conversion system includes a
電力変換装置200は、電源100と負荷300の間に接続された三相のインバータであり、電源100から供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
The
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベータ、もしくは、空調機器向けの電動機として用いられる。
The
以下、電力変換装置200を詳細に説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えており(図示せず)、スイッチング素子がスイッチングすることによって、電源100から供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201の各スイッチング素子と各還流ダイオードは、上述した実施の形態1~4のいずれかに相当する半導体装置202によって構成する。6つのスイッチング素子は2つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相(U相、V相、W相)を構成する。そして、各上下アームの出力端子、すなわち主変換回路201の3つの出力端子は、負荷300に接続される。
Hereinafter, the
また、主変換回路201は、各スイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体装置202に内蔵されていてもよいし、半導体装置202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号(オフ信号)となる。
Further, although the
制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201の各スイッチング素子がオン状態となるべき時間(オン時間)を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
The
本実施の形態に係る電力変換装置では、半導体装置202として実施の形態1又は2に係る半導体装置を適用するため、ヒートサイクル寿命、パワーサイクル寿命の長寿命化、大電流容量化、半導体装置の小型化を図ることができる。
In the power conversion device according to the present embodiment, since the semiconductor device according to the first or second embodiment is applied as the
本実施の形態では、2レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベル又はマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはDC/DCコンバータ又はAC/DCコンバータに本開示を適用することも可能である。 In the present embodiment, an example of applying the present disclosure to a two-level three-phase inverter has been described, but the present disclosure is not limited to this, and can be applied to various power conversion devices. In the present embodiment, the two-level power conversion device is used, but a three-level or multi-level power conversion device may be used, and when power is supplied to a single-phase load, the present disclosure is disclosed to the single-phase inverter. You may apply it. Further, when supplying electric power to a DC load or the like, the present disclosure can be applied to a DC / DC converter or an AC / DC converter.
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、又は誘導加熱調理器もしくは非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システム又は蓄電システム等のパワーコンディショナーとして用いることも可能である。 Further, the power conversion device to which the present disclosure is applied is not limited to the case where the above-mentioned load is an electric motor, and is, for example, a power source for a discharge machine, a laser machine, an induction heating cooker, or a non-contact power supply system. It can be used as a device, and can also be used as a power conditioner for a photovoltaic power generation system, a power storage system, or the like.
3 金属パターン、6 ケース、4 半導体チップ、7 金属ワイヤ、8 金属端子、9 封止樹脂、10 フィラー、11 熱硬化性樹脂、14 金属平板、15 ベース板、200 電力変換装置、201 主変換回路、202 半導体装置、203 制御回路 3 metal pattern, 6 case, 4 semiconductor chip, 7 metal wire, 8 metal terminal, 9 encapsulating resin, 10 filler, 11 thermosetting resin, 14 metal flat plate, 15 base plate, 200 power converter, 201 main conversion circuit , 202 semiconductor device, 203 control circuit
Claims (7)
前記封止樹脂を硬化させる工程と、
前記封止樹脂の注入中、注入後かつ硬化前、又は硬化中に前記封止樹脂に周波数50Hz~500Hzの振動を印加して、前記半導体チップの周辺における前記フィラーの密度が前記封止樹脂の上面周辺よりも大きくなるように前記フィラーを沈降させる工程とを備えることを特徴とする半導体装置の製造方法。 A process of injecting a sealing resin having a filler made of an insulator and a thermosetting resin into a case surrounding the semiconductor chip to cover the semiconductor chip.
The process of curing the sealing resin and
During injection, injection and before curing, or during curing of the encapsulating resin, vibration having a frequency of 50 Hz to 500 Hz is applied to the encapsulating resin, and the density of the filler around the semiconductor chip is the same as that of the encapsulating resin. A method for manufacturing a semiconductor device, which comprises a step of precipitating the filler so as to be larger than the periphery of the upper surface.
前記封止樹脂により前記絶縁基板の上面を覆うことを特徴とする請求項1又は2に記載の半導体装置の製造方法。 Further provided with a step of joining the semiconductor chip to the metal pattern of the insulating substrate,
The method for manufacturing a semiconductor device according to claim 1 or 2, wherein the upper surface of the insulating substrate is covered with the sealing resin.
前記ベース板に前記ケースを接着する工程とを更に備えることを特徴とする請求項3に記載の半導体装置の製造方法。 The process of joining the insulating substrate to the base plate and
The method for manufacturing a semiconductor device according to claim 3, further comprising a step of adhering the case to the base plate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020188285A JP2022077425A (en) | 2020-11-11 | 2020-11-11 | Manufacturing method of semiconductor method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020188285A JP2022077425A (en) | 2020-11-11 | 2020-11-11 | Manufacturing method of semiconductor method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022077425A true JP2022077425A (en) | 2022-05-23 |
Family
ID=81654078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020188285A Pending JP2022077425A (en) | 2020-11-11 | 2020-11-11 | Manufacturing method of semiconductor method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022077425A (en) |
-
2020
- 2020-11-11 JP JP2020188285A patent/JP2022077425A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6806170B2 (en) | Semiconductor equipment and power conversion equipment | |
JP6881238B2 (en) | Semiconductor module, its manufacturing method and power converter | |
JP6719569B2 (en) | Semiconductor device and power converter | |
WO2018185974A1 (en) | Semiconductor device and method for manufacturing same, and power conversion device | |
US20190393184A1 (en) | Power module and power conversion apparatus | |
JP7087996B2 (en) | Semiconductor modules, their manufacturing methods and power converters | |
JP7047900B2 (en) | Manufacturing method of semiconductor device, power conversion device and semiconductor device | |
US20210391299A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
JP2018147958A (en) | Semiconductor power module and electric power conversion system | |
JP6756407B2 (en) | Semiconductor module and power converter | |
JP6825408B2 (en) | Manufacturing method of power semiconductor device, power conversion device and power semiconductor device | |
US20200176366A1 (en) | Semiconductor device and power converter | |
JP2022077425A (en) | Manufacturing method of semiconductor method | |
JP6906714B1 (en) | Power semiconductor devices and power converters | |
CN112204729A (en) | Semiconductor device and power conversion device | |
JPWO2020245998A1 (en) | Semiconductor device, power conversion device and manufacturing method of semiconductor device | |
JP7258187B2 (en) | Semiconductor device manufacturing method, resin sealing member, semiconductor device, and power conversion device | |
JP6777109B2 (en) | Semiconductor device, its manufacturing method and power conversion device | |
CN111463140B (en) | Power semiconductor device, method for manufacturing the same, and power conversion device | |
WO2024004024A1 (en) | Power module and power conversion device | |
JP7468415B2 (en) | Semiconductor device, power conversion device, and method for manufacturing the semiconductor device | |
JP2021166223A (en) | Semiconductor device, circuit board using semiconductor device, manufacturing method of power conversion device and circuit board using semiconductor device | |
WO2021100199A1 (en) | Semiconductor device, method for producing same, and electric power conversion device | |
JP2020188042A (en) | Semiconductor device, power conversion device, and method of manufacturing semiconductor device | |
WO2021033270A1 (en) | Semiconductor device, electric power converter and moving body |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240206 |