JP2022076710A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2022076710A JP2022076710A JP2020187231A JP2020187231A JP2022076710A JP 2022076710 A JP2022076710 A JP 2022076710A JP 2020187231 A JP2020187231 A JP 2020187231A JP 2020187231 A JP2020187231 A JP 2020187231A JP 2022076710 A JP2022076710 A JP 2022076710A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- inductance
- voltage
- inductance component
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 91
- 239000003990 capacitor Substances 0.000 claims description 87
- 230000003071 parasitic effect Effects 0.000 claims description 24
- 230000004907 flux Effects 0.000 claims description 21
- 230000007423 decrease Effects 0.000 claims description 10
- 230000009467 reduction Effects 0.000 abstract description 8
- 230000001629 suppression Effects 0.000 abstract description 8
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Abstract
Description
本発明は、電力変換装置に関する。 The present invention relates to a power conversion device.
例えば特許文献1には、スイッチング素子としてのIGBTを駆動させるドライバ回路が記載されている。特許文献1に記載のドライバ回路は、スイッチング損失の低減とサージ電圧又はサージ電流の低減との両立を図るために、印加電流としてのコレクタ電流が流れるエミッタ配線のインダクタンス分から誘起される誘起電圧をフィードバックさせるアクティブゲート制御を行っている。当該誘起電圧は、コレクタ電流が変化することによって誘起されるものである。
For example,
ここで、サージの抑制と損失の低減とを好適に両立させるためには未だ改善の余地がある。
本発明は、上述した事情を鑑みてなされたものであり、その目的はサージの抑制と損失の低減とを好適に両立させることができる電力変換装置を提供することである。
Here, there is still room for improvement in order to achieve both suppression of surge and reduction of loss.
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a power conversion device capable of suitably achieving both suppression of surge and reduction of loss.
上記目的を達成する電力変換装置は、制御端子と、印加電流が流れる第1印加端子及び第2印加端子とを有するスイッチング素子と、前記スイッチング素子を駆動させるドライバ回路と、前記印加電流が流れる駆動ラインと、前記駆動ライン上に設けられた第1インダクタンス成分と、前記ドライバ回路と前記制御端子とを接続する制御ラインと、前記第2印加端子と前記ドライバ回路の基準電位とを接続するためのグランド配線と、前記グランド配線上であって前記第1インダクタンス成分から発生する磁束が貫く位置に設けられた第2インダクタンス成分と、を備え、前記第2インダクタンス成分は、前記印加電流が増加する場合には負のフィードバック電圧を発生させる一方、前記印加電流が減少する場合には正のフィードバック電圧を発生させるものであり、前記ドライバ回路は、前記グランド配線が接続され、前記フィードバック電圧が入力されるフィードバック入力端子と、外部指令電圧が入力される外部入力端子と、前記外部指令電圧又は当該外部指令電圧を変換することによって得られる変換指令電圧と、前記フィードバック電圧又は当該フィードバック電圧を変換することによって得られる変換フィードバック電圧とを加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、を備えていることを特徴とする。 The power conversion device that achieves the above object is a switching element having a control terminal, a first application terminal and a second application terminal through which an applied current flows, a driver circuit for driving the switching element, and a drive through which the applied current flows. To connect the line, the first inductance component provided on the drive line, the control line connecting the driver circuit and the control terminal, and the second application terminal and the reference potential of the driver circuit. The ground wiring includes a second inductance component provided on the ground wiring at a position where the magnetic flux generated from the first inductance component penetrates, and the second inductance component includes a case where the applied current increases. While generating a negative feedback voltage, a positive feedback voltage is generated when the applied current decreases, and the driver circuit is connected to the ground wiring and the feedback voltage is input to the driver circuit. By converting the feedback input terminal, the external input terminal into which the external command voltage is input, the conversion command voltage obtained by converting the external command voltage or the external command voltage, and the feedback voltage or the feedback voltage. It is characterized by including an adder circuit that adds the obtained conversion feedback voltage and outputs the added added voltage toward the control terminal.
かかる構成によれば、第1インダクタンス成分に流れるドレイン電流の変化に伴って磁束が変化することにより第2インダクタンス成分からフィードバック電圧が発生する。そして、フィードバック電圧又はそのフィードバック電圧を変換することによって得られる変換フィードバック電圧が加算回路にフィードバックされ、加算電圧が制御端子に入力される。これにより、スイッチング素子のターンオン時又はターンオフ時におけるサージを抑制できる。 According to such a configuration, the feedback voltage is generated from the second inductance component by changing the magnetic flux with the change of the drain current flowing through the first inductance component. Then, the feedback voltage or the conversion feedback voltage obtained by converting the feedback voltage is fed back to the adder circuit, and the added voltage is input to the control terminal. As a result, it is possible to suppress a surge at the time of turn-on or turn-off of the switching element.
特に、本構成によれば、フィードバック電圧は、印加電流が増加する場合には負となる一方、印加電流が減少する場合には正となる。これにより、フィードバック電圧を反転させて加算回路に入力させる必要がない。したがって、反転に係る構成を省略することができる。 In particular, according to this configuration, the feedback voltage becomes negative when the applied current increases, while it becomes positive when the applied current decreases. As a result, it is not necessary to invert the feedback voltage and input it to the adder circuit. Therefore, the configuration related to inversion can be omitted.
上記電力変換装置について、前記第2インダクタンス成分のインダクタンスは、前記第1インダクタンス成分のインダクタンスよりも大きいとよい。
かかる構成によれば、フィードバック電圧を大きくすることができるため、フィードバック効果の向上を図ることができる。
For the power conversion device, the inductance of the second inductance component may be larger than the inductance of the first inductance component.
According to such a configuration, the feedback voltage can be increased, so that the feedback effect can be improved.
上記電力変換装置について、前記駆動ラインは、前記第1インダクタンス成分が設けられている第1インダクタンス部を有し、前記グランド配線は、前記第1インダクタンス部の隣に配置され且つ前記第2インダクタンス成分が設けられている第2インダクタンス部を有し、前記第2インダクタンス部は、前記グランド配線における前記第2印加端子から前記ドライバ回路に向かう方向と前記第1インダクタンス部に流れる前記印加電流の方向とが同一となるように前記第1インダクタンス部に沿って延びているとよい。 For the power conversion device, the drive line has a first inductance portion provided with the first inductance component, the ground wiring is arranged next to the first inductance portion, and the second inductance component is provided. The second inductance portion has a second inductance portion provided with the above, and the second inductance portion has a direction toward the driver circuit from the second application terminal in the ground wiring and a direction of the applied current flowing through the first inductance portion. It is preferable that they extend along the first inductance portion so that they are the same.
かかる構成によれば、第1インダクタンス部が第2インダクタンス部の隣に配置されているため、両者の離間距離が短くなり易い。これにより、両インダクタンス成分の間で相互作用が生じ易い。したがって、フィードバック電圧を大きくすることができる。 According to this configuration, since the first inductance portion is arranged next to the second inductance portion, the separation distance between the two tends to be short. As a result, an interaction is likely to occur between the two inductance components. Therefore, the feedback voltage can be increased.
また、グランド配線における第2印加端子から前記ドライバ回路に向かう方向と第1インダクタンス部に流れる印加電流の方向とが同一となるように第2インダクタンス部が第1インダクタンス部に沿って延びているため、フィードバック電圧は、印加電流が増加する場合には負となる一方、印加電流が減少する場合には正となる。これにより、比較的容易な構成で上述した効果を得ることができる。 Further, since the second inductance portion extends along the first inductance portion so that the direction from the second application terminal in the ground wiring toward the driver circuit and the direction of the applied current flowing through the first inductance portion are the same. The feedback voltage becomes negative when the applied current increases, while it becomes positive when the applied current decreases. Thereby, the above-mentioned effect can be obtained with a relatively simple configuration.
上記電力変換装置について、中間配線によって互いに直列に接続された上アームスイッチング素子及び下アームスイッチング素子を有し、前記スイッチング素子は、前記下アームスイッチング素子であるとよい。 The power conversion device may have an upper arm switching element and a lower arm switching element connected in series with each other by an intermediate wiring, and the switching element may be the lower arm switching element.
かかる構成によれば、下アームスイッチング素子においてサージの抑制と損失の低減とを好適に両立させることができる。
上記電力変換装置について、コンデンサを備え、前記駆動ラインは、前記上アームスイッチング素子が接続される正極母線と、前記下アームスイッチング素子が接続される負極母線と、前記中間配線と、前記正極母線と前記コンデンサとを接続する第1コンデンサ接続線と、前記負極母線と前記コンデンサとを接続する第2コンデンサ接続線と、を含み、前記第2インダクタンス成分は、前記正極母線、前記負極母線、前記中間配線、前記第1コンデンサ接続線及び前記第2コンデンサ接続線のうち少なくとも1つに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられているとよい。
According to such a configuration, it is possible to preferably achieve both suppression of surge and reduction of loss in the lower arm switching element.
The power conversion device includes a capacitor, and the drive line includes a positive electrode bus to which the upper arm switching element is connected, a negative electrode bus to which the lower arm switching element is connected, an intermediate wiring, and a positive electrode bus. The second inductance component includes the first capacitor connecting wire connecting the capacitor and the second capacitor connecting wire connecting the negative electrode bus and the capacitor, and the second inductance component is the positive positive bus, the negative negative bus, and the intermediate. It is preferable that the capacitor is provided at a position where the magnetic flux generated from the parasitic inductance included in at least one of the wiring, the first capacitor connection line and the second capacitor connection line penetrates.
かかる構成によれば、正極母線、負極母線、中間配線、第1コンデンサ接続線及び第2コンデンサ接続線の少なくとも1つに含まれる寄生インダクタンスを用いてフィードバック電圧を発生させることができる。 According to such a configuration, the feedback voltage can be generated by using the parasitic inductance contained in at least one of the positive electrode bus, the negative electrode bus, the intermediate wiring, the first capacitor connection line, and the second capacitor connection line.
この発明によれば、サージの抑制と損失の低減とを好適に両立させることができる。 According to the present invention, it is possible to preferably achieve both suppression of surge and reduction of loss.
以下、電力変換装置の一実施形態について説明する。なお、以下の記載は、電力変換装置の一例を示すものであり、電力変換装置が本実施形態の内容に限定されるものではない。 Hereinafter, an embodiment of the power conversion device will be described. The following description shows an example of the power conversion device, and the power conversion device is not limited to the contents of the present embodiment.
本実施形態の電力変換装置10は、例えば車両200に搭載されており、車両200に設けられている電動モータ201を駆動するのに用いられる。
本実施形態の電動モータ201は、車両200の車輪を回転させるための走行用モータである。本実施形態の電動モータ201は、3相コイル202u,202v,202wを有している。3相コイル202u,202v,202wは例えばY結線されている。3相コイル202u,202v,202wが所定のパターンで通電されることにより、電動モータ201が回転する。なお、3相コイル202u,202v,202wの結線態様は、Y結線に限られず任意であり、例えばデルタ結線でもよい。
The
The
図1に示すように、車両200は蓄電装置203を有している。本実施形態の電力変換装置10は、入力端子10a,10bを備えており、当該入力端子10a,10bに蓄電装置203が接続されている。詳細には、第1入力端子10aは、蓄電装置203の高圧側である正極端子(+端子)に接続されており、第2入力端子10bは、蓄電装置203の低圧側である負極端子(-端子)に接続されている。これにより、蓄電装置203の直流電力が電力変換装置10に入力される。
As shown in FIG. 1, the
電力変換装置10は、入力端子10a,10bに入力される蓄電装置203の直流電力を電動モータ201が駆動可能な交流電力に変換するインバータ装置である。換言すれば、電力変換装置10は、蓄電装置203を用いて電動モータ201を駆動させる駆動装置とも言える。なお、蓄電装置203の電圧を電源電圧Vdcとする。
The
電力変換装置10は、第1入力端子10aに接続される正極母線LN1と、第2入力端子10bに接続される負極母線LN2と、スイッチング素子11と、を有している。正極母線LN1は、第1入力端子10aを介して蓄電装置203の正極端子に接続されており、負極母線LN2は、第2入力端子10bを介して蓄電装置203の負極端子に接続されている。
The
本実施形態の電力変換装置10は、スイッチング素子11を複数有しており、詳細には、u相コイル202uに対応するu相スイッチング素子11u1,11u2と、v相コイル202vに対応するv相スイッチング素子11v1,11v2と、w相コイル202wに対応するw相スイッチング素子11w1,11w2と、を備えている。
The
各スイッチング素子11u1,11u2,11v1,11v2,11w1,11w2(以下、「各スイッチング素子11u1~11w2」という。)は、例えばパワースイッチング素子であり、一例としてはMOSFETである。各スイッチング素子11u1~11w2が「スイッチング素子」に対応する。スイッチング素子11u1~11w2は、還流ダイオード(ボディダイオード)Du1~Dw2を有している。 Each switching element 11u1, 11u2, 11v1, 11v2, 11w1, 11w2 (hereinafter referred to as "each switching element 11u1 to 11w2") is, for example, a power switching element, and an example is a MOSFET. Each switching element 11u1 to 11w2 corresponds to a "switching element". The switching elements 11u1 to 11w2 have return diodes (body diodes) Du1 to Dw2.
各u相スイッチング素子11u1,11u2は互いに直列に接続されている。詳細には、u相上アームスイッチング素子11u1とu相下アームスイッチング素子11u2とがu相中間配線LNuを介して接続されており、そのu相中間配線LNuはu相コイル202uに接続されている。u相上アームスイッチング素子11u1は、正極母線LN1に接続されており、u相下アームスイッチング素子11u2は、負極母線LN2に接続されている。これにより、u相スイッチング素子11u1,11u2の直列接続体に対して蓄電装置203の直流電力が入力される。負極母線LN2は、第2入力端子10bを介して基準電位V0に接続されている。
The u-phase switching elements 11u1 and 11u2 are connected in series with each other. Specifically, the u-phase upper arm switching element 11u1 and the u-phase lower arm switching element 11u2 are connected via the u-phase intermediate wiring LNu, and the u-phase intermediate wiring LNu is connected to the
なお、他のスイッチング素子11v1,11v2,11w1,11w2の接続態様は、対応するコイルが異なる点を除いて、u相スイッチング素子11u1,11u2と同様である。詳細には、v相上アームスイッチング素子11v1とv相下アームスイッチング素子11v2とがv相中間配線LNvを介して接続されており、そのv相中間配線LNvはv相コイル202vに接続されている。w相上アームスイッチング素子11w1とw相下アームスイッチング素子11w2とがw相中間配線LNwを介して接続されており、そのw相中間配線LNwはw相コイル202wに接続されている。
The connection mode of the other switching elements 11v1, 11v2, 11w1, 11w2 is the same as that of the u-phase switching elements 11u1, 11u2, except that the corresponding coils are different. Specifically, the v-phase upper arm switching element 11v1 and the v-phase lower arm switching element 11v2 are connected via the v-phase intermediate wiring LNv, and the v-phase intermediate wiring LNv is connected to the v-
本実施形態の電力変換装置10は、コンデンサC0と、コンデンサC0と正極母線LN1とを接続する第1コンデンサ接続線LNc1と、コンデンサC0と負極母線LN2とを接続する第2コンデンサ接続線LNc2と、を備えている。これにより、コンデンサC0は、蓄電装置203に接続されるとともに各スイッチング素子11u1~11w2に接続されている。
The
図1及び図2に示すように、電力変換装置10は、スイッチング素子11を駆動させるドライバ回路12と、スイッチング素子11が実装される駆動基板13と、を備えている。本実施形態では、ドライバ回路12は駆動基板13に実装されている。本実施形態の駆動基板13は、例えば多層基板である。ただし、これに限られず、駆動基板13の具体的な構成は任意である。
As shown in FIGS. 1 and 2, the
本実施形態のドライバ回路12は所謂ゲートドライバ回路である。本実施形態の電力変換装置10は、複数のスイッチング素子11に対応させてドライバ回路12を複数有している。詳細には、電力変換装置10は、複数のスイッチング素子11u1~11w2に対応させて複数のドライバ回路12u1~12w2を有している。ドライバ回路12u1~12w2は、スイッチング素子11u1~11w2のゲートに接続されており、ゲート電圧を制御することによりスイッチング素子11u1~11w2をON/OFFさせる。
The
図1に示すように、電力変換装置10は、ドライバ回路12を制御する変換制御装置14を備えている。本実施形態の変換制御装置14はインバータ制御装置である。変換制御装置14は、外部からの指令(例えば要求回転速度)に基づいて、電動モータ201に流れる目標電流を決定し、その目標電流が流れるための外部指令電圧Vpを導出する。そして、変換制御装置14は、外部指令電圧Vpをドライバ回路12に向けて出力する。
As shown in FIG. 1, the
本実施形態では、変換制御装置14は、スイッチング素子11u1~11w2ごとに外部指令電圧Vpを導出し、各ドライバ回路12u1~12w2に外部指令電圧Vpを出力する。これにより、各スイッチング素子11u1~11w2が個別に制御される。
In the present embodiment, the
外部指令電圧Vpは所定のパルス幅を有するパルス電圧である。例えば、外部指令電圧Vpは、LOWからHIに切り替わり、一定期間HI状態を維持した後に、HIからLOWに切り替わる。以降の説明において、LOWからHIの切り替わりを「立ち上がり」といい、HIからLOWの切り替わりを「立ち下がり」という。 The external command voltage Vp is a pulse voltage having a predetermined pulse width. For example, the external command voltage Vp switches from LOW to HI, maintains the HI state for a certain period of time, and then switches from HI to LOW. In the following description, the switching from LOW to HI is referred to as "rising", and the switching from HI to LOW is referred to as "falling".
なお、本実施形態の変換制御装置14は、駆動基板13に実装されている。ただし、これに限られず、変換制御装置14は、駆動基板13とは別の基板に実装されていてもよい。
The
ドライバ回路12u1~12w2は、それぞれ個別に入力される外部指令電圧Vpに基づいて、スイッチング素子11u1~11w2に対してゲート電圧を印加する。これにより、各スイッチング素子11u1~11w2が周期的にON/OFFし、蓄電装置203の直流電力が3相の交流電力に変換されて電動モータ201に供給される。すなわち、変換制御装置14は、スイッチング素子11u1~11w2をPWM制御するものである。
The driver circuits 12u1 to 12w2 apply a gate voltage to the switching elements 11u1 to 11w2 based on the external command voltage Vp individually input. As a result, the switching elements 11u1 to 11w2 are periodically turned ON / OFF, and the DC power of the
ここで、変換制御装置14は、同一相の上アームスイッチング素子と下アームスイッチング素子とが同時にON状態とならない範囲内で各上アームスイッチング素子11u1,11v1,11w1の少なくとも1つと各下アームスイッチング素子11u2,11v2,11w2の少なくとも1つとをON状態にする。これにより、正極母線LN1及び負極母線LN2と、各中間配線LNu,LNv,LNwのうち少なくとも1つと、各コイル202u~202wのうち少なくとも1つとにインバータ電流Ivが流れる。また、インバータ電流Ivは、第1コンデンサ接続線LNc1と第2コンデンサ接続線LNc2とにも流れる。
Here, the
本実施形態では、正極母線LN1、負極母線LN2、中間配線LNu,LNv,LNw及び両コンデンサ接続線LNc1,LNc2が、印加電流としてのインバータ電流Ivが流れる駆動ラインLNxに対応する。 In the present embodiment, the positive electrode bus LN1, the negative electrode bus LN2, the intermediate wiring LNu, LNv, LNw and both capacitor connecting lines LNc1 and LNc2 correspond to the drive line LNx through which the inverter current Iv as the applied current flows.
次にスイッチング素子11u1~11w2及びドライバ回路12u1~12w2について詳細に説明する。
ここで、各スイッチング素子11u1~11w2は基本的に同一構成であり、各ドライバ回路12u1~12w2は基本的に同一の構成である。このため、以下では、各スイッチング素子11u1~11w2のうち1つのスイッチング素子11(u相下アームスイッチング素子11u2)と、それに対応するドライバ回路12(下アームu相ドライバ回路12u2)とを中心に説明する。
Next, the switching elements 11u1 to 11w2 and the driver circuits 12u1 to 12w2 will be described in detail.
Here, the switching elements 11u1 to 11w2 have basically the same configuration, and the driver circuits 12u1 to 12w2 have basically the same configuration. Therefore, in the following, one of the switching elements 11u1 to 11w2, the switching element 11 (u-phase lower arm switching element 11u2) and the corresponding driver circuit 12 (lower arm u-phase driver circuit 12u2) will be mainly described. do.
図2に示すように、スイッチング素子11は、素子本体20と、素子本体20に取り付けられたゲート端子21、ドレイン端子22及びソース端子23と、を備えている。
素子本体20は例えば直方体形状である。素子本体20は、駆動基板13の厚さ方向と直交するX方向の両端面である第1側面20a及び第2側面20bを有している。第2側面20bは、第1側面20aとは反対側の側面である。X方向は、両側面20a,20bと交差(本実施形態では直交)する方向ともいえる。
As shown in FIG. 2, the switching
The
ドレイン端子22は、第1側面20aに設けられている。本実施形態では、ドレイン端子22は1つであり、第1側面20aの一方向、詳細にはY方向に亘ってタブ状に形成されている。Y方向は、駆動基板13の厚さ方向及びX方向の双方に直交する方向である。
The
本実施形態では、ソース端子23は複数設けられている。ゲート端子21及び複数のソース端子23は、スイッチング素子11におけるドレイン端子22とは反対側の部分に設けられている。詳細には、ゲート端子21及び複数のソース端子23は、第2側面20bに設けられている。この場合、ゲート端子21及び複数のソース端子23は、素子本体20を介してドレイン端子22とX方向に対向しているともいえる。すなわち、X方向は、ドレイン端子22とソース端子23との対向方向ともいえる。
In this embodiment, a plurality of
ゲート端子21及び複数のソース端子23は、第2側面20bにおいて所定のピッチでY方向に配列されている。換言すれば、Y方向は、複数のソース端子23の配列方向ともいえる。
The
ゲート端子21に所定の閾値以上のゲート電圧が印加されると、スイッチング素子11のソース-ドレイン間にインバータ電流Ivが流れる。すなわち、本実施形態のインバータ電流Ivは、ドレイン端子22及び複数のソース端子23に流れるドレイン電流ともいえる。
When a gate voltage equal to or higher than a predetermined threshold is applied to the
本実施形態では、インバータ電流Ivは、ドレイン端子22から素子本体20内を通って複数のソース端子23に向けて流れる。このため、インバータ電流Ivは、スイッチング素子11内をX方向に流れることとなる。すなわち、X方向は、スイッチング素子11内を流れる電流の方向ともいえる。なお、ソース端子23の数は任意である。本実施形態では、ゲート端子21が「制御端子」に対応する。
In the present embodiment, the inverter current Iv flows from the
ここで、スイッチング素子11のソース-ドレイン間には、スイッチング素子11にインバータ電流Ivを流すための電圧であるソース-ドレイン間電圧Vdsが印加される。本実施形態のソース-ドレイン間電圧Vdsは、スイッチング素子11がOFF状態である場合には電源電圧Vdcとなり、スイッチング素子11がON状態である場合には0Vとなる。
Here, a source-drain voltage Vds, which is a voltage for passing an inverter current Iv through the switching
図2に示すように、本実施形態では、u相上アームスイッチング素子11u1とu相下アームスイッチング素子11u2とはX方向に離間して配列されている。X方向は、u相上アームスイッチング素子11u1とu相下アームスイッチング素子11u2との配列方向ともいえ、Y方向は、両u相スイッチング素子11u1,11u2の配列方向及び駆動基板13の厚さ方向の双方に対して直交する方向ともいえる。
As shown in FIG. 2, in the present embodiment, the u-phase upper arm switching element 11u1 and the u-phase lower arm switching element 11u2 are arranged apart from each other in the X direction. The X direction can be said to be the arrangement direction of the u-phase upper arm switching element 11u1 and the u-phase lower arm switching element 11u2, and the Y direction is the arrangement direction of both u-phase switching elements 11u1 and 11u2 and the thickness direction of the
v相上アームスイッチング素子11v1及びv相下アームスイッチング素子11v2と、w相上アームスイッチング素子11w1及びw相下アームスイッチング素子11w2とについても同様である。 The same applies to the v-phase upper arm switching element 11v1 and the v-phase lower arm switching element 11v2, and the w-phase upper arm switching element 11w1 and the w-phase lower arm switching element 11w2.
本実施形態では、正極母線LN1、負極母線LN2、各中間配線LNu,LNv,LNw及び両コンデンサ接続線LNc1,LNc2は、駆動基板13に形成された配線パターンによって構成されている。正極母線LN1、負極母線LN2、各中間配線LNu,LNv,LNw及び両コンデンサ接続線LNc1,LNc2は、寄生インダクタンスを含む。
In the present embodiment, the positive electrode bus LN1, the negative electrode bus LN2, the intermediate wirings LNu, LNv, LNw, and both capacitor connection lines LNc1 and LNc2 are configured by a wiring pattern formed on the
正極母線LN1は、u相上アームスイッチング素子11u1のX方向の両側のうちドレイン端子22がある方に配置されており、詳細には駆動基板13における第1側面20aの側方に形成されている。u相上アームスイッチング素子11u1のドレイン端子22は、正極母線LN1に接続されている。
The positive electrode bus LN1 is arranged on both sides of the u-phase upper arm switching element 11u1 in the X direction where the
u相上アームスイッチング素子11u1とu相下アームスイッチング素子11u2とを接続するu相中間配線LNuは、u相上アームスイッチング素子11u1のX方向の両側のうち複数のソース端子23がある方に配置されており、詳細には駆動基板13における第2側面20bの側方に形成されている。u相中間配線LNuの一部は、u相上アームスイッチング素子11u1とu相下アームスイッチング素子11u2との間に配置されている。u相上アームスイッチング素子11u1の複数のソース端子23がu相中間配線LNuに接続されているとともに、u相下アームスイッチング素子11u2のドレイン端子22がu相中間配線LNuに接続されている。また、u相中間配線LNuは、電動モータ201(詳細にはu相コイル202u)に接続される。
The u-phase intermediate wiring LNu connecting the u-phase upper arm switching element 11u1 and the u-phase lower arm switching element 11u2 is arranged on both sides of the u-phase upper arm switching element 11u1 in the X direction where a plurality of
負極母線LN2は、u相下アームスイッチング素子11u2のX方向の両側のうち複数のソース端子23がある方に配置されており、詳細には駆動基板13における第2側面20bの側方に形成されている。u相下アームスイッチング素子11u2の複数のソース端子23は負極母線LN2に接続されている。
The negative electrode bus LN2 is arranged on both sides of the u-phase lower arm switching element 11u2 in the X direction where a plurality of
かかる構成によれば、u相上アームスイッチング素子11u1がON状態である場合、u相上アームスイッチング素子11u1を介して正極母線LN1からu相中間配線LNuに向けてインバータ電流Ivが流れる。また、u相下アームスイッチング素子11u2がON状態である場合、u相下アームスイッチング素子11u2を介してu相中間配線LNuから負極母線LN2に向けてインバータ電流Ivが流れる。 According to this configuration, when the u-phase upper arm switching element 11u1 is in the ON state, an inverter current Iv flows from the positive electrode bus LN1 to the u-phase intermediate wiring LNu via the u-phase upper arm switching element 11u1. Further, when the u-phase lower arm switching element 11u2 is in the ON state, an inverter current Iv flows from the u-phase intermediate wiring LNu toward the negative electrode bus LN2 via the u-phase lower arm switching element 11u2.
図2に示すように、第1コンデンサ接続線LNc1は、正極母線LN1に接続されており、正極母線LN1から負極母線LN2に向けてX方向に延びている。
第2コンデンサ接続線LNc2は、負極母線LN2に接続されており、負極母線LN2から正極母線LN1に向けてX方向に延びている。第1コンデンサ接続線LNc1と第2コンデンサ接続線LNc2とはY方向に離間して対向配置されている。第2コンデンサ接続線LNc2は、第1コンデンサ接続線LNc1に対してu相中間配線LNuとは反対側に配置されている。
As shown in FIG. 2, the first capacitor connection line LNc1 is connected to the positive electrode bus LN1 and extends in the X direction from the positive electrode bus LN1 toward the negative electrode bus LN2.
The second capacitor connection line LNc2 is connected to the negative electrode bus LN2 and extends in the X direction from the negative electrode bus LN2 toward the positive electrode bus LN1. The first capacitor connection line LNc1 and the second capacitor connection line LNc2 are arranged so as to be separated from each other in the Y direction. The second capacitor connection line LNc2 is arranged on the side opposite to the u-phase intermediate wiring LNu with respect to the first capacitor connection line LNc1.
本実施形態のコンデンサC0は、両コンデンサ接続線LNc1,LNc2に跨って配置されており、両コンデンサ接続線LNc1,LNc2の双方に接続されている。これにより、インバータ電流Ivは、両コンデンサ接続線LNc1,LNc2を通ってコンデンサC0に流れる。 The capacitor C0 of the present embodiment is arranged so as to straddle both capacitor connection lines LNc1 and LNc2, and is connected to both capacitor connection lines LNc1 and LNc2. As a result, the inverter current Iv flows through the capacitors C0 through both capacitor connection lines LNc1 and LNc2.
図2及び図3に示すように、電力変換装置10は、駆動基板13に形成された制御ラインとしてのゲート配線LNgを備えている。ゲート配線LNgは、例えば駆動基板13の表面層と中間層とに形成されており、第2コンデンサ接続線LNc2の下方を通って、ドライバ回路12とゲート端子21とを接続している。
As shown in FIGS. 2 and 3, the
電力変換装置10は、ソース端子23とドライバ回路12の基準電位V0’とを接続するためのグランド配線LNyを備えている。グランド配線LNyは、ソース端子23が接続されている負極母線LN2と、ドライバ回路12とを接続しており、ドライバ回路12内にてドライバ回路12の基準電位V0’に接続されている。これにより、ソース端子23に対して基準電位V0’を印加することができる。
The
ここで、図3に示すように、電力変換装置10は、例えばゲート配線LNgと負極母線LN2とに接続されたゲート-ソース間抵抗R1及びゲート-ソース間コンデンサC1を備えている。ゲート-ソース間抵抗R1及びゲート-ソース間コンデンサC1は、ゲート配線LNg及び負極母線LN2を介してゲート端子21及びソース端子23に接続されている。更に、ゲート-ソース間抵抗R1及びゲート-ソース間コンデンサC1は、負極母線LN2及びグランド配線LNyを介してドライバ回路12の基準電位V0’に接続されている。
Here, as shown in FIG. 3, the
ゲート-ソース間抵抗R1及びゲート-ソース間コンデンサC1は、例えば駆動基板13に実装されている。ただし、これに限られず、ドライバ回路12内に搭載されていてもよい。なお、図示の都合上、図2においては、ゲート-ソース間抵抗R1及びゲート-ソース間コンデンサC1を省略する。
The gate-source resistor R1 and the gate-source capacitor C1 are mounted on, for example, a
図2及び図3に示すように、電力変換装置10は、第1インダクタンス成分L1と、第2インダクタンス成分L2と、を備えている。
第1インダクタンス成分L1は、インバータ電流Ivが流れる駆動ラインLNx上に設けられており、本実施形態では駆動ラインLNxのうちの第2コンデンサ接続線LNc2上に設けられている。本実施形態では、第1インダクタンス成分L1は、第2コンデンサ接続線LNc2に含まれる寄生インダクタンスによって構成されている。
As shown in FIGS. 2 and 3, the
The first inductance component L1 is provided on the drive line LNx through which the inverter current Iv flows, and in the present embodiment, it is provided on the second capacitor connection line LNc2 of the drive line LNx. In the present embodiment, the first inductance component L1 is composed of the parasitic inductance contained in the second capacitor connection line LNc2.
第2インダクタンス成分L2は、第1インダクタンス成分L1から発生する磁束が貫く位置に設けられている。第2インダクタンス成分L2は、インバータ電流Ivの変化に伴う磁束の変化によってフィードバック電圧Vfbを発生させる。フィードバック電圧Vfbは、インバータ電流Ivが増加する場合には正電圧であり、インバータ電流Ivが減少する場合には負電圧である。第2インダクタンス成分L2は、第1インダクタンス成分L1と磁気結合しているとも言えるし、第1インダクタンス成分L1と協働してトランスを構成するものとも言える。 The second inductance component L2 is provided at a position where the magnetic flux generated from the first inductance component L1 penetrates. The second inductance component L2 generates a feedback voltage Vfb by a change in the magnetic flux accompanying a change in the inverter current Iv. The feedback voltage Vfb is a positive voltage when the inverter current Iv increases, and is a negative voltage when the inverter current Iv decreases. It can be said that the second inductance component L2 is magnetically coupled to the first inductance component L1 and can be said to form a transformer in cooperation with the first inductance component L1.
本実施形態では、グランド配線LNyは、第2コンデンサ接続線LNc2に沿って延びた延設部30を有している。延設部30は、第2コンデンサ接続線LNc2の隣に配置されている。詳細には、延設部30は、第2コンデンサ接続線LNc2に対してY方向の隣に配置されており、X方向に延びている。つまり、第2コンデンサ接続線LNc2と延設部30とは、Y方向に並んで配置されている。
In the present embodiment, the ground wiring LNy has an
第2インダクタンス成分L2は、延設部30に設けられている。詳細には、第2インダクタンス成分L2は、延設部30に含まれる寄生インダクタンスによって構成されている。本実施形態では、延設部30が「第2インダクタンス部」に対応する。
The second inductance component L2 is provided in the
延設部30は、グランド配線LNyにおけるソース端子23からドライバ回路12に向かう方向と第2コンデンサ接続線LNc2に流れるインバータ電流Ivの方向とが同一となるように第2コンデンサ接続線LNc2に沿って延びている。詳細には、第2コンデンサ接続線LNc2では負極母線LN2からコンデンサC0に向けてインバータ電流Ivが流れることに対応させて、延設部30は、第2コンデンサ接続線LNc2に対してY方向にずれた位置において負極母線LN2からコンデンサC0に向けて延びている。これにより、第2インダクタンス成分L2は、インバータ電流Ivが増加する場合には負のフィードバック電圧Vfbを発生させる一方、インバータ電流Ivが減少する場合には正のフィードバック電圧Vfbを発生させる。
The
本実施形態では、第2インダクタンス成分L2のインダクタンスは、第1インダクタンス成分L1のインダクタンスよりも大きい。詳細には、延設部30の幅W1は、第2コンデンサ接続線LNc2の幅W2よりも狭くなっており、グランド配線LNyの延設部30に含まれる寄生インダクタンスが第2コンデンサ接続線LNc2に含まれる寄生インダクタンスよりも大きくなっている。これにより、フィードバック電圧Vfbは、第1インダクタンス成分L1にて発生する電圧よりも大きい。
In the present embodiment, the inductance of the second inductance component L2 is larger than the inductance of the first inductance component L1. Specifically, the width W1 of the
かかる構成によれば、スイッチング素子11がON状態となり、インバータ電流Ivが流れると、第1インダクタンス成分L1から磁束が発生する。本実施形態では、第1インダクタンス成分L1は第2コンデンサ接続線LNc2の寄生インダクタンスによって構成されているため、第2コンデンサ接続線LNc2の周囲に磁束が発生する。上記磁束は、インバータ電流Ivが変化することによって変化する。これにより、第2インダクタンス成分L2からフィードバック電圧Vfbが発生する。なお、念の為に説明すると、グランド配線LNyに流れる電流は、駆動ラインLNxに流れる電流よりも充分に小さい。
According to this configuration, when the switching
次にドライバ回路12について説明する。
図3に示すように、ドライバ回路12は、外部入力端子51と、出力端子52と、フィードバック入力端子53と、を備えている。
Next, the
As shown in FIG. 3, the
外部入力端子51は、変換制御装置14と電気的に接続されている。外部入力端子51には、変換制御装置14からの外部指令電圧Vpが入力される。
出力端子52は、ドライバ回路12からゲート電圧(換言すればゲート電流)を出力するための端子である。ゲート配線LNgによって出力端子52とゲート端子21とが電気的に接続されており、出力端子52から出力されるゲート電圧は、ゲート配線LNgを介してゲート端子21に入力される。
The
The
フィードバック入力端子53は、フィードバック電圧Vfbが入力される端子である。フィードバック入力端子53は、グランド配線LNyに接続されている。これにより、グランド配線LNy上に設けられた第2インダクタンス成分L2にて発生したフィードバック電圧Vfbがフィードバック入力端子53に印加される。ドライバ回路12内にてフィードバック入力端子53は基準電位V0’に接続されている。
The
ドライバ回路12は、外部入力端子51から入力される外部指令電圧Vpと、フィードバック入力端子53に入力されるフィードバック電圧Vfbとに基づいて、加算電圧Vadを生成し、その加算電圧Vadをゲート電圧として出力端子52から出力するように構成されている。
The
加算電圧Vadを出力するドライバ回路12の一例について以下に説明する。
本実施形態のドライバ回路12は、外部指令電圧Vpを変換指令電圧Vptに変換する指令変換回路55と、変換指令電圧Vpt及びフィードバック電圧Vfbを加算する加算回路57と、を備えている。
An example of the
The
指令変換回路55は、外部入力端子51から入力された外部指令電圧Vpに含まれるノイズを低減させつつ、所定の増幅率で外部指令電圧Vpを増幅させることにより外部指令電圧Vpを変換指令電圧Vptに変換する。そして、指令変換回路55は、変換指令電圧Vptを加算回路57に向けて出力する。なお、増幅率は「1」を含む。指令変換回路55の具体的な構成は任意であり、例えばオペアンプを有する非反転増幅回路でもよい。
The
加算回路57は、指令変換回路55とフィードバック入力端子53とに接続されているとともに出力端子52に接続されている。加算回路57には、変換指令電圧Vptとフィードバック電圧Vfbとが入力される。加算回路57は、変換指令電圧Vptとフィードバック電圧Vfbとを加算し、その加算された加算電圧Vadを出力端子52に向けて出力する。これにより、ゲート端子21にゲート電圧としての加算電圧Vadが入力される。
The
加算回路57の具体的な構成は任意である。例えば、加算回路57は、変換指令電圧Vptが伝送されるラインと、フィードバック電圧Vfbが伝送されるラインとが接続されるように構成されているとよい。また、加算回路57は、変換指令電圧Vptとフィードバック電圧Vfbとが合わさった電圧を増幅することにより加算電圧Vadを生成する電圧増幅回路を有しているとよい。
The specific configuration of the
なお、加算回路57は、加算電圧Vadを維持しつつ、ゲート端子21に必要な電流を供給するために電流増幅回路を有していてもよい。
図3に示すように、ドライバ回路12は、加算回路57と出力端子52との間に設けられたゲート抵抗Rgを備えている。ゲート抵抗Rgの抵抗値に応じて、スイッチング素子11の立ち上がり/立ち下がりの傾きが変化する。
The
As shown in FIG. 3, the
ちなみに、u相上アームスイッチング素子11u1及びu相上アームドライバ回路12u1についても同様である。この場合、例えば、グランド配線LNyは、u相中間配線LNuとu相上アームドライバ回路12u1とを接続する。また、グランド配線LNyの少なくとも一部は、第1コンデンサ接続線LNc1に含まれる寄生インダクタンスから発生する磁束が貫く位置、又は、正極母線LN1に含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられているとよい。例えば、グランド配線LNyは、第1コンデンサ接続線LNc1又は正極母線LN1の隣に配置され且つその配線に沿って延びている部分を有するとよい。または、グランド配線LNyの少なくとも一部は、u相中間配線LNuに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられていてもよい。 Incidentally, the same applies to the u-phase upper arm switching element 11u1 and the u-phase upper arm driver circuit 12u1. In this case, for example, the ground wiring LNy connects the u-phase intermediate wiring LNu and the u-phase upper arm driver circuit 12u1. Further, at least a part of the ground wiring LNy is provided at a position where the magnetic flux generated from the parasitic inductance included in the first capacitor connection line LNc1 penetrates, or a position where the magnetic flux generated from the parasitic inductance contained in the positive electrode bus LN1 penetrates. It is good to have. For example, the ground wiring LNy may have a portion that is arranged next to the first capacitor connection line LNc1 or the positive electrode bus LN1 and extends along the wiring. Alternatively, at least a part of the ground wiring LNy may be provided at a position where the magnetic flux generated from the parasitic inductance included in the u-phase intermediate wiring LNu penetrates.
次に図4~図9を用いて本実施形態の作用について説明する。
図4は、フィードバック電圧Vfbによるフィードバックがない条件下におけるターンオン時のインバータ電流Iv、ソース-ドレイン間電圧Vds、フィードバック電圧Vfb及び加算電圧Vadを示すグラフである。図5は、フィードバック電圧Vfbによるフィードバックがある条件下におけるターンオン時のインバータ電流Iv、ソース-ドレイン間電圧Vds、フィードバック電圧Vfb及び加算電圧Vadを示すグラフである。図6は、フィードバック電圧Vfbによるフィードバックがある条件下においてフィードバックがない場合と同等のサージが生じるようにゲート抵抗Rgの抵抗値が調整されたインバータ電流Iv、ソース-ドレイン間電圧Vds、フィードバック電圧Vfb及び加算電圧Vadを示すグラフである。
Next, the operation of the present embodiment will be described with reference to FIGS. 4 to 9.
FIG. 4 is a graph showing the inverter current Iv, the source-drain voltage Vds, the feedback voltage Vfb, and the added voltage Vad at the time of turn-on under the condition that there is no feedback by the feedback voltage Vfb. FIG. 5 is a graph showing the inverter current Iv, the source-drain voltage Vds, the feedback voltage Vfb, and the added voltage Vad at the time of turn-on under the condition that the feedback by the feedback voltage Vfb is present. FIG. 6 shows an inverter current Iv, a source-drain voltage Vds, and a feedback voltage Vfb in which the resistance value of the gate resistance Rg is adjusted so that a surge equivalent to that in the case of no feedback occurs under the condition of feedback by the feedback voltage Vfb. It is a graph which shows the addition voltage Vad.
図7は、フィードバック電圧Vfbによるフィードバックがない条件下におけるターンオフ時のインバータ電流Iv、ソース-ドレイン間電圧Vds、フィードバック電圧Vfb及び加算電圧Vadを示すグラフである。図8は、フィードバック電圧Vfbによるフィードバックがある条件下におけるターンオフ時のインバータ電流Iv、ソース-ドレイン間電圧Vds、フィードバック電圧Vfb及び加算電圧Vadを示すグラフである。図9は、フィードバック電圧Vfbによるフィードバックがある条件下においてフィードバックがない場合と同等のサージが生じるようにゲート抵抗Rgの抵抗値が調整されたインバータ電流Iv、ソース-ドレイン間電圧Vds、フィードバック電圧Vfb及び加算電圧Vadを示すグラフである。 FIG. 7 is a graph showing the inverter current Iv, the source-drain voltage Vds, the feedback voltage Vfb, and the added voltage Vad at the time of turn-off under the condition that there is no feedback due to the feedback voltage Vfb. FIG. 8 is a graph showing the inverter current Iv, the source-drain voltage Vds, the feedback voltage Vfb, and the added voltage Vad at turn-off under certain conditions of feedback by the feedback voltage Vfb. FIG. 9 shows an inverter current Iv, a source-drain voltage Vds, and a feedback voltage Vfb in which the resistance value of the gate resistance Rg is adjusted so that a surge equivalent to the case without feedback occurs under the condition of feedback by the feedback voltage Vfb. It is a graph which shows the addition voltage Vad.
図4~図9では、インバータ電流Ivを実線で示し、ソース-ドレイン間電圧Vdsを破線で示し、フィードバック電圧Vfbを二点鎖線で示し、加算電圧Vadを一点鎖線で示す。 In FIGS. 4 to 9, the inverter current Iv is indicated by a solid line, the source-drain voltage Vds is indicated by a broken line, the feedback voltage Vfb is indicated by a two-dot chain line, and the added voltage Vad is indicated by a one-dot chain line.
まず、図4~図6を用いてスイッチング素子11のターンオン時について説明する。
図4及び図5に示すように、加算電圧Vadが立ち上がることに伴って、ソース-ドレイン間電圧Vdsが立ち下がり始める一方、インバータ電流Iv(ドレイン電流)が流れ始める。この場合、図4に示すように、フィードバック電圧Vfbによるフィードバックがない場合には、インバータ電流Ivが立ち上がる際にサージが発生する。
First, the turn-on time of the switching
As shown in FIGS. 4 and 5, as the added voltage Vad rises, the source-drain voltage Vds begins to fall, while the inverter current Iv (drain current) begins to flow. In this case, as shown in FIG. 4, when there is no feedback due to the feedback voltage Vfb, a surge occurs when the inverter current Iv rises.
これに対して、フィードバック電圧Vfbによるフィードバックがある場合、インバータ電流Ivが変化(詳細には増加)することに起因して第1インダクタンス成分L1から発生する磁束が変化する。これにより、図5の二点鎖線に示すように、第2インダクタンス成分L2からフィードバック電圧Vfbが発生する。この場合、フィードバック電圧Vfbは負電圧である。 On the other hand, when there is feedback due to the feedback voltage Vfb, the magnetic flux generated from the first inductance component L1 changes due to the change (specifically, increase) in the inverter current Iv. As a result, as shown by the alternate long and short dash line in FIG. 5, the feedback voltage Vfb is generated from the second inductance component L2. In this case, the feedback voltage Vfb is a negative voltage.
そして、変換指令電圧Vptとフィードバック電圧Vfbとが加算され、その加算電圧Vadがスイッチング素子11のゲート端子21に入力される。この場合、負のフィードバック電圧Vfbが加算されているため、加算電圧Vadは小さくなる。これにより、加算電圧VadにおけるLOWからHIへの立ち上がりの傾きは緩やかになる。これにより、図5の実線に示すように、インバータ電流Ivが立ち上がる際のサージが抑制される。
Then, the conversion command voltage Vpt and the feedback voltage Vfb are added, and the added voltage Vad is input to the
また、図6に示すように、フィードバックがない場合と同等のサージが生じるようにゲート抵抗Rgの抵抗値を調整すると、フィードバックがない場合と比較して、インバータ電流Ivの立ち上がりの傾きを大きくすることができる。これにより、ターンオン時における損失が低減される。 Further, as shown in FIG. 6, when the resistance value of the gate resistance Rg is adjusted so that a surge equivalent to that in the case without feedback occurs, the slope of the rising edge of the inverter current Iv becomes larger than in the case without feedback. be able to. This reduces the loss at turn-on.
次に、図7~図9を用いてスイッチング素子11のターンオフ時について説明する。
図7及び図8に示すように、加算電圧Vadが立ち下がることに伴って、ソース-ドレイン間電圧Vdsが立ち上がり始める一方、インバータ電流Iv(ドレイン電流)が小さくなり始める。この場合、図7の破線に示すように、フィードバック電圧Vfbによるフィードバックがない場合には、ソース-ドレイン間電圧Vdsが立ち上がる際にサージが発生する。
Next, the turn-off time of the switching
As shown in FIGS. 7 and 8, as the added voltage Vad falls, the source-drain voltage Vds starts to rise, while the inverter current Iv (drain current) starts to decrease. In this case, as shown by the broken line in FIG. 7, when there is no feedback by the feedback voltage Vfb, a surge occurs when the source-drain voltage Vds rises.
これに対して、フィードバック電圧Vfbによるフィードバックがある場合、インバータ電流Ivが小さくなることに伴って、第1インダクタンス成分L1にて発生する磁束が変化する。これにより、図8の二点鎖線に示すように、第2インダクタンス成分L2からフィードバック電圧Vfbが発生する。この場合、フィードバック電圧Vfbは正電圧である。 On the other hand, when there is feedback by the feedback voltage Vfb, the magnetic flux generated in the first inductance component L1 changes as the inverter current Iv becomes smaller. As a result, as shown by the two-dot chain line in FIG. 8, the feedback voltage Vfb is generated from the second inductance component L2. In this case, the feedback voltage Vfb is a positive voltage.
そして、変換指令電圧Vptとフィードバック電圧Vfbとが加算され、その加算電圧Vadがスイッチング素子11のゲート端子21に入力される。この場合、正のフィードバック電圧Vfbが加算されているため、加算電圧Vadは大きくなる。これにより、図8の一点鎖線に示すように、加算電圧VadにおけるHIからLOWへの立ち下がりの傾きは緩やかになる。これにより、図8の破線に示すように、ソース-ドレイン間電圧Vdsが立ち上がる際のサージが抑制される。
Then, the conversion command voltage Vpt and the feedback voltage Vfb are added, and the added voltage Vad is input to the
また、図9に示すように、フィードバックがない場合と同等のサージが生じるようにゲート抵抗Rgの抵抗値を調整すると、フィードバックがない場合と比較して、インバータ電流Ivの立ち下がりの傾きを大きくすることができる。これにより、損失が低減される。 Further, as shown in FIG. 9, when the resistance value of the gate resistance Rg is adjusted so that a surge equivalent to that in the case without feedback occurs, the slope of the fall of the inverter current Iv becomes larger than in the case without feedback. can do. This reduces the loss.
以上詳述した本実施形態によれば以下の効果を奏する。
(1)電力変換装置10は、スイッチング素子11と、スイッチング素子11を駆動させるドライバ回路12と、を備えている。スイッチング素子11は、印加電流としてのインバータ電流Ivが流れるドレイン端子22及びソース端子23と、制御端子としてのゲート端子21と、を備えている。
According to the present embodiment described in detail above, the following effects are obtained.
(1) The
電力変換装置10は、インバータ電流Ivが流れる駆動ラインLNxと、駆動ラインLNx上に設けられた第1インダクタンス成分L1と、ドライバ回路12とゲート端子21とを接続する制御ラインとしてのゲート配線LNgと、を備えている。電力変換装置10は、ソース端子23とドライバ回路12の基準電位V0’とを接続するためのグランド配線LNyと、グランド配線LNy上に設けられた第2インダクタンス成分L2と、を備えている。
The
第2インダクタンス成分L2は、第1インダクタンス成分L1から発生する磁束が貫く位置に設けられている。第2インダクタンス成分L2は、インバータ電流Ivが増加する場合には負のフィードバック電圧Vfbを発生させる一方、インバータ電流Ivが減少する場合には正のフィードバック電圧Vfbを発生させる。 The second inductance component L2 is provided at a position where the magnetic flux generated from the first inductance component L1 penetrates. The second inductance component L2 generates a negative feedback voltage Vfb when the inverter current Iv increases, while it generates a positive feedback voltage Vfb when the inverter current Iv decreases.
ドライバ回路12は、外部指令電圧Vpが入力される外部入力端子51と、フィードバック電圧Vfbが入力されるフィードバック入力端子53と、を備えている。ドライバ回路12は、外部指令電圧Vpを変換することによって得られる変換指令電圧Vptと、フィードバック電圧Vfbとを加算し、その加算された加算電圧Vadをゲート端子21に向けて出力する加算回路57を備えている。
The
かかる構成によれば、第1インダクタンス成分L1に流れるインバータ電流Ivの変化に伴って磁束が変化することにより第2インダクタンス成分L2からフィードバック電圧Vfbが誘起される。そして、フィードバック電圧Vfbが変換指令電圧Vptに加算され、その加算された加算電圧Vadがゲート端子21に入力される。これにより、スイッチング素子11のターンオン時又はターンオフ時におけるサージを抑制できる。
According to this configuration, the feedback voltage Vfb is induced from the second inductance component L2 by changing the magnetic flux with the change of the inverter current Iv flowing through the first inductance component L1. Then, the feedback voltage Vfb is added to the conversion command voltage Vpt, and the added added voltage Vad is input to the
また、ゲート抵抗Rgの抵抗値を調整することにより、サージが許容範囲内に収まる範囲内で、ターンオン時のインバータ電流Ivの立ち上がりの傾き、又は、ターンオフ時のソース-ドレイン間電圧Vdsの立ち上がりの傾き大きくすることができる。これにより、損失の低減を図ることができる。したがって、サージの抑制と損失の低減とを好適に両立させることができる。 Further, by adjusting the resistance value of the gate resistance Rg, the slope of the rise of the inverter current Iv at the time of turn-on or the rise of the source-drain voltage Vds at the time of turn-off within the range where the surge is within the allowable range. The tilt can be increased. This makes it possible to reduce the loss. Therefore, it is possible to preferably achieve both suppression of surge and reduction of loss.
特に、本構成によれば、フィードバック電圧Vfbは、インバータ電流Ivが増加する場合には負となる一方、インバータ電流Ivが減少する場合には正となる。これにより、フィードバック電圧Vfbを反転させて加算回路57に入力させる必要がない。したがって、反転に係る構成を省略することができる。
In particular, according to this configuration, the feedback voltage Vfb becomes negative when the inverter current Iv increases, and becomes positive when the inverter current Iv decreases. As a result, it is not necessary to invert the feedback voltage Vfb and input it to the
また、第1インダクタンス成分L1にて生じる逆起電力をフィードバックさせる構成では、例えば第1インダクタンス成分L1が小さい場合、逆起電力も小さくなるため、フィードバック効果(詳細にはサージ抑制効果)が小さくなり、所望のフィードバック効果が得られない場合があり得る。かといって、第1インダクタンス成分L1にはインバータ電流Ivが流れる関係上、逆起電力を大きくしようとして第1インダクタンス成分L1を大きくすると、損失やサージが大きくなる。 Further, in the configuration in which the counter electromotive force generated by the first inductance component L1 is fed back, for example, when the first inductance component L1 is small, the counter electromotive force is also small, so that the feedback effect (specifically, the surge suppression effect) is small. , The desired feedback effect may not be obtained. However, since the inverter current Iv flows through the first inductance component L1, if the first inductance component L1 is increased in an attempt to increase the counter electromotive force, the loss and surge increase.
この点、本構成によれば、フィードバック電圧Vfbは第2インダクタンス成分L2に依存するため、第2インダクタンス成分L2を調整することにより、所望のフィードバック電圧Vfbを得ることができる。また、第2インダクタンス成分L2にはインバータ電流Ivが流れないため、第2インダクタンス成分L2にて生じる損失は小さくて済む。これにより、損失を抑制しつつ所望のフィードバック効果を得ることができる。 In this respect, according to this configuration, since the feedback voltage Vfb depends on the second inductance component L2, a desired feedback voltage Vfb can be obtained by adjusting the second inductance component L2. Further, since the inverter current Iv does not flow through the second inductance component L2, the loss caused by the second inductance component L2 can be small. This makes it possible to obtain a desired feedback effect while suppressing loss.
(2)第2インダクタンス成分L2は、第1インダクタンス成分L1よりも大きい。かかる構成によれば、フィードバック電圧Vfbを大きくすることができ、フィードバック効果の向上を図ることができる。 (2) The second inductance component L2 is larger than the first inductance component L1. According to such a configuration, the feedback voltage Vfb can be increased, and the feedback effect can be improved.
上記効果について詳述すると、例えば第1インダクタンス成分L1が小さい場合、逆起電力も小さくなるため、フィードバック効果(詳細にはサージ抑制効果)が小さくなり、所望のフィードバック効果が得られない場合があり得る。かといって、第1インダクタンス成分L1にはインバータ電流Ivが流れる関係上、逆起電力を大きくしようとして第1インダクタンス成分L1を大きくすると、損失やサージが大きくなる。 To elaborate on the above effect, for example, when the first inductance component L1 is small, the back electromotive force is also small, so that the feedback effect (specifically, the surge suppression effect) is small, and the desired feedback effect may not be obtained. obtain. However, since the inverter current Iv flows through the first inductance component L1, if the first inductance component L1 is increased in an attempt to increase the counter electromotive force, the loss and surge increase.
この点、本構成によれば、フィードバック電圧Vfbは第2インダクタンス成分L2に依存するため、第2インダクタンス成分L2を調整することにより、所望のフィードバック電圧Vfbを得ることができる。また、第2インダクタンス成分L2にはインバータ電流Ivが流れないため、第2インダクタンス成分L2にて生じる損失は小さくて済む。これにより、損失を抑制しつつ所望のフィードバック効果を得ることができる。 In this respect, according to this configuration, since the feedback voltage Vfb depends on the second inductance component L2, a desired feedback voltage Vfb can be obtained by adjusting the second inductance component L2. Further, since the inverter current Iv does not flow through the second inductance component L2, the loss caused by the second inductance component L2 can be small. This makes it possible to obtain a desired feedback effect while suppressing loss.
(3)駆動ラインLNxは、第1インダクタンス成分L1が設けられている第1インダクタンス部としての第2コンデンサ接続線LNc2を有している。グランド配線LNyは、第2インダクタンス成分L2が設けられている第2インダクタンス部としての延設部30を有している。延設部30は、第2コンデンサ接続線LNc2の隣に配置されている。延設部30は、グランド配線LNyにおけるソース端子23からドライバ回路12に向かう方向と第2コンデンサ接続線LNc2に流れるインバータ電流Ivの方向とが同一となるように第2コンデンサ接続線LNc2に沿って延びている。
(3) The drive line LNx has a second capacitor connection line LNc2 as a first inductance portion provided with a first inductance component L1. The ground wiring LNy has an
かかる構成によれば、第2インダクタンス成分L2が設けられた延設部30が、第1インダクタンス成分L1が設けられた第2コンデンサ接続線LNc2の隣に配置されているため、両者の離間距離が短くなり易い。これにより、両インダクタンス成分L1,L2の間で相互作用が生じ易い。したがって、フィードバック電圧Vfbを大きくすることができる。また、フィードバック電圧Vfbは、インバータ電流Ivが増加する場合には負となる一方、インバータ電流Ivが減少する場合には正となる。これにより、比較的容易な構成によって(1)などの効果を得ることができる。
According to this configuration, the
(4)電力変換装置10は、スイッチング素子11が実装された駆動基板13を備えている。延設部30及び第2コンデンサ接続線LNc2は、駆動基板13に形成された配線パターンによって構成されている。かかる構成において、第1インダクタンス成分L1は、第2コンデンサ接続線LNc2に含まれる寄生インダクタンスによって構成されており、第2インダクタンス成分L2は、延設部30に含まれる寄生インダクタンスによって構成されている。延設部30の幅W1は、第2コンデンサ接続線LNc2の幅W2よりも狭い。これにより、第2インダクタンス成分L2を、第1インダクタンス成分L1よりも大きくすることができる。
(4) The
(5)電力変換装置10は、中間配線LNu,LNv,LNwによって互いに直列に接続された上アームスイッチング素子11u1,11v1,11w1及び下アームスイッチング素子11u2,11v2,11w2と、コンデンサC0と、を備えている。
(5) The
駆動ラインLNxは、上アームスイッチング素子11u1,11v1,11w1が接続される正極母線LN1と、下アームスイッチング素子11u2,11v2,11w2が接続される負極母線LN2と、を含む。駆動ラインLNxは、中間配線LNu,LNv,LNwと、正極母線LN1とコンデンサC0とを接続する第1コンデンサ接続線LNc1と、負極母線LN2とコンデンサC0とを接続する第2コンデンサ接続線LNc2と、を含む。 The drive line LNx includes a positive electrode bus LN1 to which the upper arm switching elements 11u1, 11v1, 11w1 are connected, and a negative electrode bus LN2 to which the lower arm switching elements 11u2, 11v2, 11w2 are connected. The drive line LNx includes intermediate wiring LNu, LNv, LNw, a first capacitor connection line LNc1 connecting the positive electrode bus LN1 and the capacitor C0, and a second capacitor connection line LNc2 connecting the negative electrode bus LN2 and the capacitor C0. including.
第2インダクタンス成分L2は、正極母線LN1、負極母線LN2、中間配線LNu,LNv,LNw、第1コンデンサ接続線LNc1及び第2コンデンサ接続線LNc2のうち少なくとも1つ(本実施形態では第2コンデンサ接続線LNc2)の寄生インダクタンスから発生する磁束が貫く位置に設けられている。 The second inductance component L2 is at least one of the positive electrode bus LN1, the negative electrode bus LN2, the intermediate wiring LNu, LNv, LNw, the first capacitor connection line LNc1 and the second capacitor connection line LNc2 (in this embodiment, the second capacitor connection). It is provided at a position where the magnetic flux generated from the parasitic inductance of the wire LNc2) penetrates.
かかる構成によれば、正極母線LN1、負極母線LN2、中間配線LNu,LNv,LNw及び両コンデンサ接続線LNc1,LNc2のうち少なくとも1つに含まれる寄生インダクタンスを用いてフィードバック電圧Vfbを発生させることができる。 According to such a configuration, the feedback voltage Vfb can be generated by using the parasitic inductance contained in at least one of the positive electrode bus LN1, the negative electrode bus LN2, the intermediate wiring LNu, LNv, LNw and both capacitor connection lines LNc1 and LNc2. can.
なお、上記実施形態は以下のように変更してもよい。また、技術的に矛盾が生じない範囲内で、上記実施形態と下記各別例とを適宜組み合わせてもよい。
○ 第1インダクタンス成分L1は、第2コンデンサ接続線LNc2に含まれる寄生インダクタンスによって構成されていたが、これに限られず、例えば第2コンデンサ接続線LNc2上に設けられた専用のコイルによって構成されていてもよい。
The above embodiment may be changed as follows. Further, the above-described embodiment and the following alternative examples may be appropriately combined within a range that does not cause a technical contradiction.
○ The first inductance component L1 is composed of the parasitic inductance contained in the second capacitor connection line LNc2, but is not limited to this, and is composed of, for example, a dedicated coil provided on the second capacitor connection line LNc2. You may.
○ 第1インダクタンス成分L1は、負極母線LN2に含まれる寄生インダクタンスによって構成されてもよいし、中間配線LNu,LNv,LNwのいずれかに含まれる寄生インダクタンスによって構成されていてもよい。 ○ The first inductance component L1 may be composed of the parasitic inductance contained in the negative electrode bus LN2, or may be composed of the parasitic inductance contained in any of the intermediate wirings LNu, LNv, and LNw.
○ 第2インダクタンス成分L2は、第1インダクタンス成分L1から発生する磁束が貫く位置に設けられていれば、その具体的な位置は任意である。例えば、第2インダクタンス成分L2は、負極母線LN2の隣に配置されていてもよい。この場合、負極母線LN2に含まれる寄生インダクタンスから発生する磁束が第2インダクタンス成分L2を貫く。すなわち、第2インダクタンス成分L2は、正極母線LN1、負極母線LN2、中間配線LNu,LNv,LNw、第1コンデンサ接続線LNc1及び第2コンデンサ接続線LNc2の少なくとも1つに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられていればよい。 ○ The specific position of the second inductance component L2 is arbitrary as long as it is provided at a position where the magnetic flux generated from the first inductance component L1 penetrates. For example, the second inductance component L2 may be arranged next to the negative electrode bus LN2. In this case, the magnetic flux generated from the parasitic inductance contained in the negative electrode bus LN2 penetrates the second inductance component L2. That is, the second inductance component L2 is generated from the parasitic inductance contained in at least one of the positive electrode bus LN1, the negative electrode bus LN2, the intermediate wiring LNu, LNv, LNw, the first capacitor connection line LNc1 and the second capacitor connection line LNc2. It suffices if it is provided at a position where the magnetic flux penetrates.
○ 第2インダクタンス成分L2がグランド配線LNyに含まれる寄生インダクタンスによって構成されている場合、上記寄生インダクタンスを大きくするために、第2コンデンサ接続線LNc2の隣においてグランド配線LNyが渦巻状又はジグザグ状に形成されていてもよい。また、グランド配線LNyの一部が局所的に幅狭に形成されていてもよい。 ○ When the second inductance component L2 is composed of the parasitic inductance contained in the ground wiring LNy, the ground wiring LNy is spirally or zigzag next to the second capacitor connection line LNc2 in order to increase the parasitic inductance. It may be formed. Further, a part of the ground wiring LNy may be locally formed to be narrow.
○ 第2インダクタンス成分L2を構成するものは、駆動基板13に形成される配線パターンの寄生インダクタンスに限られず、インダクタンスを有するものであれば任意である。例えば、第2インダクタンス成分L2は、駆動基板13に実装される専用のコイルによって構成されていてもよい。
○ What constitutes the second inductance component L2 is not limited to the parasitic inductance of the wiring pattern formed on the
○ ドライバ回路12は、フィードバック電圧Vfbを変換フィードバック電圧Vftに変換し、その変換された変換フィードバック電圧Vftを加算回路57に向けて出力するフィードバック変換回路を有していてもよい。この場合、加算回路57は、変換指令電圧Vptと変換フィードバック電圧Vftとを加算するとよい。
○ The
○ 指令変換回路55を省略してもよい。この場合、加算回路57には、外部指令電圧Vpが入力される。加算回路57は、外部指令電圧Vpと、フィードバック電圧Vfb又はフィードバック電圧Vfbを変換することによって得られる変換フィードバック電圧Vftとを加算するとよい。
○ The
すなわち、加算回路57は、外部指令電圧Vp又は変換指令電圧Vptのいずれか一方と、フィードバック電圧Vfb又は変換フィードバック電圧Vftのいずれか一方とが入力されればよい。つまり、加算回路57は、外部指令電圧Vp又は変換指令電圧Vptと、フィードバック電圧Vfb又は変換フィードバック電圧Vftとを加算するものであればよい。
That is, in the
○ 第1インダクタンス成分L1のインダクタンスと、第2インダクタンス成分L2のインダクタンスとの大小関係は任意である。例えば、両インダクタンスは同一でもよいし、第1インダクタンス成分L1のインダクタンスが第2インダクタンス成分L2のインダクタンスよりも大きくてもよい。 ○ The magnitude relationship between the inductance of the first inductance component L1 and the inductance of the second inductance component L2 is arbitrary. For example, both inductances may be the same, or the inductance of the first inductance component L1 may be larger than the inductance of the second inductance component L2.
○ スイッチング素子11は、MOSFETに限られず任意であり、例えばIGBTでもよい。この場合、スイッチング素子11のゲート端子が「制御端子」に対応し、スイッチング素子11のコレクタ-エミッタ間を流れるコレクタ電流が「印加電流」に対応し、コレクタ端子及びエミッタ端子が「印加端子」に対応する。
○ The switching
○ 各スイッチング素子11u1~11w2はインバータを構成していたが、これに限られず、任意であり、例えば蓄電装置203の直流電力を異なる電圧の直流電力に変換するDC/DCコンバータを構成してもよい。すなわち、電力変換装置10は、インバータに限られず、DC/DCコンバータ、AC/ACコンバータ、AC/DCインバータ等任意である。換言すれば、電力変換装置10は、直流電力又は交流電力を直流電力又は交流電力に変換するものでもよい。
○ Each switching element 11u1 to 11w2 has configured an inverter, but is not limited to this, and is optional. For example, a DC / DC converter that converts the DC power of the
○ 実施形態では、全スイッチング素子11u1~11w2についてフィードバック電圧Vfbのフィードバックが行われる構成となっていたが、これに限られない。例えば、下アームスイッチング素子11u2,11v2,11w2についてフィードバック電圧Vfbのフィードバックが行われる一方、上アームスイッチング素子11u1,11v1,11w1についてはフィードバックが行われない構成でもよいし、その逆でもよい。 ○ In the embodiment, the feedback voltage Vfb is fed back to all the switching elements 11u1 to 11w2, but the present invention is not limited to this. For example, the feedback voltage Vfb may be fed back to the lower arm switching elements 11u2, 11v2, 11w2, while the upper arm switching elements 11u1, 11v1, 11w1 may not be fed back, or vice versa.
○ 負荷は電動モータ201に限られず任意である。
○ 電力変換装置10は、車両200以外に搭載されてもよい。すなわち、電力変換装置10は、車両200に設けられた負荷以外の負荷を駆動させるものでもよい。
○ The load is not limited to the
○ The
10…電力変換装置、11(11u1~11w2)…スイッチング素子、12(12u1~12w2)…ドライバ回路、13…駆動基板、21…ゲート端子(制御端子)、22…ドレイン端子(第1印加端子)、23…ソース端子(第2印加端子)、30…延設部、51…外部入力端子、52…出力端子、53…フィードバック入力端子、55…指令変換回路、56…フィードバック変換回路、57…加算回路、200…車両、201…電動モータ(負荷)、203…蓄電装置、LNx…駆動ライン、LN1…正極母線、LN2…負極母線、LNu,LNv,LNw…中間配線、C0…コンデンサ、LNc1…第1コンデンサ接続線、LNc2…第2コンデンサ接続線、LNy…グランド配線、Vp…外部指令電圧、Vpt…変換指令電圧、Vf…フィードバック電圧、Vad…加算電圧、V0…基準電位、V0’…ドライバ回路の基準電位、L1…第1インダクタンス成分、L2…第2インダクタンス成分、Iv…インバータ電流(印加電流)。 10 ... Power converter, 11 (11u1 to 11w2) ... Switching element, 12 (12u1 to 12w2) ... Driver circuit, 13 ... Drive board, 21 ... Gate terminal (control terminal), 22 ... Drain terminal (first application terminal) , 23 ... source terminal (second application terminal), 30 ... extension, 51 ... external input terminal, 52 ... output terminal, 53 ... feedback input terminal, 55 ... command conversion circuit, 56 ... feedback conversion circuit, 57 ... addition Circuit, 200 ... Vehicle, 201 ... Electric motor (load), 203 ... Power storage device, LNx ... Drive line, LN1 ... Positive voltage bus, LN2 ... Negative voltage bus, LNu, LNv, LNw ... Intermediate wiring, C0 ... Condenser, LNc1 ... 1 capacitor connection line, LNc2 ... second capacitor connection line, LNy ... ground wiring, Vp ... external command voltage, Vpt ... conversion command voltage, Vf ... feedback voltage, Vad ... additional voltage, V0 ... reference potential, V0'... driver circuit Reference potential, L1 ... 1st inductance component, L2 ... 2nd inductance component, Iv ... Inverter current (applied current).
Claims (5)
前記スイッチング素子を駆動させるドライバ回路と、
前記印加電流が流れる駆動ラインと、
前記駆動ライン上に設けられた第1インダクタンス成分と、
前記ドライバ回路と前記制御端子とを接続する制御ラインと、
前記第2印加端子と前記ドライバ回路の基準電位とを接続するためのグランド配線と、
前記グランド配線上であって前記第1インダクタンス成分から発生する磁束が貫く位置に設けられた第2インダクタンス成分と、
を備え、
前記第2インダクタンス成分は、前記印加電流が増加する場合には負のフィードバック電圧を発生させる一方、前記印加電流が減少する場合には正のフィードバック電圧を発生させるものであり、
前記ドライバ回路は、
前記グランド配線が接続され、前記フィードバック電圧が入力されるフィードバック入力端子と、
外部指令電圧が入力される外部入力端子と、
前記外部指令電圧又は当該外部指令電圧を変換することによって得られる変換指令電圧と、前記フィードバック電圧又は当該フィードバック電圧を変換することによって得られる変換フィードバック電圧とを加算し、その加算された加算電圧を前記制御端子に向けて出力する加算回路と、
を備えていることを特徴とする電力変換装置。 A switching element having a control terminal and a first application terminal and a second application terminal through which an applied current flows, and
The driver circuit that drives the switching element and
The drive line through which the applied current flows and
The first inductance component provided on the drive line and
A control line connecting the driver circuit and the control terminal,
The ground wiring for connecting the second application terminal and the reference potential of the driver circuit, and
A second inductance component provided on the ground wiring at a position where the magnetic flux generated from the first inductance component penetrates,
Equipped with
The second inductance component generates a negative feedback voltage when the applied current increases, and generates a positive feedback voltage when the applied current decreases.
The driver circuit is
The feedback input terminal to which the ground wiring is connected and the feedback voltage is input,
An external input terminal to which an external command voltage is input, and
The conversion command voltage obtained by converting the external command voltage or the external command voltage is added to the feedback voltage or the conversion feedback voltage obtained by converting the feedback voltage, and the added added voltage is added. An adder circuit that outputs to the control terminal and
A power conversion device characterized by being equipped with.
前記グランド配線は、前記第1インダクタンス部の隣に配置され且つ前記第2インダクタンス成分が設けられている第2インダクタンス部を有し、
前記第2インダクタンス部は、前記グランド配線における前記第2印加端子から前記ドライバ回路に向かう方向と前記第1インダクタンス部に流れる前記印加電流の方向とが同一となるように前記第1インダクタンス部に沿って延びている請求項1又は請求項2に記載の電力変換装置。 The drive line has a first inductance portion provided with the first inductance component.
The ground wiring has a second inductance portion that is arranged next to the first inductance portion and is provided with the second inductance component.
The second inductance portion is along the first inductance portion so that the direction from the second application terminal in the ground wiring toward the driver circuit and the direction of the applied current flowing through the first inductance portion are the same. The power conversion device according to claim 1 or claim 2.
前記スイッチング素子は、前記下アームスイッチング素子である請求項1~3のうちいずれか一項に記載の電力変換装置。 It has an upper arm switching element and a lower arm switching element connected in series with each other by intermediate wiring.
The power conversion device according to any one of claims 1 to 3, wherein the switching element is the lower arm switching element.
前記駆動ラインは、
前記上アームスイッチング素子が接続される正極母線と、
前記下アームスイッチング素子が接続される負極母線と、
前記中間配線と、
前記正極母線と前記コンデンサとを接続する第1コンデンサ接続線と、
前記負極母線と前記コンデンサとを接続する第2コンデンサ接続線と、
を含み、
前記第2インダクタンス成分は、前記正極母線、前記負極母線、前記中間配線、前記第1コンデンサ接続線及び前記第2コンデンサ接続線のうち少なくとも1つに含まれる寄生インダクタンスから発生する磁束が貫く位置に設けられている請求項4に記載の電力変換装置。 Equipped with a capacitor
The drive line is
The positive electrode bus to which the upper arm switching element is connected and
The negative electrode bus to which the lower arm switching element is connected and
With the above intermediate wiring
A first capacitor connection line connecting the positive electrode bus and the capacitor,
A second capacitor connection line connecting the negative electrode bus and the capacitor,
Including
The second inductance component is located at a position where the magnetic flux generated from the parasitic inductance contained in at least one of the positive electrode bus, the negative electrode bus, the intermediate wiring, the first capacitor connection line, and the second capacitor connection line penetrates. The power conversion device according to claim 4, which is provided.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020187231A JP7413980B2 (en) | 2020-11-10 | 2020-11-10 | power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020187231A JP7413980B2 (en) | 2020-11-10 | 2020-11-10 | power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022076710A true JP2022076710A (en) | 2022-05-20 |
JP7413980B2 JP7413980B2 (en) | 2024-01-16 |
Family
ID=81618120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020187231A Active JP7413980B2 (en) | 2020-11-10 | 2020-11-10 | power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7413980B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101748103B1 (en) | 2014-11-28 | 2017-06-15 | 미쓰비시덴키 가부시키가이샤 | Switching element driving circuit |
JP2018033259A (en) | 2016-08-25 | 2018-03-01 | 日立オートモティブシステムズ株式会社 | Power conversion device |
JP7099075B2 (en) | 2017-08-15 | 2022-07-12 | 富士電機株式会社 | Semiconductor module |
-
2020
- 2020-11-10 JP JP2020187231A patent/JP7413980B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7413980B2 (en) | 2024-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6785276B2 (en) | Power converter | |
JP3642012B2 (en) | Semiconductor device, power conversion device and automobile | |
WO2011136003A1 (en) | Switching circuit | |
JP5639978B2 (en) | Automotive power conversion control device | |
US11489437B2 (en) | DC inverter/converter current balancing for paralleled phase leg switches | |
JP2009011013A (en) | Power conversion equipment | |
JPWO2011122279A1 (en) | Motor drive circuit module | |
WO2016207969A1 (en) | Inverter with charging capability | |
JP4847707B2 (en) | Power semiconductor device | |
JP7413980B2 (en) | power converter | |
US11139762B2 (en) | Motor control device | |
JP2009296846A (en) | Vehicle inverter device | |
WO2021187059A1 (en) | Driver circuit and power converter | |
WO2018037720A1 (en) | Power conversion device | |
JP2020025165A (en) | Drive circuit | |
JP7264095B2 (en) | power converter | |
JP7405056B2 (en) | power converter | |
WO2021225111A1 (en) | Power conversion device | |
JP2021170885A (en) | Power conversion device | |
JP7264094B2 (en) | Driver circuit and power converter | |
WO2023022107A1 (en) | Power conversion apparatus | |
JP2021164362A (en) | Electric power conversion device | |
US10848049B2 (en) | Main conversion circuit, power conversion device, and moving body | |
JP7279678B2 (en) | Driver circuit and power converter | |
JP2022089309A (en) | Power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231211 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7413980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |