JP2022075571A - カルコゲン化合物層を含む半導体素子、及びそれを含む半導体装置 - Google Patents

カルコゲン化合物層を含む半導体素子、及びそれを含む半導体装置 Download PDF

Info

Publication number
JP2022075571A
JP2022075571A JP2021177789A JP2021177789A JP2022075571A JP 2022075571 A JP2022075571 A JP 2022075571A JP 2021177789 A JP2021177789 A JP 2021177789A JP 2021177789 A JP2021177789 A JP 2021177789A JP 2022075571 A JP2022075571 A JP 2022075571A
Authority
JP
Japan
Prior art keywords
layer
chalcogen compound
electrode
compound layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021177789A
Other languages
English (en)
Inventor
祐榮 梁
Wu-Yeong Yang
本原 具
Bon Won Koo
充滿 金
Chungman Kim
洸▲ミン▼ 朴
Kwangmin Park
河俊 成
Hajun Sung
東浩 安
Toko An
昌承 李
Shosho Ri
旻雨 崔
Minwoo Choi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210001064A external-priority patent/KR20220059879A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2022075571A publication Critical patent/JP2022075571A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Figure 2022075571000001
【課題】オボニック閾値スイッチング特性を表すカルコゲン化合物層、それを含むスイッチング素子、半導体素子及び／または半導体装置を提供する。
【解決手段】スイッチング素子及び／または半導体素子は、エネルギーバンドギャップが互いに異なるカルコゲン化合物層を２層以上含む。あるいは、スイッチング素子及び／または半導体素子は、ボロン（Ｂ）、アルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、マンガン（Ｍｎ）、ストロンチウム（Ｓｒ）及び／またはインジウム（Ｉｎ）の元素が厚み方向に濃度勾配を有するカルコゲン化合物層を含む。該スイッチング素子及び／または半導体素子は、低いオフ電流値（漏れ電流値）を有しながらも、安定したスイッチング特性を具現することができる。
【選択図】図３Ａ

Description

本発明は、カルコゲン化合物層を含む半導体素子、及びそれを含む半導体装置に関する。
電子製品の軽薄短小化の傾向により、半導体素子の高集積化に対する要求が増加している。それにより、多様な形態の半導体素子が提示されており、一例として、可変抵抗層と選択素子層とを含む半導体素子が挙げられる。
本発明が解決しようとする課題は、オボニック（ｏｖｏｎｉｃ）閾値スイッチング特性を表すカルコゲン化合物層、及びそれを含むスイッチング素子を提供することである。
本発明が解決しようとする他の課題は、低いオフ電流及び優れた信頼性（耐久性）を有する半導体素子及び／または半導体装置を提供することである。
一実施形態による半導体素子は、オボニック閾値スイッチング特性を表す選択素子層を含む。選択素子層は、エネルギーバンドギャップが相異なるカルコゲン化合物層を２層以上含む。
具体的には、選択素子層は、互いに異なる組成を有する第１カルコゲン化合物層及び第２カルコゲン化合物層を含んでもよく、それらのカルコゲン化合物層は、それぞれ独立してゲルマニウム（Ｇｅ）及び／またはスズ（Ｓｎ）を含む第１元素と、硫黄（Ｓ）、セレン（Ｓｅ）及び／またはテルル（Ｔｅ）を含む第２元素とを含んでもよい。
第１カルコゲン化合物層及び／または第２カルコゲン化合物層は、それぞれ独立してヒ素（Ａｓ）、アンチモン（Ｓｂ）、シリコン（Ｓｉ）及びビスマス（Ｂｉ）からなる群から１つまたは２つ以上選択される第３元素をさらに含んでもよい。また、第２カルコゲン化合物層は、ボロン（Ｂ）、アルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、マンガン（Ｍｎ）、ストロンチウム（Ｓｒ）及びインジウム（Ｉｎ）からなる群から１つまたは２つ以上選択される第４元素をさらに含んでもよく、第１カルコゲン化合物層は、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）及び硫黄（Ｓ）からなる群から１つまたは２つ以上選択される第５元素をさらに含んでもよい。
第１カルコゲン化合物層は、第２カルコゲン化合物層より、エネルギーバンドギャップが０．１ｅＶ以上かつ１．０ｅＶ以下ほど大きい。
第１カルコゲン化合物層は、化学式１、化学式３及び／または化学式４の化合物を含んでもよく、第２カルコゲン化合物層は、化学式１及び／または化学式２の化合物を含んでもよい。
［化１］
ＡａＢｂＣｃ
［化２］
ＡａＢｂＣｃＤｄ
［化３］
ＡａＢｂ
［化４］
ＡａＢｂＣｃＥｅ
化学式１、化学式２、化学式３または化学式４で、Ａは第１元素であり、Ｂは第２元素であり、Ｃは第３元素であり、Ｄは第４元素であり、Ｅは第５元素であり、化学式１でａ＋ｂ＋ｃ＝１であり、化学式２でａ＋ｂ＋ｃ＋ｄ＝１であり、化学式３でａ＋ｂ＝１であり、化学式４でａ＋ｂ＋ｃ＋ｅ＝１である。化学式１、化学式２または化学式４で、０．０５≦ａ≦０．３０、０．２０≦ｂ≦０．７０、０．０５≦ｃ≦０．５０、０．０１≦ｄ≦０．１０、０．０１≦ｅ≦０．１０でもある。化学式３で、０．０５≦ａ≦０．７０、０．０５≦ｂ≦０．７０でもある。
半導体素子は、可変抵抗層をさらに含んでもよい。具体的には、半導体素子は、第１電極層、第２電極層及び第３電極層をさらに含み、選択素子層は、第１電極層と第２電極層との間に配置され、可変抵抗層は、第２電極層と第３電極層との間に配置されてもよい。
可変抵抗層は、温度変化によって可逆的に結晶質と非晶質との間の相変化が可能な物質を含んでもよい。可変抵抗層は、Ｔｅ及び／またはＳｅと、Ｇｅ、Ｓｂ、Ｂｉ、Ｐｂ、Ｓｎ、Ａｇ、Ａｓ、Ｓ、Ｓｉ、Ｉｎ、Ｔｉ、Ｇａ、Ｐ、Ｂ、Ｏ及びＣからなる群から１つまたは２つ以上の元素とが組み合わせられた化合物を含んでもよい。
本発明によれば、オボニック閾値スイッチング特性を表すカルコゲン化合物層を提供することができる。
また、低いオフ電流値（漏れ電流値）を有しながら、優れた耐久性を有するスイッチング素子、半導体素子及び／または半導体装置を提供することができる。そのような素子及び／または装置は、向上した集積度を具現することができ、電子装置の小型化に寄与することができる。
一実施形態による半導体装置の等価回路図である。 オボニック閾値スイッチング特性を有する物質の電圧・電流曲線を概略的に示すグラフである。 一実施形態による半導体素子及び／またはスイッチング素子の模式図である。 一実施形態による半導体素子及び／またはスイッチング素子の模式図である。 一実施形態による半導体素子及び／またはスイッチング素子の模式図である。 一実施形態による半導体装置の斜視図である。 図３Ａの半導体装置の１Ｘ－１Ｘ’線及び１Ｙ－１Ｙ’線の断面図である。 他の実施形態による半導体装置の断面模式図である。 一実施形態による半導体装置の製造過程を示す模式図である。 一実施形態による半導体装置の製造過程を示す模式図である。 一実施形態による半導体装置の製造過程を示す模式図である。
本明細書で使用される用語は、単に特定の実施形態を説明するために使用されたものであり、技術的思想を限定する意図ではない。「上部」や「上」と記載されたものは、接触してすぐ上下左右にあるものだけでなく、非接触で上下左右にあるものも含む。
単数の表現は、文脈上明白に異なって意味しない限り、複数の表現を含む。「含む」または「有する」などの用語は、特に逆になる記載がない限り、明細書上に記載された特徴、数、段階、動作、構成要素、部品、成分、材料またはそれらの組み合わせが存在するということを示すものであり、１つまたはそれ以上の他の特徴、数、段階、動作、構成要素、部品、成分、材料またはそれらの組み合わせの存在または付加の可能性をあらかじめ排除するものではないと理解されなければならない。
「第１」、「第２」、「第３」などの用語は、多様な構成要素を説明するのに使用されるが、１つの構成要素を他の構成要素から区別する目的のみに使用され、構成要素の順序、種類などが限定されるものではない。また、「ユニット」、「手段」、「モジュール」、「…部」などの用語は、ある１つの機能や動作を処理する包括的な構成の単位を意味し、それは、ハードウェアまたはソフトウェアにより具現されたり、ハードウェアとソフトウェアとの結合により具現されたりする。
以下、添付された図面を参照して、実施形態について詳細に説明する。以下の図面において、同じ参照符号は、同じ構成要素を指し、図面上で、各構成要素の大きさ（層、領域などの幅、厚みなど）は、説明の明瞭性及び便宜上、誇張されうる。一方、以下に述べられる実施形態は、単に例示的なものに過ぎず、それらの実施形態から多様な変形が可能である。
一側面によれば、優れた信頼性（耐久性）を有する半導体素子、及びそれを含む半導体装置が提供される。具体的には、半導体装置は、２本の離隔された電極ライン間に、複数個の半導体素子を含んでもよく、半導体素子は、互いに電気的に連結された可変抵抗層と選択素子層とを含んでもよい。また、半導体装置は、２本の電極ラインが交点を有する三次元構造を有することができる。そのような半導体素子及び／または半導体装置は、メモリ素子でもある。
図１は、一実施形態による半導体装置の等価回路図である。
図１を参照すれば、半導体装置１００は、第１方向（Ｘ方向）に互いに平行に延びる複数の第１電極ラインＷＬ１、ＷＬ２を含む。また、半導体装置１００は、第１電極ラインＷＬ１、ＷＬ２と第３方向（Ｚ方向）に離隔され、第２方向（Ｙ方向）に互いに平行に延びる第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４を含む。半導体素子ＭＣは、第１電極ラインＷＬ１、ＷＬ２と、第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４との間に配置可能である。具体的には、半導体素子ＭＣは、第１電極ラインＷＬ１、ＷＬ２及び第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４と電気的に連結されながら、それらのライン間の交差点にそれぞれ配置可能である。また、半導体素子ＭＣは、互いに電気的に連結される可変抵抗層ＭＥと選択素子層ＳＷとを含んでもよい。例えば、可変抵抗層ＭＥと選択素子層ＳＷとは、第３方向（Ｚ方向）に沿って直列に連結されて配置可能であり、選択素子層ＳＷは、第１電極ラインＷＬ１、ＷＬ２と第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４のうち１本に電気的に連結され、可変抵抗層ＭＥは、他の電極ラインに電気的に連結可能である。
半導体装置１００の駆動方法について簡単に説明すれば、第１電極ラインＷＬ１、ＷＬ２と第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４を介して、半導体素子ＭＣの可変抵抗層ＭＥに電圧が印加され、電流が流れることができる。具体的には、第１電極ラインＷＬ１、ＷＬ２及び第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４の選択により、任意の半導体素子ＭＣがアドレスされ、第１電極ラインＷＬ１、ＷＬ２と第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４との間に所定の信号を印加し、半導体素子ＭＣをプログラミングすることができる。また、第２電極ラインＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４を介して電流値を測定することにより、当該半導体素子ＭＣの可変抵抗層ＭＥの抵抗値による情報、すなわち、プログラミングされた情報を読み取ることができる。
可変抵抗層ＭＥは、情報を保存する役割を行うことができる。具体的には、可変抵抗層ＭＥは、印加された電圧によって抵抗値が変わりうる。半導体素子ＭＣは、可変抵抗層ＭＥの抵抗変化によって、「０」または「１」のようなデジタル情報を記憶及び消去することができる。例えば、半導体素子ＭＣは、可変抵抗層ＭＥの高抵抗状態を「０」とし、低抵抗状態を「１」としてデータを書き込むことができる。ここで、高抵抗状態「０」から低抵抗状態「１」への書き込みを「セット動作」と称し、低抵抗状態「１」から高抵抗状態「０」への書き込みを「リセット動作」と称することができる。
選択素子層ＳＷは、当該選択素子層ＳＷと電気的に連結された可変抵抗層ＭＥに対する電流のフローを制御し、当該半導体素子ＭＣを選択（アドレッシング）する役割を行うことができる。具体的には、選択素子層ＳＷは、両端にかかる電圧の大きさによって抵抗が変化可能な物質を含んでもよい。例えば、選択素子層ＳＷは、オボニック閾値スイッチング（Ｏｖｏｎｉｃ Ｔｈｒｅｓｈｏｌｄ Ｓｗｉｔｃｈｉｎｇ：ＯＴＳ）特性を有することができる。
図２は、オボニック閾値スイッチング特性を有する選択素子層の電圧・電流曲線を概略的に示すグラフである。図２を参照すれば、第１曲線２１は、選択素子層ＳＷに電流がほとんど流れない状態の電圧・電流関係を表す。電圧と電流が０である状態から、電圧が次第に上昇するとき、電圧が閾値電圧Ｖｔｈ（第１電圧レベル２３）に達するまで、選択素子層ＳＷは高抵抗状態であり、ほとんど電流が流れない。しかし、電圧が閾値電圧Ｖｔｈを超えるとすぐに、選択素子層ＳＷは低抵抗状態になり、選択素子層ＳＷに流れる電流が急激に増大し、選択素子層ＳＷに印加される電圧は、飽和電圧ＶＳ（第２電圧レベル２４）まで低減することになる。第２曲線２２は、選択素子層ＳＷに電流がより円滑に流れる状態での電圧・電流関係を表す。選択素子層ＳＷに流れる電流が第１電流レベル２６より大きくなるにつれて、選択素子層ＳＷに印加される電圧は、第２電圧レベル２４より若干上昇する。例えば、選択素子層ＳＷに流れる電流が、第１電流レベル２６から第２電流レベル２７までかなり増大する間に、選択素子層ＳＷに印加される電圧は、第２電圧レベル２４から若干上昇する。言い換えれば、選択素子層ＳＷを介して電流が一度流れれば、選択素子層ＳＷに印加される電圧は、飽和電圧ＶＳにほぼ維持可能である。若し、電流が維持電流レベル（第１電流レベル２６）以下に減少すれば、選択素子層ＳＷは、再び高抵抗状態に転換され、電圧が閾値電圧Ｖｔｈに上昇するまで、電流を効果的にブロッキングすることができる。そのような特性により、選択素子層ＳＷは、第１電圧レベル２３の閾値電圧Ｖｔｈを有するスイッチング素子として作用することができる。
しかし、半導体素子に閾値電圧Ｖｔｈより低い電圧が印加される状態である場合（半導体素子がオフ状態であるとき）にも、図２に示すように、選択素子層ＳＷ内には、一定レベルの電流が流れる。そのようなオフ状態の電流（漏れ電流）が大きければ、半導体装置は、含まれる半導体素子の個数が多いほど、一回に動作することが困難である。また、選択素子層ＳＷは、半導体素子の累積使用時間、累積オン／オフ回数などによって、閾値電圧Ｖｔｈが変わるか、あるいはオフ電流に対するオン電流（Ｉｏｎ／Ｉｏｆｆ）の割合が変わることにより、信頼性及び耐久性が悪くなる。
一実施形態による選択素子層ＳＷは、２層以上のカルコゲン化合物層を含むので、低いオフ電流値（漏れ電流値）を有しながらも、安定したスイッチング特性を具現することができる。具体的には、一実施形態による選択素子層ＳＷは、ゲルマニウム（Ｇｅ）及び／またはスズ（Ｓｎ）を含む第１元素と、硫黄（Ｓ）、セレン（Ｓｅ）及び／またはテルル（Ｔｅ）を含む第２元素とをそれぞれ独立して含み、互いに異なる組成を有するカルコゲン化合物層を２層以上含んでもよい。
ＧｅＡｓＳｅ ３成分のカルコゲン化合物からなる１層の選択素子層ＳＷは、オボニック閾値スイッチング特性を有することができるが、高いオフ電流値（漏れ電流値）と不十分な耐久性を有し、実際の半導体素子に適用するには困難がある。一実施形態による選択素子層ＳＷは、エネルギーバンドギャップＥｇ及び／または組成が互いに異なるカルコゲン化合物層を２層以上含むので、低いオフ電流値（漏れ電流値）と向上した耐久性を有することができる。特定の理論に拘束されるものではないが、一実施形態による選択素子層ＳＷは、オボニック閾値スイッチング特性を有するカルコゲン化合物層間のエネルギーバンドギャップ差を通じて、それら間の電子移動を制御することにより、低い漏れ電流値と向上した耐久性を有することができる。
図３Ａないし図３Ｃは、一実施形態による半導体素子の模式図である。図３Ａを参照すれば、選択素子層ＳＷは、それぞれ異なるエネルギーバンドギャップを有するカルコゲン化合物層を２層以上含んでもよい。言い換えれば、第１カルコゲン化合物層ＳＷａは、第２カルコゲン化合物層ＳＷｂより大きいエネルギーバンドギャップを有することができる。例えば、第１カルコゲン化合物層のエネルギーバンドギャップは、第２カルコゲン化合物層のエネルギーバンドギャップより０．１ｅＶ以上、０．２ｅＶ以上、０．３ｅＶ以上、０．４ｅＶ以上、０．５ｅＶ以上、０．６ｅＶ以上、１．０ｅＶ以下、０．９ｅＶ以下、０．８ｅＶ以下または０．７ｅＶ以下ほど大きい。
第１カルコゲン化合物層ＳＷａ及び第２カルコゲン化合物層ＳＷｂは、それぞれ独立してゲルマニウム（Ｇｅ）及び／またはスズ（Ｓｎ）を含む第１元素と、硫黄（Ｓ）、セレン（Ｓｅ）及び／またはテルル（Ｔｅ）を含む第２元素とを含んでもよい。
第１カルコゲン化合物層ＳＷａ及び第２カルコゲン化合物層ＳＷｂの第１元素の含量は、それぞれ独立して総元素の含量に対し、５．０ａｔ％以上かつ３０．０ａｔ％以下でもある。例えば、第１元素の含量は、総元素の含量に対し、７．０ａｔ％以上、１０．０ａｔ％以上、２５．０ａｔ％以下、２３．０ａｔ％以下または２０．０ａｔ％以下でもある。
第１カルコゲン化合物層ＳＷａ及び第２カルコゲン化合物層ＳＷｂの第２元素の含量は、それぞれ独立して総元素の含量に対し、０．０ａｔ％超過かつ７０．０ａｔ％以下でもある。例えば、第２元素の含量は、総元素の含量に対し、１０．０ａｔ％以上、１５ａｔ％以上、２０．０ａｔ％以上、２５．０ａｔ％以上、３０．０ａｔ％以上、３５．０ａｔ％以上、４０．０ａｔ％以上、６５．０ａｔ％以下、６０．０ａｔ％以下または５５．０ａｔ％以下でもある。
第１カルコゲン化合物層ＳＷａ及び／または第２カルコゲン化合物層ＳＷｂは、それぞれ独立してヒ素（Ａｓ）、アンチモン（Ｓｂ）、シリコン（Ｓｉ）及びビスマス（Ｂｉ）からなる群から１つまたは２つ以上選択される第３元素をさらに含んでもよい。第１カルコゲン化合物層ＳＷａ及び／または第２カルコゲン化合物層ＳＷｂの第３元素の含量は、それぞれ独立して総元素の含量に対し、５．０ａｔ％以上かつ５０．０ａｔ％以下でもある。例えば、第３元素の含量は、総元素の含量に対し、７．０ａｔ％以上、１０．０ａｔ％以上、１５．０ａｔ％以上、２０．０ａｔ％以上、４５．０ａｔ％以下、４０．０ａｔ％以下または３５．０ａｔ％以下でもある。
第２カルコゲン化合物層ＳＷｂは、金属ドーパントをさらに含んでもよい。具体的には、第２カルコゲン化合物層ＳＷｂは、ボロン（Ｂ）、アルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、マンガン（Ｍｎ）、ストロンチウム（Ｓｒ）及びインジウム（Ｉｎ）からなる群から１つまたは２つ以上選択される第４元素をさらに含んでもよい。第２カルコゲン化合物層ＳＷｂの第４元素の含量は、総元素の含量に対し、０．１ａｔ％以上かつ１０．０ａｔ％以下でもある。例えば、第４元素の含量は、総元素の含量に対し、０．５ａｔ％以上、１．０ａｔ％以上、１．５ａｔ％以上、２．０ａｔ％以上、７．０ａｔ％以下、６．０ａｔ％以下または５．０ａｔ％以下でもある。
第１カルコゲン化合物層ＳＷａは、非金属ドーパントをさらに含んでもよい。具体的には、第１カルコゲン化合物層ＳＷａは、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）及び硫黄（Ｓ）からなる群から１つまたは２つ以上選択される第５元素をさらに含んでもよい。第１カルコゲン化合物層ＳＷａの第５元素の含量は、総元素の含量に対し、０．１ａｔ％以上かつ１０．０ａｔ％以下でもある。例えば、第５元素の含量は、総元素の含量に対し、０．５ａｔ％以上、１．０ａｔ％以上、１．５ａｔ％以上、２．０ａｔ％以上、７．０ａｔ％以下、６．０ａｔ％以下または５．０ａｔ％以下でもある。
第１カルコゲン化合物層ＳＷａは、化学式１、化学式３及び／または化学式４の化合物を含んでもよい。また、第２カルコゲン化合物層ＳＷｂは、化学式１及び／または化学式２の化合物を含んでもよい。
［化１］
ＡａＢｂＣｃ
［化２］
ＡａＢｂＣｃＤｄ
［化３］
ＡａＢｂ
［化４］
ＡａＢｂＣｃＥｅ
化学式１、化学式２、化学式３または化学式４で、Ａは第１元素であり、Ｂは第２元素であり、Ｃは第３元素であり、Ｄは第４元素であり、Ｅは第５元素であり、化学式１でａ＋ｂ＋ｃ＝１であり、化学式２でａ＋ｂ＋ｃ＋ｄ＝１であり、化学式３でａ＋ｂ＝１であり、化学式４でａ＋ｂ＋ｃ＋ｅ＝１である。化学式１、化学式２または化学式４で、０．０５≦ａ≦０．３０、０．２０≦ｂ≦０．７０、０．０５≦ｃ≦０．５０、０．０１≦ｄ≦０．１０、０．０１≦ｅ≦０．１０でもある。化学式３で、０．０５≦ａ≦０．７０、０．０５≦ｂ≦０．７０でもある。
一実施形態によれば、第２カルコゲン化合物層ＳＷｂは、化学式１の化合物を含み、第１カルコゲン化合物層ＳＷａは、化学式３の化合物及び／または化学式４の化合物を含んでもよい。他の実施形態によれば、第２カルコゲン化合物層ＳＷｂは、化学式２の化合物を含み、第１カルコゲン化合物層ＳＷａは、化学式１の化合物、化学式３の化合物及び／または化学式４の化合物を含んでもよい。
第１カルコゲン化合物層ＳＷａ及び／または第２カルコゲン化合物層ＳＷｂは、所望の性能によって、適切な厚みを有することができる。例えば、第１カルコゲン化合物層ＳＷａ及び／または第２カルコゲン化合物層ＳＷｂの厚みは、それぞれ独立して０．５ｎｍ以上、１．０ｎｍ以上、２．０ｎｍ以上、３．０ｎｍ以上、５．０ｎｍ以上、７．０ｎｍ以上、１０．０ｎｍ以上、１５．０ｎｍ以上、３０．０ｎｍ以下、２８．０ｎｍ以下、２５．０ｎｍ以下、２３．０ｎｍ以下、２０．０ｎｍ以下、１７．０ｎｍ以下、１５．０ｎｍ以下、１３．０ｎｍ以下、１０．０ｎｍ以下または８．０ｎｍ以下でもある。また、第２カルコゲン化合物層ＳＷｂは、第１カルコゲン化合物層ＳＷａに対し、０．１倍以上、０．２倍以上、０．３倍以上、０．５倍以上、１．５倍以下、１．２倍以下、１．０倍以下、０．８倍以下の体積比（または、厚み比）を有することができる。
図３Ｂを参照すれば、選択素子層ＳＷは、第２カルコゲン化合物層ＳＷｂと隣接し、かつ第１カルコゲン化合物層ＳＷａと離隔されて配置される第３カルコゲン化合物層ＳＷｃをさらに含んでもよい。言い換えれば、選択素子層ＳＷは、第１カルコゲン化合物層ＳＷａ／第２カルコゲン化合物層ＳＷｂ／第３カルコゲン化合物層ＳＷｃの積層構造物を有することができる。
第３カルコゲン化合物層ＳＷｃは、前述の化学式１、化学式３及び／または化学式４の化合物を含んでもよい。第３カルコゲン化合物層ＳＷｃは、第２カルコゲン化合物層ＳＷｂより大きいエネルギーバンドギャップを有することができる。また、第３カルコゲン化合物層ＳＷｃのエネルギーバンドギャップは、第１カルコゲン化合物層ＳＷａのエネルギーバンドギャップより大きいか、またはそれと同じである。
他の実施形態によれば、選択素子層ＳＷは、第１元素、第２元素、第３元素及び第４元素を含み、第４元素は、選択素子層ＳＷの厚み方向に濃度勾配を有することができる。具体的には、図３Ｃを参照すれば、選択素子層ＳＷは、第１電極１０及び第２電極２０とそれぞれ対面する第１面ＳＷ１及び第２面ＳＷ２を有し、第４元素は、第１面ＳＷ１と第２面ＳＷ２との間の厚み方向に濃度勾配を有することができる。例えば、第４元素は、第２面ＳＷ２での濃度が第１面ＳＷ１での濃度よりさらに高いか、または低く、第１面ＳＷ１では、第４元素の濃度が０でもある。また、第４元素は、所定の厚み位置（ＳＷ１’とＳＷ２’との間）で最大濃度を有し、第１面ＳＷ１及び／または第２面ＳＷ２へ行くほど、濃度が低くなるか、または０にもなる。また、第４元素の当該濃度勾配は、第１面ＳＷ１（または、第２面ＳＷ２）から所定の厚みほど離れた位置ＳＷ１’、ＳＷ２’から表される。言い換えれば、第４元素は、第１面ＳＷ１（及び／または、第２面ＳＷ２）で、及び／または第１面ＳＷ１（及び／または、第２面ＳＷ２）から所定の厚みほど離れた位置ＳＷ１’、ＳＷ２’の間には存在しない。位置ＳＷ１’、ＳＷ２’は、特に制限されないが、例えば、それぞれ第１電極１０及び第２電極２０から、選択素子層ＳＷの総厚の０％超過、１％以上、３％以上、５％以上、７％以上、１０％以上、１５％以上、２０％以上、７５％以下、７０％以下、６５％以下、６０％以下、５８％以下、５５％以下、５３％以下、５０％以下、４８％以下、４５％以下、４３％以下、４０％以下、３８％以下または３５％以下でもある。
選択素子層ＳＷは、第５元素をさらに含み、第５元素も、選択素子層ＳＷの厚み方向に濃度勾配を有することができる。例えば、第５元素は、第１面ＳＷ１での濃度が第２面ＳＷ２での濃度よりさらに高いか、または低く、第２面ＳＷ２では、第５元素の濃度が０でもある。また、第５元素は、所定の厚み位置（ＳＷ１’とＳＷ２’との間）で、濃度が最小であるか、または０である。第５元素の濃度勾配方向は、第４元素と異なる方向であり、例えば、第４元素と逆方向でもある。具体的には、第１面ＳＷ１から第２面ＳＷ２まで、第５元素の濃度は低減し、第４元素の濃度は上昇することができる。
一実施形態による選択素子層ＳＷは、熱的安定性に優れるので、半導体素子などの製造工程において、損傷または劣化が少ない。具体的には、各カルコゲン化合物層または選択素子層ＳＷは、結晶化温度が３５０℃以上かつ６００℃以下でもある。例えば、結晶化温度は、３８０℃以上、４００℃以上、５８０℃以下または５５０℃以下でもある。また、各カルコゲン化合物層または選択素子層ＳＷは、昇華（ｓｕｂｌｉｍａｔｉｏｎ）温度が２５０℃以上かつ４００℃以下でもある。例えば、昇華温度は、２８０℃以上、３００℃以上、３８０℃以下または３５０℃以下でもある。
一実施形態による半導体素子及び半導体装置は、各構成要素を電気的に連結する電極をさらに含んでもよい。図４Ａ及び図４Ｂは、一実施形態による半導体装置の斜視図及び断面図である。図４Ａ及び図４Ｂを参照すれば、半導体装置１００は、基板１０１上に、第１電極ライン層１１０Ｌ、第２電極ライン層１２０Ｌ及び半導体素子層ＭＣＬを含んでもよい。
第１電極ライン層１１０Ｌは、第１方向（Ｘ方向）に互いに平行に延びる複数の第１電極ライン１１０を含んでもよい。第２電極ライン層１２０Ｌは、第１電極ライン層１１０Ｌと離隔されて配置され、第２方向に互いに平行に延びる複数の第２電極ライン１２０を含んでもよい。第１方向及び第２方向は、互いに異なり、図４ＡのＸ方向及びＹ方向のように、互いに垂直に交差するが、それに制限されるものではない。半導体装置の駆動側面で、第１電極ライン１１０は、ワードラインとビットラインのうち１本に該当し、第２電極ライン１２０は、他の１本に該当することができる。
第１電極ライン１１０及び第２電極ライン１２０は、それぞれ独立して金属、導電性金属窒化物、導電性金属酸化物またはそれらの組み合わせからなってもよい。例えば、第１電極ライン１１０及び第２電極ライン１２０は、それぞれ独立してＷ、ＷＮ、Ａｕ、Ａｇ、Ｃｕ、Ａｌ、ＴｉＡｌＮ、Ｉｒ、Ｐｔ、Ｐｄ、Ｒｕ、Ｚｒ、Ｒｈ、Ｎｉ、Ｃｏ、Ｃｒ、Ｓｎ、Ｚｎ、ＩＴＯ、それらの合金またはそれらの組み合わせからなってもよい。また、第１電極ライン１１０及び第２電極ライン１２０は、それぞれ独立して金属膜と、該金属膜の一部または全部を覆う導電性障壁層とを含んでもよい。該導電性障壁層は、例えば、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮまたはそれらの組み合わせからなってもよい。
半導体素子層ＭＣＬは、複数個の半導体素子ＭＣを含んでもよい。半導体素子ＭＣは、互いに離隔されて配置可能であり、第１電極ライン１１０と第２電極ライン１２０との間に、第１電極ライン１１０と第２電極ライン１２０とが交差する部分に配置される三次元構造を有することができる。
半導体素子ＭＣは、選択素子層１４３（図１のＳＷ）と可変抵抗層１４９（図１のＭＥ）との間に、それらを電気的に連結する電極層をさらに含んでもよい。また、第１電極ライン１１０と選択素子層１４３との間、及び／または第２電極ライン１２０と可変抵抗層１４９との間に、電極層がさらに含まれてもよい。具体的には、第１電極層１４１と第２電極層１４５との間に選択素子層１４３が配置され、第２電極層１４５と第３電極層１４８との間に可変抵抗層１４９が配置可能である。
第１電極層１４１、第２電極層１４５及び第３電極層１４８は、電流が流れる通路になり、導電性物質を含んでもよい。第１電極層１４１、第２電極層１４５及び第３電極層１４８は、それぞれ独立して金属、導電性金属窒化物、導電性金属酸化物またはそれらの組み合わせからなってもよい。例えば、第１電極層１４１、第２電極層１４５及び第３電極層１４８は、それぞれ独立して炭素（Ｃ）、チタンナイトライド（ＴｉＮ）、チタンシリコンナイトライド（ＴｉＳｉＮ）、チタンカーボンナイトライド（ＴｉＣＮ）、チタンカーボンシリコンナイトライド（ＴｉＣＳｉＮ）、チタンアルミニウムナイトライド（ＴｉＡｌＮ）、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、タングステン（Ｗ）及びタングステンナイトライド（ＷＮ）のうち１つまたは２つ以上選択可能である。
選択素子層１４３は、前述の内容を参照することができる。例えば、第１カルコゲン化合物層１４３ａ及び第２カルコゲン化合物層１４３ｂの導入位置は、特に制限されるものではないが、第１カルコゲン化合物層１４３ａは、第２カルコゲン化合物層１４３ｂに比べて、第１電極層１４１にさらに隣接して配置されるか、あるいは第２カルコゲン化合物層１４３ｂは、可変抵抗層１４９及び／または第２電極層１４５にさらに隣接して配置されることが可能である。他の実施形態によれば、選択素子層１４３は、第４元素の濃度が、第１電極層１４１より第２電極層１４５に隣接した位置でさらに大きいか、あるいは選択素子層１４３の内部の所定の厚み位置で、第４元素が最大濃度を有することができる。また、選択素子層１４３は、第５元素の濃度が、第１電極層１４１より第２電極層１４５に隣接した位置でさらに小さいか、あるいは選択素子層１４３の内部の所定の厚み位置で、第５元素が最小濃度を有することができる。
また、半導体素子ＭＣは、第１電極層１４１と選択素子層１４３との間、及び／または第２電極層１４５と選択素子層１４３との間に、絶縁物質を含んでいなくてもよい。該絶縁物質は、金属酸化物及び／または金属窒化物であり、シリコン酸化物、シリコン窒化物、シリコン窒酸化物などである。
可変抵抗層１４９は、印加される条件によって抵抗変化特性を有する物質を含んでもよい。
一実施形態によれば、可変抵抗層１４９は、温度によって可逆的に相変化が可能な物質を含んでもよい。言い換えれば、可変抵抗層１４９は、加熱時間（印加熱量）によって可逆的に結晶質と非晶質との間の相変化が可能な物質を含んでもよい。具体的には、可変抵抗層１４９は、外部で電気的パルスの印加時に発生するジュール加熱（Ｊｏｕｌｅ ｈｅａｔｉｎｇ）により、可逆的に非晶質状態と結晶質状態に変化可能であり、そのような相変化によって抵抗が変化可能な物質を含んでもよい。例えば、相変化物質は、非晶質相で高抵抗状態になり、結晶質相で低抵抗状態になる。高抵抗状態を「０」とし、低抵抗状態を「１」と定義することにより、可変抵抗層１４９にデータが保存可能である。
相変化物質は、セレン（Ｓｅ）及び／またはテルル（Ｔｅ）を含み、Ｇｅ、Ｓｂ、Ｂｉ、Ｐｂ、Ｓｎ、Ａｇ、Ａｓ、Ｓ、Ｓｉ、Ｉｎ、Ｔｉ、Ｇａ、Ｐ、Ｂ、Ｏ及びＣのうち１つまたは２つ以上選択される元素を含んでもよい。相変化物質は、Ｇｅ－Ｓｂ－Ｔｅ（ＧＳＴ）を含んでもよい。例えば、Ｇｅ－Ｓｂ－Ｔｅ（ＧＳＴ）は、Ｇｅ、Ｓｂ及びＴｅを含む化合物であり、Ｇｅ２Ｓｂ２Ｔｅ５、Ｇｅ２Ｓｂ２Ｔｅ７、Ｇｅ１Ｓｂ２Ｔｅ４及び／またはＧｅ１Ｓｂ４Ｔｅ７を含んでもよい。
相変化物質は、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ジルコニウム（Ｚｒ）、タリウム（Ｔｌ）及びポロニウム（Ｐｏ）のうち選択される１つまたは２つ以上の金属元素をさらに含んでもよい。該金属元素は、可変抵抗層１４９の電気伝導性及び熱伝導性を高めることができ、結晶化速度を高くすることもできる。
相変化物質をなす各元素は、多様な化学的組成比（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）を有することができる。各元素の化学的組成比により、相変化物質の結晶化温度、溶融点、結晶化エネルギーによる相変化速度、及び情報保有力（ｒｅｔｅｎｔｉｏｎ）が調節可能である。例えば、相変化物質の溶融点が約５００℃ないし約８００℃であるように、化学的組成比が調節可能である。
可変抵抗層１４９は、互いに異なる物質を含む複数の層が交互に積層される多層構造を有することができる。例えば、可変抵抗層１４９は、Ｇｅ－Ｔｅからなる層と、Ｓｂ－Ｔｅからなる層とが交互に積層される構造を含んでもよい。そのような積層構造は、超格子（Ｓｕｐｅｒ－Ｌａｔｔｉｃｅ）構造でもある。また、複数の層間にバリア層がさらに含まれてもよい。該バリア層は、複数の層間に物質の拡散を防止する役割を行うことができる。
半導体素子ＭＣは、可変抵抗層１４９を加熱することができる加熱電極層１４７をさらに含んでもよい。加熱電極層１４７は、第２電極層１４５と可変抵抗層１４９との間に、可変抵抗層１４９と接するように配置可能である。加熱電極層１４７は、可変抵抗層１４９と反応することなく、可変抵抗層１４９を相変化させるに十分な熱を発生させることができる導電物質を含んでもよい。あるいは、加熱電極層１４７は、炭素系の導電物質を含んでもよい。例えば、加熱電極層１４７は、ＴｉＮ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、ＴａＡｌＮ、ＴａＮ、ＷＳｉ、ＷＮ、ＴｉＷ、ＭｏＮ、ＮｂＮ、ＴｉＢＮ、ＺｒＳｉＮ、ＷＳｉＮ、ＷＢＮ、ＺｒＡｌＮ、ＭｏＡｌＮ、ＴｉＡｌ、ＴｉＯＮ、ＴｉＡｌＯＮ、ＷＯＮ、ＴａＯＮ、炭素（Ｃ）、シリコンカーバイド（ＳｉＣ）、シリコンカーボンナイトライド（ＳｉＣＮ）、カーボンナイトライド（ＣＮ）、チタンカーボンナイトライド（ＴｉＣＮ）、タンタルカーボンナイトライド（ＴａＣＮ）またはそれらの組み合わせを含んでもよい。
第２電極層１４５は、加熱電極層１４７による発熱が選択素子層１４３に実質的に影響を及ぼさない厚みに形成可能である。第２電極層１４５は、第１電極層１４１や第３電極層１４８より厚く形成可能であり、約１０ｎｍないし約１００ｎｍの厚みを有することができる。また、第２電極層１４５は、熱的障壁（ｔｈｅｒｍａｌ ｂａｒｒｉｅｒ）層をさらに含んでもよく、熱的障壁層と電極物質層とが交互に積層される構造を有することができる。加熱電極層１４７は、熱による相変化物質である可変抵抗層１４９を加熱するためのものであり、可変抵抗層１４９の物質がそれと異なる物質である以下の実施形態において、加熱電極層１４７は省略可能である。
他の実施形態によれば、可変抵抗層１４９は、外部印加電圧により、化合物内の欠陥が移動しながら、電気抵抗の大きさが可逆的に変化可能な物質を含んでもよい。例えば、可変抵抗層１４９は、遷移金属酸化物を含んでもよい。該遷移金属酸化物は、外部印加電圧により、酸素空孔（ｏｘｙｇｅｎ ｖａｃａｎｃｙ）が移動しながら、電気的通路が生成／消滅され、可逆的に低抵抗状態と高抵抗状態に変化可能である。該遷移金属酸化物は、Ｔａ、Ｚｒ、Ｔｉ、Ｈｆ、Ｍｎ、Ｙ、Ｎｉ、Ｃｏ、Ｚｎ、Ｎｂ、Ｃｕ、Ｆｅ及びＣｒのうち１つまたは２つ以上選択される金属を含んでもよい。例えば、該遷移金属酸化物は、Ｔａ２Ｏ５－ｘ、ＺｒＯ２－ｘ、ＴｉＯ２－ｘ、ＨｆＯ２－ｘ、ＭｎＯ２－ｘ、Ｙ２Ｏ３－ｘ、ＮｉＯ１－ｙ、Ｎｂ２Ｏ５－ｘ、ＣｕＯ１－ｙ及びＦｅ２Ｏ３－ｘのうち１つまたは２つ以上を含んでもよい（０≦ｘ≦１．５、０≦ｙ≦０．５である）。
さらに他の実施形態によれば、可変抵抗層１４９は、外部印加電圧により、分極状態が変化しながら、電気抵抗が可逆的に変化可能な物質であってもよい。例えば、可変抵抗層１４９は、ペロブスカイト化合物を含んでもよい。可変抵抗層１４９は、ニオブ酸化物、チタン酸化物、ニッケル酸化物、ジルコニウム酸化物、バナジウム酸化物、ＰＣＭＯ（（Ｐｒ，Ｃａ）ＭｎＯ３）、ストロンチウム・チタン酸化物、バリウム・ストロンチウム・チタン酸化物、ストロンチウム・ジルコニウム酸化物、バリウム・ジルコニウム酸化物及びバリウム・ストロンチウム・ジルコニウム酸化物のうち１つまたは２つ以上を含んでもよい。
さらに他の実施形態によれば、可変抵抗層１４９は、外部印加電圧により、磁化状態が変化しながら、電気抵抗が可逆的に変化可能な物質であってもよい。そのような可変抵抗層１４９は、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）構造を有することができる。具体的には、可変抵抗層１４９は、磁性体からなる２つの電極と、それら２つの磁性体電極間に介在される誘電体とを含んでもよい。磁性体からなる２つの電極は、それぞれ磁化固定層及び磁化自由層であり、それら間に介在された誘電体は、トンネルバリア層である。磁化固定層は、一方向に固定された磁化方向を有し、磁化自由層は、内部電子のスピントルク（ｓｐｉｎ ｔｏｒｑｕｅ）により、磁化方向が変わりうる。具体的には、磁化自由層の磁化方向は、磁化固定層の磁化方向に平行または逆平行であるように可逆的に変化可能であり、磁化自由層の磁化方向により、可変抵抗層１４９が高抵抗状態と低抵抗状態に可逆的に変化可能である。磁化固定層及び磁化自由層は、強磁性物質を含んでもよく、磁化固定層は、内部強磁性物質の磁化方向を固定させる反強磁性物質をさらに含んでもよい。また、トンネルバリア層は、Ｍｇ、Ｔｉ、Ａｌ、ＭｇＺｎ及びＭｇＢのうち選択される１つまたは２つ以上の酸化物を含んでもよい。
半導体素子ＭＣは、ピラー（ｐｉｌｌａｒ）形状を有することができる。例えば、半導体素子ＭＣは、図４Ａ及び図４Ｂに示すように、四角柱状を有することができ、円柱、楕円柱、多角柱などの多様な柱状を有することもできる。
また、半導体素子ＭＣは、図４Ａ及び図４Ｂに示すように、側面が基板１０１に対して垂直でもある。言い換えれば、半導体素子ＭＣは、積層方向（Ｚ方向）に垂直な断面の面積が一定であるが、それは例示的なものであり、下部が上部より広いか、あるいは上部が下部より広い構造を有することもできる。また、第１電極層１４１、第２電極層１４５、加熱電極層１４７、第３電極層１４８、選択素子層１４３及び可変抵抗層１４９は、それぞれ独立して上部と下部との広さが同一または異なる。そのような形状は、各構成要素の形成方法によって変わりうる。例えば、第１電極層１４１及び選択素子層１４３は、ダマシン（ｄａｍａｓｃｅｎｅ）工程を通じて形成され、上部が下部より広い構造を有することができ、第２電極層１４５、加熱電極層１４７、第３電極層１４８及び可変抵抗層１４９は、浮き彫り式エッチング工程を通じて形成され、側面が基板１０１に対して垂直な構造を有することができる。
第１電極ライン１１０間、第２電極ライン１２０間及び／または半導体素子ＭＣ間には、絶縁層がさらに配置されてもよい。具体的には、第１電極ライン１１０間に第１絶縁層１６０ａが配置され、半導体素子層ＭＣＬの離隔された半導体素子ＭＣ間に第２絶縁層１６０ｂが配置され、第２電極ライン１２０間に第３絶縁層１６０ｃが配置可能である。第１絶縁層１６０ａ、第２絶縁層１６０ｂ及び／または第３絶縁層１６０ｃは、酸化物及び／または窒化物を含む誘電体物質を含んでもよく、同じ物質または互いに異なる物質からなってもよい。また、第１絶縁層１６０ａ、第２絶縁層１６０ｂ及び／または第３絶縁層１６０ｃは、エアギャップでもある。その場合、第１電極ライン１１０、第２電極ライン１２０または半導体素子ＭＣと、エアギャップとの間には、絶縁ライナー（図示せず）が形成可能である。
基板１０１は、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコンカーバイド（ＳｉＣ）、ガリウム砒素（ＧａＡｓ）、インジウム砒素（ＩｎＡｓ）、インジウムリン（ＩｎＰ）のような半導体物質を含み、シリコン酸化物、シリコン窒化物またはシリコン酸窒化物のような絶縁性物質を含むこともできる。
半導体装置１００は、基板１０１上に層間絶縁層１０５をさらに含んでもよい。層間絶縁層１０５は、基板１０１と第１電極ライン層１１０Ｌとの間に配置され、それらを電気的に分離する役割を行うことができる。層間絶縁層１０５は、シリコンオキサイドのような酸化物、及び／またはシリコンナイトライドのような窒化物を含んでもよい。
半導体装置は、半導体素子層ＭＣＬを２層以上含んでもよい。図４Ｃを参照すれば、半導体装置４００は、基板１０１上に、第１電極ライン層１１０Ｌ、第２電極ライン層１２０Ｌ、第３電極ライン層１３０Ｌ、第１半導体素子層ＭＣＬ１及び第２半導体素子層ＭＣＬ２を含む。第１半導体素子層ＭＣＬ１は、複数個の第１半導体素子ＭＣ－１を含んでもよく、第２半導体素子層ＭＣＬ２は、複数個の第２半導体素子ＭＣ－２を含んでもよい。第１半導体素子ＭＣ－１は、第１電極層１４１－１、選択素子層１４３－１、第２電極層１４５－１、加熱電極層１４７－１、可変抵抗層１４９－１及び第３電極層１４８－１を含み、第２半導体素子ＭＣ－２は、第１電極層１４１－２、選択素子層１４３－２、第２電極層１４５－２、加熱電極層１４７－２、可変抵抗層１４９－２及び第３電極層１４８－２を含む。それらの材質は、前述の第１電極層１４１、選択素子層１４３、第２電極層１４５、加熱電極層１４７、可変抵抗層１４９及び第３電極層１４８と実質的に同一である。第１半導体素子層ＭＣＬ１は、第１電極ライン層１１０Ｌと第２電極ライン層１２０Ｌとの間に配置され、第２半導体素子層ＭＣＬ２は、第２電極ライン層１２０Ｌと第３電極ライン層１３０Ｌとの間に配置される。第２半導体素子ＭＣ－２間に第４絶縁層１６０ｄが配置され、第３電極ライン１３０間に第５絶縁層１６０ｅが配置される。
具体的には、第１電極ライン層１１０Ｌ及び第３電極ライン層１３０Ｌは、同一方向（第１方向、Ｘ方向）に延び、第３方向（Ｚ方向）に互いに離隔されて配置可能である。また、第２電極ライン層１２０Ｌは、第２方向（Ｙ方向）に延び、第１電極ライン層１１０Ｌと第３電極ライン層１３０Ｌとの間に、第３方向（Ｚ方向）に互いに離隔されて配置可能である。第１半導体素子層ＭＣＬ１は、第１電極ライン層１１０Ｌと第２電極ライン層１２０Ｌとの間で、それらが交差する部分に配置され、第２半導体素子層ＭＣＬ２は、第２電極ライン層１２０Ｌと第３電極ライン層１３０Ｌとの間で、それらが交差する部分に配置される。半導体装置４００の駆動側面で、第１電極ライン層１１０Ｌ及び第３電極ライン層１３０Ｌは、ワードライン（または、ビットライン）であり、第２電極ライン層１２０Ｌは、共通ビットライン（または、共通ワードライン）である。
図４Ｃは、２層の半導体素子層ＭＣＬ１、ＭＣＬ２を有する半導体装置４００を例示したが、半導体素子層の層数及び電極ライン層の層数は、所望の性能レベルによって適宜調節可能である。
半導体装置は、基板上に駆動回路領域をさらに含んでもよい。図４Ｃを参照すれば、駆動回路領域４１０は、半導体素子ＭＣ－１、ＭＣ－２を駆動するか、あるいは演算処理を遂行する周辺回路、駆動回路、コア回路などの回路部を含んでもよい。そのような回路は、例えば、ページバッファ、ラッチ回路、キャッシュ回路、カラムデコーダ、感知増幅器、データイン／アウト回路またはロウデコーダなどを含んでもよい。また、そのような回路は、基板と半導体素子層ＭＣＬとの間に配置可能である。言い換えれば、基板１０１上に駆動回路領域４１０と半導体素子層ＭＣＬ１、ＭＣＬ２とが順次に配置可能であり、そのような配置構造は、ＣＯＰ（Ｃｅｌｌ Ｏｎ Ｐｅｒｉ）構造でもある。
駆動回路領域４１０は、１つまたは２つ以上のトランジスタＴＲと、当該トランジスタＴＲに電気的に連結される配線構造４１４とを含んでもよい。
トランジスタＴＲは、素子分離膜１０４により定義される基板１０１の活性領域ＡＣ上に配置可能である。トランジスタＴＲは、ゲートＧ、ゲート絶縁膜ＧＤ及びソース／ドレインＳＤを含む。また、絶縁スペーサ１０６がゲートＧの両側壁に配置可能であり、エッチング停止膜１０８がゲートＧ及び／または絶縁スペーサ１０６上に配置可能である。エッチング停止膜１０８は、シリコン窒化物、シリコン酸窒化物などの絶縁物質を含んでもよい。
配線構造４１４は、駆動回路領域４１０のレイアウト、ゲートＧの種類及び配列などにより、適切な数と位置に配置可能である。配線構造４１４は、２層以上の多層構造を有することができる。具体的には、配線構造４１４は、図４Ｃに示すように、互いに電気的に連結される第１コンタクト４１６Ａ、第１配線層４１８Ａ、第２コンタクト４１６Ｂ及び第２配線層４１８Ｂを含み、基板１０１上に順次に積層可能である。第１コンタクト４１６Ａ、第１配線層４１８Ａ、第２コンタクト４１６Ｂ及び第２配線層４１８Ｂは、それぞれ独立して金属、導電性金属窒化物、金属シリサイドまたはそれらの組み合わせからなり、タングステン、モリブデン、チタン、コバルト、タンタル、ニッケル、タングステンシリサイド、チタンシリサイド、コバルトシリサイド、タンタルシリサイド、ニッケルシリサイドなどのような導電物質を含んでもよい。
配線構造４１４は、各構成要素を電気的に分離する層間絶縁膜４１２Ａ、４１２Ｂ、４１２Ｃを含んでもよい。図４Ｃを参照すれば、層間絶縁膜４１２Ａ、４１２Ｂ、４１２Ｃは、複数のトランジスタＴＲ間、複数の配線層４１８Ａ、４１８Ｂ間、及び／または複数のコンタクト４１６Ａ、４１６Ｂ間に配置可能である。層間絶縁膜４１２Ａ、４１２Ｂ、４１２Ｃは、シリコン酸化物、シリコン酸窒化物などを含んでもよい。
半導体装置４００は、半導体素子ＭＣ－１、ＭＣ－２と駆動回路領域４１０とを電気的に連結する配線構造（図示せず）をさらに含んでもよく、当該配線構造（図示せず）は、層間絶縁層１０５を貫通して配置可能である。
前述の選択素子層は、図３Ａないし図３Ｃのように、両側面に配置される２つの電極と共に、スイッチング素子を構成することができる。具体的には、スイッチング素子は、電流及び／または電圧の変化によって、電流のフローを制御する目的として、多様な技術分野に利用可能である。例えば、スイッチング素子は、Ｐ－Ｎダイオードが使用される技術分野に、Ｐ－Ｎダイオードの代わりに使用可能である。スイッチング素子の２つの電極及び選択素子層は、図４Ａの第１電極層１４１、第２電極層１４５及び選択素子層１４３の内容を参照することができる。
一実施形態によるスイッチング素子、半導体素子及び／または半導体装置は、閾値電圧Ｖｔｈが２．５Ｖ以上、２．６Ｖ以上、２．７Ｖ以上、２．８Ｖ以上、２．９Ｖ以上、３．０Ｖ以上、５．０Ｖ以下、４．９Ｖ以下、４．７Ｖ以下、４．６Ｖ以下または４．５Ｖ以下でもある。
一実施形態によるスイッチング素子、半導体素子及び／または半導体装置は、耐久性に優れている。例えば、スイッチング素子、半導体素子及び／または半導体装置は、耐久性が５．０×１０７回以上、１．０×１０８回以上、５．０×１０８回以上、１．０×１０９回以上、または５．０×１０８回以上でもある。そのような耐久性は、電圧の上昇及び下降時間が１０ｎｓであり、幅が１００ｎｓであるパルスを利用して、閾値電圧Ｖｔｈが初期閾値電圧（１０００回オン・オフサイクルの間の閾値電圧平均値）の±１５％内でオン・オフ動作可能な回数と定義可能である。また、スイッチング素子、半導体素子及び／または半導体装置は、閾値電圧の変動率（Ｖｔｈ＿ｄｒｉｆｔ値）が６０ｍＶ／ｄｅｃ、または５５ｍＶ／ｄｅｃ以下でもある。
スイッチング素子、半導体素子及び／または半導体装置は、当業界に広く知られた通常の方法により製造可能である。図５Ａないし図５Ｃは、一実施形態による半導体素子の製造過程を示す断面図である。
図５Ａを参照すれば、基板１０１上に層間絶縁層１０５を形成する。層間絶縁層１０５上に、第１方向（Ｘ方向）に延び、互いに離隔された複数の第１電極ライン１１０を含む第１電極ライン層１１０Ｌを形成する。第１電極ライン層１１０Ｌは、第１電極ライン用導電層を形成し、エッチングを通じてパターニングすることによって形成することができる。第１電極ライン１１０間には、第１絶縁層１６０ａが充填される。第１絶縁層１６０ａは、第１電極ライン１１０間を絶縁物質で充填し、ＣＭＰ工程などを通じて、第１電極ライン１１０の上面が露出される程度平坦化して形成することができる。第１電極ライン層１１０Ｌ及び第１絶縁層１６０ａ上に、第１電極用物質層１４１ｋ、選択素子用物質層１４３ｋ、第２電極用物質層１４５ｋ、加熱電極用物質層１４７ｋ、可変抵抗用物質層１４９ｋ及び第３電極用物質層１４８ｋを順次に積層し、積層構造体１４０ｋを形成する。
図５Ｂを参照すれば、積層構造体１４０ｋ上に、第１方向（Ｘ方向）と第２方向（Ｙ方向）に互いに離隔されたマスクパターン（図示せず）を形成し、それを利用して、第１絶縁層１６０ａと第１電極ライン１１０との上面の一部が露出されるように、積層構造体１４０ｋをエッチングする。マスクパターンの構造により、第１方向と第２方向に互いに離隔された複数の半導体素子ＭＣが製造可能である。複数の半導体素子ＭＣは、それぞれ第１電極層１４１、選択素子層１４３、第２電極層１４５、加熱電極層１４７、可変抵抗層１４９及び第３電極層１４８を含み、第１電極ライン１１０に電気的に連結可能である。また、残ったマスクパターンは、アッシング（ａｓｈｉｎｇ）工程及びストリップ（ｓｔｒｉｐ）工程を通じて除去可能である。
図５Ｃを参照すれば、複数の半導体素子ＭＣ間には、第２絶縁層１６０ｂが充填される。第２方向（Ｘ方向）に延び、互いに離隔された複数の第２電極ライン１２０を含む第２電極ライン層１２０Ｌを、半導体素子ＭＣ及び第２絶縁層１６０ｂ上に形成する。第２電極ライン１２０間には、第３絶縁層１６０ｃが充填される。
第１及び第２電極ライン１１０、１２０、第１、第２及び第３電極層１４１、１４５、１４８、加熱電極層１４７、絶縁層１０５、１６０ａ、１６０ｂ、１６０ｃ、選択素子層１４３、可変抵抗層１４９などの各構成要素は、当業界に広く知られた方法を通じて形成可能である。それらの構成要素は、それぞれ独立して原子層蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ： ＡＬＤ）、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ： ＣＶＤ）、物理気相蒸着（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ： ＰＶＤ）またはスパッタリングなどの蒸着方法を通じて、所望の組成と厚みを有するように形成可能である。例えば、選択素子用物質層１４３ｋは、物理気相蒸着法（ＰＶＤ）あるいはスパッタリング工程を通じて、第１電極層１４１上に、第１元素、第２元素、第３元素及び第５元素を含むソースあるいはターゲットと、第１元素、第２元素、第３元素及び第４元素を含むソースあるいはターゲットとを順次に利用して形成可能である。
また、それらの構成要素は、それぞれ独立して当業界に広く知られた方法を通じてパターニングされる。具体的には、前述のパターニング方法だけでなく、ダマシン方法も使用可能である。例えば、第２電極ライン１２０をダマシン工程により形成する場合、複数の半導体素子ＭＣ間及びその上部に絶縁物質層を厚く形成した後、絶縁物質層をエッチングし、トレンチを形成する。トレンチは、第２方向に延び、可変抵抗層１４９の上面が露出されるように形成される。そのトレンチに導電物質を充填して平坦化し、第２電極ライン１２０が形成される。第２絶縁層１６０ｂと第３絶縁層１６０ｃは、一体型（ｏｎｅ－ｂｏｄｙ ｔｙｐｅ）に形成可能である。
以下、具現した実施例を通じて、半導体素子の技術的内容をより詳細に説明する。但し、下記の実施例は、単に説明の目的のためのものであり、権利範囲を制限するものではない。
実施例１
ＤＣスパッタやＡＬＤ方法を通じて第１電極層を形成した。第１電極層の厚みは、５ないし３０ｎｍ範囲を有することができる。
第１電極層上に、スパッタリングを利用して選択素子層を形成した。具体的には、第１電極層上に、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含むターゲットを利用して、第１カルコゲン化合物層を形成し、インジウム（Ｉｎ）、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含むターゲットを利用して、第２カルコゲン化合物層を形成した。結果として、選択素子層において、インジウム（Ｉｎ）は、第１電極層に隣接した位置より、第２電極層に隣接した位置でさらに高い濃度を有することができる。第１カルコゲン化合物層の割合は、Ｇｅ ７～４０％、Ａｓ ５～５０％、Ｓｅ ３０～７０％であり、第２カルコゲン化合物層の割合は、Ｇｅ ７～４０％、Ａｓ ５～５０％、Ｓｅ ３０～７０％、Ｉｎ ０．５～１０％である。第１カルコゲン化合物層の厚みは１ないし１９ｎｍであり、第２カルコゲン化合物層の厚みは１ないし１９ｎｍであり、第１及び第２カルコゲン化合物層の厚みは２ないし２０ｎｍである。第１カルコゲン化合物層のエネルギーバンドギャップは、１．５ｅＶ＜Ｅｇ＜２．５ｅＶであり、第２カルコゲン化合物層のエネルギーバンドギャップは、１．２ｅＶ＜Ｅｇ＜２．２ｅＶである。
選択素子層上に、ＤＣスパッタやＡＬＤ方法を通じて第２電極層を形成した。第２電極層の厚みは、５ないし３０ｎｍ範囲を有することができる。
実施例２
選択素子層の形成時、ターゲットの導入順序を変更したことを除いては、実施例１と同様な方法により半導体素子を製造した。具体的には、第１電極層上に、インジウム（Ｉｎ）、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含むターゲットを利用して、第１カルコゲン化合物層を形成し、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含むターゲットを利用して、第２カルコゲン化合物層を形成した。結果として、選択素子層において、インジウム（Ｉｎ）は、第２電極層に隣接した位置より、第１電極層に隣接した位置でさらに高い濃度を有することができる。
比較例１
製造過程において、ターゲットの組成を変更することなく、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含むターゲットのみを利用して、選択素子層を形成したことを除いては、実施例１と同様な方法により半導体素子を製造した。
比較例２
製造過程において、ターゲットの組成を変更することなく、インジウム（Ｉｎ）、ゲルマニウム（Ｇｅ）、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含むターゲットのみを利用して、選択素子層を形成したことを除いては、実施例１と同様な方法により半導体素子を製造した。
電気的特性評価１
実施例１、実施例２、比較例１及び比較例２の半導体素子に対して、閾値電圧Ｖｔｈ、オフ電流Ｉｏｆｆ、閾値電圧の変化率Ｖｔｈ＿ｄｒｉｆｔ及び耐久性を測定し、表１に記載した。
表１を参照すれば、実施例１及び実施例２の半導体素子は、比較例１及び／または比較例２と類似したレベルの高い閾値電圧Ｖｔｈと、比較例１及び比較例２に比べて高い耐久性を表した。また、実施例１及び実施例２の半導体素子は、比較例１に比べて優れた閾値電圧の変化率Ｖｔｈ＿ｄｒｉｆｔを有し、実施例１の半導体素子は、実施例２に比べて低いオフ電流値Ｉｏｆｆを表した。
Figure 2022075571000002
以上、実施形態について詳細に説明したが、権利範囲は、それに限定されるものではなく、特許請求の範囲で定義している基本概念を利用した当業者の多様な変形形態及び改良形態も権利範囲に属するものである。
本発明は、例えば、半導体装置関連の技術分野に適用可能である。
１０ 第１電極
２０ 第２電極
１００，４００ 半導体装置
１１０ 第１電極ライン
１２０ 第２電極ライン
１４１ 第１電極層
１４３，ＳＷ 選択素子層
１４３ａ，ＳＷａ 第１カルコゲン化合物層
１４３ｂ，ＳＷｂ 第２カルコゲン化合物層
ＳＷ１ 第１面
ＳＷ２ 第２面
１４５ 第２電極層
１４７ 加熱電極層
１４８ 第３電極層
１４９、ＭＥ 可変抵抗層
ＭＣ 半導体素子
ＭＣ－１ 第１半導体素子
ＭＣ－２ 第２半導体素子

Claims (34)

  1. 第１電極と、
    前記第１電極と離隔されて配置された第２電極と、
    前記第１電極と第２電極との間に配置される第１カルコゲン化合物層及び第２カルコゲン化合物層と、を含み、
    前記第１カルコゲン化合物層及び第２カルコゲン化合物層は、それぞれ独立してゲルマニウム（Ｇｅ）及びスズ（Ｓｎ）からなる群から１つ以上選択される第１元素と、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）からなる群から１つ以上選択される第２元素とを含み、
    前記第１カルコゲン化合物層及び第２カルコゲン化合物層は、互いに異なる組成を有する、半導体素子。
  2. オボニック閾値スイッチング特性を表す、請求項１に記載の半導体素子。
  3. 前記第１カルコゲン化合物層は、前記第２カルコゲン化合物層より大きいエネルギーバンドギャップを有する、請求項１または２に記載の半導体素子。
  4. 前記第１カルコゲン化合物層は、前記第２カルコゲン化合物層より、エネルギーバンドギャップが０．１ｅＶ以上かつ１．０ｅＶ以下大きい、請求項１から３のいずれか一項に記載の半導体素子。
  5. 前記第１カルコゲン化合物層及び前記第２カルコゲン化合物層のうちいずれか１層以上は、それぞれ独立してヒ素（Ａｓ）、アンチモン（Ｓｂ）、シリコン（Ｓｉ）及びビスマス（Ｂｉ）からなる群から１つ以上選択される第３元素をさらに含む、請求項１から４のいずれか一項に記載の半導体素子。
  6. 前記第２カルコゲン化合物層は、ボロン（Ｂ）、アルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、マンガン（Ｍｎ）、ストロンチウム（Ｓｒ）及びインジウム（Ｉｎ）からなる群から１つ以上選択される第４元素をさらに含む、請求項１から５のいずれか一項に記載の半導体素子。
  7. 前記第１カルコゲン化合物層は、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）及び硫黄（Ｓ）からなる群から１つ以上選択される第５元素をさらに含む、請求項１から６のいずれか一項に記載の半導体素子。
  8. 前記第２カルコゲン化合物層は、下記化学式１または化学式２の化合物を含む、請求項１から７のいずれか一項に記載の半導体素子。
    ［化１］
    ＡａＢｂＣｃ
    ［化２］
    ＡａＢｂＣｃＤｄ
    （前記化学式１または化学式２で、Ａは第１元素であり、Ｂは第２元素であり、Ｃは第３元素であり、Ｄは第４元素であり、化学式１でａ＋ｂ＋ｃ＝１であり、化学式２でａ＋ｂ＋ｃ＋ｄ＝１である。）
  9. 前記第１カルコゲン化合物層は、下記化学式１、化学式３及び化学式４の化合物のうち１つを含む、請求項１から８のいずれか一項に記載の半導体素子。
    ［化１］
    ＡａＢｂＣｃ
    ［化３］
    ＡａＢｂ
    ［化４］
    ＡａＢｂＣｃＥｅ
    （前記化学式１、化学式３または化学式４で、Ａは第１元素であり、Ｂは第２元素であり、Ｃは第３元素であり、Ｅは第５元素であり、化学式１でａ＋ｂ＋ｃ＝１であり、化学式３でａ＋ｂ＝１であり、化学式４でａ＋ｂ＋ｃ＋ｅ＝１である。）
  10. 前記第２カルコゲン化合物層は、前記第１カルコゲン化合物層に比べて、０．１倍以上かつ１．５倍以下の体積比を有する、請求項１から９のいずれか一項に記載の半導体素子。
  11. 前記第２カルコゲン化合物層と隣接し、かつ前記第１カルコゲン化合物層と離隔されて配置される第３カルコゲン化合物層をさらに含む、請求項１から１０のいずれか一項に記載の半導体素子。
  12. 前記第３カルコゲン化合物層は、下記化学式１、化学式３及び化学式４の化合物のうち１つ以上を含む、請求項１１に記載の半導体素子。
    ［化１］
    ＡａＢｂＣｃ
    ［化３］
    ＡａＢｂ
    ［化４］
    ＡａＢｂＣｃＥｅ
    （前記化学式１、化学式３または化学式４で、Ａは第１元素であり、Ｂは第２元素であり、Ｃは第３元素であり、Ｅは第５元素であり、化学式１でａ＋ｂ＋ｃ＝１であり、化学式３でａ＋ｂ＝１であり、化学式４でａ＋ｂ＋ｃ＋ｅ＝１である。）
  13. 前記第３カルコゲン化合物層は、前記第２カルコゲン化合物層より大きいエネルギーバンドギャップを有する、請求項１１または１２に記載の半導体素子。
  14. 第１電極と、
    前記第１電極と離隔されて配置された第２電極と、
    前記第１電極と第２電極との間に配置されるカルコゲン化合物層と、を含み、
    前記カルコゲン化合物層は、
    ゲルマニウム（Ｇｅ）及びスズ（Ｓｎ）からなる群から１つ以上選択される第１元素と、硫黄（Ｓ）、セレン（Ｓｅ）及びテルル（Ｔｅ）からなる群から１つ以上選択される第２元素と、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、シリコン（Ｓｉ）及びビスマス（Ｂｉ）からなる群から１つ以上選択される第３元素と、ボロン（Ｂ）、アルミニウム（Ａｌ）、スカンジウム（Ｓｃ）、マンガン（Ｍｎ）、ストロンチウム（Ｓｒ）及びインジウム（Ｉｎ）からなる群から１つ以上選択される第４元素とを含み、前記第４元素が、カルコゲン化合物層の厚み方向に濃度勾配を有する、半導体素子。
  15. 前記カルコゲン化合物層は、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、リン（Ｐ）及び硫黄（Ｓ）からなる群から１つ以上選択される第５元素をさらに含み、前記第５元素は、カルコゲン化合物層の厚み方向に濃度勾配を有する、請求項１４に記載の半導体素子。
  16. 前記第５元素の濃度勾配は、第４元素の濃度勾配と逆方向である、請求項１５に記載の半導体素子。
  17. 可変抵抗層、及び前記可変抵抗層と電気的に連結されるように配置される選択素子層を含み、
    前記選択素子層は、前記第１カルコゲン化合物層及び前記第２カルコゲン化合物層を含む、請求項１に記載の半導体素子。
  18. 前記第２カルコゲン化合物層は、前記第１カルコゲン化合物層に比べて、可変抵抗層に隣接して配置される、請求項１７に記載の半導体素子。
  19. 第３電極をさらに含み、
    前記第１電極と前記第２電極との間に前記選択素子層が配置され、前記第２電極と前記第３電極との間に前記可変抵抗層が配置される、請求項１７に記載の半導体素子。
  20. 前記第１カルコゲン化合物層は、前記第２カルコゲン化合物層に比べて、第１電極に隣接して配置される、請求項１９に記載の半導体素子。
  21. 前記第１電極、前記第２電極及び前記第３電極は、それぞれ独立して炭素（Ｃ）、チタンナイトライド（ＴｉＮ）、チタンシリコンナイトライド（ＴｉＳｉＮ）、チタンカーボンナイトライド（ＴｉＣＮ）、チタンカーボンシリコンナイトライド（ＴｉＣＳｉＮ）、チタンアルミニウムナイトライド（ＴｉＡｌＮ）、タンタル（Ｔａ）、タンタルナイトライド（ＴａＮ）、タングステン（Ｗ）及びタングステンナイトライド（ＷＮ）からなる群から１つ以上を含む、請求項１９または２０に記載の半導体素子。
  22. 前記可変抵抗層は、温度変化によって可逆的に結晶質と非晶質との間の相変化が可能な物質を含む、請求項１７から２１のいずれか一項に記載の半導体素子。
  23. 前記可変抵抗層は、Ｔｅ及びＳｅのうち１つ以上と、Ｇｅ、Ｓｂ、Ｂｉ、Ｐｂ、Ｓｎ、Ａｇ、Ａｓ、Ｓ、Ｓｉ、Ｉｎ、Ｔｉ、Ｇａ、Ｐ、Ｂ、Ｏ及びＣからなる群から１つ以上とが組み合わせられた化合物を含む、請求項２２に記載の半導体素子。
  24. 前記可変抵抗層は、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、パラジウム（Ｐｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、ジルコニウム（Ｚｒ）、タリウム（Ｔｌ）及びポロニウム（Ｐｏ）からなる群から１つ以上をさらに含む、請求項２３に記載の半導体素子。
  25. 前記可変抵抗層と接触するように配置される加熱電極層をさらに含む、請求項２２から２４のいずれか一項に記載の半導体素子。
  26. 前記可変抵抗層は、外部印加電圧によって電気抵抗の大きさが可逆的に変化可能な物質を含む、請求項１７に記載の半導体素子。
  27. 前記可変抵抗層は、Ｔａ、Ｚｒ、Ｔｉ、Ｈｆ、Ｍｎ、Ｙ、Ｎｉ、Ｃｏ、Ｚｎ、Ｎｂ、Ｃｕ、Ｆｅ及びＣｒからなる群から１つ以上選択される金属の酸化物を含む、請求項２６に記載の半導体素子。
  28. 前記可変抵抗層は、外部印加電圧によって分極状態が可逆的に変化可能な物質を含む、請求項１７に記載の半導体素子。
  29. 前記可変抵抗層は、ニオブ酸化物、チタン酸化物、ニッケル酸化物、ジルコニウム酸化物、バナジウム酸化物、ＰＣＭＯ（（Ｐｒ，Ｃａ）ＭｎＯ３）、ストロンチウム・チタン酸化物、バリウム・ストロンチウム・チタン酸化物、ストロンチウム・ジルコニウム酸化物、バリウム・ジルコニウム酸化物及びバリウム・ストロンチウム・ジルコニウム酸化物からなる群から１つ以上選択されるペロブスカイト化合物を含む、請求項２８に記載の半導体素子。
  30. 前記可変抵抗層は、外部印加電圧によって磁化状態が可逆的に変化可能な物質を含む、請求項１７に記載の半導体素子。
  31. 前記可変抵抗層は、磁性体からなる２つの電極と、前記２つの電極間に介在される誘電体とを含む、請求項３０に記載の半導体素子。
  32. 基板上に形成され、前記基板の上面に平行であり、かつ第１方向に延びる複数の第１電極ラインと、
    前記複数の第１電極ライン上に形成され、前記基板の上面に平行であり、かつ前記第１方向と異なる第２方向に延びる複数の第２電極ラインと、
    前記複数の第１電極ラインと、前記複数の第２電極ラインとの間のそれらの交差地点に配置され、請求項１に記載の半導体素子を含む第１半導体素子と、を含む、半導体装置。
  33. 前記複数の第１電極ライン及び第２電極ライン上に形成され、前記第１方向に延びる複数の第３電極ラインと、
    前記複数の第２電極ラインと、前記複数の第３電極ラインとの間のそれらの交差地点に配置され、請求項１に記載の半導体素子を含む第２半導体素子と、をさらに含む、請求項３２に記載の半導体装置。
  34. 前記半導体素子を駆動するか、あるいは演算処理を遂行するための回路部をさらに含む、請求項３２または３３に記載の半導体装置。
JP2021177789A 2020-11-03 2021-10-29 カルコゲン化合物層を含む半導体素子、及びそれを含む半導体装置 Pending JP2022075571A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20200145526 2020-11-03
KR10-2020-0145526 2020-11-03
KR10-2021-0001064 2021-01-05
KR1020210001064A KR20220059879A (ko) 2020-11-03 2021-01-05 칼코겐 화합물층을 포함하는 반도체 소자 및 이를 포함한 반도체 장치

Publications (1)

Publication Number Publication Date
JP2022075571A true JP2022075571A (ja) 2022-05-18

Family

ID=81362292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021177789A Pending JP2022075571A (ja) 2020-11-03 2021-10-29 カルコゲン化合物層を含む半導体素子、及びそれを含む半導体装置

Country Status (3)

Country Link
US (2) US11818899B2 (ja)
JP (1) JP2022075571A (ja)
CN (1) CN114447220A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210060694A (ko) * 2019-11-18 2021-05-27 삼성전자주식회사 반도체 소자 및 그 형성 방법
US20230329007A1 (en) * 2022-04-11 2023-10-12 Samsung Electronics Co., Ltd. Chalcogenide material, switching device including the chalcogenide material, and memory device including the switching device
KR20240030817A (ko) * 2022-08-31 2024-03-07 삼성전자주식회사 메모리 소자 및 이를 포함하는 메모리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
US7897953B2 (en) * 2008-01-16 2011-03-01 Micron Technology, Inc. Multi-level programmable PCRAM memory
US8654560B2 (en) 2009-10-28 2014-02-18 Intermolecular, Inc. Variable resistance memory with a select device
US10084017B2 (en) * 2014-01-17 2018-09-25 Sony Semiconductor Solutions Corporation Switch device and storage unit having a switch layer between first and second electrodes
KR20160022046A (ko) 2014-08-19 2016-02-29 에스케이하이닉스 주식회사 전자 장치
KR101889600B1 (ko) 2016-03-31 2018-08-17 연세대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조 방법
WO2017171820A1 (en) 2016-03-31 2017-10-05 Intel Corporation Multilayer selector device with low leakage current
WO2018066320A1 (ja) * 2016-10-04 2018-04-12 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
WO2019066769A1 (en) 2017-09-26 2019-04-04 Intel Corporation SELECTOR DEVICES
US10541271B2 (en) * 2017-10-18 2020-01-21 Macronix International Co., Ltd. Superlattice-like switching devices
US10854813B2 (en) * 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
WO2019231460A1 (en) * 2018-05-31 2019-12-05 Intel Corporation Phase change memory structures and devices
US20220165937A1 (en) * 2020-06-26 2022-05-26 Sandisk Technologies Llc Bonded memory devices and methods of making the same
US11476254B2 (en) * 2021-01-29 2022-10-18 Micron Technology, Inc. Support pillars for vertical three-dimensional (3D) memory

Also Published As

Publication number Publication date
US11818899B2 (en) 2023-11-14
US20240032308A1 (en) 2024-01-25
CN114447220A (zh) 2022-05-06
US20220140003A1 (en) 2022-05-05
US12101942B2 (en) 2024-09-24

Similar Documents

Publication Publication Date Title
KR102295524B1 (ko) 메모리 소자
US11770938B2 (en) Memory device and method of manufacturing the same
US10804466B2 (en) Memory device and method of manufacturing the same
KR102532201B1 (ko) 메모리 소자
US9991315B2 (en) Memory device including ovonic threshold switch adjusting threshold voltage thereof
US10720470B2 (en) Variable resistance memory devices
US20170244026A1 (en) Variable resistance memory device and method of manufacturing the same
KR20180013035A (ko) 가변 저항 메모리 소자 및 그 제조 방법
US12101942B2 (en) Semiconductor device including chalcogen compound and semiconductor apparatus including the same
EP3996159B1 (en) Chalcogen compound and semiconductor device including the same
KR20220059879A (ko) 칼코겐 화합물층을 포함하는 반도체 소자 및 이를 포함한 반도체 장치
US20230088249A1 (en) Semiconductor device and semiconductor apparatus including the same
US20240147735A1 (en) Metal-doped switching device and semiconductor device including the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241004