JP2022063459A - Conductor unit - Google Patents
Conductor unit Download PDFInfo
- Publication number
- JP2022063459A JP2022063459A JP2020171740A JP2020171740A JP2022063459A JP 2022063459 A JP2022063459 A JP 2022063459A JP 2020171740 A JP2020171740 A JP 2020171740A JP 2020171740 A JP2020171740 A JP 2020171740A JP 2022063459 A JP2022063459 A JP 2022063459A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- phase
- unit
- capacitor
- phase conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 221
- 239000003990 capacitor Substances 0.000 claims abstract description 57
- 238000006243 chemical reaction Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000001172 regenerating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Abstract
Description
本発明の実施形態は、導体ユニットに関する。 Embodiments of the present invention relate to conductor units.
従来、少なくとも1つの半導体素子を備える電力変換回路と、電力変換回路の正極及び負極間に接続される平滑用のコンデンサ(キャパシタ)とを備える素子モジュールがある。
しかしながら、半導体素子及びコンデンサ間の浮遊インダクタンスに起因して半導体素子のスイッチング動作に伴うサージ電圧が増大する可能性があった。
Conventionally, there is an element module including a power conversion circuit including at least one semiconductor element and a smoothing capacitor (capacitor) connected between the positive electrode and the negative electrode of the power conversion circuit.
However, there is a possibility that the surge voltage associated with the switching operation of the semiconductor element may increase due to the stray inductance between the semiconductor element and the capacitor.
本発明が解決しようとする課題は、インダクタンスを低減することができる導体ユニットを提供することである。 An object to be solved by the present invention is to provide a conductor unit capable of reducing inductance.
実施形態の導体ユニットは、第1導体及び第2導体と、第3導体とを備える。第1導体及び第2導体は、正極及び負極のうちの第1極性とされる少なくとも2つの導電体である。第3導体は、第1導体と第2導体との間に配置される。第3導体は、第1極性とは異なる極性である第2極性とされる少なくとも1つの導電体である。第1導体は、複数のキャパシタのうちの第1キャパシタの両端の第1端子に接続されている。第2導体は、複数のキャパシタのうちの第2キャパシタの両端の第2端子に接続されている。第3導体は、第1キャパシタの両端の第3端子に接続されるとともに、第2キャパシタの両端の第4端子に接続されている。 The conductor unit of the embodiment includes a first conductor, a second conductor, and a third conductor. The first conductor and the second conductor are at least two conductors having the first polarity among the positive electrode and the negative electrode. The third conductor is arranged between the first conductor and the second conductor. The third conductor is at least one conductor having a second polarity, which is a polarity different from the first polarity. The first conductor is connected to the first terminals at both ends of the first capacitor among the plurality of capacitors. The second conductor is connected to the second terminals at both ends of the second capacitor among the plurality of capacitors. The third conductor is connected to the third terminals at both ends of the first capacitor and is connected to the fourth terminals at both ends of the second capacitor.
以下、実施形態の導体ユニットを、図面を参照して説明する。
図1は、実施形態の導体ユニット10を備える駆動システム1の構成図である。図2は、実施形態の電力変換システム4の一部の構成図である。図3は、実施形態の導体ユニット10とキャパシタユニット12との構成図である。
Hereinafter, the conductor unit of the embodiment will be described with reference to the drawings.
FIG. 1 is a configuration diagram of a
図1に示すように、実施形態の駆動システム1は、交流電源2と、回転電機(M)3と、電力変換システム4とを備える。
交流電源2は、例えば、商用電源又は発電機等である。交流電源2は、例えば3相交流電力等の交流電力を電力変換システム4に供給する。
回転電機3は、例えば誘導電動機及び同期電動機等の交流電動機である。回転電機3は、力行動作時に電力変換システム4から供給される交流電力によって回転駆動力を発生させる。回転電機3は、回生動作してもよい。回転電機3は、回生動作時に回転軸に入力される回転駆動力によって交流電力を発生させる。
As shown in FIG. 1, the
The
The rotary
電力変換システム4は、交流電源2から供給される交流電力を変換して、変換後の交流電力を回転電機3に供給する。電力変換システム4は、電源回生動作してもよい。電力変換システム4は、電源回生動作時に回転電機3から供給される交流電力を変換して、変換後の交流電力を交流電源2に供給する。
電力変換システム4は、例えば、導体ユニット10と、第1電力変換器11と、キャパシタユニット12と、第2電力変換器13と、制御部14と、電流検出器15とを備える。
The
The
導体ユニット10は、第1電力変換器11と、キャパシタユニット12と、第2電力変換器13とを接続する。導体ユニット10は、例えば銅板などの複数の導電体を備える。複数の導電体の各々の外形は、例えば平板状である。複数の導電体は、例えば、1つの正極側のP相導体(P)21と、2つの負極側の第1N相導体(N1)22及び第2N相導体(N2)23とである。各導体21,22,23の最も表面積が大きい表面である主面の面積は同一である。P相導体21の厚みは、第1N相導体22及び第2N相導体23の各々の厚みの2倍である。
The
図3に示すように、第1N相導体22及び第2N相導体23は、厚さ方向(Z軸方向)の両側からP相導体21を挟み込んでいる。第1N相導体22及び第2N相導体23は、同電位に接続されている。
P相導体21の第1主面21Aと第1N相導体22の一方(P相導体21側)の主面22Aとは、厚さ方向(Z軸方向)に所定距離だけ離れて向かい合い、互いに厚さ方向の直交方向(X軸方向及びY軸方向)に平行である。P相導体21の第2主面21Bと第2N相導体23の一方(P相導体21側)の主面23Aとは、互いの厚さ方向(Z軸方向)に所定距離だけ離れて向かい合い、互いに厚さ方向の直交方向(X軸方向及びY軸方向)に平行である。
なお、3次元空間で互いに直交するX軸、Y軸及びZ軸の各軸方向は、各軸に平行な方向である。例えば、Z軸方向は各導体21,22,23の厚さ方向と平行である。X軸方向及びY軸方向は、各導体21,22,23の厚さ方向と直交する方向である。
As shown in FIG. 3, the first N-
The first
The X-axis, Y-axis, and Z-axis directions orthogonal to each other in the three-dimensional space are parallel to each axis. For example, the Z-axis direction is parallel to the thickness direction of each
第1電力変換器11は、交流電源2から入力される交流電力を直流電力に変換して導体ユニット10に出力する順変換回路を備える。第1電力変換器11は、例えば、少なくとも1つのスイッチング素子を備える。スイッチング素子は、IGBT(Insulated Gate Bipolar Transistor)又はMOSFET(Metal Oxide Semi-conductor Field Effect Transistor)等のトランジスタである。第1電力変換器11は、制御部14からスイッチング素子に入力されるスイッチング指令に基づき、オン(導通)及びオフ(遮断)を切り替える。
The
第1電力変換器11は、例えば、交流電源2に接続される3相のU相端子11U、V相端子11V及びW相端子11Wを備える。第1電力変換器11は、導体ユニット10のP相導体21に接続される正極端子11Pと、導体ユニット10の第1N相導体22及び第2N相導体23に接続される負極端子11Nとを備える。
The
図1、図2及び図3に示すように、キャパシタユニット12は、導体ユニット10のP相導体21と第1N相導体22及び第2N相導体23との間に並列に接続される複数のキャパシタ(コンデンサ)を備える。複数のキャパシタは、例えば3つのキャパシタ、つまり第1キャパシタ(C1)31、第2キャパシタ(C2)32及び第3キャパシタ(C3)33である。キャパシタユニット12は、第1電力変換器11及び第2電力変換器13の各スイッチング素子のオン及びオフの切換動作に伴って発生する電圧変動を平滑化する。
As shown in FIGS. 1, 2 and 3, the
第1キャパシタ31は、導体ユニット10のP相導体21に接続される正極端子31Pと、導体ユニット10の第1N相導体22に接続される負極端子31Nとを備える。
第2キャパシタ32は、導体ユニット10のP相導体21に接続される正極端子32Pと、導体ユニット10の第2N相導体23に接続される負極端子32Nとを備える。
第3キャパシタ33は、導体ユニット10のP相導体21に接続される正極端子33Pと、導体ユニット10の第1N相導体22及び第2N相導体23に接続される負極端子33Nとを備える。
導体ユニット10に接続されるキャパシタユニット12の複数の端子のうち、第1N相導体22に接続される端子(例えば、負極端子31N,33N)の接続数と、第2N相導体23に接続される端子(例えば、負極端子32N,33N)の接続数とは同一である。
The
The
The
Of the plurality of terminals of the
第2電力変換器13は、導体ユニット10から入力される直流電力を交流電力に変換して交流電路41に出力する逆変換回路を備える。第2電力変換器13は、例えば、少なくとも1つのスイッチング素子及び整流素子を備える。スイッチング素子は、IGBT又はMOSFET等のトランジスタである。整流素子は、トランジスタに並列に接続されるダイオードである。第2電力変換器13は、例えば、A相及びB相の2相でブリッジ接続される複数のスイッチング素子及び整流素子によって形成されるブリッジ回路を備える。
The
第2電力変換器13は、A相で対を成すハイサイドアーム及びローサイドアームA相トランジスタSaH,SaLと、B相で対を成すハイサイドアーム及びローサイドアームB相トランジスタSbH,SbLとを備える。第2電力変換器13は、各トランジスタSaH,SaL,SbH,SbLのコレクタ-エミッタ間でエミッタからコレクタに向けて順方向に接続される還流ダイオードを備える。
The
第2電力変換器13は、ハイサイドアームA相トランジスタSaHのコレクタに接続される第1正極端子PT1と、ハイサイドアームB相トランジスタSbHのコレクタに接続される第2正極端子PT2とを備える。第1正極端子PT1及び第2正極端子PT2は、導体ユニット10のP相導体21に接続されている。
第2電力変換器13は、ローサイドアームA相トランジスタSaLのエミッタに接続される第1負極端子NT1と、ローサイドアームB相トランジスタSbLのエミッタに接続される第2負極端子NT2とを備える。第1負極端子NT1は、導体ユニット10の第1N相導体22に接続されている。第2負極端子NT2は、導体ユニット10の第2N相導体23に接続されている。
The
The
第2電力変換器13は、ハイサイドアームA相トランジスタSaHのエミッタ及びローサイドアームA相トランジスタSaLのコレクタに接続されるA相端子ATを備える。第2電力変換器13は、ハイサイドアームB相トランジスタSbHのエミッタ及びローサイドアームB相トランジスタSbLのコレクタに接続されるB相端子BTを備える。A相端子AT及びB相端子BTは、回転電機3との間の交流電路41に接続されている。
The
第2電力変換器13は、制御部14から各トランジスタSaH,SaL,SbH,SbLのゲートに入力されるスイッチング指令に基づき、各相のトランジスタ対のオン(導通)及びオフ(遮断)を切り替える。第2電力変換器13は、第1正極端子PT1及び第2正極端子PT2と第1負極端子NT1及び第2負極端子NT2とから入力される直流電力を単相交流電力に変換して、変換後の単相交流電力をA相端子AT及びB相端子BTから出力する。
The
制御部14は、駆動システム1の動作を制御する。例えば、制御部14は、CPU(Central Processing Unit)等のプロセッサによって所定のプログラムが実行されることにより機能するソフトウェア機能部である。ソフトウェア機能部は、CPU等のプロセッサ、プログラムを格納するROM(Read Only Memory)、データを一時的に記憶するRAM(Random Access Memory)及びタイマー等の電子回路を備えるECU(Electronic Control Unit)である。なお、制御部14の少なくとも一部は、LSI(Large Scale Integration)等の集積回路であってもよい。
The
制御部14は、第1電力変換器11及び第2電力変換器13の各スイッチング素子のオン及びオフの切換駆動のタイミングを設定し、実際に各スイッチング素子をオン及びオフに駆動するためのゲート信号を生成する。例えば、制御部14は、交流電路41に流れる負荷電流を検出する電流検出器15から出力される検出値の信号等に基づいたフィードバック制御によって、回転電機3の力行動作時に第2電力変換器13のスイッチング素子にゲート信号を出力する。ゲート信号は、例えばパルス幅変調(PWM:Pulse Width Modulation)制御によるパルス信号等である。
The
以下、キャパシタユニット12と第1電力変換器11及び第2電力変換器13の各スイッチング素子との間の分流バランスについて説明する。
図4は、実施形態の実施例及び比較例の各々の導体ユニットの電流密度分布の例を示す図である。
図4に示す実施例は、上述した実施形態の導体ユニット10のP相導体(P)21、第1N相導体(N1)22及び第2N相導体(N2)23の各々の電流密度分布の例である。図7に示す比較例は、導体ユニットを構成する2つの導電体の各々の電流密度分布の例である。比較例の2つの導電体は、P相導体(P)及びN相導体(N)である。P相導体(P)及びN相導体(N)の互いの厚み及び表面積等の形状は同一である。
Hereinafter, the diversion balance between the
FIG. 4 is a diagram showing an example of the current density distribution of each conductor unit of the embodiment and the comparative example.
The embodiment shown in FIG. 4 is an example of the current density distributions of the P-phase conductor (P) 21, the first N-phase conductor (N1) 22, and the second N-phase conductor (N2) 23 of the
板状の導電体に高調波成分を含む電流が流れる場合、導電体の表面積が増大することに伴い、導電体のインダクタンスは低下する。
2つの導電体(P相導体(P)及びN相導体(N))を備える比較例の導体ユニットでは、導電体の個数を増やすこと無しに導電体全体としての表面積を増大させる場合、各導電体の形状が大きくなるという問題が生じる。例えば、各導電体の主面の面積を増大させる場合には、厚さ方向に直交する幅方向での寸法が増大するという問題が生じる。
When a current containing a harmonic component flows through a plate-shaped conductor, the inductance of the conductor decreases as the surface area of the conductor increases.
In the conductor unit of the comparative example including two conductors (P-phase conductor (P) and N-phase conductor (N)), when the surface area of the conductor as a whole is increased without increasing the number of conductors, each conductor is conductive. There is a problem that the shape of the body becomes large. For example, when increasing the area of the main surface of each conductor, there arises a problem that the dimension in the width direction orthogonal to the thickness direction increases.
これに対して、導電体の個数を増やして、3つの導電体(P相導体(P)21、第1N相導体(N1)22及び第2N相導体(N2)23)を備える実施例の導体ユニット10では、3つの導電体が配列される厚さ方向でのわずかな寸法増大のみで、導電体全体としての表面積を増大させている。
実施例では、P相導体21は厚さ方向(Z軸方向)の両側から第1N相導体22及び第2N相導体23により挟み込まれることによって、P相導体(P)21の厚さ方向の両側で電流が集中している2つの領域を、第1N相導体(N1)22と第2N相導体(N2)23との各々に分けて対応させて、均一の分流バランスを確保している。
On the other hand, the conductor of the embodiment in which the number of conductors is increased and three conductors (P phase conductor (P) 21, first N phase conductor (N1) 22 and second N phase conductor (N2) 23) are provided. In the
In the embodiment, the P-
以上説明した実施形態によれば、導体ユニット10は、第1N相導体22と第2N相導体23との間に配置されるP相導体21を備えることにより、各導電体の形状が大きくなることを抑制しながら、導電体全体としての表面積を増大させることができる。導電体全体としての表面積が増大することに伴い、キャパシタユニット12と第1電力変換器11及び第2電力変換器13の各スイッチング素子との間のインダクタンスを低減させることができる。
According to the embodiment described above, the
第1N相導体22に接続される端子(例えば、負極端子31N,33N)の接続数と、第2N相導体23に接続される端子(例えば、負極端子32N,33N)の接続数とが同一であるキャパシタユニット12を備えることにより、均一の分流バランスを確保することができる。
P相導体21の第1主面21Aと向かい合う主面22Aを有する第1N相導体22と、P相導体21の第2主面21Bと向かい合う主面23Aを有する第2N相導体23とを備えることにより、例えば各1つのP相導体(P)及びN相導体(N)を有する比較例等に比べて、表皮効果及び近接効果を低減して、より均一に電流を流すことができる。
P相導体21の第1主面21A及び第2主面21Bの各々の表面積と同一の表面積の各主面22A,23Aを有する第1N相導体22及び第2N相導体23とを備えることにより、各導電体の形状が大きくなることを抑制しながら、導電体全体としての表面積を増大させることができる。
The number of connections of terminals connected to the first N-phase conductor 22 (for example,
A first N-
By providing the first N-
以下、変形例について説明する。
上述した実施形態では、キャパシタユニット12は奇数個のキャパシタを備えるとしたが、これに限定されない。キャパシタユニット12は偶数個のキャパシタを備えてもよい。
図5は、実施形態の変形例での導体ユニット10を備える電力変換システム4Aの構成図である。図6は、実施形態の変形例での導体ユニット10とキャパシタユニット12Aとの構成図である。
Hereinafter, a modified example will be described.
In the above-described embodiment, the
FIG. 5 is a configuration diagram of a
図5及び図6に示すように、変形例のキャパシタユニット12Aは、上述した実施形態のキャパシタユニット12から第3キャパシタ33を省略して得られる構成に相当する。
導体ユニット10に接続されるキャパシタユニット12Aの複数の端子のうち、第1N相導体22に接続される端子(例えば、負極端子31N)の接続数と、第2N相導体23に接続される端子(例えば、負極端子32N)の接続数とは同一である。
As shown in FIGS. 5 and 6, the
Of the plurality of terminals of the
上述した実施形態では、導体ユニット10は、1つの正極側のP相導体(P)21と、2つの負極側の第1N相導体(N1)22及び第2N相導体(N2)23とを備えるとしたが、これに限定されない。例えば、導体ユニット10の複数の導電体の正極及び負極の極性の組み合わせは逆転してもよい。例えば、導体ユニット10は、2つの正極側の第1P相導体(P1)及び第2P相導体(P2)と、第1P相導体(P1)及び第2P相導体(P2)の間に配置される1つの負極側のN相導体(N)とを備えてもよい。
In the above-described embodiment, the
上述した実施形態では、導体ユニット10は、3つの導電体(つまりP相導体21、第1N相導体22及び第2N相導体23)を備えるとしたが、これに限定されない。導体ユニット10は、例えば5つの導電体等のさらに多数個の導電体を備えてもよい。
In the above-described embodiment, the
以上説明した少なくともひとつの実施形態によれば、導体ユニット10は、第1N相導体22と第2N相導体23との間に配置されるP相導体21を備えることにより、各導電体の形状が大きくなることを抑制しながら、導電体全体としての表面積を増大させることができる。導電体全体としての表面積が増大することに伴い、キャパシタユニット12と第1電力変換器11及び第2電力変換器13の各スイッチング素子との間のインダクタンスを低減させることができる。
According to at least one embodiment described above, the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and variations thereof are included in the scope of the invention described in the claims and the equivalent scope thereof, as are included in the scope and gist of the invention.
1…駆動システム、2…交流電源、3…回転電機(M)、4,4A…電力変換システム、10…導体ユニット、11…第1電力変換器、12,12A…キャパシタユニット、13…第2電力変換器、14…制御部、21…P相導体(P)、22…第1N相導体(N1)、23…第2N相導体(N2)、31…第1キャパシタ(C1)、31P…正極端子、31N…負極端子、32…第2キャパシタ(C2)、32P…正極端子、32N…負極端子、33…第3キャパシタ(C3)、33P…正極端子、33N…負極端子。 1 ... Drive system, 2 ... AC power supply, 3 ... Rotating electric machine (M), 4, 4A ... Power conversion system, 10 ... Conductor unit, 11 ... First power converter, 12, 12A ... Capacitor unit, 13 ... Second Power converter, 14 ... Control unit, 21 ... P phase conductor (P), 22 ... 1st N phase conductor (N1), 23 ... 2nd N phase conductor (N2), 31 ... 1st capacitor (C1), 31P ... Positive electrode Terminal, 31N ... Negative electrode terminal, 32 ... Second capacitor (C2), 32P ... Positive electrode terminal, 32N ... Negative electrode terminal, 33 ... Third capacitor (C3), 33P ... Positive electrode terminal, 33N ... Negative electrode terminal.
Claims (4)
前記第1導体と前記第2導体との間に配置され、前記第1極性とは異なる極性である第2極性とされる少なくとも1つの導電体である第3導体とを備え、
前記第1導体は、複数のキャパシタのうちの第1キャパシタの両端の第1端子に接続され、
前記第2導体は、前記複数のキャパシタのうちの第2キャパシタの両端の第2端子に接続され、
前記第3導体は、前記第1キャパシタの両端の第3端子に接続されるとともに、前記第2キャパシタの両端の第4端子に接続されている
導体ユニット。 The first conductor and the second conductor, which are at least two conductors having the first polarity among the positive electrode and the negative electrode,
A third conductor, which is arranged between the first conductor and the second conductor and is at least one conductor having a polarity different from the first polarity and having a second polarity, is provided.
The first conductor is connected to the first terminals at both ends of the first capacitor among the plurality of capacitors.
The second conductor is connected to the second terminals at both ends of the second capacitor among the plurality of capacitors.
The third conductor is a conductor unit connected to the third terminals at both ends of the first capacitor and connected to the fourth terminals at both ends of the second capacitor.
請求項1に記載の導体ユニット。 According to claim 1, the number of connections of at least one terminal connected to the first conductor among the terminals of the plurality of capacitors and the number of connections of at least one terminal connected to the second conductor are the same. Described conductor unit.
前記第3導体の2つの主面の第2主面と前記第2導体の前記第3導体側の主面とは互いの厚さ方向で向かい合っている
請求項1又は請求項2に記載の導体ユニット。 The first main surface of the two main surfaces of the third conductor and the main surface of the first conductor on the third conductor side face each other in the thickness direction of each other.
The conductor according to claim 1 or 2, wherein the second main surface of the two main surfaces of the third conductor and the main surface of the second conductor on the third conductor side face each other in the thickness direction of each other. unit.
請求項3に記載の導体ユニット。 The surface area of each of the two main surfaces of the third conductor is the surface area of the main surface of the first conductor on the third conductor side and the surface area of the main surface of the second conductor on the third conductor side. The conductor unit according to claim 3, which is the same.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020171740A JP2022063459A (en) | 2020-10-12 | 2020-10-12 | Conductor unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020171740A JP2022063459A (en) | 2020-10-12 | 2020-10-12 | Conductor unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022063459A true JP2022063459A (en) | 2022-04-22 |
Family
ID=81213199
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020171740A Pending JP2022063459A (en) | 2020-10-12 | 2020-10-12 | Conductor unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022063459A (en) |
-
2020
- 2020-10-12 JP JP2020171740A patent/JP2022063459A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6597549B2 (en) | Semiconductor module | |
CN111480231B (en) | Power conversion device | |
JP2014533487A (en) | Power converter based on H-bridge | |
JP6690478B2 (en) | Power converter | |
JP2006197735A (en) | Inverter | |
JPWO2018180897A1 (en) | Inverter unit | |
JP2004135444A (en) | Stack structure of power converter | |
JP3830669B2 (en) | Power converter | |
JP5557891B2 (en) | Three-phase power converter | |
JP5835167B2 (en) | Power module structure | |
JP3793700B2 (en) | Power converter | |
JP2005176555A (en) | Power converter | |
JP5906313B2 (en) | Power converter | |
JP2014042377A (en) | Power supply bus bar and power converter using the same | |
JP2009148077A (en) | Voltage-driven semiconductor module and power converter using same | |
JP7303087B2 (en) | MOTOR DRIVING DEVICE HAVING SMOOTHING CAPACITOR AND SNUBBER CAPACITOR | |
US11431254B2 (en) | Switching element unit and switching element module for use in an inverter circuit | |
JP4957842B2 (en) | Power converter | |
JP2022063459A (en) | Conductor unit | |
JP2021089991A (en) | Semiconductor module and power converter | |
US11424689B2 (en) | Power conversion device | |
WO2019031546A1 (en) | Electric power conversion device | |
JP6796392B2 (en) | 3-level power converter | |
JP6451347B2 (en) | Power converter | |
WO2024070477A1 (en) | Output potential switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240416 |